WO2022200937A1 - 表示装置、及び電子機器 - Google Patents

表示装置、及び電子機器 Download PDF

Info

Publication number
WO2022200937A1
WO2022200937A1 PCT/IB2022/052416 IB2022052416W WO2022200937A1 WO 2022200937 A1 WO2022200937 A1 WO 2022200937A1 IB 2022052416 W IB2022052416 W IB 2022052416W WO 2022200937 A1 WO2022200937 A1 WO 2022200937A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
region
layer
oxide
conductor
Prior art date
Application number
PCT/IB2022/052416
Other languages
English (en)
French (fr)
Inventor
伊藤港
松嵜隆徳
上妻宗広
岡本佑樹
幸村雄介
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202280022305.5A priority Critical patent/CN116997952A/zh
Priority to US18/282,164 priority patent/US20240161695A1/en
Priority to JP2023508140A priority patent/JPWO2022200937A1/ja
Priority to KR1020237034472A priority patent/KR20230157390A/ko
Publication of WO2022200937A1 publication Critical patent/WO2022200937A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Definitions

  • One embodiment of the present invention relates to display devices and electronic devices.
  • one aspect of the present invention is not limited to the above technical field.
  • the technical field of the invention disclosed in this specification and the like relates to an object, a driving method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition of matter. Therefore, the technical fields of one embodiment of the present invention disclosed in this specification more specifically include semiconductor devices, display devices, liquid crystal display devices, light-emitting devices, power storage devices, imaging devices, storage devices, signal processing devices, and processors. , electronic devices, systems, methods of driving them, methods of manufacturing them, or methods of testing them.
  • the display device is desired to have high definition and high color reproducibility in order to enhance the sense of reality and immersion.
  • Patent Literature 1 discloses a display device with a large number of pixels and high definition, which includes a light emitting device including an organic EL.
  • a display device with high display quality is required as a device for XR.
  • the higher the drive frequency the shorter the input time per frame, so there is a possibility that the amount of data that can be input to the display device within one frame will decrease.
  • power consumption may increase.
  • An object of one embodiment of the present invention is to provide a display device with high display quality. Alternatively, an object of one embodiment of the present invention is to provide a display device with low power consumption. Alternatively, an object of one embodiment of the present invention is to provide a novel display device.
  • the problem of one embodiment of the present invention is not limited to the problems listed above.
  • the issues listed above do not preclude the existence of other issues.
  • Still other issues are issues not mentioned in this section, which will be described in the following description.
  • Problems not mentioned in this section can be derived from the descriptions in the specification, drawings, or the like by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one embodiment of the present invention is to solve at least one of the problems listed above and other problems. Note that one embodiment of the present invention does not necessarily solve all of the problems listed above and other problems.
  • One aspect of the present invention has a first layer and a second layer located above the first layer, the first layer having a driver circuit region and the second layer having a pixel array.
  • the pixel array has a plurality of pixel regions, the drive circuit region has a control circuit section and a plurality of local driver circuits, and one of the plurality of local driver circuits corresponds to any one of the plurality of pixel regions.
  • the local driver circuit has a function of outputting a drive signal for driving a plurality of pixels included in the corresponding pixel region, and the control circuit unit outputs the resolution data of the input image signal and the pixel By comparing the aspect ratio data of the array, the first area to be displayed and the second area not to be displayed are determined, and the control signal for stopping the output of the drive signal is sent to the second area.
  • This display device has a function of outputting to a local driver circuit corresponding to the area of .
  • each of the plurality of pixel regions has a plurality of wirings, and in the plurality of pixel regions, the plurality of pixels are arranged in a matrix, and the plurality of wirings are arranged in a matrix.
  • one of the plurality of wirings is electrically connected to pixels positioned in the same row, each of the plurality of wirings has a contact portion, the contact portion is located inside the pixel, or between adjacent pixels is preferred.
  • each pixel included in each of the plurality of pixel regions includes a light emitting device using an organic EL and a first transistor
  • the control circuit section and the plurality of local driver circuits include a first A display device having two transistors, the first transistor having metal oxide in the channel-forming region and the second transistor having silicon in the channel-forming region is preferred.
  • An aspect of the present invention is an electronic device including any one of the display devices described above and a housing.
  • a semiconductor device is a device that utilizes semiconductor characteristics, and refers to circuits including semiconductor elements (transistors, diodes, photodiodes, etc.), devices having such circuits, and the like. It also refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip with an integrated circuit, and an electronic component in which the chip is housed in a package are examples of semiconductor devices.
  • memory devices, display devices, light-emitting devices, lighting devices, electronic devices, and the like may themselves be semiconductor devices or may include semiconductor devices.
  • connection relationships other than the connection relationships shown in the drawings or the text are not limited to the predetermined connection relationships, for example, the connection relationships shown in the drawings or the text. It is assumed that X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • X and Y are electrically connected is an element that enables electrical connection between X and Y (for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, loads, etc.) can be connected between X and Y.
  • the switch has a function of being controlled to be turned on and off. In other words, the switch has the function of being in a conducting state (on state) or a non-conducting state (off state) and controlling whether or not to allow current to flow.
  • a circuit that enables functional connection between X and Y eg, a logic circuit (inverter, NAND circuit, NOR circuit, etc.), a signal conversion Circuits (digital-to-analog conversion circuit, analog-to-digital conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (booster circuit, step-down circuit, etc.), level shifter circuit that changes the potential level of signals, etc.), voltage source, current source , switching circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) It is possible to connect one or more between As an example, even if another circuit is interposed between X and Y, when a signal output from X is transmitted to Y, X and Y are considered to be functionally connected. do.
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element or another circuit is interposed), and the case where X and Y are directly connected (that is, the case where X and Y are connected without another element or another circuit interposed between them). (if any).
  • X and Y, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and X, the source of the transistor (or the 1 terminal, etc.), the drain of the transistor (or the second terminal, etc.), and are electrically connected in the order of Y.”
  • the source (or first terminal, etc.) of the transistor is electrically connected to X
  • the drain (or second terminal, etc.) of the transistor is electrically connected to Y
  • X is the source of the transistor ( or the first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.
  • X is electrically connected to Y through the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor, and X is the source (or first terminal, etc.) of the transistor; terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor can be distinguished by defining the order of connection in the circuit configuration.
  • the technical scope can be determined.
  • these expression methods are examples, and are not limited to these expression methods.
  • X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • circuit diagram shows independent components electrically connected to each other, if one component has the functions of multiple components.
  • one component has the functions of multiple components.
  • the term "electrically connected" in this specification includes cases where one conductive film functions as a plurality of constituent elements.
  • a “resistive element” can be, for example, a circuit element, wiring, or the like having a resistance value higher than 0 ⁇ . Therefore, in this specification and the like, the term “resistive element” includes a wiring having a resistance value, a transistor, a diode, a coil, and the like through which a current flows between a source and a drain. Therefore, the term 'resistive element' may be interchanged with terms such as 'resistance', 'load', and 'region having a resistance value'. Conversely, the terms “resistor”, “load”, and “region having a resistance value” may be interchanged with terms such as “resistive element”.
  • the resistance value can be, for example, preferably 1 m ⁇ or more and 10 ⁇ or less, more preferably 5 m ⁇ or more and 5 ⁇ or less, still more preferably 10 m ⁇ or more and 1 ⁇ or less. Also, for example, it may be 1 ⁇ or more and 1 ⁇ 10 9 ⁇ or less.
  • capacitor element refers to, for example, a circuit element having a capacitance value higher than 0 F, a wiring region having a capacitance value higher than 0 F, a parasitic capacitance, a transistor can be the gate capacitance of Also, terms such as “capacitance element”, “parasitic capacitance”, and “gate capacitance” may be replaced with terms such as “capacitance”.
  • capacitor may be interchanged with terms such as “capacitive element,” “parasitic capacitance,” and “gate capacitance.”
  • a pair of electrodes in the “capacitance” can be replaced with a "pair of conductors," a “pair of conductive regions,” a “pair of regions,” and the like.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Also, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • a transistor has three terminals called a gate, a source, and a drain.
  • a gate is a control terminal that controls the conduction state of a transistor.
  • the two terminals functioning as source or drain are the input and output terminals of the transistor.
  • One of the two input/output terminals functions as a source and the other as a drain depending on the conductivity type of the transistor (n-channel type, p-channel type) and the level of potentials applied to the three terminals of the transistor. Therefore, in this specification and the like, the terms “source” and “drain” may be used interchangeably.
  • a transistor may have a back gate in addition to the three terminals described above, depending on the structure of the transistor.
  • one of the gate and back gate of the transistor may be referred to as a first gate
  • the other of the gate and back gate of the transistor may be referred to as a second gate.
  • the terms "gate” and “backgate” may be used interchangeably for the same transistor.
  • the respective gates may be referred to as a first gate, a second gate, a third gate, or the like in this specification and the like.
  • a multi-gate transistor having two or more gate electrodes can be used as an example of a transistor.
  • the multi-gate structure since the channel formation regions are connected in series, a structure in which a plurality of transistors are connected in series is obtained. Therefore, the multi-gate structure can reduce off-state current and improve the breakdown voltage (reliability) of the transistor.
  • the multi-gate structure even if the voltage between the drain and source changes when operating in the saturation region, the current between the drain and source does not change much and the slope is flat. properties can be obtained.
  • the flat-slope voltage-current characteristic an ideal current source circuit or an active load with a very high resistance value can be realized. As a result, a differential circuit or current mirror circuit with good characteristics can be realized.
  • the circuit element may have a plurality of circuit elements.
  • the circuit element when one resistor is described on the circuit diagram, it includes the case where two or more resistors are electrically connected in series.
  • the case where one capacitor is described on the circuit diagram includes the case where two or more capacitors are electrically connected in parallel.
  • the switch when one transistor is illustrated in a circuit diagram, two or more transistors are electrically connected in series and the gates of the transistors are electrically connected to each other. shall include Similarly, for example, when one switch is described on the circuit diagram, the switch has two or more transistors, and the two or more transistors are electrically connected in series or in parallel. and the gates of the respective transistors are electrically connected to each other.
  • a node can be called a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like, depending on the circuit configuration, device structure, and the like. Terminals, wirings, and the like can also be called nodes.
  • Voltage is a potential difference from a reference potential.
  • the reference potential is ground potential
  • “voltage” can be replaced with “potential”. Note that the ground potential does not necessarily mean 0V.
  • the potential is relative, and when the reference potential changes, the potential applied to the wiring, the potential applied to the circuit, etc., and the potential output from the circuit etc. also change.
  • the terms “high level potential” and “low level potential” do not mean specific potentials.
  • the high-level potentials supplied by both wirings do not have to be equal to each other.
  • the low-level potentials applied by both wirings need not be equal to each other.
  • “Current” refers to the phenomenon of charge transfer (electrical conduction). is happening.” Therefore, in this specification and the like, unless otherwise specified, the term “electric current” refers to a charge transfer phenomenon (electrical conduction) associated with the movement of carriers.
  • the carriers here include electrons, holes, anions, cations, complex ions, and the like, and the carriers differ depending on the current-flowing system (eg, semiconductor, metal, electrolytic solution, vacuum, etc.).
  • the "direction of current” in wiring or the like is the direction in which carriers that become positive charges move, and is described as a positive amount of current. In other words, the direction in which the carriers that become negative charges move is the direction opposite to the direction of the current, and is represented by the amount of negative current.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Also, the order of the components is not limited. For example, the component referred to as “first” in one of the embodiments such as this specification may be the component referred to as “second” in another embodiment or the scope of claims. can also be Further, for example, the component referred to as “first” in one of the embodiments of this specification etc. may be omitted in other embodiments or the scope of claims.
  • electrode B on insulating layer A does not require that electrode B be formed on insulating layer A in direct contact with another configuration between insulating layer A and electrode B. Do not exclude those containing elements.
  • terms such as “film” and “layer” can be interchanged depending on the situation.
  • the terms “film”, “layer”, etc. can be omitted and replaced with other terms.
  • the terms “insulating layer” and “insulating film” may be changed to the term “insulator”.
  • Electrode may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include the case where a plurality of “electrodes” and “wiring” are integrally formed.
  • terminal may be used as part of “wiring” or “electrode”, and vice versa.
  • terminal also includes the case where a plurality of "electrodes", “wirings”, “terminals”, etc. are integrally formed.
  • an “electrode” can be part of a “wiring” or a “terminal”
  • a “terminal” can be part of a “wiring” or an “electrode”, for example.
  • terms such as “electrode”, “wiring”, and “terminal” may be replaced with terms such as "region” in some cases.
  • terms such as “wiring”, “signal line”, and “power line” can be interchanged depending on the case or situation. For example, it may be possible to change the term “wiring” to the term “signal line”. Also, for example, it may be possible to change the term “wiring” to a term such as “power supply line”. Also, vice versa, terms such as “signal line” and “power line” may be changed to the term “wiring”. It may be possible to change terms such as “power line” to terms such as “signal line”. Also, vice versa, terms such as “signal line” may be changed to terms such as "power line”. In addition, the term “potential” applied to the wiring can be changed to the term “signal” or the like in some cases or depending on the situation. And vice versa, terms such as “signal” may be changed to the term “potential”.
  • semiconductor impurities refer to, for example, substances other than the main components that constitute the semiconductor layer.
  • impurities may cause, for example, an increase in defect level density, a decrease in carrier mobility, and a decrease in crystallinity in a semiconductor.
  • impurities that change the characteristics of the semiconductor include, for example, group 1 elements, group 2 elements, group 13 elements, group 14 elements, group 15 elements, and elements other than the main component. Transition metals and the like, especially for example hydrogen (also included in water), lithium, sodium, silicon, boron, phosphorus, carbon, nitrogen and the like.
  • the impurities that change the characteristics of the semiconductor include, for example, group 1 elements, group 2 elements, group 13 elements, group 15 elements (with the exception of oxygen, does not contain hydrogen).
  • a switch is one that has the function of being in a conducting state (on state) or a non-conducting state (off state) and controlling whether or not to allow current to flow.
  • a switch has a function of selecting and switching a path through which current flows. Therefore, the switch may have two or more terminals through which current flows, in addition to the control terminal.
  • an electrical switch, a mechanical switch, or the like can be used. In other words, the switch is not limited to a specific one as long as it can control current.
  • Examples of electrical switches include transistors (eg, bipolar transistors, MOS transistors, etc.), diodes (eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes , diode-connected transistors, etc.), or a logic circuit combining these.
  • transistors eg, bipolar transistors, MOS transistors, etc.
  • diodes eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes , diode-connected transistors, etc.
  • the “conducting state” of the transistor means, for example, a state in which the source electrode and the drain electrode of the transistor can be considered to be electrically short-circuited, or a state in which a current flows between the source electrode and the drain electrode.
  • a “non-conducting state” of a transistor means a state in which a source electrode and a drain electrode of the transistor can be considered to be electrically cut off. Note that the polarity (conductivity type) of the transistor is not particularly limited when the transistor is operated as a simple switch.
  • a mechanical switch is a switch using MEMS (Micro Electro Mechanical Systems) technology.
  • the switch has an electrode that can be moved mechanically, and operates by controlling conduction and non-conduction by moving the electrode.
  • a device manufactured using a metal mask or FMM may be referred to as a device with an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure.
  • a structure in which a light-emitting layer is separately formed or a light-emitting layer is separately painted in each color light-emitting device is referred to as SBS (Side By Side) structure.
  • SBS Side By Side
  • a light-emitting device capable of emitting white light is sometimes referred to as a white light-emitting device.
  • a white light emitting device can be combined with a colored layer (for example, a color filter) to realize a full-color display device.
  • light-emitting devices can be broadly classified into single structures and tandem structures.
  • a single-structure device preferably has one light-emitting unit between a pair of electrodes, and the light-emitting unit preferably includes one or more light-emitting layers.
  • the light-emitting unit preferably includes one or more light-emitting layers.
  • the luminescent color of the first luminescent layer and the luminescent color of the second luminescent layer have a complementary color relationship, it is possible to obtain a configuration in which the entire light emitting device emits white light.
  • a tandem structure device preferably has two or more light-emitting units between a pair of electrodes, and each light-emitting unit preferably includes one or more light-emitting layers.
  • each light-emitting unit preferably includes one or more light-emitting layers.
  • a structure in which white light emission is obtained by combining light from the light emitting layers of a plurality of light emitting units may be employed. Note that the structure for obtaining white light emission is the same as the structure of the single structure.
  • the white light emitting device when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure. On the other hand, the white light emitting device is preferable because the manufacturing process is simpler than that of the SBS structure light emitting device, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • parallel refers to a state in which two straight lines are arranged at an angle of -10° or more and 10° or less. Therefore, the case of ⁇ 5° or more and 5° or less is also included.
  • substantially parallel or “substantially parallel” refers to a state in which two straight lines are arranged at an angle of -30° or more and 30° or less.
  • Perfect means that two straight lines are arranged at an angle of 80° or more and 100° or less. Therefore, the case of 85° or more and 95° or less is also included.
  • One embodiment of the present invention can provide a display device with high display quality. Alternatively, one embodiment of the present invention can provide a display device with low power consumption. Alternatively, one embodiment of the present invention can provide a novel display device.
  • FIG. 1 is a diagram illustrating a configuration example of a display device.
  • 2A and 2B are diagrams for explaining a configuration example of a display device.
  • 3A and 3B are diagrams for explaining a configuration example of a display device.
  • 4A and 4B are diagrams for explaining a configuration example of a display device.
  • FIG. 5 is a diagram for explaining an operation example of the display device.
  • 6A to 6D are diagrams illustrating configuration examples of a display device.
  • FIG. 7 is a schematic cross-sectional view showing a configuration example of a display device.
  • FIG. 8A is a schematic top view showing a configuration example of a circuit layer included in a display device
  • FIG. 8B is a schematic top view showing a configuration example of the display device.
  • FIG. 8A is a schematic top view showing a configuration example of a circuit layer included in a display device
  • FIG. 8B is a schematic top view showing a configuration example of the display device.
  • FIG. 9A is a perspective view schematically showing a configuration example of a display device
  • FIG. 9B is a schematic cross-sectional view showing a configuration example of the display device
  • FIG. 10A is a perspective view schematically showing a configuration example of a display device
  • FIG. 10B is a cross-sectional schematic diagram showing a configuration example of the display device
  • FIG. 11A is a perspective view schematically showing a configuration example of a display device
  • FIG. 11B is a cross-sectional schematic diagram showing a configuration example of the display device.
  • 12A to 12C are diagrams illustrating electrical connections between pixels and wirings included in the display device.
  • 13A and 13B are schematic top views showing configuration examples of display devices.
  • 14A and 14B are schematic top views showing configuration examples of display devices.
  • FIG. 15 is a schematic top view showing a configuration example of a display device.
  • FIG. 16 is a schematic top view showing a configuration example of a display device.
  • FIG. 17 is a schematic cross-sectional view showing a configuration example of a display device.
  • 18A and 18B are cross-sectional schematic diagrams showing configuration examples of a display device.
  • 19A and 19B are schematic cross-sectional views showing configuration examples of transistors.
  • 20A and 20B are schematic cross-sectional views showing configuration examples of transistors.
  • 21A to 21C are schematic diagrams showing configuration examples of light-emitting devices.
  • 22A and 22B are cross-sectional schematic diagrams showing configuration examples of a display device.
  • 23A to 23C are cross-sectional schematic diagrams showing configuration examples of the display device.
  • FIG. 24A to 24D are schematic cross-sectional views showing configuration examples of display devices.
  • FIG. 25A is a diagram for explaining the classification of the crystal structure of IGZO
  • FIG. 25B is a diagram for explaining the XRD spectrum of crystalline IGZO
  • FIG. 25C is a diagram for explaining the ultrafine electron diffraction pattern of crystalline IGZO.
  • 26A to 26F are diagrams illustrating configuration examples of electronic devices.
  • 27A and 27B are diagrams showing configuration examples of the display module.
  • 28A and 28B are diagrams illustrating configuration examples of electronic devices.
  • 29A to 29C are diagrams illustrating configuration examples of electronic devices.
  • 30A to 30D are diagrams illustrating configuration examples of electronic devices.
  • a metal oxide is a metal oxide in a broad sense.
  • Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OSs), and the like.
  • oxide semiconductors also referred to as oxide semiconductors or simply OSs
  • a metal oxide semiconductor when a channel formation region of a transistor contains a metal oxide, the metal oxide is sometimes referred to as an oxide semiconductor.
  • a metal oxide can constitute a channel-forming region of a transistor having at least one of an amplifying action, a rectifying action, and a switching action, the metal oxide is called a metal oxide semiconductor. be able to.
  • an OS transistor it can also be referred to as a transistor including a metal oxide or an oxide semiconductor.
  • nitrogen-containing metal oxides may also be collectively referred to as metal oxides.
  • a metal oxide containing nitrogen may also be referred to as a metal oxynitride.
  • the content (or part of the content) described in one embodiment may be combined with another content (or part of the content) described in that embodiment, or one or a plurality of other implementations. can be applied, combined, or replaced with at least one of the contents described in the form of (may be part of the contents).
  • figure (may be part of) described in one embodiment refers to another part of that figure, another figure (may be part) described in that embodiment, and one or more other More drawings can be formed by combining at least one of the drawings (or part of them) described in the embodiments.
  • FIG. 1 is a block diagram illustrating a display device of one embodiment of the present invention.
  • the display device 100 shown in FIG. 1 has a control circuit portion CNP, a drive circuit region DRV, a pixel array ALP, and a memory portion MEM.
  • the layer provided with the drive circuit region DRV is provided in a layer different from the layer provided with the pixel array ALP.
  • the drive circuit region DRV has a plurality of local driver circuits LD.
  • FIG. 1 illustrates local driver circuits LD[1] to LD[n] (n is a natural number of 2 or more) as an example.
  • the pixel array ALP has multiple pixel areas ARA. In FIG. 1, pixel areas ARA[1] to ARA[n] (n is a natural number of 2 or more) are illustrated as an example.
  • One of the plurality of local driver circuits LD corresponds to one of the plurality of pixel areas ARA.
  • the local driver circuit LD has a function of outputting drive signals GLDR and SLDR for driving a plurality of pixels PIX (not shown) included in the corresponding pixel area ARA.
  • the drive signal GLDR is, for example, a signal to be applied to the gate lines.
  • the drive signal SLDR is, for example, a signal applied to a signal line.
  • the storage unit MEM is a storage unit provided in the display device 100, and is preferably a non-volatile memory.
  • the control circuit unit CNP has a controller CON and a voltage generation circuit PG. Note that the control circuit unit CNP may be provided in the drive circuit region DRV. An input signal such as an image signal DATA is input to the control circuit unit CNP from the outside.
  • the controller CON has, for example, a function of processing signals input from the outside of the display device 100 .
  • Examples of such signals include, in addition to the image signal DATA described above, a vertical synchronizing signal, a horizontal synchronizing signal, an address signal including a transmission destination, and the like for performing display based on the image signal DATA.
  • the voltage generation circuit PG functions, as an example, as a circuit that generates a power supply voltage for driving circuits (for example, source driver circuits, gate driver circuits, etc., which will be described later) included in the drive circuit region DRV. Also, the voltage generation circuit PG may have a function of generating a voltage to be supplied to pixels included in the pixel area ARA, which will be described later.
  • the control circuit unit CNP transmits image signals DATA[1] to DATA[n] and control signals EN[1] to EN[n].
  • the image signals DATA[1] to DATA[n] and the control signals EN[1] to EN[n] are selected by selecting the local driver circuits LD included in the driver circuit region DRV according to the address signal. is sent to the local driver circuit LD. Since a plurality of local driver circuits LD are provided in the drive circuit region DRV, the control circuit section CNP may be configured to simultaneously transmit image signals and the like to the plurality of local driver circuits LD in parallel.
  • the aspect ratio data M_RESO of the pixel array ALP is input from the storage unit MEM to the control circuit unit CNP.
  • the aspect ratio data M_RESO is data relating to the aspect ratio of an image that can be displayed when all the pixels of the pixel array ALP are driven to display, such as QVGA (320 ⁇ 240), VGA (640 ⁇ 480), and the like. This is data on the aspect ratio of the .
  • the control circuit unit CNP compares the aspect ratio data M RESO and the resolution data of the image signal DATA, and stops outputting the driving signals GL DR and SL DR for driving the pixels included in the corresponding pixel area ARA. and a control signal STBY (STBY[1] to STBY[n]) to the local driver circuit LD.
  • the resolution data of the image signal DATA is data indicating the number of vertical and horizontal pixels of the image.
  • the control signal STBY is for stopping the function of the local driver circuit LD corresponding to the pixel area ARA where the aspect ratio data M_RESO and the resolution data of the image signal DATA do not match and display is not performed based on the image signal DATA. is a signal.
  • Data mismatch in this case means a case where the aspect ratio of the pixel array ALP and the ratio of the number of pixels in the vertical and horizontal directions do not match.
  • the control signal STBY stops the supply of power supply voltage to an analog circuit (for example, an amplifier circuit) in the local driver circuit LD to stop the function of the local driver circuit LD, and puts the local driver circuit LD in a standby state. is a signal.
  • the control signal IDS is a signal for stopping the update of the image signal DATA or reducing the update frequency in the local driver circuit LD corresponding to the pixel area ARA where the display is not updated based on the image signal DATA.
  • the control signal IDS is a signal that performs clock gating when the image signal DATA is the same in consecutive frame periods, or changes the frequency of the clock signal to stop updating the image signal DATA or reduce the update frequency.
  • Each of the multiple local driver circuits LD has a function of driving the pixels included in the multiple pixel areas ARA. That is, for example, each of the plurality of local driver circuits LD has a source driver circuit and a gate driver circuit. Since there are a plurality of local driver circuits LD, the pixel area ARA to be driven can be selectively controlled for each local driver circuit LD.
  • the local driver circuit LD receives image signals DATA[1] to DATA[n], control signals IDS[1] to IDS[n], control signals STBY[1] to STBY[n], and control signals EN[1] to Drive signals GL DR and SL DR for driving a plurality of pixels included in the corresponding pixel area ARA are output according to EN[n].
  • the pixel array ALP has a plurality of pixel areas ARA.
  • pixel areas ARA[1] to ARA[n] are illustrated as an example.
  • Each pixel area ARA has a pixel PIX connected to a gate line and a signal line.
  • the display device 100 described in the present embodiment can divide the pixel array ALP into a plurality of pixel areas ARA, and drive the respective pixel areas ARA in parallel by corresponding local driver circuits LD.
  • only the necessary local driver circuits LD are driven to drive the pixels included in the pixel area ARA displaying the part of the image. .
  • the pause state includes a state in which the frequency is controlled by the clock signal based on the control signal IDS, or the supply of the power supply voltage to the analog circuit is controlled based on the control signal STBY.
  • the control signal STBY stops the function of the local driver circuit LD by setting the voltage supplied to the amplifier circuit such as the amplifier circuit of the local driver circuit LD to L level.
  • the control signal IDS stops the update of the image signal DATA by stopping the data update of the source register holding the image signal DATA of the local driver circuit LD.
  • FIG. 2A shows a timing chart when the voltage supplied to the amplifier circuit is voltage V AMP and the voltage V AMP is set to L level to stop the function of the local driver circuit LD.
  • the control signal STBY and the control signal IDS are set to H level to stop the function of the local driver circuit LD. That is, clock gating is performed, the supply of the power supply voltage is stopped, and the operation of setting the local driver circuit LD to the standby state is performed.
  • the voltage V AMP gradually decreases to the L level.
  • the amplifier circuit becomes inoperative. As shown in FIG. 2A, since the voltage V AMP supplied to the amplifier circuit changes slowly, it effectively contributes to low power consumption when the function of the local driver circuit LD is stopped for a long time. . Conversely, when stopping the function of the local driver circuit LD for a short period of time, it is necessary to consider the change time of the voltage VAMP .
  • control signal STBY is set to L level to restore the function of the local driver circuit LD.
  • Voltage V AMP rises to H level.
  • control signal IDS is set to L level in order to restart updating of the image signal DATA by the local driver circuit LD.
  • FIG. 2B shows a timing chart when the voltage V AMP is set to H level to stop updating the image signal DATA by the local driver circuit LD.
  • the control signal IDS is set to H level in order to stop updating the image signal DATA by the local driver circuit LD. That is, clock gating is performed. At this time, voltage V AMP does not decrease and remains at H level. Therefore, in the local driver circuit LD, the amplifier circuit continues to operate. By stopping the clock signal, power consumption can be reduced.
  • control signal IDS is set to L level in order to restore the function of updating the image signal DATA by the local driver circuit LD.
  • the local driver circuit LD has, for example, an interface circuit IF, a source logic circuit SLO, a source driver circuit SD, a gate driver circuit GD, and a gate level shifter circuit GDLS.
  • the interface circuit IF is a communication circuit such as I2C (Inter-Integrated Circuit).
  • the source logic circuit SLO has a register for holding the image signal DATA.
  • the source logic circuit SLO can stop the function of the logic circuit for updating the image signal DATA by the above-described control signal IDS.
  • the gate driver circuit GD is a circuit for generating a pulse signal to be output to the gate line
  • the gate level shifter circuit GDLS is a circuit for amplifying the pulse signal generated by the gate driver circuit GD and outputting the drive signal GLDR . is.
  • the source driver circuit SD can stop the function of the local driver circuit LD by the above-described control signal STBY.
  • the source driver circuit SD has, for example, a latch circuit LAT, a source level shifter circuit SDLS, a pass transistor logic circuit PTL, an amplifier circuit AMP, and a demultiplexer circuit DMX shown in FIG. 3B.
  • the latch circuit LAT has a function of holding the image signal DATA output by the source logic circuit SLO.
  • the source level shifter circuit SDLS is a circuit that amplifies and outputs the image signal DATA.
  • the pass transistor logic circuit PTL is a circuit that generates a voltage according to the image signal DATA. Whether or not to stop the function of the amplifier circuit AMP is controlled according to the voltage V AMP described with reference to FIG. 2A and the like.
  • the demultiplexer circuit DMX is a circuit that outputs a voltage corresponding to the image signal DATA as the drive signal SLDR .
  • FIG. 4A shows a perspective view of the display module 100M.
  • a display module 100M has a display device 100 and an FPC 1290 .
  • the display module 100M has a substrate FS and a substrate BS.
  • the display module 100M has a pixel array ALP functioning as a display section.
  • the pixel array ALP is an area for displaying images in the display module 100M.
  • FIG. 4B shows a perspective view schematically showing the configuration provided on the substrate BS side.
  • a pixel layer PXAL, a wiring layer LINL, and a circuit layer SICL are provided on the substrate BS.
  • the wiring layer LINL is provided over the circuit layer SICL, and the pixel layer PXAL is provided over the wiring layer LINL.
  • the pixel layer PXAL overlaps a region including a drive circuit region DRV and a region LIA, which will be described later.
  • the circuit layer SICL has a substrate BS, a drive circuit area DRV, and an area LIA.
  • a semiconductor substrate for example, a single crystal substrate made of silicon or germanium can be used.
  • substrate BS for example, a semiconductor substrate (for example, a single crystal substrate) made of silicon or germanium can be used.
  • substrate BS other than semiconductor substrates include, for example, SOI (Silicon On Insulator) substrates, glass substrates, quartz substrates, plastic substrates, sapphire glass substrates, metal substrates, stainless steel substrates, and stainless steel foils. substrates, tungsten substrates, substrates with tungsten foil, flexible substrates, laminated films, papers containing fibrous materials, or substrate films.
  • glass substrates include barium borosilicate glass, aluminoborosilicate glass, soda lime glass, and the like.
  • flexible substrates, laminated films, substrate films, etc. are as follows.
  • plastics represented by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), and polytetrafluoroethylene (PTFE).
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • PTFE polytetrafluoroethylene
  • a synthetic resin such as an acrylic resin.
  • examples include polypropylene, polyester, polyvinyl fluoride, or polyvinyl chloride.
  • examples include polyamides, polyimides, aramids, epoxy resins, inorganic deposition films, papers, and the like.
  • heat treatment is included in the manufacturing process of the display device 100, it is preferable to select a material having high resistance to heat as the substrate BS.
  • the substrate FS any light-transmitting substrate can be used, such as a glass substrate, a quartz substrate, or a light-transmitting film.
  • the substrate BS is described as a semiconductor substrate having silicon or the like as a material. Therefore, a transistor included in the driver circuit region can be a transistor including silicon in a channel formation region (hereinafter referred to as a Si transistor).
  • the drive circuit area DRV and area LIA are provided on the substrate BS.
  • the drive circuit region DRV has, for example, local driver circuits LD for driving pixels included in a pixel layer PXAL, which will be described later.
  • wiring is provided in the area LIA.
  • the wiring included in the region LIA may be electrically connected to the wiring included in the wiring layer LINL.
  • the circuits included in the drive circuit area DRV and the circuits included in the pixel layer PXAL are electrically connected by the wiring included in the area LIA and the wiring included in the wiring layer LINL. It is good also as a structure connected.
  • the display device 100 may be configured such that the circuits included in the drive circuit region DRV and the wirings or circuits included in the region LIA are electrically connected via the wirings included in the wiring layer LINL. good.
  • the area LIA may include, for example, a functional circuit such as a GPU (Graphics Processing Unit).
  • the area LIA may include a sensor controller that controls the touch sensor included in the touch panel.
  • an EL correction circuit may be included.
  • a liquid crystal element is applied as a display element of the display device 100, a gamma correction circuit may be included.
  • the wiring layer LINL is provided on the circuit layer SICL.
  • the wiring layer LINL is provided with wiring. Further, the wiring included in the wiring layer LINL is, for example, a wiring that electrically connects the driving circuit included in the driving circuit region DRV provided below and the circuit included in the pixel layer PXAL provided above. function as
  • the pixel layer PXAL has, as an example, a plurality of pixel areas ARA forming the pixel array ALP described in FIG. Each pixel area ARA has a plurality of pixels PIX. Also, the plurality of pixels PIX may be arranged in a matrix in the pixel layer PXAL.
  • each of the plurality of pixels PIX can express one or more colors.
  • the plurality of colors can be, for example, three colors of red (R), green (G), and blue (B).
  • the plurality of colors may be, for example, red (R), green (G), and blue (B), and at least one color selected from cyan, magenta, yellow, and white.
  • Pixels expressing different colors are called sub-pixels, and when white is expressed by a plurality of sub-pixels of different colors, the plurality of sub-pixels may be collectively called a pixel.
  • a sub-pixel is referred to as a pixel for convenience of explanation.
  • Pixels PIX may be arranged in a stripe arrangement of pixels expressing different colors. Also, various arrangement methods such as delta arrangement and pentile arrangement can be applied.
  • the display module 100M can have a configuration in which the drive circuit region DRV is stacked under the pixel layer PXAL.
  • the pixels PIX can be arranged at high density, and the definition of the display section can be extremely high.
  • a display module 100M Since such a display module 100M has extremely high definition, it can be suitably used for devices for VR such as head-mounted displays, or glasses-type devices for AR. For example, even in the case of a configuration in which the display portion of the display module 100M is viewed through a lens, since the display module 100M has an extremely high-definition display device 100, pixels cannot be viewed even if the display portion is enlarged with the lens. , a highly immersive display can be performed. Moreover, the display module 100M is not limited to this, and can be suitably used for electronic equipment having a relatively small display unit. For example, it can be suitably used for a display part of a wearable electronic device such as a wristwatch.
  • control of the local driver circuit LD by the control signal STBY in the display device 100 described above will be described using a flowchart.
  • step S01 aspect ratio data M_RESO of the pixel array ALP is obtained as step S01.
  • the aspect ratio data M_RESO stored in the storage unit MEM is read out to the control circuit unit CNP.
  • the resolution data of the image signal DATA is acquired as step S02.
  • the resolution data of the image signal DATA is read out to the control circuit unit CNP.
  • step S03 the aspect ratio data M_RESO of the pixel array ALP and the resolution data of the image signal DATA are compared.
  • the comparison is to determine whether or not the resolution data of the image signal DATA and the aspect ratio are different when the display device 100 displays the resolution data of the image signal DATA.
  • the display device 100 compares the aspect ratio data M_RESO of the pixel array ALP and the resolution data of the image signal DATA to determine whether they match.
  • the aspect ratio is 4:3. (See, for example, FIG. 6A).
  • the resolution data of the image signal DATA is Japanese high-definition HDTV (1920 ⁇ 1080)
  • the aspect ratio is 16:9
  • the aspect ratio is the aspect ratio data M RESO (for example, 4:3) of the pixel array ALP. (See, for example, FIG. 6B).
  • the comparison between the aspect ratio data M_RESO of the pixel array ALP and the resolution data of the image signal DATA will match them, and in the latter case they will not match.
  • step S05 the control circuit unit CNP outputs to each local driver circuit LD a control signal or the like for performing display based on the image signal DATA.
  • the images are enlarged and displayed as shown in FIG. 6C.
  • step S06 it is determined in step S06 whether or not there is a local driver circuit LD whose function can be stopped.
  • a local driver circuit LD whose function can be stopped.
  • the control circuit unit CNP causes each local driver circuit LD to perform display based on the image signal DATA, as in step S05. output control signals, etc.
  • step S07 if it is possible to stop the functions of the pixel area ARA corresponding to the area ERA and the local driver circuit LD in step S06, the control signal STBY is output to the local driver circuit LD. Therefore, the pixel area ARA corresponding to the local driver circuit LD can be an area in which display based on the image signal DATA is not performed.
  • step S08 a control signal or the like for performing display based on the image signal DATA is output to the local driver circuits LD other than the local driver circuit LD that output the control signal STBY in step S07.
  • the region ERA is above and below the pixel array ALP as shown in FIG. 6D. Low power consumption is achieved.
  • step S09 By supplying the image signal DATA and the control signal or the control signal STBY to each local driver circuit LD in steps S05 and S08, display can be performed in each pixel area ARA (step S09).
  • the pixel array ALP of the display device 100 is divided into a plurality of pixel areas ARA, and the respective pixel areas ARA are driven in parallel by corresponding local driver circuits LD.
  • the necessary local driver circuits LD are driven to drive the pixels included in the pixel area ARA displaying the part of the image. . That is, the pixels included in each pixel area ARA of the display portion of the display device 100 can be driven independently.
  • the pixel array ALP of the display device 100 can be divided into a plurality of pixel areas ARA, and the respective pixel regions ARA can be driven in parallel and independently by the local driver circuits LD.
  • the time required to rewrite the displayed image (for example, time per frame) can be shortened.
  • the driving load is reduced in the divided unit (one pixel area ARA), so that the operation speed can be easily increased.
  • the divided units can be driven at the same timing. can be set to a longer write time.
  • the image writing time is ideally reduced to 1/1 of that when the pixel array ALP is not divided.
  • the time can be 4 times or about the same, and the remaining time (3/4 times the time when the pixel array ALP is not divided, or about the time) can be used for the writing time. Therefore, the image writing time can be lengthened.
  • FIG. 7 is a schematic cross-sectional view of the display device 100.
  • the display device 100 has a pixel layer PXAL, a wiring layer LINL, and a circuit layer SICL. Each configuration shown in FIG. 7 corresponds to each configuration described in FIG.
  • the wiring layer LINL is provided on the circuit layer SICL, and the pixel layer PXAL is provided on the wiring layer LINL. Note that the pixel layer PXAL overlaps a region including the drive circuit region DRV and a region LIA, which will be described later.
  • the circuit layer SICL has a substrate BS, a drive circuit area DRV, and an area LIA.
  • FIG. 8A is an example of a top view of the display device 100 and shows only the circuit layer SICL.
  • the display device 100 shown in FIG. 8A has a configuration in which the drive circuit region DRV is surrounded by the region LIA.
  • the drive circuit region DRV has, as an example, a plurality of local driver circuits LD, a controller CON, and a voltage generation circuit PG.
  • Each of the plurality of local driver circuits LD has, for example, a function of driving pixels included in the pixel layer PXAL.
  • a function of driving pixels included in the pixel layer PXAL For example, consider a case where the pixel array ALP included in the pixel layer PXAL in the display device 100 is divided into m rows and n columns (where m is an integer of 1 or more and n is an integer of 1 or more). . In this case, the number of local driver circuits included in the drive circuit region DRV is m ⁇ n.
  • FIG. 8B shows pixel regions when the pixel array ALP included in the pixel layer PXAL is divided into regions of m rows and n columns.
  • FIG. 8B is a top view of the display device 100, showing only the drive circuit region DRV and the pixel array ALP.
  • the drive circuit region DRV is indicated by a solid line and the pixel array ALP is indicated by a broken line.
  • the position of the drive circuit region DRV overlaps with the inside of the pixel array ALP in top view.
  • the pixel array ALP is divided into pixel areas ARA[1,1] to ARA[m,n] as an example. Note that in FIG.
  • pixel area ARA[1,1], pixel area ARA[2,1], pixel area ARA[m ⁇ 1,1], pixel area ARA[m,1], pixel area ARA [1,n], pixel area ARA[2,n], pixel area ARA[m-1,n], and pixel area ARA[m,n] are shown.
  • the number of pixels is 4320 pixels ⁇ 7680 pixels.
  • the sub-pixels of the display device 100 are three colors of red (R), green (G), and blue (B), the total number of sub-pixels is 4320 ⁇ 7680 ⁇ 3.
  • the number of pixels per region is 1080 pixels ⁇ 960 pixels
  • the sub-pixels of the display device 100 are In the case of three colors, red (R), green (G), and blue (B), the number of sub-pixels per region is 1080 ⁇ 960 ⁇ 3.
  • local driver circuit LD[1,1] drives pixels included in pixel area ARA[1,1]
  • local driver circuit LD[2,1] drives pixels included in pixel area ARA[1,1].
  • the pixels included in [2, 1] are driven.
  • the local driver circuit LD[m-1,1] drives the pixels included in the pixel area ARA[m-1,1]
  • the local driver circuit LD[m,1] drives the pixel area ARA[m,1]. 1] are driven.
  • the local driver circuit LD[1,n] drives the pixels included in the pixel area ARA[1,n]
  • the local driver circuit LD[2,n] drives the pixels included in the pixel area ARA[2,n].
  • the local driver circuit LD[m-1,n] drives the pixels included in the pixel area ARA[m-1,n]
  • the local driver circuit LD[m,n] drives the pixel area ARA[m,n].
  • n] are driven. That is, although not shown in FIG. 8B, the local driver circuit LD[i,j] located in row i, column j (where i is an integer of 1 or more and m or less and j is an integer of 1 or more and n or less) is , drives the pixels included in the pixel area ARA[i, j]. Note that in FIG. 8B, as an example, the correspondence relationship between the pixel area ARA and the local driver circuit LD that drives the pixels included in the pixel area ARA is illustrated by a thick arrow.
  • the display device of the present invention has a configuration in which wirings for electrically connecting the local driver circuits LD and the pixel regions ARA corresponding to the local driver circuits LD are routed in the wiring layer LINL.
  • the wiring group GLS[1,1] includes, as an example, a plurality of pixels included in the pixel area ARA[1,1] and a gate driver circuit included in the local driver circuit LD[1,1]. and functions as a plurality of gate wirings electrically connecting the .
  • the wiring group SLS[1,1] for example, electrically connects a plurality of pixels included in the pixel area ARA[1,1] and the source driver circuit included in the local driver circuit LD[1,1]. It functions as multiple source wires that connect to each other.
  • the wiring group GLS[2,1] for example, electrically connects a plurality of pixels included in the pixel area ARA[2,1] and the gate driver circuit included in the local driver circuit LD[2,1]. It functions as a plurality of gate wirings that are physically connected.
  • the wiring group SLS[1,2] for example, electrically connects a plurality of pixels included in the pixel area ARA[1,2] and the source driver circuits included in the local driver circuit LD[1,2]. It functions as multiple source wires that connect to each other.
  • each of the pixel areas ARA[1,1] to ARA[m,n] has, for example, s rows and t columns (where s is an integer of 1 or more and t is an integer of 1 or more).
  • s is an integer of 1 or more
  • t is an integer of 1 or more.
  • the wiring GL[1,1]_1, the wiring GL[1,1]_2, and the wiring GL[1,1]_s are extracted as the wirings included in the wiring group GLS[1,1].
  • the wiring GL[2,1]_1, the wiring GL[2,1]_2, and the wiring GL[2,1]_s are extracted as wirings included in the wiring group GLS[2,1].
  • the wiring SL[1,1]_1, the wiring SL[1,1]_2, and the wiring SL[1,1]_t are extracted and illustrated as wirings included in the wiring group SLS[1,1],
  • a wiring SL[1,2]_1, a wiring SL[1,2]_2, and a wiring SL[1,2]_t are extracted and illustrated as wirings included in the wiring group SLS[1,2].
  • wirings other than gate wirings and source wirings may be provided in the wiring layer LINL.
  • the wiring layer LINL may be provided with wiring for applying a constant voltage from the voltage generation circuit PG included in the circuit layer SICL to the pixels included in the pixel array ALP.
  • the wiring layer LINL may be configured to have a plurality of layers. Specifically, for example, as shown in FIG. 9B, the wiring layer LINL may have a configuration in which different wirings are superimposed.
  • FIG. 9B shows, as an example, a cross-sectional view in which a circuit layer SICL, a wiring layer LINL, and a pixel layer PXAL are laminated. Note that in the pixel layer PXAL of FIG. 9B, only the pixel area ARA[1,1], the pixel area ARA[2,2], and the pixel area ARA[3,3] are shown, and each of them is shown as a block diagram. ing. FIG. 9B also shows the local driver circuit LD[1,1] and the local driver circuit LD[2,2] in the circuit layer SICL. , the local driver circuit LD[2,2] and , each include a transistor 300 .
  • one of the source and the drain of the transistor 300 of the local driver circuit LD[1,1] is connected to the pixel area ARA[1] through the wiring GL[1,1]_1 (the wiring SL[1,1]_1). 1,1].
  • One of the source and the drain of the transistor 300 of the local driver circuit LD[2,2] is connected to the pixel region ARA[2,2] via the wiring GL[2,2]_1 (the wiring SL[2,2]_1). 2] are electrically connected.
  • FIG. 9B also shows a configuration in which the pixel area ARA[3,3] and the wiring GL[3,3]_1 (the wiring SL[3,3]_1) are electrically connected.
  • the wiring may overlap each other.
  • the local driver circuits LD and the pixel regions ARA corresponding to the local driver circuits LD are prevented from physically contacting different wirings. and can be electrically connected.
  • wiring that electrically connects the pixel area ARA[1,1] and the local driver circuit LD[1,1], pixel area ARA[2,2] and the local driver circuit LD[2, 2] are routed so as not to come into physical contact with each other.
  • a wiring electrically connecting the pixel area ARA[2,2] and the local driver circuit LD[2,2] is electrically connected to the pixel area ARA[3,3]. 1 shows a configuration in which the wiring and the wiring are routed so as not to come into physical contact with each other.
  • wiring (gate wiring, source wiring, etc.) is preferably short. Therefore, in the display device 100, the wiring that electrically connects the local driver circuit LD and the pixel area ARA is preferably designed to be short. As an example of the design for that purpose, for each pixel area ARA, the contact portion of the wiring between the pixel area ARA and the wiring layer LINL is designed at an optimum position.
  • FIGS. 9A and 9B the configuration in which the driver circuit region DRV of the circuit layer SICL and the pixel region ARA of the pixel layer PXAL are electrically connected via the wiring of the wiring layer LINL has been described.
  • the driver circuit region DRV of the circuit layer SICL and the pixel region ARA of the pixel layer PXAL are electrically connected through the wiring of the region LIA in addition to the wiring of the wiring layer LINL. It is good also as a structure connected to.
  • _1 (wiring SL[1, 1]_1) is from one of the source or the drain of the transistor 300, the wiring of the wiring layer LINL, the wiring included in the region LIA (wiring drawn with a thick dotted line), and the wiring of the wiring layer LINL.
  • the wirings may be electrically connected to the pixel area ARA[1,1] in the order of the wirings.
  • FIG. 10B A cross-sectional view of the display device 100 at this time is shown in FIG. 10B. In the display device 100 in FIG.
  • ]_1 (wiring SL[1,1]_1) passes through the low-resistance region 314c provided on the substrate BS in the region LIA of the circuit layer SICL. Note that when the substrate BS is a semiconductor substrate made of silicon, the low-resistance region 314c can be formed by doping an element that imparts conductivity.
  • wiring GL[1, 1]_1 (wiring SL[1, 1]_1) is arranged in the following order: from one of the source or drain of the transistor 300, the wiring included in the region LIA (wiring drawn with a thick dotted line), and the wiring of the wiring layer LINL.
  • a wiring electrically connected to the area ARA[1,1] may be used.
  • FIG. 11B A cross-sectional view of the display device 100 at this time is shown in FIG. 11B.
  • the display device 100 in FIG. 11B includes a low-resistance region 314c in which one of the source and the drain of the transistor 300 extends to the inside of the region LIA.
  • the included wiring or the like provides electrical connection between the local driver circuit LD[1,1] in the drive circuit region DRV and the pixel region ARA[1,1].
  • FIG. 12A is a schematic diagram illustrating, as an example, a pixel area ARA and a plurality of pixels PIX included in the pixel area ARA. Note that, as an example, the plurality of pixels PIX are arranged in a matrix in the pixel area ARA. Further, FIG. 12A shows, as an example, a configuration in which each pixel PIX includes a transistor Tr, and other circuit elements are not shown. Further, in the pixel area ARA of FIG. 12A, as an example, a wiring group SLS (wiring SL_1, wiring SL_2, and wiring SL_3) extends in the X direction.
  • SLS wiring SL_1, wiring SL_2, and wiring SL_3
  • the number of wirings may be one, two, or four or more. Also, the wiring group GLS and the like are not shown. In this specification and the like, the X direction may be called the row direction, and the Y direction may be called the column direction.
  • the position of the contact portion of the wiring between the pixel area ARA and the wiring layer LINL is provided, for example, at the end portion of the pixel array ALP.
  • the contact portion of the wiring between the pixel area ARA and the wiring layer LINL is the contact portion CNT.
  • the position of the local driver circuit LD is preferably located in the positive X direction with respect to the pixel area ARA.
  • the length of the wiring between the pixel area ARA and the local driver circuit LD corresponding to the pixel area ARA is Due to the lengthening, signal delay is likely to occur and/or power consumption may increase due to parasitic resistance or the like.
  • the position of the contact portion of the wiring between the pixel area ARA and the wiring layer LINL may be provided inside the pixel PIX as shown in FIG. 12B, for example.
  • the position of the local driver circuit LD is preferably located in the positive or negative Y direction with respect to the pixel area ARA.
  • each contact portion CNT is provided inside pixels PIX of different columns in each wiring included in the wiring group SLS. may be provided inside the pixels PIX in the same column.
  • FIG. 12B shows an example in which the contact portion CNT is provided inside the pixel PIX, but the contact portion CNT is provided outside the pixel PIX (between adjacent pixels PIX) as shown in FIG. 12C.
  • the inside of the pixel PIX can be, for example, a region overlapping with a light emitting region of a light emitting device (light emitting devices 150a to 150c described later) included in the pixel PIX. Outside the PIX may be outside the area. Further, the inside of the pixel PIX can be, for example, a region overlapping EL layers (EL layers 141a to 141c to be described later) included in the pixel PIX, and the outside of the pixel PIX can be the region of the region. can be outside.
  • the inside of the pixel PIX overlaps with the opening of the insulator reaching the lower electrode (opening of the insulator 112 reaching the conductor 121a layer to the conductor 121c described later) included in the pixel PIX. It can be a region, and the outside of the pixel PIX can be the outside of the region. Further, the inside of the pixel PIX can be, for example, a region that overlaps with the lower electrodes (conductors 121a to 121c described later) included in the pixel PIX, and the outside of the pixel PIX can be the area of the region. can be outside.
  • the boundary between the inside and outside of the pixel PIX may be described as being included in the inside of the pixel PIX, for example. Depending on the situation, the boundary between the inside and outside of the pixel PIX may be described as being included in the outside of the pixel PIX.
  • the positions of the plurality of contact portions CNT may be a combination of the cases of FIGS. 12A to 12C. That is, each of the plurality of contact portions CNT is partially positioned at the edge of the pixel area ARA, another portion is positioned inside the pixel PIX, and the rest is positioned outside the pixel PIX. may be
  • the pixel array ALP of the display device 100 is divided into pixel areas ARA[1,1] to pixel areas ARA[m,n]. Each pixel area ARA can be driven in parallel by local driver circuits LD[1,1] to LD[m,n].
  • the display device of one embodiment of the present invention is not limited to the structure of the display device 100 described above.
  • the display device of one embodiment of the present invention may have the structure of the above-described display device 100 changed depending on the situation.
  • the display device 100 described above has been described with one drive circuit region DRV included in the circuit layer SICL, but the circuit layer SICL may include two or more drive circuit regions DRV.
  • the display device 100 in FIG. 13A is a schematic top view showing a configuration example in which the circuit layer SICL of the display device 100 includes two or more drive circuit regions DRV.
  • the display device 100 of FIG. 13A has a configuration in which a driver circuit area DRV is provided in a part of the overlapping area of the pixel areas ARA within the range of 2 rows and n columns of the pixel array ALP.
  • the driver circuit region DRV[1] is provided in part of the region overlapping the range from the pixel region ARA[1,1] to the pixel region ARA[2,n].
  • a driver circuit area DRV[m/2] is provided in a part of the area overlapping the range from the pixel area ARA[m ⁇ 1,1] to the pixel area ARA[m,n]. That is, m/2 drive circuit regions DRV (drive circuit region DRV[1] to drive circuit region DRV[m/2]) are provided in the circuit layer SICL. Note that the number m of columns shown in FIG. 13A is an even number.
  • the pixel areas ARA are the pixel area ARA[1,1], the pixel area ARA[2,1], the pixel area ARA[m ⁇ 1,1], and the pixel area ARA[m,1 ], pixel area ARA[1,n], pixel area ARA[2,n], pixel area ARA[m ⁇ 1,n], and pixel area ARA[m,n] are extracted in FIG. showing.
  • the drive circuit region DRV[1] and the drive circuit region DRV[m/2] are extracted and illustrated as the drive circuit region DRV. Also, in FIG.
  • local driver circuit LD[m-1, n-1], local driver circuit LD[m, n-1], local driver circuit LD[m-1, n], local driver circuit LD[m, n] are extracted and illustrated.
  • the controller CON and the voltage generation circuit PG are illustrated in the respective central portions of the drive circuit regions DRV[1] to DRV[m/2].
  • the positions and shapes of the controller CON and the voltage generation circuit PG provided in the region DRV[1] to the drive circuit region DRV[m/2] are not particularly limited.
  • one drive circuit region DRV includes pixels included in each of the plurality of pixel regions ARA contained in the range of 2 rows and n columns of the pixel array ALP.
  • the range of pixel regions in the pixel array ALP corresponding to one drive circuit region DRV is from 1 row to m rows and n columns, or m
  • the range may be one row and one column or more and n columns or less.
  • the range of pixel regions in the pixel array ALP corresponding to one drive circuit region DRV may be, for example, a range of 3 rows and n columns, or a range of m rows and 2 columns.
  • m indicating the number of rows described in the display device 100 of FIG. 13A is an even number, but m may be an odd number.
  • the configuration of the display device 100 in FIG. 13A is such that the entire pixel array ALP is divided into a plurality of 2-row, n-column ranges and a 1-row, n-column range.
  • a plurality of drive circuit regions DRV may be provided so as to correspond to each drive circuit region DRV.
  • one drive circuit region DRV includes pixels included in each of the plurality of pixel regions ARA contained in the range of 2 rows and n columns of the pixel array ALP.
  • the range of pixel regions in the pixel array ALP corresponding to one drive circuit region DRV is from 1 row to m rows and from 1 column to n columns. It may be a range.
  • one range is defined as two rows and ia columns so that the pixel array ALP is divided into p ⁇ q ranges, and a plurality of pixels included in one range are Pixels in the area ARA may be driven by one drive circuit area DRV.
  • p ⁇ q drive circuit regions DRV (drive circuit region DRV[1] to drive circuit region DRV[p ⁇ q]) are provided in the circuit layer SICL.
  • the pixel areas ARA are the pixel area ARA[1,1], the pixel area ARA[2,1], the pixel area ARA[m ⁇ 1,1], and the pixel area ARA[m,1 ], pixel area ARA[1, ia ], pixel area ARA[2, ia ], pixel area ARA[m ⁇ 1, ia ], pixel area ARA[m, ia ], and pixel area ARA[1,n- ia +1], pixel area ARA[2,n- ia +1], pixel area ARA[m-1,n- ia +1], pixel area ARA[m,n ⁇ ia +1], pixel area ARA[1,n], pixel area ARA[2,n], pixel area ARA[m ⁇ 1,n], and pixel area ARA[m,n] It is extracted and illustrated.
  • the controller CON and the voltage generation circuit PG are not shown in each of the drive circuit regions DRV[1] to DRV[p ⁇ q]. 1] to the drive circuit region DRV[p ⁇ q] may each have a controller CON and a voltage generation circuit PG. Further, the positions and shapes of the controller CON and the voltage generation circuit PG provided in the drive circuit regions DRV[1] to DRV[p ⁇ q] are not particularly limited.
  • the driver circuit region DRV is a region including all of the pixel regions ARA[1,1] to ARA[m,n] of the pixel array ALP. Although it is configured not to overlap with the end portion, it may be configured such that a portion of the drive circuit region DRV overlaps with a portion of the end portion of the pixel array ALP. Specifically, for example, as shown in FIG. 14A, the display device 100 may be configured such that one drive circuit region DRV crosses the pixel array ALP in the column direction when viewed from above.
  • part of the end portion of the region including all of the pixel regions ARA[1,1] to ARA[m,n] of the pixel array ALP overlaps the driver circuit region DRV (shown in FIG. 14A). As shown, a part of the edge of the pixel array ALP overlaps a part of the edge of the drive circuit region DRV).
  • the pixel areas ARA are the pixel area ARA[1,1], the pixel area ARA[2,1], the pixel area ARA[m ⁇ 1,1], and the pixel area ARA[m,1 ], pixel area ARA[1,2], pixel area ARA[2,2], pixel area ARA[m ⁇ 1,2], pixel area ARA[m,2], pixel area ARA[1 , n ⁇ 1], pixel area ARA[2,n ⁇ 1], pixel area ARA[m ⁇ 1,n ⁇ 1], pixel area ARA[m,n ⁇ 1], pixel area ARA[m,n ⁇ 1], pixel area ARA[1 , n], pixel area ARA[2,n], pixel area ARA[m-1,n], and pixel area ARA[m,n] are extracted and illustrated.
  • the local driver circuit LD includes a local driver circuit LD[1,1], a local driver circuit LD[2,1], a local driver circuit LD[m ⁇ 1,1], and a local driver circuit LD[m ⁇ 1,1].
  • the controller CON and the voltage generation circuit PG are illustrated in the central portion of the drive circuit region DRV. And the shape is not particularly limited.
  • the display device 100 of FIG. 14A has a configuration in which one drive circuit region DRV is provided so as to cross the pixel array ALP.
  • the display device 100 may be configured as follows. Specifically, for example, as shown in FIG. 14B, one range is m rows by i b columns so that the pixel array ALP is divided into r ranges, and a plurality of pixel areas ARA are included in one range. pixels may be driven by one drive circuit region DRV.
  • the circuit layer SICL is provided with r drive circuit regions DRV (drive circuit region DRV[1] to drive circuit region DRV[r]).
  • the pixel areas ARA are the pixel area ARA[1,1], the pixel area ARA[2,1], the pixel area ARA[m ⁇ 1,1], and the pixel area ARA[m,1 ], pixel area ARA [ 1, ib ], pixel area ARA [ 2, ib ], pixel area ARA[m ⁇ 1, ib ], pixel area ARA [ m, ib ], pixel area ARA[1, n -ib+1], pixel area ARA[2, n -ib+1], pixel area ARA[m-1, n -ib+1], pixel area ARA[m,n ⁇ i b +1], pixel area ARA[1,n], pixel area ARA[2,n], pixel area ARA[m ⁇ 1,n], and pixel area ARA[m,n] It is extracted and illustrated.
  • the drive circuit region DRV[1] and the drive circuit region DRV[r] are extracted and illustrated as the drive circuit region DRV.
  • the local driver circuits LD a local driver circuit LD[1,1], a local driver circuit LD[2,1], a local driver circuit LD[m ⁇ 1,1], and a local driver circuit LD[m,1], local driver circuit LD [ 1,ib], local driver circuit LD [ 2,ib], local driver circuit LD [ m ⁇ 1,ib], local driver circuit LD [m, i b ], local driver circuit LD[1, n ⁇ i b +1], local driver circuit LD[2, n ⁇ i b +1], local driver circuit LD[m ⁇ 1, n ⁇ i b +1], a local driver circuit LD[m,n ⁇ i b +1], a local driver circuit LD[m,n ⁇ i b +1], a local driver circuit LD[m,n ⁇ i b +1], a local driver circuit LD[m,n ⁇
  • the controller CON and the voltage generation circuit PG are not shown in each of the drive circuit regions DRV[1] to DRV[r].
  • Each of the drive circuit regions DRV[r] may have a controller CON and a voltage generation circuit PG.
  • the positions and shapes of the controller CON and the voltage generation circuit PG provided in the drive circuit regions DRV[1] to DRV[r] are not particularly limited.
  • pixels included in each of the plurality of pixel areas ARA contained in the range of m rows and ib columns of the pixel array ALP are included in one drive circuit area DRV.
  • the ranges of the pixel regions in the pixel array ALP corresponding to each of the plurality of drive circuit regions DRV may be different from each other. For example, when the number n of columns in the pixel array ALP is an odd number, the display device 100, for example, allocates the entire pixel array ALP to a plurality of ranges of m rows and 2 columns, one range of m rows and 1 column, A plurality of drive circuit regions DRV may be provided so that each range corresponds to one drive circuit region DRV.
  • the display device 100 of FIG. 14A shows a configuration in which both the ends of the pixel array ALP facing each other overlap part of the ends of the drive circuit region DRV
  • the pixel arrays ALP facing each other A configuration in which one of the ends overlaps a part of the end of the drive circuit region DRV may be employed.
  • one of the mutually facing ends of the pixel array ALP may overlap with a part of the end of one drive circuit region DRV.
  • the display device of one embodiment of the present invention may be an appropriate combination of the structural examples of the display device 100 described above.
  • the configuration example of the display device 100 in FIG. 8B and the configuration example of the display device 100 in FIG. 15 may be combined as in the display device 100 in FIG. 16 .
  • the circuit layer SICL overlaps with one of the ends of the pixel array ALP facing each other, the driver circuit region DRVa, and a partial region inside the pixel array ALP. and a drive circuit region DRVb.
  • the drive circuit region DRVa drives the pixels in the region including the pixel regions ARA[1,1] to ARA[i c ,n] of the pixel array ALP
  • the drive circuit area DRVb drives the pixels in the area including the pixel areas ARA[i c +1,1] to ARA[m,n] of the pixel array ALP.
  • i c can be an integer of 1 or more and m ⁇ 1 or less.
  • the pixel areas ARA are the pixel area ARA[1,1], the pixel area ARA[2,1], the pixel area ARA[ ic ,1], and the pixel area ARA[ ic +1, 1], pixel area ARA[m,1], pixel area ARA[1,2], pixel area ARA[2,2], pixel area ARA[i c ,2], pixel area ARA[1 ,n ⁇ 1], pixel area ARA[2,n ⁇ 1], pixel area ARA[ ic ,n ⁇ 1], pixel area ARA[1,n], and pixel area ARA[2,n] , pixel area ARA[ ic ,n], pixel area ARA[ ic +1,n], and pixel area ARA[m,n] are extracted and illustrated.
  • the local driver circuit LD[i c +1, n ⁇ 1], the local driver circuit LD[i c +1, n], the local driver circuit LD[m, n ⁇ 1], and the local driver circuit LD[m, n] are extracted and illustrated.
  • the controller CON and the voltage generation circuit PG are not shown in each of the drive circuit region DRVa and the drive circuit region DRVb. CON and a voltage generation circuit PG may be provided. Further, the positions and shapes of the controller CON and the voltage generation circuit PG provided in the drive circuit region DRVa and the drive circuit region DRVb are not particularly limited.
  • FIG. 17 is a cross-sectional view illustrating an example of a display device of one embodiment of the present invention.
  • the display device 100 illustrated in FIG. 17 has a structure in which a pixel circuit, a driver circuit, and the like are provided over a substrate 310 .
  • the substrate 310 corresponds to, for example, the substrate BS described in the above embodiment. Therefore, as the substrate 310, a material applicable to the substrate BS can be used.
  • the substrate 310 is described as a semiconductor substrate having a material such as silicon.
  • the display device 100 includes a transistor 300 , a transistor 500 , and light-emitting devices 150 a to 150 c over a substrate 310 .
  • the transistor 300 is provided over a substrate 310 and has a conductor 316, an insulator 315, a semiconductor region 313 made up of part of the substrate 310, and low-resistance regions 314a and 314b functioning as source or drain regions. . Therefore, the transistor 300 is a transistor containing silicon in a channel formation region (Si transistor). Note that FIG. 17 shows a structure in which one of the source region and the drain region of the transistor 300 is electrically connected to conductors 330 to 366 which are described later through a conductor 328 which is described later. , the electrical connection structure of the semiconductor device of one embodiment of the present invention is not limited thereto.
  • the semiconductor device of one embodiment of the present invention may have a structure in which the other of the source and the drain of the transistor 300 is electrically connected to the conductors 330 to 366 through the conductor 328, or , the gate of the transistor 300 may be electrically connected to the conductors 330 to 366 through the conductor 328 .
  • the transistor 300 can be made Fin-type, for example, by covering the upper surface and side surfaces in the channel width direction of the semiconductor region 313 with the conductor 316 via the insulator 315 functioning as a gate insulating film.
  • the effective channel width can be increased, and the on-characteristics of the transistor 300 can be improved. Further, since the contribution of the electric field of the gate electrode can be increased, the off characteristics of the transistor 300 can be improved.
  • the transistor 300 may be either p-channel type or n-channel type. Alternatively, a plurality of transistors 300 may be provided and both p-channel and n-channel transistors may be used.
  • a region in which a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, the low-resistance regions 314a and 314b serving as a source region or a drain region, and the like preferably contain a semiconductor such as a silicon-based semiconductor. It preferably contains crystalline silicon.
  • a material including Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), GaN (gallium nitride), or the like may be used.
  • a structure using silicon in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be used.
  • the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs, GaAlAs, or the like.
  • the conductor 316 functioning as a gate electrode is a semiconductor material such as silicon containing an element imparting n-type conductivity such as arsenic or phosphorus or an element imparting p-type conductivity such as boron, a metal material, or an alloy. material, or a conductive material such as a metal oxide material.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, a material such as titanium nitride or tantalum nitride is preferably used for the conductor. Furthermore, in order to achieve both conductivity and embeddability, it is preferable to use a metal material such as tungsten or aluminum as a laminated conductor, and it is particularly preferable to use tungsten from the viewpoint of heat resistance.
  • the element isolation layer 312 is provided to isolate a plurality of transistors formed on the substrate 310 from each other.
  • the element isolation layer can be formed using, for example, a LOCOS (LOCal Oxidation of Silicon) method, an STI (Shallow Trench Isolation) method, a mesa isolation method, or the like.
  • the transistor 300 illustrated in FIG. 17 is an example, and the structure thereof is not limited, and an appropriate transistor may be used according to the circuit configuration, driving method, and the like.
  • the transistor 300 may have a planar structure instead of a Fin structure.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are stacked in this order from the substrate 310 side to cover the transistor 300 illustrated in FIG.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used. Just do it.
  • silicon oxynitride refers to a material whose composition contains more oxygen than nitrogen
  • silicon oxynitride refers to a material whose composition contains more nitrogen than oxygen.
  • aluminum oxynitride refers to a material whose composition contains more oxygen than nitrogen
  • aluminum oxynitride refers to a material whose composition contains more nitrogen than oxygen. indicates
  • the insulator 322 may function as a planarization film that planarizes steps caused by the insulator 320 and the transistor 300 covered with the insulator 322 .
  • the top surface of the insulator 322 may be planarized by planarization treatment using a chemical mechanical polishing (CMP) method or the like in order to improve planarity.
  • CMP chemical mechanical polishing
  • the insulator 324 water and hydrogen are added to a region above the insulator 324 (eg, a region where the transistor 500, the light-emitting devices 150a to 150c, and the like are provided) from the substrate 310, the transistor 300, or the like. It is preferable to use a barrier insulating film that does not diffuse impurities. Therefore, for the insulator 324, it is preferable to use an insulating material that has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, and water molecules (through which the above impurities hardly penetrate).
  • impurities such as hydrogen atoms, hydrogen molecules, and water molecules
  • the insulator 324 has a function of suppressing the diffusion of impurities such as nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 , etc.), copper atoms, etc. It is preferable to use an insulating material that is difficult to Alternatively, it preferably has a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • Silicon nitride formed by a chemical vapor deposition (CVD) method can be used as an example of a film having a barrier property against hydrogen.
  • CVD chemical vapor deposition
  • diffusion of hydrogen into a semiconductor element including an oxide semiconductor, such as the transistor 500 might degrade the characteristics of the semiconductor element. Therefore, it is preferable to use a film that suppresses diffusion of hydrogen between the transistor 500 and the transistor 300 .
  • the film that suppresses diffusion of hydrogen is a film from which the amount of desorption of hydrogen is small.
  • the desorption amount of hydrogen can be analyzed using, for example, thermal desorption spectroscopy (TDS).
  • TDS thermal desorption spectroscopy
  • the amount of hydrogen released from the insulator 324 is the amount of hydrogen atoms released per area of the insulator 324 when the surface temperature of the film is in the range of 50° C. to 500° C. in TDS analysis. , 10 ⁇ 10 15 atoms/cm 2 or less, preferably 5 ⁇ 10 15 atoms/cm 2 or less.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324 .
  • the dielectric constant of insulator 326 is preferably less than 4, more preferably less than 3.
  • the dielectric constant of the insulator 326 is preferably 0.7 times or less, more preferably 0.6 times or less, that of the insulator 324 .
  • a conductor 328, a conductor 330, and the like connected to a light-emitting device or the like provided above the insulator 326 are embedded.
  • the conductors 328, 330, and the like function as plugs or wirings.
  • conductors that function as plugs or wiring may have a plurality of structures collectively given the same reference numerals.
  • the wiring and the plug connected to the wiring may be integrated. That is, part of the conductor may function as wiring, and part of the conductor may function as a plug.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or a laminated layer. be able to. It is preferable to use a high-melting-point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed using a low-resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
  • a wiring layer may be provided over the insulator 326 and the conductor 330 .
  • an insulator 350 , an insulator 352 , and an insulator 354 are stacked in this order over an insulator 326 and a conductor 330 .
  • a conductor 356 is formed over the insulators 350 , 352 , and 354 .
  • the conductor 356 functions as a plug or wiring connected to the transistor 300 . Note that the conductor 356 can be provided using a material similar to that of the conductors 328 and 330 .
  • the insulator 350 for example, an insulator having a barrier property against impurities such as hydrogen and water, like the insulator 324, is preferably used.
  • an insulator with a relatively low dielectric constant is preferably used in order to reduce parasitic capacitance between wirings, like the insulator 326.
  • the insulator 352 and the insulator 354 function as an interlayer insulating film and a planarization film.
  • the conductor 356 preferably contains a conductor having a barrier property against impurities such as hydrogen and water.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 350 having a barrier property against hydrogen.
  • tantalum nitride As a conductor having a barrier property against hydrogen, for example, tantalum nitride or the like may be used. Further, by stacking tantalum nitride and tungsten having high conductivity, diffusion of hydrogen from the transistor 300 can be suppressed while the conductivity of the wiring is maintained. In this case, it is preferable that the tantalum nitride layer having a barrier property against hydrogen be in contact with the insulator 350 having a barrier property against hydrogen.
  • An insulator 360 , an insulator 362 , and an insulator 364 are stacked in this order over the insulator 354 and the conductor 356 .
  • the insulator 360 preferably uses an insulator having a barrier property against impurities such as water and hydrogen, like the insulator 324 and the like. Therefore, for the insulator 360, for example, a material that can be applied to the insulator 324 or the like can be used.
  • the insulators 362 and 364 function as an interlayer insulating film and a planarization film.
  • an insulator having a barrier property against impurities such as water and hydrogen is preferably used, similarly to the insulator 324. Therefore, the insulator 362 and/or the insulator 364 can be formed using a material that can be used for the insulator 324 .
  • openings are formed in regions of the insulators 360, 362, and 364, which overlap with part of the conductor 356, and the conductor 366 is provided so as to fill the openings.
  • a conductor 366 is also formed over the insulator 362 .
  • the conductor 366 functions, for example, as a plug or wiring that connects to the transistor 300 .
  • the conductor 366 can be provided using a material similar to that of the conductors 328 and 330 .
  • An insulator 512 is provided above the insulator 364 and conductor 366 .
  • the insulator 512 preferably uses a substance that has barrier properties against oxygen and hydrogen.
  • the insulator 512 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like may be used.
  • Silicon nitride formed by a CVD method can be used as an example of a film having a barrier property against hydrogen.
  • diffusion of hydrogen into a semiconductor element including an oxide semiconductor, such as the transistor 500 might degrade the characteristics of the semiconductor element. Therefore, it is preferable to use a film that suppresses diffusion of hydrogen between the transistor 500 and the transistor 300 .
  • the film that suppresses diffusion of hydrogen is a film from which the amount of desorption of hydrogen is small.
  • the insulator 512 can be made of the same material as the insulator 320 .
  • a material with a relatively low dielectric constant for these insulators parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 512 .
  • a transistor 500 that is an OS transistor is provided over an insulator 512 as an example.
  • the circuit layer SICL can be laminated with the wiring layer LINL and the pixel layer PXAL by a bonding process or the like.
  • the circuit layer SICL and the wiring layer LINL can be bonded together by connecting them with microbumps 23 or the like.
  • the microbumps 23 can directly connect electrodes (not shown) provided on the circuit layer SICL and the wiring layer LINL with TSV (Through Silicon Via).
  • the transistors included in the pixel layer PXAL may be Si transistors.
  • the microbumps 23 may be provided between the wiring layer LINL and the pixel layer PXAL, as shown in FIG. 18B, for example.
  • FIG. 19A and 19B illustrate an example of a structure of a transistor 500 that is an OS transistor. Note that FIG. 19A is a cross-sectional view of the OS transistor in the channel length direction, and FIG. 19B is a cross-sectional view of the OS transistor in the channel width direction.
  • insulators 514 and 516 are formed on the insulator 512 .
  • the insulator 514 is a film having barrier properties such that hydrogen and impurities do not diffuse from the substrate 310 or a region below the insulator 512 where a circuit element or the like is provided to a region where the transistor 500 is provided. is preferably used. Therefore, silicon nitride formed by a CVD method can be used for the insulator 514, for example.
  • the insulator 516 for example, a material similar to that of the insulator 512 can be used.
  • the transistor 500 includes an insulator 516 on the insulator 514 and a conductor 503 (a conductor 503a and a conductor 503a) arranged to be embedded in the insulator 514 and the insulator 516.
  • insulator 503b insulator 522 over insulator 516 and over conductor 503, insulator 524 over insulator 522, oxide 530a over insulator 524, and oxide 530b over oxide 530a
  • conductor 542a over oxide 530b insulator 571a over conductor 542a, conductor 542b over oxide 530b, insulator 571b over conductor 542b, and insulator 552 over oxide 530b.
  • insulator 550 over insulator 552
  • insulator 554 over insulator 550
  • conductor 560 (conductor 560a and conductor 560b) overlying insulator 554 and overlapping part of oxide 530b.
  • the insulator 552 includes the top surface of the insulator 522, the side surfaces of the insulator 524, the side surfaces of the oxide 530a, the side surfaces and top surface of the oxide 530b, and the side surfaces of the conductor 542. , the side surface of the insulator 571 , the side surface of the insulator 544 , the side surface of the insulator 580 , and the bottom surface of the insulator 550 .
  • the top surface of the conductor 560 is arranged so that the top surface of the insulator 554 , the top surface of the insulator 550 , the top surface of the insulator 552 , and the top surface of the insulator 580 are substantially flush with each other.
  • the insulator 574 is in contact with at least part of the top surface of the conductor 560 , the top surface of the insulator 552 , the top surface of the insulator 550 , the top surface of the insulator 554 , and the top surface of the insulator 580 .
  • the insulator 580 and the insulator 544 are provided with openings reaching the oxide 530b.
  • An insulator 552, an insulator 550, an insulator 554, and a conductor 560 are placed in the opening.
  • a conductor 560, an insulator 552, an insulator 550, and an insulator 554 are provided between the insulator 571a and the conductor 542a and the insulator 571b and the conductor 542b. is provided.
  • the insulator 554 has a region in contact with the side surface of the conductor 560 and a region in contact with the bottom surface of the conductor 560 .
  • the oxide 530 preferably has an oxide 530a overlying the insulator 524 and an oxide 530b overlying the oxide 530a.
  • the transistor 500 has a structure in which the oxide 530 has two layers of the oxide 530a and the oxide 530b stacked, the present invention is not limited to this.
  • the transistor 500 can have a structure including a single layer of the oxide 530b or the oxide 530 having a stacked structure of three or more layers.
  • each of the oxide 530a and the oxide 530b can have a layered structure.
  • the conductor 560 functions as a first gate (also called top gate) electrode, and the conductor 503 functions as a second gate (also called back gate) electrode.
  • insulators 552, 550, and 554 function as a first gate insulator, and insulators 522 and 524 function as a second gate insulator.
  • the gate insulator is sometimes called a gate insulating layer or a gate insulating film.
  • the conductor 542a functions as one of the source and the drain, and the conductor 542b functions as the other of the source and the drain. At least part of the region of the oxide 530 overlapping with the conductor 560 functions as a channel formation region.
  • FIG. 20A shows an enlarged view of the vicinity of the channel forming region in FIG. 19A.
  • the oxide 530b includes a region 530bc functioning as a channel formation region of the transistor 500, and regions 530ba and 530bb functioning as a source region or a drain region and provided to sandwich the region 530bc.
  • the region 530bc overlaps with the conductor 560 .
  • the region 530bc is provided in a region between the conductors 542a and 542b.
  • the region 530ba is provided to overlap with the conductor 542a
  • the region 530bb is provided to overlap with the conductor 542b.
  • the region 530bc functioning as a channel formation region has more oxygen vacancies (in this specification and the like, oxygen vacancies in metal oxide may be referred to as V 2 O (oxygen vacancy)) than the regions 530ba and 530bb. It is a high-resistance region with a low carrier concentration due to a low impurity concentration. Thus, region 530bc can be said to be i-type (intrinsic) or substantially i-type.
  • V 0 In a transistor using a metal oxide, if impurities or oxygen vacancies (V 0 ) are present in a region where a channel is formed in the metal oxide, electrical characteristics are likely to fluctuate and reliability may be degraded.
  • hydrogen in the vicinity of the oxygen vacancy (V 0 ) forms a defect (hereinafter sometimes referred to as V OH ) in which hydrogen enters the oxygen vacancy (V 0 ), and generates electrons that serve as carriers.
  • V OH defect
  • oxygen vacancies are included in the region where the channel is formed in the oxide semiconductor, the transistor has normally-on characteristics (the channel exists even if no voltage is applied to the gate electrode, and current flows through the transistor). flow characteristics). Therefore, impurities, oxygen vacancies, and VOH are preferably reduced as much as possible in a region where a channel is formed in the oxide semiconductor.
  • the region 530ba and the region 530bb functioning as a source region or a drain region have a large amount of oxygen vacancies ( V.sub.2O.sub.3 ) or a high concentration of impurities such as hydrogen, nitrogen, and metal elements, so that the carrier concentration increases and the resistance is low. It is an area that has become That is, the regions 530ba and 530bb are n-type regions having a higher carrier concentration and a lower resistance than the region 530bc.
  • the carrier concentration of the region 530bc functioning as a channel formation region is preferably 1 ⁇ 10 18 cm ⁇ 3 or less, more preferably less than 1 ⁇ 10 17 cm ⁇ 3 , and 1 ⁇ 10 16 cm It is more preferably less than ⁇ 3 , more preferably less than 1 ⁇ 10 13 cm ⁇ 3 , even more preferably less than 1 ⁇ 10 12 cm ⁇ 3 .
  • the lower limit of the carrier concentration of the region 530bc functioning as a channel formation region is not particularly limited, but can be set to 1 ⁇ 10 ⁇ 9 cm ⁇ 3 , for example.
  • the carrier concentration is equal to or lower than the carrier concentration of the region 530ba and the region 530bb, and equal to or higher than the carrier concentration of the region 530bc.
  • a region may be formed. That is, the region functions as a junction region between the region 530bc and the region 530ba or the region 530bb.
  • the bonding region may have a hydrogen concentration equal to or lower than that of the regions 530ba and 530bb and equal to or higher than that of the region 530bc.
  • the bonding region may have oxygen vacancies equal to or less than those of the regions 530ba and 530bb and equal to or greater than those of the region 530bc.
  • FIG. 20A shows an example in which the regions 530ba, 530bb, and 530bc are formed in the oxide 530b
  • the present invention is not limited to this.
  • each of the above regions may be formed up to oxide 530a as well as oxide 530b.
  • the concentrations of metal elements and impurity elements such as hydrogen and nitrogen detected in each region are not limited to stepwise changes for each region, and may change continuously within each region. In other words, the closer the region is to the channel formation region, the lower the concentrations of the metal elements and the impurity elements such as hydrogen and nitrogen.
  • a metal oxide functioning as a semiconductor (hereinafter also referred to as an oxide semiconductor) is preferably used for the oxide 530 (the oxide 530a and the oxide 530b) including a channel formation region.
  • a metal oxide that functions as a semiconductor and has a bandgap of 2 eV or more, preferably 2.5 eV or more.
  • an In-M-Zn oxide containing indium, element M and zinc (element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium , zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium).
  • element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium , zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium.
  • an In--Ga oxide, an In--Zn oxide, or an indium oxide may be used.
  • the atomic ratio of In to the element M in the metal oxide used for the oxide 530b is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • the oxide 530a and the oxide 530b have a common element (as a main component) other than oxygen, the defect level density at the interface between the oxide 530a and the oxide 530b can be reduced. Since the defect level density at the interface between the oxide 530a and the oxide 530b can be reduced, the effect of interface scattering on carrier conduction is small, and a high on-current can be obtained.
  • the oxide 530b preferably has crystallinity.
  • CAAC-OS c-axis aligned crystal oxide semiconductor
  • CAAC-OS is a metal oxide that has a dense structure with high crystallinity and has few impurities and defects (for example, oxygen vacancies (VO).
  • VO oxygen vacancies
  • CAAC-OS it is difficult to confirm a clear grain boundary, so it can be said that the decrease in electron mobility caused by the grain boundary is less likely to occur. Therefore, metal oxides with CAAC-OS have stable physical properties. Therefore, a metal oxide including CAAC-OS is heat resistant and highly reliable.
  • a transistor including an oxide semiconductor if impurities and oxygen vacancies are present in a region where a channel is formed in the oxide semiconductor, electrical characteristics are likely to vary, and reliability may be degraded.
  • hydrogen in the vicinity of oxygen vacancies may form defects in which hydrogen enters oxygen vacancies (hereinafter sometimes referred to as VOH) to generate electrons serving as carriers. Therefore, if oxygen vacancies are included in the region where the channel is formed in the oxide semiconductor, the transistor has normally-on characteristics (the channel exists even if no voltage is applied to the gate electrode, and current flows through the transistor). flow characteristics). Therefore, impurities, oxygen vacancies, and VOH are preferably reduced as much as possible in a region where a channel is formed in the oxide semiconductor. In other words, the region in which the channel is formed in the oxide semiconductor preferably has a reduced carrier concentration and is i-type (intrinsic) or substantially i-type.
  • an insulator containing oxygen that is released by heating (hereinafter sometimes referred to as excess oxygen) is provided in the vicinity of the oxide semiconductor, and heat treatment is performed to remove the oxide semiconductor from the insulator.
  • excess oxygen oxygen that is released by heating
  • the on-state current or the field-effect mobility of the transistor 500 might decrease.
  • variations in the amount of oxygen supplied to the source region or the drain region within the substrate surface cause variations in the characteristics of the semiconductor device having transistors.
  • the region 530bc functioning as a channel formation region preferably has a reduced carrier concentration and is i-type or substantially i-type.
  • Region 530bb has a high carrier concentration and is preferably n-type. In other words, it is preferable to reduce oxygen vacancies and VOH in the region 530bc of the oxide semiconductor, and to prevent an excessive amount of oxygen from being supplied to the regions 530ba and 530bb .
  • microwave treatment is performed in an atmosphere containing oxygen with the conductors 542a and 542b provided over the oxide 530b, so that oxygen vacancies in the region 530bc and V OH are reduced.
  • the microwave treatment refers to treatment using an apparatus having a power supply for generating high-density plasma using microwaves, for example.
  • oxygen gas By performing microwave treatment in an atmosphere containing oxygen, oxygen gas can be converted into plasma using microwaves or high frequencies such as RF, and the oxygen plasma can act. At this time, the region 530bc can also be irradiated with microwaves or high frequencies such as RF.
  • V OH in the region 530bc can be divided, hydrogen H can be removed from the region 530bc, and oxygen deficiency V 2 O can be filled with oxygen. That is, in the region 530bc, a reaction of “V OH ⁇ H+V 2 O ” occurs, and the hydrogen concentration in the region 530bc can be reduced. Therefore, oxygen vacancies and VOH in the region 530bc can be reduced, and the carrier concentration can be lowered.
  • the effects of microwaves, high frequencies such as RF, oxygen plasma, etc. are shielded by the conductors 542a and 542b and do not reach the regions 530ba and 530bb.
  • the effect of oxygen plasma can be reduced by insulators 571 and 580 provided over oxide 530b and conductor 542 .
  • VOH is reduced and an excessive amount of oxygen is not supplied in the regions 530ba and 530bb during the microwave treatment, so that a decrease in carrier concentration can be prevented.
  • microwave treatment is preferably performed in an atmosphere containing oxygen.
  • oxygen can be efficiently injected into the region 530bc.
  • the insulator 552 in contact with the side surface of the conductor 542 and the surface of the region 530bc, injection of more than a necessary amount of oxygen into the region 530bc is suppressed, and oxidation of the side surface of the conductor 542 is suppressed. be able to.
  • oxidation of the side surface of the conductor 542 can be suppressed when the insulating film to be the insulator 550 is formed.
  • the oxygen injected into the region 530bc has various forms such as oxygen atoms, oxygen molecules, and oxygen radicals (also called O radicals, atoms or molecules having unpaired electrons, or ions).
  • the oxygen injected into the region 530bc is preferably one or more of the forms described above, and is particularly preferably oxygen radicals.
  • the film quality of the insulator 552 and the insulator 550 can be improved, the reliability of the transistor 500 is improved.
  • oxygen vacancies and V OH can be selectively removed from the oxide semiconductor region 530bc to make the region 530bc i-type or substantially i-type. Furthermore, excessive supply of oxygen to the regions 530ba and 530bb functioning as the source region or the drain region can be suppressed, and the state of the n-type region before the microwave treatment can be maintained. Accordingly, variations in the electrical characteristics of the transistor 500 can be suppressed, and variation in the electrical characteristics of the transistor 500 within the substrate surface can be reduced.
  • a curved surface may be provided between the side surface of the oxide 530b and the top surface of the oxide 530b. That is, the end of the side surface and the end of the upper surface may be curved (hereinafter also referred to as round shape).
  • the radius of curvature of the curved surface is preferably larger than 0 nm and smaller than the film thickness of the oxide 530b in the region overlapping with the conductor 542, or smaller than half the length of the region without the curved surface.
  • the radius of curvature of the curved surface is greater than 0 nm and less than or equal to 20 nm, preferably greater than or equal to 1 nm and less than or equal to 15 nm, and more preferably greater than or equal to 2 nm and less than or equal to 10 nm.
  • the oxide 530 preferably has a laminated structure of multiple oxide layers with different chemical compositions.
  • the atomic ratio of the element M to the metal element as the main component is such that the atomic ratio of the element M to the metal element as the main component in the metal oxide used for the oxide 530b is It is preferably larger than the atomic number ratio.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M in the metal oxide used for the oxide 530b is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • the oxide 530b is preferably a crystalline oxide such as CAAC-OS.
  • a crystalline oxide such as CAAC-OS has a dense structure with few impurities and defects (such as oxygen vacancies) and high crystallinity. Therefore, extraction of oxygen from the oxide 530b by the source electrode or the drain electrode can be suppressed. Accordingly, extraction of oxygen from the oxide 530b can be reduced even if heat treatment is performed, so that the transistor 500 is stable against high temperatures (so-called thermal budget) in the manufacturing process.
  • the bottom of the conduction band changes gently.
  • the bottom of the conduction band at the junction between the oxide 530a and the oxide 530b continuously changes or is continuously joined.
  • the oxide 530a and the oxide 530b have a common element other than oxygen as a main component, so that a mixed layer with a low defect level density can be formed.
  • the oxide 530b is an In-M-Zn oxide
  • the oxide 530a may be an In-M-Zn oxide, an M-Zn oxide, an oxide of the element M, an In-Zn oxide, or an indium oxide. etc. may be used.
  • a metal oxide of the composition may be used.
  • the neighboring composition includes a range of ⁇ 30% of the desired atomic number ratio.
  • the element M it is preferable to use gallium.
  • the above atomic ratio is not limited to the atomic ratio of the deposited metal oxide, and the atomic ratio of the sputtering target used for the deposition of the metal oxide. may be
  • an insulator 552 made of aluminum oxide or the like is provided in contact with the top surface and side surfaces of the oxide 530, so that the interface between the oxide 530 and the insulator 552 and its vicinity are oxidized.
  • Indium contained in the substance 530 may be unevenly distributed.
  • the vicinity of the surface of the oxide 530 has an atomic ratio close to that of indium oxide or an atomic ratio close to that of In—Zn oxide.
  • the defect level density at the interface between the oxide 530a and the oxide 530b can be reduced. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 500 can obtain a large on-current and high frequency characteristics.
  • At least one of the insulator 512 , the insulator 514 , the insulator 544 , the insulator 571 , the insulator 574 , the insulator 576 , and the insulator 581 has an impurity such as water or hydrogen from the substrate side or the transistor 500 . It preferably functions as a barrier insulating film that suppresses diffusion from above into the transistor 500 .
  • At least one of the insulators 512, 514, 544, 571, 574, 576, and 581 is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, It is preferable to use an insulating material that has a function of suppressing the diffusion of impurities such as nitrogen oxide molecules (N 2 O, NO, NO 2 , etc.) and copper atoms (thus, the above impurities hardly permeate). Alternatively, it is preferable to use an insulating material that has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen hardly permeates).
  • the insulators 512, 514, 544, 571, 574, 576, and 581 are insulators having a function of suppressing diffusion of water, impurities such as hydrogen, and oxygen. is preferably used, and for example, aluminum oxide, magnesium oxide, hafnium oxide, gallium oxide, indium gallium zinc oxide, silicon nitride, or silicon nitride oxide can be used.
  • the insulator 512, the insulator 544, and the insulator 576 are preferably made of silicon nitride or the like, which has a higher hydrogen barrier property.
  • the insulator 514, the insulator 571, the insulator 574, and the insulator 581 are preferably made of aluminum oxide, magnesium oxide, or the like, which has high functions of capturing and fixing hydrogen.
  • impurities such as water and hydrogen can be prevented from diffusing from the substrate side to the transistor 500 side through the insulators 512 and 514 .
  • impurities such as water and hydrogen can be prevented from diffusing to the transistor 500 side from the interlayer insulating film or the like provided outside the insulator 581 .
  • oxygen contained in the insulator 524 or the like can be prevented from diffusing to the substrate side through the insulators 512 and 514 .
  • oxygen contained in the insulator 580 or the like can be prevented from diffusing above the transistor 500 through the insulator 574 or the like.
  • the transistor 500 is formed of the insulators 512, 514, 571, 544, 574, 576, and 576, which have a function of suppressing diffusion of impurities such as water and hydrogen, and oxygen.
  • a structure surrounded by an insulator 581 is preferable.
  • the insulators 512, 514, 544, 571, 574, 576, and 581 are preferably formed using an oxide having an amorphous structure.
  • metal oxides such as AlO x (x is any number greater than 0) or MgO y (y is any number greater than 0).
  • Oxygen atoms in metal oxides having such an amorphous structure have dangling bonds, and the dangling bonds sometimes have the property of capturing or fixing hydrogen.
  • hydrogen contained in the transistor 500 or hydrogen existing around the transistor 500 is captured or fixed. be able to.
  • the transistor 500 it is preferable to capture or fix hydrogen contained in the channel formation region of the transistor 500 .
  • a metal oxide having an amorphous structure as a component of the transistor 500 or providing it around the transistor 500, the transistor 500 and the semiconductor device with favorable characteristics and high reliability can be manufactured.
  • the insulator 512, the insulator 514, the insulator 544, the insulator 571, the insulator 574, the insulator 576, and the insulator 581 preferably have an amorphous structure, but some regions have a polycrystalline structure. may be formed.
  • the insulator 512, the insulator 514, the insulator 544, the insulator 571, the insulator 574, the insulator 576, and the insulator 581 are multilayers in which an amorphous layer and a polycrystalline layer are stacked. It may be a structure. For example, a laminated structure in which a layer of polycrystalline structure is formed on a layer of amorphous structure may be used.
  • the insulators 512, 514, 544, 571, 574, 576, and 581 may be deposited by sputtering, for example.
  • the sputtering method does not require the use of molecules containing hydrogen in the deposition gas; can be reduced.
  • the film formation method is not limited to the sputtering method, but the CVD method, the molecular beam epitaxy (MBE) method, the pulsed laser deposition (PLD) method, the atomic layer deposition (ALD) method. etc. may be used as appropriate.
  • insulator 512, insulator 544, and insulator 576 it may be preferable to reduce the resistivity of insulator 512, insulator 544, and insulator 576.
  • FIG. For example, by setting the resistivity of the insulator 512, the insulator 544, and the insulator 576 to approximately 1 ⁇ 10 13 ⁇ cm, the insulator 512, the insulator 544, and the insulator 544, and the insulator 544 and the insulator 544 can be The insulator 576 can reduce charge build-up in the conductors 503, 542, 560, and the like in some cases.
  • Each of the insulator 512, the insulator 544, and the insulator 576 preferably has a resistivity of 1 ⁇ 10 10 ⁇ cm or more and 1 ⁇ 10 15 ⁇ cm or less.
  • the insulator 516, the insulator 574, the insulator 580, and the insulator 581 preferably have a lower dielectric constant than the insulator 514.
  • the parasitic capacitance generated between wirings can be reduced.
  • the insulator 516, the insulator 580, and the insulator 581 include silicon oxide, silicon oxynitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and vacancies. Silicon oxide or the like may be used as appropriate.
  • the insulator 581 is preferably an insulator that functions as an interlayer film, a planarization film, or the like.
  • the conductor 503 is arranged so as to overlap with the oxide 530 and the conductor 560 .
  • the conductor 503 is preferably embedded in an opening formed in the insulator 516 .
  • part of the conductor 503 is embedded in the insulator 514 in some cases.
  • the conductor 503 has a conductor 503a and a conductor 503b.
  • the conductor 503a is provided in contact with the bottom and side walls of the opening.
  • the conductor 503b is provided so as to be embedded in a recess formed in the conductor 503a.
  • the height of the top of the conductor 503b approximately matches the height of the top of the conductor 503a and the height of the top of the insulator 516 .
  • the conductor 503a has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (such as N 2 O, NO, NO 2 ), and copper atoms. It is preferable to use a conductive material having a Alternatively, a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) is preferably used.
  • a conductive material having a function of reducing diffusion of hydrogen for the conductor 503a By using a conductive material having a function of reducing diffusion of hydrogen for the conductor 503a, impurities such as hydrogen contained in the conductor 503b are prevented from diffusing into the oxide 530 through the insulator 524 or the like. can be prevented. Further, by using a conductive material having a function of suppressing diffusion of oxygen for the conductor 503a, it is possible to suppress oxidation of the conductor 503b and a decrease in conductivity. As the conductive material having a function of suppressing diffusion of oxygen, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. Therefore, as the conductor 503a, a single layer or a laminate of the above conductive materials may be used. For example, titanium nitride may be used for the conductor 503a.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 503b.
  • tungsten may be used for the conductor 503b.
  • the conductor 503 may function as a second gate electrode.
  • the potential applied to the conductor 503 is changed independently of the potential applied to the conductor 560, so that the threshold voltage (Vth) of the transistor 500 can be controlled.
  • Vth threshold voltage
  • Vth of the transistor 500 can be increased and off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 503, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when no potential is applied.
  • the transistor 500 is normally operated without applying a potential to the conductor 503 and/or the conductor 560 . Turning off (making the threshold voltage of the transistor 500 higher than 0 V) can be expected in some cases. In this case, it is preferable to connect the conductor 560 and the conductor 503 so that they are given the same potential.
  • the electric resistivity of the conductor 503 is designed in consideration of the potential applied to the conductor 503, and the film thickness of the conductor 503 is set according to the electric resistivity.
  • the thickness of the insulator 516 is almost the same as that of the conductor 503 .
  • the absolute amount of impurities such as hydrogen contained in the insulator 516 can be reduced; .
  • the conductor 503 is preferably provided to be larger than a region of the oxide 530 that does not overlap with the conductor 542a and the conductor 542b when viewed from above.
  • the conductor 503 preferably extends also in regions outside the ends of the oxides 530a and 530b in the channel width direction.
  • the conductor 503 and the conductor 560 preferably overlap with each other with an insulator interposed therebetween on the outside of the side surface of the oxide 530 in the channel width direction.
  • the electric field of the conductor 560 functioning as the first gate electrode and the electric field of the conductor 503 functioning as the second gate electrode electrically surround the channel formation region of the oxide 530 .
  • a transistor structure in which a channel formation region is electrically surrounded by electric fields of a first gate and a second gate is referred to as a surrounded channel (S-channel) structure.
  • a transistor with an S-channel structure represents a transistor structure in which a channel formation region is electrically surrounded by electric fields of one and the other of a pair of gate electrodes.
  • the S-channel structure disclosed in this specification and the like is different from the Fin type structure and the planar type structure.
  • the transistor can have increased resistance to the short channel effect, in other words, a transistor in which the short channel effect is less likely to occur.
  • the transistor 500 When the transistor 500 is normally off and has the S-channel structure, the channel formation region can be electrically surrounded. Therefore, the transistor 500 can also be regarded as having a GAA (Gate All Around) structure or an LGAA (Lateral Gate All Around) structure.
  • a channel formation region formed at or near the interface between the oxide 530 and the gate insulating film is the entire bulk of the oxide 530. be able to.
  • a so-called bulk-flow type in which a carrier path is used as the entire bulk can be obtained.
  • the bulk-flow transistor structure With the bulk-flow transistor structure, the density of the current flowing through the transistor can be increased; therefore, an increase in the on-state current of the transistor or an increase in the field-effect mobility of the transistor can be expected.
  • the conductor 503 is extended to function as wiring.
  • a structure in which a conductor functioning as a wiring is provided under the conductor 503 may be employed.
  • one conductor 503 is not necessarily provided for each transistor.
  • the conductor 503 may be shared by a plurality of transistors.
  • the transistor 500 has a structure in which the conductor 503a and the conductor 503b are stacked as the conductor 503, the present invention is not limited to this.
  • the conductor 503 may be provided as a single layer or a laminated structure of three or more layers.
  • the insulator 522 and the insulator 524 function as gate insulators.
  • the insulator 522 preferably has a function of suppressing diffusion of hydrogen (eg, at least one of hydrogen atoms, hydrogen molecules, etc.). Further, the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like). For example, the insulator 522 preferably has a function of suppressing diffusion of one or both of hydrogen and oxygen more than the insulator 524 does.
  • an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials, is preferably used.
  • aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 522 releases oxygen from the oxide 530 to the substrate side and diffuses impurities such as hydrogen from the peripheral portion of the transistor 500 to the oxide 530. , and functions as a layer that suppresses .
  • the conductor 503 can be prevented from reacting with oxygen contained in the insulator 524 or the oxide 530 .
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to the insulator.
  • these insulators may be nitrided.
  • the insulator 522 may be formed by stacking silicon oxide, silicon oxynitride, or silicon nitride over any of these insulators.
  • the insulator 522 may be a single layer or a stacked layer of insulators containing so-called high-k materials such as aluminum oxide, hafnium oxide, tantalum oxide, and zirconium oxide.
  • high-k materials such as aluminum oxide, hafnium oxide, tantalum oxide, and zirconium oxide.
  • thinning of gate insulators may cause problems such as leakage current.
  • the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • a substance with a high dielectric constant such as lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), (Ba, Sr)TiO 3 (BST) can be used in some cases.
  • silicon oxide, silicon oxynitride, or the like may be used as appropriate.
  • heat treatment is preferably performed with the surface of the oxide 530 exposed during the manufacturing process of the transistor 500 .
  • the heat treatment may be performed at, for example, 100° C. to 600° C., more preferably 350° C. to 550° C.
  • the heat treatment is performed in a nitrogen gas atmosphere, an inert gas atmosphere, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • heat treatment is preferably performed in an oxygen atmosphere. Accordingly, oxygen can be supplied to the oxide 530 to reduce oxygen vacancies (V 0 ).
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to compensate for desorbed oxygen after the heat treatment is performed in a nitrogen gas or inert gas atmosphere. good.
  • heat treatment may be continuously performed in a nitrogen gas or inert gas atmosphere.
  • oxygen vacancies in the oxide 530 can be repaired by the supplied oxygen, in other words, the reaction “V 2 O +O ⁇ null” can be promoted.
  • the supplied oxygen reacts with the hydrogen remaining in the oxide 530, so that the hydrogen can be removed as H 2 O (dehydrated). Accordingly, hydrogen remaining in the oxide 530 can be suppressed from being recombined with oxygen vacancies to form VOH.
  • the insulator 522 and the insulator 524 may have a stacked structure of two or more layers. In that case, it is not limited to a laminated structure made of the same material, and a laminated structure made of different materials may be used. Alternatively, the insulator 524 may be formed in an island shape so as to overlap with the oxide 530a. In this case, the insulator 544 is in contact with the side surface of the insulator 524 and the top surface of the insulator 522 .
  • a conductor 542a and a conductor 542b are provided in contact with the top surface of the oxide 530b.
  • the conductors 542a and 542b function as the source and drain electrodes of the transistor 500, respectively.
  • Examples of the conductor 542 include nitride containing tantalum, nitride containing titanium, nitride containing molybdenum, nitride containing tungsten, nitride containing tantalum and aluminum, It is preferable to use a nitride or the like containing titanium and aluminum. In one aspect of the present invention, nitrides containing tantalum are particularly preferred. Alternatively, for example, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, or the like may be used. These materials are preferable because they are conductive materials that are difficult to oxidize or materials that maintain conductivity even after absorbing oxygen.
  • hydrogen contained in the oxide 530b or the like might diffuse into the conductor 542a or the conductor 542b.
  • hydrogen contained in the oxide 530b or the like easily diffuses into the conductor 542a or the conductor 542b, and the diffused hydrogen It may bond with nitrogen contained in 542a or the conductor 542b. That is, hydrogen contained in the oxide 530b or the like might be absorbed by the conductor 542a or the conductor 542b.
  • no curved surface is formed between the side surface of the conductor 542 and the upper surface of the conductor 542 .
  • the cross-sectional area of the conductor 542 in the channel width direction can be increased. Accordingly, the conductivity of the conductor 542 can be increased, and the on current of the transistor 500 can be increased.
  • the insulator 571a is provided in contact with the upper surface of the conductor 542a, and the insulator 571b is provided in contact with the upper surface of the conductor 542b.
  • the insulator 571 preferably functions as a barrier insulating film against at least oxygen. Therefore, the insulator 571 preferably has a function of suppressing diffusion of oxygen. For example, the insulator 571 preferably has a function of suppressing diffusion of oxygen more than the insulator 580 does.
  • a nitride containing silicon such as silicon nitride may be used, for example. Further, the insulator 571 preferably has a function of trapping impurities such as hydrogen.
  • an insulator such as a metal oxide having an amorphous structure such as aluminum oxide or magnesium oxide may be used as the insulator 571 .
  • a metal oxide having an amorphous structure such as aluminum oxide or magnesium oxide
  • the insulator 544 is provided to cover the insulator 524, the oxide 530a, the oxide 530b, the conductor 542, and the insulator 571.
  • the insulator 544 preferably has the function of trapping and fixing hydrogen.
  • the insulator 544 preferably contains an insulator such as silicon nitride or a metal oxide having an amorphous structure, such as aluminum oxide or magnesium oxide.
  • the insulator 544 may be a stacked film of aluminum oxide and silicon nitride over the aluminum oxide.
  • the conductor 542 can be wrapped with an insulator having a barrier property against oxygen.
  • oxygen contained in the insulators 524 and 580 can be prevented from diffusing into the conductor 542 . Accordingly, oxygen contained in the insulator 524 and the insulator 580 can suppress direct oxidation of the conductor 542 to increase the resistivity and reduce the on-current.
  • the insulator 552 functions as part of the gate insulator.
  • a barrier insulating film against oxygen is preferably used.
  • any of the insulators that can be used for the insulator 574 may be used.
  • an insulator containing oxides of one or both of aluminum and hafnium is preferably used.
  • aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate), or the like can be used.
  • aluminum oxide is used as the insulator 552 .
  • the insulator 552 is an insulator containing at least oxygen and aluminum.
  • the insulator 552 is provided in contact with the top and side surfaces of the oxide 530b, the side surfaces of the oxide 530a, the side surfaces of the insulator 524, and the top surface of the insulator 522, as shown in FIG. 19B. That is, regions of the oxides 530a and 530b, and the insulator 524 overlapping with the conductor 560 are covered with the insulator 552 in the cross section in the channel width direction.
  • the insulator 552 having a barrier property against oxygen can block oxygen from being released from the oxides 530a and 530b when heat treatment or the like is performed. Therefore, formation of oxygen vacancies (Vo) in the oxides 530a and 530b can be reduced. Thereby, oxygen vacancies (Vo) and VOH formed in the region 530bc can be reduced. Therefore, the electrical characteristics of the transistor 500 can be improved and the reliability can be improved.
  • the insulator 580, the insulator 550, and the like contain an excessive amount of oxygen, excessive supply of the oxygen to the oxides 530a and 530b can be suppressed. Therefore, excessive oxidation of the regions 530ba and 530bb through the region 530bc can be suppressed from lowering the on current of the transistor 500 or lowering the field effect mobility.
  • the insulator 552 is provided in contact with the side surfaces of the conductor 542, the insulator 544, the insulator 571, and the insulator 580, respectively. Therefore, the side surfaces of the conductor 542 are oxidized and formation of an oxide film on the side surfaces can be reduced. Accordingly, a decrease in on-state current or a decrease in field-effect mobility of the transistor 500 can be suppressed.
  • the insulator 552, along with the insulator 554, the insulator 550, and the conductor 560, must be provided in an opening formed in the insulator 580 or the like.
  • the thickness of the insulator 552 is preferably thin.
  • the thickness of the insulator 552 is preferably 0.1 nm or more, 0.5 nm or more, or 1.0 nm or more, and is preferably 1.0 nm or less, 3.0 nm or less, or 5.0 nm or less. .
  • the lower limit value and the upper limit value described above can be combined.
  • at least part of the insulator 552 may have a region with the above thickness.
  • the thickness of the insulator 552 is preferably thinner than that of the insulator 550 . In this case, at least part of the insulator 552 may have a region thinner than that of the insulator 550 .
  • ALD ALD processes alternate between a first source gas (also called a precursor, precursor, or metal precursor) and a second source gas (also called a reactant, reactant, oxidant, or non-metal precursor) for a reaction.
  • a film is formed by introducing into a chamber and repeating the introduction of these source gases.
  • the ALD method includes a thermal ALD method in which a precursor and a reactant react with only thermal energy, a PEALD (Plasma Enhanced ALD) method using a plasma-excited reactant, and the like.
  • PEALD Pullasma Enhanced ALD
  • film formation can be performed at a lower temperature by using plasma, which is preferable in some cases.
  • the ALD method makes use of the self-limiting nature of atoms, and can deposit atoms layer by layer. It is possible to form a film with few defects, to form a film with excellent coverage, and to form a film at a low temperature. Therefore, the insulator 552 can be formed with a thin film thickness as described above with good coverage on the side surfaces of the opening formed in the insulator 580 or the like.
  • a film formed by the ALD method may contain more impurities such as carbon than films formed by other film formation methods.
  • the impurity can be quantified using secondary ion mass spectrometry (SIMS) or X-ray photoelectron spectroscopy (XPS).
  • the insulator 550 functions as part of the gate insulator. Insulator 550 is preferably placed in contact with the top surface of insulator 552 .
  • the insulator 550 is formed using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having vacancies, or the like. can be used. In particular, silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 550 is an insulator containing at least oxygen and silicon.
  • the insulator 550 preferably has a reduced concentration of impurities such as water and hydrogen.
  • the thickness of the insulator 550 preferably has a lower limit of 1 nm or 0.5 nm and an upper limit of 15 nm or 20 nm. It should be noted that the lower limit value and the upper limit value described above can be combined.
  • the thickness of the insulator 550 is preferably 0.5 nm or more and 20 nm or less, and more preferably 1 nm or more and 15 nm or less. In this case, at least part of the insulator 550 may have a region with the thickness as described above.
  • FIGS. 19A and 19B show a structure in which the insulator 550 is a single layer
  • the present invention is not limited to this, and may have a laminated structure of two or more layers.
  • the insulator 550 may have a laminated structure of two layers, an insulator 550a and an insulator 550b on the insulator 550a.
  • the lower insulator 550a is formed using an insulator through which oxygen easily penetrates
  • the upper insulator 550b is formed using an insulator through which oxygen diffuses.
  • the insulator 550a is preferably formed using the material that can be used for the insulator 550, and the insulator 550b is preferably an insulator containing oxide of one or both of aluminum and hafnium.
  • the insulator aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate), or the like can be used.
  • hafnium oxide is used as the insulator 550b.
  • the insulator 550b is an insulator containing at least oxygen and hafnium.
  • the thickness of the insulator 550b is preferably 0.5 nm or more, or 1.0 nm or more, and is preferably 3.0 nm or less, or 5.0 nm or less. It should be noted that the lower limit value and the upper limit value described above can be combined. In this case, at least part of the insulator 550b may have a region with the thickness as described above.
  • an insulating material that is a high-k material with a high dielectric constant may be used for the insulator 550b.
  • the gate insulator has a stacked structure of the insulator 550a and the insulator 550b, the stacked structure can be stable against heat and have a high relative dielectric constant. Therefore, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Also, the equivalent oxide thickness (EOT) of the insulator that functions as the gate insulator can be reduced. Therefore, the withstand voltage of the insulator 550 can be increased.
  • EOT equivalent oxide thickness
  • the insulator 554 functions as part of the gate insulator.
  • a barrier insulating film against hydrogen is preferably used. Accordingly, impurities such as hydrogen contained in the conductor 560 can be prevented from diffusing into the insulator 550 and the oxide 530b.
  • an insulator that can be used for the insulator 576 described above may be used.
  • silicon nitride deposited by a PEALD method may be used as the insulator 554 .
  • the insulator 554 is an insulator containing at least nitrogen and silicon.
  • the insulator 554 may further have a barrier property against oxygen. Accordingly, diffusion of oxygen contained in the insulator 550 to the conductor 560 can be suppressed.
  • the thickness of the insulator 554 is preferably thin.
  • the thickness of the insulator 554 is preferably 0.1 nm or more, 0.5 nm or more, or 1.0 nm or more, and is preferably 3.0 nm or less, or 5.0 nm or less. It should be noted that the lower limit value and the upper limit value described above can be combined. In this case, at least part of the insulator 554 may have a region with the thickness as described above. Further, the thickness of the insulator 554 is preferably thinner than that of the insulator 550 . In this case, at least part of the insulator 554 may have a region thinner than the insulator 550 .
  • a conductor 560 functions as a first gate electrode of the transistor 500 .
  • Conductor 560 preferably has conductor 560a and conductor 560b disposed over conductor 560a.
  • conductor 560a is preferably arranged to wrap the bottom and side surfaces of conductor 560b.
  • the height position of the upper surface of the conductor 560 approximately coincides with the height position of the upper surface of the insulator 550 .
  • the conductor 560 has a two-layer structure of a conductor 560a and a conductor 560b. A laminated structure of more than one layer can be employed.
  • the conductor 560a preferably uses a conductive material that has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules, and copper atoms.
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of oxygen atoms and oxygen molecules is preferably used.
  • the conductor 560a has a function of suppressing diffusion of oxygen
  • oxygen contained in the insulator 550 can suppress oxidation of the conductor 560b and a decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example.
  • the conductor 560 since the conductor 560 also functions as a wiring, a conductor with high conductivity is preferably used.
  • the conductor 560b can use a conductive material containing tungsten, copper, or aluminum as its main component.
  • the conductor 560b can have a laminated structure.
  • the conductor 560b can have a laminated structure of titanium or titanium nitride and any of the above conductive materials.
  • the conductor 560 is formed in a self-aligned manner so as to fill an opening formed in the insulator 580 or the like. By forming the conductor 560 in this manner, the conductor 560 can be reliably placed in the region between the conductors 542a and 542b without being aligned.
  • the height of the bottom surface of a region of the conductor 560 where the conductor 560 and the oxide 530b do not overlap with each other is based on the bottom surface of the insulator 522 in the channel width direction of the transistor 500.
  • the height is preferably less than the height of the bottom surface of oxide 530b.
  • the conductor 560 functioning as a gate electrode covers the side surface and the top surface of the channel formation region of the oxide 530b with the insulator 550 or the like interposed therebetween. Easier to work on the whole. Therefore, the on current of the transistor 500 can be increased and the frequency characteristics can be improved.
  • the difference is preferably 0 nm or more, 3 nm or more, or 5 nm or more, and preferably 20 nm or less, 50 nm or less, or 100 nm or less. It should be noted that the lower limit value and the upper limit value described above can be combined.
  • the insulator 580 is provided over the insulator 544, and openings are formed in regions where the insulator 550 and the conductor 560 are provided. Also, the top surface of the insulator 580 may be planarized.
  • the insulator 580 functioning as an interlayer film preferably has a low dielectric constant. By using a material with a low dielectric constant as the interlayer film, the parasitic capacitance generated between wirings can be reduced.
  • the insulator 580 is preferably provided using a material similar to that of the insulator 516, for example.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • a material such as silicon oxide, silicon oxynitride, or silicon oxide having vacancies is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the insulator 580 has a reduced concentration of impurities such as water and hydrogen.
  • impurities such as water and hydrogen.
  • an oxide containing silicon such as silicon oxide or silicon oxynitride may be used as appropriate for the insulator 580 .
  • the insulator 574 preferably functions as a barrier insulating film that suppresses diffusion of impurities such as water and hydrogen into the insulator 580 from above, and preferably has a function of capturing impurities such as hydrogen. Further, the insulator 574 preferably functions as a barrier insulating film that suppresses permeation of oxygen.
  • an insulator such as a metal oxide having an amorphous structure, for example, aluminum oxide may be used. In this case, the insulator 574 is an insulator containing at least oxygen and aluminum.
  • the insulator 574 having a function of capturing impurities such as hydrogen in contact with the insulator 580 in a region sandwiched between the insulator 512 and the insulator 581, hydrogen and the like contained in the insulator 580 and the like are provided. of impurities can be captured, and the amount of hydrogen in the region can be made constant.
  • the insulator 576 functions as a barrier insulating film that suppresses diffusion of impurities such as water and hydrogen into the insulator 580 from above. Insulator 576 is disposed over insulator 574 .
  • a nitride containing silicon such as silicon nitride or silicon nitride oxide is preferably used.
  • silicon nitride deposited by a sputtering method may be used as the insulator 576 .
  • a high-density silicon nitride film can be formed.
  • silicon nitride deposited by a PEALD method or a CVD method may be stacked over silicon nitride deposited by a sputtering method.
  • one of the first terminal and the second terminal of the transistor 500 is electrically connected to a conductor 540a functioning as a plug, and the other of the first terminal and the second terminal of the transistor 500 is connected to the conductor 540b. electrically connected.
  • the conductor 540a, the conductor 540b, and the like may function as wiring for electrically connecting to the light-emitting device 150 and the like above.
  • the conductors 540a, 540b, and the like may be wirings for electrical connection to the transistor 300 and the like.
  • the conductor 540a and the conductor 540b are collectively referred to as the conductor 540 in this specification and the like.
  • the conductor 540a is provided in a region overlapping the conductor 542a. Specifically, openings are formed in the insulator 571a, the insulator 544, the insulator 580, the insulator 574, the insulator 576, and the insulator 581 illustrated in FIG. 19A in a region overlapping with the conductor 542a. , and the conductor 540a is provided inside the opening.
  • the conductor 540b is provided in a region overlapping with the conductor 542b.
  • openings are formed in the insulator 571b, the insulator 544, the insulator 580, the insulator 574, the insulator 576, and the insulator 581 illustrated in FIG. 19A in a region overlapping with the conductor 542b.
  • the conductor 540b is provided inside the opening.
  • an insulator 541a may be provided as an insulator having a barrier property against impurities between the side surface of the opening in the region overlapping with the conductor 542a and the conductor 540a.
  • an insulator 541b as an insulator having a barrier property against impurities may be provided between the side surface of the opening in the region overlapping with the conductor 542b and the conductor 540b. Note that the insulator 541a and the insulator 541b are collectively referred to as the insulator 541 in this specification and the like.
  • the conductors 540a and 540b are preferably made of a conductive material containing tungsten, copper, or aluminum as its main component. Further, the conductor 540a and the conductor 540b may have a laminated structure.
  • the insulator 574, the insulator 576, the insulator 581, the insulator 580, the insulator 544, and the first conductor provided near the insulator 571 include:
  • a conductive material having a function of suppressing permeation of impurities such as water and hydrogen is preferably used.
  • the conductive material having a function of suppressing permeation of impurities such as water and hydrogen may be used in a single layer or stacked layers.
  • impurities such as water and hydrogen contained in a layer above the insulator 576 can be prevented from entering the oxide 530 through the conductors 540a and 540b.
  • a barrier insulating film that can be used for the insulator 544 or the like may be used as the insulator 541a and the insulator 541b.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride oxide may be used as the insulators 541a and 541b. Since the insulators 541 a and 541 b are provided in contact with the insulators 574 , 576 , and 571 , impurities such as water and hydrogen contained in the insulator 580 and the like interfere with the conductors 540 a and 540 b. can be suppressed from being mixed into the oxide 530 through the In particular, silicon nitride is suitable because it has a high blocking property against hydrogen. In addition, oxygen contained in the insulator 580 can be prevented from being absorbed by the conductors 540a and 540b.
  • the first insulator such as the insulator 580 that is in contact with the inner wall of the opening and the second insulator inside the insulator 580 have a structure against oxygen. It is preferable to use a combination of a barrier insulating film and a barrier insulating film against hydrogen.
  • aluminum oxide deposited by the ALD method may be used as the first insulator, and silicon nitride deposited by the PEALD method may be used as the second insulator.
  • oxidization of the conductor 540 can be suppressed, and entry of hydrogen into the conductor 540 can be reduced.
  • the transistor 500 shows a structure in which the first insulator of the insulator 541 and the second conductor of the insulator 541 are stacked, the present invention is not limited to this.
  • the insulator 541 may be provided as a single layer or a stacked structure of three or more layers.
  • the transistor 500 shows the structure in which the first conductor of the conductor 540 and the second conductor of the conductor 540 are stacked, the present invention is not limited to this.
  • the conductor 540 may be provided as a single layer or a laminated structure of three or more layers.
  • the structure of the transistor included in the semiconductor device of one embodiment of the present invention is not limited to the structure of the transistor 500 illustrated in FIGS. 19A and 19B.
  • the structure of the transistor included in the semiconductor device of one embodiment of the present invention may be changed according to circumstances.
  • An insulator 111 is provided above the transistor 500 .
  • an insulator having a function of suppressing the diffusion of oxygen and impurities such as water and hydrogen is preferably used; for example, aluminum oxide, magnesium oxide, hafnium oxide, gallium oxide, and indium gallium zinc oxide.
  • silicon nitride, silicon nitride oxide, or the like can be used.
  • silicon nitride or the like which has a higher hydrogen barrier property, as the insulator 111 .
  • aluminum oxide, magnesium oxide, or the like, which has a high function of capturing and fixing hydrogen is preferably used for the insulator 111.
  • the insulator 111 is preferably a film with high flatness.
  • an organic material such as acrylic resin or polyimide can be applied.
  • Light-emitting devices 150 a to 150 c are provided above the insulator 111 .
  • Conductors 121 a to 121 c functioning as pixel electrodes of the light emitting devices 150 a to 150 c are provided over the insulator 111 . Note that in FIG. 17, a region where the conductors 121a to 121c are not provided is part of the insulator 111 .
  • the conductors 121a to 121c can be formed, for example, by forming a conductive film over the insulator 111 and performing a patterning step, an etching step, or the like on the conductive film.
  • Each of the conductors 121a to 121c functions as an anode of the light-emitting device 150a, the light-emitting device 150b, and the light-emitting device 150c included in the display device 100, for example.
  • indium tin oxide (sometimes called ITO) can be used.
  • each of the conductors 121a to 121c may have a stacked structure of two or more layers instead of one layer.
  • a conductor with high reflectance to visible light can be used as the conductor in the first layer
  • a conductor with high light-transmitting property can be used as the conductor in the top layer.
  • Examples of conductors with high reflectance for visible light include silver, aluminum, and alloy films of silver (Ag), palladium (Pd), and copper (Cu) (Ag—Pd—Cu (APC) films). mentioned.
  • examples of the conductor with high light-transmitting property include the above-described indium tin oxide.
  • conductors 121a to 121c for example, a laminated film of aluminum sandwiched between a pair of titanium (a laminated film of Ti, Al, and Ti in this order) or a silver film sandwiched between a pair of indium tin oxides can be used.
  • a laminated film a laminated film of ITO, Ag, and ITO in this order
  • ITO, Ag, and ITO in this order can be used.
  • An insulator 112 is provided over the insulator 111, the conductor 121a, the conductor 121b, and the conductor 121c. Note that in FIG. 17, regions where the insulator 112 is not provided are present over the conductors 121a, 121b, and 121c.
  • an insulating film to be the insulator 112 is formed over the insulator 111 and the conductors 121a to 121c, and the insulating film is patterned by a photolithography method or the like.
  • the insulator 112 can be provided by forming openings reaching the conductors 121a to 121c in part of the insulating film overlapping with the conductors 121a to 121c. .
  • the insulator 112 can be, for example, an insulating inorganic film.
  • the insulating inorganic film for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like can be used.
  • the insulator 112 may be an organic film having an insulating layer.
  • organic films that can be applied to the insulator 112 include polyimide.
  • the insulator 112 may have a multilayer structure. Specifically, for example, the insulator 112 may have a multilayer structure in which the first layer is the above-described organic film and the second layer is the above-described inorganic film.
  • An EL layer 141a is provided over the insulator 112 and the conductor 121a.
  • An EL layer 141b is provided over the insulator 112 and the conductor 121b.
  • An EL layer 141c is provided over the insulator 112 and the conductor 121c. Note that in FIG. 17, a region where the EL layers 141a to 141c are not provided is present over part of the insulator 112 .
  • each of the EL layers 141a to 141c preferably has a light-emitting layer that emits light of a different color.
  • the EL layer 141a includes a light-emitting layer that emits blue (B) light
  • the EL layer 141b includes a light-emitting layer that emits green (G) light
  • the EL layer 141c includes a light-emitting layer that emits red (R) light. It can have a light-emitting layer that emits light.
  • the display device 100 may have a structure (SBS structure) in which different light-emitting layers are formed over a plurality of pixel electrodes (conductors 121a to 121c) for each color.
  • the combination of colors emitted by the light-emitting layers included in each of the EL layers 141a to 141c is not limited to the above.
  • colors such as cyan, magenta, and yellow may also be used.
  • the number of colors emitted by the light emitting device 150 included in the display device 100 may be two, or may be four or more.
  • Each of the EL layers 141a, 141b, and 141c includes a layer containing a light-emitting organic compound (light-emitting layer), an electron-injection layer, an electron-transport layer, a hole-injection layer, and a hole-transport layer. You may have one or more of them.
  • the EL layer 141a, the EL layer 141b, and the EL layer 141c are formed by, for example, a vapor deposition method (vacuum vapor deposition method, etc.), a coating method (dip coating method, die coating method, bar coating method, spin coating method, spray coating method, etc.). , a printing method (inkjet method, screen (stencil printing) method, offset (lithographic printing) method, flexographic (letterpress printing) method, gravure method, microcontact method, etc.).
  • a vapor deposition method vacuum vapor deposition method, etc.
  • a coating method dip coating method, die coating method, bar coating method, spin coating method, spray coating method, etc.
  • a printing method inkjet method, screen (stencil printing) method, offset (lithographic printing) method, flexographic (letterpress printing) method, gravure method, microcontact method, etc.
  • high molecular compounds oligomers, dendrimers, polymers, etc.
  • middle molecular compounds compounds in the intermediate region between low molecular weight and high molecular weight: molecular weight 400 to 4000
  • inorganic compounds such as quantum dot materials
  • quantum dot material a colloidal quantum dot material, an alloy quantum dot material, a core-shell quantum dot material, a core quantum dot material, or the like can be used.
  • the light-emitting devices 150a to 150c in FIG. 17 can be composed of a plurality of layers such as a layer 4420, a light-emitting layer 4411, and a layer 4430 like the light-emitting device 150 shown in FIG. 21A.
  • the layer 4420 can have, for example, a layer containing a highly electron-injecting substance (electron-injecting layer) and a layer containing a highly electron-transporting substance (electron-transporting layer).
  • the light-emitting layer 4411 contains, for example, a light-emitting compound.
  • Layer 4430 can have, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure including a layer 4420, a light-emitting layer 4411, and a layer 4430 provided between a pair of electrodes (a conductor 121 and a conductor 122 described later) can function as a single light-emitting unit. 21A is called a single structure.
  • a laminate having a plurality of layers such as the layer 4420, the light-emitting layer 4411, and the layer 4430 is sometimes called a light-emitting unit.
  • a plurality of light-emitting units can be connected in series via an intermediate layer (charge-generating layer).
  • a plurality of light-emitting units, light-emitting unit 4400a and light-emitting unit 4400b can be connected in series via an intermediate layer (charge generation layer) 4440.
  • FIG. In this specification, such a structure is called a tandem structure. Also, in this specification and the like, the tandem structure may be referred to as, for example, a stack structure.
  • the EL layer 141 includes, for example, the layer 4420 of the light-emitting unit 4400a, the layer 4411 and the layer 4430, the intermediate layer 4440, and the layer 4420 of the light-emitting unit 4400b.
  • a light-emitting layer 4412 and a layer 4430 can be included.
  • the single structure and tandem structure described above when comparing the single structure and tandem structure described above with the SBS structure described above, power consumption can be reduced in the order of the SBS structure, the tandem structure, and the single structure. If it is desired to keep the power consumption low, it is preferable to use the SBS structure. On the other hand, the single structure and the tandem structure are preferable because the manufacturing process is easier than the SBS structure, so that the manufacturing cost can be reduced or the manufacturing yield can be increased.
  • the emission color of the light-emitting device 150 can be red, green, blue, cyan, magenta, yellow, white, or the like, depending on the material forming the EL layer 141 .
  • the color purity can be further enhanced by providing the light emitting device 150 with a microcavity structure.
  • a light-emitting device that emits white light preferably has a structure in which two or more types of light-emitting substances are contained in the light-emitting layer. In order to obtain white light emission, two or more light-emitting substances may be selected so that their emission colors are complementary colors.
  • the light-emitting layer preferably contains two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • R red
  • G green
  • B blue
  • Y yellow
  • O orange
  • a gap is provided between the two EL layers between the light emitting devices of different colors.
  • the EL layer 141a, the EL layer 141b, and the EL layer 141c are preferably provided so as not to be in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers to cause unintended light emission (also referred to as crosstalk). Therefore, the contrast can be increased, and a display device with high display quality can be realized.
  • a method using a photolithography method can be given.
  • EL films to be the EL layers 141a to 141c are formed over the insulator 111 and the conductor 121, and then the EL films are patterned by photolithography to form the EL layers 141a to 141c.
  • Layer 141c may be formed.
  • the EL layers 141a to 141c may be formed by forming the conductor 122 over the EL film and then patterning the EL film including the conductor 122 by a photolithography method. .
  • the structures of the EL layers 141a to 141c are the same.
  • the light-emitting devices 150a to 150c including the EL layers 141a to 141c are used as light-emitting devices that emit white light.
  • the device 100 may be configured to emit light from the light-emitting device to the outside through a colored layer (color filter).
  • an EL film to be the EL layers 141a is once formed over the insulator 111 and the conductor 121, and then the EL layers 141a are formed by a photolithography method. Form. Then, an EL layer 141b and an EL layer 141c are formed in predetermined regions by the same procedure.
  • the EL layers 141a to 141c can have different structures, so that the display device 100 can have an SBS structure.
  • the distance between pixels can be shortened by the method described above. Accordingly, since the number of pixels included in the display portion can be increased, the resolution of the display device can be increased. Also, for example, the distance between pixels is preferably 5 ⁇ m or less, more preferably 1 ⁇ m or less.
  • a nanoimprint method, a lift-off method, or the like may be used other than the photolithography method.
  • an island-shaped thin film may be directly formed by a film formation method using a shielding mask such as a metal mask.
  • a conductor 122 is provided over the insulator 112, the EL layer 141a, the EL layer 141b, and the EL layer 141c.
  • An insulator 113 is provided over the conductor 122 .
  • the conductor 122 functions, for example, as a common electrode for each of the light emitting devices 150a to 150c.
  • the conductor 122 preferably includes a light-transmitting conductive material in order to emit light emitted from the light-emitting device 150 above the display device 100 .
  • the conductor 122 is preferably a material having high conductivity, translucency, and light reflectivity (sometimes referred to as a semi-transmissive/semi-reflective electrode).
  • a semi-transmissive/semi-reflective electrode sometimes referred to as a semi-transmissive/semi-reflective electrode.
  • an alloy of silver and magnesium or indium tin oxide can be used.
  • the insulator 113 functions, for example, as a passivation film that protects the light emitting device 150a, the light emitting device 150b, and the light emitting device 150c. Therefore, the insulator 113 is preferably made of a material that prevents entry of water or the like. As the insulator 113, for example, a material that can be applied to the insulator 111 can be used. Specifically, aluminum oxide, silicon nitride, silicon nitride oxide, or the like can be used.
  • a resin layer 161 is provided on the insulator 113 .
  • a substrate 102 is provided on the resin layer 161 .
  • the substrate 102 it is preferable to apply a substrate having translucency, for example.
  • a substrate having translucency for example.
  • light emitted from the light-emitting devices 150 a , 150 b , and 150 c can be emitted above the substrate 102 .
  • a display device having a resolution of preferably 1000 ppi or more, more preferably 3000 ppi or more, and even more preferably 5000 ppi or more can be realized.
  • FIG. 22A is a cross-sectional view showing an example of a sealing structure that can be applied to the display device 100 of FIG. 17.
  • FIG. 22A illustrates an edge of the pixel array ALP of the display device 100 of FIG. 17 and elements provided around the edge.
  • FIG. 22A shows only a part of the pixel layer PXAL of the display device 100 extracted.
  • FIG. 22A illustrates the insulator 111, a plug connected to the transistor 500, insulators, conductors, light-emitting devices 150a to 150c, and the like positioned above the insulator 111.
  • an adhesive layer 164 is provided at the edge of the pixel array ALP or around the edge.
  • the display device 100 is configured such that the insulator 112 and the substrate 102 are bonded together with the adhesive layer 164 interposed therebetween.
  • the adhesive layer 164 is preferably made of, for example, a material that suppresses permeation of impurities such as moisture. By using the material for the adhesive layer 164, the reliability of the display device 100 can be improved.
  • a structure in which the insulator 112 and the substrate 102 are bonded together via the resin layer 161 using the adhesive layer 164 is sometimes called a solid sealing structure. Further, in the solid sealing structure, if the resin layer 161 has a function of bonding the insulator 112 and the substrate 102 together like the adhesive layer 164, the adhesive layer 164 does not necessarily have to be provided.
  • a structure in which the insulator 112 and the substrate 102 are bonded using the adhesive layer 164 by filling an inert gas instead of the resin layer 161 is sometimes called a hollow sealing structure (not shown).
  • inert gases include nitrogen and argon.
  • two or more adhesive layers may be stacked.
  • an adhesive layer 165 may be further provided inside the adhesive layer 164 (between the adhesive layer 164 and the resin layer 161).
  • a desiccant may be mixed in the adhesive layer 165 .
  • moisture contained in the resin layer 161, the insulator, the conductor, the EL layer, and the like formed inside the adhesive layer 164 and the adhesive layer 165 is absorbed by the desiccant, so that the display device can be 100 reliability can be increased.
  • the display device 100 in FIG. 22B has a solid sealing structure, it may have a hollow sealing structure.
  • an inert liquid may be filled instead of the resin layer 161.
  • inert liquids include fluorine-based inert liquids.
  • FIGS. 23A to 24D show only a portion of the pixel layer PXAL of the display device 100.
  • FIG. Specifically, each of FIGS. 23A to 24D illustrates an insulator 111, a plug connected to the transistor 500, insulators, conductors, light-emitting devices 150a to 150c, and the like located above the insulator 111. Illustrated.
  • the number of colors emitted by the light emitting device 150 may be two. Further, for example, in the configuration of the display device 100, the number of colors emitted by the light emitting device 150 may be four or more (not shown).
  • the display device 100 may have a structure in which an EL layer 142 is formed over the EL layers 141a to 141c and over the insulator 112 as shown in FIG. 23A.
  • the EL layer 142 includes the layer 4420 illustrated in FIG. 21A.
  • the layer 4420 included in the EL layer 142 functions as a common layer in each of the light emitting devices 150a to 150c.
  • FIG. 23A when the EL layers 141a to 141c include the layer 4430 and the light-emitting layer 4411 illustrated in FIG. 21A, the EL layer 142 includes the layer 4420 illustrated in FIG. 21A. And it is sufficient. In this case, the layer 4420 included in the EL layer 142 functions as a common layer in each of the light emitting devices 150a to 150c.
  • FIG. 23A when the EL layers 141a to 141c include the layer 4430 and the light-emitting layer 4411 illustrated in FIG. 21A, the EL layer 142 includes the layer 4420 illustrated in FIG
  • a layer 4420 that is formed on the substrate functions as a common layer in each of the light emitting devices 150a to 150c.
  • the EL layers 141a to 141c are the layers 4430, 4412, and 4420 of the light-emitting unit 4400b shown in FIG.
  • the EL layer 142 includes the layer 4420 of the light-emitting unit 4400a
  • the layer 4420 of the light-emitting unit 4400a included in the EL layer 142 includes the light-emitting devices 150a to 150c. functions as a common layer in each of the
  • the insulator 112 may have a multilayer structure in which the first layer is an organic insulator and the second layer is an inorganic insulator.
  • the insulator 112a is an organic insulator
  • the insulator 112b is an inorganic insulator
  • the insulator 112 including the insulators 112a and 112b has a multilayer structure.
  • a cross-sectional view of a portion of device 100 is illustrated.
  • polyimide or the like can be used as the organic material, and a material that can be applied to the insulator 112 provided in the display device 100 in FIG. 17 or the like can be used as the inorganic material.
  • the insulator 113 may have a laminated structure of two or more layers instead of one layer.
  • the insulator 113 is, for example, a three-layer stack in which an inorganic material insulator is applied as a first layer, an organic material insulator is applied as a second layer, and an inorganic material insulator is applied as a third layer. It may be a structure.
  • the insulator 113a is made of an inorganic material
  • the insulator 113b is made of an organic material
  • the insulator 113c is made of an inorganic material.
  • each of the EL layers 141a to 141c may be provided with a microcavity structure (microresonator structure).
  • a microcavity structure for example, a conductive material having translucency and light reflectivity is used as the conductor 122 which is the upper electrode (common electrode), and a light reflectivity is used as the conductor 121 which is the lower electrode (pixel electrode).
  • the distance between the lower surface of the light-emitting layer and the upper surface of the lower electrode, that is, the film thickness of the layer 4430 in FIG. refers to a structure that makes it thick.
  • the light that is reflected back by the lower electrode interferes greatly with the light that directly enters the upper electrode from the light emitting layer (incident light).
  • reflected light interferes greatly with the light that directly enters the upper electrode from the light emitting layer (incident light).
  • Incident light 2n-1) It is preferable to adjust to [lambda]/4 (where n is a natural number of 1 or more and [lambda] is the wavelength of emitted light to be amplified).
  • n is a natural number of 1 or more
  • [lambda] is the wavelength of emitted light to be amplified.
  • the optical distance it is possible to match the phases of the reflected light and the incident light of wavelength ⁇ , thereby further amplifying the light emitted from the light-emitting layer.
  • the reflected light and the incident light have a wavelength other than ⁇ , the phases do not match, and the light attenuates without resonating.
  • the EL layer may have a structure having a plurality of light-emitting layers or a structure having a single light-emitting layer. Further, for example, in combination with the configuration of the above-described tandem-type light-emitting device, a configuration in which a plurality of EL layers are provided in one light-emitting device with a charge generation layer interposed therebetween, and one or more light-emitting layers are formed in each EL layer. may apply.
  • microcavity structure By having a microcavity structure, it is possible to increase the emission intensity in the front direction at a specific wavelength, so it is possible to reduce power consumption.
  • equipment for XR such as VR and AR
  • light from the front direction of the light-emitting device often enters the eyes of the user wearing the equipment. It can be said that providing a cavity structure is preferable.
  • a microcavity structure that matches the wavelength of each color can be applied to all sub-pixels. A display device with excellent characteristics can be obtained.
  • FIG. 24A shows, as an example, a cross-sectional view of part of the display device 100 provided with a microcavity structure.
  • the light-emitting device 150a has a light-emitting layer that emits blue (B) light
  • the light-emitting device 150b has a light-emitting layer that emits green (G) light
  • the light-emitting device 150c emits red (R) light.
  • a light-emitting layer it is preferable that the thickness of the EL layer 141a, the EL layer 141b, and the EL layer 141c be increased in this order as shown in FIG. 24A.
  • the thickness of the layer 4430 included in each of the EL layer 141a, the EL layer 141b, and the EL layer 141c may be determined according to the color of light emitted from each light-emitting layer.
  • the layer 4430 included in the EL layer 141a is the thinnest
  • the layer 4430 included in the EL layer 141c is the thickest.
  • the configuration of the display device 100 may include a colored layer (color filter).
  • FIG. 24B shows, as an example, a configuration in which a colored layer 162a, a colored layer 162b, and a colored layer 162c are included between the resin layer 161 and the substrate 102.
  • the colored layers 162a to 162c can be formed over the substrate 102, for example.
  • the light-emitting device 150a has a light-emitting layer that emits blue (B) light
  • the light-emitting device 150b has a light-emitting layer that emits green (G) light
  • the light-emitting device 150c emits red (R) light.
  • the colored layer 162a is blue
  • the colored layer 162b is green
  • the colored layer 162c is red.
  • the display device 100 shown in FIG. 24B is obtained by bonding the substrate 102 provided with the colored layers 162a to 162c to the substrate 310 on which the light emitting devices 150a to 150c are formed through the resin layer 161. Can be configured. At this time, it is preferable that the light-emitting device 150a and the colored layer 162a overlap, the light-emitting device 150b and the colored layer 162b overlap, and the light-emitting device 150c and the colored layer 162c overlap.
  • the colored layers 162a to 162c in the display device 100 for example, light emitted by the light-emitting device 150b is not emitted above the substrate 102 through the colored layer 162a or the colored layer 162c.
  • FIG. 162b is injected above the substrate 102.
  • FIG. 162b since it is possible to block light from the light emitting device 150 of the display device 100 in an oblique direction (the direction of the elevation angle when the upper surface of the substrate 102 is taken as a horizontal plane), the dependency of the display device 100 on the viewing angle is reduced. It is possible to prevent the display quality of the image displayed on the display device 100 from deteriorating when the image is viewed obliquely.
  • the colored layers 162a to 162c formed on the substrate 102 may be covered with a resin called an overcoat layer.
  • the resin layer 161, the overcoat layer, the colored layers 162a to 162c, and the substrate 102 may be laminated in this order (not shown).
  • the resin used for the overcoat layer for example, a translucent thermosetting material based on an acrylic resin or an epoxy resin can be used.
  • the configuration of the display device 100 may include a black matrix in addition to the colored layers (not shown).
  • a black matrix between the colored layer 162a and the colored layer 162b, between the colored layer 162b and the colored layer 162c, and between the colored layer 162c and the colored layer 162a, the oblique direction (substrate 102 in the direction of the elevation angle when the upper surface of the display device 102 is a horizontal plane) can be further blocked, so that the display quality of the image displayed on the display device 100 can be prevented from deteriorating when the image is viewed obliquely. be able to.
  • the light-emitting devices 150a to 150c included in the display device may all be light-emitting devices that emit white light (not shown). Also, the light-emitting device can have, for example, a single structure or a tandem structure.
  • the display device 100 may have a structure in which the insulator 112 formed over the conductors 121a to 121c is not provided.
  • FIG. 24C shows a configuration example in which the insulator 112 is not provided in the display device 100 shown in FIG. 17 and the like.
  • the display device 100 may have a structure in which the conductors 121 a to 121 c are embedded in the insulator 111 .
  • FIG. 24D shows a structural example of a display device in which conductors 121 a to 121 c are embedded in the insulator 111 .
  • openings for embedding the conductors 121a to 121c in the insulator 111 are formed, then conductive films to be the conductors 121a to 121c are formed, and then the conductors 121a to 121c are formed. Then, chemical mechanical polishing (CMP) may be performed until the insulator 111 is exposed.
  • CMP chemical mechanical polishing
  • the conductors 121a to 121c are used as the anode and the conductor 122 is used as the cathode. may be used as the anode. That is, in the manufacturing steps described above, the stack of the hole-injection layer, the hole-transport layer, the light-emitting layer, the electron-transport layer, and the electron-injection layer included in the EL layers 141a to 141c and the EL layer 142 You can reverse the order.
  • insulators, conductors, semiconductors, and the like disclosed in this specification can be formed by a PVD (Physical Vapor Deposition) method or a CVD method.
  • PVD methods include, for example, a sputtering method, a resistance heating vapor deposition method, an electron beam vapor deposition method, and a PLD method.
  • CVD method a plasma CVD method, a thermal CVD method, and the like are used.
  • the thermal CVD method includes, for example, the MOCVD (Metal Organic Chemical Vapor Deposition) method, the ALD method, and the like.
  • the thermal CVD method does not use plasma, so it has the advantage of not generating defects due to plasma damage.
  • a raw material gas and an oxidizing agent are sent into a chamber at the same time, the inside of the chamber is made to be under atmospheric pressure or reduced pressure, and a film is formed by reacting near or on the substrate and depositing it on the substrate. .
  • the inside of the chamber may be under atmospheric pressure or reduced pressure
  • raw material gases for reaction are sequentially introduced into the chamber
  • film formation may be performed by repeating the order of gas introduction.
  • switching the switching valves also called high-speed valves
  • two or more source gases are sequentially supplied to the chamber, and the first source gas is supplied simultaneously with or after the first source gas so as not to mix the two or more source gases.
  • An active gas argon, nitrogen, or the like
  • the inert gas serves as a carrier gas, and the inert gas may be introduced at the same time as the introduction of the second raw material gas.
  • the second source gas may be introduced after the first source gas is exhausted by evacuation.
  • the first source gas adsorbs on the surface of the substrate to form a first thin layer, which reacts with the second source gas introduced later to form a second thin layer on the first thin layer. is laminated to form a thin film.
  • a thin film with excellent step coverage can be formed by repeating this gas introduction sequence several times until a desired thickness is obtained. Since the thickness of the thin film can be adjusted by the number of times the gas introduction sequence is repeated, precise film thickness adjustment is possible, and this method is suitable for manufacturing fine FETs.
  • MOCVD or thermal CVD such as ALD can form various films such as metal films, semiconductor films, and inorganic insulating films disclosed in the embodiments described above.
  • trimethylindium (In( CH3 ) 3 ), trimethylgallium (Ga( CH3 ) 3 ), and dimethylzinc (Zn( CH3 ) 2 ) are used.
  • triethylgallium (Ga(C 2 H 5 ) 3 ) can be used instead of trimethylgallium
  • diethylzinc (Zn(C 2 H 5 ) 2 ) can be used instead of dimethylzinc. can also be used.
  • a hafnium oxide film is formed by a film forming apparatus using ALD
  • a liquid containing a solvent and a hafnium precursor compound hafnium alkoxide, or tetrakisdimethylamide hafnium (TDMAH, Hf[N(CH 3 ) 2 ] 4 ) and the like, and ozone (O 3 ) as an oxidizing agent.
  • hafnium precursor compound hafnium alkoxide, or tetrakisdimethylamide hafnium (TDMAH, Hf[N(CH 3 ) 2 ] 4
  • O 3 ozone
  • Other materials include tetrakis(ethylmethylamido)hafnium.
  • a raw material gas obtained by vaporizing a liquid (trimethylaluminum (TMA, Al(CH 3 ) 3 ), etc.) containing a solvent and an aluminum precursor compound is used. and H 2 O as an oxidizing agent.
  • TMA trimethylaluminum
  • Al(CH 3 ) 3 a liquid containing a solvent and an aluminum precursor compound
  • H 2 O a oxidizing agent.
  • Other materials include tris(dimethylamido)aluminum, triisobutylaluminum, and aluminum tris(2,2,6,6-tetramethyl-3,5-heptanedionate).
  • hexachlorodisilane is adsorbed on the film formation surface, and radicals of oxidizing gas (O 2 , dinitrogen monoxide) are supplied and adsorbed. react with things.
  • tungsten film is formed by a film forming apparatus using ALD
  • WF6 gas and B2H6 gas are sequentially and repeatedly introduced to form an initial tungsten film, and then WF6 gas and H2 gas are introduced repeatedly.
  • a tungsten film is formed by sequentially and repeatedly introducing gases.
  • SiH4 gas may be used instead of B2H6 gas.
  • a precursor generally, it may be called a precursor, a metal precursor, etc.
  • an oxidizing agent generally called a reactant, a reactant, a non-metallic precursor, etc.
  • a precursor In(CH 3 ) 3 gas and an oxidizing agent O 3 gas are introduced to form an In—O layer, and then a precursor Ga(CH 3 ) 3 gas and An oxidant O 3 gas is introduced to form a GaO layer, and then a precursor Zn(CH 3 ) 2 gas and an oxidant O 3 gas are introduced to form a ZnO layer.
  • these gases may be used to form a mixed oxide layer such as an In--Ga--O layer, an In--Zn--O layer, or a Ga--Zn--O layer.
  • H 2 O gas obtained by bubbling water with an inert gas such as Ar may be used instead of O 3 gas, it is preferable to use O 3 gas that does not contain H.
  • In(C 2 H 5 ) 3 gas may be used instead of In(CH 3 ) 3 gas.
  • Ga(C 2 H 5 ) 3 gas may be used instead of Ga(CH 3 ) 3 gas.
  • Zn(CH 3 ) 2 gas may be used.
  • the display device can support various screen ratios such as 1:1 (square), 3:4, 16:9, and 16:10.
  • the shape of the display device of one embodiment of the present invention is not particularly limited.
  • the display device can have various shapes such as rectangular, polygonal (for example, octagonal), circular, and elliptical.
  • the metal oxide preferably contains at least indium or zinc. Indium and zinc are particularly preferred. In addition to these, aluminum, gallium, yttrium, tin and the like are preferably contained. In addition, one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt, etc. may be contained. .
  • FIG. 25A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous”, “Crystalline”, and “Crystal”.
  • Amorphous includes completely amorphous.
  • Crystalline includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite) (excluding single crystal and poly crystal).
  • CAAC c-axis-aligned crystalline
  • nc nanocrystalline
  • CAC cloud-aligned composite
  • the classification of “Crystalline” excludes single crystal, poly crystal, and completely amorphous.
  • “Crystal” includes single crystal and poly crystal.
  • the structure within the thick frame shown in FIG. 25A is an intermediate state between "amorphous” and “crystal”, and is a structure belonging to the new crystalline phase. . That is, the structure can be rephrased as a structure completely different from the energetically unstable “Amorphous” and “Crystal”.
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD) spectrum.
  • XRD X-ray diffraction
  • FIG. 25B the XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement of the CAAC-IGZO film classified as "Crystalline" is shown in FIG. 25B (the horizontal axis is 2 ⁇ [deg.], and the vertical axis is intensity (Intensity) in arbitrary units (a.u.)).
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 25B may be simply referred to as the XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 25B is 500
  • the crystal structure of the film or substrate can be evaluated by a diffraction pattern (also referred to as a nano beam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nano beam electron diffraction pattern
  • NBED nano beam electron diffraction
  • FIG. 25C is the diffraction pattern observed by NBED with the electron beam parallel incident on the substrate.
  • electron beam diffraction is performed with a probe diameter of 1 nm.
  • oxide semiconductors may be classified differently from that in FIG. 25A when its crystal structure is focused.
  • oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • non-single-crystal oxide semiconductors include the above CAAC-OS and nc-OS.
  • Non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions, and the c-axes of the plurality of crystal regions are oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or more microcrystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the size of the crystal region may be about several tens of nanometers.
  • CAAC-OS contains indium (In) and oxygen.
  • a tendency to have a layered crystal structure also referred to as a layered structure in which a layer (hereinafter referred to as an In layer) and a layer containing the element M, zinc (Zn), and oxygen (hereinafter referred to as a (M, Zn) layer) are stacked.
  • the (M, Zn) layer may contain indium.
  • the In layer contains the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image, for example, in a high-resolution TEM image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit cell is not always a regular hexagon and may be a non-regular hexagon. Moreover, the distortion may have a lattice arrangement such as a pentagon or a heptagon.
  • the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because the CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction, the bond distance between atoms changes due to the substitution of metal atoms, and the like. It is considered to be for
  • a crystal structure in which clear grain boundaries are confirmed is called a polycrystal.
  • a grain boundary becomes a recombination center, traps carriers, and is highly likely to cause a decrease in on-current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear crystal grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • a CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor can increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS and an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, out-of-plane XRD measurement using ⁇ /2 ⁇ scanning does not detect a peak indicating crystallinity.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • an electron beam diffraction pattern is obtained in which a plurality of spots are observed within a ring-shaped area centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In--Ga--Zn oxide are denoted by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region whose main component is indium oxide, indium zinc oxide, or the like.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a clear boundary between the first region and the second region may not be observed.
  • a region containing In as the main component (first 1 region) and a region containing Ga as a main component (second region) are unevenly distributed and can be confirmed to have a mixed structure.
  • the conductivity attributed to the first region and the insulation attributed to the second region complementarily act to provide a switching function (on/off function).
  • a switching function on/off function
  • CAC-OS a part of the material has a conductive function
  • a part of the material has an insulating function
  • the whole material has a semiconductor function.
  • Oxide semiconductors have a variety of structures, each with different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, more preferably 1 ⁇ 10 11 cm ⁇ 3 or less. 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon in the vicinity of the interface with the oxide semiconductor are 2. ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • the oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies.
  • oxygen vacancies When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated.
  • part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • FIG. 26A and 26B show the appearance of the head mounted display 8300.
  • FIG. 26A and 26B show the appearance of the head mounted display 8300.
  • the head-mounted display 8300 has a housing 8301, a display section 8302, operation buttons 8303, and a band-shaped fixture 8304.
  • the operation button 8303 has functions such as a power button. Also, the head mounted display 8300 may have buttons in addition to the operation buttons 8303 .
  • a lens 8305 may be provided between the display unit 8302 and the position of the user's eyes. Since the lens 8305 allows the user to magnify the display portion 8302, the sense of presence is enhanced. At this time, as shown in FIG. 26C, there may be provided a dial 8306 for changing the position of the lens for diopter adjustment.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302 . Since the display device of one embodiment of the present invention has extremely high definition, even when the display device is enlarged using the lens 8305 as shown in FIG. can be displayed.
  • 26A to 26C show examples in which one display portion 8302 is provided. With such a configuration, the number of parts can be reduced.
  • the display unit 8302 can display two images, an image for the right eye and an image for the left eye, side by side in two areas on the left and right. Thereby, a stereoscopic image using binocular parallax can be displayed.
  • one image that can be viewed with both eyes may be displayed over the entire area of the display unit 8302 .
  • a panoramic image can be displayed across both ends of the field of view, increasing the sense of reality.
  • the head-mounted display 8300 preferably has a mechanism that changes the curvature of the display unit 8302 to an appropriate value according to the size of the user's head or the position of the eyes.
  • the user may adjust the curvature of the display section 8302 by operating a dial 8307 for adjusting the curvature of the display section 8302 .
  • a sensor for example, a camera, a contact sensor, a non-contact sensor, or the like
  • the display unit 8302 detects data detected by the sensor. may have a mechanism for adjusting the curvature of
  • the lens 8305 when used, it is preferable to provide a mechanism for adjusting the position and angle of the lens 8305 in synchronization with the curvature of the display section 8302 .
  • the dial 8306 may have the function of adjusting the angle of the lens.
  • FIGS. 26E and 26F show examples in which a drive section 8308 that controls the curvature of the display section 8302 is provided.
  • the drive unit 8308 is fixed to at least part of the display unit 8302 .
  • the drive unit 8308 has a function of deforming the display unit 8302 by deforming or moving a portion fixed to the display unit 8302 .
  • FIG. 26E is a schematic diagram of a case where a user 8310 with a relatively large head is wearing a housing 8301.
  • FIG. 26F shows a case where a user 8311 whose head size is smaller than that of the user 8310 wears a housing 8301.
  • the distance between the eyes of the user 8311 is narrower than that of the user 8310 .
  • the shape of the display portion 8302 is adjusted by the driving portion 8308 so that the curvature of the display portion 8302 becomes large (the curvature radius becomes small).
  • the position and shape of the display portion 8302 in FIG. 26E are indicated by dashed lines.
  • the head-mounted display 8300 has a mechanism for adjusting the curvature of the display unit 8302, and can provide optimal display to various users of all ages.
  • the head mounted display 8300 may have two display units 8302 as shown in FIG. 26D.
  • the user can see one display unit with one eye.
  • the display portion 8302 is curved in an arc with the eye of the user as the approximate center. This makes the distance from the user's eyes to the display surface of the display unit constant, so that the user can see a more natural image.
  • the display portion 8302 is curved in an arc with the eye of the user as the approximate center. This makes the distance from the user's eyes to the display surface of the display unit constant, so that the user can see a more natural image.
  • the display unit even if the brightness and chromaticity of the light from the display unit change depending on the viewing angle, since the user's eyes are positioned in the normal direction of the display surface of the display unit, Since the influence can be ignored, a more realistic image can be displayed.
  • a display module 6000 shown in FIG. 27A has, between an upper cover 6001 and a lower cover 6002, a display device 6006 to which an FPC 6005 is connected, a frame 6009, a printed circuit board 6010, and a battery 6011.
  • a display device manufactured using one embodiment of the present invention can be used for the display device 6006 .
  • the display device 6006 a display module with extremely low power consumption can be realized.
  • the shape and dimensions of the upper cover 6001 and the lower cover 6002 can be appropriately changed according to the size of the display device 6006.
  • the display device 6006 may have a function as a touch panel.
  • the frame 6009 may have a function to protect the display device 6006, a function to block electromagnetic waves generated by the operation of the printed circuit board 6010, a function as a heat sink, and the like.
  • the printed circuit board 6010 has a power supply circuit, a signal processing circuit for outputting video signals and clock signals, a battery control circuit, and the like.
  • FIG. 27B is a schematic cross-sectional view of a display module 6000 that includes an optical touch sensor.
  • the display module 6000 has a light-emitting portion 6015 and a light-receiving portion 6016 provided on a printed circuit board 6010 .
  • a pair of light guide portions (light guide portion 6017a, light guide portion 6017b) is provided in an area surrounded by the upper cover 6001 and the lower cover 6002. As shown in FIG.
  • a display device 6006 is provided overlapping a printed circuit board 6010 and a battery 6011 with a frame 6009 interposed therebetween.
  • the display device 6006 and the frame 6009 are fixed to the light guide portions 6017a and 6017b.
  • a light 6018 emitted from the light emitting section 6015 passes through the upper portion of the display device 6006 through the light guiding section 6017a and reaches the light receiving section 6016 through the light guiding section 6017b.
  • a touch operation can be detected by blocking the light 6018 with a sensing object such as a finger or a stylus.
  • a plurality of light emitting units 6015 are provided along two adjacent sides of the display device 6006, for example.
  • a plurality of light receiving portions 6016 are provided at positions facing the light emitting portions 6015 . Accordingly, it is possible to acquire information on the position where the touch operation is performed.
  • a light source such as an LED element can be used for the light emitting unit 6015, and it is particularly preferable to use a light source that emits infrared rays.
  • the light receiving unit 6016 can use a photoelectric element that receives light emitted by the light emitting unit 6015 and converts it into an electric signal.
  • a photodiode capable of receiving infrared rays can be used.
  • the light-emitting portion 6015 and the light-receiving portion 6016 can be arranged below the display device 6006 by the light-guiding portions 6017a and 6017b that transmit the light 6018, and external light reaches the light-receiving portion 6016 and touches the touch sensor. malfunction can be suppressed. In particular, by using a resin that absorbs visible light and transmits infrared light, malfunction of the touch sensor can be more effectively suppressed.
  • An electronic device 6500 shown in FIG. 28A is a mobile information terminal that can be used as a smartphone.
  • the electronic device 6500 has a housing 6501, a display unit 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • a display portion 6502 has a touch panel function.
  • the display device of one embodiment of the present invention can be applied to the display portion 6502 .
  • FIG. 28B is a schematic cross-sectional view including the end of the housing 6501 on the microphone 6506 side.
  • a light-transmitting protective member 6510 is provided on the display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, and a printer are placed in a space surrounded by the housing 6501 and the protective member 6510.
  • a substrate 6517, a battery 6518, and the like are arranged.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 with an adhesive layer (not shown).
  • a portion of the display panel 6511 is folded back in a region outside the display portion 6502 . Also, the FPC 6515 is connected to the folded portion. An IC6516 is mounted on the FPC6515. The FPC 6515 is also connected to terminals provided on the printed circuit board 6517 .
  • the display panel 6511 for example, a flexible display panel can be applied. Therefore, an extremely lightweight electronic device can be realized. In addition, since the display panel 6511 is extremely thin, the thickness of the electronic device can be reduced and the large-capacity battery 6518 can be mounted. In addition, by folding back part of the display panel 6511 and arranging a connection portion with the FPC 6515 on the back side of the pixel portion, an electronic device with a narrow frame can be realized.
  • the electronic devices exemplified below include the display device of one embodiment of the present invention in a display portion. Therefore, it is an electronic device that achieves high resolution. In addition, the electronic device can have both high resolution and a large screen.
  • One embodiment of the present invention includes a display device and at least one of an antenna, a battery, a housing, a camera, a speaker, a microphone, a touch sensor, and operation buttons.
  • the electronic device of one embodiment of the present invention may include a secondary battery, and it is preferable that the secondary battery can be charged using contactless power transmission.
  • Secondary batteries include, for example, lithium ion secondary batteries such as lithium polymer batteries (lithium ion polymer batteries) using a gel electrolyte, nickel-metal hydride batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel zinc batteries, silver-zinc batteries, and the like.
  • lithium ion secondary batteries such as lithium polymer batteries (lithium ion polymer batteries) using a gel electrolyte, nickel-metal hydride batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel zinc batteries, silver-zinc batteries, and the like.
  • the electronic device of one embodiment of the present invention may have an antenna.
  • An image, information, or the like can be displayed on the display portion by receiving a signal with the antenna.
  • the antenna may be used for contactless power transmission.
  • the display portion of the electronic device of one embodiment of the present invention can display images with resolutions of, for example, full high definition, 4K2K, 8K4K, 16K8K, or higher.
  • Examples of electronic devices include, for example, television devices, notebook personal computers, monitor devices, digital signage, pachinko machines, game machines, and other electronic devices with relatively large screens, as well as digital cameras, digital video cameras, and digital photos. Examples include frames, mobile phones, mobile game machines, mobile information terminals, and sound reproducing devices.
  • An electronic device to which one embodiment of the present invention is applied can be incorporated along a flat or curved surface of an inner wall or outer wall of a building such as a house or building, or the interior or exterior of an automobile or the like.
  • FIG. 29A is a diagram showing the appearance of the camera 8000 with the finder 8100 attached.
  • a camera 8000 has a housing 8001, a display unit 8002, an operation button 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000 .
  • the camera 8000 may have the lens 8006 integrated with the housing.
  • the camera 8000 can capture an image by pressing the shutter button 8004 or by touching the display unit 8002 that functions as a touch panel.
  • the housing 8001 has a mount with electrodes, and can be connected to the viewfinder 8100 as well as a strobe device or the like.
  • the viewfinder 8100 has a housing 8101, a display section 8102, buttons 8103, and the like.
  • the housing 8101 is attached to the camera 8000 by mounts that engage the mounts of the camera 8000 .
  • a viewfinder 8100 can display an image or the like received from the camera 8000 on a display portion 8102 .
  • the button 8103 has a function as a power button or the like.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100 .
  • the camera 8000 having a built-in finder may also be used.
  • FIG. 29B is a diagram showing the appearance of an information terminal 5900 that is an example of a wearable terminal.
  • An information terminal 5900 includes a housing 5901, a display portion 5902, operation buttons 5903, an operator 5904, a band 5905, and the like.
  • the information terminal 5900 can display an image with high display quality on the display unit 5902 .
  • FIG. 29C is a diagram showing the appearance of a portable game machine 5200, which is an example of a game machine.
  • a portable game machine 5200 includes a housing 5201, a display portion 5202, buttons 5203, and the like.
  • the video of the portable game machine 5200 can be output by a display device such as a television device, personal computer display, game display, or head-mounted display.
  • a display device such as a television device, personal computer display, game display, or head-mounted display.
  • the display portion 5202 can display an image with high display quality.
  • the portable game machine 5200 with low power consumption can be realized.
  • the low power consumption can reduce the heat generated from the circuit, so that the influence of the heat on the circuit itself, the peripheral circuits, and the module can be reduced.
  • FIG. 30A is a diagram showing the appearance of the head mounted display 8200.
  • FIG. 30A is a diagram showing the appearance of the head mounted display 8200.
  • a head-mounted display 8200 has a mounting section 8201, a lens 8202, a main body 8203, a display section 8204, a cable 8205, and the like.
  • a battery 8206 is built in the mounting portion 8201 .
  • a cable 8205 supplies power from a battery 8206 to the main body 8203 .
  • a main body 8203 includes a wireless receiver or the like, and can display received video information on a display portion 8204 .
  • the main body 8203 is equipped with a camera, and information on the movement of the user's eyeballs or eyelids can be used as input means.
  • the mounting portion 8201 is provided with a plurality of electrodes that can detect the current flowing along with the movement of the user's eyeballs or eyelids at positions that touch the user, and has the function of recognizing the line of sight. good. Moreover, it may have a function of monitoring the user's pulse based on the current flowing through the electrode.
  • the mounting unit 8201 may have various sensors such as a temperature sensor, a pressure sensor, an acceleration sensor, etc., and has a function of displaying biological information of the user on the display unit 8204, In addition, a function of changing an image displayed on the display portion 8204 may be provided.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204 .
  • FIG. A head mounted display 8300 includes a housing 8301 , a display portion 8302 , a band-shaped fixture 8304 , and a pair of lenses 8305 .
  • the user can visually recognize the display on the display unit 8302 through the lens 8305 .
  • the display portion 8302 it is preferable to arrange the display portion 8302 in a curved manner because the user can feel a high presence.
  • three-dimensional display or the like using parallax can be performed.
  • the configuration is not limited to the configuration in which one display portion 8302 is provided, and two display portions 8302 may be provided and one display portion may be arranged for one eye of the user.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302 . Since the display device including the semiconductor device of one embodiment of the present invention has extremely high definition, pixels are not visually recognized by the user even when the lens 8305 is used for magnification as shown in FIG. It is possible to display images with high resolution.
  • ALP pixel array
  • AMP amplifier circuit
  • ARA pixel area
  • CNP control circuit unit
  • CON controller
  • DATA image signal
  • DRV drive circuit area
  • LD local driver circuit
  • MEM storage unit
  • PG voltage generating circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

新規な構成の表示装置を提供すること。 第１層と、第１層の上方に位置する第２層と、を有する。第１層は、駆動回路領域を有する。第２層は、画素アレイを有する。画素アレイは、複数の画素領域を有する。駆動回路領域は、制御回路部と、複数のローカルドライバ回路と、を有する。複数のローカルドライバ回路の一は、複数の画素領域のいずれか一に対応する。ローカルドライバ回路は、対応する画素領域に含まれる複数の画素を駆動させる駆動信号を出力する機能を有する。制御回路部は、入力される画像信号の解像度データと、画素アレイのアスペクト比データと、を比較することで、表示を行う第１の領域と、表示を行わない第２の領域と、を決定し、駆動信号の出力を停止するための制御信号を第２の領域に対応するローカルドライバ回路に出力する機能を有する。

Description

表示装置、及び電子機器
　本発明の一態様は、表示装置、及び電子機器に関する。
　なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、駆動方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
　ＶＲ（仮想現実）、ＡＲ（拡張現実）などのＸＲ（エクステンデッド・リアリティ）向けに適用可能な表示装置が求められている。具体的には、例えば、現実感、及び没入感を高めるために、当該表示装置としては、精細度の高いこと、色再現性の高いことなどが望まれている。
　また、当該表示装置に適用可能なものとしては、例えば、液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光デバイスを備える発光装置などが挙げられる。また、特許文献１には、有機ＥＬが含まれる発光デバイスを備えた、高画素数、高精細の表示装置が開示されている。
国際公開第２０１９／２２０２７８号
　上記のとおり、ＸＲ向けの機器としては、表示品位が高い表示装置が求められている。加えて、ＸＲ向けの機器に備える表示装置としては、現実感、及び没入感を高めるためには、駆動周波数を高くすることが望ましい。しかしながら、駆動周波数が高くなるほど、１フレームあたりの入力時間が短くなるため、１フレーム内で表示装置に入力できるデータ量が小さくなる虞がある。また、高い駆動周波数を維持して表示を行う場合、消費電力が増大する虞がある。
　本発明の一態様は、表示品位が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低減された表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
　なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
　本発明の一態様は、第１層と、第１層の上方に位置する第２層と、を有し、第１層は、駆動回路領域を有し、第２層は、画素アレイを有し、画素アレイは、複数の画素領域を有し、駆動回路領域は、制御回路部と、複数のローカルドライバ回路と、を有し、複数のローカルドライバ回路の一は、複数の画素領域のいずれか一に対応し、ローカルドライバ回路は、対応する画素領域に含まれる複数の画素を駆動させる駆動信号を出力する機能を有し、制御回路部は、入力される画像信号の解像度データと、画素アレイのアスペクト比データと、を比較することで、表示を行う第１の領域と、表示を行わない第２の領域と、を決定し、駆動信号の出力を停止するための制御信号を第２の領域に対応するローカルドライバ回路に出力する機能を有する、表示装置である。
　本発明の一態様において、駆動回路領域は、上面視において、画素アレイの内側に位置し、複数の画素領域の一部は、上面視において、駆動回路領域に重畳しない、表示装置が好ましい。
　本発明の一態様において、複数の画素領域のそれぞれは、複数の配線を有し、複数の画素領域において、複数の画素は、マトリクス状に位置し、複数の配線は、マトリクス状に位置する複数の画素の行毎に位置し、複数の配線の一は、同じ行に位置する画素に電気的に接続され、複数の配線のそれぞれは、コンタクト部を有し、コンタクト部は、画素の内側、又は隣り合う画素の間に位置する、表示装置が好ましい。
　本発明の一態様において、複数の画素領域のそれぞれに含まれる画素は、有機ＥＬが用いられた発光デバイスと、第１トランジスタと、を有し、制御回路部および複数のローカルドライバ回路は、第２トランジスタを有し、第１トランジスタは、チャネル形成領域に金属酸化物を有し、第２トランジスタは、チャネル形成領域にシリコンを有する、表示装置が好ましい。
　本発明の一態様は、上記いずれか一の表示装置と、筐体と、を有する電子機器である。
　なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置である場合があり、半導体装置を有している場合がある。
　また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
　ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
　ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
　なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。
　また、例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
　また、本明細書等において、「抵抗素子」とは、例えば、０Ωよりも高い抵抗値を有する回路素子、配線などとすることができる。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース−ドレイン間に電流が流れるトランジスタ、ダイオード、コイルなどを含むものとする。そのため、「抵抗素子」という用語は、「抵抗」、「負荷」、「抵抗値を有する領域」などの用語に言い換えることができる場合がある。逆に「抵抗」、「負荷」、「抵抗値を有する領域」という用語は、「抵抗素子」などの用語に言い換えることができる場合がある。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
　また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。また、「容量素子」、「寄生容量」、「ゲート容量」などという用語は、「容量」などの用語に言い換えることができる場合がある。逆に、「容量」という用語は、「容量素子」、「寄生容量」、「ゲート容量」などの用語に言い換えることができる場合がある。また、「容量」の「一対の電極」という用語は、「一対の導電体」、「一対の導電領域」、「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
　また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、言い換えることができる場合がある。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第１ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
　例えば、本明細書等において、トランジスタの一例としては、ゲート電極が２個以上のマルチゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チャネル形成領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があまり変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能動負荷を実現することができる。その結果、特性のよい差動回路又はカレントミラー回路などを実現することができる。
　また、回路図上では、単一の回路素子が図示されている場合でも、当該回路素子が複数の回路素子を有する場合がある。例えば、回路図上に１個の抵抗が記載されている場合は、２個以上の抵抗が直列に電気的に接続されている場合を含むものとする。また、例えば、回路図上に１個の容量が記載されている場合は、２個以上の容量が並列に電気的に接続されている場合を含むものとする。また、例えば、回路図上に１個のトランジスタが記載されている場合は、２個以上のトランジスタが直列に電気的に接続され、かつそれぞれのトランジスタのゲート同士が電気的に接続されている場合を含むものとする。また、同様に、例えば、回路図上に１個のスイッチが記載されている場合は、当該スイッチが２個以上のトランジスタを有し、２個以上のトランジスタが直列、又は並列に電気的に接続され、それぞれのトランジスタのゲート同士が電気的に接続されている場合を含むものとする。
　また、本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
　また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも０Ｖを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。
　また、本明細書等において、「高レベル電位」、「低レベル電位」という用語は、特定の電位を意味するものではない。例えば、２本の配線において、両方とも「高レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの高レベル電位は、互いに等しくなくてもよい。また、同様に、２本の配線において、両方とも「低レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの低レベル電位は、互いに等しくなくてもよい。
「電流」とは、電荷の移動現象（電気伝導）のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正電荷となるキャリアが移動する方向とし、正の電流量で記載する。換言すると、負電荷となるキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
　また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
　また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
　また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」、「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
　また、本明細書等において「電極」、「配線」、「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」や「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」、「配線」、「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」、「配線」、「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
　また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」、「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
　本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体に欠陥準位密度が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１５族元素など（但し、酸素、水素は含まない）がある。
　本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。そのため、スイッチは、制御端子とは別に、電流を流す端子を２つ、又は３つ以上有する場合がある。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
　電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、例えば、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態や、ソース電極とドレイン電極との間に電流を流すことができる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
　機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
　なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
　なお、本明細書等において、各色の発光デバイス（ここでは青（Ｂ）、緑（Ｇ）、及び赤（Ｒ））で、発光層を作り分ける、または発光層を塗り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。また、本明細書等において、白色光を発することのできる発光デバイスを白色発光デバイスと呼ぶ場合がある。なお、白色発光デバイスは、着色層（例えば、カラーフィルタ）と組み合わせることで、フルカラー表示の表示装置を実現することができる。
　また、発光デバイスは、シングル構造と、タンデム構造とに大別することができる。シングル構造のデバイスは、一対の電極間に１つの発光ユニットを有し、当該発光ユニットは、１以上の発光層を含む構成とすることが好ましい。白色発光を得るには、２以上の発光層の各々の発光色が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する構成を得ることができる。また、発光層を３つ以上有する発光デバイスの場合も同様である。
　タンデム構造のデバイスは、一対の電極間に２以上の複数の発光ユニットを有し、各発光ユニットは、１以上の発光層を含む構成とすることが好ましい。白色発光を得るには、複数の発光ユニットの発光層からの光を合わせて白色発光が得られる構成とすればよい。なお、白色発光が得られる構成については、シングル構造の構成と同様である。なお、タンデム構造のデバイスにおいて、複数の発光ユニットの間には、電荷発生層などの中間層を設けると好適である。
　また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。
　本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」又は「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」又は「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
　本発明の一態様は、表示品位が高い表示装置を提供することができる。又は、本発明の一態様は、消費電力が低減された表示装置を提供することができる。又は、本発明の一態様は、新規な表示装置を提供することができる。
　なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１は、表示装置の構成例を説明する図である。
図２Ａおよび図２Ｂは、表示装置の構成例を説明する図である。
図３Ａおよび図３Ｂは、表示装置の構成例を説明する図である。
図４Ａおよび図４Ｂは、表示装置の構成例を説明する図である。
図５は、表示装置の動作例を説明する図である。
図６Ａ乃至図６Ｄは、表示装置の構成例を説明する図である。
図７は、表示装置の構成例を示した断面模式図である。
図８Ａは、表示装置に含まれる回路層の構成例を示した上面模式図であり、図８Ｂは、表示装置の構成例を示した上面模式図である。
図９Ａは、表示装置の構成例を模式的に示した斜視図であり、図９Ｂは、表示装置の構成例を示した断面模式図である。
図１０Ａは、表示装置の構成例を模式的に示した斜視図であり、図１０Ｂは、表示装置の構成例を示した断面模式図である。
図１１Ａは、表示装置の構成例を模式的に示した斜視図であり、図１１Ｂは、表示装置の構成例を示した断面模式図である。
図１２Ａ乃至図１２Ｃは、表示装置に含まれる画素と配線との電気的な接続を説明する図である。
図１３Ａ、及び図１３Ｂは、表示装置の構成例を示した上面模式図である。
図１４Ａ、及び図１４Ｂは、表示装置の構成例を示した上面模式図である。
図１５は、表示装置の構成例を示した上面模式図である。
図１６は、表示装置の構成例を示した上面模式図である。
図１７は、表示装置の構成例を示した断面模式図である。
図１８Ａ、及び図１８Ｂは、表示装置の構成例を示した断面模式図である。
図１９Ａ、及び図１９Ｂは、トランジスタの構成例を示した断面模式図である。
図２０Ａ、及び図２０Ｂは、トランジスタの構成例を示した断面模式図である。
図２１Ａ乃至図２１Ｃは、発光デバイスの構成例を示した模式図である。
図２２Ａ、及び図２２Ｂは、表示装置の構成例を示した断面模式図である。
図２３Ａ乃至図２３Ｃは、表示装置の構成例を示した断面模式図である。
図２４Ａ乃至図２４Ｄは、表示装置の構成例を示した断面模式図である。
図２５ＡはＩＧＺＯの結晶構造の分類を説明する図であり、図２５Ｂは結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図であり、図２５Ｃは結晶性ＩＧＺＯの極微電子線回折パターンを説明する図である。
図２６Ａ乃至図２６Ｆは、電子機器の構成例を示す図である。
図２７Ａ、及び図２７Ｂは、表示モジュールの構成例を示す図である。
図２８Ａ、及び図２８Ｂは、電子機器の構成例を示す図である。
図２９Ａ乃至図２９Ｃは、電子機器の構成例を示す図である。
図３０Ａ乃至図３０Ｄは、電子機器の構成例を示す図である。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物が含まれている場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称することができる。また、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
　また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
　本明細書に記載の実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
　本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。また、図面等において、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記している場合、本明細書等において区別する必要が無いときには、識別用の符号を記載しない場合がある。
　また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
　本実施の形態では、本発明の一態様の表示装置について説明する。
　図１は、本発明の一態様の表示装置を説明するためのブロック図である。図１に示す表示装置１００は、制御回路部ＣＮＰ、駆動回路領域ＤＲＶ、画素アレイＡＬＰ、記憶部ＭＥＭを有する。なお図１では、図示を省略するが、駆動回路領域ＤＲＶが設けられる層は、画素アレイＡＬＰが設けられる層と、異なる層に設けられる。
　駆動回路領域ＤＲＶは、複数のローカルドライバ回路ＬＤを有する。図１では、一例として、ローカルドライバ回路ＬＤ［１］乃至ＬＤ［ｎ］（ｎは２以上の自然数）を図示している。画素アレイＡＬＰは、複数の画素領域ＡＲＡを有する。図１では、一例として、画素領域ＡＲＡ［１］乃至ＡＲＡ［ｎ］（ｎは２以上の自然数）を図示している。複数のローカルドライバ回路ＬＤの一は、複数の画素領域ＡＲＡのいずれか一に対応する。ローカルドライバ回路ＬＤは、対応する画素領域ＡＲＡに含まれる複数の画素ＰＩＸ（図示せず）を駆動させる駆動信号ＧＬＤＲ，ＳＬＤＲを出力する機能を有する。駆動信号ＧＬＤＲは、例えばゲート線に与える信号である。駆動信号ＳＬＤＲは、例えば信号線に与える信号である。また記憶部ＭＥＭは、表示装置１００内に設けられる記憶部であり、不揮発性メモリであることが好ましい。
　制御回路部ＣＮＰは、コントローラＣＯＮおよび電圧生成回路ＰＧを有する。なお制御回路部ＣＮＰは、駆動回路領域ＤＲＶに設けられていてもよい。制御回路部ＣＮＰは、外部より、画像信号ＤＡＴＡ等の入力信号が入力される。
　コントローラＣＯＮは、一例として、表示装置１００の外部から入力される信号を処理する機能を有する。当該信号としては、例えば、上述した画像信号ＤＡＴＡの他、当該画像信号ＤＡＴＡに基づく表示を行うための垂直同期信号、水平同期信号、送信先を含むアドレス信号などが挙げられる。
　電圧生成回路ＰＧは、一例として、駆動回路領域ＤＲＶに含まれている回路（例えば、後述するソースドライバ回路、ゲートドライバ回路など）を駆動させるための電源電圧を生成する回路として機能する。また、電圧生成回路ＰＧは、後述する画素領域ＡＲＡに含まれる画素に供給するための電圧を生成する機能を有してもよい。
　制御回路部ＣＮＰは、画像信号ＤＡＴＡ［１］乃至ＤＡＴＡ［ｎ］、および制御信号ＥＮ［１］乃至ＥＮ［ｎ］を送信する。画像信号ＤＡＴＡ［１］乃至ＤＡＴＡ［ｎ］、および制御信号ＥＮ［１］乃至ＥＮ［ｎ］は、アドレス信号に応じて、駆動回路領域ＤＲＶに含まれるローカルドライバ回路ＬＤを選択して、選択されたローカルドライバ回路ＬＤに対して送信される。なお駆動回路領域ＤＲＶにおいて、ローカルドライバ回路ＬＤは複数設けられているため、制御回路部ＣＮＰは、並行して同時に複数のローカルドライバ回路ＬＤに画像信号等を送信する構成としてもよい。
　また制御回路部ＣＮＰは、記憶部ＭＥＭより画素アレイＡＬＰのアスペクト比データＭＲＥＳＯが入力される。アスペクト比データＭＲＥＳＯは、画素アレイＡＬＰの全画素を駆動して表示を行った際に表示可能な画像のアスペクト比に関するデータであり、例えばＱＶＧＡ（３２０×２４０）、ＶＧＡ（６４０×４８０）などの縦横比に関するデータである。制御回路部ＣＮＰは、アスペクト比データＭＲＥＳＯと、画像信号ＤＡＴＡの解像度データと、を比較し、対応する画素領域ＡＲＡに含まれる複数の画素を駆動させる駆動信号ＧＬＤＲ，ＳＬＤＲの出力を停止するための制御信号ＩＤＳ（ＩＤＳ［１］乃至ＩＤＳ［ｎ］）、および制御信号ＳＴＢＹ（ＳＴＢＹ［１］乃至ＳＴＢＹ［ｎ］）をローカルドライバ回路ＬＤに出力する機能を有する。画像信号ＤＡＴＡの解像度データは、画像の縦横の画素数を示すデータである。
　制御信号ＳＴＢＹは、アスペクト比データＭＲＥＳＯと、画像信号ＤＡＴＡの解像度データと、が不一致で、画像信号ＤＡＴＡに基づく表示を行わない画素領域ＡＲＡに対応するローカルドライバ回路ＬＤの機能を停止するための信号である。この場合のデータの不一致は、画素アレイＡＬＰのアスペクト比と、縦横の画素数の比と、が一致しない場合をいう。制御信号ＳＴＢＹは、ローカルドライバ回路ＬＤの機能を停止するため、ローカルドライバ回路ＬＤ内のアナログ回路（例えばアンプ回路）への電源電圧の供給を停止し、ローカルドライバ回路ＬＤをスタンバイ状態とするための信号である。
　制御信号ＩＤＳは、画像信号ＤＡＴＡに基づく表示の更新がない画素領域ＡＲＡに対応するローカルドライバ回路ＬＤにおいて、画像信号ＤＡＴＡの更新を停止する、あるいは更新頻度を低減するための信号である。制御信号ＩＤＳは、連続するフレーム期間における画像信号ＤＡＴＡが同じ場合にクロックゲーティングを行い、あるいはクロック信号の周波数を変化させ、画像信号ＤＡＴＡの更新を停止あるいは更新頻度を低減する信号である。
　複数のローカルドライバ回路ＬＤのそれぞれは、複数の画素領域ＡＲＡに含まれる画素を駆動する機能を有する。つまり、例えば、複数のローカルドライバ回路ＬＤのそれぞれは、ソースドライバ回路と、ゲートドライバ回路と、を有する。ローカルドライバ回路ＬＤが複数あるため、ローカルドライバ回路ＬＤ毎に、駆動させる画素領域ＡＲＡを選択的に制御することができる。ローカルドライバ回路ＬＤは、画像信号ＤＡＴＡ［１］乃至ＤＡＴＡ［ｎ］、制御信号ＩＤＳ［１］乃至ＩＤＳ［ｎ］、制御信号ＳＴＢＹ［１］乃至ＳＴＢＹ［ｎ］、および制御信号ＥＮ［１］乃至ＥＮ［ｎ］に応じて、対応する画素領域ＡＲＡに含まれる複数の画素を駆動させる駆動信号ＧＬＤＲ，ＳＬＤＲを出力する。
　画素アレイＡＬＰは、複数の画素領域ＡＲＡを有する。図１では、一例として、画素領域ＡＲＡ［１］乃至ＡＲＡ［ｎ］を図示している。画素領域ＡＲＡはそれぞれ、ゲート線および信号線に接続された画素ＰＩＸを有する。
　本実施の形態で説明した表示装置１００は、画素アレイＡＬＰを複数の画素領域ＡＲＡに分けて、それぞれの画素領域ＡＲＡを、対応するローカルドライバ回路ＬＤによって並列に駆動させることができる。表示装置１００の表示部の画像の一部を書き換える場合、必要なローカルドライバ回路ＬＤのみを駆動させて、当該画像の一部を表示している画素領域ＡＲＡに含まれる画素を駆動することができる。この場合、必要な画素領域ＡＲＡに含まれる画素のみが駆動し、駆動の必要のない画素領域ＡＲＡに対応するローカルドライバ回路ＬＤは休止状態となるため、消費電力を低くすることができる。なお休止状態としては、制御信号ＩＤＳに基づくクロック信号による周波数の制御、あるいは制御信号ＳＴＢＹに基づくアナログ回路への電源電圧の供給の制御、がなされる状態がある。
　図２Ａ、図２Ｂでは、図１で示す、制御信号ＳＴＢＹおよび制御信号ＩＤＳについて説明する。制御信号ＳＴＢＹは、ローカルドライバ回路ＬＤが有する増幅回路などのアンプ回路に供給する電圧をＬレベルにすることで、ローカルドライバ回路ＬＤの機能を停止する。制御信号ＩＤＳは、ローカルドライバ回路ＬＤが有する画像信号ＤＡＴＡを保持するソースレジスタのデータ更新を停止することで、画像信号ＤＡＴＡの更新を停止する。
　図２Ａでは、アンプ回路に供給する電圧を電圧ＶＡＭＰとし、電圧ＶＡＭＰをＬレベルにしてローカルドライバ回路ＬＤの機能を停止する場合のタイミングチャートを図示している。
　図２Ａの時刻Ｔ０１では、ローカルドライバ回路ＬＤの機能を停止するために、制御信号ＳＴＢＹおよび制御信号ＩＤＳをＨレベルにする。つまり、クロックゲーティングを行うとともに、電源電圧の供給を停止し、ローカルドライバ回路ＬＤをスタンバイ状態とする動作を行う。ローカルドライバ回路ＬＤが有するアンプ回路において電圧ＶＡＭＰは低下していき、Ｌレベルとなる。ローカルドライバ回路ＬＤにおいて、アンプ回路は非動作となる。図２Ａに図示するように、アンプ回路に供給される電圧ＶＡＭＰの変化は緩やかであるため、長時間にわたってローカルドライバ回路ＬＤの機能を停止する場合に低消費電力化への寄与が有効となる。逆に短時間にローカルドライバ回路ＬＤの機能を停止する場合は、電圧ＶＡＭＰの変化の時間を考慮する必要がある。
　図２Ａの時刻Ｔ０２では、ローカルドライバ回路ＬＤの機能を復帰するために、制御信号ＳＴＢＹをＬレベルにする。電圧ＶＡＭＰは上昇していき、Ｈレベルとなる。図２Ａの時刻Ｔ０３では、ローカルドライバ回路ＬＤによる画像信号ＤＡＴＡの更新を再開するために、制御信号ＩＤＳをＬレベルにする。
　図２Ｂでは、電圧ＶＡＭＰをＨレベルにしてローカルドライバ回路ＬＤによる画像信号ＤＡＴＡの更新を停止する場合のタイミングチャートを図示している。
　図２Ｂの時刻Ｔ０１では、ローカルドライバ回路ＬＤによる画像信号ＤＡＴＡの更新を停止するために、制御信号ＩＤＳをＨレベルにする。つまり、クロックゲーティングを行う。このとき、電圧ＶＡＭＰは低下せずＨレベルのままとなる。そのためローカルドライバ回路ＬＤにおいて、アンプ回路は動作し続ける。クロック信号を停止する分、低消費電力化を図ることができる。
　図２Ｂの時刻Ｔ０２では、ローカルドライバ回路ＬＤによる画像信号ＤＡＴＡの更新の機能を復帰するために、制御信号ＩＤＳをＬレベルにする。
　図３Ａでは、図１で示す、ローカルドライバ回路ＬＤの一例について説明する。ローカルドライバ回路ＬＤは、一例として、インターフェース回路ＩＦ、ソースロジック回路ＳＬＯ、ソースドライバ回路ＳＤ、ゲートドライバ回路ＧＤ、およびゲートレベルシフタ回路ＧＤＬＳを有する。
　インターフェース回路ＩＦは、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）などの通信回路である。ソースロジック回路ＳＬＯは、画像信号ＤＡＴＡを保持するためのレジスタを有する。ソースロジック回路ＳＬＯは、上述した制御信号ＩＤＳによって、画像信号ＤＡＴＡを更新するためのロジック回路の機能を停止することができる。ゲートドライバ回路ＧＤは、ゲート線に出力するパルス信号を生成するための回路であり、ゲートレベルシフタ回路ＧＤＬＳは、ゲートドライバ回路ＧＤで生成されたパルス信号を増幅して駆動信号ＧＬＤＲを出力する回路である。
　ソースドライバ回路ＳＤは、上述した制御信号ＳＴＢＹによって、ローカルドライバ回路ＬＤの機能を停止することができる。ソースドライバ回路ＳＤは、一例として、図３Ｂに図示する、ラッチ回路ＬＡＴ、ソースレベルシフタ回路ＳＤＬＳ、パストランジスタロジック回路ＰＴＬ、アンプ回路ＡＭＰ、およびデマルチプレクサ回路ＤＭＸを有する。
　ラッチ回路ＬＡＴは、ソースロジック回路ＳＬＯが出力する画像信号ＤＡＴＡを保持する機能を有する。ソースレベルシフタ回路ＳＤＬＳは、画像信号ＤＡＴＡを増幅して出力する回路である。パストランジスタロジック回路ＰＴＬは、画像信号ＤＡＴＡに応じた電圧を生成する回路である。アンプ回路ＡＭＰは、図２Ａ等で説明した電圧ＶＡＭＰに応じて機能を停止するか否かが制御される。デマルチプレクサ回路ＤＭＸは、画像信号ＤＡＴＡに応じた電圧を駆動信号ＳＬＤＲとして出力する回路である。
　図４Ａ、図４Ｂでは、上述した表示装置１００を備えた表示モジュールについて説明する。
　図４Ａに、表示モジュール１００Ｍの斜視図を示す。表示モジュール１００Ｍは、表示装置１００と、ＦＰＣ１２９０と、を有する。
　表示モジュール１００Ｍは、基板ＦＳ及び基板ＢＳを有する。表示モジュール１００Ｍは、表示部として機能する画素アレイＡＬＰを有する。画素アレイＡＬＰは、表示モジュール１００Ｍにおける画像を表示する領域である。
　図４Ｂに、基板ＢＳ側に設けられる構成を模式的に示した斜視図を示している。基板ＢＳ上には、画素層ＰＸＡＬと、配線層ＬＩＮＬと、回路層ＳＩＣＬと、が設けられる。配線層ＬＩＮＬは、回路層ＳＩＣＬ上に設けられ、画素層ＰＸＡＬは、配線層ＬＩＮＬ上に設けられている。画素層ＰＸＡＬは、駆動回路領域ＤＲＶと、後述する領域ＬＩＡと、を含む領域に重畳している。
　回路層ＳＩＣＬは、基板ＢＳと、駆動回路領域ＤＲＶと、領域ＬＩＡと、を有する。
　基板ＢＳとしては、例えば、シリコン又はゲルマニウムを材料とした半導体基板（例えば、単結晶基板）を用いることができる。また、基板ＢＳとしては、半導体基板以外としては、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどを用いることができる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル樹脂等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ樹脂、無機蒸着フィルム、又は紙類などがある。なお、表示装置１００の作製工程において熱処理が含まれている場合、基板ＢＳとしては、熱に対して耐性の高い材料を選択することが好ましい。また基板ＦＳとしては、透光性を有する基板であればよく、ガラス基板、石英基板、透光性を有するフィルムなどを用いることができる。
　なお、本実施の形態では、基板ＢＳは、シリコンなどを材料として有する半導体基板として説明する。そのため、駆動回路領域に含まれるトランジスタは、チャネル形成領域にシリコンを有するトランジスタ（以後、Ｓｉトランジスタと呼称する）とすることができる。
　駆動回路領域ＤＲＶ、及び領域ＬＩＡは、基板ＢＳ上に設けられている。
　駆動回路領域ＤＲＶは、一例として、後述する画素層ＰＸＡＬに含まれる画素を駆動させるためのローカルドライバ回路ＬＤを有する。
　領域ＬＩＡには、一例として、配線が設けられている。また、領域ＬＩＡに含まれている配線は、配線層ＬＩＮＬに含まれる配線と電気的に接続されていてもよい。また、このとき、表示装置１００は、領域ＬＩＡに含まれる配線と配線層ＬＩＮＬに含まれる配線とにより、駆動回路領域ＤＲＶに含まれる回路と、画素層ＰＸＡＬに含まれる回路と、が電気的に接続される構成としてもよい。また、表示装置１００は、駆動回路領域ＤＲＶに含まれる回路と、領域ＬＩＡに含まれる配線、又は回路と、の間が配線層ＬＩＮＬに含まれる配線を介して電気的に接続される構成としてもよい。
　また、領域ＬＩＡには、一例として、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などの機能回路が含まれていてもよい。また、表示装置１００にタッチパネルが含まれている場合には、領域ＬＩＡには、当該タッチパネルに含まれるタッチセンサを制御するセンサコントローラが含まれていてもよい。また、表示装置１００の表示素子として有機ＥＬが用いられた発光デバイスが適用されている場合、ＥＬ補正回路が含まれていてもよい。また、表示装置１００の表示素子として液晶素子が適用されている場合、ガンマ補正回路が含まれていてもよい。
　配線層ＬＩＮＬは、回路層ＳＩＣＬ上に設けられている。
　配線層ＬＩＮＬは、一例として、配線が設けられている。また、配線層ＬＩＮＬに含まれている配線は、例えば、下方に設けられる駆動回路領域ＤＲＶに含まれる駆動回路と、上方に設けられる画素層ＰＸＡＬに含まれる回路と、を電気的に接続する配線として機能する。
　画素層ＰＸＡＬは、一例として、図１で説明した画素アレイＡＬＰを構成する複数の画素領域ＡＲＡを有する。各画素領域ＡＲＡは、複数の画素ＰＩＸを有する。また、複数の画素ＰＩＸは、画素層ＰＸＡＬにおいて、マトリクス状に配置されていてもよい。
　また、複数の画素ＰＩＸのそれぞれは、一又は複数の色を表現することができる。特に、複数の色としては、例えば、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の三色とすることができる。又は、複数の色としては、例えば、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）に、更に、シアン、マゼンタ、黄、及び白から選ばれた少なくとも一の色としてもよい。なお、異なる色を表現する画素のそれぞれを副画素と呼び、複数の異なる色の副画素によって白色を表現する場合、その複数の副画素をまとめて画素と呼ぶ場合がある。本明細書等では、便宜上、副画素を画素と呼称して、説明する。
　画素ＰＩＸは、異なる色を表現する画素をストライプ配列で配置してもよい。また、デルタ配列、ペンタイル配列など様々な配列方法を適用することができる。
　表示モジュール１００Ｍは、画素層ＰＸＡＬの下側に駆動回路領域ＤＲＶが積層された構成とすることができる。画素ＰＩＸは、高密度に配置することが可能で、表示部の精細度を極めて高くすることができる。
　このような表示モジュール１００Ｍは、極めて高精細であることから、ヘッドマウントディスプレイなどのＶＲ向け機器、またはメガネ型のＡＲ向け機器に好適に用いることができる。例えば、レンズを通して表示モジュール１００Ｍの表示部を視認する構成の場合であっても、表示モジュール１００Ｍは極めて高精細な表示装置１００を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。また、表示モジュール１００Ｍはこれに限られず、比較的小型の表示部を有する電子機器に好適に用いることができる。例えば腕時計などの装着型の電子機器の表示部に好適に用いることができる。
　図５では、上述した表示装置１００における、制御信号ＳＴＢＹによるローカルドライバ回路ＬＤの制御について、フローチャートを用いて説明する。
　まず表示装置１００では、ステップＳ０１として、画素アレイＡＬＰのアスペクト比データＭＲＥＳＯの取得を行う。表示装置１００において、記憶部ＭＥＭに記憶されたアスペクト比データＭＲＥＳＯは、制御回路部ＣＮＰに読み出される。
　次いで表示装置１００では、ステップＳ０２として、画像信号ＤＡＴＡの解像度データの取得を行う。表示装置１００において、画像信号ＤＡＴＡの解像度データは、制御回路部ＣＮＰに読み出される。
　次いで表示装置１００では、ステップＳ０３として、画素アレイＡＬＰのアスペクト比データＭＲＥＳＯと画像信号ＤＡＴＡの解像度データとの比較を行う。当該比較は、画像信号ＤＡＴＡの解像度データを表示装置１００で表示する場合、画像信号ＤＡＴＡの解像度データとアスペクト比が異なるか否かを判定するものである。
　次いで表示装置１００では、ステップＳ０４として、画素アレイＡＬＰのアスペクト比データＭＲＥＳＯと画像信号ＤＡＴＡの解像度データとの比較によって、両者が一致するか否かの判断を行う。
　たとえば画像信号ＤＡＴＡの解像度データがＶＧＡ（６４０×４８０）であれば、４：３のアスペクト比であり、当該アスペクト比が画素アレイＡＬＰのアスペクト比データＭＲＥＳＯ（例えば４：３）と一致するか否かを判断する（例えば図６Ａ参照）。あるいは画像信号ＤＡＴＡの解像度データが日本のハイビジョン企画ＨＤＴＶ（１９２０×１０８０）であれば、１６：９のアスペクト比であり、当該アスペクト比が画素アレイＡＬＰのアスペクト比データＭＲＥＳＯ（例えば４：３）と一致するか否かを判断する（例えば図６Ｂ参照）。前者の場合、画素アレイＡＬＰのアスペクト比データＭＲＥＳＯと画像信号ＤＡＴＡの解像度データとの比較によって、両者が一致し、後者の場合、一致しないことになる。
　ステップＳ０４で一致する場合は、ステップＳ０５において、制御回路部ＣＮＰにより各ローカルドライバ回路ＬＤに、画像信号ＤＡＴＡに基づく表示を行うための制御信号等を出力する。図６Ａで示す例の場合、アスペクト比が一致するため、図６Ｃに図示するように、拡大して表示を行うこととなる。
　ステップＳ０４で一致しない場合は、ステップＳ０６において、機能を停止できるローカルドライバ回路ＬＤがあるか否かの判断を行う。例えば図６Ｂで示す例の場合、アスペクト比が一致しないため、図６Ｄに図示する画素アレイＡＬＰにおいて、領域ＥＲＡが機能停止可能となる。この場合、領域ＥＲＡに対応する画素領域ＡＲＡおよびローカルドライバ回路ＬＤがあるか否かを判断する。領域ＥＲＡが小さく、対応する画素領域ＡＲＡおよびローカルドライバ回路ＬＤの機能停止が不可の場合、ステップＳ０５と同様に、制御回路部ＣＮＰにより各ローカルドライバ回路ＬＤに、画像信号ＤＡＴＡに基づく表示を行うための制御信号等を出力する。
　ステップＳ０７では、ステップＳ０６で、領域ＥＲＡに対応する画素領域ＡＲＡおよびローカルドライバ回路ＬＤの機能停止可能の場合、当該ローカルドライバ回路ＬＤに対し、制御信号ＳＴＢＹを出力する。そのため、当該ローカルドライバ回路ＬＤに対応する画素領域ＡＲＡは、画像信号ＤＡＴＡに基づく表示が行われない領域とすることができる。
　ステップＳ０８では、ステップＳ０７で制御信号ＳＴＢＹを出力したローカルドライバ回路ＬＤ以外のローカルドライバ回路ＬＤに対して、画像信号ＤＡＴＡに基づく表示を行うための制御信号等を出力する。図６Ｂで示す例の場合、アスペクト比が一致しないため、図６Ｄに図示するように、画素アレイＡＬＰの上下が領域ＥＲＡとなるが、対応するローカルドライバ回路ＬＤの機能を停止しているため、低消費電力化が図られることとなる。
　ステップＳ０５およびステップＳ０８にて、画像信号ＤＡＴＡおよび制御信号、または制御信号ＳＴＢＹが各ローカルドライバ回路ＬＤに与えられることで、各画素領域ＡＲＡで表示を行うことができる（ステップＳ０９）。
　本実施の形態で説明した表示装置１００を構成することにより、表示装置１００の画素アレイＡＬＰを複数の画素領域ＡＲＡに分けて、それぞれの画素領域ＡＲＡを、対応するローカルドライバ回路ＬＤによって並列に駆動させることができる。表示装置１００の表示部の画像の一部を書き換える場合、必要なローカルドライバ回路ＬＤのみを駆動させて、当該画像の一部を表示している画素領域ＡＲＡに含まれる画素を駆動することができる。つまり、表示装置１００の表示部の画素領域ＡＲＡのそれぞれに含まれる画素を独立に駆動させることができる。また、この場合、必要な画素領域ＡＲＡに含まれる画素のみが駆動し、駆動の必要のない画素領域ＡＲＡに対応するローカルドライバ回路ＬＤは休止状態となるため、消費電力を低くすることができる。また、表示装置１００の画素アレイＡＬＰを複数の画素領域ＡＲＡに分けて、それぞれの画素領域ＡＲＡを、各ローカルドライバ回路ＬＤによって並列かつ独立に駆動させることができるため、表示装置１００の表示部に表示された画像の書き換えに必要な時間（例えば、１フレームあたりの時間）を短くすることができる。また、画素アレイＡＬＰを分割して、それぞれを対応するローカルドライバ回路ＬＤによって駆動させることで、分割した単位（１つの画素領域ＡＲＡ）では駆動する負荷が小さくなるので、動作速度を速くしやすく、電力を小さくしやすくなる。また、画素アレイＡＬＰを分割することで、分割した単位（１つの画素領域ＡＲＡ）同士で、同じタイミングで駆動させることができるため、画素アレイＡＬＰを分割しない場合と比較すると、１フレーム内の画像の書き込み時間を長く設定することができる。例えば、画素アレイＡＬＰに延設される複数のゲート配線を４分割するように画素アレイＡＬＰを分割することで、画像の書き込み時間を、理想的には、画素アレイＡＬＰを分割しない場合の１／４倍、又はその近傍の時間とすることができ、残りの時間（画素アレイＡＬＰを分割しない場合の３／４倍、又はその近傍の時間）を書き込み時間に充てることができる。そのため、画像の書き込み時間を長くすることができる。
（実施の形態２）
　本実施の形態では、上記実施の形態１で説明した表示装置１００について説明する。
　図７は、表示装置１００の断面模式図である。表示装置１００は、画素層ＰＸＡＬと、配線層ＬＩＮＬと、回路層ＳＩＣＬと、を有する。図７に示す各構成は、図３で説明した各構成に対応する。
　配線層ＬＩＮＬは、回路層ＳＩＣＬ上に設けられ、画素層ＰＸＡＬは、配線層ＬＩＮＬ上に設けられている。なお、画素層ＰＸＡＬは、駆動回路領域ＤＲＶと、後述する領域ＬＩＡと、を含む領域に重畳している。
　回路層ＳＩＣＬは、基板ＢＳと、駆動回路領域ＤＲＶと、領域ＬＩＡと、を有する。
　図８Ａは、表示装置１００の上面図の一例であって、回路層ＳＩＣＬのみを示している。図８Ａに示す表示装置１００は、一例として、駆動回路領域ＤＲＶが領域ＬＩＡによって囲まれている構成となっている。
　図８Ａにおいて、駆動回路領域ＤＲＶは、一例として、複数のローカルドライバ回路ＬＤと、コントローラＣＯＮと、電圧生成回路ＰＧと、を有する。
　複数のローカルドライバ回路ＬＤのそれぞれは、一例として、画素層ＰＸＡＬに含まれる画素を駆動する機能を有する。例えば、表示装置１００において、画素層ＰＸＡＬに含まれる画素アレイＡＬＰをｍ行ｎ列（ｍは１以上の整数であって、ｎは１以上の整数である。）の領域に分割した場合を考える。この場合、駆動回路領域ＤＲＶに含まれる複数のローカルドライバ回路の個数は、ｍ×ｎ個となる。
　なお、図８Ａでは、一例として、ローカルドライバ回路ＬＤ［１，１］、ローカルドライバ回路ＬＤ［１，２］、ローカルドライバ回路ＬＤ［２，１］、ローカルドライバ回路ＬＤ［２，２］、ローカルドライバ回路ＬＤ［ｍ−１，１］、ローカルドライバ回路ＬＤ［ｍ−１，２］、ローカルドライバ回路ＬＤ［ｍ，１］、ローカルドライバ回路ＬＤ［ｍ，２］、ローカルドライバ回路ＬＤ［１，ｎ−１］、ローカルドライバ回路ＬＤ［１，ｎ］、ローカルドライバ回路ＬＤ［２，ｎ−１］、ローカルドライバ回路ＬＤ［２，ｎ］、ローカルドライバ回路ＬＤ［ｍ−１，ｎ−１］、ローカルドライバ回路ＬＤ［ｍ−１，ｎ］、ローカルドライバ回路ＬＤ［ｍ，ｎ−１］、及びローカルドライバ回路ＬＤ［ｍ，ｎ］を抜粋して示している。
　また、画素層ＰＸＡＬに含まれる画素アレイＡＬＰをｍ行ｎ列の領域に分割したときの画素領域を図８Ｂに示す。図８Ｂは、表示装置１００の上面図であって、駆動回路領域ＤＲＶと、画素アレイＡＬＰと、のみを図示している。特に、図８Ｂにおいて、駆動回路領域ＤＲＶは実線で示し、画素アレイＡＬＰは破線で示している。図８Ｂに示すとおり、上面視において、駆動回路領域ＤＲＶの位置が、画素アレイＡＬＰの内側に重畳している。また、図８Ｂでは、画素アレイＡＬＰは、一例として、画素領域ＡＲＡ［１，１］乃至画素領域ＡＲＡ［ｍ，ｎ］に分割されている。なお、図８Ｂでは、一例として、画素領域ＡＲＡ［１，１］、画素領域ＡＲＡ［２，１］、画素領域ＡＲＡ［ｍ−１，１］、画素領域ＡＲＡ［ｍ，１］、画素領域ＡＲＡ［１，ｎ］、画素領域ＡＲＡ［２，ｎ］、画素領域ＡＲＡ［ｍ−１，ｎ］、及び画素領域ＡＲＡ［ｍ，ｎ］のそれぞれの符号を抜粋して示している。
　一例としては、画素アレイＡＬＰを３２個の領域に分割したい場合、ｍ＝４、ｎ＝８として、図８Ａ、及び図８Ｂに適用すればよい。ところで、表示装置１００の解像度が８Ｋ４Ｋである場合、画素数は４３２０ピクセル×７６８０ピクセルとなる。また、表示装置１００の副画素が赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色である場合、全ての副画素の数は、４３２０×７６８０×３個となる。ここで、解像度が８Ｋ４Ｋである表示装置１００の画素アレイを３２個の領域に分割した場合、１個の領域あたりの画素数は、１０８０ピクセル×９６０ピクセルとなり、またその表示装置１００の副画素が赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色である場合、１個の領域あたりの副画素の数は、１０８０×９６０×３個となる。
　図８Ｂに示すとおり、一例として、ローカルドライバ回路ＬＤ［１，１］は、画素領域ＡＲＡ［１，１］に含まれる画素を駆動させ、ローカルドライバ回路ＬＤ［２，１］は、画素領域ＡＲＡ［２，１］に含まれる画素を駆動させる。また、ローカルドライバ回路ＬＤ［ｍ−１，１］は、画素領域ＡＲＡ［ｍ−１，１］に含まれる画素を駆動させ、ローカルドライバ回路ＬＤ［ｍ，１］は、画素領域ＡＲＡ［ｍ，１］に含まれる画素を駆動させる。また、ローカルドライバ回路ＬＤ［１，ｎ］は、画素領域ＡＲＡ［１，ｎ］に含まれる画素を駆動させ、ローカルドライバ回路ＬＤ［２，ｎ］は、画素領域ＡＲＡ［２，ｎ］に含まれる画素を駆動させる。また、ローカルドライバ回路ＬＤ［ｍ−１，ｎ］は、画素領域ＡＲＡ［ｍ−１，ｎ］に含まれる画素を駆動させ、ローカルドライバ回路ＬＤ［ｍ，ｎ］は、画素領域ＡＲＡ［ｍ，ｎ］に含まれる画素を駆動させる。つまり、図８Ｂには図示しないが、ｉ行ｊ列（ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である）に位置するローカルドライバ回路ＬＤ［ｉ，ｊ］は、画素領域ＡＲＡ［ｉ，ｊ］に含まれる画素を駆動させる。なお、図８Ｂでは、一例として、画素領域ＡＲＡと、その画素領域ＡＲＡに含まれる画素を駆動させるローカルドライバ回路ＬＤと、の対応関係を太い矢印で図示している。
　図８Ｂに示すとおり、上面視において、駆動回路領域ＤＲＶの位置が、画素アレイＡＬＰの内側に重畳している場合、画素領域ＡＲＡの画素と、ローカルドライバ回路ＬＤと、を電気的に接続する配線（例えば、ソース配線、ゲート配線、定電圧線など）は、一例として、図９Ａに示すとおりに設けられる。つまり、本発明の表示装置は、ローカルドライバ回路ＬＤと、ローカルドライバ回路ＬＤに対応する画素領域ＡＲＡと、を電気的に接続する配線が配線層ＬＩＮＬで引き回される構成となっている。
　なお、図９Ａにおいて、配線群ＧＬＳ［１，１］は、一例として、画素領域ＡＲＡ［１，１］に含まれる複数の画素と、ローカルドライバ回路ＬＤ［１，１］に含まれるゲートドライバ回路と、を電気的に接続する複数のゲート配線として機能する。また、配線群ＳＬＳ［１，１］は、一例として、画素領域ＡＲＡ［１，１］に含まれる複数の画素と、ローカルドライバ回路ＬＤ［１，１］に含まれるソースドライバ回路と、を電気的に接続する複数のソース配線として機能する。また、配線群ＧＬＳ［２，１］は、一例として、画素領域ＡＲＡ［２，１］に含まれる複数の画素と、ローカルドライバ回路ＬＤ［２，１］に含まれるゲートドライバ回路と、を電気的に接続する複数のゲート配線として機能する。また、配線群ＳＬＳ［１，２］は、一例として、画素領域ＡＲＡ［１，２］に含まれる複数の画素と、ローカルドライバ回路ＬＤ［１，２］に含まれるソースドライバ回路と、を電気的に接続する複数のソース配線として機能する。
　図９Ａにおいて、画素領域ＡＲＡ［１，１］乃至画素領域ＡＲＡ［ｍ，ｎ］のそれぞれが、一例として、ｓ行ｔ列（ｓは１以上の整数は、ｔは１以上の整数とする）のマトリクス状に配置された複数の画素を有する場合を考える。このとき、配線群ＧＬＳ［１，１］、及び配線群ＧＬＳ［２，１］のそれぞれは、一例として、ｓ本のゲート配線を有することとなり、配線群ＳＬＳ［１，１］、及び配線群ＳＬＳ［１，２］のそれぞれは、一例として、ｔ本のソース配線を有することとなる。なお、図９Ａでは、配線群ＧＬＳ［１，１］に含まれる配線として、配線ＧＬ［１，１］＿１、配線ＧＬ［１，１］＿２、及び配線ＧＬ［１，１］＿ｓを抜粋して図示し、配線群ＧＬＳ［２，１］に含まれる配線として、配線ＧＬ［２，１］＿１、配線ＧＬ［２，１］＿２、及び配線ＧＬ［２，１］＿ｓを抜粋して図示し、配線群ＳＬＳ［１，１］に含まれる配線として、配線ＳＬ［１，１］＿１、配線ＳＬ［１，１］＿２、及び配線ＳＬ［１，１］＿ｔを抜粋して図示し、配線群ＳＬＳ［１，２］に含まれる配線として、配線ＳＬ［１，２］＿１、配線ＳＬ［１，２］＿２、及び配線ＳＬ［１，２］＿ｔを抜粋して図示している。
　また、図示していないが、配線層ＬＩＮＬには、ゲート配線、及びソース配線以外の配線が設けられていてもよい。例えば、配線層ＬＩＮＬには、回路層ＳＩＣＬに含まれる電圧生成回路ＰＧから、画素アレイＡＬＰに含まれる画素に定電圧を与えるための配線が設けられていてもよい。
　なお、配線層ＬＩＮＬは、複数の層を有する構成としてもよい。具体的には、例えば、図９Ｂに示すとおり、配線層ＬＩＮＬは、異なる配線が重畳されている構成としてもよい。
　図９Ｂには、一例として、回路層ＳＩＣＬと、配線層ＬＩＮＬと、画素層ＰＸＡＬと、が積層された断面図が示されている。なお、図９Ｂの画素層ＰＸＡＬでは、画素領域ＡＲＡ［１，１］、画素領域ＡＲＡ［２，２］、及び画素領域ＡＲＡ［３，３］のみを図示しており、それぞれをブロック図として示している。また、図９Ｂには、回路層ＳＩＣＬに、ローカルドライバ回路ＬＤ［１，１］と、ローカルドライバ回路ＬＤ［２，２］と、が図示されており、ローカルドライバ回路ＬＤ［１，１］と、ローカルドライバ回路ＬＤ［２，２］と、のそれぞれにはトランジスタ３００が含まれている。
　図９Ｂにおいて、ローカルドライバ回路ＬＤ［１，１］のトランジスタ３００のソース又はドレインの一方は、配線ＧＬ［１，１］＿１（配線ＳＬ［１，１］＿１）を介して、画素領域ＡＲＡ［１，１］に電気的に接続されている。また、ローカルドライバ回路ＬＤ［２，２］のトランジスタ３００のソース又はドレインの一方は、配線ＧＬ［２，２］＿１（配線ＳＬ［２，２］＿１）を介して、画素領域ＡＲＡ［２，２］に電気的に接続されている。また、図９Ｂには、画素領域ＡＲＡ［３，３］と配線ＧＬ［３，３］＿１（配線ＳＬ［３，３］＿１）とが電気的に接続されている構成が示されている。
　例えば、設計時において、ローカルドライバ回路ＬＤと、ローカルドライバ回路ＬＤに対応する画素領域ＡＲＡと、を電気的に接続する配線の位置関係によっては、配線同士が重なってしまう場合がある。この場合、図９Ｂに示すとおり、重なってしまう配線をそれぞれ異なる層に設けることにより、異なる配線同士で物理的に接触することなく、ローカルドライバ回路ＬＤと、ローカルドライバ回路ＬＤに対応する画素領域ＡＲＡと、を電気的に接続することができる。例えば、図９Ｂでは、画素領域ＡＲＡ［１，１］とローカルドライバ回路ＬＤ［１，１］とを電気的に接続する配線と、画素領域ＡＲＡ［２，２］とローカルドライバ回路ＬＤ［２，２］とを電気的に接続する配線と、が互いに物理的に接触しないように引き回されている構成を示している。また、例えば、図９Ｂでは、画素領域ＡＲＡ［２，２］とローカルドライバ回路ＬＤ［２，２］とを電気的に接続する配線と、画素領域ＡＲＡ［３，３］に電気的に接続されている配線と、が互いに物理的に接触しないように引き回されている構成を示している。
　また、信号の遅延を抑制するために、及び／又は寄生抵抗などによる消費電力の増加を抑制するために、ローカルドライバ回路ＬＤから画素領域ＡＲＡの画素へ信号を送信するための配線（ゲート配線、ソース配線など）は、短いことが好ましい。このため、表示装置１００における、ローカルドライバ回路ＬＤと画素領域ＡＲＡとを電気的に接続する配線は、短くなるように設計されることが好ましい。そのための設計としては、一例として、画素領域ＡＲＡ毎に、画素領域ＡＲＡと配線層ＬＩＮＬとの間の配線のコンタクト部を最適な位置に設計することが挙げられる。
　また、図９Ａ、及び図９Ｂでは、回路層ＳＩＣＬの駆動回路領域ＤＲＶと画素層ＰＸＡＬの画素領域ＡＲＡとの間を、配線層ＬＩＮＬの配線を介して、電気的に接続する構成について説明したが、本発明の一態様の表示装置は、回路層ＳＩＣＬの駆動回路領域ＤＲＶと画素層ＰＸＡＬの画素領域ＡＲＡとの間が、配線層ＬＩＮＬの配線に加えて更に領域ＬＩＡの配線を介して電気的に接続される構成としてもよい。
　例えば、図１０Ａに示すとおり、表示装置１００に含まれる、ローカルドライバ回路ＬＤ［１，１］と画素領域ＡＲＡ［１，１］との間に電気的に接続される配線ＧＬ［１，１］＿１（配線ＳＬ［１，１］＿１）は、トランジスタ３００のソース又はドレインの一方から、配線層ＬＩＮＬの配線、領域ＬＩＡに含まれる配線（太い点線で描かれた配線）、再び配線層ＬＩＮＬの配線の順に、画素領域ＡＲＡ［１，１］に電気的に接続する配線としてもよい。また、このときの表示装置１００の断面図を図１０Ｂに示す。図１０Ｂの表示装置１００は、一例として、駆動回路領域ＤＲＶのローカルドライバ回路ＬＤ［１，１］と画素領域ＡＲＡ［１，１］との間に電気的に接続される配線ＧＬ［１，１］＿１（配線ＳＬ［１，１］＿１）の経路として、回路層ＳＩＣＬの領域ＬＩＡにおいて、基板ＢＳ上に設けられている低抵抗領域３１４ｃを介した構成となっている。なお、基板ＢＳがシリコンを材料とする半導体基板とする場合、導電性を付与する元素をドープすることにより、低抵抗領域３１４ｃを形成することができる。
　また、例えば、図１１Ａに示すとおり、表示装置１００に含まれる、ローカルドライバ回路ＬＤ［１，１］と画素領域ＡＲＡ［１，１］との間に電気的に接続される配線ＧＬ［１，１］＿１（配線ＳＬ［１，１］＿１）は、トランジスタ３００のソース又はドレインの一方から、領域ＬＩＡに含まれる配線（太い点線で描かれた配線）、配線層ＬＩＮＬの配線の順に、画素領域ＡＲＡ［１，１］に電気的に接続する配線としてもよい。また、このときの表示装置１００の断面図を図１１Ｂに示す。図１１Ｂの表示装置１００は、一例として、トランジスタ３００のソース又はドレインの一方が領域ＬＩＡの内側まで形成された低抵抗領域３１４ｃを有し、表示装置１００は、低抵抗領域３１４ｃ、配線層ＬＩＮＬに含まれる配線などによって、駆動回路領域ＤＲＶのローカルドライバ回路ＬＤ［１，１］と画素領域ＡＲＡ［１，１］との間を電気的に接続する構成となっている。
　ここで、画素領域ＡＲＡと配線層ＬＩＮＬとの間の配線のコンタクト部の位置について説明する。図１２Ａは、一例として、画素領域ＡＲＡと、画素領域ＡＲＡに含まれている複数の画素ＰＩＸと、が図示された模式図である。なお、複数の画素ＰＩＸは、一例として、画素領域ＡＲＡにおいて、マトリクス状に配置されている。また、図１２Ａには、一例として、それぞれの画素ＰＩＸにはトランジスタＴｒが含まれている構成を示しており、それ以外の回路素子については図示していない。また、図１２Ａの画素領域ＡＲＡには、一例として、Ｘ方向に配線群ＳＬＳ（配線ＳＬ＿１、配線ＳＬ＿２、配線ＳＬ＿３）が延設されている。なお、図１２Ａでは、配線群ＳＬＳに含まれている配線を３本図示しているが、当該配線は１本又は２本としてもよいし、４本以上としてもよい。また、配線群ＧＬＳなどについては図示していない。また、本明細書等において、Ｘ方向を行方向と言い換える場合があり、また、Ｙ方向を列方向と言い換える場合がある。
　図１２Ａにおいて、画素領域ＡＲＡと配線層ＬＩＮＬとの間の配線のコンタクト部の位置としては、例えば、画素アレイＡＬＰの端部に設けられている。なお、図１２Ａでは、画素領域ＡＲＡと配線層ＬＩＮＬとの間の配線のコンタクト部をコンタクト部ＣＮＴとしている。この場合、ローカルドライバ回路ＬＤの位置は、画素領域ＡＲＡに対して、正のＸ方向に位置することが好ましい。逆に、ローカルドライバ回路ＬＤの位置が、画素領域ＡＲＡに対して、負のＸ方向に位置する場合、画素領域ＡＲＡと画素領域ＡＲＡに対応するローカルドライバ回路ＬＤとの間の配線の長さが長くなるため、信号の遅延が起こりやすくなること、及び／又は寄生抵抗などによる消費電力が増加すること、などが起こる場合がある。
　また、画素領域ＡＲＡと配線層ＬＩＮＬとの間の配線のコンタクト部の位置としては、例えば、図１２Ｂに示すとおり、画素ＰＩＸの内側に含まれるように設けてもよい。この場合、ローカルドライバ回路ＬＤの位置は、画素領域ＡＲＡに対して、正、又は負のＹ方向に位置することが好ましい。なお、図１２Ｂでは、それぞれのコンタクト部ＣＮＴは、配線群ＳＬＳに含まれるそれぞれの配線において異なる列の画素ＰＩＸの内部に設けているが、コンタクト部ＣＮＴは、配線群ＳＬＳに含まれるそれぞれの配線において同じ列の画素ＰＩＸの内部に設けてもよい。
　また、図１２Ｂは、画素ＰＩＸの内部にコンタクト部ＣＮＴを設けた例を示したが、コンタクト部ＣＮＴは、図１２Ｃに示すとおり、画素ＰＩＸの外側（隣り合う画素ＰＩＸの間）に設けられていてもよい。
　なお、本明細書等において、画素ＰＩＸの内部とは、一例として、画素ＰＩＸに含まれる発光デバイス（後述する発光デバイス１５０ａ乃至発光デバイス１５０ｃ）の発光領域に重畳する領域とすることができ、画素ＰＩＸの外側とは、当該領域の外側とすることができる。また、画素ＰＩＸの内部とは、一例として、画素ＰＩＸに含まれるＥＬ層（後述するＥＬ層１４１ａ乃至ＥＬ層１４１ｃ）に重畳する領域とすることができ、画素ＰＩＸの外側とは、当該領域の外側とすることができる。また、画素ＰＩＸの内部とは、一例として、画素ＰＩＸに含まれる、下部電極に達する絶縁体の開口部（後述する導電体１２１ａ層乃至導電体１２１ｃに達する絶縁体１１２の開口部）に重畳する領域とすることができ、画素ＰＩＸの外側とは、当該領域の外側とすることができる。また、画素ＰＩＸの内部とは、一例として、画素ＰＩＸに含まれる下部電極（後述する導電体１２１ａ乃至導電体１２１ｃ）に重畳する領域とすることができ、画素ＰＩＸの外側とは、当該領域の外側とすることができる。
　また、本明細書等において、画素ＰＩＸの内部と外部との境界は、例えば、画素ＰＩＸの内部に含まれるものとして説明する場合がある。また、状況に応じて、画素ＰＩＸの内部と外部との境界は、画素ＰＩＸの外部に含まれるものとして説明する場合がある。
　また、画素領域ＡＲＡとローカルドライバ回路ＬＤとの位置関係によっては、複数のコンタクト部ＣＮＴのそれぞれの位置は、図１２Ａ乃至図１２Ｃのそれぞれの場合が組み合わさったものとしてもよい。つまり、複数のコンタクト部ＣＮＴのそれぞれの位置は、その一部が画素領域ＡＲＡの端部に位置し、別の一部が画素ＰＩＸの内部に位置し、残りが画素ＰＩＸの外側に位置する構成としてもよい。
　図７、図８Ａ、及び図８Ｂのとおり、表示装置１００を構成することにより、表示装置１００の画素アレイＡＬＰを画素領域ＡＲＡ［１，１］乃至画素領域ＡＲＡ［ｍ，ｎ］に分けて、それぞれの画素領域ＡＲＡを、ローカルドライバ回路ＬＤ［１，１］乃至ローカルドライバ回路ＬＤ［ｍ，ｎ］によって並列に駆動させることができる。
　また、図７、図８Ａ、及び図８Ｂのとおり、ローカルドライバ回路ＬＤを回路層ＳＩＣＬの比較的中央に配置することによって、画像を表示装置１００の表示部に表示する場合において、異なる画素領域ＡＲＡで、それぞれの画素に与えられる当該画像のデータ信号の入力に要する時間の差を小さくすることができる。また、データ信号だけでなく、画素領域ＡＲＡに送信される画素の選択信号などについても、同様に、異なる画素領域ＡＲＡにおける信号の入力に要する時間の差を小さくすることができる。つまり、駆動回路領域ＤＲＶから、各画素領域ＡＲＡに送信される信号の遅延を抑制することができる。
　なお、本発明の一態様の表示装置は、上述した表示装置１００の構成に限定されない。本発明の一態様の表示装置は、状況に応じて、上述した表示装置１００の構成を変更したものとしてもよい。
　例えば、上述した表示装置１００は、回路層ＳＩＣＬに含まれる駆動回路領域ＤＲＶを１個として説明したが、回路層ＳＩＣＬには駆動回路領域ＤＲＶが２個以上含まれていてもよい。図１３Ａの表示装置１００は、表示装置１００の回路層ＳＩＣＬに、駆動回路領域ＤＲＶが２個以上含まれている構成例を示した上面模式図である。
　図１３Ａの表示装置１００は、画素アレイＡＬＰの２行ｎ列の範囲に収められる画素領域ＡＲＡの重畳する領域の一部に駆動回路領域ＤＲＶが設けられている構成となっている。具体的には、図１３Ａの表示装置１００では、画素領域ＡＲＡ［１，１］から画素領域ＡＲＡ［２，ｎ］までの範囲に重畳する領域の一部に駆動回路領域ＤＲＶ［１］が設けられ、画素領域ＡＲＡ［ｍ−１，１］から画素領域ＡＲＡ［ｍ，ｎ］までの範囲に重畳する領域の一部に駆動回路領域ＤＲＶ［ｍ／２］が設けられている。つまり、回路層ＳＩＣＬには、ｍ／２個の駆動回路領域ＤＲＶ（駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｍ／２］）が設けられている。なお、図１３Ａに示す列の数ｍは、偶数としている。
　なお、図１３Ａでは、画素領域ＡＲＡとして、画素領域ＡＲＡ［１，１］と、画素領域ＡＲＡ［２，１］と、画素領域ＡＲＡ［ｍ−１，１］と、画素領域ＡＲＡ［ｍ，１］と、画素領域ＡＲＡ［１，ｎ］と、画素領域ＡＲＡ［２，ｎ］と、画素領域ＡＲＡ［ｍ−１，ｎ］と、画素領域ＡＲＡ［ｍ，ｎ］と、を抜粋して図示している。また、図１３Ａでは、駆動回路領域ＤＲＶとして、駆動回路領域ＤＲＶ［１］と、駆動回路領域ＤＲＶ［ｍ／２］と、を抜粋して図示している。また、図１３Ａでは、ローカルドライバ回路ＬＤとして、ローカルドライバ回路ＬＤ［１，１］と、ローカルドライバ回路ＬＤ［２，１］と、ローカルドライバ回路ＬＤ［１，２］と、ローカルドライバ回路ＬＤ［２，２］と、ローカルドライバ回路ＬＤ［ｍ−１，１］と、ローカルドライバ回路ＬＤ［ｍ，１］と、ローカルドライバ回路ＬＤ［ｍ−１，２］と、ローカルドライバ回路ＬＤ［ｍ，２］と、ローカルドライバ回路ＬＤ［１，ｎ−１］と、ローカルドライバ回路ＬＤ［２，ｎ−１］と、ローカルドライバ回路ＬＤ［１，ｎ］と、ローカルドライバ回路ＬＤ［２，ｎ］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ−１］と、ローカルドライバ回路ＬＤ［ｍ，ｎ−１］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ］と、ローカルドライバ回路ＬＤ［ｍ，ｎ］と、を抜粋して図示している。
　また、図１３Ａの表示装置１００において、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｍ／２］のそれぞれの中央部分に、コントローラＣＯＮ、電圧生成回路ＰＧを図示しているが、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｍ／２］に設けられるコントローラＣＯＮ、電圧生成回路ＰＧの位置、及び形状は特に限定されない。
　なお、図１３Ａの表示装置１００は、画素アレイＡＬＰの２行ｎ列の範囲に収められている複数の画素領域ＡＲＡのそれぞれに含まれている画素を、１個の駆動回路領域ＤＲＶに含まれるローカルドライバ回路ＬＤによって駆動させる構成となっているが、１個の駆動回路領域ＤＲＶに対応する、画素アレイＡＬＰ内の画素領域の範囲は、１行以上ｍ行以下且つｎ列の範囲、又はｍ行且つ１列以上ｎ列以下の範囲としてもよい。具体的には、１個の駆動回路領域ＤＲＶに対応する、画素アレイＡＬＰ内の画素領域の範囲は、例えば、３行ｎ列の範囲としてもよいし、ｍ行２列の範囲としてもよい。
　また、図１３Ａの表示装置１００に記載している行の数を示すｍは偶数としているが、ｍを奇数としてもよい。この場合、図１３Ａの表示装置１００の構成は、一例として、画素アレイＡＬＰの全体を複数の２行ｎ列の範囲と、１つの１行ｎ列の範囲と、に分けて、それぞれの範囲に１個ずつの駆動回路領域ＤＲＶを対応させるように、複数の駆動回路領域ＤＲＶを設ければよい。
　また、図１３Ａの表示装置１００は、画素アレイＡＬＰの２行ｎ列の範囲に収められている複数の画素領域ＡＲＡのそれぞれに含まれている画素を、１個の駆動回路領域ＤＲＶに含まれるローカルドライバ回路ＬＤによって駆動させる構成となっているが、１個の駆動回路領域ＤＲＶに対応する、画素アレイＡＬＰ内の画素領域の範囲は、１行以上ｍ行以下且つ１列以上ｎ列以下の範囲としてもよい。具体的には、例えば、図１３Ｂに示すとおり、画素アレイＡＬＰがｐ×ｑ個の範囲に分けられるように１個の範囲を２行ｉａ列として、１個の範囲に含まれる複数の画素領域ＡＲＡの画素を１個の駆動回路領域ＤＲＶで駆動させてもよい。なお、ここでのｐ、ｑ、ｉａのそれぞれは、ｎ＝ｉａ×ｐ、ｍ＝２×ｑを満たす１以上の整数とする。また、この場合、回路層ＳＩＣＬには、ｐ×ｑ個の駆動回路領域ＤＲＶ（駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｐ×ｑ］）が設けられている。
　なお、図１３Ｂでは、画素領域ＡＲＡとして、画素領域ＡＲＡ［１，１］と、画素領域ＡＲＡ［２，１］と、画素領域ＡＲＡ［ｍ−１，１］と、画素領域ＡＲＡ［ｍ，１］と、画素領域ＡＲＡ［１，ｉａ］と、画素領域ＡＲＡ［２，ｉａ］と、画素領域ＡＲＡ［ｍ−１，ｉａ］と、画素領域ＡＲＡ［ｍ，ｉａ］と、画素領域ＡＲＡ［１，ｎ−ｉａ＋１］と、画素領域ＡＲＡ［２，ｎ−ｉａ＋１］と、画素領域ＡＲＡ［ｍ−１，ｎ−ｉａ＋１］と、画素領域ＡＲＡ［ｍ，ｎ−ｉａ＋１］と、画素領域ＡＲＡ［１，ｎ］と、画素領域ＡＲＡ［２，ｎ］と、画素領域ＡＲＡ［ｍ−１，ｎ］と、画素領域ＡＲＡ［ｍ，ｎ］と、を抜粋して図示している。また、図１３Ｂでは、駆動回路領域ＤＲＶとして、駆動回路領域ＤＲＶ［１］と、駆動回路領域ＤＲＶ［ｐ］と、駆動回路領域ＤＲＶ［ｐ×ｑ−ｐ＋１］と、駆動回路領域ＤＲＶ［ｐ×ｑ］と、を抜粋して図示している。また、図１３Ｂでは、ローカルドライバ回路ＬＤとして、ローカルドライバ回路ＬＤ［１，１］と、ローカルドライバ回路ＬＤ［２，１］と、ローカルドライバ回路ＬＤ［ｍ−１，１］と、ローカルドライバ回路ＬＤ［ｍ，１］と、ローカルドライバ回路ＬＤ［１，ｉａ］と、ローカルドライバ回路ＬＤ［２，ｉａ］と、ローカルドライバ回路ＬＤ［ｍ−１，ｉａ］と、ローカルドライバ回路ＬＤ［ｍ，ｉａ］と、ローカルドライバ回路ＬＤ［１，ｎ−ｉａ＋１］と、ローカルドライバ回路ＬＤ［２，ｎ−ｉａ＋１］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ−ｉａ＋１］と、ローカルドライバ回路ＬＤ［ｍ，ｎ−ｉａ＋１］と、ローカルドライバ回路ＬＤ［１，ｎ］と、ローカルドライバ回路ＬＤ［２，ｎ］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ］と、ローカルドライバ回路ＬＤ［ｍ，ｎ］と、を抜粋して図示している。
　また、図１３Ｂの表示装置１００において、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｐ×ｑ］のそれぞれに、コントローラＣＯＮ、電圧生成回路ＰＧを図示していないが、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｐ×ｑ］のそれぞれはコントローラＣＯＮ、電圧生成回路ＰＧを有していてもよい。また、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｐ×ｑ］に設けられるコントローラＣＯＮ、電圧生成回路ＰＧの位置、及び形状は特に限定されない。
　また、図８Ｂ、図１３Ａ、図１３Ｂなどの表示装置１００は、駆動回路領域ＤＲＶが、画素アレイＡＬＰの画素領域ＡＲＡ［１，１］乃至画素領域ＡＲＡ［ｍ，ｎ］の全てを含む領域の端部に重畳しない構成となっているが、駆動回路領域ＤＲＶの一部の領域が画素アレイＡＬＰの端部の一部に重畳する構成としてもよい。具体的には、例えば、図１４Ａに示すとおり、上面視において、１個の駆動回路領域ＤＲＶが画素アレイＡＬＰの列方向に横断するように、表示装置１００を構成してもよい。このため、画素アレイＡＬＰの画素領域ＡＲＡ［１，１］乃至画素領域ＡＲＡ［ｍ，ｎ］の全てを含む領域の端部の一部が駆動回路領域ＤＲＶに重畳している（図１４Ａに示すとおり、画素アレイＡＬＰの端部の一部が駆動回路領域ＤＲＶの端部の一部に重畳している場合も含む）。
　また、この場合、駆動回路領域ＤＲＶには、図８Ｂに示す駆動回路領域ＤＲＶと同様に、ｍ行ｎ列のマトリクス状に、ローカルドライバ回路ＬＤ［１，１］乃至ローカルドライバ回路ＬＤ［ｍ，ｎ］が配置されている。
　なお、図１４Ａでは、画素領域ＡＲＡとして、画素領域ＡＲＡ［１，１］と、画素領域ＡＲＡ［２，１］と、画素領域ＡＲＡ［ｍ−１，１］と、画素領域ＡＲＡ［ｍ，１］と、画素領域ＡＲＡ［１，２］と、画素領域ＡＲＡ［２，２］と、画素領域ＡＲＡ［ｍ−１，２］と、画素領域ＡＲＡ［ｍ，２］と、画素領域ＡＲＡ［１，ｎ−１］と、画素領域ＡＲＡ［２，ｎ−１］と、画素領域ＡＲＡ［ｍ−１，ｎ−１］と、画素領域ＡＲＡ［ｍ，ｎ−１］と、画素領域ＡＲＡ［１，ｎ］と、画素領域ＡＲＡ［２，ｎ］と、画素領域ＡＲＡ［ｍ−１，ｎ］と、画素領域ＡＲＡ［ｍ，ｎ］と、を抜粋して図示している。また、図１４Ａでは、ローカルドライバ回路ＬＤとして、ローカルドライバ回路ＬＤ［１，１］と、ローカルドライバ回路ＬＤ［２，１］と、ローカルドライバ回路ＬＤ［ｍ−１，１］と、ローカルドライバ回路ＬＤ［ｍ，１］と、ローカルドライバ回路ＬＤ［１，２］と、ローカルドライバ回路ＬＤ［２，２］と、ローカルドライバ回路ＬＤ［ｍ−１，２］と、ローカルドライバ回路ＬＤ［ｍ，２］と、ローカルドライバ回路ＬＤ［１，ｎ−１］と、ローカルドライバ回路ＬＤ［２，ｎ−１］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ−１］と、ローカルドライバ回路ＬＤ［ｍ，ｎ−１］と、ローカルドライバ回路ＬＤ［１，ｎ］と、ローカルドライバ回路ＬＤ［２，ｎ］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ］と、ローカルドライバ回路ＬＤ［ｍ，ｎ］と、を抜粋して図示している。
　また、図１４Ａの表示装置１００において、駆動回路領域ＤＲＶの中央部分に、コントローラＣＯＮ、電圧生成回路ＰＧを図示しているが、駆動回路領域ＤＲＶに設けられるコントローラＣＯＮ、電圧生成回路ＰＧの位置、及び形状は特に限定されない。
　また、図１４Ａの表示装置１００は、１個の駆動回路領域ＤＲＶが画素アレイＡＬＰを横断するように設けた構成となっているが、複数個の駆動回路領域ＤＲＶが画素アレイＡＬＰを横断するように表示装置１００を構成してもよい。具体的には、例えば、図１４Ｂに示すとおり、画素アレイＡＬＰがｒ個の範囲に分けられるように１個の範囲をｍ行ｉｂ列として、１個の範囲に含まれる複数の画素領域ＡＲＡの画素を１個の駆動回路領域ＤＲＶで駆動させてもよい。なお、ここでのｒ、ｉｂのそれぞれは、ｎ＝ｉｂ×ｒを満たす１以上の整数とする。また、この場合、回路層ＳＩＣＬには、ｒ個の駆動回路領域ＤＲＶ（駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｒ］）が設けられている。
　なお、図１４Ｂでは、画素領域ＡＲＡとして、画素領域ＡＲＡ［１，１］と、画素領域ＡＲＡ［２，１］と、画素領域ＡＲＡ［ｍ−１，１］と、画素領域ＡＲＡ［ｍ，１］と、画素領域ＡＲＡ［１，ｉｂ］と、画素領域ＡＲＡ［２，ｉｂ］と、画素領域ＡＲＡ［ｍ−１，ｉｂ］と、画素領域ＡＲＡ［ｍ，ｉｂ］と、画素領域ＡＲＡ［１，ｎ−ｉｂ＋１］と、画素領域ＡＲＡ［２，ｎ−ｉｂ＋１］と、画素領域ＡＲＡ［ｍ−１，ｎ−ｉｂ＋１］と、画素領域ＡＲＡ［ｍ，ｎ−ｉｂ＋１］と、画素領域ＡＲＡ［１，ｎ］と、画素領域ＡＲＡ［２，ｎ］と、画素領域ＡＲＡ［ｍ−１，ｎ］と、画素領域ＡＲＡ［ｍ，ｎ］と、を抜粋して図示している。また、図１４Ｂでは、駆動回路領域ＤＲＶとして、駆動回路領域ＤＲＶ［１］と、駆動回路領域ＤＲＶ［ｒ］と、を抜粋して図示している。また、図１４Ｂでは、ローカルドライバ回路ＬＤとして、ローカルドライバ回路ＬＤ［１，１］と、ローカルドライバ回路ＬＤ［２，１］と、ローカルドライバ回路ＬＤ［ｍ−１，１］と、ローカルドライバ回路ＬＤ［ｍ，１］と、ローカルドライバ回路ＬＤ［１，ｉｂ］と、ローカルドライバ回路ＬＤ［２，ｉｂ］と、ローカルドライバ回路ＬＤ［ｍ−１，ｉｂ］と、ローカルドライバ回路ＬＤ［ｍ，ｉｂ］と、ローカルドライバ回路ＬＤ［１，ｎ−ｉｂ＋１］と、ローカルドライバ回路ＬＤ［２，ｎ−ｉｂ＋１］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ−ｉｂ＋１］と、ローカルドライバ回路ＬＤ［ｍ，ｎ−ｉｂ＋１］と、ローカルドライバ回路ＬＤ［１，ｎ］と、ローカルドライバ回路ＬＤ［２，ｎ］と、ローカルドライバ回路ＬＤ［ｍ−１，ｎ］と、ローカルドライバ回路ＬＤ［ｍ，ｎ］と、を抜粋して図示している。
　また、図１４Ｂの表示装置１００において、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｒ］のそれぞれに、コントローラＣＯＮ、電圧生成回路ＰＧを図示していないが、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｒ］のそれぞれはコントローラＣＯＮ、電圧生成回路ＰＧを有していてもよい。また、駆動回路領域ＤＲＶ［１］乃至駆動回路領域ＤＲＶ［ｒ］に設けられるコントローラＣＯＮ、電圧生成回路ＰＧの位置、及び形状は特に限定されない。
　なお、図１４Ｂの表示装置１００は、画素アレイＡＬＰのｍ行ｉｂ列の範囲に収められている複数の画素領域ＡＲＡのそれぞれに含まれている画素を、１個の駆動回路領域ＤＲＶに含まれるローカルドライバ回路ＬＤによって駆動させる構成となっているが、複数の駆動回路領域ＤＲＶのそれぞれに対応する、画素アレイＡＬＰ内の画素領域の範囲は、互いに異なっていてもよい。例えば、画素アレイＡＬＰの列の数ｎが奇数である場合、表示装置１００は、一例として、画素アレイＡＬＰの全体を複数のｍ行２列の範囲と、１つのｍ行１列の範囲と、に分けて、それぞれの範囲に１個ずつの駆動回路領域ＤＲＶを対応させるように、複数の駆動回路領域ＤＲＶを設けた構成としてもよい。
　また、図１４Ａの表示装置１００は、画素アレイＡＬＰの互いに向かい合う端部の両者が、駆動回路領域ＤＲＶの端部の一部に重畳している構成を示しているが、画素アレイＡＬＰの互いに向かい合う端部の一方が駆動回路領域ＤＲＶの端部の一部に重畳する構成としてもよい。具体的には、例えば、図１５に示すとおり、画素アレイＡＬＰの互いに向かい合う端部の一方が１個の駆動回路領域ＤＲＶの端部の一部に重畳する構成としてもよい。
　また、本発明の一態様の表示装置は、上述した表示装置１００の構成例を適宜組み合わせてもよい。一例として、図１６の表示装置１００のとおり、図８Ｂの表示装置１００の構成例と、図１５の表示装置１００の構成例と、を組み合わせてもよい。図１６の表示装置１００は、上面視において、回路層ＳＩＣＬが画素アレイＡＬＰの互いに向かい合う端部の一方に重畳している駆動回路領域ＤＲＶａと、画素アレイＡＬＰの内側の一部の領域に重畳している駆動回路領域ＤＲＶｂと、を有する構成となっている。具体的には、図１６の表示装置１００は、駆動回路領域ＤＲＶａが、画素アレイＡＬＰの画素領域ＡＲＡ［１，１］乃至画素領域ＡＲＡ［ｉｃ，ｎ］を含む領域の画素を駆動させ、駆動回路領域ＤＲＶｂが、画素アレイＡＬＰの画素領域ＡＲＡ［ｉｃ＋１，１］乃至画素領域ＡＲＡ［ｍ，ｎ］を含む領域の画素を駆動させる。なお、ｉｃは、１以上ｍ−１以下の整数とすることができる。
　なお、図１６では、画素領域ＡＲＡとして、画素領域ＡＲＡ［１，１］と、画素領域ＡＲＡ［２，１］と、画素領域ＡＲＡ［ｉｃ，１］と、画素領域ＡＲＡ［ｉｃ＋１，１］と、画素領域ＡＲＡ［ｍ，１］と、画素領域ＡＲＡ［１，２］と、画素領域ＡＲＡ［２，２］と、画素領域ＡＲＡ［ｉｃ，２］と、画素領域ＡＲＡ［１，ｎ−１］と、画素領域ＡＲＡ［２，ｎ−１］と、画素領域ＡＲＡ［ｉｃ，ｎ−１］と、画素領域ＡＲＡ［１，ｎ］と、画素領域ＡＲＡ［２，ｎ］と、画素領域ＡＲＡ［ｉｃ，ｎ］と、画素領域ＡＲＡ［ｉｃ＋１，ｎ］と、画素領域ＡＲＡ［ｍ，ｎ］と、を抜粋して図示している。また、図１６では、ローカルドライバ回路ＬＤとして、ローカルドライバ回路ＬＤ［１，１］と、ローカルドライバ回路ＬＤ［２，１］と、ローカルドライバ回路ＬＤ［ｉｃ，１］と、ローカルドライバ回路ＬＤ［１，２］と、ローカルドライバ回路ＬＤ［２，２］と、ローカルドライバ回路ＬＤ［ｉｃ，２］と、ローカルドライバ回路ＬＤ［１，ｎ−１］と、ローカルドライバ回路ＬＤ［２，ｎ−１］と、ローカルドライバ回路ＬＤ［ｉｃ，ｎ−１］と、ローカルドライバ回路ＬＤ［１，ｎ］と、ローカルドライバ回路ＬＤ［２，ｎ］と、ローカルドライバ回路ＬＤ［ｉｃ，ｎ］と、ローカルドライバ回路ＬＤ［ｉｃ＋１，１］と、ローカルドライバ回路ＬＤ［ｉｃ＋１，２］と、ローカルドライバ回路ＬＤ［ｍ，１］と、ローカルドライバ回路ＬＤ［ｍ，２］と、ローカルドライバ回路ＬＤ［ｉｃ＋１，ｎ−１］と、ローカルドライバ回路ＬＤ［ｉｃ＋１，ｎ］と、ローカルドライバ回路ＬＤ［ｍ，ｎ−１］と、ローカルドライバ回路ＬＤ［ｍ，ｎ］と、を抜粋して図示している。
　また、図１６の表示装置１００において、駆動回路領域ＤＲＶａ及び駆動回路領域ＤＲＶｂのそれぞれに、コントローラＣＯＮ、電圧生成回路ＰＧを図示していないが、駆動回路領域ＤＲＶａ及び駆動回路領域ＤＲＶｂのそれぞれはコントローラＣＯＮ、電圧生成回路ＰＧを有していてもよい。また、駆動回路領域ＤＲＶａ及び駆動回路領域ＤＲＶｂに設けられるコントローラＣＯＮ、電圧生成回路ＰＧの位置、及び形状は特に限定されない。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の表示装置について説明する。
＜表示装置の構成例＞
　図１７は、本発明の一態様の表示装置の一例を示した断面図である。図１７に示す表示装置１００は、一例として、基板３１０上に画素回路、駆動回路などが設けられた構成となっている。
　基板３１０は、例えば、上記実施の形態で説明した基板ＢＳに相当する。そのため、基板３１０としては、基板ＢＳに適用できる材料を用いることができる。
　なお、本実施の形態では、基板３１０は、シリコンなどを材料として有する半導体基板として説明する。
　表示装置１００は、基板３１０上に、トランジスタ３００と、トランジスタ５００と、発光デバイス１５０ａ乃至発光デバイス１５０ｃと、を有する。
　トランジスタ３００は、基板３１０上に設けられ、導電体３１６、絶縁体３１５、基板３１０の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。このため、トランジスタ３００は、チャネル形成領域にシリコンが含まれているトランジスタ（Ｓｉトランジスタ）となっている。なお、図１７では、トランジスタ３００のソース領域又はドレイン領域の一方が、後述する導電体３２８を介して、後述する導電体３３０乃至導電体３６６に電気的に接続されている構成を示しているが、本発明の一態様の半導体装置の電気的な接続構成は、これに限定されない。本発明の一態様の半導体装置は、例えば、トランジスタ３００のソース又はドレインの他方が、導電体３２８を介して、導電体３３０乃至導電体３６６に電気的に接続されている構成としてもよく、又は、トランジスタ３００のゲートが、導電体３２８を介して、導電体３３０乃至導電体３６６に電気的に接続されている構成としてもよい。
　トランジスタ３００は、例えば、半導体領域３１３の上面及びチャネル幅方向の側面が、ゲート絶縁膜として機能する絶縁体３１５を介して導電体３１６に覆う構成にすることによって、Ｆｉｎ型にすることができる。トランジスタ３００をＦｉｎ型にすることにより、実効上のチャネル幅が増大することができ、トランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
　なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。またはトランジスタ３００を複数設け、ｐチャネル型、及びｎチャネル型の双方を用いてもよい。
　半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）、ＧａＮ（窒化ガリウム）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタン、窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステン、アルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　素子分離層３１２は、基板３１０上に形成されている複数のトランジスタ同士を分離するために設けられている。素子分離層は、例えば、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法、ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法、メサ分離法などを用いて形成することができる。
　なお、図１７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成、駆動方法などに応じて適切なトランジスタを用いればよい。例えば、トランジスタ３００は、Ｆｉｎ型ではなく、プレーナ型の構造としてもよい。
　図１７に示すトランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、絶縁体３２６が、基板３１０側から順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体３２２は、絶縁体３２０及び絶縁体３２２に覆われているトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１０、又はトランジスタ３００などから、絶縁体３２４より上方の領域（例えば、トランジスタ５００、発光デバイス１５０ａ乃至発光デバイス１５０ｃなどが設けられている領域）に、水、水素、不純物などが拡散しないようなバリア絶縁膜を用いることが好ましい。したがって、絶縁体３２４は、水素原子、水素分子、水分子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。また、状況によっては、絶縁体３２４は、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。
　水素に対するバリア性を有する膜の一例として、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には、絶縁体３２６より上方に設けられている発光デバイスなどと接続する導電体３２８、導電体３３０等が埋め込まれている。なお、導電体３２８、導電体３３０等は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
　各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウム、銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、及び導電体３３０上には、配線層を設けてもよい。例えば、図１７において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が、絶縁体３２６、及び導電体３３０の上方に、順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素、水などの不純物に対するバリア性を有する絶縁体を用いることが好ましい。また、絶縁体３５２、及び絶縁体３５４としては、絶縁体３２６と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁体を用いることが好ましい。また、絶縁体３５２、及び絶縁体３５４は、層間絶縁膜、及び平坦化膜としての機能を有する。また、導電体３５６は、水素、水などの不純物に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
　また、絶縁体３５４、及び導電体３５６上には、絶縁体３６０と、絶縁体３６２と、絶縁体３６４が順に積層されている。
　絶縁体３６０は、絶縁体３２４などと同様に、水、水素などの不純物に対するバリア性を有する絶縁体を用いることが好ましい。そのため、絶縁体３６０としては、例えば、絶縁体３２４などに適用できる材料を用いることができる。
　絶縁体３６２、及び絶縁体３６４は、層間絶縁膜、及び平坦化膜としての機能を有する。また、絶縁体３６２、及び絶縁体３６４は、絶縁体３２４と同様に、水、水素などの不純物に対するバリア性を有する絶縁体を用いることが好ましい。このため、絶縁体３６２、及び／又は絶縁体３６４としては、絶縁体３２４に適用できる材料を用いることができる。
　また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４のそれぞれの、一部の導電体３５６と重畳する領域に開口部が形成されて、当該開口部を埋めるように導電体３６６が設けられている。また、導電体３６６は、絶縁体３６２上にも形成されている。導電体３６６は、一例として、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお、導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　絶縁体３６４、及び導電体３６６の上方には絶縁体５１２が設けられている。絶縁体５１２は、酸素、水素に対してバリア性のある物質を用いることが好ましい。絶縁体５１２としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、例えば、絶縁体５１２には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２として、酸化シリコン膜、酸化窒化シリコン膜などを用いることができる。
　ＯＳトランジスタであるトランジスタ５００は、一例として、絶縁体５１２上に設けられている。
　なお回路層ＳＩＣＬは、貼り合わせ工程などによって配線層ＬＩＮＬおよび画素層ＰＸＡＬと積層する構成とすることができる。例えば図１８Ａに図示するように、回路層ＳＩＣＬと配線層ＬＩＮＬを、マイクロバンプ２３などで接続することで、貼り合わせることができる。マイクロバンプ２３は、回路層ＳＩＣＬおよび配線層ＬＩＮＬにＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）で設けられた電極（図示せず）同士を直接接続することができる。この場合、画素層ＰＸＡＬが有するトランジスタは、Ｓｉトランジスタとすることもできる。またマイクロバンプ２３は、例えば図１８Ｂに図示するように、配線層ＬＩＮＬと画素層ＰＸＡＬとの間に設ける構成としてもよい。
　ここで、トランジスタ５００の詳細について説明する。図１９Ａ、及び図１９Ｂは、ＯＳトランジスタであるトランジスタ５００の構成例の一例である。なお、図１９Ａは、ＯＳトランジスタのチャネル長方向における断面図であって、図１９Ｂは、ＯＳトランジスタのチャネル幅方向における断面図である。
　また、図１９Ａ、及び図１９Ｂに示すように、絶縁体５１２上には、絶縁体５１４、及び絶縁体５１６が形成されている。
　絶縁体５１４には、基板３１０、又は絶縁体５１２よりも下方の回路素子等が設けられる領域などから、トランジスタ５００が設けられている領域に、水素、不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体５１４には、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。
　また、絶縁体５１６としては、例えば、絶縁体５１２と同様の材料を用いることができる。
　図１９Ａ、及び図１９Ｂに示すように、トランジスタ５００は、絶縁体５１４上の絶縁体５１６と、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３（導電体５０３ａ、および導電体５０３ｂ）と、絶縁体５１６上、および導電体５０３上の絶縁体５２２と、絶縁体５２２上の絶縁体５２４と、絶縁体５２４上の酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の導電体５４２ａと、導電体５４２ａ上の絶縁体５７１ａと、酸化物５３０ｂ上の導電体５４２ｂと、導電体５４２ｂ上の絶縁体５７１ｂと、酸化物５３０ｂ上の絶縁体５５２と、絶縁体５５２上の絶縁体５５０と、絶縁体５５０上の絶縁体５５４と、絶縁体５５４上に位置し、酸化物５３０ｂの一部と重なる導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、絶縁体５２２、絶縁体５２４、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、絶縁体５７１ａ、および絶縁体５７１ｂ上に配置される絶縁体５４４と、を有する。ここで、図１９Ａ、及び図１９Ｂに示すように、絶縁体５５２は、絶縁体５２２の上面、絶縁体５２４の側面、酸化物５３０ａの側面、酸化物５３０ｂの側面および上面、導電体５４２の側面、絶縁体５７１の側面、絶縁体５４４の側面、絶縁体５８０の側面、および絶縁体５５０の下面と接する。また、導電体５６０の上面は、絶縁体５５４の上部、絶縁体５５０の上部、絶縁体５５２の上部、および絶縁体５８０の上面と高さが概略一致するように配置される。また、絶縁体５７４は、導電体５６０の上面、絶縁体５５２の上部、絶縁体５５０の上部、絶縁体５５４の上部、および絶縁体５８０の上面の少なくともいずれかの一部と接する。
　絶縁体５８０、および絶縁体５４４には、酸化物５３０ｂに達する開口が設けられる。当該開口内に、絶縁体５５２、絶縁体５５０、絶縁体５５４、および導電体５６０が配置されている。また、トランジスタ５００のチャネル長方向において、絶縁体５７１ａ、および導電体５４２ａと、絶縁体５７１ｂ、および導電体５４２ｂと、の間に導電体５６０、絶縁体５５２、絶縁体５５０、および絶縁体５５４が設けられている。絶縁体５５４は、導電体５６０の側面と接する領域と、導電体５６０の底面と接する領域と、を有する。
　酸化物５３０は、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、を有することが好ましい。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、トランジスタ５００では、酸化物５３０が、酸化物５３０ａ、および酸化物５３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、トランジスタ５００は、酸化物５３０ｂの単層、または３層以上の積層構造を有する酸化物５３０を有する構成とすることができる。又は、酸化物５３０ａ、および酸化物５３０ｂのそれぞれが積層構造を有する構成とすることができる。
　導電体５６０は、第１のゲート（トップゲートともいう。）電極として機能し、導電体５０３は、第２のゲート（バックゲートともいう。）電極として機能する。また、絶縁体５５２、絶縁体５５０、及び絶縁体５５４は、第１のゲート絶縁体として機能し、絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁体として機能する。なお、ゲート絶縁体は、ゲート絶縁層、またはゲート絶縁膜と呼ぶ場合もある。また、導電体５４２ａは、ソースまたはドレインの一方として機能し、導電体５４２ｂは、ソースまたはドレインの他方として機能する。また、酸化物５３０の導電体５６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
　ここで、図１９Ａにおけるチャネル形成領域近傍の拡大図を図２０Ａに示す。酸化物５３０ｂに酸素が供給されることで、導電体５４２ａと導電体５４２ｂの間の領域にチャネル形成領域が形成される。よって、図２０Ａに示すように、酸化物５３０ｂは、トランジスタ５００のチャネル形成領域として機能する領域５３０ｂｃと、領域５３０ｂｃを挟むように設けられ、ソース領域またはドレイン領域として機能する領域５３０ｂａおよび領域５３０ｂｂと、を有する。領域５３０ｂｃは、少なくとも一部が導電体５６０と重畳している。言い換えると、領域５３０ｂｃは、導電体５４２ａと導電体５４２ｂの間の領域に設けられている。領域５３０ｂａは、導電体５４２ａに重畳して設けられており、領域５３０ｂｂは、導電体５４２ｂに重畳して設けられている。
　チャネル形成領域として機能する領域５３０ｂｃは、領域５３０ｂａおよび領域５３０ｂｂよりも、酸素欠損（本明細書等では、金属酸化物中の酸素欠損をＶＯ（ｏｘｙｇｅｎ　ｖａｃａｎｃｙ）と呼称する場合がある。）が少なく、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって領域５３０ｂｃは、ｉ型（真性）または実質的にｉ型であるということができる。
　金属酸化物を用いたトランジスタは、金属酸化物中のチャネルが形成される領域に不純物または酸素欠損（ＶＯ）が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損（ＶＯ）近傍の水素が、酸素欠損（ＶＯ）に水素が入った欠陥（以下、ＶＯＨと呼称する場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。
　また、ソース領域またはドレイン領域として機能する領域５３０ｂａおよび領域５３０ｂｂは、酸素欠損（ＶＯ）が多く、または水素、窒素、金属元素などの不純物濃度が高い、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域５３０ｂａおよび領域５３０ｂｂは、領域５３０ｂｃと比較して、キャリア濃度が高く、低抵抗なｎ型の領域である。
　ここで、チャネル形成領域として機能する領域５３０ｂｃのキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域５３０ｂｃのキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　また、領域５３０ｂｃと領域５３０ｂａまたは領域５３０ｂｂとの間に、キャリア濃度が、領域５３０ｂａおよび領域５３０ｂｂのキャリア濃度と同等、またはそれよりも低く、領域５３０ｂｃのキャリア濃度と同等、またはそれよりも高い、領域が形成されていてもよい。つまり、当該領域は、領域５３０ｂｃと領域５３０ｂａまたは領域５３０ｂｂとの接合領域として機能する。当該接合領域は、水素濃度が、領域５３０ｂａおよび領域５３０ｂｂの水素濃度と同等、またはそれよりも低く、領域５３０ｂｃの水素濃度と同等、またはそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域５３０ｂａおよび領域５３０ｂｂの酸素欠損と同等、またはそれよりも少なく、領域５３０ｂｃの酸素欠損と同等、またはそれよりも多くなる場合がある。
　なお、図２０Ａでは、領域５３０ｂａ、領域５３０ｂｂ、および領域５３０ｂｃが酸化物５３０ｂに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物５３０ｂだけでなく、酸化物５３０ａまで形成されてもよい。
　また、酸化物５３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
　トランジスタ５００は、チャネル形成領域を含む酸化物５３０（酸化物５３０ａ、および酸化物５３０ｂ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０として、例えば、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、インジウム酸化物を用いてもよい。
　ここで、酸化物５３０ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　このように、酸化物５３０ｂの下に酸化物５３０ａを配置することで、酸化物５３０ａよりも下方に形成された構造物からの、酸化物５３０ｂに対する、不純物および酸素の拡散を抑制することができる。
　また、酸化物５３０ａおよび酸化物５３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、酸化物５３０ａと酸化物５３０ｂの界面における欠陥準位密度を低くすることができる。酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
　酸化物５３０ｂは、結晶性を有することが好ましい。特に、酸化物５３０ｂとして、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
　ＣＡＡＣ−ＯＳは、結晶性の高い、緻密な構造を有しており、不純物、及び欠陥（例えば、酸素欠損（ＶＯ）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ−ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ−ＯＳの密度をより高めることで、当該ＣＡＡＣ−ＯＳ中の不純物または酸素の拡散をより低減することができる。
　一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
　酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、キャリア濃度が低減され、ｉ型（真性化）または実質的にｉ型であることが好ましい。
　これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある。）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、およびＶＯＨを低減することができる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ５００のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素の量が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。
　よって、酸化物半導体中において、チャネル形成領域として機能する領域５３０ｂｃは、キャリア濃度が低減され、ｉ型または実質的にｉ型であることが好ましいが、ソース領域またはドレイン領域として機能する領域５３０ｂａおよび領域５３０ｂｂは、キャリア濃度が高く、ｎ型であることが好ましい。つまり、酸化物半導体の領域５３０ｂｃの酸素欠損、およびＶＯＨを低減し、領域５３０ｂａおよび領域５３０ｂｂには過剰な量の酸素が供給されないようにすることが好ましい。
　そこで、本実施の形態では、酸化物５３０ｂ上に導電体５４２ａおよび導電体５４２ｂを設けた状態で、酸素を含む雰囲気でマイクロ波処理を行い、領域５３０ｂｃの酸素欠損、およびＶＯＨの低減を図る。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。
　酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域５３０ｂｃに照射することもできる。プラズマ、マイクロ波などの作用により、領域５３０ｂｃのＶＯＨを分断し、水素Ｈを領域５３０ｂｃから除去し、酸素欠損ＶＯを酸素で補填することができる。つまり、領域５３０ｂｃにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域５３０ｂｃの水素濃度を低減することができる。よって、領域５３０ｂｃ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。
　また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用は、導電体５４２ａおよび導電体５４２ｂに遮蔽され、領域５３０ｂａおよび領域５３０ｂｂには及ばない。さらに、酸素プラズマの作用は、酸化物５３０ｂ、および導電体５４２を覆って設けられている、絶縁体５７１、および絶縁体５８０によって、低減することができる。これにより、マイクロ波処理の際に、領域５３０ｂａおよび領域５３０ｂｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
　また、絶縁体５５２となる絶縁膜の成膜後、または絶縁体５５０となる絶縁膜の成膜後に、酸素を含む雰囲気でマイクロ波処理を行うとことが好ましい。このように絶縁体５５２、または絶縁体５５０を介して、酸素を含む雰囲気でマイクロ波処理を行うことで、効率良く領域５３０ｂｃ中へ酸素を注入することができる。また、絶縁体５５２を導電体５４２の側面、および領域５３０ｂｃの表面と接するように配置することで、領域５３０ｂｃへ必要量以上の酸素の注入を抑制し、導電体５４２の側面の酸化を抑制することができる。また、絶縁体５５０となる絶縁膜の成膜時に導電体５４２の側面の酸化を抑制することができる。
　また、領域５３０ｂｃ中に注入される酸素は、酸素原子、酸素分子、酸素ラジカル（Ｏラジカルともいう、不対電子をもつ原子または分子、あるいはイオン）など様々な形態がある。なお、領域５３０ｂｃ中に注入される酸素は、上述の形態のいずれか一または複数であれば好ましく、特に酸素ラジカルであると好適である。また、絶縁体５５２、および絶縁体５５０の膜質を向上させることができるので、トランジスタ５００の信頼性が向上する。
　このようにして、酸化物半導体の領域５３０ｂｃで選択的に酸素欠損、およびＶＯＨを除去して、領域５３０ｂｃをｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域５３０ｂａおよび領域５３０ｂｂに過剰な酸素が供給されるのを抑制し、マイクロ波処理を行う前のｎ型の領域の状態を維持することができる。これにより、トランジスタ５００の電気特性の変動を抑制し、基板面内でトランジスタ５００の電気特性のばらつきを少なくすることができる。
　以上のような構成にすることで、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。
　また、図１９Ｂに示すように、トランジスタ５００のチャネル幅方向の断面視において、酸化物５３０ｂの側面と酸化物５３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう。）。
　上記湾曲面での曲率半径は、０ｎｍより大きく、導電体５４２と重なる領域の酸化物５３０ｂの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体５５２、絶縁体５５０、絶縁体５５４、および導電体５６０の、酸化物５３０ｂへの被覆性を高めることができる。
　酸化物５３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、主成分である金属元素に対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、主成分である金属元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　また、酸化物５３０ｂは、ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物であることが好ましい。ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物は、不純物、及び欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物５３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物５３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ５００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　ここで、酸化物５３０ａと酸化物５３０ｂの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物５３０ａと酸化物５３０ｂの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面に形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物５３０ａとして、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｍ−Ｚｎ酸化物、元素Ｍの酸化物、Ｉｎ−Ｚｎ酸化物、インジウム酸化物などを用いてもよい。
　具体的には、酸化物５３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
　なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
　また、図１９Ｂに示すように、酸化物５３０の上面および側面に接して、酸化アルミニウムなどにより形成される絶縁体５５２を設けることにより、酸化物５３０と絶縁体５５２の界面およびその近傍に、酸化物５３０に含まれるインジウムが偏在する場合がある。これにより、酸化物５３０の表面近傍が、インジウム酸化物に近い原子数比、またはＩｎ−Ｚｎ酸化物に近い原子数比になる。このように酸化物５３０、特に酸化物５３０ｂの表面近傍のインジウムの原子数比が大きくなることで、トランジスタ５００の電界効果移動度を向上させることができる。
　酸化物５３０ａおよび酸化物５３０ｂを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は大きいオン電流、および高い周波数特性を得ることができる。
　絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、及び絶縁体５８１の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ５００の上方からトランジスタ５００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、および絶縁体５８１の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、および絶縁体５８１としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体５１２、絶縁体５４４、および絶縁体５７６として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体５１４、絶縁体５７１、絶縁体５７４、および絶縁体５８１として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。これにより、水、水素などの不純物が絶縁体５１２、および絶縁体５１４を介して、基板側からトランジスタ５００側に拡散することを抑制できる。または、水、水素などの不純物が絶縁体５８１よりも外側に配置されている層間絶縁膜などから、トランジスタ５００側に拡散するのを抑制することができる。または、絶縁体５２４などに含まれる酸素が、絶縁体５１２、および絶縁体５１４を介して基板側に、拡散するのを抑制することができる。または、絶縁体５８０などに含まれる酸素が、絶縁体５７４などを介してトランジスタ５００より上方に、拡散するのを抑制することができる。この様に、トランジスタ５００を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体５１２、絶縁体５１４、絶縁体５７１、絶縁体５４４、絶縁体５７４、絶縁体５７６、および絶縁体５８１で取り囲む構造とすることが好ましい。
　ここで、絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、および絶縁体５８１として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、ＡｌＯｘ（ｘは０より大きい任意数）、またはＭｇＯｙ（ｙは０より大きい任意数）などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ５００の構成要素として用いる、またはトランジスタ５００の周囲に設けることで、トランジスタ５００に含まれる水素、またはトランジスタ５００の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ５００のチャネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ５００の構成要素として用いる、またはトランジスタ５００の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ５００、および半導体装置を作製することができる。
　また、絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、および絶縁体５８１は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、および絶縁体５８１は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
　絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、および絶縁体５８１の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体５１２、絶縁体５１４、絶縁体５４４、絶縁体５７１、絶縁体５７４、絶縁体５７６、および絶縁体５８１の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、ＣＶＤ法、分子線エピタキシー（ＭＢＥ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを適宜用いてもよい。
　また、絶縁体５１２、絶縁体５４４、および絶縁体５７６の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体５１２、絶縁体５４４、および絶縁体５７６の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体５１２、絶縁体５４４、および絶縁体５７６が、導電体５０３、導電体５４２、導電体５６０などのチャージアップを緩和することができる場合がある。絶縁体５１２、絶縁体５４４、および絶縁体５７６の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
　また、絶縁体５１６、絶縁体５７４、絶縁体５８０、および絶縁体５８１は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１６、絶縁体５８０、および絶縁体５８１として、酸化シリコン、酸化窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
　また、絶縁体５８１は、一例として、層間膜、平坦化膜などとして機能する絶縁体とすることが好ましい。
　導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。ここで、導電体５０３は、絶縁体５１６に形成された開口に埋め込まれて設けることが好ましい。また、導電体５０３の一部が絶縁体５１４に埋め込まれる場合がある。
　導電体５０３は、導電体５０３ａ、および導電体５０３ｂを有する。導電体５０３ａは、当該開口の底面および側壁に接して設けられる。導電体５０３ｂは、導電体５０３ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体５０３ｂの上部の高さは、導電体５０３ａの上部の高さおよび絶縁体５１６の上部の高さと概略一致する。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体５０３ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体５０３ｂに含まれる水素などの不純物が、絶縁体５２４等を介して、酸化物５３０に拡散するのを防ぐことができる。また、導電体５０３ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体５０３ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体５０３ａは、窒化チタンを用いればよい。
　また、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体５０３ｂは、タングステンを用いればよい。
　導電体５０３は、第２のゲート電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　なお、酸化物５３０を高純度真性とし、酸化物５３０から不純物が極力排除された状態であるとする場合、導電体５０３、及び／または導電体５６０に電位を与えずに、トランジスタ５００をノーマリーオフとする（トランジスタ５００のしきい値電圧を０Ｖより大きくする）ことが期待できる場合がある。この場合においては、導電体５６０と、導電体５０３とを接続し、同一電位が与えられるようにすると好適である。
　また、導電体５０３の電気抵抗率は、上記の導電体５０３に印加する電位を考慮して設計され、導電体５０３の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体５１６の膜厚は、導電体５０３とほぼ同じになる。ここで、導電体５０３の設計が許す範囲で導電体５０３および絶縁体５１６の膜厚を薄くすることが好ましい。絶縁体５１６の膜厚を薄くすることで、絶縁体５１６中に含まれる水素などの不純物の絶対量を低減することができるので、当該不純物が酸化物５３０に拡散するのを低減することができる。
　なお、導電体５０３は、上面から見て、酸化物５３０の導電体５４２ａおよび導電体５４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図１９Ｂに示すように、導電体５０３は、酸化物５３０ａおよび酸化物５３０ｂのチャネル幅方向の端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物５３０のチャネル幅方向における側面の外側において、導電体５０３と、導電体５６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第１のゲート電極として機能する導電体５６０の電界と、第２のゲート電極として機能する導電体５０３の電界によって、酸化物５３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート、および第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　なお、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ−ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
　トランジスタ５００を、ノーマリーオフとして、且つ上記のＳ−ｃｈａｎｎｅｌ構造とすることで、チャネル形成領域を電気的に取り囲むことができる。そのため、トランジスタ５００をＧＡＡ（Ｇａｔｅ　Ａｌｌ　Ａｒｏｕｎｄ）構造、またはＬＧＡＡ（Ｌａｔｅｒａｌ　Ｇａｔｅ　Ａｌｌ　Ａｒｏｕｎｄ）構造と捉えることもできる。トランジスタ５００をＳ−ｃｈａｎｎｅｌ構造、ＧＡＡ構造、またはＬＧＡＡ構造とすることで、酸化物５３０と、ゲート絶縁膜との界面または界面近傍に形成されるチャネル形成領域を、酸化物５３０のバルク全体とすることができる。別言すると、トランジスタ５００をＳ−ｃｈａｎｎｅｌ構造、ＧＡＡ構造、またはＬＧＡＡ構造とすることで、キャリアパスをバルク全体として用いる、いわゆるＢｕｌｋ−Ｆｌｏｗタイプとすることができる。Ｂｕｌｋ−Ｆｌｏｗタイプのトランジスタ構造とすることで、トランジスタに流れる電流密度を向上させることが可能となるため、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度を高めることが期待できる。
　また、図１９Ｂに示すように、導電体５０３は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体５０３の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体５０３は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体５０３を複数のトランジスタで共有する構成にしてもよい。
　なお、トランジスタ５００では、導電体５０３は、導電体５０３ａ、および導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構造として設ける構成にしてもよい。
　絶縁体５２２、および絶縁体５２４は、ゲート絶縁体として機能する。
　絶縁体５２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２は、絶縁体５２４よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
　絶縁体５２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０から基板側への酸素の放出と、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の拡散と、を抑制する層として機能する。よって、絶縁体５２２を設けることで、水素等の不純物が、トランジスタ５００の内側へ拡散することを抑制し、酸化物５３０中の酸素欠損の生成を抑制することができる。また、導電体５０３が、絶縁体５２４、又は酸化物５３０が有する酸素と反応することを抑制することができる。
　または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体５２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウムなどの、いわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、絶縁体５２２として、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの誘電率が高い物質を用いることができる場合もある。
　酸化物５３０と接する絶縁体５２４は、例えば、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。
　また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上６００℃以下、より好ましくは３５０℃以上５５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行ってもよい。
　なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　なお、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体５２４は、酸化物５３０ａと重畳して島状に形成してもよい。この場合、絶縁体５４４が、絶縁体５２４の側面および絶縁体５２２の上面に接する構成になる。
　導電体５４２ａ、および導電体５４２ｂは酸化物５３０ｂの上面に接して設けられる。導電体５４２ａおよび導電体５４２ｂは、それぞれトランジスタ５００のソース電極またはドレイン電極として機能する。
　導電体５４２（導電体５４２ａ、および導電体５４２ｂ）としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
　なお、酸化物５３０ｂなどに含まれる水素が、導電体５４２ａまたは導電体５４２ｂに拡散する場合がある。特に、導電体５４２ａおよび導電体５４２ｂに、タンタルを含む窒化物を用いることで、酸化物５３０ｂなどに含まれる水素は、導電体５４２ａまたは導電体５４２ｂに拡散しやすく、拡散した水素は、導電体５４２ａまたは導電体５４２ｂが有する窒素と結合することがある。つまり、酸化物５３０ｂなどに含まれる水素は、導電体５４２ａまたは導電体５４２ｂに吸い取られる場合がある。
　また、導電体５４２の側面と導電体５４２の上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体５４２とすることで、チャネル幅方向の断面における、導電体５４２の断面積を大きくすることができる。これにより、導電体５４２の導電率を大きくし、トランジスタ５００のオン電流を大きくすることができる。
　絶縁体５７１ａは、導電体５４２ａの上面に接して設けられており、絶縁体５７１ｂは、導電体５４２ｂの上面に接して設けられている。絶縁体５７１は、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体５７１は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５７１は、絶縁体５８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体５７１としては、例えば、窒化シリコンなどのシリコンを含む窒化物を用いればよい。また、絶縁体５７１は、水素などの不純物を捕獲する機能を有することが好ましい。その場合、絶縁体５７１としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を用いればよい。特に、絶縁体５７１として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ５００、および半導体装置を作製することができる。
　絶縁体５４４は、絶縁体５２４、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２、および絶縁体５７１を覆うように設けられる。絶縁体５４４は、水素を捕獲および水素を固着する機能を有することが好ましい。その場合、絶縁体５４４としては、窒化シリコンまたは、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を含むことが好ましい。また、例えば、絶縁体５４４として、酸化アルミニウムと、当該酸化アルミニウム上の窒化シリコンの積層膜を用いてもよい。
　上記のような絶縁体５７１および絶縁体５４４を設けることで、酸素に対するバリア性を有する絶縁体で導電体５４２を包み込むことができる。つまり、絶縁体５２４、および絶縁体５８０に含まれる酸素が、導電体５４２に拡散するのを防ぐことができる。これにより、絶縁体５２４、および絶縁体５８０に含まれる酸素によって、導電体５４２が直接酸化されて抵抗率が増大し、オン電流が低減するのを抑制することができる。
　絶縁体５５２は、ゲート絶縁体の一部として機能する。絶縁体５５２としては、酸素に対するバリア絶縁膜を用いることが好ましい。絶縁体５５２としては、上述の絶縁体５７４に用いることができる絶縁体を用いればよい。絶縁体５５２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体５５２として、酸化アルミニウムを用いる。この場合、絶縁体５５２は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。
　図１９Ｂに示すように、絶縁体５５２は、酸化物５３０ｂの上面および側面、酸化物５３０ａの側面、絶縁体５２４の側面、および絶縁体５２２の上面に接して設けられる。つまり、酸化物５３０ａ、酸化物５３０ｂ、および絶縁体５２４の導電体５６０と重なる領域は、チャネル幅方向の断面において、絶縁体５５２に覆われている。これにより、熱処理などを行った際に、酸化物５３０ａおよび酸化物５３０ｂで酸素が脱離するのを、酸素に対するバリア性を有する絶縁体５５２でブロックすることができる。よって、酸化物５３０ａおよび酸化物５３０ｂに酸素欠損（Ｖｏ）が形成されるのを低減することができる。これにより、領域５３０ｂｃに形成される、酸素欠損（Ｖｏ）、およびＶＯＨを低減することができる。よって、トランジスタ５００の電気特性を良好にし、信頼性を向上させることができる。
　また、逆に、絶縁体５８０および絶縁体５５０などに過剰な量の酸素が含まれていても、当該酸素が酸化物５３０ａおよび酸化物５３０ｂに過剰に供給されるのを抑制することができる。よって、領域５３０ｂｃを介して、領域５３０ｂａおよび領域５３０ｂｂが過剰に酸化され、トランジスタ５００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
　また、図１９Ａに示すように、絶縁体５５２は、導電体５４２、絶縁体５４４、絶縁体５７１、および絶縁体５８０、それぞれの側面に接して設けられる。よって、導電体５４２の側面が酸化され、当該側面に酸化膜が形成されるのを低減することができる。これにより、トランジスタ５００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
　また、絶縁体５５２は、絶縁体５５４、絶縁体５５０、および導電体５６０と、ともに、絶縁体５８０などに形成された開口に設ける必要がある。トランジスタ５００の微細化を図るにあたって、絶縁体５５２の膜厚は薄いことが好ましい。絶縁体５５２の膜厚は、０．１ｎｍ以上、０．５ｎｍ以上、又は１．０ｎｍ以上とすることが好ましく、かつ１．０ｎｍ以下、３．０ｎｍ以下、又は５．０ｎｍ以下とすることが好ましい。なお、上述した下限値、及び上限値はそれぞれ組み合わせることができるものとする。この場合、絶縁体５５２は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体５５２の膜厚は絶縁体５５０の膜厚より薄いことが好ましい。この場合、絶縁体５５２は、少なくとも一部において、絶縁体５５０より膜厚が薄い領域を有していればよい。
　絶縁体５５２を上記のように膜厚を薄く成膜するには、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法は、反応のための第１の原料ガス（前駆体、プリカーサ、または金属プリカーサとも呼ぶ）と第２の原料ガス（反応剤、リアクタント、酸化剤、または非金属プリカーサとも呼ぶ）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う方法である。ＡＬＤ法には、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などがある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。
　ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体５５２を絶縁体５８０などに形成された開口の側面などに被覆性良く、上記のような薄い膜厚で成膜することができる。
　なお、ＡＬＤ法で用いるプリカーサには炭素などを含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、またはＸ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
　絶縁体５５０は、ゲート絶縁体の一部として機能する。絶縁体５５０は、絶縁体５５２の上面に接して配置することが好ましい。絶縁体５５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。この場合、絶縁体５５０は、少なくとも酸素とシリコンと、を有する絶縁体となる。
　絶縁体５５０では、絶縁体５２４と同様に、水、水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、下限値が１ｎｍまたは０．５ｎｍであり、上限値が１５ｎｍまたは２０ｎｍであることが好ましい。なお、上述した下限値、及び上限値はそれぞれ組み合わせることができるものとする。例えば、絶縁体５５０の膜厚は、０．５ｎｍ以上２０ｎｍ以下が好ましく、１ｎｍ以上１５ｎｍ以下が好ましい。この場合、絶縁体５５０は、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　図１９Ａ、及び図１９Ｂなどでは、絶縁体５５０を単層とする構成について示したが、本発明はこれに限られず、２層以上の積層構造としてもよい。例えば、図２０Ｂに示すように、絶縁体５５０を、絶縁体５５０ａと、絶縁体５５０ａ上の絶縁体５５０ｂの２層の積層構造にしてもよい。
　図２０Ｂに示すように、絶縁体５５０を２層の積層構造とする場合、下層の絶縁体５５０ａは、酸素を透過しやすい絶縁体を用いて形成し、上層の絶縁体５５０ｂは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体５５０ａに含まれる酸素が、導電体５６０へ拡散するのを抑制することができる。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、絶縁体５５０ａに含まれる酸素による導電体５６０の酸化を抑制することができる。例えば、絶縁体５５０ａは、上述した絶縁体５５０に用いることができる材料を用いて設け、絶縁体５５０ｂは、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体５５０ｂとして、酸化ハフニウムを用いる。この場合、絶縁体５５０ｂは、少なくとも酸素と、ハフニウムと、を有する絶縁体となる。また、絶縁体５５０ｂの膜厚は、０．５ｎｍ以上、又は１．０ｎｍ以上とすることが好ましく、かつ３．０ｎｍ以下、又は５．０ｎｍ以下とすることが好ましい。なお、上述した下限値、及び上限値はそれぞれ組み合わせることができるものとする。この場合、絶縁体５５０ｂは、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　なお、絶縁体５５０ａに酸化シリコン、酸化窒化シリコンなどを用いる場合、絶縁体５５０ｂは、比誘電率が高いｈｉｇｈ−ｋ材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体５５０ａと絶縁体５５０ｂとの積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。よって、絶縁体５５０の絶縁耐圧を高くすることができる。
　絶縁体５５４は、ゲート絶縁体の一部として機能する。絶縁体５５４としては、水素に対するバリア絶縁膜を用いることが好ましい。これにより、導電体５６０に含まれる水素などの不純物が、絶縁体５５０、および酸化物５３０ｂに拡散するのを防ぐことができる。絶縁体５５４としては、上述した絶縁体５７６に用いることができる絶縁体を用いればよい。例えば、絶縁体５５４としてＰＥＡＬＤ法で成膜した窒化シリコンを用いればよい。この場合、絶縁体５５４は、少なくとも窒素と、シリコンと、を有する絶縁体となる。
　また、絶縁体５５４が、さらに酸素に対するバリア性を有してもよい。これにより、絶縁体５５０に含まれる酸素が、導電体５６０へ拡散するのを抑制することができる。
　また、絶縁体５５４は、絶縁体５５２、絶縁体５５０、および導電体５６０と、ともに、絶縁体５８０などに形成された開口に設ける必要がある。トランジスタ５００の微細化を図るにあたって、絶縁体５５４の膜厚は薄いことが好ましい。絶縁体５５４の膜厚は、０．１ｎｍ以上、０．５ｎｍ以上、又は１．０ｎｍ以上とすることが好ましく、かつ３．０ｎｍ以下、又は５．０ｎｍ以下とすることが好ましい。なお、上述した下限値、及び上限値はそれぞれ組み合わせることができるものとする。この場合、絶縁体５５４は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体５５４の膜厚は絶縁体５５０の膜厚より薄いことが好ましい。この場合、絶縁体５５４は、少なくとも一部において、絶縁体５５０より膜厚が薄い領域を有していればよい。
　導電体５６０は、トランジスタ５００の第１のゲート電極として機能する。導電体５６０は、導電体５６０ａと、導電体５６０ａの上に配置された導電体５６０ｂと、を有することが好ましい。例えば、導電体５６０ａは、導電体５６０ｂの底面および側面を包むように配置されることが好ましい。また、図１９Ａおよび図１９Ｂに示すように、導電体５６０の上面の高さの位置は、絶縁体５５０の上部の高さの位置と概略一致している。なお、図１９Ａおよび図１９Ｂでは、導電体５６０は、導電体５６０ａと導電体５６０ｂの２層構造として示しているが、導電体５６０は、当該２層構造以外としては、単層構造、又は３層以上の積層構造とすることができる。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
　また、導電体５６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは、積層構造とすることができる。具体的には、例えば、導電体５６０ｂは、チタン、または窒化チタンと上記導電性材料との積層構造とすることができる。
　また、トランジスタ５００では、導電体５６０は、絶縁体５８０などに形成されている開口を埋めるように自己整合的に形成される。導電体５６０をこのように形成することにより、導電体５４２ａと導電体５４２ｂとの間の領域に、導電体５６０を位置合わせすることなく確実に配置することができる。
　また、図１９Ｂに示すように、トランジスタ５００のチャネル幅方向において、絶縁体５２２の底面を基準としたときの、導電体５６０の、導電体５６０と酸化物５３０ｂとが重ならない領域の底面の高さは、酸化物５３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体５６０が、絶縁体５５０などを介して、酸化物５３０ｂのチャネル形成領域の側面および上面を覆う構成とすることで、導電体５６０の電界を酸化物５３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ５００のオン電流を増大させ、周波数特性を向上させることができる。絶縁体５２２の底面を基準としたときの、酸化物５３０ａおよび酸化物５３０ｂと、導電体５６０とが、重ならない領域における導電体５６０の底面の高さと、酸化物５３０ｂの底面の高さと、の差は、０ｎｍ以上、３ｎｍ以上、又は５ｎｍ以上とすることが好ましく、かつ２０ｎｍ以下、５０ｎｍ以下、又は１００ｎｍ以下とすることが好ましい。なお、上述した下限値、及び上限値はそれぞれ組み合わせることができるものとする。
　絶縁体５８０は、絶縁体５４４上に設けられ、絶縁体５５０、および導電体５６０が設けられる領域に開口が形成されている。また、絶縁体５８０の上面は、平坦化されていてもよい。
　層間膜として機能する絶縁体５８０は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体５８０は、例えば、絶縁体５１６と同様の材料を用いて設けることが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
　絶縁体５８０では、水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体５８０は、酸化シリコン、酸化窒化シリコンなどのシリコンを含む酸化物を適宜用いればよい。
　絶縁体５７４は、水、水素などの不純物が、上方から絶縁体５８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体５７４は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体５７４としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムなどの絶縁体を用いればよい。この場合、絶縁体５７４は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。絶縁体５１２と絶縁体５８１に挟まれた領域内で、絶縁体５８０に接して、水素などの不純物を捕獲する機能を有する、絶縁体５７４を設けることで、絶縁体５８０などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。特に、絶縁体５７４として、アモルファス構造を有する酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ５００、および半導体装置を作製することができる。
　絶縁体５７６は、水、水素などの不純物が、上方から絶縁体５８０に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体５７６は、絶縁体５７４の上に配置される。絶縁体５７６としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体５７６としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体５７６をスパッタリング法で成膜することで、密度が高い窒化シリコン膜を形成することができる。また、絶縁体５７６として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＰＥＡＬＤ法または、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。
　また、トランジスタ５００の第１端子、又は第２端子の一方は、プラグとして機能する導電体５４０ａに電気的に接続され、トランジスタ５００の第１端子、又は第２端子の他方は、導電体５４０ｂに電気的に接続されている。なお、導電体５４０ａ、導電体５４０ｂなどは、上方の発光デバイス１５０などに電気的に接続するための配線として機能する場合がある。また、図１７の表示装置１００の場合、導電体５４０ａ、導電体５４０ｂなどは、トランジスタ３００などに電気的に接続するための配線としてもよい。なお、本明細書等では、導電体５４０ａ、及び導電体５４０ｂをまとめて導電体５４０と呼ぶこととする。
　導電体５４０ａは、一例として、導電体５４２ａと重畳する領域に設けられている。具体的には、導電体５４２ａと重畳する領域において、図１９Ａに示す絶縁体５７１ａ、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５７６、及び絶縁体５８１には開口部が形成されており、導電体５４０ａは、当該開口部の内側に設けられている。また、導電体５４０ｂは、一例として、導電体５４２ｂと重畳する領域に設けられている。具体的には、導電体５４２ｂと重畳する領域において、図１９Ａに示す絶縁体５７１ｂ、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５７６、及び絶縁体５８１には開口部が形成されており、導電体５４０ｂは、当該開口部の内側に設けられている。
　さらに、図１９Ａに示すとおり、導電体５４２ａと重畳する領域の開口部の側面と導電体５４０ａとの間には、不純物に対してバリア性を有する絶縁体として、絶縁体５４１ａを設けてもよい。同様に、導電体５４２ｂと重畳する領域の開口部の側面と導電体５４０ｂとの間には、不純物に対してバリア性を有する絶縁体として、絶縁体５４１ｂを設けてもよい。なお、本明細書等では、絶縁体５４１ａ、及び絶縁体５４１ｂをまとめて絶縁体５４１と呼ぶこととする。
　導電体５４０ａおよび導電体５４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５４０ａおよび導電体５４０ｂは積層構造としてもよい。
　また、導電体５４０を積層構造とする場合、絶縁体５７４、絶縁体５７６、絶縁体５８１、絶縁体５８０、絶縁体５４４、および絶縁体５７１の近傍に配置される第１の導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体５７６より上層に含まれる水、水素などの不純物が、導電体５４０ａおよび導電体５４０ｂを通じて酸化物５３０に混入することを抑制することができる。
　絶縁体５４１ａおよび絶縁体５４１ｂとしては、絶縁体５４４などに用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体５４１ａおよび絶縁体５４１ｂとして、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体５４１ａおよび絶縁体５４１ｂは、絶縁体５７４、絶縁体５７６、および絶縁体５７１に接して設けられるので、絶縁体５８０などに含まれる水、水素などの不純物が、導電体５４０ａおよび導電体５４０ｂを通じて酸化物５３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体５８０に含まれる酸素が導電体５４０ａおよび導電体５４０ｂに吸収されるのを防ぐことができる。
　絶縁体５４１ａおよび絶縁体５４１ｂを、図１９Ａに示すように積層構造にする場合、絶縁体５８０などの開口の内壁に接する第１の絶縁体と、その内側の第２の絶縁体は、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせて用いることが好ましい。
　例えば、第１の絶縁体として、ＡＬＤ法で成膜された酸化アルミニウムを用い、第２の絶縁体として、ＰＥＡＬＤ法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体５４０の酸化を抑制し、さらに、導電体５４０に水素が混入するのを低減することができる。
　なお、トランジスタ５００では、絶縁体５４１の第１の絶縁体および絶縁体５４１の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体５４１を単層、または３層以上の積層構造として設ける構成にしてもよい。また、トランジスタ５００では、導電体５４０の第１の導電体および導電体５４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５４０を単層、または３層以上の積層構造として設ける構成にしてもよい。
　なお、本発明の一態様の半導体装置に含まれるトランジスタの構造は、図１９Ａ、及び図１９Ｂに示したトランジスタ５００の構造に限定されない。本発明の一態様の半導体装置に含まれるトランジスタの構造は、状況に応じて、変更してもよい。
　トランジスタ５００の上方には、絶縁体１１１が設けられる。
　絶縁体１１１としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体１１１として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体１１１として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。
　また、絶縁体１１１は、平坦性が高い膜とすることが好ましい。この場合、絶縁体１１１としては、例えば、アクリル樹脂、ポリイミドなどの有機材料を適用することができる。
　絶縁体１１１の上方には、発光デバイス１５０ａ乃至発光デバイス１５０ｃが設けられる。
　ここで、発光デバイス１５０ａ乃至発光デバイス１５０ｃについて説明する。
　絶縁体１１１上には、発光デバイス１５０ａ乃至発光デバイス１５０ｃのそれぞれの画素電極として機能する導電体１２１ａ乃至導電体１２１ｃが設けられている。なお、図１７では、絶縁体１１１上の一部には、導電体１２１ａ乃至導電体１２１ｃが設けられていない領域が存在する。
　導電体１２１ａ乃至導電体１２１ｃは、例えば、絶縁体１１１上に導電膜を成膜し、当該導電膜をパターニング工程、エッチング工程などを行うことによって、形成することができる。
　導電体１２１ａ乃至導電体１２１ｃのそれぞれは、一例として、表示装置１００が備えている発光デバイス１５０ａ、発光デバイス１５０ｂ、及び発光デバイス１５０ｃのアノードとして機能する。
　導電体１２１ａ乃至導電体１２１ｃとしては、例えば、インジウム錫酸化物（ＩＴＯと呼ばれる場合がある）などを適用することができる。
　また、導電体１２１ａ乃至導電体１２１ｃのそれぞれとしては、１層ではなく、２層以上の積層構造としてもよい。例えば、１層目の導電体としては、可視光に対して反射率の高い導電体を適用し、最上層の導電体としては、透光性が高い導電体を適用することができる。可視光に対して反射率の高い導電体としては、例えば、銀、アルミニウム、銀（Ａｇ）とパラジウム（Ｐｄ）と銅（Ｃｕ）の合金膜（Ａｇ−Ｐｄ−Ｃｕ（ＡＰＣ）膜）などが挙げられる。また、透光性が高い導電体としては、例えば、上述したインジウム錫酸化物などが挙げられる。また、導電体１２１ａ乃至導電体１２１ｃとしては、例えば、一対のチタンで挟まれたアルミニウムの積層膜（Ｔｉ、Ａｌ、Ｔｉの順の積層膜）、一対のインジウム錫酸化物で挟まれた銀の積層膜（ＩＴＯ、Ａｇ、ＩＴＯの順の積層膜）などとすることができる。
　絶縁体１１１上、導電体１２１ａ上、導電体１２１ｂ上、及び導電体１２１ｃには、絶縁体１１２が設けられている。なお、図１７では、導電体１２１ａ上、導電体１２１ｂ上、及び導電体１２１ｃ上の一部には、絶縁体１１２が設けられていない領域が存在する。例えば、絶縁体１１１上、及び導電体１２１ａ上乃至導電体１２１ｃ上には、絶縁体１１２となる絶縁膜を形成し、フォトリソグラフィ法などを用いて当該絶縁膜に対してパターニングを行うことにより、当該絶縁膜の、導電体１２１ａ上乃至導電体１２１ｃ上に重畳する一部の領域に、導電体１２１ａ乃至導電体１２１ｃのそれぞれに達する開口部を形成することで、絶縁体１１２を設けることができる。
　絶縁体１１２としては、例えば、絶縁性を有する無機膜とすることができる。絶縁性を有する無機膜としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いることができる。
　また、絶縁体１１２としては、絶縁層を有する有機膜としてもよい。絶縁体１１２に適用できる有機膜としては、例えば、ポリイミドなどが挙げられる。
　また、絶縁体１１２としては、多層構造としてもよい。具体的には、例えば、絶縁体１１２を、１層目を上述した有機膜とし、２層目を上述した無機膜とした多層構造としてもよい。
　絶縁体１１２上、及び導電体１２１ａ上には、ＥＬ層１４１ａが設けられている。また、絶縁体１１２上、及び導電体１２１ｂ上には、ＥＬ層１４１ｂが設けられている。また、絶縁体１１２上、及び導電体１２１ｃ上には、ＥＬ層１４１ｃが設けられている。なお、図１７では、絶縁体１１２上の一部には、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃが設けられていない領域が存在する。
　ところで、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃのそれぞれは、異なる色の発光を呈する発光層を有することが好ましい。例えば、ＥＬ層１４１ａは、青色（Ｂ）の発光を呈する発光層を有し、ＥＬ層１４１ｂは、緑色（Ｇ）の発光を呈する発光層を有し、ＥＬ層１４１ｃは、赤色（Ｒ）の発光を呈する発光層を有することができる。このように、表示装置１００は、複数の画素電極（導電体１２１ａ乃至導電体１２１ｃ）上に色毎に異なる発光層を形成する構造（ＳＢＳ構造）を有してもよい。
　なお、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃのそれぞれに含まれる発光層が発光する色の組み合わせは、上記に限定されず、例えば、シアン、マゼンタ、黄などの色も用いてもよい。また、上記では、３色の例を示したが、表示装置１００に含まれる発光デバイス１５０が発光する色の数は、２色としてもよいし、４色以上としてもよい。
　ＥＬ層１４１ａ、ＥＬ層１４１ｂ、及びＥＬ層１４１ｃは、それぞれ発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、及び正孔輸送層のうち、一以上を有していてもよい。
　また、ＥＬ層１４１ａ、ＥＬ層１４１ｂ、及びＥＬ層１４１ｃは、例えば、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、マイクロコンタクト法等）などの方法により形成することができる。
　なお、上記塗布法、印刷法などの成膜方法を適用する場合において、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００~４０００）、無機化合物（量子ドット材料等）等を用いることができる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。
　例えば、図１７における発光デバイス１５０ａ乃至発光デバイス１５０ｃとしては、図２１Ａに示す発光デバイス１５０のように、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。
　層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを有することができる。発光層４４１１は、例えば発光性の化合物を有する。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を有することができる。
　一対の電極間（導電体１２１と後述する導電体１２２）に設けられた層４４２０、発光層４４１１および層４４３０を有する構成は単一の発光ユニットとして機能することができ、本明細書等では図２１Ａの構成をシングル構造と呼ぶ。
　なお、図２１Ｂに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、発光層４４１３）が設けられる構成もシングル構造のバリエーションである。
　また、層４４２０、発光層４４１１、層４４３０などの複数の層を有する積層体を発光ユニットと呼称する場合がある。また、複数の発光ユニットは、中間層（電荷発生層）を介して直列に接続することができる。具体的には、図２１Ｃに示すように、複数の発光ユニットである、発光ユニット４４００ａ、発光ユニット４４００ｂが中間層（電荷発生層）４４４０を介して直列に接続することができる。なお、本明細書では、このような構造をタンデム構造と呼ぶ。また、本明細書などでは、タンデム構造を、例えば、スタック構造と言い換える場合がある。なお、発光デバイスをタンデム構造とすることで、高輝度発光が可能な発光デバイスとすることができる。また、発光デバイスをタンデム構造とすることで、発光デバイスの発光効率の向上、発光デバイスの寿命の向上などが見込める。図１７の表示装置１００の発光デバイス１５０をタンデム構造とする場合、ＥＬ層１４１としては、例えば、発光ユニット４４００ａの層４４２０と発光層４４１１と層４４３０、中間層４４４０、発光ユニット４４００ｂの層４４２０と発光層４４１２と層４４３０が含まれる構成とすることができる。
　また、上述のシングル構造、及びタンデム構造と、先に記載のＳＢＳ構造と、を比較した場合、ＳＢＳ構造、タンデム構造、及びシングル構造の順で消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造を用いると好適である。一方で、シングル構造、及びタンデム構造は、製造プロセスがＳＢＳ構造よりも容易であるため、製造コストを低くすることができる、または製造歩留まりを高くすることができるため、好適である。
　発光デバイス１５０の発光色は、ＥＬ層１４１を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光デバイス１５０にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
　白色の光を発する発光デバイスは、発光層に２種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、２以上の発光物質の各々の発光色が補色の関係となるような発光物質を選択すればよい。
　発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質を２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。
　また、図１７に示すように、異なる色の発光デバイス間において、２つのＥＬ層の間に隙間が設けられている。このように、ＥＬ層１４１ａ、ＥＬ層１４１ｂ、及びＥＬ層１４１ｃが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
　ＥＬ層１４１ａ乃至ＥＬ層１４１ｃの形成方法としては、フォトリソグラフィ法を用いた方法が挙げられる。例えば、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃとなるＥＬ膜を絶縁体１１１上及び導電体１２１上に成膜し、その後に、フォトリソグラフィ法によって、当該ＥＬ膜をパターニングすることによって、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃを形成することができる。また、当該ＥＬ膜上に導電体１２２を形成して、その後に、フォトリソグラフィ法によって、導電体１２２も含めて当該ＥＬ膜をパターニングして、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃを形成してもよい。また、この場合、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃのそれぞれの構造は、同じとなる。このため、この形成方法が用いられた表示装置１００でカラー表示を行いたい場合、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃのそれぞれを含む発光デバイス１５０ａ乃至発光デバイス１５０ｃを白色の発光を呈する発光デバイスとして、表示装置１００を、当該発光デバイスからの光を着色層（カラーフィルタ）を介して外部に射出する構成とすればよい。
　また、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃの形成方法としては、一度、ＥＬ層１４１ａとなるＥＬ膜を絶縁体１１１上及び導電体１２１上に成膜し、その後、フォトリソグラフィ法によって、ＥＬ層１４１ａを形成する。そして、同様の手順で、ＥＬ層１４１ｂ、及びＥＬ層１４１ｃを所定の領域に形成する。この方法を用いることで、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃのそれぞれを異なる構成にすることができるため、表示装置１００をＳＢＳ構造とすることができる。
　また、上述した方法によって、画素と画素の間の距離を短くすることができる。これにより、表示部に含まれる画素の数を多くすることができるため、表示装置の解像度を高くすることができる。また、例えば、画素と画素の間の距離は、５μｍ以下が好ましく、１μｍ以下がより好ましい。
　また、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃの形成方法としては、フォトリソグラフィ法以外では、ナノインプリント法、リフトオフ法など用いてもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　絶縁体１１２上、ＥＬ層１４１ａ上、ＥＬ層１４１ｂ上、及びＥＬ層１４１ｃ上には、導電体１２２が設けられている。また、導電体１２２上には、絶縁体１１３が設けられている。
　導電体１２２は、例えば、発光デバイス１５０ａ乃至発光デバイス１５０ｃのそれぞれの共通電極として機能する。また、発光デバイス１５０からの発光を表示装置１００の上方に射出するため、導電体１２２としては、透光性を有する導電材料を有することが好ましい。
　導電体１２２としては、導電性が高く、且つ透光性及び光反射性を有する材料（半透過・半反射電極と呼ばれる場合がある）であることが好ましい。導電体１２２としては、例えば、銀とマグネシウムの合金、インジウム錫酸化物を適用することができる。
　絶縁体１１３は、例えば、発光デバイス１５０ａ、発光デバイス１５０ｂ、及び発光デバイス１５０ｃを保護するパッシベーション膜として機能する。そのため、絶縁体１１３は、水などの進入を防ぐ材料であることが好ましい。絶縁体１１３としては、例えば、絶縁体１１１に適用できる材料を用いることができる。具体的には、酸化アルミニウム、窒化シリコン、窒化酸化シリコンなどを用いることができる。
　絶縁体１１３上には、樹脂層１６１が設けられている。また、樹脂層１６１上には、基板１０２が設けられている。
　基板１０２としては、例えば、透光性を有する基板を適用することが好ましい。基板１０２に、透光性を有する基板を用いることで、発光デバイス１５０ａ、発光デバイス１５０ｂ、及び発光デバイス１５０ｃにおいて発光する光を基板１０２の上方に射出することができる。
　上述したとおり、図１７の表示装置１００を構成することにより、好ましくは１０００ｐｐｉ以上、より好ましくは３０００ｐｐｉ以上、さらに好ましくは５０００ｐｐｉ以上の解像度を有する表示装置を実現することができる。
＜表示装置の封止構造例＞
　次に、図１７の表示装置１００に適用できる、発光デバイス１５０ａ乃至発光デバイス１５０ｃの封止構造について説明する。
　図２２Ａは、図１７の表示装置１００に適用できる封止構造の例を示した断面図である。具体的には、図２２Ａには、図１７の表示装置１００の画素アレイＡＬＰの端部と、当該端部の周辺に設けられる要素を図示している。また、図２２Ａには、表示装置１００の画素層ＰＸＡＬの一部のみを抜粋して図示している。具体的には、図２２Ａは、絶縁体１１１、トランジスタ５００に接続するプラグ、及び絶縁体１１１よりも上方に位置する絶縁体、導電体、発光デバイス１５０ａ乃至発光デバイス１５０ｃなどを図示している。
　図２２Ａの表示装置１００において、画素アレイＡＬＰの端部又は当該端部の周辺には接着層１６４が設けられている。具体的には、絶縁体１１２と基板１０２とが、接着層１６４を介るして貼り合わされるように、表示装置１００が構成されている。
　接着層１６４としては、例えば、水分などの不純物の透過を抑制する材料であることが好ましい。接着層１６４に当該材料を用いることで、表示装置１００の信頼性を高めることができる。
　接着層１６４を用いて、絶縁体１１２と基板１０２とを、樹脂層１６１を介して、貼り合わされた構造を固体封止構造と呼ばれる場合がある。また、固体封止構造において、樹脂層１６１が、接着層１６４と同様に、絶縁体１１２と基板１０２とを貼り合わせる機能を有する場合、接着層１６４は必ずしも設けなくてもよい。
　一方、接着層１６４を用いて、絶縁体１１２と基板１０２とを、樹脂層１６１の代わりに不活性ガスを充填して、貼り合わされた構造を中空封止構造と呼ばれる場合がある（図示しない）。不活性ガスとしては、例えば、窒素、アルゴンなどが挙げられる。
　また、図２２Ａに示した表示装置１００の封止構造において、接着層は２つ以上重ねて用いてもよい。例えば、図２２Ｂに示すとおり、接着層１６４の内側に（接着層１６４と樹脂層１６１との間に）、さらに接着層１６５を設けてもよい。接着層を２つ以上重ねることによって、水分などの不純物の透過をより抑制することができるため、表示装置１００の信頼性をより高めることができる。
　また、接着層１６５に乾燥剤を混入してもよい。これにより、接着層１６４、及び接着層１６５の内側に形成されている樹脂層１６１、絶縁体、導電体、ＥＬ層などに含まれている水分が、当該乾燥剤によって吸着されるため、表示装置１００の信頼性を高めることができる。
　また、図２２Ｂの表示装置１００では、固体封止構造を示したが、中空封止構造としてもよい。
　また、図２２Ａ、及び図２２Ｂの表示装置１００の封止構造において、樹脂層１６１の代わりに不活性液体を充填してもよい。不活性液体としては、例えば、フッ素系不活性液体などが挙げられる。
＜表示装置の変形例＞
　ところで、本発明の一態様は、上述した構成に限定されず、状況に応じて、上述した構成を適宜変更することができる。以下に、図１７の表示装置１００の変形例を、図２３Ａ乃至図２４Ｄを用いて説明する。なお、図２３Ａ乃至図２４Ｄには、表示装置１００の画素層ＰＸＡＬの一部のみを抜粋して図示している。具体的には、図２３Ａ乃至図２４Ｄのそれぞれは、絶縁体１１１、トランジスタ５００に接続するプラグ、及び絶縁体１１１よりも上方に位置する絶縁体、導電体、発光デバイス１５０ａ乃至発光デバイス１５０ｃなどを図示している。
　例えば、表示装置１００の構成としては、発光デバイス１５０が発光する色の数を２色としてもよい。また、例えば、表示装置１００の構成としては、発光デバイス１５０が発光する色の数を４色以上としてもよい（図示しない）。
　また、例えば、表示装置１００の構成としては、図２３Ａに示すとおり、ＥＬ層１４１ａ上乃至ＥＬ層１４１ｃ上と、絶縁体１１２上と、にＥＬ層１４２が形成された構成としてもよい。具体的には、例えば、図２３Ａにおいて、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃが図２１Ａに示す層４４３０、及び発光層４４１１を含む構成とした場合、ＥＬ層１４２は図２１Ａに示す層４４２０を含む構成とすればよい。この場合、ＥＬ層１４２に含まれる層４４２０が、発光デバイス１５０ａ乃至発光デバイス１５０ｃのそれぞれにおける共通の層として機能する。同様に、例えば、図２３Ｂにおいて、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃが層４４３０、及び発光層４４１１を含む構成とした場合、ＥＬ層１４２が層４４２０を含む構成とすることで、ＥＬ層１４２に含まれる層４４２０が、発光デバイス１５０ａ乃至発光デバイス１５０ｃのそれぞれにおける共通の層として機能する。また、例えば、図２３Ｃにおいて、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃが図２１Ａに示す発光ユニット４４００ｂの層４４３０、発光層４４１２、及び層４４２０と、中間層４４４０と、発光ユニット４４００ａの層４４３０、及び発光層４４１１と、を含む構成とした場合、ＥＬ層１４２が発光ユニット４４００ａの層４４２０を含む構成とすることで、ＥＬ層１４２に含まれる発光ユニット４４００ａの層４４２０が、発光デバイス１５０ａ乃至発光デバイス１５０ｃのそれぞれにおける共通の層として機能する。
　また、例えば、表示装置１００の構成としては、上述したとおり、絶縁体１１２を、１層目を有機材料の絶縁体とし、２層目を無機材料の絶縁体とした多層構造としてもよい。図２３Ｂには、一例として、絶縁体１１２ａを有機材料の絶縁体とし、絶縁体１１２ｂを無機材料の絶縁体として、絶縁体１１２ａ、及び絶縁体１１２ｂを含む絶縁体１１２を多層構造とした、表示装置１００の一部の断面図を図示している。
　なお、当該有機材料としては、例えば、ポリイミドなどを用いることができ、当該無機材料としては、図１７の表示装置１００に備わる絶縁体１１２などに適用できる材料を用いることができる。
　また、例えば、表示装置１００の構成としては、絶縁体１１３は１層ではなく、２層以上の積層構造としてもよい。絶縁体１１３は、例えば、１層目として無機材料の絶縁体を適用し、２層目として有機材料の絶縁体を適用し、３層目として無機材料の絶縁体を適用した、３層の積層構造としてもよい。図２３Ｃには、絶縁体１１３ａを無機材料の絶縁体とし、絶縁体１１３ｂを有機材料の絶縁体とし、絶縁体１１３ｃを無機材料の絶縁体として、絶縁体１１３ａ、絶縁体１１３ｂ、及び絶縁体１１３ｃを含む絶縁体１１３を多層構造とした、表示装置１００の一部の断面図を図示している。
　また、例えば、表示装置１００の構成としては、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃのそれぞれにマイクロキャビティ構造（微小共振器構造）を設けてもよい。マイクロキャビティ構造とは、例えば、上部電極（共通電極）である導電体１２２として透光性及び光反射性を有する導電材料を用い、下部電極（画素電極）である導電体１２１として光反射性を有する導電材料を用いて、発光層の下面と下部電極の上面との距離、つまり図２１Ａにおける層４４３０の膜厚を、ＥＬ層１４１に含まれる発光層が発光する光の色の波長に応じた厚さにする構造を指す。
　例えば、下部電極によって反射されて戻ってきた光（反射光）は、発光層から上部電極に直接入射する光（入射光）と大きな干渉を起こすため、下部電極と発光層の光学的距離を（２ｎ−１）λ／４（ただし、ｎは１以上の自然数、λは増幅したい発光の波長）に調節することが好ましい。当該光学的距離を調節することにより、波長λのそれぞれの反射光と入射光との位相を合わせ発光層からの発光をより増幅させることができる。一方で、反射光と入射光とが波長λ以外である場合、位相が合わなくなるため、共振せずに減衰する。
　なお、上記構成においてＥＬ層は、複数の発光層を有する構造、又は単一の発光層を有する構造であっても良い。また、例えば、上述したタンデム型の発光デバイスの構成と組み合わせて、一つの発光デバイスに電荷発生層を挟んで複数のＥＬ層を設け、それぞれのＥＬ層に単数もしくは複数の発光層を形成する構成を適用してもよい。
　マイクロキャビティ構造を有することで、特定波長の正面方向の発光強度を強めることが可能となるため、低消費電力化を図ることができる。特に、ＶＲ、ＡＲなどのＸＲ向けの機器の場合、機器を装着しているユーザの眼には、発光デバイスの正面方向の光を入射する場合が多いため、ＸＲ向けの機器の表示装置にマイクロキャビティ構造を設けることは好適であるといえる。なお、赤、黄、緑、青の４色の副画素で映像を表示する表示装置の場合、黄色発光による輝度向上効果のうえ、全副画素において各色の波長に合わせたマイクロキャビティ構造を適用できるため良好な特性の表示装置とすることができる。
　図２４Ａには、一例として、マイクロキャビティ構造を設けた場合の表示装置１００の一部の断面図を示している。また、発光デバイス１５０ａが青色（Ｂ）の発光を呈する発光層を有し、発光デバイス１５０ｂが緑色（Ｇ）の発光を呈する発光層を有し、発光デバイス１５０ｃが赤色（Ｒ）の発光を呈する発光層を有する場合、図２４Ａに示すとおり、ＥＬ層１４１ａ、ＥＬ層１４１ｂ、ＥＬ層１４１ｃの順に膜厚を厚くすることが好ましい。具体的には、ＥＬ層１４１ａ、ＥＬ層１４１ｂ、及びＥＬ層１４１ｃのそれぞれに含まれている層４４３０の膜厚を、それぞれの発光層が呈する発光の色に応じて決めればよい。この場合、ＥＬ層１４１ａに含まれている層４４３０が一番薄くなり、ＥＬ層１４１ｃに含まれている層４４３０が一番厚くなる。
　また、例えば、表示装置１００の構成としては、着色層（カラーフィルタ）などが含まれていてもよい。図２４Ｂには、一例として、樹脂層１６１と基板１０２との間に着色層１６２ａ、着色層１６２ｂ、及び着色層１６２ｃが含まれている構成を示している。なお、着色層１６２ａ乃至着色層１６２ｃは、例えば、基板１０２に形成することができる。また、発光デバイス１５０ａが青色（Ｂ）の発光を呈する発光層を有し、発光デバイス１５０ｂが緑色（Ｇ）の発光を呈する発光層を有し、発光デバイス１５０ｃが赤色（Ｒ）の発光を呈する発光層を有する場合、着色層１６２ａを青色とし、着色層１６２ｂを緑色とし、着色層１６２ｃを赤色としている。
　図２４Ｂに示す表示装置１００は、着色層１６２ａ乃至着色層１６２ｃが設けられた基板１０２を、樹脂層１６１を介して、発光デバイス１５０ａ乃至発光デバイス１５０ｃまで形成された基板３１０に貼り合わせることで、構成することができる。このとき、発光デバイス１５０ａと着色層１６２ａとが重畳し、発光デバイス１５０ｂと着色層１６２ｂとが重畳し、発光デバイス１５０ｃと着色層１６２ｃとが重畳するように貼り合わせることが好ましい。表示装置１００に着色層１６２ａ乃至着色層１６２ｃを設けることによって、例えば、発光デバイス１５０ｂが発光した光は、着色層１６２ａ、又は着色層１６２ｃを介して、基板１０２の上方に射出されず、着色層１６２ｂを介して、基板１０２の上方に射出される。つまり、表示装置１００の発光デバイス１５０からの斜め方向（基板１０２の上面を水平面としたときの仰角の方向）の光を遮断することができるため、表示装置１００の視野角における依存性を低くすることができ、表示装置１００に表示される画像を斜めから見たときの、当該画像の表示品位の低下を防ぐことができる。
　また、基板１０２に形成されている着色層１６２ａ乃至着色層１６２ｃには、オーバーコート層と呼ばれる樹脂などで覆われていてもよい。具体的には、表示装置１００は、樹脂層１６１、当該オーバーコート層、着色層１６２ａ乃至着色層１６２ｃ、基板１０２の順に積層されていてもよい（図示しない）。なお、オーバーコート層に用いられる樹脂としては、例えば、透光性を有し、且つアクリル樹脂またはエポキシ樹脂をベースとした熱硬化性材料等が挙げられる。
　また、例えば、表示装置１００の構成としては、着色層に加えて、ブラックマトリクスも含まれていてもよい（図示しない）。着色層１６２ａと着色層１６２ｂの間、着色層１６２ｂと着色層１６２ｃの間、着色層１６２ｃと着色層１６２ａの間にブラックマトリクスを設けることにより、表示装置１００の発光デバイス１５０からの斜め方向（基板１０２の上面を水平面としたときの仰角の方向）の光をより遮断することができるため、表示装置１００に表示される画像を斜めから見たときの、当該画像の表示品位の低下をより防ぐことができる。
　また、図２４Ｂなどのように、表示装置に着色層を有する場合、表示装置が備える発光デバイス１５０ａ乃至発光デバイス１５０ｃは、いずれも白色の光を呈する発光デバイスとしてもよい（図示しない）。また、当該発光デバイスは、例えば、シングル構造、タンデム構造とすることができる。
　また、例えば、表示装置１００の構成としては、導電体１２１ａ乃至導電体１２１ｃ上に形成される絶縁体１１２を設けない構成としてもよい。図２４Ｃには、図１７などの表示装置１００において、絶縁体１１２を設けていない構成例を示している。また、例えば、表示装置１００の構成としては、導電体１２１ａ乃至導電体１２１ｃは、絶縁体１１１に埋め込まれている構成としてもよい。図２４Ｄには、絶縁体１１１に導電体１２１ａ乃至導電体１２１ｃが埋め込まれている表示装置の構成例を示している。なお、当該構成は、一例として、絶縁体１１１に導電体１２１ａ乃至導電体１２１ｃを埋め込むための開口部を形成して、次に導電体１２１ａ乃至導電体１２１ｃとなる導電膜を成膜し、その後に、絶縁体１１１が露出するまで、化学機械研磨（ＣＭＰ）を行えばよい。
　また、上述した表示装置１００の構成は、導電体１２１ａ乃至導電体１２１ｃをアノードとし、導電体１２２をカソードとしたが、表示装置１００は、導電体１２１ａ乃至導電体１２１ｃをカソードとし、導電体１２２をアノードとした構成としてもよい。つまり、上記で説明した作製工程において、ＥＬ層１４１ａ乃至ＥＬ層１４１ｃ、及びＥＬ層１４２に含まれている、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の積層順を逆にしてもよい。
　なお、本明細書等で開示された、絶縁体、導電体、半導体などは、ＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ法により形成することができる。ＰＶＤ法としては、例えば、スパッタリング法、抵抗加熱蒸着法、電子ビーム蒸着法、ＰＬＤ法などが挙げられる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法を用いて形成などが挙げられる。特に、熱ＣＶＤ法としては、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ法などが挙げられる。
　熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
　熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
　また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の薄い層を成膜し、後から導入される第２の原料ガスと反応して、第２の薄い層が第１の薄い層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
　ＭＯＣＶＤ法、またはＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
　例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド、またはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。また、他の材料としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
　例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。また、他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
　例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
　例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
　例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、プリカーサ（一般的には、前駆体、金属プリカーサなどと呼ばれる場合がある）と酸化剤（一般的には、反応剤、リアクタント、非金属プリカーサなどと呼ばれる場合がある）を順次繰り返し導入して形成する。具体的には、例えば、プリカーサであるＩｎ（ＣＨ３）３ガスと酸化剤であるＯ３ガスを導入してＩｎ−Ｏ層を形成し、その後、プリカーサであるＧａ（ＣＨ３）３ガスと酸化剤であるＯ３ガスを導入してＧａＯ層を形成し、更にその後プリカーサであるＺｎ（ＣＨ３）２ガスと酸化剤であるＯ３ガスを導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層、Ｉｎ−Ｚｎ−Ｏ層、またはＧａ−Ｚｎ−Ｏ層などの混合酸化物層を形成しても良い。なお、Ｏ３ガスに替えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
　また、本発明の一態様の表示装置の表示部の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置としては、１：１（正方形）、３：４、１６：９、１６：１０など様々な画面比率に対応することができる。
　また、本発明の一態様の表示装置の形状は、特に限定はない。例えば、表示装置としては、矩形型、多角形（例えば、八角形など）、円型、楕円型など様々な形状に対応することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
　まず、酸化物半導体における、結晶構造の分類について、図２５Ａを用いて説明を行う。図２５Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図２５Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図２５Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」、及び「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図２５Ｂに示す（横軸は２θ［ｄｅｇ．］とし、また、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）を任意単位（ａ．ｕ．）で表している）。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図２５Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す場合がある。なお、図２５Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２５Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
　図２５Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図２５Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度（Ｉｎｔｅｎｓｉｔｙ）が検出された角度を軸に左右非対称である。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図２５Ｃに示す。図２５Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図２５Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
　図２５Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、結晶構造に着目した場合、図２５Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、及び欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物、欠陥（酸素欠損など）などの少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳ、及び非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼称する場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコン、炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコン、炭素の濃度と、酸化物半導体との界面近傍のシリコン、炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、本発明の一態様の電子機器の一例として、表示装置が適用されたヘッドマウントディスプレイの例について説明する。
　図２６Ａ及び図２６Ｂには、ヘッドマウントディスプレイ８３００の外観を示している。
　ヘッドマウントディスプレイ８３００は、筐体８３０１、表示部８３０２、操作ボタン８３０３、及びバンド状の固定具８３０４を有する。
　操作ボタン８３０３は、電源ボタンなどの機能を有する。また、ヘッドマウントディスプレイ８３００は、操作ボタン８３０３の他にボタンを有していてもよい。
　また、図２６Ｃに示すように、表示部８３０２と使用者の目の位置との間に、レンズ８３０５を有していてもよい。レンズ８３０５により、使用者は表示部８３０２を拡大してみることができるため、より臨場感が高まる。このとき、図２６Ｃに示すように、視度調節のためにレンズの位置を変化させるダイヤル８３０６を有していてもよい。
　表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図２６Ｃのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
　図２６Ａ乃至図２６Ｃには、１枚の表示部８３０２を有する場合の例を示している。このような構成とすることで、部品点数を削減することができる。
　表示部８３０２は、左右２つの領域にそれぞれ右目用の画像と、左目用の画像の２つの画像を並べて表示することができる。これにより、両眼視差を用いた立体映像を表示することができる。
　また、表示部８３０２の全域に亘って、両方の目で視認可能な一つの画像を表示してもよい。これにより、視野の両端に亘ってパノラマ映像を表示することが可能となるため、現実感が高まる。
　ここで、ヘッドマウントディスプレイ８３００は、ユーザの頭部の大きさ、または目の位置などに応じて、表示部８３０２の曲率を適切な値に変化させる機構を有することが好ましい。例えば、表示部８３０２の曲率を調整するためのダイヤル８３０７を操作することで、ユーザ自身が表示部８３０２の曲率を調整してもよい。または、筐体８３０１にユーザの頭部の大きさ、または目の位置などを検出するセンサ（例えばカメラ、接触式センサ、非接触式センサなど）を設け、センサの検出データに基づいて表示部８３０２の曲率を調整する機構を有していてもよい。
　また、レンズ８３０５を用いる場合には、表示部８３０２の曲率と同期して、レンズ８３０５の位置及び角度を調整する機構を備えることが好ましい。または、ダイヤル８３０６が、レンズの角度を調整する機能を有していてもよい。
　図２６Ｅ及び図２６Ｆには、表示部８３０２の曲率を制御する駆動部８３０８を備える例を示している。駆動部８３０８は、表示部８３０２の少なくとも一部と固定されている。駆動部８３０８は、表示部８３０２と固定される部分が変形または移動することにより、表示部８３０２を変形させる機能を有する。
　図２６Ｅには、頭部の大きさが比較的大きなユーザ８３１０が筐体８３０１を装着している場合の模式図である。このとき、表示部８３０２の形状が、曲率が比較的小さく（曲率半径が大きく）なるように、駆動部８３０８により調整されている。
　一方、図２６Ｆには、ユーザ８３１０と比較して頭部の大きさが小さいユーザ８３１１が、筐体８３０１を装着している場合を示している。また、ユーザ８３１１は、ユーザ８３１０と比較して、両目の間隔が狭い。このとき、表示部８３０２の形状は、表示部８３０２の曲率が大きく（曲率半径が小さく）なるように、駆動部８３０８により調整される。図２６Ｆには、図２６Ｅでの表示部８３０２の位置及び形状を破線で示している。
　このように、ヘッドマウントディスプレイ８３００は、表示部８３０２の曲率を調整する機構を有することで、老若男女様々なユーザに、最適な表示を提供することができる。
　また、表示部８３０２に表示するコンテンツに応じて、表示部８３０２の曲率を変化させることで、ユーザに高い臨場感を与えることもできる。例えば、表示部８３０２の曲率を振動させることで揺れを表現することができる。このように、コンテンツ内の場面に合わせた様々な演出をすることができ、ユーザに新たな体験を提供することができる。さらにこのとき、筐体８３０１に設けた振動モジュールと連動させることにより、より臨場感の高い表示が可能となる。
　なお、ヘッドマウントディスプレイ８３００は、図２６Ｄに示すように２つの表示部８３０２を有していてもよい。
　２つの表示部８３０２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、表示部８３０２は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度及び色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
　本実施の形態では、本発明の一態様の表示装置を用いて作製することができる表示モジュールについて説明する。
　図２７Ａに示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリ６０１１を有する。
　例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
　上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状及び寸法を適宜変更することができる。
　表示装置６００６はタッチパネルとしての機能を有していてもよい。
　フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
　プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリ制御回路等を有する。
　図２７Ｂは、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
　表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
　表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０及びバッテリ６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
　発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指またはスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
　発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
　発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
　光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
　本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
　図２８Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図２８Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
　また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には、例えば、フレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
　本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様は、表示装置と、アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンのうち、少なくとも一つと、を有する。
　本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
　二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
　電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様が適用された電子機器は、家屋、またはビルなどの建物の内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
　図２９Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
　なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
　筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタン等としての機能を有する。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
　図２９Ｂは、ウェアラブル端末の一例である情報端末５９００の外観を示す図である。情報端末５９００は、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。
　情報端末５９００は、上記実施の形態で説明した表示装置を適用することで、表示部５９０２において、表示品位の高い画像を表示することができる。
　図２９Ｃは、ゲーム機の一例である携帯ゲーム機５２００の外観を示す図である。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
　また、携帯ゲーム機５２００の映像は、テレビジョン装置、パーソナルコンピュータ用ディスプレイ、ゲーム用ディスプレイ、ヘッドマウントディスプレイなどの表示装置によって、出力することができる。
　携帯ゲーム機５２００に上記実施の形態で説明した表示装置を適用することによって、表示部５２０２において、表示品位の高い画像を表示することができる。また、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
　図３０Ａは、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
　ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
　また、装着部８２０１には、使用者に触れる位置に、使用者の眼球またはまぶたの動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用することができる。
　図３０Ｂ、図３０Ｃ、及び図３０Ｄは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
　なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図３０Ｄのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
ＡＬＰ：画素アレイ、ＡＭＰ：アンプ回路、ＡＲＡ：画素領域、ＣＮＰ：制御回路部、ＣＯＮ：コントローラ、ＤＡＴＡ：画像信号、ＤＲＶ：駆動回路領域、ＬＤ：ローカルドライバ回路、ＭＥＭ：記憶部、ＰＧ：電圧生成回路

Claims (5)

  1. 　第１層と、前記第１層の上方に位置する第２層と、を有し、
    　前記第１層は、駆動回路領域を有し、
    　前記第２層は、画素アレイを有し、
    　前記画素アレイは、複数の画素領域を有し、
    　前記駆動回路領域は、制御回路部と、複数のローカルドライバ回路と、を有し、
    　前記複数のローカルドライバ回路の一は、前記複数の画素領域のいずれか一に対応し、
    　前記ローカルドライバ回路は、対応する前記画素領域に含まれる複数の画素を駆動させる駆動信号を出力する機能を有し、
    　前記制御回路部は、入力される画像信号の解像度データと、前記画素アレイのアスペクト比データと、を比較することで、表示を行う第１の領域と、表示を行わない第２の領域と、を決定し、駆動信号の出力を停止するための制御信号を前記第２の領域に対応する前記ローカルドライバ回路に出力する機能を有する、表示装置。
  2. 　請求項１において、
    　前記駆動回路領域は、上面視において、前記画素アレイの内側に位置し、前記複数の画素領域の一部は、上面視において、前記駆動回路領域に重畳しない、表示装置。
  3. 　請求項１または請求項２において、
    　前記複数の画素領域のそれぞれは、複数の配線を有し、
    　前記複数の画素領域において、
    　前記複数の画素は、マトリクス状に位置し、
    　前記複数の配線は、前記マトリクス状に位置する前記複数の画素の行毎に位置し、
    　前記複数の配線の一は、同じ行に位置する前記画素に電気的に接続され、
    　前記複数の配線のそれぞれは、コンタクト部を有し、
    　前記コンタクト部は、前記画素の内側、又は隣り合う前記画素の間に位置する、表示装置。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記複数の画素領域のそれぞれに含まれる前記画素は、有機ＥＬが用いられた発光デバイスと、第１トランジスタと、を有し、
    　前記制御回路部および前記複数のローカルドライバ回路は、第２トランジスタを有し、
    　前記第１トランジスタは、チャネル形成領域に金属酸化物を有し、
    　前記第２トランジスタは、チャネル形成領域にシリコンを有する、表示装置。
  5. 　請求項１乃至請求項４のいずれか一の表示装置と、筐体と、を有する電子機器。
PCT/IB2022/052416 2021-03-25 2022-03-17 表示装置、及び電子機器 WO2022200937A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280022305.5A CN116997952A (zh) 2021-03-25 2022-03-17 显示装置及电子设备
US18/282,164 US20240161695A1 (en) 2021-03-25 2022-03-17 Display apparatus and electronic device
JP2023508140A JPWO2022200937A1 (ja) 2021-03-25 2022-03-17
KR1020237034472A KR20230157390A (ko) 2021-03-25 2022-03-17 표시 장치 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-051834 2021-03-25
JP2021051834 2021-03-25

Publications (1)

Publication Number Publication Date
WO2022200937A1 true WO2022200937A1 (ja) 2022-09-29

Family

ID=83396369

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/052416 WO2022200937A1 (ja) 2021-03-25 2022-03-17 表示装置、及び電子機器

Country Status (5)

Country Link
US (1) US20240161695A1 (ja)
JP (1) JPWO2022200937A1 (ja)
KR (1) KR20230157390A (ja)
CN (1) CN116997952A (ja)
WO (1) WO2022200937A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202760A (ja) * 2000-12-27 2002-07-19 Nec Corp 液晶表示装置の駆動方法及び駆動回路
JP2002297108A (ja) * 2001-03-30 2002-10-11 Hitachi Ltd 液晶表示装置とその駆動方法
JP2009151172A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 情報処理装置
JP2010130385A (ja) * 2008-11-28 2010-06-10 Sharp Corp 画像表示方法及び画像表示装置
CN101815184A (zh) * 2009-02-19 2010-08-25 乐金电子(中国)研究开发中心有限公司 一种应用于电视的图像显示方法及装置
JP2020187186A (ja) * 2018-07-13 2020-11-19 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11423844B2 (en) 2018-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202760A (ja) * 2000-12-27 2002-07-19 Nec Corp 液晶表示装置の駆動方法及び駆動回路
JP2002297108A (ja) * 2001-03-30 2002-10-11 Hitachi Ltd 液晶表示装置とその駆動方法
JP2009151172A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 情報処理装置
JP2010130385A (ja) * 2008-11-28 2010-06-10 Sharp Corp 画像表示方法及び画像表示装置
CN101815184A (zh) * 2009-02-19 2010-08-25 乐金电子(中国)研究开发中心有限公司 一种应用于电视的图像显示方法及装置
JP2020187186A (ja) * 2018-07-13 2020-11-19 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Also Published As

Publication number Publication date
US20240161695A1 (en) 2024-05-16
CN116997952A (zh) 2023-11-03
KR20230157390A (ko) 2023-11-16
JPWO2022200937A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
JP7257459B2 (ja) Ｉｃチップ
US20230335605A1 (en) Semiconductor device
WO2022118151A1 (ja) 表示システム、及び電子機器
US20230197004A1 (en) Display apparatus and electronic device
WO2022200937A1 (ja) 表示装置、及び電子機器
WO2022162490A1 (ja) 表示装置、及び電子機器
WO2022167883A1 (ja) 表示装置の作製方法
WO2022208221A1 (ja) 表示装置、電子機器、及び半導体装置の作製方法
WO2022137013A1 (ja) 表示装置、電子機器、及び表示装置の作製方法
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
US20240179946A1 (en) Semiconductor device
WO2023037203A1 (ja) 半導体装置
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
CN116745834A (zh) 显示装置及电子设备
WO2023073479A1 (ja) 表示装置、及び電子機器
WO2022219447A1 (ja) 表示装置
US20240172521A1 (en) Semiconductor Device And Electronic Apparatus
WO2022162497A1 (ja) 半導体装置および電子機器
US20240107861A1 (en) Display device, method for manufacturing display device, and electronic device
WO2022172124A1 (ja) 表示装置、電子機器
CN116547737A (zh) 显示系统及电子设备
CN116783639A (zh) 显示装置、电子设备
KR20230128297A (ko) 표시 장치 및 전자 기기
CN116802717A (zh) 半导体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774435

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18282164

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280022305.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2023508140

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20237034472

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237034472

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22774435

Country of ref document: EP

Kind code of ref document: A1