CN116745834A - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN116745834A
CN116745834A CN202280010327.XA CN202280010327A CN116745834A CN 116745834 A CN116745834 A CN 116745834A CN 202280010327 A CN202280010327 A CN 202280010327A CN 116745834 A CN116745834 A CN 116745834A
Authority
CN
China
Prior art keywords
wiring
pixel
region
circuit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280010327.XA
Other languages
English (en)
Inventor
上妻宗广
大贯达也
池田隆之
松嵜隆德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority claimed from PCT/IB2022/050333 external-priority patent/WO2022162490A1/ja
Publication of CN116745834A publication Critical patent/CN116745834A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种分辨率高且抑制输入到像素的信号延迟的显示装置。在该显示装置中,从下方依次形成有第一层、第二层以及第三层。第一层包括驱动电路及多个第一布线,第二层包括多个第一接触部,第三层包括像素阵列及多个第二布线。像素阵列包括多个像素电路。多个第二布线是平行且在像素阵列的列方向上延伸而设置的布线,多个像素电路分别与多个第二布线电连接。驱动电路包括沿着第一方向排列的多个输出端子。多个第一布线是在垂直于第一方向的方向上延伸而设置的布线,多个输出端子分别与多个第一布线电连接。多个第一布线分别通过多个第一接触部电连接于多个第二布线。

Description

显示装置及电子设备
技术领域
本发明的一个方式涉及一种显示装置及电子设备。
本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、驱动方法或制造方法。此外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此,具体而言,作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。
背景技术
可应用于VR(虚拟现实)、AR(增强现实)等XR的显示装置被需求。这种显示装置例如被要求让使用者很有真实感及沉浸感。为了让使用者很有真实感及沉浸感,例如可以采取提高显示装置的清晰度、颜色再现性等显示质量的措施。
作为上述显示装置,例如可以应用液晶显示装置、具备有机EL、发光二极管(LED)等发光器件的发光装置等。此外,专利文献1公开了具备包含有机EL的发光器件的高像素数、高清晰度显示装置。
[先行技术文献]
[专利文献]
[专利文献1]国际专利申请公开第2019/220278号
发明内容
发明所要解决的技术问题
如上所述,作为用于XR的设备,显示质量高的显示装置被需求。此外,用于XR的显示装置例如需要被安装在眼镜型外壳、护目型外壳中,从而优选减小显示装置的尺寸。具体而言,例如,作为用于VR的设备,显示装置的尺寸(对角长度)优选为1英寸以上且2英寸以下。此外,例如,作为用于AR的设备,显示装置的尺寸优选为3英寸以下,更优选为2英寸以下,进一步优选为1.5英寸以下。
另一方面,作为用于XR的设备所具有的显示装置,为了增强真实感及沉浸感,需要提高分辨率。在此情况下,例如,通过在规定尺寸中进行如减小像素间、布线间的间距宽度或者减小像素尺寸等设计,可以增加该尺寸内的像素个数。但是,在显示装置内的像素个数增多的情况下,每帧的数据量增多,由此驱动显示装置的驱动电路(源极驱动电路、栅极驱动电路等)被要求高速工作。
此外,作为用于XR的设备所具有的显示装置,为了增强真实感及沉浸感,需要提高驱动频率。但是,驱动频率越高,每帧的输入时间越短,由此有时在每帧内能够输入到显示装置的数据量减少。
本发明的一个方式的目的之一是提供一种电路面积减少的显示装置。此外,本发明的一个方式的目的之一是提供一种功耗降低的显示装置。此外,本发明的一个方式的目的之一是提供一种显示质量高的显示装置。此外,本发明的一个方式的目的之一是提供一种清晰度高且帧频高的显示装置。此外,本发明的一个方式的目的之一是提供一种新颖的显示装置。此外,本发明的一个方式的目的之一是提供一种具有上述任意显示装置的电子设备。
注意,本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在后面描述的上述目的以外的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述目的以外的目的。本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外,本发明的一个方式不一定需要实现所有的上述目的及其他目的。
解决技术问题的手段
(1)
本发明的一个方式是一种显示装置,包括第一层、位于第一层上方的第二层以及位于第二层上方的第三层。第一层包括驱动电路及多个第一布线,第二层包括多个第一接触部,第三层包括像素阵列及多个第二布线。像素阵列包括配置为矩阵状的多个像素电路,驱动电路具有控制多个像素电路的功能。多个第二布线是彼此平行且在像素阵列的列方向上延伸而设置的布线,多个像素电路分别与多个第二布线电连接。此外,驱动电路包括沿着第一方向配置的多个输出端子。多个第一布线是在垂直于第一方向的方向上延伸而设置的布线,多个输出端子分别与多个第一布线电连接。多个第一布线分别通过多个第一接触部电连接于多个第二布线。
(2)
此外,本发明的一个方式也可以具有如下结构:在上述(1)中,当俯视时,多个第一接触部中的一个位于像素阵列的内侧且位于像素电路的内部或像素电路的外部。
(3)
此外,本发明的一个方式也可以具有如下结构:在上述(1)或(2)中,第一层包括以硅为材料的半导体衬底及多个第二接触部。尤其是,驱动电路优选包括在沟道形成区域中含有硅的多个晶体管。此外,优选的是,被用作多个第一布线的多个低电阻区域位于半导体衬底的顶面,多个第二接触部分别位于多个第一接触部与多个低电阻区域之间,并且多个低电阻区域分别包括多个晶体管的源极及漏极中的一个。
(4)
此外,本发明的一个方式是一种显示装置,包括第一层及位于第一层上方的第三层。第一层包括驱动电路区域,第三层包括像素阵列。像素阵列包括多个像素区域,驱动电路区域包括多个局部驱动电路。多个局部驱动电路中的一个对应于多个像素区域中的任一个。局部驱动电路具有驱动相应像素区域所包括的多个像素的功能。此外,当俯视时,驱动电路区域在像素阵列的内侧,并且多个像素区域的一部分不与驱动电路区域重叠。
(5)
此外,本发明的一个方式也可以具有如下结构:在上述(4)中,多个像素区域各自包括多个布线。优选的是,在多个像素区域中,多个像素配置为矩阵状,多个布线位于矩阵的每个行,多个布线中的一个与位于相同行的像素电连接。此外,优选的是,多个布线各自包括接触部,并且接触部位于像素的内侧或者位于相邻的像素之间。
(6)
此外,本发明的一个方式也可以具有如下结构:在上述(4)或上述(5)中,驱动电路区域包括控制器及电压生成电路。此外,控制器优选具有如下功能:获取从外部输入的图像信号及包含图像信号发送对象的地址信号的功能;以及根据地址信号选择多个局部驱动电路来对所选出的局部驱动电路发送图像信号的功能。此外,电压生成电路优选具有生成供应到多个局部驱动电路或像素的电压的功能。
(7)
此外,本发明的一个方式也可以具有如下结构:在上述(4)至(6)中的任一个中,多个像素区域各自包括的像素包括使用有机EL的发光器件及第一晶体管,并且多个局部驱动电路包括第二晶体管。尤其是,第一晶体管优选在沟道形成区域中含有金属氧化物,第二晶体管优选在沟道形成区域中含有硅。
(8)
此外,本发明的一个方式是一种显示装置,包括像素阵列、驱动电路、第一布线以及第二布线。像素阵列包括各自包括相同列的第一区域及第二区域,第一区域包括第一像素电路,第二区域包括第二像素电路。此外,第一像素电路和第二像素电路在像素阵列中位于相同的列上。此外,第一布线是在第一区域的内部沿着像素阵列的列方向延伸而设置的布线,第二布线是在第二区域的内部沿着像素阵列的列方向延伸而设置的布线。驱动电路包括解复用器,第一像素电路通过第一布线电连接于解复用器的第一输出端子,并且第二像素电路通过第二布线电连接于解复用器的第二输出端子。
(9)
此外,本发明的一个方式是一种具有与上述(8)不同的结构的显示装置,包括像素阵列、驱动电路、第一布线以及第二布线。像素阵列包括各自包括相同列的第一区域及第二区域,第一区域包括第一像素电路,第二区域包括第二像素电路。此外,第一像素电路和第二像素电路在像素阵列中位于相同的列上。此外,第一布线是经由第一区域的内部沿着像素阵列的列方向延伸而设置的布线,第二布线是经由第一区域及第二区域各自的内部沿着像素阵列的列方向延伸而设置的布线。此外,驱动电路包括解复用器。第一像素电路与第一布线电连接,解复用器的第一输出端子与第一布线电连接。此外,第二像素电路与第二布线电连接,解复用器的第二输出端子与第二布线电连接。
(10)
此外,本发明的一个方式是一种具有与上述(8)及上述(9)不同的结构的显示装置,包括像素阵列、驱动电路、第一布线以及第二布线。像素阵列包括各自包括不同列的第一区域及第二区域,第一区域包括第一像素电路,第二区域包括第二像素电路。此外,第一像素电路和第二像素电路在像素阵列中位于不同的列上,第一布线是在第一区域的内部沿着像素阵列的列方向延伸而设置的布线,第二布线是在第二区域的内部沿着像素阵列的列方向延伸而设置的布线。驱动电路包括解复用器,第一像素电路通过第一布线电连接于解复用器的第一输出端子,并且第二像素电路通过第二布线电连接于解复用器的第二输出端子。
(11)
此外,本发明的一个方式也可以具有如下结构:在上述(8)至(10)中的任一个中,包括第三布线及第四布线;第一像素电路包括第一晶体管,并且第二像素电路包括第二晶体管。优选的是,第三布线是在第一区域的内部沿着像素阵列的行方向延伸而设置的布线,第四布线是在第二区域的内部沿着像素阵列的行方向延伸而设置的布线。此外,优选的是,第一晶体管的源极及漏极中的一个与第一布线电连接,第一晶体管的栅极与第三布线电连接。此外,优选的是,第二晶体管的源极及漏极中的一个与第二布线电连接,第二晶体管的栅极与第四布线电连接。
(12)
此外,本发明的一个方式也可以具有如下结构:在上述(11)中,包括第五布线、第六布线、第七布线以及第八布线;第一区域包括第三像素电路,第二区域包括第四像素电路;第三像素电路包括第三晶体管,第四像素电路包括第四晶体管。优选的是,第三像素电路在像素阵列中位于与第一像素电路不同的列上,第四像素电路在像素阵列中位于与第二像素电路不同的列上。此外,优选的是,第五布线是在第一区域的内部沿着像素阵列的列方向延伸而设置的布线,第六布线是在第二区域的内部沿着像素阵列的列方向延伸而设置的布线,第七布线是在第一区域的内部沿着像素阵列的行方向延伸而设置的布线,第八布线是在第二区域的内部沿着像素阵列的行方向延伸而设置的布线。此外,优选的是,第三晶体管的源极及漏极中的一个与第五布线电连接,第三晶体管的栅极与第七布线电连接。此外,优选的是,第四晶体管的源极及漏极中的一个与第六布线电连接,第四晶体管的栅极与第八布线电连接。此外,优选的是,第五布线与解复用器的第三输出端子电连接,第六布线与解复用器的第四输出端子电连接。
(13)
此外,本发明的一个方式也可以具有如下结构:在上述(8)至(12)中的任一个中,包括第一层及位于该第一层上方的第三层。尤其是,第一层优选包括驱动电路,并且第三层优选包括上述像素阵列。
(14)
此外,本发明的一个方式是一种电子设备,包括上述(1)至(13)中任一所示的显示装置,以及外壳。
在本说明书等中,半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外,半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如,作为半导体装置的例子,有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外,有时存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置,或者包括半导体装置。
此外,在本说明书等中,当记载为“X与Y连接”时,表示在本说明书等中公开了如下情况:X与Y电连接的情况;X与Y在功能上连接的情况;以及X与Y直接连接的情况。因此,不局限于附图或文中所示的连接关系,例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子,可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外,开关具有控制开启或关闭的功能。换言之,通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X与Y在功能上连接的情况的一个例子,例如可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如,逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意,例如,即使在X与Y之间夹有其他电路,当从X输出的信号传送到Y时,就可以说X与Y在功能上是连接着的。
此外,当明确地记载为“X与Y电连接”时,包括如下情况:X与Y电连接的情况(换言之,以中间夹有其他元件或其他电路的方式连接X与Y的情况);以及X与Y直接连接的情况(换言之,以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如,可以表现为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表现为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序,可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意,这种表达方法是一个例子,不局限于上述表达方法。在此,X和Y为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
此外,即使在电路图上独立的构成要素彼此电连接,也有时一个构成要素兼有多个构成要素的功能。例如,在布线的一部分用作电极时,一个导电膜兼有布线和电极的两个构成要素的功能。因此,本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中,“电阻元件”例如包括具有高于0Ω的电阻值的电路元件、具有高于0Ω的电阻值的布线等。因此,在本说明书等中,“电阻元件”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此,“电阻元件”也可以称为“电阻”、“负载”、“具有电阻值的区域”等,与此相反,“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻元件”等。作为电阻值,例如优选为1mΩ以上且10Ω以下,更优选为5mΩ以上且5Ω以下,进一步优选为10mΩ以上且1Ω以下。此外,例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中,“电容器”例如包括具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。此外,“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等,与此相反,“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。此外,“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外,例如,也可以为1pF以上且10μF以下。
在本说明书等中,晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低,两个输入输出端子中的一方用作源极而另一方用作漏极。因此,在本说明书等中,源极和漏极可以相互调换。在本说明书等中,在说明晶体管的连接关系时,使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外,根据晶体管的结构,有时除了上述三个端子以外还包括背栅极。在此情况下,在本说明书等中,有时将晶体管的栅极和背栅极中的一个称为第一栅极,将晶体管的栅极和背栅极的另一个称为第二栅极。并且,在相同晶体管中,有时可以将“栅极”与“背栅极”相互调换。此外,在晶体管包括三个以上的栅极时,在本说明书等中,有时将各栅极称为第一栅极、第二栅极、第三栅极等。
例如在本说明书等中,作为晶体管的一个例子可以采用具有两个以上的栅电极的多栅结构晶体管。当采用多栅结构时,由于将沟道形成区域串联连接,所以成为多个晶体管串联连接的结构。因此,通过采用多栅结构,可以降低关态电流(off-state current),且提高晶体管的耐压性(提高可靠性)。或者,通过利用多栅结构,当晶体管在饱和区域工作时,即便漏极-源极间的电压发生变化,漏极-源极间电流的变化也不太大,从而可以得到倾斜角平坦的电压-电流特性。当利用倾斜角平坦的电压-电流特性时,可以实现理想的电流源电路或电阻值极高的有源负载。其结果是,可以实现特性良好的差动电路或电流反射镜电路等。
此外,电路图示出一个电路元件的情况有时包括该电路元件具有多个电路元件的情况。例如,电路图示出一个电阻器的情况包括两个以上的电阻器串联连接的情况。此外,例如,电路图示出一个电容器的情况包括两个以上的电容器并联连接的情况。此外,例如,电路图示出一个晶体管的情况包括两个以上的晶体管串联连接且各晶体管的栅极彼此电连接的情况。同样,例如,电路图示出一个开关的情况包括该开关具有两个以上的晶体管,两个以上的晶体管串联电连接或者并联电连接并且各晶体管的栅极彼此电连接的情况。
此外,在本说明书等中,节点也可以根据电路结构及/或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外,端子、布线等也可以称为节点。
此外,在本说明书等中,可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差,例如在基准电位为地电位(接地电位)时,也可以将“电压”称为“电位”。接地电位不一定意味着0V。此外,电位是相对性的,根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
此外,在本说明书等中,“高电平电位”、“低电平电位”不意味着特定的电位。例如,在两个布线都被记为“用作供应高电平电位的布线”的情况下,两个布线所供应的高电平电位也可以互不相同。同样,在两个布线都被记为“用作供应低电平电位的布线”的情况下,两个布线所供应的低电平电位也可以互不相同。
“电流”是指电荷的移动现象(导电),例如,“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此,在本说明书等中,在没有特别的说明的情况下,“电流”是指载流子移动时的电荷的移动现象(导电)。在此,作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等,载流子根据电流流过的系统(例如,半导体、金属、电解液、真空中等)不同。此外,布线等中的“电流的方向”是带正电的载流子移动的方向,以正电流量记载。换言之,带负电的载流子移动的方向与电流方向相反,以负电流量记载。因此,在本说明书等中,在没有特别的说明的情况下,关于电流的正负(或电流的方向),“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。此外,“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外,在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。此外,例如,本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外,例如,在本说明书等中,一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书中被省略。
在本说明书中,为了方便起见,有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,在“位于导电体的顶面的绝缘体”的表述中,通过将所示的附图的方向旋转180度,也可以称为“位于导电体的下面的绝缘体”。
此外,“上”或“下”这样的术语不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,如果是“绝缘层A上的电极B”的表述,则不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书中有时使用“行”、“列”等词句以说明配置为矩阵状的构成要素及其位置关系。此外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,在“行方向”的表述中,通过将所示的附图的方向旋转90度,也可以称为“列方向”。
此外,在本说明书等中,根据状况,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”调换为“导电膜”。此外,有时可以将“绝缘膜”变换为“绝缘层”。此外,根据情况或状态,可以使用其他词句代替“膜”和“层”等词句。例如,有时可以将“导电层”或“导电膜”变换为“导电体”。此外,例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意,在本说明书等中,“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外,例如,有时将“端子”用作“布线”或“电极”的一部分,反之亦然。再者,“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此,例如,“电极”可以为“布线”或“端子”的一部分,例如,“端子”可以为“布线”或“电极”的一部分。此外,“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
在本说明书等中,根据情况或状态,可以互相调换“布线”、“信号线”及“电源线”等词句。例如,有时可以将“布线”变换为“信号线”。此外,例如有时可以将“布线”变换为“电源线”。反之亦然,有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然,有时可以将“信号线”变换为“电源线”。此外,根据情况或状态,可以互相将施加到布线的“电位”变换为“信号”。反之亦然,有时可以将“信号”变换为“电位”。
在本说明书等中,半导体的杂质是指构成半导体膜的主要成分之外的物质。例如,浓度低于0.1atomic%的元素是杂质。当包含杂质时,例如,半导体中的缺陷态密度有可能提高,载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时,作为改变半导体特性的杂质,例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等,尤其是,例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言,当半导体是硅层时,作为改变半导体特性的杂质,例如有第1族元素、第2族元素、第13族元素、第15族元素等(有时不包含氧、氢)。
在本说明书等中,开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换电流路径的功能的元件。因此,除了控制端子之外,开关有时还包括两个或三个使电流流过的端子。作为开关的一个例子,可以使用电开关或机械开关等。换而言之,开关只要可以控制电流,就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时,晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态、能够使电流流过源电极与漏电极间的状态。此外,晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时,对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子,可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极,并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书等中,有时将使用金属掩模或FMM(Fine Metal Mask,高精细金属掩模)而制造的器件称为MM(Metal Mask)结构。此外,在本说明书等中,将不使用金属掩模或FMM而制造的器件称为MML(Metal Mask Less)结构。
此外,在本说明书等中,有时将在各颜色的发光器件(这里为蓝色(B)、绿色(G)及红色(R))中分别形成发光层或分别涂布发光层的结构称为SBS(Side By Side)结构。此外,在本说明书等中,有时将可发射白色光的发光器件称为白色发光器件。白色发光器件通过与着色层(例如,滤色片)组合可以用作以全彩色显示的显示装置。
此外,发光器件大致可以分为单结构和串联结构。单结构的器件优选具有如下结构:在一对电极间包括一个发光单元,而且该发光单元包括一个以上的发光层。在使用两个发光层得到白色发光的情况下,以两个发光层的各发光颜色处于补色关系的方式选择发光层即可。例如,通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系,可以得到在发光器件整体上以白色发光的结构。此外,在使用三个以上的发光层得到白色发光的情况下,三个以上的发光层的各发光颜色组合而得到在发光器件整体上以白色发光的结构即可。
串联结构的器件优选具有如下结构:在一对电极间包括两个以上的多个发光单元,而且各发光单元包括一个以上的发光层。为了得到白色发光,采用组合从多个发光单元的发光层发射的光来得到白色发光的结构即可。注意,得到白色发光的结构与单结构中的结构同样。此外,在串联结构的器件中,优选在多个发光单元间设置电荷产生层等中间层。
此外,在对上述白色发光器件(单结构或串联结构)和SBS结构的发光器件进行比较的情况下,可以使SBS结构的发光器件的功耗比白色发光器件低。在想要降低功耗的情况下优选采用SBS结构的发光器件。另一方面,白色发光器件的制造工艺比SBS结构的发光器件简单,由此可以降低制造成本或者提高制造成品率,所以是优选的。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此,也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
发明效果
根据本发明的一个方式,可以提供一种电路面积减少的显示装置。此外,根据本发明的一个方式,可以提供一种功耗降低的显示装置。此外,根据本发明的一个方式,可以提供一种显示质量高的显示装置。此外,根据本发明的一个方式,可以提供一种清晰度高且帧频高的显示装置。此外,根据本发明的一个方式,可以提供一种新颖的显示装置。此外,根据本发明的一个方式,可以提供一种具有上述任意显示装置的电子设备。
注意,本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是指将在后面描述的上述效果以外的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述效果以外的效果。此外,本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此,本发明的一个方式根据情况而有时没有上述效果。
附图说明
图1是示出显示装置的结构例子的截面示意图。
图2A是示出显示装置所包括的电路层的结构例子的顶面示意图,图2B是示出显示装置的结构例子的顶面示意图。
图3A是示意性地示出显示装置的结构例子的立体图,图3B是示出显示装置的结构例子的截面示意图。
图4A是示意性地示出显示装置的结构例子的立体图,图4B是示出显示装置的结构例子的截面示意图。
图5A是示意性地示出显示装置的结构例子的立体图,图5B是示出显示装置的结构例子的截面示意图。
图6A至图6C是说明显示装置所包括的像素与布线之间的电连接的图。
图7是示出显示装置的结构例子的顶面示意图。
图8A及图8B是示出显示装置的结构例子的顶面示意图。
图9A及图9B是示出显示装置的结构例子的顶面示意图。
图10A及图10B是示出显示装置的结构例子的顶面示意图。
图11是示出显示装置的结构例子的顶面示意图。
图12是示出显示装置的结构例子的顶面示意图。
图13是示出显示装置的结构例子的方框图。
图14是示出显示装置的结构例子的方框图。
图15是示出显示装置的工作例子的时序图。
图16A是示意性地示出显示装置的结构例子的立体图,图16B是示意性地示出显示装置所包括的电路的结构例子的立体图。
图17是示出显示装置的结构例子的方框图。
图18A至图18F是说明显示装置的工作例子的方框图。
图19是示出显示装置的结构例子的方框图。
图20是示出显示装置的结构例子的方框图。
图21是示出显示装置的结构例子的方框图。
图22是示出显示装置的结构例子的方框图。
图23是示出显示装置的结构例子的方框图。
图24是示出显示装置所包括的电路的结构例子的方框图。
图25是示出显示装置的结构例子的方框图。
图26A是示意性地示出显示装置的结构例子的立体图,图26B是示意性地示出显示装置所包括的电路的结构例子的立体图。
图27是示出显示装置的结构例子的截面示意图。
图28A及图28B是示出晶体管的结构例子的截面示意图。
图29A及图29B是示出晶体管的结构例子的截面示意图。
图30A至图30C是示出发光器件的结构例子的示意图。
图31A及图31B是示出显示装置的结构例子的截面示意图。
图32A至图32C是示出显示装置的结构例子的截面示意图。
图33A至图33D是示出显示装置的结构例子的截面示意图。
图34A是说明IGZO的结晶结构的分类的图,图34B是说明结晶性IGZO的XRD谱的图,图34C是说明结晶性IGZO的纳米束电子衍射图案的图。
图35A及图35B是示出显示模块的结构例子的图。
图36A至图36F是示出电子设备的结构例子的图。
图37A及图37B是示出显示模块的结构例子的图。
图38A及图38B是示出电子设备的结构例子的图。
图39A至图39C是示出电子设备的结构例子的图。
图40A至图40D是示出电子设备的结构例子的图。
具体实施方式
在本说明书等中,金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor,也可以简称为OS)等。例如,在晶体管的沟道形成区域包含金属氧化物的情况下,有时将该金属氧化物称为氧化物半导体。换言之,在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时,该金属氧化物称为金属氧化物半导体(metal oxidesemiconductor)。此外,也可以将OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。
此外,在本说明书等中,有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外,也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外,在本说明书等中,各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外,当在一个实施方式中示出多个结构例子时,可以适当地组合这些结构例子。
此外,可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意,实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外,通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合,可以构成更多图。
参照附图说明本说明书所记载的实施方式。注意,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在实施方式所记载的内容中。注意,在实施方式中的发明的结构中,有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略反复说明。在立体图或俯视图等中,为了明确起见,有时省略部分构成要素的图示。
此外,在本说明书等中,在多个要素使用同一符号并且需要区分它们时,有时对符号附加“_1”,“[n]”,“[m,n]”等用于识别的符号。此外,在附图等中,在对符号附加“_1”,“[n]”,“[m,n]”等用于识别的符号的情况下,如果不需要在本说明书等中区分它们,有时不附加“_1”,“[n]”,“[m,n]”等用于识别的符号。
在附图中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不局限于附图中的尺寸。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。例如,可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
(实施方式1)
在本实施方式中,说明本发明的一个方式的显示装置。
图1是本发明的一个方式的显示装置的截面示意图。显示装置10包括像素层PXAL、布线层LINL以及电路层SICL。
布线层LINL设置在电路层SICL上,像素层PXAL设置在布线层LINL上。此外,像素层PXAL与包括后述驱动电路区域DRV及后述区域LIA的区域重叠。
电路层SICL包括衬底BS、驱动电路区域DRV以及区域LIA。
作为衬底BS,例如可以使用以硅或锗为材料的半导体衬底(例如,单晶衬底)。此外,作为衬底BS,除了半导体衬底以外,例如还可以使用SOI(Silicon On Insulator)衬底、玻璃衬底、石英衬底、塑料衬底、蓝宝石玻璃衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的一个例子,可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。作为柔性衬底、贴合薄膜、基材薄膜等,可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。或者,作为一个例子,可以举出丙烯酸树脂等合成树脂等。或者,作为一个例子,可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者,作为例子,可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜、纸类等。此外,在显示装置10的制造工序包括热处理的情况下,作为衬底BS,优选选择耐热性高的材料。
此外,在本实施方式中,说明衬底BS为以硅等为材料的半导体衬底的情况。由此,驱动电路区域DRV所包括的晶体管可以为在沟道形成区域中含有硅的晶体管(以下称为Si晶体管)。
驱动电路区域DRV及区域LIA设置在衬底BS上。
作为一个例子,驱动电路区域DRV包括用来驱动后述像素层PXAL所包括的像素的驱动电路。关于驱动电路区域DRV的具体结构例子将在后面叙述。
作为一个例子,布线设置在区域LIA中。此外,区域LIA所包括的布线也可以与布线层LINL所包括的布线电连接。此时,显示装置10也可以使用区域LIA所包括的布线及布线层LINL所包括的布线电连接驱动电路区域DRV所包括的电路与像素层PXAL所包括的电路。此外,显示装置10也可以通过布线层LINL所包括的布线电连接驱动电路区域DRV所包括的电路与区域LIA所包括的布线或电路。
此外,作为一个例子,区域LIA也可以包括GPU(GraphicsProcessing Unit)。此外,在显示装置10包括触摸面板的情况下,区域LIA也可以包括控制该触摸面板所包括的触摸传感器的传感器控制器。此外,在使用包含有机EL材料的发光器件(有时称为有机EL元件)作为显示装置10的显示元件的情况下,也可以包括校正多个有机EL元件的发光的亮度不均匀的EL校正电路。此外,在使用液晶元件作为显示装置10的显示元件的情况下,也可以包括伽马校正电路。
布线层LINL设置在电路层SICL上。
作为一个例子,布线设置在布线层LINL中。此外,布线层LINL所包括的布线例如被用作电连接设置在下方的驱动电路区域DRV所包括的驱动电路与设置在上方的像素层PXAL所包括的电路的布线。
作为一个例子,像素层PXAL包括多个像素。此外,在像素层PXAL中,多个像素也可以配置为矩阵状。
此外,多个像素各自能够表现一个颜色或多个颜色。尤其是,多个颜色例如可以为红色(R)、绿色(G)以及蓝色(B)这三种颜色。此外,多个颜色也可以为选自红色(R)、绿色(G)、蓝色(B)、青色、品红色、黄色以及白色中的至少一个。在表现不同颜色的各像素被称为子像素且由该多个不同颜色的子像素表现白色的情况下,有时将该多个子像素统称为像素。在本说明书等中,为了方便起见,将子像素称为像素来进行说明。
图2A示出显示装置10的俯视图的一个例子,只示出电路层SICL。在图2A所示的显示装置10中,作为一个例子,驱动电路区域DRV被区域LIA围绕。
在图2A中,作为一个例子,驱动电路区域DRV包括多个局部驱动电路LD、控制器CON以及电压生成电路PG。
作为一个例子,控制器CON具有处理来自显示装置10外部的输入信号的功能。作为该输入信号,例如可以举出图像信号、包含该图像信号发送对象的地址信号等。控制器CON根据该地址信号而选择驱动电路区域DRV所包括的局部驱动电路LD,并对所选出的局部驱动电路LD发送图像信号。
此外,因为在驱动电路区域DRV中设置有多个局部驱动电路LD,所以控制器CON也可以同时对多个局部驱动电路LD发送图像信号。
作为一个例子,电压生成电路PG被用作生成用来驱动驱动电路区域DRV所包括的电路(例如,后述源极驱动电路、栅极驱动电路等)的电源电压的电路。此外,电压生成电路PG也可以具有生成用来供应到后述像素层PXAL所包括的像素的电压的功能。
作为一个例子,多个局部驱动电路各自具有驱动像素层PXAL所包括的像素的功能。也就是说,例如,多个局部驱动电路可以各自包括源极驱动电路及栅极驱动电路。因为包括多个局部驱动电路,所以可以根据每个局部驱动电路而决定要驱动的像素层PXAL所包括的像素的区域。
例如假设如下情况:在显示装置10中,像素层PXAL所包括的像素阵列ALP被分割成m行n列(m为1以上的整数且n为1以上的整数)的区域的情况。在此情况下,驱动电路区域DRV所包括的多个局部驱动电路的个数为m×n个。在图2A中,作为一个例子,只示出局部驱动电路LD[1,1]、局部驱动电路LD[1,2]、局部驱动电路LD[2,1]、局部驱动电路LD[2,2]、局部驱动电路LD[m-1,1]、局部驱动电路LD[m-1,2]、局部驱动电路LD[m,1]、局部驱动电路LD[m,2]、局部驱动电路LD[1,n-1]、局部驱动电路LD[1,n]、局部驱动电路LD[2,n-1]、局部驱动电路LD[2,n]、局部驱动电路LD[m-1,n-1]、局部驱动电路LD[m-1,n]、局部驱动电路LD[m,n-1]以及局部驱动电路LD[m,n]。
此外,图2B示出像素层PXAL所包括的像素阵列ALP被分割成m行n列的区域时的像素区域。图2B是显示装置10的俯视图,只示出驱动电路区域DRV及像素阵列ALP。尤其是,在图2B中,驱动电路区域DRV由实线表示,像素阵列ALP由虚线表示。如图2B所示,当俯视时,驱动电路区域DRV位于像素阵列ALP的内侧而与像素阵列ALP重叠。在图2B中,作为一个例子,像素阵列ALP被分割成像素区域ARA[1,1]至像素区域ARA[m,n]的区域。此外,在图2B中,作为一个例子,只示出像素区域ARA[1,1]、像素区域ARA[2,1]、像素区域ARA[m-1,1]、像素区域ARA[m,1]、像素区域ARA[1,n]、像素区域ARA[2,n]、像素区域ARA[m-1,n]以及像素区域ARA[m,n]的符号。
作为一个例子,如果将像素阵列ALP分割成32个区域,就可以将m=4、n=8的情况应用于图2A及图2B。在此,在显示装置10的分辨率为8K4K的情况下,像素数为7680×4320。此外,在显示装置10的子像素为红色(R)、绿色(G)、蓝色(B)这三种颜色的情况下,所有子像素的个数为7680×4320×3个。在此,在将分辨率为8K4K的显示装置10的像素阵列分割成32个区域的情况下,每个区域的像素数为960×1080,在显示装置10的子像素为红色(R)、绿色(G)、蓝色(B)这三种颜色的情况下,每个区域的子像素的个数为960×1080×3个。
如图2B所示,作为一个例子,局部驱动电路LD[1,1]驱动像素区域ARA[1,1]所包括的像素,局部驱动电路LD[2,1]驱动像素区域ARA[2,1]所包括的像素。此外,局部驱动电路LD[m-1,1]驱动像素区域ARA[m-1,1]所包括的像素,局部驱动电路LD[m,1]驱动像素区域ARA[m,1]所包括的像素。此外,局部驱动电路LD[1,n]驱动像素区域ARA[1,n]所包括的像素,局部驱动电路LD[2,n]驱动像素区域ARA[2,n]所包括的像素。此外,局部驱动电路LD[m-1,n]驱动像素区域ARA[m-1,n]所包括的像素,局部驱动电路LD[m,n]驱动像素区域ARA[m,n]所包括的像素。也就是说,虽然在图2B中未示出,但是位于i行j列(i为1以上m以下的整数且j为1以上n以下的整数)的局部驱动电路LD[i,j]驱动像素区域ARA[i,j]所包括的像素。此外,在图2B中,作为一个例子,像素区域ARA与驱动该像素区域ARA所包括的像素的局部驱动电路LD的对应关系由粗箭头表示。
如图2B所示,当在俯视时驱动电路区域DRV位于像素阵列ALP的内侧而重叠的情况下,作为一个例子,电连接像素区域ARA的像素与局部驱动电路LD的布线(例如,源极布线、栅极布线、恒压线等)如图3A所示那样设置。也就是说,在本发明的显示装置中,电连接局部驱动电路LD与对应于局部驱动电路LD的像素区域ARA的布线延伸而设置在布线层LINL中。
在图3A中,作为一个例子,布线组GLS[1,1]被用作电连接像素区域ARA[1,1]所包括的多个像素与局部驱动电路LD[1,1]所包括的栅极驱动电路的多个栅极布线。此外,作为一个例子,布线组SLS[1,1]被用作电连接像素区域ARA[1,1]所包括的多个像素与局部驱动电路LD[1,1]所包括的源极驱动电路的多个源极布线。此外,作为一个例子,布线组GLS[2,1]被用作电连接像素区域ARA[2,1]所包括的多个像素与局部驱动电路LD[2,1]所包括的栅极驱动电路的多个栅极布线。此外,作为一个例子,布线组SLS[1,2]被用作电连接像素区域ARA[1,2]所包括的多个像素与局部驱动电路LD[1,2]所包括的源极驱动电路的多个源极布线。
在图3A中,作为一个例子,假设像素区域ARA[1,1]至像素区域ARA[m,n]各自包括配置为s行t列(s为1以上的整数且t为1以上的整数)的矩阵状的多个像素的情况。此时,作为一个例子,布线组GLS[1,1]及布线组GLS[2,1]各自包括s个栅极布线,并且布线组SLS[1,1]及布线组SLS[1,2]各自包括t个源极布线。图3A示出:布线GL[1,1]_1、布线GL[1,1]_2以及布线GL[1,1]_s作为布线组GLS[1,1]所包括的布线;布线GL[2,1]_1、布线GL[2,1]_2以及布线GL[2,1]_s作为布线组GLS[2,1]所包括的布线;布线SL[1,1]_1、布线SL[1,1]_2以及布线SL[1,1]_t作为布线组SLS[1,1]所包括的布线;以及布线SL[1,2]_1、布线SL[1,2]_2以及布线SL[1,2]_t作为布线组SLS[1,2]所包括的布线。
此外,虽然未图示,栅极布线及源极布线以外的布线也可以设置在布线层LINL中。例如,用来从电路层SICL所包括的电压生成电路PG向像素阵列ALP所包括的像素供应恒压的布线也可以设置在布线层LINL中。
此外,布线层LINL也可以包括多个层。具体而言,例如,如图3B所示,也可以在布线层LINL中层叠不同的布线。
图3B是作为一个例子层叠电路层SICL、布线层LINL以及像素层PXAL时的截面图。此外,在图3B所示的像素层PXAL中,只分别示出像素区域ARA[1,1]、像素区域ARA[2,2]以及像素区域ARA[3,3]作为方框图。此外,在图3B所示的电路层SICL中,示出局部驱动电路LD[1,1]及局部驱动电路LD[2,2],并且局部驱动电路LD[1,1]及局部驱动电路LD[2,2]各自包括晶体管300。此外,图3A及图3B所示的晶体管300包括低电阻区域314a及半导体区域313,关于它们将在实施方式4中叙述。
在图3B中,局部驱动电路LD[1,1]中的晶体管300的源极及漏极中的一个通过布线GL[1,1]_1(布线SL[1,1]_1)电连接于像素区域ARA[1,1]。此外,局部驱动电路LD[2,2]中的晶体管300的源极及漏极中的一个通过布线GL[2,2]_1(布线SL[2,2]_1)电连接于像素区域ARA[2,2]。此外,图3B还示出像素区域ARA[3,3]与布线GL[3,3]_1(布线SL[3,3]_1)电连接的结构。
此外,在图3B中,布线GL[1,1]_1(布线SL[1,1]_1)包括接触部VA及导电体ER。此外,导电体CD形成在晶体管300的低电阻区域314a上。因此,借助于接触部VA、导电体ER以及导电体CD,像素区域ARA[1,1]与局部驱动电路LD[1,1]电连接。此外,导电体CD因电连接布线GL[1,1]_1(布线SL[1,1]_1)与晶体管300的低电阻区域314a而可以被称为接触部。
例如,当设计时,有时电连接局部驱动电路LD与对应于局部驱动电路LD的像素区域ARA的布线因其位置关系而与其他布线在相同位置上重叠。在此情况下,如图3B所示,通过将在相同位置上重叠的多个布线分别设置在不同的层中,可以在不引起不同布线之间的物理接触的情况下电连接局部驱动电路LD与对应于局部驱动电路LD的像素区域ARA。例如,在图3B中做引线,以避免电连接像素区域ARA[1,1]及局部驱动电路LD[1,1]的布线与电连接像素区域ARA[2,2]及局部驱动电路LD[2,2]的布线之间的物理接触。此外,例如,在图3B中做引线,以避免电连接像素区域ARA[2,2]及局部驱动电路LD[2,2]的布线与电连接于像素区域ARA[3,3]的布线之间的物理接触。
此外,为了抑制信号延迟及/或由寄生电阻等导致的功耗增加,用来从局部驱动电路LD向像素区域ARA的像素发送信号的布线(栅极布线、源极布线等)优选较短。因此,在显示装置10中,电连接局部驱动电路LD与像素区域ARA的布线优选设计得较短。为此,作为一个例子,在每个像素区域ARA中,将像素区域ARA与布线层LINL之间的布线的接触位置设计为最优位置。
此外,虽然在图3A及图3B中说明通过布线层LINL的布线电连接电路层SICL的驱动电路区域DRV与像素层PXAL的像素区域ARA的结构,但是本发明的一个方式的显示装置也可以具有如下结构:除了布线层LINL的布线以外,还通过区域LIA的布线电连接电路层SICL的驱动电路区域DRV与像素层PXAL的像素区域ARA。
例如,如图4A所示,显示装置10所包括的电连接局部驱动电路LD[1,1]与像素区域ARA[1,1]的布线GL[1,1]_1(布线SL[1,1]_1)也可以依次通过晶体管300的源极及漏极中的一个、布线层LINL的布线、区域LIA所包括的布线(由粗虚线表示的布线)以及布线层LINL的布线电连接到像素区域ARA[1,1]。图4B是此时的显示装置10的截面图。在图4B所示的显示装置10中,作为一个例子,电连接驱动电路区域DRV的局部驱动电路LD[1,1]与像素区域ARA[1,1]的布线GL[1,1]_1(布线SL[1,1]_1)的路径是经由电路层SICL的区域LIA中的设置在衬底BS上的低电阻区域314c的路径。此外,在衬底BS为以硅为材料的半导体衬底的情况下,通过掺杂赋予导电性的元素,可以形成低电阻区域314c。
此外,例如,如图5A所示,显示装置10所包括的电连接局部驱动电路LD[1,1]与像素区域ARA[1,1]的布线GL[1,1]_1(布线SL[1,1]_1)也可以依次通过晶体管300的源极及漏极中的一个、区域LIA所包括的布线(由粗虚线表示的布线)以及布线层LINL的布线电连接到像素区域ARA[1,1]。图5B是此时的显示装置10的截面图。在图5B所示的显示装置10中,作为一个例子,晶体管300的源极及漏极中的一个包括形成至区域LIA内侧的低电阻区域314c。换言之,低电阻区域314c包括晶体管300的源极及漏极中的一个。在显示装置10中,通过使用低电阻区域314c、布线层LINL所包括的布线等,电连接驱动电路区域DRV的局部驱动电路LD[1,1]与像素区域ARA[1,1]。
<<像素区域ARA与布线层LINL之间的接触>>
在此,说明像素区域ARA与布线层LINL之间的布线的接触位置。图6A是示出像素区域ARA及像素区域ARA所包括的多个像素PIX的一个例子的示意图。作为一个例子,在像素区域ARA中,多个像素PIX配置为矩阵状。此外,作为一个例子,图6A示出每个像素PIX包括晶体管Tr的结构,而不示出除此以外的电路元件。此外,作为一个例子,在图6A所示的像素区域ARA中,布线组SLS(布线SL_1、布线SL_2以及布线SL_3)在X方向上延伸而设置。虽然在图6A中示出布线组SLS所包括的布线个数为三个的情况,但是该布线个数可以为一个或两个,也可以为四个以上。此外,未示出布线组GLS等。在本说明书等中,有时X方向和Y方向分别也被称为行方向和列方向。
在图6A中,像素区域ARA与布线层LINL之间的布线的接触部例如位于像素区域ARA的端部。此外,在图6A中,将像素区域ARA与布线层LINL之间的布线的接触部表示为接触部CNT。在此情况下,局部驱动电路LD的位置优选相对于像素区域ARA在正的X方向上。与此相反,如果局部驱动电路LD的位置相对于像素区域ARA在负的X方向上,像素区域ARA与对应于像素区域ARA的局部驱动电路LD之间的布线就变长,由此有时容易引起信号延迟及/或由寄生电阻等导致的功耗增加等。
此外,如图6B所示,像素区域ARA与布线层LINL之间的布线的接触位置例如可以在像素PIX的内侧。在此情况下,局部驱动电路LD的位置优选相对于像素区域ARA在正或负的Y方向上。虽然在图6B中接触部CNT分别设置在各布线组SLS中的不同列上的像素PIX的内部,但是接触部CNT也可以分别设置在各布线组SLS中的相同列上的像素PIX的内部。
此外,虽然在图6B中示出在像素PIX的内部设置接触部CNT的例子,但是也可以如图6C所示那样在像素PIX的外侧(相邻的像素PIX之间)设置接触部CNT。
在本说明书等中,作为一个例子,像素PIX的内部可以为与像素PIX所包括的发光器件(后述发光器件150a至发光器件150c)的发光区域重叠的区域,而像素PIX的外侧可以为该区域的外侧。此外,作为一个例子,像素PIX的内部可以为与像素PIX所包括的EL层(后述EL层141a至EL层141c)重叠的区域,而像素PIX的外侧可以为该区域的外侧。此外,作为一个例子,像素PIX的内部可以为与到达像素PIX所包括的下部电极的绝缘体的开口部(到达后述导电体121a至导电体121c的绝缘体112的开口部)重叠的区域,而像素PIX的外侧可以为该区域的外侧。此外,作为一个例子,像素PIX的内部可以为与像素PIX所包括的下部电极(后述导电体121a至导电体121c)重叠的区域,而像素PIX的外侧可以为该区域的外侧。
此外,在本说明书等中,有时在像素PIX的内部与外部的边界例如包括在像素PIX的内部的前提下进行说明。此外,根据状况而有时在像素PIX的内部与外部的边界包括在像素PIX的外部的前提下进行说明。
此外,作为多个接触部CNT的各位置,也可以根据像素区域ARA与局部驱动电路LD的位置关系而组合图6A至图6C所示的各种情况。也就是说,作为多个接触部CNT的各位置,其一部分可以位于像素区域ARA的端部,另一部分可以位于像素PIX的内部,并且其他部分可以位于像素PIX的外侧。
<<像素区域ARA与局部驱动电路LD的位置关系>>
在此,说明根据像素区域ARA与局部驱动电路LD的位置关系而对电连接像素区域ARA与局部驱动电路LD的布线做引线的情况。
图7是示出显示装置10中的像素层PXAL所包括的像素区域ARA及包括在电路层SICL中且对应于像素区域ARA的局部驱动电路LD的俯视图。
在图7的像素区域ARA中,像素电路PIX配置为v行w列(v为1以上的整数且w为1以上的整数)的矩阵状,并且在像素区域ARA中,作为源极布线的布线SLu_1至布线SLu_w在列方向上延伸而设置。此外,在图7的包括布线层LINL的下层中,用来电连接于驱动电路SD的布线SLd_1至布线SLd_w沿着一个方向延伸而设置。也就是说,布线SLd_1至布线SLd_w各自以大致平行或平行的方式延伸而设置。此外,在图7中,布线SLd_1至布线SLd_w各自由双点划线表示。
在图7中,驱动电路SD包括多个输出端子SDT。在此,多个输出端子SDT分别与布线SLd_1至布线SLd_w电连接。此外,在图7中,多个输出端子SDT的排列方向(驱动电路SD的朝向)分别与布线SLd_1至布线SLd_w大致垂直或垂直。也就是说,作为一个例子,多个输出端子SDT沿着一个方向配置。
在此,说明多个输出端子SDT。例如,在驱动电路SD包括解复用器且该解复用器的各输出端子分别与布线SLd_1至布线SLd_w直接电连接的情况下,输出端子SDT可以为该解复用器所包括的开关的端子。此外,在驱动电路SD包括多个放大器且该多个放大器的输出端子分别与布线SLd_1至布线SLd_w直接电连接的情况下,多个输出端子SDT可以为该多个放大器的输出端子。此外,在放大器的输出端子与放大器所包括的晶体管的源极、漏极或栅极电连接的情况下,多个输出端子SDT可以为该晶体管的源极、漏极或栅极。此外,在驱动电路SD包括多个数字模拟转换电路(以下称为DAC)且该多个DAC的输出端子分别与布线SLd_1至布线SLd_w直接电连接的情况下,多个输出端子SDT可以为该多个DAC的输出端子。此外,在DAC的输出端子与DAC所包括的晶体管的源极、漏极或栅极电连接的情况下,多个输出端子SDT可以为该晶体管的源极、漏极或栅极。
此外,布线SLd_1至布线SLd_w分别通过接触部CNT电连接于布线SLu_1至布线SLu_w。有时将布线SLd_1及布线SLu_1统称为布线SL_1,将布线SLd_2及布线SLu_2统称为布线SL_2,并且将布线SLd_w及布线SLu_w统称为布线SL_w。
此外,在图7中,像素区域ARA与局部驱动电路LD所包括的驱动电路SD配置为布线SLu_1至布线SLu_w与布线SLd_1至布线SLd_w大致垂直或者优选垂直的形式。也就是说,在图7所示的显示装置10的俯视图中,驱动电路SD的位置在与显示装置10的像素区域ARA的列方向大致平行或平行的方向上。由此,多个输出端子SDT的排列方向(驱动电路SD的朝向)与像素区域ARA的列大致平行或平行。
当对应于像素区域ARA的局部驱动电路LD所包括的驱动电路SD在俯视时位于像素区域ARA的列方向时,如图7所示,通过对布线SLd_1至布线SLd_w做引线,可以尽量缩短电连接像素区域ARA与驱动电路SD的源极布线的长度。通过缩短源极布线,可以减少有关该源极线的寄生电阻、寄生电容,从而可以减少时间常数。由此,可以减少从驱动电路SD向像素区域ARA所包括的像素电路PIX的包含图像数据的信号的发送时间。因此,在包括像素区域ARA及局部驱动电路LD的显示装置中,可以显示帧频高的图像。
此外,根据本发明的一个方式的显示装置的像素区域ARA与局部驱动电路LD的位置关系不局限于图7。例如,如图8A所示,在对应于像素区域ARA的局部驱动电路LD在俯视时不位于像素区域ARA的列方向的情况下,具体而言,在即使沿与布线SLu_1至布线SLu_w大致垂直或优选垂直的方向对布线SLd_1至布线SLd_w做引线也不能电连接局部驱动电路LD与布线SLd_1至布线SLd_w的情况下,也可以改变局部驱动电路LD所包括的驱动电路SD的朝向(多个输出端子SDT的排列方向)。
在局部驱动电路LD的内部中,通过改变驱动电路SD的朝向(多个输出端子SDT的排列方向),并且对布线SLd_1至布线SLd_w引线至与多个输出端子SDT的排列方向大致垂直或优选垂直的方向,可以在俯视时通过接触部CNT电连接像素区域ARA的布线SLu_1至布线SLu_w与布线SLd_1至布线SLd_w。也就是说,在像素区域ARA与局部驱动电路LD的位置关系为图8A的情况下,布线SLu_1至布线SLu_w与布线SLd_1至布线SLd_w也可以不在俯视时大致垂直或垂直。
当对应于像素区域ARA的局部驱动电路LD所包括的驱动电路SD在俯视时不位于像素区域ARA的列方向时,如图8A所示,通过对驱动电路SD的朝向(多个输出端子SDT的排列方向)改变为最优方向以在与多个输出端子SDT的排列方向大致垂直或优选垂直的方向上对布线SLd_1至布线SLd_w做引线,可以尽量缩短电连接像素区域ARA与驱动电路SD的源极布线的长度。
此外,也可以根据状况而改变接触部CNT的位置、布线SLd_1至布线SLd_w的排列顺序等。例如,也可以将图8A所示的结构改变为图8B所示的结构。具体而言,图8B所示的结构与图8A所示的结构的不同之处在于:设置在布线SLu_1至布线SLu_w的延长线上的接触部CNT的位置不同;布线SLd_1至布线SLd_w的排列顺序不同。通过将图8A所示的结构改变为图8B所示的结构,可以尽量减少布线SLd_1至布线SLd_w中最长的布线与最短的布线之间的差异。换言之,可以使布线SLd_1至布线SLd_w中的每一个的长度接近布线SLd_1至布线SLd_w中的每一个的平均长度。由此,可以减少布线SLd_1至布线SLd_w中的每一个的长度的差异,从而可以抑制分别向布线SL_1至布线SL_w发送图像数据所需的时间的不均匀。
此外,图7至图8B所示的结构的截面图例如可以为图3B、图4B或图5B。在图3B的情况下,接触部VA例如相当于图7至图8B中的接触部CNT,导电体ER例如相当于图7至图8B中的布线SLd_1至布线SLd_w中的任一个。此外,导电体CD、晶体管300的低电阻区域314a、导电体CD与晶体管300的低电阻区域314a接触的区域例如相当于图7至图8B中的多个输出端子SDT中的一个。此外,在图5B的情况下,接触部VA及导电体ER例如相当于图7至图8B中的接触部CNT。此外,电路层SICL所包括的导电体CD也可以为图7至图8B中的接触部CNT的一部分。晶体管300的低电阻区域314c例如相当于图7至图8B中的布线SLd_1至布线SLd_w中的任一个。此外,晶体管300的低电阻区域314a与后述半导体区域313的边界例如相当于图7至图8B中的多个输出端子SDT中的一个。
此外,虽然在参照图7至图8B的上述说明中以驱动电路SD,即源极驱动电路为例,但是例如也可以以栅极驱动电路为例代替源极驱动电路来进行同样考察,可以减少从栅极驱动电路发送到像素区域ARA的各布线的每个选择信号的时间差异。
通过如图1、图2A及图2B所示那样构成显示装置10,可以将显示装置10的像素阵列ALP分割成像素区域ARA[1,1]至像素区域ARA[m,n]来以局部驱动电路LD[1,1]至局部驱动电路LD[m,n]并行驱动每个像素区域ARA。此外,当只对显示装置10的显示部的图像的一部分进行改写时,只驱动所需要的局部驱动电路LD来驱动显示该图像的一部分的像素区域ARA所包括的像素即可。也就是说,可以独立驱动显示装置10的显示部的像素区域ARA[1,1]至像素区域ARA[m,n]各自所包括的像素。在此情况下,只有所需要的像素区域ARA所包括的像素被驱动,对应于不需要驱动的像素区域ARA的局部驱动电路处于停止状态,从而可以降低功耗。此外,因为可以将显示装置10的像素阵列ALP分割成像素区域ARA[1,1]至像素区域ARA[m,n]来以局部驱动电路LD[1,1]至局部驱动电路LD[m,n]并行独立地驱动每个像素区域ARA,由此可以缩短改写显示在显示装置10的显示部上的图像所需的时间(例如,每帧时间)。此外,因为分割像素阵列ALP来以相应局部驱动电路LD分别驱动,所以在被分割的单位(一个像素区域ARA)中所驱动的负荷减少,从而容易提高工作速度,并容易降低功耗。此外,通过分割像素阵列ALP,可以以同一时序驱动被分割的各单位(每个像素区域ARA),由此与不分割像素阵列ALP的情况相比,可以延长一帧内的图像写入时间。例如,通过以将在像素阵列ALP上延伸而设置的多个栅极布线分割成四个的方式分割像素阵列ALP,理想的是,可以将图像写入时间缩短为不分割像素阵列ALP时的1/4倍或其附近的时间,并将剩余时间(不分割像素阵列ALP时的3/4倍或其附近的时间)用作写入时间。因此,可以延长一帧内的图像写入时间。
此外,在如图1、图2A以及图2B所示那样将局部驱动电路LD配置在电路层SICL的中央部或中央部附近来将图像显示在显示装置10的显示部的情况下,可以减少不同像素区域ARA之间输入分别供应到像素的该图像的数据信号所需的时间的差异。除了数据信号以外,关于发送到像素区域ARA的像素的选择信号等也同样减少不同像素区域ARA之间输入信号所需的时间的差异。也就是说,可以抑制从驱动电路区域发送到各像素区域ARA的信号的延迟。
此外,本发明的一个方式的显示装置不局限于上述显示装置10的结构。本发明的一个方式的显示装置也可以根据状况改变上述显示装置10的结构。
例如,以上说明了上述显示装置10中的电路层SICL所包括的驱动电路区域DRV的个数为一个的情况,但是电路层SICL也可以包括两个以上的驱动电路区域DRV。图9A是示出显示装置10的结构例子的顶面示意图,其中显示装置10的电路层SICL包括两个以上的驱动电路区域DRV。
在图9A的显示装置10中,与像素阵列ALP的2行n列的范围内的像素区域ARA重叠的区域的一部分设置有驱动电路区域DRV。具体而言,在图9A的显示装置10中,与像素区域ARA[1,1]至像素区域ARA[2,n]的范围重叠的区域的一部分设置有驱动电路区域DRV[1],并且与像素区域ARA[m-1,1]至像素区域ARA[m,n]的范围重叠的区域的一部分设置有驱动电路区域DRV[n/2]。也就是说,在电路层SICL中设置有n/2个驱动电路区域DRV(驱动电路区域DRV[1]至驱动电路区域[n/2])。此外,图9A所示的列数n为偶数。
作为像素区域ARA,图9A示出像素区域ARA[1,1]、像素区域ARA[2,1]、像素区域ARA[m-1,1]、像素区域ARA[m,1]、像素区域ARA[1,n]、像素区域ARA[2,n]、像素区域ARA[m-1,n]、像素区域ARA[m,n]。作为驱动电路区域DRV,图9A示出驱动电路区域DRV[1]、驱动电路区域DRV[n/2]。作为局部驱动电路LD,图9A示出局部驱动电路LD[1,1]、局部驱动电路LD[2,1]、局部驱动电路LD[1,2]、局部驱动电路LD[2,2]、局部驱动电路LD[m-1,1]、局部驱动电路LD[m,1]、局部驱动电路LD[m-1,2]、局部驱动电路LD[m,2]、局部驱动电路LD[1,n-1]、局部驱动电路LD[2,n-1]、局部驱动电路LD[1,n]、局部驱动电路LD[2,n]、局部驱动电路LD[m-1,n-1]、局部驱动电路LD[m,n-1]、局部驱动电路LD[m-1,n]、局部驱动电路LD[m,n]。
此外,在图9A的显示装置10中,驱动电路区域DRV[1]至驱动电路区域DRV[n/2]中的每一个的中央部分设置有控制器CON、电压生成电路PG,但是对设置在驱动电路区域DRV[1]至驱动电路区域DRV[n/2]中的控制器CON、电压生成电路PG的位置及形状没有特别的限制。
此外,在图9A的显示装置10中,像素阵列ALP的2行n列的范围内的多个像素区域ARA所包括的各像素被一个驱动电路区域DRV所包括的局部驱动电路LD驱动,但是对应于一个驱动电路区域DRV的像素阵列ALP内的像素区域的范围也可以为1行以上且m行以下n列的范围或m行1列以上且n列以下的范围。具体而言,对应于一个驱动电路区域DRV的像素阵列ALP内的像素区域的范围例如既可为3行n列的范围又可为m行2列的范围。
此外,虽然在图9A的显示装置10中记载的列数n为偶数,但是n也可以为奇数。在此情况下,在图9A的显示装置10中,作为一个例子,将像素阵列ALP整体分割成多个2行n列的范围及一个1行n列的范围,以该范围各自对应于一个驱动电路区域DRV的方式设置多个驱动电路区域DRV即可。
此外,在图9A的显示装置10中,像素阵列ALP的2行n列的范围内的多个像素区域ARA所包括的各像素被一个驱动电路区域DRV所包括的局部驱动电路LD驱动,但是对应于一个驱动电路区域DRV的像素阵列ALP内的像素区域的范围也可以为1行以上且m行以下1列以上且n列以下的范围。具体而言,例如,如图9B所示,也可以以像素阵列ALP被分割成p×q个范围的方式将一个范围设定为2行ia列,使得一个范围所包括的多个像素区域ARA的像素被一个驱动电路区域DRV驱动。在此,p、q、ia各自为满足n=ia×p、m=2×q的1以上的整数。在此情况下,在电路层SICL中设置有p×q个驱动电路区域DRV(驱动电路区域DRV[1]至驱动电路区域[p×q])。
作为像素区域ARA,图9B示出像素区域ARA[1,1]、像素区域ARA[2,1]、像素区域ARA[m-1,1]、像素区域ARA[m,1]、像素区域ARA[1,ia]、像素区域ARA[2,ia]、像素区域ARA[m-1,ia]、像素区域ARA[m,ia]、像素区域ARA[1,n-ia+1]、像素区域ARA[2,n-ia+1]、像素区域ARA[m-1,n-ia+1]、像素区域ARA[m,n-ia+1]、像素区域ARA[1,n]、像素区域ARA[2,n]、像素区域ARA[m-1,n]、像素区域ARA[m,n]。作为驱动电路区域DRV,图9B示出驱动电路区域DRV[1]、驱动电路区域DRV[p]、驱动电路区域DRV[p×q-p+1]、驱动电路区域DRV[p×q]。作为局部驱动电路LD,图9B示出局部驱动电路LD[1,1]、局部驱动电路LD[2,1]、局部驱动电路LD[m-1,1]、局部驱动电路LD[m,1]、局部驱动电路LD[1,ia]、局部驱动电路LD[2,ia]、局部驱动电路LD[m-1,ia]、局部驱动电路LD[m,ia]、局部驱动电路LD[1,n-ia+1]、局部驱动电路LD[2,n-ia+1]、局部驱动电路LD[m-1,n-ia+1]、局部驱动电路LD[m,n-ia+1]、局部驱动电路LD[1,n]、局部驱动电路LD[2,n]、局部驱动电路LD[m-1,n]、局部驱动电路LD[m,n]。
此外,在图9B的显示装置10中,驱动电路区域DRV[1]至驱动电路区域DRV[p×q]中的每一个不包括控制器CON、电压生成电路PG,但是驱动电路区域DRV[1]至驱动电路区域DRV[p×q]中的每一个也可以包括控制器CON、电压生成电路PG。此外,对设置在驱动电路区域DRV[1]至驱动电路区域DRV[p×q]中的控制器CON、电压生成电路PG的位置及形状没有特别的限制。
此外,在图2B、图9A、图9B等的显示装置10中,驱动电路区域DRV不与像素阵列ALP的包括所有像素区域ARA[1,1]至像素区域ARA[m,n]的区域的端部重叠,但是驱动电路区域DRV的一部分区域也可以与像素阵列ALP的端部的一部分重叠。具体而言,例如,如图10A所示,也可以以在俯视时一个驱动电路区域DRV在像素阵列ALP的列方向上横跨的方式构成显示装置10。由此,像素阵列ALP的包括所有像素区域ARA[1,1]至像素区域ARA[m,n]的区域的端部的一部分与驱动电路区域DRV重叠(如图10A所示,有时像素阵列ALP的端部的一部分与驱动电路区域DRV的端部的一部分重叠)。
在此情况下,在驱动电路区域DRV中,与图2B所示的驱动电路区域DRV同样,局部驱动电路LD[1,1]至局部驱动电路LD[m,n]配置为m行n列的矩阵状。
作为像素区域ARA,图10A示出像素区域ARA[1,1]、像素区域ARA[2,1]、像素区域ARA[m-1,1]、像素区域ARA[m,1]、像素区域ARA[1,2]、像素区域ARA[2,2]、像素区域ARA[m-1,2]、像素区域ARA[m,2]、像素区域ARA[1,n-1]、像素区域ARA[2,n-1]、像素区域ARA[m-1,n-1]、像素区域ARA[m,n-1]、像素区域ARA[1,n]、像素区域ARA[2,n]、像素区域ARA[m-1,n]、像素区域ARA[m,n]。作为局部驱动电路LD,图10A示出局部驱动电路LD[1,1]、局部驱动电路LD[2,1]、局部驱动电路LD[m-1,1]、局部驱动电路LD[m,1]、局部驱动电路LD[1,2]、局部驱动电路LD[2,2]、局部驱动电路LD[m-1,2]、局部驱动电路LD[m,2]、局部驱动电路LD[1,n-1]、局部驱动电路LD[2,n-1]、局部驱动电路LD[m-1,n-1]、局部驱动电路LD[m,n-1]、局部驱动电路LD[1,n]、局部驱动电路LD[2,n]、局部驱动电路LD[m-1,n]、局部驱动电路LD[m,n]。
此外,在图10A的显示装置10中,驱动电路区域DRV的中央部分设置有控制器CON、电压生成电路PG,但是对设置在驱动电路区域DRV中的控制器CON、电压生成电路PG的位置及形状没有特别的限制。
此外,在图10A的显示装置10中,一个驱动电路区域DRV横跨像素阵列ALP,但是也可以以多个驱动电路区域DRV横跨像素阵列ALP的方式构成显示装置10。具体而言,例如,如图10B所示,也可以以像素阵列ALP被分割成r个范围的方式将一个范围设定为m行ib列,使得一个范围所包括的多个像素区域ARA的像素由一个驱动电路区域DRV驱动。在此,r、ib各自为满足n=ib×r的1以上的整数。在此情况下,在电路层SICL中设置有r个驱动电路区域DRV(驱动电路区域DRV[1]至驱动电路区域[r])。
作为像素区域ARA,图10B示出像素区域ARA[1,1]、像素区域ARA[2,1]、像素区域ARA[m-1,1]、像素区域ARA[m,1]、像素区域ARA[1,ib]、像素区域ARA[2,ib]、像素区域ARA[m-1,ib]、像素区域ARA[m,ib]、像素区域ARA[1,n-ib+1]、像素区域ARA[2,n-ib+1]、像素区域ARA[m-1,n-ib+1]、像素区域ARA[m,n-ib+1]、像素区域ARA[1,n]、像素区域ARA[2,n]、像素区域ARA[m-1,n]、像素区域ARA[m,n]。作为驱动电路区域DRV,图10B示出驱动电路区域DRV[1]、驱动电路区域DRV[r]。作为局部驱动电路LD,图10B示出局部驱动电路LD[1,1]、局部驱动电路LD[2,1]、局部驱动电路LD[m-1,1]、局部驱动电路LD[m,1]、局部驱动电路LD[1,ib]、局部驱动电路LD[2,ib]、局部驱动电路LD[m-1,ib]、局部驱动电路LD[m,ib]、局部驱动电路LD[1,n-ib+1]、局部驱动电路LD[2,n-ib+1]、局部驱动电路LD[m-1,n-ib+1]、局部驱动电路LD[m,n-ib+1]、局部驱动电路LD[1,n]、局部驱动电路LD[2,n]、局部驱动电路LD[m-1,n]、局部驱动电路LD[m,n]。
此外,在图10B的显示装置10中,驱动电路区域DRV[1]至驱动电路区域DRV[r]中的每一个不包括控制器CON、电压生成电路PG,但是驱动电路区域DRV[1]至驱动电路区域DRV[r]中的每一个也可以包括控制器CON、电压生成电路PG。此外,对设置在驱动电路区域DRV[1]至驱动电路区域DRV[r]中的控制器CON、电压生成电路PG的位置及形状没有特别的限制。
此外,在图10B的显示装置10中,像素阵列ALP的m行ib列的范围内的多个像素区域ARA所包括的各像素被一个驱动电路区域DRV所包括的局部驱动电路LD驱动,但是对应于多个驱动电路区域DRV中的每一个的像素阵列ALP内的像素区域的范围也可以包括彼此不同的范围。例如,在像素阵列的列数n为奇数的情况下,在显示装置10中,作为一个例子,也可以将像素阵列ALP整体分割成多个m行2列的范围及一个m行1列的范围,以该范围各自对应于一个驱动电路区域DRV的方式设置多个驱动电路区域DRV。
此外,在图10A的显示装置10中,像素阵列ALP的相对端部的双方与驱动电路区域DRV的端部的一部分重叠,但是也可以只有像素阵列ALP的相对端部中的一方与驱动电路区域DRV的端部的一部分重叠。具体而言,例如,如图11所示,像素阵列ALP的相对端部中的一方也可以与一个驱动电路区域DRV的端部的一部分重叠。
此外,本发明的一个方式的显示装置也可以适当地组合上述显示装置10的结构例子。作为一个例子,像图12的显示装置10那样,也可以组合图2B的显示装置10的结构例子和图11的显示装置10的结构例子。在图12的显示装置10中,当俯视时,电路层SICL包括与像素阵列ALP的相对端部中的一方重叠的驱动电路区域DRVa及与像素阵列ALP的内侧的一部分的区域重叠的驱动电路区域DRVb。具体而言,在图12的显示装置10中,驱动电路区域DRVa驱动像素阵列ALP的包括像素区域ARA[1,1]至像素区域ARA[ic,n]的区域的像素,而驱动电路区域DRVb驱动像素阵列ALP的包括像素区域ARA[ic+1,1]至像素区域ARA[m,n]的区域的像素。此外,ic可以为1以上且m-1以下的整数。
作为像素区域ARA,图12示出像素区域ARA[1,1]、像素区域ARA[2,1]、像素区域ARA[ic,1]、像素区域ARA[ic+1,1]、像素区域ARA[m,1]、像素区域ARA[1,2]、像素区域ARA[2,2]、像素区域ARA[ic,2]、像素区域ARA[1,n-1]、像素区域ARA[2,n-1]、像素区域ARA[ic,n-1]、像素区域ARA[1,n]、像素区域ARA[2,n]、像素区域ARA[ic,n]、像素区域ARA[ic+1,n]、像素区域ARA[m,n]。作为局部驱动电路LD,图10B示出局部驱动电路LD[1,1]、局部驱动电路LD[2,1]、局部驱动电路LD[ic,1]、局部驱动电路LD[1,2]、局部驱动电路LD[2,2]、局部驱动电路LD[ic,2]、局部驱动电路LD[1,n-1]、局部驱动电路LD[2,n-1]、局部驱动电路LD[ic,n-1]、局部驱动电路LD[1,n]、局部驱动电路LD[2,n]、局部驱动电路LD[ic,n]、局部驱动电路LD[ic+1,1]、局部驱动电路LD[ic+1,2]、局部驱动电路LD[m,1]、局部驱动电路LD[m,2]、局部驱动电路LD[ic+1,n-1]、局部驱动电路LD[ic+1,n]、局部驱动电路LD[m-1,n]、局部驱动电路LD[m,n]。
此外,在图12的显示装置10中,与图2B的显示装置10同样,驱动电路区域DRVa及驱动电路区域DRVb也可以各自包括控制器CON、电压生成电路PG。此外,对设置在驱动电路区域DRVa及驱动电路区域DRVb中的控制器CON、电压生成电路PG的位置及形状没有特别的限制。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式2)
在本实施方式中,说明本发明的一个方式的显示装置的结构例子及该显示装置的工作方法的例子。
<显示装置的结构例子1>
图13示出本发明的一个方式的显示装置的结构例子。作为一个例子,除了像素阵列ALP以外,图13所示的显示装置11还包括驱动电路GD、驱动电路SDa[1]至驱动电路SDa[h](在此,h为1以上的整数)、驱动电路SDb[1]至驱动电路SDb[h]。
作为一个例子,驱动电路GD被用作选择作为图像数据写入对象的像素阵列ALP所包括的像素电路的栅极驱动电路。
作为一个例子,驱动电路SDa[1]至驱动电路SDa[h]及驱动电路SDb[1]至驱动电路SDb[h]被用作向像素阵列ALP所包括的像素电路发送图像数据的源极驱动电路。此外,驱动电路SDa[1]至驱动电路SDa[h]及驱动电路SDb[1]至驱动电路SDb[h]还可以包括用来选择作为图像数据发送对象的源极布线的解复用器(DeMUX)。
作为一个例子,像素阵列ALP包括多个像素电路,该多个像素电路配置为V1+V2行W列(V1为1以上的整数,V2为1以上的整数,并且W为1以上的h的倍数)的矩阵状。具体而言,像素阵列ALP的第1行至第V1行上设置有多个像素电路PIXa,并且像素阵列ALP的第V1+1行至第V1+V2行上设置有多个像素电路PIXb。在图13中,为了方便起见,配置在像素阵列ALP的第1行至第V1行上的多个像素电路被记为像素电路PIXa[1,1]至像素电路PIXa[V1,W],并且配置在像素阵列ALP的第V1+1行至第V1+V2行上的多个像素电路被记为像素电路PIXb[1,1]至像素电路PIXb[V2,W]。此外,多个像素电路PIXa与多个像素电路PIXb各自可以具有相同结构。
此外,在图13的像素阵列ALP中,示出像素电路PIXa[1,1]、像素电路PIXa[1,W/h]、像素电路PIXa[V1,1]、像素电路PIXa[V1,W/h]、像素电路PIXa[1,W-W/h+1]、像素电路PIXa[1,W]、像素电路PIXa[V1,W-W/h+1]、像素电路PIXa[V1,W]、像素电路PIXb[1,1]、像素电路PIXb[1,W/h]、像素电路PIXb[V2,1]、像素电路PIXb[V2,W/h]、像素电路PIXb[1,W-W/h+1]、像素电路PIXb[1,W]、像素电路PIXb[V2,W-W/h+1]以及像素电路PIXb[V2,W]。
此外,考虑将像素阵列ALP分割成多个区域并对各区域写入图像信号的结构。图13示出将像素阵列ALP分割成2×h个区域,即区域ALPa_C[1]至区域ALPa_C[h]、区域ALPb_C[1]至区域ALPb_C[h]的显示装置的结构例子。此外,在区域ALPa_C[1]至区域ALPa_C[h]中,配置有像素电路PIXa[1,1]至像素电路PIXa[V1,W]的矩阵每隔W/h列被分割,并且在区域ALPb_C[1]至区域ALPb_C[h]中,配置有像素电路PIXb[1,1]至像素电路PIXb[V2,W]的矩阵每隔W/h列被分割。由此,区域ALPa_C[1]至区域ALPa_C[h]各自具有多个像素电路PIXa配置为V1行W/h列的矩阵状的结构,并且区域ALPb_C[1]至区域ALPb_C[h]各自具有多个像素电路PIXb配置为V2行W/h列的矩阵状的结构。
在区域ALPa_C[1]中,布线SLa[1]至布线SLa[W/h]各自在每个列上延伸而设置,并且布线SLa[1]至布线SLa[W/h]各自与配置在区域ALPa_C[1]的每个列上的多个像素电路PIXa电连接。同样,在区域ALPb_C[1]中,布线SLb[1]至布线SLb[W/h]各自在每个列上延伸而设置,并且布线SLb[1]至布线SLb[W/h]各自与配置在区域ALPb_C[1]的每个列上的多个像素电路PIXb电连接。由此,例如,布线SLa[1]与布线SLb[1]在像素阵列ALP中的相同列上延伸而设置,并且布线SLa[W/h]与布线SLb[W/h]在像素阵列ALP中的相同列上延伸而设置。
此外,布线SLa[1]至布线SLa[W/h]各自与驱动电路SDa[1]电连接,布线SLb[1]至布线SLb[W/h]各自与驱动电路SDb[1]电连接。
此外,在区域ALPa_C[h]中,布线SLa[W-W/h+1]至布线SLa[W]各自在每个列上延伸而设置,并且布线SLa[W-W/h+1]至布线SLa[W]各自与配置在区域ALPa_C[h]的每个列的多个像素电路PIXa电连接。同样,在区域ALPb_C[h]中,布线SLb[W-W/h+1]至布线SLb[W]各自在每个列上延伸而设置,并且布线SLb[W-W/h+1]至布线SLb[W]各自与配置在区域ALPb_C[h]的每个列上的多个像素电路PIXb电连接。由此,例如,布线SLa[W-W/h+1]与布线SLb[W-W/h+1]在像素阵列ALP中的相同列上延伸而设置,并且布线SLa[W]与布线SLb[W]在像素阵列ALP中的相同列上延伸而设置。
此外,布线SLa[W-W/h+1]至布线SLa[W]各自与驱动电路SDa[h]电连接,布线SLb[W-W/h+1]至布线SLb[W]各自与驱动电路SDb[h]电连接。
同样,在图13未示出的区域ALPa_C[2]至区域ALPa_C[h-1]及区域ALPb_C[2]至区域ALPb_C[h-1]中,布线各自在每个列上延伸而设置。此外,区域ALPa_C[2]至区域ALPa_C[h-1]中的该布线之一根据被分割的区域而电连接于驱动电路SDa[2]至驱动电路SDa[h-1]中的任一个。同样,区域ALPb_C[2]至区域ALPb_C[h-1]中的该布线之一根据被分割的区域而电连接于驱动电路SDb[2]至驱动电路SDb[h-1]中的任一个。
<显示装置的驱动方法例子>
在此,说明图13所示的显示装置11的驱动方法的一个例子。
图14是显示装置11A的方框图,其示出图13的显示装置11的像素阵列ALP的一部分,并示出区域ALPa_C[1]、区域ALPb_C[1]、驱动电路SDa[1]、驱动电路SDb[1]。在图14所示的显示装置11A中,作为一个例子,W/h为4。也就是说,在图14所示的显示装置11A中,在区域ALPa_C[1]中,像素电路PIXa配置为V1行4列的矩阵状,并且在区域ALPb_C[1]中,像素电路PIXb配置为V2行4列的矩阵状。
此外,图14的显示装置11A所具有的驱动电路SDa[1]及驱动电路SDb[1]各自具有选出四个源极布线(在图13的显示装置11中,相当于布线SLa[1]至布线SLa[W/h]或布线SLb[1]至布线SLb[W/h])中的任一个并对该一个源极布线发送图像信号的功能。
图14示出驱动电路SDa[1]及驱动电路SDb[1]的具体结构例子。作为一个例子,驱动电路SDa[1]包括解复用器DMUa及电路OTH,并且作为一个例子,驱动电路SDb[1]包括解复用器DMUb及电路OTH。
作为一个例子,解复用器DMUa包括开关SWa[1]至开关SWa[4]。作为一个例子,解复用器DMUb包括开关SWb[1]至开关SWb[4]。
此外,开关SWa[1]的第一端子与布线SLa[1]电连接,开关SWa[1]的第二端子与电路OTH的输出端子电连接,开关SWa[1]的控制端子与布线SGa[1]电连接。开关SWa[2]的第一端子与布线SLa[2]电连接,开关SWa[2]的第二端子与电路OTH的输出端子电连接,开关SWa[2]的控制端子与布线SGa[2]电连接。开关SWa[3]的第一端子与布线SLa[3]电连接,开关SWa[3]的第二端子与电路OTH的输出端子电连接,开关SWa[3]的控制端子与布线SGa[3]电连接。开关SWa[4]的第一端子与布线SLa[4]电连接,开关SWa[4]的第二端子与电路OTH的输出端子电连接,开关SWa[4]的控制端子与布线SGa[4]电连接。
此外,驱动电路SDa所包括的电路OTH的输入端子与布线DLa电连接。
开关SWb[1]的第一端子与布线SLb[1]电连接,开关SWb[1]的第二端子与电路OTH的输出端子电连接,开关SWb[1]的控制端子与布线SGb[1]电连接。开关SWb[2]的第一端子与布线SLb[2]电连接,开关SWb[2]的第二端子与电路OTH的输出端子电连接,开关SWb[2]的控制端子与布线SGb[2]电连接。开关SWb[3]的第一端子与布线SLb[3]电连接,开关SWb[3]的第二端子与电路OTH的输出端子电连接,开关SWb[3]的控制端子与布线SGb[3]电连接。开关SWb[4]的第一端子与布线SLb[4]电连接,开关SWb[4]的第二端子与电路OTH的输出端子电连接,开关SWb[4]的控制端子与布线SGb[4]电连接。
此外,驱动电路SDb所包括的电路OTH的输入端子与布线DLb电连接。
开关SWa[1]至开关SWa[4]、开关SWb[1]至开关SWb[4]例如可以使用模拟开关、晶体管等电开关。此外,开关SWa[1]至开关SWa[4]、开关SWb[1]至开关SWb[4]例如也可以使用机械开关。此外,在开关SWa[1]至开关SWa[4]、开关SWb[1]至开关SWb[4]包括晶体管的情况下,该晶体管例如可以使用OS晶体管或在沟道形成区域中含有Si的晶体管等。
在本实施方式中,开关SWa[1]至开关SWa[4]、开关SWb[1]至开关SWb[4]在控制端子被输入高电平电位时成为开启状态,并在控制端子被输入低电平电位时成为关闭状态。
作为一个例子,布线SGa[1]至布线SGa[4]、布线SGb[1]至布线SGb[4]各自被用作供应一种电压的布线,借助该电压切换具有与该布线电连接的控制端子的开关的导通状态和非导通状态。因此,该电压例如可以为高电平电位或低电平电位。
由此,作为一个例子,解复用器DMUa可以通过对布线SGa[1]至布线SGa[4]中的任一个施加高电平电位的脉冲电压而使具有被施加脉冲电压的控制端子的开关处于被施加脉冲电压的期间的开启状态。此外,作为一个例子,解复用器DMUa可以通过对布线SGa[1]至布线SGa[4]分别逐步施加高电平电位的脉冲电压而使开关SWa[1]至开关SWa[4]依次成为开启状态。由此,解复用器DMU可以依次选择作为图像数据发送对象的布线SLa[1]至布线SLa[4]。
解复用器DMUa及解复用器DMUb各自所包括的电路OTH例如可以为包括放大器(也可以为包括传输晶体管的电路等)、数字模拟转换电路(DAC)、锁存电路等的电路。
例如,电路OTH具有如下功能:使用锁存电路暂时保持来自布线DLa(或布线DLb)的表示图像数据的电位(也可以为数字值)的功能;在图像数据为数字值的情况下,使用数字模拟转换电路将图像数据转换为模拟电压的功能;以及使用放大器将该模拟电压放大并供应到解复用器DMU的功能。
由此,驱动电路SDa所包括的电路OTH将来自布线DLa的图像数据转换为合适电位并输出到电路OTH的输出端子。从电路OTH的输出端子输出的电位被供应到被解复用器DMUa选择的布线(布线SLa[1]至布线SLa[4])。同样,驱动电路SDb所包括的电路OTH将来自布线DLb的图像数据转换为合适电位并输出到电路OTH的输出端子。从电路OTH的输出端子输出的电位被供应到被解复用器DMUb选择的布线(布线SLb[1]至布线SLb[4])。
如图14所示,通过在驱动电路SDa[1]及驱动电路SDb[1]中分别设置解复用器,可以分别减少驱动电路SDa[1]及驱动电路SDb[1]中的电路OTH的个数。也就是说,可以分别减少驱动电路SDa[1]及驱动电路SDb[1]的面积。
此外,上述解复用器DMU及电路OTH的电路结构只是一个例子,其电路结构也可以根据显示装置11A的结构而适当地改变。
作为显示装置11A的变形例子,也可以根据电路OTH的工作速度而改变驱动电路SDa[1]及驱动电路SDb[1]各自能够选择的源极布线(布线SLa及布线SLb)的个数。电路OTH的工作速度例如取决于电路OTH所包括的晶体管的驱动频率。通过在电路OTH中使用驱动频率高的晶体管,可以提高电路OTH的工作速度,并可以在电路OTH中加快图像数据的处理及输出。虽然在图14中解复用器DMUa及解复用器DMUb各自具有四个输出端子,但是也可以根据电路OTH的工作速度而改变解复用器DMUa及解复用器DMUb各自所具有的输出端子的个数。例如,在电路OTH的工作速度较快的情况下,电路OTH的图像数据处理及输出被加快,从而可以缩减对区域ALPa_C[1](区域ALPb_C[1])的每个列写入图像数据的工作。此外,通过缩减对每个列写入图像数据的工作,可以缩短对区域ALPa_C[1](区域ALPb_C[1])的每个行的像素电路写入图像数据所需的时间,从而借助于该缩短的时间可以增加对列写入图像数据的工作。换言之,通过缩减每个列的图像数据的写入工作,可以将解复用器DMUa(解复用器DMUb)的输出端子个数增加到五个以上。此外,例如,在电路OTH的工作速度较慢的情况下,可以将解复用器DMUa及解复用器DMUb各自的输出端子个数减少到两个或三个等。也就是说,也可以根据电路OTH的工作速度而改变驱动电路SDa[1]及驱动电路SDb[1]各自能够选择的源极布线(布线SLa及布线SLb)的个数。
图15是示出图14所示的显示装置11A的工作例子的时序图。具体而言,在图15的时序图中,示出时间T01至时间T17及其附近的布线GLa[1]至布线GLa[3]、布线SGa[1]至布线SGa[4]、布线GLb[1]至布线GLb[3]、布线SGb[1]至布线SGb[4]的各电位的变化(在图15中,High表示高电平电位且Low表示低电平电位)。此外,在图15的时序图中,还示出时间T01至时间T17及其附近的发送到布线DLa、布线DLb、布线SLa[1]至布线SLa[4]、布线SLb[1]至布线SLb[4]的图像数据。
[时间T01至时间T17(第一期间)]
在时间T01至时间T17的期间,作为一个例子,从布线DLa向驱动电路SDa依次发送用来写入到显示装置11A的像素阵列ALP所包括的像素电路PIXa的图像数据。同样,从布线DLb向驱动电路SDb依次发送用来写入到显示装置11A的像素阵列ALP所包括的像素电路PIXb的图像数据。
具体而言,在时间T01至时间T17的期间,布线DLa及布线DLb在每个期间交替地被供应分别发送到显示装置11A的像素阵列ALP的区域ALPa_C[1]及区域ALPb_C[1]的图像数据。
例如,在将发送到像素阵列ALP的区域ALPa_C[1]的各图像数据假设为数据Da的情况下,在图15的时序图中,在时间T01至时间T02的期间、时间T03至时间T04的期间、时间T05至时间T06的期间、时间T07至时间T08的期间、时间T09至时间T10的期间、时间T11至时间T12的期间、时间T13至时间T14的期间以及时间T15至时间T16的期间,将数据Da供应到布线DLa。此外,例如,在将发送到像素阵列ALP的区域ALPb_C[1]的各图像数据假设为数据Db的情况下,在图15的时序图中,在时间T02至时间T03的期间、时间T04至时间T05的期间、时间T06至时间T07的期间、时间T08至时间T09的期间、时间T10至时间T11的期间、时间T12至时间T13的期间、时间T14至时间T15的期间以及时间T16至时间T17的期间,将数据Db供应到布线DLb。
在此情况下,为了对布线DLa及布线DLb输入图像数据,优选使用1输入2输出的选择器。具体而言,例如,通过将布线DLa电连接到1输入2输出的选择器的输出端子中的一个并将布线DLb电连接到该选择器的输出端子中的另一个,可以在对该选择器的输入端子交替输入数据Da及数据Db作为图像数据时根据所输入的数据切换选择器的输出。
此外,在图15的时序图中,布线DLa在时间T01至时间T02的期间被供应数据Da[1,1],在时间T03至时间T04的期间被供应数据Da[1,2],在时间T05至时间T06的期间被供应数据Da[1,3],在时间T07至时间T08的期间被供应数据Da[1,4],在时间T09至时间T10的期间被供应数据Da[2,1],在时间T11至时间T12的期间被供应数据Da[2,2],在时间T13至时间T14的期间被供应数据Da[2,3]以及在时间T15至时间T16的期间被供应数据Da[2,4]。此外,在图15的时序图中,布线DLb在时间T02至时间T03的期间被供应数据Db[1,1],在时间T04至时间T05的期间被供应数据Db[1,2],在时间T06至时间T07的期间被供应数据Db[1,3],在时间T08至时间T09的期间被供应数据Db[1,4],在时间T10至时间T11的期间被供应数据Db[2,1],在时间T12至时间T13的期间被供应数据Db[2,2],在时间T14至时间T15的期间被供应数据Db[2,3]以及在时间T16至时间T17的期间被供应数据Db[2,4]。
此外,对数据Da附加的[x,y]表示作为该数据Da写入对象的像素阵列ALP的区域ALPa_C[1]所包括的像素电路PIXa的地址。同样,对数据Db附加的[x,y]表示作为该数据Db写入对象的像素阵列ALP的区域ALPb_C[1]所包括的像素电路PIXb的地址。
在驱动电路SDa中,供应到布线DLa的数据Da输入到电路OTH。作为一个例子,电路OTH锁存被输入的数据Da,并将数据Da输出到电路OTH的输出端子。此外,作为一个例子,锁存期间可以为布线DLa被输入数据Da之后直到布线DLa被输入写入到不同的像素电路的数据Da为止的期间。同样,在驱动电路SDb中,供应到布线DLb的数据Db输入到电路OTH。作为一个例子,电路OTH锁存被输入的数据Db,并将数据Db输出到电路OTH的输出端子。此外,作为一个例子,锁存期间可以为布线DLb被输入数据Db之后直到布线DLb被输入写入到不同的像素电路的数据Db为止的期间。
此外,驱动电路SDa及驱动电路SDb各自所包括的电路OTH也可以具有对被输入的数据Da进行数字模拟转换等处理的功能。
[时间T01至时间T09(第二期间)]
在时间T01至时间T09的期间,作为一个例子,布线GLa[1]被输入高电平电位。由此,配置在显示装置11A的区域ALPa_C[1]的第一行上的像素电路PIXa[1,1]至像素电路PIXa[1,4]被供应来自布线GLa[1]的高电平电位。因此,像素电路PIXa[1,1]与布线SLa[1]成为导通状态,像素电路PIXa[1,2]与布线SLa[2]成为导通状态,像素电路PIXa[1,3]与布线SLa[3]成为导通状态,像素电路PIXa[1,4]与布线SLa[4]成为导通状态。
此外,在时间T01至时间T09的期间,作为一个例子,布线GLa[2]至布线GLa[V1]各自被输入低电平电位。由此,配置在显示装置11A的区域ALPa_C[1]的第二行至第V1行上的像素电路PIXa[2,1]至像素电路PIXa[V1,4]被供应来自布线GLa[2]至布线GLa[V1]的低电平电位。因此,位于第一列的像素电路PIXa[2,1]至像素电路PIXa[V1,1]与布线SLa[1]成为非导通状态,位于第二列的像素电路PIXa[2,2]至像素电路PIXa[V1,2]与布线SLa[2]成为非导通状态,位于第三列的像素电路PIXa[2,3]至像素电路PIXa[V1,3]与布线SLa[3]成为非导通状态,位于第四列的像素电路PIXa[2,4]至像素电路PIXa[V1,4]与布线SLa[4]成为非导通状态。
也就是说,布线GLa[1]被供应高电平电位,布线GLa[2]至布线GLa[V1]被供应低电平电位,其结果是,选出作为图像数据写入对象的像素电路PIXa[1,1]至像素电路PIXa[1,4]。
[时间T01至时间T03(第三期间)]
在时间T01至时间T03的期间,作为一个例子,布线SGa[1]被输入高电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[1]的控制端子被供应高电平电位,使得开关SWa[1]成为开启状态。由此,布线SLa[1]与电路OTH的输出端子成为导通状态。
此外,在时间T01至时间T03的期间,作为一个例子,布线SGa[2]至布线SGa[4]被输入低电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[2]至开关SWa[4]各自的控制端子被供应低电平电位,使得开关SWa[2]至开关SWa[4]各自成为关闭状态。由此,布线SLa[2]至布线SLa[4]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T01至时间T03的期间,作为一个例子,作为图像数据的数据Da[1,1]从布线DLa输入到电路OTH。数据Da[1,1]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Da[1,1]通过处于开启状态的开关SWa[1]被发送到布线SLa[1]。此时,因为选出区域ALPa_C的第一列中的像素电路PIXa[1,1]作为数据写入对象(因为布线GLa[1]被输入高电平电位),所以像素电路PIXa[1,1]被写入数据Da[1,1]。
[时间T03至时间T05(第四期间)]
在时间T03至时间T05的期间,作为一个例子,布线SGa[2]被输入高电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[2]的控制端子被供应高电平电位,使得开关SWa[2]成为开启状态。由此,布线SLa[2]与电路OTH的输出端子成为导通状态。
此外,在时间T03至时间T05的期间,作为一个例子,布线SGa[1]、布线SGa[3]、布线SGa[4]被输入低电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[1]、开关SWa[3]、开关SWa[4]各自的控制端子被供应低电平电位,使得开关SWa[1]、开关SWa[3]、开关SWa[4]各自成为关闭状态。由此,布线SLa[1]、布线SLa[3]、布线SLa[4]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T03至时间T05的期间,作为一个例子,作为图像数据的数据Da[1,2]从布线DLa输入到电路OTH。数据Da[1,2]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Da[1,2]通过处于开启状态的开关SWa[2]被发送到布线SLa[2]。此时,因为选出区域ALPa_C的第二列中的像素电路PIXa[1,2]作为数据写入对象(因为布线GLa[1]被输入高电平电位),所以像素电路PIXa[1,2]被写入数据Da[1,2]。
[时间T05至时间T07(第五期间)]
在时间T05至时间T07的期间,作为一个例子,布线SGa[3]被输入高电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[3]的控制端子被供应高电平电位,使得开关SWa[3]成为开启状态。由此,布线SLa[3]与电路OTH的输出端子成为导通状态。
此外,在时间T05至时间T07的期间,作为一个例子,布线SGa[1]、布线SGa[2]、布线SGa[4]被输入低电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[1]、开关SWa[2]、开关SWa[4]各自的控制端子被供应低电平电位,使得开关SWa[1]、开关SWa[2]、开关SWa[4]各自成为关闭状态。由此,布线SLa[1]、布线SLa[2]、布线SLa[4]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T05至时间T07的期间,作为一个例子,作为图像数据的数据Da[1,3]从布线DLa输入到电路OTH。数据Da[1,3]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Da[1,3]通过处于开启状态的开关SWa[3]被发送到布线SLa[3]。此时,因为选出区域ALPa_C的第三列中的像素电路PIXa[1,3]作为数据写入对象(因为布线GLa[1]被输入高电平电位),所以像素电路PIXa[1,3]被写入数据Da[1,3]。
[时间T07至时间T09(第六期间)]
在时间T07至时间T09的期间,作为一个例子,布线SGa[4]被输入高电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[4]的控制端子被供应高电平电位,使得开关SWa[4]成为开启状态。由此,布线SLa[4]与电路OTH的输出端子成为导通状态。
此外,在时间T07至时间T09的期间,作为一个例子,布线SGa[1]至布线SGa[3]被输入低电平电位。由此,显示装置11A的解复用器DMUa的开关SWa[1]至开关SWa[3]各自的控制端子被供应低电平电位,使得开关SWa[1]至开关SWa[3]各自成为关闭状态。由此,布线SLa[1]至布线SLa[3]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T07至时间T09的期间,作为一个例子,作为图像数据的数据Da[1,4]从布线DLa输入到电路OTH。数据Da[1,4]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Da[1,4]通过处于开启状态的开关SWa[4]被发送到布线SLa[4]。此时,因为选出区域ALPa_C的第四列中的像素电路PIXa[1,4]作为数据写入对象(因为布线GLa[1]被输入高电平电位),所以像素电路PIXa[1,4]被写入数据Da[1,4]。
[时间T02至时间T10(第七期间)]
在时间T02至时间T10的期间,作为一个例子,布线GLb[1]被输入高电平电位。由此,配置在显示装置11A的区域ALPb_C[1]的第一行上的像素电路PIXb[1,1]至像素电路PIXb[1,4]被供应来自布线GLb[1]的高电平电位。因此,像素电路PIXb[1,1]与布线SLb[1]成为导通状态,像素电路PIXb[1,2]与布线SLb[2]成为导通状态,像素电路PIXb[1,3]与布线SLb[3]成为导通状态,像素电路PIXb[1,4]与布线SLb[4]成为导通状态。
此外,在时间T02至时间T10的期间,作为一个例子,布线GLb[2]至布线GLb[V1]各自被输入低电平电位。由此,配置在显示装置11A的区域ALPb_C[1]的第二行至第V1行上的像素电路PIXb[2,1]至像素电路PIXb[V1,4]被供应来自布线GLb[2]至布线GLb[V1]的低电平电位。因此,位于第一列的像素电路PIXb[2,1]至像素电路PIXb[V1,1]与布线SLb[1]成为非导通状态,位于第二列的像素电路PIXb[2,2]至像素电路PIXb[V1,2]与布线SLb[2]成为非导通状态,位于第三列的像素电路PIXb[2,3]至像素电路PIXb[V1,3]与布线SLb[3]成为非导通状态,位于第四列的像素电路PIXb[2,4]至像素电路PIXb[V1,4]与布线SLb[4]成为非导通状态。
也就是说,布线GLb[1]被供应高电平电位,布线GLb[2]至布线GLb[V1]被供应低电平电位,其结果是,选出作为图像数据写入对象的像素电路PIXb[1,1]至像素电路PIXb[1,4]。
[时间T02至时间T04(第八期间)]
在时间T02至时间T04的期间,作为一个例子,布线SGb[1]被输入高电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[1]的控制端子被供应高电平电位,使得开关SWb[1]成为开启状态。由此,布线SLb[1]与电路OTH的输出端子成为导通状态。
此外,在时间T02至时间T04的期间,作为一个例子,布线SGb[2]至布线SGb[4]被输入低电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[2]至开关SWb[4]各自的控制端子被供应低电平电位,使得开关SWb[2]至开关SWb[4]各自成为关闭状态。由此,布线SLb[2]至布线SLb[4]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T02至时间T04的期间,作为一个例子,作为图像数据的数据Db[1,1]从布线DLb输入到电路OTH。数据Db[1,1]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Db[1,1]通过处于开启状态的开关SWb[1]被发送到布线SLb[1]。此时,因为选出区域ALPb_C的第一列中的像素电路PIXb[1,1]作为数据写入对象(因为布线GLb[1]被输入高电平电位),所以像素电路PIXb[1,1]被写入数据Db[1,1]。
[时间T04至时间T06(第九期间)]
在时间T04至时间T06的期间,作为一个例子,布线SGb[2]被输入高电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[2]的控制端子被供应高电平电位,使得开关SWb[2]成为开启状态。由此,布线SLb[2]与电路OTH的输出端子成为导通状态。
此外,在时间T04至时间T06的期间,作为一个例子,布线SGb[1]、布线SGb[3]、布线SGb[4]被输入低电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[1]、开关SWb[3]、开关SWb[4]各自的控制端子被供应低电平电位,使得开关SWb[1]、开关SWb[3]、开关SWb[4]各自成为关闭状态。由此,布线SLb[1]、布线SLb[3]、布线SLb[4]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T04至时间T06的期间,作为一个例子,作为图像数据的数据Db[1,2]从布线DLb输入到电路OTH。数据Db[1,2]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Db[1,2]通过处于开启状态的开关SWb[2]被发送到布线SLb[2]。此时,因为选出区域ALPb_C的第二列中的像素电路PIXb[1,2]作为数据写入对象(因为布线GLb[1]被输入高电平电位),所以像素电路PIXb[1,2]被写入数据Db[1,2]。
[时间T06至时间T08(第十期间)]
在时间T06至时间T08的期间,作为一个例子,布线SGb[3]被输入高电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[3]的控制端子被供应高电平电位,使得开关SWb[3]成为开启状态。由此,布线SLb[3]与电路OTH的输出端子成为导通状态。
此外,在时间T06至时间T08的期间,作为一个例子,布线SGb[1]、布线SGb[2]、布线SGb[4]被输入低电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[1]、开关SWb[2]、开关SWb[4]各自的控制端子被供应低电平电位,使得开关SWb[1]、开关SWb[2]、开关SWb[4]各自成为关闭状态。由此,布线SLb[1]、布线SLb[2]、布线SLb[4]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T06至时间T08的期间,作为一个例子,作为图像数据的数据Db[1,3]从布线DLb输入到电路OTH。数据Db[1,3]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Db[1,3]通过处于开启状态的开关SWb[3]被发送到布线SLb[3]。此时,因为选出区域ALPb_C的第三列中的像素电路PIXb[1,3]作为数据写入对象(因为布线GLb[1]被输入高电平电位),所以像素电路PIXb[1,3]被写入数据Db[1,3]。
[时间T08至时间T10(第十一期间)]
在时间T08至时间T10的期间,作为一个例子,布线SGb[4]被输入高电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[4]的控制端子被供应高电平电位,使得开关SWb[4]成为开启状态。由此,布线SLb[4]与电路OTH的输出端子成为导通状态。
此外,在时间T08至时间T10的期间,作为一个例子,布线SGb[1]至布线SGb[3]被输入低电平电位。由此,显示装置11A的解复用器DMUb的开关SWb[1]至开关SWb[3]各自的控制端子被供应低电平电位,使得开关SWb[1]至开关SWb[3]各自成为关闭状态。由此,布线SLb[1]至布线SLb[3]各自与电路OTH的输出端子成为非导通状态。
此外,在时间T08至时间T10的期间,作为一个例子,作为图像数据的数据Db[1,4]从布线DLb输入到电路OTH。数据Db[1,4]在电路OTH中被进行数字模拟转换、放大等处理,然后输出到电路OTH的输出端子。此外,从电路OTH的输出端子输出的数据Db[1,4]通过处于开启状态的开关SWb[4]被发送到布线SLb[4]。此时,因为选出区域ALPb_C的第四列中的像素电路PIXb[1,4]作为数据写入对象(因为布线GLb[1]被输入高电平电位),所以像素电路PIXb[1,4]被写入数据Db[1,4]。
[时间T09至时间T17(第十二期间)]
在时间T09至时间T17的期间,作为一个例子,布线GLa[2]被输入高电平电位。由此,配置在显示装置11A的区域ALPa_C[2]的第二行上的像素电路PIXa[2,1]至像素电路PIXa[2,4]被供应来自布线GLa[2]的高电平电位。因此,像素电路PIXa[2,1]与布线SLa[2]成为导通状态,像素电路PIXa[2,2]与布线SLa[2]成为导通状态,像素电路PIXa[2,3]与布线SLa[3]成为导通状态,像素电路PIXa[2,4]与布线SLa[4]成为导通状态。
此外,在时间T09至时间T17的期间,作为一个例子,布线GLa[1]、布线GLa[3]至布线GLa[V1]各自被输入低电平电位。由此,配置在显示装置11A的区域ALPa_C[1]的第一行及第三行至第V1行上的像素电路PIXa[1,1]至PIXa[1,4]及PIXa[3,1]至像素电路PIXa[V1,4]被供应来自布线GLa[1]、布线GLa[3]至布线GLa[V1]的低电平电位。因此,位于第一列的像素电路PIXa[1,1]、像素电路PIXa[3,1]至像素电路PIXa[V1,1]与布线SLa[1]成为非导通状态,位于第二列的像素电路PIXa[1,2]、像素电路PIXa[3,2]至像素电路PIXa[V1,2]与布线SLa[2]成为非导通状态,位于第三列的像素电路PIXa[1,3]、像素电路PIXa[3,3]至像素电路PIXa[V1,3]与布线SLa[3]成为非导通状态,位于第四列的像素电路PIXa[1,4]、像素电路PIXa[3,4]至像素电路PIXa[V1,4]与布线SLa[4]成为非导通状态。
也就是说,布线GLa[2]被供应高电平电位,布线GLa[1]、布线GLa[3]至布线GLa[V1]被供应低电平电位,其结果是,选出作为图像数据写入对象的像素电路PIXa[2,1]至像素电路PIXa[2,4]。
此外,在时间T09至时间T17的期间,与在第三期间至第六期间进行的工作同样,使用解复用器DMUa依次选择布线SLa[1]至布线SLa[4],并在各期间布线SLa[1]至布线SLa[4]分别被发送数据Da[2,1]至数据Da[2,4]。由此,像素电路PIXa[2,1]至像素电路PIXa[2,4]分别被写入数据Da[2,1]至数据Da[2,4]。
[时间T10至时间T17以后(第十三期间)]
在时间T10至时间T17以后的期间,作为一个例子,布线GLb[2]被输入高电平电位。由此,配置在显示装置11A的区域ALPb_C[2]的第二行上的像素电路PIXb[2,1]至像素电路PIXb[2,4]被供应来自布线GLb[2]的高电平电位。因此,像素电路PIXb[2,1]与布线SLb[2]成为导通状态,像素电路PIXb[2,2]与布线SLb[2]成为导通状态,像素电路PIXb[2,3]与布线SLb[3]成为导通状态,像素电路PIXb[2,4]与布线SLb[4]成为导通状态。
此外,在时间T09至时间T17的期间,作为一个例子,布线GLb[1]、布线GLb[3]至布线GLb[V2]各自被输入低电平电位。由此,配置在显示装置11A的区域ALPb_C[1]的第一行及第三行至V2行上的像素电路PIXb[1,1]至PIXb[1,4]及PIXb[3,1]至像素电路PIXb[V2,4]被供应来自布线GLb[1]、布线GLb[3]至布线GLb[V2]的低电平电位。因此,位于第一列的像素电路PIXb[1,1]、像素电路PIXb[3,1]至像素电路PIXb[V2,1]与布线SLb[1]成为非导通状态,位于第二列的像素电路PIXb[1,2]、像素电路PIXb[3,2]至像素电路PIXb[V2,2]与布线SLb[2]成为非导通状态,位于第三列的像素电路PIXb[1,3]、像素电路PIXb[3,3]至像素电路PIXb[V2,3]与布线SLb[3]成为非导通状态,位于第四列的像素电路PIXb[1,4]、像素电路PIXb[3,4]至像素电路PIXb[V2,4]与布线SLb[4]成为非导通状态。
也就是说,布线GLb[2]被供应高电平电位,布线GLb[1]、布线GLb[3]至布线GLb[V2]被供应低电平电位,其结果是,选出作为图像数据写入对象的像素电路PIXb[2,1]至像素电路PIXb[2,4]。
此外,在时间T10至时间T17以后的期间,与在第八期间至第十一期间进行的工作同样,使用解复用器DMUb依次选择布线SLb[1]至布线SLb[4],并在各期间布线SLb[1]至布线SLb[4]分别被发送数据Db[2,1]至数据Db[2,4]。由此,像素电路PIXb[2,1]至像素电路PIXb[2,4]分别被写入数据Db[2,1]至数据Db[2,4]。
关于显示装置11A的像素阵列ALP的区域ALPa_C[1]的第三行以后,使用驱动电路GD选择区域ALPa_C[1]的第三行以后,与上述工作同样,使用解复用器DMUa依次选择布线SLa[1]至布线SLa[4],并将对应于各列的图像数据发送到布线SLa[1]至布线SLa[4]即可。同样,关于显示装置11A的像素阵列ALP的区域ALPb_C[1]的第三行以后,使用驱动电路GD选择区域ALPb_C[1]的第三行以后,与上述工作同样,使用解复用器DMUb依次选择布线SLb[1]至布线SLb[4],并将对应于各列的图像数据发送到布线SLb[1]至布线SLb[4]即可。
此外,在上述显示装置11A的工作例子中,说明了对像素阵列ALP的区域ALPa_C[1]及区域ALPb_C[1]所包括的像素电路写入数据的情况,但是也可以与上述工作同样地对像素阵列ALP的区域ALPa_C[2]至区域ALPa_C[h]及区域ALPb_C[2]至区域ALPa_C[h]各自所包括的像素电路写入图像数据。此外,向区域ALPa_C[1]至区域ALPa_C[h]及区域ALPb_C[1]至区域ALPa_C[h]分别发送图像数据的驱动电路SDa[1]至驱动电路SDa[h]、驱动电路SDb[1]至驱动电路SDb[h]可以并行独立地被驱动,由此可以缩短改写显示在显示装置11的显示部上的图像所需的时间(例如,每帧时间)。
此外,图13的显示装置11可以与在实施方式1中说明的显示装置10组合。作为组合结构,例如可以具有如下结构:以图13的显示装置11的像素阵列ALP为实施方式1的显示装置10的像素区域ARA,并且图13的多个驱动电路SDa及驱动电路SDb各自包括在实施方式1的显示装置10的局部驱动电路LD中。
在图16A所示的显示装置11B中,将实施方式1的显示装置10中的像素区域ARA分割成区域ALPa_C[1]至区域ALPa_C[h]及区域ALPb_C[1]至区域ALPb_C[h]。在图16A中,示出区域ALPa_C[1]及区域ALPb_C[1]。此外,以与区域ALPa_C[1]所包括的像素电路PIXa电连接的源极布线为布线SLa_1至布线SLa_3,并且以与区域ALPb_C[1]所包括的像素电路PIXb电连接的源极布线为布线SLb_1至布线SLa_3。此外,在图16A中,示出布线SLa_1、布线SLa_2、布线SLa_3、布线SLb_1、布线SLb_2以及布线SLb_3。
如上所述,图13所示的驱动电路SDa[1]及驱动电路SDb[1]各自包括在图16A的显示装置11B的局部驱动电路LD中。此外,其他驱动电路SDa[2]至驱动电路SDa[h]、驱动电路SDb[2]至驱动电路SDb[h]中的至少一个既可包括在具有驱动电路SDa[1]及驱动电路SDb[1]的局部驱动电路LD中,又可包括在与具有驱动电路SDa[1]及驱动电路SDb[1]的局部驱动电路LD不同的局部驱动电路LD中。
此外,图16B示出图16A的显示装置11B所包括的像素区域ARA的具体例子。
在图16B的区域ALPa_C[1]中,布线SLa_1至布线SLa_3在每个列上延伸而设置,并且在图16B的区域ALPb_C[1]中,布线SLb_1至布线SLb_3在每个列上延伸而设置。在图16B中,示出布线SLa_1、布线SLa_2、布线SLa_3、布线SLb_1、布线SLb_2以及布线SLb_3。此外,在图16B的像素区域ARA中,布线SLa_1及布线SLb_1都在第一列上延伸而设置,布线SLa_2及布线SLb_2都在第二列上延伸而设置,并且布线SLa_3及布线SLb_3都在第三列上延伸而设置。
此外,在图16B的像素区域ARA的区域ALPa_C[1]中,多个像素电路PIXa配置为矩阵状,并且在图16B的像素区域ARA的区域ALPb_C[1]中,多个像素电路PIXb配置为矩阵状。此外,优选的是,区域ALPa_C[1]及区域ALPb_C[1]分别所包括的像素电路PIXa、像素电路PIXb的个数相同。此外,在区域ALPa_C[1]中,多个像素电路PIXa在每个列上分别通过布线SLa_1至布线SLa_3彼此电连接,并且在区域ALPb_C[1]中,多个像素电路PIXb在每个列上分别通过布线SLb_1至布线SLb_3彼此电连接。
如图16A所示,通过组合图13的显示装置11和在实施方式1中说明的显示装置10,也可以在分辨率高的显示装置中缩短图像数据的写入时间。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式3)
在本实施方式中,说明根据本发明的一个方式的显示装置的像素阵列中的引线例子及实现该引线例子的解复用器的例子。
<显示装置的结构例子>
作为一个例子,对显示装置的像素阵列发送图像数据(有时也称为图像信号)的布线在像素阵列的每个列上延伸而设置。此外,作为一个例子,对显示装置的像素阵列发送选择信号的布线在像素阵列的每个行上延伸而设置。此时,通过决定发送图像数据的布线及发送选择信号的布线,决定被写入图像数据的像素电路的地址。
在显示装置的分辨率高的情况下,被输入图像数据的像素电路的个数较多,因此有时在显示装置中进行写入所需的时间较长。
于是,考虑将像素阵列分割成两个区域并对各区域写入图像信号的结构。图17示出像素阵列ALP被分割成两个区域,即区域ALPa及区域ALPb的显示装置的结构例子。在图17中,以包括相同的列的方式被分割成区域ALPa及区域ALPb。
作为一个例子,除了像素阵列ALP以外,图17所示的显示装置12还包括驱动电路GD、驱动电路SD[1]至驱动电路SD[h](在此,h为1以上的整数)。此外,在图17中,驱动电路SD[1]至驱动电路SD[h]包括在像素阵列ALP的内部,但是本发明的一个方式不局限于此。驱动电路SD[1]至驱动电路SD[h]也可以像后述图24那样位于像素阵列ALP的外侧。
关于驱动电路GD可以参照在实施方式2中说明的显示装置11所包括的驱动电路GD的记载。
作为一个例子,与在实施方式2中说明的显示装置11所包括的驱动电路SDa[1]至驱动电路SDa[h]、驱动电路SDb[1]至驱动电路SDb[h]同样,驱动电路SD[1]至驱动电路SD[h]被用作对像素阵列ALP所包括的像素电路发送图像数据的源极驱动电路。此外,驱动电路SDa[1]至驱动电路SDa[h]及驱动电路SDb[1]至驱动电路SDb[h]还可以包括用来选择发送图像数据的源极布线的解复用器。
作为一个例子,像素阵列ALP包括多个像素电路PIX,多个像素电路PIX在像素阵列ALP中配置为V行W列(V为1以上的2的倍数,W为1以上的h的倍数,并且h为1以上的整数)的矩阵状。在图17的像素阵列ALP中,配置有像素电路PIX[1,1]至像素电路PIX[V,W]。在图17的像素阵列ALP中,示出像素电路PIX[1,1]、像素电路PIX[V/2,1]、像素电路PIX[V/2+1,1]、像素电路PIX[V,1]、像素电路PIX[1,W/h]、像素电路PIX[V/2,W/h]、像素电路PIX[V/2+1,W/h]、像素电路PIX[V,W/h]、像素电路PIX[1,W-W/h+1]、像素电路PIX[V/2,W-W/h+1]、像素电路PIX[V/2+1,W-W/h+1]、像素电路PIX[V,W-W/h+1]、像素电路PIX[1,W]、像素电路PIX[V/2,W]、像素电路PIX[V/2+1,W]以及像素电路PIX[V,W]。
此外,区域ALPa包括像素电路PIX[1,1]至像素电路PIX[V,W]中的像素电路PIX[1,1]至像素电路PIX[V/2,W]。另一方面,区域ALPb包括像素电路PIX[1,1]至像素电路PIX[V,W]中的像素电路PIX[V/2+1,1]至像素电路PIX[V,W]。
在区域ALPa中,布线GL[1]至布线GL[V/2]在每个行上延伸而设置。布线GL[1]至布线GL[V/2]各自与驱动电路GD电连接。此外,布线GL[1]至布线GL[V/2]各自与配置在各行上的多个像素电路PIX电连接。同样,在区域ALPb中,布线GL[V/2+1]至布线GL[V]在每个行上延伸而设置。布线GL[V/2+1]至布线GL[V]各自与驱动电路GD电连接。此外,布线GL[V/2+1]至布线GL[V]各自与配置在各行上的多个像素电路PIX电连接。
此外,考虑在显示装置12中将像素阵列ALP的列分割成h个区域的情况。具体而言,例如,区域ALPa包括区域ALPa_C[1]至区域ALPa_C[h]作为h个区域。此外,区域ALPa_C[1]至区域ALPa_C[h]各自包括W/h列的像素电路PIX。同样,区域ALPb包括区域ALPb_C[1]至区域ALPb_C[h]作为h个区域,并且区域ALPb_C[1]至区域ALPb_C[h]各自包括W/h列的像素电路PIX。
在区域ALPa_C[1]中,布线SLa[1]至布线SLa[W/h]在每个列上延伸而设置,并且布线SLa[1]至布线SLa[W/h]各自与配置在区域ALPa_C[1]的各列上的多个像素电路PIX电连接。同样,在区域ALPb_C[1]中,布线SLb[1]至布线SLb[W/h]在每个列上延伸而设置,并且布线SLb[1]至布线SLb[W/h]各自与配置在区域ALPb_C[1]的各列上的多个像素电路PIX电连接。布线SLa[1]至布线SLa[W/h]、布线SLb[1]至布线SLb[W/h]各自与驱动电路SD[1]电连接。
此外,在区域ALPa_C[h]中,布线SLa[W-W/h+1]至布线SLa[W]在每个列上延伸而设置,并且布线SLa[W-W/h+1]至布线SLa[W]各自与配置在区域ALPa_C[h]的各列上的多个像素电路PIX电连接。同样,在区域ALPb_C[h]中,布线SLb[W-W/h+1]至布线SLb[W]在每个列上延伸而设置,并且布线SLb[W-W/h+1]至布线SLb[W]各自与配置在区域ALPb_C[h]的各列上的多个像素电路PIX电连接。布线SL[W-W/h+1]至布线SL[W]、布线SLb[W-W/h+1]至布线SLb[W]各自与驱动电路SD[h]电连接。
关于图17未示出的区域ALPa_C[2]至区域ALPa_C[h-1]及区域ALPb_C[2]至区域ALPb_C[h-1],布线也同样在每个列上延伸而设置。此外,该布线之一根据被分割的区域而电连接于驱动电路SD[2]至驱动电路SD[h-1]中的任一个。
在此,说明图17所示的显示装置12的驱动方法的一个例子。
图18A所示的显示装置12A是示出图17的显示装置12的像素阵列ALP的一部分的示意图,示出区域ALPa_C[1]、区域ALPb_C[1]、驱动电路SD[1]以及驱动电路SD[2]。作为一个例子,在图18A所示的显示装置12A中,V为6,W为6,并且W/h为3。也就是说,在图18A所示的显示装置12A中,像素电路PIX配置为6行6列的矩阵状。
此外,图18A的显示装置12A所具有的驱动电路SD[1]具有选择六个源极布线(在图17的显示装置12中,相当于布线SLa[1]至布线SLa[3]及布线SLb[1]至布线SLb[3])中的任一个并对该一个源极布线发送图像信号的功能。同样,图18A的显示装置12A所具有的驱动电路SD[2]也具有选择六个源极布线(在图17的显示装置12中,相当于布线SLa[4]至布线SLa[6]及布线SLb[4]至布线SLb[6])中的任一个并对该一个源极布线发送图像信号的功能。
将考虑对在显示装置12A中一个像素被写入图像数据的情况。例如,首先,驱动电路GD对布线GL[1]发送选择信号,以选择配置在第一行上的像素电路PIX。此外,驱动电路SD[1]选择布线SLa[1]并对布线SLa[1]发送图像数据。由此,像素电路PIX[1,1]被写入该图像数据(参照图18B)。在图18B至图18F中,被写入了图像数据的像素电路PIX由阴影线表示。
此外,驱动电路SD[2]与驱动电路SD[1]能够分别独立地工作,由此可以在对像素电路PIX[1,1]写入图像数据的同时与驱动电路SD[1]同样对区域ALPa_C[2]所包括的像素电路PIX写入图像数据。作为一个例子,在图18B中,驱动电路SD[2]选择布线SLa[4]并对布线SLa[4]发送图像数据。由此,像素电路PIX[1,4]被写入该图像数据。
图18C示出如下例子:在显示装置12A中,在像素电路PIX[1,1]及像素电路PIX[1,4]被写入图像数据之后,驱动电路SD[1]选择布线SLa[2]并对像素电路PIX[1,2]写入图像数据,并且驱动电路SD[2]选择布线SLa[5]并对像素电路PIX[1,5]写入图像数据。此外,图18C还示出如下例子:在显示装置12A中,在像素电路PIX[1,2]及像素电路PIX[1,5]各自被写入图像数据之后,驱动电路SD[1]选择布线SLa[3]并对像素电路PIX[1,3]写入图像数据,并且驱动电路SD[2]选择布线SLa[6]并对像素电路PIX[1,6]写入图像数据。
在图18D中,在显示装置12A中,在像素电路PIX[1,3]及像素电路PIX[1,6]被写入图像数据之后,驱动电路GD选择配置在第四行上的像素电路PIX,为此对布线GL[4]发送选择信号。然后,驱动电路SD[1]选择布线SLb[1]并对布线SLb[1]发送图像数据,驱动电路SD[2]选择布线SLb[4]并对布线SLb[4]发送图像数据。由此,像素电路PIX[4,1]及像素电路PIX[4,4]各自可以被写入图像数据。
图18E示出如下例子:在显示装置12A中,在像素电路PIX[4,1]及像素电路PIX[4,4]被写入图像数据之后,驱动电路SD[1]选择布线SLa[2]并对像素电路PIX[4,2]写入图像数据,并且驱动电路SD[2]选择布线SLa[5]并对像素电路PIX[4,5]写入图像数据。此外,图18E还示出如下例子:在显示装置12A中,在像素电路PIX[4,2]及像素电路PIX[4,5]各自被写入图像数据之后,驱动电路SD[1]选择布线SLa[3]并对像素电路PIX[4,3]写入图像数据,并且驱动电路SD[2]选择布线SLa[6]并对像素电路PIX[4,6]写入图像数据。
如上所述,在显示装置12A中,通过使用驱动电路GD选择第一行的像素电路PIX,使用驱动电路SD[1]对布线SLa[1]至布线SLa[3]依次发送图像数据,并且使用驱动电路SD[2]对布线SLa[4]至布线SLa[6]依次发送图像数据,可以对第一行的像素电路PIX分别写入图像数据。接着,通过使用驱动电路GD选择第四行的像素电路PIX,使用驱动电路SD[1]对布线SLb[1]至布线SLb[3]依次发送图像数据,并且使用驱动电路SD[2]对布线SLb[4]至布线SLb[6]依次发送图像数据,可以对第四行的像素电路PIX分别写入图像数据。
同样,在显示装置12A中,通过使用驱动电路GD选择第二行的像素电路PIX,使用驱动电路SD[1]对布线SLa[1]至布线SLa[3]依次发送图像数据,并且使用驱动电路SD[2]对布线SLa[4]至布线SLa[6]依次发送图像数据,可以对第二行的像素电路PIX分别写入图像数据。接着,通过使用驱动电路GD选择第五行的像素电路PIX,使用驱动电路SD[1]对布线SLb[1]至布线SLb[3]依次发送图像数据,并且使用驱动电路SD[2]对布线SLb[4]至布线SLb[6]依次发送图像数据,可以对第五行的像素电路PIX分别写入图像数据。
再者,在显示装置12A中,通过使用驱动电路GD选择第三行的像素电路PIX,使用驱动电路SD[1]对布线SLa[1]至布线SLa[3]依次发送图像数据,并且使用驱动电路SD[2]对布线SLa[4]至布线SLa[6]依次发送图像数据,可以对第三行的像素电路PIX分别写入图像数据。接着,通过使用驱动电路GD选择第六行的像素电路PIX,使用驱动电路SD[1]对布线SLb[1]至布线SLb[3]依次发送图像数据,并且使用驱动电路SD[2]对布线SLb[4]至布线SLb[6]依次发送图像数据,可以对第六行的像素电路PIX分别写入图像数据。
通过进行上述工作,显示装置12A可以如图18F所示那样对像素电路PIX[1,1]至像素电路PIX[6,6]分别写入图像数据。
在此,图19示出显示装置13A作为应用于现有显示装置的结构例子。在图19的显示装置13A中,示出驱动电路SD[1]及多个像素电路PIX。在图19所示的显示装置13A中,与图18A的显示装置12A同样,像素电路PIX配置为6行6列的矩阵状。
此外,图19的显示装置13A所具有的驱动电路SD[1]具有选择六个源极布线中的任一个并对该一个源极布线发送图像信号的功能。
图18A的显示装置12A与作为现有显示装置的一个例子的图19的显示装置13A的不同之处是在每个列上延伸而设置的源极布线的长度。具体而言,例如,在图18A的显示装置12A中,图19的显示装置13A的多个源极布线被分割成第一行至第三行的区域及第四行至第六行的区域。也就是说,图18A的显示装置12A中的与驱动电路SD[1](或驱动电路SD[2])的一个输出端子连接的源极布线个数为图19的显示装置13A中的与驱动电路SD[1]的一个输出端子连接的源极布线个数的大约1/2倍,由此图18A的显示装置12A中的每个源极布线的寄生电阻及寄生电容可以比图19的显示装置13A中的每个源极布线的寄生电阻及寄生电容为小。因此,图18A的显示装置12A的源极布线中的时间常数可以比图19的显示装置13A的源极布线的时间常数为小,由此可以提高对显示装置12A写入图像数据的工作速度。
因此,像图17的显示装置12那样,作为一个例子,通过将像素阵列ALP分割成两个区域并使用驱动电路SD驱动各区域的一部分所包括的像素电路PIX,可以对显示装置12所包括的像素电路PIX快速写入图像数据,从而可以缩短写入时间。
此外,在图17的显示装置12中,因为显示部(即像素阵列ALP)的面积越大电路层SICL越大,所以容易配置驱动电路SD[1]至驱动电路SD[h]。由此,图17的显示装置12的结构可以说是在像素阵列ALP的面积大时合适的。
此外,本发明的一个方式的显示装置不局限于上述显示装置12的结构例子。本发明的一个方式的显示装置可以根据状况而改变上述显示装置12的结构。
例如,虽然在图17的显示装置12中使用一个驱动电路SD对像素阵列ALP所包括的区域ALPa_C及区域ALPb_C各自的像素电路发送图像数据,但是也可以使用一个驱动电路SD对三个以上的区域的像素电路发送图像数据。
具体而言,图17的显示装置12可以改变为图20所示的显示装置12AA的结构。与图17的显示装置同样,显示装置12AA包括像素阵列ALP,该像素阵列ALP包括配置为V行W列(在此,V为1以上的2×d的倍数,W为1以上的h的倍数,d为2以上的整数,并且h为1以上的整数)的矩阵状的多个像素电路PIX。此外,显示装置12AA具有像素阵列ALP每隔多个行被分割的结构,作为一个例子,像素阵列ALP被分割成2×d个区域。在图20中,作为该2×d个区域,示出区域ALPa[1]至区域ALPa[d]、区域ALPb[1]至区域ALPb[d]。此外,显示装置12AA还具有区域ALPa[1]至区域ALPa[d]、区域ALPb[1]至区域ALPb[d]各自每隔多个列被分割的结构,作为一个例子,区域ALPa[1]至区域ALPa[d]、区域ALPb[1]至区域ALPb[d]各自被分割成h个区域。在图20中,作为一个例子,区域ALPa[1]包括区域ALPa[1]_C[1]至区域ALPa[1]_C[h],区域ALPa[d]包括区域ALPa[d]_C[1]至区域ALPa[d]_C[h],区域ALPb[1]包括区域ALPb[1]_C[1]至区域ALPb[1]_C[h],并且区域ALPb[d]包括区域ALPb[d]_C[1]至区域ALPb[d]_C[h]。
此外,在图20的显示装置12AA中,示出区域ALPa[1]_C[1]所包括的像素电路PIX[1,1]、区域ALPa[1]_C[h]所包括的像素电路PIX[1,W-W/h+1]、区域ALPa[d]_C[1]所包括的像素电路PIX[V/2-V/2d+1,1]以及区域ALPa[d]_C[h]所包括的像素电路PIX[V/2-V/2d+1,W-W/h+1]。此外,在图20的显示装置12AA中,示出区域ALPb[1]_C[1]所包括的像素电路PIX[V/2+1,1]、区域ALPb[1]_C[h]所包括的像素电路PIX[V/2+1,W-W/h+1]、区域ALPb[d]_C[1]所包括的像素电路PIX[V-V/2d+1,1]以及区域ALPb[d]_C[h]所包括的像素电路PIX[V-V/2d+1,W-W/h+1]。
此外,在图20的显示装置12AA中,布线GL[1]至布线GL[V]在像素阵列ALP的行方向上延伸而设置。在图20中,示出布线GL[1]至布线GL[V]中的布线GL[1]、布线GL[V/2-V/2d+1]、布线GL[V/2+1]以及布线GL[V-V/2d+1]。
此外,在图20的显示装置12AA中,在像素阵列ALP的每个列上,2×d个源极布线延伸而设置。具体而言,例如,在像素阵列ALP的第一列上,布线SLa[1]_[1]至布线SLa[d]_[1]、布线SLb[1]_[1]至布线SLb[d]_[1]延伸而设置,并且在像素阵列ALP的第W-W/h+1列上,布线SLa[1]_[W-W/h+1]至布线SLa[d]_[W-W/h+1]、布线SLb[1]_[W-W/h+1]至布线SLb[d]_[W-W/h+1]延伸而设置。在图20中,示出布线SLa[1]_[1]、布线SLa[d]_[1]、布线SLb[1]_[1]、布线SLb[d]_[1]、布线SLa[1]_[W-W/h+1]、布线SLa[d]_[W-W/h+1]、布线SLb[1]_[W-W/h+1]以及布线SLb[d]_[W-W/h+1]。
此外,对布线SLa(布线SLb)附加的[x]_[y]表示像素阵列ALP的列的地址及包括作为电连接对象的像素电路在内的区域ALPa(区域ALPb)的种类。具体而言,例如,布线SLa[2]_[d-1]表示:该布线位于像素阵列ALP的第二列并与区域ALPa[d-1]所包括的像素电路PIX电连接。此外,例如,布线SLb[W]_[2]表示:该布线位于像素阵列ALP的第W列并与区域ALPb[2]所包括的像素电路PIX电连接。
此外,在图20的显示装置12AA中,配置在像素阵列ALP的第一行上的多个像素电路PIX通过布线GL[1]电连接于驱动电路GD。此外,配置在像素阵列ALP的第V/d+1行上的多个像素电路PIX通过布线GL[V/d+1]电连接于驱动电路GD。此外,配置在像素阵列ALP的第V-V/d+1行上的多个像素电路PIX通过布线GL[V-V/d+1]电连接于驱动电路GD。
此外,在图20的显示装置12AA中,配置在像素阵列ALP的第一列上且包括在区域ALPa[1]_C[1]中的像素电路PIX通过布线SLa[1]_[1]电连接于驱动电路SD[1]。此外,配置在像素阵列ALP的第一列上且包括在区域ALPa[d]_C[1]中的像素电路PIX通过布线SLa[d]_[1]电连接于驱动电路SD[1]。此外,配置在像素阵列ALP的第一列上且包括在区域ALPb[1]_C[1]中的像素电路PIX通过布线SLb[1]_[1]电连接于驱动电路SD[1]。此外,配置在像素阵列ALP的第一列上且包括在区域ALPb[d]_C[1]中的像素电路PIX通过布线SLb[d]_[1]电连接于驱动电路SD[1]。
借助于图20所示的显示装置12AA的结构,可以使用一个驱动电路SD对多个区域各自所包括的像素电路发送图像数据。具体而言,例如,在图20的显示装置12AA中,可以使用驱动电路SD[1]对区域ALPa[1]_C[1]至区域ALPa[d]_C[1]、区域ALPb[1]_C[1]至区域ALPb[d]_C[1]各自所包括的像素电路发送图像数据。
此外,例如,在显示装置12中,以电连接于区域ALPa与区域ALPb之间的驱动电路SD[1]至驱动电路SD[h]的方式对布线SLa及布线SLb做引线,但是在显示装置12中,也可以对布线SLa及布线SLb分别做引线至像素阵列ALP的一边方向上,以使布线SLa及布线SLb与驱动电路SD[1]至驱动电路SD[h]电连接。
作为一个例子,图21所示的显示装置14具有如下结构:在图17的显示装置12中,对布线SLa[1]至布线SLa[W]、布线SLb[1]至布线SLb[W]分别引线至像素阵列ALP的一边方向上,即附图上部,以使布线SLa[1]至布线SLa[W]、布线SLb[1]至布线SLb[W]与驱动电路SD[1]至驱动电路SD[h]电连接。具体而言,布线SLa[1]至布线SLa[W]通过区域ALPa的内部沿像素阵列ALP的列方向延伸而设置,并且布线SLb[1]至布线SLb[W]通过区域ALPa及区域ALPb的内部沿像素阵列ALP的列方向延伸而设置。
在图21的显示装置14中,例如,不向区域ALPa与区域ALPb之间而向像素阵列ALP的外侧对布线SLa[1]至布线SLa[W]、布线SLb[1]至布线SLb[W]做引线,由此在显示装置14中不需要向像素阵列ALP的内侧做引线,以使布线SLa[1]至布线SLa[W]、布线SLb[1]至布线SLb[W]与驱动电路SD[1]至驱动电路SD[h]电连接。因此,有时可以简化像素阵列ALP的布局。
此外,在图21的显示装置14中,与图18A至图18F所示的显示装置12A同样,驱动电路SD[1]与区域ALPa_C[1]及区域ALPb_C[1]电连接,并且驱动电路SD[h]与区域ALPa_C[h]及区域ALPb_C[h]电连接,由此图21的显示装置14可以以与图18A至图18F所示的显示装置12A相同的工作方法写入图像数据。
此外,虽然在图21的显示装置14中使用一个驱动电路SD对像素阵列ALP所包括的区域ALPa_C及区域ALPb_C各自的像素电路发送图像数据,但是也可以使用一个驱动电路SD对三个以上的区域的像素电路发送图像数据。
具体而言,图21的显示装置14可以改变为图22所示的显示装置14A的结构。与图17的显示装置同样,显示装置14A包括像素阵列ALP,该像素阵列ALP包括配置为V行W列(在此,V为1以上的2的倍数且W为1以上的h的倍数)的矩阵状的多个像素电路PIX。此外,显示装置14A具有像素阵列ALP每隔多个行被分割的结构,作为一个例子,像素阵列ALP被分割成d个区域。在图22中,作为该d个区域,示出区域ALPa[1]至区域ALPa[d]。此外,显示装置14A还具有区域ALPa[1]至区域ALPa[d]各自每隔多个列被分割的结构,作为一个例子,区域ALPa[1]至区域ALPa[d]各自被分割成h个区域。在图22中,作为一个例子,区域ALPa[1]包括区域ALPa[1]_C[1]至区域ALPa[1]_C[h],区域ALPa[2]包括区域ALPa[2]_C[1]至区域ALPa[2]_C[h],并且区域ALPa[d]包括区域ALPa[d]_C[1]至区域ALPa[d]_C[h]。
此外,在图22的显示装置14A中,示出区域ALPa[1]_C[1]所包括的像素电路PIX[1,1]、区域ALPa[1]_C[h]所包括的像素电路PIX[1,W-W/h+1]、区域ALPa[2]_C[1]所包括的像素电路PIX[V/d+1,1]、区域ALPa[2]_C[h]所包括的像素电路PIX[V/d+1,W-W/h+1]、区域ALPa[d]_C[1]所包括的像素电路PIX[V-V/d+1,1]以及区域ALPa[d]_C[h]所包括的像素电路PIX[V-V/d+1,W-W/h+1]。
此外,在图22的显示装置14A中,布线GL[1]至布线GL[V]在像素阵列ALP的行方向上延伸而设置。在图22中,示出布线GL[1]至布线GL[V]中的布线GL[1]、布线GL[V/d+1]以及布线GL[V-V/d+1]。
此外,在图22的显示装置14A中,在像素阵列ALP的每个列上,d个源极布线延伸而设置。具体而言,例如,在像素阵列ALP的第一列上,布线SLa[1]_[1]至布线SLa[d]_[1]延伸而设置,并且在像素阵列ALP的第W-W/h+1列上,布线SLa[1]_[W-W/h+1]至布线SLa[d]_[W-W/h+1]延伸而设置。在图22中,示出布线SLa[1]_[1]、布线SLa[2]_[1]、布线SLa[d]_[1]、布线SLa[1]_[W-W/h+1]、布线SLa[2]_[W-W/h+1]以及布线SLa[d]_[W-W/h+1]。
此外,对布线SLa附加的[x]_[y]表示像素阵列ALP的列的地址及包括作为电连接对象的像素电路PIX在内的区域ALPa的种类。具体而言,例如,布线SLa[2]_[d-1]表示:该布线位于像素阵列ALP的第二列并与区域ALPa[d-1]所包括的像素电路PIX电连接。
此外,在图22的显示装置14A中,配置在像素阵列ALP的第一行上的多个像素电路PIX通过布线GL[1]电连接于驱动电路GD。此外,配置在像素阵列ALP的第V/d+1行上的多个像素电路PIX通过布线GL[V/d+1]电连接于驱动电路GD。此外,配置在像素阵列ALP的第V-V/d+1行上的多个像素电路PIX通过布线GL[V-V/d+1]电连接于驱动电路GD。
此外,在图22的显示装置14A中,配置在像素阵列ALP的第一列上且包括在区域ALPa[1]_C[1]中的像素电路PIX通过布线SLa[1]_[1]电连接于驱动电路SD[1]。此外,配置在像素阵列ALP的第一列上且包括在区域ALPa[2]_C[1]中的像素电路PIX通过布线SLa[2]_[1]电连接于驱动电路SD[1]。此外,配置在像素阵列ALP的第一列上且包括在区域ALPa[d]_C[1]中的像素电路PIX通过布线SLa[d]_[1]电连接于驱动电路SD[1]。
借助于图22所示的显示装置14A的结构,可以使用一个驱动电路SD对三个以上的区域各自所包括的像素电路发送图像数据。
此外,例如,在显示装置12中,作为栅极布线,布线GL[1]至布线GL[V]各自在每个行上以个数为一个的方式延伸而设置,但是在显示装置12中,栅极布线也可以在每个行上以个数为两个的方式延伸而设置。
图23所示的显示装置12B为在图17的显示装置12中栅极布线在每个行上以个数为两个的方式延伸而设置的结构例子。具体而言,图23所示的显示装置12B是一种结构例子,其中,示出图17的显示装置12中的像素阵列ALP的区域ALPa_C[1]及区域ALPb_C[1]、驱动电路SD[1],并且布线GL[1]-1至布线GL[V]-1、布线GL[1]-2至布线GL[V]-2各自被用作图23所示的显示装置12B的栅极布线。在图23的显示装置12B中,W/h为3。
在图23的显示装置12B的像素阵列ALP中,作为一个例子,区域ALPa_C[1]包括像素电路PIX[1,1]至像素电路PIX[V/2,3],而区域ALPb_C[1]包括像素电路PIX[V/2+1,1]至像素电路PIX[V,3]。此外,因为W/h为3,所以在区域ALPa_C[1]中布线SLa[1]至布线SLa[3]在每个列上延伸而设置,并且在区域ALPb_C[1]中布线SLb[1]至布线SLb[3]在每个列上延伸而设置。
在图23的显示装置12B中,布线GL[1]-1和布线GL[1]-2作为一组栅极布线在第一行上延伸而设置,布线GL[V/2]-1和布线GL[V/2]-2作为一组栅极布线在第V/2行上延伸而设置,布线GL[V/2+1]-1和布线GL[V/2+1]-2作为一组栅极布线在第V/2+1行上延伸而设置,并且布线GL[V]-1和布线GL[V]-2作为一组栅极布线在第V行上延伸而设置。
此外,在图23的显示装置12B中,像素阵列ALP所包括的多个像素电路PIX各自包括用来写入图像数据的晶体管,即晶体管Tr。多个像素电路PIX各自所包括的晶体管Tr的第一端子与该像素电路PIX的列上的源极布线(布线SLa[1]至布线SLa[3]、布线SLb[1]至布线SLb[3]中的任一个)电连接,晶体管Tr的第二端子与像素电路PIX的电路元件等电连接。
此外,配置在奇数列上的像素电路PIX所包括的晶体管Tr的栅极与该像素电路PIX的行上的一个栅极布线(布线GL[1]-1至布线GL[V]-1中的任一个)电连接。此外,配置在偶数列上的像素电路PIX所包括的晶体管Tr的栅极与该像素电路PIX的行上的另一个栅极布线(布线GL[1]-2至布线GL[V]-2中的任一个)电连接。
如图23所示,通过采用在显示装置12B中两个栅极布线在每个行上延伸而设置的结构,可以在奇数列和偶数列上分别独立地切换配置在一个行上的像素电路PIX所包括的晶体管Tr的开启状态和关闭状态。例如,在显示装置12B中,可以进行使奇数列及偶数列中之一的像素电路PIX所包括的晶体管Tr成为关闭状态且对奇数列及偶数列中之另一的像素电路PIX写入图像数据的工作。也就是说,通过采用显示装置12B的结构,可以任意减少像素阵列ALP所显示的图像的数据量,从而可以提高显示装置12B的帧频。此外,例如,可以在对奇数列的像素电路PIX写入图像数据的期间使偶数列的像素电路PIX的晶体管Tr成为开启状态。如此,可以使奇数列之一的写入期间的一部分与偶数列之一的写入期间的一部分重复,从而可以缩短显示装置12B的整个像素阵列ALP的图像写入时间。
此外,在图23的显示装置12B中,奇数列的像素电路PIX所包括的晶体管Tr的栅极与该像素电路PIX的行上的一个栅极布线(布线GL[1]-1至布线GL[V]-1中的任一个)电连接,偶数列的像素电路PIX所包括的晶体管Tr的栅极与该像素电路PIX的行上的另一个栅极布线(布线GL[1]-2至布线GL[V]-2中的任一个)电连接,但是本发明的一个方式的显示装置的结构不局限于此。例如,在本发明的一个方式的显示装置中,也可以采用如下结构:在像素阵列ALP的一个行所包括的连续四个列的像素电路PIX中,前连续两个列的像素电路PIX所包括的各晶体管Tr的栅极与该行的一个栅极布线(布线GL[1]-1至布线GL[V]-1中的任一个)电连接,而后连续两个列的像素电路PIX所包括的各晶体管Tr的栅极与该行的另一个栅极布线(布线GL[1]-2至布线GL[V]-2中的任一个)电连接。此外,例如,在本发明的一个方式的显示装置中,也可以采用如下结构:在像素阵列ALP的一个行所包括的多个像素电路PIX中,从多个像素电路PIX选出的像素电路PIX所包括的各晶体管Tr的栅极与该行的一个栅极布线(布线GL[1]-1至布线GL[V]-1中的任一个)电连接,其他像素电路PIX所包括的各晶体管Tr的栅极与该行的另一个栅极布线(布线GL[1]-2至布线GL[V]-2中的任一个)电连接。
接着,说明驱动电路SD的结构例子。图24所示的显示装置12C为示出图17的显示装置12中的像素阵列ALP的区域ALPa_C[1]及区域ALPb_C[1]、驱动电路SD[1]的结构例子。在图24所示的显示装置12C中,W/h为3。
在图24的显示装置12C的像素阵列ALP中,作为一个例子,区域ALPa_C[1]包括像素电路PIX[1,1]至像素电路PIX[V/2,3],而区域ALPb_C[1]包括像素电路PIX[V/2+1,1]至像素电路PIX[V,3]。此外,因为W/h为3,所以在区域ALPa_C[1]中布线SLa[1]至布线SLa[3]在每个列上延伸而设置,在区域ALPb_C[1]中布线SLb[1]至布线SLb[3]在每个列上延伸而设置。此外,在区域ALPa_C[1]中布线GL[1]至布线GL[V/2]在每个行上延伸而设置,并且在区域ALPb_C[1]中布线GL[V/2+1]至布线GL[V]在每个行上延伸而设置。
此外,作为一个例子,图24所示的驱动电路SD[1]包括解复用器DMU及电路OTH。
关于图24所示的解复用器DMU可以参照在实施方式2中说明的解复用器DMUa及解复用器DMUb的记载。此外,图24所示的解复用器DMU包括六个输出端子,这一点与解复用器DMUa及解复用器DMUb不同。
此外,关于图24所示的电路OTH可以参照在实施方式2中说明的电路OTH的记载。
作为一个例子,解复用器DMU包括开关SWa[1]至开关SWa[3]、开关SWb[1]至开关SWb[3]。
此外,开关SWa[1]的第一端子与布线SLa[1]电连接,开关SWa[1]的第二端子与电路OTH的输出端子电连接,开关SWa[1]的控制端子与布线SGa[1]电连接。开关SWa[2]的第一端子与布线SLa[2]电连接,开关SWa[2]的第二端子与电路OTH的输出端子电连接,开关SWa[2]的控制端子与布线SGa[2]电连接。开关SWa[3]的第一端子与布线SLa[3]电连接,开关SWa[3]的第二端子与电路OTH的输出端子电连接,开关SWa[3]的控制端子与布线SGa[3]电连接。开关SWb[1]的第一端子与布线SLb[1]电连接,开关SWb[1]的第二端子与电路OTH的输出端子电连接,开关SWb[1]的控制端子与布线SGb[1]电连接。开关SWb[2]的第一端子与布线SLb[2]电连接,开关SWb[2]的第二端子与电路OTH的输出端子电连接,开关SWb[2]的控制端子与布线SGb[2]电连接。开关SWb[3]的第一端子与布线SLb[3]电连接,开关SWb[3]的第二端子与电路OTH的输出端子电连接,开关SWb[3]的控制端子与布线SGb[3]电连接。
此外,电路OTH的输入端子与布线DL电连接。
开关SWa[1]至开关SWa[3]、开关SWb[1]至开关SWb[3]可以使用可以应用于在实施方式2中说明的开关SWa[1]至开关SWa[3]、开关SWb[1]至开关SWb[3]的开关。因此,关于本实施方式中的开关SWa[1]至开关SWa[3]、开关SWb[1]至开关SWb[3]的工作例子可以参照在实施方式2中说明的开关SWa[1]至开关SWa[4]、开关SWb[1]至开关SWb[4]的记载。
此外,与在实施方式2中说明的布线SGa[1]至布线SGa[4]、布线SGb[1]至布线SGb[4]同样,布线SGa[1]至布线SGa[3]、布线SGb[1]至布线SGb[3]被用作供应一种电压的布线,借助该电压切换具有与该布线电连接的控制端子的开关的导通状态和非导通状态。因此,该电压例如可以为高电平电位或低电平电位。
如上所述,作为一个例子,解复用器DMU可以通过对布线SGa[1]至布线SGa[3]、布线SGb[1]至布线SGb[3]中的任一个施加高电平电位的脉冲电压而使具有被施加脉冲电压的控制端子的开关处于被施加脉冲电压的期间的开启状态。此外,作为一个例子,解复用器DMU可以对布线SGa[1]至布线SGa[3]、布线SGb[1]至布线SGb[3]分别逐步施加高电平电位的脉冲电压而使开关SWa[1]至开关SWa[3]、开关SWb[1]至开关SWb[3]依次成为开启状态。由此,解复用器DMU可以依次选择作为图像数据发送对象的布线SLa[1]至布线SLa[3]、布线SLb[1]至布线SLb[3]。
此外,本发明的一个方式的显示装置不局限于显示装置12C的结构。本发明的一个方式的显示装置例如可以为适当地改变显示装置12C的结构。
例如,在显示装置12C中,驱动电路SD所包括的解复用器DMU的两个输出端子与在像素阵列ALP中在相同列上延伸而设置的两个源极布线(例如,布线SLa[1]和布线SLb[1]的组、布线SLa[2]和布线SLb[2]的组等)电连接,但是在显示装置12C中,解复用器DMU的两个输出端子也可以不与在相同列上延伸而设置的两个源极布线电连接。换言之,显示装置12C也可以具有如下结构:布线SLa[x]及布线SLb[x](在此,x为1以上3以下的整数)中的一个与解复用器的多个输出端子电连接,而布线SLa[x]及布线SLb[x]中的另一个不与解复用器的多个输出端子电连接。
图25所示的显示装置12D为显示装置12C的变形例子,其中布线SLa[x]及布线SLb[x]中的一个与解复用器的多个输出端子电连接,而布线SLa[x]及布线SLb[x]中的另一个不与解复用器的多个输出端子电连接。具体而言,显示装置12D具有在显示装置12C中解复用器DMU不包括开关SWb[1]及开关SWa[3]的结构。
在图25的显示装置12D中,区域ALPa_C[1]包括像素阵列ALP的第1行第1列至第V/2行第2列的范围的像素电路PIX,区域ALPa_C[2]包括第1行第3列至第V/2行第3列的范围的像素电路PIX,区域ALPb_C[1]包括像素阵列ALP的第V/2+1行第1列至第V行第1列的范围的像素电路PIX,并且区域ALPb_C[2]包括第V/2+1行第3列至第V行第3列的范围的像素电路PIX。也就是说,与驱动电路SD[1]电连接的区域ALPa_C[1]及区域ALPb_C[2]各自包括像素阵列ALP中的不同的列。
此外,在图25的像素阵列ALP中,示出像素电路PIX[1,1]、像素电路PIX[V/2,2]、像素电路PIX[1,3]、像素电路PIX[V/2,3]、像素电路PIX[V/2+1,1]、像素电路PIX[V,1]、像素电路PIX[V/2+1,2]以及像素电路PIX[V,3]。
在图25的显示装置12D中,驱动电路SD[1]具有驱动区域ALPa_C[1]及区域ALPb_C[2]所包括的像素电路PIX的功能。此外,在驱动区域ALPa_C[2]及区域ALPb_C[1]所包括的像素电路PIX的情况下,优选使用与驱动电路SD[1]不同的驱动电路SD。换言之,布线SLa[3]、布线SLb[1]优选各自电连接于与驱动电路SD[1]不同的驱动电路SD的解复用器DMU。
此外,在图25的显示装置12D中,布线SLa[3]及布线SLb[1]不与驱动电路SD[1]电连接,但是在本发明的一个方式的显示装置中,例如,在显示装置12D中,布线SLa[2]及布线SLb[2]中的一个也可以不与驱动电路SD[1]电连接。此外,例如,在图17的显示装置12中,相同列上的布线SLa和布线SLb也可以分别电连接于不同的驱动电路SD。
此外,在图17的显示装置12中,驱动电路SD[1]与区域ALPa_C[1]及区域ALPb_C[1]的像素电路PIX电连接,驱动电路SD[h]与区域ALPa_C[h]及区域ALPb_C[h]的像素电路PIX电连接,但是本发明的一个方式不局限于此。例如,在显示装置12中,驱动电路SD[1]也可以不与区域ALPa_C[1]及/或区域ALPb_C[1]电连接而与另外的区域的像素电路PIX电连接。例如,驱动电路SD[1]也可以不与区域ALPa_C[1]电连接而与区域ALPa_C[2]至区域ALPa_C[h]中的任一个电连接。此外,驱动电路SD[1]也可以不与区域ALPb_C[1]电连接而与区域ALPb_C[2]至区域ALPb_C[h]中的任一个电连接。也就是说,显示装置12所包括的驱动电路SD[x](在此,x为1以上h以下的整数)也可以改变为与区域ALPa_C[1]至区域ALPa_C[h]中的任一个及区域ALPb_C[1]至区域ALPb_C[h]中的任一个电连接的结构。
此外,图17的显示装置12可以与在实施方式1中说明的显示装置10组合。作为组合结构,例如可以具有如下结构:以图17的显示装置12的像素阵列ALP为实施方式1的显示装置10的像素区域ARA,并且图17的多个驱动电路SD各自包括在实施方式1的显示装置10的局部驱动电路LD中。
在图26A所示的显示装置12E中,将实施方式1的显示装置10中的像素区域ARA分割成区域ARAa和区域ARAb。此外,以与区域ARAa所包括的像素电路PIX电连接的源极布线为布线SLa_1至布线SLa_p(在此,p为1以上的整数)、此外,以与区域ARAb所包括的像素电路PIX电连接的源极布线为布线SLb_1至布线SLa_p。此外,在图26A中,示出布线SLa_1、布线SLa_2、布线SLa_3、布线SLa_p、布线SLb_1、布线SLb_2、布线SLb_3以及布线SLb_p。
如上所述,图17所示的多个驱动电路SD包括在图26A及图26B的显示装置12E的局部驱动电路LD中。
此外,图26B示出图26A的显示装置12E所包括的像素区域ARA的具体例子。
在图26B的区域ARAa中,布线SLa_1至布线SLa_p在每个列上延伸而设置,并且在图26B的区域ARAb中,布线SLb_1至布线SLb_p在每个列上延伸而设置。在图26B中,示出布线SLa_1、布线SLa_2、布线SLa_3、布线SLb_1、布线SLb_2以及布线SLb_3。此外,在图26B的像素区域ARA中,布线SLa_1及布线SLb_1在第一列上延伸而设置,布线SLa_2及布线SLb_2在第二列上延伸而设置,并且布线SLa_3及布线SLb_3在第三列上延伸而设置。
此外,在图26B的像素区域ARA中,多个像素电路PIX配置为矩阵状。此外,区域ARAa及区域ARAb各自所包括的像素电路PIX的个数相同。此外,在区域ARAa中,多个像素电路PIX在每个列上分别通过布线SLa_1至布线SLa_p电连接,并且在区域ARAb中,多个像素电路PIX在每个列上分别通过布线SLb_1至布线SLb_p电连接。
如图26A及图26B所示,通过组合图17的显示装置12和在实施方式1中说明的显示装置10,也可以在分辨率高的显示装置中缩短图像数据的写入时间。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式4)
在本实施方式中,说明本发明的一个方式的显示装置的结构例子。
<显示装置的结构例子>
图27是示出本发明的一个方式的显示装置的一个例子的截面图。作为一个例子,图27所示的显示装置10具有在衬底310上设置有像素电路、驱动电路等的结构。
衬底310例如相当于上述实施方式所示的衬底BS。因此,作为衬底310,可以使用适用于衬底BS的材料。
此外,在本实施方式中,说明衬底310为以硅等为材料的半导体衬底的情况。
显示装置10包括衬底310上的晶体管300、晶体管500以及发光器件150a至发光器件150c。
晶体管300设置在衬底310上,并包括元件分离层312、导电体316、绝缘体315、绝缘体317、由衬底310的一部分构成的半导体区域313、被用作源极区域或漏极区域的低电阻区域314a以及低电阻区域314b。因此,晶体管300为在沟道形成区域中包含硅的晶体管(Si晶体管)。在图27中,晶体管300的源极区域及漏极区域中的一个通过后述导电体328电连接于后述导电体330、导电体356以及导电体366的结构,但是本发明的一个方式的半导体装置的电连接结构不局限于此。在本发明的一个方式的半导体装置中,例如,晶体管300的源极及漏极中的另一个也可以通过导电体328电连接于导电体330、导电体356以及导电体366,或者,晶体管300的栅极也可以通过导电体328电连接于导电体330、导电体356以及导电体366。
在晶体管300中,例如,通过以导电体316隔着被用作栅极绝缘膜的绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面,可以形成Fin型晶体管。通过形成Fin型晶体管300,可以增加实效上的沟道宽度,所以可以改善晶体管300的通态特性。此外,由于可以增加栅电极的电场的影响,所以可以改善晶体管300的关闭特性。
此外,晶体管300可以为p沟道型晶体管或n沟道型晶体管。此外,也可以设置多个晶体管300,并可以使用p沟道型晶体管和n沟道型晶体管的双方。
半导体区域313的沟道形成区域、其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体,更优选包含单晶硅。此外,也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)、GaN(氮化镓)等的材料形成。可以使用对晶格施加应力,改变晶面间距而控制有效质量的硅。此外,晶体管300也可以是使用GaAs和GaAlAs等的HEMT(HighElectron Mobility Transistor:高电子迁移率晶体管)。
作为被用作栅电极的导电体316,可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外,由于导电体的材料决定功函数,所以通过选择该导电体的材料,可以调整晶体管的阈值电压。具体而言,作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性,作为导电体优选使用钨或铝等金属材料的叠层,尤其在耐热性方面上优选使用钨。
为了使形成在衬底310上的多个晶体管彼此分离设置有元件分离层312。元件分离层312例如可以使用LOCOS(Local Oxidation of Silicon:硅局部氧化)法、STI(ShallowTrench Isolation:浅沟槽隔离)法或台面隔离法等形成。
此外,图27所示的晶体管300只是一个例子,本发明不局限于该结构,可以根据电路结构、驱动方法等而使用合适的晶体管。例如,晶体管300也可以具有平面型结构而不具有Fin型结构。
图27所示的晶体管300从衬底310一侧依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意,在本说明书中,“氧氮化硅”是指在其组成中氧含量多于氮含量的材料,而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。注意,在本说明书中,“氧氮化铝”是指氧含量多于氮含量的材料,“氮氧化铝”是指氮含量多于氧含量的材料。
绝缘体322也可以被用作使因被绝缘体320及绝缘体322覆盖的晶体管300等而产生的台阶平坦化的平坦化膜。例如,为了提高绝缘体322的顶面的平坦性,其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
此外,绝缘体324优选为阻挡膜,以防止水、氢、杂质等从衬底310或晶体管300等扩散到绝缘体324上方的区域(例如,设置有晶体管500、发光器件150a至发光器件150c等的区域)。因此,作为绝缘体324,优选使用具有抑制氢原子、氢分子、水分子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外,也可以根据状况而使用具有抑制氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述氧透过)的绝缘材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
作为对氢具有阻挡性的膜的一个例子,可以使用通过CVD(Chemical VaporDeposition)法形成的氮化硅。在此,有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中,导致该半导体元件的特性下降。因此,优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言,抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如,在TDS分析中的膜表面温度为50℃至500℃的范围内,当换算为氢原子的脱离量时,绝缘体324的单位面积的氢的脱离量为10×1015atoms/cm2以下,优选为5×1015atoms/cm2以下,即可。
注意,绝缘体326的介电常数优选比绝缘体324低。例如,绝缘体326的相对介电常数优选低于4,更优选低于3。例如,绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下,更优选为0.6倍以下。通过将介电常数低的材料用于层间膜,可以减少产生在布线之间的寄生电容。
此外,在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与设置在绝缘体326上方的发光器件等连接的导电体328、导电体330等。此外,导电体328、导电体330等具有插头或布线的功能。注意,有时使用同一附图标记表示具有插头或布线的功能的多个导电体。此外,在本说明书等中,布线、与布线连接的插头也可以是一个构成要素。就是说,导电体的一部分有时被用作布线,并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328及导电体330等)的材料,可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料,尤其优选使用钨。或者,优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
此外,也可以在绝缘体326及导电体330上形成布线层。例如,在图27中,在绝缘体326及导电体330的上方依次层叠有绝缘体350、绝缘体352及绝缘体354。此外,在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外,导电体356可以使用与导电体328及导电体330同样的材料形成。
此外,与绝缘体324同样,绝缘体350例如优选使用对氢、水等杂质具有阻挡性的绝缘体。此外,与绝缘体326同样,绝缘体352及绝缘体354优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。此外,绝缘体352及绝缘体354被用作层间绝缘膜及平坦化膜。此外,导电体356优选包含对氢、水等杂质具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体350所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管300与晶体管500分离,从而可以抑制氢从晶体管300扩散到晶体管500中。
注意,作为对氢具有阻挡性的导电体,例如优选使用氮化钽等。此外,通过层叠氮化钽和导电性高的钨,不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时,对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外,在绝缘体354及导电体356上依次层叠有绝缘体360、绝缘体362及绝缘体364。
此外,与绝缘体324等同样,绝缘体360优选使用对水、氢等杂质具有阻挡性的绝缘体。因此,绝缘体360例如可以使用可用于绝缘体324等的材料。
绝缘体362及绝缘体364被用作层间绝缘膜及平坦化膜。此外,与绝缘体324同样,绝缘体362及绝缘体364例如优选使用对水、氢等杂质具有阻挡性的绝缘体。因此,绝缘体362及/或绝缘体364可以使用可用于绝缘体324等的材料。
此外,绝缘体360、绝缘体362及绝缘体364各自的重叠于部分导电体356的区域中形成有开口部,并以嵌入该开口部的方式设置有导电体366。此外,导电体366还形成在绝缘体362上。导电体366例如具有与晶体管300连接的插头或布线的功能。此外,导电体366可以使用与导电体328及导电体330同样的材料设置。
在绝缘体364及导电体366上方形成有绝缘体512。作为绝缘体512,优选使用对氧或氢等具有阻挡性的物质。作为绝缘体512,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
作为对氢具有阻挡性的膜的一个例子,可以使用通过CVD法形成的氮化硅。在此,有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中,导致该半导体元件的特性下降。因此,优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言,抑制氢的扩散的膜是指氢的脱离量少的膜。
例如,作为绝缘体512,可以使用与绝缘体320同样的材料。此外,通过作为这些绝缘体应用介电常数较低的材料,可以减少产生在布线之间的寄生电容。例如,作为绝缘体512,可以使用氧化硅膜及氧氮化硅膜等。
作为一个例子,作为OS晶体管的晶体管500设置在绝缘体512上。
在此,详细说明晶体管500。图28A及图28B示出作为OS晶体管的晶体管500的一个结构例子。图28A是OS晶体管的沟道长度方向上的截面图,图28B是OS晶体管的沟道宽度方向上的截面图。
如图28A及图28B所示,在绝缘体512上形成有绝缘体514及绝缘体516。
绝缘体514优选为具有阻挡性的膜,以防止氢、杂质等从衬底310或绝缘体512下方的设置有电路元件等的区域等扩散到设置有晶体管500的区域。因此,绝缘体514例如可以使用通过CVD法沉积的氮化硅。
此外,作为绝缘体516,例如可以使用与绝缘体512同样的材料。
如图28A及图28B所示,晶体管500包括绝缘体514上的绝缘体516、以嵌入绝缘体514或绝缘体516中的方式配置的导电体503(导电体503a及导电体503b)、绝缘体516及导电体503上的绝缘体522、绝缘体522上的绝缘体524、绝缘体524上的氧化物530a、氧化物530a上的氧化物530b、氧化物530b上的导电体542a、导电体542a上的绝缘体571a、氧化物530b上的导电体542b、导电体542b上的绝缘体571b、氧化物530b上的绝缘体552、绝缘体552上的绝缘体550、绝缘体550上的绝缘体554、位于绝缘体554上并与氧化物530b的一部分重叠的导电体560(导电体560a及导电体560b)、以及配置在绝缘体522、绝缘体524、氧化物530a、氧化物530b、导电体542a、导电体542b、绝缘体571a及绝缘体571b上的绝缘体544。在此,如图28A及图28B所示,绝缘体552与绝缘体522的顶面、绝缘体524的侧面、氧化物530a的侧面、氧化物530b的侧面及顶面、导电体542的侧面、绝缘体571的侧面、绝缘体544的侧面、绝缘体580的侧面及绝缘体550的底面接触。此外,导电体560的顶面以高度与绝缘体554的最上部、绝缘体550的最上部、绝缘体552的最上部及绝缘体580的顶面的高度大致一致的方式配置。此外,绝缘体574与导电体560、绝缘体552、绝缘体550、绝缘体554和绝缘体580各自的顶面的至少一部分接触。
在绝缘体580及绝缘体544中形成到达氧化物530b的开口。在该开口内设置绝缘体552、绝缘体550、绝缘体554及导电体560。此外,在晶体管500的沟道长度方向上,绝缘体571a及导电体542a与绝缘体571b及导电体542b间设置有导电体560、绝缘体552、绝缘体550及绝缘体554。绝缘体554具有与导电体560的侧面接触的区域及与导电体560的底面接触的区域。
氧化物530优选包括绝缘体524上的氧化物530a及氧化物530a上的氧化物530b。当在氧化物530b下包括氧化物530a时,可以抑制杂质从形成在氧化物530a的下方的结构物向氧化物530b扩散。
在晶体管500中,氧化物530具有氧化物530a及氧化物530b这两层的叠层结构,但是本发明不局限于此。例如,可以具有氧化物530b的单层结构或三层以上的叠层结构,也可以具有氧化物530a及氧化物530b分别为叠层的结构。
导电体560被用作第一栅(也简称为栅极)电极,导电体503被用作第二栅(也称为背栅极)电极。此外,绝缘体552、绝缘体550及绝缘体554被用作第一栅极绝缘体,绝缘体522及绝缘体524被用作第二栅极绝缘体。注意,有时将栅极绝缘体称为栅极绝缘层或栅极绝缘膜。此外,导电体542a被用作源极和漏极中的一个,导电体542b被用作源极和漏极中的另一个。此外,氧化物530的与导电体560重叠的区域的至少一部分被用作沟道形成区域。
在此,图29A示出图28A中的沟道形成区域附近的放大图。由于氧化物530b被供应氧,沟道形成区域形成在导电体542a和导电体542b之间的区域中。因此,如图29A所示,氧化物530b包括被用作晶体管500的沟道形成区域的区域530bc及以夹着区域530bc的方式设置并被用作源极区域或漏极区域的区域530ba及区域530bb。区域530bc的至少一部分与导电体560重叠。换言之,区域530bc设置在导电体542a与导电体542b间的区域中。区域530ba与导电体542a重叠,区域530bb与导电体542b重叠。
与区域530ba及区域530bb相比,被用作沟道形成区域的区域530bc的氧空位(在本说明书等中,金属氧化物中的氧空位有时被称为Vo(oxygen vacancy))少或杂质浓度低,由此区域530bc是载流子浓度低的高电阻区域。因此,区域530bc可以说是i型(本征)或实质上i型的区域。
在使用金属氧化物的晶体管中,如果氧化物半导体中的形成沟道的区域存在杂质或氧空位(Vo),电特性则容易变动,有时降低可靠性。此外,氧空位(Vo)附近的氢形成氢进入氧空位(Vo)中的缺陷(下面有时称为VoH)而可能会生成成为载流子的电子。因此,当在氧化物半导体中的形成沟道的区域中包含氧空位时,晶体管会成为常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此,在氧化物半导体的形成沟道的区域中,优选尽量减少杂质、氧空位及VoH。
此外,在被用作源极区域或漏极区域的区域530ba及区域530bb中,氧空位(Vo)多并且氢、氮、金属元素等杂质的浓度高。因此,区域530ba及区域530bb的载流子浓度提高,所以被低电阻化。就是说,区域530ba及区域530bb是比区域530bc载流子浓度高且电阻低的n型区域。
在此,被用作沟道形成区域的区域530bc的载流子浓度优选为1×1018cm-3以下,更优选低于1×1017cm-3,进一步优选低于1×1016cm-3,更优选的是低于1×1013cm-3,进一步优选的是低于1×1012cm-3。对被用作沟道形成区域的区域530bc的载流子浓度的下限值没有特别的限定,例如,可以将其设定为1×10-9cm-3
此外,也可以在区域530bc与区域530ba或区域530bb之间形成载流子浓度等于或低于区域530ba及区域530bb的载流子浓度且等于或高于区域530bc的载流子浓度的区域。换言之,该区域被用作区域530bc与区域530ba或区域530bb的接合区域。该接合区域的氢浓度有时相等于或低于区域530ba及区域530bb的氢浓度且等于或高于区域530bc的氢浓度。此外,该接合区域的氧空位有时等于或少于区域530ba及区域530bb的氧空位且等于或多于区域530bc的氧空位。
注意,图29A示出区域530ba、区域530bb及区域530bc形成在氧化物530b中的例子,但是本发明不局限于此。例如,上述各区域也可以形成在氧化物530b和氧化物530a中。
在氧化物530中,有时难以明确地观察各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度并不需要按每区域分阶段地变化,也可以在各区域中逐渐地变化。就是说,越接近沟道形成区域,金属元素和氢及氮等杂质元素的浓度越低即可。
优选在晶体管500中将被用作半导体的金属氧化物(以下,有时称为氧化物半导体)用于包含沟道形成区域的氧化物530(氧化物530a、氧化物530b)。
被用作半导体的金属氧化物优选使用其带隙为2eV以上,优选为2.5eV以上的金属氧化物。如此,通过使用带隙较宽的金属氧化物,可以减小晶体管的关态电流。
例如,作为氧化物530优选使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等的金属氧化物。此外,作为氧化物530也可以使用In-Ga氧化物、In-Zn氧化物、铟氧化物。
在此,优选的是,用于氧化物530b的金属氧化物中的In与元素M的原子个数比大于用于氧化物530a的金属氧化物中的In与元素M的原子个数比。
如此,通过在氧化物530b下配置氧化物530a,可以抑制杂质及氧从形成在氧化物530a的下方的结构物向氧化物530b扩散。
此外,氧化物530a及氧化物530b除了氧以外还包含共同元素(作为主要成分),所以可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因为可以降低氧化物530a与氧化物530b的界面的缺陷态密度,所以界面散射给载流子传导带来的影响小,从而可以得到高通态电流。
氧化物530b优选具有结晶性。尤其是,优选使用CAAC-OS(c-axis alignedcrystalline oxide semiconductor:c轴取向结晶氧化物半导体)作为氧化物530b。
CAAC-OS具有结晶性高的致密结构且是杂质、缺陷(例如,氧空位(VO)少的金属氧化物。尤其是,通过在形成金属氧化物后以金属氧化物不被多晶化的温度(例如,400℃以上且600℃以下)进行热处理,可以使CAAC-OS具有结晶性更高的致密结构。如此,通过进一步提高CAAC-OS的密度,可以进一步降低该CAAC-OS中的杂质或氧的扩散。
另一方面,在CAAC-OS中不容易观察明确的晶界,因此不容易发生起因于晶界的电子迁移率的下降。因此,包含CAAC-OS的金属氧化物的物理性质稳定。因此,具有CAAC-OS的金属氧化物具有耐热性且可靠性良好。
在使用氧化物半导体的晶体管中,如果在氧化物半导体的形成沟道的区域中存在杂质或氧空位,电特性则容易变动,有时降低可靠性。此外,氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH)而可能会产生成为载流子的电子。因此,当在氧化物半导体的形成沟道的区域中包含氧空位时,晶体管会具有常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此,在氧化物半导体的形成沟道的区域中,优选尽量减少杂质、氧空位及VOH。换言之,优选的是,氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
相对于此,通过在氧化物半导体附近设置包含通过加热脱离的氧(以下,有时称为过剩氧)的绝缘体而进行热处理,可以从该绝缘体向氧化物半导体供应氧而减少氧空位及VOH。注意,在对源极区域或漏极区域供应过多的氧时,有可能引起晶体管500的通态电流下降或者场效应迁移率的下降。并且,在供应到源极区域或漏极区域的氧量在衬底面内有不均匀时,包括晶体管的半导体装置特性发生不均匀。
因此,优选的是,在氧化物半导体中,被用作沟道形成区域的区域530bc的载流子浓度得到降低且被i型化或实质上被i型化。另一方面,优选的是,被用作源极区域或漏极区域的区域530ba及区域530bb的载流子浓度高且被n型化。换言之,优选减少氧化物半导体的区域530bc的氧空位及VOH且区域530ba及区域530bb不被供应过多的氧。
于是,本实施方式以在氧化物530b上设置导电体542a及导电体542b的状态在含氧气氛下进行微波处理来减少区域530bc的氧空位及VOH。在此,微波处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。
通过在含氧气氛下进行微波处理,可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用。此时,也可以将微波或RF等高频照射到区域530bc。通过等离子体、微波等的作用,可以使区域530bc的VOH分开。可以将氢(H)从区域530bc去除而由氧填补氧空位(VO)。换言之,在区域530bc中发生“VOH→H+VO”的反应,可以降低区域530bc的氢浓度。由此,可以减少区域530bc中的氧空位及VOH而降低载流子浓度。
此外,当在含氧气氛下进行微波处理时,微波、RF等高频、氧等离子体等被导电体542a及导电体542b遮蔽而不作用于区域530ba及区域530bb。再者,可以通过覆盖氧化物530b及导电体542的绝缘体571及绝缘体580降低氧等离子体的作用。由此,在进行微波处理时在区域530ba及区域530bb中不发生VOH的减少以及过多的氧的供应,因此可以防止载流子浓度的降低。
此外,优选在形成成为绝缘体552的绝缘膜之后或者在形成成为绝缘体550的绝缘膜之后以含氧气氛进行微波处理。如此,通过经由绝缘体552或绝缘体550以含氧气氛进行微波处理,可以对区域530bc高效地注入氧。此外,通过以与导电体542的侧面及区域530bc的表面接触的方式配置绝缘体552,可以抑制区域530bc被注入不必要的氧,因此可以抑制导电体542的侧面的氧化。此外,可以抑制在形成成为绝缘体550的绝缘膜时导电体542的侧面被氧化。
此外,作为注入到区域530bc中的氧,有氧原子、氧分子、氧自由基(也称为O自由基,包含不成对电子的原子、分子或离子)等各种方式。注入到区域530bc中的氧可以为上述方式中的任一个或多个,尤其优选为氧自由基。此外,由于可以提高绝缘体552及绝缘体550的膜品质,晶体管500的可靠性得到提高。
如上所述,可以在氧化物半导体的区域530bc中选择性地去除氧空位及VOH而使区域530bc成为i型或实质上i型。并且,可以抑制对被用作源极区域或漏极区域的区域530ba及区域530bb供应过多的氧而保持进行微波处理之前的n型区域的状态。由此,可以抑制晶体管500的电特性变动而抑制在衬底面内晶体管500的电特性不均匀。
通过采用上述结构,可以提供一种晶体管特性不均匀小的半导体装置。此外,可以提供一种可靠性良好的半导体装置。此外,可以提供一种具有良好的电特性的半导体装置。
此外,如图28B所示,在从晶体管500的沟道宽度的截面看时,也可以在氧化物530b的侧面与氧化物530b的顶面之间具有弯曲面。就是说,该侧面的端部和该顶面的端部也可以弯曲(以下,也称为圆形)。
上述弯曲面的曲率半径优选大于0nm且小于与导电体542重叠的区域的氧化物530b的厚度或者小于不具有上述弯曲面的区域的一半长度。具体而言,上述弯曲面的曲率半径大于0nm且为20nm以下,优选为1nm以上且15nm以下,更优选为2nm以上且10nm以下。通过采用上述形状,可以提高绝缘体552、绝缘体550、绝缘体554及导电体560的氧化物530b的覆盖性。
氧化物530优选具有化学组成互不相同的多个氧化物层的叠层结构。具体而言,用于氧化物530a的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比。此外,用于氧化物530a的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的In与元素M的原子个数比。此外,用于氧化物530b的金属氧化物中的In与元素M的原子个数比优选大于用于氧化物530a的金属氧化物中的In与元素M的原子个数比。
此外,氧化物530b优选为CAAC-OS等具有结晶性的氧化物。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此,可以抑制源电极或漏电极从氧化物530b抽出氧。因此,即使进行热处理也可以减少氧从氧化物530b被抽出,所以晶体管500对制造工序中的高温度(所谓热积存:thermal budget)也很稳定。
在此,在氧化物530a与氧化物530b的接合部中,导带底平缓地变化。换言之,也可以将上述情况表达为氧化物530a与氧化物530b的接合部的导带底连续地变化或者连续地接合。为此,优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
具体而言,通过使氧化物530a与氧化物530b除了包含氧之外还包含共同元素作为主要成分,可以形成缺陷态密度低的混合层。例如,在氧化物530b为In-M-Zn氧化物的情况下,作为氧化物530a也可以使用In-M-Zn氧化物、M-Zn氧化物、元素M的氧化物、In-Zn氧化物、铟氧化物等。
具体而言,作为氧化物530a使用In:M:Zn=1:3:4[原子个数比]或其附近的组成或者In:M:Zn=1:1:0.5[原子个数比]或其附近的组成的金属氧化物,即可。此外,作为氧化物530b,使用In:M:Zn=1:1:1[原子个数比]或其附近的组成、In:M:Zn=4:2:3[原子个数比]或其附近的组成的金属氧化物,即可。注意,附近的组成包括所希望的原子个数比的±30%的范围。此外,作为元素M优选使用镓。
此外,在通过溅射法形成金属氧化物时,上述原子个数比不局限于所形成的金属氧化物的原子个数比,而也可以是用于金属氧化物的形成的溅射靶材的原子个数比。
此外,如图28A等所示,由于以与氧化物530的顶面及侧面接触的方式设置由氧化铝等形成的绝缘体552,氧化物530所包含的铟有时分布在氧化物530和绝缘体552的界面及其附近。因此,氧化物530的表面附近具有接近铟氧化物的原子个数比或者接近In-Zn氧化物的原子个数比。在如此氧化物530,尤其是氧化物530b的表面附近的铟的原子个数比较大时,可以提高晶体管500的场效应迁移率。
通过使氧化物530a及氧化物530b具有上述结构,可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此,界面散射对载流子传导带来的影响减少,从而晶体管500可以得到高通态电流及高频特性。
绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576、绝缘体581中的至少一个优选被用作抑制水、氢等杂质从衬底一侧或晶体管500的上方扩散到晶体管500的阻挡绝缘膜。因此,绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576、绝缘体581中的至少一个优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
作为绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576及绝缘体581,优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘体,例如可以使用氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。例如,作为绝缘体512、绝缘体544及绝缘体576,优选使用氢阻挡性更高的氮化硅等。此外,例如,作为绝缘体514、绝缘体571、绝缘体574及绝缘体581,优选使用俘获并固定氢的性能高的氧化铝或氧化镁等。由此,可以抑制水、氢等杂质经过绝缘体512及绝缘体514从衬底一侧扩散到晶体管500一侧。或者,可以抑制水、氢等杂质从配置在绝缘体581的外方的层间绝缘膜等扩散到晶体管500一侧。或者,可以抑制包含在绝缘体524等中的氧经过绝缘体512及绝缘体514扩散到衬底一侧。或者,可以抑制含在绝缘体580等中的氧经过绝缘体574等向晶体管500的上方扩散。如此,优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576及绝缘体581围绕晶体管500的结构。
在此,作为绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576及绝缘体581,优选使用具有非晶结构的氧化物。例如,优选使用AlOx(x是大于0的任意数)或MgOy(y是大于0的任意数)等金属氧化物。上述具有非晶结构的金属氧化物有时具有如下性质:氧原子具有悬空键而由该悬空键俘获或固定氢。通过将上述具有非晶结构的金属氧化物作为晶体管500的构成要素使用或者设置在晶体管500的周围,可以俘获或固定含在晶体管500中的氢或存在于晶体管500的周围的氢。尤其是,优选俘获或固定含在晶体管500中的沟道形成区域的氢。通过将具有非晶结构的金属氧化物作为晶体管500的构成要素使用或者设置在晶体管500的周围,可以制造具有良好特性的可靠性高的晶体管500及半导体装置。
此外,绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576及绝缘体581优选具有非晶结构,但是也可以在其一部分形成多晶结构的区域。此外,绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576及绝缘体581也可以具有层叠有非晶结构的层与多晶结构的层的多层结构。例如,也可以具有在非晶结构的层上层叠有多晶结构的层的叠层结构。
绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576及绝缘体581的成膜例如可以利用溅射法。溅射法不需要作为沉积气体使用包含氢的分子,所以可以降低绝缘体512、绝缘体514、绝缘体544、绝缘体571、绝缘体574、绝缘体576及绝缘体581的氢浓度。作为成膜方法,除了溅射法以外还可以适当地使用化学气相沉积(CVD)法、分子束外延(MBE)法、脉冲激光沉积(PLD(PulsedLaser Deposition))法、原子层沉积法(ALD(Atomic Layer Deposition))法等。
此外,有时优选降低绝缘体512、绝缘体544及绝缘体576的电阻率。例如,通过使绝缘体512、绝缘体544及绝缘体576的电阻率约为1×1013Ωcm,在半导体装置制造工序的利用等离子体等的处理中,有时绝缘体512、绝缘体544及绝缘体576可以缓和导电体503、导电体542、导电体560的电荷积聚。绝缘体512、绝缘体544及绝缘体576的电阻率为1×1010Ωcm以上且1×1015Ωcm以下。
此外,绝缘体516、绝缘体574、绝缘体580及绝缘体581的介电常数优选比绝缘体514低。通过将介电常数低的材料用于层间膜,可以减少产生在布线之间的寄生电容。例如,作为绝缘体516、绝缘体580及绝缘体581,适当地使用氧化硅、氧氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
此外,绝缘体581例如优选为被用作层间膜、平坦化膜等的绝缘体。
导电体503以与氧化物530及导电体560重叠的方式配置。在此,导电体503优选以嵌入绝缘体516的开口中的方式设置。此外,导电体503的一部分有时嵌入绝缘体514中。
导电体503包括导电体503a及导电体503b。导电体503a以与该开口的底面及侧壁接触的方式设置。导电体503b以嵌入形成在导电体503a的凹部中的方式设置。在此,导电体503b的顶面与导电体503a的顶面的高度及绝缘体516的顶面的高度大致一致。
在此,作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体503a使用具有抑制氢的扩散的功能的导电材料,可以防止含在导电体503b中的氢等杂质通过绝缘体524等扩散到氧化物530。此外,通过作为导电体503a使用具有抑制氧的扩散的功能的导电材料,可以抑制导电体503b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料,例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。因此,作为导电体503a使用单层或叠层的上述导电材料即可。例如,作为导电体503a使用氮化钛即可。
此外,导电体503b优选使用以钨、铜或铝为主要成分的导电材料。例如,导电体503b可以使用钨。
导电体503有时被用作第二栅电极。在此情况下,通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动,可以控制晶体管500的阈值电压(Vth)。尤其是,通过对导电体503施加负电位,可以增大晶体管500的Vth而减少关态电流。由此,与不对导电体503施加负电位的情况相比,在对导电体503施加负电位的情况下,可以减少对导电体560施加的电位为0V时的漏极电流。
注意,在使氧化物530成为高纯度本征而从氧化物530尽可能地去除杂质的状态下,有时可以期待不向导电体503及/或导电体560供应电位地使晶体管500常关闭(使晶体管500的阈值电压大于0V)。在此情况下,优选连接导电体560与导电体503而供应同一电位。
此外,导电体503的电阻率根据上述施加到导电体503的电位设计,导电体503的厚度根据该电阻率设定。此外,绝缘体516的厚度与导电体503大致相同。在此,优选在导电体503的设计允许的范围内减少导电体503及绝缘体516的厚度。通过减少绝缘体516的厚度,可以降低含在绝缘体516中的氢等杂质的绝对量,所以可以抑制该杂质扩散到氧化物530。
此外,导电体503在被俯视时优选比氧化物530的不与导电体542a及导电体542b重叠的区域大。尤其是,如图28B所示,导电体503优选延伸到氧化物530a及氧化物530b的沟道宽度方向的端部的外侧的区域。就是说,优选在氧化物530的沟道宽度方向的侧面的外侧,导电体503和导电体560隔着绝缘体重叠。通过具有上述结构,可以由被用作第一栅电极的导电体560的电场和被用作第二栅电极的导电体503的电场电围绕氧化物530的沟道形成区域。在本说明书中,将由第一栅极及第二栅极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(S-channel)结构。
在本说明书等中,S-channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外,本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构,可以实现对短沟道效应的耐性得到提高的晶体管,换言之,可以实现不容易发生短沟道效应的晶体管。
通过晶体管500常关闭且使其具有上述S-Channel结构,可以电围绕沟道形成区域。由此,也可以说晶体管500具有GAA(Gate All Around:全环绕栅极)结构或LGAA(Lateral Gate All Around:横向全环绕栅极)结构。通过使晶体管500具有S-Channel结构、GAA结构或LGAA结构,可以将形成在氧化物530与栅极绝缘膜的界面或其附近的沟道形成区域设置在氧化物530的整个块体。换言之,通过使晶体管500具有S-Channel结构、GAA结构或LGAA结构,可以实现将载流子路径设置在整个块体的所谓Bulk-Flow型的晶体管结构。通过实现Bulk-Flow型的晶体管结构,可以提高流过晶体管的电流密度,所以可以期待晶体管的通态电流或晶体管的场效应迁移率的提高。
此外,如图28B所示,将导电体503延伸来用作布线。但是,本发明不局限于此,也可以在导电体503下设置被用作布线的导电体。此外,不一定需要在每一个晶体管中设置一个导电体503。例如,在多个晶体管中可以共同使用导电体503。
注意,示出在晶体管500中作为导电体503层叠有导电体503a及导电体503b的结构,但是本发明不局限于此。例如,导电体503可以具有单层结构,也可以具有三层以上的叠层结构。
绝缘体522及绝缘体524被用作栅极绝缘体。
绝缘体522优选具有抑制氢(例如,氢原子、氢分子等中的至少一个)的扩散的功能。此外,绝缘体522优选具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能。例如,与绝缘体524相比,绝缘体522优选具有抑制氢和氧中的一方或双方的扩散的功能。
绝缘体522优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体,优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时,绝缘体522被用作抑制氧从氧化物530释放到衬底一侧及氢等杂质从晶体管500的周围部扩散到氧化物530的层。因此,通过设置绝缘体522,可以抑制氢等杂质扩散到晶体管500的内侧,而可以抑制在氧化物530中生成氧空位。此外,可以抑制导电体503与绝缘体524及氧化物530所包含的氧起反应。
或者,例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇或氧化锆。或者,也可以对上述绝缘体进行氮化处理。此外,作为绝缘体522还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅而使用。
此外,作为绝缘体522,例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时,由于栅极绝缘体的薄膜化,有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料,可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外,作为绝缘体522有时可以使用锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba,Sr)TiO3(BST)等介电常数高的物质。
作为与氧化物530接触的绝缘体524,例如适当地使用氧化硅、氧氮化硅等即可。
此外,在晶体管500的制造工序中,热处理优选在氧化物530的表面露出的状态下进行。该热处理例如优选以100℃以上且600℃以下,更优选以350℃以上且550℃以下进行。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行。例如,热处理优选在氧气氛下进行。由此,对氧化物530供应氧,从而可以减少氧空位(VO)。热处理也可以在减压状态下进行。此外,也可以在氮气体或惰性气体的气氛下进行热处理,然后为了填补脱离的氧而在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行热处理。此外,也可以在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行热处理,然后连续地在氮气体或惰性气体的气氛下进行热处理。
通过对氧化物530进行加氧化处理,可以由所供应的氧填补氧化物530中的氧空位,换言之可以促进“VO+O→null”的反应。再者,氧化物530中残留的氢与被供给的氧发生反应而可以将氢以H2O的形态去除(脱水化)。由此,可以抑制残留在氧化物530中的氢与氧空位再结合而形成VOH。
此外,绝缘体522及绝缘体524也可以具有两层以上的叠层结构。此时,不局限于使用相同材料构成的叠层结构,也可以是使用不同材料构成的叠层结构。此外,绝缘体524也可以形成为岛状且与氧化物530a重叠。在此情况下,绝缘体544与绝缘体524的侧面及绝缘体522的顶面接触。
导电体542a及导电体542b与氧化物530b的顶面接触。导电体542a及导电体542b分别被用作晶体管500的源电极或漏电极。
作为导电体542(导电体542a及导电体542b)例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中,尤其优选采用包含钽的氮化物。此外,例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易氧化的导电材料或者即使吸收氧也维持导电性的材料,所以是优选的。
注意,有时包含在氧化物530b等中的氢扩散到导电体542a或导电体542b。尤其是,通过作为导电体542a及导电体542b使用包含钽的氮化物,有时包含在氧化物530b等中的氢容易扩散到导电体542a或导电体542b,该扩散的氢与导电体542a或导电体542b所包含的氮键合。也就是说,有时包含在氧化物530b等中的氢被导电体542a或导电体542b吸收。
此外,优选在导电体542的侧面与导电体542的顶面之间不形成弯曲面。通过使导电体542不具有该弯曲面,可以增大沟道宽度方向的截面上的导电体542的截面积。由此,增大导电体542的导电率,从而可以增大晶体管500的通态电流。
绝缘体571a与导电体542a的顶面接触,绝缘体571b与导电体542b的顶面接触。绝缘体571优选被用作至少对氧具有阻挡性的绝缘膜。因此,绝缘体571优选具有抑制氧扩散的功能。例如,与绝缘体580相比,绝缘体571优选具有进一步抑制氧扩散的功能。作为绝缘体571,例如可以使用氮化硅等包含硅的氮化物。此外,绝缘体571优选具有俘获氢等杂质的功能。在此情况下,绝缘体571可以使用具有非晶结构的金属氧化物,例如,氧化铝或氧化镁等绝缘体。尤其是,绝缘体571特别优选使用具有非晶结构的氧化铝或由非晶结构组成的氧化铝,因为有时能够更有效地俘获或固定氢。由此,可以制造特性良好且可靠性高的晶体管500及半导体装置。
绝缘体544以覆盖绝缘体524、氧化物530a、氧化物530b、导电体542及绝缘体571的方式设置。绝缘体544优选具有俘获并固定氢的功能。在此情况下,绝缘体544优选包括氮化硅或具有非晶结构的金属氧化物,例如,氧化铝或氧化镁等绝缘体。此外,例如,作为绝缘体544也可以使用氧化铝与该氧化铝上的氮化硅的叠层膜。
通过设置上述绝缘体571及绝缘体544,可以由对氧具有阻挡性的绝缘体包围导电体542。换言之,可以抑制包含在绝缘体524及绝缘体580中的氧扩散到导电体542中。由此,可以抑制包含在绝缘体524及绝缘体580中的氧而导致导电体542直接被氧化使得电阻率增大而通态电流减少。
绝缘体552被用作栅极绝缘体的一部分。作为绝缘体552优选使用氧阻挡绝缘膜。作为绝缘体552使用上述可用于绝缘体574的绝缘体即可。作为绝缘体552优选使用包含铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体,可以使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)、包含铪及硅的氧化物(硅酸铪)等。在本实施方式中,作为绝缘体552,使用氧化铝。此时,绝缘体552是至少包含氧及铝的绝缘体。
如图28B所示,绝缘体552以与氧化物530b的顶面及侧面、氧化物530a的侧面、绝缘体524的侧面及绝缘体522的顶面接触的方式设置。就是说,在沟道宽度方向的截面中氧化物530a、氧化物530b及绝缘体524的与导电体560重叠的区域被绝缘体552覆盖。因此,可以利用具有氧阻挡性的绝缘体552防止在进行热处理等时氧化物530a及氧化物530b中的氧脱离。因此,可以减少在氧化物530a及氧化物530b中形成氧空位(VO)。由此,可以减少形成在区域530bc中的氧空位(VO)及VOH。因此,可以提高晶体管500的电特性及可靠性。
此外,反之,即使绝缘体580及绝缘体550等包含过多的氧,也可以抑制该氧过度供应到氧化物530a及氧化物530b。因此,可以抑制区域530ba及区域530bb通过区域530bc被过度氧化而导致晶体管500的通态电流的下降或场效应迁移率的下降。
此外,如图28A所示,绝缘体552以与导电体542、绝缘体544、绝缘体571及绝缘体580各自的侧面接触的方式设置。因此,可以减少导电体542的侧面被氧化而氧化膜形成在该侧面。因此,可以抑制导致晶体管500的通态电流的下降或场效应迁移率的下降。
此外,绝缘体552需要与绝缘体554、绝缘体550、导电体560一起设置在形成于绝缘体580等中的开口中。为了实现晶体管500的微型化,绝缘体552的厚度优选小。绝缘体552的厚度优选为0.1nm以上、0.5nm以上或1.0nm以上且1.0nm以下、3.0nm以下或5.0nm以下。上述下限值及上限值可以分别组合。此时,绝缘体552的至少一部分是具有上述厚度的区域即可。此外,绝缘体552的厚度优选比绝缘体550的厚度小。此时,绝缘体552的至少一部分是厚度比绝缘体550小的区域即可。
为了如上所述地将绝缘体552形成得薄,优选利用ALD法形成绝缘体552。ALD法是如下方法:将用于反应的第一源气体(还称为前驱体、前驱物或金属前驱物)和第二源气体(还称为反应剂、反应物或非金属前驱物)依次引入处理室内,并反复进行这两种源气体的引入,由此进行成膜。ALD法有只利用热能使前驱物及反应物起反应的热ALD(Thermal ALD)法、使用收到等离子体激发的反应物的PEALD(Plasma Enhanced ALD)法等。在PEALD法中,通过利用等离子体可以在更低温下进行形成,所以有时是优选的。
此外,ALD法可以利用作为原子的性质的自调整性来沉积每一层的原子,从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。因此,可以在形成于绝缘体580等中的开口的侧面等以上述较小的厚度且高覆盖性形成绝缘体552。
ALD法中使用的前驱物有时包含碳等。因此,利用ALD法形成的膜有时与利用其它的成膜方法形成的膜相比包含更多的碳等杂质。此外,杂质的定量可以利用二次离子质谱分析(SIMS:Secondary Ion MassSpectrometry)或X射线光电子能谱(XPS:X-rayPhotoelectronSpectroscopy)测量。
绝缘体550被用作栅极绝缘体的一部分。绝缘体550优选以与绝缘体552的顶面接触的方式配置。绝缘体550可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。此时,绝缘体550是至少包含氧及硅的绝缘体。
与绝缘体524同样,优选绝缘体550中的水、氢等杂质的浓度得到降低。绝缘体550的厚度的下限值优选为1nm或0.5nm,上限值优选为15nm或20nm。上述下限值及上限值可以分别组合。例如,绝缘体550的厚度优选为0.5nm以上且20nm以下或者为1nm以上且15nm以下。此时,绝缘体550的至少一部分是具有上述厚度的区域即可。
在图28A及图28B等中,示出绝缘体550具有单层的结构,但是本发明不局限于此,也可以采用两层以上的叠层结构。例如,如图29B所示,绝缘体550也可以具有绝缘体550a与绝缘体550a上的绝缘体550b这两层的叠层结构。
如图29B所示,在使绝缘体550具有两层叠层结构的情况下,优选的是,下层的绝缘体550a使用容易使氧透过的绝缘体形成,而上层的绝缘体550b使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构,可以抑制包含在绝缘体550a中的氧扩散到导电体560。换言之,可以抑制对氧化物530供应的氧量的减少。此外,可以抑制因包含在绝缘体550a中的氧导致的导电体560的氧化。例如,绝缘体550a使用上述的能够用于绝缘体550的材料,绝缘体550b使用包含铝和铪中的一方或双方的氧化物的绝缘体,即可。作为该绝缘体,可以使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)、包含铪及硅的氧化物(硅酸铪)等。在本实施方式中,作为绝缘体550b,使用氧化铪。此时,绝缘体550b是至少包含氧及铪的绝缘体。此外,绝缘体550b的厚度优选为0.5nm以上或1.0nm以上且3.0nm以下或5.0nm以下。上述下限值及上限值可以分别组合。此时,绝缘体550b的至少一部分是具有上述厚度的区域即可。
注意,当绝缘体550a使用氧化硅、氧氮化硅等时,绝缘体550b也可以使用相对介电常数高的high-k材料的绝缘材料形成。通过作为栅极绝缘体采用绝缘体550a及绝缘体550b的叠层结构,可以形成具有热稳定性且相对介电常数高的叠层结构。因此,可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外,可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。因此,可以提高绝缘体550的绝缘耐压。
绝缘体554被用作栅极绝缘体的一部分。作为绝缘体554优选使用氢阻挡绝缘膜。由此,可以防止包含在导电体560中的氢等杂质扩散到绝缘体550及氧化物530b。作为绝缘体554使用上述可用于绝缘体576的绝缘体即可。例如,作为绝缘体554使用利用PEALD法形成的氮化硅即可。此时,绝缘体554是至少包含氮、硅的绝缘体。
此外,绝缘体554也可以还具有氧阻挡性。由此,可以抑制包含在绝缘体550中的氧扩散到导电体560。
此外,绝缘体554需要与绝缘体552、绝缘体550、导电体560一起设置在形成于绝缘体580等中的开口中。为了实现晶体管500的微型化,绝缘体554的厚度优选小。绝缘体554的厚度优选为0.1nm以上、0.5nm以上或1.0nm以上且3.0nm以下或5.0nm以下。上述下限值及上限值可以分别组合。此时,绝缘体554的至少一部分是具有上述厚度的区域即可。此外,绝缘体554的厚度优选比绝缘体550的厚度小。此时,绝缘体554的至少一部分是厚度比绝缘体550小的区域即可。
导电体560被用作晶体管500的第一栅电极。导电体560优选包括导电体560a以及配置在导电体560a上的导电体560b。例如,优选以包围导电体560b的底面及侧面的方式配置导电体560a。此外,如图28A及图28B所示,导电体560的顶面与绝缘体550的顶面大致对齐。虽然在图28A及图28B中导电体560具有导电体560a和导电体560b的两层结构,但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外,当导电体560a具有抑制氧的扩散的功能时,可以抑制绝缘体550所包含的氧使导电体560b氧化而导致导电率的下降。作为具有抑制氧扩散的功能的导电材料,例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。
此外,由于导电体560还被用作布线,所以优选使用导电性高的导电体。例如,导电体560b可以使用钨、铜或铝为主要成分的导电材料。此外,导电体560b可以具有叠层结构,例如可以具有钛或氮化钛与上述导电材料的叠层结构。
此外,在晶体管500中,以嵌入绝缘体580等的开口中的方式自对准地形成导电体560。通过如此形成导电体560,可以在导电体542a和导电体542b之间的区域中无需对准并确实地配置导电体560。
此外,如图28B所示,在晶体管500的沟道宽度方向上,以绝缘体522的底面为基准,导电体560的导电体560不与氧化物530b重叠的区域的底面的高度优选比氧化物530b的底面的高度低。通过采用被用作栅电极的导电体560隔着绝缘体550等覆盖氧化物530b的沟道形成区域的侧面及顶面的结构,容易使导电体560的电场作用于氧化物530b的沟道形成区域整体。由此,可以提高晶体管500的通态电流及频率特性。以绝缘体522的底面为基准时的氧化物530a及氧化物530b不与导电体560重叠的区域的导电体560的底面的高度与氧化物530b的底面的高度之差为0nm以上、3nm以上或5nm以上且20nm以下、50nm以下或100nm以下。上述下限值及上限值可以分别组合。
绝缘体580设置在绝缘体544上,在将设置绝缘体550及导电体560的区域中形成开口。此外,绝缘体580的顶面也可以被平坦化。
优选的是,被用作层间膜的绝缘体580的介电常数低。通过将介电常数低的材料用于层间膜,可以减少产生在布线之间的寄生电容。绝缘体580例如优选使用与绝缘体516同样的材料形成。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。特别是,因为氧化硅、氧氮化硅、具有空孔的氧化硅等材料容易形成包含通过加热脱离的氧的区域,所以是优选的。
绝缘体580中的水、氢等杂质浓度优选得到降低。例如,作为绝缘体580适当地使用氧化硅、氧氮化硅等包含硅的氧化物即可。
绝缘体574优选被用作抑制水、氢等杂质从上方向绝缘体580扩散的阻挡绝缘膜且具有俘获氢等杂质的功能。此外,绝缘体574优选被用作抑制氧透过的阻挡绝缘膜。作为绝缘体574,使用具有非晶结构的金属氧化物,例如氧化铝等绝缘体即可。此时的绝缘体574是至少包含氧及铝的绝缘体。通过在夹在绝缘体512与绝缘体581的区域内设置与绝缘体580接触且具有俘获氢等杂质的功能的绝缘体574,可以俘获包含在绝缘体580等中的氢等杂质而将该区域内的氢量为一定的值。尤其是,绝缘体574优选使用具有非晶结构的氧化铝,因为有时能够更有效地俘获或固定氢。由此,可以制造特性良好且可靠性高的晶体管500及半导体装置。
绝缘体576可以被用作抑制水、氢等杂质从上方扩散到绝缘体580的阻挡绝缘膜。绝缘体576配置在绝缘体574上。作为绝缘体576,优选使用氮化硅或氮氧化硅等包含硅的氮化物。例如,作为绝缘体576使用通过溅射法沉积的氮化硅。通过使用溅射法形成绝缘体576,可以形成密度高的氮化硅膜。此外,作为绝缘体576,也可以在通过溅射法形成的氮化硅上还层叠通过PEALD法或CVD法形成的氮化硅。
此外,晶体管500的第一端子及第二端子中的一个与用作插头的导电体540a电连接,晶体管500的第一端子及第二端子中的另一个与导电体540b电连接。此外,导电体540a、导电体540b等有时被用作用来与晶体管500上方的发光器件150等电连接的布线。此外,在图27所示的显示装置10中,导电体540a、导电体540b等也可以为用来与晶体管300等电连接的布线。在本说明书等中,将导电体540a及导电体540b统称为导电体540。
作为一个例子,导电体540a设置在与导电体542a重叠的区域。具体而言,在与导电体542a重叠的区域,在图28A所示的绝缘体544、绝缘体571、绝缘体580、绝缘体574、绝缘体576、绝缘体581中形成有开口部,在该开口部的内侧设置有导电体540a。此外,作为一个例子,导电体540b设置在与导电体542b重叠的区域。具体而言,在与导电体542b重叠的区域,在图28A所示的绝缘体544、绝缘体571、绝缘体580、绝缘体574、绝缘体576、绝缘体581中形成有开口部,在该开口部的内侧设置有导电体540b。
此外,如图28A所示,也可以在与导电体542a重叠的区域中的开口部的侧面与导电体540a之间设置绝缘体541a作为具有杂质阻挡性的绝缘体。同样,也可以在与导电体542b重叠的区域中的开口部的侧面与导电体540b之间设置绝缘体541b作为具有杂质阻挡性的绝缘体。在本说明书等中,将绝缘体541a及绝缘体541b统称为绝缘体541。
导电体540a及导电体540b优选使用以钨、铜或铝为主要成分的导电材料。此外,导电体540a及导电体540b也可以具有叠层结构。
当作为导电体540采用叠层结构时,作为配置在绝缘体581、绝缘体576、绝缘体574、绝缘体580、绝缘体544及绝缘体571附近的第一导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如,优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。此外,可以防止包含在绝缘体576的上方的层的水、氢等杂质通过导电体540a及导电体540b混入到氧化物530。
作为绝缘体541a及绝缘体541b,使用可用于绝缘体544等的阻挡绝缘膜即可。作为绝缘体541a及绝缘体541b,例如可以使用氮化硅、氧化铝、氮氧化硅等绝缘体。因为绝缘体541a及绝缘体541b与绝缘体576、绝缘体574及绝缘体571接触地设置,所以可以抑制包含在绝缘体580等中的水、氢等杂质经过导电体540a及导电体540b混入氧化物530。尤其是,氮化硅的氢阻挡性高,所以是优选的。此外,可以防止绝缘体580所包含的氧被导电体540a及导电体540b吸收。
在绝缘体541a及绝缘体541b具有如图28A所示那样的叠层结构时,作为与绝缘体580等的开口的内壁接触的第一绝缘体以及其内侧的第二绝缘体优选组合使用氧阻挡绝缘膜和氢阻挡绝缘膜。
例如,作为第一绝缘体使用利用ALD法形成的氧化铝且作为第二绝缘体使用利用PEALD法形成的氮化硅即可。通过采用这样的结构,可以抑制导电体540的氧化,并且可以抑制氢进入导电体540中。
此外,在晶体管500中,层叠有绝缘体541的第一绝缘体与绝缘体541的第二导电体,但是本发明不局限于此。例如,绝缘体541也可以具有单层结构或者三层以上的叠层结构。此外,在晶体管500中,层叠有导电体540的第一导电体与导电体540的第二导电体,但是本发明不局限于此。例如,导电体540也可以具有单层结构或者三层以上的叠层结构。
此外,本发明的一个方式的半导体装置所包括的晶体管的结构不局限于图28A、图28B所示的晶体管500。本发明的一个方式的半导体装置所包括的晶体管的结构也可以根据状况而改变。
绝缘体111设置在晶体管500上方。
作为绝缘体111,优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘体,例如可以使用氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。例如,作为绝缘体111,优选使用氢阻挡性更高的氮化硅等。此外,例如,作为绝缘体111,优选使用俘获并固定氢的性能高的氧化铝或氧化镁等。
此外,绝缘体111优选为平坦性高的膜。在此情况下,绝缘体111例如可以使用丙烯酸树脂、聚酰亚胺等有机材料。
发光器件150a至发光器件150c设置在绝缘体111上方。
在此,说明发光器件150a至发光器件150c。
在绝缘体111上设置有被用作发光器件150a至发光器件150c的各自像素电极的导电体121a至导电体121c。在图27中,绝缘体111上的一部分存在着没有设置导电体121a至导电体121c的区域。在本说明书等中,有时将导电体121a至导电体121c统称为导电体121。
例如,通过在绝缘体111上形成导电膜并对该导电膜进行图案形成工序及蚀刻工序等,可以形成导电体121a至导电体121c。
作为一个例子,导电体121a至导电体121c分别被用作显示装置10所具有的发光器件150a、发光器件150b以及发光器件150c的阳极。
作为导电体121a至导电体121c,例如可以使用铟锡氧化物(有时被称为ITO)等。
此外,导电体121a至导电体121c各自可以具有两层以上的叠层结构而不具有单层结构。例如,可以使用对可见光具有高反射率的导电体作为第一层导电体,并可以使用透光性高的导电体作为最上层导电体。作为对可见光具有高反射率的导电体,例如可以举出银、铝、由银(Ag)、钯(Pd)以及铜(Cu)构成的合金膜(Ag-Pd-Cu(APC)膜)等。此外,作为透光性高的导电体,例如可以举出上述铟锡氧化物等。此外,作为导电体121a至导电体121c,例如可以使用被夹在一对钛之间的铝的叠层膜(依次层叠有Ti、Al、Ti的叠层膜)、被夹在一对铟锡氧化物之间的银的叠层膜(依次层叠有ITO、Ag、ITO的叠层膜)等。
在绝缘体111上及导电体121a上设置有绝缘体112。在图27中,导电体121a上、导电体121b上以及导电体121c上的一部分存在着没有设置绝缘体112的区域。例如,通过在绝缘体111及导电体121a至导电体121c上形成被用作绝缘体112的绝缘膜并通过光刻法等对该绝缘膜进行图案形成,在与导电体121a至导电体121c重叠的该绝缘膜的部分区域中形成分别到达导电体121a至导电体121c的开口部,由此可以设置绝缘体112。
作为绝缘体112,例如可以使用具有绝缘性的无机膜。作为具有绝缘性的无机膜,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
此外,绝缘体112也可以为具有绝缘层的有机膜。作为可以用于绝缘体112的有机膜,例如可以举出聚酰亚胺等。
此外,绝缘体112也可以具有多层结构。具体而言,例如,绝缘体112也可以具有使用上述有机膜作为第一层并使用上述无机膜作为第二层的多层结构。
在绝缘体112及导电体121a上设置有EL层141a。此外,在绝缘体112及导电体121b上设置有EL层141b。此外,在绝缘体112及导电体121c上设置有EL层141c。在图27中,绝缘体112上的一部分存在着没有设置EL层141a至EL层141c的区域。
EL层141a至EL层141c优选各自包括呈现不同颜色的发光的发光层。例如,EL层141a可以包括呈现蓝色(B)发光的发光层,EL层141b可以包括呈现绿色(G)发光的发光层,并且EL层141c可以包括呈现红色(R)发光的发光层。如此,显示装置10也可以具有在多个像素电极(导电体121a至导电体121c)上形成根据每个颜色而不同的发光层的结构(SBS结构)。
此外,EL层141a至EL层141c各自所包括的发光层的发光颜色的组合不局限于上述颜色,例如,也可以使用青色、品红色、黄色等颜色。此外,以上示出三种颜色,但是显示装置10所包括的发光器件150的发光颜色的个数既可为两种又可为四种以上。
除了包含发光性有机化合物的层(发光层)以外,EL层141a、EL层141b以及EL层141c各自还可以包括电子注入层、电子传输层、空穴注入层及空穴传输层中的一个以上。
例如,可以利用蒸镀法(真空蒸镀法)、涂敷法(浸涂法、染料涂布法、棒式涂布法、旋涂法、喷涂法)、印刷法(喷墨法、丝网印刷(孔版印刷)法、胶版印刷(平版印刷)法、柔版印刷(凸版印刷)法、照相凹版印刷法、微接触印刷法等)等方法形成EL层141a、EL层141b以及EL层141c。
在使用上述涂布法、印刷法等的成膜方法时,可以使用高分子化合物(低聚物、树枝状聚合物、聚合物等)、中分子化合物(介于低分子与高分子之间的化合物:分子量为400至4000)、无机化合物(量子点材料等)等。注意,作为量子点材料,可以使用胶状量子点材料、合金型量子点材料、核壳(Core Shell)型量子点材料、核型量子点材料等。
例如,图27所示的发光器件150a至发光器件150c可以像图30A所示的发光器件150那样由层4420、发光层4411、层4430等多个层构成。
层4420例如可以包括含有电子注入性高的物质的层(电子注入层)及含有电子传输性高的物质的层(电子传输层)等。发光层4411例如包含发光化合物。层4430例如可以包括含有空穴注入性高的物质的层(空穴注入层)及含有空穴传输性高的物质的层(空穴传输层)。
包括设置在一对电极(导电体121及后述导电体122)之间的层4420、发光层4411及层4430的结构可以被用作单一的发光单元,在本说明书等中将图30A的结构称为单结构。
此外,如图30B所示,层4420与层4430之间设置有多个发光层(发光层4411、4412、4413)的结构也是单结构的变形例子。
此外,有时将包括层4420、发光层4411、层4430等多个层的叠层体称为发光单元。此外,多个发光单元可以通过中间层(电荷产生层)串联连接。具体而言,如图30C所示,作为多个发光单元的发光单元4400a和发光单元4400b通过中间层(电荷产生层)4440串联连接。在本说明书中,将这种结构称为串联结构。此外,在本说明书等中,串联结构有时例如被换称为叠层结构。通过使发光器件具有串联结构,可以实现能够以高亮度发光的发光元件。此外,通过使发光器件具有串联结构,可以期待改善发光器件的发光效率和寿命等。在图27所示的显示装置10的发光器件150具有串联结构的情况下,作为EL层141,例如可以采用包括发光单元4400a的层4420、发光层4411以及层4430、中间层4440、发光单元4400b的层4420、发光层4412以及层4430的结构。
此外,在显示白色的情况下,与上述单结构及串联结构相比,上述SBS结构可以降低功耗。因此,在想要降低功耗的情况下优选采用SBS结构。另一方面,单结构及串联结构的制造工艺比SBS结构简单,由此可以降低制造成本或者提高成品率,所以是优选的。
发光器件150的发光颜色根据构成EL层141的材料而可以为红色、绿色、蓝色、青色、品红色、黄色或白色等。此外,当发光器件150具有微腔结构时,可以进一步提高颜色纯度。
白色发光元件优选具有发光层包含两种以上的发光物质的结构。为了得到白色发光,选择各发光处于补色关系的两种以上的发光物质即可。
发光层优选包含每个发光呈现R(红)、G(绿)、B(蓝)、Y(黄)、O(橙)等的两种以上的发光物质。或者,优选包含每个发光包含R、G、B中的两种以上的光谱成分的两种以上的发光物质。
如图27所示,在颜色不同的发光器件之间,在两个EL层之间设置间隙。如此,优选以互不接触的方式设置EL层141a、EL层141b及EL层141c。由此,可以适当地防止电流流过相邻的两个EL层而产生非意图性发光(也称为串扰)。因此,可以提高对比度并实现显示品质高的显示装置。
作为EL层141a至EL层141c的形成方法,可以举出使用光刻法的方法。例如,在绝缘体111及导电体121上形成被用作EL层141a至EL层141c的EL膜,然后,通过光刻法对该EL膜进行图案形成,由此可以形成EL层141a至EL层141c。此外,也可以在该EL膜上形成导电体122,然后,通过光刻法对导电体122及该EL膜进行图案形成,由此形成EL层141a至EL层141c。在此情况下,EL层141a至EL层141c的各结构相同。因此,在使用上述形成方法而成的显示装置10进行彩色显示的情况下,可以将分别包括EL层141a至EL层141c的发光器件150a至发光器件150c设定为呈现白色发光的发光器件,使得显示装置10将来自该发光器件的光通过着色层(滤色片)发射到外部。
此外,作为EL层141a至EL层141c的形成方法,先在绝缘体111及导电体121上形成被用作EL层141a的EL膜,再通过光刻法形成EL层141a。然后,通过使用同样方法,在规定区域中形成EL层141b及EL层141c。通过使用这种方法,可以使EL层141a至EL层141c的各结构彼此不同,由此可以形成具有SBS结构的显示装置10。
此外,通过使用上述方法,可以缩短像素与像素之间的距离。由此,可以增加显示部所包括的像素的个数,从而可以提高显示装置的分辨率。此外,例如,像素与像素之间的距离优选为5μm以下,更优选为1μm以下。
此外,作为EL层141a至EL层141c的形成方法,除了光刻法以外,还可以使用纳米压印法、剥离法等。此外,可以使用利用金属掩模等遮蔽掩模的成膜方法直接形成岛状的薄膜。
在绝缘体112上、EL层141a上、EL层141b上以及EL层141c上设置有导电体122。此外,在导电体122上设置有绝缘体113。
导电体122例如被用作发光器件150a至发光器件150c的公共电极。此外,为了将来自发光器件150的光发射到显示装置10上方,优选使用具有透光性的导电材料形成导电体122。
作为导电体122,优选使用导电性高且具有透光性及光反射性的材料(有时被称为透反射电极)。作为导电体122,例如可以使用银和镁的合金、铟锡氧化物。
绝缘体113例如被用作保护发光器件150a、发光器件150b以及发光器件150c的钝化膜。因此,绝缘体113优选为防止水等侵入的材料。作为绝缘体113,例如可以使用适用于绝缘体111的材料。具体而言,可以使用氧化铝、氮化硅、氮氧化硅等。
在绝缘体113上设置有树脂层161。此外,在树脂层161上设置有衬底102。
作为衬底102,例如优选使用具有透光性的衬底。通过使用具有透光性的衬底作为衬底102,可以将发光器件150a、发光器件150b以及发光器件150c所发射的光提取到衬底102上方。
如上所述,通过采用图27所示的显示装置10的结构,可以实现分辨率优选为1000ppi以上,更优选为3000ppi以上,进一步优选为5000ppi以上的显示装置。
<显示装置的密封结构例子>
接着,说明可以应用于图27所示的显示装置10的发光器件150a至发光器件150c的密封结构。
图31A是示出可以应用于图27所示的显示装置10的密封结构例子的截面图。具体而言,图31A示出图27所示的显示装置10的像素阵列ALP的端部及设置在该端部周围的材料。此外,图31A只示出显示装置10的像素层PXAL的一部分。具体而言,图31A示出绝缘体111、与晶体管500连接的插头以及位于绝缘体111上方的绝缘体、导电体、发光器件150a至发光器件150c等。
在图31A所示的显示装置10中,在像素阵列ALP的端部或该端部周围设置有粘合层164。具体而言,以粘合层164介于绝缘体112与衬底102之间的方式构成显示装置10。
粘合层164例如优选使用抑制水分等杂质透过的材料。通过将该材料用于粘合层164,可以提高显示装置10的可靠性。
使用粘合层164通过树脂层161贴合了绝缘体112与衬底102的结构有时被称为固体密封结构。此外,在固体密封结构中,当树脂层161与粘合层164同样具有贴合绝缘体112与衬底102的功能时,不一定需要设置粘合层164。
另一方面,使用粘合层164不通过树脂层161而通过填充非活性气体贴合了绝缘体112与衬底102的结构有时被称为中空密封结构(未图示)。作为非活性气体,例如可以举出氮、氩等。
此外,在图31A所示的显示装置10的密封结构中,也可以层叠两个以上的粘合层。例如,如图31B所示,也可以在粘合层164内侧(粘合层164与树脂层161之间)设置粘合层165。通过层叠两个以上的粘合层,可以进一步抑制透过水分等杂质,由此可以进一步提高显示装置10的可靠性。
此外,也可以对粘合层165混入干燥剂。由此,形成在粘合层164及粘合层165内侧的树脂层161、绝缘体、导电体、EL层等所包括的水分被该干燥剂吸附,由此可以提高显示装置10的可靠性。
此外,在图31B所示的显示装置10中,虽然示出固体密封结构,但是也可以采用中空密封结构。
此外,在图31A及图31B所示的显示装置10的密封结构中,也可以不使用树脂层161而填充非活性液体。作为非活性液体,例如可以举出氟类非活性液体等。
<显示装置的变形例子>
本发明的一个方式不局限于上述结构,可以根据状况而适当地改变上述结构。以下参照图32A至图33D说明图27所示的显示装置10的变形例子。图32A至图33D只示出显示装置10的像素层PXAL的一部分。具体而言,图32A至图33D示出绝缘体111、与晶体管500连接的插头以及位于绝缘体111上方的绝缘体、导电体、发光器件150a至发光器件150c等。
例如,作为显示装置10的结构,发光器件150的发光颜色个数也可以为两种。此外,例如,作为显示装置10的结构,发光器件150的发光颜色个数也可以为四种以上(未图示)。
此外,例如,作为显示装置10的结构,如图32A所示,也可以在EL层141a至EL层141c及绝缘体112上形成有EL层142。具体而言,例如,在图30A中,EL层141a至EL层141c可以包括层4430及发光层4411,EL层142可以包括层4420。在此情况下,EL层142所包括的层4420被用作发光器件150a至发光器件150c的公共层。同样,例如,在图30B中,在EL层141a至EL层141c包括层4430及发光层4411且EL层142包括层4420的情况下,EL层142所包括的层4420被用作发光器件150a至发光器件150c的公共层。此外,例如,在图30C中,在EL层141a上至EL层141c包括发光单元4400b的层4430、发光层4412、层4420、中间层4440、发光单元4400a的层4430以及发光层4411且EL层142包括发光单元4400b的层4420的情况下,EL层142所包括的发光单元4400a的层4420被用作发光器件150a至发光器件150c的公共层。
此外,例如,作为显示装置10的结构,如上所述,绝缘体112也可以具有使用由有机材料构成的绝缘体作为第一层并使用由无机材料构成的绝缘体作为第二层的多层结构。作为一个例子,图32B是示出使用具有多层结构,其中使用由有机材料构成的绝缘体作为绝缘体112a并使用由无机材料构成的绝缘体作为绝缘体112b的绝缘体112的显示装置10的一部分的截面图。
作为该有机材料,例如可以使用聚酰亚胺等。作为该无机材料,可以使用适用于图27所示的显示装置10所具有的绝缘体112等的材料。
此外,例如,作为显示装置10的结构,绝缘体113也可以具有两层以上的叠层结构而不具有单层结构。例如,绝缘体113也可以具有三层的叠层结构,其中使用由无机材料构成的绝缘体作为第一层,使用由有机材料构成的绝缘体作为第二层,并使用由无机材料构成的绝缘体作为第三层。图32C是示出使用具有多层结构,其中使用由无机材料构成的绝缘体作为绝缘体113a,使用由有机材料构成的绝缘体作为绝缘体113b,并使用由无机材料构成的绝缘体作为绝缘体113c的绝缘体113的显示装置10的一部分的截面图。
此外,例如,作为显示装置10的结构,在EL层141a至EL层141c中分别设置微腔结构(微腔谐振器结构)。微腔结构例如是指如下结构:作为上部电极(公共电极)的导电体122由具有透光性及光反射性的导电材料构成,作为下部电极(像素电极)的导电体121由具有光反射性的导电材料构成,并且将发光层的底面与下部电极的顶面的距离,即图30A中的层4430的厚度设定为对应于EL层141所包括的发光层的发光颜色的波长的厚度。
例如,被下部电极反射回来的光(反射光)会给从发光层直接入射到上部电极的光(入射光)带来很大的干涉,因此优选将下部电极与发光层的光程调节为(2n-1)λ/4(注意,n为1以上的自然数,λ为要增强的光的波长)。通过调节该光程,可以使波长λ的各反射光与入射光的相位一致,由此可以进一步增强从发光层发射的光。另一方面,在反射光及入射光为波长λ以外的情况下,相位不一致,这导致衰减而不发生谐振。
在上述结构中,EL层可以具有包括多个发光层的结构或只包括一个发光层的结构。例如,可以组合上述结构与上述串联型发光器件的结构,其中在一个发光器件中以其间夹着电荷产生层的方式设置多个EL层,并且,在每个EL层中形成一个或多个发光层。
通过采用微腔结构,可以加强指定波长的正面方向上的发光强度,由此可以实现低功耗化。尤其是,在应用于VR、AR等XR的设备中,在很多情况下,发光器件的正面方向上的光入射到安装了设备的使用者的眼睛,因此应用于XR的设备的显示装置优选具有微腔结构。注意,在为使用红色、黄色、绿色以及蓝色的四个颜色的子像素显示图像的显示装置的情况下,因为可以获得由于黄色发光的亮度提高效果,而且可以在所有的子像素中采用适合各颜色的波长的微腔结构,所以能够实现具有良好的特性的显示装置。
作为一个例子,图33A是具有微腔结构的显示装置10的一部分的截面图。在发光器件150a包括呈现蓝色(B)发光的发光层,发光器件150b包括呈现绿色(G)发光的发光层,并且发光器件150c包括呈现红色(R)发光的发光层的情况下,如图33A所示,EL层141a、EL层141b、EL层141c优选依次增加厚度。具体而言,EL层141a、EL层141b以及EL层141c各自所包括的层4430的厚度可以取决于各发光层所呈现的发光颜色。在此情况下,EL层141a所包括的层4430的厚度最薄,EL层141c所包括的层4430最厚。
此外,例如,作为显示装置10的结构,也可以包括着色层(滤色片)等。作为一个例子,图33B示出在树脂层161与衬底102之间有着色层162a、着色层162b以及着色层162c的结构。此外,着色层162a至着色层162c例如可以形成在衬底102上。此外,在发光器件150a包括呈现蓝色(B)发光的发光层,发光器件150b包括呈现绿色(G)发光的发光层,并且发光器件150c包括呈现红色(R)发光的发光层的情况下,着色层162a为蓝色,着色层162b为绿色,并且着色层162c为红色。
在图33B所示的显示装置10中,可以将设置有着色层162a至着色层162c的衬底102通过树脂层161贴合在形成有发光器件150a至发光器件150c的衬底310上。此时,优选以发光器件150a与着色层162a重叠,发光器件150b与着色层162b重叠,并且发光器件150c与着色层162c重叠的方式贴合。通过在显示装置10中设置着色层162a至着色层162c,例如将发光器件150b所发射的光通过着色层162b发射到衬底102上方而不通过着色层162a或着色层162c发射到衬底102上方。也就是说,可以遮住显示装置10的发光器件150从倾斜方向(以衬底102的顶面为水平面时的仰角方向)发射的光,由此可以降低显示装置10的视角依赖性,从而可以防止从倾斜方向看显示装置10所显示的图像时的该图像的显示质量降低。
此外,也可以使用被称为外敷层的树脂等覆盖形成在衬底102上的着色层162a至着色层162c。具体而言,在显示装置10中,也可以依次层叠有树脂层161、该外敷层、着色层162a至着色层162c、衬底102(未图示)。此外,作为用于外敷层的树脂,例如可以举出具有透光性且以丙烯酸树脂或环氧树脂为基质的热固化材料等。
此外,例如,作为显示装置10的结构,除了着色层以外,还可以包括黑矩阵(未图示)。通过在着色层162a与着色层162b之间,在着色层162b与着色层162c之间,以及在着色层162c与着色层162a之间设置黑矩阵163,可以进一步遮住显示装置10的发光器件150从倾斜方向(以衬底102的顶面为水平面时的仰角方向)发射的光,由此可以进一步防止从倾斜方向看显示装置10所显示的图像时的该图像的显示质量降低。
此外,如图33B等所示,在显示装置包括着色层的情况下,显示装置所具有的发光器件150a至发光器件150c都可以为呈现白色光的发光器件(未图示)。此外,该发光器件例如可以具有单结构或串联结构。
此外,例如,作为显示装置10的结构,也可以不设置形成在导电体121a至导电体121c上的绝缘体112。图33C示出在图27等的显示装置10中没有设置绝缘体112的结构例子。此外,例如,作为显示装置10的结构,导电体121a至导电体121c也可以嵌入绝缘体111中。图33D示出导电体121a至导电体121c嵌入绝缘体111中的显示装置的结构例子。作为一个例子,为了得到该结构,可以先在绝缘体111中形成用来嵌入导电体121a至导电体121c的开口部再形成被用作导电体121a至导电体121c的导电膜,然后直到露出绝缘体111为止进行化学机械抛光(CMP)。
此外,作为上述显示装置10的结构,导电体121a至导电体121c为阳极,导电体122为阴极,但是作为显示装置10的结构,导电体121a至导电体121c也可以为阴极,导电体122也可以为阳极。也就是说,在上述制造工序中,EL层141a至EL层141c以及EL层142所包括的空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层的叠层顺序也可以反转。
注意,在本说明书等中公开的绝缘体、导电体、半导体等可以通过PVD(PhysicalVapor Deposition;物理气相沉积)法、CVD法形成。作为PVD法,例如可以举出溅射法、电阻加热蒸镀法、电子束蒸镀法、PLD法等。此外,作为CVD法,可以举出等离子体CVD法、热CVD法。尤其是,作为热CVD法,例如可以举出MOCVD(Metal OrganicChemical Vepor Deposition:有机金属化学气相沉积)法、ALD法等。
由于热CVD法是不使用等离子体的成膜方法,因此具有不产生等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜:将源气体及氧化剂同时供应到处理室内,将处理室内的压力设定为大气压或减压,使其在衬底附近或在衬底上发生反应而沉积在衬底上。
此外,以如下方法进行利用ALD法的成膜:将处理室内的压力设定为大气压或减压,将用来反应的源气体依次引入处理室,并且按该顺序反复地引入气体。例如,通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到处理室内,为了防止多种源气体混合,在引入第一源气体的同时或之后引入惰性气体(氩或氮等)等,然后引入第二源气体。注意,当同时引入第一源气体及惰性气体时,惰性气体被用作载气,此外,可以在引入第二源气体的同时引入惰性气体。此外,也可以不引入惰性气体而通过真空抽气将第一源气体排出,然后引入第二源气体。第一源气体附着到衬底表面形成第一较薄的层,之后引入的第二源气体与该第一层起反应,由此第二较薄的层层叠在第一较薄的层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止,可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节,因此,ALD法可以准确地调节厚度而适用于制造微型FET。
利用MOCVD法或ALD法等热CVD法可以形成以上所示的实施方式所公开的金属膜、半导体膜、无机绝缘膜等各种膜,例如,当形成In-Ga-Zn-O膜时,可以使用三甲基铟(In(CH3)3)、三甲基镓(Ga(CH3)3)及二甲基锌(Zn(CH3)2)。此外,不局限于上述组合,也可以使用三乙基镓(Ga(C2H5)3)代替三甲基镓,并使用二乙基锌(Zn(C2H5)2)代替二甲基锌。
例如,在使用利用ALD法的沉积装置形成氧化铪膜时,使用如下两种气体:通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲基酰胺铪(TDMAH,Hf[N(CH3)2]4)等铪酰胺)气化而得到的源气体;以及用作氧化剂的臭氧(O3)。此外,作为其他材料有四(乙基甲基酰胺)铪等。
例如,在使用利用ALD法的沉积装置形成氧化铝膜时,使用如下两种气体:通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA、Al(CH3)3)等)气化而得到的源气体;以及用作氧化剂的H2O。此外,作为其他材料有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮酸)等。
例如,在使用利用ALD法的沉积装置形成氧化硅膜时,使六氯乙硅烷附着在被成膜面上,供应氧化气体(O2、一氧化二氮)的自由基使其与附着物起反应。
例如,在使用利用ALD法的沉积装置形成钨膜时,依次反复引入WF6气体和B2H6气体形成初始钨膜,然后依次反复引入WF6气体和H2气体形成钨膜。注意,也可以使用SiH4气体代替B2H6气体。
例如,在使用利用ALD法的沉积装置形成氧化物半导体膜如In-Ga-Zn-O膜时,通过依次反复引入前驱体(通常有时被称为金属前驱物等)和氧化剂(通常有时被称为反应剂、反应物或非金属前驱物等),形成In-Ga-Zn-O膜。具体而言,例如,引入作为前驱体的In(CH3)3气体和作为氧化剂的O3气体形成In-O层,然后依次反复引入作为前驱体的Ga(CH3)3气体和作为氧化剂的O3气体形成GaO层,之后依次反复引入作为前驱体的Zn(CH3)2气体和作为氧化剂的O3气体形成ZnO层。注意,这些层的顺序不局限于上述例子。此外,也可以使用这些气体来形成混合氧化物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意,虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体,但是优选使用不包含H的O3气体。此外,也可以使用In(C2H5)3气体代替In(CH3)3气体。此外,也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。此外,也可以使用Zn(CH3)2气体。
此外,对本发明的一个方式的显示装置的显示部的屏幕比例(纵横比)没有特别的限制。例如,显示装置可以适应1:1(正方形)、4:3、16:9、16:10等各种屏幕比例。
此外,对本发明的一个方式的显示装置的形状没有特别的限制。例如,显示装置可以适应矩形型、多角形(例如,八角形等)、圆型、椭圆型等各种形状。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式5)
在本实施方式中,说明可用于上述实施方式中说明的OS晶体管的金属氧化物(下面称为氧化物半导体)。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外,除此之外,优选还包含铝、镓、钇、锡等。此外,也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
[结晶结构的分类]
首先,对氧化物半导体中的结晶结构的分类参照图34A进行说明。图34A是说明氧化物半导体,典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图34A所示,氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外,completely amorphous包含在“Amorphous”中。此外,在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)。此外,在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外,在“Crystal”中包含singlecrystal及poly crystal。
此外,图34A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态,是属于新颖的边界区域(New crystalline phase)的结构。换言之,该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD:X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此,图34B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱(纵轴以任意单位表示强度)。此外,将GIXD法也称为薄膜法或Seemann-Bohlin法。下面,有时将图34B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外,图34B所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,图34B所示的CAAC-IGZO膜的厚度为500nm。
如图34B所示,在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言,在CAAC-IGZO膜的XRD谱中,2θ=31°附近检测出表示c轴取向的峰值。此外,如图34B所示那样,2θ=31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外,可以使用通过纳米束电子衍射法(NBED:Nano BeamElectron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图34C示出CAAC-IGZO膜的衍射图案。图34C是通过将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外,图34C所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,在纳米束电子衍射法中,进行束径为1nm的电子衍射法。
如图34C所示那样,在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外,在注目于氧化物半导体的结晶结构的情况下,有时氧化物半导体的分类与图34A不同。例如,氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体,例如可以举出上述CAAC-OS及nc-OS。此外,在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此,对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体,该多个结晶区域的c轴取向于特定的方向。此外,特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向或者CAAC-OS膜的表面的法线方向。此外,结晶区域是具有原子排列的周期性的区域。注意,在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者,CAAC-OS具有在a-b面方向上多个结晶区域连接的区域,有时该区域具有畸变。此外,畸变是指在多个结晶区域连接的区域中,晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之,CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外,上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下,该结晶区域的最大径小于10nm。此外,结晶区域由多个微小结晶构成的情况下,有时该结晶区域的尺寸为几十nm左右。
此外,在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中,CAAC-OS趋于具有层叠有含有铟(In)及氧的层(以下,In层)、含有元素M、锌(Zn)及氧的层(以下,(M,Zn)层)的层状结晶结构(也称为层状结构)。此外,铟和元素M可以彼此置换。因此,有时(M,Zn)层包含铟。此外,有时In层包含元素M。注意,有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如,当对CAAC-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,在2θ=31°或其附近检测出表示c轴取向的峰值。注意,表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外,例如,在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外,在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时,某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下,虽然该结晶区域中的晶格排列基本上是六方晶格,但是单位晶格并不局限于正六角形,有是非正六角形的情况。此外,在上述畸变中,有时具有五角形、七角形等晶格排列。此外,在CAAC-OS的畸变附近观察不到明确的晶界(grainboundary)。也就是说,晶格排列的畸变抑制晶界的形成。这可能是因为如下缘故:CAAC-OS在a-b面方向上的氧原子的排列密度较低或者因金属原子被取代而使原子间的键合距离产生变化,从而可容许畸变。
此外,确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获,因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此,确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意,为了构成CAAC-OS,优选为包含Zn的结构。例如,与In氧化物相比,In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生,所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。此外,氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低,因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此,包含CAAC-OS的氧化物半导体的物理性质稳定。因此,包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外,CAAC-OS对制造工序中的高温度(所谓热积存;thermal budget)也很稳定。由此,通过在OS晶体管中使用CAAC-OS,可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之,nc-OS具有微小的结晶。此外,例如,该微小的结晶的尺寸为1nm以上且10nm以下,尤其为1nm以上且3nm以下,将该微小的结晶称为纳米晶。此外,nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如,在对nc-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-planeXRD测量中,不检测出表示结晶性的峰值。此外,在对nc-OS膜进行使用其束径比纳米晶大(例如,50nm以上)的电子束的电子衍射(也称为选区电子衍射)时,观察到类似光晕图案的衍射图案。另一方面,在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下,有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说,a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外,a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
[氧化物半导体的结构]
接着,说明上述的CAC-OS的详细内容。此外,CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。注意,在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。
再者,CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说,CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此,将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如,在In-Ga-Zn氧化物的CAC-OS中,第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外,第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外,例如,第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外,第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言,上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外,上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之,可以将上述第一区域称为以In为主要成分的区域。此外,可以将上述第二区域称为以Ga为主要成分的区域。
注意,有时观察不到上述第一区域和上述第二区域的明确的边界。
例如,在In-Ga-Zn氧化物的CAC-OS中,根据通过能量分散型X射线分析法(EDX:Energy Dispersive X-ray spectroscopy)取得的EDX图像(EDX-mapping),可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下,通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用,可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之,在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能,在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离,可以最大限度地提高各功能。因此,通过将CAC-OS用于晶体管,可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-likeOS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此,说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管,可以实现场效应迁移率高的晶体管。此外,可以实现可靠性高的晶体管。
此外,优选将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域。例如,氧化物半导体的沟道形成区域中的载流子浓度优选为1×1017cm-3以下,更优选低于1×1015cm-3,进一步优选低于1×1013cm-3,更进一步优选低于1×1011cm-3,还进一步优选低于1×1010cm-3且1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下,可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外,有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。此外,有时将高纯度本征或实质上高纯度本征称为“i型”或“实质上i型”。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。
此外,被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此,为了使晶体管的电特性稳定,降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度,优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[杂质]
在此,说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时,在氧化物半导体中形成缺陷能级。因此,将氧化物半导体的沟道形成区域中的硅或碳的浓度、氧化物半导体的与沟道形成区域的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS:Secondary Ion MassSpectrometry)测得的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
此外,当氧化物半导体包含碱金属或碱土金属时,有时形成缺陷能级而形成载流子。因此,使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此,将利用SIMS分析测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时,容易产生作为载流子的电子,使载流子浓度增高,而被n型化。其结果,将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者,在氧化物半导体包含氮时,有时形成陷阱能级。其结果,有时晶体管的电特性不稳定。因此,将利用SIMS测得的氧化物半导体的沟道形成区域中的氮浓度设定为低于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水,因此有时形成氧缺陷。当氢进入该氧缺陷时,有时生成作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此,优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言,在氧化物半导体的沟道形成区域中,将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3,更优选低于1×1019atoms/cm3,进一步优选低于5×1018atoms/cm3,还进一步优选低于1×1018atoms/cm3
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域,可以使晶体管具有稳定的电特性。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式6)
在本实施方式中,说明应用本发明的一个方式的显示装置的显示模块。
<显示模块的结构例子>
首先,说明具有本发明的一个方式的显示装置的显示模块。
图35A是显示模块1280的立体图。显示模块1280包括显示装置10及FPC1290。
显示模块1280包括衬底1291及衬底1292。显示模块1280包括显示部1281。显示部1281是显示模块1280中的图像显示区域,并可以看到来自设置在下述像素部1284中的各像素的光。
图35B是衬底1291一侧的结构的立体示意图。衬底1291上层叠有电路部1282、电路部1282上的像素电路部1283及像素电路部1283上的像素部1284。此外,衬底1291的不与像素部1284重叠的部分上设置有用来连接到FPC1290的端子部1285。端子部1285与电路部1282通过由多个布线构成的布线部1286电连接。
此外,像素部1284及像素电路部1283例如相当于上述像素层PXAL。此外,电路部1282例如相当于上述电路层SICL。
像素部1284包括周期性地排列的多个像素1284a。在图35B的右侧示出一个像素1284a的放大图。像素1284a包括发光颜色彼此不同的发光器件1430a、1430b、1430c。此外,发光器件1430a、发光器件1430b以及发光器件1430c例如相当于上述发光器件150a、发光器件150b以及发光器件150c。上述多个发光器件也可以配置为图35B所示那样的条纹排列。此外,也可以采用delta排列或Pentile排列等各种发光器件的排列方法。
像素电路部1283包括周期性地排列的多个像素电路1283a。
一个像素电路1283a控制一个像素1284a所包括的三个发光器件的发光。一个像素电路1283a可以由三个控制一个发光器件的发光的电路构成。例如,像素电路1283a可以采用对于一个发光器件至少具有一个选择晶体管、一个电流控制用晶体管(驱动晶体管)和电容器的结构。此时,选择晶体管的栅极被输入栅极信号,源极或漏极中的一方被输入源极信号。由此,实现有源矩阵型显示装置。
电路部1282包括用于驱动像素电路部1283的各像素电路1283a的电路。例如,优选包括栅极线驱动电路和源极线驱动电路中的一方或双方。此外,还可以具有运算电路、存储电路和电源电路等中的至少一个。
FPC1290用作从外部向电路部1282供给视频信号或电源电位等的布线。此外,也可以在FPC1290上安装IC。
显示模块1280可以采用像素部1284的下侧层叠有像素电路部1283和电路部1282中的一方或双方的结构,所以可以使显示部1281具有极高的开口率(有效显示面积比)。例如,显示部1281的开口率可以为40%以上且低于100%,优选为50%以上且95%以下,更优选为60%以上且95%以下。此外,能够极高密度地配置像素1284a,由此可以使显示部1281具有极高的清晰度。例如,显示部1281优选以20000ppi以下或30000ppi以下且2000ppi以上、更优选为3000ppi以上、进一步优选为5000ppi以上、更进一步优选为6000ppi以上的清晰度配置像素1284a。
这种显示模块1280非常清晰,所以适合用于头戴式显示器等VR用设备或眼镜型AR用设备。例如,因为显示模块1280具有清晰度极高的显示部1281,所以在透过透镜观看显示模块1280的显示部的结构中,即使用透镜放大显示部也使用者看不到像素,由此可以实现具有高度沉浸感的显示。此外,显示模块1280还可以应用于具有相对较小型的显示部的电子设备。例如,适合用于手表型设备等可穿戴式电子设备的显示部。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式7)
在本实施方式中,作为本发明的一个方式的电子设备的一个例子,说明使用显示装置和显示系统中的至少一个的头戴显示器的例子。
图36A和图36B示出头戴显示器8300的外观。
头戴显示器8300包括外壳8301、两个显示部8302、操作按钮8303以及带状固定工具8304。
操作按钮8303具有电源按钮等的功能。此外,头戴显示器8300也可以包括操作按钮8303以外的按钮。
此外,如图36C所示,可以在显示部8302与使用者的眼睛之间设置透镜8305。使用者可以用透镜8305看放大了的显示部8302上的影像,因此临场感得到提高。此时,如图36C所示,也可以设置为了目镜调焦改变透镜的位置的刻度盘8306。
可以将本发明的一个方式的显示装置用于显示部8302。因为本发明的一个方式的显示装置具有极高的清晰度,所以即使如图36C那样地使用透镜8305放大影像,也可以不使使用者看到像素而可以显示现实感更高的影像。
图36A至图36C示出包括一个显示部8302的例子。通过采用这种结构,可以减少构件个数。
显示部8302在左右两个区域分别并排显示右眼用图像和左眼用图像这两个图像。由此可以显示利用两眼视差的立体影像。
此外,也可以在显示部8302的整个区域显示可用两个眼睛看的一个图像。由此,可以显示跨视野的两端的全景影像,因此现实感得到提高。
在此,作为头戴显示器8300优选的是,可以根据使用者的头部的大小或眼睛的位置等将显示部8302的曲率改为适当的值。例如,使用者也可以通过操作用来调整显示部8302的曲率的刻度盘8307来自己调整显示部8302的曲率。此外,也可以在外壳8301设置检测使用者的头部的大小或眼睛的位置等的传感器(例如照相机、接触式传感器、非接触式传感器等),根据传感器的检测数据调整显示部8302的曲率。
在使用透镜8305的情况下,优选具有同步显示部8302的曲率并调整透镜8305的位置及角度的结构。此外,刻度盘8306也可以具有调整透镜的角度的功能。
图36E及图36F示出包括控制显示部8302的曲率的驱动部8308的例子。驱动部8308与显示部8302的至少一部分固定。驱动部8308具有通过改变或移动与显示部8302固定的部分而使显示部8302变形的功能。
图36E示出头部较大的使用者8310穿戴外壳8301时的示意图。此时,驱动部8308以曲率变得较小(曲率半径变得较大)的方式调整显示部8302的形状。
另一方面,图36F示出与使用者8310相比头部较小的使用者8311穿戴外壳8301时的情况。此外,与使用者8310相比使用者8311双眼的间距较窄。此时,驱动部8308以显示部8302的曲率变大(曲率半径变小)的方式调整其形状。在图36F中,用虚线示出图36E中的显示部8302的位置及形状。
如此,头戴显示器8300通过采用调整显示部8302的曲率的结构,可以向男女老少各种使用者提供最佳的显示。
此外,通过根据显示部8302所显示的内容改变显示部8302的曲率,可以向使用者提供高临场感。例如,可以使显示部8302的曲率振动来表现晃动。如此,可以根据内容中的场景进行各种演出,从而为使用者提供新体验。再者,此时,通过与设置在外壳8301中的振动模块联动,可以实现临场感更高的显示。
注意,头戴显示器8300也可以如图36D所示包括两个显示部8302。
由于包括两个显示部8302,因此使用者可以用两个眼睛看到不同的显示部。由此,即使在用视差进行三维显示等的情况下,也可以显示高分辨率的影像。此外,显示部8302成大概以使用者的眼睛为中心弯曲成圆弧状。由此,可以使从使用者的眼睛到显示部的显示面的距离为一定,所以使用者可以看到更自然的影像。由于使用者的眼睛位于显示部的显示面的法线方向上,因此在来自显示部的光的亮度及色度根据看显示部的角度而变化的情况下,实质上也可以忽略其影响,所以可以显示更有现实感的影像。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式8)
在本实施方式中,对可以使用本发明的一个方式的显示装置制造的显示模块进行说明。
图37A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如,可以将使用本发明的一个方式制造的显示装置和显示系统中的至少一个用于显示装置6006。通过利用显示装置6006,可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状及尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图37B是包括光学触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外,由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010、电池6011重叠。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的顶部及导光部6017b到达受光部6016。例如,当光6018被指头或触屏笔等被检测体阻挡时,可以检测触摸操作。
例如,多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此,可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源,尤其是,优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用使光6018透过的导光部6017a及导光部6017b,可以将发光部6015及受光部6016配置在显示装置6006中的下侧,可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其优选使用吸收可见光且透过红外线的树脂,由此可以更有效地抑制触摸传感器的错误工作。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式9)
在本实施方式中对能够使用本发明的一个方式的显示装置的电子设备的例子进行说明。
图38A所示的电子设备6500是可以用作智能手机的便携式信息终端设备。
电子设备6500的外壳6501中包括显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
图38B是包括外壳6501的麦克风6506一侧的端部的截面示意图。
外壳6501的显示面一侧设置有具有透光性的保护构件6510,被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
显示面板6511、光学构件6512及触摸传感器面板6513使用没有图示的粘合层固定到保护构件6510。
此外,在显示部6502外侧的区域中,显示面板6511的一部分被折叠。此外,该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。此外,FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511例如可以使用柔性显示器面板。由此,可以实现极轻量的电子设备。此外,由于显示面板6511极薄,所以可以在抑制电子设备的厚度的情况下搭载大容量的电池6518。此外,通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部,可以实现窄边框的电子设备。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式10)
在本实施方式中,对包括使用本发明的一个方式制造的显示装置和显示系统中的至少一个的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备,因此是实现高分辨率的电子设备。此外,可以同时实现高分辨率及大屏幕的电子设备。
本发明的一个方式包括显示装置以及天线、电池、外壳、照相机、扬声器、麦克风、触摸传感器和操作按钮中的至少一个。
本发明的一个方式的电子设备也可以包括二次电池,优选通过非接触电力传送对二次电池进行充电。
作为二次电池,例如可以举出使用凝胶状电解质的锂聚合物电池(锂离子聚合物电池)等锂离子二次电池、镍氢电池、镍镉电池、有机自由基电池、铅蓄电池、空气二次电池、镍锌电池、银锌电池等。
本发明的一个方式的电子设备也可以包括天线。通过使用天线接收信号,可以在显示部上显示影像、信息等。此外,在电子设备包括天线及二次电池时,可以将天线用于非接触电力传送。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备,例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等具有比较大的屏幕的电子设备之外,还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼房等建筑的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图39A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外,照相机8000安装有可装卸的镜头8006。
在照相机8000中,镜头8006和外壳也可以被形成为一体。
通过按下快门按钮8004或者触摸用作触摸面板的显示部8002,照相机8000可以进行成像。
外壳8001包括具有电极的嵌入器,除了可以与取景器8100连接以外,还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101通过嵌合到照相机8000的嵌入器的嵌入器安装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外,也可以在照相机8000中内置有取景器。
图39B是示出可穿戴终端的一个例子的信息终端5900的外观的图。信息终端5900包括外壳5901、显示部5902、操作按钮5903、表把5904、表带5905等。
通过将上述实施方式所说明的显示装置和显示系统中的至少一个用于可穿戴终端,可以在显示部5902上显示显示品质高的图像。
图39C是示出游戏机的一个例子的便携式游戏机5200的外观的图。便携式游戏机5200包括外壳5201、显示部5202、按钮5203等。
此外,便携式游戏机5200的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
通过将上述实施方式所说明的显示装置和显示系统中的至少一个用于便携式游戏机5200,可以在显示部5202上显示显示品质高的图像。此外,可以实现低功耗的便携式游戏机5200。此外,借助于低功耗,可以降低来自电路的发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
图40A是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外,在安装部8201中内置有电池8206。
通过电缆8205,将电力从电池8206供应到主体8203。主体8203包括无线接收器等,能够将所接收的图像信息显示到显示部8204上。此外,主体8203具有照相机,由此作为输入方法可以利用使用者的眼球或眼睑的动作的信息。
此外,也可以对安装部8201的被使用者接触的位置设置多个电极,以检测出根据使用者的眼球的动作而流过电极的电流,由此实现识别使用者的视线的功能。此外,还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器,也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能等。
可以将本发明的一个方式的显示装置用于显示部8204。
图40B、图40C及图40D是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选弯曲配置显示部8302,这是因为使用者可以感受高真实感。此外,通过透镜8305分别看到显示在显示部8302的不同区域上的不同图像,可以进行利用视差的三维显示等。此外,本发明的一个方式不局限于设置有一个显示部8302的结构,也可以以对使用者的一个眼睛配置一个显示部的方式设置两个显示部8302。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的清晰度,所以即使如图40D那样地使用透镜8305放大影像,也可以不使使用者看到像素而可以显示现实感更高的影像。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
[符号说明]
SICL:电路层、LINL:布线层、PXAL:像素层、BS:衬底、DRV:驱动电路区域、DRVa:驱动电路区域、DRVb:驱动电路区域、LIA:区域、LD:局部驱动电路、ALP:像素阵列、ARA:像素区域、ARAa:区域、ARAb:区域、PIX:像素电路、PIXa:像素电路、PIXb:像素电路、CON:控制器、PG:电压生成电路、SLS:布线组、SL_1:布线、SL_2:布线、SL_3:布线、SL_p:布线、SLa:布线、SLa_1:布线、SLa_2:布线、SLa_3:布线、SLb:布线、SLb_1:布线、SLb_2:布线、SLb_3:布线、GLS:布线组、SL:布线、GL:布线、GLa:布线、GLb:布线、DL:布线、DLa:布线、DLb:布线、SGa:布线、SGb:布线、SLd_1:布线、SLd_2:布线、SLd_w:布线、SLu_1:布线、SLu_2:布线、SLu_w:布线、CNT:接触部、Tr:晶体管、VA:接触部、CD:导电体、ER:导电体、ALPa:区域、ALPb:区域、ALPa_C:区域、ALPb_C:区域、10:显示装置、11:显示装置、11A:显示装置、11B:显示装置、12:显示装置、12A:显示装置、12AA:显示装置、12B:显示装置、12C:显示装置、12D:显示装置、12E:显示装置、13A:显示装置、14:显示装置、14A:显示装置、102:衬底、111:绝缘体、112:绝缘体、112a:绝缘体、112b:绝缘体、113:绝缘体、113a:绝缘体、113b:绝缘体、113c:绝缘体、121a:导电体、121b:导电体、121c:导电体、122:导电体、141a:EL层、141b:EL层、141c:EL层、142:EL层、150:发光器件、150a:发光器件、150b:发光器件、150c:发光器件、161:树脂层、162a:着色层、162b:着色层、162c:着色层、163:黑矩阵、164:粘合层、165:粘合层、300:晶体管、310:衬底、312:元件分离层、313:半导体区域、314a:低电阻区域、314b:低电阻区域、314c:低电阻区域、315:绝缘体、316:导电体、317:绝缘体、320:绝缘体、322:绝缘体、324:绝缘体、326:绝缘体、328:导电体、330:导电体、350:绝缘体、352:绝缘体、354:绝缘体、356:导电体、360:绝缘体、362:绝缘体、364:绝缘体、366:导电体、500:晶体管、503:导电体、503a:导电体、503b:导电体、512:绝缘体、514:绝缘体、516:绝缘体、522:绝缘体、524:绝缘体、530:氧化物、530a:氧化物、530b:氧化物、530ba:区域、530bb:区域、530bc:区域、540:导电体、540a:导电体、540b:导电体、541:绝缘体、541a:绝缘体、541b:绝缘体、542:导电体、542a:导电体、542b:导电体、544:绝缘体、550:绝缘体、550a:绝缘体、550b:绝缘体、552:绝缘体、554:绝缘体、560:导电体、560a:导电体、560b:导电体、571:绝缘体、571a:绝缘体、571b:绝缘体、574:绝缘体、576:绝缘体、580:绝缘体、581:绝缘体、1280:显示模块、1281:显示部、1290:FPC、1283:像素电路部、1283a:像素电路、1284:像素部、1284a:像素、1285:端子部、1286:布线部、1291:衬底、1292:衬底、1430a:发光器件、1430b:发光器件、1430c:发光器件、4400a:发光单元、4400b:发光单元、4411:发光层、4412:发光层、4413:发光层、4420:层、4430:层、4440:中间层、5200:便携式游戏机、5201:外壳、5202:显示部、5203:按钮、5900:信息终端、5901:外壳、5902:显示部、5903:操作按钮、5904:表把、5905:表带、6000:显示模块、6001:上盖、6002:下盖、6005:FPC、6006:显示装置、6009:框架、6010:印刷电路板、6011:电池、6015:发光部、6016:受光部、6017a:导光部、6017b:导光部、6018:光、6500:电子设备、6501:外壳、6502:显示部、6503:电源按钮、6504:按钮、6505:扬声器、6506:麦克风、6507:照相机、6508:光源、6510:保护构件、6511:显示面板、6512:光学构件、6513:触摸传感器面板、6515:FPC、6516:IC、6517:印刷电路板、6518:电池、8000:照相机、8001:外壳、8002:显示部、8003:操作按钮、8004:快门按钮、8006:镜头、8100:取景器、8101:外壳、8102:显示部、8103:按钮、8200:头戴显示器、8201:安装部、8202:透镜、8203:主体、8204:显示部、8205:电缆、8206:电池、8300:头戴显示器、8301:外壳、8302:显示部、8303:操作按钮、8304:固定工具、8305:透镜、8306:刻度盘、8307:刻度盘、8308:驱动部、8310:使用者、8311:使用者

Claims (14)

1.一种显示装置,包括:
第一层;
位于所述第一层上方的第二层;以及
位于所述第二层上方的第三层,
所述第一层包括驱动电路及多个第一布线,
其中,所述驱动电路包括沿着第一方向配置的多个输出端子,
所述多个输出端子分别与所述多个第一布线电连接,
所述多个第一布线是在垂直于所述第一方向的方向上延伸而设置的布线,
所述第三层包括像素阵列及多个第二布线,
所述像素阵列包括配置为矩阵状的多个像素电路,
所述多个像素电路分别与所述多个第二布线电连接,
所述多个第二布线是彼此平行且在所述像素阵列的列方向上延伸而设置的布线,
所述第二层包括多个第一接触部,
所述多个第一布线分别通过所述多个第一接触部电连接于所述多个第二布线,
并且,所述驱动电路具有控制所述多个像素电路的功能。
2.根据权利要求1所述的显示装置,
其中当俯视时,所述多个第一接触部中的一个位于所述像素阵列的内侧且位于所述像素电路的内部或所述像素电路的外部。
3.根据权利要求1或2所述的显示装置,
其中所述第一层包括以硅为材料的半导体衬底及多个第二接触部,
所述驱动电路包括在沟道形成区域中含有所述硅的多个晶体管,
被用作所述多个第一布线的多个低电阻区域位于所述半导体衬底的顶面,
所述多个第二接触部分别位于所述多个第一接触部与所述多个低电阻区域之间,
并且所述多个低电阻区域分别包括所述多个晶体管的源极及漏极中的一个。
4.一种显示装置,包括:
第一层;以及
位于所述第一层上方的第三层,
其中,所述第一层包括驱动电路区域,
所述第三层包括像素阵列,
所述像素阵列包括多个像素区域,
所述驱动电路区域包括多个局部驱动电路,
所述多个局部驱动电路中的一个对应于所述多个像素区域中的任一个,
所述局部驱动电路具有驱动相应所述像素区域所包括的多个像素的功能,
并且,当俯视时,所述驱动电路区域在所述像素阵列的内侧,所述多个像素区域的一部分不与所述驱动电路区域重叠。
5.根据权利要求4所述的显示装置,
其中所述多个像素区域各自包括多个布线,
在所述多个像素区域中,所述多个像素配置为矩阵状,所述多个布线位于所述矩阵的每个行,所述多个布线中的一个与位于相同行的所述像素电连接,
所述多个布线各自包括接触部,
并且所述接触部位于所述像素的内侧或者位于相邻的所述像素之间。
6.根据权利要求4或5所述的显示装置,
其中所述驱动电路区域包括控制器及电压生成电路,
所述控制器具有如下功能:获取从外部输入的图像信号及包含所述图像信号发送对象的地址信号的功能;以及根据所述地址信号选择所述多个局部驱动电路来对所选出的局部驱动电路发送所述图像信号的功能,
并且所述电压生成电路具有生成供应到所述多个局部驱动电路或所述像素的电压的功能。
7.根据权利要求4至6中任一项所述的显示装置,
其中所述多个像素区域各自包括的所述像素包括使用有机EL的发光器件及第一晶体管,
所述多个局部驱动电路包括第二晶体管,
所述第一晶体管在沟道形成区域中含有金属氧化物,
并且所述第二晶体管在沟道形成区域中含有硅。
8.一种显示装置,包括:
像素阵列;
驱动电路;
第一布线;以及
第二布线,
其中,所述像素阵列包括各自包括相同列的第一区域及第二区域,
所述第一区域包括第一像素电路,
所述第二区域包括第二像素电路,
所述第一像素电路和所述第二像素电路在所述像素阵列中位于相同的列上,
所述第一布线是在所述第一区域的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述第二布线是在所述第二区域的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述驱动电路包括解复用器,
所述第一像素电路通过所述第一布线电连接于所述解复用器的第一输出端子,
并且,所述第二像素电路通过所述第二布线电连接于所述解复用器的第二输出端子。
9.一种显示装置,包括:
像素阵列;
驱动电路;
第一布线;以及
第二布线,
其中,所述像素阵列包括各自包括相同列的第一区域及第二区域,
所述第一区域包括第一像素电路,
所述第二区域包括第二像素电路,
所述第一像素电路和所述第二像素电路在所述像素阵列中位于相同的列上,
所述第一布线是经由所述第一区域的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述第二布线是经由所述第一区域及所述第二区域各自的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述驱动电路包括解复用器,
所述第一像素电路与所述第一布线电连接,
所述解复用器的第一输出端子与所述第一布线电连接,
所述第二像素电路与所述第二布线电连接,
并且,所述解复用器的第二输出端子与所述第二布线电连接。
10.一种显示装置,包括:
像素阵列;
驱动电路;
第一布线;以及
第二布线,
其中,所述像素阵列包括各自包括不同列的第一区域及第二区域,
所述第一区域包括第一像素电路,
所述第二区域包括第二像素电路,
所述第一像素电路和所述第二像素电路在所述像素阵列中位于不同的列上,
所述第一布线是在所述第一区域的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述第二布线是在所述第二区域的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述驱动电路包括解复用器,
所述第一像素电路通过所述第一布线电连接于所述解复用器的第一输出端子,
并且,所述第二像素电路通过所述第二布线电连接于所述解复用器的第二输出端子。
11.根据权利要求8至10中任一项所述的显示装置,
包括第三布线及第四布线,
其中所述第一像素电路包括第一晶体管,
所述第二像素电路包括第二晶体管,
所述第三布线是在所述第一区域的内部沿着所述像素阵列的行方向延伸而设置的布线,
所述第四布线是在所述第二区域的内部沿着所述像素阵列的行方向延伸而设置的布线,
所述第一晶体管的源极及漏极中的一个与所述第一布线电连接,
所述第一晶体管的栅极与所述第三布线电连接,
所述第二晶体管的源极及漏极中的一个与所述第二布线电连接,
并且所述第二晶体管的栅极与所述第四布线电连接。
12.根据权利要求11所述的显示装置,
其中包括第五布线、第六布线、第七布线以及第八布线,
所述第一区域包括第三像素电路,
所述第二区域包括第四像素电路,
所述第三像素电路包括第三晶体管,
所述第四像素电路包括第四晶体管,
所述第三像素电路在所述像素阵列中位于与所述第一像素电路不同的列上,
所述第四像素电路在所述像素阵列中位于与所述第二像素电路不同的列上,
所述第五布线是在所述第一区域的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述第六布线是在所述第二区域的内部沿着所述像素阵列的列方向延伸而设置的布线,
所述第七布线是在所述第一区域的内部沿着所述像素阵列的行方向延伸而设置的布线,
所述第八布线是在所述第二区域的内部沿着所述像素阵列的行方向延伸而设置的布线,
所述第三晶体管的源极及漏极中的一个与所述第五布线电连接,
所述第三晶体管的栅极与所述第七布线电连接,
所述第四晶体管的源极及漏极中的一个与所述第六布线电连接,
所述第四晶体管的栅极与所述第八布线电连接,
所述第五布线与所述解复用器的第三输出端子电连接,
并且所述第六布线与所述解复用器的第四输出端子电连接。
13.根据权利要求8至12中任一项所述的显示装置,
其中包括第一层及位于所述第一层上方的第三层,所述第一层包括所述驱动电路,
并且所述第三层包括所述像素阵列。
14.一种电子设备,包括:
权利要求1至13中任一项所述的显示装置;以及
外壳。
CN202280010327.XA 2021-01-28 2022-01-17 显示装置及电子设备 Pending CN116745834A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2021-011834 2021-01-28
JP2021-024802 2021-02-19
JP2021-028973 2021-02-25
JP2021028973 2021-02-25
PCT/IB2022/050333 WO2022162490A1 (ja) 2021-01-28 2022-01-17 表示装置、及び電子機器

Publications (1)

Publication Number Publication Date
CN116745834A true CN116745834A (zh) 2023-09-12

Family

ID=87919097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280010327.XA Pending CN116745834A (zh) 2021-01-28 2022-01-17 显示装置及电子设备

Country Status (1)

Country Link
CN (1) CN116745834A (zh)

Similar Documents

Publication Publication Date Title
KR102468901B1 (ko) 반도체 장치
US20160254291A1 (en) Semiconductor device
CN112106446A (zh) 显示装置及显示装置的制造方法
CN113711363A (zh) 半导体装置及其制造方法
JP2022140373A (ja) 半導体装置、表示装置、電子機器、及び半導体装置の動作方法
US20230197004A1 (en) Display apparatus and electronic device
WO2022118151A1 (ja) 表示システム、及び電子機器
WO2022162490A1 (ja) 表示装置、及び電子機器
CN116745834A (zh) 显示装置及电子设备
WO2022200937A1 (ja) 表示装置、及び電子機器
US20240179987A1 (en) Display Apparatus, Electronic Device, and Method of Manufacturing Semiconductor Device
CN116762476A (zh) 显示装置的制造方法
CN116635760A (zh) 显示装置、电子设备及显示装置的制造方法
US20240179946A1 (en) Semiconductor device
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022162497A1 (ja) 半導体装置および電子機器
WO2023073479A1 (ja) 表示装置、及び電子機器
US20240057382A1 (en) Display device and electronic device
CN116547737A (zh) 显示系统及电子设备
US20240196653A1 (en) Display device
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
CN118160027A (zh) 显示装置及电子设备
CN116783639A (zh) 显示装置、电子设备
CN116802726A (zh) 半导体装置及电子设备
CN116802720A (zh) 电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination