KR20230128297A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20230128297A
KR20230128297A KR1020237023554A KR20237023554A KR20230128297A KR 20230128297 A KR20230128297 A KR 20230128297A KR 1020237023554 A KR1020237023554 A KR 1020237023554A KR 20237023554 A KR20237023554 A KR 20237023554A KR 20230128297 A KR20230128297 A KR 20230128297A
Authority
KR
South Korea
Prior art keywords
layer
insulator
conductor
transistor
oxide
Prior art date
Application number
KR1020237023554A
Other languages
English (en)
Inventor
슌뻬이 야마자끼
šœ뻬이 야마자끼
다까유끼 이께다
다쯔야 오누끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230128297A publication Critical patent/KR20230128297A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

신규 표시 장치를 제공한다. 제 1 층, 제 2 층, 및 제 3 층을 포함한다. 제 1 층, 제 2 층, 및 제 3 층은 각각 다른 층에 제공된다. 제 1 층은 구동 회로와 기능 회로를 포함한다. 제 2 층은 화소 회로를 포함한다. 제 3 층은 표시 소자를 포함한다. 화소 회로는 표시 소자의 발광을 제어하는 기능을 갖는다. 구동 회로는 화소 회로를 제어하는 기능을 갖는다. 기능 회로는 구동 회로를 제어하는 기능을 갖는다. 제 1 층은 채널 형성 영역에 실리콘을 포함한 반도체층을 포함하는 제 1 트랜지스터를 포함한다. 제 2 층은 채널 형성 영역에 금속 산화물을 포함한 반도체층을 포함하는 제 2 트랜지스터를 포함한다.

Description

표시 장치 및 전자 기기
본 발명의 일 형태는 표시 장치에 관한 것이다. 본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
근년, 표시 장치의 고정세(高精細)화가 요구되고 있다. 고정세 표시 장치가 요구되는 기기로서는 예를 들어 가상 현실(VR: Virtual Reality), 증강 현실(AR: Augmented Reality), 대체 현실(SR: Substitutional Reality), 또는 혼합 현실(MR: Mixed Reality)용 기기가 있고, 근년 활발하게 개발되고 있다. 이들 기기에 사용되는 표시 장치는 고정세화와 아울러 소형화가 요구되고 있다.
또한 표시 장치로서는, 대표적으로는 액정 표시 장치, 유기 EL(Electro Luminescence) 소자, 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 포함한 발광 장치, 전기 영동 방식 등으로 표시를 수행하는 전자 종이 등을 들 수 있다.
예를 들어 유기 EL 소자는 기본적으로 한 쌍의 전극 사이에 발광성 유기 화합물을 포함한 층을 끼운 구성을 갖는다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물로부터 발광을 얻을 수 있다. 이러한 유기 EL 소자가 적용된 표시 장치는 액정 표시 장치 등에서 필요한 백라이트가 불필요하기 때문에, 얇고, 가볍고, 콘트라스트가 높으며, 소비 전력이 낮은 표시 장치를 실현할 수 있다. 예를 들어 특허문헌 1에는 유기 EL 소자를 사용한 표시 장치의 일례에 대하여 기재되어 있다. 특허문헌 1의 표시 장치와 같이 높은 표시 품질이 요구되는 경우에는, 화소수가 높은 고정세 표시 장치가 필요할 경우가 있다.
국제공개공보 WO2019/220278호
가상 현실, 증강 현실용 기기에는, 특허문헌 1에 기재된 것과 같은 표시 품질이 높은 표시 장치가 요구되고 있다. 이 경우에는, 안경형 또는 고글형과 같이 장착형의 하우징에서 표시를 수행하기 때문에, 표시 장치의 소형화 및 경량화가 중요한 요소가 된다. 장착형의 하우징에서는, 예를 들어 표시 장치의 크기를 대략 2인치 이하, 1인치 이하 등까지 작게 할 필요가 있다.
또한 표시 장치에는, 화소를 구동하기 위한 게이트 드라이버 또는 소스 드라이버 등의 구동 회로, 혹은 표시를 수행하기 위한 제어 신호 등을 생성하는 애플리케이션 프로세서 등의 기능 회로가 필요하다. 복수의 화소를 포함한 화소 회로에 더하여 구동 회로 및 기능 회로를 별도로 포함한 구성의 경우, 각 회로를 전기적으로 접속하기 위한 배선 길이가 증가되어, 표시 장치의 소형화 및 경량화가 어려워질 우려가 있다. 또한 복수의 화소를 포함한 화소 회로에 더하여 구동 회로 및 기능 회로를 모놀리식으로 포함한 경우에는, 화소 회로에 구동 회로 및 기능 회로가 추가됨으로써 회로 면적이 증대되어, 표시 장치의 소형화 및 경량화가 어려워질 우려가 있다.
본 발명의 일 형태는 소형화된 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 경량화된 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 표시 품질이 우수한 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
본 발명의 일 형태는 제 1 층, 제 2 층, 및 제 3 층을 포함하고, 제 1 층, 제 2 층, 및 제 3 층은 각각 다른 층에 제공되고, 제 1 층은 구동 회로와 기능 회로를 포함하고, 제 2 층은 화소 회로를 포함하고, 제 3 층은 표시 소자를 포함하고, 화소 회로는 표시 소자의 발광을 제어하는 기능을 갖고, 구동 회로는 화소 회로를 제어하는 기능을 갖고, 기능 회로는 구동 회로를 제어하는 기능을 갖는 표시 장치이다.
본 발명의 일 형태는 제 1 층, 제 2 층, 및 제 3 층을 포함하고, 제 1 층, 제 2 층, 및 제 3 층은 각각 다른 층에 제공되고, 제 1 층은 구동 회로와 기능 회로를 포함하고, 제 2 층은 화소 회로를 포함하고, 제 3 층은 표시 소자를 포함하고, 제 1 층은 채널 형성 영역에 실리콘을 포함한 반도체층을 포함하는 제 1 트랜지스터를 포함하고, 제 2 층은 채널 형성 영역에 금속 산화물을 포함한 반도체층을 포함하는 제 2 트랜지스터를 포함하고, 화소 회로는 표시 소자의 발광을 제어하는 기능을 갖고, 구동 회로는 화소 회로를 제어하는 기능을 갖고, 기능 회로는 구동 회로를 제어하는 기능을 갖는 표시 장치이다.
본 발명의 일 형태의 표시 장치에서, 금속 산화물은 In과, 원소 M(M은 Al, Ga, Y, 또는 Sn)과, Zn을 포함하는 것이 바람직하다.
본 발명의 일 형태의 표시 장치에서, 표시 소자는 유기 EL 소자를 포함하고, 유기 EL 소자는 포토리소그래피법에 의하여 가공된 표시 소자인 것이 바람직하다.
본 발명의 일 형태의 표시 장치에서, 구동 회로는 게이트 드라이버 회로와 소스 드라이버 회로를 포함하는 것이 바람직하다.
본 발명의 일 형태의 표시 장치에서, 화소 회로는 복수의 영역으로 분할되어 제공되고, 영역 중 하나는 소스 드라이버 회로와 게이트 드라이버 회로를 포함하고, 소스 드라이버 회로에는 복수의 소스선이 전기적으로 접속되고, 게이트 드라이버 회로에는 복수의 게이트선이 전기적으로 접속되는 것이 바람직하다.
본 발명의 일 형태는 앞에 기재된 표시 장치와, 고정구와, 한 쌍의 렌즈와, 배터리를 포함하는 전자 기기이다.
또한 상술한 것 외의 본 발명의 일 형태에 대해서는, 이하의 실시형태에서의 설명 및 도면에 기재되어 있다.
본 발명의 일 형태는 소형화된 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 경량화된 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 표시 품질이 우수한 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 신규 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
도 1의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 2의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 3의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 4의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 5의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 6의 (A) 내지 (D)는 표시 장치의 구성예를 설명하는 도면이다.
도 7의 (A) 내지 (D)는 표시 장치의 구성예를 설명하는 도면이다.
도 8은 표시 장치의 구성예를 설명하는 도면이다.
도 9의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 10은 표시 장치의 구성예를 설명하는 도면이다.
도 11은 표시 장치의 구성예를 설명하는 도면이다.
도 12의 (A) 내지 (C)는 표시 장치의 구성예를 설명하는 도면이다.
도 13의 (A)는 결정 구조의 분류를 설명하는 도면이다. 도 13의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 13의 (C)는 CAAC-IGZO막의 나노빔 전자 회절 패턴을 설명하는 도면이다.
도 14의 (A) 내지 (D)는 표시 소자의 구성예를 설명하는 도면이다.
도 15의 (A) 내지 (D)는 표시 소자의 구성예를 설명하는 도면이다.
도 16의 (A) 및 (B)는 표시 소자의 구성예를 설명하는 도면이다.
도 17의 (A) 및 (B)는 12인치 웨이퍼로 제작하는 표시 장치의 레이아웃 도면이다.
도 18의 (A) 내지 (D)는 전자 기기의 구성예를 설명하는 도면이다.
도 19의 (A) 및 (B)는 전자 기기의 구성예를 설명하는 도면이다.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타난 형상 또는 값 등에 한정되지 않는다.
또한 본 명세서 등에서는 특별히 언급이 없는 경우, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란, 특별히 언급이 없는 경우, n채널형 트랜지스터에서는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮은(p채널형 트랜지스터에서는 Vth보다 높은) 상태를 말한다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 활성층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 OS 트랜지스터라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 포함한 트랜지스터라고 바꿔 말할 수 있다.
본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조를 갖는 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서, 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조를 갖는 디바이스라고 부르는 경우가 있다.
(실시형태 1)
이하에서는, 본 발명의 일 형태의 표시 장치의 구성예에 대하여 도면을 참조하여 설명한다.
도 1의 (A)는 표시 장치(10)의 사시 개략도이다.
표시 장치(10)는 기판(11), 기판(12)을 포함한다. 표시 장치(10)는 기판(11)과 기판(12) 사이에 제공되는 소자로 구성된 표시부(13)를 포함한다. 표시부(13)는 표시 장치(10)에서 화상을 표시하는 영역이다. 표시부(13)는 화소 회로 및 화소 회로에 접속되는 표시 소자로 구성된 화소가 제공되는 영역이다.
본 명세서 등에서, 소자라는 용어를 "디바이스"라고 바꿔 말할 수 있는 경우가 있다. 예를 들어 표시 소자, 발광 소자, 및 액정 소자는 표시 디바이스, 발광 디바이스, 및 액정 디바이스라고 바꿔 말할 수 있다.
표시 장치(10)에서는, 단자부(14)를 통하여 외부로부터 각종 신호 및 전원 전위가 입력되어, 표시부(13)에서 표시를 수행할 수 있다. 기판(11)과 기판(12) 사이에는 복수의 층이 제공되고, 각 층에는 회로 동작을 수행하기 위한 트랜지스터 또는 광을 방출하는 표시 소자가 제공된다. 복수의 층에는 표시 소자의 발광을 제어하는 기능을 갖는 화소 회로, 화소 회로를 제어하는 기능을 갖는 구동 회로, 구동 회로를 제어하는 기능을 갖는 기능 회로 등이 제공된다.
도 1의 (B)는 기판(11)과 기판(12) 사이에 제공되는 각 층의 구성을 모식적으로 나타낸 사시도이다.
기판(11) 위에는 층(20)이 제공된다. 층(20)에는 구동 회로(30) 및 기능 회로(40)가 제공된다. 층(20)은 채널 형성 영역(22)에 실리콘을 포함한 트랜지스터(21)(Si 트랜지스터라고도 함)를 포함한다. 기판(11)은 일례로서는 실리콘 기판이다. 실리콘 기판은 유리 기판보다 열전도성이 높기 때문에 바람직하다.
트랜지스터(21)는 예를 들어 채널 형성 영역에 단결정 실리콘을 포함한 트랜지스터로 할 수 있다. 특히 층(20)에 제공되는 트랜지스터로서 채널 형성 영역에 단결정 실리콘을 포함한 트랜지스터를 사용하면, 상기 트랜지스터의 온 전류를 크게 할 수 있다. 따라서 층(20)에 포함되는 회로를 고속으로 구동시킬 수 있기 때문에 바람직하다. 또한 Si 트랜지스터는 채널 길이 3nm 내지 10nm의 미세 가공으로 형성할 수 있기 때문에, 표시 장치(10)에는 CPU, GPU 등의 가속기, 애플리케이션 프로세서 등이 제공될 수 있다.
구동 회로(30)는 예를 들어 게이트 드라이버 회로, 소스 드라이버 회로 등을 포함한다. 이들 외에 연산 회로, 메모리 회로, 또는 전원 회로 등을 포함하여도 좋다. 게이트 드라이버 회로, 소스 드라이버 회로, 및 이들 외의 회로를 표시부(13)와 중첩하여 배치할 수 있기 때문에, 이들 회로와 표시부(13)를 나란히 배치하는 경우에 비하여 표시 장치(10)의 표시부(13)의 외주에 존재하는 비표시 영역(베젤이라고도 함)의 폭을 매우 좁게 할 수 있어, 소형의 표시 장치(10)를 실현할 수 있다.
기능 회로(40)는 예를 들어 표시 장치(10)에서의 각 회로의 제어 및 각 회로를 제어하기 위한 신호를 생성하는 애플리케이션 프로세서의 기능을 갖는다. 또한 기능 회로(40)는 CPU, GPU 등의 가속기 등 화상 데이터를 보정하기 위한 회로를 포함하여도 좋다. 또한 기능 회로(40)는 화상 데이터 등을 표시 장치(10)의 외부로부터 수신하기 위한 인터페이스로서의 기능을 갖는 LVDS(Low Voltage Differential Signaling) 회로, MIPI(Mobile Industry Processor Interface) 회로, 및/또는 D/A(Digital to Analog) 변환 회로 등을 포함하여도 좋다. 또한 기능 회로(40)는 화상 데이터를 압축·압축 해제하기 위한 회로 및/또는 전원 회로 등을 포함하여도 좋다.
층(20) 위에는 층(50)이 제공된다. 층(50)에는 복수의 화소 회로(51)가 제공된다. 층(50)은 채널 형성 영역(54)에 금속 산화물(산화물 반도체라고도 함)을 포함한 트랜지스터(52)(OS 트랜지스터라고도 함)를 포함한다. 또한 층(50)은 층(20) 위에 적층되어 제공될 수 있다. 다른 기판에 층(50)을 형성하고 이들을 접합할 수도 있다.
OS 트랜지스터인 트랜지스터(52)로서, 채널 형성 영역에 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석), 아연 중 적어도 하나를 포함한 산화물을 포함하는 트랜지스터를 사용하는 것이 바람직하다. 이러한 OS 트랜지스터는 오프 전류가 매우 낮다는 특성을 갖는다. 따라서 특히 화소 회로에 제공되는 트랜지스터로서 OS 트랜지스터를 사용하면, 화소 회로에 기록된 아날로그 데이터를 장기간 유지할 수 있기 때문에 바람직하다.
층(50) 위에는 층(60)이 제공된다. 층(60) 위에는 기판(12)이 제공된다. 기판(12)은 광 투과성을 갖는 기판 또는 광 투과성을 갖는 재료로 이루어지는 층인 것이 바람직하다. 층(60)에는 복수의 표시 소자(61)가 제공된다. 또한 층(60)은 층(50) 위에 적층되어 제공될 수 있다. 표시 소자(61)로서는 예를 들어 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만 표시 소자(61)는 이에 한정되지 않고, 예를 들어 무기 재료로 이루어지는 무기 EL 소자이어도 좋다. 또한 "유기 EL 소자"와 "무기 EL 소자"를 통틀어 "EL 소자"라고 부르는 경우가 있다. 표시 소자(61)는 퀀텀닷(quantum dot) 등의 무기 화합물을 포함하여도 좋다. 예를 들어 퀀텀닷을 발광층에 사용함으로써, 발광 재료로서 기능시킬 수도 있다.
도 2의 (A)는 도 1의 (A), (B)를 참조하여 설명한 표시 장치(10)를 모식적으로 나타낸 블록도이다. 도 2의 (A)에 나타낸 바와 같이, 본 발명의 일 형태의 표시 장치(10)에서는 표시 소자(61)와, 화소 회로(51)와, 구동 회로(30), 기능 회로(40)가 적층될 수 있기 때문에, 화소의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 화소의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소 회로(51)를 매우 고밀도로 배치할 수 있어, 화소의 정세도를 매우 높게 할 수 있다. 예를 들어 표시 장치(10)의 표시부(화소 회로(51) 및 표시 소자(61)가 적층되어 제공된 영역)에서는 화소를 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더욱 바람직하게는 6000ppi 이상이고 20000ppi 이하 또는 30000ppi 이하의 정세도로 배치할 수 있다.
이러한 표시 장치(10)는 정세도가 매우 높기 때문에, 헤드 마운트 디스플레이 등의 VR용 기기 또는 안경형 AR용 기기에 적합하게 사용할 수 있다. 예를 들어 렌즈를 통하여 표시 장치(10)의 표시부를 시인하는 구성의 경우에도, 표시 장치(10)에는 정세도가 매우 높은 표시부가 포함되기 때문에 렌즈로 표시부를 확대하여도 화소가 시인되지 않아, 몰입감이 높은 표시를 수행할 수 있다. 또한 표시 장치(10)는 이에 한정되지 않고, 비교적 소형의 표시부를 포함한 전자 기기에 적합하게 사용할 수 있다. 예를 들어 스마트워치 등의 장착형 전자 기기의 표시부에 적합하게 사용할 수 있다.
또한 표시 장치(10)에서, 층(20)에 포함되는 트랜지스터(21)에 단결정 실리콘을 포함한 재료를 사용하는 경우, 표시부(13)의 크기는 대각 0.1인치 이상 5인치 이하, 바람직하게는 대각 0.5인치 이상 3인치 이하, 더 바람직하게는 대각 1인치 이상 2인치 이하로 할 수 있다. 본 발명의 일 형태의 표시 장치(10)에서는 베젤의 폭을 매우 좁게 할 수 있기 때문에, 예를 들어 층(20)이 제공되는 기판(11)의 크기를 대각 1인치로 하면, 크기가 대각 0.5인치일 때에 비하여 4배 정도의 광량을 추출할 수 있기 때문에 적합하다.
구동 회로(30) 및 기능 회로(40)의 구체적인 구성예에 대하여 도 2의 (B)를 참조하여 설명한다. 도 2의 (B)는 표시 장치(10)에서의 화소 회로(51), 구동 회로(30), 및 기능 회로(40)를 접속하는 복수의 배선, 그리고 버스 등을 나타낸 블록도이다.
도 2의 (B)에 나타낸 표시 장치(10)에서, 층(50)에는 복수의 화소 회로(51)가 매트릭스상으로 배치되어 있다.
또한 도 2의 (B)에 나타낸 표시 장치(10)에서, 층(20)에는 구동 회로(30) 및 기능 회로(40)가 배치되어 있다. 구동 회로(30)는 일례로서 소스 드라이버 회로(31), 디지털 아날로그 변환 회로(32), 게이트 드라이버 회로(33), 및 레벨 시프터(34)를 포함한다. 기능 회로(40)는 일례로서 기억 장치(41), GPU(AI 가속기)(42), EL 보정 회로(43), 타이밍 컨트롤러(44), CPU(45), 센서 컨트롤러(46), 및 전원 회로(47)를 포함한다. 기능 회로(40)는 애플리케이션 프로세서의 기능을 갖는다.
또한 도 2의 (B)에 나타낸 표시 장치(10)에서, 구동 회로(30)에 포함되는 회로 및 기능 회로(40)에 포함되는 회로의 각각에는 일례로서 버스 배선(BSL)이 전기적으로 접속되어 있다.
소스 드라이버 회로(31)는 일례로서 화소 회로(51)에 화상 데이터를 송신하는 기능을 갖는다. 그러므로 소스 드라이버 회로(31)는 배선(SL)을 통하여 화소 회로(51)에 전기적으로 접속되어 있다.
디지털 아날로그 변환 회로(32)는 일례로서 후술하는 GPU, 보정 회로 등에 의하여 디지털 처리된 화상 데이터를 아날로그 데이터로 변환하는 기능을 갖는다. 아날로그 데이터로 변환된 화상 데이터는 소스 드라이버 회로(31)를 통하여 화소 회로(51)에 송신된다. 또한 디지털 아날로그 변환 회로(32)는 소스 드라이버 회로(31)에 포함되어도 좋고, 소스 드라이버 회로(31), 디지털 아날로그 변환 회로(32), 화소 회로(51)의 순서로 화상 데이터가 송신되어도 좋다.
게이트 드라이버 회로(33)는 일례로서 화소 회로(51) 중 화상 데이터가 송신되는 화소 회로를 선택하는 기능을 갖는다. 그러므로 게이트 드라이버 회로(33)는 배선(GL)을 통하여 화소 회로(51)에 전기적으로 접속되어 있다.
레벨 시프터(34)는 일례로서 소스 드라이버 회로(31), 디지털 아날로그 변환 회로(32), 게이트 드라이버 회로(33) 등에 입력되는 신호를 적절한 레벨을 갖는 신호로 변환하는 기능을 갖는다.
기억 장치(41)는 일례로서 화소 회로(51)에 표시되는 화상 데이터를 저장하는 기능을 갖는다. 또한 기억 장치(41)는 화상 데이터를 디지털 데이터 또는 아날로그 데이터로서 저장하는 구성을 가질 수 있다.
또한 기억 장치(41)에 화상 데이터를 저장하는 경우, 기억 장치(41)는 비휘발성 메모리인 것이 바람직하다. 이 경우, 기억 장치(41)로서는 예를 들어 NAND형 메모리 등을 적용할 수 있다.
또한 기억 장치(41)에 GPU(42), EL 보정 회로(43), CPU(45) 등에서 생성되는 일시적 데이터를 저장하는 경우, 기억 장치(41)는 휘발성 메모리인 것이 바람직하다. 이 경우, 기억 장치(41)로서는 예를 들어 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory) 등을 적용할 수 있다.
GPU(42)는 일례로서 기억 장치(41)로부터 판독된 화상 데이터를 화소 회로(51)에 출력하기 위한 처리를 수행하는 기능을 갖는다. 특히 GPU(42)는 파이프라인 처리를 병렬로 수행하는 구성을 갖기 때문에, 화소 회로(51)에 출력되는 화상 데이터를 고속으로 처리할 수 있다. 또한 GPU(42)는 인코딩된 화상을 디코딩하기 위한 디코더로서의 기능도 가질 수 있다.
또한 기능 회로(40)에는 표시 장치(10)의 표시 품질을 높일 수 있는 회로가 복수로 포함되어도 좋다. 상기 회로로서는, 예를 들어 표시되는 화상의 색 불균일을 검지하고, 이 색 불균일을 보정하여 최적의 화상을 얻는 보정 회로(조색, 조광)를 제공하여도 좋다. 또한 유기 EL이 사용된 발광 디바이스가 표시 소자에 적용되어 있는 경우, 기능 회로(40)에는 EL 보정 회로를 제공하여도 좋다. 기능 회로(40)는 일례로서 EL 보정 회로(43)를 포함한다.
또한 앞에서 설명한 화상 보정에는 인공 지능을 사용하여도 좋다. 예를 들어 화소 회로에 흐르는 전류(또는 화소 회로에 인가되는 전압)를 모니터링하고 취득하고, 표시된 화상을 이미지 센서 등으로 취득하고, 전류(또는 전압)와 화상을 인공 지능의 연산(예를 들어 인공 신경망 등)의 입력 데이터로서 취급하고, 그 출력 결과를 바탕으로 상기 화상의 보정의 유무를 판단하여도 좋다.
또한 인공 지능의 연산은 화상 보정뿐만 아니라, 화상 데이터의 업컨버전(다운컨버전)에도 응용할 수 있다. 일례로서, 도 2의 (B)에는 각종 보정의 연산(색 불균일 보정(42a), 업컨버전(42b) 등)을 수행하기 위한 블록을 포함하는 GPU(42)를 나타내었다.
타이밍 컨트롤러(44)는 일례로서 화상을 표시할 때의 프레임 레이트를 변경하는 기능을 갖는다. 예를 들어 표시 장치(10)가 정지 화상을 표시하는 경우, 타이밍 컨트롤러(44)에 의하여 프레임 레이트를 낮추어 구동시킬 수 있고, 또한 예를 들어 표시 장치(10)가 동영상을 표시하는 경우에는, 타이밍 컨트롤러(44)에 의하여 프레임 레이트를 높여 구동시킬 수 있다.
CPU(45)는 일례로서 운영 체계의 실행, 데이터의 제어, 각종 연산 또는 프로그램의 실행 등, 범용적인 처리를 수행하는 기능을 갖는다. CPU(45)는 예를 들어 기억 장치(41)에서의 화상 데이터의 기록 동작 또는 판독 동작, 화상 데이터의 보정 동작, 후술하는 센서에 대한 동작 등의 명령을 수행하는 기능을 갖는다. 또한 예를 들어 CPU(45)는 기능 회로(40)에 포함되는 회로 중 적어도 하나에 제어 신호를 송신하는 기능을 가져도 좋다.
센서 컨트롤러(46)는 일례로서 센서를 제어하는 기능을 갖는다. 또한 도 2의 (B)에는 상기 센서에 전기적으로 접속하기 위한 배선으로서 배선(SNCL)을 나타내었다.
상기 센서는 예를 들어 표시부에 포함될 수 있는 터치 센서로 할 수 있다. 또는 상기 센서는 예를 들어 조도 센서로 할 수 있다.
전원 회로(47)는 일례로서 화소 회로(51), 구동 회로(30), 및 기능 회로(40)에 포함되는 회로 등에 공급하는 전압을 생성하는 기능을 갖는다. 또한 전원 회로(47)는 전압을 공급하는 회로를 선택하는 기능을 가져도 좋다. 예를 들어 전원 회로(47)는 정지 화상이 표시되는 기간에 CPU(45), GPU(42) 등에 대한 전압 공급을 정지함으로써, 표시 장치(10) 전체의 소비 전력을 절감할 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치에서는, 표시 소자와, 화소 회로와, 구동 회로, 기능 회로가 적층될 수 있다. 주변 회로인 구동 회로 및 기능 회로를 화소 회로와 중첩하여 배치할 수 있기 때문에, 베젤의 폭을 매우 좁게 할 수 있어, 소형화된 표시 장치로 할 수 있다. 또한 본 발명의 일 형태의 표시 장치에서 각 회로가 적층되면, 각 회로 사이를 접속하는 배선을 짧게 할 수 있기 때문에, 경량화된 표시 장치로 할 수 있다. 또한 본 발명의 일 형태의 표시 장치는 화소의 정세도가 향상된 표시부를 포함할 수 있기 때문에, 표시 품질이 우수한 표시 장치로 할 수 있다.
도 3의 (A) 및 (B)에는 화소 회로(51)의 구성예 및 화소 회로(51)에 접속되는 표시 소자(61)를 나타내었다. 도 3의 (A)는 각 소자의 접속을 나타낸 도면이고, 도 3의 (B)는 구동 회로를 포함한 층(20), 화소 회로에 포함되는 복수의 트랜지스터를 포함한 층(50), 발광 소자를 포함한 층(60)의 상하 관계를 모식적으로 나타낸 도면이다.
도 3의 (A) 및 (B)에 일례로서 나타낸 화소 회로(51)는 트랜지스터(52A), 트랜지스터(52B), 트랜지스터(52C), 및 용량 소자(53)를 포함한다. 트랜지스터(52A), 트랜지스터(52B), 트랜지스터(52C)는 OS 트랜지스터로 할 수 있다. 트랜지스터(52A), 트랜지스터(52B), 트랜지스터(52C)의 각 OS 트랜지스터는 백 게이트 전극을 포함하는 것이 바람직하고, 이 경우에는, 백 게이트 전극과 게이트 전극에 같은 신호 또는 다른 신호를 공급할 수 있다.
트랜지스터(52B)는 트랜지스터(52A)에 전기적으로 접속되는 게이트 전극과, 표시 소자(61)에 전기적으로 접속되는 제 1 단자와, 배선(ANO)에 전기적으로 접속되는 제 2 단자를 포함한다. 배선(ANO)은 표시 소자(61)에 전류를 공급하기 위한 전위를 공급하는 배선이다.
트랜지스터(52A)는 트랜지스터(52B)의 게이트 전극에 전기적으로 접속되는 제 1 단자와, 소스선으로서 기능하는 배선(SL)에 전기적으로 접속되는 제 2 단자를 포함하고, 게이트선으로서 기능하는 배선(GL1)의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 갖는다.
트랜지스터(52C)는 배선(V0)에 전기적으로 접속되는 제 1 단자와, 표시 소자(61)에 전기적으로 접속되는 제 2 단자를 포함하고, 게이트선으로서 기능하는 배선(GL2)의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 갖는다. 배선(V0)은 기준 전위를 공급하기 위한 배선 및 화소 회로(51)에 흐르는 전류를 구동 회로(30) 또는 기능 회로(40)에 출력하기 위한 배선이다.
용량 소자(53)는 트랜지스터(52B)의 게이트 전극에 전기적으로 접속되는 도전막과, 트랜지스터(52C)의 제 2 단자에 전기적으로 접속되는 도전막을 포함한다.
표시 소자(61)는 트랜지스터(52B)의 제 1 단자에 전기적으로 접속되는 제 1 전극과, 배선(VCOM)에 전기적으로 접속되는 제 2 전극을 포함한다. 배선(VCOM)은 표시 소자(61)에 전류를 공급하기 위한 전위를 공급하는 배선이다.
이에 의하여, 트랜지스터(52B)의 게이트 전극에 공급되는 화상 신호에 따라 표시 소자(61)로부터 방출되는 광의 강도를 제어할 수 있다. 또한 트랜지스터(52C)를 통하여 공급되는 배선(V0)의 기준 전위에 의하여 트랜지스터(52B)의 게이트-소스 간 전위의 편차를 억제할 수 있다.
또한 화소 파라미터의 설정에 사용할 수 있는 전류값을 배선(V0)으로부터 출력할 수 있다. 더 구체적으로는, 배선(V0)은 트랜지스터(52B)에 흐르는 전류 또는 표시 소자(61)에 흐르는 전류를 외부에 출력하기 위한 모니터선으로서 기능할 수 있다. 배선(V0)에 출력된 전류는 소스 폴로어 회로 등에 의하여 전압으로 변환되고, 외부에 출력된다. 또는 A-D 컨버터 등에 의하여 디지털 신호로 변환되고, 기능 회로(40) 등에 출력될 수 있다.
또한 본 발명의 일 형태에서 설명하는 발광 소자란 유기 EL 소자(OLED(Organic Light Emitting Diode)라고도 함) 등의 자발광형 표시 소자를 말한다. 또한 화소 회로에 전기적으로 접속되는 발광 소자는 LED(Light Emitting Diode), 마이크로 LED, QLED(Quantum-dot Light Emitting Diode), 반도체 레이저 등의 자발광형 발광 소자로 할 수 있다.
또한 도 3의 (B)에 일례로서 나타낸 구성에서는, 화소 회로(51)와 구동 회로(30)를 전기적으로 접속하는 배선을 짧게 할 수 있기 때문에, 상기 배선의 배선 저항을 감소시킬 수 있다. 따라서 데이터의 기록을 고속으로 수행할 수 있어, 표시 장치(10)를 고속으로 구동시킬 수 있다. 이에 의하여, 표시 장치(10)에 포함되는 화소 회로(51)의 개수가 많아도 충분한 프레임 기간을 확보할 수 있기 때문에, 표시 장치(10)의 화소 밀도를 높일 수 있다. 또한 표시 장치(10)의 화소 밀도를 높임으로써, 표시 장치(10)에 의하여 표시되는 화상의 정세도를 높일 수 있다. 예를 들어 표시 장치(10)의 화소 밀도는 1000ppi 이상, 5000ppi 이상, 또는 7000ppi 이상으로 할 수 있다. 따라서 표시 장치(10)는 예를 들어 AR 또는 VR용 표시 장치로 할 수 있고, HMD 등 표시부와 사용자 사이의 거리가 가까운 전자 기기에 적합하게 적용할 수 있다.
도 4의 (A)에는 화소 회로(51)와 중첩되도록 배치되는 구동 회로(30)의 예를 나타내었다. 구동 회로(30)로서 소스 드라이버 회로(31), 게이트 드라이버 회로(33)를 나타내었다. 복수의 화소 회로(51)(도시하지 않았음)는 복수의 영역(59)으로 분할된다. 각 영역(59)은 소스 드라이버 회로(31)와 게이트 드라이버 회로(33)에 중첩되는 영역에 제공된다. 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)는 층(20)의 임의의 영역으로 분할되고, 영역(59)에 대응하게 배치될 수 있다.
도 4의 (B)는 영역(59)의 확대도이다. 도 4의 (B)에는 복수의 배선(SL)과 복수의 배선(GL)을 각각 파선으로 나타내었다.
도 4의 (B)에서, 세로 방향으로 연장되는 복수의 배선(SL)은 각각 소스 드라이버 회로(31)에 전기적으로 접속되어 있다. 또한 가로 방향으로 연장되는 복수의 배선(GL)은 각각 게이트 드라이버 회로(33)에 전기적으로 접속되어 있다. 배선(SL) 및 배선(GL)은 각각 복수의 화소 회로(51)에 전기적으로 접속되어 있다.
이와 같이, 화소 회로(51)의 바로 아래에 복수의 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)를 제공함으로써, 배선(SL) 및 배선(GL)의 길이를 매우 짧게 할 수 있다. 그 결과, 배선(SL) 및 배선(GL)의 부하가 감소되기 때문에, 충방전에 걸리는 시간 및 충방전에 필요한 전력을 매우 작게 할 수 있어, 고속 구동을 실현할 수 있다. 또한 영역(59)마다 화상을 재기록할 수 있기 때문에, 화상에 변화가 생긴 부분에서만 데이터를 재기록하고, 화상에 변화가 없는 부분에서는 데이터를 유지할 수 있으므로, 소비 전력을 절감할 수 있다.
또한 화소 회로(51)는 오프 전류가 매우 낮은 OS 트랜지스터로 구성되기 때문에, 화소에 기록된 데이터를 장기간에 걸쳐 유지할 수 있다. 그러므로 표시의 프레임 주파수를 임의로 설정할(가변으로 할) 수 있다. 또한 표시 장치(10)는 영역(59)마다 구동될 수 있기 때문에, 프레임 주파수도 영역(59)마다 설정할 수 있는 경우가 있다.
본 발명의 일 형태의 표시 장치에서는, 화소 회로와 기능 회로가 적층될 수 있기 때문에, 화소 회로 하부에 제공된 기능 회로를 사용하여 불량 화소를 검출할 수 있다. 이 불량 화소의 정보를 사용함으로써, 불량 화소에 기인한 표시 결함을 보정하여, 정상적인 표시를 수행할 수 있다.
이하에서 예시하는 보정 방법의 일부는 표시 장치 외부에 제공된 회로에 의하여 실행되어도 좋다. 또한 보정 방법의 일부는 표시 장치(10)의 기능 회로(40)에 의하여 실행되어도 좋다.
이하에서는, 더 구체적인 보정 방법의 예를 제시한다. 도 5의 (A)는 이하에서 설명하는 보정 방법에 따른 흐름도이다.
먼저, 단계 S1에서 보정 동작을 시작한다.
이어서, 단계 S2에서 화소의 전류를 판독한다. 예를 들어 화소에 전기적으로 접속되는 모니터선에 전류를 출력하도록 각 화소를 구동시킬 수 있다.
전류의 판독 동작은 복수의 영역(59)에서 동시에 수행할 수 있다. 화면이 분할되어 있으면, 모든 화소에서의 전류의 판독 동작을 매우 짧은 시간에 실시할 수 있다.
다음으로, 단계 S3에서, 판독한 전류를 전압으로 변환한다. 이때, 추후의 처리에서 디지털 신호를 사용하는 경우에는, 단계 S3에서 디지털 데이터로 변환할 수 있다. 예를 들어 아날로그-디지털 변환 회로(ADC)를 사용함으로써, 아날로그 데이터를 디지털 데이터로 변환할 수 있다.
이어서, 단계 S4에서, 취득한 데이터를 바탕으로 각 화소의 화소 파라미터를 취득한다. 화소 파라미터로서는 예를 들어 구동 트랜지스터의 문턱 전압 또는 전계 효과 이동도, 발광 소자의 문턱 전압, 소정의 전압에서의 전류값 등이 있다.
그리고 단계 S5에서, 화소 파라미터를 바탕으로 각 화소에 이상이 있는지 여부를 판정한다. 예를 들어 화소 파라미터의 값이 소정의 문턱값을 초과한(또는 소정의 문턱값보다 낮은) 경우에 그 화소를 이상 화소로 인정한다.
이상 화소로서는, 입력된 데이터 전위에 대하여 휘도가 매우 낮은 암점 결함 또는 휘도가 매우 높은 휘점 결함 등이 있다.
단계 S5에서 이상 화소의 어드레스와 결함의 종류를 특정하고 취득할 수 있다.
이어서, 단계 S6에서 보정 처리를 수행한다.
보정 처리의 일례에 대하여 도 5의 (B)를 사용하여 설명한다. 도 5의 (B)에는 화소 회로(51) 및 표시 소자(61)를 포함하는 화소가 3×3으로 배열된 상태를 모식적으로 나타내었다. 여기서, 중앙에 있는 화소가 암점 결함인 화소(151)인 것으로 한다. 도 5의 (B)에는 화소(151)가 소등되고, 그 주위의 화소(150)가 소정의 휘도로 점등된 상태를 모식적으로 나타내었다.
암점 결함이란, 화소에 입력되는 데이터 전위를 높이는 보정을 수행하여도, 화소의 휘도가 정상적인 휘도가 될 전망이 없는 결함을 말한다. 그래서 도 5의 (B)에 나타낸 바와 같이, 암점 결함인 화소(151)의 주위의 화소(150)에 대하여 휘도를 높이는 보정을 수행한다. 이에 의하여, 암점 결함이 발생한 경우에도 정상적인 화상을 표시할 수 있다.
또한 휘점 결함의 경우에는, 주위의 화소의 휘도를 낮춤으로써, 휘점 결함을 눈에 띄지 않게 할 수 있다.
특히 정세도가 높은(예를 들어 1000ppi 이상) 표시 장치의 경우에는, 각 화소를 개별적으로 시인하는 것은 어렵기 때문에, 이러한 주위의 화소로 이상 화소를 보완하는 보정 방법을 사용하는 것은 특히 유효하다.
한편, 암점 결함, 휘점 결함 등의 이상 화소에는 데이터 전위가 입력되지 않도록 보정을 하는 것이 바람직하다.
이와 같이, 각 화소에 대하여 보정 파라미터를 설정할 수 있다. 입력되는 화상 데이터에 보정 파라미터를 적용함으로써, 표시 장치(10)에 최적의 화상을 표시하기 위한 보정 화상 데이터를 생성할 수 있다.
또한 이상 화소 및 이상 화소의 주위의 화소뿐만 아니라, 이상 화소로 판정되지 않은 화소에서도 화소 파라미터에 편차가 존재하기 때문에, 화상을 표시한 경우에 상기 편차에 기인한 색 불균일이 시인되는 경우가 있다. 그래서 이상 화소로 판정되지 않은 화소에 대해서는 화소 파라미터의 편차를 없애도록(평준화하도록) 보정 파라미터를 설정할 수 있다. 예를 들어 일부 또는 모든 화소의 화소 파라미터의 중앙값 또는 평균값 등에 기초한 기준값을 설정하고, 소정의 화소의 화소 파라미터에 대하여 기준값과의 차를 없애기 위한 보정값을 상기 화소의 보정 파라미터로서 설정할 수 있다.
또한 이상 화소의 주위의 화소에 대해서는, 보정 데이터로서, 이상 화소를 보완하기 위한 보정량과, 화소 파라미터의 편차를 없애기 위한 보정량의 양쪽을 고려한 보정 데이터를 설정하는 것이 바람직하다.
다음으로, 단계 S7에서 보정 동작을 종료한다.
이후에서는, 상기 보정 동작에서 취득한 보정 파라미터와, 입력되는 화상 데이터를 바탕으로 화상의 표시를 수행할 수 있다.
또한 보정 동작에는 신경망을 사용하여도 좋다. 상기 신경망은 예를 들어 기계 학습에 의하여 취득된 추론 결과를 바탕으로 보정 파라미터를 결정할 수 있다. 예를 들어 신경망을 사용하여 보정 파라미터를 결정하는 경우, 보정을 위한 자세한 알고리듬을 사용하지 않아도, 이상 화소가 눈에 띄지 않도록 정밀도가 높은 보정을 수행할 수 있다.
여기까지 보정 방법에 대하여 설명하였다.
또한 도 3의 (A) 및 (B)에는 총 3개의 트랜지스터를 포함한 화소 회로(51)를 일례로서 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 이하에서는, 화소 회로(51)에 적용할 수 있는 화소 회로의 구성예 및 구동 방법의 예에 대하여 설명한다.
도 6의 (A)에 나타낸 화소 회로(51A)는 트랜지스터(52A), 트랜지스터(52B), 및 용량 소자(53)를 포함한다. 또한 도 6의 (A)에는 화소 회로(51A)에 접속되는 표시 소자(61)를 나타내었다. 또한 화소 회로(51A)에는 배선(SL), 배선(GL), 배선(ANO), 및 배선(VCOM)이 전기적으로 접속되어 있다.
트랜지스터(52A)는 게이트가 배선(GL)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(SL)에 전기적으로 접속되고, 다른 쪽이 트랜지스터(52B)의 게이트 및 용량 소자(53)의 한쪽 전극에 전기적으로 접속되어 있다. 트랜지스터(52B)는 소스 및 드레인 중 한쪽이 배선(ANO)에 전기적으로 접속되고, 다른 쪽이 표시 소자(61)의 애노드에 전기적으로 접속되어 있다. 용량 소자(53)는 다른 쪽 전극이 표시 소자(61)의 애노드에 전기적으로 접속되어 있다. 표시 소자(61)는 캐소드가 배선(VCOM)에 전기적으로 접속되어 있다.
도 6의 (B)에 나타낸 화소 회로(51B)는 화소 회로(51A)에 트랜지스터(52C)를 추가한 구성을 갖는다. 또한 화소 회로(51B)에는 배선(V0)이 전기적으로 접속되어 있다.
도 6의 (C)에 나타낸 화소 회로(51C)는, 상기 화소 회로(51A)의 트랜지스터(52A) 및 트랜지스터(52B)로서 한 쌍의 게이트가 전기적으로 접속된 트랜지스터를 적용한 경우의 예이다. 또한 도 6의 (D)에 나타낸 화소 회로(51D)는 화소 회로(51B)에 상기 트랜지스터를 적용한 경우의 예이다. 이에 의하여, 트랜지스터에 흐르는 전류를 증대시킬 수 있다. 또한 여기서는 모든 트랜지스터로서 한 쌍의 게이트가 전기적으로 접속된 트랜지스터를 적용하였지만, 이에 한정되지 않는다. 또한 한 쌍의 게이트를 포함하고, 또한 이들이 서로 다른 배선에 전기적으로 접속되는 트랜지스터를 적용하여도 좋다. 예를 들어 한쪽 게이트와 소스가 전기적으로 접속된 트랜지스터를 사용함으로써, 신뢰성을 높일 수 있다.
도 7의 (A)에 나타낸 화소 회로(51E)는 상기 화소 회로(51B)에 트랜지스터(52D)를 추가한 구성을 갖는다. 또한 화소 회로(51E)에는 3개의 게이트선으로서 기능하는 배선(배선(GL1), 배선(GL2), 및 배선(GL3))이 전기적으로 접속되어 있다.
트랜지스터(52D)는 게이트가 배선(GL3)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 트랜지스터(52B)의 게이트에 전기적으로 접속되고, 다른 쪽이 배선(V0)에 전기적으로 접속되어 있다. 또한 트랜지스터(52A)의 게이트가 배선(GL1)에 전기적으로 접속되고, 트랜지스터(52C)의 게이트가 배선(GL2)에 전기적으로 접속되어 있다.
트랜지스터(52C)와 트랜지스터(52D)를 동시에 도통 상태로 함으로써, 트랜지스터(52B)의 소스와 게이트가 같은 전위가 되어, 트랜지스터(52B)를 비도통 상태로 할 수 있다. 이에 의하여, 표시 소자(61)에 흐르는 전류를 강제적으로 차단할 수 있다. 이러한 화소 회로는 표시 기간과 소등 기간을 교대로 제공하는 표시 방법을 사용하는 경우에 적합하다.
도 7의 (B)에 나타낸 화소 회로(51F)는 상기 화소 회로(51E)에 용량 소자(53A)를 추가한 경우의 예이다. 용량 소자(53A)는 저장 커패시터로서 기능한다.
도 7의 (C)에 나타낸 화소 회로(51G) 및 도 7의 (D)에 나타낸 화소 회로(51H)는 각각 상기 화소 회로(51E) 또는 화소 회로(51F)에 한 쌍의 게이트를 포함한 트랜지스터를 적용한 경우의 예이다. 트랜지스터(52A), 트랜지스터(52C), 트랜지스터(52D)로서는 한 쌍의 게이트가 전기적으로 접속된 트랜지스터가 적용되고, 트랜지스터(52B)로서는 한쪽 게이트가 소스에 전기적으로 접속된 트랜지스터가 적용되어 있다.
다음으로, 화소 회로(51E)가 적용된 표시 장치의 구동 방법의 일례에 대하여 설명한다. 또한 화소 회로(51F, 51G, 및 51H)에도 같은 구동 방법을 적용할 수 있다.
도 8에 화소 회로(51E)가 적용된 표시 장치의 구동 방법에 따른 타이밍 차트를 나타내었다. 여기서는, 제 k 행의 게이트선인 배선(GL1[k]), 배선(GL2[k]), 및 배선(GL3[k]), 그리고 제 k+1 행의 게이트선인 배선(GL1[k+1]), 배선(GL2[k+1]), 및 배선(GL3[k+1])의 전위의 추이(推移)를 나타내었다. 또한 도 8에는 소스선으로서 기능하는 배선(SL)에 공급되는 신호의 타이밍을 나타내었다.
여기서는, 하나의 수평 기간을 점등 기간과 소등 기간으로 나누어 표시를 수행하는 구동 방법의 예를 나타내었다. 또한 제 k 행의 수평 기간과 제 k+1 행의 수평 기간은 게이트선의 선택 기간만큼 차이가 있다.
제 k 행의 점등 기간에는, 먼저 배선(GL1[k]) 및 배선(GL2[k])에 하이 레벨 전위가 공급되고, 배선(SL)에 소스 신호가 공급된다. 이에 의하여, 트랜지스터(52A)와 트랜지스터(52C)가 도통 상태가 되어, 배선(SL)으로부터 트랜지스터(52B)의 게이트에 소스 신호에 대응하는 전위가 기록된다. 그 후, 배선(GL1[k]) 및 배선(GL2[k])에 로 레벨 전위가 공급됨으로써, 트랜지스터(52A)와 트랜지스터(52C)가 비도통 상태가 되어, 트랜지스터(52B)의 게이트 전위가 유지된다.
이어서, 제 k+1 행의 점등 기간에서, 상기와 같은 동작에 의하여 데이터가 기록된다.
다음으로, 소등 기간에 대하여 설명한다. 제 k 행의 소등 기간에 배선(GL2[k])과 배선(GL3[k])에 하이 레벨 전위가 공급된다. 이에 의하여, 트랜지스터(52C)와 트랜지스터(52D)가 도통 상태가 되기 때문에, 트랜지스터(52B)의 소스와 게이트에 같은 전위가 공급됨으로써, 트랜지스터(52B)에는 거의 전류가 흐르지 않게 된다. 이에 의하여, 표시 소자(61)가 소등된다. 제 k 행에 위치하는 모든 부화소가 소등된다. 제 k 행의 부화소는 다음 점등 기간까지 소등 상태가 유지된다.
이어서, 제 k+1 행의 소등 기간에서, 상기와 같은 식으로 제 k+1 행의 부화소 모두가 소등 상태가 된다.
이와 같이, 하나의 수평 기간에서 상시 점등하는 것이 아니라, 하나의 수평 기간에 소등 기간을 제공하는 구동 방법을 듀티 구동(duty driving)이라고 부를 수도 있다. 듀티 구동을 사용함으로써, 동영상을 표시하는 경우의 잔상(殘像) 현상을 저감할 수 있기 때문에, 동영상 표시 성능이 높은 표시 장치를 실현할 수 있다. 특히 VR 기기 등에서는, 잔상을 저감함으로써, 소위 VR 멀미를 경감시킬 수 있다.
듀티 구동에서, 하나의 수평 기간에 대한 점등 기간의 비율을 듀티 비율이라고 부를 수 있다. 예를 들어 "듀티 비율이 50%"란, 점등 기간과 소등 기간이 같은 길이임을 의미한다. 또한 듀티 비율은 자유롭게 설정할 수 있고, 예를 들어 0%보다 높고 100% 이하의 범위에서 적절히 조정할 수 있다.
또한 상술한 화소 회로와는 다른 구성에 대하여 도 9의 (A), (B)를 참조하여 설명한다.
도 9의 (A)는 화소 회로에 포함되는 소자 및 발광 소자를 포함하는 화소의 블록도이다. 도 9의 (A)에 나타낸 화소는 스위칭 트랜지스터(Switching Tr), 구동 트랜지스터(Driving Tr), 발광 소자(LED)에 더하여 메모리(Memory)를 포함한다.
메모리에는 데이터(Data_W)가 공급된다. 표시 데이터(Data)에 더하여 데이터(Data_W)가 화소에 공급됨으로써, 발광 소자에 흐르는 전류가 커지므로, 표시 장치는 높은 휘도를 표현할 수 있다.
도 9의 (B)는 화소 회로의 구체적인 회로도이다.
도 9의 (B)에 나타낸 화소 회로(52I)는 트랜지스터(52_w), 트랜지스터(52A), 트랜지스터(52B), 트랜지스터(52C), 용량 소자(53_s), 용량 소자(53_w)를 포함한다. 또한 도 9의 (B)에는 화소 회로(52I)에 접속되는 표시 소자(61)를 나타내었다.
트랜지스터(52_w)의 소스 및 드레인 중 한쪽은 용량 소자(53_w)의 한쪽 전극에 전기적으로 접속된다. 용량 소자(53_w)의 다른 쪽 전극은 트랜지스터(52A)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(52A)의 소스 및 드레인 중 한쪽은 트랜지스터(52B)의 게이트에 전기적으로 접속된다. 트랜지스터(52B)의 게이트는 용량 소자(53_s)의 한쪽 전극에 전기적으로 접속된다. 용량 소자(53_s)의 다른 쪽 전극은 트랜지스터(52B)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(52B)의 소스 및 드레인 중 한쪽은 트랜지스터(52C)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(52C)의 소스 및 드레인 중 한쪽은 표시 소자(61)의 한쪽 전극에 전기적으로 접속된다. 도 9의 (B)에 나타낸 각 트랜지스터는 게이트에 전기적으로 접속된 백 게이트를 포함하지만, 백 게이트의 접속은 이에 한정되지 않는다. 또한 트랜지스터에 백 게이트를 제공하지 않아도 된다.
여기서, 용량 소자(53_w)의 다른 쪽 전극, 트랜지스터(52A)의 소스 및 드레인 중 한쪽, 트랜지스터(52B)의 게이트, 그리고 용량 소자(53_s)의 한쪽 전극이 접속되는 노드를 노드(NM)라고 한다. 또한 용량 소자(53_s)의 다른 쪽 전극, 트랜지스터(52B)의 소스 및 드레인 중 한쪽, 트랜지스터(52C)의 소스 및 드레인 중 한쪽, 그리고 표시 소자(61)의 한쪽 전극이 접속되는 노드를 노드(NA)라고 한다.
트랜지스터(52_w)의 게이트는 배선(GL1)에 전기적으로 접속된다. 트랜지스터(52C)의 게이트는 배선(GL1)에 전기적으로 접속된다. 트랜지스터(52A)의 게이트는 배선(GL2)에 전기적으로 접속된다. 트랜지스터(52_w)의 소스 및 드레인 중 다른 쪽은 배선(SL1)에 전기적으로 접속된다. 트랜지스터(52C)의 소스 및 드레인 중 다른 쪽은 배선(V0)에 전기적으로 접속된다. 트랜지스터(52A)의 소스 및 드레인 중 다른 쪽은 배선(SL2)에 전기적으로 접속된다.
트랜지스터(52B)의 소스 및 드레인 중 다른 쪽은 배선(ANO)에 전기적으로 접속된다. 표시 소자(61)의 다른 쪽 전극은 배선(VCOM)에 전기적으로 접속된다.
배선(GL1) 및 배선(GL2)은 트랜지스터의 동작을 제어하기 위한 신호선으로서의 기능을 가질 수 있다. 배선(SL1)은 화소에 화상 신호를 공급하는 신호선으로서의 기능을 가질 수 있다. 배선(SL2)은 기억 회로(MEM)에 데이터를 기록하기 위한 신호선으로서의 기능을 가질 수 있다. 배선(SL2)은 화소에 보정 신호를 공급하는 신호선으로서의 기능을 가질 수 있다. 배선(V0)은 트랜지스터(52B)의 전기 특성을 취득하기 위한 모니터선으로서의 기능을 갖는다. 또한 배선(V0)으로부터 트랜지스터(52C)를 통하여 용량 소자(53_s)의 다른 쪽 전극에 특정의 전위를 공급함으로써, 화상 신호의 기록을 안정화시킬 수도 있다.
트랜지스터(52A), 트랜지스터(52B), 및 용량 소자(53_w)로 기억 회로(MEM)가 구성된다. 노드(NM)는 기억 노드이고, 트랜지스터(52_w)를 도통 상태로 함으로써, 배선(SL2)에 공급된 신호를 노드(NM)에 기록할 수 있다. 오프 전류가 매우 낮은 OS 트랜지스터를 트랜지스터(52A)로서 사용함으로써, 노드(NM)의 전위를 장시간 유지할 수 있다.
화소에서, 노드(NM)에 기록된 신호는 배선(SL1)으로부터 공급되는 화상 신호와 용량 결합되어, 노드(NA)에 출력될 수 있다. 또한 트랜지스터(52_w)는 화소를 선택하는 기능을 가질 수 있다.
즉 원하는 보정 신호를 노드(NM)에 미리 저장하면, 공급된 화상 신호에 상기 보정 신호를 부가할 수 있다. 이 경우, 도 4의 (A), (B)를 참조하여 설명한 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)를 층(20)의 임의의 영역으로 분할하고, 표시부의 분할된 영역에 대응하게 동작하는 구성과 조합하여 동작시킴으로써, 화상 데이터가 갱신되는 영역에만 보정 신호를 부가하여 동작시킬 수 있다. 그러므로 소비 전력이 절감된 구성으로 할 수 있다. 또한 보정 신호는 전송(傳送) 경로 상의 요소에 의하여 감쇠되는 경우가 있기 때문에, 이 감쇠를 고려하여 생성하는 것이 바람직하다.
화상 신호와 보정 신호를 사용하여 발광 소자를 발광시킴으로써, 발광 디바이스에 흐르는 전류를 크게 할 수 있어, 높은 휘도를 표현할 수 있다. 소스 드라이버 회로의 출력 전압 이상의 전압을 구동 트랜지스터의 게이트 전압으로서 인가할 수 있기 때문에, 소스 드라이버 회로의 소비 전력을 절감할 수 있다. 높은 휘도의 광을 광원에 사용할 수 있기 때문에, 센서의 감도를 높일 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치(10)의 단면 구성예에 대하여 설명한다.
도 10은 표시 장치(10)의 구성예를 나타낸 단면도이다. 표시 장치(10)는 기판(11) 및 기판(12)을 포함하고, 기판(11)과 기판(12)은 실재(712)에 의하여 접합되어 있다.
기판(11)으로서는 단결정 실리콘 기판 등의 단결정 반도체 기판을 사용할 수 있다. 또한 기판(11)으로서 단결정 반도체 기판 이외의 반도체 기판을 사용하여도 좋다.
기판(11) 위에 트랜지스터(441) 및 트랜지스터(601)가 제공된다. 트랜지스터(441) 및 트랜지스터(601)는 실시형태 1에서 설명한 층(20)에 제공되는 트랜지스터(21)로 할 수 있다.
트랜지스터(441)는 게이트 전극으로서의 기능을 갖는 도전체(443)와, 게이트 절연체로서의 기능을 갖는 절연체(445)와, 기판(11)의 일부로 이루어지고, 채널 형성 영역을 포함한 반도체 영역(447), 소스 영역 및 드레인 영역 중 한쪽으로서의 기능을 갖는 저저항 영역(449a), 그리고 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 갖는 저저항 영역(449b)을 포함한다. 트랜지스터(441)는 p채널형이어도 좋고 n채널형이어도 좋다.
트랜지스터(441)는 소자 분리층(403)에 의하여 다른 트랜지스터와 전기적으로 분리된다. 도 10에는 소자 분리층(403)에 의하여 트랜지스터(441)와 트랜지스터(601)가 전기적으로 분리되는 경우를 나타내었다. 소자 분리층(403)은 LOCOS(Local Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법 등을 사용하여 형성할 수 있다.
여기서, 도 10에 나타낸 트랜지스터(441)에서 반도체 영역(447)은 볼록 형상을 갖는다. 또한 반도체 영역(447)의 측면 및 상면을 절연체(445)를 개재(介在)하여 덮도록 도전체(443)가 제공되어 있다. 또한 도 10에서는 도전체(443)가 반도체 영역(447)의 측면을 덮는 상태는 나타내지 않았다. 또한 도전체(443)에는 일함수를 조정하는 재료를 사용할 수 있다.
트랜지스터(441)와 같은 반도체 영역이 볼록 형상을 갖는 트랜지스터는 반도체 기판의 볼록부를 이용하기 때문에, fin형 트랜지스터라고 부를 수 있다. 또한 볼록부의 상부와 접하여, 볼록부를 형성하기 위한 마스크로서의 기능을 갖는 절연체를 포함하여도 좋다. 또한 도 10에는 기판(11)의 일부를 가공하여 볼록부를 형성하는 구성을 나타내었지만, SOI 기판을 가공하여 볼록 형상을 갖는 반도체를 형성하여도 좋다.
또한 도 10에 나타낸 트랜지스터(441)의 구성은 일례이고 그 구성에 한정되지 않고, 회로 구성 또는 회로의 동작 방법 등에 따라 적절한 구성으로 하면 좋다. 예를 들어 트랜지스터(441)는 플레이너형 트랜지스터이어도 좋다.
트랜지스터(601)는 트랜지스터(441)와 같은 구성을 가질 수 있다.
기판(11) 위에는 소자 분리층(403), 그리고 트랜지스터(441) 및 트랜지스터(601) 외에, 절연체(405), 절연체(407), 절연체(409), 및 절연체(411)가 제공된다. 절연체(405) 내, 절연체(407) 내, 절연체(409) 내, 및 절연체(411) 내에 도전체(451)가 매립되어 있다. 여기서, 도전체(451)의 상면의 높이와 절연체(411)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(451) 위 및 절연체(411) 위에 절연체(421) 및 절연체(214)가 제공된다. 절연체(421) 내 및 절연체(214) 내에 도전체(453)가 매립되어 있다. 여기서, 도전체(453)의 상면의 높이와 절연체(214)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(453) 위 및 절연체(214) 위에 절연체(216)가 제공된다. 절연체(216) 내에 도전체(455)가 매립되어 있다. 여기서, 도전체(455)의 상면의 높이와 절연체(216)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(455) 위 및 절연체(216) 위에 절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)가 제공된다. 절연체(222) 내, 절연체(224) 내, 절연체(254) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(305)가 매립되어 있다. 여기서, 도전체(305)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(305) 위 및 절연체(281) 위에 절연체(361)가 제공된다. 절연체(361) 내에 도전체(317) 및 도전체(337)가 매립되어 있다. 여기서, 도전체(337)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(337) 위 및 절연체(361) 위에 절연체(363)가 제공된다. 절연체(363) 내에 도전체(347), 도전체(353), 도전체(355), 및 도전체(357)가 매립되어 있다. 여기서, 도전체(353), 도전체(355), 및 도전체(357)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(353) 위, 도전체(355) 위, 도전체(357) 위, 및 절연체(363) 위에 접속 전극(760)이 제공된다. 또한 접속 전극(760)에 전기적으로 접속되도록 이방성 도전체(780)가 제공되고, 이방성 도전체(780)에 전기적으로 접속되도록 FPC(Flexible Printed Circuit)(716)가 제공된다. FPC(716)에 의하여, 표시 장치(10)의 외부로부터 표시 장치(10)에 각종 신호 등이 공급된다.
도 10에 나타낸 바와 같이, 트랜지스터(441)의 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 갖는 저저항 영역(449b)은 도전체(451), 도전체(453), 도전체(455), 도전체(305), 도전체(317), 도전체(337), 도전체(347), 도전체(353), 도전체(355), 도전체(357), 접속 전극(760), 및 이방성 도전체(780)를 통하여 FPC(716)에 전기적으로 접속된다. 여기서, 도 10에서는 접속 전극(760)과 도전체(347)를 전기적으로 접속하는 기능을 갖는 도전체로서, 도전체(353), 도전체(355), 및 도전체(357)의 3개를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 접속 전극(760)과 도전체(347)를 전기적으로 접속하는 기능을 갖는 도전체는 하나이어도 좋고, 2개이어도 좋고, 4개 이상이어도 좋다. 접속 전극(760)과 도전체(347)를 전기적으로 접속하는 기능을 갖는 도전체를 복수로 제공함으로써, 접촉 저항을 감소시킬 수 있다.
절연체(214) 위에는 트랜지스터(750)가 제공된다. 트랜지스터(750)는 실시형태 1에서 설명한 층(50)에 제공되는 트랜지스터(52)로 할 수 있다. 예를 들어 화소 회로(51)에 제공되는 트랜지스터로 할 수 있다. 트랜지스터(750)로서는 OS 트랜지스터를 적합하게 사용할 수 있다. OS 트랜지스터는 오프 전류가 매우 낮다는 특징을 갖는다. 따라서 화상 데이터 등의 유지 시간을 길게 할 수 있기 때문에, 리프레시 동작의 빈도를 줄일 수 있다. 따라서 표시 장치(10)의 소비 전력을 절감할 수 있다.
절연체(254) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(301a) 및 도전체(301b)가 매립되어 있다. 도전체(301a)는 트랜지스터(750)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 도전체(301b)는 트랜지스터(750)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 여기서, 도전체(301a) 및 도전체(301b)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(361) 내에 도전체(311), 도전체(313), 도전체(331), 용량 소자(790), 도전체(333), 및 도전체(335)가 매립되어 있다. 도전체(311) 및 도전체(313)는 트랜지스터(750)에 전기적으로 접속되고, 배선으로서의 기능을 갖는다. 도전체(333) 및 도전체(335)는 용량 소자(790)에 전기적으로 접속된다. 여기서, 도전체(331), 도전체(333), 및 도전체(335)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(363) 내에 도전체(341), 도전체(343), 및 도전체(351)가 매립되어 있다. 여기서, 도전체(351)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(405), 절연체(407), 절연체(409), 절연체(411), 절연체(421), 절연체(214), 절연체(280), 절연체(274), 절연체(281), 절연체(361), 및 절연체(363)는 층간막으로서의 기능을 갖고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(363)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
도 10에 나타낸 바와 같이, 용량 소자(790)는 하부 전극(321)과 상부 전극(325)을 포함한다. 또한 하부 전극(321)과 상부 전극(325) 사이에는 절연체(323)가 제공된다. 즉 용량 소자(790)는 한 쌍의 전극 사이에 유전체로서 기능하는 절연체(323)가 끼워진 적층형 구조를 갖는다. 또한 도 10에는 절연체(281) 위에 용량 소자(790)를 제공한 예를 나타내었지만, 절연체(281)와는 다른 절연체 위에 용량 소자(790)를 제공하여도 좋다.
도 10에는, 도전체(301a), 도전체(301b), 및 도전체(305)가 동일한 층에 형성된 예를 나타내었다. 또한 도전체(311), 도전체(313), 도전체(317), 및 하부 전극(321)이 동일한 층에 형성된 예를 나타내었다. 또한 도전체(331), 도전체(333), 도전체(335), 및 도전체(337)가 동일한 층에 형성된 예를 나타내었다. 또한 도전체(341), 도전체(343), 및 도전체(347)가 동일한 층에 형성된 예를 나타내었다. 또한 도전체(351), 도전체(353), 도전체(355), 및 도전체(357)가 동일한 층에 형성된 예를 나타내었다. 복수의 도전체를 동일한 층에 형성함으로써, 표시 장치(10)의 제작 공정을 간략화할 수 있기 때문에, 표시 장치(10)의 제조 비용을 절감할 수 있다. 또한 이들은 각각 다른 층에 형성되어도 좋고, 서로 다른 종류의 재료를 포함하여도 좋다.
도 10에 나타낸 표시 장치(10)는 표시 소자(61)를 포함한다. 표시 소자(61)는 도전체(772), EL층(786), 및 도전체(788)를 포함한다. EL층(786)은 유기 화합물 또는 퀀텀닷 등의 무기 화합물을 포함한다.
유기 화합물로서 사용할 수 있는 재료로서는 형광성 재료 또는 인광성 재료 등을 들 수 있다. 또한 퀀텀닷으로서 사용할 수 있는 재료로서는 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어·셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 들 수 있다.
도전체(772)는 도전체(351), 도전체(341), 도전체(331), 도전체(313), 및 도전체(301b)를 통하여 트랜지스터(750)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 도전체(772)는 절연체(363) 위에 형성되고, 화소 전극으로서의 기능을 갖는다.
도전체(772)에는 가시광에 대하여 투과성을 갖는 재료 또는 반사성을 갖는 재료를 사용할 수 있다. 광 투과성 재료로서는 예를 들어 인듐, 아연, 주석 등을 포함한 산화물 재료를 사용하는 것이 좋다. 반사성 재료로서는 예를 들어 알루미늄, 은 등을 포함한 재료를 사용하는 것이 좋다.
도 10에는 나타내지 않았지만, 표시 장치(10)에는 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 제공할 수 있다.
기판(12) 측에는 차광층(738)과, 이와 접하는 절연체(734)가 제공된다. 차광층(738)은 인접한 영역으로부터 방출되는 광을 차단하는 기능을 갖는다. 또는 차광층(738)은 외광이 트랜지스터(750) 등에 도달하는 것을 방지하는 기능을 갖는다.
도 10에 나타낸 표시 장치(10)에서는, 절연체(363) 위에 절연체(730)가 제공된다. 여기서, 절연체(730)는 도전체(772)의 일부를 덮을 수 있다. 또한 표시 소자(61)는 광 투과성 도전체(788)를 포함하기 때문에, 톱 이미션형 발광 소자로 할 수 있다.
또한 차광층(738)은 절연체(730)와 중첩된 영역을 갖도록 제공되어 있다. 또한 차광층(738)은 절연체(734)로 덮여 있다. 또한 표시 소자(61)와 절연체(734) 사이는 밀봉층(732)으로 충전되어 있다.
또한 구조체(778)는 절연체(730)와 EL층(786) 사이에 제공된다. 또한 구조체(778)는 절연체(730)와 절연체(734) 사이에 제공된다.
도 10에 나타낸 표시 장치(10)의 변형예를 도 11에 나타내었다. 도 11에 나타낸 표시 장치(10)는 착색층(736)이 제공되는 점이 도 10에 나타낸 표시 장치(10)와 다르다. 또한 착색층(736)은 표시 소자(61)와 중첩되는 영역을 갖도록 제공되어 있다. 착색층(736)을 제공함으로써, 표시 소자(61)로부터 추출되는 광의 색 순도를 높일 수 있다. 이에 의하여, 표시 장치(10)에 고품질의 화상을 표시할 수 있다. 또한 표시 장치(10)에서, 예를 들어 모든 표시 소자(61)를 백색의 광을 방출하는 발광 소자로 할 수 있기 때문에, EL층(786)을 개별 도포 방식으로 형성하지 않아도 되므로, 표시 장치(10)의 정세도를 높일 수 있다.
표시 소자(61)는 미소 광공진기(마이크로캐비티) 구조를 가질 수 있다. 따라서 착색층을 제공하지 않아도 소정의 색의 광(예를 들어 RGB)을 추출할 수 있으므로, 표시 장치(10)는 컬러 표시를 수행할 수 있다. 착색층을 제공하지 않는 구성으로 함으로써, 착색층에 의한 광의 흡수를 억제할 수 있다. 이 결과, 표시 장치(10)는 고휘도 화상을 표시할 수 있고, 표시 장치(10)의 소비 전력을 절감할 수 있다. 또한 EL층(786)을 화소마다 섬 형상으로 또는 화소 열마다 줄무늬 형상으로 형성하는 경우, 즉 개별 도포 방식으로 형성하는 경우에도, 착색층을 제공하지 않는 구성으로 할 수 있다. 또한 표시 장치(10)의 휘도는 예를 들어 500cd/m2 이상, 바람직하게는 1000cd/m2 이상 10000cd/m2 이하, 더 바람직하게는 2000cd/m2 이상 5000cd/m2 이하로 할 수 있다.
<OS 트랜지스터의 구성예>
도 12의 (A), (B), 및 (C)는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터(750), 그리고 트랜지스터(750) 주변의 상면도 및 단면도이다. 본 발명의 일 형태의 표시 장치에 트랜지스터(750)를 적용할 수 있다.
도 12의 (A)는 트랜지스터(750)의 상면도이다. 또한 도 12의 (B) 및 (C)는 트랜지스터(750)의 단면도이다. 여기서, 도 12의 (B)는 도 12의 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이고, 트랜지스터(750)의 채널 길이 방향의 단면도이기도 하다. 또한 도 12의 (C)는 도 12의 (A)에서 일점쇄선 A3-A4로 나타낸 부분의 단면도이고, 트랜지스터(750)의 채널 폭 방향의 단면도이기도 하다. 또한 도 12의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하였다.
도 12에 나타낸 바와 같이, 트랜지스터(750)는 기판(도시하지 않았음) 위에 배치된 금속 산화물(230a)과, 금속 산화물(230a) 위에 배치된 금속 산화물(230b)과, 금속 산화물(230b) 위에서 서로 이격되어 배치된 도전체(242a) 및 도전체(242b)와, 도전체(242a) 및 도전체(242b) 위에 배치되고 도전체(242a)와 도전체(242b) 사이에 개구가 형성된 절연체(280)와, 개구 내에 배치된 도전체(260)와, 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 도전체(260) 사이에 배치된 절연체(250)와, 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 절연체(250) 사이에 배치된 금속 산화물(230c)을 포함한다. 여기서, 도 12의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면은 절연체(250), 절연체(254), 금속 산화물(230c), 및 절연체(280)의 상면과 실질적으로 일치하는 것이 바람직하다. 또한 이하에서는 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)을 통틀어 금속 산화물(230)이라고 하는 경우가 있다. 또한 도전체(242a) 및 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다.
도 12에 나타낸 트랜지스터(750)에서는, 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 실질적으로 수직인 형상을 갖는다. 또한 도 12에 나타낸 트랜지스터(750)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면과 밑면이 이루는 각을 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 하여도 좋다. 또한 도전체(242a) 및 도전체(242b)에서 대향하는 측면이 복수의 면을 가져도 좋다.
도 12에 나타낸 바와 같이, 절연체(224), 금속 산화물(230a), 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 금속 산화물(230c)과 절연체(280) 사이에 절연체(254)가 배치되는 것이 바람직하다. 여기서, 절연체(254)는 도 12의 (B) 및 (C)에 나타낸 바와 같이, 금속 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(230a) 및 금속 산화물(230b)의 측면, 그리고 절연체(224)의 상면과 접하는 것이 바람직하다.
또한 트랜지스터(750)에서는, 채널이 형성되는 영역(이하, 채널 형성 영역이라고도 함)과 그 근방에서 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 3층이 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 금속 산화물(230b)과 금속 산화물(230c)의 2층 구조, 또는 4층 이상의 적층 구조를 채용하여도 좋다. 또한 트랜지스터(750)에서 도전체(260)는 2층의 적층 구조를 갖지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(260)는 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다. 또한 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 각각이 2층 이상의 적층 구조를 가져도 좋다.
예를 들어 금속 산화물(230c)이 제 1 금속 산화물과, 제 1 금속 산화물 위의 제 2 금속 산화물로 이루어진 적층 구조를 갖는 경우, 제 1 금속 산화물은 금속 산화물(230b)과 같은 조성을 갖고, 제 2 금속 산화물은 금속 산화물(230a)과 같은 조성을 갖는 것이 바람직하다.
여기서, 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(260)는 절연체(280)의 개구, 및 도전체(242a)와 도전체(242b)에 끼워진 영역에 매립되도록 형성된다. 여기서, 도전체(260), 도전체(242a), 및 도전체(242b)의 배치는 절연체(280)의 개구에 대하여 자기 정합(self-aligned)적으로 선택된다. 즉 트랜지스터(750)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치할 수 있다. 따라서 위치를 맞추기 위한 마진을 제공하지 않고 도전체(260)를 형성할 수 있기 때문에, 트랜지스터(750)의 점유 면적을 축소할 수 있다. 이에 의하여, 표시 장치의 정세도를 높일 수 있다. 또한 표시 장치의 베젤을 좁힐 수 있다.
도 12에 나타낸 바와 같이, 도전체(260)는 절연체(250)의 내측에 제공된 도전체(260a)와 도전체(260a)의 내측에 매립되도록 제공된 도전체(260b)를 포함하는 것이 바람직하다.
트랜지스터(750)는 기판(도시하지 않았음) 위에 배치된 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216)와 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)를 포함하는 것이 바람직하다. 절연체(224) 위에 금속 산화물(230a)이 배치되는 것이 바람직하다.
트랜지스터(750) 위에 층간막으로서 기능하는 절연체(274) 및 절연체(281)가 배치되는 것이 바람직하다. 여기서, 절연체(274)는 도전체(260), 절연체(250), 절연체(254), 금속 산화물(230c), 및 절연체(280)의 상면과 접하여 배치되는 것이 바람직하다.
절연체(222), 절연체(254), 및 절연체(274)는 수소(예를 들어 수소 원자, 수소 분자 등) 중 적어도 하나의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(222), 절연체(254), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 수소 투과성이 낮은 것이 바람직하다. 또한 절연체(222) 및 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(222) 및 절연체(254)는 절연체(224), 절연체(250), 및 절연체(280)보다 산소 투과성이 낮은 것이 바람직하다.
여기서, 절연체(224), 금속 산화물(230), 및 절연체(250)는 절연체(254) 및 절연체(274)에 의하여 절연체(280) 및 절연체(281)와 이격되어 있다. 따라서 절연체(224), 금속 산화물(230), 및 절연체(250)에, 절연체(280) 및 절연체(281)에 포함되는 수소 등의 불순물 또는 과잉 산소가 절연체(224), 금속 산화물(230a), 금속 산화물(230b), 및 절연체(250)에 혼입되는 것을 억제할 수 있다.
트랜지스터(750)에 전기적으로 접속되고, 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))가 제공되는 것이 바람직하다. 또한 플러그로서 기능하는 도전체(240)의 측면과 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 즉 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽과 접하여 절연체(241)가 제공된다. 또한 절연체(241)의 측면과 접하여 도전체(240)의 제 1 도전체가 제공되고, 그 내측에 도전체(240)의 제 2 도전체가 제공되는 구성으로 하여도 좋다. 여기서, 도전체(240)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(750)에서는 도전체(240)의 제 1 도전체와 도전체(240)의 제 2 도전체가 적층되어 있지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(240)는 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다. 구조체가 적층 구조를 갖는 경우, 형성 순서대로 서수를 붙여 구별하는 경우가 있다.
트랜지스터(750)에서는, 채널 형성 영역을 포함하는 금속 산화물(230)(금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c))로서, 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 예를 들어 금속 산화물(230)의 채널 형성 영역이 되는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 금속 산화물을 사용하는 것이 바람직하다.
상기 금속 산화물은 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 인듐(In) 및 아연(Zn)을 포함하는 것이 바람직하다. 또한 이들에 더하여 원소 M이 포함되는 것이 바람직하다. 원소 M으로서는 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 주석(Sn), 붕소(B), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 마그네슘(Mg), 및 코발트(Co) 중 하나 이상을 사용할 수 있다. 특히 원소 M은 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 및 주석(Sn) 중 하나 이상으로 하는 것이 바람직하다. 또한 원소 M은 Ga 및 Sn 중 어느 한쪽 또는 양쪽을 포함하는 것이 더 바람직하다.
또한 도 12의 (B)에 나타낸 바와 같이, 금속 산화물(230b)은 도전체(242)와 중첩되지 않은 영역의 막 두께가 도전체(242)와 중첩되는 영역의 막 두께보다 얇아지는 경우가 있다. 이는 도전체(242a) 및 도전체(242b)를 형성할 때, 금속 산화물(230b)의 상면의 일부를 제거함으로써 형성된다. 금속 산화물(230b)의 상면에서는, 도전체(242)가 되는 도전막을 성막하였을 때 상기 도전막과의 계면 근방에 저항이 낮은 영역이 형성되는 경우가 있다. 이와 같이, 금속 산화물(230b)의 상면의 도전체(242a)와 도전체(242b) 사이에 위치하는 저항이 낮은 영역을 제거함으로써, 상기 영역에 채널이 형성되는 것을 방지할 수 있다.
본 발명의 일 형태에 의하여, 크기가 작은 트랜지스터를 포함하므로 정세도가 높은 표시 장치를 제공할 수 있다. 또는 온 전류가 높은 트랜지스터를 포함하므로 휘도가 높은 표시 장치를 제공할 수 있다. 또는 고속으로 동작하는 트랜지스터를 포함하므로 고속으로 동작하는 표시 장치를 제공할 수 있다. 또는 전기 특성이 안정적인 트랜지스터를 포함하므로 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 오프 전류가 낮은 트랜지스터를 포함하므로 소비 전력이 낮은 표시 장치를 제공할 수 있다.
본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터(750)의 자세한 구성에 대하여 설명한다.
도전체(205)는 금속 산화물(230) 및 도전체(260)와 중첩된 영역을 갖도록 배치된다. 또한 도전체(205)는 절연체(216)에 매립되어 제공되는 것이 바람직하다.
도전체(205)는 도전체(205a), 도전체(205b), 및 도전체(205c)를 포함한다. 도전체(205a)는 절연체(216)에 제공된 개구의 밑면 및 측벽과 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서, 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮다. 도전체(205c)는 도전체(205b)의 상면 및 도전체(205a)의 측면과 접하여 제공된다. 여기서, 도전체(205c)의 상면의 높이는 도전체(205a)의 상면의 높이 및 절연체(216)의 상면의 높이와 실질적으로 일치한다. 즉 도전체(205b)는 도전체(205a) 및 도전체(205c)로 감싸인다.
도전체(205a) 및 도전체(205c)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a) 및 도전체(205c)에 수소의 확산을 저감하는 기능을 갖는 도전성 재료를 사용함으로써, 도전체(205b)에 포함되는 수소 등의 불순물이 절연체(224) 등을 통하여 금속 산화물(230)로 확산되는 것을 억제할 수 있다. 또한 도전체(205a) 및 도전체(205c)에 산소의 확산을 억제하는 기능을 갖는 도전성 재료를 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205a)는 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(205a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(205b)에는 텅스텐을 사용하면 좋다.
여기서, 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(750)의 Vth를 제어할 수 있다. 특히, 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(750)의 Vth를 0V보다 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(205)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 저감할 수 있다.
도전체(205)는 금속 산화물(230)에서의 채널 형성 영역보다 크게 제공되는 것이 좋다. 특히 도 12의 (C)에 나타낸 바와 같이, 도전체(205)는 금속 산화물(230)에서 채널 폭 방향과 교차되는 단부보다 외측의 영역으로도 연장되는 것이 바람직하다. 즉 금속 산화물(230)의 채널 폭 방향에서의 측면의 외측에서, 도전체(205)와 도전체(260)는 절연체를 개재하여 중첩되는 것이 바람직하다.
상기 구성을 가짐으로써, 제 1 게이트 전극으로서의 기능을 갖는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 갖는 도전체(205)의 전계로, 금속 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
도 12의 (C)에 나타낸 바와 같이, 도전체(205)는 연장되어 배선으로서도 기능한다. 다만 이 구성에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하여도 좋다.
절연체(214)는 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(750)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(214)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
예를 들어 절연체(214)에는, 산화 알루미늄 또는 질화 실리콘 등을 사용하는 것이 바람직하다. 이에 의하여, 물 또는 수소 등의 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(750) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다.
층간막으로서 기능하는 절연체(216), 절연체(280), 및 절연체(281)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216), 절연체(280), 및 절연체(281)에 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공(空孔)을 갖는 산화 실리콘 등을 적절히 사용하면 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서의 기능을 갖는다.
여기서, 금속 산화물(230)과 접하는 절연체(224)는 가열에 의하여 산소가 이탈되는 것이 바람직하다. 본 명세서에서는, 가열에 의하여 이탈되는 산소를 과잉 산소라고 부르는 경우가 있다. 예를 들어 절연체(224)에는 산화 실리콘 또는 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함한 절연체를 금속 산화물(230)과 접하여 제공함으로써, 금속 산화물(230) 내의 산소 결손을 저감하고 트랜지스터(750)의 신뢰성을 향상시킬 수 있다.
절연체(224)에는, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
도 12의 (C)에 나타낸 바와 같이, 절연체(224)는 절연체(254)와도 중첩되지 않고 금속 산화물(230b)과도 중첩되지 않은 영역의 막 두께가 그 외의 영역의 막 두께보다 얇은 경우가 있다. 절연체(224)에서 절연체(254)와도 중첩되지 않고 금속 산화물(230b)과도 중첩되지 않은 영역은 상기 산소를 충분히 확산시킬 수 있는 막 두께를 갖는 것이 바람직하다.
절연체(222)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(750)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 절연체(222), 절연체(254), 및 절연체(274)로 절연체(224), 금속 산화물(230), 및 절연체(250) 등을 둘러쌈으로써, 외부로부터 물 또는 수소 등의 불순물이 트랜지스터(750)로 침입하는 것을 억제할 수 있다.
또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다. 절연체(222)가 산소 또는 불순물의 확산을 억제하는 기능을 가지면, 금속 산화물(230)에 포함되는 산소가 기판 측으로 확산되는 것을 저감할 수 있기 때문에 바람직하다. 또한 도전체(205)가 절연체(224) 또는 금속 산화물(230)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
절연체(222)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 금속 산화물(230)로부터의 산소의 방출 또는 트랜지스터(750)의 주변부로부터 금속 산화물(230)에 대한 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
절연체(222)에는, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함한 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
또한 절연체(222) 및 절연체(224)는 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어진 적층 구조에 한정되지 않고, 서로 다른 재료로 이루어진 적층 구조로 하여도 좋다. 예를 들어 절연체(222) 아래에 절연체(224)와 같은 절연체를 제공하여도 좋다.
금속 산화물(230)은 금속 산화물(230a)과, 금속 산화물(230a) 위의 금속 산화물(230b)과, 금속 산화물(230b) 위의 금속 산화물(230c)을 포함한다. 금속 산화물(230b) 아래에 금속 산화물(230a)이 있으면, 금속 산화물(230a)보다 아래쪽에 형성된 구조물로부터 금속 산화물(230b)로 불순물이 확산되는 것을 억제할 수 있다. 또한 금속 산화물(230b) 위에 금속 산화물(230c)이 있으면, 금속 산화물(230c)보다 위쪽에 형성된 구조물로부터 금속 산화물(230b)로 불순물이 확산되는 것을 억제할 수 있다.
또한 금속 산화물(230)은 각 금속 원자의 원자수비가 다른 복수의 산화물층의 적층 구조를 갖는 것이 바람직하다. 예를 들어 금속 산화물(230)이 적어도 인듐(In)과 원소 M을 포함하는 경우, 금속 산화물(230a)을 구성하는 모든 원소의 원자수에 대한 금속 산화물(230a)에 포함되는 원소 M의 원자수의 비율이, 금속 산화물(230b)을 구성하는 모든 원소의 원자수에 대한 금속 산화물(230b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(230a)에 포함되는 원소 M의 In에 대한 원자수비가, 금속 산화물(230b)에 포함되는 원소 M의 In에 대한 원자수비보다 높은 것이 바람직하다. 여기서, 금속 산화물(230c)로서는, 금속 산화물(230a) 또는 금속 산화물(230b)로서 사용할 수 있는 금속 산화물을 사용할 수 있다.
금속 산화물(230a) 및 금속 산화물(230c)의 전도대 하단의 에너지가 금속 산화물(230b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한 바꿔 말하면, 금속 산화물(230a) 및 금속 산화물(230c)의 전자 친화력이 금속 산화물(230b)의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 금속 산화물(230c)로서는 금속 산화물(230a)로서 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 구체적으로는, 금속 산화물(230c)을 구성하는 모든 원소의 원자수에 대한 금속 산화물(230c)에 포함되는 원소 M의 원자수의 비율이, 금속 산화물(230b)을 구성하는 모든 원소의 원자수에 대한 금속 산화물(230b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(230c)에 포함되는 원소 M의 In에 대한 원자수비가, 금속 산화물(230b)에 포함되는 원소 M의 In에 대한 원자수비보다 높은 것이 바람직하다.
여기서, 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화되거나 연속 접합한다고 바꿔 말할 수도 있다. 이와 같이 하기 위해서는, 금속 산화물(230a)과 금속 산화물(230b)의 계면 및 금속 산화물(230b)과 금속 산화물(230c)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 금속 산화물(230a)과 금속 산화물(230b), 금속 산화물(230b)과 금속 산화물(230c)이 산소 이외에 공통의 원소를 포함함으로써(주성분으로서 포함함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 금속 산화물(230b)이 In-Ga-Zn 산화물인 경우, 금속 산화물(230a) 및 금속 산화물(230c)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다. 또한 금속 산화물(230c)을 적층 구조로 하여도 좋다. 예를 들어 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 Ga-Zn 산화물의 적층 구조, 또는 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 산화 갈륨의 적층 구조를 사용할 수 있다. 바꿔 말하면, In-Ga-Zn 산화물과 In을 포함하지 않는 산화물의 적층 구조를 금속 산화물(230c)에 사용하여도 좋다.
구체적으로는, 금속 산화물(230a)로서, In:Ga:Zn=1:3:4[원자수비] 또는 1:1:0.5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230b)로서, In:Ga:Zn=4:2:3[원자수비] 또는 3:1:2[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230c)로서, In:Ga:Zn=1:3:4[원자수비], In:Ga:Zn=4:2:3[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230c)을 적층 구조로 하는 경우의 구체적인 예로서는, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:1[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:5[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 산화 갈륨의 적층 구조 등을 들 수 있다.
이때, 캐리어의 주된 경로는 금속 산화물(230b)이다. 금속 산화물(230a), 금속 산화물(230c)을 상술한 구성으로 함으로써, 금속 산화물(230a)과 금속 산화물(230b)의 계면 및 금속 산화물(230b)과 금속 산화물(230c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 따라서 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지므로, 트랜지스터(750)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다. 또한 금속 산화물(230c)을 적층 구조로 한 경우, 상술한 금속 산화물(230b)과 금속 산화물(230c)의 계면에서의 결함 준위 밀도를 낮추는 효과에 더하여, 금속 산화물(230c)에 포함되는 구성 원소가 절연체(250) 측으로 확산되는 것을 억제하는 것이 기대된다. 더 구체적으로는 금속 산화물(230c)을 적층 구조로 하고, In을 포함하지 않는 산화물을 적층 구조의 위쪽에 위치하게 하기 때문에 절연체(250) 측으로 In이 확산되는 것을 억제할 수 있다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 확산된 경우 트랜지스터는 특성 불량을 일으킨다. 따라서 금속 산화물(230c)을 적층 구조로 함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있다.
금속 산화물(230b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 제공된다. 도전체(242)에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
금속 산화물(230)과 접하도록 상기 도전체(242)를 제공함으로써, 도전체(242) 근방에서의 금속 산화물(230)의 산소 농도가 감소되는 경우가 있다. 또한 도전체(242) 근방에서의 금속 산화물(230)에, 도전체(242)에 포함되는 금속과 금속 산화물(230)의 성분을 포함한 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 도전체(242) 근방에서의 금속 산화물(230)의 영역에서 캐리어 밀도가 증가되고, 상기 영역은 저저항 영역이 된다.
여기서, 도전체(242a)와 도전체(242b) 사이의 영역은 절연체(280)의 개구에 중첩하여 형성된다. 이에 의하여, 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 금속 산화물(230c)의 상면과 접하여 배치되는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로 절연체(250) 내의 물 또는 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소의 확산을 억제하는 것이 바람직하다. 이에 의하여, 절연체(250)에서의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 갖는 경우가 있다. 따라서 절연체(250)에 산화 실리콘 또는 산화질화 실리콘 등을 사용하는 경우, 상기 금속 산화물로서는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체가 절연체(250)와 상기 금속 산화물의 적층 구조를 가지면, 열에 대하여 안정적이고, 또한 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지하면서 트랜지스터 동작 시에 인가되는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)를 감소시킬 수 있다.
구체적으로는, 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 특히, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체인 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
도 12에서 도전체(260)는 2층 구조를 갖지만, 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다.
도전체(260a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 상술한 도전체를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조를 가져도 좋다.
도 12의 (A) 및 (C)에 나타낸 바와 같이, 금속 산화물(230b)에서 도전체(242)와 중첩되지 않은 영역, 바꿔 말하면 금속 산화물(230)의 채널 형성 영역에서 금속 산화물(230)의 측면이 도전체(260)로 덮이도록 배치되어 있다. 이에 의하여, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계를 금속 산화물(230)의 측면에 작용시키기 쉬워진다. 따라서 트랜지스터(750)의 온 전류를 높이고 주파수 특성을 향상시킬 수 있다.
절연체(254)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(750)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(254)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한 도 12의 (B) 및 (C)에 나타낸 바와 같이, 절연체(254)는 금속 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(230a) 및 금속 산화물(230b)의 측면, 그리고 절연체(224)의 상면과 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)에 포함되는 수소가 도전체(242a), 도전체(242b), 금속 산화물(230a), 금속 산화물(230b), 및 절연체(224)의 상면 또는 측면으로부터 금속 산화물(230)로 침입하는 것을 억제할 수 있다.
또한 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어 절연체(254)는 절연체(280) 또는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(254)는 스퍼터링법을 사용하여 성막되는 것이 바람직하다. 절연체(254)를, 산소를 포함한 분위기에서 스퍼터링법을 사용하여 성막함으로써, 절연체(224)에서 절연체(254)와 접하는 영역 근방에 산소를 첨가할 수 있다. 이에 의하여, 상기 영역으로부터 절연체(224)를 통하여 금속 산화물(230) 내에 산소를 공급할 수 있다. 여기서 절연체(254)가 위쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(230)로부터 절연체(280)로 확산되는 것을 방지할 수 있다. 또한 절연체(222)가 아래쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(230)로부터 기판 측으로 확산되는 것을 방지할 수 있다. 이러한 식으로, 금속 산화물(230)의 채널 형성 영역에 산소가 공급된다. 이로써, 금속 산화물(230)의 산소 결손이 저감되기 때문에, 트랜지스터가 노멀리 온이 되는 것을 억제할 수 있다.
절연체(254)로서는, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
수소에 대하여 배리어성을 갖는 절연체(254)로 절연체(224), 절연체(250), 및 금속 산화물(230)을 덮음으로써, 절연체(280)는 절연체(254)에 의하여 절연체(224), 금속 산화물(230), 및 절연체(250)와 이격된다. 이에 의하여, 트랜지스터(750)의 외부로부터 수소 등의 불순물이 침입하는 것을 억제할 수 있기 때문에, 트랜지스터(750)에 양호한 전기 특성 및 신뢰성을 부여할 수 있다.
절연체(280)는 절연체(254)를 개재하여 절연체(224), 금속 산화물(230), 및 도전체(242) 위에 제공된다. 예를 들어 절연체(280)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 갖는 산화 실리콘 등을 포함하는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 공공을 갖는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(280) 내의 물 또는 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다. 또한 절연체(280)의 상면은 평탄화되어도 좋다.
절연체(274)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 위쪽으로부터 절연체(280)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(274)로서는, 예를 들어 절연체(214), 절연체(254) 등으로서 사용할 수 있는 절연체를 사용하면 좋다.
절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다.
절연체(281), 절연체(274), 절연체(280), 및 절연체(254)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다. 도전체(240a) 및 도전체(240b)는 도전체(260)를 개재하여 대향하여 제공된다. 또한 도전체(240a) 및 도전체(240b)의 상면의 높이는 절연체(281)의 상면과 동일 평면상에 있어도 좋다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽과 접하여 절연체(241a)가 제공되고, 그 측면과 접하여 도전체(240a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(240a)가 도전체(242a)와 접한다. 마찬가지로, 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽과 접하여 절연체(241b)가 제공되고, 그 측면과 접하여 도전체(240b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(240b)가 도전체(242b)와 접한다.
도전체(240a) 및 도전체(240b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(240a) 및 도전체(240b)는 적층 구조를 가져도 좋다.
도전체(240)를 적층 구조로 하는 경우, 금속 산화물(230a), 금속 산화물(230b), 도전체(242), 절연체(254), 절연체(280), 절연체(274), 절연체(281)와 접하는 도전체로서는 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 갖는 상술한 도전체를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료는 단층 또는 적층으로 사용하여도 좋다. 상기 도전성 재료를 사용함으로써, 절연체(280)에 첨가된 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 억제할 수 있다. 또한 절연체(281)보다 위층으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 금속 산화물(230)에 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서는, 예를 들어 절연체(254) 등으로서 사용할 수 있는 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(254)와 접하여 제공되기 때문에, 절연체(280) 등으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 금속 산화물(230)에 혼입되는 것을 억제할 수 있다. 또한 절연체(280)에 포함되는 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 억제할 수 있다.
도시하지 않았지만, 도전체(240a)의 상면 및 도전체(240b)의 상면과 접하여 배선으로서 기능하는 도전체를 배치하여도 좋다. 배선으로서 기능하는 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성되어도 좋다.
<트랜지스터의 구성 재료>
트랜지스터에 사용할 수 있는 구성 재료에 대하여 설명한다.
[기판]
트랜지스터를 형성하는 기판으로서는 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄 등으로 이루어진 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어진 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 갖는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 포함한 기판, 금속의 산화물을 포함한 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
[절연체]
절연체로서는, 절연성을 갖는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 또는 실리콘 및 하프늄을 포함한 질화물 등이 있다.
비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘, 또는 수지 등이 있다.
산화물 반도체를 사용한 트랜지스터는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체(절연체(214), 절연체(222), 절연체(254), 및 절연체(274) 등)로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로서는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 갖는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화산화 실리콘, 또는 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
게이트 절연체로서 기능하는 절연체는, 가열에 의하여 이탈되는 산소를 포함한 영역을 갖는 절연체인 것이 바람직하다. 예를 들어 가열에 의하여 이탈되는 산소를 포함한 영역을 갖는 산화 실리콘 또는 산화질화 실리콘이 금속 산화물(230)과 접하는 구조로 함으로써, 금속 산화물(230)에 포함되는 산소 결손을 보상할 수 있다.
[도전체]
도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다.
상기 재료로 형성되는 도전체를 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 금속 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전체에, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
<산화물 반도체에서의 결정 구조의 분류>
산화물 반도체에서의 결정 구조의 분류에 대하여 도 13의 (A)를 사용하여 설명한다. 도 13의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga과, Zn을 포함한 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 13의 (A)에 나타낸 바와 같이, 산화물 반도체는 "Amorphous(무정형)"와, "Crystalline(결정성)"과, "Crystal(결정)"로 크게 분류된다. 또한 "Amorphous"에는 completely amorphous가 포함된다. 또한 "Crystalline"에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다. 또한 "Crystalline"의 분류에서 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 "Crystal"에는 single crystal 및 poly crystal이 포함된다.
또한 도 13의 (A)에 나타낸 굵은 테두리 내의 구조는 "Amorphous(무정형)"와 "Crystal(결정)"의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 "Amorphous(무정형)", 또는 "Crystal(결정)"과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, "Crystalline"으로 분류되는 CAAC-IGZO막을 GIXD(Grazing-Incidence XRD) 측정하여 얻어지는 XRD 스펙트럼을 도 13의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이하에서는, 도 13의 (B)에 나타낸 GIXD 측정에 의하여 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 나타낸다. 또한 도 13의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 13의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 13의 (B)에서, 가로축은 2θ[deg.]를 나타내고, 세로축은 강도(Intensity)[a.u.]를 나타낸다. 도 13의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 13의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도가 검출된 각도를 축으로 좌우 비대칭이다.
막 또는 기판의 결정 구조는, 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 13의 (C)에 나타내었다. 도 13의 (C)는 기판에 대하여 전자선을 평행하게 입사시키는 NBED에 의하여 관찰되는 회절 패턴을 나타낸 것이다. 또한 도 13의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자 회절이 수행된다.
도 13의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
[산화물 반도체의 구조]
또한 산화물 반도체는 결정 구조에 주목한 경우, 도 13의 (A)와는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 갖고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 갖는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 갖고, 상기 영역은 변형을 갖는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 갖고, a-b면 방향으로는 명확한 배향을 갖지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역은 각각 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등 중에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함한 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 포함한 층(이하, (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 갖는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
예를 들어 CAAC-OS막의 전자 회절 패턴에서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 갖는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 것이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 더 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입 또는 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물 또는 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 포함한 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함한 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 바꿔 말하면, nc-OS는 미소한 결정을 갖는다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 갖는다. 즉 a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS보다 막 내의 수소 농도가 높다.
[산화물 반도체의 구성]
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리되어 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하, 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 갖는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 높은 영역이다. 또한 제 2 영역은 [Ga]이 CAC-OS막의 조성에서의 [Ga]보다 높은 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 높고, [Ga]이 제 2 영역에서의 [Ga]보다 낮은 영역이다. 또한 제 2 영역은 [Ga]이 제 1 영역에서의 [Ga]보다 높고, [In]이 제 1 영역에서의 [In]보다 낮은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등을 주성분으로서 포함한다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등을 주성분으로서 포함한다. 즉 상기 제 1 영역은 In을 주성분으로서 포함하는 영역이라고 할 수 있다. 또한 상기 제 2 영역은 Ga을 주성분으로서 포함하는 영역이라고 할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로서 포함하는 영역(제 1 영역)과 Ga을 주성분으로서 포함하는 영역(제 2 영역)이 편재되고 혼합된 구조를 갖는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 갖고, 재료의 다른 일부에서는 절연성의 기능을 갖고, 재료의 전체에서는 반도체로서의 기능을 갖는다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 갖고, 각각이 다른 특성을 갖는다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
<산화물 반도체를 포함하는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1Х1017cm-3 이하, 바람직하게는 1Х1015cm-3 이하, 더 바람직하게는 1Х1013cm-3 이하, 더욱 바람직하게는 1Х1011cm-3 이하, 더욱더 바람직하게는 1Х1010cm-3 미만이고, 1Х10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 감소시키는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 감소시키기 위해서는, 근접한 막 내의 불순물 농도도 감소시키는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘 또는 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘 또는 탄소의 농도(SIMS에 의하여 얻어지는 농도)를 2Х1018atoms/cm3 이하, 바람직하게는 2Х1017atoms/cm3 이하로 한다.
산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1Х1018atoms/cm3 이하, 바람직하게는 2Х1016atoms/cm3 이하로 한다.
산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체로서 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5Х1019atoms/cm3 미만, 바람직하게는 5Х1018atoms/cm3 이하, 더 바람직하게는 1Х1018atoms/cm3 이하, 더욱 바람직하게는 5Х1017atoms/cm3 이하로 한다.
산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1Х1020atoms/cm3 미만, 바람직하게는 1Х1019atoms/cm3 미만, 더 바람직하게는 5Х1018atoms/cm3 미만, 더욱 바람직하게는 1Х1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
<표시 소자(61)의 구성예>
표시 소자(61)에 포함되는 EL층(786)은 도 14의 (A)에 나타낸 바와 같이, 층(4420), 발광층(4411), 층(4430) 등의 복수의 층으로 구성할 수 있다. 층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함한 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함한 층(전자 수송층) 등을 포함할 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 포함한다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함한 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함한 층(정공 수송층)을 포함할 수 있다.
한 쌍의 전극 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 포함한 구성은 단일의 발광 유닛으로서 기능할 수 있고, 본 명세서에서는 도 14의 (A)의 구성을 싱글 구조라고 부른다.
또한 도 14의 (B)는 도 14의 (A)에 나타낸 표시 소자(61)에 포함되는 EL층(786)의 변형예이다. 구체적으로는, 도 14의 (B)에 나타낸 표시 소자(61)는 도전체(772) 위의 층(4430-1)과, 층(4430-1) 위의 층(4430-2)과, 층(4430-2) 위의 발광층(4411)과, 발광층(4411) 위의 층(4420-1)과, 층(4420-1) 위의 층(4420-2)과, 층(4420-2) 위의 도전체(788)를 포함한다. 예를 들어 도전체(772)를 양극으로 하고, 도전체(788)를 음극으로 한 경우, 층(4430-1)이 정공 주입층으로서 기능하고, 층(4430-2)이 정공 수송층으로서 기능하고, 층(4420-1)이 전자 수송층으로서 기능하고, 층(4420-2)이 전자 주입층으로서 기능한다. 또는 도전체(772)를 음극으로 하고, 도전체(788)를 양극으로 한 경우에는, 층(4430-1)이 전자 주입층으로서 기능하고, 층(4430-2)이 전자 수송층으로서 기능하고, 층(4420-1)이 정공 수송층으로서 기능하고, 층(4420-2)이 정공 주입층으로서 기능한다. 이러한 층 구조로 함으로써, 발광층(4411)에 캐리어가 효율적으로 주입되어, 발광층(4411) 내에서의 캐리어의 재결합의 효율을 높일 수 있다.
또한 도 14의 (C)에 나타낸 바와 같이, 층(4420)과 층(4430) 사이에 복수의 발광층(발광층(4411, 4412, 4413))이 제공된 구성도 싱글 구조의 베리에이션이다.
또한 도 14의 (D)에 나타낸 바와 같이, 복수의 발광 유닛(EL층(786a, 786b))이 중간층(전하 발생층)(4440)을 사이에 두고 직렬로 접속된 구성을 본 명세서에서는 탠덤 구조라고 부른다. 또한 본 명세서 등에서는, 도 14의 (D)에 나타낸 구성을 탠덤 구조라고 부르지만, 이에 한정되지 않고, 예를 들어 탠덤 구조를 스택 구조라고 불러도 좋다. 또한 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 소자로 할 수 있다.
또한 도 14의 (C) 및 (D)에서도, 도 14의 (B)에 나타낸 바와 같이, 층(4420)과 층(4430)은 2층 이상의 층으로 이루어지는 적층 구조를 가져도 좋다.
표시 소자(61)의 발광색은 EL층(786)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 표시 소자(61)가 마이크로캐비티 구조를 가짐으로써, 색 순도를 더 높일 수 있다.
백색의 광을 방출하는 발광 소자는 발광층에 2종류 이상의 발광 물질을 포함하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 보색의 광을 방출하도록 2개 이상의 발광 물질을 각각 선택하면 좋다.
발광층은 R(적색), G(녹색), B(청색), Y(황색), O(주황색) 등의 광을 방출하는 발광 물질을 2개 이상 포함하는 것이 바람직하다. 또는 발광층은 2개 이상의 발광 물질을 포함하고, 각각의 발광 물질의 발광은 R, G, B 중 2개 이상의 색의 스펙트럼 성분을 포함하는 것이 바람직하다.
<표시 소자(61)의 형성 방법>
이하에서는, 표시 소자(61)의 형성 방법에 대하여 설명한다.
도 15의 (A)는 표시 소자(61)에 적용할 수 있는 표시 소자(61_R, 61_G, 61_B)의 상면 개략도이다. 표시 소자(61_R)는 적색을 나타내는 발광 소자이고, 표시 소자(61_G)는 녹색을 나타내는 발광 소자이고, 표시 소자(61_B)는 청색을 나타내는 발광 소자이다. 도 15의 (A)에서는, 각 발광 소자를 쉽게 구별하기 위하여, 각 발광 소자의 발광 영역 내에 R, G, B의 부호를 붙였다. 또한 도 15의 (A)에 나타낸 구성을 SBS(Side By Side) 구조라고 불러도 좋다. 또한 도 15의 (A)에서는 적색(R), 녹색(G), 및 청색(B)의 3개의 색을 갖는 구성을 예시하였지만, 이에 한정되지 않는다. 예를 들어 4개 이상의 색을 갖는 구성으로 하여도 좋다.
표시 소자(61_R, 61_G, 61_B)는 각각 매트릭스상으로 배열되어 있다. 도 15의 (A)에는, 동일한 색의 발광 소자가 한 방향으로 배열되는, 소위 스트라이프 배열을 나타내었다. 또한 발광 소자의 배열 방법은 이에 한정되지 않고, 델타 배열, 지그재그 배열 등의 배열 방법을 적용하여도 좋고, 펜타일 배열을 사용할 수도 있다.
표시 소자(61_R, 61_G, 61_B)로서는, OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode) 등의 유기 EL 디바이스를 사용하는 것이 바람직하다. EL 소자에 포함되는 발광 물질로서는, 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 무기 화합물(퀀텀닷 재료 등), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료) 등을 들 수 있다.
도 15의 (B)는 도 15의 (A)에서의 일점쇄선 A1-A2를 따라 취한 단면 개략도이다.
도 15의 (B)에는 표시 소자(61_R, 61_G, 61_B)의 단면을 나타내었다. 표시 소자(61_R, 61_G, 61_B)는 각각 기판(751) 위에 제공되고, 화소 전극으로서 기능하는 도전체(772) 및 공통 전극으로서 기능하는 도전체(788)를 포함한다.
표시 소자(61_R)는 도전체(772)와 도전체(788) 사이에 EL층(786R)을 포함한다. EL층(786R)은 적어도 적색의 파장 대역에 피크를 갖는 광을 방출하는 발광성 유기 화합물을 포함한다. 표시 소자(61_G)에 포함되는 EL층(786G)은 적어도 녹색의 파장 대역에 피크를 갖는 광을 방출하는 발광성 유기 화합물을 포함한다. 표시 소자(61_B)에 포함되는 EL층(786B)은 적어도 청색의 파장 대역에 피크를 갖는 광을 방출하는 발광성 유기 화합물을 포함한다.
EL층(786R), EL층(786G), 및 EL층(786B)은 각각 발광성 유기 화합물을 포함한 층(발광층)에 더하여, 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 포함하여도 좋다.
도전체(772)는 각 발광 소자에 제공되어 있다. 또한 도전체(788)는 각 발광 소자에 공통되는 하나의 연속된 층으로서 제공되어 있다. 도전체(772) 및 공통 전극으로서 기능하는 도전체(788) 중 어느 한쪽에 가시광에 대하여 투과성을 갖는 도전막을 사용하고, 다른 쪽에 반사성을 갖는 도전막을 사용한다. 도전체(772)에 광 투과성을 부여하고, 도전체(788)에 반사성을 부여함으로써, 하면 방출형(보텀 이미션(bottom-emission)형)의 표시 장치로 할 수 있고, 반대로 도전체(772)에 반사성을 부여하고, 도전체(788)에 광 투과성을 부여함으로써, 상면 방출형(톱 이미션(top-emission)형)의 표시 장치로 할 수 있다. 또한 도전체(772)와 도전체(788)의 양쪽에 광 투과성을 부여함으로써, 양면 방출형(듀얼 이미션(dual-emission)형)의 표시 장치로 할 수도 있다.
도전체(772)의 단부를 덮어 절연층(755)이 제공되어 있다. 절연층(755)의 단부는 테이퍼 형상을 갖는 것이 바람직하다.
EL층(786R), EL층(786G), 및 EL층(786B)은 각각 도전체(772)의 상면과 접하는 영역과 절연층(755)의 표면과 접하는 영역을 갖는다. 또한 EL층(786R), EL층(786G), 및 EL층(786B)의 단부는 절연층(755) 위에 위치한다.
도 15의 (B)에 나타낸 바와 같이, 서로 다른 색의 발광 소자 사이에서 2개의 EL층 사이에 간격이 제공되어 있다. 이와 같이, EL층(786R), EL층(786G), 및 EL층(786B)은 서로 접하지 않도록 제공되는 것이 바람직하다. 이에 의하여, 인접한 2개의 EL층을 통하여 전류가 흘러 의도하지 않은 발광이 발생하는 것(크로스토크라고도 함)을 적합하게 방지할 수 있다. 그러므로 콘트라스트를 높일 수 있어, 표시 품질이 높은 표시 장치를 실현할 수 있다.
EL층(786R), EL층(786G), 및 EL층(786B)은 메탈 마스크 등의 섀도 마스크를 사용한 진공 증착법 등에 의하여 따로따로 형성할 수 있다. 또는 포토리소그래피법에 의하여 이들을 따로따로 형성하여도 좋다. 포토리소그래피법을 사용함으로써, 메탈 마스크를 사용한 경우에는 실현하기 어려운, 정세도가 높은 표시 장치를 실현할 수 있다.
또한 도전체(788) 위에는 표시 소자(61_R, 61_G, 61_B)를 덮어 보호층(756)이 제공되어 있다. 보호층(756)은 위쪽으로부터 각 발광 소자로 물 등의 불순물이 확산되는 것을 방지하는 기능을 갖는다.
보호층(756)은 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조를 가질 수 있다. 무기 절연막으로서는, 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막 등의 산화물막 또는 질화물막이 있다. 또는 보호층(756)에 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물 등의 반도체 재료를 사용하여도 좋다. 또한 보호층(756)은 ALD법, CVD법, 및 스퍼터링법을 사용하여 형성하면 좋다. 또한 무기 절연막을 포함하는 보호층(756)의 구성에 대하여 예시하였지만, 이에 한정되지 않는다. 예를 들어 보호층(756)은 무기 절연막과 유기 절연막의 적층 구조를 가져도 좋다.
도 15의 (C)에는 상기와는 다른 예를 나타내었다.
도 15의 (C)에서는, 백색의 광을 방출하는 표시 소자(61_W)가 제공되어 있다. 표시 소자(61_W)는 도전체(772)와 도전체(788) 사이에 백색의 광을 방출하는 EL층(786W)을 포함한다.
EL층(786W)은 예를 들어 보색의 광을 방출하도록 각각 선택된 2개 이상의 발광층이 적층된 구성을 가질 수 있다. 또한 발광층 사이에 전하 발생층을 끼운 적층형 EL층, 소위 탠덤 구조를 갖는 EL층을 사용하여도 좋다. 또한 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 소자로 할 수 있다.
도 15의 (C)에는 나란히 배치된 3개의 표시 소자(61_W)를 나타내었다. 왼쪽의 표시 소자(61_W)의 상부에는 착색층(757R)이 제공되어 있다. 착색층(757R)은 적색의 광을 투과시키는 대역 필터로서 기능한다. 마찬가지로, 중앙의 표시 소자(61_W)의 상부에는 녹색의 광을 투과시키는 착색층(757G)이 제공되고, 오른쪽의 표시 소자(61_W)의 상부에는 청색의 광을 투과시키는 착색층(757B)이 제공되어 있다. 이에 의하여, 표시 장치는 컬러 화상을 표시할 수 있다.
여기서, 인접한 2개의 표시 소자(61_W) 사이에서, EL층(786W)과 도전체(788)는 각각 분리되어 있다. 이에 의하여, 인접한 2개의 표시 소자(61_W) 사이에서 EL층(786W)을 통하여 전류가 흘러 의도하지 않은 발광이 발생하는 것을 적합하게 방지할 수 있다. 특히, EL층(786W)으로서 2개의 발광층 사이에 전하 발생층이 제공되는 적층형 EL 소자를 사용한 경우에는, 정세도가 높을수록, 즉 인접 화소 사이의 거리가 작을수록 크로스토크의 영향이 현저해져, 콘트라스트가 저하되는 등의 문제가 있다. 그러므로 이러한 구성으로 함으로써, 정세도와 콘트라스트가 모두 높은 표시 장치를 실현할 수 있다.
EL층(786W)과 도전체(788)의 분리는 포토리소그래피법에 의하여 수행하는 것이 바람직하다. 이에 의하여, 발광 소자 사이의 간격을 좁힐 수 있기 때문에, 예를 들어 메탈 마스크 등의 섀도 마스크를 사용한 경우에 비하여 개구율이 더 높은 표시 장치를 실현할 수 있다.
또한 보텀 이미션형 발광 소자의 경우에는, 도전체(772)와 기판(751) 사이에 착색층을 제공하면 좋다.
도 15의 (D)에는 상기와는 다른 예를 나타내었다. 구체적으로는, 도 15의 (D)에서는, 표시 소자(61_R), 표시 소자(61_G), 및 표시 소자(61_B) 사이에 절연층(755)이 제공되어 있지 않다. 이 구성으로 함으로써, 개구율이 높은 표시 장치로 할 수 있다. 또한 보호층(756)이 표시 소자(61_R), 표시 소자(61_G), 및 표시 소자(61_B)의 측면을 덮는다. 이 구성으로 함으로써, 표시 소자(61_R), 표시 소자(61_G), 및 표시 소자(61_B)의 측면으로부터 들어갈 수 있는 불순물(대표적으로는 물 등)을 억제할 수 있다. 또한 도 15의 (D)에 나타낸 구성에서는, 도전체(772), EL층(786R), 및 도전체(788)의 상면 형상이 실질적으로 일치한다. 이러한 구조는 도전체(772), EL층(786R), 및 도전체(788)를 형성한 다음, 레지스트 마스크 등을 사용하여 일괄적으로 가공함으로써 형성할 수 있다. 이러한 공정은 도전체(788)를 마스크로서 사용하여 EL층(786R) 및 도전체(753)를 가공하기 때문에, 셀프 얼라이먼트 패터닝(self-alignment patterning)이라고 부를 수도 있다. 또한 여기서는 표시 소자(61_R)에 대하여 설명하였지만, 표시 소자(61_G) 및 표시 소자(61_B)도 같은 구성을 가질 수 있다.
또한 도 15의 (D)에서는, 보호층(756) 위에 보호층(758)이 더 제공되어 있다. 예를 들어 피복성이 높은 막을 성막할 수 있는 장치(대표적으로는 ALD 장치 등)를 사용하여 보호층(756)을 형성하고, 보호층(756)보다 피복성이 낮은 막을 성막할 수 있는 장치(대표적으로는 스퍼터링 장치 등)를 사용하여 보호층(758)을 형성함으로써, 보호층(756)과 보호층(758) 사이에 공극(759)을 제공할 수 있다. 또한 바꿔 말하면, 공극(759)은 표시 소자(61_R)와 표시 소자(61_G) 사이 및 표시 소자(61_G)와 표시 소자(61_B) 사이에 위치한다.
또한 공극(759)은 예를 들어 공기, 질소, 산소, 이산화 탄소, 및 18족 원소(대표적으로는, 헬륨, 네온, 아르곤, 제논, 크립톤 등) 중에서 선택되는 어느 하나 또는 복수를 포함한다. 또한 공극(759)에는 예를 들어 보호층(758) 성막 시에 사용되는 기체가 포함되는 경우가 있다. 예를 들어 스퍼터링법에 의하여 보호층(758)을 성막하는 경우, 공극(759)에는 상기 18족 원소 중 어느 하나 또는 복수가 포함되는 경우가 있다. 또한 공극(759)에 기체가 포함되는 경우, 가스 크로마토그래피법 등에 의하여 기체의 동정(同定) 등을 수행할 수 있다. 또는 스퍼터링법에 의하여 보호층(758)을 성막하는 경우에는, 보호층(758)의 막 내에도 스퍼터링 시에 사용된 가스가 포함되는 경우가 있다. 이 경우, 에너지 분산형 X선 분석(EDX 분석) 등에 의하여 보호층(758)을 해석하였을 때, 아르곤 등의 원소가 검출되는 경우가 있다.
또한 공극(759)의 굴절률이 보호층(756)의 굴절률보다 낮은 경우, 표시 소자(61_R), 표시 소자(61_G), 또는 표시 소자(61_B)로부터 방출되는 광이 보호층(756)과 공극(759)의 계면에서 반사된다. 이에 의하여, 표시 소자(61_R), 표시 소자(61_G), 또는 표시 소자(61_B)로부터 방출되는 광이 인접한 화소에 입사하는 것을 억제할 수 있다. 이에 의하여, 서로 다른 색의 광이 혼합되는 것을 억제할 수 있기 때문에, 표시 장치의 화질을 높일 수 있다.
또한 도 15의 (D)에 나타낸 구성의 경우, 표시 소자(61_R)와 표시 소자(61_G) 사이의 영역 또는 표시 소자(61_G)와 표시 소자(61_B) 사이의 영역(이하에서는, 단순히 발광 소자 사이의 거리라고 함)을 좁게 할 수 있다. 구체적으로는, 발광 소자 사이의 거리를 1μm 이하, 바람직하게는 500nm 이하, 더 바람직하게는 200nm 이하, 100nm 이하, 90nm 이하, 70nm 이하, 50nm 이하, 30nm 이하, 20nm 이하, 15nm 이하, 또는 10nm로 할 수 있다. 바꿔 말하면, 표시 소자(61_R)의 측면과 표시 소자(61_G)의 측면 사이의 간격 또는 표시 소자(61_G)의 측면과 표시 소자(61_B)의 측면 사이의 간격이 1μm 이하, 바람직하게는 0.5μm(500nm) 이하, 더 바람직하게는 100nm 이하인 영역을 갖는다.
또한 예를 들어 공극(759)이 공기를 포함하는 경우, 도 15의 (D)에 나타낸 구성을 에어 아이솔레이션 구조라고 부를 수 있다. 에어 아이솔레이션 구조를 가짐으로써, 발광 소자 사이에서 소자를 분리하면서, 각 발광 소자로부터 방출되는 광의 혼색 또는 크로스토크 등을 억제할 수 있다.
도 16의 (A)에는 상기와는 다른 예를 나타내었다. 구체적으로는, 도 16의 (A)에 나타낸 구성은 도 15의 (D)와 기판(751)의 구성이 다르다. 기판(751)은 표시 소자(61_R), 표시 소자(61_G), 및 표시 소자(61_B)를 가공할 때 상면의 일부가 연삭되어 오목부를 갖는다. 또한 상기 오목부에는 보호층(756)이 형성된다. 바꿔 말하면, 단면에서 보았을 때, 보호층(756)의 하면이 도전체(772)의 하면보다 아래에 위치하는 영역이 제공된다. 상기 영역을 가짐으로써, 아래쪽으로부터 표시 소자(61_R), 표시 소자(61_G), 및 표시 소자(61_B)에 불순물(대표적으로는, 물 등)이 들어가는 것을 적합하게 억제할 수 있다. 또한 상기 오목부는 표시 소자(61_R), 표시 소자(61_G), 및 표시 소자(61_B)의 가공 시에 각 발광 소자의 측면에 부착될 수 있는 불순물(잔류물이라고도 함)을 웨트 에칭 등에 의하여 제거할 때 형성될 수 있다. 상기 잔류물을 제거한 후, 각 발광 소자의 측면을 보호층(756)으로 덮음으로써, 신뢰성이 높은 표시 장치로 할 수 있다.
또한 도 16의 (B)에는 상기와는 다른 예를 나타내었다. 구체적으로는, 도 16의 (B)에 나타낸 구성은 도 16의 (A)에 나타낸 구성에 더하여 절연층(776)과 마이크로렌즈 어레이(777)를 포함한다. 절연층(776)은 접착층으로서의 기능을 갖는다. 또한 절연층(776)의 굴절률이 마이크로렌즈 어레이(777)의 굴절률보다 낮은 경우, 마이크로렌즈 어레이(777)는 표시 소자(61_R), 표시 소자(61_G), 및 표시 소자(61_B)로부터 방출되는 광을 모을 수 있다. 이에 의하여, 표시 장치의 광 추출 효율을 높일 수 있다. 특히 사용자가 표시 장치의 정면으로부터 표시면을 보는 경우에 밝은 화상을 시인할 수 있어 적합하다. 또한 절연층(776)에는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
<표시 장치(10)의 제작 가능 개수>
기판(11)으로서 12인치의 Si 웨이퍼를 사용한 경우에 하나의 기판으로부터 제작될 수 있는 표시 장치의 개수를 추정하였다. 표 1에 추정에 사용한 사양을 나타낸다. 또한 화소 크기로 규정되는 영역(2.64Х7.92μm) 사이의 거리는 화소를 RGB 스트라이프로 배치한 경우 0.55μm로 추정된다.
[표 1]
도 17의 (A)는 12인치의 Si 웨이퍼인 기판(100A)에서 제작될 수 있는 표시 장치(10A)의 레이아웃 도면이다. 하나의 12인치 Si 웨이퍼 기판으로부터 72개의 표시 장치(10A)를 제작할 수 있다.
또한 도 17의 (A)는 직사각형이며 5인치의 Si 웨이퍼인 기판(100B)에서 제작될 수 있는 표시 장치(10)의 레이아웃 도면이다. 5인치의 Si 웨이퍼인 기판(100B)으로부터 2개의 표시 장치(10)를 제작할 수 있다.
도 17의 (B)는 5인치의 Si 웨이퍼인 기판(100B)에서 제작되는 표시 장치(10)의 레이아웃을 설명하는 도면이다. 도 17의 (B)에 나타낸 바와 같이, 화면 크기에 대응하는 영역(102)은 종횡비가 4:3이고 1.5인치이다. 또한 영역(102)의 상하에는 FPC에 접속되는 단자부(106A, 106B)가 제공된다. 또한 도 17의 (B)에서는 표시 장치(10)의 각 소자를 밀봉하기 위한 폭(마진)이 제공되어 있으며, 화살표(103)가 7mm이고 화살표(104)가 6mm이며, 단자부(106A, 106B)의 폭을 나타내는 화살표(105)가 6.6mm이다.
본 실시형태에 기재된 구성은 다른 실시형태 등에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있는 전자 기기에 대하여 설명한다.
본 발명의 일 형태에 따른 표시 장치는 휴대용 전자 기기, 장착형 전자 기기(웨어러블 기기), 및 전자책 단말기 등에 적합하게 사용할 수 있다. 또한 VR(Virtual Reality) 기기, AR(Augmented Reality) 기기 등에도 적합하게 사용할 수 있다.
도 18의 (A)는 헤드 마운트 디스플레이(8200)의 외관을 나타낸 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 케이블(8205) 등을 포함한다. 또한 장착부(8201)에는 배터리(8206)가 내장되어 있다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 포함하고, 수신한 화상 데이터 등에 대응하는 화상을 표시부(8204)에 표시시킬 수 있다. 또한 본체(8203)에 제공된 카메라로 사용자의 안구 또는 눈꺼풀의 움직임을 포착하고, 그 정보를 바탕으로 사용자의 시선의 좌표를 산출함으로써, 사용자의 시선을 입력 수단으로서 사용할 수 있다.
장착부(8201)에는 사용자와 접촉하는 위치에 복수의 전극이 제공되어도 좋다. 본체(8203)는 사용자의 안구의 움직임에 따라 전극에 흐르는 전류를 검지하여 사용자의 시선을 인식하는 기능을 가져도 좋다. 또한 상기 전극에 흐르는 전류를 검지하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 포함하여도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능을 가져도 좋다. 또한 사용자의 머리의 움직임 등을 검출하여, 표시부(8204)에 표시하는 화상을 그 움직임에 따라 변화시켜도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 이에 의하여, 헤드 마운트 디스플레이(8200)의 소비 전력을 절감할 수 있기 때문에, 헤드 마운트 디스플레이(8200)를 장기간 연속적으로 사용할 수 있다. 또한 헤드 마운트 디스플레이(8200)의 소비 전력을 절감함으로써 배터리(8206)를 소형화 및 경량화할 수 있기 때문에, 헤드 마운트 디스플레이(8200)를 소형화 및 경량화할 수 있다. 이에 의하여, 헤드 마운트 디스플레이(8200)의 사용자의 부담을 경감하여 상기 사용자가 피로를 덜 느끼게 할 수 있다.
도 18의 (B), (C), 및 (D)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301)과, 표시부(8302)와, 밴드상의 고정구(8304)와, 한 쌍의 렌즈(8305)를 포함한다. 또한 하우징(8301)에는 배터리(8306)가 내장되어 있고, 배터리(8306)로부터 표시부(8302) 등에 전력을 공급할 수 있다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)는 만곡되어 배치되는 것이 적합하다. 표시부(8302)가 만곡되어 배치되면, 사용자는 높은 현장감을 느낄 수 있다. 또한 본 실시형태에서는, 하나의 표시부(8302)를 제공하는 구성에 대하여 예시하였지만, 이에 한정되지 않고, 예를 들어 2개의 표시부(8302)를 제공하는 구성으로 하여도 좋다. 이 경우, 사용자의 각 눈에 하나씩 표시부를 배치하면, 시차를 사용한 3차원 표시 등을 수행할 수도 있다.
또한 표시부(8302)에 상기 표시 장치를 적용할 수 있다. 이에 의하여, 헤드 마운트 디스플레이(8300)의 소비 전력을 절감할 수 있기 때문에, 헤드 마운트 디스플레이(8300)를 장기간 연속적으로 사용할 수 있다. 또한 헤드 마운트 디스플레이(8300)의 소비 전력을 절감함으로써 배터리(8306)를 소형화 및 경량화할 수 있기 때문에, 헤드 마운트 디스플레이(8300)를 소형화 및 경량화할 수 있다. 이에 의하여, 헤드 마운트 디스플레이(8300)의 사용자의 부담을 경감하여 상기 사용자가 피로를 덜 느끼게 할 수 있다.
다음으로, 도 18의 (A) 내지 (D)에 나타낸 전자 기기와는 다른 전자 기기의 일례를 도 19의 (A) 및 (B)에 나타내었다.
도 19의 (A) 및 (B)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 것), 및 배터리(9009) 등을 포함한다.
도 19의 (A) 및 (B)에 나타낸 전자 기기는 다양한 기능을 갖는다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터를 송신 또는 수신하는 기능, 기록 매체에 저장되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한 도 19의 (A) 및 (B)에 나타낸 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고 다양한 기능을 가질 수 있다. 또한 도 19의 (A) 및 (B)에는 나타내지 않았지만, 전자 기기는 복수의 표시부를 포함하여도 좋다. 또한 상기 전자 기기는 카메라 등이 제공되고, 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 19의 (A) 및 (B)에 나타낸 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.
도 19의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 전화기, 수첩, 및 정보 열람 장치 등 중에서 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는, 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)는 문자 또는 화상을 그 복수의 면에 표시할 수 있다. 예를 들어 3개의 조작 버튼(9050)(조작 아이콘 또는 단순히 아이콘이라고도 함)을 표시부(9001)의 한 면에 표시할 수 있다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 또한 정보(9051)의 일례로서는 전자 메일, SNS(social networking service), 또는 전화 등의 착신을 알리는 표시, 전자 메일 또는 SNS 등의 제목, 전자 메일 또는 SNS 등의 송신자명, 일시, 시각, 배터리 잔량, 또는 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에 정보(9051) 대신에 조작 버튼(9050) 등을 표시하여도 좋다.
휴대 정보 단말기(9101)에 상기 표시 장치를 적용할 수 있다. 이에 의하여, 휴대 정보 단말기(9101)의 소비 전력을 절감할 수 있기 때문에, 휴대 정보 단말기(9101)를 장기간 연속적으로 사용할 수 있다. 또한 휴대 정보 단말기(9101)의 소비 전력을 절감함으로써 배터리(9009)를 소형화 및 경량화할 수 있기 때문에, 휴대 정보 단말기(9101)를 소형화 및 경량화할 수 있다. 이에 의하여, 휴대 정보 단말기(9101)의 휴대성을 높일 수 있다.
도 19의 (B)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 도 19의 (B)에는 시각(9251), 조작 버튼(9252)(조작 아이콘 또는 단순히 아이콘이라고도 함), 및 콘텐츠(9253)를 표시부(9001)에 표시하는 예를 나타내었다. 콘텐츠(9253)는 예를 들어 동영상으로 할 수 있다.
또한 휴대 정보 단말기(9200)는 통신 규격에 따른 근거리 무선 통신을 실행할 수 있다. 예를 들어 무선 통신이 가능한 헤드셋과 상호 통신함으로써 핸즈프리 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)를 포함하고, 커넥터를 통하여 다른 정보 단말기와 직접 데이터를 송수신할 수 있다. 또한 접속 단자(9006)를 통하여 충전을 수행할 수도 있다. 또한 충전 동작은 접속 단자(9006)를 통하지 않고, 무선 급전에 의하여 수행하여도 좋다.
휴대 정보 단말기(9200)에 상기 표시 장치를 적용할 수 있다. 이에 의하여, 휴대 정보 단말기(9200)의 소비 전력을 절감할 수 있기 때문에, 휴대 정보 단말기(9200)를 장기간 연속적으로 사용할 수 있다. 또한 휴대 정보 단말기(9200)의 소비 전력을 절감함으로써 배터리(9009)를 소형화 및 경량화할 수 있기 때문에, 휴대 정보 단말기(9200)를 소형화 및 경량화할 수 있다. 이에 의하여, 휴대 정보 단말기(9200)의 휴대성을 높일 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
<본 명세서 등의 기재에 관한 부기>
상기 실시형태 및 실시형태에서의 각 구성의 설명에 대하여 이하에서 부기한다.
각 실시형태에 기재된 구성은, 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 적절히 조합할 수 있다.
또한 어떤 하나의 실시형태에서 설명하는 내용(일부 내용이어도 좋음)은, 그 실시형태에서 설명하는 다른 내용(일부 내용이어도 좋음) 및/또는 하나 또는 복수의 다른 실시형태에서 설명하는 내용(일부 내용이어도 좋음)에 대하여 적용, 조합, 또는 치환 등을 할 수 있다.
또한 실시형태에서 설명하는 내용이란, 각 실시형태에서 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 말한다.
또한 어떤 하나의 실시형태에서 제시하는 도면(일부이어도 좋음)은, 그 도면의 다른 부분, 그 실시형태에서 제시하는 다른 도면(일부이어도 좋음), 및/또는 하나 또는 복수의 다른 실시형태에서 제시하는 도면(일부이어도 좋음)과 조합함으로써, 더 많은 도면을 구성할 수 있다.
또한 본 명세서 등에 있어서, 블록도에서는 구성 요소를 기능마다 분류하고 서로 독립된 블록으로서 나타내었다. 그러나 실제의 회로 등에서는 구성 요소를 기능마다 분류하기가 어렵고, 하나의 회로에 복수의 기능이 관련되는 경우 또는 복수의 회로에 하나의 기능이 관련되는 경우가 있을 수 있다. 그러므로 블록도의 블록은 명세서에서 설명한 구성 요소에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한 도면에서, 크기, 층의 두께, 또는 영역은 설명의 편의상 임의의 크기로 나타내었다. 따라서 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 명확성을 기하기 위하여 모식적으로 나타낸 것이며, 도면에 나타난 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈로 인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
본 명세서 등에서 트랜지스터의 접속 관계를 설명하는 경우, "소스 및 드레인 중 한쪽"(또는 제 1 전극 또는 제 1 단자), "소스 및 드레인 중 다른 쪽"(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 이는, 트랜지스터의 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문이다. 또한 트랜지스터의 소스와 드레인이라는 호칭은, 소스(드레인) 단자 또는 소스(드레인) 전극 등, 상황에 따라 적절히 바꿔 말할 수 있다.
또한 본 명세서 등에서 "전극" 또는 "배선"이라는 용어는, 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극" 또는 "배선"이라는 용어는, 복수의 "전극" 및 "배선"이 일체가 되어 형성되어 있는 경우 등도 포함한다.
또한 본 명세서 등에서 전압과 전위는 적절히 바꿔 말할 수 있다. 전압은 기준이 되는 전위로부터의 전위차를 말하고, 예를 들어 기준이 되는 전위가 그라운드 전압(접지 전압)인 경우, 전압을 전위라고 바꿔 말할 수 있다. 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위에 따라서는 배선 등에 인가되는 전위를 변화시키는 경우가 있다.
또한 본 명세서 등에서 "막", "층" 등의 어구는, 경우에 따라 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 스위치란, 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 갖는 것을 말한다. 또는 스위치란, 전류를 흘리는 경로를 선택하고 전환하는 기능을 갖는 것을 말한다.
본 명세서 등에서 채널 길이란, 예를 들어 트랜지스터의 상면도에서 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트가 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인 사이의 거리를 말한다.
본 명세서 등에서 채널 폭이란, 예를 들어 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인이 대향하는 부분의 길이를 말한다.
본 명세서 등에서 "A와 B가 접속되어 있다"에는, A와 B가 직접 접속되어 있는 경우 외에, 전기적으로 접속되어 있는 경우가 포함되는 것으로 한다. 여기서, "A와 B가 전기적으로 접속되어 있다"란, A와 B 사이에 어떠한 전기적 작용을 갖는 대상물이 존재할 때, A와 B 사이에서 전기 신호의 수수가 가능한 경우를 말한다.
또한 본 명세서 등에서, 각 색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))의 발광층을 따로따로 형성하거나 개별 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. 또한 본 명세서 등에서, 백색의 광을 방출할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한 백색 발광 디바이스는 착색층(예를 들어 컬러 필터)과 조합함으로써, 풀 컬러 표시의 발광 디바이스로 할 수 있다.
또한 발광 디바이스는 싱글 구조와 탠덤 구조로 크게 나눌 수 있다. 싱글 구조를 갖는 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 포함하고, 상기 발광 유닛은 하나 이상의 발광층을 포함하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 보색의 광을 방출하도록 2개 이상의 발광층을 각각 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색으로 함으로써, 발광 디바이스 전체로서 백색의 광을 방출하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 포함한 발광 디바이스의 경우도 마찬가지이다.
탠덤 구조를 갖는 디바이스는 한 쌍의 전극 사이에 2개 이상의 복수의 발광 유닛을 포함하고, 각 발광 유닛은 하나 이상의 발광층을 포함하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 복수의 발광 유닛의 발광층으로부터의 광을 조합하여 백색 발광이 얻어지는 구성으로 하면 좋다. 또한 백색 발광이 얻어지는 구성은 상술한 싱글 구조의 구성과 같다. 또한 탠덤 구조를 갖는 디바이스에서, 복수의 발광 유닛들 사이에는 전하 발생층 등의 중간층을 제공하는 것이 바람직하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와 SBS 구조를 갖는 발광 디바이스를 비교한 경우, SBS 구조를 갖는 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮게 할 수 있다. 소비 전력을 낮게 억제하려고 하는 경우에는, SBS 구조를 갖는 발광 디바이스를 사용하는 것이 바람직하다. 한편, 백색 발광 디바이스는 제조 공정이 SBS 구조를 갖는 발광 디바이스보다 간단하기 때문에, 제조 비용을 낮게 하거나 제조 수율을 높일 수 있기 때문에 바람직하다.
10: 표시 장치, 11: 기판, 12: 기판, 13: 표시부, 14: 단자부, 20: 층, 21: 트랜지스터, 22: 채널 형성 영역, 30: 구동 회로, 40: 기능 회로, 50: 층, 51: 화소 회로, 52: 트랜지스터, 54: 채널 형성 영역, 60: 층, 61: 표시 소자

Claims (7)

  1. 표시 장치로서,
    제 1 층, 제 2 층, 및 제 3 층을 포함하고,
    상기 제 1 층, 상기 제 2 층, 및 상기 제 3 층은 각각 다른 층에 제공되고,
    상기 제 1 층은 구동 회로와 기능 회로를 포함하고,
    상기 제 2 층은 화소 회로를 포함하고,
    상기 제 3 층은 표시 소자를 포함하고,
    상기 화소 회로는 상기 표시 소자의 발광을 제어하는 기능을 갖고,
    상기 구동 회로는 상기 화소 회로를 제어하는 기능을 갖고,
    상기 기능 회로는 상기 구동 회로를 제어하는 기능을 갖는, 표시 장치.
  2. 표시 장치로서,
    제 1 층, 제 2 층, 및 제 3 층을 포함하고,
    상기 제 1 층, 상기 제 2 층, 및 상기 제 3 층은 각각 다른 층에 제공되고,
    상기 제 1 층은 구동 회로와 기능 회로를 포함하고,
    상기 제 2 층은 화소 회로를 포함하고,
    상기 제 3 층은 표시 소자를 포함하고,
    상기 제 1 층은 채널 형성 영역에 실리콘을 포함한 반도체층을 포함하는 제 1 트랜지스터를 포함하고,
    상기 제 2 층은 채널 형성 영역에 금속 산화물을 포함한 반도체층을 포함하는 제 2 트랜지스터를 포함하고,
    상기 화소 회로는 상기 표시 소자의 발광을 제어하는 기능을 갖고,
    상기 구동 회로는 상기 화소 회로를 제어하는 기능을 갖고,
    상기 기능 회로는 상기 구동 회로를 제어하는 기능을 갖는, 표시 장치.
  3. 제 2 항에 있어서,
    상기 금속 산화물은 In과, 원소 M(M은 Al, Ga, Y, 또는 Sn)과, Zn을 포함하는, 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시 소자는 유기 EL 소자를 포함하고,
    상기 유기 EL 소자는 포토리소그래피법에 의하여 가공된 표시 소자인, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 구동 회로는 게이트 드라이버 회로와 소스 드라이버 회로를 포함하는, 표시 장치.
  6. 제 5 항에 있어서,
    상기 화소 회로는 복수의 영역으로 분할되어 제공되고,
    상기 복수의 영역 중 하나는 상기 소스 드라이버 회로와 상기 게이트 드라이버 회로를 포함하고,
    상기 소스 드라이버 회로에는 복수의 소스선이 전기적으로 접속되고,
    상기 게이트 드라이버 회로에는 복수의 게이트선이 전기적으로 접속되는, 표시 장치.
  7. 전자 기기로서,
    제 1 항 내지 제 6 항 중 어느 한 항에 기재된 표시 장치와,
    고정구와, 한 쌍의 렌즈와, 배터리를 포함하는, 전자 기기.
KR1020237023554A 2021-01-14 2022-01-06 표시 장치 및 전자 기기 KR20230128297A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-004390 2021-01-14
JP2021004390 2021-01-14
PCT/IB2022/050076 WO2022153146A1 (ja) 2021-01-14 2022-01-06 表示装置および電子機器

Publications (1)

Publication Number Publication Date
KR20230128297A true KR20230128297A (ko) 2023-09-04

Family

ID=82448217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237023554A KR20230128297A (ko) 2021-01-14 2022-01-06 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20240057382A1 (ko)
JP (1) JPWO2022153146A1 (ko)
KR (1) KR20230128297A (ko)
CN (1) CN116745836A (ko)
WO (1) WO2022153146A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220278A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003140571A (ja) * 2001-10-30 2003-05-16 Horon Kk ドットマトリックス表示装置
JP2007003699A (ja) * 2005-06-22 2007-01-11 Fuji Xerox Co Ltd 画像表示装置
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20180030325A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시장치
JP7308655B2 (ja) * 2018-07-13 2023-07-14 株式会社半導体エネルギー研究所 表示装置、及び電子機器
CN210926018U (zh) * 2019-09-20 2020-07-03 北京小米移动软件有限公司 显示面板、显示屏及电子设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220278A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Also Published As

Publication number Publication date
US20240057382A1 (en) 2024-02-15
JPWO2022153146A1 (ko) 2022-07-21
WO2022153146A1 (ja) 2022-07-21
CN116745836A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
CN111052396B (zh) 半导体装置及显示装置
KR20230128008A (ko) 표시 시스템
US11790817B2 (en) Method for operating display device
US20230197004A1 (en) Display apparatus and electronic device
US20230410738A1 (en) Display device and display correction system
WO2022118151A1 (ja) 表示システム、及び電子機器
KR20230131200A (ko) 표시 장치
KR20220158772A (ko) 표시 장치 및 전자 기기
KR20230128297A (ko) 표시 장치 및 전자 기기
WO2022167890A1 (ja) 電子装置
WO2022172124A1 (ja) 表示装置、電子機器
WO2022162497A1 (ja) 半導体装置および電子機器
US20230409264A1 (en) Method for operating display system
WO2022200937A1 (ja) 表示装置、及び電子機器
US20240179946A1 (en) Semiconductor device
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023037203A1 (ja) 半導体装置
KR20230171959A (ko) 표시 장치, 및 표시 장치의 제작 방법
CN116783639A (zh) 显示装置、电子设备
KR20230168207A (ko) 표시 장치
KR20240095433A (ko) 표시 장치 및 전자 기기
KR20230174233A (ko) 표시 장치
KR20240027016A (ko) 반도체 장치 및 반도체 장치의 구동 방법
CN116547737A (zh) 显示系统及电子设备
CN116830183A (zh) 显示装置及显示校正系统