WO2019220278A1 - 表示装置、及び電子機器 - Google Patents

表示装置、及び電子機器 Download PDF

Info

Publication number
WO2019220278A1
WO2019220278A1 PCT/IB2019/053804 IB2019053804W WO2019220278A1 WO 2019220278 A1 WO2019220278 A1 WO 2019220278A1 IB 2019053804 W IB2019053804 W IB 2019053804W WO 2019220278 A1 WO2019220278 A1 WO 2019220278A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
transistor
conductor
metal oxide
driver circuit
Prior art date
Application number
PCT/IB2019/053804
Other languages
English (en)
French (fr)
Inventor
池田隆之
小林英智
宍戸英明
木村清貴
中川貴史
根井孝征
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2020519208A priority Critical patent/JP7247176B2/ja
Priority to CN201980031507.4A priority patent/CN112119446A/zh
Priority to US17/055,285 priority patent/US11423844B2/en
Priority to KR1020207032669A priority patent/KR20210007989A/ko
Publication of WO2019220278A1 publication Critical patent/WO2019220278A1/ja
Priority to US17/887,708 priority patent/US11798491B2/en
Priority to JP2023041148A priority patent/JP2023080094A/ja
Priority to US18/380,221 priority patent/US20240062724A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • One embodiment of the present invention relates to a display device, an operation method thereof, and an electronic device.
  • One embodiment of the present invention relates to a method for manufacturing a display device.
  • One embodiment of the present invention relates to a transistor and a method for manufacturing the transistor.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input / output devices, and driving methods thereof , Or a method for producing them, can be mentioned as an example.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • an oxide semiconductor using a metal oxide As a semiconductor material applicable to a transistor, an oxide semiconductor using a metal oxide has attracted attention.
  • a plurality of oxide semiconductor layers are stacked, and among the plurality of oxide semiconductor layers, the oxide semiconductor layer serving as a channel contains indium and gallium, and the proportion of indium is the proportion of gallium.
  • a semiconductor device is disclosed in which the field effect mobility (which may be simply referred to as mobility or ⁇ FE) is increased by increasing the field effect mobility.
  • the metal oxide that can be used for the semiconductor layer can be formed by a sputtering method or the like, it can be used for a semiconductor layer of a transistor included in a large display device.
  • a transistor using a metal oxide has higher field-effect mobility than that in the case of using amorphous silicon; therefore, a highly functional display device provided with a driver circuit can be realized.
  • wearable display devices and stationary display devices are becoming popular as display devices for augmented reality (AR) or virtual reality (VR).
  • Examples of the wearable display device include a head-mounted display (HMD: Head Mounted Display) and a glasses-type display device.
  • HMD Head Mounted Display
  • HUD Head-Up Display
  • an electronic viewfinder is used as a viewfinder provided in a digital camera or the like that is an electronic apparatus having an imaging device and used to check an image to be captured before imaging.
  • the electronic viewfinder is provided with a display unit, and an image obtained by the imaging device can be displayed on the display unit as an image.
  • Patent Document 2 discloses an electronic viewfinder that can obtain a favorable diopter state from the image center to the image periphery.
  • a display device such as a head-mounted display (HMD) where the display surface is close to the user
  • the user can easily see the pixels and feel the graininess strongly, so that the AR and VR are immersive and realistic. May fade.
  • the electronic viewfinder is provided with an eyepiece as in the optical viewfinder, and an image displayed on the display unit of the electronic viewfinder is visually recognized by bringing the user's eyes closer to the eyepiece. For this reason, the distance between the display unit of the electronic viewfinder and the user is reduced. Thereby, since the user can easily visually recognize the pixels provided in the display unit, the graininess may be felt strongly.
  • a display device including fine pixels so that the user cannot visually recognize the pixels is desired.
  • the pixel density is preferably 1000 ppi or more, more preferably 5000 ppi or more, and still more preferably 10,000 ppi.
  • an image with a resolution of 4K (pixel number: 3840 ⁇ 2160), 5K (pixel number: 5120 ⁇ 2880), or higher can be displayed.
  • An object of one embodiment of the present invention is to provide a display device with a large number of pixels. Another object of one embodiment of the present invention is to provide a display device with high definition. Another object of one embodiment of the present invention is to provide a display device capable of displaying a high-resolution image. Another object of one embodiment of the present invention is to provide a display device capable of displaying a high-quality image. Another object of one embodiment of the present invention is to provide a display device capable of displaying an image with high presence. Another object of one embodiment of the present invention is to provide a display device capable of displaying a high-luminance image. Another object of one embodiment of the present invention is to provide a display device with a high dynamic range.
  • Another object of one embodiment of the present invention is to provide a display device with a narrow frame. Another object of one embodiment of the present invention is to provide a small display device. Another object of one embodiment of the present invention is to provide a display device that operates at high speed. Another object of one embodiment of the present invention is to provide a display device with low power consumption. Another object of one embodiment of the present invention is to provide a low-cost display device. Another object of one embodiment of the present invention is to provide a display device with high reliability. Another object of one embodiment of the present invention is to provide a novel display device. Another object of one embodiment of the present invention is to provide a novel method for operating a display device. Another object of one embodiment of the present invention is to provide a novel electronic device.
  • One embodiment of the present invention is a display device in which a first layer and a second layer are stacked, and the first layer includes a gate driver circuit and a source driver circuit.
  • the second layer includes a display portion.
  • the display portion includes pixels arranged in a matrix.
  • the gate driver circuit and the source driver circuit have regions overlapping with the pixels.
  • a display device having a region overlapping with a source driver circuit.
  • the display device includes a DA conversion circuit
  • the DA conversion circuit includes a potential generation circuit and a pass transistor logic circuit
  • the potential generation circuit is provided outside the source driver circuit.
  • the pass transistor logic circuit is provided in the source driver circuit
  • the potential generation circuit has a function of generating a plurality of potentials having different sizes
  • the pass transistor logic circuit receives the image data, and the image data Based on the digital value, any one of the potentials generated by the potential generation circuit may be output.
  • the pixel includes a transistor including a metal oxide in a channel formation region, and the metal oxide includes an element M (M is Al, Ga, Y, or Sn) and Zn. May be.
  • Another embodiment of the present invention is a display device in which a first layer and a second layer are stacked, and the first layer includes a gate driver circuit and a first source driver.
  • a circuit, a second source driver circuit, a third source driver circuit, a fourth source driver circuit, and a fifth source driver circuit, and the second layer includes: a first display portion; , A second display unit, a third display unit, a fourth display unit, and a fifth display unit, and in the first display unit, the first pixels are arranged in a matrix.
  • the second pixels are arranged in a matrix
  • the third pixels are arranged in a matrix
  • a fourth pixel is arranged.
  • Pixels are arranged in a matrix
  • the fifth display portion includes a fifth pixel arranged in a matrix, a gate driver circuit, and a first driver
  • the source driver circuit has a region overlapping with the first pixel
  • the second source driver circuit has a region overlapping with the second pixel
  • the third source driver circuit has a region overlapping with the third pixel.
  • the fourth source driver circuit includes a region overlapping with the fourth pixel
  • the fifth source driver circuit includes a region overlapping with the fifth pixel
  • the gate driver circuit includes the first source A display device having a region overlapping with a driver circuit.
  • the display device includes a DA conversion circuit
  • the DA conversion circuit includes a potential generation circuit, a first pass transistor logic circuit, a second pass transistor logic circuit, and a third pass transistor.
  • a logic circuit, a fourth pass transistor logic circuit, and a fifth pass transistor logic circuit, and the potential generation circuit is provided outside the first to fifth source driver circuits, and the first pass
  • the transistor logic circuit is provided in the first source driver circuit
  • the second pass transistor logic circuit is provided in the second source driver circuit
  • the third pass transistor logic circuit is provided in the third source driver circuit.
  • the fourth pass transistor logic circuit is provided in the fourth source driver circuit
  • the fifth pass transistor logic circuit is provided.
  • the logic circuit is provided in the fifth source driver circuit, the potential generation circuit has a function of generating a plurality of potentials having different sizes, and the first to fifth pass transistor logic circuits receive image data. It may have a function of receiving and outputting one of the potentials generated by the potential generation circuit based on the digital value of the image data.
  • each of the first to fifth pixels includes a transistor including a metal oxide in a channel formation region, and the metal oxide includes an element M (M is Al, Ga, Y, or Sn); Zn may be included.
  • one embodiment of the present invention is a display device in which a first layer and a second layer are stacked, and the first layer includes a gate driver circuit, a source driver circuit,
  • the second layer has a display portion, pixels are arranged in a matrix in the display portion, the gate driver circuit and the source driver circuit have a region overlapping with the pixel, and the gate driver circuit Has a region overlapping with the source driver circuit, the source driver circuit is electrically connected to the pixel via the first data line, and the source driver circuit is electrically connected to the pixel via the second data line.
  • the source driver circuit has a function of generating a first image signal and supplying the first image signal to the pixel through the first data line.
  • the source driver circuit generates a second image signal. Supplying to the pixel via the second data line Has, the pixel is a display device including an image corresponding to the first image signal, and an image corresponding to the second image signal, a function of displaying an image obtained by superposing.
  • the display device includes a DA conversion circuit
  • the DA conversion circuit includes a potential generation circuit and a pass transistor logic circuit
  • the potential generation circuit is provided outside the source driver circuit.
  • the pass transistor logic circuit is provided in the source driver circuit
  • the potential generation circuit has a function of generating a plurality of potentials having different sizes
  • the pass transistor logic circuit receives the image data, and the image data Based on the digital value, any one of the potentials generated by the potential generation circuit may be output.
  • the pixel may include a display element, and the display element may be a light emitting element.
  • an organic EL element may be sufficient as a display element.
  • the organic EL element may have a tandem structure.
  • the pixel includes a display element, a first transistor, a second transistor, a third transistor, and a capacitor, and one of the source and the drain of the first transistor is , Electrically connected to one electrode of the capacitor, the other of the source or the drain of the first transistor is electrically connected to the first data line, and one of the source or the drain of the second transistor is The other electrode of the capacitor is electrically connected, the other of the source and the drain of the second transistor is electrically connected to the second data line, and the other electrode of the capacitor is connected to the third transistor.
  • One of a source and a drain of the third transistor is electrically connected to the gate, and may be electrically connected to one electrode of the display element.
  • the first and second transistors each include a metal oxide in a channel formation region, and the metal oxide includes an element M (M is Al, Ga, Y, or Sn), Zn, You may have.
  • an electronic device including the display device of one embodiment of the present invention and a lens is also one embodiment of the present invention.
  • a display device with a large number of pixels can be provided.
  • a display device with high definition can be provided.
  • a display device capable of displaying a high-resolution image can be provided.
  • a display device capable of displaying a high-quality image can be provided.
  • a display device capable of displaying an image with high presence can be provided.
  • a display device capable of displaying a high-luminance image can be provided.
  • a display device with a high dynamic range can be provided.
  • a display device with a narrowed frame can be provided.
  • a small display device can be provided.
  • a display device that operates at high speed can be provided.
  • a display device with low power consumption can be provided.
  • a low-cost display device can be provided.
  • a highly reliable display device can be provided.
  • a novel display device can be provided.
  • a novel method for operating a display device can be provided.
  • a novel electronic device can be provided.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • the circuit diagram which shows the structural example of a DA converter circuit.
  • FIG. 11 which shows the structural example of a DA converter circuit.
  • FIG. 9 is a block diagram illustrating a configuration example of a shift register.
  • FIG. 4A is a block diagram illustrating a configuration example of a shift register.
  • FIG. 5B is a circuit diagram illustrating a configuration example of a shift register.
  • the schematic diagram which shows arrangement
  • the top view which shows the structural example of a gate driver circuit and a source driver circuit.
  • FIG. 4A is a circuit diagram illustrating a configuration example of a pixel.
  • B A timing chart showing an example of a pixel operation method.
  • FIG. 11 is a block diagram illustrating a configuration example of a display device.
  • FIG. 14 illustrates an operation example of a display device. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus. Sectional drawing which shows the structural example of a display apparatus.
  • FIGS. 4A to 4C each illustrate a structure example of a light-emitting element. FIGS.
  • FIG. 5A is a top view illustrating a structure example of a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a structural example of a transistor.
  • FIGS. FIG. 5A is a top view illustrating a structure example of a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a structural example of a transistor.
  • FIGS. FIG. 5A is a top view illustrating a structure example of a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a structural example of a transistor.
  • FIGS. (A), (B), (C), (D), (E) The perspective view which shows the example of an electronic device.
  • FIG. 3 is a diagram illustrating a configuration of a pixel according to an example. 4 is a STEM photograph of a transistor according to an example. (A), (B) The figure which shows the measurement result of the Id-Vd characteristic which concerns on an Example.
  • a source and a drain of a transistor may be interchanged when the polarity of the transistor or the direction of current changes during circuit operation.
  • the terms “source” and “drain” can be used interchangeably.
  • “electrically connected” includes a case of being connected via “thing having some electric action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
  • “things that have some electrical action” include electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
  • film and “layer” can be interchanged with each other.
  • conductive layer and “insulating layer” may be interchangeable with the terms “conductive film” and “insulating film”.
  • off-state current refers to drain current when a transistor is off (also referred to as a non-conduction state or a cutoff state).
  • the off state is a state where the voltage V gs between the gate and the source is lower than the threshold voltage V th in the n-channel transistor (in the case of the p-channel transistor, higher than V th ) unless otherwise specified.
  • the size, the layer thickness, or the region is exaggerated for simplicity in some cases. Therefore, it is not necessarily limited to the scale.
  • the drawing schematically shows an ideal example, and is not limited to the shape or value shown in the drawing.
  • a layer, a resist mask, or the like may be lost unintentionally due to a process such as etching, but it may not be reflected in the drawing for easy understanding.
  • the same portions or portions having similar functions / materials and the like are denoted by the same reference numerals in different drawings, and description thereof may not be repeated.
  • the hatch pattern is the same, and there is a case where no reference numeral is given.
  • a metal oxide is a metal oxide in a broad sense.
  • Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), and oxide semiconductors (also referred to as oxide semiconductors or simply OS).
  • oxide semiconductors also referred to as oxide semiconductors or simply OS.
  • the metal oxide when a metal oxide is used for an active layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, in the case of describing as an OS FET, it can be said to be a transistor including an oxide or an oxide semiconductor.
  • One embodiment of the present invention relates to a display device in which a first layer and a second layer are stacked.
  • the first layer has a gate driver circuit and a source driver circuit
  • the second layer has a display portion.
  • the gate driver circuit and the source driver circuit are provided so as to have a region overlapping with the display portion. Accordingly, the display device of one embodiment of the present invention can be narrowed and can be downsized.
  • the gate driver circuit and the source driver circuit are not clearly separated and have overlapping regions. Accordingly, the display device can be further narrowed and downsized as compared with the case where the overlapping region is not provided.
  • the gate driver circuit and the source driver circuit are provided, for example, on the outer peripheral portion of the display portion.
  • the gate driver circuit and the source driver circuit can be provided so as to have a region overlapping with the display portion by being provided in a layer different from the layer provided with the display portion. Therefore, more display units than two rows and two columns can be provided. That is, the display device of one embodiment of the present invention can include five or more gate driver circuits and five source driver circuits.
  • the gate driver circuit and the source driver circuit operate, for example, at a higher speed than a display device having a configuration in which the gate driver circuit and the source driver circuit do not overlap with the display portion.
  • the definition of the display device of one embodiment of the present invention can be higher than that of a display device in which the gate driver circuit and the source driver circuit do not overlap with the display portion.
  • the pixel density of the display device of one embodiment of the present invention can be 1000 ppi or more, 5000 ppi or more, and 10,000 ppi.
  • the resolution of an image that can be displayed by the display device of one embodiment of the present invention is higher than the resolution of an image that can be displayed by a display device in which the gate driver circuit and the source driver circuit do not overlap with the display portion. Can do.
  • FIG. 1 is a block diagram illustrating a configuration example of a display device 10 which is a display device of one embodiment of the present invention.
  • the display device 10 includes a layer 20 and a layer 30 stacked above the layer 20.
  • the layer 20 includes a gate driver circuit 21, a source driver circuit 22, and a circuit 40.
  • the layer 30 includes a display portion 33, and pixels 34 are arranged in a matrix on the display portion 33.
  • An interlayer insulating layer can be provided between the layer 20 and the layer 30. Note that the layer 20 may be stacked over the layer 30.
  • the circuit 40 is electrically connected to the source driver circuit 22. Note that the circuit 40 may be electrically connected to other circuits or the like.
  • the pixels 34 in the same row are electrically connected to the gate driver circuit 21 via the wiring 31, and the pixels 34 in the same column are electrically connected to the source driver circuit 22 via the wiring 32.
  • the wiring 31 has a function as a scanning line
  • the wiring 32 has a function as a data line.
  • FIG. 1 shows a configuration in which one row of pixels 34 is electrically connected by one wiring 31 and one column of pixels 34 is electrically connected by one wiring 32.
  • one row of pixels 34 may be electrically connected by two or more wirings 31, and one column of pixels 34 may be electrically connected by two or more wirings 32. That is, for example, one pixel 34 may be electrically connected to two or more scanning lines, or may be electrically connected to two or more data lines.
  • one wiring 31 may be electrically connected to two or more rows of pixels 34, or one wiring 32 may be electrically connected to two or more columns of pixels 34. . That is, for example, one wiring 31 may be shared by two or more rows of pixels 34, or one wiring 32 may be shared by two or more columns of pixels 34.
  • the gate driver circuit 21 has a function of generating a signal for controlling the operation of the pixel 34 and supplying the signal to the pixel 34 through the wiring 31.
  • the source driver circuit 22 has a function of generating an image signal and supplying the signal to the pixel 34 through the wiring 32.
  • the circuit 40 has a function of receiving image data that is a basis of an image signal generated by the source driver circuit 22 and supplying the received image data to the source driver circuit 22.
  • the circuit 40 also has a function as a control circuit that generates a start pulse signal, a clock signal, and the like.
  • the circuit 40 can be a circuit having a function that the gate driver circuit 21 and the source driver circuit 22 do not have.
  • the display unit 33 has a function of displaying an image corresponding to the image signal supplied to the pixel 34 by the source driver circuit 22. Specifically, an image is displayed on the display unit 33 by emitting light of luminance corresponding to the image signal from the pixel 34.
  • the positional relationship between the layer 20 and the layer 30 is indicated by a one-dot chain line and a white circle, and the white circle of the layer 20 and the white circle of the layer 30 that are connected by the one-dot chain line overlap each other. ing. The same notation is used in other drawings.
  • the display device 10 has a region where the gate driver circuit 21 and the source driver circuit 22 provided in the layer 20 overlap with the display unit 33.
  • the gate driver circuit 21 and the source driver circuit 22 have a region overlapping with the pixel 34.
  • the gate driver circuit 21 and the source driver circuit 22 are not clearly separated and have overlapping regions. This area is referred to as area 23.
  • area 23 By having the region 23, the area occupied by the gate driver circuit 21 and the source driver circuit 22 can be reduced. Therefore, even when the area of the display portion 33 is small, the gate driver circuit 21 and the source driver circuit 22 can be provided without protruding from the display portion 33. Alternatively, the areas of the gate driver circuit 21 and the source driver circuit 22 that do not overlap with the display portion 33 can be reduced. As described above, the frame can be further narrowed and the size can be reduced as compared with the case where the region 23 is not provided.
  • the circuit 40 can be provided so as not to overlap the display unit 33. Note that the circuit 40 may be provided so as to have a region overlapping with the display portion 33.
  • FIG. 1 shows a configuration example in which one gate driver circuit 21 and one source driver circuit 22 are provided in the layer 20 and one display unit 33 is provided in the layer 30, but the display unit 33 is provided in the layer 30.
  • a plurality of may be provided. That is, the display unit provided in the layer 30 may be divided.
  • FIG. 2 is a modified example of the configuration shown in FIG. 1, and shows a configuration example of the display device 10 in the case where the display unit 33 of 3 rows and 3 columns is provided in the layer 30.
  • the layer 30 may be provided with a display unit 33 of 2 rows and 2 columns, or a display unit 33 of 4 rows and 4 columns. Further, the number of rows and the number of columns of the display unit 33 provided in the layer 30 may be different.
  • a single image can be displayed using all the display units 33.
  • the wiring 31 and the wiring 32 are omitted for the sake of clarity, but actually, the display device 10 having the configuration illustrated in FIG. 2 is provided with the wiring 31 and the wiring 32. Yes. Further, although the electrical connection relationship of the circuit 40 is omitted, the circuit 40 is actually electrically connected to the source driver circuit 22. In other figures, some components may be omitted as in FIG.
  • the same number of gate driver circuits 21 and source driver circuits 22 as the display unit 33 can be provided in the layer 20.
  • the gate driver circuit 21 can be provided so as to overlap with the display portion 33 provided with the pixels 34 to which the gate driver circuit 21 supplies signals.
  • the source driver circuit 22 can be provided so as to overlap with the display portion 33 provided with the pixels 34 to which the source driver circuit 22 supplies image signals.
  • the number of pixels 34 provided in one display portion 33 can be reduced. Since a plurality of gate driver circuits 21 can be operated in parallel and a plurality of source driver circuits 22 can be operated in parallel, for example, an image corresponding to an image of one frame The time required for writing the signal to the pixel 34 can be shortened. Therefore, the length of one frame period can be shortened, and the operation of the display device 10 can be speeded up. For this reason, the number of the pixels 34 which the display apparatus 10 has can be increased, and the definition of the display apparatus 10 can be improved.
  • the resolution of an image that can be displayed by the display device of one embodiment of the present invention is higher than the resolution of an image that can be displayed by a display device in which the gate driver circuit and the source driver circuit do not overlap with the display portion. Can do. Furthermore, since the clock frequency can be reduced, the power consumption of the display device 10 can be reduced.
  • the gate driver circuit and the source driver circuit are provided, for example, on the outer peripheral portion of the display portion.
  • the gate driver circuit and the source driver circuit can be provided so as to have a region overlapping with the display portion by providing the gate driver circuit and the source driver circuit in a layer different from the layer provided with the display portion.
  • more display units than two rows and two columns can be provided. That is, the display device 10 can be provided with five or more gate driver circuits and source driver circuits.
  • the display device 10 can be operated, for example, at a higher speed than a display device having a configuration in which the gate driver circuit and the source driver circuit do not overlap with the display portion. Therefore, the definition of the display device 10 can be increased as compared with a display device in which the gate driver circuit and the source driver circuit do not overlap with the display portion.
  • the pixel density of the display device 10 can be 1000 ppi or more, 5000 ppi or more, and 10,000 ppi. Therefore, a high-quality image with little graininess can be displayed on the display device 10, and an image with high presence can be displayed.
  • the display device 10 can be suitably used particularly for devices whose display surface is close to the user, in particular, portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, and the like. Moreover, it can be used suitably also for VR apparatus, AR apparatus, etc. Furthermore, it can be suitably used for a viewfinder such as an electronic viewfinder provided in a digital camera or the like that is an electronic apparatus having an imaging device.
  • the resolution of an image that can be displayed by the display device 10 can be higher than the resolution of an image that can be displayed by a display device having a structure in which the gate driver circuit and the source driver circuit do not overlap the display portion.
  • the display device 10 can display an image having a resolution of 4K, 5K, or higher.
  • the circuit 40 provided in the display device 10 is similar to the case illustrated in FIG. The number can be one. Therefore, as shown in FIG. 2, the circuit 40 can be provided so as not to overlap any of the display portions 33. Note that the circuit 40 may be provided so as to have a region overlapping with any of the display portions 33.
  • FIG. 2 illustrates a configuration example in which the same number of gate driver circuits 21 as the display portion 33 is provided
  • FIG. 3 is a modified example of the configuration shown in FIG. 2, and shows a configuration example of the display device 10 when the gate driver circuits 21 are provided in the same number as the number of columns of the display unit 33. Since the display device 10 having the configuration shown in FIG. 3 is provided with three rows of display units 33, three gate driver circuits 21 are provided. A display unit 33 of three rows is provided, and the display unit 33 of three rows and one column shares one gate driver circuit 21.
  • FIG. 4 is a modification of the configuration shown in FIG. 2 and shows a configuration example of the display device 10 in the case where a plurality of display units 33 are provided and one gate driver circuit 21 is provided.
  • the display unit 33 of 3 rows and 3 columns shares one gate driver circuit 21.
  • the display device 10 having the configuration illustrated in FIG. 4 can be configured such that the gate driver circuit 21 does not overlap the display unit 33.
  • the number of source driver circuits 22 may not be the same as that of the display unit 33.
  • the number of source driver circuits 22 included in the display device 10 may be larger or smaller than the number of display units 33 provided in the display device 10.
  • FIG. 1 shows a configuration example in which the circuit 40 is provided in the layer 20, the circuit 40 may not be provided in the layer 20.
  • FIG. 5 is a modification of the configuration shown in FIG. 1, and shows a configuration example of the display device 10 when the circuit 40 is provided in the layer 30. Note that the elements constituting the circuit 40 may be provided dispersed in the layers 20 and 30.
  • FIG. 1 shows a configuration example in which one display unit 33 and one gate driver circuit are provided, more gate driver circuits may be provided than the display unit 33.
  • FIG. 6 is a modification of the configuration shown in FIG. 1, and a configuration example of the display device 10 when two gate driver circuits (gate driver circuit 21 a and gate driver circuit 21 b) are provided for one display unit 33. Is shown.
  • the odd-numbered rows of pixels 34 are electrically connected to the gate driver circuit 21a via the wiring 31a, and the even-numbered rows of pixels 34 are connected to the gate driver via the wiring 31b. It is electrically connected to the circuit 21b.
  • the wiring 31 a and the wiring 31 b function as scanning lines in the same manner as the wiring 31.
  • the gate driver circuit 21a has a function of generating a signal for controlling the operation of the pixels 34 in the odd-numbered rows and supplying the signal to the pixels 34 through the wiring 31a.
  • the gate driver circuit 21b has a function of generating a signal for controlling the operation of the pixels 34 in even-numbered rows and supplying the signal to the pixels 34 through the wiring 31b.
  • the gate driver circuit 21 a and the gate driver circuit 21 b have a region overlapping the display unit 33.
  • the gate driver circuit 21 a and the gate driver circuit 21 b have a region overlapping with the pixel 34, similarly to the gate driver circuit 21.
  • the gate driver circuit 21a has a region 23a which is not clearly separated from the source driver circuit 22 and is an overlapping region.
  • the gate driver circuit 21b has a region 23b that is not clearly separated from the source driver circuit 22 and is an overlapping region.
  • the gate driver circuit 21a is operated to write image signals to all the pixels 34 in the odd-numbered rows
  • the gate driver circuit 21b is operated and all the pixels in the even-numbered rows are operated.
  • 34 can write an image signal. That is, the display device 10 having the configuration shown in FIG. 6 can be operated by the interlace method. By operating by the interlace method, the operation of the display device 10 can be speeded up and the frame frequency can be increased. In addition, the number of pixels 34 into which an image signal is written in one frame period can be halved compared to when the display device 10 is operated by the progressive method. Therefore, when the display device 10 is operated by the interlace method, the clock frequency can be made smaller than when the display device 10 is operated by the progressive method, so that the power consumption of the display device 10 can be reduced.
  • FIG. 1 shows a configuration example in which only one end of the wiring 32 is connected to the source driver circuit 22, a plurality of locations of the wiring 32 may be connected to the source driver circuit 22.
  • FIG. 7 shows a configuration example of the display device 10 when the source driver circuit 22 is connected to both ends of the wiring 32.
  • other parts of the wiring 32 may be connected to the source driver circuit 22.
  • the central portion of the wiring 32 may be connected to the source driver circuit 22.
  • signal delay and the like can be further suppressed, and the operation of the display device 10 can be further speeded up.
  • one end of the wiring 32 and the center of the wiring 32 may be connected to the source driver circuit 22, and the other end of the wiring 32 may not be connected to the source driver circuit 22.
  • the entire gate driver circuit 21 overlaps the source driver circuit 22 without being clearly separated, but this is a case where one source driver circuit 22 is connected to a plurality of locations of the wiring 32.
  • only a part of the gate driver circuit 21 may overlap with the source driver circuit 22.
  • a plurality of locations of the wiring 31 may be connected to one gate driver circuit 21. Also by this, signal delay etc. can be suppressed and operation
  • the occupied area becomes large like the source driver circuit 22 shown in FIG. 7, but the gate driver circuit 21 is provided so as to have a region overlapping with the display portion 33. An increase in the size of the display device 10 can be suppressed.
  • the configuration of the display device 10 illustrated in FIGS. 1 to 7 can be combined as appropriate.
  • the configuration shown in FIG. 2 and the configuration shown in FIG. 6 can be combined.
  • the configuration of the display device 10 is, for example, a configuration in which a plurality of display units 33 are provided, the number of gate driver circuits 21 is doubled that of the display units 33, and the number of source driver circuits 22 is the same as the number of display units 33. can do.
  • FIG. 8 is a block diagram illustrating a configuration example of the circuit 40 and the source driver circuit 22. Although only one source driver circuit 22 is shown in FIG. 8, the circuit 40 can be configured to be electrically connected to a plurality of source driver circuits 22.
  • the circuit 40 includes a reception circuit 41, a serial / parallel conversion circuit 42, and a potential generation circuit 46a.
  • the source driver circuit 22 includes a buffer circuit 43, a shift register circuit 44, a latch circuit 45, a pass transistor logic circuit 46b, and an amplifier circuit 47.
  • the potential generation circuit 46a and the pass transistor logic circuit 46b constitute a digital-analog conversion circuit (hereinafter referred to as DA conversion circuit) 46.
  • the reception circuit 41 is electrically connected to the serial / parallel conversion circuit 42, the serial / parallel conversion circuit 42 is electrically connected to the buffer circuit 43, and the buffer circuit 43 is electrically connected to the shift register circuit 44 and the latch circuit 45. ing.
  • the shift register circuit 44 is electrically connected to the latch circuit 45, and the latch circuit 45 and the potential generation circuit 46a are electrically connected to the pass transistor logic circuit 46b.
  • the pass transistor logic circuit 46 b is electrically connected to the input terminal of the amplifier circuit 47, and the output terminal of the amplifier circuit 47 is electrically connected to the wiring 32.
  • the receiving circuit 41 has a function of receiving image data that is a basis of an image signal generated by the source driver circuit 22.
  • the image data can be single-ended image data.
  • the receiving circuit 41 may have a function of converting it into a signal standard that can be internally processed.
  • the serial / parallel conversion circuit 42 has a function of converting single-ended image data output from the reception circuit 41 into parallel data.
  • the buffer circuit 43 can be a unity gain buffer, for example.
  • the buffer circuit 43 has a function of outputting the same data as the image data output from the serial / parallel conversion circuit 42.
  • the potential corresponding to the image data output from the serial / parallel conversion circuit 42 is lowered due to wiring resistance or the like when transmitted from the circuit 40 to the source driver circuit 22.
  • the decrease can be recovered. Thereby, even if the load at the time of transmission of image data etc. from the circuit 40 to the source driver circuit 22 etc. is large, the fall of the drive capability of the source driver circuit 22 grade
  • the shift register circuit 44 has a function of generating a signal for controlling the operation of the latch circuit 45.
  • the latch circuit 45 has a function of holding or outputting the image data output from the buffer circuit 43.
  • the latch circuit 45 selects whether to hold or output image data based on a signal supplied from the shift register circuit 44.
  • the DA conversion circuit 46 has a function of converting the digital image data output from the latch circuit 45 into an analog image signal.
  • the potential generation circuit 46a has a function of generating a type of potential corresponding to the number of bits of image data that can be DA-converted and supplying the potential to the pass transistor logic circuit 46b. For example, when the DA conversion circuit 46 has a function of converting 8-bit image data into an analog image signal, the potential generation circuit 46a can generate 256 types of potentials having different sizes.
  • the pass transistor logic circuit 46b has a function of receiving image data from the latch circuit 45 and outputting one of the potentials generated by the potential generation circuit 46a based on the digital value of the received image data. For example, as the digital value of the image data is larger, the potential output from the pass transistor logic circuit 46b can be increased. The potential output from the pass transistor logic circuit 46b can be used as an image signal.
  • the display device 10 can be configured so that the circuits constituting the DA converter circuit 46 are distributed between the source driver circuit 22 and the circuit 40.
  • a circuit that is preferably provided for each source driver circuit such as the pass transistor logic circuit 46b, may be provided in the source driver circuit 22, and may not be provided for each source driver circuit, such as the potential generation circuit 46a.
  • the circuit may be provided in the circuit 40. Thereby, for example, the area occupied by the source driver circuit 22 can be reduced as compared with the case where all the circuits constituting the DA converter circuit 46 are provided in the source driver circuit 22, so that the number of source driver circuits 22 provided in the layer 20 is increased. Can be made.
  • the number of display units 33 provided in the layer 30 can be increased, and the operation of the display device 10 can be speeded up, the power consumption can be reduced, the definition can be improved, and the resolution of the displayable image can be increased. Can do.
  • the components of the circuit can be distributed and provided in the source driver circuit 22 and the circuit 40.
  • the display device 10 has, for example, one potential generation circuit 46a.
  • the number of pass transistor logic circuits 46b may be the same as the number of source driver circuits 22.
  • the amplifier circuit 47 has a function of amplifying the image signal output from the pass transistor logic circuit 46b and outputting the amplified image signal to the wiring 32 having a function as a data line. By providing the amplifier circuit 47, an image signal can be stably supplied to the pixel.
  • a voltage follower circuit having an operational amplifier or the like can be applied. Note that in the case where a circuit having a differential input circuit is used as the amplifier circuit, the offset voltage of the differential input circuit is preferably set to 0 V as much as possible.
  • the circuit 40 can include various circuits in addition to the reception circuit 41, the serial / parallel conversion circuit 42, and the potential generation circuit 46a.
  • the circuit 40 can be provided with a control circuit having a function of generating a start pulse signal, a clock signal, and the like.
  • FIG. 9 is a circuit diagram showing a configuration example of the potential generation circuit 46 a and the pass transistor logic circuit 46 b that constitute the DA conversion circuit 46.
  • the DA converter circuit 46 having the configuration shown in FIG. 9 can convert 8-bit image data D ⁇ 1> to image data D ⁇ 8> into an analog image signal IS.
  • the first bit of image data D is described as image data D ⁇ 1>
  • the second bit of image data D is described as image data D ⁇ 2>
  • the eighth bit is described as image data D ⁇ 8>.
  • the potential generation circuit 46a having the configuration illustrated in FIG. 9 includes resistance elements 48 [1] to 48 [256], which are connected in series. That is, the DA conversion circuit 46 can be a resistance string type DA conversion circuit.
  • the potential VDD can be supplied to one terminal of the resistance element 48 [1].
  • the potential VSS can be supplied to one terminal of the resistance element 48 [256].
  • different potentials V 1 to V 256 can be output from the terminals of the resistor elements 48 [1] to 48 [256].
  • FIG. 9 there is shown an exemplary configuration of a voltage generation circuit 46a at which a potential VDD potential V 1, may be a potential V 256 a configuration in which the potential VSS.
  • the potential of the potential V 1 VDD the potential V 256 may be potential VSS.
  • the potential VDD can be a high potential, for example, and the potential VSS can be a low potential, for example.
  • the low potential can be a ground potential, for example.
  • the high potential is higher than the low potential, and can be a positive potential when the low potential is the ground potential.
  • the pass transistor logic circuit 46 b having the configuration shown in FIG. 9 includes an eight-stage pass transistor 49. Specifically, the pass transistor logic circuit 46b is configured to be electrically branched into two paths per stage, and has a total of 256 paths. That is, it can be said that the pass transistor 49 is electrically connected by a tournament method. An analog image signal IS can be output from one of the source and drain of the eighth-stage pass transistor 49 as the final stage.
  • the image data D ⁇ 1> can be supplied to the first pass transistor 49
  • the image data D ⁇ 2> can be supplied to the second pass transistor 49
  • the image data D ⁇ 8> Can be supplied to the pass transistor 49 in the eighth stage.
  • the potential of the image signal IS can be set to any one of the potentials V 1 to V 256 according to the image data D. Therefore, digital image data can be converted into an analog image signal IS.
  • n-channel pass transistor 49 includes both an n-channel pass transistor 49 and a p-channel pass transistor 49, but only the n-channel pass transistor 49 is provided. It can also be set as the structure provided. For example, in addition to the image data D ⁇ 1> to the image data D ⁇ 8>, these complementary data are supplied to the gate of the pass transistor 49, so that the pass transistors 49 provided in the pass transistor logic circuit 46b are all n-channel. Type transistor.
  • the configuration shown in FIG. 9 can also be applied to a DA conversion circuit 46 having a function of DA converting image data D having a bit number other than 8 bits.
  • a DA conversion circuit 46 having a function of DA converting image data D having a bit number other than 8 bits. For example, by providing 1024 or 1023 resistance elements 48 in the potential generation circuit 46a and providing 10 stages of pass transistors 49 in the pass transistor logic circuit 46b, the DA conversion circuit 46 DA converts 10-bit image data D. It can have a circuit function.
  • FIG. 10 is a block diagram illustrating a configuration example of the gate driver circuit 21.
  • the gate driver circuit 21 has a shift register circuit SR composed of a plurality of set / reset flip-flops.
  • the shift register circuit SR is electrically connected to the wiring 31 having a function as a scan line and has a function of outputting a signal to the wiring 31.
  • the signal RES is a reset signal, and all the outputs of the shift register circuit SR can be set to a low potential by setting the signal RES to a high potential, for example.
  • the signal SP is a start pulse signal, and the shift operation by the shift register circuit SR can be started by inputting the signal to the gate driver circuit 21.
  • the signal PWC is a pulse width control signal and has a function of controlling the pulse width of a signal output from the shift register circuit SR to the wiring 31.
  • the signal CLK [1], the signal CLK [2], the signal CLK [3], and the signal CLK [4] are clock signals, and one shift register SR has signals CLK [1] to CLK [4]. For example, two signals can be input.
  • the structure shown in FIG. 10 can also be applied to the shift register circuit 44 included in the source driver circuit 22 by using the wiring 31 electrically connected to the shift register circuit SR as another wiring. .
  • FIG. 11A illustrates a signal input to the shift register circuit SR and a signal output from the shift register circuit SR.
  • FIG. 11A illustrates a case where the signal CLK [1] and the signal CLK [3] are input as clock signals.
  • the signal FO is an output signal, for example, a signal output to the wiring 31.
  • the signal SROUT is a shift signal, and can be a signal LIN input to the next-stage shift register circuit SR.
  • the signal RES, the signal PWC, the signal CLK [1], the signal CLK [3], and the signal LIN are signals input to the shift register circuit SR, and the signal FO,
  • the signal SROUT is a signal output from the shift register circuit SR.
  • FIG. 11B is a circuit diagram illustrating a configuration example of the shift register circuit SR in which the input / output signal is the signal illustrated in FIG.
  • the shift register circuit SR includes transistors 51 to 63 and capacitors 64 to 66.
  • One of a source and a drain of the transistor 51 is electrically connected to one of a source and a drain of the transistor 52, one of a source and a drain of the transistor 56, and one of a source and a drain of the transistor 59.
  • the gate of the transistor 52 is one of the source and drain of the transistor 53, one of the source and drain of the transistor 54, one of the source and drain of the transistor 55, the gate of the transistor 58, the gate of the transistor 61, and one of the capacitors 64. It is electrically connected to the electrode.
  • the other of the source and the drain of the transistor 56 is electrically connected to the gate of the transistor 57 and one electrode of the capacitor 65.
  • the other of the source and the drain of the transistor 59 is electrically connected to the gate of the transistor 60 and one electrode of the capacitor 66.
  • One of a source and a drain of the transistor 60 is electrically connected to one of a source and a drain of the transistor 61, a gate of the transistor 62, and the other electrode of the capacitor 66.
  • a signal LIN is input to the gate of the transistor 51 and the gate of the transistor 55.
  • a signal CLK [3] is input to the gate of the transistor 53.
  • a signal RES is input to the gate of the transistor 54.
  • a signal CLK [1] is input to one of a source and a drain of the transistor 57.
  • a signal PWC is input to the other of the source and the drain of the transistor 60.
  • One of the source and the drain of the transistor 62 and one of the source and the drain of the transistor 63 are electrically connected to the wiring 31, and the signal FO is output from the wiring 31 as described above.
  • a signal SROUT is output from the other of the source and the drain of the transistor 57, one of the source and the drain of the transistor 58, and the other electrode of the capacitor 65.
  • the other of the source and the drain of the transistor 51, the other of the source and the drain of the transistor 53, the other of the source and the drain of the transistor 54, the gate of the transistor 56, the gate of the transistor 59, and the other of the source and the drain of the transistor 62 VDD is supplied.
  • the potential VSS is supplied to the other electrode.
  • the transistor 63 is a bias transistor and functions as a constant current source.
  • a potential Vbias that is a bias potential can be supplied to the gate of the transistor 63.
  • the transistor 62 and the transistor 63 constitute a source follower circuit 67.
  • the source follower circuit 67 may be a circuit other than the source follower circuit as long as it has a function as a buffer.
  • FIG. 12 is a diagram illustrating a configuration example of a region 23 in which the gate driver circuit 21 and the source driver circuit 22 overlap. As shown in FIG. 12, in the region 23, a region having an element constituting the gate driver circuit 21 and a region having an element constituting the source driver circuit 22 are provided with a certain regularity. In FIG. 12, a transistor 71 is shown as an element constituting the gate driver circuit 21, and a transistor 72 is shown as an element constituting the source driver circuit 22.
  • FIG. 12 shows a configuration example of the region 23 in the case where dummy transistors 73 are provided as dummy elements on the four sides of the transistor 71 and the four sides of the transistor 72.
  • the dummy element By providing a dummy element such as the dummy transistor 73 in the region 23, the dummy element can absorb impurities and suppress diffusion of the impurities into the transistor 71, the transistor 72, and the like. Thereby, since the reliability of the transistor 71, the transistor 72, and the like can be increased, the reliability of the display device 10 can be increased.
  • the transistors 71 and 72 and the dummy transistors 73 are arranged in a matrix, but may not be arranged in a matrix.
  • FIG. 13 is a top view illustrating a configuration example of the region 70 that is a part of the region 23.
  • the region 70 is provided with one transistor 71, one transistor 72, and two dummy transistors 73.
  • the transistor 71 includes a channel formation region 110, a source region 111, and a drain region 112.
  • the gate electrode 113 is provided so as to have a region overlapping with the channel formation region 110.
  • FIG. 13 components such as a gate insulator are omitted.
  • the channel formation region, the source region, and the drain region are shown without being clearly separated.
  • An opening 114 is provided in the source region 111, and the source region 111 is electrically connected to the wiring 115 through the opening 114.
  • An opening 116 is provided in the drain region 112, and the drain region 112 is electrically connected to the wiring 117 through the opening 116.
  • An opening 118 is provided in the gate electrode 113, and the gate electrode 113 is electrically connected to the wiring 121 through the opening 118.
  • the wiring 115 is provided with an opening 119, and the wiring 115 is electrically connected to the wiring 122 through the opening 119.
  • the wiring 117 is provided with an opening 120, and the wiring 117 is electrically connected to the wiring 123 through the opening 120. That is, the source region 111 is electrically connected to the wiring 122 through the wiring 115, and the drain region 112 is electrically connected to the wiring 123 through the wiring 117.
  • the transistor 72 includes a channel formation region 130, a source region 131, and a drain region 132.
  • the gate electrode 133 is provided so as to have a region overlapping with the channel formation region 130.
  • An opening 134 is provided in the source region 131, and the source region 131 is electrically connected to the wiring 135 through the opening 134.
  • An opening 136 is provided in the drain region 132, and the drain region 132 is electrically connected to the wiring 137 through the opening 136.
  • the gate electrode 133 is provided with an opening 138, and the gate electrode 133 is electrically connected to the wiring 141 through the opening 138.
  • the wiring 135 is provided with an opening 139, and the wiring 135 is electrically connected to the wiring 142 through the opening 139.
  • An opening 140 is provided in the wiring 137, and the wiring 137 is electrically connected to the wiring 143 through the opening 140. That is, the source region 131 is electrically connected to the wiring 142 through the wiring 135, and the drain region 132 is electrically connected to the wiring 143 through the wiring 137.
  • the channel formation region 110 and the channel formation region 130 can be provided in the same layer.
  • the source region 111 and the drain region 112 and the source region 131 and the drain region 132 can be provided in the same layer.
  • the gate electrode 113 and the gate electrode 133 can be provided in the same layer.
  • the wiring 115 and the wiring 117 and the wiring 135 and the wiring 137 can be provided in the same layer. That is, the transistor 71 and the transistor 72 can be provided in the same layer. Accordingly, the manufacturing process of the display device 10 can be simplified and the display device 10 can be manufactured at a lower price than the case where the transistor 71 and the transistor 72 are provided in different layers.
  • the wirings 121 to 123 that are electrically connected to the transistor 71 included in the gate driver circuit 21 are provided in the same layer.
  • the wirings 141 to 143 that are electrically connected to the transistor 72 included in the source driver circuit 22 are provided in the same layer. Further, the wirings 121 to 123 are provided in different layers from the wirings 141 to 143. As described above, it is possible to suppress an electrical short circuit between the transistor 71 which is an element constituting the gate driver circuit 21 and the transistor 72 which is an element constituting the source driver circuit 22. Therefore, even if the gate driver circuit 21 and the source driver circuit 22 are not clearly separated and have overlapping regions, malfunctions of the gate driver circuit 21 and the source driver circuit 22 can be suppressed. Thereby, the reliability of the display apparatus 10 can be improved.
  • the same layer as A means, for example, a layer having the same material formed in the same process as A.
  • FIG. 13 illustrates a structure in which the wirings 141 to 143 are provided above the wirings 121 to 123, the wirings 141 to 143 may be provided below the wirings 121 to 123.
  • FIG. 13 illustrates a structure in which the wirings 121 to 123 extend in the horizontal direction and the wirings 141 to 143 extend in the vertical direction; however, one embodiment of the present invention is not limited thereto.
  • the wirings 121 to 123 may be extended in the vertical direction
  • the wirings 141 to 143 may be extended in the horizontal direction.
  • both the wiring 121 to the wiring 123 and the wiring 141 to the wiring 143 may extend in the horizontal direction or extend in the vertical direction.
  • the dummy transistor 73 includes a semiconductor 151 and a conductor 152.
  • the conductor 152 has a region overlapping with the semiconductor 151.
  • the semiconductor 151 can be formed in the same layer as the channel formation regions of the transistors 71 and 72.
  • the conductor 152 can be formed in the same layer as the gate electrodes of the transistors 71 and 72. Note that the dummy transistor 73 may not include one of the semiconductor 151 and the conductor 152.
  • the semiconductor 151 and the conductor 152 can be configured not to be electrically connected to other wirings or the like.
  • a constant potential may be supplied to the semiconductor 151 and / or the conductor 152.
  • a ground potential may be supplied.
  • FIGS. 14A to 14E are diagrams for describing colors exhibited by the pixels 34 provided in the display device 10.
  • the display device of one embodiment of the present invention includes the pixel 34 that exhibits red (R), the pixel 34 that exhibits green (G), and the pixel 34 that exhibits blue (B). it can.
  • a pixel 34 that exhibits yellow (Y) may be provided in the display device 10. .
  • a pixel 34 that exhibits red (R), a pixel 34 that exhibits green (G), a pixel 34 that exhibits blue (B), and a pixel 34 that exhibits white (W) are displayed. It may be provided in the device 10.
  • a pixel 34 that exhibits red (R), a pixel 34 that exhibits green (G), a pixel 34 that exhibits blue (B), and a pixel 34 that exhibits yellow (Y) are displayed. It may be provided in the device 10.
  • a pixel 34 exhibiting cyan (C), a pixel 34 exhibiting magenta (M), a pixel 34 exhibiting yellow (Y), and a pixel 34 exhibiting white (W) are displayed. It may be provided in the device 10.
  • the luminance of a displayed image can be increased by providing the display device 10 with the pixel 34 exhibiting white. Further, as shown in FIG. 14D and the like, the display quality can be improved because the reproducibility of the intermediate color can be improved by increasing the types of colors exhibited by the pixels 34.
  • FIGS. 15A and 15B are circuit diagrams illustrating a configuration example of the pixel 34.
  • a pixel 34 having the structure illustrated in FIG. 15A includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
  • a wiring 35 and the like are electrically connected to the pixel 34.
  • the potential of one electrode of the liquid crystal element 570 is appropriately set according to the specification of the pixel 34.
  • the alignment state of the liquid crystal element 570 is set by an image signal written to the pixel 34. Note that a common potential (common potential) may be supplied to one electrode of the liquid crystal element 570 included in each of the plurality of pixels 34. Further, different potentials may be supplied to one electrode of the liquid crystal element 570 of the pixel 34 in each row.
  • the pixel 34 having the structure illustrated in FIG. 15B includes a transistor 552, a transistor 554, a capacitor 562, and a light-emitting element 572.
  • the light-emitting element 572 for example, an EL element using electroluminescence can be used.
  • An EL element includes a layer containing a light-emitting compound (hereinafter also referred to as an EL layer) between a pair of electrodes. When a potential difference larger than the threshold voltage of the EL element is generated between the pair of electrodes, holes are injected into the EL layer from the anode side and electrons are injected from the cathode side. The injected electrons and holes are recombined in the EL layer, and the light-emitting substance contained in the EL layer emits light.
  • the EL element is distinguished depending on whether the light emitting material is an organic compound or an inorganic compound, and the former is generally called an organic EL element and the latter is called an inorganic EL element.
  • the organic EL element by applying a voltage, electrons from one electrode and holes from the other electrode are injected into the EL layer. Then, these carriers (electrons and holes) recombine, whereby the light-emitting organic compound forms an excited state, and emits light when the excited state returns to the ground state. Due to such a mechanism, such a light-emitting element is referred to as a current-excitation light-emitting element.
  • the EL layer is a substance having a high hole-injecting property, a substance having a high hole-transporting property, a hole blocking material, a substance having a high electron-transporting property, a substance having a high electron-injecting property, or a bipolar Material (a substance having a high electron transporting property and a high hole transporting property) or the like may be included.
  • the EL layer can be formed by a method such as a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an ink jet method, or a coating method.
  • Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure.
  • the dispersion-type inorganic EL element has a light-emitting layer in which particles of a light-emitting material are dispersed in a binder, and the light emission mechanism is donor-acceptor recombination light emission using a donor level and an acceptor level.
  • the thin-film inorganic EL element has a structure in which a light emitting layer is sandwiched between dielectric layers and further sandwiched between electrodes, and the light emission mechanism is localized light emission utilizing inner-shell electron transition of metal ions.
  • At least one of the pair of electrodes may be transparent. Then, a transistor and a light emitting element are formed over the substrate, a top emission structure that extracts light from a surface opposite to the substrate, a bottom emission structure that extracts light from a surface on the substrate side, and There is a light-emitting element having a dual emission structure in which light emission is extracted from both sides, and any light-emitting element having an emission structure can be applied.
  • One of a source and a drain of the transistor 552 is electrically connected to the wiring 32.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554.
  • the other electrode of the capacitor 562 is electrically connected to the wiring 35a.
  • a gate of the transistor 552 is electrically connected to the wiring 31.
  • One of a source and a drain of the transistor 554 is electrically connected to the wiring 35a.
  • the other of the source and the drain of the transistor 554 is electrically connected to one electrode of the light-emitting element 572.
  • the other electrode of the light-emitting element 572 is electrically connected to the wiring 35b.
  • the potential VSS is supplied to the wiring 35a, and the potential VDD is supplied to the wiring 35b.
  • the luminance of light emitted from the light-emitting element 572 is controlled by controlling the current flowing through the light-emitting element 572 in accordance with the potential supplied to the gate of the transistor 554. .
  • FIG. 15C A structure different from the pixel 34 having the structure shown in FIG. 15B is shown in FIG.
  • one of the source and the drain of the transistor 552 is electrically connected to the wiring 32.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554.
  • a gate of the transistor 552 is electrically connected to the wiring 31.
  • One of a source and a drain of the transistor 554 is electrically connected to the wiring 35a.
  • the other of the source and the drain of the transistor 554 is electrically connected to the other electrode of the capacitor 562 and one electrode of the light-emitting element 572.
  • the other electrode of the light-emitting element 572 is electrically connected to the wiring 35b.
  • a potential VDD is supplied to the wiring 35a
  • a potential VSS is supplied to the wiring 35b.
  • FIG. 16A illustrates a configuration example of the pixel 34, which is different from the pixel 34 having the configuration illustrated in FIGS. 15A to 15C in that a memory is included.
  • a pixel 34 having the structure illustrated in FIG. 16A includes a transistor 511, a transistor 513, a capacitor 515, and a circuit 401. Further, the wiring 34_1 and the wiring 31_2 are electrically connected to the pixel 34 as the wiring 31 having a function as a scanning line, and the wiring 32_1 and the wiring 32_2 are electrically connected as the wiring 32 having a function as a data line. Yes.
  • One of a source and a drain of the transistor 511 is electrically connected to the wiring 32_1.
  • the other of the source and the drain of the transistor 511 is electrically connected to one electrode of the capacitor 515.
  • a gate of the transistor 511 is electrically connected to the wiring 31_1.
  • One of a source and a drain of the transistor 513 is electrically connected to the wiring 32_2.
  • the other of the source and the drain of the transistor 513 is electrically connected to the other electrode of the capacitor 515 and the circuit 401.
  • a gate of the transistor 513 is electrically connected to the wiring 31_2.
  • the circuit 401 is a circuit including at least one display element.
  • the display element various elements can be used.
  • a light-emitting element such as an organic light-emitting element or an LED element, a liquid crystal element, a MEMS (Micro Electro Mechanical Systems) element, or the like can be used.
  • MEMS Micro Electro Mechanical Systems
  • a voltage supplied to a display element such as a light-emitting element or a liquid crystal element means a potential applied to one electrode of the display element and a potential applied to the other electrode of the display element. The difference between is shown.
  • a node connecting the transistor 511 and the capacitor 515 is N1
  • a node connecting the transistor 513 and the circuit 401 is N2.
  • the pixel 34 can hold the potential of the node N ⁇ b> 1 by turning off the transistor 511. Further, by turning off the transistor 513, the potential of the node N2 can be held. Further, by turning off the transistor 513 and writing a predetermined potential to the node N1 through the transistor 511, the potential of the node N2 is changed in accordance with the displacement of the potential of the node N1 by capacitive coupling through the capacitor 515. Can be made.
  • a transistor including a metal oxide in a channel formation region (hereinafter also referred to as an OS transistor) can be used.
  • the metal oxide can have a band gap of 2 eV or more, or 2.5 eV or more. Therefore, the OS transistor has extremely small leakage current (off-state current) in the non-conduction state. Therefore, by using OS transistors for the transistors 511 and 513, the potentials of the nodes N1 and N2 can be held for a long time.
  • In-M-Zn oxide (element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium It is preferable to use a metal oxide such as one or more selected from hafnium, tantalum, tungsten, or magnesium.
  • the element M may be aluminum, gallium, yttrium, or tin.
  • indium oxide, zinc oxide, In—Ga oxide, In—Zn oxide, Ga—Zn oxide, or gallium oxide may be used as the metal oxide.
  • FIG. 16B is a timing chart relating to the operation of the pixel 34 having the structure illustrated in FIG. Note that here, in order to facilitate explanation, influences of various resistances such as wiring resistance, parasitic capacitances of transistors and wirings, threshold voltages of transistors, and the like are not considered.
  • one frame period is divided into a period T1 and a period T2.
  • the period T1 is a period for writing a potential to the node N2
  • the period T2 is a period for writing a potential to the node N1.
  • the supply voltage V ref is a fixed potential to the wiring 32_1, supplying a potential V w to the wiring 32_2.
  • the potential V ref is supplied to the node N1 from the wiring 32_1 through the transistor 511. Further, the node N2, the potential V w from the wiring 32_2 through the transistor 513 is supplied. Accordingly, the capacitor 515 is in a state where the potential difference V w ⁇ V ref is held.
  • a potential for turning on the transistor 511 is supplied to the wiring 31_1, and a potential for turning off the transistor 513 is supplied to the wiring 31_2.
  • a potential V data is supplied to the wiring 32_1, and a predetermined constant potential is supplied to the wiring 32_2. Note that the potential of the wiring 32_2 may be floating.
  • the potential V data is supplied to the node N1 through the transistor 511.
  • the capacitive coupling by the capacitor element 515, the potential of the node N2 is changed by the potential dV according to the potential V data. That is, the circuit 401, so that the potential obtained by adding the potential V w and the potential dV is input.
  • dV is shown as a positive value, but may be a negative value. That is, the potential V data may be lower than the potential V ref .
  • the potential dV is substantially determined by the capacitance value of the capacitor 515 and the capacitance value of the circuit 401.
  • the potential dV is a potential that is close to the potential difference V data ⁇ V ref .
  • the pixel 34 can generate a potential to be supplied to the circuit 401 including the display element by combining two types of data signals, so that the image displayed on the display unit 33 is corrected inside the pixel 34.
  • one of the two types of data signals can be the aforementioned image signal
  • the other of the two types of data signals can be, for example, a correction signal.
  • the potential V w corresponding to the correction signal is supplied to the node N2 in the period T1
  • the potential V data corresponding to the image signal is supplied to the node N1 in the period T2, so that the image displayed on the display unit 33 is
  • the image signal can be corrected by the correction signal.
  • not only an image signal but also a correction signal and the like can be generated by the source driver circuit 22 included in the display device 10.
  • the pixel 34 can generate a potential exceeding the maximum potential that can be supplied to the wiring 32_1 and the wiring 32_2.
  • HDR high dynamic range
  • the pixel 34 can generate a potential exceeding the maximum potential that can be supplied to the wiring 32_1 and the wiring 32_2.
  • FIGS. 16C and 16D illustrate a configuration example of the pixel 34 including a specific configuration example of the circuit 401.
  • a circuit 401 provided in the pixel 34 having the structure illustrated in FIG. 16C includes a liquid crystal element 519 and a capacitor 517.
  • One electrode of the liquid crystal element 519 is electrically connected to the node N2.
  • the other electrode of the liquid crystal element 519 is electrically connected to the wiring 533.
  • One electrode of the capacitor 517 is electrically connected to the node N2.
  • the other electrode of the capacitor 517 is electrically connected to the wiring 531.
  • the wiring 531 and the wiring 533 can be a common wiring for, for example, all the pixels 34 provided in the display device 10. In this case, the potential supplied to the wiring 531 and the wiring 533 is a common potential.
  • the capacitor 517 functions as a storage capacitor. Note that the capacitor 517 may be omitted.
  • a pixel 34 having the structure illustrated in FIG. 16C can supply a potential higher than the potential that can be generated by the source driver circuit 22 or the like to one electrode of the liquid crystal element 519. Therefore, a high voltage can be supplied to the liquid crystal element 519 without making the source driver circuit 22 have a high withstand voltage, and the display device 10 can be made inexpensive. Alternatively, while suppressing an increase in power consumption of the display device 10, for example, high-speed display can be realized by overdrive driving, and a liquid crystal material having a high driving voltage can be applied. Further, by supplying a correction signal to the wiring 32_1 or the wiring 32_2, the image signal can be corrected in accordance with the operating temperature, the deterioration state of the liquid crystal element 519, or the like.
  • a circuit 401 provided in the pixel 34 having the structure illustrated in FIG. 16D includes a light-emitting element 523, a transistor 521, and a capacitor 517.
  • One of a source and a drain of the transistor 521 is electrically connected to the wiring 537.
  • the other of the source and the drain of the transistor 521 is electrically connected to one electrode of the light-emitting element 523.
  • a gate of the transistor 521 is electrically connected to the node N2.
  • One electrode of the capacitor 517 is electrically connected to the node N2.
  • the other electrode of the capacitor 517 is electrically connected to the wiring 535.
  • the other electrode of the light-emitting element 523 is electrically connected to the wiring 539.
  • the wiring 535 can be a common wiring for, for example, all the pixels 34 provided in the display device 10.
  • the potential supplied to the wiring 535 is a common potential.
  • a constant potential can be supplied to the wirings 537 and 539. For example, a high potential can be supplied to the wiring 537 and a low potential can be supplied to the wiring 539.
  • the transistor 521 has a function of controlling current supplied to the light-emitting element 523.
  • the capacitor 517 functions as a storage capacitor.
  • the capacitor 517 may be omitted.
  • FIG. 16D illustrates a structure in which the anode side of the light-emitting element 523 is electrically connected to the transistor 521; however, the transistor 521 may be electrically connected to the cathode side.
  • the potential value of the wiring 537 and the potential value of the wiring 539 can be changed as appropriate.
  • a pixel 34 having the structure illustrated in FIG. 16D can supply a potential higher than the potential that can be generated by the source driver circuit 22 or the like to one electrode of the light-emitting element 523. Therefore, a high potential can be supplied to the gate of the transistor 521 without making the source driver circuit 22 have a high breakdown voltage, and the display device 10 can be made inexpensive. By supplying a high potential to the gate of the transistor 521, a large current can flow through the light-emitting element 523, so that the pixel 34 having the structure illustrated in FIG. 16D can realize, for example, HDR display or the like. In addition, variation in electrical characteristics of the transistor 521 and the light-emitting element 523 can be corrected by supplying a correction signal to the wiring 32_1 or the wiring 32_2.
  • a high voltage can be supplied to the light-emitting element 523 by supplying a high potential to the gate of the transistor 521.
  • the potential of the wiring 537 can be increased. Therefore, when the light-emitting element 523 is an organic EL element, the light-emitting element can have a tandem structure which will be described later. Thereby, the current efficiency and the external quantum efficiency of the light emitting element 523 can be increased. Therefore, a high brightness image can be displayed on the display device 10. Further, the power consumption of the display device 10 can be reduced.
  • the circuit is not limited to the circuits illustrated in FIGS. 16C and 16D, and a structure in which a transistor, a capacitor, or the like is additionally added may be employed.
  • a structure in which a transistor, a capacitor, or the like is additionally added may be employed.
  • the circuit is not limited to the circuits illustrated in FIGS. 16C and 16D, and a structure in which a transistor, a capacitor, or the like is additionally added may be employed.
  • a structure in which a transistor, a capacitor, or the like is additionally added may be employed.
  • a structure in which a transistor, a capacitor, or the like is additionally added may be employed.
  • the circuit is not limited to the circuits illustrated in FIGS. 16C and 16D, and a structure in which a transistor, a capacitor, or the like is additionally added may be employed.
  • three nodes that can hold a potential can be provided. That is, another pixel that can hold a potential can be provided in the pixel 34 in addition to the nodes N1
  • FIGS. 17A to 17D are diagrams illustrating structural examples of the circuit 401 in the case where the light-emitting element 523 is used as the display element.
  • a circuit 401 having the structure illustrated in FIG. 17A includes a capacitor 517, a transistor 521, and a light-emitting element 523 as in the circuit 401 having the structure illustrated in FIG.
  • the gate of the transistor 521 and one electrode of the capacitor 517 are electrically connected to the node N2.
  • One of a source and a drain of the transistor 521 is electrically connected to the wiring 537.
  • the other of the source and the drain of the transistor 521 is electrically connected to the other electrode of the capacitor 517.
  • the other electrode of the capacitor 517 is electrically connected to one electrode of the light-emitting element 523.
  • the other electrode of the light-emitting element 523 is electrically connected to the wiring 539.
  • a circuit 401 having a structure illustrated in FIG. 17B includes a capacitor 517, a transistor 521, and a light-emitting element 523 as in the circuit 401 having a structure illustrated in FIG.
  • the gate of the transistor 521 and one electrode of the capacitor 517 are electrically connected to the node N2.
  • One electrode of the light-emitting element 523 is electrically connected to the wiring 537.
  • the other electrode of the light-emitting element 523 is electrically connected to one of a source and a drain of the transistor 521.
  • the other of the source and the drain of the transistor 521 is electrically connected to the other electrode of the capacitor 517.
  • the other electrode of the capacitor 517 is electrically connected to the wiring 539.
  • FIG. 17C illustrates a configuration example of the circuit 401 in the case where the transistor 525 is added to the circuit 401 illustrated in FIG.
  • One of a source and a drain of the transistor 525 is electrically connected to the other of the source and the drain of the transistor 521 and the other electrode of the capacitor 517.
  • the other of the source and the drain of the transistor 525 is electrically connected to one electrode of the light-emitting element 523.
  • a gate of the transistor 525 is electrically connected to the wiring 541.
  • the wiring 541 functions as a scan line for controlling conduction of the transistor 525.
  • FIG. 17D illustrates a configuration example of the circuit 401 in the case where the transistor 527 is added to the circuit 401 illustrated in FIG.
  • One of a source and a drain of the transistor 527 is electrically connected to the other of the source and the drain of the transistor 521.
  • the other of the source and the drain of the transistor 527 is electrically connected to the wiring 543.
  • a gate of the transistor 527 is electrically connected to the wiring 545.
  • the wiring 545 functions as a scan line for controlling conduction of the transistor 527.
  • the wiring 543 can be electrically connected to a supply source of a specific potential such as a reference potential. By supplying a specific potential from the wiring 543 to the other of the source and the drain of the transistor 521, writing of an image signal to the pixel 34 can be stabilized.
  • the wiring 543 can be electrically connected to the circuit 520.
  • the circuit 520 can have one or more of a supply source of the specific potential, a function of acquiring electrical characteristics of the transistor 521, and a function of generating a correction signal.
  • FIG. 18 is a block diagram illustrating a configuration example of the display device 10 in the case where the pixel 34 has the configuration illustrated in FIGS. 16 (A), (C), and (D).
  • the display device 10 having the configuration shown in FIG. 18 includes a demultiplexer circuit 24 in addition to the components of the display device 10 shown in FIG.
  • the demultiplexer circuit can be provided in the layer 20, for example, as shown in FIG.
  • the number of demultiplexer circuits 24 can be the same as the number of columns of pixels 34 provided in the display unit 33, for example.
  • the gate driver circuit 21 is electrically connected to the pixel 34 through the wiring 31_1.
  • the gate driver circuit 21 is electrically connected to the pixel 34 through the wiring 31_2.
  • the wiring 31_1 and the wiring 31_2 have a function as a scanning line.
  • the source driver circuit 22 is electrically connected to the input terminal of the demultiplexer circuit 24.
  • a first output terminal of the demultiplexer circuit 24 is electrically connected to the pixel 34 through the wiring 32_1.
  • the second output terminal of the demultiplexer circuit 24 is electrically connected to the pixel 34 through the wiring 32_2.
  • the wiring 32_1 and the wiring 32_2 have a function as a data line.
  • the source driver circuit 22 and the demultiplexer circuit 24 may be collectively referred to as a source driver circuit. That is, the demultiplexer circuit 24 may be included in the source driver circuit 22.
  • the source driver circuit 22 has a function of generating the image signal S1 and the image signal S2.
  • the demultiplexer circuit 24 has a function of supplying the image signal S1 to the pixel 34 through the wiring 32_1 and a function of supplying the image signal S2 to the pixel 34 through the wiring 32_2.
  • the potential V data can be set to a potential corresponding to the image signal S1
  • the potential V w can be set to the image signal.
  • the potential can correspond to S2.
  • the potential at the node N2 becomes "V w + dV".
  • the potential dV is potential corresponding to the potential V data. Therefore, the image signal S1 can be added to the image signal S2. That is, the image signal S1 can be superimposed on the image signal S2.
  • the size of the potential V w corresponding to the potential V data, and the image signal S2 corresponding to the image signal S1 is limited in accordance with the breakdown voltage or the like of the source driver circuit 22. Therefore, by superimposing the image signal S1 and the image signal S2, an image corresponding to an image signal having a higher potential than the potential that can be output by the source driver circuit 22 can be displayed on the display unit 33. Thereby, a high-intensity image can be displayed on the display unit 33.
  • the pixel 34 includes the light-emitting element 523 as a display element, a large current can flow through the light-emitting element 523, so that a high-luminance image can be displayed on the display unit 33.
  • the dynamic range which is the width of the luminance of the image that can be displayed by the display unit 33, can be expanded.
  • the image corresponding to the image signal S1 and the image corresponding to the image signal S2 may be the same or different.
  • the display unit 33 displays the luminance of the image corresponding to the image signal S1 and the luminance of the image corresponding to the image signal S2. An image with higher luminance can be displayed.
  • FIG. 19 shows a case where the image P1 corresponding to the image signal S1 is an image including only characters, and the image P2 corresponding to the image signal S2 is an image including a picture and characters.
  • the brightness of the character can be increased by superimposing the image P1 and the image P2, for example, the character can be emphasized.
  • FIG. 16 (B) after the potential V w is written to the node N2, since the potential of the node N2 is changed according to the potential V data, the potential V w corresponding to the image signal S2 When rewriting, the potential V data of the image signal S1 must be written again. On the other hand, when rewriting potential V data, charges written to the node N2 at time T1 shown in FIG.
  • the brightness of the character can be adjusted by adjusting the value of the potential V data .
  • the image P2 is an image that is less frequently rewritten than the image P1.
  • the image P1 is not limited to an image including only characters, and the image P2 is not limited to an image including a picture and characters.
  • FIG. 20 is a cross-sectional view illustrating a configuration example of the display device 10.
  • the display device 10 includes a substrate 701 and a substrate 705, and the substrate 701 and the substrate 705 are bonded to each other with a sealant 712.
  • a single crystal semiconductor substrate such as a single crystal silicon substrate can be used.
  • a semiconductor substrate other than a single crystal semiconductor substrate may be used as the substrate 701.
  • a transistor 441 and a transistor 601 are provided over the substrate 701.
  • the transistor 441 can be a transistor provided in the circuit 40.
  • the transistor 601 can be a transistor provided in the gate driver circuit 21 or a transistor provided in the source driver circuit 22. That is, the transistor 441 and the transistor 601 can be provided in the layer 20 illustrated in FIG.
  • the transistor 441 includes a conductor 443 functioning as a gate electrode, an insulator 445 functioning as a gate insulator, and part of a substrate 701.
  • the transistor 441 may be either a p-channel type or an n-channel type.
  • the transistor 441 is electrically isolated from other transistors by the element isolation layer 403.
  • FIG. 20 illustrates the case where the transistor 441 and the transistor 601 are electrically isolated by the element isolation layer 403.
  • the element isolation layer 403 can be formed using a LOCOS (LOCal Oxidation of Silicon) method, an STI (Shallow Trench Isolation) method, or the like.
  • the semiconductor region 447 has a convex shape.
  • the conductor 443 is provided to cover the side surface and the upper surface of the semiconductor region 447 with an insulator 445 interposed therebetween. Note that FIG. 20 does not illustrate how the conductor 443 covers the side surface of the semiconductor region 447.
  • a material for adjusting a work function can be used for the conductor 443.
  • a transistor having a convex semiconductor region such as the transistor 441 can be called a fin-type transistor because it uses a convex portion of a semiconductor substrate.
  • an insulator having a function as a mask for forming the convex portion may be provided in contact with the upper portion of the convex portion.
  • 20 illustrates a structure in which a convex portion is formed by processing a part of the substrate 701; however, a semiconductor having a convex shape may be formed by processing the SOI substrate.
  • the structure of the transistor 441 illustrated in FIGS. 20A and 20B is an example, and the structure is not limited to the structure. An appropriate structure may be used depending on a circuit structure, a circuit operation method, or the like.
  • the transistor 441 may be a planar transistor.
  • the transistor 601 can have a structure similar to that of the transistor 441.
  • an insulator 405, an insulator 407, an insulator 409, and an insulator 411 are provided in addition to the element isolation layer 403 and the transistors 441 and 601.
  • a conductor 451 is embedded in the insulator 405, the insulator 407, the insulator 409, and the insulator 411.
  • the height of the upper surface of the conductor 451 and the height of the upper surface of the insulator 411 can be approximately the same.
  • An insulator 413 and an insulator 415 are provided over the conductor 451 and the insulator 411.
  • a conductor 457 is embedded in the insulator 413 and the insulator 415.
  • the conductor 457 can be provided in the same layer as the wirings 121 to 123 illustrated in FIGS.
  • the height of the upper surface of the conductor 457 and the height of the upper surface of the insulator 415 can be approximately the same.
  • An insulator 417 and an insulator 419 are provided over the conductor 457 and the insulator 415.
  • a conductor 459 is embedded in the insulator 417 and the insulator 419.
  • the conductor 459 can be provided in the same layer as the wirings 141 to 143 illustrated in FIGS.
  • the height of the upper surface of the conductor 459 and the height of the upper surface of the insulator 419 can be approximately the same.
  • An insulator 421 and an insulator 214 are provided over the conductor 459 and the insulator 419.
  • a conductor 453 is embedded in the insulator 421 and in the insulator 214.
  • the height of the upper surface of the conductor 453 and the height of the upper surface of the insulator 214 can be approximately the same.
  • An insulator 216 is provided over the conductor 453 and the insulator 214.
  • a conductor 455 is embedded in the insulator 216.
  • the height of the upper surface of the conductor 455 and the height of the upper surface of the insulator 216 can be approximately the same.
  • An insulator 222, an insulator 224, an insulator 254, an insulator 244, an insulator 280, an insulator 274, and an insulator 281 are provided over the conductor 455 and the insulator 216.
  • a conductor 305 is embedded in the insulator 222, the insulator 224, the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the height of the upper surface of the conductor 305 and the height of the upper surface of the insulator 281 can be approximately the same.
  • An insulator 361 is provided over the conductor 305 and the insulator 281.
  • a conductor 317 and a conductor 337 are embedded in the insulator 361.
  • the height of the upper surface of the conductor 337 and the height of the upper surface of the insulator 361 can be approximately the same.
  • An insulator 363 is provided over the conductor 337 and the insulator 361.
  • a conductor 347, a conductor 353, a conductor 355, and a conductor 357 are embedded in the insulator 363.
  • the heights of the upper surfaces of the conductor 353, the conductor 355, and the conductor 357 and the height of the upper surface of the insulator 363 can be approximately the same.
  • connection electrode 760 is provided over the conductor 353, the conductor 355, the conductor 357, and the insulator 363.
  • An anisotropic conductor 780 is provided so as to be electrically connected to the connection electrode 760, and an FPC (Flexible Printed Circuit) 716 is provided so as to be electrically connected to the anisotropic conductor 780.
  • FPC Flexible Printed Circuit
  • the low-resistance region 449b functioning as the other of the source region and the drain region of the transistor 441 includes a conductor 451, a conductor 457, a conductor 459, a conductor 453, a conductor 455, and a conductor. 305, a conductor 317, a conductor 337, a conductor 347, a conductor 353, a conductor 355, a conductor 357, a connection electrode 760, and an anisotropic conductor 780, and electrically connected to the FPC 716.
  • FIG. 20 shows three conductors 353, 355, and 357 as conductors having a function of electrically connecting the connection electrode 760 and the conductor 347.
  • the aspect is not limited to this.
  • the number of conductors having a function of electrically connecting the connection electrode 760 and the conductor 347 may be one, two, or four or more. By providing a plurality of conductors having a function of electrically connecting the connection electrode 760 and the conductor 347, the contact resistance can be reduced.
  • a transistor 750 is provided over the insulator 214.
  • the transistor 750 can be a transistor provided in the pixel 34. That is, the transistor 750 can be provided in the layer 30 illustrated in FIG.
  • An OS transistor can be used as the transistor 750.
  • An OS transistor has a feature that an off-state current is extremely low. Therefore, since the holding time of the image signal or the like can be extended, the frequency of the refresh operation can be reduced. Therefore, power consumption of the display device 10 can be reduced.
  • the conductor 301a and the conductor 301b are embedded in the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the conductor 301a is electrically connected to one of a source and a drain of the transistor 750
  • the conductor 301b is electrically connected to the other of the source and the drain of the transistor 750.
  • the heights of the upper surfaces of the conductors 301a and 301b and the height of the upper surface of the insulator 281 can be approximately the same.
  • a conductor 311, a conductor 313, a conductor 331, a capacitor 790, a conductor 333, and a conductor 335 are embedded in the insulator 361.
  • the conductor 311 and the conductor 313 are electrically connected to the transistor 750 and function as wirings.
  • the conductor 333 and the conductor 335 are electrically connected to the capacitor 790.
  • the heights of the upper surfaces of the conductor 331, the conductor 333, and the conductor 335 and the height of the upper surface of the insulator 361 can be approximately the same.
  • a conductor 341, a conductor 343, and a conductor 351 are embedded in the insulator 363.
  • the height of the upper surface of the conductor 351 and the height of the upper surface of the insulator 363 can be approximately the same.
  • Insulator 405, insulator 407, insulator 409, insulator 411, insulator 413, insulator 415, insulator 417, insulator 419, insulator 421, insulator 214, insulator 280, insulator 274, insulator 281, the insulator 361, and the insulator 363 have a function as an interlayer film, and may have a function as a planarizing film that covers the concave and convex shapes below each.
  • the upper surface of the insulator 363 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like in order to improve planarity.
  • CMP chemical mechanical polishing
  • the capacitor 790 includes a lower electrode 321 and an upper electrode 325.
  • An insulator 323 is provided between the lower electrode 321 and the upper electrode 325. That is, the capacitor 790 has a stacked structure in which an insulator 323 that functions as a dielectric is sandwiched between a pair of electrodes.
  • FIG. 20 illustrates an example in which the capacitor 790 is provided over the insulator 281; however, the capacitor 790 may be provided over an insulator different from the insulator 281.
  • FIG. 20 illustrates an example in which the conductor 301a, the conductor 301b, and the conductor 305 are formed in the same layer.
  • the conductor 311, the conductor 313, the conductor 317, and the lower electrode 321 are formed in the same layer.
  • the conductor 331, the conductor 333, the conductor 335, and the conductor 337 are formed in the same layer.
  • the conductor 341, the conductor 343, and the conductor 347 are formed in the same layer.
  • the conductor 351, the conductor 353, the conductor 355, and the conductor 357 are formed in the same layer.
  • a display device 10 illustrated in FIG. 20 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes a conductor 772, a conductor 774, and a liquid crystal layer 776 therebetween.
  • the conductor 774 is provided on the substrate 705 side and has a function as a common electrode.
  • the conductor 772 is electrically connected to the other of the source and the drain of the transistor 750 through the conductor 351, the conductor 341, the conductor 331, the conductor 313, and the conductor 301b.
  • the conductor 772 is formed over the insulator 363 and functions as a pixel electrode.
  • the conductor 772 can be formed using a material that is transparent to visible light or a reflective material.
  • a material that is transparent to visible light or a reflective material for example, an oxide material containing indium, zinc, tin, or the like is preferably used.
  • the reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the display device 10 When a reflective material is used for the conductor 772, the display device 10 becomes a reflective liquid crystal display device. On the other hand, when a light-transmitting material is used for the conductor 772 and a light-transmitting material is also used for the substrate 701 and the like, the display device 10 becomes a transmissive liquid crystal display device. When the display device 10 is a reflective liquid crystal display device, a polarizing plate is provided on the viewing side. On the other hand, when the display device 10 is a transmissive liquid crystal display device, a pair of polarizing plates is provided so as to sandwich the liquid crystal element.
  • an alignment film in contact with the liquid crystal layer 776 may be provided.
  • an optical member optical substrate
  • a polarizing member such as a polarizing member, a retardation member, or an antireflection member
  • a light source such as a backlight or a sidelight
  • a structure body 778 is provided between the insulator 363 and the conductor 774.
  • the structure body 778 is a columnar spacer and has a function of controlling a distance (cell gap) between the substrate 701 and the substrate 705. Note that a spherical spacer may be used as the structure body 778.
  • a light-blocking layer 738 On the substrate 705 side, a light-blocking layer 738, a colored layer 736, and an insulator 734 in contact with the light-blocking layer 738 are provided.
  • the light blocking layer 738 has a function of blocking light emitted from an adjacent region.
  • the light-blocking layer 738 has a function of blocking external light from reaching the transistor 750 and the like.
  • the colored layer 736 is provided so as to have a region overlapping with the liquid crystal element 775.
  • the liquid crystal layer 776 includes a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC: Polymer Dispersed Liquid Crystal), a polymer network type liquid crystal (PNLC: Polymer Network Liquid Crystal), and a ferroelectric liquid crystal.
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal
  • An antiferroelectric liquid crystal or the like can be used.
  • a liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used.
  • a mode of the liquid crystal device a TN (Twisted Nematic) mode, a VA (Vertical Alignment) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, and an ASM (Axially Symmetrically-symmetrical).
  • a mode an OCB (Optical Compensated Birefringence) mode, an ECB (Electrically Controlled Birefringence) mode, a guest host mode, and the like can be used.
  • a scattering liquid crystal using a polymer dispersed liquid crystal, a polymer network liquid crystal, or the like can be used for the liquid crystal layer 776.
  • black and white display may be performed without providing the colored layer 736, or color display may be performed using the colored layer 736.
  • a time-division display method (also referred to as a field sequential driving method) that performs color display based on a continuous additive color mixing method may be applied.
  • a structure in which the colored layer 736 is not provided can be employed.
  • the time-division display method for example, there is no need to provide sub-pixels exhibiting the respective colors of R (red), G (green), and B (blue). There are advantages such as increasing the degree.
  • FIG. 21 is a modification of the display device 10 shown in FIG. 20, and is different from the display device 10 shown in FIG. 20 in that a light emitting element is used as a display element.
  • the display device 10 illustrated in FIG. 21 includes a light-emitting element 782.
  • the light-emitting element 782 includes a conductor 772, an EL layer 786, and a conductor 788.
  • the EL layer 786 includes an organic compound or an inorganic compound such as a quantum dot.
  • a fluorescent material As a material that can be used for the organic compound, a fluorescent material, a phosphorescent material, or the like can be given.
  • examples of materials that can be used for the quantum dots include colloidal quantum dot materials, alloy type quantum dot materials, core / shell type quantum dot materials, and core type quantum dot materials.
  • an insulator 730 is provided over the insulator 363.
  • the insulator 730 can be configured to cover part of the conductor 772.
  • the light-emitting element 782 includes a light-transmitting conductor 788 and can be a top-emission light-emitting element. Note that the light-emitting element 782 may have a bottom emission structure in which light is emitted to the conductor 772 side or a dual emission structure in which light is emitted to both the conductor 772 and the conductor 788.
  • the light-emitting element 782 can have a microcavity structure. Thereby, light (for example, RGB) of a predetermined color can be extracted without providing a colored layer, and the display device 10 can perform color display. By adopting a configuration in which the colored layer is not provided, light absorption by the colored layer can be suppressed. Thereby, the display apparatus 10 can display a high-intensity image, and the power consumption of the display apparatus 10 can be reduced. Note that in the case where the EL layer 786 is formed in an island shape for each pixel or in a stripe shape for each pixel column, that is, in a case where the EL layer 786 is formed by separate coating, a structure without a colored layer can be employed.
  • the light-blocking layer 738 is provided so as to have a region overlapping with the insulator 730.
  • the light shielding layer 738 is covered with an insulator 734.
  • a space between the light emitting element 782 and the insulator 734 is filled with a sealing layer 732.
  • the structure body 778 is provided between the insulator 730 and the EL layer 786.
  • the structure body 778 is provided between the insulator 730 and the insulator 734.
  • FIG. 22 is a modification of the display device 10 shown in FIG. 21, and is different from the display device 10 shown in FIG. 21 in that a colored layer 736 is provided.
  • the colored layer 736 By providing the colored layer 736, the color purity of light extracted from the light-emitting element 782 can be increased. Thereby, a high quality image can be displayed on the display device 10.
  • all the light-emitting elements 782 of the display device 10 can be light-emitting elements that emit white light. Therefore, the EL layer 786 does not have to be formed separately, and the display device 10 has high definition. can do.
  • FIGS. 20 to 22 illustrate a structure in which the transistor 441 and the transistor 601 are provided so that a channel formation region is formed in the substrate 701 and are stacked over the transistor 441 and the transistor 601 to provide an OS transistor.
  • FIG. 23 is a modification example of FIG. 20
  • FIG. 24 is a modification example of FIG. 21
  • FIG. 25 is a modification example of FIG. 22, and is stacked on the transistors 602 and 603 which are OS transistors instead of the transistors 441 and 601.
  • the display device 10 having the structure shown in FIGS. 20 to 22 is different in that the transistor 750 is provided. That is, the display device 10 having the structure illustrated in FIGS. 23 to 25 is provided with a stack of OS transistors.
  • An insulator 613 and an insulator 614 are provided over the substrate 701, and a transistor 602 and a transistor 603 are provided over the insulator 614.
  • a transistor or the like may be provided between the substrate 701 and the insulator 613.
  • a transistor having a structure similar to that of the transistors 441 and 601 illustrated in FIGS. 20 to 22 may be provided between the substrate 701 and the insulator 613.
  • the transistor 602 can be a transistor provided in the circuit 40.
  • the transistor 603 can be a transistor provided in the gate driver circuit 21 or a transistor provided in the source driver circuit 22. That is, the transistor 602 and the transistor 603 can be provided in the layer 20 illustrated in FIG. Note that as illustrated in FIG. 5, when the circuit 40 is provided in the layer 30, the transistor 602 can be provided in the layer 30.
  • the transistor 602 and the transistor 603 can be transistors having a structure similar to that of the transistor 750. Note that the transistor 602 and the transistor 603 may be OS transistors having different structures from the transistor 750.
  • an insulator 616, an insulator 622, an insulator 624, an insulator 654, an insulator 644, an insulator 680, an insulator 674, and an insulator 681 are provided over the insulator 614.
  • a conductor 461 is embedded in the insulator 654, the insulator 644, the insulator 680, the insulator 674, and the insulator 681.
  • the height of the upper surface of the conductor 461 and the height of the upper surface of the insulator 681 can be approximately the same.
  • An insulator 501 is provided over the conductor 461 and the insulator 681.
  • a conductor 463 is embedded in the insulator 501.
  • the height of the upper surface of the conductor 463 and the height of the upper surface of the insulator 501 can be approximately the same.
  • An insulator 503 is provided over the conductor 463 and the insulator 501.
  • a conductor 465 is embedded in the insulator 503.
  • the height of the upper surface of the conductor 465 and the height of the upper surface of the insulator 503 can be approximately the same.
  • An insulator 505 is provided over the conductor 465 and the insulator 503.
  • a conductor 467 is embedded in the insulator 505.
  • the conductor 467 can be provided in the same layer as the wirings 121 to 123 illustrated in FIGS.
  • the height of the upper surface of the conductor 467 and the height of the upper surface of the insulator 505 can be approximately the same.
  • An insulator 507 is provided over the conductor 467 and the insulator 505.
  • a conductor 469 is embedded in the insulator 507.
  • the height of the upper surface of the conductor 469 and the height of the upper surface of the insulator 507 can be approximately the same.
  • An insulator 509 is provided over the conductor 469 and the insulator 507.
  • a conductor 471 is embedded in the insulator 509.
  • the conductor 471 can be provided in the same layer as the wirings 141 to 143 illustrated in FIGS.
  • the height of the upper surface of the conductor 471 and the height of the upper surface of the insulator 509 can be approximately the same.
  • An insulator 421 and an insulator 214 are provided over the conductor 471 and the insulator 509.
  • a conductor 453 is embedded in the insulator 421 and in the insulator 214.
  • the height of the upper surface of the conductor 453 and the height of the upper surface of the insulator 214 can be approximately the same.
  • one of a source and a drain of the transistor 602 includes a conductor 461, a conductor 463, a conductor 465, a conductor 467, a conductor 469, a conductor 471, a conductor 453, and a conductor. 455, the conductor 305, the conductor 317, the conductor 337, the conductor 347, the conductor 353, the conductor 355, the conductor 357, the connection electrode 760, and the anisotropic conductor 780, and electrically connected to the FPC 716 It is connected.
  • the insulator 613, the insulator 614, the insulator 680, the insulator 674, the insulator 681, the insulator 501, the insulator 503, the insulator 505, the insulator 507, and the insulator 509 each function as an interlayer film.
  • the film may have a function as a planarizing film that covers the concave and convex shapes below each.
  • the display device 10 having the structure illustrated in FIGS. 23 to 25 can make all the transistors included in the display device 10 an OS transistor while narrowing and downsizing the display device 10.
  • the transistor provided in the layer 20 and the transistor provided in the layer 30 can be manufactured using the same device. Therefore, the manufacturing cost of the display device 10 can be reduced, and the display device 10 can be made inexpensive.
  • FIG. 26A to 26E are diagrams illustrating structural examples of the light-emitting element 782.
  • FIG. FIG. 26A illustrates a structure in which an EL layer 786 is sandwiched between a conductor 772 and a conductor 788 (single structure).
  • the EL layer 786 includes a light emitting material, for example, a light emitting material that is an organic compound.
  • FIG. 26B illustrates a stacked structure of the EL layer 786.
  • the conductor 772 functions as an anode
  • the conductor 788 functions as a cathode.
  • the EL layer 786 has a structure in which a hole injection layer 721, a hole transport layer 722, a light emitting layer 723, an electron transport layer 724, and an electron injection layer 725 are sequentially stacked over a conductor 772. Note that in the case where the conductor 772 has a function as a cathode and the conductor 788 has a function as an anode, the stacking order is reversed.
  • the light-emitting layer 723 includes a light-emitting material or a plurality of materials in appropriate combination, and can have a structure in which fluorescent light emission or phosphorescent light emission exhibiting a desired light emission color can be obtained.
  • the light-emitting layer 723 may have a stacked structure with different emission colors. Note that in this case, different materials may be used for the light-emitting substance and other substances used for the stacked light-emitting layers.
  • the conductive layer 772 illustrated in FIG. 26B is used as a reflective electrode
  • the conductive material 788 is used as a semi-transmissive / semi-reflective electrode
  • a micro optical resonator (microcavity) structure is used. Light emitted from the light-emitting layer 723 included in 786 can resonate between both electrodes, and light emitted through the conductor 788 can be enhanced.
  • the conductor 772 of the light-emitting element 782 is a reflective electrode including a stacked structure of a reflective conductive material and a light-transmitting conductive material (transparent conductive film), the film thickness of the transparent conductive film.
  • Optical adjustment can be performed by controlling. Specifically, the distance between the electrodes of the conductor 772 and the conductor 788 is adjusted to be near m ⁇ / 2 (where m is a natural number) with respect to the wavelength ⁇ of light obtained from the light-emitting layer 723. Is preferred.
  • the light emitting region here refers to a recombination region between holes and electrons in the light emitting layer 723.
  • the spectrum of specific monochromatic light obtained from the light emitting layer 723 can be narrowed, and light emission with good color purity can be obtained.
  • the optical distance between the conductor 772 and the conductor 788 can be strictly referred to as the total thickness from the reflection region of the conductor 772 to the reflection region of the conductor 788.
  • the optical distance between the conductor 772 and the light-emitting layer from which desired light can be obtained is strictly the optical distance between the reflective region in the conductor 772 and the light-emitting region in the light-emitting layer from which desired light can be obtained. be able to.
  • any position of the conductor 772 can be set as the reflection region and desired light can be obtained. It is assumed that the above-described effect can be sufficiently obtained by assuming an arbitrary position of the light emitting layer as the light emitting region.
  • a light-emitting element 782 illustrated in FIG. 26B has a microcavity structure, so that light having different wavelengths (monochromatic light) can be extracted even when the light-emitting element 782 has the same EL layer. Accordingly, there is no need for separate coloring (for example, RGB) for obtaining different emission colors. Therefore, it is easy to realize high definition. A combination with a colored layer is also possible. Furthermore, since it is possible to increase the emission intensity of the specific wavelength in the front direction, it is possible to reduce power consumption.
  • the light-emitting element 782 illustrated in FIG. 26B does not necessarily have a microcavity structure.
  • the light-emitting layer 723 emits white light and a colored layer is provided so that light of a predetermined color (for example, RGB) can be extracted.
  • a predetermined color for example, RGB
  • the EL layer 786 is formed, light of a predetermined color can be extracted without providing a colored layer if different colors are used for obtaining different emission colors.
  • At least one of the conductor 772 and the conductor 788 can be a light-transmitting electrode (a transparent electrode, a semi-transmissive / semi-reflective electrode, or the like).
  • the transparent electrode has a visible light transmittance of 40% or more.
  • the visible light reflectance of the semi-transmissive / semi-reflective electrode is 20% to 80%, preferably 40% to 70%.
  • the resistivity of these electrodes is preferably 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • the visible light reflectance of the reflective electrode is 40% to 100%, preferably 70% to 100%.
  • the resistivity of this electrode is preferably 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • the structure of the light-emitting element 782 may be the structure illustrated in FIG. In FIG. 26C, two EL layers (an EL layer 786a and an EL layer 786b) are provided between the conductor 772 and the conductor 788, and charge is generated between the EL layer 786a and the EL layer 786b.
  • a light-emitting element 782 having a stacked structure (tandem structure) including a layer 792 is shown.
  • the EL layer 786a and the EL layer 786b can have a structure similar to that of the EL layer 786 shown in FIG.
  • the charge generation layer 792 injects electrons into one of the EL layers 786a and 786b and injects holes into the other. It has the function to do. Therefore, when a voltage is supplied so that the potential of the conductor 772 is higher than the potential of the conductor 788, electrons are injected from the charge generation layer 792 into the EL layer 786a, and holes are injected from the charge generation layer 792 into the EL layer 786b. Will be.
  • the charge generation layer 792 preferably transmits visible light from the viewpoint of light extraction efficiency (specifically, the visible light transmittance of the charge generation layer 792 is 40% or more). Further, the conductivity of the charge generation layer 792 may be lower than the conductivity of the conductor 772 or the conductivity of the conductor 788.
  • the light-emitting element 782 may have a structure illustrated in FIG. In FIG. 26D, three EL layers (an EL layer 786a, an EL layer 786b, and an EL layer 786c) are provided between the conductor 772 and the conductor 788, and the EL layer 786a, the EL layer 786b, A light-emitting element 782 having a tandem structure including a charge generation layer 792 between the EL layer 786b and the EL layer 786c is shown.
  • the EL layer 786a, the EL layer 786b, and the EL layer 786c can have a structure similar to that of the EL layer 786 illustrated in FIG.
  • the current efficiency and the external quantum efficiency of the light-emitting element 782 can be further increased. Therefore, an image with higher brightness can be displayed on the display device 10. In addition, the power consumption of the display device 10 can be further reduced.
  • the structure of the light-emitting element 782 may be the structure illustrated in FIG. In FIG. 26E, an n-layer EL layer (an EL layer 786 (1) to an EL layer 786 (n)) is provided between the conductor 772 and the conductor 788, and between the EL layers 786.
  • a light-emitting element 782 having a tandem structure including the charge generation layer 792 is shown in FIG.
  • the EL layers 786 (1) to 786 (n) can have a structure similar to that of the EL layer 786 illustrated in FIG. Note that FIG. 26E illustrates an EL layer 786 (1), an EL layer 786 (m), and an EL layer 786 (n) of the EL layer 786.
  • n is an integer of m or more.
  • n is an integer of m or more. The larger the value of n, the higher the current efficiency and the external quantum efficiency of the light emitting element 782. Therefore, a high brightness image can be displayed on the display device 10. Further, the power consumption of the display device 10 can be reduced.
  • Conductor 772 and Conductor 788 any of the following materials can be used in appropriate combination as long as the functions of the anode and the cathode can be satisfied.
  • a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like can be used as appropriate.
  • an In—Sn oxide also referred to as ITO
  • an In—Si—Sn oxide also referred to as ITSO
  • an In—Zn oxide and an In—W—Zn oxide
  • elements belonging to Group 1 or Group 2 of the periodic table of elements not exemplified above for example, lithium (Li), cesium (Cs), calcium (Ca), strontium (Sr)), europium (Eu), ytterbium Rare earth metals such as (Yb), alloys containing these in appropriate combinations, graphene, and the like can be used.
  • the hole injection layer 721 is a layer that injects holes from the conductor 772 or the charge generation layer 792 that is an anode into the EL layer 786, and is a layer that includes a material having a high hole injection property.
  • the EL layer 786 includes an EL layer 786a, an EL layer 786b, an EL layer 786c, and EL layers 786 (1) to 786 (n).
  • Examples of the material having a high hole injection property include transition metal oxides such as molybdenum oxide, vanadium oxide, ruthenium oxide, tungsten oxide, and manganese oxide.
  • phthalocyanine compounds such as phthalocyanine (abbreviation: H 2 Pc) and copper phthalocyanine (abbreviation: CuPC), 4,4′-bis [N- (4-diphenylaminophenyl) -N-phenylamino] biphenyl ( Abbreviation: DPAB), N, N′-bis ⁇ 4- [bis (3-methylphenyl) amino] phenyl ⁇ -N, N′-diphenyl- (1,1′-biphenyl) -4,4′-diamine ( An aromatic amine compound such as abbreviation (DNTPD) or a polymer such as poly (3,4-ethylenedioxythiophene) / poly (styrenesulfonic acid) (abbreviation: PEDOT / PS
  • a composite material including a hole-transporting material and an acceptor material can also be used.
  • electrons are extracted from the hole-transport material by the acceptor material, holes are generated in the hole-injection layer 721, and holes are injected into the light-emitting layer 723 through the hole-transport layer 722.
  • the hole-injecting layer 721 may be formed as a single layer formed of a composite material including a hole-transporting material and an acceptor material (electron-accepting material), but a hole-transporting material and an acceptor material ( And an electron-accepting material) may be stacked in separate layers.
  • the hole-transport layer 722 is a layer that transports holes injected from the conductor 772 to the light-emitting layer 723 by the hole-injection layer 721. Note that the hole-transport layer 722 is a layer containing a hole-transport material. As the hole-transporting material used for the hole-transporting layer 722, a material having a HOMO level that is the same as or close to the HOMO level of the hole-injecting layer 721 is preferably used.
  • an oxide of a metal belonging to Groups 4 to 8 in the periodic table can be used.
  • Specific examples include molybdenum oxide, vanadium oxide, niobium oxide, tantalum oxide, chromium oxide, tungsten oxide, manganese oxide, and rhenium oxide.
  • molybdenum oxide is especially preferable because it is stable in the air, has a low hygroscopic property, and is easy to handle.
  • organic acceptors such as quinodimethane derivatives, chloranil derivatives, and hexaazatriphenylene derivatives can be used.
  • F 4 -TCNQ 7,7,8,8-tetracyano-2,3,5,6-tetrafluoroquinodimethane
  • chloranil 2,3,6,7,10,11 -Hexacyano-1,4,5,8,9,12-hexaazatriphenylene (abbreviation: HAT-CN) or the like
  • HAT-CN 2,3,6,7,10,11 -Hexacyano-1,4,5,8,9,12-hexaazatriphenylene
  • a hole-transport material used for the hole-injection layer 721 and the hole-transport layer 722 a substance having a hole mobility of 10 ⁇ 6 cm 2 / Vs or higher is preferable. Note that other than these substances, any substance that has a property of transporting more holes than electrons can be used.
  • a ⁇ -electron rich heteroaromatic compound for example, a carbazole derivative or an indole derivative
  • an aromatic amine compound is preferable.
  • 4,4′-bis [N- (1-naphthyl) is preferable.
  • NPB or ⁇ -NPD N, N′-bis (3-methylphenyl) -N, N′-diphenyl- [1,1′-biphenyl] -4,4 '-Diamine (abbreviation: TPD), 4,4'-bis [N- (spiro-9,9'-bifluoren-2-yl) -N-phenylamino] biphenyl (abbreviation: BSPB), 4-phenyl-4 '-(9-phenylfluoren-9-yl) triphenylamine (abbreviation: BPAFLP), 4-phenyl-3'-(9-phenylfluoren-9-yl) triphenylamine (abbreviation: mB) PAFLP), 4-phenyl-4 ′-(9-phenyl-9H-carbazol-3-yl) triphenylamine (abbreviation: PCBA1BP),
  • poly (N-vinylcarbazole) (abbreviation: PVK), poly (4-vinyltriphenylamine) (abbreviation: PVTPA), poly [N- (4- ⁇ N ′-[4- (4-diphenylamino)] Phenyl] phenyl-N′-phenylamino ⁇ phenyl) methacrylamide] (abbreviation: PTPDMA), poly [N, N′-bis (4-butylphenyl) -N, N′-bis (phenyl) benzidine] (abbreviation: Polymer compounds such as Poly-TPD can also be used.
  • the hole transporting material is not limited to the above and can be used for the hole injection layer 721 and the hole transporting layer 722 as a hole transporting material by combining one or more known various materials.
  • each of the hole transport layers 722 may be formed of a plurality of layers. That is, for example, a first hole transport layer and a second hole transport layer may be laminated.
  • the light-emitting layer 723 is a layer containing a light-emitting substance.
  • a substance exhibiting a luminescent color such as blue, purple, blue-violet, green, yellow-green, yellow, orange, or red is appropriately used.
  • FIGS. 26C, 26D, and 26E when the light-emitting element 782 includes a plurality of EL layers, a different light-emitting substance is used for the light-emitting layer 723 provided in each EL layer.
  • a configuration that exhibits different emission colors for example, white emission obtained by combining emission colors having a complementary color relationship
  • the light-emitting element 782 has the structure illustrated in FIG. 26C
  • a light-emitting substance used for the light-emitting layer 723 provided in the EL layer 786a a light-emitting substance used for the light-emitting layer 723 provided in the EL layer 786b
  • the emission color exhibited by the EL layer 786a and the emission color exhibited by the EL layer 786b can be made different.
  • a stacked structure in which one light-emitting layer includes different light-emitting substances may be used.
  • the light-emitting layer 723 may include one or more kinds of organic compounds (host material and assist material).
  • the one or plural kinds of organic compounds one or both of a hole transporting material and an electron transporting material can be used.
  • a light-emitting substance that emits blue light (a blue light-emitting substance) is used as a guest material for one of the EL layer 786a and the EL layer 786b, and the other is a green light-emitting element. It is preferable to use a substance exhibiting red (green light-emitting substance) and a substance exhibiting red light emission (red light-emitting substance). This method is effective when the luminous efficiency and lifetime of the blue luminescent material (blue luminescent layer) are inferior to others.
  • a luminescent material that converts singlet excitation energy to light emission in the visible light region is used as the blue light-emitting material, and a luminescent material that changes triplet excitation energy to light emission in the visible light region is used as the green and red light-emitting materials. This is preferable because the spectral balance of RGB is improved.
  • the light-emitting substance that can be used for the light-emitting layer 723, and a light-emitting substance that changes singlet excitation energy into light emission in the visible light region or a light-emitting substance that changes triplet excitation energy into light emission in the visible light region is used. be able to.
  • Examples of the light emitting substance include the following.
  • Examples of the light-emitting substance that converts singlet excitation energy into light emission include substances that emit fluorescence (fluorescent materials).
  • fluorescent materials include fluorescence (fluorescent materials).
  • Examples include quinoxaline derivatives, quinoxaline derivatives, pyridine derivatives, pyrimidine derivatives, phenanthrene derivatives, and naphthalene derivatives.
  • a pyrene derivative is preferable because of its high emission quantum yield.
  • pyrene derivative examples include N, N′-bis (3-methylphenyl) -N, N′-bis [3- (9-phenyl-9H-fluoren-9-yl) phenyl] pyrene-1,6. -Diamine (abbreviation: 1,6 mM emFLPAPrn), N, N'-diphenyl-N, N'-bis [4- (9-phenyl-9H-fluoren-9-yl) phenyl] pyrene-1,6-diamine (abbreviation) : 1,6FLPAPrn), N, N′-bis (dibenzofuran-2-yl) -N, N′-diphenylpyrene-1,6-diamine (abbreviation: 1,6FrAPrn), N, N′-bis (dibenzothiophene) -2-yl) -N, N′-diphenylpyrene-1,6-diamine (abbreviation: 1,
  • Examples of the light-emitting substance that changes triplet excitation energy into light emission include phosphorescent substances (phosphorescent materials) and thermally activated delayed fluorescence (TADF) materials that exhibit thermally activated delayed fluorescence. .
  • phosphorescent substances phosphorescent materials
  • TADF thermally activated delayed fluorescence
  • phosphorescent materials include organometallic complexes, metal complexes (platinum complexes), and rare earth metal complexes. Since these exhibit different emission colors (emission peaks) for each substance, they are appropriately selected and used as necessary.
  • Examples of phosphorescent materials which exhibit blue or green color and whose emission spectrum peak wavelength is 450 nm or more and 570 nm or less include the following substances.
  • Examples of the phosphorescent material which exhibits green or yellow and has an emission spectrum peak wavelength of 495 nm or more and 590 nm or less include the following substances.
  • tris (4-methyl-6-phenylpyrimidinato) iridium (III) (abbreviation: [Ir (mppm) 3 ]
  • tris (4-t-butyl-6-phenylpyrimidinato) iridium (III) (Abbreviation: [Ir (tBupppm) 3 ])
  • (acetylacetonato) bis (6-methyl-4-phenylpyrimidinato) iridium (III) abbreviation: [Ir (mppm) 2 (acac)]
  • Acetylacetonato bis (6-tert-butyl-4-phenylpyrimidinato) iridium (III) (abbreviation: [Ir (tBupppm) 2 (acac)]
  • Acetylacetonato) bis [6- (2- Norbornyl) -4-phenylpyrimidinato] iridium (III) (abbreviation: [Ir (nbpppm
  • organometallic iridium complexes having a pyridine skeleton (particularly a phenylpyridine skeleton) or a pyrimidine skeleton are a group of compounds useful for achieving green chromaticity in one embodiment of the present invention.
  • Examples of the phosphorescent material which exhibits yellow or red and has an emission spectrum peak wavelength of 570 nm or more and 750 nm or less include the following substances.
  • organometallic iridium complexes having a pyrazine skeleton are a group of compounds that are useful for achieving red chromaticity in one embodiment of the present invention.
  • an organometallic iridium complex having a cyano group such as [Ir (dmdppr-dmCP) 2 (dpm)] is preferable because of its high stability.
  • the blue light-emitting substance a substance having a photoluminescence peak wavelength of 430 nm to 470 nm, more preferably 430 nm to 460 nm may be used.
  • a substance having a photoluminescence peak wavelength of 500 nm to 540 nm, more preferably 500 nm to 530 nm may be used.
  • a substance having a peak wavelength of photoluminescence of 610 nm to 680 nm, more preferably 620 nm to 680 nm may be used.
  • the photoluminescence measurement may be either a solution or a thin film.
  • the film thickness of the semi-transmissive / semi-reflective electrode (metal thin film portion) necessary for obtaining the microcavity effect is preferably 20 nm or more and 40 nm or less. More preferably, it is larger than 25 nm and 40 nm or less. In addition, when it exceeds 40 nm, efficiency may fall.
  • the organic compound (host material or assist material) used for the light-emitting layer 723 one or a plurality of substances having an energy gap larger than that of the light-emitting substance (guest material) may be selected and used.
  • the hole transporting material described above and the electron transporting material described later can be used as a host material or an assist material, respectively.
  • the light-emitting substance is a fluorescent material
  • an anthracene derivative or a tetracene derivative it is preferable to use an anthracene derivative or a tetracene derivative.
  • an organic compound having a triplet excitation energy larger than the triplet excitation energy of the light-emitting substance (energy difference between the ground state and the triplet excited state) may be selected as the host material.
  • an organic compound having a triplet excitation energy larger than the triplet excitation energy of the light-emitting substance (energy difference between the ground state and the triplet excited state) may be selected as the host material.
  • aromatic amines and carbazole derivatives can be used.
  • condensed polycyclic aromatic compounds such as anthracene derivatives, phenanthrene derivatives, pyrene derivatives, chrysene derivatives, and dibenzo [g, p] chrysene derivatives can be given.
  • 9,10-diphenylanthracene (abbreviation: DPAnth) N, N-diphenyl-9- [4- (10-phenyl-9-anthryl) phenyl] -9H-carbazol-3-amine (abbreviation: CzA1PA), 4- (10-phenyl-9-anthryl) triphenyl Amine (abbreviation: DPhPA), YGAPA, PCAPA, N, 9-diphenyl-N- ⁇ 4- [4- (10-phenyl-9-anthryl) phenyl] phenyl ⁇ -9H-carbazol-3-amine (abbreviation: PCAPBA) ), 9,10-diphenyl-2- [N-phenyl-N- (9-phenyl-9H-carba) Ol-3-yl) amino] anthracene (abbreviation: 2PCAPA), 6,12-dimethoxy-5,11-diphenylchrysene, N, N, N ′,
  • a compound that forms an exciplex is preferably mixed with a light-emitting substance.
  • various organic compounds can be used in appropriate combination.
  • a compound that easily receives holes (hole transporting material) and a compound that easily receives electrons (electrons) A combination with a transportable material) is particularly preferred. Note that as specific examples of the hole-transport material and the electron-transport material, the materials described in this embodiment can be used.
  • TADF material is a material that can up-convert triplet excited state to singlet excited state with a little thermal energy (interverse crossing) and efficiently emits light (fluorescence) from singlet excited state. is there.
  • the energy difference between the triplet excited level and the singlet excited level is 0 eV or more and 0.2 eV or less, preferably 0 eV or more and 0.1 eV or less.
  • delayed fluorescence in the TADF material refers to light emission having a remarkably long lifetime while having a spectrum similar to that of normal fluorescence. The lifetime is 10 ⁇ 6 seconds or longer, preferably 10 ⁇ 3 seconds or longer.
  • the TADF material examples include fullerene and derivatives thereof, acridine derivatives such as proflavine, and eosin.
  • metal-containing porphyrins including magnesium (Mg), zinc (Zn), cadmium (Cd), tin (Sn), platinum (Pt), indium (In), palladium (Pd), and the like can be given.
  • the metal-containing porphyrin include a protoporphyrin-tin fluoride complex (SnF 2 (Proto IX)), a mesoporphyrin-tin fluoride complex (SnF 2 (Meso IX)), and a hematoporphyrin-tin fluoride complex (SnF 2).
  • a substance in which a ⁇ -electron rich heteroaromatic ring and a ⁇ -electron deficient heteroaromatic ring are directly bonded increases both the donor property of the ⁇ -electron rich heteroaromatic ring and the acceptor property of the ⁇ -electron insufficient heteroaromatic ring. This is particularly preferable because the energy difference between the singlet excited state and the triplet excited state becomes small.
  • TADF material when using TADF material, it can also be used in combination with another organic compound.
  • the electron transport layer 724 is a layer that transports electrons injected from the conductor 788 to the light emitting layer 723 by the electron injection layer 725.
  • the electron-transport layer 724 is a layer containing an electron-transport material.
  • the electron transporting material used for the electron transporting layer 724 is preferably a substance having an electron mobility of 1 ⁇ 10 ⁇ 6 cm 2 / Vs or higher. Note that other than these substances, any substance that has a property of transporting more electrons than holes can be used.
  • Electron transporting materials include quinoline ligands, benzoquinoline ligands, oxazole ligands, or metal complexes having thiazole ligands, oxadiazole derivatives, triazole derivatives, phenanthroline derivatives, pyridine derivatives, bipyridine derivatives, etc. Is mentioned.
  • a ⁇ -electron deficient heteroaromatic compound such as a nitrogen-containing heteroaromatic compound can also be used.
  • Alq 3 tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h] quinolinato) beryllium (abbreviation: BeBq 2 ), BAlq, Zn (BOX ) 2 , metal complexes such as bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1 , 3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (p-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD) -7), 3- (4′-tert-butylphenyl) -4-phenyl-5- (4 ′′ -biphenyl) -1,2,4-triphenyl-5
  • poly (2,5-pyridinediyl) (abbreviation: PPy)
  • poly [(9,9-dihexylfluorene-2,7-diyl) -co- (pyridine-3,5-diyl)] (abbreviation: PF -Py)
  • poly [(9,9-dioctylfluorene-2,7-diyl) -co- (2,2′-bipyridine-6,6′-diyl)] (abbreviation: PF-BPy)
  • PPy poly [(9,9-dioctylfluorene-2,7-diyl) -co- (2,2′-bipyridine-6,6′-diyl)]
  • PF-BPy Molecular compounds
  • the electron-transport layer 724 is not limited to a single layer, and may have a structure in which two or more layers including the above substances are stacked.
  • the electron injection layer 725 is a layer containing a substance with a high electron injection property.
  • the electron injection layer 725 includes an alkali metal, an alkaline earth metal such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ), lithium oxide (LiO x ), or the like These compounds can be used.
  • a rare earth metal compound such as erbium fluoride (ErF 3 ) can be used.
  • electride may be used for the electron injection layer 725. Examples of the electride include a substance obtained by adding a high concentration of electrons to a mixed oxide of calcium and aluminum. Note that the substance forming the electron transport layer 724 described above can also be used.
  • a composite material formed by mixing an organic compound and an electron donor (donor) may be used for the electron injection layer 725.
  • a composite material is excellent in electron injecting property and electron transporting property because electrons are generated in the organic compound by the electron donor.
  • the organic compound is preferably a material excellent in transporting the generated electrons.
  • an electron transporting material metal complex, heteroaromatic compound, etc.
  • the electron donor may be any substance that exhibits an electron donating property to the organic compound.
  • alkali metals, alkaline earth metals, and rare earth metals are preferable, and lithium, cesium, magnesium, calcium, erbium, ytterbium, and the like can be given.
  • Alkali metal oxides and alkaline earth metal oxides are preferable, and lithium oxide, calcium oxide, barium oxide, and the like can be given.
  • a Lewis base such as magnesium oxide can also be used.
  • an organic compound such as tetrathiafulvalene (abbreviation: TTF) can be used.
  • Charge Generation Layer 792 When a voltage is applied between the conductor 772 and the conductor 788, the charge generation layer 792 is applied to the EL layer 786 on the side close to the conductor 772 of the two EL layers 786 in contact with the charge generation layer 792. It has a function of injecting electrons and injecting holes into the EL layer 786 on the side different from the conductor 788.
  • the charge generation layer 792 has a function of injecting electrons into the EL layer 786a and injecting holes into the EL layer 786b.
  • the charge generation layer 792 may have a structure in which an electron acceptor is added to a hole transporting material or a structure in which an electron donor (donor) is added to an electron transporting material. Good. Moreover, both these structures may be laminated
  • the electron acceptor includes 7,7,8,8-tetracyano-2,3,5,6-tetrafluoro.
  • the electron acceptor includes 7,7,8,8-tetracyano-2,3,5,6-tetrafluoro.
  • examples include quinodimethane (abbreviation: F 4 -TCNQ), chloranil, and the like.
  • oxides of metals belonging to Groups 4 to 8 in the periodic table can be given. Specific examples include vanadium oxide, niobium oxide, tantalum oxide, chromium oxide, molybdenum oxide, tungsten oxide, manganese oxide, and rhenium oxide.
  • the electron donor may be an alkali metal, an alkaline earth metal, a rare earth metal, or the second and group 13 elements in the periodic table.
  • Metals belonging to the above and their oxides and carbonates can be used. Specifically, lithium (Li), cesium (Cs), magnesium (Mg), calcium (Ca), ytterbium (Yb), indium (In), lithium oxide, cesium carbonate, or the like is preferably used.
  • An organic compound such as tetrathianaphthacene may be used as an electron donor.
  • the light-emitting element 782 can be manufactured using a vacuum process such as an evaporation method or a solution process such as a spin coating method or an inkjet method.
  • a vacuum deposition method such as an evaporation method or a solution process such as a spin coating method or an inkjet method.
  • PVD method vacuum vapor deposition method
  • CVD method chemical vapor deposition method
  • the vapor deposition method (vacuum vapor deposition method, etc.), coating Method (dip coating method, die coating method, bar coating method, spin coating method, spray coating method, etc.), printing method (inkjet method, screen (stencil printing) method, offset (lithographic printing) method, flexographic (letter printing) method, It can be formed by a method such as a gravure method or a micro contact method.
  • each functional layer a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer
  • a charge generation layer included in the EL layer of the light-emitting element described in this embodiment include the above-described materials
  • other materials can be used in combination as long as the functions of the respective layers can be satisfied.
  • high molecular compounds oligomers, dendrimers, polymers, etc.
  • medium molecular compounds compounds in the middle region between low molecules and polymers: molecular weight 400 to 4000
  • inorganic compounds quantum dot materials, etc.
  • the quantum dot material a colloidal quantum dot material, an alloy type quantum dot material, a core / shell type quantum dot material, a core type quantum dot material, or the like can be used.
  • ⁇ Configuration Example 1 of Transistor> 27A, 27B, and 27C are a top view and a cross-sectional view of the transistor 200A that can be used for the display device which is one embodiment of the present invention, and the periphery of the transistor 200A.
  • the transistor 200A can be applied to the transistors included in the display portion 33, the gate driver circuit 21, the source driver circuit 22, and the circuit 40 described in Embodiment 1 and the like.
  • FIG. 27A is a top view of the transistor 200A.
  • 27B and 27C are cross-sectional views of the transistor 200A.
  • FIG. 27B is a cross-sectional view taken along dashed-dotted line A1-A2 in FIG. 27A and also a cross-sectional view in the channel length direction of the transistor 200A.
  • FIG. 27C is a cross-sectional view taken along dashed-dotted line A3-A4 in FIG. 27A and is a cross-sectional view in the channel width direction of the transistor 200A. Note that for simplification of the drawing, some components are not illustrated in the top view in FIG.
  • the transistor 200A is separated from the metal oxide 230a disposed on the substrate (not shown), the metal oxide 230b disposed on the metal oxide 230a, and the metal oxide 230b.
  • a conductor 242a and a conductor 242b which are disposed; an insulator 280 which is disposed on the conductor 242a and the conductor 242b and in which an opening is formed between the conductor 242a and the conductor 242b; ,
  • the top surface of the conductor 260 is preferably substantially coincident with the top surfaces of the insulator 250, the insulator 254, the metal oxide 230c, and the insulator 280.
  • the metal oxide 230a, the metal oxide 230b, and the metal oxide 230c may be collectively referred to as the metal oxide 230.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242.
  • the side surfaces of the conductors 242a and 242b on the conductor 260 side have a substantially vertical shape.
  • the transistor 200A illustrated in FIG. 27 is not limited thereto, and the angle formed between the side surfaces and the bottom surfaces of the conductors 242a and 242b is 10 ° to 80 °, preferably 30 ° to 60 °. It is good.
  • the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • the insulator 224 includes the side surfaces of the metal oxide 230c, the upper and side surfaces of the conductor 242a, the upper and side surfaces of the conductor 242b, and the metal oxide 230a. A region in contact with the side surface, the side surface of the metal oxide 230b, and the top surface of the insulator 224 is preferably used.
  • a region where a channel is formed (hereinafter also referred to as a channel formation region) and three layers of a metal oxide 230a, a metal oxide 230b, and a metal oxide 230c are stacked in the vicinity thereof.
  • the present invention is not limited to this.
  • a structure in which a two-layer structure of the metal oxide 230b and the metal oxide 230c or a stacked structure of four or more layers may be provided.
  • the conductor 260 is shown as a two-layer structure, but the present invention is not limited to this.
  • the conductor 260 may have a single layer structure or a stacked structure of three or more layers.
  • each of the metal oxide 230a, the metal oxide 230b, and the metal oxide 230c may have a stacked structure of two or more layers.
  • the metal oxide 230c has a stacked structure including a first metal oxide and a second metal oxide on the first metal oxide
  • the first metal oxide is the metal oxide 230b.
  • the second metal oxide preferably has the same composition as the metal oxide 230a.
  • the conductor 260 functions as a gate electrode of the transistor, and the conductor 242a and the conductor 242b function as a source electrode or a drain electrode, respectively.
  • the conductor 260 is formed so as to be embedded in the opening of the insulator 280 and the region sandwiched between the conductors 242a and 242b.
  • the arrangement of the conductor 260, the conductor 242a, and the conductor 242b is selected in a self-aligned manner with respect to the opening of the insulator 280. That is, in the transistor 200A, the gate electrode can be disposed in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 260 can be formed without providing an alignment margin, the area occupied by the transistor 200A can be reduced. Thereby, a display apparatus can be made into high definition. Further, the display device can have a narrow frame.
  • the conductor 260 may include a conductor 260a provided inside the insulator 250 and a conductor 260b provided so as to be embedded inside the conductor 260a. preferable.
  • the transistor 200 ⁇ / b> A is disposed over an insulator 214 disposed on a substrate (not illustrated) and the insulator 214.
  • Insulator 216, conductor 205 disposed so as to be embedded in insulator 216, insulator 216, insulator 222 disposed on conductor 205, and insulator disposed on insulator 222 224.
  • the metal oxide 230 a is preferably provided over the insulator 224.
  • an insulator 274 and an insulator 281 that function as an interlayer film are preferably provided over the transistor 200A.
  • the insulator 274 is preferably provided in contact with the top surfaces of the conductor 260, the insulator 250, the insulator 254, the metal oxide 230c, and the insulator 280.
  • the insulator 222, the insulator 254, and the insulator 274 preferably have a function of suppressing at least one diffusion of hydrogen (eg, a hydrogen atom or a hydrogen molecule).
  • the insulator 222, the insulator 254, and the insulator 274 preferably have lower hydrogen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 222 and the insulator 254 preferably have a function of suppressing at least one diffusion of oxygen (eg, oxygen atoms and oxygen molecules).
  • the insulator 222 and the insulator 254 preferably have lower oxygen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 224, the metal oxide 230, and the insulator 250 are separated from the insulator 280 and the insulator 281 by the insulator 254 and the insulator 274. Therefore, the insulator 224, the metal oxide 230, and the insulator 250 are mixed with impurities such as hydrogen and excess oxygen contained in the insulator 280 and the insulator 281 and the insulator 224, the metal oxide 230a, and the metal oxide. 230b and the insulator 250 can be prevented from being mixed.
  • a conductor 240 (a conductor 240a and a conductor 240b) that is electrically connected to the transistor 200A and functions as a plug is preferably provided.
  • an insulator 241 (an insulator 241a and an insulator 241b) is provided in contact with a side surface of the conductor 240 functioning as a plug. That is, the insulator 241 is provided in contact with the inner walls of the openings of the insulator 254, the insulator 280, the insulator 274, and the insulator 281.
  • the first conductor of the conductor 240 may be provided in contact with the side surface of the insulator 241, and the second conductor of the conductor 240 may be further provided inside.
  • the height of the upper surface of the conductor 240 and the height of the upper surface of the insulator 281 can be approximately the same.
  • the transistor 200A illustrates a structure in which the first conductor of the conductor 240 and the second conductor of the conductor 240 are stacked, the present invention is not limited thereto.
  • the conductor 240 may be provided as a single layer or a stacked structure of three or more layers. When a structure has a laminated structure, an ordinal number may be given in the order of formation to be distinguished.
  • the transistor 200A includes a metal oxide that includes a channel formation region (a metal oxide 230a, a metal oxide 230b, and a metal oxide 230c) and a metal oxide that functions as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor). It is preferable to use. For example, as described above, it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more as a channel formation region of the metal oxide 230.
  • the thickness of a region that does not overlap with the conductor 242 may be smaller than the thickness of a region that overlaps with the conductor 242. This is formed by removing a part of the upper surface of the metal oxide 230b when forming the conductor 242a and the conductor 242b.
  • a region with low resistance may be formed in the vicinity of the interface with the conductive film. In this manner, by removing the low-resistance region located between the conductors 242a and 242b on the upper surface of the metal oxide 230b, formation of a channel in the region can be suppressed.
  • a display device including a transistor with a small size and high definition can be provided.
  • a display device having a transistor with high on-state current and high luminance can be provided.
  • a display device having a fast operation and a fast operation can be provided.
  • a highly reliable display device including a transistor with stable electric characteristics can be provided.
  • a display device having a transistor with low off-state current and low power consumption can be provided.
  • transistor 200A A detailed structure of the transistor 200A that can be used for the display device which is one embodiment of the present invention is described.
  • the conductor 205 is disposed so as to overlap with the metal oxide 230 and the conductor 260.
  • the conductor 205 is preferably provided so as to be embedded in the insulator 216.
  • the flatness of the upper surface of the conductor 205 is preferably improved.
  • the average surface roughness (Ra) of the upper surface of the conductor 205 may be 1 nm or less, preferably 0.5 nm or less, more preferably 0.3 nm or less. Accordingly, the flatness of the insulator 224 formed over the conductor 205 can be improved, and the crystallinity of the metal oxide 230b and the metal oxide 230c can be improved.
  • the conductor 260 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 205 may function as a second gate (also referred to as a bottom gate) electrode.
  • V th of the transistor 200A can be controlled by independently changing the potential applied to the conductor 205 without being interlocked with the potential applied to the conductor 260.
  • the Vth of the transistor 200A can be made larger than 0 V and the off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 205, the drain current of the transistor 200A when the potential applied to the conductor 260 is 0 V can be made smaller than when the negative potential is not applied.
  • the conductor 205 is preferably provided larger than the channel formation region in the metal oxide 230.
  • the conductor 205 is preferably extended also in a region outside the end portion intersecting with the channel width direction of the metal oxide 230. That is, it is preferable that the conductor 205 and the conductor 260 overlap with each other with an insulator outside the side surface in the channel width direction of the metal oxide 230.
  • the channel formation region of the metal oxide 230 is formed by the electric field of the conductor 260 functioning as the first gate electrode and the electric field of the conductor 205 functioning as the second gate electrode. Can be surrounded electrically.
  • the conductor 205 is extended to function as a wiring.
  • the present invention is not limited to this, and a conductor functioning as a wiring may be provided below the conductor 205.
  • the conductor 205 is preferably formed using a conductive material containing tungsten, copper, or aluminum as a main component. Note that although the conductor 205 is illustrated as a single layer, it may have a stacked structure, for example, a stack of titanium, titanium nitride, and the above conductive material.
  • the conductor 205 has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2, etc.), copper atoms, etc. under the conductor 205.
  • a conductor may be provided (it is difficult for the impurities to pass through).
  • the function of suppressing diffusion of impurities or oxygen is a function of suppressing diffusion of any one or all of the impurities and oxygen.
  • the conductivity of the conductor 205 can be suppressed from being reduced.
  • the conductor having a function of suppressing oxygen diffusion for example, tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used. Therefore, the first conductor of the conductor 205 may be a single layer or a stack of the above conductive materials.
  • the insulator 214 preferably functions as a barrier insulating film which suppresses entry of impurities such as water or hydrogen into the transistor 200A from the substrate side. Therefore, the insulator 214 has a function of suppressing diffusion of impurities such as a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, a nitric oxide molecule (N 2 O, NO, NO 2, and the like) and a copper atom. (It is difficult for the impurities to permeate.) It is preferable to use an insulating material. Alternatively, it is preferable to use an insulating material having a function of suppressing diffusion of at least one of oxygen (for example, oxygen atoms and oxygen molecules) (the above-described oxygen hardly transmits).
  • oxygen for example, oxygen atoms and oxygen molecules
  • the insulator 214 aluminum oxide, silicon nitride, or the like is preferably used.
  • impurities such as water or hydrogen from the substrate side to the transistor 200A side with respect to the insulator 214 can be suppressed.
  • oxygen contained in the insulator 224 or the like can be prevented from diffusing more toward the substrate than the insulator 214.
  • the insulator 216, the insulator 280, and the insulator 281 that function as interlayer films preferably have a lower dielectric constant than the insulator 214.
  • a material having a low dielectric constant as the interlayer film, parasitic capacitance generated between the wirings can be reduced.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, carbon, and nitrogen were added. Silicon oxide, silicon oxide having holes, or the like may be used as appropriate.
  • the insulator 222 and the insulator 224 have a function as a gate insulator.
  • the insulator 224 in contact with the metal oxide 230 preferably releases oxygen by heating.
  • oxygen released by heating may be referred to as excess oxygen.
  • the insulator 224 may be formed using silicon oxide, silicon oxynitride, or the like as appropriate.
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 224.
  • the oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen atom is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film has a thickness of 0.0 ⁇ 10 19 atoms / cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms / cm 3 or more, or 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film at the time of the TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 400 ° C.
  • the thickness of a region that does not overlap with the insulator 254 and does not overlap with the metal oxide 230b is smaller than the thickness of other regions.
  • the thickness of a region that does not overlap with the insulator 254 and does not overlap with the metal oxide 230b is preferably a thickness that can sufficiently diffuse the oxygen.
  • the insulator 222 preferably has a function as a barrier insulating film which suppresses entry of impurities such as water or hydrogen into the transistor 200A from the substrate side, like the insulator 214 and the like.
  • the insulator 222 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 222 preferably has a function of suppressing diffusion of at least one of oxygen (for example, oxygen atoms and oxygen molecules) (the oxygen is difficult to transmit).
  • the insulator 222 preferably has lower oxygen permeability than the insulator 224.
  • the insulator 222 has a function of suppressing diffusion of oxygen and impurities, which is preferable because oxygen included in the metal oxide 230 can be reduced from diffusing to the substrate side.
  • the conductor 205 can be prevented from reacting with oxygen included in the insulator 224 and oxygen included in the metal oxide 230.
  • an insulator including an oxide of one or both of aluminum and hafnium which are insulating materials may be used.
  • the insulator including one or both of aluminum and hafnium aluminum oxide or hafnium oxide is preferably used.
  • an oxide containing aluminum and hafnium (hafnium aluminate) or the like is preferably used.
  • the insulator 222 releases oxygen from the metal oxide 230 and mixes impurities such as hydrogen into the metal oxide 230 from the periphery of the transistor 200A. Functions as a suppressing layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon insulator, silicon oxynitride, or silicon nitride may be stacked over the insulator.
  • the insulator 222 is formed of, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr) TiO 3 (BST).
  • An insulator containing the so-called high-k material may be used as a single layer or a stacked layer. As transistor miniaturization and higher integration progress, problems such as leakage current may occur due to a thinner gate insulator. By using a high-k material for the insulator that functions as a gate insulator, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • the insulator 222 and the insulator 224 may have a stacked structure of two or more layers. In that case, it is not limited to the laminated structure which consists of the same material, The laminated structure which consists of a different material may be sufficient. For example, an insulator similar to the insulator 224 may be provided below the insulator 222.
  • the metal oxide 230 includes a metal oxide 230a, a metal oxide 230b on the metal oxide 230a, and a metal oxide 230c on the metal oxide 230b.
  • the metal oxide 230a under the metal oxide 230b, it is possible to suppress diffusion of impurities from the structure formed below the metal oxide 230a to the metal oxide 230b.
  • the metal oxide 230c over the metal oxide 230b, diffusion of impurities from the structure formed above the metal oxide 230c to the metal oxide 230b can be suppressed.
  • the metal oxide 230 preferably has a stacked structure of oxides having different atomic ratios of metal atoms. Specifically, in the metal oxide used for the metal oxide 230a, the atomic ratio of the element M in the constituent element is more than the atomic ratio of the element M in the constituent element in the metal oxide used for the metal oxide 230b. Larger is preferred. In the metal oxide used for the metal oxide 230a, the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the metal oxide 230b.
  • the atomic ratio of In to the element M is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the metal oxide 230a.
  • a metal oxide that can be used for the metal oxide 230a or the metal oxide 230b can be used.
  • the metal oxide 230a, the metal oxide 230b, and the metal oxide 230c preferably have crystallinity, and it is particularly preferable to use a CAAC-OS (c-axis aligned crystal oxide semiconductor).
  • An oxide having crystallinity such as CAAC-OS has a dense structure with few impurities and defects (such as oxygen vacancies) and high crystallinity.
  • extraction of oxygen from the metal oxide 230b by the source electrode or the drain electrode can be suppressed.
  • oxygen can be prevented from being extracted from the metal oxide 230b. Therefore, the transistor 200A is stable with respect to a high temperature (so-called thermal budget) in the manufacturing process.
  • the energy at the lower end of the conduction band of the metal oxide 230a and the metal oxide 230c is preferably higher than the energy at the lower end of the conduction band of the metal oxide 230b.
  • the electron affinity of the metal oxide 230a and the metal oxide 230c is preferably smaller than the electron affinity of the metal oxide 230b.
  • the metal oxide 230c is preferably a metal oxide that can be used for the metal oxide 230a.
  • the atomic ratio of the element M in the constituent element is more than the atomic ratio of the element M in the constituent element in the metal oxide used for the metal oxide 230b. Larger is preferred.
  • the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the metal oxide 230b.
  • the atomic ratio of In to the element M is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the metal oxide 230c.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the metal oxide 230a, the metal oxide 230b, and the metal oxide 230c is continuously changed or continuously joined.
  • the density of defect states in the mixed layer formed at the interface between the metal oxide 230a and the metal oxide 230b and the interface between the metal oxide 230b and the metal oxide 230c is preferably lowered.
  • the metal oxide 230a and the metal oxide 230b, and the metal oxide 230b and the metal oxide 230c have a common element (main component) in addition to oxygen, so that the density of defect states is low.
  • a mixed layer can be formed.
  • the metal oxide 230b is an In—Ga—Zn oxide
  • an In—Ga—Zn oxide, a Ga—Zn oxide, a gallium oxide, or the like may be used as the metal oxide 230a and the metal oxide 230c.
  • the metal oxide 230c may have a stacked structure.
  • a stacked structure of gallium oxide can be used.
  • a stacked structure of an In—Ga—Zn oxide and an oxide containing no In may be used as the metal oxide 230c.
  • the metal oxide 230c has a stacked structure
  • the main path of carriers is the metal oxide 230b.
  • the metal oxide 230a and the metal oxide 230c have the above-described structure, the density of defect states at the interface between the metal oxide 230a and the metal oxide 230b and at the interface between the metal oxide 230b and the metal oxide 230c. Can be lowered. Therefore, the influence on the carrier conduction due to the interface scattering is reduced, and the transistor 200A can obtain a high on-state current and a high frequency characteristic.
  • the constituent elements of the metal oxide 230c include: It is expected to suppress diffusion to the insulator 250 side. More specifically, since the metal oxide 230c has a stacked structure and an oxide not containing In is positioned above the stacked structure, In that can be diffused to the insulator 250 side can be suppressed. Since the insulator 250 functions as a gate insulator, when In is diffused, transistor characteristics are deteriorated. Therefore, with the stacked structure of the metal oxide 230c, a highly reliable display device can be provided.
  • a metal oxide that functions as an oxide semiconductor is preferably used.
  • a metal oxide serving as a channel formation region of the metal oxide 230 a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more is preferably used. In this manner, off-state current of a transistor can be reduced by using a metal oxide having a large band gap. By using such a transistor, a display device with low power consumption can be provided.
  • a conductor 242 (conductor 242a and conductor 242b) functioning as a source electrode and a drain electrode is provided over the metal oxide 230b.
  • the conductor 242 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, It is preferable to use a metal element selected from lanthanum, an alloy containing the above metal element as a component, or an alloy combining the above metal elements.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used. It is preferable. Also, tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize. A conductive material or a material that maintains conductivity even when oxygen is absorbed is preferable.
  • the oxygen concentration may be reduced in the vicinity of the conductor 242 of the metal oxide 230.
  • a metal compound layer including a metal contained in the conductor 242 and a component of the metal oxide 230 may be formed in the vicinity of the conductor 242 of the metal oxide 230. In such a case, the carrier density increases in a region near the conductor 242 of the metal oxide 230, and the region becomes a low resistance region.
  • a region between the conductors 242a and 242b is formed so as to overlap with an opening of the insulator 280. Accordingly, the conductor 260 can be disposed in a self-aligned manner between the conductor 242a and the conductor 242b.
  • the insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably disposed in contact with the upper surface of the metal oxide 230c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having a hole is used. be able to.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 250 preferably has a reduced concentration of impurities such as water or hydrogen in the insulator 250.
  • the thickness of the insulator 250 is preferably greater than or equal to 1 nm and less than or equal to 20 nm.
  • a metal oxide may be provided between the insulator 250 and the conductor 260.
  • the metal oxide preferably has a function of suppressing oxygen diffusion from the insulator 250 to the conductor 260. Thus, oxidation of the conductor 260 due to oxygen contained in the insulator 250 can be suppressed.
  • the metal oxide may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 250, the metal oxide is preferably a metal oxide that is a high-k material with a high relative dielectric constant.
  • the transistor 200A can be a transistor that is stable to heat and has a high relative dielectric constant. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator. Further, the equivalent oxide thickness (EOT) of the insulator functioning as the gate insulator can be reduced.
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like can be used.
  • the conductor 260 is shown as a two-layer structure in FIG. 27, but may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.) and copper atoms. It is preferable to use a conductor having the same. Alternatively, it is preferable to use a conductive material having a function of suppressing at least one diffusion of oxygen (for example, oxygen atoms and oxygen molecules).
  • the conductor 260a since the conductor 260a has a function of suppressing oxygen diffusion, it is possible to suppress the conductivity of the conductor 260b from being reduced due to oxidation of the conductor 260b due to oxygen contained in the insulator 250.
  • tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used as the conductive material having a function of suppressing oxygen diffusion.
  • the conductor 260b is preferably formed using a conductive material containing tungsten, copper, or aluminum as a main component.
  • a conductor having high conductivity is preferably used.
  • a conductive material whose main component is tungsten, copper, or aluminum can be used.
  • the conductor 260b may have a stacked structure, for example, a stacked structure of titanium, titanium nitride, and the conductive material.
  • the side surface of the metal oxide 230 is electrically conductive in a region where the conductor 242 of the metal oxide 230b does not overlap, in other words, in a channel formation region of the metal oxide 230. It arrange
  • the insulator 254 preferably has a function as a barrier insulating film which suppresses entry of impurities such as water or hydrogen into the transistor 200A from the insulator 280 side, similarly to the insulator 214 and the like.
  • the insulator 254 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 254 includes a side surface of the metal oxide 230c, an upper surface and a side surface of the conductor 242a, an upper surface and a side surface of the conductor 242b, and a side surface of the metal oxide 230a.
  • the insulator 254 preferably has a function of suppressing diffusion of at least one of oxygen (for example, oxygen atoms and oxygen molecules) (the oxygen is difficult to transmit).
  • the insulator 254 preferably has lower oxygen permeability than the insulator 280 or the insulator 224.
  • the insulator 254 is preferably formed by a sputtering method.
  • oxygen can be added in the vicinity of the region of the insulator 224 that is in contact with the insulator 254. Accordingly, oxygen can be supplied from the region into the metal oxide 230 through the insulator 224.
  • the insulator 254 has a function of suppressing upward diffusion of oxygen, diffusion of oxygen from the metal oxide 230 to the insulator 280 can be suppressed.
  • the insulator 222 has a function of suppressing downward diffusion of oxygen, diffusion of oxygen from the metal oxide 230 toward the substrate can be suppressed. In this way, oxygen is supplied to the channel formation region of the metal oxide 230. Accordingly, oxygen vacancies in the metal oxide 230 can be reduced, and the transistor can be prevented from being normally on.
  • an insulator containing one or both of aluminum and hafnium may be formed.
  • the insulator containing one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 280 is insulated with the insulator 254, the metal oxide 230, and the insulator. Separated from 250. Accordingly, intrusion of impurities such as hydrogen from the outside of the transistor 200A can be suppressed, so that the electrical characteristics and reliability of the transistor 200A can be improved.
  • the insulator 280 is provided over the insulator 224, the metal oxide 230, and the conductor 242 with the insulator 254 interposed therebetween.
  • the insulator 280 silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having a hole, or the like is used. It is preferable to have. In particular, silicon oxide and silicon oxynitride are preferable because they are thermally stable. Further, a material such as silicon oxide, silicon oxynitride, or silicon oxide having a hole is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the concentration of impurities such as water or hydrogen in the insulator 280 be reduced. Further, the upper surface of the insulator 280 may be planarized.
  • the insulator 274 preferably has a function as a barrier insulating film which suppresses entry of impurities such as water or hydrogen into the insulator 280, similarly to the insulator 214 and the like.
  • a barrier insulating film which suppresses entry of impurities such as water or hydrogen into the insulator 280, similarly to the insulator 214 and the like.
  • an insulator that can be used for the insulator 214, the insulator 254, and the like can be used, for example.
  • an insulator 281 that functions as an interlayer film is preferably provided over the insulator 274.
  • the insulator 281 preferably has reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 240a and 240b are provided in openings formed in the insulator 281, the insulator 274, the insulator 280, and the insulator 254.
  • the conductor 240a and the conductor 240b are provided to face each other with the conductor 260 interposed therebetween. Note that the top surfaces of the conductors 240a and 240b may be flush with the top surface of the insulator 281.
  • an insulator 241a is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and a first conductor of the conductor 240a is formed in contact with the side surface.
  • a conductor 242a is located at least at a part of the bottom of the opening, and the conductor 240a is in contact with the conductor 242a.
  • the insulator 241b is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 240b is formed in contact with the side surface.
  • the conductor 242b is located at least at a part of the bottom of the opening, and the conductor 240b is in contact with the conductor 242b.
  • the conductor 240a and the conductor 240b are preferably formed using a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 240a and the conductor 240b may have a stacked structure.
  • the metal oxide 230a, the metal oxide 230b, the conductor 242, the insulator 254, the insulator 280, the insulator 274, and the conductor in contact with the insulator 281 include the above-described structures. It is preferable to use a conductor having a function of suppressing diffusion of impurities such as water or hydrogen.
  • a conductor having a function of suppressing diffusion of impurities such as water or hydrogen.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, or ruthenium oxide is preferably used.
  • a conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer.
  • oxygen added to the insulator 280 can be prevented from being absorbed by the conductor 240a and the conductor 240b.
  • impurities such as water or hydrogen from an upper layer than the insulator 281 can be prevented from entering the metal oxide 230 through the conductor 240a and the conductor 240b.
  • an insulator that can be used for the insulator 254 or the like may be used, for example. Since the insulator 241a and the insulator 241b are provided in contact with the insulator 254, impurities such as water or hydrogen from the insulator 280 and the like are prevented from entering the metal oxide 230 through the conductor 240a and the conductor 240b. can do. In addition, oxygen contained in the insulator 280 can be prevented from being absorbed by the conductor 240a and the conductor 240b.
  • a conductor functioning as a wiring may be provided in contact with the upper surface of the conductor 240a and the upper surface of the conductor 240b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used.
  • the conductor may have a stacked structure, for example, a stack of titanium, titanium nitride, and the conductive material.
  • the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • ⁇ Configuration Example 2 of Transistor> 28A, 28B, and 28C are a top view and a cross-sectional view of the transistor 200B that can be used in the display device which is one embodiment of the present invention, and the periphery of the transistor 200B.
  • the transistor 200B is a modification of the transistor 200A.
  • FIG. 28A is a top view of the transistor 200B.
  • FIGS. 28B and 28C are cross-sectional views of the transistor 200B.
  • FIG. 28B is a cross-sectional view taken along dashed-dotted line B1-B2 in FIG. 28A, and is also a cross-sectional view in the channel length direction of the transistor 200B.
  • FIG. 28C is a cross-sectional view taken along dashed-dotted line B3-B4 in FIG. 28A, and is also a cross-sectional view in the channel width direction of the transistor 200B. Note that for simplification of the drawing, some components are not illustrated in the top view in FIG.
  • the conductor 242a and the conductor 242b have a region overlapping with the metal oxide 230c, the insulator 250, and the conductor 260. Accordingly, the transistor 200B can be a transistor with a high on-state current.
  • the transistor 200B can be a transistor that can be easily controlled.
  • the conductor 260 functioning as a gate electrode includes a conductor 260a and a conductor 260b over the conductor 260a.
  • a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms is preferably used.
  • a conductive material having a function of suppressing diffusion of oxygen for example, at least one of an oxygen atom and an oxygen molecule.
  • the conductor 260a has a function of suppressing diffusion of oxygen
  • the material selectivity of the conductor 260b can be improved. That is, by including the conductor 260a, oxidation of the conductor 260b can be suppressed, and the decrease in conductivity can be suppressed.
  • the insulator 254 is preferably provided so as to cover the top surface and side surfaces of the conductor 260, the side surfaces of the insulator 250, and the side surfaces of the metal oxide 230c. Note that the insulator 254 is preferably formed using an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen.
  • oxidation of the conductor 260 can be suppressed.
  • impurities such as water and hydrogen included in the insulator 280 can be prevented from diffusing into the transistor 200B.
  • ⁇ Configuration Example 3 of Transistor> 29A, 29B, and 29C are a top view and a cross-sectional view of the transistor 200C that can be used in the display device which is one embodiment of the present invention, and the periphery of the transistor 200C.
  • the transistor 200C is a modification of the transistor 200A.
  • FIG. 29A is a top view of the transistor 200C.
  • FIGS. 29B and 29C are cross-sectional views of the transistor 200C.
  • FIG. 29B is a cross-sectional view taken along dashed-dotted line C1-C2 in FIG. 29A, and is also a cross-sectional view in the channel length direction of the transistor 200C.
  • FIG. 29C is a cross-sectional view taken along dashed-dotted line C3-C4 in FIG. 29A and is a cross-sectional view in the channel width direction of the transistor 200C. Note that for simplification of the drawing, some components are not illustrated in the top view in FIG.
  • the insulator 250 is provided over the metal oxide 230c, and the metal oxide 252 is provided over the insulator 250.
  • the conductor 260 is provided over the metal oxide 252
  • the insulator 270 is provided over the conductor 260.
  • the insulator 271 is provided over the insulator 270.
  • the metal oxide 252 preferably has a function of suppressing oxygen diffusion.
  • the metal oxide 252 that suppresses diffusion of oxygen between the insulator 250 and the conductor 260 diffusion of oxygen into the conductor 260 is suppressed. That is, a decrease in the amount of oxygen supplied to the metal oxide 230 can be suppressed. Further, oxidation of the conductor 260 can be suppressed.
  • the metal oxide 252 may function as part of the gate electrode.
  • an oxide semiconductor that can be used as the metal oxide 230 can be used as the metal oxide 252.
  • the conductor 260 by forming the conductor 260 by a sputtering method, the electric resistance value of the metal oxide 252 can be reduced, whereby the conductor can be obtained.
  • This can be called an OC (Oxide Conductor) electrode.
  • the metal oxide 252 may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like which is a material having high thermal stability is used for the insulator 250, it is preferable to use a metal oxide which is a high-k material having a high relative dielectric constant as the metal oxide 252. .
  • the transistor 200C can be a transistor which is stable to heat and has a high dielectric constant. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness. Further, the equivalent oxide thickness (EOT) of the insulating layer functioning as a gate insulator can be reduced.
  • the metal oxide 252 is illustrated as a single layer; however, a stacked structure including two or more layers may be used. For example, a metal oxide that functions as part of the gate electrode and a metal oxide that functions as part of the gate insulator may be stacked.
  • the on-state current of the transistor 200C can be improved without weakening the influence of the electric field from the conductor 260.
  • the metal oxide 252 functions as a gate insulator
  • the distance between the conductor 260 and the metal oxide 230 can be maintained by the physical thickness of the insulator 250 and the metal oxide 252.
  • the leakage current between the conductor 260 and the metal oxide 230 can be suppressed. Therefore, when the transistor 200C has the stacked structure of the insulator 250 and the metal oxide 252, the physical distance between the conductor 260 and the metal oxide 230 and the conductor 260 to the metal oxide 230 are applied.
  • the electric field strength can be easily adjusted.
  • the metal oxide 252 an oxide semiconductor that can be used for the metal oxide 230 with a reduced resistance can be used.
  • a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, and the like can be used.
  • hafnium oxide an oxide containing aluminum and hafnium (hafnium aluminate), which is an insulating layer containing one or both of aluminum and hafnium.
  • hafnium aluminate has higher heat resistance than a hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in a heat treatment in a later step.
  • the metal oxide 252 is not an essential component. What is necessary is just to design suitably according to the transistor characteristic to request
  • the insulator 270 may be formed using an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen.
  • an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen For example, aluminum oxide or hafnium oxide is preferably used.
  • the conductor 260 can be prevented from being oxidized by oxygen from above the insulator 270.
  • impurities such as water or hydrogen can be prevented from entering the metal oxide 230 from above the insulator 270 through the conductor 260 and the insulator 250.
  • the insulator 271 functions as a hard mask.
  • the side surface of the conductor 260 is substantially vertical, specifically, the angle between the side surface of the conductor 260 and the substrate surface is 75 degrees or more and 100 degrees or less, Preferably, it can be set to 80 degrees or more and 95 degrees or less.
  • the insulator 271 may also serve as a barrier layer by using an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen. In that case, the insulator 270 is not necessarily provided.
  • the insulator 271 As a hard mask, a part of the insulator 270, the conductor 260, the metal oxide 252, the insulator 250, and the metal oxide 230c is selectively removed, so that these side surfaces substantially coincide with each other. And part of the surface of the metal oxide 230b can be exposed.
  • the transistor 200C includes a region 243a and a region 243b in part of the exposed surface of the metal oxide 230b.
  • One of the region 243a and the region 243b functions as a source region, and the other of the region 243a and the region 243b functions as a drain region.
  • the regions 243a and 243b are formed by introducing an impurity element such as phosphorus or boron into the exposed surface of the metal oxide 230b by using, for example, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or a plasma treatment. This can be achieved.
  • an impurity element such as phosphorus or boron
  • an ion implantation method an ion doping method
  • a plasma immersion ion implantation method or a plasma treatment.
  • the “impurity element” in this embodiment and the like refers to an element other than the main component element.
  • a metal film is formed after part of the surface of the metal oxide 230b is exposed, and then heat treatment is performed, whereby an element contained in the metal film is diffused into the metal oxide 230b, so that the region 243a and the region 243b can also be formed.
  • the region 243a and the region 243b may be referred to as “impurity region” or “low resistance region”.
  • the region 243a and the region 243b can be formed in a self-alignment manner. Therefore, the region 243a and / or the region 243b does not overlap with the conductor 260, so that parasitic capacitance can be reduced. Further, no offset region is formed between the channel formation region and the source / drain region (region 243a or region 243b). By forming the region 243a and the region 243b in a self-aligned manner, an increase in on-state current, a reduction in threshold voltage, an improvement in operating frequency, and the like can be realized.
  • the transistor 200C includes the insulator 271, the insulator 270, the conductor 260, the metal oxide 252, the insulator 250, and the insulator 272 on the side surface of the metal oxide 230c.
  • the insulator 272 is preferably an insulator having a low relative dielectric constant.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having voids, or resin Preferably there is.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, or silicon oxide having holes for the insulator 272 because an excess oxygen region can be easily formed in the insulator 272 in a later step. Silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • the insulator 272 preferably has a function of diffusing oxygen.
  • an offset region may be provided between the channel formation region and the source / drain region in order to further reduce the off-state current.
  • the offset region is a region having a high electrical resistivity and is a region where the impurity element is not introduced.
  • the offset region can be formed by introducing the impurity element described above after the insulator 272 is formed.
  • the insulator 272 also functions as a mask like the insulator 271 and the like. Therefore, the impurity element is not introduced into a region of the metal oxide 230b that overlaps with the insulator 272, and the electrical resistivity of the region can be kept high.
  • the transistor 200C includes the insulator 272 and the insulator 254 over the metal oxide 230.
  • the insulator 254 is preferably formed by a sputtering method. By using a sputtering method, an insulator with few impurities such as water or hydrogen can be formed.
  • an oxide film formed by a sputtering method may extract hydrogen from a deposition target structure. Therefore, when the insulator 254 is formed by a sputtering method, the insulator 254 absorbs hydrogen and water from the metal oxide 230 and the insulator 272. Accordingly, the hydrogen concentration of the metal oxide 230 and the insulator 272 can be reduced.
  • a substrate over which the transistor 200 is formed for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as a yttria stabilized zirconia substrate), and a resin substrate.
  • the semiconductor substrate include a semiconductor substrate made of silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
  • a semiconductor substrate having an insulator region inside the above-described semiconductor substrate for example, an SOI (Silicon On Insulator) substrate.
  • the conductor substrate include a graphite substrate, a metal substrate, an alloy substrate, and a conductive resin substrate.
  • a substrate in which a conductor or a semiconductor is provided on an insulator substrate a substrate in which a conductor or an insulator is provided on a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided on a conductor substrate, and the like.
  • a substrate in which an element is provided may be used. Examples of the element provided on the substrate include a capacitor element, a resistor element, a switch element, and a memory element.
  • Insulator examples include an insulating oxide, nitride, oxynitride, nitride oxide, metal oxide, metal oxynitride, and metal nitride oxide.
  • a transistor when a transistor is miniaturized and highly integrated, problems such as leakage current may occur due to a thin gate insulator.
  • a high-k material for the insulator functioning as a gate insulator the voltage during transistor operation can be reduced while maintaining the physical film thickness.
  • a parasitic capacitance generated between wirings can be reduced by using a material having a low relative dielectric constant for the insulator functioning as an interlayer film. Therefore, the material may be selected according to the function of the insulator.
  • Insulators having a low relative dielectric constant include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, There are silicon oxide having a hole, resin, or the like.
  • a transistor including an oxide semiconductor is surrounded by an insulator (such as the insulator 214, the insulator 222, the insulator 254, and the insulator 274) having a function of suppressing transmission of impurities such as hydrogen and oxygen.
  • an insulator such as the insulator 214, the insulator 222, the insulator 254, and the insulator 2704.
  • the insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium.
  • An insulator containing lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
  • an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen
  • a metal oxide such as tantalum oxide, a metal nitride such as aluminum nitride, aluminum titanium titanium, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • the insulator functioning as a gate insulator is preferably an insulator including a region containing oxygen that is released by heating.
  • an insulator including a region containing oxygen that is released by heating is in contact with the metal oxide 230, oxygen vacancies in the metal oxide 230 can be compensated.
  • Conductor aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum It is preferable to use a metal element selected from the above, an alloy containing the above-described metal element as a component, or an alloy combining the above-described metal elements.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used. It is preferable. Also, tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even when oxygen is absorbed is preferable.
  • a semiconductor having high electrical conductivity such as polycrystalline silicon containing an impurity element such as phosphorus, or silicide such as nickel silicide may be used.
  • a plurality of conductors formed of the above materials may be stacked.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen may be combined.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing nitrogen are combined may be employed.
  • a stacked structure of a combination of the above-described material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen may be employed.
  • a metal oxide is used for a channel formation region of the transistor
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen are used as a conductor functioning as a gate electrode is used. It is preferable.
  • a conductive material containing oxygen is preferably provided on the channel formation region side. By providing a conductive material containing oxygen on the channel formation region side, oxygen released from the conductive material can be easily supplied to the channel formation region.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used as the conductor functioning as the gate electrode.
  • the above-described conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, silicon were added Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • the metal oxide preferably contains at least indium or zinc.
  • indium and zinc are preferably included.
  • aluminum, gallium, yttrium, tin, or the like is included.
  • One or more kinds selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, or the like may be included.
  • the metal oxide is an In-M-Zn oxide containing indium, an element M, and zinc is considered.
  • the element M is aluminum, gallium, yttrium, tin, or the like.
  • Other elements applicable to the element M include boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, and the like.
  • the element M may be a combination of a plurality of the aforementioned elements.
  • metal oxides containing nitrogen may be collectively referred to as metal oxides.
  • a metal oxide containing nitrogen may be referred to as a metal oxynitride.
  • An oxide semiconductor (metal oxide) is classified into a single crystal oxide semiconductor and a non-single crystal oxide semiconductor.
  • the non-single-crystal oxide semiconductor for example, a CAAC-OS, a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), a pseudo-amorphous oxide semiconductor (a-like OS: amorphous-oxide semiconductor), And amorphous oxide semiconductors.
  • the concentration of alkali metal or alkaline earth metal in the metal oxide obtained by secondary ion mass spectrometry is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm 3. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • a thin film with high crystallinity is preferably used as a metal oxide used for a semiconductor of a transistor.
  • the stability or reliability of the transistor can be improved.
  • the thin film include a single crystal metal oxide thin film and a polycrystalline metal oxide thin film.
  • a high temperature or laser heating step is required in order to form a single crystal metal oxide thin film or a polycrystalline metal oxide thin film on a substrate. Therefore, the cost of the manufacturing process increases and the throughput also decreases.
  • FIG. 30A is a diagram illustrating the appearance of the camera 8000 with the viewfinder 8100 attached.
  • the camera 8000 is provided with an imaging device.
  • the camera 8000 can be a digital camera, for example.
  • the camera 8000 and the viewfinder 8100 are different electronic devices and are configured to be detachable, but a finder including a display device is incorporated in a housing 8001 of the camera 8000. Also good.
  • a camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • the camera 8000 is attached with a detachable lens 8006.
  • the camera 8000 is configured such that the lens 8006 can be removed from the housing 8001 and replaced, but the lens 8006 and the housing may be integrated.
  • the camera 8000 can take an image by pressing a shutter button 8004.
  • the display portion 8002 has a function as a touch panel and can capture an image by touching the display portion 8002.
  • a housing 8001 of the camera 8000 includes a mount having an electrode, and a strobe device or the like can be connected in addition to the finder 8100.
  • the viewfinder 8100 includes a housing 8101, a display portion 8102, a button 8103, and the like.
  • the viewfinder 8100 can be an electronic viewfinder.
  • the housing 8101 has a mount that engages with the mount of the camera 8000, and the finder 8100 can be attached to the camera 8000. Further, the mount includes an electrode, and an image received from the camera 8000 via the electrode can be displayed on the display portion 8102.
  • the button 8103 has a function as a power button.
  • a button 8103 can be used to switch display on the display portion 8102 on and off.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100. Since the display device of one embodiment of the present invention has extremely high definition, the pixel is not visually recognized by the user even when the display portion 8002 or the display portion 8102 and the user are close to each other. An image with a high feeling can be displayed on the display portion 8002 or the display portion 8102. In particular, since an image displayed on the display unit 8102 provided in the finder 8100 is visually recognized by bringing the user's eyes close to the eyepiece unit of the finder 8100, the distance between the user and the display unit 8102 is displayed. Is very close.
  • the display device of one embodiment of the present invention it is particularly preferable to apply the display device of one embodiment of the present invention to the display portion 8102.
  • the resolution of an image that can be displayed on the display portion 8102 can be 4K, 5K, or higher.
  • the resolution of an image that can be captured by an imaging device provided in the camera 8000 is preferably equal to or higher than the resolution of an image that can be displayed on the display portion 8002 or the display portion 8102.
  • the camera 8000 is preferably provided with an imaging device that can capture an image of 4K or more.
  • the camera 8000 is preferably provided with an imaging device that can capture an image of 5K or more.
  • FIG. 30B is a diagram illustrating an appearance of the head mounted display 8200.
  • the head mounted display 8200 includes a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205, and the like.
  • a battery 8206 is built in the mounting portion 8201.
  • a cable 8205 supplies power from the battery 8206 to the main body 8203.
  • the main body 8203 includes a wireless receiver and the like, and can display an image corresponding to the received image data on the display portion 8204. Further, it is possible to use the user's line of sight as an input means by capturing the movement of the user's eyeball or eyelid with a camera provided in the main body 8203 and calculating the coordinates of the user's line of sight based on the information. it can.
  • the mounting portion 8201 may be provided with a plurality of electrodes at a position where the user touches the user.
  • the main body 8203 may have a function of recognizing the user's line of sight by detecting a current flowing through the electrode in accordance with the movement of the user's eyeball. Moreover, you may have a function which monitors a user's pulse by detecting the electric current which flows into the said electrode.
  • the mounting portion 8201 may have various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and may have a function of displaying the user's biological information on the display portion 8204. Further, the movement of the user's head or the like may be detected, and the image displayed on the display unit 8204 may be changed in accordance with the movement.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204. Accordingly, the head-mounted display 8200 can be narrowed and a high-quality image can be displayed on the display portion 8204, so that an image with high presence can be displayed.
  • FIGS. 30C, 30 ⁇ / b> D, and 30 ⁇ / b> E are views showing the appearance of the head mounted display 8300.
  • the head mounted display 8300 includes a housing 8301, a display portion 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
  • the user can view the display on the display portion 8302 through the lens 8305.
  • the display portion 8302 is preferably arranged curved. By arranging the display portion 8302 to be curved, the user can feel a high sense of realism.
  • a structure in which one display portion 8302 is provided is described in this embodiment mode, the present invention is not limited thereto, and for example, a structure in which two display portions 8302 are provided may be employed. In this case, if one display unit is arranged in one eye of the user, three-dimensional display using parallax or the like can be performed.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302. Since the display device of one embodiment of the present invention has extremely high definition, even when the display device is enlarged using the lens 8305 as illustrated in FIG. A high image can be displayed.
  • FIGS. 31A to 31G examples of electronic devices that are different from the electronic devices illustrated in FIGS. 30A to 30E are illustrated in FIGS. 31A to 31G.
  • An electronic device illustrated in FIGS. 31A to 31G includes a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (force , Displacement, position, velocity, acceleration, angular velocity, rotational speed, distance, light, liquid, magnetism, temperature, chemical, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration , Smell, or infrared ray measuring function), a microphone 9008 and the like.
  • the electronic devices illustrated in FIGS. 31A to 31G have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date, time, etc., a function for controlling processing by various software (programs) , Wireless communication function, function to connect to various computer networks using wireless communication function, function to transmit or receive various data using wireless communication function, read program or data recorded in recording medium A function of displaying on the display portion can be provided. Note that the functions which the electronic devices illustrated in FIGS. 31A to 31G can have are not limited to these, and can have various functions. Although not illustrated in FIGS. 31A to 31G, the electronic device may have a plurality of display portions.
  • the electronic device is equipped with a camera, etc., a function for taking a still image, a function for taking a moving image, a function for saving the taken image in a recording medium (externally or built in the camera), and displaying the taken image on the display unit And the like.
  • FIGS. 31A to 31G Details of the electronic devices illustrated in FIGS. 31A to 31G are described below.
  • FIG. 31A is a perspective view illustrating a television device 9100.
  • the television device 9100 can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001 included in the television device 9100. Accordingly, the television device 9100 can be narrowed, a high-quality image can be displayed on the display portion 9001, and an image with high presence can be displayed.
  • FIG. 31B is a perspective view showing the portable information terminal 9101.
  • the portable information terminal 9101 has one or a plurality of functions selected from, for example, a telephone, a notebook, an information browsing device, or the like. Specifically, it can be used as a smartphone.
  • the portable information terminal 9101 may include a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the portable information terminal 9101 can display characters and images on a plurality of surfaces.
  • three operation buttons 9050 also referred to as operation icons or simply icons
  • information 9051 indicated by a broken-line rectangle can be displayed on another surface of the display portion 9001.
  • an operation button 9050 or the like may be displayed instead of the information 9051 at a position where the information 9051 is displayed.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001 included in the portable information terminal 9101. Accordingly, the portable information terminal 9101 can be downsized, a high-quality image can be displayed on the display portion 9001, and a highly realistic image can be displayed.
  • FIG. 31C is a perspective view showing the portable information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
  • information 9052, information 9053, and information 9054 are displayed on different planes.
  • the user of the portable information terminal 9102 can check the display (information 9053 here) in a state where the portable information terminal 9102 is stored in the chest pocket of clothes.
  • the telephone number or name of the caller of the incoming call is displayed at a position where it can be observed from above portable information terminal 9102.
  • the user can check the display and determine whether to receive a call without taking out the portable information terminal 9102 from the pocket.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001 included in the portable information terminal 9102. Accordingly, the portable information terminal 9101 can be downsized, a high-quality image can be displayed on the display portion 9001, and a highly realistic image can be displayed.
  • FIG. 31D is a perspective view showing a wristwatch-type portable information terminal 9200.
  • the portable information terminal 9200 can execute various applications such as a mobile phone, electronic mail, text browsing and creation, music playback, Internet communication, and computer games.
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the portable information terminal 9200 can execute short-range wireless communication with a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication.
  • the portable information terminal 9200 includes a connection terminal 9006 and can directly exchange data with other information terminals via a connector. Charging can also be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001 included in the portable information terminal 9200. Accordingly, the portable information terminal 9200 can be narrowed, a high-quality image can be displayed on the display portion 9001, and an image with high presence can be displayed.
  • FIG. 31E, 31F, and 31G are perspective views illustrating a foldable portable information terminal 9201.
  • FIG. FIG. 31E is a perspective view of a state in which the portable information terminal 9201 is expanded
  • FIG. 31F is a state in the middle of changing from one of the expanded state or the folded state of the portable information terminal 9201 to the other.
  • FIG. 31G is a perspective view of the portable information terminal 9201 folded.
  • the portable information terminal 9201 is excellent in portability in the folded state, and in the expanded state, the portable information terminal 9201 is excellent in display listability due to a seamless wide display area.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
  • the portable information terminal 9201 By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9201 can be reversibly deformed from the expanded state to the folded state.
  • the portable information terminal 9201 can be bent with a curvature radius of 1 mm to 150 mm.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001 included in the portable information terminal 9201. Accordingly, the portable information terminal 9201 can be narrowed, a high-quality image can be displayed on the display portion 9001, and an image with high presence can be displayed.
  • drain current-drain voltage characteristics Id-Vd characteristics
  • Id-Vd characteristics of a transistor used for the transistor 554 provided in the pixel having the structure illustrated in FIG. Table 1 shows the specifications of the display device in which a transistor for measuring the Id-Vg characteristic is provided in this embodiment.
  • FIG. 32 shows measurement results of Id-Vd characteristics of transistors. Note that in this example, the gate voltage (Vg) applied to the transistor was set to three conditions of 1.0 V, 1.5 V, and 2.0 V. As shown in FIG. 32, it was confirmed that each of the transistors had saturation under three conditions of gate voltage.
  • a cross section of a transistor provided in the display device 10 having the configuration illustrated in FIG. 1 is measured with a scanning transmission electron microscope (STEM), and drain current-gate voltage characteristics of the transistor.
  • STEM scanning transmission electron microscope
  • FIG. 33 is a diagram illustrating a configuration of the pixel 34 provided in the display device 10 according to the present embodiment.
  • the pixel 34 includes a transistor M1, a transistor M2, a transistor M3, a transistor M4, a capacitor C1, a capacitor C2, and a light emitting element EL.
  • One of the source and the drain of the transistor M1 is electrically connected to one electrode of the capacitor C1.
  • the other electrode of the capacitor C1 is electrically connected to one of the source and the drain of the transistor M2.
  • One of the source and the drain of the transistor M2 is electrically connected to the gate of the transistor M3.
  • the gate of the transistor M3 is electrically connected to one electrode of the capacitor C2.
  • the other electrode of the capacitor C2 is electrically connected to one of the source and the drain of the transistor M3.
  • One of the source and the drain of the transistor M3 is electrically connected to one of the source and the drain of the transistor M4.
  • One of the source and the drain of the transistor M4 is electrically connected to the anode of the light emitting element EL.
  • the gate of the transistor M1 and the gate of the transistor M4 are electrically connected to the wiring 31_1 having a function as a scan line.
  • a gate of the transistor M2 is electrically connected to a wiring 31_2 having a function as a scan line.
  • the other of the source and the drain of the transistor M1 is electrically connected to a wiring 32_1 that functions as a data line.
  • the other of the source and the drain of the transistor M2 is electrically connected to a wiring 32_2 having a function as a data line.
  • the other of the source and the drain of the transistor M3 is electrically connected to a wiring to which the potential VH is supplied.
  • the other of the source and the drain of the transistor M4 is electrically connected to a wiring to which a potential Vcom is supplied.
  • the cathode of the light emitting element EL is electrically connected to the wiring to which the potential VL is supplied.
  • the transistors M1 to M4 each have a back gate in addition to the gate.
  • the back gate is electrically connected to the gate.
  • the back gate of the transistor M3 is electrically connected to one of the source and the drain of the transistor M3.
  • the channel length (L) was 360 nm and the channel width (W) was 360 nm.
  • the channel length (L) was 1000 nm and the channel width was 360 nm.
  • the capacitance of the capacitive element C1 was 36 fF, and the capacitance of the capacitive element C2 was 33 fF.
  • Table 2 shows the specifications of the display device 10 in which a transistor whose cross section is measured in this example and whose Id-Vg characteristics are measured is provided.
  • FIG. 34 is a STEM photograph showing a cross section of a transistor. As shown in FIG. 34, it was confirmed that OS transistors can be stacked.
  • FIG. 35A shows measurement results of Id-Vg characteristics of the transistors provided in the lower layers.
  • FIG. 35B shows measurement results of Id-Vg characteristics of the transistors provided in the upper layers. Note that the channel length (L) of the transistor whose Id-Vg characteristics were measured was 360 nm, and the channel width (W) was 360 nm.
  • the drain voltage (Vd) applied to the transistor provided in the layer 20 and the transistor provided in the layer 30 was 0.1 V and 3.3 V, respectively.
  • both the OS transistor provided in the layer 20 and the OS transistor provided in the layer 30 detect off-current without depending on the applied drain voltage. It was confirmed to be below the lower limit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

要約書 精細度が高い表示装置を提供する。小型の表示装置を提供する。 第１の層と、第２の層と、が積層して設けられた表示装置。第１の層は、ゲートドライバ回路と、ソ ースドライバ回路と、 を有し、 第２の層は、 表示部を有する。 ゲートドライバ回路及びソースドライ バ回路は、 表示部と重なる領域を有するように設けられる。 また、 ゲートドライバ回路とソースドラ イバ回路は、 明確に分離されず、 重なる領域を有する。 ゲートドライバ回路及びソースドライバ回路 は、それぞれ５個以上設けることができる。

Description

表示装置、及び電子機器
本発明の一態様は、表示装置及びその動作方法、並びに電子機器に関する。本発明の一態様は、表示装置の作製方法に関する。本発明の一態様は、トランジスタ、及びトランジスタの作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、又はμＦＥと言う場合がある）を高めた半導体装置が開示されている。
半導体層に用いることのできる金属酸化物は、スパッタリング法等を用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高機能の表示装置を実現できる。
また、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）又は仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）用の表示装置として、ウェアラブル型の表示装置、及び据え置き型の表示装置が普及しつつある。ウェアラブル型の表示装置としては、例えば、ヘッドマウントディスプレイ（ＨＭＤ：Ｈｅａｄ　Ｍｏｕｎｔｅｄ　Ｄｉｓｐｌａｙ）や眼鏡型の表示装置等がある。据え置き型の表示装置としては、例えば、ヘッドアップディスプレイ（ＨＵＤ：Ｈｅａｄ−Ｕｐ　Ｄｉｓｐｌａｙ）等がある。
さらに、撮像装置を有する電子機器であるデジタルカメラ等に設けられる、撮像される画像を撮像前に確認するために用いるビューファインダーとして、電子ビューファインダーが用いられている。電子ビューファインダーには表示部が設けられ、撮像デバイスにより得られる像を当該表示部に画像として表示することができる。例えば、特許文献２では、画像中心部から画像周辺部にわたって良好な視度状態を得ることができる電子ビューファインダーについて開示されている。
特開２０１４−７３９９号公報 特開２０１２−４２５６９号公報
ヘッドマウントディスプレイ（ＨＭＤ）等、表示面と使用者の距離が近い表示装置においては使用者が画素を視認しやすく、粒状感を強く感じてしまうことから、ＡＲやＶＲの没入感や臨場感が薄れる場合がある。また、電子ビューファインダーには光学ファインダーと同様に接眼部が設けられ、電子ビューファインダーの表示部に表示される画像は、接眼部に使用者の眼を近づけることにより視認される。このため、電子ビューファインダーの表示部と、使用者と、の距離が近くなる。これにより、使用者が表示部に設けられた画素を視認しやすいため、粒状感を強く感じてしまう場合がある。以上のようなことから、ＨＭＤ及び電子ビューファインダーにおいては、使用者に画素を視認されないように精細な画素を備える表示装置が望まれる。例えば、画素密度を１０００ｐｐｉ以上とすることが好ましく、５０００ｐｐｉ以上とすることがより好ましく、１００００ｐｐｉとすることがさらに好ましい。また、例えば特に電子ビューファインダーに設けられる表示装置においては、４Ｋ（画素数：３８４０×２１６０）、５Ｋ（画素数：５１２０×２８８０）、又はそれ以上の解像度の画像を表示できることが好ましい。
本発明の一態様は、画素数が多い表示装置を提供することを課題の一とする。又は、本発明の一態様は、精細度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、高解像度の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高品位の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、臨場感の高い画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高輝度の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高ダイナミックレンジの表示装置を提供することを課題の一とする。又は、本発明の一態様は、狭額縁化した表示装置を提供することを課題の一とする。又は、本発明の一態様は、小型の表示装置を提供することを課題の一とする。又は、本発明の一態様は、高速に動作する表示装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低い表示装置を提供することを課題の一とする。又は、本発明の一態様は、低価格な表示装置を提供することを課題の一とする。又は、本発明の一態様は、信頼性が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置の動作方法を提供することを課題の一とする。又は、本発明の一態様は、新規な電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から抽出することが可能である。
本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置であって、第１の層は、ゲートドライバ回路と、ソースドライバ回路と、を有し、第２の層は、表示部を有し、表示部には、画素がマトリクス状に配列され、ゲートドライバ回路、及びソースドライバ回路は、画素と重なる領域を有し、ゲートドライバ回路は、ソースドライバ回路と重なる領域を有する表示装置である。
又は、上記態様において、表示装置は、ＤＡ変換回路を有し、ＤＡ変換回路は、電位生成回路と、パストランジスタロジック回路と、を有し、電位生成回路は、ソースドライバ回路の外部に設けられ、パストランジスタロジック回路は、ソースドライバ回路に設けられ、電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、パストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、電位生成回路が生成した電位のいずれかを出力する機能を有してもよい。
又は、上記態様において、画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有してもよい。
又は、本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置であって、第１の層は、ゲートドライバ回路と、第１のソースドライバ回路と、第２のソースドライバ回路と、第３のソースドライバ回路と、第４のソースドライバ回路と、第５のソースドライバ回路と、有し、第２の層は、第１の表示部と、第２の表示部と、第３の表示部と、第４の表示部と、第５の表示部と、を有し、第１の表示部には、第１の画素がマトリクス状に配列され、第２の表示部には、第２の画素がマトリクス状に配列され、第３の表示部には、第３の画素がマトリクス状に配列され、第４の表示部には、第４の画素がマトリクス状に配列され、第５の表示部には、第５の画素がマトリクス状に配列され、ゲートドライバ回路、及び第１のソースドライバ回路は、第１の画素と重なる領域を有し、第２のソースドライバ回路は、第２の画素と重なる領域を有し、第３のソースドライバ回路は、第３の画素と重なる領域を有し、第４のソースドライバ回路は、第４の画素と重なる領域を有し、第５のソースドライバ回路は、第５の画素と重なる領域を有し、ゲートドライバ回路は、第１のソースドライバ回路と重なる領域を有する表示装置である。
又は、上記態様において、表示装置は、ＤＡ変換回路を有し、ＤＡ変換回路は、電位生成回路と、第１のパストランジスタロジック回路と、第２のパストランジスタロジック回路と、第３のパストランジスタロジック回路と、第４のパストランジスタロジック回路と、第５のパストランジスタロジック回路と、を有し、電位生成回路は、第１乃至第５のソースドライバ回路の外部に設けられ、第１のパストランジスタロジック回路は、第１のソースドライバ回路に設けられ、第２のパストランジスタロジック回路は、第２のソースドライバ回路に設けられ、第３のパストランジスタロジック回路は、第３のソースドライバ回路に設けられ、第４のパストランジスタロジック回路は、第４のソースドライバ回路に設けられ、第５のパストランジスタロジック回路は、第５のソースドライバ回路に設けられ、電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、第１乃至第５のパストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、電位生成回路が生成した電位のいずれかを出力する機能を有してもよい。
又は、上記態様において、第１乃至第５の画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有してもよい。
又は、本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置であって、第１の層は、ゲートドライバ回路と、ソースドライバ回路と、を有し、第２の層は、表示部を有し、表示部には、画素がマトリクス状に配列され、ゲートドライバ回路、及びソースドライバ回路は、画素と重なる領域を有し、ゲートドライバ回路は、ソースドライバ回路と重なる領域を有し、ソースドライバ回路は、第１のデータ線を介して画素と電気的に接続され、ソースドライバ回路は、第２のデータ線を介して画素と電気的に接続され、ソースドライバ回路は、第１の画像信号を生成して、第１のデータ線を介して画素に供給する機能を有し、ソースドライバ回路は、第２の画像信号を生成して、第２のデータ線を介して画素に供給する機能を有し、画素は、第１の画像信号に対応する画像と、第２の画像信号に対応する画像と、を重ね合わせた画像を表示する機能を有する表示装置である。
又は、上記態様において、表示装置は、ＤＡ変換回路を有し、ＤＡ変換回路は、電位生成回路と、パストランジスタロジック回路と、を有し、電位生成回路は、ソースドライバ回路の外部に設けられ、パストランジスタロジック回路は、ソースドライバ回路に設けられ、電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、パストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、電位生成回路が生成した電位のいずれかを出力する機能を有してもよい。
又は、上記態様において、画素は、表示素子を有し、表示素子は、発光素子であってもよい。
又は、上記態様において、表示素子は、有機ＥＬ素子であってもよい。
又は、上記態様において、有機ＥＬ素子は、タンデム型の構造を有してもよい。
又は、上記態様において、画素は、表示素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有し、第１のトランジスタのソース又はドレインの一方は、容量素子の一方の電極と電気的に接続され、第１のトランジスタのソース又はドレインの他方は、第１のデータ線と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、容量素子の他方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第２のデータ線と電気的に接続され、容量素子の他方の電極は、第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのソース又はドレインの一方は、表示素子の一方の電極と電気的に接続されていてもよい。
又は、上記態様において、第１及び第２のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有してもよい。
又は、本発明の一態様の表示装置と、レンズと、を有する電子機器も、本発明の一態様である。
本発明の一態様により、画素数が多い表示装置を提供することができる。又は、本発明の一態様により、精細度が高い表示装置を提供することができる。又は、本発明の一態様により、高解像度の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高品位の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、臨場感の高い画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高輝度の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高ダイナミックレンジの表示装置を提供することができる。又は、本発明の一態様により、狭額縁化した表示装置を提供することができる。又は、本発明の一態様により、小型の表示装置を提供することができる。又は、本発明の一態様により、高速に動作する表示装置を提供することができる。又は、本発明の一態様により、消費電力が低い表示装置を提供することができる。又は、本発明の一態様により、低価格な表示装置を提供することができる。又は、本発明の一態様により、信頼性が高い表示装置を提供することができる。又は、本発明の一態様により、新規な表示装置を提供することができる。又は、本発明の一態様により、新規な表示装置の動作方法を提供することができる。又は、本発明の一態様により、新規な電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から抽出することが可能である。
表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 ＤＡ変換回路の構成例を示す回路図。 シフトレジスタの構成例を示すブロック図。 （Ａ）シフトレジスタの構成例を示すブロック図。（Ｂ）シフトレジスタの構成例を示す回路図。 ゲートドライバ回路及びソースドライバ回路の配置を示す模式図。 ゲートドライバ回路及びソースドライバ回路の構成例を示す上面図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）画素の構成例を示す図。 （Ａ）、（Ｂ）、（Ｃ）画素の構成例を示す回路図。 （Ａ）画素の構成例を示す回路図。（Ｂ）画素の動作方法の一例を示すタイミングチャート。（Ｃ）、（Ｄ）画素の構成例を示す回路図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）画素の構成例を示す回路図。 表示装置の構成例を示すブロック図。 表示装置の動作例を説明する図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）発光素子の構成例を示す図。 （Ａ）トランジスタの構成例を示す上面図。（Ｂ）、（Ｃ）トランジスタの構成例を示す断面図。 （Ａ）トランジスタの構成例を示す上面図。（Ｂ）、（Ｃ）トランジスタの構成例を示す断面図。 （Ａ）トランジスタの構成例を示す上面図。（Ｂ）、（Ｃ）トランジスタの構成例を示す断面図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）電子機器の例を示す斜視図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）電子機器の例を示す斜視図。 実施例に係るＩｄ−Ｖｄ特性の測定結果を示す図。 実施例に係る画素の構成を示す図。 実施例に係るトランジスタのＳＴＥＭ写真。 （Ａ）、（Ｂ）実施例に係るＩｄ−Ｖｄ特性の測定結果を示す図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性、又は回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ等のスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子等が含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、実際の製造工程において、エッチング等の処理により層やレジストマスク等が意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分又は同様な機能・材料等を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能・材料等を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ　ＦＥＴと記載する場合においては、酸化物又は酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について説明する。
本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置に関する。第１の層は、ゲートドライバ回路と、ソースドライバ回路と、を有し、第２の層は、表示部を有する。ゲートドライバ回路及びソースドライバ回路は、表示部と重なる領域を有するように設けられる。これにより、本発明の一態様の表示装置を狭額縁化することができ、また小型化することができる。
また、ゲートドライバ回路とソースドライバ回路は、明確に分離されず、重なる領域を有する。これにより、当該重なる領域を有さない場合より、さらに表示装置を狭額縁化することができ、また小型化することができる。
ここで、ゲートドライバ回路及びソースドライバ回路が、表示部と重ならない構成とする場合、ゲートドライバ回路及びソースドライバ回路は、例えば表示部の外周部に設けることとなる。この場合、２行２列分より多くの表示部を設けることは、ソースドライバ回路の設置場所等の観点から難しい。一方、本発明の一態様の表示装置では、ゲートドライバ回路及びソースドライバ回路を、表示部が設けられた層とは異なる層に設けることにより、表示部と重なる領域を有するように設けることができるので、２行２列分より多くの表示部を設けることができる。つまり、本発明の一態様の表示装置には、ゲートドライバ回路及びソースドライバ回路を、それぞれ５個以上設けることができる。
以上のように、ゲートドライバ回路及びソースドライバ回路を、表示部と重なる領域を有するように設けることにより、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より、例えば高速に動作させることができる。よって、本発明の一態様の表示装置の精細度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より高めることができる。例えば、本発明の一態様の表示装置の画素密度を１０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができ、１００００ｐｐｉとすることができる。また、本発明の一態様の表示装置により表示することができる画像の解像度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。
＜表示装置の構成例１＞
図１は、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。表示装置１０は、層２０と、層２０の上方に積層された層３０を有する。層２０はゲートドライバ回路２１と、ソースドライバ回路２２と、回路４０と、を有する。層３０は表示部３３を有し、表示部３３には画素３４がマトリクス状に配列されている。層２０と層３０の間には、層間絶縁層を設けることができる。なお、層３０の上方に層２０を積層して設けてもよい。
回路４０は、ソースドライバ回路２２と電気的に接続されている。なお、回路４０は、その他の回路等と電気的に接続されていてもよい。
同一行の画素３４は、配線３１を介してゲートドライバ回路２１と電気的に接続され、同一列の画素３４は、配線３２を介してソースドライバ回路２２と電気的に接続されている。配線３１は、走査線としての機能を有し、配線３２は、データ線としての機能を有する。
なお、図１では、１行の画素３４が１本の配線３１によって電気的に接続され、１列の画素３４が１本の配線３２によって電気的に接続されている構成を示しているが、本発明の一態様はこれに限らない。例えば、１行の画素３４が２本以上の配線３１によって電気的に接続されていてもよいし、１列の画素３４が２本以上の配線３２によって電気的に接続されていてもよい。つまり、例えば１個の画素３４が、２本以上の走査線と電気的に接続されていてもよいし、２本以上のデータ線と電気的に接続されていてもよい。また、例えば１本の配線３１が、２行以上の画素３４と電気的に接続されていてもよいし、１本の配線３２が２列以上の画素３４と電気的に接続されていてもよい。つまり、例えば１本の配線３１を２行以上の画素３４で共有してもよいし、１本の配線３２を２列以上の画素３４で共有してもよい。
ゲートドライバ回路２１は、画素３４の動作を制御するための信号を生成し、配線３１を介して当該信号を画素３４に供給する機能を有する。ソースドライバ回路２２は、画像信号を生成し、配線３２を介して当該信号を画素３４に供給する機能を有する。回路４０は、例えば、ソースドライバ回路２２が生成する画像信号の基となる画像データを受信し、受信した画像データをソースドライバ回路２２に供給する機能を有する。また、回路４０は、スタートパルス信号及びクロック信号等を生成する、制御回路としての機能を有する。その他、回路４０は、ゲートドライバ回路２１及びソースドライバ回路２２が有さない機能を有する回路とすることができる。
表示部３３は、ソースドライバ回路２２が画素３４に供給した画像信号に対応する画像を表示する機能を有する。具体的には、上記画像信号に対応する輝度の光を画素３４から射出することにより、表示部３３に画像が表示される。
図１では、層２０と層３０の位置関係を一点鎖線及び白抜き丸印で示しており、一点鎖線で結ばれた、層２０の白抜き丸印と層３０の白抜き丸印が互いに重なっている。なお、他の図においても、同様の表記を行う。
表示装置１０は、層２０に設けられたゲートドライバ回路２１及びソースドライバ回路２２が、表示部３３と重なる領域を有している。例えば、ゲートドライバ回路２１及びソースドライバ回路２２は、画素３４と重なる領域を有している。ゲートドライバ回路２１及びソースドライバ回路２２と、表示部３３と、を、互いに重なる領域を有するように積層して設けることで、表示装置１０を狭額縁化することができ、また小型化することができる。
また、ゲートドライバ回路２１とソースドライバ回路２２は、明確に分離されず、重なる領域を有する。当該領域を、領域２３とする。領域２３を有することにより、ゲートドライバ回路２１及びソースドライバ回路２２の占有面積を小さくすることができる。よって、表示部３３の面積が小さい場合であっても、ゲートドライバ回路２１及びソースドライバ回路２２を、表示部３３からはみ出すことなく設けることができる。又は、ゲートドライバ回路２１及びソースドライバ回路２２の、表示部３３と重ならない領域の面積を小さくすることができる。以上より、領域２３を有さない場合よりさらに狭額縁化することができ、また小型化することができる。
回路４０は、表示部３３と重ならないように設けることができる。なお、回路４０を、表示部３３と重なる領域を有するように設けてもよい。
図１には、層２０にゲートドライバ回路２１及びソースドライバ回路２２が１個ずつ設けられ、層３０に表示部３３が１個設けられた構成例を示しているが、層３０に表示部３３を複数設けてもよい。つまり、層３０に設けられた表示部を分割してもよい。図２は、図１に示す構成の変形例であり、層３０に３行３列の表示部３３が設けられる場合の、表示装置１０の構成例を示している。なお、層３０には、２行２列の表示部３３が設けられていてもよいし、４行４列以上の表示部３３が設けられていてもよい。また、層３０に設けられる表示部３３の行数と列数は異なっていてもよい。図２に示す構成の表示装置１０では、例えば全ての表示部３３を用いて１枚の画像を表示することができる。
図２は、図の明瞭化のために、配線３１、及び配線３２を省略しているが、実際には、図２に示す構成の表示装置１０には配線３１、及び配線３２が設けられている。また、回路４０の電気的な接続関係を省略しているが、実際にはソースドライバ回路２２と電気的に接続されている。なお、他の図においても、図２と同様に一部の構成要素等を省略している場合がある。
層２０には、ゲートドライバ回路２１及びソースドライバ回路２２を、例えば表示部３３と同数設けることができる。この場合、ゲートドライバ回路２１を、当該ゲートドライバ回路２１が信号を供給する画素３４が設けられた表示部３３と重なるように設けることができる。また、ソースドライバ回路２２を、当該ソースドライバ回路２２が画像信号を供給する画素３４が設けられた表示部３３と重なるように設けることができる。
表示部３３を複数設け、これに合わせてゲートドライバ回路２１及びソースドライバ回路２２を設けることにより、１個の表示部３３に設けられる画素３４の個数を減らすことができる。複数設けられたゲートドライバ回路２１は、それぞれ並列して動作させることができ、複数設けられたソースドライバ回路２２は、それぞれ並列して動作させることができるので、例えば１フレームの画像に対応する画像信号を画素３４に書き込むために要する時間を短くすることができる。よって、１フレーム期間の長さを短くすることができ、表示装置１０の動作を高速化することができる。このため、表示装置１０が有する画素３４の個数を多くすることができ、表示装置１０の精細度を高めることができる。また、本発明の一態様の表示装置により表示することができる画像の解像度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。さらに、クロック周波数を小さくすることができるので、表示装置１０の消費電力を小さくすることができる。
ここで、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成とする場合、ゲートドライバ回路及びソースドライバ回路は、例えば表示部の外周部に設けることとなる。この場合、２行２列分より多くの表示部を設けることは、ソースドライバ回路の設置場所等の観点から難しい。一方、表示装置１０では、ゲートドライバ回路及びソースドライバ回路を、表示部が設けられた層とは異なる層に設けることにより、表示部と重なる領域を有するように設けることができるので、図２に示すように２行２列分より多くの表示部を設けることができる。つまり、表示装置１０には、ゲートドライバ回路及びソースドライバ回路を、それぞれ５個以上設けることができる。
以上より、表示装置１０は、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より、例えば高速に動作させることができる。よって、表示装置１０の精細度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より高めることができる。例えば、表示装置１０の画素密度を１０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができ、１００００ｐｐｉとすることができる。よって、表示装置１０に、粒状感が少ない高品位の画像を表示することができ、臨場感の高い画像を表示することができる。したがって、表示装置１０は、特に、表示面と使用者の距離が近い機器、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末等に好適に用いることができる。また、ＶＲ機器、及びＡＲ機器等にも好適に用いることができる。さらに、撮像装置を有する電子機器であるデジタルカメラ等に設けられる、電子ビューファインダー等のビューファインダーにも好適に用いることができる。
また、表示装置１０により表示することができる画像の解像度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。例えば、表示装置１０をビューファインダーに用いる場合、表示装置１０は４Ｋ、５Ｋ、又はそれ以上の解像度の画像を表示することができる。
なお、層２０にソースドライバ回路２２等が複数設けられ、層３０に表示部３３が複数設けられた構成であっても、図１に示す場合と同様に、表示装置１０に設けられる回路４０の個数は１個とすることができる。よって、図２に示すように、回路４０は、いずれの表示部３３にも重ならないように設けることができる。なお、回路４０を、いずれかの表示部３３と重なる領域を有するように設けてもよい。
図２には、ゲートドライバ回路２１が表示部３３と同数設けられた構成例を示しているが、本発明の一態様はこれに限らない。図３は、図２に示す構成の変形例であり、ゲートドライバ回路２１が表示部３３の列数と同数設けられる場合の、表示装置１０の構成例を示している。図３に示す構成の表示装置１０では、３列の表示部３３が設けられているので、ゲートドライバ回路２１が３個設けられている。また、３行の表示部３３が設けられており、３行１列の表示部３３が１個のゲートドライバ回路２１を共有している。
図４は、図２に示す構成の変形例であり、表示部３３が複数設けられ、ゲートドライバ回路２１が１個設けられる場合の、表示装置１０の構成例を示している。図４に示す構成の表示装置１０では、３行３列の表示部３３が１個のゲートドライバ回路２１を共有している。なお、図４に示す構成の表示装置１０では、ゲートドライバ回路２１が表示部３３と重ならない構成とすることができる。
また、図示しないが、ソースドライバ回路２２も、表示部３３と同数設ける構成としなくてもよい。表示装置１０が有するソースドライバ回路２２の個数は、表示装置１０に設けられる表示部３３の個数より多くてもよいし、少なくてもよい。
図１には、層２０に回路４０を設ける構成例を示しているが、層２０に回路４０を設けなくてもよい。図５は、図１に示す構成の変形例であり、層３０に回路４０が設けられる場合の、表示装置１０の構成例を示している。なお、回路４０を構成する要素を、層２０と層３０に分散して設けてもよい。
図１には、表示部３３とゲートドライバ回路を１個ずつ設けられた構成例を示しているが、ゲートドライバ回路を、表示部３３より多く設けてもよい。図６は、図１に示す構成の変形例であり、１個の表示部３３に対しゲートドライバ回路を２個（ゲートドライバ回路２１ａ、ゲートドライバ回路２１ｂ）設ける場合の、表示装置１０の構成例を示している。
図６に示す構成の表示装置１０では、奇数行目の画素３４は、配線３１ａを介してゲートドライバ回路２１ａと電気的に接続され、偶数行目の画素３４は、配線３１ｂを介してゲートドライバ回路２１ｂと電気的に接続されている。配線３１ａ及び配線３１ｂは、配線３１と同様に走査線としての機能を有する。
ゲートドライバ回路２１ａは、奇数行目の画素３４の動作を制御するための信号を生成し、配線３１ａを介して当該信号を画素３４に供給する機能を有する。ゲートドライバ回路２１ｂは、偶数行目の画素３４の動作を制御するための信号を生成し、配線３１ｂを介して当該信号を画素３４に供給する機能を有する。
ゲートドライバ回路２１ａ及びゲートドライバ回路２１ｂは、ゲートドライバ回路２１と同様に、表示部３３と重なる領域を有している。例えば、ゲートドライバ回路２１ａ及びゲートドライバ回路２１ｂは、ゲートドライバ回路２１と同様に、画素３４と重なる領域を有している。また、ゲートドライバ回路２１ａは、ソースドライバ回路２２と明確に分離されず、重なる領域である領域２３ａを有する。さらに、ゲートドライバ回路２１ｂは、ソースドライバ回路２２と明確に分離されず、重なる領域である領域２３ｂを有する。
図６に示す構成の表示装置１０では、ゲートドライバ回路２１ａを動作させて奇数行目の全ての画素３４に画像信号を書き込んだ後、ゲートドライバ回路２１ｂを動作させて偶数行目の全ての画素３４に画像信号を書き込むことができる。つまり、図６に示す構成の表示装置１０では、インターレース方式により動作させることができる。インターレース方式により動作させることにより、表示装置１０の動作を高速化し、フレーム周波数を高めることができる。また、１フレーム期間に画像信号が書き込まれる画素３４の個数を、プログレッシブ方式により表示装置１０を動作させる場合の半分とすることができる。よって、表示装置１０をインターレース方式により動作させる場合、プログレッシブ方式により動作させる場合よりクロック周波数を小さくすることができるので、表示装置１０の消費電力を小さくすることができる。
図１には、配線３２の一端のみが、ソースドライバ回路２２と接続された構成例を示しているが、配線３２の複数箇所がソースドライバ回路２２と接続されていてもよい。図７は、ソースドライバ回路２２が、配線３２の両端と接続されている場合の、表示装置１０の構成例を示している。配線３２の複数箇所をソースドライバ回路２２と接続することにより、配線抵抗、寄生容量等に起因する、信号遅延等を抑制することができる。これにより、表示装置１０の動作を高速化することができる。
なお、配線３２の一端及び他端だけでなく、配線３２の他の部分がソースドライバ回路２２と接続されていてもよい。例えば、配線３２の中心部が、ソースドライバ回路２２と接続されていてもよい。配線３２と、ソースドライバ回路２２と、の接続箇所を増加させることにより、信号遅延等をさらに抑制することができ、表示装置１０の動作をさらに高速化することができる。なお、例えば配線３２の一端と、配線３２の中心部と、がソースドライバ回路２２と接続され、配線３２の他端はソースドライバ回路２２と接続されていなくてもよい。
また、１個のソースドライバ回路２２が、配線３２の複数箇所と接続される場合、図７に示すようにソースドライバ回路２２の占有面積が大きくなる。この場合であっても、ソースドライバ回路２２は表示部３３と重なる領域を有するように積層して設けられているので、表示装置１０が大型化することを抑制することができる。なお、図７では、ゲートドライバ回路２１の全体が、ソースドライバ回路２２と明確に分離されずに重なっているが、１個のソースドライバ回路２２が配線３２の複数箇所と接続される場合であっても、ゲートドライバ回路２１の一部のみがソースドライバ回路２２と重なる構成としてもよい。
なお、配線３１の複数箇所が１個のゲートドライバ回路２１と接続されていてもよい。これによっても、信号遅延等を抑制し、表示装置１０の動作を高速化することができる。このような構成とする場合、図７に示すソースドライバ回路２２と同様に占有面積が大きくなるが、ゲートドライバ回路２１が表示部３３と重なる領域を有するように積層して設けられているので、表示装置１０が大型化することを抑制することができる。
図１乃至図７に示す表示装置１０の構成は、適宜組み合わせることができる。例えば、図２に示す構成と図６に示す構成を組み合わせることができる。この場合、表示装置１０の構成を、例えば、表示部３３を複数設け、ゲートドライバ回路２１を表示部３３の個数を２倍した数設け、ソースドライバ回路２２を表示部３３と同数設けた構成とすることができる。
＜回路４０及びソースドライバ回路２２の構成例＞
図８は、回路４０及びソースドライバ回路２２の構成例を示すブロック図である。なお、図８ではソースドライバ回路２２を１個だけ示しているが、回路４０は複数のソースドライバ回路２２と電気的に接続されている構成とすることができる。
回路４０は、受信回路４１と、シリアルパラレル変換回路４２と、電位生成回路４６ａと、を有する。ソースドライバ回路２２は、バッファ回路４３と、シフトレジスタ回路４４と、ラッチ回路４５と、パストランジスタロジック回路４６ｂと、アンプ回路４７と、を有する。ここで、電位生成回路４６ａと、パストランジスタロジック回路４６ｂと、によりデジタルアナログ変換回路（以下、ＤＡ変換回路）４６を構成する。
受信回路４１はシリアルパラレル変換回路４２と電気的に接続され、シリアルパラレル変換回路４２はバッファ回路４３と電気的に接続され、バッファ回路４３はシフトレジスタ回路４４及びラッチ回路４５と電気的に接続されている。シフトレジスタ回路４４はラッチ回路４５と電気的に接続され、ラッチ回路４５及び電位生成回路４６ａはパストランジスタロジック回路４６ｂと電気的に接続されている。パストランジスタロジック回路４６ｂはアンプ回路４７の入力端子と電気的に接続され、アンプ回路４７の出力端子は配線３２と電気的に接続されている。
受信回路４１は、ソースドライバ回路２２が生成する画像信号の基となる画像データを受信する機能を有する。当該画像データは、シングルエンドの画像データとすることができる。受信回路４１は、ＬＶＤＳ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）等のデータ伝送用信号を用いて画像データを受信する場合、内部処理可能な信号規格に変換する機能を有してもよい。
シリアルパラレル変換回路４２は、受信回路４１が出力した、シングルエンドの画像データをパラレル変換する機能を有する。回路４０にシリアルパラレル変換回路４２を設けることにより、回路４０からソースドライバ回路２２等への画像データ等の伝送時の負荷が大きくても、回路４０からソースドライバ回路２２等へ画像データ等を伝送することができるようになる。
バッファ回路４３は、例えばユニティゲインバッファとすることができる。バッファ回路４３は、シリアルパラレル変換回路４２から出力される画像データと同一のデータを出力する機能を有する。ソースドライバ回路２２にバッファ回路４３を設けることにより、シリアルパラレル変換回路４２から出力される画像データに対応する電位が、回路４０からソースドライバ回路２２に伝送される際に配線抵抗等により低下したとしても、当該低下分を回復させることができる。これにより、回路４０からソースドライバ回路２２等への画像データ等の伝送時の負荷が大きくても、ソースドライバ回路２２等の駆動能力の低下を抑制することができる。
シフトレジスタ回路４４は、ラッチ回路４５の動作を制御するための信号を生成する機能を有する。ラッチ回路４５は、バッファ回路４３が出力した画像データを保持又は出力する機能を有する。ラッチ回路４５において、画像データの保持又は出力のどちらの動作を行うかは、シフトレジスタ回路４４から供給された信号に基づいて選択される。
ＤＡ変換回路４６は、ラッチ回路４５が出力したデジタルの画像データを、アナログの画像信号に変換する機能を有する。電位生成回路４６ａは、ＤＡ変換可能な画像データのビット数に応じた種類の電位を生成し、パストランジスタロジック回路４６ｂに供給する機能を有する。例えば、ＤＡ変換回路４６が８ビットの画像データをアナログの画像信号に変換する機能を有する場合は、電位生成回路４６ａは互いに大きさの異なる２５６種類の電位を生成することができる。
パストランジスタロジック回路４６ｂは、ラッチ回路４５から画像データを受信し、受信した画像データのデジタル値を基にして、電位生成回路４６ａが生成した電位のいずれかを出力する機能を有する。例えば、画像データのデジタル値が大きいほど、パストランジスタロジック回路４６ｂが出力する電位を大きくすることができる。パストランジスタロジック回路４６ｂが出力した電位を、画像信号とすることができる。
図８に示すように、表示装置１０では、ＤＡ変換回路４６を構成する回路をソースドライバ回路２２と回路４０に分散して設ける構成とすることができる。具体的には、パストランジスタロジック回路４６ｂのような、ソースドライバ回路ごとに設けることが好ましい回路はソースドライバ回路２２に設け、電位生成回路４６ａのような、ソースドライバ回路ごとに設けなくてもよい回路は回路４０に設ける構成とすることができる。これにより、例えばＤＡ変換回路４６を構成する回路を全てソースドライバ回路２２に設ける場合より、ソースドライバ回路２２の占有面積を小さくすることができるので、層２０に設けるソースドライバ回路２２の個数を増加させることができる。よって、層３０に設ける表示部３３の数を増加させることができ、表示装置１０の動作の高速化、消費電力の低減、精細度の向上、表示可能な画像の解像度の増加等を実現することができる。ここで、ＤＡ変換回路４６以外の回路においても、当該回路の構成要素をソースドライバ回路２２と回路４０に分散して設ける構成とすることができる。
なお、図８に示すように、ＤＡ変換回路４６を構成する回路をソースドライバ回路２２と回路４０に分散して設ける構成とする場合、表示装置１０が、例えば電位生成回路４６ａを１個有し、パストランジスタロジック回路４６ｂをソースドライバ回路２２と同数有する構成とすることができる。
アンプ回路４７は、パストランジスタロジック回路４６ｂが出力した画像信号を増幅して、データ線としての機能を有する配線３２に出力する機能を有する。アンプ回路４７を設けることにより、画像信号を安定的に画素３４に供給することができる。アンプ回路４７としては、オペアンプ等を有するボルテージフォロワ回路等を適用することができる。なお、アンプ回路として差動入力回路を有する回路を用いる場合、当該差動入力回路のオフセット電圧は、限りなく０Ｖとすることが好ましい。
なお、回路４０は、受信回路４１、シリアルパラレル変換回路４２、及び電位生成回路４６ａの他、様々な回路を設けることができる。例えば、回路４０には、スタートパルス信号及びクロック信号等を生成する機能を有する、制御回路を設けることができる。
＜ＤＡ変換回路４６の構成例＞
図９は、ＤＡ変換回路４６を構成する、電位生成回路４６ａ、及びパストランジスタロジック回路４６ｂの構成例を示す回路図である。図９に示す構成のＤＡ変換回路４６は、８ビットの画像データＤ＜１＞乃至画像データＤ＜８＞を、アナログの画像信号ＩＳに変換することができる。
本明細書等において、例えば１ビット目の画像データＤを画像データＤ＜１＞と記載して示し、２ビット目の画像データＤを画像データＤ＜２＞と記載して示し、８ビット目の画像データＤを画像データＤ＜８＞と記載して示す。
図９に示す構成の電位生成回路４６ａは、抵抗素子４８［１］乃至抵抗素子４８［２５６］を有し、これらが直列に接続されている。つまり、ＤＡ変換回路４６は、抵抗ストリング型のＤＡ変換回路とすることができる。
抵抗素子４８［１］の一方の端子には、電位ＶＤＤを供給することができる。抵抗素子４８［２５６］の一方の端子には、電位ＶＳＳを供給することができる。これにより、抵抗素子４８［１］乃至抵抗素子４８［２５６］の各端子から、異なる大きさの電位Ｖ１乃至Ｖ２５６を出力することができる。なお、図９では、電位Ｖ１を電位ＶＤＤとする場合の電位生成回路４６ａの構成例を示しているが、電位Ｖ２５６を電位ＶＳＳとする構成としてもよい。また、抵抗素子４８［２５６］を設けず、電位Ｖ１を電位ＶＤＤ、電位Ｖ２５６を電位ＶＳＳとしてもよい。
本明細書等において、電位ＶＤＤは例えば高電位とすることができ、電位ＶＳＳは例えば低電位とすることができる。ここで、低電位は、例えば接地電位とすることができる。また、高電位は、低電位より高い電位であり、低電位が接地電位である場合は、正電位とすることができる。
図９に示す構成のパストランジスタロジック回路４６ｂは、８段のパストランジスタ４９で構成されている。具体的には、パストランジスタロジック回路４６ｂは、１段につき、電気的に２経路に枝分かれする構成となっており、合計２５６本の経路を有する。つまり、パストランジスタ４９は、トーナメント方式で電気的に接続されているということができる。最終段である８段目のパストランジスタ４９のソース又はドレインの一方からは、アナログの画像信号ＩＳを出力することができる。
例えば、画像データＤ＜１＞は１段目のパストランジスタ４９に供給することができ、画像データＤ＜２＞は２段目のパストランジスタ４９に供給することができ、画像データＤ＜８＞は８段目のパストランジスタ４９に供給することができる。以上により、画像信号ＩＳの電位を、画像データＤに応じて、電位Ｖ１乃至電位Ｖ２５６のいずれかとすることができる。よって、デジタルの画像データを、アナログの画像信号ＩＳに変換することができる。
なお、図９に示すパストランジスタロジック回路４６ｂには、ｎチャネル型のパストランジスタ４９と、ｐチャネル型のパストランジスタ４９と、の両方が設けられているが、ｎチャネル型のパストランジスタ４９のみを設ける構成とすることもできる。例えば、画像データＤ＜１＞乃至画像データＤ＜８＞の他、これらの相補データをパストランジスタ４９のゲートに供給することにより、パストランジスタロジック回路４６ｂに設けられるパストランジスタ４９を、全てｎチャネル型のトランジスタとすることができる。
図９に示す構成は、８ビット以外のビット数の画像データＤをＤＡ変換する機能を有するＤＡ変換回路４６にも適用することができる。例えば、電位生成回路４６ａに抵抗素子４８を１０２４個又は１０２３個設け、パストランジスタロジック回路４６ｂに１０段のパストランジスタ４９を設けることで、ＤＡ変換回路４６は、１０ビットの画像データＤをＤＡ変換回路する機能を有することができる。
＜ゲートドライバ回路２１の構成例＞
図１０は、ゲートドライバ回路２１の構成例を示すブロック図である。ゲートドライバ回路２１は、複数のセット・リセットフリップフロップで構成されるシフトレジスタ回路ＳＲを有する。シフトレジスタ回路ＳＲは、走査線としての機能を有する配線３１と電気的に接続されており、配線３１に信号を出力する機能を有する。
信号ＲＥＳはリセット信号であり、信号ＲＥＳを例えば高電位とすることでシフトレジスタ回路ＳＲの出力を全て低電位とすることができる。信号ＳＰはスタートパルス信号であり、当該信号をゲートドライバ回路２１に入力することにより、シフトレジスタ回路ＳＲによるシフト動作を開始することができる。信号ＰＷＣはパルス幅制御信号であり、シフトレジスタ回路ＳＲが配線３１に出力する信号のパルス幅を制御する機能を有する。信号ＣＬＫ［１］、信号ＣＬＫ［２］、信号ＣＬＫ［３］、及び信号ＣＬＫ［４］はクロック信号であり、１個のシフトレジスタＳＲには、信号ＣＬＫ［１］乃至信号ＣＬＫ［４］のうち、例えば２つの信号を入力することができる。
なお、図１０に示す構成は、シフトレジスタ回路ＳＲと電気的に接続された配線３１を他の配線とすること等により、ソースドライバ回路２２が有するシフトレジスタ回路４４等にも適用することができる。
図１１（Ａ）は、シフトレジスタ回路ＳＲに入力される信号、及びシフトレジスタ回路ＳＲから出力される信号を示す図である。ここで、図１１（Ａ）では、クロック信号として、信号ＣＬＫ［１］及び信号ＣＬＫ［３］が入力される場合を示している。
信号ＦＯは出力信号であり、例えば配線３１に出力される信号である。信号ＳＲＯＵＴはシフト信号であり、次段のシフトレジスタ回路ＳＲに入力される信号ＬＩＮとすることができる。以上、図１１（Ａ）に示す信号のうち、信号ＲＥＳ、信号ＰＷＣ、信号ＣＬＫ［１］、信号ＣＬＫ［３］、及び信号ＬＩＮはシフトレジスタ回路ＳＲに入力される信号であり、信号ＦＯ、及び信号ＳＲＯＵＴはシフトレジスタ回路ＳＲから出力される信号である。
図１１（Ｂ）は、入出力信号が図１１（Ａ）に示す信号であるシフトレジスタ回路ＳＲの構成例を示す回路図である。シフトレジスタ回路ＳＲは、トランジスタ５１乃至トランジスタ６３と、容量素子６４乃至容量素子６６と、を有する。
トランジスタ５１のソース又はドレインの一方は、トランジスタ５２のソース又はドレインの一方、トランジスタ５６のソース又はドレインの一方、及びトランジスタ５９のソース又はドレインの一方と電気的に接続されている。トランジスタ５２のゲートは、トランジスタ５３のソース又はドレインの一方、トランジスタ５４のソース又はドレインの一方、トランジスタ５５のソース又はドレインの一方、トランジスタ５８のゲート、トランジスタ６１のゲート、及び容量素子６４の一方の電極と電気的に接続されている。トランジスタ５６のソース又はドレインの他方は、トランジスタ５７のゲート、及び容量素子６５の一方の電極と電気的に接続されている。トランジスタ５９のソース又はドレインの他方は、トランジスタ６０のゲート、及び容量素子６６の一方の電極と電気的に接続されている。トランジスタ６０のソース又はドレインの一方は、トランジスタ６１のソース又はドレインの一方、トランジスタ６２のゲート、及び容量素子６６の他方の電極と電気的に接続されている。
トランジスタ５１のゲート、及びトランジスタ５５のゲートには、信号ＬＩＮが入力される。トランジスタ５３のゲートには、信号ＣＬＫ［３］が入力される。トランジスタ５４のゲートには、信号ＲＥＳが入力される。トランジスタ５７のソース又はドレインの一方には、信号ＣＬＫ［１］が入力される。トランジスタ６０のソース又はドレインの他方には、信号ＰＷＣが入力される。
トランジスタ６２のソース又はドレインの一方、及びトランジスタ６３のソース又はドレインの一方は、配線３１と電気的に接続されており、前述のように配線３１からは信号ＦＯが出力される。トランジスタ５７のソース又はドレインの他方、トランジスタ５８のソース又はドレインの一方、及び容量素子６５の他方の電極からは、信号ＳＲＯＵＴが出力される。
トランジスタ５１のソース又はドレインの他方、トランジスタ５３のソース又はドレインの他方、トランジスタ５４のソース又はドレインの他方、トランジスタ５６のゲート、トランジスタ５９のゲート、及びトランジスタ６２のソース又はドレインの他方には、電位ＶＤＤが供給される。トランジスタ５２のソース又はドレインの他方、トランジスタ５５のソース又はドレインの他方、トランジスタ５８のソース又はドレインの他方、トランジスタ６１のソース又はドレインの他方、トランジスタ６３のソース又はドレインの他方、及び容量素子６４の他方の電極には、電位ＶＳＳが供給される。
トランジスタ６３は、バイアストランジスタであり、定電流源としての機能を有する。トランジスタ６３のゲートには、バイアス電位である電位Ｖｂｉａｓを供給することができる。
トランジスタ６２と、トランジスタ６３と、によりソースフォロワ回路６７が構成される。シフトレジスタ回路ＳＲにソースフォロワ回路６７を設けることにより、シフトレジスタ回路ＳＲの内部で配線抵抗、寄生容量等に起因する信号の減衰等が発生しても、これに起因する信号ＦＯの電位の低下を抑制することができる。これにより、表示装置１０の動作を高速化することができる。なお、ソースフォロワ回路６７は、バッファとしての機能を有していれば、ソースフォロワ回路以外の回路としてもよい。
＜領域２３の構成例＞
図１２は、ゲートドライバ回路２１とソースドライバ回路２２が重なる領域である領域２３の構成例を示す図である。図１２に示すように、領域２３には、ゲートドライバ回路２１を構成する素子を有する領域と、ソースドライバ回路２２を構成する素子を有する領域と、が一定の規則性を持って設けられる。図１２では、ゲートドライバ回路２１を構成する素子としてトランジスタ７１を示し、ソースドライバ回路２２を構成する素子としてトランジスタ７２を示している。
図１２では、ゲートドライバ回路２１を構成する素子を有する領域が１行目と３行目に設けられ、ソースドライバ回路２２を構成する素子を有する領域が２行目と４行目に設けられる場合を示している。領域２３において、ゲートドライバ回路２１を構成する素子を有する各領域の間には、ダミー素子が設けられる。また、ソースドライバ回路２２を構成する素子を有する各領域の間には、ダミー素子が設けられる。図１２には、トランジスタ７１の四方、及びトランジスタ７２の四方に、ダミー素子としてダミートランジスタ７３が設けられる場合の、領域２３の構成例を示している。
領域２３にダミートランジスタ７３等のダミー素子を設けることにより、当該ダミー素子が不純物を吸収し、トランジスタ７１及びトランジスタ７２等に不純物が拡散することを抑制することができる。これにより、トランジスタ７１及びトランジスタ７２等の信頼性を高めることができるので、表示装置１０の信頼性を高めることができる。なお、図１２では、トランジスタ７１及びトランジスタ７２、並びにダミートランジスタ７３がマトリクス状に配列されているが、マトリクス状に配列されていなくてもよい。
図１３は、領域２３の一部である領域７０の構成例を示す上面図である。図１２、図１３に示すように、領域７０には、トランジスタ７１が１個、トランジスタ７２が１個、ダミートランジスタ７３が２個設けられている。図１３に示すように、トランジスタ７１は、チャネル形成領域１１０と、ソース領域１１１と、ドレイン領域１１２と、を有する。また、チャネル形成領域１１０と重なる領域を有するように、ゲート電極１１３を有する。
なお、図１３では、ゲート絶縁体等の構成要素は省略している。また、図１３ではチャネル形成領域と、ソース領域と、ドレイン領域と、を明確に分離せず記載している。
ソース領域１１１には開口部１１４が設けられ、開口部１１４を介してソース領域１１１は配線１１５と電気的に接続されている。ドレイン領域１１２には開口部１１６が設けられ、開口部１１６を介してドレイン領域１１２は配線１１７と電気的に接続されている。
ゲート電極１１３には開口部１１８が設けられ、開口部１１８を介してゲート電極１１３は配線１２１と電気的に接続されている。配線１１５には開口部１１９が設けられ、開口部１１９を介して配線１１５は配線１２２と電気的に接続されている。配線１１７には開口部１２０が設けられ、開口部１２０を介して配線１１７は配線１２３と電気的に接続されている。つまり、ソース領域１１１は配線１１５を介して配線１２２と電気的に接続され、ドレイン領域１１２は配線１１７を介して配線１２３と電気的に接続されている。
トランジスタ７２は、チャネル形成領域１３０と、ソース領域１３１と、ドレイン領域１３２と、を有する。また、チャネル形成領域１３０と重なる領域を有するように、ゲート電極１３３を有する。
ソース領域１３１には開口部１３４が設けられ、開口部１３４を介してソース領域１３１は配線１３５と電気的に接続されている。ドレイン領域１３２には開口部１３６が設けられ、開口部１３６を介してドレイン領域１３２は配線１３７と電気的に接続されている。
ゲート電極１３３には開口部１３８が設けられ、開口部１３８を介してゲート電極１３３は配線１４１と電気的に接続されている。配線１３５には開口部１３９が設けられ、開口部１３９を介して配線１３５は配線１４２と電気的に接続されている。配線１３７には開口部１４０が設けられ、開口部１４０を介して配線１３７は配線１４３と電気的に接続されている。つまり、ソース領域１３１は配線１３５を介して配線１４２と電気的に接続され、ドレイン領域１３２は配線１３７を介して配線１４３と電気的に接続されている。
なお、チャネル形成領域１１０と、チャネル形成領域１３０と、は互いに同一の層に設けることができる。また、ソース領域１１１及びドレイン領域１１２と、ソース領域１３１及びドレイン領域１３２と、は互いに同一の層に設けることができる。また、ゲート電極１１３と、ゲート電極１３３と、は互いに同一の層に設けることができる。また、配線１１５及び配線１１７と、配線１３５及び配線１３７と、は互いに同一の層に設けることができる。つまり、トランジスタ７１と、トランジスタ７２と、は互いに同一の層に設けることができる。これにより、トランジスタ７１と、トランジスタ７２と、を互いに異なる層に設ける場合より、表示装置１０の作製工程を簡略にすることができ、表示装置１０を低価格なものとすることができる。
ゲートドライバ回路２１を構成するトランジスタ７１と電気的に接続されている配線１２１乃至配線１２３は、互いに同一の層に設けられている。また、ソースドライバ回路２２を構成するトランジスタ７２と電気的に接続されている配線１４１乃至配線１４３は、互いに同一の層に設けられている。さらに、配線１２１乃至配線１２３は、配線１４１乃至配線１４３と異なる層に設けられている。以上により、ゲートドライバ回路２１を構成する素子であるトランジスタ７１と、ソースドライバ回路２２を構成する素子であるトランジスタ７２と、が電気的に短絡することを抑制することができる。よって、ゲートドライバ回路２１とソースドライバ回路２２が明確に分離されず、重なる領域を有していても、ゲートドライバ回路２１及びソースドライバ回路２２の誤動作を抑制することができる。これにより、表示装置１０の信頼性を高めることができる。
本明細書等において、「Ａと同一の層」とは、例えばＡと同一工程において形成された同一材料を有する層を意味する。
図１３では、配線１２１乃至配線１２３より上層に配線１４１乃至配線１４３が設けられる構成を示しているが、配線１２１乃至配線１２３より下層に配線１４１乃至配線１４３を設けてもよい。
また、図１３では配線１２１乃至配線１２３が水平方向に延伸し、配線１４１乃至配線１４３が垂直方向に延伸する構成を示しているが、本発明の一態様はこれに限らない。例えば、配線１２１乃至配線１２３を垂直方向に延伸し、配線１４１乃至配線１４３を水平方向に延伸する構成としてもよい。又は、配線１２１乃至配線１２３、及び配線１４１乃至配線１４３の両方が、水平方向に延伸、又は垂直方向に延伸していてもよい。
ダミートランジスタ７３は、半導体１５１と、導電体１５２と、を有する。導電体１５２は半導体１５１と重なる領域を有する。半導体１５１は、トランジスタ７１及びトランジスタ７２のチャネル形成領域と同一の層に形成することができる。また、導電体１５２は、トランジスタ７１及びトランジスタ７２のゲート電極と同一の層に形成することができる。なお、ダミートランジスタ７３は、半導体１５１又は導電体１５２の一方を有さない構成としてもよい。
半導体１５１及び導電体１５２は、他の配線等と電気的に接続されない構成とすることができる。半導体１５１及び／又は導電体１５２には、定電位を供給してもよい。例えば、接地電位を供給してもよい。
＜画素３４の構成例＞
図１４（Ａ）乃至（Ｅ）は、表示装置１０に設けられる画素３４が呈する色について説明する図である。図１４（Ａ）に示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、及び青色（Ｂ）を呈する画素３４を本発明の一態様の表示装置に設けることができる。又は、図１４（Ｂ）に示すように、シアン（Ｃ）を呈する画素３４、マゼンタ（Ｍ）を呈する画素３４、及び黄色（Ｙ）を呈する画素３４が表示装置１０に設けられていてもよい。
又は、図１４（Ｃ）に示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、青色（Ｂ）を呈する画素３４、及び白色（Ｗ）を呈する画素３４が表示装置１０に設けられていてもよい。又は、図１４（Ｄ）に示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、青色（Ｂ）を呈する画素３４、及び黄色（Ｙ）を呈する画素３４が表示装置１０に設けられていてもよい。又は、図１４（Ｅ）に示すように、シアン（Ｃ）を呈する画素３４、マゼンタ（Ｍ）を呈する画素３４、黄色（Ｙ）を呈する画素３４、及び白色（Ｗ）を呈する画素３４が表示装置１０に設けられていてもよい。
図１４（Ｃ）、（Ｅ）に示すように、白色を呈する画素３４を表示装置１０に設けることで、表示される画像の輝度を高めることができる。また、図１４（Ｄ）等に示すように、画素３４が呈する色の種類を増やすことで、中間色の再現性を高めることができるため、表示品位を高めることができる。
図１５（Ａ）、（Ｂ）は、画素３４の構成例を示す回路図である。図１５（Ａ）に示す構成の画素３４は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素３４には、配線３１及び配線３２の他、配線３５等が電気的に接続されている。
液晶素子５７０の一方の電極の電位は、画素３４の仕様に応じて適宜設定される。液晶素子５７０は、画素３４に書き込まれる画像信号により配向状態が設定される。なお、複数の画素３４のそれぞれが有する液晶素子５７０の一方の電極に共通の電位（コモン電位）を供給してもよい。また、各行の画素３４の液晶素子５７０の一方の電極に異なる電位を供給してもよい。
また、図１５（Ｂ）に示す構成の画素３４は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。発光素子５７２としては、例えばエレクトロルミネッセンスを利用するＥＬ素子を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（以下、ＥＬ層ともいう。）を有する。一対の電極間に、ＥＬ素子のしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造、及び両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
なお、発光素子５７２以外の発光素子についても、発光素子５７２と同様の素子を用いることができる。
トランジスタ５５２のソース又はドレインの一方は、配線３２と電気的に接続されている。トランジスタ５５２のソース又はドレインの他方は、容量素子５６２の一方の電極、及びトランジスタ５５４のゲートと電気的に接続されている。容量素子５６２の他方の電極は、配線３５ａと電気的に接続されている。トランジスタ５５２のゲートは、配線３１と電気的に接続されている。トランジスタ５５４のソース又はドレインの一方は、配線３５ａと電気的に接続されている。トランジスタ５５４のソース又はドレインの他方は、発光素子５７２の一方の電極と電気的に接続されている。発光素子５７２の他方の電極は、配線３５ｂと電気的に接続されている。配線３５ａには電位ＶＳＳが供給され、配線３５ｂには電位ＶＤＤが供給される。
図１５（Ｂ）に示す構成の画素３４では、トランジスタ５５４のゲートに供給される電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
図１５（Ｂ）に示す構成の画素３４と異なる構成を図１５（Ｃ）に示す。図１５（Ｃ）に示す構成の画素３４において、トランジスタ５５２のソース又はドレインの一方は、配線３２と電気的に接続されている。トランジスタ５５２のソース又はドレインの他方は、容量素子５６２の一方の電極、及びトランジスタ５５４のゲートと電気的に接続されている。トランジスタ５５２のゲートは、配線３１と電気的に接続されている。トランジスタ５５４のソース又はドレインの一方は、配線３５ａと電気的に接続されている。トランジスタ５５４のソース又はドレインの他方は、容量素子５６２の他方の電極、及び発光素子５７２の一方の電極と電気的に接続されている。発光素子５７２の他方の電極は、配線３５ｂと電気的に接続されている。配線３５ａには電位ＶＤＤが供給され、配線３５ｂには電位ＶＳＳが供給される。
図１６（Ａ）は、画素３４の構成例であり、メモリを有する点が図１５（Ａ）乃至図１５（Ｃ）に示す構成の画素３４と異なる。図１６（Ａ）に示す構成の画素３４は、トランジスタ５１１、トランジスタ５１３、容量素子５１５、及び回路４０１を有する。また画素３４には、走査線としての機能を有する配線３１として配線３１＿１及び配線３１＿２が電気的に接続され、データ線としての機能を有する配線３２として配線３２＿１及び配線３２＿２が電気的に接続されている。
トランジスタ５１１のソース又はドレインの一方は、配線３２＿１と電気的に接続されている。トランジスタ５１１のソース又はドレインの他方は、容量素子５１５の一方の電極と電気的に接続されている。トランジスタ５１１のゲートは、配線３１＿１と電気的に接続されている。トランジスタ５１３のソース又はドレインの一方は、配線３２＿２と電気的に接続されている。トランジスタ５１３のソース又はドレインの他方は、容量素子５１５の他方の電極、及び回路４０１と電気的に接続されている。トランジスタ５１３のゲートは、配線３１＿２と電気的に接続されている。
回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機発光素子やＬＥＤ素子等の発光素子、液晶素子、又はＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子等を適用することができる。
本明細書等において、発光素子、液晶素子等の表示素子に供給される電圧とは、当該表示素子の一方の電極に印加される電位と、当該表示素子の他方の電極に印加される電位と、の差を示す。
トランジスタ５１１と容量素子５１５とを接続するノードをＮ１、トランジスタ５１３と回路４０１とを接続するノードをＮ２とする。
画素３４は、トランジスタ５１１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタ５１３をオフ状態とすることで、ノードＮ２の電位を保持することができる。さらに、トランジスタ５１３をオフ状態として、トランジスタ５１１を介してノードＮ１に所定の電位を書き込むことで、容量素子５１５を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
ここで、トランジスタ５１１及びトランジスタ５１３には、チャネル形成領域に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタともいう。）を適用することができる。金属酸化物は、バンドギャップを２ｅＶ以上、又は２．５ｅＶ以上とすることができる。よって、ＯＳトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さくなる。よって、トランジスタ５１１及びトランジスタ５１３にＯＳトランジスタを適用することにより、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。
金属酸化物として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫を用いるとよい。また、金属酸化物として、酸化インジウム、酸化亜鉛、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、又は酸化ガリウムを用いてもよい。
〔画素３４の動作方法の一例〕
続いて、図１６（Ｂ）を用いて、図１６（Ａ）に示す構成の画素３４の動作方法の一例を説明する。図１６（Ｂ）は、図１６（Ａ）に示す構成の画素３４の動作に係るタイミングチャートである。なお、ここでは説明を容易にするため、配線抵抗等の各種抵抗、トランジスタや配線等の寄生容量、及びトランジスタのしきい値電圧等の影響は考慮しない。
図１６（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
期間Ｔ１では、配線３１＿１と配線３１＿２の両方に、トランジスタをオン状態にする電位を供給する。また、配線３２＿１には固定電位である電位Ｖｒｅｆを供給し、配線３２＿２には電位Ｖｗを供給する。
ノードＮ１には、トランジスタ５１１を介して配線３２＿１から電位Ｖｒｅｆが供給される。また、ノードＮ２には、トランジスタ５１３を介して配線３２＿２から電位Ｖｗが供給される。したがって、容量素子５１５には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
続いて期間Ｔ２では、配線３１＿１にはトランジスタ５１１をオン状態とする電位を供給し、配線３１＿２にはトランジスタ５１３をオフ状態とする電位を供給する。また、配線３２＿１には電位Ｖｄａｔａを供給し、配線３２＿２には所定の定電位を供給する。なお、配線３２＿２の電位はフローティングとしてもよい。
ノードＮ１には、トランジスタ５１１を介して電位Ｖｄａｔａが供給される。このとき、容量素子５１５による容量結合により、電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図１６（Ｂ）ではｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
ここで、電位ｄＶは、容量素子５１５の容量値と、回路４０１の容量値によって概ね決定される。容量素子５１５の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは電位差Ｖｄａｔａ−Ｖｒｅｆに近い電位となる。
このように、画素３４は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、表示部３３に表示される画像を画素３４の内部で補正することができる。ここで、２種類のデータ信号の一方は、前述の画像信号とすることができ、２種類のデータ信号の他方は、例えば補正信号とすることができる。例えば、期間Ｔ１に補正信号に対応する電位ＶｗをノードＮ２に供給した後、期間Ｔ２に画像信号に対応する電位ＶｄａｔａをノードＮ１に供給することにより、表示部３３に表示される画像は、画像信号を補正信号により補正したものとすることができる。なお、画像信号だけでなく、補正信号等も表示装置１０が有するソースドライバ回路２２により生成することができる。
また画素３４は、配線３２＿１及び配線３２＿２に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を行うことができる。
〔回路４０１の構成例〕
図１６（Ｃ）、（Ｄ）は、回路４０１の具体的な構成例を含めた、画素３４の構成例を示している。図１６（Ｃ）に示す構成の画素３４に設けられた回路４０１は、液晶素子５１９と、容量素子５１７とを有する。
液晶素子５１９の一方の電極は、ノードＮ２と電気的に接続されている。液晶素子５１９の他方の電極は、配線５３３と電気的に接続されている。容量素子５１７の一方の電極は、ノードＮ２と電気的に接続されている。容量素子５１７の他方の電極は、配線５３１と電気的に接続されている。配線５３１及び配線５３３は、表示装置１０に設けられた例えば全ての画素３４について、共通の配線とすることができる。この場合、配線５３１及び配線５３３に供給される電位は共通電位となる。
容量素子５１７は保持容量としての機能を有する。なお、容量素子５１７は省略してもよい。
図１６（Ｃ）に示す構成の画素３４は、ソースドライバ回路２２等が生成可能な電位以上の電位を液晶素子５１９の一方の電極に供給することができる。このため、ソースドライバ回路２２を高耐圧なものとしなくても液晶素子５１９に高電圧を供給することができ、表示装置１０を低価格なものとすることができる。又は、表示装置１０の消費電力の増加を抑制しつつ、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用すること等ができる。また、配線３２＿１又は配線３２＿２に補正信号を供給することで、使用温度や液晶素子５１９の劣化状態等に応じて画像信号を補正することができる。
図１６（Ｄ）に示す構成の画素３４に設けられた回路４０１は、発光素子５２３と、トランジスタ５２１と、容量素子５１７とを有する。
トランジスタ５２１のソース又はドレインの一方は、配線５３７と電気的に接続されている。トランジスタ５２１のソース又はドレインの他方は、発光素子５２３の一方の電極と電気的に接続されている。トランジスタ５２１のゲートは、ノードＮ２と電気的に接続されている。容量素子５１７の一方の電極は、ノードＮ２と電気的に接続されている。容量素子５１７の他方の電極は、配線５３５と電気的に接続されている。発光素子５２３の他方の電極は、配線５３９と電気的に接続されている。
配線５３５は、表示装置１０に設けられた例えば全ての画素３４について、共通の配線とすることができる。この場合、配線５３５に供給される電位は共通電位となる。また、配線５３７及び配線５３９には、定電位を供給することができる。例えば、配線５３７には高電位を供給することができ、配線５３９には低電位を供給することができる。
トランジスタ５２１は、発光素子５２３に供給する電流を制御する機能を有する。容量素子５１７は保持容量としての機能を有する。容量素子５１７は省略してもよい。
なお、図１６（Ｄ）では発光素子５２３のアノード側がトランジスタ５２１と電気的に接続される構成を示しているが、カソード側にトランジスタ５２１を電気的に接続してもよい。この場合は、配線５３７の電位の値と配線５３９の電位の値を適宜変更することができる。
図１６（Ｄ）に示す構成の画素３４は、ソースドライバ回路２２等が生成可能な電位以上の電位を発光素子５２３の一方の電極に供給することができる。このため、ソースドライバ回路２２を高耐圧なものとしなくてもトランジスタ５２１のゲートに高い電位を供給することができ、表示装置１０を低価格なものとすることができる。トランジスタ５２１のゲートに高い電位を供給することで、発光素子５２３に大きな電流を流すことができるため、図１６（Ｄ）に示す構成の画素３４では例えばＨＤＲ表示等を実現することができる。また、配線３２＿１又は配線３２＿２に補正信号を供給することで、トランジスタ５２１や発光素子５２３の電気特性のばらつきの補正を行うこともできる。
また、トランジスタ５２１のゲートに高い電位を供給することで、発光素子５２３に高電圧を供給することができる。具体的には、例えば配線５３７の電位を高くすることができる。よって、発光素子５２３を有機ＥＬ素子とする場合は、発光素子を後述するタンデム構造とすることができる。これにより、発光素子５２３の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。
なお、図１６（Ｃ）、（Ｄ）で例示した回路に限られず、別途トランジスタや容量素子等を追加した構成としてもよい。例えば、図１６（Ｃ）、（Ｄ）に示す構成から、トランジスタと容量素子を１個ずつ追加することにより、電位を保持することができるノードを３つとすることができることができる。つまり、電位を保持することができるノードを、ノードＮ１とノードＮ２以外にもう１個、画素３４に設ける構成とすることができる。これにより、ノードＮ２の電位をさらに高いものとすることができる。よって、画素３４が図１６（Ｃ）に示す構成である場合、液晶素子５１９にさらに高い電圧を供給することができる。また、画素３４が図１６（Ｄ）に示す構成である場合、発光素子５２３にさらに大きな電流を流すことができる。
図１７（Ａ）乃至（Ｄ）は、表示素子として発光素子５２３を適用する場合の、回路４０１の構成例を示す図である。図１７（Ａ）に示す構成の回路４０１は、図１６（Ｄ）に示す構成の回路４０１と同様に、容量素子５１７と、トランジスタ５２１と、発光素子５２３と、を有する。
図１７（Ａ）に示す構成の回路４０１において、ノードＮ２には、トランジスタ５２１のゲート、及び容量素子５１７の一方の電極が電気的に接続されている。トランジスタ５２１のソース又はドレインの一方は、配線５３７と電気的に接続されている。トランジスタ５２１のソース又はドレインの他方は、容量素子５１７の他方の電極と電気的に接続されている。容量素子５１７の他方の電極は、発光素子５２３の一方の電極と電気的に接続されている。発光素子５２３の他方の電極は、配線５３９と電気的に接続されている。
図１７（Ｂ）に示す構成の回路４０１も、図１６（Ｄ）に示す構成の回路４０１と同様に、容量素子５１７と、トランジスタ５２１と、発光素子５２３と、を有する。
図１７（Ｂ）に示す構成の回路４０１において、ノードＮ２には、トランジスタ５２１のゲート、及び容量素子５１７の一方の電極が電気的に接続されている。発光素子５２３の一方の電極は、配線５３７と電気的に接続されている。発光素子５２３の他方の電極は、トランジスタ５２１のソース又はドレインの一方と電気的に接続されている。トランジスタ５２１のソース又はドレインの他方は、容量素子５１７の他方の電極と電気的に接続されている。容量素子５１７の他方の電極は、配線５３９と電気的に接続されている。
図１７（Ｃ）には、図１７（Ａ）に示す回路４０１にトランジスタ５２５を付加した場合の、回路４０１の構成例を示している。トランジスタ５２５のソース又はドレインの一方は、トランジスタ５２１のソース又はドレインの他方、及び容量素子５１７の他方の電極と電気的に接続されている。トランジスタ５２５のソース又はドレインの他方は、発光素子５２３の一方の電極と電気的に接続されている。トランジスタ５２５のゲートは、配線５４１と電気的に接続されている。配線５４１は、トランジスタ５２５の導通を制御する走査線としての機能を有する。
図１７（Ｃ）に示す構成の回路４０１を有する画素３４では、ノードＮ２の電位がトランジスタ５２１のしきい値電圧以上となっても、トランジスタ５２５をオン状態としなければ発光素子５２３に電流が流れない。このため、表示装置１０の誤動作を抑制することができる。
図１７（Ｄ）には、図１７（Ｃ）に示す回路４０１にトランジスタ５２７を付加した場合の、回路４０１の構成例を示している。トランジスタ５２７のソース又はドレインの一方は、トランジスタ５２１のソース又はドレインの他方と電気的に接続されている。トランジスタ５２７のソース又はドレインの他方は、配線５４３と電気的に接続されている。トランジスタ５２７のゲートは、配線５４５と電気的に接続されている。配線５４５は、トランジスタ５２７の導通を制御する走査線としての機能を有する。
配線５４３は、基準電位等の特定の電位の供給源と電気的に接続することができる。配線５４３からトランジスタ５２１のソース又はドレインの他方に特定の電位を供給することで、画像信号の画素３４への書き込みを安定化させることができる。
また、配線５４３は回路５２０と電気的に接続することができる。回路５２０は、上記特定の電位の供給源、トランジスタ５２１の電気特性を取得する機能、及び補正信号を生成する機能の１つ以上を有することができる。
＜表示装置の構成例２＞
図１８は、画素３４が図１６（Ａ）、（Ｃ）、（Ｄ）に示す構成である場合の、表示装置１０の構成例を示すブロック図である。図１８に示す構成の表示装置１０には、図１に示す表示装置１０の構成要素に加え、デマルチプレクサ回路２４が設けられる。デマルチプレクサ回路は、図１８に示すように、例えば層２０に設けることができる。なお、デマルチプレクサ回路２４の個数は、例えば表示部３３に設けられた画素３４の列数と同数とすることができる。
ゲートドライバ回路２１は、配線３１＿１を介して画素３４と電気的に接続されている。ゲートドライバ回路２１は、配線３１＿２を介して画素３４と電気的に接続されている。配線３１＿１及び配線３１＿２は、走査線としての機能を有する。
ソースドライバ回路２２は、デマルチプレクサ回路２４の入力端子と電気的に接続されている。デマルチプレクサ回路２４の第１の出力端子は、配線３２＿１を介して画素３４と電気的に接続されている。デマルチプレクサ回路２４の第２の出力端子は、配線３２＿２を介して画素３４と電気的に接続されている。配線３２＿１及び配線３２＿２は、データ線としての機能を有する。
なお、ソースドライバ回路２２と、デマルチプレクサ回路２４と、をまとめてソースドライバ回路と呼んでもよい。つまり、デマルチプレクサ回路２４は、ソースドライバ回路２２に含まれるとしてもよい。
図１８に示す構成の表示装置１０において、ソースドライバ回路２２は、画像信号Ｓ１及び画像信号Ｓ２を生成する機能を有する。デマルチプレクサ回路２４は、配線３２＿１を介して画像信号Ｓ１を画素３４に供給する機能を有し、配線３２＿２を介して画像信号Ｓ２を画素３４に供給する機能を有する。ここで、図１８に示す構成の表示装置１０を図１６（Ｂ）に示す方法で動作させるとすると、電位Ｖｄａｔａを画像信号Ｓ１に対応する電位とすることができ、電位Ｖｗを画像信号Ｓ２に対応する電位とすることができる。
図１６（Ｂ）に示すように、ノードＮ２に電位Ｖｗを供給した後、ノードＮ１に電位Ｖｄａｔａを供給することにより、ノードＮ２の電位は“Ｖｗ＋ｄＶ”となる。ここで、前述のように、電位ｄＶは電位Ｖｄａｔａに対応する電位である。よって、画像信号Ｓ２に画像信号Ｓ１を付加することができる。つまり、画像信号Ｓ２に画像信号Ｓ１を重ね合わせることができる。
画像信号Ｓ１に対応する電位Ｖｄａｔａ、及び画像信号Ｓ２に対応する電位Ｖｗの大きさは、ソースドライバ回路２２の耐圧等に応じて制限される。そこで、画像信号Ｓ１と画像信号Ｓ２を重ね合わせることにより、ソースドライバ回路２２が出力可能な電位より高い電位の画像信号に対応する画像を、表示部３３に表示することができる。これにより、高輝度の画像を表示部３３に表示することができる。特に、画素３４が表示素子として発光素子５２３を有する場合、発光素子５２３に大電流を流すことができるので、高輝度の画像を表示部３３に表示することができる。また、表示部３３が表示することができる画像の輝度の幅である、ダイナミックレンジを拡大することができる。
画像信号Ｓ１に対応する画像と、画像信号Ｓ２に対応する画像と、は同一でもよいし、異なっていてもよい。画像信号Ｓ１に対応する画像と、画像信号Ｓ２に対応する画像と、が同一である場合、表示部３３には、画像信号Ｓ１に対応する画像の輝度、及び画像信号Ｓ２に対応する画像の輝度より高い輝度の画像を表示することができる。
図１９は、画像信号Ｓ１に対応する画像Ｐ１を、文字のみを含む画像とし、画像信号Ｓ２に対応する画像Ｐ２を、絵と文字が含まれる画像とする場合を示している。この場合、画像Ｐ１と画像Ｐ２を重ね合わせることで、文字の輝度を高めることができ、例えば文字を強調することができる。また、図１６（Ｂ）に示すように、ノードＮ２に電位Ｖｗが書き込まれた後に、ノードＮ２の電位が電位Ｖｄａｔａに応じて変化することから、画像信号Ｓ２に対応する電位Ｖｗを書き換える場合は、画像信号Ｓ１の電位Ｖｄａｔａを再度書き込まなければならない。一方、電位Ｖｄａｔａを書き換える場合は、図１６（Ｂ）に示す時刻Ｔ１においてノードＮ２に書き込まれた電荷が、トランジスタ５１３等からリークせずに保持されている限り、電位Ｖｗを書き換える必要がない。よって、図１９に示す場合において、電位Ｖｄａｔａの値を調整することにより、文字の輝度を調整することができる。
ここで、前述のように、画像信号Ｓ２に対応する電位Ｖｗを書き換える場合は、画像信号Ｓ１に対応する電位Ｖｄａｔａを再度書き込まなければならない。一方、電位Ｖｄａｔａを書き換える場合は、電位Ｖｗを書き換える必要がない。よって、画像Ｐ２は、画像Ｐ１より書き換え頻度が低い画像とすることが好ましい。なお、画像Ｐ１は、文字のみを含む画像に限定されず、画像Ｐ２は、絵と文字が含まれる画像に限定されない。
＜表示装置の断面構成例＞
図２０は、表示装置１０の構成例を示す断面図である。表示装置１０は、基板７０１及び基板７０５を有し、基板７０１と基板７０５はシール材７１２により貼り合わされている。
基板７０１として、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板７０１として単結晶半導体基板以外の半導体基板を用いてもよい。
基板７０１上にトランジスタ４４１、及びトランジスタ６０１が設けられる。トランジスタ４４１は、回路４０に設けられるトランジスタとすることができる。トランジスタ６０１は、ゲートドライバ回路２１に設けられるトランジスタ、又はソースドライバ回路２２に設けられるトランジスタとすることができる。つまり、トランジスタ４４１及びトランジスタ６０１は、図１等に示す層２０に設けることができる。
トランジスタ４４１は、ゲート電極としての機能を有する導電体４４３と、ゲート絶縁体としての機能を有する絶縁体４４５と、基板７０１の一部と、からなり、チャネル形成領域を含む半導体領域４４７、ソース領域又はドレイン領域の一方としての機能を有する低抵抗領域４４９ａ、及びソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂを有する。トランジスタ４４１は、ｐチャネル型又はｎチャネル型のいずれでもよい。
トランジスタ４４１は、素子分離層４０３によって他のトランジスタと電気的に分離される。図２０では、素子分離層４０３によってトランジスタ４４１とトランジスタ６０１が電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法、又はＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。
ここで、図２０に示すトランジスタ４４１は半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面及び上面を、絶縁体４４５を介して、導電体４４３が覆うように設けられている。なお、図２０では、導電体４４３が半導体領域４４７の側面を覆う様子は図示していない。また、導電体４４３には仕事関数を調整する材料を用いることができる。
トランジスタ４４１のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図２０では基板７０１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して凸形状を有する半導体を形成してもよい。
なお、図２０に示すトランジスタ４４１の構成は一例であり、その構成に限定されず、回路構成又は回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ４４１は、プレーナー型トランジスタであってもよい。
トランジスタ６０１は、トランジスタ４４１と同様の構成とすることができる。
基板７０１上には、素子分離層４０３、並びにトランジスタ４４１及びトランジスタ６０１の他、絶縁体４０５、絶縁体４０７、絶縁体４０９、及び絶縁体４１１が設けられる。絶縁体４０５中、絶縁体４０７中、絶縁体４０９中、及び絶縁体４１１中に導電体４５１が埋設されている。ここで、導電体４５１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
導電体４５１上、及び絶縁体４１１上に絶縁体４１３及び絶縁体４１５が設けられる。また、絶縁体４１３中、及び絶縁体４１５中に導電体４５７が埋設されている。導電体４５７は、例えば図１３に示す配線１２１乃至配線１２３と同一の層に設けることができる。ここで、導電体４５７の上面の高さと、絶縁体４１５の上面の高さは同程度にできる。
導電体４５７上、及び絶縁体４１５上に絶縁体４１７及び絶縁体４１９が設けられる。また、絶縁体４１７中、及び絶縁体４１９中に導電体４５９が埋設されている。導電体４５９は、例えば図１３に示す配線１４１乃至配線１４３と同一の層に設けることができる。ここで、導電体４５９の上面の高さと、絶縁体４１９の上面の高さは同程度にできる。
導電体４５９上、及び絶縁体４１９上に絶縁体４２１及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
導電体４５３上、及び絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４５５が埋設されている。ここで、導電体４５５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
導電体４５５上、及び絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１が設けられる。絶縁体２２２中、絶縁体２２４中、絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０５が埋設されている。ここで、導電体３０５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
導電体３０５上、及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１７、及び導電体３３７が埋設されている。ここで、導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
導電体３３７上、及び絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４７、導電体３５３、導電体３５５、及び導電体３５７が埋設されている。ここで、導電体３５３、導電体３５５、及び導電体３５７の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
導電体３５３上、導電体３５５上、導電体３５７上、及び絶縁体３６３上に接続電極７６０が設けられる。また、接続電極７６０と電気的に接続されるように異方性導電体７８０が設けられ、異方性導電体７８０と電気的に接続されるようにＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）７１６が設けられる。ＦＰＣ７１６によって、表示装置１０の外部から、表示装置１０に各種信号等が供給される。
図２０に示すように、トランジスタ４４１のソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂは、導電体４５１、導電体４５７、導電体４５９、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続されている。ここで、図２０では接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体として、導電体３５３、導電体３５５、及び導電体３５７の３つを示しているが本発明の一態様はこれに限らない。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を１つとしてもよいし、２つとしてもよいし、４つ以上としてもよい。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を複数設けることで、接触抵抗を小さくすることができる。
絶縁体２１４上には、トランジスタ７５０が設けられる。トランジスタ７５０は、画素３４に設けられるトランジスタとすることができる。つまり、トランジスタ７５０は、図１等に示す層３０に設けることができる。トランジスタ７５０は、ＯＳトランジスタを用いることができる。ＯＳトランジスタは、オフ電流が極めて低いという特徴を有する。よって、画像信号等の保持時間を長くすることができるので、リフレッシュ動作の頻度を少なくできる。よって、表示装置１０の消費電力を低減することができる。
絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０１ａ、及び導電体３０１ｂが埋設されている。導電体３０１ａは、トランジスタ７５０のソース又はドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ７５０のソース又はドレインの他方と電気的に接続されている。ここで、導電体３０１ａ、及び導電体３０１ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、容量素子７９０、導電体３３３、及び導電体３３５が埋設されている。導電体３１１及び導電体３１３はトランジスタ７５０と電気的に接続され、配線としての機能を有する。導電体３３３及び導電体３３５は、容量素子７９０と電気的に接続されている。ここで、導電体３３１、導電体３３３、及び導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
絶縁体３６３中に導電体３４１、導電体３４３、及び導電体３５１が埋設されている。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４１３、絶縁体４１５、絶縁体４１７、絶縁体４１９、絶縁体４２１、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１、及び絶縁体３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
図２０に示すように、容量素子７９０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁体３２３が挟持された積層型の構造である。なお、図２０では絶縁体２８１上に容量素子７９０を設ける例を示しているが、絶縁体２８１と異なる絶縁体上に、容量素子７９０を設けてもよい。
図２０において、導電体３０１ａ、導電体３０１ｂ、及び導電体３０５が同一の層に形成される例を示している。また、導電体３１１、導電体３１３、導電体３１７、及び下部電極３２１が同一の層に形成される例を示している。また、導電体３３１、導電体３３３、導電体３３５、及び導電体３３７が同一の層に形成される例を示している。また、導電体３４１、導電体３４３、及び導電体３４７が同一の層に形成される例を示している。さらに、導電体３５１、導電体３５３、導電体３５５、及び導電体３５７が同一の層に形成される例を示している。このように、複数の導電体を同一の層に形成することにより、表示装置１０の作製工程を簡略にすることができるので、表示装置１０を低価格なものとすることができる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。
図２０に示す表示装置１０は、液晶素子７７５を有する。液晶素子７７５は、導電体７７２、導電体７７４、及びこれらの間に液晶層７７６を有する。導電体７７４は、基板７０５側に設けられ、共通電極としての機能を有する。また、導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、及び導電体３０１ｂを介して、トランジスタ７５０のソース又はドレインの他方と電気的に接続されている。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を有する。
導電体７７２には、可視光に対して透光性の材料、又は反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
導電体７７２に反射性の材料を用いると、表示装置１０は反射型の液晶表示装置となる。一方、導電体７７２に透光性の材料を用い、また基板７０１等にも透光性の材料を用いると、表示装置１０は透過型の液晶表示装置となる。表示装置１０が反射型の液晶表示装置である場合、視認側に偏光板を設ける。一方、表示装置１０が透過型の液晶表示装置である場合、液晶素子を挟むように一対の偏光板を設ける。
また、図２０には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）、及びバックライト、サイドライト等の光源を適宜設けることができる。
絶縁体３６３と、導電体７７４との間に、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、基板７０１と基板７０５の間の距離（セルギャップ）を制御する機能を有する。なお、構造体７７８として、球状のスペーサを用いてもよい。
基板７０５側には、遮光層７３８と、着色層７３６と、これらに接する絶縁体７３４と、が設けられる。遮光層７３８は、隣接する領域から発せられる光を遮る機能を有する。又は、遮光層７３８は、外光がトランジスタ７５０等に達することを遮る機能を有する。なお、着色層７３６は、液晶素子７７５と重なる領域を有するように設けられている。
液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
また、液晶装置のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等を用いることができる。
また、液晶層７７６に高分子分散型液晶、又は高分子ネットワーク型液晶等を用いた、散乱型の液晶を用いることもできる。このとき、着色層７３６を設けずに白黒表示を行う構成としてもよいし、着色層７３６を用いてカラー表示を行う構成としてもよい。
また、液晶装置の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色層７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させること、及び精細度を高められること等の利点がある。
図２０に示す構成の表示装置１０は、表示素子として液晶素子を用いているが、本発明の一態様はこれに限らない。図２１は、図２０に示す表示装置１０の変形例であり、表示素子として発光素子を用いている点が、図２０に示す表示装置１０と異なる。
図２１に示す表示装置１０は、発光素子７８２を有する。発光素子７８２は、導電体７７２、ＥＬ層７８６、及び導電体７８８を有する。ＥＬ層７８６は、有機化合物、又は量子ドット等の無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料又は燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。
図２１に示す表示装置１０には、絶縁体３６３上に絶縁体７３０が設けられる。ここで、絶縁体７３０は、導電体７７２の一部を覆う構成とすることができる。また、発光素子７８２は透光性の導電体７８８を有し、トップエミッション型の発光素子とすることができる。なお、発光素子７８２は、導電体７７２側に光を射出するボトムエミッション構造、又は導電体７７２及び導電体７８８の双方に光を射出するデュアルエミッション構造としてもよい。
発光素子７８２は、詳細は後述するが、マイクロキャビティ構造を有することができる。これにより、着色層を設けなくても所定の色の光（例えば、ＲＧＢ）を取り出すことができ、表示装置１０はカラー表示を行うことができる。着色層を設けない構成とすることにより、着色層による光の吸収を抑制することができる。これにより、表示装置１０は高輝度の画像を表示することができ、また表示装置１０の消費電力を低減することができる。なお、ＥＬ層７８６を画素毎に島状又は画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においても、着色層を設けない構成とすることができる。
なお、遮光層７３８は絶縁体７３０と重なる領域を有するように設けられている。また、遮光層７３８は、絶縁体７３４で覆われている。また、発光素子７８２と絶縁体７３４の間は封止層７３２で充填されている。
さらに、構造体７７８は、絶縁体７３０とＥＬ層７８６との間に設けられる。また、構造体７７８は、絶縁体７３０と絶縁体７３４との間に設けられる。
図２２は、図２１に示す表示装置１０の変形例であり、着色層７３６を設けている点が図２１に示す表示装置１０と異なる。着色層７３６を設けることにより、発光素子７８２から取り出される光の色純度を高めることができる。これにより、表示装置１０に高品位の画像を表示することができる。また、表示装置１０の例えば全ての発光素子７８２を、白色光を発する発光素子とすることができるので、ＥＬ層７８６を塗り分けにより形成しなくてもよく、表示装置１０を高精細なものとすることができる。
図２０乃至図２２では、トランジスタ４４１及びトランジスタ６０１を、基板７０１の内部にチャネル形成領域が形成されるように設け、トランジスタ４４１及びトランジスタ６０１の上に積層して、ＯＳトランジスタを設ける構成を示したが、本発明の一態様はこれに限らない。図２３は図２０の変形例、図２４は図２１の変形例、図２５は図２２の変形例であり、トランジスタ４４１及びトランジスタ６０１ではなく、ＯＳトランジスタであるトランジスタ６０２及びトランジスタ６０３の上に積層して、トランジスタ７５０が設けられている点が図２０乃至図２２に示す構成の表示装置１０と異なる。つまり、図２３乃至図２５に示す構成の表示装置１０は、ＯＳトランジスタが積層して設けられている。
基板７０１上には絶縁体６１３及び絶縁体６１４が設けられ、絶縁体６１４上にはトランジスタ６０２及びトランジスタ６０３が設けられる。なお、基板７０１と、絶縁体６１３と、の間にトランジスタ等が設けられていてもよい。例えば、基板７０１と、絶縁体６１３と、の間に、図２０乃至図２２で示したトランジスタ４４１及びトランジスタ６０１と同様の構成のトランジスタを設けてもよい。
トランジスタ６０２は回路４０に設けられるトランジスタとすることができる。トランジスタ６０３は、ゲートドライバ回路２１に設けられるトランジスタ、又はソースドライバ回路２２に設けられるトランジスタとすることができる。つまり、トランジスタ６０２及びトランジスタ６０３は、図１等に示す層２０に設けることができる。なお、図５に示すように、回路４０が層３０に設けられている場合には、トランジスタ６０２は層３０に設けることができる。
トランジスタ６０２及びトランジスタ６０３は、トランジスタ７５０と同様の構成のトランジスタとすることができる。なお、トランジスタ６０２及びトランジスタ６０３を、トランジスタ７５０と異なる構成のＯＳトランジスタとしてもよい。
絶縁体６１４上には、トランジスタ６０２及びトランジスタ６０３の他、絶縁体６１６、絶縁体６２２、絶縁体６２４、絶縁体６５４、絶縁体６４４、絶縁体６８０、絶縁体６７４、及び絶縁体６８１が設けられる。絶縁体６５４中、絶縁体６４４中、絶縁体６８０中、絶縁体６７４中、及び絶縁体６８１中に導電体４６１が埋設されている。ここで、導電体４６１の上面の高さと、絶縁体６８１の上面の高さは同程度にできる。
導電体４６１上、及び絶縁体６８１上に絶縁体５０１が設けられる。絶縁体５０１中に導電体４６３が埋設されている。ここで、導電体４６３の上面の高さと、絶縁体５０１の上面の高さは同程度にできる。
導電体４６３上、及び絶縁体５０１上に絶縁体５０３が設けられる。絶縁体５０３中に導電体４６５が埋設されている。ここで、導電体４６５の上面の高さと、絶縁体５０３の上面の高さは同程度にできる。
導電体４６５上、及び絶縁体５０３上に絶縁体５０５が設けられる。また、絶縁体５０５中に導電体４６７が埋設されている。導電体４６７は、例えば図１３に示す配線１２１乃至配線１２３と同一の層に設けることができる。ここで、導電体４６７の上面の高さと、絶縁体５０５の上面の高さは同程度にできる。
導電体４６７上、及び絶縁体５０５上に絶縁体５０７が設けられる。絶縁体５０７中に導電体４６９が埋設されている。ここで、導電体４６９の上面の高さと、絶縁体５０７の上面の高さは同程度にできる。
導電体４６９上、及び絶縁体５０７上に絶縁体５０９が設けられる。また、絶縁体５０９中に導電体４７１が埋設されている。導電体４７１は、例えば図１３に示す配線１４１乃至配線１４３と同一の層に設けることができる。ここで、導電体４７１の上面の高さと、絶縁体５０９の上面の高さは同程度にできる。
導電体４７１上、及び絶縁体５０９上に絶縁体４２１及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
図２３乃至図２５に示すように、トランジスタ６０２のソース又はドレインの一方は、導電体４６１、導電体４６３、導電体４６５、導電体４６７、導電体４６９、導電体４７１、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続されている。
絶縁体６１３、絶縁体６１４、絶縁体６８０、絶縁体６７４、絶縁体６８１、絶縁体５０１、絶縁体５０３、絶縁体５０５、絶縁体５０７、及び絶縁体５０９は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。
表示装置１０を図２３乃至図２５に示す構成とすることにより、表示装置１０を狭額縁化、小型化させつつ、表示装置１０が有するトランジスタを全てＯＳトランジスタとすることができる。これにより、例えば層２０に設けられるトランジスタと、層３０に設けられるトランジスタと、を同一の装置を用いて作製することができる。よって、表示装置１０の作製コストを低減することができ、表示装置１０を低価格なものとすることができる。
＜発光素子の構成例＞
図２６（Ａ）乃至（Ｅ）は、発光素子７８２の構成例を示す図である。図２６（Ａ）には、導電体７７２と導電体７８８の間にＥＬ層７８６が挟まれた構造（シングル構造）を示す。前述のとおり、ＥＬ層７８６には発光材料が含まれ、例えば、有機化合物である発光材料が含まれる。
図２６（Ｂ）は、ＥＬ層７８６の積層構造を示す図である。ここで、図２６（Ｂ）に示す構造の発光素子７８２では、導電体７７２は陽極としての機能を有し、導電体７８８は陰極としての機能を有する。
ＥＬ層７８６は、導電体７７２の上に、正孔注入層７２１、正孔輸送層７２２、発光層７２３、電子輸送層７２４、電子注入層７２５が順次積層された構造を有する。なお、導電体７７２が陰極としての機能を有し、導電体７８８が陽極としての機能を有する場合は、積層順は逆になる。
発光層７２３は、発光材料や複数の材料を適宜組み合わせて有しており、所望の発光色を呈する蛍光発光や燐光発光が得られる構成とすることができる。また、発光層７２３を発光色の異なる積層構造としてもよい。なお、この場合、積層された各発光層に用いる発光物質やその他の物質は、それぞれ異なる材料を用いればよい。
発光素子７８２において、例えば、図２６（Ｂ）に示す導電体７７２を反射電極とし、導電体７８８を半透過・半反射電極とし、微小光共振器（マイクロキャビティ）構造とすることにより、ＥＬ層７８６に含まれる発光層７２３から得られる発光を両電極間で共振させ、導電体７８８を透過して射出される発光を強めることができる。
なお、発光素子７８２の導電体７７２が、反射性を有する導電性材料と透光性を有する導電性材料（透明導電膜）との積層構造からなる反射電極である場合、透明導電膜の膜厚を制御することにより光学調整を行うことができる。具体的には、発光層７２３から得られる光の波長λに対して、導電体７７２と、導電体７８８との電極間距離がｍλ／２（ただし、ｍは自然数）近傍となるように調整するのが好ましい。
また、発光層７２３から得られる所望の光（波長：λ）を増幅させるために、導電体７７２から発光層の所望の光が得られる領域（発光領域）までの光学距離と、導電体７８８から発光層７２３の所望の光が得られる領域（発光領域）までの光学距離と、をそれぞれ（２ｍ’＋１）λ／４（ただし、ｍ’は自然数）近傍となるように調節するのが好ましい。なお、ここでいう発光領域とは、発光層７２３における正孔（ホール）と電子との再結合領域を示す。
このような光学調整を行うことにより、発光層７２３から得られる特定の単色光のスペクトルを狭線化させ、色純度のよい発光を得ることができる。
但し、上記の場合、導電体７７２と導電体７８８との光学距離は、厳密には導電体７７２における反射領域から導電体７８８における反射領域までの総厚ということができる。しかし、導電体７７２や導電体７８８における反射領域を厳密に決定することは困難であるため、導電体７７２と導電体７８８の任意の位置を反射領域と仮定することで充分に上述の効果を得ることができるものとする。また、導電体７７２と、所望の光が得られる発光層との光学距離は、厳密には導電体７７２における反射領域と、所望の光が得られる発光層における発光領域との光学距離であるということができる。しかし、導電体７７２における反射領域、及び所望の光が得られる発光層における発光領域を厳密に決定することは困難であるため、導電体７７２の任意の位置を反射領域、所望の光が得られる発光層の任意の位置を発光領域と仮定することで充分に上述の効果を得ることができるものとする。
図２６（Ｂ）に示す発光素子７８２は、マイクロキャビティ構造を有するため、同じＥＬ層を有していても異なる波長の光（単色光）を取り出すことができる。従って、異なる発光色を得るための塗り分け（例えば、ＲＧＢ）が不要となる。従って、高精細化を実現することが容易である。また、着色層との組み合わせも可能である。さらに、特定波長の正面方向の発光強度を強めることが可能となるため、低消費電力化を図ることができる。
なお、図２６（Ｂ）に示す発光素子７８２は、マイクロキャビティ構造を有していなくてもよい。この場合、発光層７２３が白色光を発する構造とし、着色層を設けることにより、所定の色の光（例えば、ＲＧＢ）を取り出すことができる。また、ＥＬ層７８６を形成する際、異なる発光色を得るための塗り分けを行えば、着色層を設けなくても所定の色の光を取り出すことができる。
導電体７７２と導電体７８８の少なくとも一方は、透光性を有する電極（透明電極、半透過・半反射電極等）とすることができる。透光性を有する電極が透明電極の場合、透明電極の可視光の透過率は、４０％以上とする。また、半透過・半反射電極の場合、半透過・半反射電極の可視光の反射率は、２０％以上８０％以下、好ましくは４０％以上７０％以下とする。また、これらの電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。
導電体７７２又は導電体７８８が、反射性を有する電極（反射電極）である場合、反射性を有する電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、この電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。
発光素子７８２の構成は、図２６（Ｃ）に示す構成としてもよい。図２６（Ｃ）には、導電体７７２と導電体７８８との間に２層のＥＬ層（ＥＬ層７８６ａ及びＥＬ層７８６ｂ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間に電荷発生層７９２を有する積層構造（タンデム構造）の発光素子７８２を示す。発光素子７８２をタンデム構造とすることで、発光素子７８２の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。ここで、ＥＬ層７８６ａ及びＥＬ層７８６ｂは、図２６（Ｂ）に示すＥＬ層７８６と同様の構成とすることができる。
電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を供給したときに、ＥＬ層７８６ａ及びＥＬ層７８６ｂのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。したがって、導電体７７２の電位が導電体７８８の電位より高くなるように電圧を供給すると、電荷発生層７９２からＥＬ層７８６ａに電子が注入され、電荷発生層７９２からＥＬ層７８６ｂに正孔が注入されることになる。
なお、電荷発生層７９２は、光取り出し効率の点から、可視光を透過する（具体的には、電荷発生層７９２の可視光の透過率が、４０％以上である）ことが好ましい。また、電荷発生層７９２の導電率は、導電体７７２の導電率、又は導電体７８８の導電率より低くてもよい。
発光素子７８２の構成は、図２６（Ｄ）に示す構成としてもよい。図２６（Ｄ）には、導電体７７２と導電体７８８との間に３層のＥＬ層（ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間、及びＥＬ層７８６ｂとＥＬ層７８６ｃとの間に電荷発生層７９２を有するタンデム構造の発光素子７８２を示す。ここで、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃは、図２６（Ｂ）に示すＥＬ層７８６と同様の構成とすることができる。発光素子７８２を図２６（Ｄ）に示す構成とすることにより、発光素子７８２の電流効率及び外部量子効率をさらに高めることができる。よって、表示装置１０にさらに高輝度の画像を表示することができる。また、表示装置１０の消費電力をさらに低減することができる。
発光素子７８２の構成は、図２６（Ｅ）に示す構成としてもよい。図２６（Ｅ）には、導電体７７２と導電体７８８との間にｎ層のＥＬ層（ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ））が設けられ、それぞれのＥＬ層７８６の間に電荷発生層７９２を有するタンデム構造の発光素子７８２を示す。ここで、ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）は、図２６（Ｂ）に示すＥＬ層７８６と同様の構成とすることができる。なお、図２６（Ｅ）には、ＥＬ層７８６のうち、ＥＬ層７８６（１）、ＥＬ層７８６（ｍ）、及びＥＬ層７８６（ｎ）を示している。ここで、ｍは２以上ｎ未満の整数とし、ｎはｍ以上の整数とする。ｎの値が大きいほど、発光素子７８２の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。
＜発光素子の構成材料＞
次に、発光素子７８２に用いることができる構成材料について説明する。
＜＜導電体７７２及び導電体７８８＞＞
導電体７７２及び導電体７８８には、陽極及び陰極の機能が満たせるのであれば、以下に示す材料を適宜組み合わせて用いることができる。例えば、金属、合金、電気伝導性化合物、及びこれらの混合物等を適宜用いることができる。具体的には、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物が挙げられる。その他、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、イットリウム（Ｙ）、ネオジム（Ｎｄ）等の金属、及びこれらを適宜組み合わせて含む合金を用いることもできる。その他、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム（Ｌｉ）、セシウム（Ｃｓ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ））、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属及びこれらを適宜組み合わせて含む合金、その他グラフェン等を用いることができる。
＜＜正孔注入層７２１及び正孔輸送層７２２＞＞
正孔注入層７２１は、陽極である導電体７７２又は電荷発生層７９２からＥＬ層７８６に正孔を注入する層であり、正孔注入性の高い材料を含む層である。ここで、ＥＬ層７８６は、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、ＥＬ層７８６ｃ、及びＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）を含むものとする。
正孔注入性の高い材料としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の遷移金属酸化物が挙げられる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（略称：ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、Ｎ，Ｎ’−ビス｛４−［ビス（３−メチルフェニル）アミノ］フェニル｝−Ｎ，Ｎ’−ジフェニル−（１，１’−ビフェニル）−４，４’−ジアミン（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、又はポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）等の高分子等を用いることができる。
また、正孔注入性の高い材料としては、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料を用いることもできる。この場合、アクセプター性材料により正孔輸送性材料から電子が引き抜かれて正孔注入層７２１で正孔が発生し、正孔輸送層７２２を介して発光層７２３に正孔が注入される。なお、正孔注入層７２１は、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料からなる単層で形成してもよいが、正孔輸送性材料とアクセプター性材料（電子受容性材料）とをそれぞれ別の層で積層して形成してもよい。
正孔輸送層７２２は、正孔注入層７２１によって、導電体７７２から注入された正孔を発光層７２３に輸送する層である。なお、正孔輸送層７２２は、正孔輸送性材料を含む層である。正孔輸送層７２２に用いる正孔輸送性材料は、特に正孔注入層７２１のＨＯＭＯ準位と同じ、あるいは近いＨＯＭＯ準位を有するものを用いることが好ましい。
正孔注入層７２１に用いるアクセプター性材料としては、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。その他、キノジメタン誘導体やクロラニル誘導体、ヘキサアザトリフェニレン誘導体等の有機アクセプターを用いることができる。具体的には、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル、２，３，６，７，１０，１１−ヘキサシアノ−１，４，５，８，９，１２−ヘキサアザトリフェニレン（略称：ＨＡＴ−ＣＮ）等を用いることができる。
正孔注入層７２１及び正孔輸送層７２２に用いる正孔輸送性材料としては、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いることができる。
正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体やインドール誘導体）や芳香族アミン化合物が好ましく、具体例としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ又はα−ＮＰＤ）、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）、４−フェニル−４’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４−フェニル−３’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ｍＢＰＡＦＬＰ）、４−フェニル−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡ１ＢＰ）、３−［４−（９−フェナントリル）−フェニル］−９−フェニル−９Ｈ−カルバゾール（略称：ＰＣＰＰｎ）、Ｎ−（４−ビフェニル）−Ｎ−（９，９−ジメチル−９Ｈ−フルオレン−２−イル）−９−フェニル−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＢｉＦ）、Ｎ−（１，１’−ビフェニル−４−イル）−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］−９，９−ジメチル−９Ｈ−フルオレン−２−アミン（略称：ＰＣＢＢｉＦ）、４，４’−ジフェニル−４’’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＢｉ１ＢＰ）、４−（１−ナフチル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＮＢ）、４，４’−ジ（１−ナフチル）−４’’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＮＢＢ）、９，９−ジメチル−Ｎ−フェニル−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］フルオレン−２−アミン（略称：ＰＣＢＡＦ）、Ｎ−フェニル−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］スピロ−９，９’−ビフルオレン−２−アミン（略称：ＰＣＢＡＳＦ）、４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン骨格を有する化合物、１，３−ビス（Ｎ−カルバゾリル）ベンゼン（略称：ｍＣＰ）、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、３，６−ビス（３，５−ジフェニルフェニル）−９−フェニルカルバゾール（略称：ＣｚＴＰ）、３，３’−ビス（９−フェニル−９Ｈ−カルバゾール）（略称：ＰＣＣＰ）、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）等のカルバゾール骨格を有する化合物、４，４’，４’’−（ベンゼン−１，３，５−トリイル）トリ（ジベンゾチオフェン）（略称：ＤＢＴ３Ｐ−ＩＩ）、２，８−ジフェニル−４−［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ジベンゾチオフェン（略称：ＤＢＴＦＬＰ−ＩＩＩ）、４−［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］−６−フェニルジベンゾチオフェン（略称：ＤＢＴＦＬＰ−ＩＶ）等のチオフェン骨格を有する化合物、４，４’，４’’−（ベンゼン−１，３，５−トリイル）トリ（ジベンゾフラン）（略称：ＤＢＦ３Ｐ−ＩＩ）、４−｛３−［３−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］フェニル｝ジベンゾフラン（略称：ｍｍＤＢＦＦＬＢｉ−ＩＩ）等のフラン骨格を有する化合物が挙げられる。
さらに、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）等の高分子化合物を用いることもできる。
但し、正孔輸送性材料は、上記に限られることなく公知の様々な材料を１種又は複数種組み合わせて正孔輸送性材料として正孔注入層７２１及び正孔輸送層７２２に用いることができる。なお、正孔輸送層７２２は、各々複数の層から形成されていてもよい。すなわち、例えば第１の正孔輸送層と第２の正孔輸送層とが積層されていてもよい。
＜＜発光層７２３＞＞
発光層７２３は、発光物質を含む層である。なお、発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色等の発光色を呈する物質を適宜用いる。ここで、図２６（Ｃ）、（Ｄ）、（Ｅ）に示すように、発光素子７８２が複数のＥＬ層を有する場合、それぞれのＥＬ層に設けられる発光層７２３に異なる発光物質を用いることにより、異なる発光色を呈する構成（例えば、補色の関係にある発光色を組み合わせて得られる白色発光）とすることができる。例えば、発光素子７８２が図２６（Ｃ）に示す構成である場合、ＥＬ層７８６ａに設けられる発光層７２３に用いられる発光物質と、ＥＬ層７８６ｂに設けられる発光層７２３に用いられる発光物質と、を異ならせることにより、ＥＬ層７８６ａが呈する発光色と、ＥＬ層７８６ｂが呈する発光色と、を異ならせることができる。なお、一つの発光層が異なる発光物質を有する積層構造であってもよい。
また、発光層７２３は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料）を有していてもよい。また、１種又は複数種の有機化合物としては、正孔輸送性材料や電子輸送性材料の一方又は両方を用いることができる。
発光素子７８２が図２６（Ｃ）に示す構成である場合において、ＥＬ層７８６ａ及びＥＬ層７８６ｂのいずれか一方に青色発光を呈する発光物質（青色発光物質）をゲスト材料として用い、他方に緑色発光を呈する物質（緑色発光物質）及び赤色発光を呈する物質（赤色発光物質）を用いることが好ましい。この方法は、青色発光物質（青色発光層）の発光効率や寿命が他よりも劣る場合に有効である。なお、ここでは、青色発光物質として一重項励起エネルギーを可視光領域の発光に換える発光物質を用い、緑色及び赤色発光物質としては三重項励起エネルギーを可視光領域の発光に変える発光物質を用いると、ＲＧＢのスペクトルバランスが良くなるため好ましい。
発光層７２３に用いることができる発光物質としては、特に限定は無く、一重項励起エネルギーを可視光領域の発光に変える発光物質、又は三重項励起エネルギーを可視光領域の発光に変える発光物質を用いることができる。なお、上記発光物質としては、例えば、以下のようなものが挙げられる。
一重項励起エネルギーを発光に変える発光物質としては、蛍光を発する物質（蛍光材料）が挙げられ、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体等が挙げられる。特にピレン誘導体は発光量子収率が高いので好ましい。ピレン誘導体の具体例としては、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ビス［３−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ｍＭｅｍＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ビス（ジベンゾフラン−２−イル）−Ｎ，Ｎ’−ジフェニルピレン−１，６−ジアミン（略称：１，６ＦｒＡＰｒｎ）、Ｎ，Ｎ’−ビス（ジベンゾチオフェン−２−イル）−Ｎ，Ｎ’−ジフェニルピレン−１，６−ジアミン（略称：１，６ＴｈＡＰｒｎ）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（Ｎ−フェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−６−アミン］（略称：１，６ＢｎｆＡＰｒｎ）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（Ｎ−フェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−８−アミン］（略称：１，６ＢｎｆＡＰｒｎ−０２）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（６，Ｎ−ジフェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−８−アミン］（略称：１，６ＢｎｆＡＰｒｎ−０３）等が挙げられる。またピレン誘導体は、本発明の一態様における青色の色度を達成するのに有用な化合物群である。
その他にも、５，６−ビス［４−（１０−フェニル−９−アントリル）フェニル］−２，２’−ビピリジン（略称：ＰＡＰ２ＢＰｙ）、５，６−ビス［４’−（１０−フェニル−９−アントリル）ビフェニル−４−イル］−２，２’−ビピリジン（略称：ＰＡＰＰ２ＢＰｙ）、Ｎ，Ｎ’−ビス［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニルスチルベン−４，４’−ジアミン（略称：ＹＧＡ２Ｓ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（９，１０−ジフェニル−２−アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＡ）、４−（１０−フェニル−９−アントリル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、４−［４−（１０−フェニル−９−アントリル）フェニル］−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＢＡ）、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、Ｎ，Ｎ’’−（２−ｔｅｒｔ−ブチルアントラセン−９，１０−ジイルジ−４，１−フェニレン）ビス［Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＰＰＡ）、Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＰＰＡ）等を用いることができる。
また、三重項励起エネルギーを発光に変える発光物質としては、例えば、燐光を発する物質（燐光材料）や熱活性化遅延蛍光を示す熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料が挙げられる。
燐光材料としては、有機金属錯体、金属錯体（白金錯体）、希土類金属錯体等が挙げられる。これらは、物質ごとに異なる発光色（発光ピーク）を示すため、必要に応じて適宜選択して用いる。
青色又は緑色を呈し、発光スペクトルのピーク波長が４５０ｎｍ以上５７０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス｛２−［５−（２−メチルフェニル）−４−（２，６−ジメチルフェニル）−４Ｈ−１，２，４−トリアゾール−３−イル−κＮ２］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｔｚ−ｄｍｐ）３］）、トリス（５−メチル−３，４−ジフェニル−４Ｈ−１，２，４−トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ）３］）、トリス［４−（３−ビフェニル）−５−イソプロピル−３−フェニル−４Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｔｚ−３ｂ）３］）、トリス［３−（５−ビフェニル）−５−イソプロピル−４−フェニル−４Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒ５ｂｔｚ）３］）、のような４Ｈ−トリアゾール骨格を有する有機金属錯体、トリス［３−メチル−１−（２−メチルフェニル）−５−フェニル−１Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ１−ｍｐ）３］）、トリス（１−メチル−５−フェニル−３−プロピル−１Ｈ−１，２，４−トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｐｒｐｔｚ１−Ｍｅ）３］）のような１Ｈ−トリアゾール骨格を有する有機金属錯体、ｆａｃ−トリス［１−（２，６−ジイソプロピルフェニル）−２−フェニル−１Ｈ−イミダゾール］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｍｉ）３］）、トリス［３−（２，６−ジメチルフェニル）−７−メチルイミダゾ［１，２−ｆ］フェナントリジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｉｍｐｔ−Ｍｅ）３］）のようなイミダゾール骨格を有する有機金属錯体、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）テトラキス（１−ピラゾリル）ボラート（略称：ＦＩｒ６）、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス［２−（３，５−ビストリフルオロメチルフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：［Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ）］）、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒ（ａｃａｃ））のように電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体等が挙げられる。
緑色又は黄色を呈し、発光スペクトルのピーク波長が４９５ｎｍ以上５９０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス（４−メチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）３］）、トリス（４−ｔ−ブチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）３］）、（アセチルアセトナト）ビス（６−メチル−４−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（６−ｔｅｒｔ−ブチル−４−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［６−（２−ノルボルニル）−４−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｎｂｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［５−メチル−６−（２−メチルフェニル）−４−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス｛４，６−ジメチル−２−［６−（２，６−ジメチルフェニル）−４−ピリミジニル−κＮ３］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｐｍ−ｄｍｐ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（４，６−ジフェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｐｍ）２（ａｃａｃ）］）のようなピリミジン骨格を有する有機金属イリジウム錯体、（アセチルアセトナト）ビス（３，５−ジメチル−２−フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ−Ｍｅ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（５−イソプロピル−３−メチル−２−フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ−ｉＰｒ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属イリジウム錯体、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｐｙ）３］）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｐｙ）２（ａｃａｃ）］）、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｚｑ）２（ａｃａｃ）］）、トリス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｂｚｑ）３］）、トリス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｑ）３］）、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属イリジウム錯体、ビス（２，４−ジフェニル−１，３−オキサゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｄｐｏ）２（ａｃａｃ）］）、ビス｛２−［４’−（パーフルオロフェニル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐ−ＰＦ−ｐｈ）２（ａｃａｃ）］）、ビス（２−フェニルベンゾチアゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｔ）２（ａｃａｃ）］）等の有機金属錯体の他、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：［Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピリジン骨格（特にフェニルピリジン骨格）又はピリミジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における緑色の色度を達成するのに有用な化合物群である。
黄色又は赤色を呈し、発光スペクトルのピーク波長が５７０ｎｍ以上７５０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、（ジイソブチリルメタナト）ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｉｂｍ）］）、ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｐｍ）］）、（ジピバロイルメタナト）ビス［４，６−ジ（ナフタレン−１−イル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄ１ｎｐｍ）２（ｄｐｍ）］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（２，３，５−トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ａｃａｃ）］）、ビス（２，３，５−トリフェニルピラジナト）（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ｄｐｍ）］）、ビス｛４，６−ジメチル−２−［３−（３，５−ジメチルフェニル）−５−フェニル−２−ピラジニル−κＮ］フェニル−κＣ｝（２，６−ジメチル−３，５−ヘプタンジオナト−κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ−Ｐ）２（ｄｉｂｍ）］）、ビス｛４，６−ジメチル−２−［５−（４−シアノ−２，６−ジメチルフェニル）−３−（３，５−ジメチルフェニル）−２−ピラジニル−κＮ］フェニル−κＣ｝（２，２，６，６−テトラメチル−３，５−ヘプタンジオナト−κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ−ｄｍＣＰ）２（ｄｐｍ）］）、（アセチルアセトナト）ビス［２−メチル−３−フェニルキノキサリナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（２，３−ジフェニルキノキサリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体や、トリス（１−フェニルイソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｉｑ）３］）、ビス（１−フェニルイソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｉｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属錯体、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン白金（ＩＩ）（略称：［ＰｔＯＥＰ］）のような白金錯体、トリス（１，３−ジフェニル−１，３−プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＤＢＭ）３（Ｐｈｅｎ）］）、トリス［１−（２−テノイル）−３，３，３−トリフルオロアセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＴＴＡ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピラジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における赤色の色度を達成するのに有用な化合物群である。特に、［Ｉｒ（ｄｍｄｐｐｒ−ｄｍＣＰ）２（ｄｐｍ）］のようにシアノ基を有する有機金属イリジウム錯体は、安定性が高く好ましい。
なお、青色の発光物質としては、フォトルミネッセンスのピーク波長が４３０ｎｍ以上４７０ｎｍ以下、より好ましくは４３０ｎｍ以上４６０ｎｍ以下の物質を用いればよい。また、緑色の発光物質としては、フォトルミネッセンスのピーク波長が５００ｎｍ以上５４０ｎｍ以下、より好ましくは５００ｎｍ以上５３０ｎｍ以下の物質を用いればよい。赤色の発光物質としては、フォトルミネッセンスのピーク波長が６１０ｎｍ以上６８０ｎｍ以下、より好ましくは６２０ｎｍ以上６８０ｎｍ以下の物質を用いればよい。なお、フォトルミネッセンス測定は溶液、薄膜のいずれでもよい。
このような化合物と、マイクロキャビティ効果を併用することで、より容易に上述した色度を達成することができる。この時、マイクロキャビティ効果を得るのに必要な半透過・半反射電極（金属薄膜部分）の膜厚は、２０ｎｍ以上４０ｎｍ以下が好ましい。より好ましくは２５ｎｍより大きく、４０ｎｍ以下である。なお、４０ｎｍを超えると効率が低下してしまう可能性がある。
発光層７２３に用いる有機化合物（ホスト材料、アシスト材料）としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種もしくは複数種選択して用いればよい。なお、上述した正孔輸送性材料及び後述する電子輸送性材料は、それぞれ、ホスト材料又はアシスト材料として用いることもできる。
発光物質が蛍光材料である場合、ホスト材料としては、一重項励起状態のエネルギー準位が大きく、三重項励起状態のエネルギー準位が小さい有機化合物を用いるのが好ましい。例えば、アントラセン誘導体やテトラセン誘導体を用いるのが好ましい。具体的には、９−フェニル−３−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＰＣｚＰＡ）、３−［４−（１−ナフチル）−フェニル］−９−フェニル−９Ｈ−カルバゾール（略称：ＰＣＰＮ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、７−［４−（１０−フェニル−９−アントリル）フェニル］−７Ｈ−ジベンゾ［ｃ，ｇ］カルバゾール（略称：ｃｇＤＢＣｚＰＡ）、６−［３−（９，１０−ジフェニル−２−アントリル）フェニル］−ベンゾ［ｂ］ナフト［１，２−ｄ］フラン（略称：２ｍＢｎｆＰＰＡ）、９−フェニル−１０−｛４−（９−フェニル−９Ｈ−フルオレン−９−イル）ビフェニル−４’−イル｝アントラセン（略称：ＦＬＰＰＡ）、５，１２−ジフェニルテトラセン、５，１２−ビス（ビフェニル−２−イル）テトラセン等が挙げられる。
発光物質が燐光材料である場合、ホスト材料としては、発光物質の三重項励起エネルギー（基底状態と三重項励起状態とのエネルギー差）よりも三重項励起エネルギーの大きい有機化合物を選択すればよい。なお、この場合には、亜鉛やアルミニウム系金属錯体の他、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾイミダゾール誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ピリミジン誘導体、トリアジン誘導体、ピリジン誘導体、ビピリジン誘導体、フェナントロリン誘導体等の他、芳香族アミンやカルバゾール誘導体等を用いることができる。
具体的には、トリス（８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８−キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）、ビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＰＢＯ）、ビス［２−（２−ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＢＴＺ）等の金属錯体、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２，９−ビス（ナフタレン−２−イル）−４，７−ジフェニル−１，１０−フェナントロリン（略称：ＮＢｐｈｅｎ）、９−［４−（５−フェニル−１，３，４−オキサジアゾール−２−イル）フェニル］−９Ｈ−カルバゾール（略称：ＣＯ１１）等の複素環化合物、ＮＰＢ、ＴＰＤ、ＢＳＰＢ等の芳香族アミン化合物が挙げられる。
また、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物が挙げられ、具体的には、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、Ｎ，Ｎ−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＣｚＡ１ＰＡ）、４−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＤＰｈＰＡ）、ＹＧＡＰＡ、ＰＣＡＰＡ、Ｎ，９−ジフェニル−Ｎ−｛４−［４−（１０−フェニル−９−アントリル）フェニル］フェニル｝−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＢＡ）、９，１０−ジフェニル−２−［Ｎ−フェニル−Ｎ−（９−フェニル−９Ｈ−カルバゾール−３−イル）アミノ］アントラセン（略称：２ＰＣＡＰＡ）、６，１２−ジメトキシ−５，１１−ジフェニルクリセン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’−オクタフェニルジベンゾ［ｇ，ｐ］クリセン−２，７，１０，１５−テトラアミン（略称：ＤＢＣ１）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、３，６−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＤＰＣｚＰＡ）、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、９，９’−ビアントリル（略称：ＢＡＮＴ）、９，９’−（スチルベン−３，３’−ジイル）ジフェナントレン（略称：ＤＰＮＳ）、９，９’−（スチルベン−４，４’−ジイル）ジフェナントレン（略称：ＤＰＮＳ２）、１，３，５−トリ（１−ピレニル）ベンゼン（略称：ＴＰＢ３）等を用いることができる。
また、発光層７２３に複数の有機化合物を用いる場合、励起錯体を形成する化合物を発光物質と混合して用いることが好ましい。この場合、様々な有機化合物を適宜組み合わせて用いることができるが、効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。なお、正孔輸送性材料及び電子輸送性材料の具体例については、本実施の形態で示す材料を用いることができる。
ＴＡＤＦ材料とは、三重項励起状態をわずかな熱エネルギーによって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態からの発光（蛍光）を効率よく呈する材料のことである。また、熱活性化遅延蛍光が効率良く得られる条件としては、三重項励起準位と一重項励起準位のエネルギー差が０ｅＶ以上０．２ｅＶ以下、好ましくは０ｅＶ以上０．１ｅＶ以下であることが挙げられる。また、ＴＡＤＦ材料における遅延蛍光とは、通常の蛍光と同様のスペクトルを持ちながら、寿命が著しく長い発光をいう。その寿命は、１０−６秒以上、好ましくは１０−３秒以上である。
ＴＡＤＦ材料としては、例えば、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、もしくはパラジウム（Ｐｄ）等を含む金属含有ポルフィリンが挙げられる。金属含有ポルフィリンとしては、例えば、プロトポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｐｒｏｔｏ　ＩＸ））、メソポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｍｅｓｏ　ＩＸ））、ヘマトポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｈｅｍａｔｏ　ＩＸ））、コプロポルフィリンテトラメチルエステル−フッ化スズ錯体（ＳｎＦ２（Ｃｏｐｒｏ　ＩＩＩ−４Ｍｅ））、オクタエチルポルフィリン−フッ化スズ錯体（ＳｎＦ２（ＯＥＰ））、エチオポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｅｔｉｏ　Ｉ））、オクタエチルポルフィリン−塩化白金錯体（ＰｔＣｌ２ＯＥＰ）等が挙げられる。
その他にも、２−（ビフェニル−４−イル）−４，６−ビス（１２−フェニルインドロ［２，３−ａ］カルバゾール−１１−イル）−１，３，５−トリアジン（ＰＩＣ−ＴＲＺ）、２−｛４−［３−（Ｎ−フェニル−９Ｈ−カルバゾール−３−イル）−９Ｈ−カルバゾール−９−イル］フェニル｝−４，６−ジフェニル−１，３，５−トリアジン（ＰＣＣｚＰＴｚｎ）、２−［４−（１０Ｈ−フェノキサジン−１０−イル）フェニル］−４，６−ジフェニル−１，３，５−トリアジン（ＰＸＺ−ＴＲＺ）、３−［４−（５−フェニル−５，１０−ジヒドロフェナジン−１０−イル）フェニル］−４，５−ジフェニル−１，２，４−トリアゾール（ＰＰＺ−３ＴＰＴ）、３−（９，９−ジメチル−９Ｈ−アクリジン−１０−イル）−９Ｈ−キサンテン−９−オン（ＡＣＲＸＴＮ）、ビス［４−（９，９−ジメチル−９，１０−ジヒドロアクリジン）フェニル］スルホン（ＤＭＡＣ−ＤＰＳ）、１０−フェニル−１０Ｈ，１０’Ｈ−スピロ［アクリジン−９，９’−アントラセン］−１０’−オン（ＡＣＲＳＡ）、等のπ電子過剰型複素芳香環及びπ電子不足型複素芳香環を有する複素環化合物を用いることができる。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプター性が共に強くなり、一重項励起状態と三重項励起状態のエネルギー差が小さくなるため、特に好ましい。
なお、ＴＡＤＦ材料を用いる場合、他の有機化合物と組み合わせて用いることもできる。
＜＜電子輸送層７２４＞＞
電子輸送層７２４は、電子注入層７２５によって、導電体７８８から注入された電子を発光層７２３に輸送する層である。なお、電子輸送層７２４は、電子輸送性材料を含む層である。電子輸送層７２４に用いる電子輸送性材料は、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものを用いることができる。
電子輸送性材料としては、キノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるいはチアゾール配位子を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体等が挙げられる。その他、含窒素複素芳香族化合物のようなπ電子不足型複素芳香族化合物を用いることもできる。
具体的には、Ａｌｑ３、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）等の金属錯体、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４’−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４’’−ビフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：Ｂｐｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４’−ビス（５−メチルベンゾオキサゾール−２−イル）スチルベン（略称：ＢｚＯｓ）等の複素芳香族化合物、２−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＰＤＢｑ−ＩＩ）、２−［３’−（ジベンゾチオフェン−４−イル）ビフェニル−３−イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＢＰＤＢｑ−ＩＩ）、２−［４−（３，６−ジフェニル−９Ｈ−カルバゾール−９−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ＣｚＰＤＢｑ−ＩＩＩ）、７−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：７ｍＤＢＴＰＤＢｑ−ＩＩ）、６−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：６ｍＤＢＴＰＤＢｑ−ＩＩ）等のキノキサリンないしはジベンゾキノキサリン誘導体を用いることができる。
また、ポリ（２，５−ピリジンジイル）（略称：ＰＰｙ）、ポリ［（９，９−ジヘキシルフルオレン−２，７−ジイル）−ｃｏ−（ピリジン−３，５−ジイル）］（略称：ＰＦ−Ｐｙ）、ポリ［（９，９−ジオクチルフルオレン−２，７−ジイル）−ｃｏ−（２，２’−ビピリジン−６，６’−ジイル）］（略称：ＰＦ−ＢＰｙ）のような高分子化合物を用いることもできる。
また、電子輸送層７２４は、単層のものだけでなく、上記物質からなる層が２層以上積層した構造であってもよい。
＜＜電子注入層７２５＞＞
電子注入層７２５は、電子注入性の高い物質を含む層である。電子注入層７２５には、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）、リチウム酸化物（ＬｉＯｘ）等のようなアルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。また、フッ化エルビウム（ＥｒＦ３）のような希土類金属化合物を用いることができる。また、電子注入層７２５にエレクトライドを用いてもよい。エレクトライドとしては、例えば、カルシウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。なお、上述した電子輸送層７２４を構成する物質を用いることもできる。
また、電子注入層７２５に、有機化合物と電子供与体（ドナー）とを混合してなる複合材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発生するため、電子注入性及び電子輸送性に優れている。この場合、有機化合物としては、発生した電子の輸送に優れた材料であることが好ましく、具体的には、例えば上述した電子輸送層７２４に用いる電子輸送性材料（金属錯体や複素芳香族化合物等）を用いることができる。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的には、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マグネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いることもできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いることもできる。
＜＜電荷発生層７９２＞＞
電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を印加したときに、当該電荷発生層７９２に接する２つのＥＬ層７８６のうち、導電体７７２と近い側のＥＬ層７８６に電子を注入し、導電体７８８と違い側のＥＬ層７８６に正孔を注入する機能を有する。例えば、図２６（Ｃ）に示す構成の発光素子７８２において、電荷発生層７９２は、ＥＬ層７８６ａに電子を注入し、ＥＬ層７８６ｂに正孔を注入する機能を有する。なお、電荷発生層７９２は、正孔輸送性材料に電子受容体（アクセプター）が添加された構成であっても、電子輸送性材料に電子供与体（ドナー）が添加された構成であってもよい。また、これらの両方の構成が積層されていてもよい。なお、上述した材料を用いて電荷発生層７９２を形成することにより、ＥＬ層が積層された場合における表示装置１０の駆動電圧の上昇を抑制することができる。
電荷発生層７９２において、正孔輸送性材料に電子受容体が添加された構成とする場合、電子受容体としては、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル等を挙げることができる。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウム等が挙げられる。
電荷発生層７９２において、電子輸送性材料に電子供与体が添加された構成とする場合、電子供与体としては、アルカリ金属又はアルカリ土類金属又は希土類金属又は元素周期表における第２、第１３族に属する金属及びその酸化物、炭酸塩を用いることができる。具体的には、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、イッテルビウム（Ｙｂ）、インジウム（Ｉｎ）、酸化リチウム、炭酸セシウム等を用いることが好ましい。また、テトラチアナフタセンのような有機化合物を電子供与体として用いてもよい。
なお、発光素子７８２の作製には、蒸着法等の真空プロセス、又はスピンコート法やインクジェット法等の溶液プロセスを用いることができる。蒸着法を用いる場合には、スパッタ法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法等の物理蒸着法（ＰＶＤ法）、又は化学蒸着法（ＣＶＤ法）等を用いることができる。特に発光素子のＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、マイクロコンタクト法等）等の方法により形成することができる。
なお、本実施の形態で示す発光素子のＥＬ層を構成する各機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層は、上述した材料に限られることはなく、それ以外の材料であっても各層の機能を満たせるものであれば組み合わせて用いることができる。一例としては、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００~４０００）、無機化合物（量子ドット材料等）等を用いることができる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等を用いることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例１＞
図２７（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ａ、並びにトランジスタ２００Ａ周辺の上面図及び断面図である。実施の形態１等に示す表示部３３、ゲートドライバ回路２１、ソースドライバ回路２２、及び回路４０が有するトランジスタに、トランジスタ２００Ａを適用することができる。
図２７（Ａ）は、トランジスタ２００Ａの上面図である。また、図２７（Ｂ）、（Ｃ）は、トランジスタ２００Ａの断面図である。ここで、図２７（Ｂ）は、図２７（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、図２７（Ｃ）は、図２７（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。なお、図２７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００Ａは、基板（図示しない。）の上に配置された金属酸化物２３０ａと、金属酸化物２３０ａの上に配置された金属酸化物２３０ｂと、金属酸化物２３０ｂの上に、互いに離隔して配置された導電体２４２ａ、及び導電体２４２ｂと、導電体２４２ａ上、及び導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、絶縁体２５０と、の間に配置された金属酸化物２３０ｃと、を有する。ここで、図２７（Ｂ）、（Ｃ）に示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面と略一致することが好ましい。なお、以下において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃをまとめて金属酸化物２３０という場合がある。また、導電体２４２ａ及び導電体２４２ｂをまとめて導電体２４２という場合がある。
図２７（Ｂ）に示すように、トランジスタ２００Ａは、導電体２４２ａ及び導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図２７に示すトランジスタ２００Ａは、これに限られるものではなく、導電体２４２ａ及び導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａ及び導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
また、図２７（Ｂ）、（Ｃ）に示すように、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び金属酸化物２３０ｃと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図２７（Ｂ）、（Ｃ）に示すように、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａの側面、金属酸化物２３０ｂの側面、及び絶縁体２２４の上面と接する領域を有することが好ましい。
なお、トランジスタ２００Ａでは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物２３０ｂと金属酸化物２３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００Ａでは、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物２３０ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物２３０ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物２３０ａと同様の組成を有することが好ましい。
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａ及び導電体２４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、及び導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａ及び導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００Ａにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置することができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００Ａの占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
また、図２７に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。
また、トランジスタ２００Ａは、図２７（Ａ）、（Ｂ）、（Ｃ）に示すように、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。また、絶縁体２２４の上に金属酸化物２３０ａが配置されることが好ましい。
また、トランジスタ２００Ａの上に、層間膜として機能する絶縁体２７４、及び絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面に接して配置されることが好ましい。
絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、水素（例えば、水素原子、水素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、及び絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、及び絶縁体２５４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より酸素透過性が低いことが好ましい。
ここで、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０は、絶縁体２８０及び絶縁体２８１と、絶縁体２５４、及び絶縁体２７４によって離隔されている。ゆえに、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０に、絶縁体２８０及び絶縁体２８１に含まれる水素等の不純物、及び過剰な酸素が、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び絶縁体２５０に混入することを抑制することができる。
また、トランジスタ２００Ａと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、及び導電体２４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、及び絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００Ａでは、導電体２４０の第１の導電体及び導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
また、トランジスタ２００Ａは、チャネル形成領域を含む金属酸化物２３０（金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物としては、前述のようにバンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
また、図２７（Ｂ）に示すように、金属酸化物２３０ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａ及び導電体２４２ｂを形成する際に、金属酸化物２３０ｂの上面の一部を除去することにより形成される。金属酸化物２３０ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物２３０ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを抑制することができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。又は、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ２００Ａの詳細な構成について説明する。
導電体２０５は、金属酸化物２３０、及び導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、金属酸化物２３０ｂ及び金属酸化物２３０ｃの結晶性の向上を図ることができる。
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００ＡのＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００ＡのＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのトランジスタ２００Ａのドレイン電流を小さくすることができる。
また、導電体２０５は、金属酸化物２３０におけるチャネル形成領域よりも大きく設けるとよい。特に、図２７（Ｃ）に示すように、導電体２０５は、金属酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても延伸していることが好ましい。つまり、金属酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、金属酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。
また、図２７（Ｃ）に示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。
また、導電体２０５は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電体を設けてもよい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電体を設けることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又はすべての拡散を抑制する機能とする。
導電体２０５の下に、酸素の拡散を抑制する機能を有する導電体を設けることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５の第１の導電体としては、上記導電性材料を単層又は積層とすればよい。
絶縁体２１４は、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として、酸化アルミニウム又は窒化シリコン等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体２１４よりも基板側からトランジスタ２００Ａ側に拡散することを抑制することができる。又は、絶縁体２２４等に含まれる酸素が、絶縁体２１４よりも基板側に拡散することを抑制することができる。
また、層間膜として機能する絶縁体２１６、絶縁体２８０、及び絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、及び絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体２２２及び絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書等では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコン又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物２３０に接して設けることにより、金属酸化物２３０中の酸素欠損を低減し、トランジスタ２００Ａの信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、図２７（Ｃ）に示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体２２２は、絶縁体２１４等と同様に、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、及び絶縁体２７４によって絶縁体２２４、金属酸化物２３０、及び絶縁体２５０等を囲むことにより、外方から水又は水素等の不純物がトランジスタ２００Ａに侵入することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、金属酸化物２３０が有する酸素が、基板側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４が有する酸素、及び金属酸化物２３０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウムを用いることが好ましい。又は、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、金属酸化物２３０からの酸素の放出、及びトランジスタ２００Ａの周辺部から金属酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、又は窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位を低減することが可能となる。
なお、絶縁体２２２、及び絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物２３０は、金属酸化物２３０ａと、金属酸化物２３０ａ上の金属酸化物２３０ｂと、金属酸化物２３０ｂ上の金属酸化物２３０ｃと、を有する。金属酸化物２３０ｂ下に金属酸化物２３０ａを有することで、金属酸化物２３０ａよりも下方に形成された構造物から、金属酸化物２３０ｂへ不純物が拡散することを抑制することができる。また、金属酸化物２３０ｂ上に金属酸化物２３０ｃを有することで、金属酸化物２３０ｃよりも上方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、金属酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、金属酸化物２３０ｃは、金属酸化物２３０ａ又は金属酸化物２３０ｂに用いることができる金属酸化物を用いることができる。
金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極又はドレイン電極による、金属酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行った場合でも、金属酸化物２３０ｂから酸素が引き抜かれることを抑制することができる。よって、トランジスタ２００Ａは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、金属酸化物２３０ａ及び金属酸化物２３０ｃの伝導帯下端のエネルギーが、金属酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物２３０ａ及び金属酸化物２３０ｃの電子親和力が、金属酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物２３０ｃは、金属酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物２３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物２３０ａと金属酸化物２３０ｂ、金属酸化物２３０ｂと金属酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物２３０ａ及び金属酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物２３０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、又はＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物２３０ｃとして用いてもよい。
具体的には、金属酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又は１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又は３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、又はＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］とＧａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］とＧａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物２３０ｂとなる。金属酸化物２３０ａ、及び金属酸化物２３０ｃを上述の構成とすることで、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００Ａは高いオン電流、及び高い周波数特性を得ることができる。なお、金属酸化物２３０ｃを積層構造とした場合、上述の金属酸化物２３０ｂと、金属酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散することを抑制することが期待される。より具体的には、金属酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物２３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
金属酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の表示装置を提供できる。
金属酸化物２３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）が設けられる。導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は酸素を吸収しても導電性を維持する材料であるため好ましい。
金属酸化物２３０と接するように上記導電体２４２を設けることで、金属酸化物２３０の導電体２４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物２３０の導電体２４２近傍において、導電体２４２に含まれる金属と、金属酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物２３０の導電体２４２近傍の領域においてキャリア密度が増加し、当該領域は低抵抗領域となる。
ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、金属酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とすることが好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制する機能を有することが好ましい。これにより、絶縁体２５０に含まれる酸素による導電体２６０の酸化を抑制することができる。
また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、トランジスタ２００Ａを熱に対して安定、かつ比誘電率の高いトランジスタとすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位を低減することが可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）を薄くすることが可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体２６０は、図２７では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を有することで、絶縁体２５０に含まれる酸素により導電体２６０ｂが酸化して導電体２６０ｂの導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。
また、導電体２６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
また、図２７（Ａ）、（Ｃ）に示すように、金属酸化物２３０ｂの導電体２４２と重ならない領域、言い換えると、金属酸化物２３０のチャネル形成領域において、金属酸化物２３０の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体２６０の電界を、金属酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００Ａのオン電流を増大させ、トランジスタ２００Ａの周波数特性を向上させることができる。
絶縁体２５４は、絶縁体２１４等と同様に、水又は水素等の不純物が、絶縁体２８０側からトランジスタ２００Ａに混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図２７（Ｂ）、（Ｃ）に示すように、絶縁体２５４は、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａの側面、金属酸化物２３０ｂの側面、及び絶縁体２２４の上面と接する領域を有することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び絶縁体２２４の上面又は側面から金属酸化物２３０に侵入することを抑制することができる。
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０又は絶縁体２２４より酸素透過性が低いことが好ましい。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して金属酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から絶縁体２８０へ拡散することを抑制することができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から基板側へ拡散することを抑制することができる。このようにして、金属酸化物２３０のチャネル形成領域に酸素が供給される。これにより、金属酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体２５４としては、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体２５４によって絶縁体２２４、絶縁体２５０、及び金属酸化物２３０を覆うことで、絶縁体２８０は絶縁体２５４により絶縁体２２４、金属酸化物２３０、及び絶縁体２５０と離隔されている。これにより、トランジスタ２００Ａの外方から水素等の不純物が浸入することを抑制できるので、トランジスタ２００Ａの電気特性及び信頼性を良好なものとすることができる。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、金属酸化物２３０、及び導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
絶縁体２７４は、絶縁体２１４等と同様に、水又は水素等の不純物が絶縁体２８０に混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。絶縁体２７４としては、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いることができる。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
また、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４に形成された開口に、導電体２４０ａ及び導電体２４０ｂを配置する。導電体２４０ａ及び導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａ及び導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
導電体２４０ａ及び導電体２４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａ及び導電体２４０ｂは積層構造としてもよい。
また、導電体２４０を積層構造とする場合、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水又は水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、水又は水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａ及び導電体２４０ｂに吸収されることを抑制することができる。また、絶縁体２８１より上層から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入することを抑制することができる。
絶縁体２４１ａ及び絶縁体２４１ｂとしては、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａ及び絶縁体２４１ｂは、絶縁体２５４に接して設けられるので、絶縁体２８０等から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入することを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａ及び導電体２４０ｂに吸収されることを抑制することができる。
また、図示しないが、導電体２４０ａの上面、及び導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成例２＞
図２８（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｂ、及びトランジスタ２００Ｂ周辺の上面図及び断面図である。トランジスタ２００Ｂは、トランジスタ２００Ａの変形例である。
図２８（Ａ）は、トランジスタ２００Ｂの上面図である。また、図２８（Ｂ）、及び図２８（Ｃ）は、トランジスタ２００Ｂの断面図である。ここで、図２８（Ｂ）は、図２８（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル長方向の断面図でもある。また、図２８（Ｃ）は、図２８（Ａ）にＢ３−Ｂ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル幅方向の断面図でもある。なお、図２８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００Ｂでは、導電体２４２ａ及び導電体２４２ｂが、金属酸化物２３０ｃ、絶縁体２５０、及び導電体２６０と重なる領域を有する。これにより、トランジスタ２００Ｂはオン電流が高いトランジスタとすることができる。また、トランジスタ２００Ｂは制御しやすいトランジスタとすることができる。
ゲート電極として機能する導電体２６０は、導電体２６０ａと、導電体２６０ａ上の導電体２６０ｂと、を有する。導電体２６０ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を有することにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを抑制することができる。
また、導電体２６０の上面及び側面、絶縁体２５０の側面、及び金属酸化物２３０ｃの側面を覆うように絶縁体２５４を設けることが好ましい。なお、絶縁体２５４は、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。
絶縁体２５４を設けることで、導電体２６０の酸化を抑制することができる。また、絶縁体２５４を有することで、絶縁体２８０が有する水、水素等の不純物がトランジスタ２００Ｂへ拡散することを抑制することができる。
＜トランジスタの構成例３＞
図２９（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｃ、及びトランジスタ２００Ｃ周辺の上面図及び断面図である。トランジスタ２００Ｃは、トランジスタ２００Ａの変形例である。
図２９（Ａ）は、トランジスタ２００Ｃの上面図である。また、図２９（Ｂ）、及び図２９（Ｃ）は、トランジスタ２００Ｃの断面図である。ここで、図２９（Ｂ）は、図２９（Ａ）にＣ１−Ｃ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル長方向の断面図でもある。また、図２９（Ｃ）は、図２９（Ａ）にＣ３−Ｃ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル幅方向の断面図でもある。なお、図２９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００Ｃでは、金属酸化物２３０ｃ上に絶縁体２５０を有し、絶縁体２５０上に金属酸化物２５２を有する。また、金属酸化物２５２上に導電体２６０を有し、導電体２６０上に絶縁体２７０を有する。また、絶縁体２７０上に絶縁体２７１を有する。
金属酸化物２５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体２５０と導電体２６０との間に、酸素の拡散を抑制する金属酸化物２５２を設けることで、導電体２６０への酸素の拡散が抑制される。つまり、金属酸化物２３０へ供給する酸素量の減少を抑制することができる。また、導電体２６０の酸化を抑制することができる。
なお、金属酸化物２５２は、ゲート電極の一部としての機能を有してもよい。例えば、金属酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に熱安定性が高い材料である酸化シリコン又は酸化窒化シリコン等を用いる場合、金属酸化物２５２として、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、トランジスタ２００Ｃを熱に対して安定、かつ比誘電率の高いトランジスタとすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ２００Ｃにおいて、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
トランジスタ２００Ｃが金属酸化物２５２を有することで、金属酸化物２５２がゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００Ｃのオン電流を向上させることができる。また、金属酸化物２５２がゲート絶縁体として機能する場合は、絶縁体２５０及び金属酸化物２５２の物理的な厚みにより、導電体２６０と金属酸化物２３０との間の距離を保つことができる。これにより、導電体２６０と金属酸化物２３０との間のリーク電流を抑制することができる。したがって、トランジスタ２００Ｃが絶縁体２５０と金属酸化物２５２との積層構造を有することで、導電体２６０と金属酸化物２３０との間の物理的な距離、及び導電体２６０から金属酸化物２３０へかかる電界強度を、容易に調整することができる。
具体的には、金属酸化物２５２として、金属酸化物２３０に用いることができる酸化物半導体を低抵抗化したものを用いることができる。又は、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体２７０は、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化することを抑制することができる。また、水又は水素等の不純物が、絶縁体２７０よりも上方から、導電体２６０及び絶縁体２５０を介して、金属酸化物２３０に混入することを抑制することができる。
絶縁体２７１はハードマスクとして機能する。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体２７１に、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
絶縁体２７１をハードマスクとして用いて、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、金属酸化物２３０ｂ表面の一部を露出させることができる。
また、トランジスタ２００Ｃは、露出した金属酸化物２３０ｂ表面の一部に領域２４３ａ及び領域２４３ｂを有する。領域２４３ａ又は領域２４３ｂの一方はソース領域として機能し、領域２４３ａ又は領域２４３ｂの他方はドレイン領域として機能する。
領域２４３ａ及び領域２４３ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理等を用いて、露出した金属酸化物２３０ｂ表面にリン又はボロン等の不純物元素を導入することで実現できる。なお、本実施の形態等において「不純物元素」とは、主成分元素以外の元素のことをいう。
また、金属酸化物２３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理を行うことにより、当該金属膜に含まれる元素を金属酸化物２３０ｂに拡散させて領域２４３ａ及び領域２４３ｂを形成することもできる。
金属酸化物２３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域２４３ａ及び領域２４３ｂを「不純物領域」又は「低抵抗領域」という場合がある。
絶縁体２７１及び／又は導電体２６０をマスクとして用いることで、領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域２４３ａ及び／又は領域２４３ｂと、導電体２６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域２４３ａ又は領域２４３ｂ）の間にオフセット領域が形成されない。領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上等を実現できる。
トランジスタ２００Ｃは、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの側面に絶縁体２７２を有する。絶縁体２７２は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等であることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体２７２に用いると、後の工程で絶縁体２７２中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体２７２は、酸素を拡散する機能を有することが好ましい。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体２７２の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体２７２も絶縁体２７１等と同様にマスクとして機能する。よって、金属酸化物２３０ｂのうち、絶縁体２７２と重なる領域には不純物元素が導入されず、当該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ２００Ｃは、絶縁体２７２、金属酸化物２３０上に絶縁体２５４を有する。絶縁体２５４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水又は水素等の不純物の少ない絶縁体を成膜することができる。
なお、スパッタリング法を用いて形成した酸化膜は、被成膜構造体から水素を引き抜く場合がある。したがって、絶縁体２５４をスパッタリング法により形成する場合、絶縁体２５４が金属酸化物２３０及び絶縁体２７２から水素及び水を吸収する。これにより、金属酸化物２３０及び絶縁体２７２の水素濃度を低減することができる。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板としては、例えば、シリコン、ゲルマニウム等の半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板等がある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、記憶素子等がある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながらトランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて材料を選択するとよい。
比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又はシリコン及びハフニウムを有する窒化物等がある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等がある。
また、酸化物半導体を用いたトランジスタは、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、及び絶縁体２７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。具体的には、水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、又は窒化シリコン等の金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコン又は酸化窒化シリコンを金属酸化物２３０と接する構造とすることで、金属酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は酸素を吸収しても導電性を維持する材料であるため好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
また、上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、又は錫等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍ、及び亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫等とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム等がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体等がある。
［不純物］
金属酸化物中における各不純物の影響について説明する。金属酸化物にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属又はアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になる。このため、金属酸化物に含まれる水素により、当該金属酸化物に酸素欠損が形成される場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、当該トランジスタに安定した電気特性を付与することができる。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。当該薄膜を用いることで、トランジスタの安定性又は信頼性を向上させることができる。当該薄膜として、例えば、単結晶金属酸化物の薄膜、又は多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜、又は多結晶金属酸化物の薄膜を基板上に形成するには、高温又はレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。
図３０（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。カメラ８０００には、撮像装置が設けられている。カメラ８０００は、例えばデジタルカメラとすることができる。なお、図３０（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としているが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。ファインダー８１００は、電子ビューファインダーとすることができる。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した画像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、表示部８００２又は表示部８１０２と、使用者と、の距離が近くても、使用者に画素が視認されることなく、より臨場感の高い画像を表示部８００２又は表示部８１０２に表示することができる。特に、ファインダー８１００に設けられる表示部８１０２に表示される画像は、ファインダー８１００の接眼部に使用者の眼を近づけることにより視認されるため、使用者と、表示部８１０２と、の間の距離が非常に近くなる。よって、表示部８１０２には本発明の一態様の表示装置を適用することが特に好ましい。なお、表示部８１０２に本発明の一態様の表示装置を適用する場合、表示部８１０２に表示できる画像の解像度は、４Ｋ、５Ｋ、又はそれ以上とすることができる。
なお、カメラ８０００に設けられた撮像装置により撮像できる画像の解像度を、表示部８００２又は表示部８１０２に表示できる画像の解像度と同等、又はそれ以上とすることが好ましい。例えば、表示部８１０２に４Ｋの解像度の画像を表示できる場合は、カメラ８０００には４Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。また、例えば、表示部８１０２に５Ｋの解像度の画像を表示できる場合は、カメラ８０００には５Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。
図３０（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等に対応する画像を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動き等を検出し、表示部８２０４に表示する画像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。これにより、ヘッドマウントディスプレイ８２００を狭額縁化し、表示部８２０４に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図３０（Ｃ）、（Ｄ）、（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図３０（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より臨場感の高い画像を表示することができる。
次に、図３０（Ａ）乃至図３０（Ｅ）に示す電子機器と、異なる電子機器の一例を図３１（Ａ）乃至図３１（Ｇ）に示す。
図３１（Ａ）乃至図３１（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン９００８等を有する。
図３１（Ａ）乃至図３１（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図３１（Ａ）乃至図３１（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３１（Ａ）乃至図３１（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図３１（Ａ）乃至図３１（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３１（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
テレビジョン装置９１００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、テレビジョン装置９１００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図３１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳、又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話等の着信を知らせる表示、電子メールやＳＮＳ等の題名、電子メールやＳＮＳ等の送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度等がある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０等を表示してもよい。
携帯情報端末９１０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９１０１を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図３１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
携帯情報端末９１０２が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９１０１を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図３１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
携帯情報端末９２００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９２００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図３１（Ｅ）、（Ｆ）、（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３１（Ｆ）が携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３１（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
携帯情報端末９２０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９２０１を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、表示装置が有する画素に設けられるトランジスタのドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）を測定した結果について説明する。
本実施例では、図１５（Ｃ）に示す構成の画素に設けられるトランジスタ５５４に用いられるトランジスタの、Ｉｄ−Ｖｄ特性を測定した。表１は、本実施例でＩｄ−Ｖｇ特性を測定するトランジスタが設けられる、表示装置の仕様である。
Figure JPOXMLDOC01-appb-T000001
図３２は、トランジスタのＩｄ−Ｖｄ特性の測定結果である。なお、本実施例においては、トランジスタに印加するゲート電圧（Ｖｇ）を、１．０Ｖ、１．５Ｖ、及び２．０Ｖの３条件とした。図３２に示すように、３条件のゲート電圧において、それぞれトランジスタは飽和性を有することが確認された。
本実施例では、図１に示す構成の表示装置１０に設けられるトランジスタの断面を、走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ　Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）により測定した結果、及び当該トランジスタのドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）を測定した結果について説明する。
図３３は、本実施例に係る表示装置１０に設けられる画素３４の構成を示す図である。画素３４は、トランジスタＭ１と、トランジスタＭ２と、トランジスタＭ３と、トランジスタＭ４と、容量素子Ｃ１と、容量素子Ｃ２と、発光素子ＥＬと、を有する。
トランジスタＭ１のソース又はドレインの一方は、容量素子Ｃ１の一方の電極と電気的に接続されている。容量素子Ｃ１の他方の電極は、トランジスタＭ２のソース又はドレインの一方と電気的に接続されている。トランジスタＭ２のソース又はドレインの一方は、トランジスタＭ３のゲートと電気的に接続されている。トランジスタＭ３のゲートは、容量素子Ｃ２の一方の電極と電気的に接続されている。容量素子Ｃ２の他方の電極は、トランジスタＭ３のソース又はドレインの一方と電気的に接続されている。トランジスタＭ３のソース又はドレインの一方は、トランジスタＭ４のソース又はドレインの一方と電気的に接続されている。トランジスタＭ４のソース又はドレインの一方は、発光素子ＥＬのアノードと電気的に接続されている。
トランジスタＭ１のゲート、及びトランジスタＭ４のゲートは、走査線としての機能を有する配線３１＿１と電気的に接続されている。トランジスタＭ２のゲートは、走査線としての機能を有する配線３１＿２と電気的に接続されている。トランジスタＭ１のソース又はドレインの他方は、データ線としての機能を有する配線３２＿１と電気的に接続されている。トランジスタＭ２のソース又はドレインの他方は、データ線としての機能を有する配線３２＿２と電気的に接続されている。トランジスタＭ３のソース又はドレインの他方は、電位ＶＨが供給される配線と電気的に接続されている。トランジスタＭ４のソース又はドレインの他方は、電位Ｖｃｏｍが供給される配線と電気的に接続されている。発光素子ＥＬのカソードは、電位ＶＬが供給される配線と電気的に接続されている。
トランジスタＭ１乃至トランジスタＭ４は、ゲートの他、バックゲートを有する。トランジスタＭ１、トランジスタＭ２、及びトランジスタＭ４において、バックゲートはゲートと電気的に接続されている。また、トランジスタＭ３のバックゲートは、トランジスタＭ３のソース又はドレインの一方と電気的に接続されている。
トランジスタＭ１、トランジスタＭ２、及びトランジスタＭ４について、チャネル長（Ｌ）は３６０ｎｍとし、チャネル幅（Ｗ）は３６０ｎｍとした。また、トランジスタＭ３について、チャネル長（Ｌ）は１０００ｎｍとし、チャネル幅は３６０ｎｍとした。さらに、容量素子Ｃ１の容量は３６ｆＦとし、容量素子Ｃ２の容量は３３ｆＦとした。
表２は、本実施例で断面を測定し、Ｉｄ−Ｖｇ特性を測定したトランジスタが設けられる、表示装置１０の仕様である。
Figure JPOXMLDOC01-appb-T000002
図３４は、トランジスタの断面を示すＳＴＥＭ写真である。図３４に示すように、ＯＳトランジスタを積層して形成できることが確認された。
図３５（Ａ）は、下層に設けられたトランジスタのＩｄ−Ｖｇ特性の測定結果である。図３５（Ｂ）は、上層に設けられたトランジスタのＩｄ−Ｖｇ特性の測定結果である。なお、Ｉｄ−Ｖｇ特性を測定したトランジスタのチャネル長（Ｌ）は３６０ｎｍ、チャネル幅（Ｗ）は３６０ｎｍとした。また、層２０に設けられたトランジスタ、及び層３０に設けられたトランジスタに印加するドレイン電圧（Ｖｄ）は、それぞれ０．１Ｖ、及び３．３Ｖとした。
図３５（Ａ）、（Ｂ）に示すように、層２０に設けられたＯＳトランジスタ、及び層３０に設けられたＯＳトランジスタのいずれも、印加するドレイン電圧に依存せずに、オフ電流が検出下限を下回ることが確認された。
１０：表示装置、２０：層、２１：ゲートドライバ回路、２１ａ：ゲートドライバ回路、２１ｂ：ゲートドライバ回路、２２：ソースドライバ回路、２３：領域、２３ａ：領域、２３ｂ：領域、２４：デマルチプレクサ回路、３０：層、３１：配線、３１−１：配線、３１−２：配線、３１＿１：配線、３１＿２：配線、３１ａ：配線、３１ｂ：配線、３２：配線、３２−１：配線、３２−２：配線、３２＿１：配線、３２＿２：配線、３３：表示部、３４：画素、３５：配線、３５ａ：配線、３５ｂ：配線、４０：回路、４１：受信回路、４２：シリアルパラレル変換回路、４３：バッファ回路、４４：シフトレジスタ回路、４５：ラッチ回路、４６：ＤＡ変換回路、４６ａ：電位生成回路、４６ｂ：パストランジスタロジック回路、４７：アンプ回路、４８：抵抗素子、４９：パストランジスタ、５１：トランジスタ、５２：トランジスタ、５３：トランジスタ、５４：トランジスタ、５５：トランジスタ、５６：トランジスタ、５７：トランジスタ、５８：トランジスタ、５９：トランジスタ、６０：トランジスタ、６１：トランジスタ、６２：トランジスタ、６３：トランジスタ、６４：容量素子、６５：容量素子、６６：容量素子、６７：ソースフォロワ回路、７０：領域、７１：トランジスタ、７２：トランジスタ、７３：ダミートランジスタ、１１０：チャネル形成領域、１１１：ソース領域、１１２：ドレイン領域、１１３：ゲート電極、１１４：開口部、１１５：配線、１１６：開口部、１１７：配線、１１８：開口部、１１９：開口部、１２０：開口部、１２１：配線、１２２：配線、１２３：配線、１３０：チャネル形成領域、１３１：ソース領域、１３２：ドレイン領域、１３３：ゲート電極、１３４：開口部、１３５：配線、１３６：開口部、１３７：配線、１３８：開口部、１３９：開口部、１４０：開口部、１４１：配線、１４２：配線、１４３：配線、１５１：半導体、１５２：導電体、２００：トランジスタ、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２０５：導電体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：金属酸化物、２３０ａ：金属酸化物、２３０ｂ：金属酸化物、２３０ｃ：金属酸化物、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４３ａ：領域、２４３ｂ：領域、２４４：絶縁体、２５０：絶縁体、２５２：金属酸化物、２５４：絶縁体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７０：絶縁体、２７１：絶縁体、２７２：絶縁体、２７４：絶縁体、２８０：絶縁体、２８１：絶縁体、３０１ａ：導電体、３０１ｂ：導電体、３０５：導電体、３１１：導電体、３１３：導電体、３１７：導電体、３２１：下部電極、３２３：絶縁体、３２５：上部電極、３３１：導電体、３３３：導電体、３３５：導電体、３３７：導電体、３４１：導電体、３４３：導電体、３４７：導電体、３５１：導電体、３５３：導電体、３５５：導電体、３５７：導電体、３６１：絶縁体、３６３：絶縁体、４０１：回路、４０３：素子分離層、４０５：絶縁体、４０７：絶縁体、４０９：絶縁体、４１１：絶縁体、４１３：絶縁体、４１５：絶縁体、４１７：絶縁体、４１９：絶縁体、４２１：絶縁体、４４１：トランジスタ、４４３：導電体、４４５：絶縁体、４４７：半導体領域、４４９ａ：低抵抗領域、４４９ｂ：低抵抗領域、４５１：導電体、４５３：導電体、４５５：導電体、４５７：導電体、４５９：導電体、４６１：導電体、４６３：導電体、４６５：導電体、４６７：導電体、４６９：導電体、４７１：導電体、５０１：絶縁体、５０３：絶縁体、５０５：絶縁体、５０７：絶縁体、５０９：絶縁体、５１１：トランジスタ、５１３：トランジスタ、５１５：容量素子、５１７：容量素子、５１９：液晶素子、５２０：回路、５２１：トランジスタ、５２３：発光素子、５２５：トランジスタ、５２７：トランジスタ、５３１：配線、５３３：配線、５３５：配線、５３７：配線、５３９：配線、５４１：配線、５４３：配線、５４５：配線、５５０：トランジスタ、５５２：トランジスタ、５５４：トランジスタ、５６０：容量素子、５６２：容量素子、５７０：液晶素子、５７２：発光素子、６０１：トランジスタ、６０２：トランジスタ、６０３：トランジスタ、６１３：絶縁体、６１４：絶縁体、６１６：絶縁体、６２２：絶縁体、６２４：絶縁体、６４４：絶縁体、６５４：絶縁体、６７４：絶縁体、６８０：絶縁体、６８１：絶縁体、７０１：基板、７０５：基板、７１２：シール材、７１６：ＦＰＣ、７２１：正孔注入層、７２２：正孔輸送層、７２３：発光層、７２４：電子輸送層、７２５：電子注入層、７３０：絶縁体、７３２：封止層、７３４：絶縁体、７３６：着色層、７３８：遮光層、７５０：トランジスタ、７６０：接続電極、７７２：導電体、７７４：導電体、７７５：液晶素子、７７６：液晶層、７７８：構造体、７８０：異方性導電体、７８２：発光素子、７８６：ＥＬ層、７８６ａ：ＥＬ層、７８６ｂ：ＥＬ層、７８６ｃ：ＥＬ層、７８８：導電体、７９０：容量素子、７９２：電荷発生層、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリ、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：操作ボタン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１００：テレビジョン装置、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (8)

  1. 　第１の層と、第２の層と、が積層して設けられた表示装置であって、
    　前記第１の層は、ゲートドライバ回路と、ソースドライバ回路と、を有し、
    　前記第２の層は、表示部を有し、
    　前記表示部には、画素がマトリクス状に配列され、
    　前記ゲートドライバ回路、及び前記ソースドライバ回路は、前記画素と重なる領域を有し、
    　前記ゲートドライバ回路は、前記ソースドライバ回路と重なる領域を有し、
    　前記ソースドライバ回路は、第１のデータ線を介して前記画素と電気的に接続され、
    　前記ソースドライバ回路は、第２のデータ線を介して前記画素と電気的に接続され、
    　前記ソースドライバ回路は、第１の画像信号を生成して、前記第１のデータ線を介して前記画素に供給する機能を有し、
    　前記ソースドライバ回路は、第２の画像信号を生成して、前記第２のデータ線を介して前記画素に供給する機能を有し、
    　前記画素は、前記第１の画像信号に対応する画像と、前記第２の画像信号に対応する画像と、を重ね合わせた画像を表示する機能を有する表示装置。
  2. 　請求項１において、
    　前記表示装置は、ＤＡ変換回路を有し、
    　前記ＤＡ変換回路は、電位生成回路と、パストランジスタロジック回路と、を有し、
    　前記電位生成回路は、前記ソースドライバ回路の外部に設けられ、
    　前記パストランジスタロジック回路は、前記ソースドライバ回路に設けられ、
    　前記電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、
    　前記パストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、前記電位生成回路が生成した電位のいずれかを出力する機能を有する表示装置。
  3. 　請求項１又は２において、
    　前記画素は、表示素子を有し、
    　前記表示素子は、発光素子である表示装置。
  4. 　請求項３において、
    　前記表示素子は、有機ＥＬ素子である表示装置。
  5. 　請求項４において、
    　前記有機ＥＬ素子は、タンデム型の構造を有する表示装置。
  6. 　請求項３乃至５のいずれか一項において、
    　前記画素は、前記表示素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有し、
    　前記第１のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
    　前記第１のトランジスタのソース又はドレインの他方は、前記第１のデータ線と電気的に接続され、
    　前記第２のトランジスタのソース又はドレインの一方は、前記容量素子の他方の電極と電気的に接続され、
    　前記第２のトランジスタのソース又はドレインの他方は、前記第２のデータ線と電気的に接続され、
    　前記容量素子の他方の電極は、前記第３のトランジスタのゲートと電気的に接続され、
    　前記第３のトランジスタのソース又はドレインの一方は、前記表示素子の一方の電極と電気的に接続されている表示装置。
  7. 　請求項６において、
    　前記第１及び第２のトランジスタは、チャネル形成領域に金属酸化物を有し、
    　前記金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有する表示装置。
  8. 　請求項１乃至７のいずれか一項に記載された表示装置と、
    　レンズと、を有する電子機器。
PCT/IB2019/053804 2018-05-17 2019-05-09 表示装置、及び電子機器 WO2019220278A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020519208A JP7247176B2 (ja) 2018-05-17 2019-05-09 表示装置、及び電子機器
CN201980031507.4A CN112119446A (zh) 2018-05-17 2019-05-09 显示装置及电子设备
US17/055,285 US11423844B2 (en) 2018-05-17 2019-05-09 Display device and electronic device
KR1020207032669A KR20210007989A (ko) 2018-05-17 2019-05-09 표시 장치 및 전자 기기
US17/887,708 US11798491B2 (en) 2018-05-17 2022-08-15 Display device and electronic device
JP2023041148A JP2023080094A (ja) 2018-05-17 2023-03-15 表示装置
US18/380,221 US20240062724A1 (en) 2018-05-17 2023-10-16 Display device and electronic device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018-095244 2018-05-17
JP2018095244 2018-05-17
JP2018108416 2018-06-06
JP2018-108416 2018-06-06
JP2018159543 2018-08-28
JP2018-159543 2018-08-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/055,285 A-371-Of-International US11423844B2 (en) 2018-05-17 2019-05-09 Display device and electronic device
US17/887,708 Continuation US11798491B2 (en) 2018-05-17 2022-08-15 Display device and electronic device

Publications (1)

Publication Number Publication Date
WO2019220278A1 true WO2019220278A1 (ja) 2019-11-21

Family

ID=68539801

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/053804 WO2019220278A1 (ja) 2018-05-17 2019-05-09 表示装置、及び電子機器

Country Status (5)

Country Link
US (3) US11423844B2 (ja)
JP (2) JP7247176B2 (ja)
KR (1) KR20210007989A (ja)
CN (1) CN112119446A (ja)
WO (1) WO2019220278A1 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021161126A1 (ja) * 2020-02-14 2021-08-19 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2021258457A1 (zh) * 2020-06-22 2021-12-30 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2022153146A1 (ja) * 2021-01-14 2022-07-21 株式会社半導体エネルギー研究所 表示装置および電子機器
US20220230573A1 (en) * 2019-05-10 2022-07-21 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2022167883A1 (ja) * 2021-02-03 2022-08-11 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2023285908A1 (ja) * 2021-07-16 2023-01-19 株式会社半導体エネルギー研究所 電子装置
WO2023084354A1 (ja) * 2021-11-12 2023-05-19 株式会社半導体エネルギー研究所 電子装置
WO2023084356A1 (ja) * 2021-11-12 2023-05-19 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2023100012A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示システム
KR20230111203A (ko) 2020-12-06 2023-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 시스템 및 전자 기기
WO2023144644A1 (ja) * 2022-01-28 2023-08-03 株式会社半導体エネルギー研究所 表示装置、および表示装置の駆動方法
KR20230127992A (ko) 2020-12-25 2023-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 전자 기기, 및 표시 장치의 제작 방법
KR20230132474A (ko) 2021-01-28 2023-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230150299A (ko) 2021-02-26 2023-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230157390A (ko) 2021-03-25 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230164090A (ko) 2021-03-31 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 전자 기기, 및 반도체 장치의 제작 방법
KR20240012422A (ko) 2021-05-27 2024-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
KR20240025544A (ko) 2021-06-30 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR20240032029A (ko) 2021-07-08 2024-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
US11948515B2 (en) 2020-03-27 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020229920A1 (ja) 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の動作方法
CN113939866B (zh) * 2020-03-16 2023-04-14 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
WO2021184158A1 (zh) 2020-03-16 2021-09-23 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
JP2022046378A (ja) * 2020-09-10 2022-03-23 株式会社ジャパンディスプレイ 表示装置及び表示システム
CN115148153A (zh) * 2021-05-17 2022-10-04 上海天马微电子有限公司 显示面板和显示装置
CN113328053A (zh) * 2021-05-20 2021-08-31 武汉华星光电技术有限公司 显示面板
CN116312243A (zh) * 2021-09-10 2023-06-23 厦门天马显示科技有限公司 显示面板及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233333A (ja) * 2001-11-30 2003-08-22 Semiconductor Energy Lab Co Ltd パッシブマトリクス型表示装置
JP2008281986A (ja) * 2007-04-11 2008-11-20 Seiko Epson Corp アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP2011141412A (ja) * 2010-01-07 2011-07-21 Seiko Epson Corp 有機ｅｌ表示装置、その駆動方法、および電子機器
JP2011145447A (ja) * 2010-01-14 2011-07-28 Seiko Epson Corp 表示素子駆動回路、電気光学装置及び電子機器
JP2012185328A (ja) * 2011-03-04 2012-09-27 Sony Corp 画素回路、表示パネル、表示装置および電子機器
JP2013546012A (ja) * 2010-10-15 2013-12-26 グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー マルチ・パッシブマトリクス・コントローラを有するチップレット・ディスプレイ
US20150228666A1 (en) * 2014-02-07 2015-08-13 E Ink Corporation Electro-optic display backplane structures with drive components and pixel electrodes on opposed surfaces
JP2017062474A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 ドライバｉｃ、および電子機器
US20180012549A1 (en) * 2016-07-05 2018-01-11 Innolux Corporation Display device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0806789B1 (en) * 1993-12-22 2002-07-17 Canon Kabushiki Kaisha Image forming apparatus
JP3879484B2 (ja) * 2001-10-30 2007-02-14 株式会社日立製作所 液晶表示装置
US6956234B2 (en) 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
US7928945B2 (en) * 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4010336B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR101100999B1 (ko) * 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
WO2011132528A1 (ja) * 2010-04-23 2011-10-27 シャープ株式会社 表示装置、表示システムおよびその表示制御方法、電子機器、プログラム、コンピュータ読み取り可能な記録媒体、導光素子
JP5552000B2 (ja) 2010-08-16 2014-07-16 富士フイルム株式会社 ファインダー装置および撮像装置
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6049764B2 (ja) * 2013-01-11 2016-12-21 シャープ株式会社 表示パネル
TWM482114U (zh) * 2014-01-14 2014-07-11 Superc Touch Corp 高準確度之窄邊框內嵌式平面顯示觸控結構
CN103985371B (zh) * 2014-05-31 2017-03-15 深圳市华星光电技术有限公司 柔性拼接显示装置
KR20170026755A (ko) * 2015-08-27 2017-03-09 삼성디스플레이 주식회사 표시 장치
US20170178586A1 (en) * 2015-12-22 2017-06-22 Electronics And Telecommunications Research Institute Display apparatus and tiled display apparatus
WO2017119338A1 (ja) * 2016-01-04 2017-07-13 シャープ株式会社 表示装置
TWI722048B (zh) * 2016-06-10 2021-03-21 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN107579075B (zh) 2016-07-05 2020-11-27 群创光电股份有限公司 显示装置
US10418385B2 (en) * 2016-11-18 2019-09-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
CN108255354B (zh) * 2016-12-29 2021-03-12 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233333A (ja) * 2001-11-30 2003-08-22 Semiconductor Energy Lab Co Ltd パッシブマトリクス型表示装置
JP2008281986A (ja) * 2007-04-11 2008-11-20 Seiko Epson Corp アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP2011141412A (ja) * 2010-01-07 2011-07-21 Seiko Epson Corp 有機ｅｌ表示装置、その駆動方法、および電子機器
JP2011145447A (ja) * 2010-01-14 2011-07-28 Seiko Epson Corp 表示素子駆動回路、電気光学装置及び電子機器
JP2013546012A (ja) * 2010-10-15 2013-12-26 グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー マルチ・パッシブマトリクス・コントローラを有するチップレット・ディスプレイ
JP2012185328A (ja) * 2011-03-04 2012-09-27 Sony Corp 画素回路、表示パネル、表示装置および電子機器
US20150228666A1 (en) * 2014-02-07 2015-08-13 E Ink Corporation Electro-optic display backplane structures with drive components and pixel electrodes on opposed surfaces
JP2017062474A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 ドライバｉｃ、および電子機器
US20180012549A1 (en) * 2016-07-05 2018-01-11 Innolux Corporation Display device

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626052B2 (en) * 2019-05-10 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US20220230573A1 (en) * 2019-05-10 2022-07-21 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2021161126A1 (ja) * 2020-02-14 2021-08-19 株式会社半導体エネルギー研究所 表示装置および電子機器
US11948515B2 (en) 2020-03-27 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP7457717B2 (ja) 2020-06-22 2024-03-28 武漢華星光電半導体顕示技術有限公司 ディスプレイパネル及び表示装置
WO2021258457A1 (zh) * 2020-06-22 2021-12-30 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
JP2022543943A (ja) * 2020-06-22 2022-10-17 武漢華星光電半導体顕示技術有限公司 ディスプレイパネル及び表示装置
US11974471B2 (en) 2020-06-22 2024-04-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a gate driving device and source driving device on different substrates
KR20230111203A (ko) 2020-12-06 2023-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 시스템 및 전자 기기
KR20230127992A (ko) 2020-12-25 2023-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 전자 기기, 및 표시 장치의 제작 방법
WO2022153146A1 (ja) * 2021-01-14 2022-07-21 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20230128297A (ko) 2021-01-14 2023-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230132474A (ko) 2021-01-28 2023-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2022167883A1 (ja) * 2021-02-03 2022-08-11 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20230141798A (ko) 2021-02-03 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법
KR20230150299A (ko) 2021-02-26 2023-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230157390A (ko) 2021-03-25 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230164090A (ko) 2021-03-31 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 전자 기기, 및 반도체 장치의 제작 방법
KR20240012422A (ko) 2021-05-27 2024-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
KR20240025544A (ko) 2021-06-30 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR20240032029A (ko) 2021-07-08 2024-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
WO2023285908A1 (ja) * 2021-07-16 2023-01-19 株式会社半導体エネルギー研究所 電子装置
WO2023084356A1 (ja) * 2021-11-12 2023-05-19 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2023084354A1 (ja) * 2021-11-12 2023-05-19 株式会社半導体エネルギー研究所 電子装置
WO2023100012A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示システム
WO2023144644A1 (ja) * 2022-01-28 2023-08-03 株式会社半導体エネルギー研究所 表示装置、および表示装置の駆動方法

Also Published As

Publication number Publication date
US11423844B2 (en) 2022-08-23
US20240062724A1 (en) 2024-02-22
US20210295780A1 (en) 2021-09-23
CN112119446A (zh) 2020-12-22
JP7247176B2 (ja) 2023-03-28
KR20210007989A (ko) 2021-01-20
US20230022181A1 (en) 2023-01-26
US11798491B2 (en) 2023-10-24
JPWO2019220278A1 (ja) 2021-07-01
JP2023080094A (ja) 2023-06-08

Similar Documents

Publication Publication Date Title
JP7247176B2 (ja) 表示装置、及び電子機器
US11387280B2 (en) Light-emitting device and electronic device
US10510806B2 (en) Light-emitting element, light-emitting device, electronic device, and lighting device
JP7308655B2 (ja) 表示装置、及び電子機器
US11626052B2 (en) Display device
US10529780B2 (en) Display device, display module, and electronic device
US20230403876A1 (en) Display device, display module, and electronic device
CN113412511A (zh) 眼镜式电子设备
US11727873B2 (en) Semiconductor device and method for operating semiconductor device
WO2020261036A1 (ja) 表示装置
WO2020222061A1 (ja) 表示装置の動作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19804328

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020519208

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19804328

Country of ref document: EP

Kind code of ref document: A1