KR20230141798A - 표시 장치의 제작 방법 - Google Patents

표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20230141798A
KR20230141798A KR1020237027080A KR20237027080A KR20230141798A KR 20230141798 A KR20230141798 A KR 20230141798A KR 1020237027080 A KR1020237027080 A KR 1020237027080A KR 20237027080 A KR20237027080 A KR 20237027080A KR 20230141798 A KR20230141798 A KR 20230141798A
Authority
KR
South Korea
Prior art keywords
insulator
conductor
layer
additionally
oxide
Prior art date
Application number
KR1020237027080A
Other languages
English (en)
Inventor
유이치 야나기사와
신야 사사가와
시로 니시자키
료타 호도
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230141798A publication Critical patent/KR20230141798A/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/32Stacked devices having two or more layers, each emitting at different wavelengths
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 품질이 높은 표시 장치의 제작 방법을 제공한다. 제 1 절연체 내지 제 3 절연체와, 제 1 도전체와, 제 2 도전체와, 제 1 EL층을 포함하는 표시 장치의 제작 방법이다. 제 1 절연체 위에 제 1 도전체를 형성하고, 제 1 절연체 위와 제 1 도전체 위에 제 2 절연체를 형성한다. 다음으로 제 1 도전체에 중첩되는 제 2 절연체의 영역에 제 1 도전체에 도달되는 제 1 개구부를 형성한다. 제 1 절연체 위, 제 2 절연체 위, 및 제 1 도전체 위를 포함하는 영역에 포지티브형 포토레지스트를 도포하고, 포토레지스트에서 제 1 개구부 및 제 1 도전체에 중첩되는 영역에 제 1 도전체 및 제 2 절연체에 도달되는 역 테이퍼 구조의 제 2 개구부를 형성한다. 포토레지스트의 제 2 개구부의 바닥부와 포토레지스트 위에 제 1 EL층, 제 2 도전체, 및 제 3 절연체를 순차적으로 형성하고, 그 후, 포토레지스트와, 포토레지스트 위에 형성된 제 1 EL층, 제 2 도전체, 및 제 3 절연체를 제거한다.

Description

표시 장치의 제작 방법
본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 구동 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 축전 장치, 촬상 장치, 기억 장치, 신호 처리 장치, 프로세서, 전자 기기, 시스템, 이들의 구동 방법, 이들의 제조 방법, 또는 이들의 검사 방법을 일례로서 들 수 있다.
XR(Cross Reality 또는 Extended Reality이고, VR(Virtual Reality), AR(Augmented Realtiy) 등의 총칭)용으로 적용할 수 있는 표시 장치가 요구되고 있다. 구체적으로는, 예를 들어 현실감 및 몰입감을 높이기 위하여 상기 표시 장치로서 정세도가 높은 것, 색 재현성이 높은 것 등이 요구되고 있다.
상기 표시 장치에 적용할 수 있는 장치의 예로서는 액정 표시 장치, 유기 EL(Electroluminescence), 발광 다이오드(LED) 등의 발광 디바이스를 포함하는 표시 장치 등을 들 수 있다. 또한 특허문헌 1에는 유기 EL가 포함된 발광 디바이스를 포함하는, 고화소수 및 고정세(高精細)의 표시 장치가 개시되어 있다.
국제공개공보 WO2019/220278호
상술한 바와 같이, XR용 기기로서는 표시 품질이 높은 표시 장치가 요구되고 있다. 또한 XR용 표시 장치는 예를 들어 안경형 하우징, 고글형 하우징에 포함될 필요가 있기 때문에, 표시 장치의 크기를 약 2inch 이하 또는 1inch 이하로 작게 할 필요가 있다.
한편으로 XR용 기기에 포함되는 표시 장치는 현실감 및 몰입감을 높이기 위하여 해상도를 크게 할 필요가 있다. 이 경우, 예를 들어 정해진 크기 내에서, 화소 간, 배선 간 등의 피치 폭을 작게 하거나 화소의 크기를 작게 하는 등의 설계를 수행함으로써, 상기 크기 내에 제공되는 화소의 개수를 증가할 수 있다. 다만 표시 장치로서 유기 EL를 사용한 발광 디바이스를 포함하는 표시 장치를 상정한 경우, 화소의 크기가 작으면, 화소마다 다른 색의 유기 EL의 발광층을 형성하기 어렵게 되므로, 상기 표시 장치의 제작 공정이 한정되는 경우가 있다.
본 발명의 일 형태는 해상도가 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 소비 전력이 낮은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 크기가 작은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 고해상도, 저소비 전력, 및 작은 면적 중 적어도 하나를 만족하는 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 본 발명의 일 형태의 과제는 위에서 열거한 과제에 한정되지 않는다. 위에서 열거한 과제는 다른 과제의 존재를 방해하는 것이 아니다. 또한 다른 과제는 이하에 기재되고 본 항목에서는 언급되지 않은 과제이다. 본 항목에서 언급되지 않은 과제는 통상의 기술자라면 명세서 또는 도면 등의 기재에서 도출할 수 있는 것이고, 이들 기재에서 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 과제 및 다른 과제 중 적어도 하나의 과제를 해결하는 것이다. 또한 본 발명의 일 형태는 위에서 열거한 과제 및 다른 과제 모두를 해결할 필요는 없다.
(1)
본 발명의 일 형태는 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 1 도전체와, 제 2 도전체와, 제 1 EL층을 포함하는 표시 장치의 제작 방법이다. 표시 장치의 제작 방법은 제 1 단계 내지 제 9 단계를 포함한다. 제 1 단계는 제 1 절연체 위에 제 1 도전체가 형성되는 단계를 포함하고, 제 2 단계는 제 1 절연체 위와 제 1 도전체 위에 제 2 절연체가 형성되는 단계를 포함하고, 제 3 단계는 제 1 도전체에 중첩되는 제 2 절연체의 영역에 제 1 도전체에 도달되는 제 1 개구부가 형성되는 단계를 포함한다. 또한 제 4 단계는 제 1 절연체 위와, 제 2 절연체 위와, 제 1 도전체 위를 포함하는 영역에 포지티브형 제 1 포토레지스트가 도포되는 단계를 포함하고, 제 5 단계는 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 제 1 포토레지스트에서 제 1 개구부 및 제 1 도전체에 중첩되는 영역에 제 1 도전체 및 제 2 절연체에 도달되는 역 테이퍼 구조의 제 2 개구부가 형성되는 단계를 포함한다. 또한 제 6 단계는 제 1 포토레지스트의 제 2 개구부의 바닥부에 위치하는 제 1 도전체 위 및 제 2 절연체 위와 제 1 포토레지스트 위에 제 1 EL층이 형성되는 단계를 포함하고, 제 7 단계는 제 1 EL층 위에 제 2 도전체가 형성되는 단계를 포함하고, 제 8 단계는 제 2 도전체 위에 제 3 절연체가 형성되는 단계를 포함한다. 제 9 단계는 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 제 1 포토레지스트와, 제 1 포토레지스트 위에 형성된 제 1 EL층, 제 2 도전체, 및 제 3 절연체가 제거됨으로써 제 1 도전체 위에 제 1 EL층, 제 2 도전체, 및 제 3 절연체를 포함하는 발광 디바이스가 형성되는 단계를 포함한다.
(2)
또는 본 발명의 일 형태는 상기 (1)에서 제 2 절연체가 유기 재료와, 유기 재료의 상부에 중첩되는 무기 재료를 포함하는 표시 장치의 제작 방법으로 하여도 좋다. 또한 유기 재료는 폴리이미드를 포함하는 것이 바람직하고, 무기 재료는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 및 질화 알루미늄 중에서 선택되는 적어도 하나를 포함하는 것이 바람직하다.
(3)
또는 본 발명의 일 형태는 상기 (1) 또는 (2)에서 표시 장치가 제 1 절연체 아래쪽에 위치하는 제 1 트랜지스터와, 제 1 트랜지스터 아래쪽에 위치하는 제 2 트랜지스터를 포함하는 표시 장치의 제작 방법으로 하여도 좋다. 또한 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하여도 좋고, 제 2 트랜지스터는 채널 형성 영역에 실리콘을 포함하여도 좋다.
(4)
또는 본 발명의 일 형태는 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 4 도전체와, 제 1 EL층과, 제 2 EL층과, 제 3 EL층을 포함하는 표시 장치의 제작 방법이다. 표시 장치의 제작 방법은 제 1 단계 내지 제 16 단계를 포함한다. 제 1 단계는 제 1 절연체 위에 제 1 도전체와, 제 2 도전체와, 제 3 도전체가 형성되는 단계를 포함하고, 제 2 단계는 제 1 절연체 위와, 제 1 도전체 위와, 제 2 도전체 위와, 제 3 도전체 위에 제 2 절연체가 형성되는 단계를 포함하고, 제 3 단계는 제 1 도전체에 중첩되는 제 2 절연체의 영역에 제 1 도전체에 도달되는 제 1 개구부가 형성되는 단계를 포함한다. 제 4 단계는 제 1 도전체 위와, 제 2 도전체 위와, 제 3 도전체 위와, 제 2 절연체 위에 제 1 EL층이 형성되는 단계를 포함하고, 제 5 단계는 제 1 EL층 위를 포함하는 영역에 포지티브형 제 1 포토레지스트가 도포되는 단계를 포함한다. 제 6 단계는 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 제 1 포토레지스트에서 제 2 도전체 및 제 3 도전체에 중첩되는 영역에 제 1 EL층에 도달되는 역 테이퍼 구조의 제 2 개구부가 형성되는 단계를 포함한다. 제 7 단계는 드라이 에칭 처리에 의하여 제 1 포토레지스트의 제 2 개구부의 바닥부에 위치하는 제 1 EL층이 제거되어, 제 1 포토레지스트의 제 2 개구부의 바닥부에 제 2 도전체와, 제 3 도전체와, 제 2 절연체를 노출시키는 단계를 포함한다. 제 8 단계는 제 1 포토레지스트 위와, 제 1 포토레지스트의 제 2 개구부의 바닥부에 위치하는 제 2 도전체 위, 제 3 도전체 위, 및 제 2 절연체 위에 제 2 EL층이 형성되는 단계를 포함한다. 제 9 단계는 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 제 1 포토레지스트와, 제 1 포토레지스트 위에 형성된 제 2 EL층이 제거되는 단계를 포함한다. 제 10 단계는 제 1 EL층 위와 제 2 EL층 위를 포함하는 영역에 포지티브형 제 2 포토레지스트가 도포되는 단계를 포함한다. 제 11 단계는 제 2 포토레지스트에 대하여 노광 및 현상이 수행되어 제 2 포토레지스트에서 제 3 도전체에 중첩되는 영역에 제 2 EL층에 도달되는 역 테이퍼 구조의 제 3 개구부가 형성되는 단계를 포함한다. 제 12 단계는 드라이 에칭 처리에 의하여 제 2 포토레지스트의 제 3 개구부의 바닥부에 위치하는 제 2 EL층이 제거되어, 제 2 포토레지스트의 제 3 개구부의 바닥부에 제 3 도전체와 제 2 절연체를 노출시키는 단계를 포함한다. 제 13 단계는 제 2 포토레지스트 위와, 제 2 포토레지스트의 제 3 개구부의 바닥부에 위치하는 제 3 도전체 위와 제 2 절연체 위에 제 3 EL층이 형성되는 단계를 포함한다. 제 14 단계는 제 2 포토레지스트에 대하여 노광 및 현상이 수행되어 제 2 포토레지스트와 제 2 포토레지스트 위에 형성된 제 3 EL층이 제거되는 단계를 포함한다. 제 15 단계는 제 1 EL층 위와, 제 2 EL층 위와, 제 3 EL층 위에 제 4 도전체가 형성되는 단계를 포함하고, 제 16 단계는 제 4 도전체 위에 제 3 절연체가 형성되는 단계를 포함한다.
(5)
또는 본 발명의 일 형태는 상기 (4)에서 제 2 절연체가 유기 재료와, 유기 재료의 상부에 중첩되는 무기 재료를 포함하는 표시 장치의 제작 방법으로 하여도 좋다. 또한 유기 재료는 폴리이미드를 포함하는 것이 바람직하고, 무기 재료는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 및 질화 알루미늄 중에서 선택되는 적어도 하나를 포함하는 것이 바람직하다.
(6)
또는 본 발명의 일 형태는 상기 (1) 또는 (2)에서 표시 장치가 제 1 절연체 아래쪽에 위치하는 제 1 트랜지스터와, 제 1 트랜지스터 아래쪽에 위치하는 제 2 트랜지스터를 포함하는 표시 장치의 제작 방법으로 하여도 좋다. 또한 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하여도 좋고, 제 2 트랜지스터는 채널 형성 영역에 실리콘을 포함하여도 좋다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치이고, 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함하는 회로, 이 회로를 포함하는 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 포함하는 칩이나, 패키지에 칩을 수납한 전자 부품은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 그 자체가 반도체 장치인 경우가 있고, 반도체 장치를 포함하는 경우가 있다.
또한 본 명세서 등에서 X와 Y가 접속된다고 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 전기적으로 접속되는 경우에는, 일례로서 X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 디바이스, 발광 디바이스, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온과 오프가 제어되는 기능을 가진다. 즉 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 가진다.
X와 Y가 기능적으로 접속되는 경우에는, 일례로서 X와 Y를 기능적으로 접속할 수 있는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(디지털 아날로그 변환 회로, 아날로그 디지털 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 일례로서, X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는, X와 Y는 기능적으로 접속되는 것으로 한다.
또한 X와 Y가 전기적으로 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼워 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼우지 않고 접속되는 경우)를 포함하는 것으로 한다.
또한 본 명세서에서는 배선(정전위를 공급하는 배선 또는 신호를 송신하는 배선)에 복수의 소자가 전기적으로 접속되는 회로 구성에 대하여 설명한다. 예를 들어 X와 배선이 직접 접속되며, Y와 상기 배선이 직접 접속되는 경우, 본 명세서에서는 "X와 Y가 직접 전기적으로 접속된다"라고 기재하는 경우가 있다.
또한 예를 들어 "X와, Y와, 트랜지스터의 소스(또는 제 1 단자 등)와, 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공된다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다. 또한 이들 표현 방법은 일례이고, 이들 표현 방법에 한정되지 않는다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 회로도상 독립된 구성 요소들이 전기적으로 접속되는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우에는, 하나의 도전막이 배선의 기능 및 전극의 기능의 양쪽의 구성 요소의 기능을 겸비한다. 따라서 본 명세서에서의 전기적인 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서 등에서 "저항 소자"란, 예를 들어 0Ω보다 저항값이 높은 회로 소자, 0Ω보다 저항값이 높은 배선 등으로 할 수 있다. 그러므로 본 명세서 등에서 "저항 소자"는 저항값을 가지는 배선, 소스와 드레인 간을 전류가 흐르는 트랜지스터, 다이오드, 코일 등을 포함하는 것으로 한다. 그러므로 "저항 소자"라는 용어는 "저항", "부하", "저항값을 가지는 영역" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 반대로 "저항", "부하", "저항값을 가지는 영역"이라는 용어는 "저항 소자" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 저항값은 예를 들어 바람직하게는 1mΩ 이상 10Ω 이하, 더 바람직하게는 5mΩ 이상 5Ω 이하, 더욱 바람직하게는 10mΩ 이상 1Ω 이하로 할 수 있다. 또한 예를 들어 1Ω 이상 1×109Ω 이하로 하여도 좋다.
또한 본 명세서 등에서 "용량 소자"는, 예를 들어 정전 용량이 0F보다 높은 회로 소자, 정전 용량이 0F보다 높은 배선의 영역, 기생 용량, 트랜지스터의 게이트 용량 등으로 할 수 있다. 또한 "용량 소자", "기생 용량", "게이트 용량" 등이라는 용어는 "용량" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 반대로 "용량"이라는 용어는 "용량 소자", "기생 용량", "게이트 용량" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 또한 "용량"의 "한 쌍의 전극"이라는 용어는 "한 쌍의 도전체", "한 쌍의 도전 영역", "한 쌍의 영역" 등으로 바꿔 말할 수 있다. 또한 정전 용량은 예를 들어 0.05fF 이상 10pF 이하로 할 수 있다. 또한 예를 들어 1pF 이상 10μF 이하로 하여도 좋다.
또한 본 명세서 등에서 트랜지스터는 게이트, 소스, 및 드레인이라고 불리는 3개의 단자를 포함한다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 단자이다. 소스 또는 드레인으로서 기능하는 2개의 단자는 트랜지스터의 입출력 단자이다. 2개의 입출력 단자는 트랜지스터의 도전형(n채널형, p채널형) 및 트랜지스터의 3개의 단자에 인가되는 전위의 높낮이에 따라, 한쪽이 소스가 되고 다른 쪽이 드레인이 된다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 말할 수 있는 경우가 있다. 또한 본 명세서 등에서는, 트랜지스터의 접속 관계를 설명하는 경우, "소스 및 드레인 중 한쪽"(또는 제 1 전극 또는 제 1 단자), "소스 및 드레인 중 다른 쪽"(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 또한 트랜지스터의 구조에 따라서는 상술한 3개의 단자에 더하여 백 게이트를 포함하는 경우가 있다. 이 경우, 본 명세서 등에서 트랜지스터의 게이트 및 백 게이트 중 한쪽을 제 1 게이트라고 부르고, 트랜지스터의 게이트 및 백 게이트 중 다른 쪽을 제 2 게이트라고 부르는 경우가 있다. 또한 같은 트랜지스터에서 "게이트"와 "백 게이트"라는 용어는 서로 바꿀 수 있는 경우가 있다. 또한 트랜지스터가 3개 이상의 게이트를 포함하는 경우, 본 명세서 등에서는 각 게이트를 제 1 게이트, 제 2 게이트, 제 3 게이트 등이라고 부를 수 있다.
예를 들어 본 명세서 등에서 트랜지스터의 일례로서는, 2개 이상의 게이트 전극을 포함하는 멀티 게이트 구조의 트랜지스터를 사용할 수 있다. 멀티 게이트 구조로 하면, 채널 형성 영역이 직렬로 접속되기 때문에, 복수의 트랜지스터가 직렬로 접속된다. 따라서 멀티 게이트 구조로 하면, 오프 전류의 감소, 트랜지스터의 내압 향상(신뢰성 향상)을 도모할 수 있다. 또는 멀티 게이트 구조로 하면, 포화 영역에서 동작할 때, 드레인과 소스 사이의 전압이 변화되어도 드레인과 소스 사이의 전류가 그다지 변화되지 않기 때문에, 기울기가 평평한 전압-전류 특성을 얻을 수 있다. 기울기가 평평한 전압-전류 특성을 이용하면, 이상적인 전류원 회로 또는 저항값이 매우 높은 능동 부하를 실현할 수 있다. 그 결과, 특성이 좋은 차동 회로 또는 커런트 미러 회로 등을 실현할 수 있다.
또한 회로도에서 단일의 회로 소자가 도시되어 있는 경우에도 상기 회로 소자가 복수의 회로 소자를 포함하는 경우가 있다. 예를 들어 회로도에서 하나의 저항 소자가 도시되어 있는 경우에는 2개 이상의 저항 소자가 직렬로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다. 또한 예를 들어 회로도에서 하나의 용량 소자가 도시되어 있는 경우에는 2개 이상의 용량 소자가 병렬로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다. 또한 예를 들어 회로도에서 하나의 트랜지스터가 도시되어 있는 경우에는 2개 이상의 트랜지스터가 직렬로 전기적으로 접속되고, 또한 각 트랜지스터의 게이트가 서로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다. 또한 이와 마찬가지로, 예를 들어 회로도에서 하나의 스위치가 도시되어 있는 경우에는 상기 스위치가 2개 이상의 트랜지스터를 포함하고, 2개 이상의 트랜지스터가 직렬 또는 병렬로 전기적으로 접속되고, 각 트랜지스터의 게이트가 서로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다.
또한 본 명세서 등에서 노드는 회로 구성이나 디바이스 구조 등에 따라 단자, 배선, 전극, 도전층, 도전체, 불순물 영역 등으로 바꿔 말할 수 있다. 또한 단자, 배선 등을 노드로 바꿔 말할 수 있다.
또한 본 명세서 등에서 "전압"과 "전위"는 적절히 바꿔 말할 수 있다. "전압"은 기준이 되는 전위와의 전위차를 말하고, 예를 들어 기준이 되는 전위를 그라운드 전위(접지 전위)로 하면, "전압"을 "전위"로 바꿔 말할 수 있다. 또한 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위가 변화됨으로써, 배선에 공급되는 전위, 회로 등에 인가되는 전위, 회로 등으로부터 출력되는 전위 등도 변화된다.
또한 본 명세서 등에서 "고레벨 전위", "저레벨 전위"라는 용어는 특정의 전위를 의미하는 것은 아니다. 예를 들어 2개의 배선의 양쪽이 "고레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되는 경우, 양쪽의 배선이 공급하는 각 고레벨 전위는 서로 같지 않아도 된다. 또한 마찬가지로 2개의 배선의 양쪽이 "저레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되는 경우, 양쪽의 배선이 공급하는 각 저레벨 전위는 서로 같지 않아도 된다.
"전류"란 전하의 이동 현상(전기 전도)을 말하고, 예를 들어 "양의 하전체(荷電體)의 전기 전도가 발생하고 있다"라는 기재는, "그 반대 방향으로 음의 하전체의 전기 전도가 발생하고 있다"라고 바꿔 말할 수 있다. 그러므로 본 명세서 등에서 "전류"란 별도의 설명이 없는 한, 캐리어의 이동에 따른 전하의 이동 현상(전기 전도)을 말하는 것으로 한다. 여기서 캐리어란 전자, 정공, 음이온, 양이온, 착이온 등이고, 전류가 흐르는 시스템(예를 들어 반도체, 금속, 전해액, 진공 중 등)에 따라 캐리어가 다르다. 또한 배선 등에서의 "전류의 방향"은 양전하를 띤 캐리어가 이동하는 방향이고, 양의 전류량으로 기재한다. 바꿔 말하면, 음전하를 띤 캐리어가 이동하는 방향은 전류의 방향과 반대 방향이고, 음의 전류량으로 표현된다. 따라서 본 명세서 등에서 전류의 양과 음(또는 전류의 방향)에 대하여 별도의 설명이 없는 경우, "소자 A로부터 소자 B로 전류가 흐른다" 등의 기재는 "소자 B로부터 소자 A로 전류가 흐른다" 등으로 바꿔 말할 수 있는 것으로 한다. 또한 "소자 A에 전류가 입력된다" 등의 기재는 "소자 A로부터 전류가 출력된다" 등으로 바꿔 말할 수 있는 것으로 한다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성 요소의 개수를 한정하는 것이 아니다. 또한 구성 요소의 순서를 한정하는 것이 아니다. 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 "제 2"로 언급된 구성 요소가 될 수도 있다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 생략될 수도 있다.
또한 본 명세서 등에서 "위에", "아래에" 등의 배치를 나타내는 용어는 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있는 경우가 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 따라서 명세서 등에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다. 예를 들어 "도전체의 상면에 위치하는 절연체"라는 표현은, 나타낸 도면의 방향을 180° 회전시킴으로써, "도전체의 하면에 위치하는 절연체"라고 바꿔 말할 수 있다.
또한 "위"나 "아래"라는 용어는, 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며 직접 접촉하는 것에 한정되지 않는다. 예를 들어 "절연층(A) 위의 전극(B)"이라는 표현이면, 절연층(A) 위에 전극(B)이 직접 접촉되어 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한 본 명세서 등에서 "막", "층" 등의 용어는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다. 또는 경우 또는 상황에 따라 "막", "층" 등의 용어를 사용하지 않고, 다른 용어로 바꿀 수 있다. 예를 들어 "도전층" 또는 "도전막"이라는 용어를 "도전체"라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연층", "절연막"이라는 용어를 "절연체"라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 "전극", "배선", "단자" 등의 용어는, 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극"이나 "배선"이라는 용어는, 복수의 "전극"이나 "배선"이 일체가 되어 형성되어 있는 경우 등도 포함한다. 또한 예를 들어 "단자"는 "배선"이나 "전극"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "단자"라는 용어는, 복수의 "전극", "배선", "단자" 등이 일체가 되어 형성되어 있는 경우 등도 포함한다. 그러므로 예를 들어 "전극"은 "배선" 또는 "단자"의 일부가 될 수 있고, 예를 들어 "단자"는 "배선" 또는 "전극"의 일부가 될 수 있다. 또한 "전극", "배선", "단자" 등의 용어는 경우에 따라 "영역" 등의 용어로 치환되는 경우가 있다.
또한 본 명세서 등에서 "배선", "신호선", "전원선" 등의 용어는, 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "배선"이라는 용어를 "신호선"이라는 용어로 변경할 수 있는 경우가 있다. 또한 예를 들어 "배선"이라는 용어를 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선", "전원선" 등의 용어를 "배선"이라는 용어로 변경할 수 있는 경우가 있다. "전원선" 등의 용어는 "신호선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선" 등의 용어는 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 배선에 인가되는 "전위"라는 용어를 경우 또는 상황에 따라 "신호" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호" 등의 용어는 "전위"라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 반도체의 불순물이란, 예를 들어 반도체층을 구성하는 주성분 이외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이다. 불순물이 포함되면, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 캐리어 이동도가 저하되거나, 결정성이 저하되는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 주성분 이외의 전이 금속 등이 있고, 특히 예를 들어 수소(물에도 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 구체적으로는, 반도체가 실리콘층인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 15족 원소 등(다만 산소, 수소는 제외함)이 있다.
본 명세서 등에서 스위치란, 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가지는 것을 말한다. 또는 스위치란, 전류를 흘리는 경로를 선택하고 전환하는 기능을 가지는 것을 말한다. 그러므로 스위치는 제어 단자와는 별도로 전류를 흘리는 단자를 2개 또는 3개 이상 포함하는 경우가 있다. 일례로서는, 전기적 스위치, 기계적 스위치 등을 사용할 수 있다. 즉 스위치는 전류를 제어할 수 있는 것이면 좋고, 특정의 것에 한정되지 않는다.
전기적 스위치의 일례로서는, 트랜지스터(예를 들어 바이폴러 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어 PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다. 또한 스위치로서 트랜지스터를 사용하는 경우, 트랜지스터의 "도통 상태"란 예를 들어 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 단락되어 있다고 간주할 수 있는 상태나, 소스 전극과 드레인 전극 사이에 전류를 흘릴 수 있는 상태를 말한다. 또한 트랜지스터의 "비도통 상태"란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 차단되어 있다고 간주할 수 있는 상태를 말한다. 또한 트랜지스터를 단순히 스위치로서 동작시키는 경우에는, 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다.
기계적 스위치의 일례로서는, MEMS(micro electro mechanical systems) 기술을 사용한 스위치가 있다. 그 스위치는 기계적으로 동작시킬 수 있는 전극을 포함하고, 그 전극의 움직임에 따라 도통과 비도통을 제어하여 동작한다.
본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서, 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
또한 본 명세서 등에서, 각 색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))의 발광층을 구분하여 형성하거나 개별 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. 또한 본 명세서 등에서, 백색광을 방출할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한 백색 발광 디바이스는 착색층(예를 들어 컬러 필터)과 조합함으로써, 풀 컬러 표시의 표시 장치로 할 수 있다.
또한 발광 디바이스는 싱글 구조와 탠덤 구조로 크게 나눌 수 있다. 싱글 구조의 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 포함하고, 상기 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 2개의 발광층을 사용하여 백색 발광을 얻는 경우, 2개의 발광층의 발광색이 서로 보색 관계가 되는 발광층을 선택하는 것이 좋다. 예를 들어, 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색 관계가 되도록 함으로써, 발광 디바이스 전체로서 백색을 발광하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 사용하여 백색 발광을 얻는 경우, 3개 이상의 발광층의 발광색이 각각 합쳐져 발광 디바이스 전체로서 백색 발광할 수 있는 구성으로 하면 좋다.
탠덤 구조의 디바이스는 한 쌍의 전극 사이에 2개 이상의 복수의 발광 유닛을 포함하고, 각 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는 복수의 발광 유닛의 발광층으로부터의 광을 합성시켜 백색 발광이 얻어지는 구성으로 하면 좋다. 또한 백색 발광이 얻어지는 구성에 대해서는, 싱글 구조의 구성과 마찬가지이다. 또한 탠덤 구조의 디바이스에서, 복수의 발광 유닛 사이에는 전하 발생층 등의 중간층이 제공되는 것이 바람직하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와, SBS 구조의 발광 디바이스를 비교한 경우, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮출 수 있다. 소비 전력을 낮게 하고자 하는 경우에는 SBS 구조의 발광 디바이스를 사용하면 적합하다. 한편 백색 발광 디바이스는 제조 프로세스가 SBS 구조의 발광 디바이스보다 간단하기 때문에 제조 비용을 낮게 할 수 있거나, 제조 수율을 높게 할 수 있어 적합하다.
본 명세서에서 "평행"이란 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행" 또는 "대략 평행"이란 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한 "수직"이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직" 또는 "대략 수직"이란 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
본 발명의 일 형태에 의하여 해상도가 높은 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 소비 전력이 낮은 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 크기가 작은 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신규 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 고해상도, 저소비 전력, 및 작은 면적 중 적어도 하나를 만족하는 표시 장치를 제공할 수 있다.
또한 본 발명의 일 형태의 효과는 위에서 열거한 효과에 한정되지 않는다. 위에서 열거한 효과는 다른 효과의 존재를 방해하는 것이 아니다. 또한 다른 효과는 이하에 기재되고 본 항목에서는 언급되지 않은 효과이다. 본 항목에서 언급되지 않은 효과는 통상의 기술자라면 명세서 또는 도면 등의 기재에서 도출할 수 있는 것이고, 이들 기재에서 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 효과 및 다른 효과 중 적어도 하나의 효과를 가지는 것이다. 따라서 본 발명의 일 형태는 경우에 따라서는 위에서 열거한 효과를 가지지 않는 경우도 있다.
도 1은 표시 장치의 구성예를 나타낸 단면도이다.
도 2의 (A) 내지 (D)는 발광 디바이스의 구성예를 나타낸 모식도이다.
도 3은 표시 장치의 구성예를 나타낸 단면도이다.
도 4는 표시 장치의 구성예를 나타낸 단면도이다.
도 5의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면도이다.
도 6의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 나타낸 단면도이다.
도 7의 (A) 내지 (D)는 표시 장치의 제작 방법의 예를 나타낸 단면도이다.
도 8의 (A) 내지 (D)는 표시 장치의 제작 방법의 예를 나타낸 단면도이다.
도 9의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 나타낸 단면도이다.
도 10의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 11의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 12의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면도이다.
도 13의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 나타낸 단면도이다.
도 14의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 나타낸 단면도이다.
도 15의 (A) 내지 (E)는 표시 장치의 제작 방법의 예를 나타낸 단면도이다.
도 16의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 17의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 18의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이고, 도 18의 (B)는 결정성 IGZO의 XRD 스펙트럼을 설명하는 도면이고, 도 18의 (C)는 결정성 IGZO의 나노빔 전자 회절 패턴을 설명하는 도면이다.
도 19의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 20의 (A) 내지 (F)는 전자 기기의 구성예를 나타낸 도면이다.
도 21의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 22의 (A) 및 (B)는 전자 기기의 구성예를 나타낸 도면이다.
도 23의 (A) 내지 (C)는 전자 기기의 구성예를 나타낸 도면이다.
도 24의 (A) 내지 (D)는 전자 기기의 구성예를 나타낸 도면이다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 채널 형성 영역에 금속 산화물이 포함되는 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 트랜지스터의 채널 형성 영역을 구성할 수 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 할 수 있다. 또한 OS 트랜지스터라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터로 바꿔 말할 수 있다.
또한 본 명세서 등에서, 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다.
또한 본 명세서 등에서 각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
또한 어떤 하나의 실시형태에서 설명하는 내용(일부 내용이어도 좋음)은, 그 실시형태에서 설명하는 다른 내용(일부 내용이어도 좋음)과, 하나 또는 복수의 다른 실시형태에서 설명하는 내용(일부 내용이어도 좋음) 중 적어도 하나의 내용에 대하여 적용, 조합, 또는 치환 등을 할 수 있다.
또한 실시형태에서 설명하는 내용이란, 각 실시형태에서 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 말한다.
또한 어떤 하나의 실시형태에서 제시하는 도면(일부이어도 좋음)은 그 도면의 다른 부분, 그 실시형태에서 제시하는 다른 도면(일부이어도 좋음), 하나 또는 복수의 다른 실시형태에서 제시하는 도면(일부이어도 좋음) 중 적어도 하나의 도면과 조합함으로써 더 많은 도면을 구성할 수 있다.
본 명세서에 기재되는 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태의 발명의 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략하는 경우가 있다. 또한 사시도 등에서는, 도면의 명확성을 기하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다.
본 명세서 등에서 복수의 요소에 같은 부호를 사용하고, 이들을 특별히 구별할 필요가 있는 경우에는, 부호에 "_1", "[n]", "[m, n]" 등의 식별용 부호를 붙여서 기재하는 경우가 있다. 또한 도면 등에서 부호에 "_1", "[n]", "[m, n]" 등의 식별용 부호를 붙여서 기재하고, 본 명세서 등에서 이들을 구별할 필요가 없는 경우에는, 식별용 부호를 기재하지 않는 경우가 있다.
또한 본 명세서의 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈에 기인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치 및 표시 장치의 제작 방법에 대하여 설명한다.
<표시 장치의 구성예>
도 1은 본 발명의 일 형태의 표시 장치의 일례를 나타낸 단면도이다. 도 1에 나타낸 표시 장치(100)는 일례로서 기판(101) 위에 화소 회로, 구동 회로 등이 제공된 구성을 가진다.
기판(101)으로서는 예를 들어 실리콘 또는 저마늄을 재료로 한 반도체 기판(예를 들어 단결정 기판)을 사용할 수 있다. 또한 기판(101)으로서는 반도체 기판 외에 예를 들어 SOI(Silicon On Insulator) 기판, 유리 기판, 석영 기판, 플라스틱 기판, 사파이어 유리 기판, 금속 기판, 스테인리스강 기판, 스테인리스강 포일을 가지는 기판, 텅스텐 기판, 텅스텐 포일을 가지는 기판, 가요성 기판, 접합 필름, 섬유상 재료를 포함하는 종이, 또는 기재 필름 등을 사용할 수 있다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다 석회 유리 등이 있다. 가요성 기판, 접합 필름, 기재 필름 등의 일례로서는 이하의 것을 들 수 있다. 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는 일례로서는, 아크릴 등의 합성 수지 등이 있다. 또는 일례로서는, 폴리프로필렌, 폴리에스터, 폴리플루오린화 바이닐, 또는 폴리염화 바이닐 등이 있다. 또는 일례로서는, 폴리아마이드, 폴리이미드, 아라미드, 에폭시 수지, 무기 증착 필름, 또는 종이류 등이 있다. 또한 표시 장치(100)의 제작 공정에 열처리가 포함되는 경우에는, 기판(101)으로서 열에 대한 내성이 높은 재료를 선택하는 것이 바람직하다.
본 실시형태에서는 기판(101)이 실리콘 등을 재료로서 포함하는 반도체 기판인 것으로 가정하여 설명을 수행한다.
표시 장치(100)는 기판(101) 위에 트랜지스터(170)와 발광 디바이스(150a) 내지 발광 디바이스(150c)를 포함한다.
트랜지스터(170)는 기판(101) 위에 제공되고, 소자 분리층(171), 절연체(174), 도전체(175), 절연체(176), 기판(101)의 일부로 이루어지는 반도체 영역(173), 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(172a) 및 저저항 영역(172b)을 포함한다. 그러므로 트랜지스터(170)는 채널 형성 영역에 실리콘이 포함되는 트랜지스터(이후 Si 트랜지스터라고 함)이다. 또한 도 1에는 트랜지스터(170)의 소스 영역 및 드레인 영역 중 한쪽이 후술하는 도전체(126)를 통하여 발광 디바이스(150)의 화소 전극(후술하는 도전체(121))에 전기적으로 접속되는 구성을 나타내었지만, 본 발명의 일 형태의 반도체 장치의 전기적인 접속 구성은 이에 한정되지 않는다. 본 발명의 일 형태의 반도체 장치는 예를 들어 트랜지스터(170)의 소스 및 드레인 중 다른 쪽이 도전체(126)를 통하여 발광 디바이스(150)의 화소 전극(도전체(121))에 전기적으로 접속되는 구성으로 하여도 좋고, 트랜지스터(170)의 게이트가 도전체(126)를 통하여 발광 디바이스(150)의 화소 전극(후술하는 도전체(121))에 전기적으로 접속되는 구성으로 하여도 좋다.
트랜지스터(170)를 예를 들어 Fin형으로 함으로써, 실효상의 채널 폭을 증대시킬 수 있어, 트랜지스터(170)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(170)의 오프 특성을 향상시킬 수 있다.
또한 트랜지스터(170)는 p채널형 및 n채널형 중 어느 쪽이어도 좋다.
반도체 영역(173)에서 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(172a) 및 저저항 영역(172b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 저마늄(Ge), 실리콘 저마늄(SiGe), 비소화 갈륨(GaAs), 갈륨 알루미늄 비소(GaAlAs), 질화 갈륨(GaN) 등을 포함하는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 비소화 갈륨과 갈륨 알루미늄 비소 등을 사용함으로써, 트랜지스터(170)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
게이트 전극으로서 기능하는 도전체(175)에는 비소 또는 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 상기 도전체의 재료를 선택함으로써 트랜지스터의 문턱 전압을 조정할 수 있다. 구체적으로는 도전체에 질화 타이타늄, 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐, 알루미늄 등의 금속 재료를 적층하여 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
소자 분리층(171)은 기판(101) 위에 형성된 복수의 트랜지스터들을 분리하기 위하여 제공되어 있다. 소자 분리층은 예를 들어 LOCOS(Local Oxidation of Silicon)법, STI(Shallow Trench Isolation)법, 메사 분리(mesa isolation)법 등을 사용하여 형성할 수 있다.
또한 도 1에 나타낸 트랜지스터(170)는 일례이고, 구조는 이에 한정되지 않고, 회로 구성, 구동 방법 등에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어 트랜지스터(170)는 Fin형이 아니라 플레이너형 구조로 하여도 좋다.
도 1에 나타낸 트랜지스터(170)에서는 절연체(116), 절연체(117), 및 절연체(111)가 순차적으로 적층되어 있다.
절연체(116) 및 절연체(117)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
또한 본 명세서에서 산화질화 실리콘이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연체(117)는 절연체(116) 및 절연체(117)로 덮여 있는 트랜지스터(170) 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(117)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
또한 절연체(111)에는, 기판(101) 또는 트랜지스터(170) 등으로부터 절연체(111)보다 위쪽 영역으로 물, 수소, 불순물 등이 확산되지 않도록 하는 배리어 절연막을 사용하는 것이 바람직하다. 따라서 절연체(111)에는 수소 원자, 수소 분자, 물 분자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또한 상황에 따라서는 절연체(111)에는 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다.
또한 본 명세서에서 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 본 명세서에서 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)을 말한다. 또는 대응하는 물질을 포획 및 고착(게터링이라고도 함)하는 기능을 말한다.
절연체(111)로서는 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체를 사용하는 것이 바람직하고, 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등 중에서 적어도 하나를 사용할 수 있다. 예를 들어 절연체(111)에 보다 수소 배리어성이 높은 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(111)에 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄 또는 산화 마그네슘 등을 사용하는 것이 바람직하다. 또한 절연체(111)는 상술한 재료 중에서 선택된 2개 이상의 재료가 사용된 적층체로 하여도 좋다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어 절연체(111)의 수소의 이탈량은 TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(111)의 면적당으로 환산하여 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한 절연체(111)는 평탄성이 높은 막으로 하는 것이 바람직하다. 이 경우, 절연체(111)에는, 예를 들어 아크릴 수지, 폴리이미드 등의 유기 재료를 적용할 수 있다.
또한 절연체(111)는 절연체(117)보다 유전율이 낮은 것이 바람직하다. 예를 들어 절연체(111)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한 예를 들어 절연체(111)의 비유전율은 절연체(117)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써 배선 사이에 발생하는 기생 용량을 저감할 수 있다.
또한 절연체(116), 절연체(117), 및 절연체(111)에는 절연체(111)보다 위쪽에 제공된 발광 디바이스 등에 접속되는 도전체(126) 등이 매립되어 있다. 또한 도전체(126)는 플러그 또는 배선으로서의 기능을 가진다. 또한 플러그 또는 배선으로서의 기능을 가지는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(126) 등)의 재료로서는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐, 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄, 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 감소시킬 수 있다.
또한 절연체(117)보다 위이며 절연체(111)보다 아래에는 예를 들어 배선층을 제공하여도 좋다(도시하지 않았음).
도 1에서, 절연체(111)보다 위쪽에는 발광 디바이스(150a) 내지 발광 디바이스(150c)가 제공되어 있다. 이하에서, 도 1에 나타낸, 절연체(111)보다 위쪽에 제공되는 발광 디바이스(150a) 내지 발광 디바이스(150c)의 구성예에 대하여 설명한다.
또한 본 명세서 등에서, 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각을 구별하지 않는 경우에는, 발광 디바이스(150a) 내지 발광 디바이스(150c)를 통틀어 발광 디바이스(150)로서 설명하는 경우가 있다. 이와 마찬가지로 도전체(121a) 내지 도전체(121c)를 통틀어 도전체(121)라고 기재하는 경우가 있고, 또한 EL층(141a) 내지 EL층(141c)을 통틀어 EL층(141)이라고 기재하는 경우가 있고, 또한 도전체(122a) 내지 도전체(122c)를 통틀어 도전체(122)라고 기재하는 경우가 있고, 또한 절연체(113a) 내지 절연체(113c)를 통틀어 절연체(113)라고 기재하는 경우가 있다.
절연체(111) 위에는, 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각의 화소 전극으로서 기능하는 도전체(121a) 내지 도전체(121c)가 제공되어 있다. 또한 도 1에서는 절연체(111) 위의 일부에, 도전체(121a) 내지 도전체(121c)가 제공되지 않은 영역이 존재한다.
절연체(111) 위 및 도전체(121a) 위에는 절연체(112)가 제공되어 있다. 또한 도 1에서는 도전체(121a) 위의 일부, 도전체(121b) 위의 일부, 및 도전체(121c) 위의 일부에 절연체(112)가 제공되지 않은 영역이 존재한다.
절연체(112) 위 및 도전체(121a) 위에는 EL층(141a)이 제공되어 있다. 또한 절연체(112) 위 및 도전체(121b) 위에는 EL층(141b)이 제공되어 있다. 또한 절연체(112) 위 및 도전체(121c) 위에는 EL층(141c)이 제공되어 있다. 또한 도 1에서는 절연체(112) 위의 일부에 EL층(141a) 내지 EL층(141c)이 제공되지 않은 영역이 존재한다.
또한 EL층(141a) 내지 EL층(141c) 각각은 상이한 색의 발광을 나타내는 발광층을 포함하는 것이 바람직하다. 예를 들어 EL층(141a)은 청색(B)의 발광을 나타내는 발광층을 포함할 수 있고, EL층(141b)은 녹색(G)의 발광을 나타내는 발광층을 포함할 수 있고, EL층(141c)은 적색(R)의 발광을 나타내는 발광층을 포함할 수 있다. 이와 같이 표시 장치(100)는 복수의 화소 전극(도전체(121a) 내지 도전체(121c)) 위에 색마다 상이한 발광층을 형성하는 구조(SBS 구조)를 가져도 좋다.
또한 EL층(141a) 내지 EL층(141c) 각각에 포함되는 발광층이 발광하는 색의 조합은 상술한 것에 한정되지 않고, 예를 들어 시안, 마젠타, 황색 등의 색을 사용하여도 좋다. 또한 위에서는 3색의 예를 나타내었지만, 표시 장치(100)에 포함되는 발광 디바이스(150)가 발광하는 색은 2색으로 하여도 좋고, 4색 이상으로 하여도 좋다.
EL층(141a), EL층(141b), 및 EL층(141c)은 각각 발광성 유기 화합물을 포함하는 층(발광층) 외에 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 포함하여도 좋다.
예를 들어, 도 1의 발광 디바이스(150a) 내지 발광 디바이스(150c)는 도 2의 (A)에 나타낸 발광 디바이스(150)와 같이 층(4420), 발광층(4411), 층(4430) 등의 복수의 층으로 구성할 수 있다. 또한 도 1에 나타낸 EL층(141a), EL층(141b), 및 EL층(141c) 각각을 층(4420), 발광층(4411), 및 층(4430)을 포함하는 구성으로 할 수 있다.
층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함하는 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함하는 층(전자 수송층) 등을 포함할 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 포함한다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함하는 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함하는 층(정공 수송층)을 포함할 수 있다.
한 쌍의 전극(도전체(121)와 후술하는 도전체(122)) 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 포함하는 구성은 하나의 발광 유닛으로서 기능할 수 있고, 본 명세서 등에서는 도 2의 (A)에 나타낸 구성을 싱글 구조라고 부른다.
또한 도 2의 (B)는 도 2의 (A)에 나타낸 발광 디바이스(150)가 포함하는 EL층(141)의 변형예를 나타낸 것이다. 구체적으로 도 2의 (B)에 나타낸 발광 디바이스(150)는 도전체(121) 위의 층(4430-1)과, 층(4430-1) 위의 층(4430-2)과, 층(4430-2) 위의 발광층(4411)과, 발광층(4411) 위의 층(4420-1)과, 층(4420-1) 위의 층(4420-2)과, 층(4420-2) 위의 도전체(122)를 포함한다. 예를 들어 도전체(121)를 양극으로 하고 도전체(122)를 음극으로 한 경우, 층(4430-1)이 정공 주입층으로서 기능하고, 층(4430-2)이 정공 수송층으로서 기능하고, 층(4420-1)이 전자 수송층으로서 기능하고, 층(4420-2)이 전자 주입층으로서 기능한다. 또는 도전체(121)를 음극으로 하고 도전체(122)를 양극으로 한 경우에는, 층(4430-1)이 전자 주입층으로서 기능하고, 층(4430-2)이 전자 수송층으로서 기능하고, 층(4420-1)이 정공 수송층으로서 기능하고, 층(4420-2)이 정공 주입층으로서 기능한다. 이와 같은 층 구조로 함으로써, 발광층(4411)에 캐리어를 효율적으로 주입하고, 발광층(4411) 내에서의 캐리어의 재결합의 효율을 높일 수 있다.
또한 도 2의 (C)에 나타낸 바와 같이, 층(4420)과 층(4430) 사이에 복수의 발광층(발광층(4411), 발광층(4412), 및 발광층(4413))이 제공된 구성도 싱글 구조의 베리에이션이다.
또한 층(4420), 발광층(4411), 층(4430) 등의 복수의 층을 포함하는 적층체를 발광 유닛이라고 부르는 경우가 있다. 또한 복수의 발광 유닛은 중간층(전하 발생층)을 개재(介在)하여 직렬로 접속될 수 있다. 구체적으로는 도 2의 (D)에 나타낸 바와 같이, 복수의 발광 유닛인 발광 유닛(4400a), 발광 유닛(4400b)이 중간층(전하 발생층)(4440)을 개재하여 직렬로 접속될 수 있다. 또한 본 명세서에서는 이와 같은 구조를 탠덤 구조라고 부른다. 또한 본 명세서 등에서는, 탠덤 구조를 예를 들어 스택 구조라고 바꿔 말하는 경우가 있다. 또한 발광 디바이스를 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 디바이스로 할 수 있다. 또한 도 1에 나타낸 표시 장치(100)의 발광 디바이스(150)를 탠덤 구조로 하는 경우, EL층(141)으로서는 예를 들어 발광 유닛(4400a)의 층(4420)과 발광층(4412)과 층(4430), 중간층(4440), 발광 유닛(4400b)의 층(4420)과 발광층(4411)과 층(4430)이 포함되는 구성으로 할 수 있다.
발광 디바이스(150)의 발광색은, EL층(141)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 발광 디바이스(150)에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
백색광을 방출하는 발광 디바이스는 발광층에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 2종류 이상의 발광 물질의 발광이 서로 보색 관계가 되는 발광 물질을 선택하는 것이 좋다.
발광층에는 R(적색), G(녹색), B(청색), Y(황색), 또는 O(주황색) 등의 발광을 나타내는 발광 물질을 2종류 이상 포함하는 것이 바람직하다. 또는 발광 물질을 2종류 이상 포함하고, 각 발광 물질의 발광은 R, G, B 중 2종류 이상의 색의 스펙트럼 성분을 포함하는 것이 바람직하다.
또한 도 1에 나타낸 바와 같이, 상이한 색의 발광 디바이스 간에서 2개의 EL층 사이에는 틈이 제공되어 있다. 이와 같이 EL층(141a), EL층(141b), 및 EL층(141c)이 서로 접하지 않도록 제공되는 것이 바람직하다. 이로써 인접한 2개의 EL층을 통하여 전류가 흘러, 의도치 않은 발광이 발생되는 것(크로스토크라고도 함)을 적합하게 방지할 수 있다. 그러므로 콘트라스트를 높일 수 있고, 표시 품질이 높은 표시 장치를 실현할 수 있다.
EL층(141a) 위에는 도전체(122a) 및 절연체(113a)가 순차적으로 제공되어 있다. 또한 EL층(141b) 위에는 도전체(122b) 및 절연체(113b)가 순차적으로 제공되어 있다. 또한 EL층(141c) 위에는 도전체(122c) 및 절연체(113c)가 순차적으로 제공되어 있다.
도전체(122a) 내지 도전체(122c)는 예를 들어 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각의 상부 전극으로서 기능한다. 또한 발광 디바이스(150)로부터의 발광을 표시 장치(100) 위쪽으로 사출할 수 있도록, 도전체(122a) 내지 도전체(122c)는 투광성을 가지는 도전 재료를 포함하는 것이 바람직하다.
절연체(113a) 내지 절연체(113c)는 예를 들어 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)를 보호하는 패시베이션막으로서 기능한다. 그러므로 절연체(113a) 내지 절연체(113c)에는 물 등의 진입을 방지하는 재료를 사용하는 것이 바람직하다.
절연체(113a) 내지 절연체(113c) 위에는 수지층(161)이 제공되어 있다. 또한 수지층(161) 위에는 기판(102)이 제공되어 있다.
기판(102)으로서는 예를 들어 투광성을 가지는 기판을 적용하는 것이 바람직하다. 기판(102)에 투광성을 가지는 기판을 사용하면, 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)로부터 방출되는 광을 기판(102) 위쪽으로 사출할 수 있다.
또한 본 발명의 일 형태는 상술한 구성에 한정되지 않고, 상황에 따라 상술한 구성을 적절히 변경할 수 있다.
예를 들어, 기판(101) 위에 Si 트랜지스터를 제공하고, Si 트랜지스터 위에 발광 디바이스(150)를 제공한 구성을 도 1에 나타내었지만, Si 트랜지스터를 다른 트랜지스터로 치환하여도 좋다. 도 3에 나타낸 표시 장치(100)는 도 1에 나타낸 표시 장치(100)에서 Si 트랜지스터를 OS 트랜지스터로 치환한 구성을 가진다. 또한 도 3의 표시 장치에서는 절연체(512) 위에 OS 트랜지스터인 트랜지스터(500)가 제공되고, 트랜지스터(500) 위에 절연체(581)가 제공되고, 절연체(581) 위에 발광 디바이스(150)가 제공되어 있다. 또한 OS 트랜지스터에 대해서는 실시형태 2에서 자세히 설명한다.
또한 예를 들어 도 4에 나타낸 표시 장치(100)와 같이, 기판(101) 위에 Si 트랜지스터인 트랜지스터(170)를 제공하고, 트랜지스터(170) 위에 OS 트랜지스터인 트랜지스터(500)를 제공하고, 트랜지스터(500) 위에 발광 디바이스(150)를 제공한 구성으로 하여도 좋다. 도 4에 나타낸 표시 장치(100)에서는, 예를 들어 트랜지스터(500)를 발광 디바이스(150)에서의 구동 트랜지스터로 하고, 트랜지스터(170)를 표시 장치(100)를 구동시키는 드라이버 회로에 포함되는 트랜지스터로 할 수 있다.
또한 예를 들어 상술한 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)는 일례로서 각각 매트릭스 형태로 배열될 수 있다. 매트릭스 형태의 배열은 스트라이프 배열이라고 불리는 경우가 있다. 또한 발광 디바이스의 배열 방법은 이에 한정되지 않고, 델타 배열, 지그재그 배열 등의 배열 방법을 적용하여도 좋고, 펜타일 배열을 사용할 수도 있다.
또한 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)로서는 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode) 등의 EL 소자를 사용하는 것이 바람직하다. EL 소자에 포함되는 발광 물질로서는, 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 무기 화합물(퀀텀닷(quantum dot) 재료 등), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(TADF: Thermally activated delayed fluorescence) 재료) 등을 들 수 있다.
<표시 장치의 밀봉 구조의 예>
다음으로 도 1, 도 3, 및 도 4에 나타낸 표시 장치(100)에 적용할 수 있는, 발광 디바이스(150a) 내지 발광 디바이스(150c)의 밀봉 구조에 대하여 설명한다.
도 5의 (A)는 도 1, 도 3, 및 도 4에 나타낸 표시 장치(100)에 적용할 수 있는 밀봉 구조의 예를 나타낸 단면도이다. 구체적으로 도 5의 (A)에는 도 1, 도 3, 도 4에 나타낸 표시 장치(100)에 포함되는 기판(102)의 단부와, 상기 단부의 주변에 제공되는 재료를 나타내었다. 또한 도 5의 (A)에는, 표시 장치(100)의 일부의 회로 소자만을 발췌하여 나타내었다. 구체적으로 도 5의 (A)에는 절연체(111), 트랜지스터(500)에 접속하는 플러그, 및 절연체(111)보다 위쪽에 위치하는 절연체, 도전체, 발광 디바이스(150a) 내지 발광 디바이스(150c) 등을 나타내었다.
도 5의 (A)의 표시 장치(100)에서 기판(102)의 단부 또는 상기 단부의 주변에는 접착층(165)이 제공되어 있다. 구체적으로 표시 장치(100)에서는 절연체(112)와 기판(102)이 접착층(165)을 개재하여 제공되어 있다.
접착층(165)에는 예를 들어 수분 등의 불순물의 투과를 억제하는 재료를 사용하는 것이 바람직하다. 접착층(165)에 상기 재료를 사용함으로써 표시 장치(100)의 신뢰성을 높일 수 있다.
절연체(112)와 기판(102)이 수지층(161)을 개재하여 접착층(165)에 의하여 접합된 구조를 고체 밀봉 구조라고 부르는 경우가 있다. 또한 고체 밀봉 구조에서 수지층(161)이 접착층(165)과 같이 절연체(112)와 기판(102)을 접합하는 기능을 가지는 경우, 접착층(165)은 반드시 제공될 필요는 없다.
한편으로 절연체(112)와 기판(102)이 수지층(161) 대신에 불활성 가스를 충전하여 접착층(165)에 의하여 접합된 구조를 중공 밀봉 구조라고 부르는 경우가 있다(도시하지 않았음). 불활성 가스로서는 예를 들어 질소, 아르곤 등이 있다.
또한 도 5의 (A)에 나타낸 표시 장치(100)의 밀봉 구조에서는 접착층을 2개 이상 중첩하여 사용하여도 좋다. 예를 들어 도 5의 (B)에 나타낸 바와 같이 접착층(165)의 내측(접착층(165)과 수지층(161) 사이)에 접착층(164)을 더 제공하여도 좋다. 접착층을 2개 이상 중첩함으로써 수분 등의 불순물의 투과를 더 억제할 수 있기 때문에 표시 장치(100)의 신뢰성을 더 높일 수 있다.
또한 접착층(164)에 건조제를 혼입하여도 좋다. 이로써 접착층(165) 및 접착층(164)의 내측에 형성되어 있는 수지층(161), 절연체, 도전체, EL층 등에 포함되는 수분이 이 건조제에 의하여 흡착되기 때문에 표시 장치(100)의 신뢰성을 높일 수 있다.
또한 도 5의 (B)에는 고체 밀봉 구조의 표시 장치(100)를 나타내었지만, 중공 밀봉 구조로 하여도 좋다.
또한 도 5의 (A) 및 (B)에 나타낸 표시 장치(100)의 밀봉 구조에서는 수지층(161) 대신에 불활성 액체를 충전하여도 좋다. 불활성 액체로서는 예를 들어 플루오린계 불활성 액체 등이 있다.
<표시 장치의 제작 방법 1>
다음으로 도 1에 나타낸 표시 장치(100)의 제작 방법에 대하여 설명한다.
도 6의 (A) 내지 도 8의 (D)는 본 발명의 일 형태의 표시 장치의 제작 방법의 일례를 나타낸 단면도이다. 또한 도 6의 (A) 내지 도 8의 (D)에서는 도 1에 나타낸 표시 장치(100)의 제작 방법의 예를 나타내었다. 또한 본 실시형태에서는 표시 장치(100)의 제작 방법의 일례로서 단계 A1 내지 단계 A13을 포함하는 경우에 대하여 설명한다.
[단계 A1]
단계 A1에서는, 도 6의 (A)에 나타낸 바와 같이 절연체(111)와, 절연체(111) 위에 제공된 도전체(121a) 내지 도전체(121c)와, 절연체(111) 위 및 도전체(121a) 내지 도전체(121c) 위에 제공된 절연체(112)가 형성된 적층체를 준비한다. 또한 도 6의 (A) 내지 도 8의 (D)에는 표시 장치(100)의 일부의 회로 소자만을 발췌하여 나타내었다. 구체적으로 도 6의 (A) 내지 도 8의 (D) 각각에는 절연체(111), 트랜지스터(500)에 접속되는 플러그, 및 절연체(111)보다 위쪽에 위치하는 절연체, 도전체, 발광 디바이스(150a) 내지 발광 디바이스(150c) 등을 나타내었다.
도 6의 (A)는 표시 장치(100)에서 절연체(111)와, 도전체(121a) 내지 도전체(121c)와, 절연체(112)가 형성된 적층체의 단면도를 나타낸 것이다.
도전체(121a) 내지 도전체(121c)는 예를 들어 절연체(111) 위에 도전막을 성막하고, 이 도전막에 대하여 패터닝 공정, 에칭 공정 등을 수행함으로써 형성할 수 있다.
또한 예를 들어 절연체(111) 위 및 도전체(121a) 내지 도전체(121c) 위에 절연막을 성막하고, 도전체(121a) 내지 도전체(121c)와 중첩되는 상기 절연막의 영역에 개구부를 형성함으로써 절연체(112)를 형성할 수 있다. 또한 실시형태에서는 단계 A1에서 형성된 상기 개구부를 제 1 개구부라고 부른다.
도전체(121a) 내지 도전체(121c) 각각은 일례로서 표시 장치(100)가 포함하는 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)의 애노드로서 기능한다.
도전체(121a) 내지 도전체(121c)에는 예를 들어 인듐 주석 산화물(ITO라고 불리는 경우가 있음) 등을 적용할 수 있다.
또한 도전체(121a) 내지 도전체(121c) 각각은 단층에 한정되지 않고, 2층 이상의 적층 구조를 가져도 좋다. 예를 들어 첫 번째 층의 도전체로서는 가시광에 대한 반사율이 높은 도전체를 적용할 수 있고, 가장 위층의 도전체로서는 투광성이 높은 도전체를 적용할 수 있다. 가시광에 대하여 반사율이 높은 도전체로서는, 예를 들어 은, 알루미늄, 은(Ag)과 팔라듐(Pd)과 구리(Cu)의 합금막(Ag-Pd-Cu(APC)막) 등이 있다. 또한 투광성이 높은 도전체로서는 예를 들어 상술한 인듐 주석 산화물 등이 있다. 또한 도전체(121a) 내지 도전체(121c)를 예를 들어 한 쌍의 타이타늄에 끼워진 알루미늄의 적층막(Ti, Al, Ti의 순서의 적층막), 한 쌍의 인듐 주석 산화물에 끼워진 은의 적층막(ITO, Ag, ITO의 순서의 적층막) 등으로 할 수 있다.
절연체(112)에는 예를 들어 나중의 공정에서 도포되는 수지(132_1)에 녹아 섞이지 않는 재료를 사용하는 것이 바람직하다. 수지층(132_1)에 녹아 섞이지 않는 재료로서는, 예를 들어 절연성을 가지는 무기막이 있다. 절연성을 가지는 무기막으로서는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등 중에서 선택된 적어도 하나를 사용할 수 있다. 또한 절연체(112)는 상술한 재료 중에서 선택된 2개 이상의 재료가 사용된 적층체로 하여도 좋다.
또한 절연체(112)로서는 나중의 공정에서 도포되는 수지층(132_1)에 녹아 섞이지 않는 재료라면 유기막을 사용하여도 좋다. 절연체(112)에 적용할 수 있는 유기막으로서는 예를 들어 폴리이미드 등이 있다.
또한 절연체(112)는 첫 번째 층을 상술한 유기막으로 하고, 두 번째 층을 상술한 무기막으로 한 다층 구조를 가져도 좋다. 이 경우, 첫 번째 층의 유기막을 두 번째 층의 무기막에 의하여 보호할 수 있으므로, 첫 번째 층의 유기막으로서는 나중의 공정에서 도포되는 수지층(132_1)에 녹아 섞이는 재료를 사용할 수 있다.
[단계 A2]
단계 A2에서는 도 6의 (A)에 나타낸 적층체의 상부, 즉 절연체(112) 위 및 도전체(121a) 내지 도전체(121c) 위에 수지층(132_1)이 도포된다. 또한 수지층(132_1)으로서는 예를 들어 포토레지스트를 사용하는 것이 바람직하다. 또한 포토레지스트는 네거티브형이어도 좋고, 포지티브형이어도 좋다. 또한 본 제작 방법에서는 수지층(132_1)으로서 포지티브형 포토레지스트를 사용하여 설명한다. 또한 수지층(132_1)이 도포된 후에는 그 수지층(132_1)의 경화 조건에 따라 수지층(132_1)을 경화시켜도 좋다(도 6의 (B) 참조). 예를 들어, 수지층(132_1)이 도포된 후에 베이킹 처리를 수행하여, 수지층(132_1)에 포함된 용매를 제거하여도 좋다.
또한 수지층(132_1)의 막 두께는 예를 들어 0.5μm 이상으로 하는 것이 바람직하고, 1μm 이상으로 하는 것이 더 바람직하고, 2μm 이상으로 하는 것이 더욱 바람직하다.
[단계 A3]
단계 A3에서는 도 6의 (B)에 나타낸 수지층(132_1)에 대하여 노광 공정 및 현상 공정이 수행된다.
상술한 바와 같이 수지층(132_1)으로서는 포지티브형 포토레지스트를 사용한다. 상기 노광 공정에서 수지층(132_1)에 대한 노광의 범위로서는 예를 들어 도전체(121a)에 중첩되는 수지층(132_1)의 영역을 포함하는 범위로 한다. 따라서 수지층(132_1)의 도전체(121a)에 중첩되는 영역에서 도전체(121a) 및 절연체(112)에 도달되는 개구부를 나중의 현상 공정에 의하여 형성할 수 있다(도 6의 (C) 참조). 또한 본 실시형태에서는 단계 A3에서 형성된 상기 개구부를 제 2 개구부라고 부른다. 또한 노광 공정 및 현상 공정을 적절하게 수행함으로써, 도 6의 (C)에 나타낸 바와 같이 수지층(132_1)의 개구부의 측면을 역 테이퍼로 할 수 있다.
또한 수지층(132_1)으로서 네거티브형 포토레지스트를 사용한 경우에도, 노광 공정 및 현상 공정에서의 조건을 적절하게 결정함으로써 포지티브형 포토레지스트를 사용한 경우와 마찬가지로 수지층(132_1)의 개구부의 측면을 역 테이퍼로 할 수 있다.
또한 본 명세서 등에서 테이퍼 각이란 테이퍼 형상을 가지는 층을 그 단면(기판 표면과 직교되는 면) 방향으로부터 관찰하였을 때 상기 층의 측면과 저면이 이루는 상기 층 내의 각도를 가리킨다. 또한 테이퍼 각이 90° 미만인 경우를 순 테이퍼라고 부르고, 테이퍼 각이 90° 이상인 경우를 역 테이퍼라고 부른다.
또한 수지층(132_1)의 재료에 따라서는 단계 A3의 현상 공정에서 사용되는 현상액 등의 약액으로 인하여 절연체(112), 도전체(121a)가 녹는 경우가 있다. 이를 방지하기 위하여, 단계 A1과 단계 A2 사이에 도전체(121a) 내지 도전체(121c) 위와 절연체(112) 위에 보호층을 형성하는 단계를 포함하여도 좋다(도시하지 않았음). 상기 보호층은 단계 A3의 현상 공정에서 사용되는 약액에 대한 내성을 가지는 것이 바람직하다. 단계 A3의 현상 공정에서 수지층(132_1)에 제 2 개구부를 형성한 후 제 2 개구부의 바닥면에 제공된 보호층을 제거함으로써, 제 2 개구부의 바닥면에 절연체(112)와 도전체(121a)를 노출시킬 수 있다. 또한 보호층을 제거하는 방법으로서는 산소 가스를 유입하고, 이 산소 가스를 플라스마화하여 수행하는 애싱 처리를 들 수 있다. 이 경우, 보호층에는 애싱 처리에서 제거되기 쉬운 재료를 사용하는 것이 바람직하다.
또한 현상 공정 후에, 수지층(132_1)을 경화시키기 위하여, 도 6의 (C)에 나타낸 적층체에 대하여 베이킹 처리를 수행하여도 좋다.
[단계 A4]
단계 A4에서는 도 6의 (C)에 나타낸 적층체의 상부, 즉 도전체(121a) 위, 절연체(112) 위, 및 수지층(132_1) 위에 EL층(141A)이 성막된다(도 6의 (D) 참조).
이때, 수지층(132_1)의 제 2 개구부의 측면은 역 테이퍼이기 때문에, 수지층(132_1)의 제 2 개구부의 단부 전체에는 EL층(141A)이 성막되지 않는다. 즉 성막된 EL층(141A)은 수지층(132_1)의 제 2 개구부에 의하여 도전체(121a) 위 및 절연체(112) 위의 영역과, 수지층(132_1) 위의 영역으로 분단되는 구조가 된다.
또한 EL층(141A)의 성막 시에 EL층(141A)을 도전체(121a) 위 및 절연체(112) 위의 영역과, 수지층(132_1) 위의 영역으로 분단하기 위한 수지층(132_1)의 단부의 테이퍼 각은 예를 들어 95° 이상인 것이 바람직하고, 100° 이상인 것이 더 바람직하고, 110° 이상인 것이 더욱 바람직하고, 120° 이상인 것이 더욱더 바람직하다.
또한 EL층(141A)은 유기 화합물을 포함한다. 또한 상기 유기 화합물의 일례로서는 도 2의 (A)에 나타낸 바와 같이 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등을 포함할 수 있다.
또한 상황에 따라서는 EL층(141A)에는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등 중 적어도 하나가 포함되어도 좋다.
또한 EL층(141A)을 형성하기 전에, 도 6의 (C)에 나타낸 적층체에 대하여 진공하에서 열처리를 수행하여도 좋다. 또한 본 명세서 등에서, 진공하란 예를 들어 1.0×10-3Pa 이하이고, 더 바람직하게는 1.0×10-5Pa 이하이고, 더욱 바람직하게는 1.0×10-7Pa 이하를 가리킨다.
[단계 A5]
단계 A5에서는 도 6의 (D)에 나타낸 적층체의 상부, 즉 EL층(141A) 위에 도전체(122A)가 성막된다(도 6의 (E) 참조).
이때, 수지층(132_1)의 제 2 개구부의 측면은 역 테이퍼이기 때문에 단계 A4와 마찬가지로, 수지층(132_1)의 제 2 개구부의 단부 전체에는 도전체(122A)가 성막되지 않는다. 따라서 도전체(122A)는 도전체(121a) 및 절연체(112)에 중첩되는 영역을 포함하는 EL층(141A) 위(제 2 개구부의 바닥면)와, 수지층(132_1)에 중첩되는 영역을 포함하는 EL층(141A) 위로 분단되는 구조가 된다.
도전체(122A)는 일례로서 표시 장치(100)가 포함하는 발광 디바이스(150a)의 캐소드(도전체(122a))로서 기능한다.
도전체(122A)로서는 도전성이 높고 투광성 및 광 반사성을 가지는 재료(반투과 반반사 전극이라고 불리는 경우가 있음)인 것이 바람직하다. 도전체(122A)로서는 예를 들어 은과 마그네슘의 합금, 인듐 주석 산화물을 적용할 수 있다.
또한 도전체(122A)로서 은과 마그네슘의 합금을 적용하는 경우, 은과 마그네슘의 체적비를 1:0.1로 하고, 도전체(122A)의 막 두께를 20nm로 하는 것이 바람직하고, 15nm로 하는 것이 더 바람직하다.
또한 전기 전도성을 높이기 위하여 또한 외계로부터의 불순물의 침입을 방지하기 위하여, 도전체(122A)의 상부에 도전체, 절연체 등을 제공하여도 좋다. 예를 들어 도전체(122A)에 상술한 은과 마그네슘의 합금을 적용한 경우, 도전체(122A)의 상부에 제공하는 도전체로서는, 인듐 주석 산화물, 인듐-갈륨-아연 산화물 등을 적용할 수 있다.
[단계 A6]
단계 A6에서는 도 6의 (E)에 나타낸 적층체의 상부, 즉 도전체(122A) 위에 절연체(113A)가 성막된다(도 7의 (A) 참조).
이때, 수지층(132_1)의 제 2 개구부의 측면은 역 테이퍼이기 때문에 단계 A4 및 단계 A5와 마찬가지로, 수지층(132_1)의 제 2 개구부의 단부 전체에는 절연체(113A)가 성막되지 않는다. 따라서 절연체(113A)는 도전체(121a) 및 절연체(112)에 중첩되는 영역을 포함하는 도전체(122A) 위(제 2 개구부의 바닥면)의 영역과, 수지층(132_1)에 중첩되는 영역을 포함하는 도전체(122) 위의 영역으로 분단되는 구조가 된다.
절연체(113A)는 표시 장치(100)의 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)를 보호하는 패시베이션막(보호층이라고 부르는 경우가 있음)으로서 기능한다. 그러므로 절연체(113A)에는 물 등의 침입을 방지하는 재료를 사용하는 것이 바람직하다. 절연체(113A)로서는 예를 들어 절연체(111)에 적용할 수 있는 재료를 사용할 수 있다. 구체적으로는 산화 알루미늄, 질화 실리콘, 질화산화 실리콘 등을 사용할 수 있다.
또한 보호층으로서 기능하는 절연체(113A)는 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조를 가질 수 있다. 무기 절연막으로서는 예를 들어 상술한 산화 알루미늄, 질화 실리콘, 질화산화 실리콘에 더하여, 산화 실리콘, 산화질화 실리콘, 산화질화 알루미늄, 산화 하프늄 등의 산화물막 또는 질화물막을 들 수 있다. 또는 절연체(113A)에는 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물 등의 반도체 재료를 사용하여도 좋다. 또한 절연체(113A)는 ALD(Atomic Layer Deposition)법, CVD(Chemical Vapor Deposition)법, 및 스퍼터링법을 사용하여 형성하면 좋다. 또한 절연체(113A)로서는 무기 절연막을 포함하는 구성에 대하여 예시하였지만 이에 한정되지 않는다. 예를 들어, 절연체(113)로서 무기 절연막과 유기 절연막의 적층 구조로 하여도 좋다.
[단계 A7]
단계 A7에서는 도 7의 (A)에 나타낸 적층체에서 수지층(132_1)이 제거된다(도 7의 (B) 참조).
수지층(132_1)의 제거 방법의 일례로서는 박리액을 사용하는 방법을 들 수 있다. 이때, 박리액으로 인한 EL층(141A)에 대한 침식을 방지하기 위하여, 도전체(122A) 및/또는 절연체(113A)가 각각 상기 박리액에 대한 보호막으로서 기능하는 것이 바람직하다. 도전체(122A) 및/또는 절연체(113A)를 각각 보호막으로서 기능시키는 경우, 도전체(122A) 및/또는 절연체(113A)의 막 두께를 각각 두껍게 하거나 도전체(122A) 및/또는 절연체(113A)에 상기 박리액에 대하여 내성이 높은 재료를 사용하는 등의 방법을 들 수 있다.
또는 수지층(132_1)의 상술한 방법과는 다른 제거 방법의 일례로서는 현상액을 사용하는 방법을 들 수 있다. 구체적으로는 도 7의 (A)에 나타낸 적층체의 상면 전체를 노광하고, 그 후 현상 공정에서 현상액을 사용하여 수지층(132_1)을 제거한다. 또한 현상 공정 후에, 수지층(132_1)의 잔사를 제거하기 위하여, 적층체를 탄산수로 세정하여도 좋다. EL층(141A)은 현상액 및 탄산수에 대한 내성이 비교적 높기 때문에 이 제거 방법을 수행함으로써 도전체(122A) 및/또는 절연체(113A)를 각각 보호층으로서 기능시킬 필요가 없어지는 경우가 있다. 또한 EL층(141A)에 대한 대미지를 감소할 수 있기 때문에 발광 디바이스(150)의 수명을 향상시킬 수 있는 경우가 있다.
상술한 바와 같이 수지층(132_1)을 제거함으로써, 수지층(132_1)의 상부에 성막된 EL층(141A), 도전체(122A), 및 절연체(113A)를 제거할 수 있다. 또한 이로써 절연체(112)의 제 1 개구부의 바닥면(도전체(121a) 위), 및 절연체(112) 위의 일부에 EL층(141a), 도전체(122a), 절연체(113a)를 형성할 수 있다.
[단계 A8]
단계 A8에서는 도 7의 (B)에 나타낸 적층체의 상부, 즉 절연체(112) 위, 도전체(121b) 위, 도전체(121c) 위, 및 절연체(113a) 위에 수지층(132_2)이 도포된다. 또한 수지층(132_2)으로서는 예를 들어 포토레지스트를 사용하는 것이 바람직하다. 또한 포토레지스트는 네거티브형이어도 좋고, 포지티브형이어도 좋다. 또한 수지층(132_2)으로서는 수지층(132_1)과 같은 수지를 사용하여도 좋고, 다른 수지를 사용하여도 좋다. 또한 본 제작 방법에서는 수지층(132_2)으로서 포지티브형 포토레지스트를 사용하여 설명한다. 또한 수지층(132_2)이 도포된 후는 그 수지층(132_2)의 경화 조건에 따라 수지층(132_2)을 경화시켜도 좋다(도 7의 (C) 참조). 예를 들어 수지층(132_2)이 도포된 후에는, 베이킹 처리를 수행하여, 수지층(132_2)에 포함된 용매를 제거하여도 좋다. 또한 베이킹 처리를 수행하는 경우, 상기 베이킹 처리의 온도는 먼저 형성한 EL층(141A)에 열적인 대미지를 주지 않을 정도의 온도로 하는 것이 바람직하다.
또한 수지층(132_2)의 막 두께로서는 수지층(132_1)과 마찬가지로 예를 들어 0.5μm 이상으로 하는 것이 바람직하고, 1μm 이상으로 하는 것이 더 바람직하고, 2μm 이상으로 하는 것이 더욱 바람직하다.
[단계 A9]
단계 A9에서는 단계 A3과 마찬가지로 도 7의 (C)에 나타낸 수지층(132_2)에 대하여 노광 공정 및 현상 공정이 수행된다. 그러므로 단계 A9의 설명에 대해서는 단계 A3의 기재를 참작한다.
따라서 도 7의 (D)에 나타낸 바와 같이 도 6의 (C)에 나타낸 수지층(132_1)과 마찬가지로 수지층(132_2)의 개구부의 측면을 역 테이퍼로 할 수 있다.
또한 현상 공정 후에, 수지층(132_2)을 경화시키기 위하여 도 7의 (D)에 나타낸 적층체에 대하여 베이킹 처리를 수행하여도 좋다. 또한 베이킹 처리를 수행하는 경우, 상기 베이킹 처리의 온도는 먼저 형성한 EL층(141a)에 열적인 대미지를 주지 않을 정도의 온도로 하는 것이 바람직하다.
[단계 A10]
단계 A10에서는 도 7의 (D)에 나타낸 적층체의 상부, 즉 도전체(121b) 위, 절연체(112) 위, 및 수지층(132_2) 위에 EL층(141B), 도전체(122B), 및 절연체(113B)가 순차적으로 성막된다(도 8의 (A) 참조).
이때, 수지층(132_2)의 개구부의 측면은 역 테이퍼이기 때문에 단계 A4 내지 단계 A6과 마찬가지로 EL층(141B), 도전체(122B), 및 절연체(113B)는 도전체(121b) 위 및 절연체(112) 위의 영역과 수지층(132_2) 위의 영역으로 분단되도록 성막된다.
또한 EL층(141B)은 유기 화합물을 포함한다. 또한 상기 유기 화합물로서는 도 2의 (A)에 나타낸 바와 같이 일례로서 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등을 포함할 수 있다.
또한 상황에 따라서는 EL층(141B)은 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등 중 적어도 하나가 포함되어도 좋다.
또한 EL층(141B)에 포함되는 발광층이 나타내는 색은 EL층(141A)에 포함되는 발광층이 나타내는 색과 다른 것이 바람직하다.
또한 EL층(141B)을 형성하기 전에 도 7의 (D)에 나타낸 적층체에 대하여 진공하에서 열처리를 수행하여도 좋다. 또한 상기 열처리의 조건으로서는 단계 A4에서 설명한 열처리와 같은 조건으로 할 수 있다.
도전체(122B)로서는 예를 들어 도전체(122A)에 적용할 수 있는 재료를 사용할 수 있다. 그러므로 표시 장치(100)에 포함되는 도전체(122A) 및 도전체(122B)의 재료는 서로 같아도 좋고, 서로 달라도 좋다.
절연체(113B)로서는 예를 들어 절연체(113A)에 적용할 수 있는 재료를 사용할 수 있다. 그러므로 표시 장치(100)에 포함되는 절연체(113A) 및 절연체(113B)의 재료는 서로 같아도 좋고, 서로 달라도 좋다.
[단계 A11]
단계 A11에서는 단계 A7과 마찬가지로 도 8의 (A)에 나타낸 적층체에서 수지층(132_2)이 제거된다(도 8의 (B) 참조). 그러므로 단계 A11의 설명에 대해서는 단계 A7의 기재를 참작한다.
따라서 수지층(132_2)을 제거함으로써 수지층(132_2)의 상부에 성막된 EL층(141B), 도전체(122B), 및 절연체(113A)를 제거할 수 있다. 또한 이로써 도전체(121b) 위 및 절연체(112) 위의 일부에 EL층(141b), 도전체(122b), 절연체(113b)를 형성할 수 있다.
[단계 A12]
단계 A12에서는 단계 A2 내지 단계 A7 또는 단계 A8 내지 단계 A11과 마찬가지의 제작 공정이 수행되고, 도전체(121c) 위 및 절연체(112) 위의 일부에 EL층(141c), 도전체(122c), 절연체(113c)가 형성된다(도 8의 (C) 참조).
또한 EL층(141c)은 예를 들어 유기 화합물을 포함한다. 또한 상기 유기 화합물로서는 도 2의 (A)에 나타낸 바와 같이 일례로서 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등을 포함할 수 있다.
또한 상황에 따라서는 EL층(141c)에는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등 중 적어도 하나가 포함되어도 좋다.
또한 EL층(141c)에 포함되는 발광층이 나타내는 색은 EL층(141A) 및 EL층(141B)에 포함되는 발광층이 나타내는 색과 다른 것이 바람직하다.
또한 EL층(141c)을 형성한 후, 도 8의 (C)에 나타낸 적층체에 대하여 진공하에서 열처리를 수행하여도 좋다. 또한 상기 열처리의 조건은 단계 A4에서 설명한 열처리와 같은 조건으로 할 수 있다.
도전체(122c)로서는 예를 들어 도전체(122A) 또는 도전체(122B)에 적용할 수 있는 재료를 사용할 수 있다. 그러므로 표시 장치(100)에 포함되는 도전체(122A), 도전체(122B), 및 도전체(122c)의 재료는 서로 같아도 좋고, 서로 달라도 좋고, 또는 상술한 도전체 중 2개가 같아도 좋다.
절연체(113c)로서는 예를 들어 절연체(113A) 또는 절연체(113B)에 적용할 수 있는 재료를 사용할 수 있다. 그러므로 표시 장치(100)에 포함되는 절연체(113A), 절연체(113B), 및 절연체(113c)의 재료는 서로 같아도 좋고, 서로 달라도 좋고, 또는 상술한 절연체 중 2개가 같아도 좋다.
[단계 A13]
단계 A13에서는 도 8의 (C)에 나타낸 적층체의 상부에 수지층(161)이 도포된다. 또한 그 후에 상기 적층체의 수지층(161) 위에 기판(102)이 접합된다(도 8의 (D) 참조).
수지층(161)으로서는 예를 들어 투광성을 가지는 수지를 사용하는 것이 바람직하다. 또한 수지층(161)으로서는 상기 투광성에 더하여 반응 경화형 접착제, 광 경화형 접착제, 열 경화형 접착제, 또는/및 혐기형 접착제 등의 유기 재료 등으로 하는 것이 바람직하다. 구체적으로는 예를 들어 수지층(161)에는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 포함하는 접착제 등을 사용할 수 있다.
기판(102)으로서는 예를 들어 기판(101)에 적용할 수 있는 기판 중 투광성을 가지는 기판을 적용한다. 기판(102)에 투광성을 가지는 기판을 사용하면, 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)로부터 방출되는 광을 기판(102) 위쪽으로 사출할 수 있다.
본 발명의 일 형태의 표시 장치 및 상기 표시 장치의 제작 방법은 상기 내용에 한정되지 않는다. 본 발명의 일 형태의 표시 장치 및 상기 표시 장치의 제작 방법은 상황에 따라 그 구성을 변경하여도 좋다.
예를 들어 표시 장치(100)의 구성으로서는 단계 A12부터 단계 A13까지의 사이에서 도 8의 (C)에 나타낸 적층체의 상부에, 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각에서의 공통의 절연체를 제공하여도 좋다. 도 9의 (A)에는 일례로서 절연체(112) 및 절연체(113a) 내지 절연체(113c)와 수지층(161) 사이에 발광 디바이스(150a) 내지 발광 디바이스(150c)의 각각에서의 공통의 절연체(114)가 제공된 표시 장치(100)의 일부의 단면도를 나타내었다.
또한 절연체(114)로서는 예를 들어 절연체(113a), 절연체(113b), 또는 절연체(113c)에 적용할 수 있는 재료를 사용할 수 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는 단계 A12부터 단계 A13까지의 사이에서 도 8의 (C)에 나타낸 적층체의 상부에, 발광 디바이스(150a) 내지 발광 디바이스(150c)의 각각에서의 공통의 절연체를 제공하여도 좋다. 도 9의 (B)에는 일례로서 도전체(122a) 내지 도전체(122c) 위 및 절연체(112) 위에 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각에서의 공통의 절연체(113)가 제공된 표시 장치(100)의 일부의 단면도를 나타내었다.
또한 절연체(113)로서는 예를 들어 절연체(113a), 절연체(113b), 또는 절연체(113c)에 적용할 수 있는 재료를 사용할 수 있다.
또한 예를 들어, 표시 장치(100)의 구성으로서는 도 9의 (B)에서 도전체(122a) 내지 도전체(122c)의 보조 전극으로서 기능하는 도전체가 제공되어도 좋다. 구체적으로는 표시 장치(100)의 구성으로서는 단계 A1 내지 단계 A12에서 절연체(113a) 내지 절연체(113c) 각각을 형성하지 않고, 단계 A13에서 수지층(161)을 형성하기 전에 도전체(122a) 내지 도전체(122c)의 보조 전극으로서 기능하는 도전체(123)를 형성하여도 좋다. 또한 절연체(113)는 도전체(123) 위에 형성하면 좋다. 도 9의 (C)에는 일례로서 도전체(122a) 내지 도전체(122c) 위 및 절연체(112) 위에 도전체(123)가 제공되고, 도전체(123) 위에 절연체(113)가 제공된 표시 장치(100)의 일부의 단면도를 나타내었다. 또한 도전체(123)는 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각에서의 공통 전극으로 바꿔 말할 수 있다.
도전체(123)에는 도전성이 높고, 또한 투광성 및 광 반사성을 가지는 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(123)에는 도전체(122a), 도전체(122b), 또는 도전체(122c)에 적용할 수 있는 재료를 사용할 수 있다. 또한 도전체(122a) 내지 도전체(122c)로서 은과 마그네슘의 합금을 적용하는 경우, 도전체(123)로서는 인듐 주석 산화물을 적용할 수 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는 단계 A1에서 설명한 바와 같이, 절연체(112)는 첫 번째 층을 유기 재료의 절연체로 하고, 두 번째 층을 무기 재료의 절연체로 한 다층 구조로 하여도 좋다. 도 10의 (A)에는 일례로서 절연체(112a)를 유기 재료의 절연체로 하고, 절연체(112b)를 무기 재료의 절연체로 함으로써, 절연체(112a) 및 절연체(112b)를 포함하는 다층 구조의 절연체(112)로 한 표시 장치(100)의 일부의 단면도를 나타내었다.
또한 상기 유기 재료로서는 예를 들어 폴리이미드 등을 사용할 수 있고, 상기 무기 재료로서는 도 1에 나타낸 표시 장치(100)에 포함되는 절연체(112), 도 8의 (D)에 나타낸 절연체(112) 등에 적용할 수 있는 재료를 사용할 수 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는 도 9의 (A)에 나타낸 표시 장치(100)에서 절연체(114)는 단층이 아니라 2층 이상의 적층 구조로 하여도 좋다. 절연체(114)는 예를 들어 첫 번째 층으로서 유기 재료의 절연체를 적용하고, 두 번째 층으로서 무기 재료의 절연체를 적용한 2층의 적층 구조로 하여도 좋다. 도 10의 (B)에는 절연체(114a)를 유기 재료의 절연체로 하고, 절연체(114b)를 무기 재료의 절연체로 함으로써 절연체(114a) 및 절연체(114b)를 포함하는 다층 구조의 절연체(114)로 한 표시 장치(100)의 일부의 단면도를 나타내었다. 또한 절연체(113a) 내지 절연체(113c)를 무기막의 절연체로 함으로써 도 10의 (B)에 나타낸 표시 장치(100)에서 발광 디바이스(150a) 위, 발광 디바이스(150b) 위, 및 발광 디바이스(150c) 위에는 무기막의 절연체인 절연체(113a) 내지 절연체(113c), 유기막의 절연체인 절연체(114a), 및 무기막의 절연체인 절연체(114b)로 이루어지는 3층 구조의 절연층이 형성된다.
또한 예를 들어 표시 장치(100)의 구성으로서는 단계 A2 내지 단계 A7에서 형성되는 EL층(141a), 도전체(122a), 및 절연체(113a)의 적층체의 단부와, 단계 A8 내지 단계 A11에서 형성되는 EL층(141b), 도전체(122b), 및 절연체(113b)의 적층체가 중첩되어도 좋다. 이와 마찬가지로 단계 A8 내지 단계 A11에서 형성되는 EL층(141b), 도전체(122b), 및 절연체(113b)의 적층체의 단부와, 단계 A12에서 형성되는 EL층(141c), 도전체(122c), 및 절연체(113c)의 적층체의 단부가 중첩되어도 좋다. 이와 마찬가지로, 단계 A12에서 형성되는 EL층(141c), 도전체(122c), 및 절연체(113c)의 적층체의 단부와, 단계 A2 내지 단계 A7에서 형성되는 EL층(141a), 도전체(122a), 및 절연체(113a)의 적층체의 단부와, 단계 A8 내지 단계 A11에서 형성되는 EL층(141b), 도전체(122b), 및 절연체(113b)의 적층체가 중첩되어도 좋다. 즉 표시 장치(100)는 인접한 발광 디바이스(150)의 각각을 구성하는 적층체의 단부는 서로 중첩되도록 구성되어도 좋다. 도 10의 (C)에는 발광 디바이스(150a)를 구성하는 적층체의 한쪽 단부 위쪽에 발광 디바이스(150b)를 구성하는 적층체의 한쪽 단부가 제공되고, 발광 디바이스(150a)를 구성하는 적층체의 다른 쪽 단부 위쪽에 발광 디바이스(150c)를 구성하는 적층체의 한쪽 단부가 제공되고, 발광 디바이스(150b)를 구성하는 적층체의 다른 쪽 단부 위쪽에 발광 디바이스(150c)를 구성하는 적층체의 다른 쪽 단부가 제공된 표시 장치(100)의 일부의 단면도를 나타내었다.
또한 예를 들어 표시 장치(100)의 구성으로서는 EL층(141a) 내지 EL층(141c) 각각에 마이크로캐비티 구조(미소 공진기 구조)를 제공하여도 좋다. 마이크로캐비티 구조란, 예를 들어 상부 전극인 도전체(122a) 내지 도전체(122c)로서 투광성 및 광 반사성을 가지는 도전 재료를 사용하고, 하부 전극(화소 전극)인 도전체(121a) 내지 도전체(121c)로서 광 반사성을 가지는 도전 재료를 사용하고 발광층의 하면과 하부 전극의 상면의 거리, 즉 도 2의 (A)에서의 층(4430)의 막 두께를 EL층(141)에 포함된 발광층이 방출하는 광의 색의 파장에 따른 두께로 하는 구조를 가리킨다.
예를 들어 하부 전극에 의하여 반사되어 되돌아온 광(반사광)은 발광층으로부터 상부 전극에 직접 입사하는 광(입사광)과의 큰 간섭을 일으키기 때문에, 하부 전극과 발광층 간의 광학 거리를 (2n-1)λ/4(다만, n은 1 이상의 자연수이고, λ는 증폭하고자 하는 발광의 파장임)로 조절하는 것이 바람직하다. 상기 광학 거리를 조절함으로써, 파장 λ의 각각의 반사광과 입사광의 위상을 맞추어 발광층으로부터의 발광을 더 증폭할 수 있다. 한편 반사광과 입사광이 파장 λ 이외인 경우, 위상이 맞추어지지 않기 때문에 공진되지 않아 감쇠한다.
또한 상기 구성에서 EL층은 복수의 발광층을 포함하여도 좋고 단일의 발광층을 포함하여도 좋다. 또한 예를 들어 상술한 탠덤형 발광 디바이스의 구성과 조합하여, 하나의 발광 디바이스에 전하 발생층을 끼워 복수의 EL층을 제공하고, 각 EL층에 단수 또는 복수의 발광층을 형성하는 구성에 적용하여도 좋다.
마이크로캐비티 구조를 가짐으로써 정면 방향에서의 특정 파장의 광의 발광 강도를 높일 수 있기 때문에, 저소비 전력화를 도모할 수 있다. 특히 VR, AR 등 XR용 기기의 경우, 기기를 장착한 사용자의 눈에는 발광 디바이스의 정면 방향으로부터의 광이 입사하는 경우가 많으므로 XR용 기기의 표시 장치에 마이크로캐비티 구조를 제공하는 것은 바람직하다고 할 수 있다. 또한 적색, 황색, 녹색, 청색의 4색의 부화소로 영상을 표시하는 표시 장치의 경우, 황색 발광에 의한 휘도 향상 효과에 더하여, 모든 부화소에서 각 색의 파장에 맞춘 마이크로캐비티 구조를 적용할 수 있기 때문에, 특성이 양호한 표시 장치로 할 수 있다.
도 11의 (A)에는 일례로서 마이크로캐비티 구조를 제공한 경우의 표시 장치(100)의 일부의 단면도를 나타내었다. 또한 발광 디바이스(150a)가 청색(B)의 발광을 나타내는 발광층을 포함하고, 발광 디바이스(150b)가 녹색(G)의 발광을 나타내는 발광층을 포함하고, 발광 디바이스(150c)가 적색(R)의 발광을 나타내는 발광층을 포함하는 경우, 도 11의 (A)에 나타낸 바와 같이 EL층(141a), EL층(141b), EL층(141c)의 순서로 막 두께를 두껍게 하는 것이 바람직하다. 구체적으로는 EL층(141a), EL층(141b), 및 EL층(141c) 각각에 포함되는 층(4430)의 막 두께를 각 발광층이 나타내는 발광의 색에 따라 결정하면 좋다. 이 경우, EL층(141a)에 포함되는 층(4430)이 가장 얇고, EL층(141c)에 포함되는 층(4430)이 가장 두껍다.
또한 예를 들어 표시 장치(100)의 구성으로서는 착색층(컬러 필터) 등이 포함되어도 좋다. 도 11의 (B)에는 일례로서 수지층(161)과 기판(102) 사이에 착색층(162a), 착색층(162b), 및 착색층(162c)이 포함되는 구성을 나타내었다. 또한 착색층(162a) 내지 착색층(162c)은 예를 들어 기판(102)에 형성할 수 있다. 또한 발광 디바이스(150a)가 청색(B)의 발광을 나타내는 발광층을 포함하고, 발광 디바이스(150b)가 녹색(G)의 발광을 나타내는 발광층을 포함하고, 발광 디바이스(150c)가 적색(R)의 발광을 나타내는 발광층을 포함하는 경우, 착색층(162a)을 청색으로 하고, 착색층(162b)을 녹색으로 하고, 착색층(162c)을 적색으로 한다.
도 11의 (B)에 나타낸 표시 장치(100)는 착색층(162a) 내지 착색층(162c)이 제공된 기판(102)을, 수지층(161)을 개재하여 발광 디바이스(150a) 내지 발광 디바이스(150c)까지 형성된 기판(101)에 접합함으로써 구성할 수 있다. 이때 발광 디바이스(150a)와 착색층(162a)이 중첩되고, 발광 디바이스(150b)와 착색층(162b)이 중첩되고, 발광 디바이스(150c)와 착색층(162c)이 중첩되도록 접합하는 것이 바람직하다. 표시 장치(100)에 착색층(162a) 내지 착색층(162c)을 제공함으로써, 예를 들어 발광 디바이스(150b)가 발광한 광은 착색층(162a) 또는 착색층(162c)을 통하여 기판(102) 위쪽으로 사출되지 않고, 착색층(162b)을 통하여 기판(102) 위쪽으로 사출된다. 즉 표시 장치(100)의 발광 디바이스(150)로부터의 비스듬한 방향(기판(102)의 상면을 수평면으로 하였을 때의 앙각 방향)의 광을 차단할 수 있으므로, 표시 장치(100)의 시야각 의존성을 낮게 할 수 있고, 표시 장치(100)에 표시되는 화상을 비스듬한 방향에서 보았을 때의 상기 화상의 표시 품질의 저하를 방지할 수 있다.
또한 기판(102)에 형성된 착색층(162a) 내지 착색층(162c)은 오버코트층이라고 불리는 수지 등으로 덮여 있어도 좋다. 구체적으로는 표시 장치(100)는 수지층(161), 상기 오버코트층, 착색층(162a) 내지 착색층(162c), 기판(102)의 순서로 적층되어 있어도 좋다(도시하지 않았음). 또한 오버코트층에 사용되는 수지로서는, 예를 들어 투광성을 가지고, 아크릴 수지 또는 에폭시 수지를 기반으로 한 열 경화성 재료 등을 들 수 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는 착색층에 더하여 블랙 매트릭스가 포함되어도 좋다. 도 11의 (C)에는 도 11의 (B)에 나타낸 표시 장치(100)에서 블랙 매트릭스(163)를 제공한 구성예를 나타내었다. 블랙 매트릭스(163)를 제공함으로써 표시 장치(100)의 발광 디바이스(150)로부터의 비스듬한 방향(기판(102)의 상면을 수평면으로 하였을 때의 앙각 방향)의 광을 더 차단할 수 있으므로, 표시 장치(100)에 표시되는 화상을 비스듬한 방향에서 보았을 때의 상기 화상의 표시 품질의 저하를 더 방지할 수 있다.
또한 도 11의 (B) 및 (C)에 나타낸 바와 같이 표시 장치가 착색층을 포함하는 경우, 표시 장치에 포함되는 발광 디바이스(150a) 내지 발광 디바이스(150c)는 모두 백색광을 나타내는 발광 디바이스로 하여도 좋다(도시하지 않았음). 또한 상기 발광 디바이스는 예를 들어 싱글 구조, 탠덤 구조로 할 수 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는 도전체(121a) 내지 도전체(121c) 위에 형성되는 절연체(112)를 제공하지 않아도 된다. 도 12의 (A)에는 도 1, 도 8의 (D) 등에 나타낸 표시 장치에서 절연체(112)를 제공하지 않은 구성예를 나타내었다. 또한 예를 들어 표시 장치(100)의 구성으로서는 도전체(121a) 내지 도전체(121c)가 절연체(111)에 매립되어도 좋다. 도 12의 (B)에는 절연체(111)에 도전체(121a) 내지 도전체(121c)가 매립된 표시 장치의 구성예를 나타내었다. 또한 상기 구성에서는 일례로서 절연체(111)에 도전체(121a) 내지 도전체(121c)가 매립되기 위한 개구부를 형성하고, 그 다음에 도전체(121a) 내지 도전체(121c)가 되는 도전막을 성막하고, 그 후에 절연체(111)가 노출될 때까지 화학 기계 연마(CMP)법을 수행하면 좋다.
또한 상술한 표시 장치(100)의 구성으로서는 도전체(121a) 내지 도전체(121c)를 애노드로 하고 도전체(122)를 캐소드로 하였지만, 표시 장치(100)의 구성으로서는 도전체(121a) 내지 도전체(121c)를 캐소드로 하고 도전체(122)를 애노드로 하여도 좋다. 즉 위에서 설명한 제작 공정에서, EL층(141a) 내지 EL층(141c)에 포함되는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층의 적층 순서를 거꾸로 하여도 좋다.
또한 본 명세서 등에 개시된 절연체, 도전체, 반도체 등은 PVD(Physical Vapor Deposition)법, CVD법으로 형성할 수 있다. PVD법으로서는, 예를 들어 스퍼터링법, 저항 가열 증착법, 전자 빔 증착법, PLD(Pulsed Laser Deposition)법 등이 있다. 또한 CVD법으로서, 플라스마 CVD법, 열 CVD법에 의한 형성 등이 있다. 특히 열 CVD법으로서는 예를 들어 MOCVD(Metal Organic Chemical Vepor Deposition)법 및 ALD법이 있다.
열 CVD법은 플라스마를 사용하지 않는 성막 방법이기 때문에 플라스마 대미지로 인하여 결함이 생성되는 일이 없다는 이점을 가진다.
열 CVD법은 원료 가스와 산화제를 동시에 체임버 내에 공급하고, 체임버 내를 대기압 또는 감압하로 하고, 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 성막을 수행하여도 좋다.
또한 ALD법에서는 체임버 내를 대기압 또는 감압하로 하고, 반응을 위한 원료 가스를 체임버에 순차적으로 도입하고, 그 가스 도입의 절차를 반복함으로써 성막을 수행하여도 좋다. 예를 들어 각 스위칭 밸브(고속 밸브라고도 함)를 전환하여 2종류 이상의 원료 가스를 순차적으로 체임버에 공급하고, 복수 종류의 원료 가스가 섞이지 않도록, 제 1 원료 가스를 도입함과 동시에 또는 제 1 원료 가스를 도입한 후에 불활성 가스(아르곤 또는 질소 등) 등을 도입하고, 제 2 원료 가스를 도입한다. 또한 불활성 가스를 동시에 도입하는 경우에는, 불활성 가스는 캐리어 가스가 되고, 또한 제 2 원료 가스를 도입할 때에도 불활성 가스를 동시에 도입하여도 좋다. 또한 불활성 가스를 도입하는 대신에, 진공 배기에 의하여 제 1 원료 가스를 배출한 후, 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판의 표면에 흡착됨으로써 제 1 얇은 층이 성막되고, 나중에 도입되는 제 2 원료 가스와 제 1 얇은 층이 반응함으로써 제 1 얇은 층 위에 제 2 얇은 층이 적층되어, 박막이 형성된다. 이 가스 도입의 절차를 제어하면서 원하는 두께가 될 때까지 여러 번 반복함으로써, 단차 피복성이 우수한 박막을 형성할 수 있다. 박막의 두께는 가스 도입의 절차를 반복하는 횟수에 의하여 조절할 수 있기 때문에, 막 두께를 정밀하게 조절할 수 있어, 미세한 FET를 제작하는 경우에 적합하다.
MOCVD법 및 ALD법 등의 열 CVD법은 앞에서 기재한 실시형태에 개시된 금속막, 반도체막, 무기 절연막 등 다양한 막을 형성할 수 있으며, 예를 들어 In-Ga-Zn-O막을 성막하는 경우에는 트라이메틸 인듐(In(CH3)3), 트라이메틸 갈륨(Ga(CH3)3), 및 다이메틸 아연(Zn(CH3)2)을 사용한다. 또한 이들 조합에 한정되지 않고, 트라이메틸갈륨 대신에 트라이에틸갈륨(Ga(C2H5)3)을 사용할 수도 있고, 다이메틸아연 대신에 다이에틸아연(Zn(C2H5)2)을 사용할 수도 있다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화 하프늄막을 형성하는 경우에는, 용매와 하프늄 전구체 화합물을 포함하는 액체(하프늄알콕사이드 및 테트라키스다이메틸아마이드하프늄(TDMAH, Hf[N(CH3)2]4) 등의 하프늄아마이드)를 기화시킨 원료 가스와, 산화제로서 오존(O3)의 2종류의 가스를 사용한다. 또한 다른 재료로서는 테트라키스(에틸메틸아마이드)하프늄 등이 있다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화 알루미늄막을 형성하는 경우에는, 용매와 알루미늄 전구체 화합물을 포함하는 액체(트라이메틸알루미늄(TMA, Al(CH3)3) 등)를 기화시킨 원료 가스와, 산화제로서 H2O의 2종류의 가스를 사용한다. 또한 다른 재료로서는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵테인다이오네이트) 등이 있다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화 실리콘막을 형성하는 경우에는, 헥사클로로다이실레인을 피성막면에 흡착시키고 산화성 가스(O2, 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 텅스텐막을 형성하는 경우에는, WF6 가스와 B2H6 가스를 순차적으로 반복하여 도입함으로써 초기 텅스텐막을 형성한 다음, WF6 가스와 H2 가스를 순차적으로 반복하여 도입함으로써 텅스텐막을 형성한다. 또한 B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화물 반도체막으로서 In-Ga-Zn-O막을 성막하는 경우에는 전구체(일반적으로는, 금속 전구체 등이라고 불리는 경우가 있음)와 산화제(일반적으로는 반응제, 비금속 전구체 등이라고 불리는 경우가 있음)의 도입을 순차적으로 반복함으로써 형성한다. 구체적으로는 예를 들어 전구체인 In(CH3)3 가스와 산화제인 O3 가스를 도입하여 In-O층을 형성하고, 그 다음에 전구체인 Ga(CH3)3 가스와 산화제인 O3 가스를 도입하여 GaO층을 형성하고, 그 후, 전구체인 Zn(CH3)2 가스와 산화제인 O3 가스를 도입하여 ZnO층을 형성한다. 또한 이들 층의 순서는 이 예에 한정되지 않는다. 또한 이들의 가스를 사용하여 In-Ga-O층, In-Zn-O층, 또는 Ga-Zn-O층 등의 혼합 산화물층을 형성하여도 좋다. 또한 O3 가스 대신에 Ar 등의 불활성 가스로 물을 버블링하여 얻어진 H2O 가스를 사용하여도 좋지만 H를 포함하지 않는 O3 가스를 사용하는 것이 더 바람직하다. 또한 In(CH3)3 가스 대신 In(C2H5)3 스를 사용하여도 좋다. 또한 Ga(CH3)3 가스 대신 Ga(C2H5)3 가스를 사용하여도 좋다. 또한 Zn(CH3)2 가스를 사용하여도 좋다.
<표시 장치의 제작 방법 2>
다음으로 도 6의 (A) 내지 도 8의 (D)에 나타낸 표시 장치(100)의 제작 방법과는 다른 본 발명의 일 형태의 표시 장치의 제작 방법에 대하여 설명한다. 또한 상기 제작 방법에 의하여 완성된 표시 장치도 본 발명의 일 형태이다.
도 13의 (A) 내지 도 15의 (E)는 본 발명의 일 형태의 표시 장치의 제작 방법의 일례를 나타낸 단면도이다. 또한 본 실시형태에서는 상기 제작 방법의 일례로서 단계 B1 내지 단계 B14를 포함하는 경우에 대하여 설명한다. 또한 상기 제작 방법에서 상술한 도 6의 (A) 내지 도 8의 (D)에 나타낸 표시 장치(100)의 제작 방법과 내용이 중복되는 부분에 대해서는 그 설명을 생략한다.
[단계 B1]
단계 B1에서는 도 13의 (A)에 나타낸 바와 같이, 절연체(111)와, 절연체(111) 위에 제공된 도전체(121a) 내지 도전체(121c)와, 절연체(111) 위 및 도전체(121a) 내지 도전체(121c) 위에 제공된 절연체(112)가 형성된 적층체를 준비한다. 또한 절연체(112)에서 도전체(121a) 내지 도전체(121c) 각각과 중첩되는 영역의 일부에 도전체(121a) 내지 도전체(121c) 각각이 노출되도록 제 3 개구부가 형성된다. 또한 도 13의 (A) 내지 도 15의 (E)에는 표시 장치(100)의 일부의 회로 소자만을 발췌하여 나타내었다. 구체적으로는 도 13의 (A) 내지 도 15의 (E)에는 각각 절연체(111), 트랜지스터(500)에 접속되는 플러그, 및 절연체(111)보다 위쪽에 위치하는 절연체, 도전체, 발광 디바이스(150a) 내지 발광 디바이스(150c) 등을 나타내었다.
[단계 B2]
단계 B2에서는 도 13의 (A)에 나타낸 적층체의 상부, 즉 절연체(112) 위 및 도전체(121a) 내지 도전체(121c) 위에 EL층(141A)이 성막된다(도 13의 (B) 참조).
[단계 B3]
단계 B3에서는 도 13의 (B)에 나타낸 적층체의 상부, 즉 EL층(141A) 위에 수지(134_1)가 도포된다. 또한 수지(134_1)로서는 예를 들어 포토레지스트를 사용하는 것이 바람직하다. 또한 포토레지스트는 네거티브형이어도 좋고, 포지티브형이어도 좋다. 또한 본 제작 방법에서는 수지(134_1)로서 포지티브형 포토레지스트를 사용하여 설명한다. 또한 수지(134_1)가 도포된 후, 그 수지(134_1)의 경화 조건에 따라 수지(134_1)를 경화시켜도 좋다(도 13의 (C) 참조). 예를 들어, 수지(134_1)가 도포된 후에 베이킹 처리를 수행하여, 수지(134_1)에 포함된 용매를 제거하여도 좋다. 상기 베이킹 처리의 온도는 먼저 형성한 EL층(141A)에 열적인 대미지를 주지 않을 정도의 온도로 하는 것이 바람직하다.
또한 수지(134_1)의 막 두께는 예를 들어 0.5μm 이상으로 하는 것이 바람직하고, 1μm 이상으로 하는 것이 더 바람직하고, 2μm 이상으로 하는 것이 더 바람직하다.
[단계 B4]
단계 B4에서는 도 13의 (C)에 나타낸 수지(134_1)에 대하여 노광 공정 및 현상 공정이 수행된다.
상술한 바와 같이 수지(134_1)로서는 포지티브형 포토레지스트를 사용한다. 상기 노광 공정에서 수지(134_1)에 대한 노광 범위로서는 예를 들어 도전체(121a)에 중첩되는 수지(134_1)의 영역을 포함하지 않는 범위로 한다. 바꿔 말하면 수지(134_1)에 대한 노광 범위로서는 예를 들어 도전체(121b) 및 도전체(121c)에 중첩되는 수지(134_1)의 영역을 포함하는 범위로 한다. 따라서 그 후의 현상 공정에 의하여 수지(134_1)의 도전체(121b) 및 도전체(121c)에 중첩되는 영역에서 EL층(141A)에 도달되는 개구부를 형성할 수 있다(도 13의 (D) 참조). 또한 본 실시형태에서는 단계 B4에서 형성된 상기 개구부를 제 4 개구부라고 부른다. 또한 노광 공정 및 현상 공정을 적절하게 수행함으로써, 도 13의 (D)에 나타낸 바와 같이 도전체(121a)에 중첩되는 영역에 수지(134_1a)가 형성되고, 수지(134_1a)의 개구부의 측면을 역 테이퍼로 할 수 있다.
또한 현상 공정 후에 수지(134_1a)를 경화시키기 위하여 도 13의 (D)에 나타낸 적층체에 대하여 베이킹 처리를 수행하여도 좋다. 또한 상기 베이킹 처리의 온도는 먼저 형성한 EL층(141a)에 열적인 대미지를 주지 않을 정도의 온도로 하는 것이 바람직하다.
[단계 B5]
단계 B5에서는 도 13의 (D)에 나타낸 적층체에 대하여, 제 4 개구부의 바닥면에 위치하는 EL층(141A)의 제거 공정 JKY1이 수행된다(도 13의 (E) 참조). 또한 이 공정에 의하여 수지(134_1a)가 마스크가 되어 도전체(121a)에 중첩되는 EL층(141A)이 선택적으로 잔존하게 된다. 이에 의하여 도전체(121a), 절연체(112), 및 수지(134_1a)에 중첩되는 영역에서 EL층(141a)이 형성된다.
EL층(141A)을 제거하는 방법의 일례로서는 에칭 처리를 들 수 있다. 특히 에칭 처리의 종류에 포함된 드라이 에칭 처리를 수행함으로써 제 4 개구부의 바닥면에 위치하는 EL층(141A)을 효율적으로 제거할 수 있다. 또한 상황에 따라서는 산소 가스를 유입시켜 상기 산소 가스를 플라스마화하여 애싱 처리를 수행하여도 좋다.
[단계 B6]
단계 B6에서는 도 13의 (E)에 나타낸 적층체의 상부, 즉 절연체(112) 위, 도전체(121b) 위, 도전체(121c) 위, 및 수지(134_1a) 위에 EL층(141B)이 성막된다(도 14의 (A) 참조). 또한 이때, EL층(141A) 상부의 수지(134_1a)가 접하지 않는 영역에 EL층(141B)이 성막되는 경우가 있다.
[단계 B7]
단계 B7에서는 도 14의 (A)에 나타낸 적층체에서 수지(134_1a)가 제거된다(도 14의 (B) 참조). 또한 이 공정에 의하여 수지(134_1a) 및 수지(134_1a)의 상부에 성막되어 있는 EL층(141B)이 제거되어, 제 4 개구부의 바닥면에 성막되어 있는 EL층(141B)이 선택적으로 잔존하게 된다. 이에 의하여 절연체(112)의 일부의 영역, 도전체(121b) 및 도전체(121c)에 중첩되는 영역에서 EL층(141Bm)이 형성된다.
수지(134_1a)의 제거 방법의 일례로서는 박리액을 사용하는 방법을 들 수 있다. 이때, 상기 박리액으로서는 EL층(141a) 및 EL층(141b)이 녹아 섞이지 않는 재료를 사용하는 것이 바람직하다. 또한 이 경우, EL층(141a) 및 EL층(141b)으로서는 상기 박리액에 대하여 내성이 높은 재료를 사용하여도 좋다.
또는 수지(134_1a)의 상술한 방법과는 다른 제거 방법의 일례로서는 현상액을 사용하는 방법을 들 수 있다. 구체적으로는 도 14의 (A)에 나타낸 적층체의 상면 전체를 노광하고, 그 후 현상 공정에서 현상액을 사용하여 수지(134_1a)를 제거한다. 또한 현상 공정의 후에 수지(134_1a)의 잔사를 제거하기 위하여 적층체를 탄산수로 세정하여도 좋다. EL층(141a) 및 EL층(141b)은 현상액 및 탄산수에 대한 내성이 비교적 높기 때문에 이 제거 방법을 수행함으로써 EL층(141a) 및 EL층(141b)에 대한 대미지를 감소할 수 있어, 발광 디바이스(150)의 수명을 향상시킬 수 있는 경우가 있다.
[단계 B8]
단계 B8에서는 도 14의 (B)에 나타낸 적층체의 상부, 즉 EL층(141a) 위 및 EL층(141Bm) 위에 수지(134_2)가 도포된다. 또한 수지(134_2)로서는 예를 들어 단계 B3에서 사용한 수지(134_1)에 적용할 수 있는 재료를 사용할 수 있다. 예를 들어 수지(134_2)로서는 수지(134_1)와 같은 재료를 사용하여도 좋다. 또한 본 제작 방법에서는 수지(134_2)로서 포지티브형 포토레지스트를 사용하여 설명한다. 또한 수지층(132_2)이 도포된 후에, 그 수지층(132_2)의 경화 조건에 따라 수지층(132_2)을 경화시켜도 좋다(도 14의 (C) 참조). 예를 들어 수지(134_2)가 도포된 후에 베이킹 처리를 수행하여 수지(134_2)에 포함된 용매를 제거하여도 좋다. 또한 베이킹 처리를 수행하는 경우, 상기 베이킹 처리의 온도는 먼저 형성한 EL층(141a) 및 EL층(141Bm)에 열적인 대미지를 주지 않을 정도의 온도로 하는 것이 바람직하다.
또한 수지(134_2)의 막 두께는 예를 들어 0.5μm 이상으로 하는 것이 바람직하고, 1μm 이상으로 하는 것이 더 바람직하고, 2μm 이상으로 하는 것이 더욱 바람직하다.
[단계 B9]
단계 B9에서는 도 14의 (C)에 나타낸 수지(134_2)에 대하여 노광 공정 및 현상 공정이 수행된다.
상술한 바와 같이 수지(134_2)로서는 포지티브형 포토레지스트를 사용한다. 상기 노광 공정에서 수지(134_2)에 대한 노광 범위로서는 예를 들어 도전체(121a) 및 도전체(121b)에 중첩되는 수지(134_2)의 영역을 포함하지 않는 범위로 한다. 바꿔 말하면 수지(134_2)에 대한 노광 범위로서는 예를 들어 도전체(121c)에 중첩되는 수지(134_2)의 영역을 포함하는 범위로 한다. 따라서 그 후의 현상 공정에 의하여 수지(134_2)의 도전체(121c)에 중첩되는 영역에서 EL층(141Bm)에 도달되는 개구부를 형성할 수 있다(도 14의 (D) 참조). 또한 본 실시형태에서는 단계 B9에서 형성된 상기 개구부를 제 5 개구부라고 부른다. 또한 노광 공정 및 현상 공정을 적절하게 수행함으로써 도 14의 (D)에 나타낸 바와 같이 도전체(121c)에 중첩되는 영역에 수지(134_2a)가 형성되어 수지(134_2a)의 개구부의 측면을 역 테이퍼로 할 수 있다.
또한 현상 공정 후에 수지(134_2a)를 경화시키기 위하여 도 14의 (D)에 나타낸 적층체에 대하여 베이킹 처리를 수행하여도 좋다. 또한 상기 베이킹 처리의 온도는 먼저 형성한 EL층(141a) 및 EL층(141Bm)에 열적인 대미지를 주지 않을 정도의 온도로 하는 것이 바람직하다.
[단계 B10]
단계 B10에서는 도 14의 (D)에 나타낸 적층체에 대하여 제 5 개구부의 바닥면에 위치하는 EL층(141Bm)의 제거 공정 JKY2가 수행된다(도 14의 (E) 참조). 또한 이 공정에 의하여 수지(134_1a)가 마스크가 되어 도전체(121b)에 중첩되는 EL층(141Bm)이 선택적으로 잔존하게 된다. 이에 의하여 도전체(121b), 절연체(112), 및 수지(134_2a)에 중첩되는 영역에서 EL층(141b)이 형성된다.
EL층(141Bm)을 제거하는 방법은 예를 들어 제거 공정 JKY1에 적용할 수 있는 방법으로 할 수 있다. 또한 예를 들어 제거 공정 JKY2에는 제거 공정 JKY1과 같은 방법을 사용하여도 좋다.
[단계 B11]
단계 B11에서는 도 14의 (E)에 나타낸 적층체의 상부, 즉 절연체(112) 위, 도전체(121c) 위, 및 수지(134_2a) 위에 EL층(141C)이 성막된다(도 15의 (A) 참조). 또한 이때, EL층(141a) 상부의 수지(134_2a)가 접하지 않는 영역에 EL층(141C)이 성막되는 경우가 있다. 이와 마찬가지로 EL층(141b) 상부의 수지(134_2a)가 접하지 않는 영역에 EL층(141C)이 성막되는 경우가 있다.
[단계 B12]
단계 B12에서는 도 15의 (A)에 나타낸 적층체에서 수지(134_2a)가 제거된다(도 15의 (B) 참조). 또한 이 공정에 의하여 수지(134_2a) 및 수지(134_2a)의 상부에 성막되어 있는 EL층(141C)이 제거되고 제 5 개구부의 바닥면에 성막되어 있는 EL층(141C)이 선택적으로 잔존하게 된다. 이에 의하여 절연체(112)의 일부의 영역 및 도전체(121c)에 중첩되는 영역에서 EL층(141c)이 형성된다.
수지(134_2a)의 제거 방법으로서는 단계 B7에 기재된 수지(134_1a)의 제거 방법의 기재를 참작한다.
[단계 B13]
단계 B13에서는 도 15의 (B)에 나타낸 적층체의 상부, 즉 EL층(141a) 위, EL층(141b) 위, 및 EL층(141c) 위에 도전체(122)가 형성된다(도 15의 (C) 참조).
도전체(122)는 일례로서 표시 장치(100)에 포함되고, 후술하는 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)의 상부 전극으로서 기능한다. 또한 발광 디바이스(150a), 발광 디바이스(150b), 또는 발광 디바이스(150c)로부터의 발광을 표시 장치(100)의 위쪽으로 사출할 수 있도록 도전체(122)로서는 투광성을 가지는 도전 재료를 포함하는 것이 바람직하다. 또한 도전체(122)로서는 예를 들어 상술한 도전체(122a) 내지 도전체(122c)에 적용할 수 있는 재료를 사용할 수 있다.
[단계 B14]
단계 B14에서는 도 15의 (C)에 나타낸 적층체의 상부, 즉 도전체(122) 위에 절연체(113)가 형성된다(도 15의 (D) 참조).
절연체(113)는 일례로서 표시 장치(100)에 포함되고, 후술하는 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)를 보호하는 패시베이션막(보호층이라고 부르는 경우가 있음)으로서 기능한다. 또한 절연체(113)로서는 예를 들어 상술한 절연체(113a) 내지 절연체(113c)에 적용할 수 있는 재료를 사용할 수 있다.
[단계 B15]
단계 B15에서는 단계 A13과 마찬가지로 도 15의 (D)에 나타낸 적층체의 상부에 수지층(161)이 도포된다. 또한 그 후에 상기 적층체의 수지층(161) 위에 기판(102)이 접합된다(도 15의 (E) 참조).
수지층(161)으로서는 예를 들어 단계 A13에서 사용한 수지층(161)에 적용할 수 있는 재료를 사용할 수 있다.
또한 기판(102)으로서는 예를 들어 단계 A13에서 사용한 기판(102)에 적용할 수 있는 기판을 사용할 수 있다.
상술한 바와 같이, 단계 B1 내지 단계 B15의 제작 방법을 수행함으로써 발광 디바이스(150a) 내지 발광 디바이스(150c)를 포함하는, 본 발명의 일 형태의 표시 장치를 제작할 수 있다.
또한 본 발명의 일 형태의 표시 장치 또는 표시 장치의 제작 방법은 상술한 구성에 한정되지 않는다. 예를 들어, 본 발명의 일 형태의 표시 장치는 단계 B1 내지 단계 B15에서 제작되는 표시 장치에 도 9의 (A) 내지 도 12의 (B) 등에 나타낸 표시 장치의 구성을 조합한 구성을 가져도 좋다. 또한 예를 들어 본 발명의 일 형태의 표시 장치의 제작 방법은 단계 B1 내지 단계 B15의 제작 방법에, 도 9의 (A) 내지 도 12의 (B) 등의 표시 장치를 구성하기 위한 단계를 조합한 제작 방법으로 하여도 좋다.
본 실시형태에서 설명한 제작 방법에서는 포토리소그래피법을 사용하여, 표시 장치에 포함된 유기 EL 재료를 패터닝하여 형성할 수 있다. 그러므로 상기 표시 장치에서의 화소(서브 화소)들 사이의 피치 폭을 좁게 할 수 있다. 이에 의하여, 표시 장치에서 정해진 크기 내에 화소를 많이 제공할 수 있으므로 표시 장치의 해상도를 크게 할 수 있다. 구체적으로는 예를 들어 상술한 제작 방법에 의하여 바람직하게는 1000ppi 이상, 더 바람직하게는 3000ppi 이상, 더욱 바람직하게는 5000ppi 이상의 해상도를 가지는 표시 장치를 실현할 수 있다. 또한 피치 폭을 좁힘으로써, 예를 들어 메탈 마스크 등의 섀도 마스크를 사용한 경우보다 개구율이 높은 표시 장치를 실현할 수 있다.
또한 상술한 제작 방법에 의하여 제작된 표시 장치는 인접한 발광 디바이스에서 발광층이 서로 접촉하지 않는 구성을 가지기 때문에, 인접한 2개의 EL층(141)을 통하여 전류가 흘러, 의도치 않은 발광이 발생되는 것(크로스토크라고도 함)을 적합하게 방지할 수 있다. 그러므로 콘트라스트를 높일 수 있고, 표시 품질이 높은 표시 장치를 실현할 수 있다. 또한 상술한 제작 방법에 의하여 제작된 표시 장치는 SBS 구조를 가지기 때문에 표시 장치의 동작에 의한 소비 전력을 낮게 할 수 있다.
또한 본 발명의 일 형태의 표시 장치 또는 표시 장치의 제작 방법에서, 표시 장치의 표시부의 화면 비율(종횡비)에 대해서는 특별히 한정되지 않는다. 예를 들어 표시 장치는 1:1(정방형), 4:3, 16:9, 16:10 등 다양한 화면 비율에 대응할 수 있다.
또한 본 발명의 일 형태의 표시 장치의 형상에는 특별한 한정은 없다. 예를 들어 표시 장치는 직사각형, 다각형(예를 들어, 팔각형 등), 원형, 타원형 등 다양한 형상에 대응할 수 있다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 앞의 실시형태에서 설명한 표시 장치에 제공될 수 있는 OS 트랜지스터에 대하여 설명한다.
도 16의 (A) 및 (B)는 상기 실시형태의 표시 장치에 포함될 수 있는 OS 트랜지스터의 구성예의 일례를 나타낸 것이다. 또한 도 16의 (A)는 OS 트랜지스터의 채널 길이 방향에서의 단면도이고, 도 16의 (B)는 OS 트랜지스터의 채널 폭 방향에서의 단면도이다.
OS 트랜지스터인 트랜지스터(500)는 일례로서 절연체(512) 위에 제공되어 있다. 절연체(512)에는 산소, 수소에 대하여 배리어성이 있는 물질을 사용하는 것이 바람직하다.
또한 절연체(512)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하는 것이 좋다.
또한 절연체(512)는 절연체(512)보다 아래쪽에 제공되는 회로 소자, 배선 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(512)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
또한 도 16의 (A) 및 (B)에 나타낸 바와 같이 절연체(512) 위에는 절연체(514) 및 절연체(516)가 형성되어 있다.
절연체(514)로서는, 기판(101) 또는 절연체(512)보다 아래쪽의 회로 소자 등이 제공되는 영역 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소, 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다. 따라서 절연체(514)에는 예를 들어 CVD법으로 형성한 질화 실리콘을 사용할 수 있다.
수소에 대한 배리어성을 가지는 막에는 예를 들어 CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서, 절연체(514)보다 위쪽에 제공된 회로 소자, 즉 OS 트랜지스터인 트랜지스터(500)로 수소가 확산됨으로써 상기 OS 트랜지스터의 특성이 저하되는 경우가 있다. 따라서 상기 OS 트랜지스터와, 기판(101) 또는 기판(101) 위쪽에 형성되는 회로 소자 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어 절연체(514)의 수소의 이탈량은, TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(514)의 면적당으로 환산하여 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한 절연체(516)로서는 예를 들어 절연체(512)와 같은 재료를 사용할 수 있다.
도 16의 (A) 및 (B)에 나타낸 바와 같이, 트랜지스터(500)는 절연체(514) 위의 절연체(516)와, 절연체(514) 또는 절연체(516)에 매립되도록 배치된 도전체(503)(도전체(503a) 및 도전체(503b))와, 절연체(516) 위 및 도전체(503) 위의 절연체(522)와, 절연체(522) 위의 절연체(524)와, 절연체(524) 위의 산화물(530a)과, 산화물(530a) 위의 산화물(530b)과, 산화물(530b) 위의 도전체(542a)와, 도전체(542a) 위의 절연체(571a)와, 산화물(530b) 위의 도전체(542b)와, 도전체(542b) 위의 절연체(571b)와, 산화물(530b) 위의 절연체(552)와, 절연체(552) 위의 절연체(550)와, 절연체(550) 위의 절연체(554)와, 절연체(554) 위에 위치하고 산화물(530b)의 일부와 중첩되는 도전체(560)(도전체(560a) 및 도전체(560b))와, 절연체(522), 절연체(524), 산화물(530a), 산화물(530b), 도전체(542a), 도전체(542b), 절연체(571a), 및 절연체(571b) 위에 배치되는 절연체(544)를 포함한다. 여기서 도 16의 (A) 및 (B)에 나타낸 바와 같이 절연체(552)는 절연체(522)의 상면, 절연체(524)의 측면, 산화물(530a)의 측면, 산화물(530b)의 측면 및 상면, 도전체(542)(도전체(542a) 및 도전체(542b))의 측면, 절연체(571)(절연체(571a) 및 절연체(571b))의 측면, 절연체(544)의 측면, 절연체(580)의 측면, 및 절연체(550)의 하면과 접한다. 또한 도전체(560)의 상면은 절연체(554)의 상부, 절연체(550)의 상부, 절연체(552)의 상부, 및 절연체(580)의 상면과 높이가 실질적으로 일치하도록 배치된다. 또한 절연체(574)는 도전체(560)의 상면, 절연체(552)의 상부, 절연체(550)의 상부, 절연체(554)의 상부, 및 절연체(580)의 상면 중 적어도 어느 것의 일부와 접한다.
절연체(580) 및 절연체(544)에는 산화물(530b)에 도달하는 개구가 제공된다. 상기 개구 내에 절연체(552), 절연체(550), 절연체(554), 및 도전체(560)가 배치되어 있다. 또한 트랜지스터(500)의 채널 길이 방향에서, 절연체(571a)와 절연체(571b) 사이 및 도전체(542a)와 도전체(542b) 사이에 도전체(560), 절연체(552), 절연체(550), 및 절연체(554)가 제공되어 있다. 절연체(554)는 도전체(560)의 측면과 접하는 영역과 도전체(560)의 밑면과 접하는 영역을 포함한다.
산화물(530)은 절연체(524) 위에 배치된 산화물(530a)과, 산화물(530a) 위에 배치된 산화물(530b)을 포함하는 것이 바람직하다. 산화물(530b) 아래에 산화물(530a)을 포함함으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로 불순물이 확산되는 것을 억제할 수 있다.
또한 트랜지스터(500)에서 산화물(530)은 산화물(530a)과 산화물(530b)의 2층이 적층된 구성을 가지지만, 본 발명은 이에 한정되지 않는다. 예를 들어 트랜지스터(500)는 산화물(530b)의 단층 구조 또는 3층 이상의 층의 적층 구조를 가지는 구성으로 할 수 있다. 또는 산화물(530a) 및 산화물(530b)이 각각 적층 구조를 가지는 구성으로 할 수 있다.
도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(503)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 또한 절연체(552), 절연체(550), 및 절연체(554)는 제 1 게이트 절연체로서 기능하고, 절연체(522) 및 절연체(524)는 제 2 게이트 절연체로서 기능한다. 또한 게이트 절연체를 게이트 절연층 또는 게이트 절연막이라고 부르는 경우도 있다. 또한 도전체(542a)는 소스 및 드레인 중 한쪽으로서 기능하고, 도전체(542b)는 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 산화물(530)에서 도전체(560)와 중첩되는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
여기서 도 16의 (A)에서의 채널 형성 영역 근방의 확대도를 도 17의 (A)에 나타내었다. 산화물(530b)에 산소가 공급됨으로써, 도전체(542a)와 도전체(542b) 사이의 영역에 채널 형성 영역이 형성된다. 따라서 도 17의 (A)에 나타낸 바와 같이, 산화물(530b)은 트랜지스터(500)의 채널 형성 영역으로서 기능하는 영역(530bc)과, 영역(530bc)을 끼우도록 제공되고 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)을 포함한다. 영역(530bc)은 적어도 일부가 도전체(560)와 중첩되어 있다. 바꿔 말하면, 영역(530bc)은 도전체(542a)와 도전체(542b) 사이의 영역에 제공되어 있다. 영역(530ba)은 도전체(542a)와 중첩되어 제공되고, 영역(530bb)은 도전체(542b)와 중첩되어 제공되어 있다.
채널 형성 영역으로서 기능하는 영역(530bc)은 영역(530ba) 및 영역(530bb)보다 산소 결손(본 명세서 등에서는 금속 산화물 내의 산소 결손을 VO(oxygen vacancy)라고 부르는 경우가 있음)이 적거나 불순물 농도가 낮기 때문에, 캐리어 농도가 낮고 저항이 높은 영역이다. 따라서 영역(530bc)은 i형(진성) 또는 실질적으로 i형이라고 할 수 있다.
금속 산화물을 사용한 트랜지스터는 금속 산화물 내의 채널이 형성되는 영역에 불순물 또는 산소 결손(VO)이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산소 결손(VO) 근방의 수소가 산소 결손(VO)에 들어가 결함(이하, VOH라고 부르는 경우가 있음)을 형성하여, 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)을 가지기 쉽다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다.
또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)은 산소 결손(VO)이 많거나, 수소, 질소, 금속 원소 등의 불순물의 농도가 높기 때문에, 캐리어 농도가 증가하여 저항이 감소된 영역이다. 즉 영역(530ba) 및 영역(530bb)은 영역(530bc)보다 캐리어 농도가 높고 저항이 낮은 n형 영역이다.
여기서, 채널 형성 영역으로서 기능하는 영역(530bc)의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더욱 바람직하고, 1×1013cm-3 미만인 것이 더욱더 바람직하고, 1×1012cm-3 미만인 것이 나아가 더욱더 바람직하다. 또한 채널 형성 영역으로서 기능하는 영역(530bc)의 캐리어 농도의 하한값은 특별히 한정되지 않지만, 예를 들어 1×10-9cm-3로 할 수 있다.
또한 캐리어 농도가 영역(530ba) 및 영역(530bb)의 캐리어 농도와 동등하거나 이보다 낮으며, 영역(530bc)의 캐리어 농도와 동등하거나 이보다 높은 영역이 영역(530bc)과 영역(530ba) 또는 영역(530bb) 사이에 형성되어도 좋다. 즉 상기 영역은 영역(530bc)과 영역(530ba) 또는 영역(530bb)의 접합 영역으로서 기능한다. 상기 접합 영역에서는 수소 농도가 영역(530ba) 및 영역(530bb)의 수소 농도와 동등하거나 이보다 낮으며, 영역(530bc)의 수소 농도와 동등하거나 이보다 높은 경우가 있다. 또한 상기 접합 영역에서는 산소 결손이 영역(530ba) 및 영역(530bb)의 산소 결손과 동등하거나 이보다 적으며, 영역(530bc)의 산소 결손과 동등하거나 이보다 많은 경우가 있다.
또한 도 17의 (A)에서는 영역(530ba), 영역(530bb), 및 영역(530bc)이 산화물(530b)에 형성되는 예에 대하여 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 상기 각 영역은 산화물(530b)뿐만 아니라 산화물(530a)에도 형성되어도 좋다.
또한 산화물(530)에서는, 각 영역의 경계를 명확하게 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도는 영역마다 단계적으로 변화되는 것에 한정되지 않고, 각 영역 내에서도 연속적으로 변화되어도 좋다. 즉 채널 형성 영역에 가까운 영역일수록 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도가 감소되면 좋다.
트랜지스터(500)에서는, 채널 형성 영역을 포함하는 산화물(530)(산화물(530a) 및 산화물(530b))로서, 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
또한 반도체로서 기능하는 금속 산화물은 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 감소시킬 수 있다.
산화물(530)로서는, 예를 들어 인듐, 원소 M, 및 아연을 포함하는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 또한 산화물(530)로서 In-Ga 산화물, In-Zn 산화물, 인듐 산화물을 사용하여도 좋다.
여기서, 산화물(530b)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비는 산화물(530a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
이와 같이, 산화물(530b) 아래에 산화물(530a)을 배치함으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로 불순물 및 산소가 확산되는 것을 억제할 수 있다.
또한 산화물(530a) 및 산화물(530b)이 산소 이외에 공통의 원소를 포함함으로써(주성분으로 함으로써), 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있기 때문에, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아 높은 온 전류를 얻을 수 있다.
산화물(530b)은 결정성을 가지는 것이 바람직하다. 특히 산화물(530b)로서 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다.
CAAC-OS는 결정성이 높고 치밀한 구조를 가지고, 불순물 및 결함(예를 들어 산소 결손(VO))이 적은 금속 산화물이다. 특히 금속 산화물의 형성 후에, 금속 산화물이 다결정화되지 않을 정도의 온도(예를 들어 400℃ 이상 600℃ 이하)에서 열처리를 수행함으로써, 결정성이 더 높고 치밀한 구조를 가지는 CAAC-OS로 할 수 있다. 이러한 식으로 CAAC-OS의 밀도를 더 높임으로써, 상기 CAAC-OS에서의 불순물 또는 산소의 확산을 더 저감할 수 있다.
한편, CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 따라서 CAAC-OS를 포함하는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함하는 금속 산화물은 열에 강하고 신뢰성이 높다.
산화물 반도체를 사용한 트랜지스터는 산화물 반도체 내의 채널이 형성되는 영역에 불순물 및 산소 결손이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산소 결손 근방의 수소가, 산소 결손에 수소가 들어간 결함(이하, VOH라고 부르는 경우가 있음)을 형성하여 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)을 가지기 쉽다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다. 바꿔 말하면, 산화물 반도체 내의 채널이 형성되는 영역은 캐리어 농도가 감소되고, i형(진성화) 또는 실질적으로 i형인 것이 바람직하다.
한편, 가열에 의하여 이탈되는 산소(이하, 과잉 산소라고 부르는 경우가 있음)를 포함하는 절연체를 산화물 반도체의 근방에 제공하고 열처리를 수행함으로써, 상기 절연체로부터 산화물 반도체에 산소가 공급되어 산소 결손 및 VOH를 저감할 수 있다. 다만 소스 영역 또는 드레인 영역에 과잉량의 산소가 공급되면, 트랜지스터(500)의 온 전류의 저하 또는 전계 효과 이동도의 저하가 일어날 우려가 있다. 또한 소스 영역 또는 드레인 영역에 공급되는 산소의 양의 편차가 기판면 내에서 생김으로써, 트랜지스터를 포함하는 반도체 장치의 특성에 편차가 생긴다.
따라서 산화물 반도체 내에서 채널 형성 영역으로서 기능하는 영역(530bc)은 캐리어 농도가 감소되고, i형 또는 실질적으로 i형인 것이 바람직하지만, 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)은 캐리어 농도가 높고, n형인 것이 바람직하다. 즉 산화물 반도체의 영역(530bc)의 산소 결손 및 VOH를 저감하고, 영역(530ba) 및 영역(530bb)에 과잉량의 산소가 공급되지 않도록 하는 것이 바람직하다.
그러므로 본 실시형태에서는 산화물(530b) 위에 도전체(542a) 및 도전체(542b)를 제공한 상태로, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하여, 영역(530bc)의 산소 결손 및 VOH를 저감한다. 여기서, 마이크로파 처리란, 예를 들어 마이크로파를 사용하여 고밀도 플라스마를 발생시키는 전원을 포함하는 장치를 사용한 처리를 말한다.
산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하고, 상기 산소 플라스마를 작용시킬 수 있다. 이때, 마이크로파 또는 RF 등의 고주파를 영역(530bc)에 조사할 수도 있다. 플라스마, 마이크로파 등의 작용에 의하여, 영역(530bc)의 VOH를 분단하고, 수소(H)를 영역(530bc)에서 제거하고, 산소 결손(VO)을 산소로 보상할 수 있다. 즉 영역(530bc)에서 'VOH→H+VO'라는 반응이 일어나, 영역(530bc)의 수소 농도를 감소시킬 수 있다. 따라서 영역(530bc) 내의 산소 결손 및 VOH를 저감하여 캐리어 농도를 감소시킬 수 있다.
또한 산소를 포함하는 분위기에서 마이크로파 처리를 수행하는 경우, 마이크로파 또는 RF 등의 고주파, 산소 플라스마 등은 도전체(542a) 및 도전체(542b)에 의하여 차폐되므로, 영역(530ba) 및 영역(530bb)에는 작용되지 않는다. 또한 산소 플라스마의 작용은 산화물(530b), 도전체(542a), 및 도전체(542b)를 덮어 제공된 절연체(571) 및 절연체(580)에 의하여 저감할 수 있다. 이에 의하여, 마이크로파 처리를 수행하는 경우에 영역(530ba) 및 영역(530bb)에서 VOH가 저감되지 않고 과잉량의 산소가 공급되지 않기 때문에, 캐리어 농도가 감소되는 것을 방지할 수 있다.
또한 절연체(552)가 되는 절연막의 성막 후 또는 절연체(550)가 되는 절연막의 성막 후에, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하는 것이 바람직하다. 이와 같이 절연체(552) 또는 절연체(550)를 통하여 산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 영역(530bc) 내에 산소를 효율적으로 주입할 수 있다. 또한 도전체(542a)와 도전체(542b) 각각의 측면 및 영역(530bc)의 표면과 접하도록 절연체(552)를 배치함으로써, 영역(530bc)에 대한 필요량 이상의 산소의 주입을 억제하여 도전체(542a)와 도전체(542b) 각각의 측면의 산화를 억제할 수 있다. 또한 절연체(550)가 되는 절연막의 성막 시에 도전체(542a)와 도전체(542b) 각각의 측면의 산화를 억제할 수 있다.
또한 영역(530bc) 내에 주입되는 산소는 산소 원자, 산소 분자, 산소 라디칼(O 라디칼이라고도 하고, 홀전자(unpaired electron)를 가지는 원자 또는 분자, 혹은 이온임) 등의 다양한 형태를 가진다. 또한 영역(530bc) 내에 주입되는 산소는 상술한 형태 중 어느 하나 또는 복수를 가지는 것이 바람직하고, 특히 산소 라디칼인 것이 적합하다. 또한 절연체(552) 및 절연체(550)의 막질을 향상시킬 수 있기 때문에, 트랜지스터(500)의 신뢰성이 향상된다.
이러한 식으로, 산화물 반도체의 영역(530bc)에서 산소 결손 및 VOH를 선택적으로 제거하여, 영역(530bc)을 i형 또는 실질적으로 i형으로 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)에 과잉량의 산소가 공급되는 것을 억제하여, 마이크로파 처리를 수행하기 전의 n형 영역의 상태를 유지할 수 있다. 이에 의하여, 트랜지스터(500)의 전기 특성의 변동이 억제되므로, 기판면 내에서의 트랜지스터(500)의 전기 특성의 편차를 줄일 수 있다.
상기 구성으로 함으로써, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 전기 특성이 양호한 반도체 장치를 제공할 수 있다.
또한 도 16의 (B)에 나타낸 바와 같이, 트랜지스터(500)의 채널 폭 방향의 단면에서 보았을 때, 산화물(530b)의 측면과 산화물(530b)의 상면 사이에는 만곡면을 가져도 좋다. 즉 상기 측면의 단부와 상기 상면의 단부는 만곡되어도 좋다(이하, 라운드 형상이라고도 함).
상기 만곡면의 곡률 반경은 0nm보다 크고, 도전체(542a) 또는 도전체(542b)와 중첩되는 영역에서의 산화물(530b)의 막 두께보다 작거나 상기 만곡면을 가지지 않는 영역의 길이의 절반보다 작은 것이 바람직하다. 상기 만곡면의 곡률 반경은 구체적으로는 0nm보다 크고 20nm 이하, 바람직하게는 1nm 이상 15nm 이하, 더 바람직하게는 2nm 이상 10nm 이하로 한다. 이와 같은 형상으로 함으로써, 산화물(530b)에 대한 절연체(552), 절연체(550), 절연체(554), 및 도전체(560)의 피복성을 높일 수 있다.
산화물(530)은 화학 조성이 다른 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 구체적으로는, 산화물(530a)로서 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비가 산화물(530b)로서 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530a)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비가 산화물(530b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530b)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가 산화물(530a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
또한 산화물(530b)은 CAAC-OS 등 결정성을 가지는 산화물인 것이 바람직하다. CAAC-OS 등 결정성을 가지는 산화물은 불순물 및 결함(산소 결손 등)이 적고 결정성이 높은 치밀한 구조를 가진다. 따라서 소스 전극 또는 드레인 전극에 의한 산화물(530b)로부터의 산소 추출을 억제할 수 있다. 이에 의하여, 열처리를 수행한 경우에도 산화물(530b)로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(500)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
여기서, 산화물(530a)과 산화물(530b)의 접합부에서 전도대 하단은 완만하게 변화된다. 바꿔 말하면, 산화물(530a)과 산화물(530b)의 접합부에서의 전도대 하단은 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(530a)과 산화물(530b)이 산소 이외에 공통의 원소를 주성분으로서 포함함으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(530b)이 In-M-Zn 산화물인 경우, 산화물(530a)로서 In-M-Zn 산화물, M-Zn 산화물, 원소 M의 산화물, In-Zn 산화물, 인듐 산화물 등을 사용하여도 좋다.
구체적으로는 산화물(530a)로서, In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성을 가지는 금속 산화물을 사용하면 좋다. 또한 산화물(530b)로서, In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성을 가지는 금속 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
또한 금속 산화물을 스퍼터링법으로 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
또한 도 16의 (A) 등에 나타낸 바와 같이, 산화물(530)의 상면 및 측면과 접하여 산화 알루미늄 등으로 형성되는 절연체(552)를 제공함으로써, 산화물(530)과 절연체(552)의 계면 및 그 근방에 산화물(530)에 포함되는 인듐이 편재되는 경우가 있다. 이 경우, 산화물(530)의 표면 근방이 인듐 산화물 또는 In-Zn 산화물과 비슷한 원자수비를 가진다. 이와 같이 산화물(530), 특히 산화물(530b)의 표면 근방의 인듐의 원자수비가 높아짐으로써, 트랜지스터(500)의 전계 효과 이동도를 향상시킬 수 있다.
산화물(530a) 및 산화물(530b)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(500)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581) 중 적어도 하나는 물, 수소 등의 불순물이 기판 측으로부터 또는 트랜지스터(500)의 위쪽으로부터 트랜지스터(500)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581) 중 적어도 하나에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)로서는 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체를 사용하는 것이 바람직하고, 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐-갈륨-아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등을 사용할 수 있다. 예를 들어 절연체(512), 절연체(544), 및 절연체(576)에, 보다 수소 배리어성이 높은 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(514), 절연체(571), 절연체(574), 및 절연체(581)에, 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄 또는 산화 마그네슘 등을 사용하는 것이 바람직하다. 이에 의하여, 물, 수소 등의 불순물이 절연체(512) 및 절연체(514)를 통하여 기판 측으로부터 트랜지스터(500) 측으로 확산되는 것을 억제할 수 있다. 또는 물, 수소 등의 불순물이 절연체(581)보다 외측에 배치되는 층간 절연막 등으로부터 트랜지스터(500) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(524) 등에 포함되는 산소가 절연체(512) 및 절연체(514)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(580) 등에 포함되는 산소가 절연체(574) 등을 통하여 트랜지스터(500)보다 위쪽으로 확산되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(500)를 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체(512), 절연체(514), 절연체(571), 절연체(544), 절연체(574), 절연체(576), 및 절연체(581)로 둘러싸는 구조로 하는 것이 바람직하다.
여기서 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)에 비정질 구조를 가지는 산화물을 사용하는 것이 바람직하다. 예를 들어 AlOx(x는 0보다 큰 임의의 수) 또는 MgOy(y는 0보다 큰 임의의 수) 등의 금속 산화물을 사용하는 것이 바람직하다. 이와 같은 비정질 구조를 가지는 금속 산화물에서는, 산소 원자가 댕글링 본드(dangling bond)를 가지고, 상기 댕글링 본드로 수소를 포획 또는 고착하는 성질을 가지는 경우가 있다. 이와 같은 비정질 구조를 가지는 금속 산화물을 트랜지스터(500)의 구성 요소로서 사용하거나 트랜지스터(500)의 주위에 제공함으로써, 트랜지스터(500)에 포함되는 수소 또는 트랜지스터(500)의 주위에 존재하는 수소를 포획 또는 고착할 수 있다. 특히 트랜지스터(500)의 채널 형성 영역에 포함되는 수소를 포획 또는 고착하는 것이 바람직하다. 비정질 구조를 가지는 금속 산화물을 트랜지스터(500)의 구성 요소로서 사용하거나 트랜지스터(500)의 주위에 제공함으로써, 특성이 양호하고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
또한 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)는 비정질 구조를 가지는 것이 바람직하지만, 일부에 다결정 구조의 영역이 형성되어도 좋다. 또한 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)는 비정질 구조의 층과 다결정 구조의 층이 적층된 다층 구조를 가져도 좋다. 예를 들어 비정질 구조의 층 위에 다결정 구조의 층이 형성된 적층 구조이어도 좋다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)의 성막은 예를 들어 스퍼터링법을 사용하여 수행하면 좋다. 스퍼터링법은 수소를 포함하는 분자를 성막 가스로서 사용하지 않아도 되기 때문에, 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)의 수소 농도를 감소시킬 수 있다. 또한 성막 방법은 스퍼터링법에 한정되지 않고, 화학 기상 성장(CVD)법, 분자선 에피택시(MBE)법, 펄스 레이저 퇴적(PLD)법, 원자층 퇴적(ALD)법 등을 적절히 사용하여도 좋다.
또한 절연체(512), 절연체(544), 및 절연체(576)의 저항률을 낮게 하는 것이 바람직한 경우가 있다. 예를 들어 절연체(512), 절연체(544), 및 절연체(576)의 저항률을 대략 1×1013Ωcm로 함으로써 반도체 장치 제작 공정의 플라스마 등을 사용하는 처리에서 절연체(512), 절연체(544), 및 절연체(576)가 도전체(503), 도전체(542a), 도전체(542b), 도전체(560) 등의 차지 업을 완화할 수 있는 경우가 있다. 절연체(512), 절연체(544), 및 절연체(576)의 저항률은 바람직하게는 1×1010Ωcm 이상 1×1015Ωcm 이하로 한다.
또한 절연체(516), 절연체(574), 절연체(580), 및 절연체(581)는 절연체(514)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(516), 절연체(580), 및 절연체(581)에, 산화 실리콘, 산화질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
또한 절연체(581)는 일례로서 층간막, 평탄화막 등으로서 기능하는 절연체인 것이 바람직하다.
도전체(503)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 여기서 도전체(503)는 절연체(516)에 형성된 개구에 매립되어 제공되는 것이 바람직하다. 또한 도전체(503)의 일부가 절연체(514)에 매립되는 경우가 있다.
도전체(503)는 도전체(503a) 및 도전체(503b)를 포함한다. 도전체(503a)는 상기 개구의 밑면 및 측벽과 접하여 제공된다. 도전체(503b)는 도전체(503a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(503b)의 상부의 높이는 도전체(503a)의 상부의 높이 및 절연체(516)의 상부의 높이와 실질적으로 일치한다.
여기서 도전체(503a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(503a)에 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(503b)에 포함되는 수소 등의 불순물이 절연체(524) 등을 통하여 산화물(530)로 확산되는 것을 방지할 수 있다. 또한 도전체(503a)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(503b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(503a)는 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(503a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(503b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(503b)에는 텅스텐을 사용하면 좋다.
도전체(503)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(503)에 인가하는 전위를 도전체(560)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(500)의 문턱 전압(Vth)을 제어할 수 있다. 특히 도전체(503)에 음의 전위를 인가함으로써, 트랜지스터(500)의 Vth를 더 크게 하고, 오프 전류를 감소시킬 수 있다. 따라서 도전체(503)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(560)에 인가하는 전위가 0V일 때의 드레인 전류를 감소시킬 수 있다.
또한 산화물(530)을 고순도 진성으로 하고 산화물(530)에서 불순물이 가능한 한 배제된 상태로 한 경우, 도전체(503) 및/또는 도전체(560)에 전위를 공급하지 않고, 트랜지스터(500)를 노멀리 오프로(트랜지스터(500)의 문턱 전압을 0V보다 크게) 하는 것을 기대할 수 있는 경우가 있다. 이 경우에는 도전체(560)와 도전체(503)를 접속하여 동일 전위가 공급되도록 하는 것이 적합하다.
또한 도전체(503)의 전기 저항률은 상기 도전체(503)에 인가하는 전위를 고려하여 설계되고, 도전체(503)의 막 두께는 상기 전기 저항률에 따라 설정된다. 또한 절연체(516)의 막 두께는 도전체(503)와 거의 같다. 여기서, 도전체(503)의 설계상 허용되는 범위에서 도전체(503) 및 절연체(516)의 막 두께를 얇게 하는 것이 바람직하다. 절연체(516)의 막 두께를 얇게 함으로써, 절연체(516) 내에 포함되는 수소 등의 불순물의 절대량을 감소시킬 수 있기 때문에, 상기 불순물이 산화물(530)로 확산되는 것을 저감할 수 있다.
또한 도전체(503)는 상면에서 보았을 때, 산화물(530)에서 도전체(542a) 및 도전체(542b)와 중첩되지 않는 영역의 크기보다 크게 제공되는 것이 좋다. 특히, 도 16의 (B)에 나타낸 바와 같이, 도전체(503)는 산화물(530a) 및 산화물(530b)의 채널 폭 방향의 단부보다 외측의 영역으로도 연장되어 있는 것이 바람직하다. 즉 산화물(530)의 채널 폭 방향에서의 측면의 외측에서 도전체(503)와 도전체(560)는 절연체를 개재하여 중첩되어 있는 것이 바람직하다. 상기 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전체(560)의 전계와 제 2 게이트 전극으로서 기능하는 도전체(503)의 전계에 의하여, 산화물(530)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서는, 제 1 게이트 및 제 2 게이트의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 본 명세서 등에서 S-channel 구조의 트랜지스터란, 한 쌍의 게이트 전극 중 한쪽 및 다른 쪽의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 말한다. 또한 본 명세서 등에서 개시하는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와는 다르다. S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성을 높일 수 있고, 바꿔 말하면 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
트랜지스터(500)를 노멀리 오프로 하고, 또한 상기 S-Channel 구조로 함으로써, 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 그러므로 트랜지스터(500)를 GAA(Gate All Around) 구조 또는 LGAA(Lateral Gate All Around) 구조로 간주할 수도 있다. 트랜지스터(500)를 S-Channel 구조, GAA 구조, 또는 LGAA 구조로 함으로써, 산화물(530)과 게이트 절연막의 계면 또는 계면 근방에 형성되는 채널 형성 영역을 산화물(530)의 벌크 전체에 형성할 수 있다. 바꿔 말하면 트랜지스터(500)를 S-Channel 구조, GAA 구조, 또는 LGAA 구조로 함으로써, 캐리어 경로로서 벌크 전체를 사용하는 소위 Bulk-Flow형으로 할 수 있다. Bulk-Flow형의 트랜지스터 구조로 함으로써, 트랜지스터에 흐르는 전류 밀도를 향상시킬 수 있기 때문에, 트랜지스터의 온 전류의 향상 또는 트랜지스터의 전계 효과 이동도의 향상을 기대할 수 있다.
또한 도 16의 (B)에 나타낸 바와 같이, 도전체(503)는 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(503) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(503)는 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전체(503)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한 트랜지스터(500)에서 도전체(503)는 도전체(503a)와 도전체(503b)가 적층된 구성을 가지지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(503)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
절연체(522) 및 절연체(524)는 게이트 절연체로서 기능한다.
절연체(522)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연체(522)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(522)는 절연체(524)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다.
절연체(522)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 상기 절연체로서는 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터 기판 측으로의 산소의 방출과, 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소 등의 불순물의 확산을 억제하는 층으로서 기능한다. 따라서 절연체(522)를 제공함으로써, 수소 등의 불순물이 트랜지스터(500)의 내측으로 확산되는 것을 억제하고, 산화물(530) 내에 산소 결손이 생성되는 것을 억제할 수 있다. 또한 절연체(524) 또는 산화물(530)에 포함되는 산소와 도전체(503)가 반응하는 것을 억제할 수 있다.
또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 또한 절연체(522)로서는 이들 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시킨 것을 사용하여도 좋다.
또한 절연체(522)로서는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄 등의 소위 high-k 재료를 포함하는 절연체를 단층으로 또는 적층하여 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다. 또한 절연체(522)에는 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3, Ba,Sr)TiO3(BST) 등의 유전율이 높은 물질을 사용할 수 있는 경우도 있다.
산화물(530)과 접하는 절연체(524)에는, 예를 들어 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다.
또한 트랜지스터(500)의 제작 공정 중에서, 산화물(530)의 표면이 노출된 상태에서 열처리를 수행하는 것이 적합하다. 상기 열처리는 예를 들어 100℃ 이상 600℃ 이하, 바람직하게는 350℃ 이상 550℃ 이하에서 수행하면 좋다. 또한 열처리는 질소 가스 또는 불활성 가스 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함한 분위기에서 수행한다. 예를 들어 열처리는 산소 분위기에서 수행하는 것이 바람직하다. 이로써, 산화물(530)에 산소가 공급되므로 산소 결손(VO)을 저감할 수 있다. 또한 열처리는 감압 상태에서 수행하여도 좋다. 또는 열처리는 질소 가스 또는 불활성 가스 분위기에서 열처리를 수행한 후에, 이탈된 산소를 보전하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함한 분위기에서 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함한 분위기에서 열처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스 분위기에서 열처리를 수행하여도 좋다.
또한 산화물(530)에 대하여 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(530) 내의 산소 결손을 수복(修復)할 수 있고, 바꿔 말하면 'VO+O→null'이라는 반응을 촉진할 수 있다. 또한 산화물(530) 내에 잔존한 수소와 공급된 산소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(530) 내에 잔존한 수소가 산소 결손과 재결합되어 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(522) 및 절연체(524)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 또한 절연체(524)는 산화물(530a)과 중첩되어 섬 형상으로 형성되어도 좋다. 이 경우, 절연체(544)가 절연체(524)의 측면 및 절연체(522)의 상면과 접하는 구성이 된다.
도전체(542a) 및 도전체(542b)는 산화물(530b)의 상면과 접하여 제공된다. 도전체(542a) 및 도전체(542b)는 각각 트랜지스터(500)의 소스 전극 또는 드레인 전극으로서 기능한다.
도전체(542)(도전체(542a) 및 도전체(542b))에는, 예를 들어 탄탈럼을 포함하는 질화물, 타이타늄을 포함하는 질화물, 몰리브데넘을 포함하는 질화물, 텅스텐을 포함하는 질화물, 탄탈럼 및 알루미늄을 포함하는 질화물, 타이타늄 및 알루미늄을 포함하는 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는 탄탈럼을 포함하는 질화물이 특히 바람직하다. 또한 예를 들어 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한 산화물(530b) 등에 포함되는 수소가 도전체(542a) 또는 도전체(542b)로 확산되는 경우가 있다. 특히 도전체(542a) 및 도전체(542b)에 탄탈럼을 포함하는 질화물을 사용함으로써, 산화물(530b) 등에 포함되는 수소는 도전체(542a) 또는 도전체(542b)로 확산되기 쉽고, 확산된 수소는 도전체(542a) 또는 도전체(542b)에 포함되는 질소와 결합되는 경우가 있다. 즉 산화물(530b) 등에 포함되는 수소는 도전체(542a) 또는 도전체(542b)에 흡수되는 경우가 있다.
또한 도전체(542)의 측면과 도전체(542)의 상면 사이에 만곡면이 형성되지 않는 것이 바람직하다. 상기 만곡면이 형성되지 않는 도전체(542)로 함으로써, 채널 폭 방향의 단면에서의 도전체(542)의 단면적을 크게 할 수 있다. 이에 의하여, 도전체(542)의 도전율을 증가시켜, 트랜지스터(500)의 온 전류를 높일 수 있다.
절연체(571a)는 도전체(542a)의 상면과 접하여 제공되고, 절연체(571b)는 도전체(542b)의 상면과 접하여 제공되어 있다. 절연체(571)는 적어도 산소에 대한 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(571)는 산소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(571)는 절연체(580)보다 산소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연체(571)에는 예를 들어 질화 실리콘 등의 실리콘을 포함하는 질화물을 사용하면 좋다. 또한 절연체(571)는 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 그 경우, 절연체(571)로서는, 비정질 구조를 가지는 금속 산화물, 예를 들어 산화 알루미늄 또는 산화 마그네슘 등의 절연체를 사용하면 좋다. 특히, 절연체(571)에 비정질 구조를 가지는 산화 알루미늄 또는 비정질 구조의 산화 알루미늄을 사용함으로써, 수소를 더 효과적으로 포획 또는 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 특성이 양호하고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
절연체(544)는 절연체(524), 산화물(530a), 산화물(530b), 도전체(542), 및 절연체(571)를 덮도록 제공된다. 절연체(544)는 수소를 포획 및 고착하는 기능을 가지는 것이 바람직하다. 그 경우, 절연체(544)로서는, 질화 실리콘, 또는 비정질 구조를 가지는 금속 산화물, 예를 들어 산화 알루미늄 또는 산화 마그네슘 등의 절연체를 포함하는 것이 바람직하다. 또한 예를 들어 절연체(544)로서, 산화 알루미늄과, 상기 산화 알루미늄 위의 질화 실리콘의 적층막을 사용하여도 좋다.
상술한 바와 같은 절연체(571) 및 절연체(544)를 제공함으로써, 산소에 대한 배리어성을 가지는 절연체로 도전체(542)를 감쌀 수 있다. 즉 절연체(524) 및 절연체(580)에 포함되는 산소가 도전체(542)로 확산되는 것을 방지할 수 있다. 이에 의하여, 절연체(524) 및 절연체(580)에 포함되는 산소에 의하여 도전체(542)가 직접 산화되므로, 저항률이 증대되고 온 전류가 감소되는 것을 억제할 수 있다.
절연체(552)는 게이트 절연체의 일부로서 기능한다. 절연체(552)로서는 산소에 대한 배리어 절연막을 사용하는 것이 바람직하다. 절연체(552)로서는, 상술한 절연체(574)로서 사용할 수 있는 절연체를 사용하면 좋다. 절연체(552)로서는, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 상기 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트), 하프늄 및 실리콘을 포함하는 산화물(하프늄 실리케이트) 등을 사용할 수 있다. 본 실시형태에서는 절연체(552)에 산화 알루미늄을 사용한다. 이 경우, 절연체(552)는 적어도 산소와 알루미늄을 포함한다.
도 16의 (B)에 나타낸 바와 같이, 절연체(552)는 산화물(530b)의 상면 및 측면, 산화물(530a)의 측면, 절연체(524)의 측면, 그리고 절연체(522)의 상면과 접하여 제공된다. 즉 산화물(530a), 산화물(530b), 및 절연체(524)에서 도전체(560)와 중첩되는 영역은 채널 폭 방향의 단면에서 절연체(552)로 덮여 있다. 이에 의하여, 열처리 등을 수행하였을 때, 산화물(530a) 및 산화물(530b)로부터 산소가 이탈되는 것을, 산소에 대한 배리어성을 가지는 절연체(552)로 막을 수 있다. 따라서 산화물(530a) 및 산화물(530b)에 산소 결손(VO)이 형성되는 것을 저감할 수 있다. 이에 의하여, 영역(530bc)에 형성되는 산소 결손(VO) 및 VOH를 저감할 수 있다. 따라서 트랜지스터(500)의 전기 특성을 양호하게 하고 신뢰성을 향상시킬 수 있다.
또한 절연체(580) 및 절연체(550) 등에 과잉량의 산소가 포함되는 경우에도, 상기 산소가 산화물(530a) 및 산화물(530b)에 과잉으로 공급되는 것을 억제할 수 있다. 따라서 영역(530bc)을 통한 산소에 의하여 영역(530ba) 및 영역(530bb)이 과잉으로 산화되어 트랜지스터(500)의 온 전류가 감소되거나 전계 효과 이동도가 저하되는 것을 억제할 수 있다.
또한 도 16의 (A)에 나타낸 바와 같이, 절연체(552)는 도전체(542), 절연체(544), 절연체(571), 및 절연체(580) 각각의 측면과 접하여 제공된다. 따라서 도전체(542)의 측면이 산화되어 상기 측면에 산화막이 형성되는 것을 저감할 수 있다. 이에 의하여, 트랜지스터(500)의 온 전류가 감소되거나 전계 효과 이동도가 저하되는 것을 억제할 수 있다.
또한 절연체(552)는 절연체(554), 절연체(550), 및 도전체(560)와 함께, 절연체(580) 등에 형성된 개구에 제공될 필요가 있다. 트랜지스터(500)를 미세화하기 위하여, 절연체(552)의 막 두께는 얇은 것이 바람직하다. 절연체(552)의 막 두께는 0.1nm 이상, 0.5nm 이상, 또는 1.0nm 이상이며, 1.0nm 이하, 3.0nm 이하, 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 이 경우, 절연체(552)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다. 또한 절연체(552)의 막 두께는 절연체(550)의 막 두께보다 얇은 것이 바람직하다. 이 경우, 절연체(552)는 적어도 일부에서 절연체(550)보다 막 두께가 얇은 영역을 가지면 좋다.
절연체(552)를 상술한 바와 같이 얇은 막 두께로 성막하기 위해서는 ALD법을 사용하는 것이 바람직하다. ALD법은, 반응을 위한 제 1 원료 가스(전구체 또는 금속 전구체라고도 함)와 제 2 원료 가스(반응제, 산화제, 또는 비금속 전구체라고도 함)를 체임버에 교대로 도입하고, 이들 원료 가스의 도입을 반복함으로써 성막을 수행하는 방법이다. ALD법은, 전구체 및 반응제의 반응을 열 에너지만으로 수행하는 열 ALD법, 플라스마 여기된 반응제를 사용하는 PEALD(Plasma Enhanced ALD)법 등이 있다. PEALD법에서는 플라스마를 이용함으로써 더 낮은 온도에서 성막을 할 수 있기 때문에 바람직한 경우가 있다.
ALD법에서는 원자의 성질인 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막이 가능하고, 종횡비가 높은 구조에 대한 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 저온에서의 성막이 가능하다는 등의 효과가 있다. 따라서 절연체(580) 등에 형성된 개구의 측면 등에 절연체(552)를 상술한 바와 같은 얇은 막 두께로 피복성 좋게 성막할 수 있다.
또한 ALD법에서 사용하는 전구체에는 탄소 등이 포함되는 경우가 있다. 그러므로 ALD법으로 제공된 막은 다른 성막법으로 제공된 막보다 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry) 또는 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
절연체(550)는 게이트 절연체의 일부로서 기능한다. 절연체(550)는 절연체(552)의 상면과 접하여 배치되는 것이 바람직하다. 절연체(550)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다. 이 경우, 절연체(550)는 적어도 산소와 실리콘을 포함한다.
절연체(550)에서는 절연체(524)와 마찬가지로 물, 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다. 절연체(550)의 막 두께는 하한값이 1nm 또는 0.5nm이고, 상한값이 15nm 또는 20nm인 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 예를 들어 절연체(550)의 막 두께는 0.5nm 이상 20nm 이하가 바람직하고, 1nm 이상 15nm 이하가 바람직하다. 이 경우, 절연체(550)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다.
도 16의 (A) 및 (B) 등에서는 절연체(550)를 단층으로 한 구성을 나타내었지만, 본 발명은 이에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 도 17의 (B)에 나타낸 바와 같이, 절연체(550)를 절연체(550a)와, 절연체(550a) 위의 절연체(550b)의 2층의 적층 구조로 하여도 좋다.
도 17의 (B)에 나타낸 바와 같이, 절연체(550)를 2층의 적층 구조로 하는 경우, 아래층인 절연체(550a)는 산소가 투과하기 쉬운 절연체를 사용하여 형성되고, 위층인 절연체(550b)는 산소의 확산을 억제하는 기능을 가지는 절연체를 사용하여 형성되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(550a)에 포함되는 산소가 도전체(560)로 확산되는 것을 억제할 수 있다. 즉 산화물(530)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(550a)에 포함되는 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 예를 들어 절연체(550a)는 상술한 절연체(550)에 사용할 수 있는 재료를 사용하여 제공되고, 절연체(550b)로서는 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 상기 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트), 하프늄 및 실리콘을 포함하는 산화물(하프늄 실리케이트) 등을 사용할 수 있다. 본 실시형태에서는 절연체(550b)에 산화 하프늄을 사용한다. 이 경우, 절연체(550b)는 적어도 산소와 하프늄을 포함한다. 또한 절연체(550b)의 막 두께는 0.5nm 이상 또는 1.0nm 이상이며 3.0nm 이하 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 이 경우, 절연체(550b)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다.
또한 절연체(550a)에 산화 실리콘, 산화질화 실리콘 등을 사용하는 경우, 절연체(550b)에는 비유전율이 높은 high-k 재료인 절연성 재료를 사용하여도 좋다. 게이트 절연체를 절연체(550a)와 절연체(550b)의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지하면서 트랜지스터 동작 시에 인가되는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)를 감소시킬 수 있다. 따라서 절연체(550)의 절연 내압을 높일 수 있다.
절연체(554)는 게이트 절연체의 일부로서 기능한다. 절연체(554)로서는 수소에 대한 배리어 절연막을 사용하는 것이 바람직하다. 이에 의하여, 도전체(560)에 포함되는 수소 등의 불순물이 절연체(550) 및 산화물(530b)로 확산되는 것을 방지할 수 있다. 절연체(554)로서는, 상술한 절연체(576)로서 사용할 수 있는 절연체를 사용하면 좋다. 예를 들어 절연체(554)에는 PEALD법으로 성막한 질화 실리콘을 사용하면 좋다. 이 경우, 절연체(554)는 적어도 질소와 실리콘을 포함한다.
또한 절연체(554)는 산소에 대한 배리어성을 더 가져도 좋다. 이에 의하여, 절연체(550)에 포함되는 산소가 도전체(560)로 확산되는 것을 억제할 수 있다.
또한 절연체(554)는 절연체(552), 절연체(550), 및 도전체(560)와 함께, 절연체(580) 등에 형성된 개구에 제공될 필요가 있다. 트랜지스터(500)를 미세화하기 위하여, 절연체(554)의 막 두께는 얇은 것이 바람직하다. 절연체(554)의 막 두께는 0.1nm 이상, 0.5nm 이상, 또는 1.0nm 이상이며, 3.0nm 이하 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 이 경우, 절연체(554)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다. 또한 절연체(554)의 막 두께는 절연체(550)의 막 두께보다 얇은 것이 바람직하다. 이 경우, 절연체(554)는 적어도 일부에서 절연체(550)보다 막 두께가 얇은 영역을 가지면 좋다.
도전체(560)는 트랜지스터(500)의 제 1 게이트 전극으로서 기능한다. 도전체(560)는 도전체(560a)와, 도전체(560a) 위에 배치된 도전체(560b)를 포함하는 것이 바람직하다. 예를 들어 도전체(560a)는 도전체(560b)의 밑면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 16의 (A) 및 (B)에 나타낸 바와 같이, 도전체(560)의 상면의 높이의 위치는 절연체(550)의 상부의 높이의 위치와 실질적으로 일치한다. 또한 도 16의 (A) 및 (B)에서는 도전체(560)를 도전체(560a)와 도전체(560b)의 2층 구조로 나타내었지만, 도전체(560)는 상기 2층 구조 외에도 단층 구조 또는 3층 이상의 적층 구조로 할 수 있다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(550)에 포함되는 산소로 인하여 도전체(560b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(560)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(560b)는 적층 구조로 할 수 있다. 구체적으로는, 예를 들어 도전체(560b)는 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 할 수 있다.
또한 트랜지스터(500)에서 도전체(560)는 절연체(580) 등에 형성된 개구를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(560)를 이와 같이 형성함으로써, 도전체(542a)와 도전체(542b) 사이의 영역에 도전체(560)를 위치 맞춤 없이 확실하게 배치할 수 있다.
또한 도 16의 (B)에 나타낸 바와 같이, 트랜지스터(500)의 채널 폭 방향에서 절연체(522)의 밑면을 기준으로 하였을 때, 도전체(560)와 산화물(530b)이 중첩되지 않는 영역에서의 도전체(560)의 밑면의 높이는 산화물(530b)의 밑면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(560)가 절연체(550) 등을 개재하여 산화물(530b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(560)의 전계를 산화물(530b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(500)의 온 전류를 증대시키고 주파수 특성을 향상시킬 수 있다. 절연체(522)의 밑면을 기준으로 하였을 때, 산화물(530a) 및 산화물(530b)과 도전체(560)가 중첩되지 않는 영역에서의 도전체(560)의 밑면의 높이와 산화물(530b)의 밑면의 높이의 차이는 0nm 이상, 3nm 이상, 또는 5nm 이상이며, 20nm 이하, 50nm 이하, 또는 100nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다.
절연체(580)는 절연체(544) 위에 제공되고, 절연체(550) 및 도전체(560)가 제공되는 영역에 개구가 형성되어 있다. 또한 절연체(580)의 상면은 평탄화되어도 좋다.
층간막으로서 기능하는 절연체(580)는 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(580)는 예를 들어 절연체(516)와 같은 재료를 사용하여 제공되는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함하는 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(580)에서는 물, 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다. 예를 들어 절연체(580)에는 산화 실리콘, 산화질화 실리콘 등의 실리콘을 포함하는 산화물을 적절히 사용하면 좋다.
절연체(574)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(580)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 또한 절연체(574)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(574)로서는, 비정질 구조를 가지는 금속 산화물, 예를 들어 산화 알루미늄 등의 절연체를 사용하면 좋다. 이 경우, 절연체(574)는 적어도 산소와 알루미늄을 포함한다. 절연체(512)와 절연체(581) 사이에 끼워진 영역에, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(574)를 절연체(580)와 접하여 제공함으로써, 절연체(580) 등에 포함되는 수소 등의 불순물을 포획하고, 상기 영역 내에서의 수소의 양을 일정하게 할 수 있다. 특히, 절연체(574)에 비정질 구조를 가지는 산화 알루미늄을 사용함으로써, 수소를 더 효과적으로 포획 또는 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 특성이 양호하고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
절연체(576)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(580)로 확산되는 것을 억제하는 배리어 절연막으로서 기능한다. 절연체(576)는 절연체(574) 위에 배치된다. 절연체(576)에는 질화 실리콘 또는 질화산화 실리콘 등의 실리콘을 포함하는 질화물을 사용하는 것이 바람직하다. 예를 들어 절연체(576)로서 스퍼터링법으로 성막된 질화 실리콘을 사용하면 좋다. 절연체(576)를 스퍼터링법으로 성막함으로써, 밀도가 높은 질화 실리콘막을 형성할 수 있다. 또한 절연체(576)로서, 스퍼터링법으로 성막된 질화 실리콘 위에 PEALD법 또는 CVD법으로 성막된 질화 실리콘을 더 적층하여도 좋다.
또한 트랜지스터(500)의 제 1 단자 및 제 2 단자 중 한쪽은 플러그로서 기능하는 도전체(540a)에 전기적으로 접속되고, 트랜지스터(500)의 제 1 단자 및 제 2 단자 중 다른 쪽은 도전체(540b)에 전기적으로 접속되어 있다. 또한 도전체(540a), 도전체(540b) 등은 위쪽의 발광 디바이스(150) 등에 전기적으로 접속하기 위한 배선으로서 기능하는 경우가 있다. 또한 도 4의 표시 장치(100)의 경우, 도전체(540a), 도전체(540b) 등을 트랜지스터(170) 등에 전기적으로 접속하기 위한 배선으로 하여도 좋다. 또한 본 명세서 등에서는 도전체(540a) 및 도전체(540b)를 통틀어 도전체(540)라고 부르기로 한다.
도전체(540a)는 일례로서 도전체(542a)와 중첩되는 영역에 제공되어 있다. 구체적으로는, 도전체(542a)와 중첩되는 영역에서, 도 16의 (A)에 나타낸 절연체(571), 절연체(544), 절연체(580), 절연체(574), 절연체(576), 및 절연체(581)에는 개구부가 형성되어 있고, 도전체(540a)는 상기 개구부의 내측에 제공되어 있다. 또한 도전체(540b)는 일례로서 도전체(542b)와 중첩되는 영역에 제공되어 있다. 구체적으로는, 도전체(542b)와 중첩되는 영역에서 도 16의 (A)에 나타낸 절연체(571), 절연체(544), 절연체(580), 절연체(574), 절연체(576), 및 절연체(581)에는 개구부가 형성되어 있고, 도전체(540b)는 상기 개구부의 내측에 제공되어 있다.
또한 도 16의 (A)에 나타낸 바와 같이, 도전체(542a)와 중첩되는 영역의 개구부의 측면과 도전체(540a) 사이에는 불순물에 대한 배리어성을 가지는 절연체로서 절연체(541a)를 제공하여도 좋다. 마찬가지로, 도전체(542b)와 중첩되는 영역의 개구부의 측면과 도전체(540b) 사이에는 불순물에 대한 배리어성을 가지는 절연체로서 절연체(541b)를 제공하여도 좋다. 또한 본 명세서 등에서는 절연체(541a) 및 절연체(541b)를 통틀어 절연체(541)라고 부르기로 한다.
도전체(540a) 및 도전체(540b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(540a) 및 도전체(540b)는 적층 구조로 하여도 좋다.
또한 도전체(540)를 적층 구조로 하는 경우, 절연체(574), 절연체(576), 절연체(581), 절연체(580), 절연체(544), 및 절연체(571) 근방에 배치되는 제 1 도전체에는 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 단층으로 또는 적층하여 사용하여도 좋다. 또한 절연체(576)보다 위층에 포함되는 물, 수소 등의 불순물이 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)에 혼입되는 것을 억제할 수 있다.
절연체(541a) 및 절연체(541b)로서는 절연체(544) 등으로서 사용할 수 있는 배리어 절연막을 사용하면 좋다. 예를 들어 절연체(541a) 및 절연체(541b)로서는 질화 실리콘, 산화 알루미늄, 질화산화 실리콘 등의 절연체를 사용하면 좋다. 절연체(541a) 및 절연체(541b)는 절연체(574), 절연체(576), 및 절연체(571)와 접하여 제공되기 때문에, 절연체(580) 등에 포함되는 물, 수소 등의 불순물이 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)에 혼입되는 것을 억제할 수 있다. 특히, 질화 실리콘은 수소에 대한 차단성이 높기 때문에 적합하다. 또한 절연체(580)에 포함되는 산소가 도전체(540a) 및 도전체(540b)에 흡수되는 것을 방지할 수 있다.
도 16의 (A)에 나타낸 바와 같이 절연체(541a)와 절연체(541b)를 적층 구조로 하는 경우, 절연체(580) 등의 개구의 내벽과 접하는 제 1 절연체와, 그 내측의 제 2 절연체는, 산소에 대한 배리어 절연막과 수소에 대한 배리어 절연막을 조합한 것을 사용하여 형성되는 것이 바람직하다.
예를 들어 제 1 절연체로서 ALD법으로 성막된 산화 알루미늄을 사용하고, 제 2 절연체로서 PEALD법으로 성막된 질화 실리콘을 사용하면 좋다. 이와 같은 구성으로 함으로써, 도전체(540)의 산화를 억제하고, 도전체(540)에 수소가 혼입되는 것을 저감할 수 있다.
또한 트랜지스터(500)에서는 절연체(541)의 제 1 절연체와 절연체(541)의 제 2 도전체가 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 절연체(541)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다. 또한 트랜지스터(500)에서는 도전체(540)의 제 1 도전체와 도전체(540)의 제 2 도전체가 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(540)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
또한 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터의 구조는, 도 16의 (A) 및 (B)에 나타낸 트랜지스터(500)의 구조에 한정되지 않는다. 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터의 구조는 상황에 따라 변경하여도 좋다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물(이하, 산화물 반도체라고도 함)에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
<결정 구조의 분류>
우선, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 18의 (A)를 사용하여 설명한다. 도 18의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 18의 (A)에 나타낸 바와 같이, 산화물 반도체는 크게 나누어 'Amorphous(무정형)'와, 'Crystalline(결정성)'과, 'Crystal(결정)'로 분류된다. 또한 "Amorphous"에는 completely amorphous가 포함된다. 또한 "Crystalline"에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(Cloud-Aligned Composite)가 포함된다(excluding single crystal and poly crystal). 또한 "Crystalline"의 분류에서 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 "Crystal"에는 single crystal 및 poly crystal이 포함된다.
또한 도 18의 (A)에 나타낸 굵은 테두리 내의 구조는 'Amorphous(무정형)'와 'Crystal(결정)' 사이의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 "Amorphous(무정형)", 및 "Crystal(결정)"과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, "Crystalline"으로 분류되는 CAAC-IGZO막을 GIXD(Grazing-Incidence XRD) 측정하여 얻어지는 XRD 스펙트럼을 도 18의 (B)에 나타내었다(세로축은 강도(Intensity)를 임의 단위(a.u.)로 나타냄). 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이후, 도 18의 (B)에 나타낸 GIXD 측정에 의하여 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 나타내는 경우가 있다. 또한 도 18의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 18의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 18의 (B)에 나타낸 바와 같이 CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 18의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도(Intensity)가 검출된 각도를 축으로 하여 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 18의 (C)에 나타내었다. 도 18의 (C)는 기판에 대하여 평행하게 전자선을 입사하는 NBED에 의하여 관찰되는 회절 패턴을 나타낸 것이다. 또한 도 18의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자 회절이 수행된다.
도 18의 (C)에 나타낸 바와 같이 CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 결정 구조에 착안한 경우, 도 18의 (A)와는 상이한 분류가 되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 포함하고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 포함하고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 포함하고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역은 각각 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등 중에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함하는 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 포함하는 층(이하, (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상(격자像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자 회절 패턴에서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과시킨 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, a-b면 방향에서 산소 원자의 배열이 조밀하지 않은 것, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 CAAC-OS가 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 감소, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 것이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 더 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입 및 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물, 결함(산소 결손 등) 등이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 포함하는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함하는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면, nc-OS는 미소한 결정을 포함한다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS 및 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 포함한다. 즉 a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS보다 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리되어 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하, 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에 있어서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 높고, [Ga]이 제 2 영역에서의 [Ga]보다 낮은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크며, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga을 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과 Ga을 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 다른 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 다른 특성을 가진다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
<산화물 반도체를 포함하는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 감소시키는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 감소시키기 위해서는, 근접한 막 내의 불순물 농도도 감소시키는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘, 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘, 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘, 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체로서 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 표시 장치를 적용한 표시 모듈에 대하여 설명한다.
<표시 모듈의 구성예>
우선 본 발명의 일 형태의 표시 장치를 포함하는 표시 모듈에 대하여 설명한다.
도 19의 (A)에 표시 모듈(1280)의 사시도를 나타내었다. 표시 모듈(1280)은 표시 장치(100)와 FPC(1290)를 포함한다.
표시 모듈(1280)은 기판(1291) 및 기판(1292)을 포함한다. 표시 모듈(1280)은 표시부(1281)를 포함한다. 표시부(1281)는 표시 모듈(1280)에서의 화상을 표시하는 영역이고, 후술하는 화소부(1284)에 제공되는 각 화소로부터의 광을 시인할 수 있는 영역이다.
도 19의 (B)에는 기판(1291) 측의 구성의 모식적인 사시도를 나타내었다. 기판(1291) 위에는 회로부(1282)와, 회로부(1282) 위의 화소 회로부(1283)와, 화소 회로부(1283) 위의 화소부(1284)가 적층되어 있다. 또한 기판(1291) 위의 화소부(1284)와 중첩되지 않는 부분에 FPC(1290)와 접속하기 위한 단자부(1285)가 제공되어 있다. 단자부(1285)와 회로부(1282)는 복수의 배선으로 구성되는 배선부(1286)에 의하여 전기적으로 접속되어 있다.
또한 화소부(1284) 및 화소 회로부(1283)는 예를 들어 상술한 표시 장치(100)의 발광 디바이스(150a) 내지 발광 디바이스(150c) 및 구동 트랜지스터(도 1에서의 트랜지스터(170), 또는 도 3 및 도 4에서의 트랜지스터(500) 등)를 포함하는 회로의 영역에 상당한다. 또한 회로부(1282)는 예를 들어 도 4에서의 트랜지스터(170)를 포함하는 회로의 영역에 상당한다.
화소부(1284)는 주기적으로 배열된 복수의 화소(1284a)를 포함한다. 도 19의 (B)의 오른쪽에 하나의 화소(1284a)의 확대도를 나타내었다. 화소(1284a)는 발광색이 서로 다른 발광 디바이스(1430a), 발광 디바이스(1430b), 및 발광 디바이스(1430c)를 포함한다. 또한 발광 디바이스(1430a), 발광 디바이스(1430b), 및 발광 디바이스(1430c), 예를 들어 상술한 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)에 상당하는 상술한 복수의 발광 디바이스는 도 19의 (B)에 나타낸 바와 같이 스트라이프 배열로 배치되어도 좋다. 또한 델타 배열, 펜타일 배열 등 다양한 배열 방법을 적용할 수 있다.
화소 회로부(1283)는 주기적으로 배열된 복수의 화소 회로(1283a)를 포함한다.
하나의 화소 회로(1283a)는 하나의 화소(1284a)가 포함하는 3개의 발광 디바이스의 발광을 제어하는 회로이다. 하나의 화소 회로(283a)는 하나의 발광 디바이스의 발광을 제어하는 회로가 3개 제공되는 구성으로 하여도 좋다. 예를 들어 화소 회로(1283a)는 하나의 발광 디바이스마다 적어도 하나의 선택 트랜지스터와, 하나의 전류 제어용 트랜지스터(구동 트랜지스터)와, 용량 소자를 가지는 구성으로 할 수 있다. 이때, 선택 트랜지스터의 게이트에는 게이트 신호가 입력되고, 소스 및 드레인 중 한쪽에는 소스 신호가 입력된다. 이에 의하여, 액티브 매트릭스형 표시 장치가 실현된다.
회로부(1282)는 화소 회로부(1283)의 각 화소 회로(1283a)를 구동하는 회로를 포함한다. 예를 들어 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽을 가지는 것이 바람직하다. 이 이외에, 연산 회로, 메모리 회로, 및 전원 회로 등 중 적어도 하나를 포함하여도 좋다.
FPC(1290)는 외부로부터 회로부(1282)에 비디오 신호 또는 전원 전위 등을 공급하기 위한 배선으로서 기능한다. 또한 FPC(1290) 위에 IC가 실장되어도 좋다.
표시 모듈(1280)은 화소부(1284)의 아래쪽에 화소 회로부(1283) 및 회로부(1282) 중 한쪽 또는 양쪽이 적층된 구성으로 할 수 있기 때문에, 표시부(1281)의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 표시부(1281)의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소(1284a)를 매우 높은 밀도로 배치할 수 있어, 표시부(1281)의 정세도를 매우 높게 할 수 있다. 예를 들어, 표시부(1281)에는, 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더욱 바람직하게는 6000ppi 이상이고 20000ppi 이하 또는 30000ppi 이하의 정세도로 화소(1284a)가 배치되는 것이 바람직하다.
이와 같은 표시 모듈(1280)은 정세도가 매우 높기 때문에, 헤드 마운트 디스플레이 등의 VR용 기기 또는 안경형 AR용 기기에 적합하게 사용할 수 있다. 예를 들어 렌즈를 통하여 표시 모듈(1280)의 표시부를 시인하는 구성의 경우에도, 표시 모듈(1280)에는 정세도가 매우 높은 표시부(1281)가 포함되기 때문에 렌즈로 표시부를 확대하여도 화소가 시인되지 않아, 몰입감이 높은 표시를 수행할 수 있다. 또한 표시 모듈(1280)은 이에 한정되지 않고, 비교적 소형의 표시부를 포함하는 전자 기기에 적합하게 사용할 수 있다. 예를 들어 손목시계 등의 장착형 전자 기기의 표시부에 적합하게 사용할 수 있다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기의 일례로서 표시 장치가 적용된 헤드 마운트 디스플레이에 대하여 설명한다.
도 20의 (A) 및 (B)에는 헤드 마운트 디스플레이(8300)의 외관을 나타내었다.
헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 조작 버튼(8303), 및 밴드상 고정구(8304)를 포함한다.
조작 버튼(8303)은 전원 버튼 등의 기능을 가진다. 또한 헤드 마운트 디스플레이(8300)는 조작 버튼(8303) 이외의 버튼을 포함하여도 좋다.
또한 도 20의 (C)에 나타낸 바와 같이 표시부(8302)와 사용자의 눈 위치 사이에 렌즈(8305)를 포함하여도 좋다. 렌즈(8305)에 의하여 사용자는 표시부(8302)를 확대하여 볼 수 있기 때문에 임장감이 더 높아진다. 이때, 도 20의 (C)에 나타낸 바와 같이 시도(視度) 조절을 위하여 렌즈의 위치를 변경하는 다이얼(8306)을 포함하여도 좋다.
표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 표시 장치는 정세도가 매우 높기 때문에 도 20의 (C)와 같이 렌즈(8305)를 사용하여 확대한 경우에도 사용자에게 화소가 시인되지 않아 현실감이 더 높은 영상을 표시할 수 있다.
도 20의 (A) 내지 (C)에는 하나의 표시부(8302)를 포함하는 경우의 예를 나타내었다. 이와 같은 구성으로 함으로써 부품 점수를 삭감할 수 있다.
표시부(8302)에는 좌우 2개의 영역에 각각 오른쪽 눈용 화상과 왼쪽 눈용 화상의 2개의 화상을 나란히 표시할 수 있다. 이로써, 양안 시차를 사용한 입체 영상을 표시할 수 있다.
또한 표시부(8302)의 전역에 걸쳐, 양쪽 눈으로 시인 가능한 하나의 화상을 표시하여도 좋다. 이로써, 시야의 양단에 걸쳐 파노라마 영상을 표시할 수 있게 되어 현실감이 높아진다.
여기서, 헤드 마운트 디스플레이(8300)는 사용자의 머리 크기 또는 눈 위치 등에 따라 표시부(8302)의 곡률을 적절한 값으로 변화시키는 기구를 가지는 것이 바람직하다. 예를 들어, 표시부(8302)의 곡률을 조정하기 위한 다이얼(8307)을 조작함으로써, 사용자가 스스로 표시부(8302)의 곡률을 조정하여도 좋다. 또는 사용자의 머리 크기 또는 눈 위치 등을 검출하는 센서(예를 들어 카메라, 접촉식 센서, 비접촉식 센서 등)를 하우징(8301)에 제공하고, 센서의 검출 데이터에 기초하여 표시부(8302)의 곡률을 조정하는 기구가 포함되어도 좋다.
또한 렌즈(8305)를 사용하는 경우에는, 표시부(8302)의 곡률과 동기하여 렌즈(8305)의 위치 및 각도를 조정하는 기구가 포함되는 것이 바람직하다. 또는 다이얼(8306)이 렌즈의 각도를 조정하는 기능을 가져도 좋다.
도 20의 (E) 및 (F)에는 표시부(8302)의 곡률을 제어하는 구동부(8308)가 포함되는 예를 나타내었다. 구동부(8308)는 표시부(8302)의 적어도 일부에 고정되어 있다. 구동부(8308)는 표시부(8302)에 고정되는 부분이 변형 또는 이동함으로써, 표시부(8302)를 변형시키는 기능을 가진다.
도 20의 (E)는 머리가 비교적 큰 사용자(8310)가 하우징(8301)을 착용한 경우의 모식도이다. 이때 표시부(8302)의 형상은 곡률이 비교적 작게(곡률 반경이 크게) 되도록 구동부(8308)에 의하여 조정된다.
한편으로 도 20의 (F)는 사용자(8310)와 비교하여 머리가 작은 사용자(8311)가 하우징(8301)을 착용한 경우의 모식도이다. 또한 사용자(8311)는 사용자(8310)와 비교하여 양쪽 눈의 간격이 좁다. 이때 표시부(8302)의 형상은 표시부(8302)의 곡률이 크게(곡률 반경이 작게) 되도록 구동부(8308)에 의하여 조정된다. 도 20의 (F)에는 도 20의 (E)에서의 표시부(8302)의 위치 및 형상을 파선으로 나타내었다.
이와 같이, 헤드 마운트 디스플레이(8300)에는 표시부(8302)의 곡률을 조정하는 기구가 포함됨으로써 남녀노소 다양한 사용자에게 최적의 표시를 제공할 수 있다.
또한 표시부(8302)에 표시하는 콘텐츠에 따라 표시부(8302)의 곡률을 변화시킴으로써 사용자가 높은 임장감을 느끼게 할 수도 있다. 예를 들어 표시부(8302)의 곡률을 진동시킴으로써 흔들림을 표현할 수 있다. 이와 같이, 콘텐츠 내의 장면에 맞추어 다양한 연출을 할 수 있고, 사용자에게 새로운 체험을 제공할 수 있다. 또한 이때 하우징(8301)에 제공된 진동 모듈과 연동시킴으로써, 임장감이 더 높은 표시가 가능해진다.
또한 헤드 마운트 디스플레이(8300)는 도 20의 (D)에 나타낸 바와 같이 2개의 표시부(8302)를 포함하여도 좋다.
2개의 표시부(8302)를 포함함으로써 사용자는 한쪽 눈마다 하나의 표시부를 볼 수 있다. 이로써, 시차를 사용한 3차원 표시 등을 수행하는 경우에도 높은 해상도의 영상을 표시할 수 있다. 또한 표시부(8302)는 사용자의 눈을 대략 중심으로 한 원호 형상으로 만곡되어 있다. 이로써, 사용자의 눈으로부터 표시부의 표시면까지의 거리가 일정하게 되므로, 사용자는 더 자연스러운 영상을 볼 수 있다. 또한 표시부로부터의 광의 휘도 및 색도가 보는 각도에 따라 변화되는 경우에도, 표시부의 표시면의 법선 방향으로 사용자의 눈이 위치하기 때문에 실질적으로 그 영향을 무시할 수 있어, 더 현실감이 있는 영상을 표시할 수 있다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 사용하여 제작할 수 있는 표시 모듈에 대하여 설명한다.
도 21의 (A)에 나타낸 표시 모듈(6000)은 상부 커버(6001)와 하부 커버(6002) 사이에 FPC(6005)가 접속된 표시 장치(6006), 프레임(6009), 인쇄 기판(6010), 및 배터리(6011)를 포함한다.
예를 들어 본 발명의 일 형태를 사용하여 제작된 표시 장치를 표시 장치(6006)에 사용할 수 있다. 표시 장치(6006)에 의하여 소비 전력이 매우 낮은 표시 모듈을 실현할 수 있다.
상부 커버(6001) 및 하부 커버(6002)는 표시 장치(6006)의 크기에 맞추어 형상 및 치수를 적절히 변경할 수 있다.
표시 장치(6006)는 터치 패널로서의 기능을 가져도 좋다.
프레임(6009)은 표시 장치(6006)의 보호 기능, 인쇄 기판(6010)의 동작에 의하여 발생하는 전자기파를 차단하는 기능, 방열판으로서의 기능 등을 가져도 좋다.
인쇄 기판(6010)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로, 배터리 제어 회로 등을 포함한다.
도 21의 (B)는 광학식 터치 센서를 포함하는 표시 모듈(6000)의 단면 개략도이다.
표시 모듈(6000)은 인쇄 기판(6010)에 제공된 발광부(6015) 및 수광부(6016)를 포함한다. 또한 상부 커버(6001)와 하부 커버(6002)로 둘러싸인 영역에 한 쌍의 도광부(도광부(6017a), 도광부(6017b))를 포함한다.
표시 장치(6006)는 프레임(6009)을 개재하여 인쇄 기판(6010) 및 배터리(6011)와 중첩되어 제공된다. 표시 장치(6006)와 프레임(6009)은 도광부(6017a), 도광부(6017b)에 고정되어 있다.
발광부(6015)로부터 방출된 광(6018)은 도광부(6017a)에 의하여 표시 장치(6006) 상부를 경유하고, 도광부(6017b)를 통과하여 수광부(6016)에 도달한다. 예를 들어 손가락 또는 스타일러스 등의 피검지체에 의하여 광(6018)이 차단됨으로써 터치 조작을 검출할 수 있다.
발광부(6015)는 예를 들어 표시 장치(6006)의 인접한 2변을 따라 복수로 제공된다. 수광부(6016)는 발광부(6015)와 대향되는 위치에 복수로 제공된다. 이로써 터치 조작이 행해진 위치의 정보를 취득할 수 있다.
발광부(6015)에는 예를 들어 LED 소자 등의 광원을 사용할 수 있고, 특히 적외선을 방출하는 광원을 사용하는 것이 바람직하다. 수광부(6016)에는 발광부(6015)가 방출하는 광을 수광하여 전기 신호로 변환하는 광전 소자를 사용할 수 있다. 바람직하게는 적외선을 수광할 수 있는 포토다이오드를 사용할 수 있다.
광(6018)을 투과시키는 도광부(6017a), 도광부(6017b)를 사용함으로써, 발광부(6015)와 수광부(6016)를 표시 장치(6006) 아래 측에 배치할 수 있고, 외광이 수광부(6016)에 도달하여 터치 센서가 오동작하는 것을 억제할 수 있다. 특히 가시광을 흡수하고 적외선을 투과시키는 수지를 사용하면 터치 센서의 오동작을 더 효과적으로 억제할 수 있다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 적용할 수 있는 전자 기기의 예에 대하여 설명한다.
도 22의 (A)에 나타낸 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508)을 포함한다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 22의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함하는 단면 개략도이다.
하우징(6501)의 표시면 측에는 투광성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 및 배터리(6518) 등이 배치된다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 도시하지 않은 접착층에 의하여 고정되어 있다.
또한 표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있다. 또한 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. 또한 FPC(6515)는 인쇄 기판(6517)에 제공된 단자와 접속되어 있다.
표시 패널(6511)에는 예를 들어 플렉시블 디스플레이 패널을 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에, 전자 기기의 두께를 늘리지 않고 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면에 FPC(6515)와의 접속부를 배치함으로써, 슬림 베젤의 전자 기기를 실현할 수 있다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 8)
본 실시형태에서는, 본 발명의 일 형태를 사용하여 제작된 표시 장치를 포함하는 전자 기기에 대하여 설명한다.
이하에서 예시하는 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 포함한다. 따라서, 높은 해상도가 실현된 전자 기기이다. 또한 높은 해상도와 큰 화면이 양립된 전자 기기로 할 수 있다.
본 발명의 일 형태는 표시 장치와, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 터치 센서, 및 조작 버튼 중 적어도 하나를 포함한다.
본 발명의 일 형태인 전자 기기는 이차 전지를 포함하여도 좋고, 비접촉 전력 전송(傳送)을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는 예를 들어 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등이 있다.
본 발명의 일 형태의 전자 기기는 안테나를 포함하여도 좋다. 안테나로 신호를 수신함으로써, 표시부에 영상, 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기의 표시부에는 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다.
전자 기기로서는 예를 들어 텔레비전 장치, 노트북형 퍼스널 컴퓨터, 모니터 장치, 디지털 사이니지, 파칭코기, 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
본 발명의 일 형태가 적용된 전자 기기는 가옥, 또는 빌딩 등의 건물의 내벽 또는 외벽, 자동차 등의 내장 또는 외장 등이 가지는 평면 또는 곡면을 따라 제공할 수 있다.
도 23의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 나타낸 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 셔터 버튼(8004) 등을 포함한다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착되어 있다.
또한 카메라(8000)는 렌즈(8006)와 하우징이 일체화되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누르거나 터치 패널로서 기능하는 표시부(8002)를 터치함으로써 촬상할 수 있다.
하우징(8001)은 전극을 가지는 마운트를 포함하고, 파인더(8100) 외에 스트로보 장치 등을 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 버튼(8103) 등을 포함한다.
하우징(8101)은 카메라(8000)의 마운트와 결합되는 마운트에 의하여 카메라(8000)에 장착되어 있다. 파인더(8100)는 카메라(8000)로부터 수신한 영상 등을 표시부(8102)에 표시할 수 있다.
버튼(8103)은 전원 버튼 등으로서의 기능을 가진다.
카메라(8000)의 표시부(8002) 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 또한 파인더가 내장된 카메라(8000)이어도 좋다.
도 23의 (B)는 웨어러블 단말기의 일례인 정보 단말기(5900)의 외관을 나타낸 도면이다. 정보 단말기(5900)는 하우징(5901), 표시부(5902), 조작 버튼(5903), 조작자(操作子)(5904), 및 밴드(5905)를 포함한다.
웨어러블 단말기에 앞의 실시형태에서 설명한 표시 장치를 적용함으로써, 표시부(5902)에서 표시 품질이 높은 화상을 표시할 수 있다.
도 23의 (C)는 게임기의 일례인 휴대용 게임기(5200)의 외관을 나타낸 도면이다. 휴대용 게임기(5200)는 하우징(5201), 표시부(5202), 또는 버튼(5203)을 포함한다.
또한 휴대용 게임기(5200)의 영상은 텔레비전 장치, 퍼스널 컴퓨터용 디스플레이, 게임용 디스플레이, 헤드마운트 디스플레이 등의 표시 장치에 의하여 출력할 수 있다.
휴대용 게임기(5200)에 앞의 실시형태에서 설명한 표시 장치를 적용함으로써, 표시부(5202)에서 표시 품질이 높은 화상을 표시할 수 있다. 또한 저소비 전력의 휴대용 게임기(5200)를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
도 24의 (A)는 헤드 마운트 디스플레이(8200)의 외관을 나타낸 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 케이블(8205) 등을 포함한다. 또한 장착부(8201)에는 배터리(8206)가 내장되어 있다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 포함하고, 수신한 영상 정보를 표시부(8204)에 표시할 수 있다. 또한 본체(8203)는 카메라를 포함하고, 사용자의 안구 또는 눈꺼풀의 움직임의 정보를 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)는 사용자와 접하는 위치에 사용자의 안구의 움직임에 따라 흐르는 전류를 검지할 수 있는 복수의 전극이 제공되고, 시선을 인식하는 기능을 가져도 좋다. 또한 전극을 흐르는 전류에 의하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 포함하여도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능, 사용자의 머리 움직임에 따라 표시부(8204)에 표시되는 영상을 변경하는 기능 등을 가져도 좋다
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 24의 (B) 내지 (D)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 밴드상의 고정구(8304), 및 한 쌍의 렌즈(8305)를 포함한다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하면, 사용자가 높은 임장감을 느낄 수 있어 바람직하다. 또한 표시부(8302)의 상이한 영역에 표시된 다른 화상을 렌즈(8305)를 통하여 시인함으로써 시차를 사용한 3차원 표시 등을 할 수도 있다. 또한 하나의 표시부(8302)를 제공하는 구성에 한정되지 않고, 2개의 표시부(8302)를 제공하여 사용자의 한쪽 눈마다 하나의 표시부를 배치하여도 좋다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 반도체 장치를 포함하는 표시 장치는 정세도가 매우 높기 때문에, 도 24의 (D)와 같이 렌즈(8305)를 사용하여 확대한 경우에도 사용자에게 화소가 시인되지 않고, 현실감이 더 높은 영상을 표시할 수 있다.
또한 본 실시형태는 본 명세서의 다른 실시형태와 적절히 조합할 수 있다.
100: 표시 장치, 101: 기판, 102: 기판, 111: 절연체, 112: 절연체, 112a: 절연체, 112b: 절연체, 113: 절연체, 113a: 절연체, 113b: 절연체, 113c: 절연체, 113A: 절연체, 113B: 절연체, 114: 절연체, 114a: 절연체, 114b: 절연체, 116: 절연체, 117: 절연체, 121: 도전체, 121a: 도전체, 121b: 도전체, 121c: 도전체, 122: 도전체, 122a: 도전체, 122b: 도전체, 122c: 도전체, 122A: 도전체, 122B: 도전체, 123: 도전체, 126: 도전체, 132_1: 수지층, 132_2: 수지층, 141: EL층, 141A: EL층, 141a: EL층, 141B: EL층, 141Bm: EL층, 141b: EL층, 141C: EL층, 141c: EL층, 150: 발광 디바이스, 150a: 발광 디바이스, 150b: 발광 디바이스, 150c: 발광 디바이스, 161: 수지층, 162a: 착색층, 162b: 착색층, 162c: 착색층, 163: 블랙 매트릭스, 164: 접착층, 165: 접착층, 170: 트랜지스터, 171: 소자 분리층, 172a: 저저항 영역, 172b: 저저항 영역, 173: 반도체 영역, 174: 절연체, 175: 도전체, 176: 절연체, 500: 트랜지스터, 503: 도전체, 503a: 도전체, 503b: 도전체, 512: 절연체, 514: 절연체, 516: 절연체, 522: 절연체, 524: 절연체, 530: 산화물, 530a: 산화물, 530b: 산화물, 530ba: 영역, 530bb: 영역, 530bc: 영역, 540a: 도전체, 540b: 도전체, 541a: 절연체, 541b: 절연체, 542a: 도전체, 542b: 도전체, 544: 절연체, 550: 절연체, 550a: 절연체, 550b: 절연체, 552: 절연체, 554: 절연체, 560: 도전체, 560a: 도전체, 560b: 도전체, 571a: 절연체, 571b: 절연체, 574: 절연체, 576: 절연체, 580: 절연체, 581: 절연체, 1280: 표시 모듈, 1281: 표시부, 1290: FPC, 1291: 기판, 1292: 기판, 1430a: 발광 디바이스, 1430b: 발광 디바이스, 1430c: 발광 디바이스, 4400a: 발광 유닛, 4400b: 발광 유닛, 4411: 발광층, 4412: 발광층, 4413: 발광층, 4420: 층, 4420-1: 층, 4420-2: 층, 4430: 층, 4430-1: 층, 4430-2: 층, 4440: 중간층, 5200: 휴대용 게임기, 5201: 하우징, 5202: 표시부, 5203: 버튼, 5900: 정보 단말기, 5901: 하우징, 5902: 표시부, 5903: 조작 버튼, 5904: 조작자, 5905: 밴드, 6000: 표시 모듈, 6001: 상부 커버, 6002: 하부 커버, 6005: FPC, 6006: 표시 장치, 6009: 프레임, 6010: 인쇄 기판, 6011: 배터리, 6015: 발광부, 6016: 수광부, 6017a: 도광부, 6017b: 도광부, 6018: 광, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호 부재, 6511: 표시 패널, 6512: 광학 부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 기판, 6518: 배터리, 8000: 카메라, 8001: 하우징, 8002: 표시부, 8003: 조작 버튼, 8004: 셔터 버튼, 8006: 렌즈, 8100: 파인더, 8101: 하우징, 8102: 표시부, 8103: 버튼, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8303: 조작 버튼, 8304: 고정구, 8305: 렌즈, 8306: 다이얼, 8307: 다이얼, 8308: 구동부, 8310: 사용자, 8311: 사용자

Claims (6)

  1. 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 1 도전체와, 제 2 도전체와, 제 1 EL층을 포함하는 표시 장치의 제작 방법으로서,
    제 1 단계 내지 제 9 단계를 포함하고,
    상기 제 1 단계는 상기 제 1 절연체 위에 상기 제 1 도전체가 형성되는 단계를 포함하고,
    상기 제 2 단계는 상기 제 1 절연체 위와 상기 제 1 도전체 위에 상기 제 2 절연체가 형성되는 단계를 포함하고,
    상기 제 3 단계는 상기 제 1 도전체에 중첩되는 상기 제 2 절연체의 영역에 상기 제 1 도전체에 도달되는 제 1 개구부가 형성되는 단계를 포함하고,
    상기 제 4 단계는 상기 제 1 절연체 위와, 상기 제 2 절연체 위와, 상기 제 1 도전체 위를 포함하는 영역에 포지티브형 제 1 포토레지스트가 도포되는 단계를 포함하고,
    상기 제 5 단계는 상기 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 상기 제 1 포토레지스트에서 상기 제 1 개구부 및 상기 제 1 도전체에 중첩되는 영역에 상기 제 1 도전체 및 상기 제 2 절연체에 도달되는 역 테이퍼 구조의 제 2 개구부가 형성되는 단계를 포함하고,
    상기 제 6 단계는 상기 제 1 포토레지스트의 상기 제 2 개구부의 바닥부에 위치하는 상기 제 1 도전체 위 및 상기 제 2 절연체 위와 상기 제 1 포토레지스트 위에 상기 제 1 EL층이 형성되는 단계를 포함하고,
    상기 제 7 단계는 상기 제 1 EL층 위에 상기 제 2 도전체가 형성되는 단계를 포함하고,
    상기 제 8 단계는 상기 제 2 도전체 위에 상기 제 3 절연체가 형성되는 단계를 포함하고,
    상기 제 9 단계는 상기 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 상기 제 1 포토레지스트와, 상기 제 1 포토레지스트 위에 형성된 상기 제 1 EL층, 상기 제 2 도전체, 및 상기 제 3 절연체가 제거됨으로써 상기 제 1 도전체 위에 상기 제 1 EL층, 상기 제 2 도전체, 및 상기 제 3 절연체를 포함하는 발광 디바이스가 형성되는 단계를 포함하는, 표시 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 제 2 절연체는 유기 재료와, 상기 유기 재료의 상부에 중첩되는 무기 재료를 포함하고,
    상기 유기 재료는 폴리이미드를 포함하고,
    상기 무기 재료는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 및 질화 알루미늄 중에서 선택되는 적어도 하나를 포함하는, 표시 장치의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 표시 장치는 상기 제 1 절연체 아래쪽에 위치하는 제 1 트랜지스터와, 상기 제 1 트랜지스터 아래쪽에 위치하는 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고,
    상기 제 2 트랜지스터는 채널 형성 영역에 실리콘을 포함하는, 표시 장치의 제작 방법.
  4. 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 4 도전체와, 제 1 EL층과, 제 2 EL층과, 제 3 EL층을 포함하는 표시 장치의 제작 방법으로서,
    제 1 단계 내지 제 16 단계를 포함하고,
    상기 제 1 단계는 상기 제 1 절연체 위에 상기 제 1 도전체와, 상기 제 2 도전체와, 상기 제 3 도전체가 형성되는 단계를 포함하고,
    상기 제 2 단계는 상기 제 1 절연체 위와, 상기 제 1 도전체 위와, 상기 제 2 도전체 위와, 상기 제 3 도전체 위에 상기 제 2 절연체가 형성되는 단계를 포함하고,
    상기 제 3 단계는 상기 제 1 도전체에 중첩되는 상기 제 2 절연체의 영역에 상기 제 1 도전체에 도달되는 제 1 개구부가 형성되는 단계를 포함하고,
    상기 제 4 단계는 상기 제 1 도전체 위와, 상기 제 2 도전체 위와, 상기 제 3 도전체 위와, 상기 제 2 절연체 위에 상기 제 1 EL층이 형성되는 단계를 포함하고,
    상기 제 5 단계는 상기 제 1 EL층 위를 포함하는 영역에 포지티브형 제 1 포토레지스트가 도포되는 단계를 포함하고,
    상기 제 6 단계는 상기 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 상기 제 1 포토레지스트에서 상기 제 2 도전체 및 상기 제 3 도전체에 중첩되는 영역에 상기 제 1 EL층에 도달되는 역 테이퍼 구조의 제 2 개구부가 형성되는 단계를 포함하고,
    상기 제 7 단계는 드라이 에칭 처리에 의하여, 상기 제 1 포토레지스트의 상기 제 2 개구부의 바닥부에 위치하는 상기 제 1 EL층이 제거되어, 상기 제 1 포토레지스트의 상기 제 2 개구부의 바닥부에 상기 제 2 도전체와, 상기 제 3 도전체와, 상기 제 2 절연체를 노출시키는 단계를 포함하고,
    상기 제 8 단계는 상기 제 1 포토레지스트 위와, 상기 제 1 포토레지스트의 상기 제 2 개구부의 바닥부에 위치하는 상기 제 2 도전체 위, 상기 제 3 도전체 위, 및 상기 제 2 절연체 위에 상기 제 2 EL층이 형성되는 단계를 포함하고,
    상기 제 9 단계는 상기 제 1 포토레지스트에 대하여 노광 및 현상이 수행되어 상기 제 1 포토레지스트와, 상기 제 1 포토레지스트 위에 형성된 상기 제 2 EL층이 제거되는 단계를 포함하고,
    상기 제 10 단계는 상기 제 1 EL층 위와 상기 제 2 EL층 위를 포함하는 영역에 포지티브형 제 2 포토레지스트가 도포되는 단계를 포함하고,
    상기 제 11 단계는 상기 제 2 포토레지스트에 대하여 노광 및 현상이 수행되어 상기 제 2 포토레지스트에서 상기 제 3 도전체에 중첩되는 영역에 상기 제 2 EL층에 도달되는 역 테이퍼 구조의 제 3 개구부가 형성되는 단계를 포함하고,
    상기 제 12 단계는 드라이 에칭 처리에 의하여 상기 제 2 포토레지스트의 상기 제 3 개구부의 바닥부에 위치하는 상기 제 2 EL층이 제거되어, 상기 제 2 포토레지스트의 상기 제 3 개구부의 바닥부에 상기 제 3 도전체와 상기 제 2 절연체를 노출시키는 단계를 포함하고,
    상기 제 13 단계는 상기 제 2 포토레지스트 위와, 상기 제 2 포토레지스트의 상기 제 3 개구부의 바닥부에 위치하는 상기 제 3 도전체 위와, 상기 제 2 절연체 위에 상기 제 3 EL층이 형성되는 단계를 포함하고,
    상기 제 14 단계는 상기 제 2 포토레지스트에 대하여 노광 및 현상이 수행되어 상기 제 2 포토레지스트와, 상기 제 2 포토레지스트 위에 형성된 상기 제 3 EL층이 제거되는 단계를 포함하고,
    상기 제 15 단계는 상기 제 1 EL층 위와, 상기 제 2 EL층 위와, 상기 제 3 EL층 위에 상기 제 4 도전체가 형성되는 단계를 포함하고,
    상기 제 16 단계는 상기 제 4 도전체 위에 상기 제 3 절연체가 형성되는 단계를 포함하는, 표시 장치의 제작 방법.
  5. 제 4 항에 있어서,
    상기 제 2 절연체는 유기 재료와 무기 재료를 포함하고,
    상기 무기 재료는 상기 유기 재료의 상부에 중첩되고,
    상기 유기 재료는 폴리이미드를 포함하고,
    상기 무기 재료는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 및 질화 알루미늄 중에서 선택되는 적어도 하나를 포함하는, 표시 장치의 제작 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 표시 장치는 상기 제 1 절연체 아래쪽에 위치하는 제 1 트랜지스터와, 상기 제 1 트랜지스터 아래쪽에 위치하는 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고,
    상기 제 2 트랜지스터는 채널 형성 영역에 실리콘을 포함하는, 표시 장치의 제작 방법.
KR1020237027080A 2021-02-03 2022-01-20 표시 장치의 제작 방법 KR20230141798A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-015903 2021-02-03
JP2021015903 2021-02-03
PCT/IB2022/050453 WO2022167883A1 (ja) 2021-02-03 2022-01-20 表示装置の作製方法

Publications (1)

Publication Number Publication Date
KR20230141798A true KR20230141798A (ko) 2023-10-10

Family

ID=82742046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237027080A KR20230141798A (ko) 2021-02-03 2022-01-20 표시 장치의 제작 방법

Country Status (5)

Country Link
US (1) US20240147761A1 (ko)
JP (1) JPWO2022167883A1 (ko)
KR (1) KR20230141798A (ko)
CN (1) CN116762476A (ko)
WO (1) WO2022167883A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220278A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578026B2 (ja) * 2001-07-25 2010-11-10 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
JP6016407B2 (ja) * 2011-04-28 2016-10-26 キヤノン株式会社 有機el表示装置の製造方法
KR20180054983A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2019091642A (ja) * 2017-11-15 2019-06-13 株式会社ジャパンディスプレイ 表示装置
KR102421575B1 (ko) * 2017-12-01 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20210007988A (ko) * 2018-05-11 2021-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 제작 방법
KR102658427B1 (ko) * 2018-09-11 2024-04-17 엘지디스플레이 주식회사 표시 장치
US10964901B2 (en) * 2018-11-07 2021-03-30 Samsung Display Co., Ltd. Organic light-emitting display device
US11145844B2 (en) * 2019-02-27 2021-10-12 Int Tech Co., Ltd. Method for manufacturing electroluminescent device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220278A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Also Published As

Publication number Publication date
WO2022167883A1 (ja) 2022-08-11
JPWO2022167883A1 (ko) 2022-08-11
CN116762476A (zh) 2023-09-15
US20240147761A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
JP7257460B2 (ja) Icチップ
US11594176B2 (en) Semiconductor device, display apparatus, electronic device, and operation method of semiconductor device
US20230335605A1 (en) Semiconductor device
WO2022118151A1 (ja) 表示システム、及び電子機器
WO2022167883A1 (ja) 表示装置の作製方法
WO2022137013A1 (ja) 表示装置、電子機器、及び表示装置の作製方法
WO2022200937A1 (ja) 表示装置、及び電子機器
US20240179987A1 (en) Display Apparatus, Electronic Device, and Method of Manufacturing Semiconductor Device
US20240090284A1 (en) Display device and electronic device
WO2022167893A1 (ja) 半導体装置
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023037203A1 (ja) 半導体装置
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
US20240057382A1 (en) Display device and electronic device
WO2022162497A1 (ja) 半導体装置および電子機器
WO2022189890A1 (ja) 表示装置の作製方法
US20240107861A1 (en) Display device, method for manufacturing display device, and electronic device
US20240038777A1 (en) Semiconductor device and method for manufacturing the semiconductor device
CN116745834A (zh) 显示装置及电子设备
CN116547737A (zh) 显示系统及电子设备
CN116783639A (zh) 显示装置、电子设备