WO2023037203A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023037203A1
WO2023037203A1 PCT/IB2022/058054 IB2022058054W WO2023037203A1 WO 2023037203 A1 WO2023037203 A1 WO 2023037203A1 IB 2022058054 W IB2022058054 W IB 2022058054W WO 2023037203 A1 WO2023037203 A1 WO 2023037203A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
layer
potential
oxide
insulator
Prior art date
Application number
PCT/IB2022/058054
Other languages
English (en)
French (fr)
Inventor
岡本佑樹
大貫達也
小林英智
松嵜隆徳
上妻宗広
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Publication of WO2023037203A1 publication Critical patent/WO2023037203A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Definitions

  • One embodiment of the present invention relates to a semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, and driving methods thereof. , or their manufacturing methods, can be mentioned as an example.
  • a semiconductor device is a device that utilizes semiconductor characteristics, and refers to, for example, a circuit including a semiconductor element (eg, a transistor, a diode, a photodiode, or the like), or a device having the same circuit. It also refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip with an integrated circuit, or an electronic component containing a chip in a package is an example of a semiconductor device. Further, for example, a storage device, a display device, a light-emitting device, a lighting device, an electronic device, or the like itself may be a semiconductor device and include a semiconductor device.
  • a semiconductor element eg, a transistor, a diode, a photodiode, or the like
  • Devices that require high-definition display panels include, for example, smartphones, tablet terminals, and notebook computers. Further, for example, stationary display devices such as television devices and monitor devices are also required to have higher definition along with higher resolution. Furthermore, devices that require the highest definition include, for example, devices for virtual reality (VR) or augmented reality (AR).
  • VR virtual reality
  • AR augmented reality
  • Examples of display devices that can be applied to the device include liquid crystal display devices, organic EL (Electro Luminescence) elements, and light emitting devices that include light emitting elements such as LEDs (Light Emitting Diodes).
  • liquid crystal display devices organic EL (Electro Luminescence) elements
  • light emitting devices that include light emitting elements such as LEDs (Light Emitting Diodes).
  • the basic structure of an organic EL device is to sandwich a layer containing a light-emitting organic compound between a pair of electrodes. By applying a voltage to this device, light can be obtained from the light-emitting organic compound.
  • a display device to which such an organic EL element is applied does not require a backlight, which is required in, for example, a liquid crystal display device.
  • a display device suitable for displaying fast-moving images can be realized.
  • Patent Document 1 describes an example of a display device using an organic EL element.
  • Japanese Patent Application Laid-Open No. 2002-200001 discloses a circuit configuration that corrects variations in threshold voltage of transistors for each pixel in a pixel circuit that controls the light emission luminance of an organic EL element to improve the display quality of a display device.
  • One embodiment of the present invention includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a sixth transistor, a first capacitor, a second capacitor, and a display element. , a first wiring, a second wiring, and a logic circuit, the first wiring being electrically connected to the first input terminal of the logic circuit and the gate of the sixth transistor, and the second wiring being connected to the logic circuit.
  • the second input terminal of the circuit, the gate of the third transistor, the gate of the fourth transistor, and the gate of the fifth transistor are electrically connected, and the gate of the first transistor is electrically connected to the output terminal of the logic circuit.
  • one of the source or drain of the first transistor is electrically connected to the gate of the second transistor, one of the source or drain of the third transistor, and one terminal of the first capacitor, and the second transistor has a back gate;
  • the back gate is electrically connected to one of the source or drain of the fourth transistor and one terminal of the second capacitor, and one of the source or drain of the second transistor is connected to the source or drain of the third transistor.
  • it is electrically connected to one of the source and drain of the fifth transistor, one of the source and drain of the sixth transistor, the other terminal of the first capacitor, and the other terminal of the second capacitor, and is electrically connected to the source of the fifth transistor.
  • the other of the drains is electrically connected to one terminal of the display element, and the logic circuit is obtained by logical operation of the signal input to the first input terminal and the signal input to the second input terminal.
  • a semiconductor device having a function of outputting a signal to an output terminal.
  • the logical operation may be a logical product of the signal input to the first input terminal and the negation of the signal input to the second input terminal.
  • the logic circuit includes a seventh transistor, an eighth transistor, a ninth transistor, and a tenth transistor, and the gate of the seventh transistor and the ninth transistor is electrically connected to the first input terminal, the gates of the eighth transistor and the tenth transistor are electrically connected to the second input terminal, and one of the source and drain of the seventh transistor is , one of the source and the drain of the eighth transistor, and the other of the source and the drain of the seventh transistor and the other of the source and the drain of the eighth transistor are electrically connected to the output terminal. and one of the source or drain of the ninth transistor and one of the source or drain of the tenth transistor may be electrically connected to the output terminal.
  • the seventh and tenth transistors may be n-channel transistors, and the eighth and ninth transistors may be p-channel transistors.
  • the third transistor and the fourth transistor may be n-channel transistors, and the fifth transistor may be a p-channel transistor. There may be.
  • the p-channel transistor may include silicon in a semiconductor layer in which a channel is formed.
  • the n-channel transistor may include a metal oxide in a semiconductor layer in which a channel is formed.
  • the metal oxide preferably contains at least one of indium and zinc.
  • the display element may be, for example, an organic EL element with a tandem structure.
  • One embodiment of the present invention can provide a miniaturized semiconductor device or display device. Alternatively, one embodiment of the present invention can provide a semiconductor device or a display device with improved display quality. Alternatively, one embodiment of the present invention can provide a semiconductor device or a display device with high color reproducibility. Alternatively, one embodiment of the present invention can provide a high-definition semiconductor device or display device. Alternatively, one embodiment of the present invention can provide a highly reliable semiconductor device or display device. Alternatively, one embodiment of the present invention can provide a semiconductor device or a display device with reduced power consumption. Alternatively, one embodiment of the present invention can provide a novel semiconductor device or display device.
  • 1A and 1B are diagrams illustrating an example of a semiconductor device.
  • 2A and 2B are diagrams illustrating an example of a semiconductor device.
  • 3A and 3B are diagrams illustrating an example of a semiconductor device.
  • 4A to 4C are diagrams showing circuit symbols of transistors.
  • FIG. 5 is a timing chart for explaining an operation example of the semiconductor device.
  • 6A and 6B are diagrams for explaining an operation example of the semiconductor device.
  • 7A and 7B are diagrams for explaining an operation example of the semiconductor device.
  • 8A and 8B are diagrams for explaining an operation example of the semiconductor device.
  • 9A and 9B are diagrams for explaining an operation example of the semiconductor device.
  • 10A and 10B are diagrams for explaining an operation example of the semiconductor device.
  • FIG. 11A and 11B are diagrams for explaining an operation example of the semiconductor device.
  • 12A and 12B are diagrams illustrating an example of a semiconductor device.
  • 13A and 13B are diagrams illustrating an example of a semiconductor device.
  • FIG. 14 is a timing chart illustrating an operation example of the semiconductor device.
  • FIG. 15A is a diagram illustrating a configuration example of a display device.
  • 15B to 15H are diagrams illustrating configuration examples of pixels.
  • FIG. 16A is a diagram illustrating a configuration example of a sequential circuit.
  • FIG. 16B is a timing chart of a sequential circuit.
  • FIG. 16C is a cross-sectional schematic diagram of a sequential circuit.
  • 17A to 17D are diagrams showing configuration examples of light-emitting elements.
  • FIGS. 18A to 18D are diagrams showing configuration examples of light emitting elements.
  • 19A to 19D are diagrams showing configuration examples of light-emitting elements.
  • 20A and 20B are diagrams showing configuration examples of light-emitting elements.
  • 21A and 21B are perspective views showing an example of a display device.
  • FIG. 22 is a cross-sectional view showing an example of a display device.
  • FIG. 23 is a cross-sectional view showing an example of a display device.
  • FIG. 24 is a cross-sectional view showing an example of a display device.
  • FIG. 25 is a cross-sectional view showing an example of a display device.
  • FIG. 26 is a cross-sectional view showing an example of a display device.
  • FIG. 27A is a top view showing a configuration example of a transistor.
  • 27B and 27C are cross-sectional views showing configuration examples of transistors.
  • 28A to 28F are diagrams illustrating examples of electronic devices.
  • 29A to 29F are diagrams illustrating examples of electronic devices.
  • 30A and 30B are diagrams illustrating an example of an electronic device.
  • FIG. 31 is a diagram illustrating an example of an electronic device;
  • connection relationships other than those shown in the drawings or the text are not limited to the predetermined connection relationships, such as the connection relationships shown in the drawings or the text, but are also disclosed in the drawings or the text.
  • X and Y are assumed to be objects (eg, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • X and Y are electrically connected is an element that enables electrical connection between X and Y (for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, or loads) can be connected between X and Y.
  • an element that enables electrical connection between X and Y for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, or loads
  • a circuit eg, logic circuit (eg, inverter, NAND circuit, NOR circuit, etc.) that enables functional connection between X and Y).
  • a signal conversion circuit for example, a digital-to-analog conversion circuit, an analog-to-digital conversion circuit, or a gamma correction circuit
  • a potential level conversion circuit for example, a power supply circuit (for example, a booster circuit, a step-down circuit, etc.), or a signal potential level level shifter circuit, etc.
  • voltage source current source
  • switching circuit for example, a booster circuit, a step-down circuit, etc.
  • amplifier circuit for example, a circuit that can increase the signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.
  • signal generator circuit storage circuit, or control circuit
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element or another circuit is interposed), and the case where X and Y are directly connected (that is, the case where X and Y are connected without another element or another circuit between them). (if any).
  • X and Y the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and X, the source of the transistor (or the 1 terminal, etc.), the drain of the transistor (or the second terminal, etc.), and are electrically connected in the order of Y.”
  • the source (or first terminal, etc.) of the transistor is electrically connected to X
  • the drain (or second terminal, etc.) of the transistor is electrically connected to Y
  • X the source of the transistor (or the first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in that order.
  • X is electrically connected to Y through the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor
  • X is the source (or first terminal, etc.) of the transistor; terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor can be distinguished by defining the order of connection in the circuit configuration.
  • the technical scope can be determined.
  • these expression methods are examples, and are not limited to these expression methods.
  • X and Y are assumed to be objects (eg, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • circuit diagram shows independent components electrically connected to each other, if one component has the functions of multiple components.
  • one component has the functions of multiple components
  • the term "electrically connected" in this specification and the like includes such a case where one conductive film functions as a plurality of constituent elements.
  • the term “capacitance element” refers to, for example, a circuit element having a capacitance value higher than 0 F, a wiring region having a capacitance value higher than 0 F, a parasitic capacitance, or It can be a gate capacitance of a transistor or the like. Therefore, in this specification and the like, the term “capacitor” is not limited to a circuit element including a pair of electrodes and a dielectric material included between the electrodes.
  • the “capacitive element” includes, for example, parasitic capacitance generated between wirings, or gate capacitance generated between one of the source or drain of a transistor and the gate.
  • capacitor element terms such as “capacitance element”, “parasitic capacitance”, or “gate capacitance” can be replaced with terms such as “capacitance”.
  • capacitor shall be interchangeable with terms such as, for example, “capacitance element”, “parasitic capacitance”, or “gate capacitance”.
  • a pair of electrodes in the “capacitance” can be replaced with, for example, a "pair of conductors", a “pair of conductive regions", or a “pair of regions”.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Also, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • a transistor has three terminals called a gate, a source, and a drain.
  • the gate is the control terminal that controls the amount of current that flows between the source and drain.
  • the two terminals functioning as source or drain are the input and output terminals of the transistor.
  • One of the two input/output terminals functions as a source and the other as a drain, depending on the conductivity type (n-channel type or p-channel type) of the transistor and the level of potentials applied to the three terminals of the transistor. Therefore, in this specification and the like, the terms “source” and “drain” can be used interchangeably.
  • a transistor may have a back gate in addition to the above three terminals depending on its structure.
  • one of the gate and back gate of the transistor may be referred to as a first gate
  • the other of the gate and back gate of the transistor may be referred to as a second gate.
  • the terms "gate” and "backgate” may be used interchangeably for the same transistor.
  • each gate may be referred to as, for example, a first gate, a second gate, or a third gate in this specification and the like.
  • node is used for example, depending on the circuit configuration or device structure, for example, “terminal”, “wiring”, “electrode”, “conductive layer”, “conductor”, Alternatively, it can be rephrased as an “impurity region” or the like. Also, for example, a “terminal” or “wiring” can be rephrased as a “node”.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Also, the order of the components is not limited. For example, the component referred to as “first” in one embodiment such as this specification is the component referred to as “second” in another embodiment or the scope of claims. It can also be done. Also, for example, a component referred to as “first” in one embodiment of this specification may be omitted in another embodiment or the scope of claims.
  • electrode B on insulating layer A does not necessarily mean that electrode B is formed on insulating layer A in direct contact, and another component is provided between insulating layer A and electrode B. Do not exclude what is included.
  • Electrode B overlapping insulating layer A is not limited to the state in which electrode B is formed on insulating layer A.
  • the expression “electrode B overlapping the insulating layer A” means, for example, a state in which the electrode B is formed under the insulating layer A, or a state in which the electrode B is formed on the right side (or left side) of the insulating layer A. , etc. are not excluded.
  • the term “adjacent” or “adjacent” does not limit that components are in direct contact with each other.
  • the expression "electrode B adjacent to insulating layer A” does not necessarily mean that insulating layer A and electrode B are formed in direct contact, and other components are provided between insulating layer A and electrode B. Do not exclude what is included.
  • terms such as “film” and “layer” may be interchanged depending on the situation.
  • the term “conductive layer” may be changed to the term “conductive film.”
  • the term “insulating film” may be changed to the term “insulating layer.”
  • terms such as “film” or “layer” may not be used and may be replaced with other terms depending on the situation.
  • the term “conductive layer” or “conductive film” may be changed to the term “conductor.”
  • the term “conductor” may be changed to the term “conductive layer” or “conductive film”.
  • the term “insulating layer” or “insulating film” may be changed to the term “insulator.”
  • the term “insulator” may be changed to the term "insulating layer” or “insulating film”.
  • Electrode may be used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” includes, for example, the case where a plurality of “electrodes” or “wiring” are integrally formed.
  • terminal may be used as part of “wiring” or “electrode”, and vice versa.
  • terminal includes, for example, a case in which a plurality of "electrodes", “wirings", or “terminals” are integrally formed.
  • an “electrode” can be part of a “wiring” or a “terminal”.
  • a “terminal” can be part of a “wiring” or an “electrode”.
  • terms such as “electrode”, “wiring”, or “terminal” may be replaced with terms such as “region”.
  • terms such as “wiring”, “signal line”, and “power line” may be interchanged depending on the situation.
  • the term “wiring” may be changed to the term “signal line.”
  • the term “wiring” may be changed to a term such as “power supply line”.
  • terms such as “signal line” or “power line” may be changed to the term “wiring”.
  • a term such as “power line” may be changed to a term such as “signal line”.
  • a term such as “signal line” may be changed to a term such as “power line”.
  • the term “potential” applied to the wiring may be changed to, for example, the term “signal” depending on the situation. And vice versa, for example, terms such as “signal” may be changed to the term “potential”.
  • a “switch” has a plurality of terminals and has a function of switching (selecting) conduction or non-conduction between the terminals.
  • a switch is said to be “conducting” or “on” if it has two terminals and there is electrical continuity between the two terminals.
  • the switch is said to be “non-conducting” or “off”. Note that switching to one of the conducting state and the non-conducting state or maintaining one of the conducting state and the non-conducting state of the switch is sometimes referred to as "controlling the conducting state.”
  • a switch has a function of controlling whether or not to allow current to flow.
  • a switch is one that has a function of selecting and switching a path through which current flows.
  • the switch for example, an electrical switch or a mechanical switch can be used.
  • the switch is not limited to a specific one as long as it can control current.
  • switch As a type of switch, there is a switch that is normally in a non-conducting state and becomes a conducting state by controlling the conducting state, and such a switch is sometimes called an "A contact". As a type of switch, there is a switch that is normally in a conducting state and becomes non-conducting by controlling the conducting state. Such a switch is sometimes called a "B contact”.
  • switches include transistors (eg, bipolar transistors, MOS transistors, etc.), diodes (eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes, , or diode-connected transistors), or a logic circuit combining these.
  • transistors eg, bipolar transistors, MOS transistors, etc.
  • diodes eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes, , or diode-connected transistors
  • MIM Metal Insulator Metal
  • MIS Metal Insulator Semiconductor
  • a “non-conducting state” or an “off state” of a transistor means a state in which a source electrode and a drain electrode of the transistor can be considered to be electrically cut off. Note that the polarity (conductivity type) of the transistor is not particularly limited when the transistor is operated as a simple switch.
  • a mechanical switch is a switch using MEMS (Micro Electro Mechanical Systems) technology.
  • the switch has an electrode that can be moved mechanically, and selects a conducting state or a non-conducting state by moving the electrode.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10° or more and 10° or less. Therefore, the case of ⁇ 5° or more and 5° or less is also included.
  • substantially parallel or “substantially parallel” refers to a state in which two straight lines are arranged at an angle of -30° or more and 30° or less.
  • Perfect means that two straight lines are arranged at an angle of 80° or more and 100° or less. Therefore, the case of 85° or more and 95° or less is also included.
  • arrows indicating the X direction, the Y direction, and the Z direction may be attached in the drawings and the like according to this specification.
  • the “X direction” is the direction along the X axis, and the forward direction and the reverse direction may not be distinguished unless explicitly stated.
  • the X direction, the Y direction, and the Z direction are directions that cross each other. More specifically, the X-direction, Y-direction, and Z-direction are directions orthogonal to each other.
  • first direction or “first direction”
  • second direction or a “second direction”
  • third direction or “third direction”.
  • the code is, for example, "A”, “b”, “_1", “[n]", Alternatively, an identification code such as "[m, n]" may be added.
  • a semiconductor device 100A according to one embodiment of the present invention will be described.
  • the semiconductor device 100A according to one embodiment of the present invention can be used for pixels of display devices, for example.
  • FIG. 1A shows a circuit configuration example of the semiconductor device 100A.
  • the semiconductor device 100A includes a pixel circuit 51A and a light emitting element 61.
  • the pixel circuit 51A includes transistors M1 to M6, a capacitor C1, a capacitor C2, and a logic circuit .
  • each of the transistors M1 to M4 and the transistor M6 is an n-channel field effect transistor.
  • the transistor M5 is assumed to be a p-channel field effect transistor.
  • the logic circuit 54 has an input terminal 54a, an input terminal 54b, and an output terminal 54y.
  • the input terminal 54a is electrically connected to the wiring GLa.
  • the input terminal 54b is electrically connected to the wiring GLb.
  • the logic circuit 54 has a function of outputting to an output terminal 54y a signal obtained by a logical operation of a signal input to the input terminal 54a and a signal input to the input terminal 54b.
  • the gate of transistor M1 is electrically connected to output terminal 54y.
  • One of the source and drain of transistor M1 is electrically connected to the gate of transistor M2.
  • the other of the source and drain of the transistor M1 is electrically connected to the wiring DL.
  • the transistor M1 has a function of making the gate of the transistor M2 and the wiring DL conductive or non-conductive.
  • a gate of the transistor M2 is electrically connected to one terminal of the capacitor C1.
  • One of the source and drain of transistor M2 is electrically connected to the other terminal of capacitor C1.
  • the other of the source and drain of the transistor M2 is electrically connected to the wiring 101 .
  • the transistor M2 has a back gate.
  • a back gate of the transistor M2 is electrically connected to one terminal of the capacitor C2.
  • the other terminal of the capacitor C2 is electrically connected to one of the source and drain of the transistor M2.
  • a gate of the transistor M3 is electrically connected to the wiring GLb.
  • One of the source and drain of the transistor M3 is electrically connected to one terminal of the capacitor C1.
  • the other of the source and drain of transistor M3 is electrically connected to the other terminal of capacitor C1.
  • the transistor M3 has a function of making a conductive state or a non-conductive state between the gate of the transistor M2 and one of the source and the drain of the transistor M2.
  • a gate of the transistor M4 is electrically connected to the wiring GLb.
  • One of the source and drain of transistor M4 is electrically connected to one terminal of capacitor C2.
  • the other of the source and the drain of transistor M4 is electrically connected to wiring 102 .
  • the transistor M4 has a function of making the one terminal of the capacitor C2 and the wiring 102 conductive or non-conductive.
  • a gate of the transistor M5 is electrically connected to the wiring GLb.
  • One of the source and drain of the transistor M5 is electrically connected to one of the source and drain of the transistor M2.
  • the other of the source and drain of the transistor M5 is electrically connected to one terminal (eg, anode terminal) of the light emitting element 61 .
  • the transistor M5 has a function of making conduction or non-conduction between one of the source and drain of the transistor M2 and one terminal of the light emitting element 61 .
  • a gate of the transistor M6 is electrically connected to the wiring GLa.
  • One of the source and the drain of the transistor M6 is electrically connected to one of the source and the drain of the transistor M2.
  • the other of the source and the drain of transistor M6 is electrically connected to wiring 103 .
  • the transistor M6 has a function of bringing one of the source or drain of the transistor M2 and the wiring 103 into conduction or non-conduction.
  • the other terminal (for example, cathode terminal) of the light emitting element 61 is electrically connected to the wiring 104 .
  • the light emitting element 61 emits light with an emission intensity corresponding to the amount of current flowing through the light emitting element 61 .
  • an EL element an EL element containing organic and inorganic substances, an organic EL element, an inorganic EL element
  • an LED eg, white LED, red LED, green LED, blue LED, etc.
  • micro LED eg , LEDs with a side of less than 0.1 mm
  • QLEDs Quantantum-dot Light Emitting Diodes
  • electron-emitting devices can be used.
  • the transistor M2 has a function of controlling the amount of current flowing through the light emitting element 61 . That is, the transistor M2 has a function of controlling the light emission intensity of the light emitting element 61.
  • FIG. Note that, in this specification, the transistor M2 may be referred to as a "driving transistor".
  • a region electrically connected to each other is also referred to as a node ND1.
  • a region where one terminal of the capacitor C2, the back gate of the transistor M2, and one of the source and the drain of the transistor M4 are electrically connected to each other is also referred to as a node ND2.
  • a region where one of the source and drain of the transistor M1, one of the source and drain of the transistor M3, one terminal of the capacitor C1, and the gate of the transistor M2 are electrically connected to each other is also referred to as a node ND3.
  • a region where the gate of the transistor M1 and the output terminal 54y are electrically connected to each other is also called a node GN.
  • the capacitor C1 has a function of holding a potential difference (voltage) between the other of the source or drain of the transistor M2 and the gate of the transistor M2, for example, when the node ND3 is in a floating state.
  • the capacitor C2 has a function of holding a potential difference (voltage) between the other of the source or drain of the transistor M2 and the back gate of the transistor M2, for example, when the node ND2 is in a floating state.
  • the logic circuit 54 outputs to the output terminal 54y, for example, a signal obtained by ANDing the signal input to the input terminal 54a and the signal input to the input terminal 54b. It can be configured to
  • FIG. 1B A circuit configuration example of the logic circuit 54 is shown in FIG. 1B.
  • the logic circuit 54 includes transistors M7 to M10. In this embodiment and the like, the transistor M7 and the transistor M10 are n-channel field effect transistors. The transistor M8 and the transistor M9 are p-channel field effect transistors.
  • the gate of transistor M7 and the gate of transistor M9 are electrically connected to input terminal 54a.
  • the gate of transistor M8 and the gate of transistor M10 are electrically connected to input terminal 54b.
  • one of the source and the drain of the transistor M7 is electrically connected to one of the source and the drain of the transistor M8.
  • the other of the source and the drain of the transistor M7 is electrically connected to the wiring 101.
  • FIG. The other of the source and drain of transistor M8 is electrically connected to output terminal 54y.
  • One of the source and drain of the transistor M9 and one of the source and drain of the transistor M10 are electrically connected to the output terminal 54y.
  • the other of the source and the drain of the transistor M9 and the other of the source and the drain of the transistor M10 are electrically connected to the wiring 103.
  • circuit configuration of the logic circuit 54 is not limited to the configuration of FIG. 1B.
  • the other of the source and the drain of the transistor M8 may be electrically connected to the wiring 101, and the other of the source and the drain of the transistor M7 may be electrically connected to the output terminal 54y.
  • the transistors M1 to M10 are enhancement type (normally-off type) field effect transistors unless otherwise specified. Therefore, the threshold voltage (also referred to as “Vth”) is set higher than 0 V for n-channel transistors and lower than 0 V for p-channel transistors. Note that the threshold voltages of the transistors M1 to M10 may be different. For example, the threshold voltage of the transistor M2 may be referred to as Vth2. Also, the threshold voltage of the transistor M7 may be referred to as Vth7. Also, the threshold voltage of the transistor M9 may be referred to as Vth9.
  • a transistor including various semiconductors can be used for the pixel circuit 51A according to one embodiment of the present invention.
  • a transistor including a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, or an amorphous semiconductor for a channel formation region can be used.
  • the main component is not limited to a single semiconductor (for example, silicon (Si) or germanium (Ge)) composed of a single element.
  • Gallium (GaAs)), an oxide semiconductor, or the like can be used.
  • transistors with various structures can be used for the pixel circuit 51A according to one embodiment of the present invention.
  • planar type FIN type (fin type), TRI-GATE type (tri-gate type), top gate type, bottom gate type, or dual gate type (a structure in which gates are arranged above and below a channel).
  • a transistor having such a configuration can be used.
  • a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used as a transistor according to one embodiment of the present invention, for example.
  • an OS transistor (a transistor including an oxide semiconductor in a semiconductor layer in which a channel is formed) may be used as a transistor included in the pixel circuit 51A.
  • An oxide semiconductor has a bandgap of 2 eV or more, and thus has a significantly low off-state current.
  • the off-current value of the OS transistor per 1 ⁇ m channel width at room temperature is 1 aA (1 ⁇ 10 ⁇ 18 A) or less, 1 zA (1 ⁇ 10 ⁇ 21 A) or less, or 1 yA (1 ⁇ 10 ⁇ 24 A) or less.
  • the off current value of a Si transistor (a transistor containing silicon in a semiconductor layer in which a channel is formed) per 1 ⁇ m channel width at room temperature is 1 fA (1 ⁇ 10 ⁇ 15 A) or more and 1 pA (1 ⁇ 10 ⁇ 12 A ) or more. A) below. Therefore, it can be said that the off-state current of the OS transistor is about ten digits lower than the off-state current of the Si transistor.
  • the off current of the OS transistor hardly increases even in a high-temperature environment. Specifically, the off-state current hardly increases even under an environmental temperature of room temperature or higher and 200° C. or lower. Also, the on-current is less likely to decrease even in a high-temperature environment.
  • a semiconductor device including an OS transistor can operate stably even in a high-temperature environment and have high reliability.
  • the OS transistor has a high withstand voltage between the source and the drain.
  • an OS transistor as a transistor included in the pixel circuit 51A, a potential difference (voltage) between a potential supplied to the wiring 101 (also referred to as an anode potential) and a potential supplied to the wiring 104 (also referred to as a cathode potential) is increased.
  • a semiconductor device with stable operation and good reliability can be realized even when the .DELTA..times..times..times.
  • an OS transistor is preferably used as the transistor M2.
  • a semiconductor layer of an OS transistor includes, for example, indium and M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, and cerium. , neodymium, hafnium, tantalum, tungsten, and magnesium) and zinc.
  • M is preferably one or more selected from aluminum, gallium, yttrium, and tin.
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) is preferably used for the semiconductor layer.
  • an oxide containing indium (In), aluminum (Al), and zinc (Zn) also referred to as “IAZO”
  • IAZO oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn)
  • IAGZO oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn)
  • the In atomic ratio in the In-M-Zn oxide is preferably equal to or higher than the M atomic ratio.
  • the atomic ratio of In in the In—M—Zn oxide may be smaller than the atomic ratio of M.
  • the composition in the neighborhood includes the range of plus or minus 30% of the desired atomic number ratio.
  • the content ratio of each element is 1 or more and 3 or less for Ga when In is 4, The case where Zn is 2 or more and 4 or less is included.
  • the content ratio of each element is such that when In is 5, Ga is greater than 0.1 and 2 or less, including the case where Zn is 5 or more and 7 or less.
  • the content ratio of each element is such that when In is 1, Ga is greater than 0.1 and 2 or less, including the case where Zn is greater than 0.1 and 2 or less.
  • the pixel circuit 51A may be composed of a plurality of types of transistors using different semiconductor materials.
  • the pixel circuit 51A may be configured with a transistor (hereinafter also referred to as an LTPS transistor) having low temperature polysilicon (LTPS) in a semiconductor layer and an OS transistor.
  • LTPS low temperature polysilicon
  • a structure in which an LTPS transistor and an OS transistor are combined is sometimes called an LTPO.
  • an OS transistor may be used as an n-channel transistor and an LTPS transistor may be used as a p-channel transistor among the transistors forming the pixel circuit 51A.
  • an n-channel OS transistor may be used as an n-channel transistor and an LTPS transistor may be used as a p-channel transistor among the transistors forming the pixel circuit 51A.
  • a circuit that operates complementarily, a CMOS logic gate, a CMOS logic circuit, or the like can be realized. may be configured.
  • n-channel OS transistors are used for the transistors M3 and M4, and p-channel LTPS transistors are used for the transistor M5, so that the transistors M3 and M4 and the transistor M5 operate complementarily. can be done. Therefore, the number of wirings required for controlling the conduction states of the transistors M3 to M5 can be reduced. Therefore, the definition of a display device using the semiconductor device 100A according to one embodiment of the present invention can be increased. Further, display quality of a display device using the semiconductor device 100A according to one embodiment of the present invention can be improved.
  • a CMOS logic circuit can be provided inside the pixel circuit 51A by using n-channel OS transistors for the transistors M7 and M10 and using p-channel LTPS transistors for the transistors M8 and M9. can be done.
  • a signal for controlling the conduction state of the transistor M1 may be generated inside the pixel circuit 51A. Therefore, the number of wires required to control the conduction state of the transistor M1 can be reduced. Therefore, the definition of a display device using the semiconductor device 100A according to one embodiment of the present invention can be increased. Further, display quality of a display device using the semiconductor device 100A according to one embodiment of the present invention can be improved.
  • the OS transistor has extremely low off-state current. Therefore, for example, OS transistors are preferably used for the transistor M1 and the transistor M6 that function as switches.
  • the LTPS transistor has high field effect mobility and good frequency characteristics. Therefore, for example, an LTPS transistor may be used as the transistor M2 that controls the current flowing through the light emitting element 61 .
  • the transistors may be provided in different layers for each type of transistor.
  • the pixel circuit 51A is composed of a Si transistor and an OS transistor
  • a layer containing the Si transistor and a layer containing the OS transistor may be provided so as to overlap each other. With such a configuration, the area occupied by the pixel circuit 51A is reduced.
  • the transistor M1 and the transistors M3 to M6 function as switches.
  • the transistors M7 to M10 forming the logic circuit 54 function as switches.
  • an n-channel transistor functions as an A-contact switch
  • a p-channel transistor functions as a B-contact switch. Therefore, the semiconductor device 100A can be shown as shown in FIG. 2A.
  • Logic circuit 54 can also be shown as in FIG. 2B.
  • All or part of the transistors forming the pixel circuit 51A may be transistors having back gates.
  • the back gate of the transistor By providing the back gate of the transistor, an external electric field is less likely to act on the channel formation region. Therefore, the operation of the semiconductor device is stabilized, and the reliability of the semiconductor device can be improved.
  • the on-resistance of the transistor can be reduced by applying the same potential to the back gate as that of the gate.
  • the threshold voltage of the transistor can be changed by controlling the potential of the back gate independently of the potential of the gate.
  • FIG. 3A shows a circuit configuration example of a semiconductor device 100A in which not only the transistor M2 but also the transistor M1, the transistor M3, the transistor M4, and the transistor M6 are configured by transistors having back gates.
  • FIG. 3B shows a circuit configuration example of the logic circuit 54 in which the transistor M7 and the transistor M10 are configured by transistors having back gates.
  • FIGS. 3A and 3B show examples of electrically connecting the gates and back gates of the transistor M1, the transistor M3, the transistor M4, the transistor M6, the transistor M7, and the transistor M10. However, it is not necessary to provide back gates for all the transistors forming the semiconductor device.
  • an arbitrary potential may be supplied to the back gate without electrically connecting the gate and the back gate.
  • the potential supplied to the back gate is not limited to the fixed potential.
  • the potentials supplied to the back gates of the transistors included in the semiconductor device may be different or the same for each transistor.
  • the transistor forming the pixel circuit 51A may be a single-gate transistor having one gate between the source and the drain, or may be a double-gate transistor.
  • FIG. 4A shows a circuit symbol example of a double-gate transistor 180A.
  • the transistor 180A has a structure in which a transistor Tr1 and a transistor Tr2 are connected in series.
  • One of the source and the drain of the transistor Tr1 is electrically connected to the terminal S in the transistor 180A shown in FIG. 4A.
  • the other of the source and drain of the transistor Tr1 is electrically connected to one of the source and drain of the transistor Tr2.
  • the other of the source and the drain of the transistor Tr2 is electrically connected to the terminal D.
  • the gates of the transistor Tr1 and the transistor Tr2 are electrically connected, and the terminal G is also electrically connected.
  • the transistor 180A illustrated in FIG. 4A has a function of switching between a conducting state and a non-conducting state between the terminal S and the terminal D by changing the potential of the terminal G.
  • FIG. therefore, the transistor 180A, which is a double-gate transistor, includes the transistor Tr1 and the transistor Tr2 and functions as one transistor. That is, in FIG. 4A, one of the source and the drain of the transistor 180A is electrically connected to the terminal S, the other of the source and the drain is electrically connected to the terminal D, and the gate is electrically connected to the terminal G. It can be said that there are
  • the transistors forming the pixel circuit 51A may be triple-gate transistors.
  • FIG. 4B shows a circuit symbol example of a triple-gate transistor 180B.
  • the transistor 180B has a configuration in which a transistor Tr1, a transistor Tr2, and a transistor Tr3 are connected in series.
  • One of the source and the drain of the transistor Tr1 is electrically connected to the terminal S in the transistor 180B shown in FIG. 4B.
  • the other of the source and drain of the transistor Tr1 is electrically connected to one of the source and drain of the transistor Tr2.
  • the other of the source and drain of the transistor Tr2 is electrically connected to one of the source and drain of the transistor Tr3.
  • the other of the source and the drain of the transistor Tr3 is electrically connected to the terminal D. 4B, the gates of the transistor Tr1, the transistor Tr2, and the transistor Tr3 are electrically connected, and the terminal G is also electrically connected.
  • the transistor 180B illustrated in FIG. 4B has a function of switching between a conductive state and a non-conductive state between the terminal S and the terminal D by changing the potential of the terminal G. Therefore, the transistor 180B, which is a triple-gate transistor, includes the transistor Tr1, the transistor Tr2, and the transistor Tr3 and functions as one transistor. That is, in FIG. 4B, one of the source and the drain of the transistor 180B is electrically connected to the terminal S, the other of the source and the drain is electrically connected to the terminal D, and the gate is electrically connected to the terminal G. It can be said that there are
  • the transistors forming the pixel circuit 51A may have a configuration in which four or more transistors are connected in series.
  • a transistor 180C illustrated in FIG. 4C has a structure in which six transistors (transistors Tr1 to Tr6) are connected in series. Further, in the transistor 180C shown in FIG. 4C, the respective gates of the six transistors are electrically connected and electrically connected to the terminal G as well.
  • the transistor 180C illustrated in FIG. 4C has a function of switching between a conducting state and a non-conducting state between the terminal S and the terminal D by changing the potential of the terminal G. Therefore, the transistor 180C includes the transistors Tr1 to Tr6 and functions as one transistor. That is, in FIG. 4C, one of the source and the drain of the transistor 180C is electrically connected to the terminal S, the other of the source and the drain is electrically connected to the terminal D, and the gate is electrically connected to the terminal G. It can be said that there are
  • a transistor having multiple gates and having multiple gates electrically connected to each other is referred to as a "multi-gate transistor” or a “multi-gate transistor.” is sometimes called.
  • the channel length of the transistor may be increased in order to improve electrical characteristics in the saturation region.
  • Multi-gate transistors may be used to implement long channel length transistors.
  • FIG. 5 is a timing chart for explaining an operation example of the semiconductor device 100A.
  • 6 to 11 are circuit diagrams for explaining an operation example of the semiconductor device 100A.
  • the video signal Vdata is supplied to the wiring DL.
  • the wiring 101 is supplied with the potential Va
  • the wiring 102 is supplied with the potential V1
  • the wiring 103 is supplied with the potential V0
  • the wiring 104 is supplied with the potential Vc.
  • either the potential H or the potential L is supplied to each of the wiring GLa and the wiring GLb.
  • the potential H is preferably higher than the potential L.
  • the “potential H” is input to the gate of an n-channel transistor to turn on the transistor and is input to the gate of the p-channel transistor. A potential at which the transistor is turned off is used.
  • the “potential L” is input to the gate of an n-channel transistor to turn off the transistor, and is input to the gate of the p-channel transistor to turn on the transistor. potential.
  • the potential Va is the anode potential and the potential Vc is the cathode potential.
  • the potential V1 is preferably higher than the potential V0.
  • the potential V1 may be a potential that can turn on the transistor M2 by being supplied to the back gate of the transistor M2.
  • the potential V0 may be a potential that can turn off the transistor by being supplied to the gate of the transistor M2.
  • the potential V0 can be 0V or the potential L.
  • the potential H is preferably higher than the potential V1, and can be the potential Va, for example.
  • the potential V0 is set to 0 V and the potential V1 is set to 5 V in this embodiment and the like.
  • the potential Va is set to 15V
  • the potential Vc is set to 0V.
  • the potential L is the same potential as the potential V0 (0 V)
  • the potential H is the same potential as the potential Va (15 V).
  • the video signal Vdata is assumed to be in the range of 2V to 5V.
  • a symbol indicating a potential such as “H”, “L”, “V0”, or “V1” (also referred to as a “potential symbol”) is sometimes written next to a terminal, a wiring, or the like.
  • a potential symbol attached to a terminal or wiring that has undergone a potential change may be indicated by enclosing characters.
  • the off-state transistor may be superimposed with an “x” symbol.
  • processing a series of operations in which a transistor is turned on or off, charge is supplied to a node electrically connected to the transistor, and the potential of the node is changed. , sometimes referred to as "processing".
  • the light emission intensity of the light emitting element 61 included in the semiconductor device 100A is controlled by the magnitude of the current Ie (see FIG. 10A) flowing through the light emitting element 61.
  • FIG. The pixel circuit 51A has a function of controlling the magnitude of the current Ie according to the video signal Vdata supplied from the wiring DL.
  • the current Ie flowing through the light emitting element 61 is mainly determined by the video signal Vdata and Vth of the transistor M2. Therefore, even if the same video signal Vdata is supplied to a plurality of pixel circuits, if the Vth of the transistor M2 included in each pixel circuit is different, a different current Ie flows for each pixel. Therefore, the variation in Vth of the transistor M2 contributes to deterioration in display quality of the display device.
  • Vth correction operation the operation of acquiring the Vth of the transistor M2 for each pixel.
  • the potential H is supplied to the input terminals 54a and 54b (see FIG. 6B). Then, the transistors M7 and M10 are turned on, and the transistors M8 and M9 are turned off. Therefore, the potential supplied from the output terminal 54y to the node GN is the potential V0. In this embodiment and the like, the potential V0 and the potential L are the same, so the transistor M1 is turned off.
  • the potential V0 is supplied to the node ND1 through the transistor M6. Further, the potential V0 is supplied to the node ND3 through the transistors M6 and M3. Further, the potential V1 is supplied to the node ND2 through the transistor M4.
  • the potential L is supplied to the wiring GLa (see FIG. 7A).
  • the potential of the wiring GLb remains at the potential H.
  • the transistor M6 is turned off.
  • the potential L is supplied to the input terminal 54a, and the potential H is supplied to the input terminal 54b (see FIG. 7B). Then, the transistors M9 and M10 are turned on, and the transistors M7 and M8 are turned off. Therefore, the potential supplied from the output terminal 54y to the node GN is the potential V0, and the transistor M1 remains off.
  • the transistor M2 since the potential of the node ND2 is the potential V1, the transistor M2 is on. Therefore, charge is supplied from the wiring 101 to the node ND1 through the transistor M2, and the potential of the node ND1 gradually increases. Further, since the transistor M3 is also in the ON state, the potential of the node ND3 also rises. Specifically, the potentials of the nodes ND1 and ND3 rise to a value obtained by subtracting Vth of the transistor M2 from the potential V1 (potential V1-Vth2). In other words, Vth2 is applied between the back gate of the transistor M2 and the source of the transistor M2.
  • the potential L is supplied to the wiring GLb (see FIG. 8A).
  • the potential of the wiring GLa remains at the potential L.
  • the transistors M3 and M4 are turned off, and the transistor M5 is turned on.
  • the potential L is supplied to the input terminals 54a and 54b (see FIG. 8B). Then, the transistors M8 and M9 are turned on, and the transistors M7 and M10 are turned off. Therefore, the potential supplied from the output terminal 54y to the node GN is the potential V0-Vth9.
  • the potential V0 is 0V and the video signal Vdata is in the range of 2V to 5V. Therefore, for example, when Vth9 is ⁇ 1 V, the potential of the node GN becomes 1 V and the transistor M1 remains off.
  • the potential of the node ND1 becomes the potential Ve0.
  • the potential Ve0 is higher than the potential Vc by the voltage drop due to the light emitting element 61 .
  • the nodes ND2 and ND3 are brought into a floating state, and the charges supplied to the respective nodes are held. Therefore, the potential of the node ND2 becomes the potential Ve0+Vth2, and the potential of the node ND3 becomes the potential Ve0. Therefore, the state in which Vth2 is applied between the back gate of the transistor M2 and the source of the transistor M2 is maintained.
  • the potential H is supplied to the input terminal 54a, and the potential L is supplied to the input terminal 54b (see FIG. 9B). Then, the transistors M7 and M8 are turned on, and the transistors M9 and M10 are turned off. Therefore, the potential supplied from the output terminal 54y to the node GN is the potential Va-Vth7.
  • the potential Va is 15V
  • the video signal Vdata is in the range of 2V to 5V. Therefore, for example, if Vth7 is 1 V, the potential of the node GN becomes 14 V and the transistor M1 is turned on.
  • the video signal Vdata is supplied to the node ND3, and the potential V0 is supplied to the node ND1.
  • the potential of the node ND1 is 0 V because the potential V0 is 0 V in this embodiment and the like. Therefore, the video signal Vdata is applied between the gate of the transistor M2 and the source of the transistor M2.
  • the node ND1 and the node ND2 are capacitively coupled through the capacitor C2, when the potential of the node ND1 changes from the potential Ve0 to the potential V0, the potential of the node ND2 also changes from the potential Ve0+Vth2 to the potential V0+Vth2. .
  • the potential V0 is 0 V in this embodiment and the like, the potential of the node ND1 is 0 V and the potential of the node ND2 is Vth2. Therefore, the state in which Vth2 is applied between the back gate of the transistor M2 and the source of the transistor M2 is maintained.
  • the potential L is supplied to the wiring GLa (see FIG. 10A).
  • the potential of the wiring GLb remains at the L potential. Then, the transistor M6 is turned off.
  • the potential L is supplied to the input terminals 54a and 54b (see FIG. 10B). Then, similarly to the period T13, the potential of the node GN becomes 1 V and the transistor M1 is turned off.
  • the node ND3 is in a floating state, and the nodes ND1 and ND3 are capacitively coupled via the capacitor C1. Therefore, following the potential change of the node ND1, the potential of the node ND3 changes from the video signal Vdata to the video signal Vdata+potential Ve1 ⁇ potential V0.
  • the potential V0 is 0 V
  • the potential of the node ND3 is the video signal Vdata+the potential Ve1. Therefore, the potential difference (voltage) between the gate of the transistor M2 and the source of the transistor M2 is maintained at the video signal Vdata.
  • the node ND2 is in a floating state, and the nodes ND1 and ND2 are capacitively coupled via the capacitor C2. Therefore, following the potential change of the node ND1, the potential of the node ND2 changes from the potential V0+Vth2 to the potential Ve1+Vth2. Therefore, the potential difference (voltage) between the back gate of the transistor M2 and the source of the transistor M2 is maintained at Vth2.
  • the amount of the current Ie flowing through the light emitting element 61 is determined by the video signal Vdata and the Vth of the transistor M2.
  • the amount of the current Ie flowing through the light emitting element 61 can be controlled by the video signal Vdata.
  • the potential H is supplied to the wiring GLb (see FIG. 11A).
  • the potential of the wiring GLa remains at the potential L.
  • the transistors M3 and M4 are turned on, and the transistor M5 is turned off.
  • the potential L is supplied to the input terminal 54a, and the potential H is supplied to the input terminal 54b (see FIG. 11B). Then, similarly to the period T12, the potential of the node GN becomes 0 V and the transistor M1 remains off.
  • a display device using a light-emitting element such as an EL element as a display element can keep the light-emitting element lit during one frame period.
  • a driving method is also called “hold type” or “hold type driving”.
  • hold-type driving By adopting hold-type driving as the driving method of the display device, for example, a flicker phenomenon on the display screen can be reduced.
  • afterimages and image blurring tend to occur in moving image display.
  • the resolution that people perceive when displaying a moving image is also called “moving image resolution”. That is, the hold-type drive tends to lower the moving image resolution.
  • Black insertion driving is known to improve the feeling of afterimages and image blurring.
  • the "black insertion drive” is also called “pseudo-impulse type” or “pseudo-impulse type drive”.
  • Black insertion driving is a driving method for performing black display every other frame, or a driving method for performing black display for a certain period of time in one frame.
  • black insertion driving can be easily realized by the extinction operation.
  • a display device using the semiconductor device 100A according to one embodiment of the present invention can display moving images with high display quality without lowering the resolution of moving images.
  • the Vth correction operation may be performed simultaneously with the extinction operation.
  • Vth correction can be performed during a period during which black display is performed (a period during which a quenching operation is performed) in one frame. Therefore, it is not necessary to separately provide a period for performing the Vth correction operation. Therefore, it is possible to increase the frequency of executing the data write operation. Therefore, the display quality of the display device can be improved.
  • the semiconductor device 100A is not limited to the circuit configuration shown in FIG. 1A.
  • the circuit 53A illustrated in FIG. 1A connects or disconnects the wiring DL and the node ND3 based on the result of logical operation between the signal supplied to the wiring GLa and the signal supplied to the wiring GLb. It can be regarded as a circuit having a function of setting one of the states. Therefore, the semiconductor device 100A can be expressed as shown in FIG. 12A.
  • FIG. 12A differs from FIG. 1A in that circuit 53A is replaced with circuit 53B.
  • Circuit 53B includes terminal 53a, terminal 53b, terminal 53y1, and terminal 53y2.
  • the terminal 53a is electrically connected to the wiring GLa
  • the terminal 53b is electrically connected to the wiring GLb.
  • the terminal 53y1 is electrically connected to the wiring DL
  • the terminal 53y2 is electrically connected to the node ND3.
  • the circuit 53B establishes either a conducting state or a non-conducting state between the terminals 53y1 and 53y2 based on the result of the logical operation of the signal inputted to the terminal 53a and the signal inputted to the terminal 53b. It has a function to make one state.
  • the circuit 53B for example, when the logical AND result of the signal input to the terminal 53a and the negation of the signal input to the terminal 53b is true, the terminals 53y1 and 53y2 , or if the result of the AND is false, the terminals 53y1 and 53y2 can be made non-conductive. That is, only when the potential input to the terminal 53a is H and the potential input to the terminal 53b is L, the terminals 53y1 and 53y2 are electrically connected.
  • Circuit 53B comprises transistor M1a and transistor M1b.
  • the transistor M1a is an n-channel field effect transistor.
  • an n-channel OS transistor may be used.
  • the transistor M1b is a p-channel field effect transistor.
  • a p-channel LTPS transistor may be used.
  • a gate of the transistor M1a is electrically connected to the terminal 53a.
  • a gate of the transistor M1b is electrically connected to the terminal 53b.
  • one of the source and the drain of the transistor M1a is electrically connected to one of the source and the drain of the transistor M1b.
  • the other of the source and drain of the transistor M1a is electrically connected to the terminal 53y1.
  • the other of the source and drain of the transistor M1b is electrically connected to the terminal 53y2.
  • circuit configuration of the circuit 53B is not limited to the configuration of FIG. 12B.
  • the other of the source and drain of the transistor M1b may be electrically connected to the terminal 53y1
  • the other of the source and drain of the transistor M1a may be electrically connected to the terminal 53y2.
  • the number of transistors can be reduced compared to the circuit configuration of the circuit 53A shown in FIGS. 1A and 1B. Therefore, the definition of a display device using the semiconductor device 100A according to one embodiment of the present invention can be increased. Further, display quality of a display device using the semiconductor device 100A according to one embodiment of the present invention can be improved.
  • FIG. 1 a semiconductor device 100B according to one embodiment of the present invention will be described.
  • a semiconductor device 100B is a modification of the semiconductor device 100A. Therefore, in order to reduce the repetition of the description, mainly the points of difference between the semiconductor device 100B and the semiconductor device 100A will be described.
  • FIG. 13A shows a circuit configuration example of the semiconductor device 100B.
  • the semiconductor device 100B includes a pixel circuit 51B and a light emitting element 61.
  • the pixel circuit 51B can be regarded as having a configuration in which the circuit 52A included in the pixel circuit 51A is replaced with the circuit 52B.
  • Circuit 52B includes terminal 52a, terminal 52b, terminal 52y1, and terminal 52y2.
  • the terminal 52a is electrically connected to the wiring GLa
  • the terminal 52b is electrically connected to the wiring GLb.
  • the terminal 52y1 is electrically connected to the node ND1
  • the terminal 52y2 is electrically connected to one terminal of the light emitting element 61 (eg, anode terminal).
  • the circuit 52B establishes either a conducting state or a non-conducting state between the terminals 52y1 and 52y2 based on the result of the logical operation of the signal inputted to the terminal 52a and the signal inputted to the terminal 52b. It has a function to make one state.
  • the circuit 52B for example, when the result of the negative logical sum of the signal input to the terminal 52a and the signal input to the terminal 52b is true, the terminal 52y1 and the terminal 52y2 If the result of the NOR is false, the terminal 52y1 and the terminal 52y2 can be brought out of conduction. That is, only when both the potential input to the terminal 52a and the potential input to the terminal 52b are the potential L, the terminal 52y1 and the terminal 52y2 are electrically connected.
  • Circuit 52B comprises transistor M5a and transistor M5b.
  • the transistor M5a and the transistor M5b are p-channel field effect transistors.
  • a p-channel LTPS transistor may be used.
  • a gate of the transistor M5a is electrically connected to the terminal 52a.
  • a gate of the transistor M5b is electrically connected to the terminal 52b.
  • One of the source and drain of the transistor M5a is electrically connected to one of the source and drain of the transistor M5b.
  • the other of the source and drain of the transistor M5a is electrically connected to the terminal 52y1.
  • the other of the source and drain of the transistor M5b is electrically connected to the terminal 52y2.
  • circuit configuration of the circuit 52B is not limited to the configuration of FIG. 13B.
  • the other of the source and drain of the transistor M5b may be electrically connected to the terminal 52y1
  • the other of the source and drain of the transistor M5a may be electrically connected to the terminal 52y2.
  • FIG. 14 is a timing chart for explaining an operation example of the semiconductor device 100B.
  • the node ND1 and one terminal of the light emitting element 61 are in a conductive state.
  • the node ND1 and one terminal of the light emitting element 61 are brought out of conduction.
  • the conduction state or non-conduction state between the node ND1 and one terminal of the light emitting element 61 is This is the same as the Vth correction operation (periods T11 to T13) and the light emitting operation (period T15) of the device 100A. Therefore, the operation example in Embodiment 1 can be referred to as appropriate for the periods T21 to T23 and T25 of the semiconductor device 100B.
  • the data write operation (period T24) and the extinction operation (period T26) will be mainly described with respect to differences from the operation example of Embodiment 1.
  • the node ND3 is supplied with the video signal Vdata, and the node ND1 is supplied with the potential V0.
  • the node ND1 and one terminal of the light emitting element 61 are brought out of conduction. Therefore, the potential of the node ND1 can be reliably set to the potential V0, so that data writing can be stabilized. Therefore, the display quality of the display device can be improved.
  • the operation example differs from the operation example of Embodiment 1 in that the potential H is supplied to the wiring GLa and the potential L is supplied to the wiring GLb in the period T26.
  • the node ND1 and one terminal of the light emitting element 61 are brought out of conduction. Then, since the current does not flow to the light emitting element 61, the light emission of the light emitting element 61 is stopped (quenched). At this time, the transistor M3 and the transistor M4 remain off. That is, the node ND2 remains floating. Therefore, the potential difference (voltage) between the back gate of the transistor M2 and the source of the transistor M2 is maintained at Vth2 obtained by the Vth correction operation.
  • the transistor M1 and the transistor M6 are turned on. Therefore, the video signal Vdata is supplied to the node ND3, and the potential V0 is supplied to the node ND1. That is, the behavior in period T26 is similar to that in period T24. Therefore, the data write operation may be performed during the period of the extinction operation.
  • the display device using the semiconductor device 100B performs the Vth correction operation immediately after the display device is started, so that a sufficient period for the correction operation can be secured.
  • Vth2 obtained by the Vth correction operation can be maintained during the period of the extinction operation, it is not necessary to perform the Vth correction operation for each frame. Therefore, the frequency of executing the data write operation can be increased. Therefore, the display quality of the display device can be improved.
  • FIG. 15A is a block diagram illustrating the display device 10.
  • the display device 10 has a display area 235 , a first drive circuit section 231 and a second drive circuit section 232 .
  • the display area 235 has a plurality of pixels 230 arranged in a matrix.
  • the semiconductor device 100 according to one embodiment of the present invention can be used for the pixel 230 .
  • a circuit included in the first drive circuit section 231 functions, for example, as a scanning line drive circuit.
  • a circuit included in the second drive circuit unit 232 functions, for example, as a signal line drive circuit. Note that some circuit may be provided at a position facing the first drive circuit section 231 with the display area 235 interposed therebetween. Some circuit may be provided at a position facing the second drive circuit section 232 with the display area 235 interposed therebetween. In this specification and the like, the general term for the circuits included in the first drive circuit section 231 and the second drive circuit section 232 may be referred to as "peripheral drive circuit".
  • peripheral driving circuits such as shift registers, level shifters, inverters, latches, analog switches, or logic circuits can be used for the peripheral driving circuits. Further, for example, a transistor, a capacitor, or the like can be used for the peripheral driver circuit.
  • an OS transistor may be used as the transistor forming the pixel 230, and a Si transistor may be used as the transistor forming the peripheral driver circuit.
  • the OS transistor has a low off current. Therefore, power consumption of the pixel 230 including the OS transistor can be reduced.
  • a Si transistor operates faster than an OS transistor. Therefore, it is preferable to use a Si transistor for the peripheral drive circuit.
  • OS transistors may be used for both the transistor forming the pixel 230 and the transistor forming the peripheral driver circuit.
  • Si transistors may be used for both the transistors forming the pixels 230 and the transistors forming the peripheral drive circuit.
  • a Si transistor may be used as the transistor forming the pixel 230 and an OS transistor may be used as the transistor forming the peripheral driver circuit.
  • both Si transistors and OS transistors may be used as the transistors forming the pixel 230 . Further, both Si transistors and OS transistors may be used for the transistors forming the peripheral driver circuit.
  • the display device 10 also has m wirings 236 that are arranged substantially parallel to each other and whose potentials are controlled by a circuit included in the first driving circuit section 231 .
  • the display device 10 also has n wirings 237 that are arranged substantially parallel to each other and whose potentials are controlled by a circuit included in the second driving circuit section 232 .
  • FIG. 15A shows an example in which the wiring 236 and the wiring 237 are connected to the pixel 230 .
  • FIG. 15A is only an example, and the wirings connected to the pixel 230 are not limited to the wirings 236 and 237 .
  • each of the three pixels 230 functions as a sub-pixel. That is, each of the three sub-pixels controls, for example, the emission amount of red light, the emission amount of green light, or the emission amount of blue light (see FIG. 15B).
  • the colors of light controlled by each of the three sub-pixels are not limited to combinations of red (R), green (G), and blue (B), but also cyan (C), magenta (M), and yellow. It may be a combination of (Y) (see FIG. 15C).
  • the arrangement of the three pixels 230 forming one pixel 240 may be a delta arrangement (see FIG. 15D). Specifically, the three pixels 230 forming one pixel 240 may be arranged such that the lines connecting the center points of the respective pixels 230 form a triangle.
  • the areas of the three sub-pixels do not have to be the same. If the luminous efficiency, reliability, etc., differ depending on the luminescent color, the area of each of the three sub-pixels may be changed for each luminescent color (see FIG. 15E).
  • the arrangement of sub-pixels shown in FIG. 15E may be called, for example, "S stripe arrangement".
  • four sub-pixels may collectively function as one pixel 240 .
  • the color of light controlled by at least one of the four sub-pixels may be white (W).
  • three sub-pixels controlling red, green, and blue light, respectively, may be added with a sub-pixel controlling white light (see FIG. 15F).
  • a sub-pixel controlling yellow light may be added to three sub-pixels controlling red light, green light, and blue light, respectively (see FIG. 15G).
  • a sub-pixel controlling white light may be added to three sub-pixels controlling cyan, magenta, and yellow light, respectively (see FIG. 15H).
  • the display device 10 with improved halftone reproducibility can be realized. Therefore, the display device 10 with improved display quality can be realized.
  • the display device 10 of one embodiment of the present invention can reproduce color gamuts of various standards.
  • PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB widely used in display devices used in electronic devices such as personal computers, digital cameras, or printers
  • ITU-R BT. 709 International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU-R BT. 2020 (REC.2020 (Recommendation 2020)) standard, etc.
  • ITU-R BT. 709 International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU-R BT. 2020 (REC.2020 (Recommendation 2020)) standard, etc.
  • ITU-R BT. 709 International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television)
  • display device 10 can be realized. Also, for example, by arranging the pixels 240 in a matrix of 1920 ⁇ 1080, it is possible to display in full color at a so-called full high-definition (for example, also called “2K resolution”, “2K1K”, or “2K”) resolution. display device 10 can be realized. Also, for example, by arranging the pixels 240 in a matrix of 3840 ⁇ 2160, it is possible to display in full color at a resolution of so-called ultra high definition (for example, it is also called “4K resolution”, “4K2K”, or “4K”). display device 10 can be realized.
  • the pixels 240 by arranging the pixels 240 in a matrix of 7680 ⁇ 4320, it is possible to display full color at the resolution of so-called Super Hi-Vision (for example, it is also called “8K resolution”, “8K4K”, or “8K”).
  • display device 10 can be realized. Also, by increasing the number of pixels 240, it is possible to realize the display device 10 capable of full-color display at a resolution of 16K or 32K.
  • the pixel density of the display area 235 is preferably 100 ppi or more and 10000 ppi or less, more preferably 1000 ppi or more and 10000 ppi or less.
  • the pixel density of the display area 235 may be 2000 ppi or more and 6000 ppi or less, or may be 3000 ppi or more and 5000 ppi or less.
  • the length-to-width ratio (aspect ratio) of the display area 235 is not particularly limited.
  • the display area 235 of the display device 10 can accommodate various aspect ratios such as, for example, 1:1 (square), 4:3, 16:9, or 16:10.
  • the diagonal size of the display area 235 may be 0.1 inch or more and 100 inches or less, and may be 100 inches or more.
  • the diagonal size of the display area 235 should be 0.1 inch or more and 5.0 inches or less. , preferably 0.5 inches or more and 2.0 inches or less, more preferably 1 inch or more and 1.7 inches or less.
  • the diagonal size of the display area 235 may be 1.5 inches or near 1.5 inches.
  • the configuration of the transistors used in the display region 235 may be selected as appropriate according to the diagonal size of the display region 235 .
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 3 inches or less.
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 30 inches or less, more preferably 1 inch or more and 30 inches or less.
  • LTPO a structure in which an LTPS transistor and an OS transistor are combined
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 50 inches or less, and 1 inch. More preferably, the length is 50 inches or more.
  • the diagonal size of the display region 235 is preferably 0.1 inch or more and 200 inches or less, more preferably 50 inch or more and 100 inch or less.
  • the LTPS transistor Due to the size of the single crystal Si substrate, it is very difficult to increase the size of the display panel of the single crystal Si transistor.
  • the LTPS transistor uses a laser crystallizer in the manufacturing process, it is difficult to cope with an increase in display panel size (typically, a screen size exceeding 30 inches in diagonal dimension).
  • OS transistors there are no restrictions on the use of, for example, a laser crystallization device, or they can be manufactured at a relatively low process temperature (typically 450° C. or less). It is possible to deal with a display panel having a relatively large area (typically, a diagonal dimension of 50 inches or more and 100 inches or less).
  • LTPO can be applied to a display panel size (typically, the diagonal dimension is 1 inch or more and 50 inches or less) between the case of using LTPS transistors and the case of using OS transistors. Become.
  • both the Si transistor and the OS transistor may be used for the transistors forming the peripheral driving circuit of the display device 10 .
  • a configuration in which a Si transistor and an OS transistor are combined may be used for a sequential circuit forming a peripheral driver circuit.
  • FIG. 16A shows a configuration example of the sequential circuit 710.
  • the sequential circuit 710 has a circuit 711 , a circuit 712 and a circuit 713 .
  • the circuit 711 includes a wiring 715a and a wiring 715b.
  • the circuits 711 and 712 are electrically connected through wirings 715a and 715b.
  • the circuits 711 and 713 are electrically connected through a wiring 715a.
  • the circuit 711 has a function of outputting a first signal to the wiring 715a and a second signal to the wiring 715b according to the potentials of the signal LIN and the signal RIN. That is, circuit 711 can also be called a control circuit.
  • the second signal is a signal obtained by logically inverting the first signal. That is, in the case where the first signal and the second signal each have two types of potential, a high potential and a low potential, when a high potential is output from the circuit 711 to the wiring 715a, a low potential is applied to the wiring 715b. is output, or when a low potential is output from the circuit 711 to the wiring 715a, a high potential is output to the wiring 715b.
  • the circuit 712 has a function of outputting either the signal CLK or the potential VSS to the output terminal OUTA based on the signals input to the wirings 715a and 715b.
  • the circuit 712 outputs the signal CLK when the wiring 715a has a high potential, or outputs the potential VSS when the wiring 715a has a low potential.
  • Circuit 712 can be called, for example, an amplifier circuit or a buffer circuit.
  • a clock signal can be used as the signal CLK.
  • a signal with a duty ratio (a ratio of a high-level potential period in one period of the signal) of 45% or more and 55% or less can be preferably used. More preferably, a signal with a duty ratio of 50% can be used as the clock signal. Note that the duty ratio of the clock signal is not limited to the above, and can be changed as appropriate according to the driving method.
  • a clock signal means that a high potential and a low potential are repeated, and an interval between one potential rise and the next potential rise, or one potential fall and the next potential fall. is a signal whose intervals are constant.
  • a pulse signal refers to a signal whose potential changes over time. Further, the pulse signal includes a signal whose potential changes periodically. The pulse signal includes, for example, a signal whose potential changes periodically, such as a rectangular wave, a triangular wave, a sawtooth wave, or a sine wave. Therefore, it can be said that the clock signal is one aspect of the pulse signal.
  • the potential VDD can be higher than the potential VSS.
  • Signal CLK is a signal to which a high potential and a low potential are alternately applied.
  • the low potential of the signal CLK is preferably the same potential as the potential VSS.
  • a high potential eg, potential VDD
  • the circuit 713 has a function of outputting either the potential VDD or the potential VSS to the output terminal OUTB according to the potential of the wiring 715a.
  • the circuit 713 outputs a low potential VSS when the wiring 715a is at a high potential, or outputs a high potential VDD when the wiring 715a is at a low potential. That is, the circuit 713 can output a signal obtained by logically inverting the first signal to the output terminal OUTB. In other words, the circuit 713 can output a signal similar to the second signal to the output terminal OUTB.
  • Circuit 713 can be called an inverter circuit, for example.
  • the sequential circuit 710 functions as a flip-flop circuit and can be used as part of a shift register circuit.
  • the sequential circuit 710 can be used as part of a driver circuit of a display device.
  • it can be suitably used for part of a scanning line driver circuit (also referred to as a gate driver circuit) of a display device.
  • the sequential circuit 710 When the sequential circuit 710 is applied to a scan line driver circuit, at least one or both of the output terminal OUTA and the output terminal OUTB are connected to scan lines (also called gate lines) that are connected to a plurality of pixels in a display device. can be done.
  • scan lines also called gate lines
  • the pixel By connecting a scanning line to both the output terminal OUTA and the output terminal OUTB, the pixel can be driven by two types of scanning line signals, so that a pixel with more functions can be realized. can be done.
  • a circuit 711 includes transistors 731 to 734 .
  • N-channel transistors are preferably used as the transistors 731 to 734 .
  • Transistors 731 and 734 are selected to be conductive or non-conductive according to the potential of signal LIN.
  • Transistors 732 and 733 are selected to be conductive or non-conductive according to the potential of signal RIN.
  • the transistor 731 When the signal LIN is at a high potential and the signal RIN is at a low potential, the transistor 731 is on and the transistor 733 is off, so that the wiring 715a is electrically connected to the wiring to which the potential VDD is applied. be done. Further, the transistor 734 is turned on and the transistor 732 is turned off, so that the wiring 715b is electrically connected to the wiring to which the potential VSS is applied.
  • the signal LIN is at a low potential and the signal RIN is at a high potential
  • the conductive state or non-conductive state of each transistor is reversed, and the wiring 715a is electrically connected to the wiring to which the potential VSS is applied.
  • a wiring 715b are electrically connected to a wiring supplied with a potential VDD.
  • Circuit 712 includes transistor 721 and transistor 722 .
  • N-channel transistors are preferably used as the transistors 721 and 722 .
  • the gate of the transistor 721 is electrically connected to the wiring 715a, one of the source and the drain is electrically connected to the wiring to which the signal CLK is applied, and the other of the source and the drain is the source of the transistor 722. Alternatively, it is electrically connected to one of the drains and the output terminal OUTA.
  • a gate of the transistor 722 is electrically connected to the wiring 715b, and the other of the source and the drain is electrically connected to the wiring to which the potential VSS is applied.
  • the output terminal OUTA is a portion to which an output potential from the circuit 712 is applied, and may be part of the wiring or part of the electrode.
  • the signal CLK is output to the output terminal OUTA through the transistor 721 when the wiring 715a has a high potential and the wiring 715b has a low potential.
  • the potential VSS is output to the output terminal OUTA through the transistor 722 .
  • Circuit 713 includes transistor 725 and transistor 726 .
  • the transistor 725 is a p-channel transistor (p-type transistor) and the transistor 726 is an n-channel transistor (n-type transistor).
  • the gate of the transistor 725 is electrically connected to the wiring 715a, one of the source and the drain is electrically connected to the wiring to which the potential VDD is applied, and the other of the source and the drain is the source of the transistor 726. Alternatively, it is electrically connected to one of the drains and the output terminal OUTB.
  • a gate of the transistor 726 is electrically connected to the wiring 715a, and the other of the source and the drain is electrically connected to the wiring to which the potential VSS is applied.
  • the output terminal OUTB is a portion to which an output potential from the circuit 713 is applied, and may be part of the wiring or part of the electrode.
  • the potential VSS is output to the output terminal OUTB through the transistor 726 when the wiring 715a is at a high potential.
  • the potential VDD is output to the output terminal OUTB through the transistor 725 .
  • FIG. 16B is a timing chart showing an example of a method of driving the sequential circuit 710.
  • FIG. 16B schematically shows changes in potential over time at the signal LIN, the signal RIN, the signal CLK, the output terminal OUTA, and the output terminal OUTB.
  • signal LIN and signal RIN are each at a low potential. Before time T1, a low potential is output to the output terminal OUTA and a high potential is output to the output terminal OUTB regardless of the potential of the signal CLK.
  • the signal LIN goes high. It is also assumed that the signal CLK is at a low potential during the period T1-T2. Accordingly, in the period T1-T2, the signal CLK (that is, low potential) is output to the output terminal OUTA, and the low potential is output to the output terminal OUTB.
  • the signal LIN becomes low potential. Accordingly, all four transistors in the circuit 711 are turned off, so that the potentials of the wirings 715a and 715b are held. Also, at time T2, the signal CLK changes to a high potential. Accordingly, in the period T2-T3, a high potential is output to the output terminal OUTA, and a low potential is continuously output to the output terminal OUTB.
  • the signal RIN becomes high potential. Accordingly, the potential of the wiring 715a becomes low, and the potential of the wiring 715b becomes high. Therefore, in the period T3-T4, a low potential is applied to the output terminal OUTA and a high potential is applied to the output terminal OUTB.
  • the sequential circuit 710 can be said to be in a standby state (also referred to as a non-operating state or a non-selected state). .
  • a standby state also referred to as a non-operating state or a non-selected state.
  • the signal output to the output terminal OUTA has a high potential only during the period T2-T3, and is a signal that has a low potential at all other periods. That is, the signal output to the output terminal OUTA of the sequential circuit 710 can be said to be a normally low signal.
  • the signal output to the output terminal OUTB has a low potential only during the period T1 to T3, and is a signal which has a high potential at all other periods. That is, the signal output to the output terminal OUTB can be said to be a normally high signal.
  • the sequential circuit 710 can output two types of signals, normally low and normally high. , can be driven by the two types of signals. Therefore, a multifunctional display device can be realized.
  • n-channel transistor included in the sequential circuit 710 a transistor in which an oxide semiconductor is applied to a semiconductor layer in which a channel is formed is preferably used.
  • leakage current flowing between the source and the drain in the off state is remarkably low compared to a transistor in which silicon is applied to the semiconductor layer in which the channel is formed.
  • a transistor including silicon in a semiconductor layer in which a channel is formed as a p-channel transistor included in the sequential circuit 710 Silicon includes, for example, monocrystalline silicon, polycrystalline silicon, amorphous silicon, and the like.
  • a transistor hereinafter also referred to as an LTPS transistor
  • LTPS low-temperature polysilicon
  • the LTPS transistor has high field effect mobility and good frequency characteristics.
  • the LTPS transistor can flow a large amount of current in the ON state, the time required for charging and discharging the wiring connected to the output terminal OUTB can be shortened.
  • the n-channel transistor 726 and the p-channel transistor 725 constitute a CMOS (Complementary Metal Oxide Semiconductor) circuit, thereby achieving high driving capability and low power consumption. 713 can be realized.
  • CMOS Complementary Metal Oxide Semiconductor
  • a p-channel transistor and an n-channel transistor applicable to the sequential circuit 710 are preferably manufactured over the same substrate.
  • a stacked structure of a p-channel transistor and an n-channel transistor in the sequential circuit 710 is described below.
  • FIG. 16C shows, as an example, a schematic cross-sectional view of the sequential circuit 710 including cross-sections of the transistor 725 and the transistor 726 included in the circuit 713 in the channel length direction.
  • FIG. 16C shows an example in which so-called top-gate transistors in which gate electrodes are provided above semiconductor layers are used as the transistors 725 and 726 . Note that the configuration of the transistor is not limited to this.
  • a transistor 725 has a semiconductor layer 751 , a gate insulating layer 752 , and a gate electrode 753 .
  • Semiconductor layer 751 includes polycrystalline silicon.
  • the semiconductor layer 751 has a pair of low-resistance regions 751p exhibiting p-type conductivity sandwiching a channel formation region.
  • the transistor 726 has a semiconductor layer 756 , a gate insulating layer 757 and a gate electrode 758 .
  • Semiconductor layer 756 includes a metal oxide.
  • the semiconductor layer 756 has a pair of low-resistance regions 756n exhibiting n-type conductivity, sandwiching the channel formation region.
  • a semiconductor layer 751 of the transistor 725 is provided over the insulating layer 760 .
  • An insulating layer 761 is provided to cover the transistor 725 , and an insulating layer 762 and an insulating layer 763 are stacked over the insulating layer 761 .
  • a semiconductor layer 756 of the transistor 726 is provided in contact with the top surface of the insulating layer 763 .
  • An insulating layer 764 is provided to cover the transistor 726 .
  • a conductive layer 754 a , a conductive layer 754 b , and a conductive layer 754 c are provided over the insulating layer 764 .
  • Part of the conductive layer 754a corresponds to a wiring to which the potential VDD is applied.
  • Part of the conductive layer 754c corresponds to a wiring to which the potential VSS is applied.
  • a portion of the conductive layer 754b corresponds to the output terminal OUTB.
  • the gate electrode 753 and the gate electrode 758 are electrically connected in a region not shown.
  • the conductive layers 754a and 754b are electrically connected to the low-resistance regions 751p in openings provided in the insulating layers 764, 763, 762, and 761, respectively.
  • the conductive layers 754b and 754c are electrically connected to low-resistance regions 756n through openings provided in the insulating layer 764, respectively.
  • the semiconductor layer 751 and its periphery are included in the manufacturing process.
  • Hydrogen atoms, hydrogen molecules, or compounds containing hydrogen may be included.
  • hydrogen can be a carrier supply source in an oxide semiconductor, the concentration of hydrogen in and around the semiconductor layer 756 of the transistor 726 is preferably reduced as much as possible.
  • oxygen vacancies can also serve as a carrier supply source; therefore, the semiconductor layer 756 of the transistor 726 is preferably provided in contact with an oxide in which hydrogen is reduced.
  • the semiconductor layer 751 of the transistor 725 and the semiconductor layer 756 of the transistor 726 are preferably separated by an insulating layer 762 having barrier properties against hydrogen and water. Further, the semiconductor layer 756 of the transistor 726 is preferably provided over and in contact with the insulating layer 763 containing oxide. At this time, the insulating layer 762 includes a material that has lower permeability to hydrogen and water (hardly permeates hydrogen and water) than at least the insulating layers 761 and 763 .
  • the insulating layer 762 an inorganic insulating film containing silicon nitride, silicon nitride oxide, aluminum oxide, or hafnium oxide can be used.
  • an oxide film such as silicon oxide or silicon oxynitride can be used, for example.
  • the insulating layer 763 is preferably a film from which oxygen is released by heating.
  • a light-emitting element (also referred to as a light-emitting device) that can be used for a semiconductor device according to one embodiment of the present invention is described.
  • the light emitting element 61 includes an EL layer 172 between a pair of electrodes (conductive layers 171 and 173).
  • EL layer 172 can be composed of multiple layers, such as layer 4420, light-emitting layer 4411, and layer 4430, for example.
  • the layer 4420 can include, for example, a layer containing a highly electron-injecting substance (electron-injecting layer) and a layer containing a highly electron-transporting substance (electron-transporting layer).
  • the light-emitting layer 4411 includes, for example, a light-emitting compound.
  • Layer 4430 can include, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure including layer 4420, light-emitting layer 4411, and layer 4430 provided between a pair of electrodes can function as a single light-emitting unit.
  • the configuration of FIG. 17A is called a single configuration.
  • FIG. 17B is a modification of the EL layer 172 included in the light emitting element 61 shown in FIG. 17A.
  • layer 4430-1 functions as a hole injection layer
  • layer 4430-2 functions as a hole transport layer
  • layer 4420-1 functions as an electron Functioning as a transport layer
  • layer 4420-2 functions as an electron injection layer.
  • layer 4430-1 functions as an electron-injecting layer
  • layer 4430-2 functions as an electron-transporting layer
  • layer 4420-1 functions as a hole-transporting layer.
  • a configuration in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIG. 17C is also an example of a single structure.
  • a structure in which a plurality of light-emitting units (EL layers 172a and 172b) are connected in series via an intermediate layer (charge-generating layer) 4440 is referred to herein as a tandem structure or It is called stack structure.
  • a tandem structure By making the light emitting element 61 have a tandem structure, a light emitting element capable of emitting light with high brightness can be realized.
  • the EL layers 172a and 172b may emit the same color.
  • both the EL layer 172a and the EL layer 172b may emit green light.
  • the display region 235 includes three sub-pixels of R, G, and B, and each sub-pixel includes a light-emitting element, the light-emitting elements of each sub-pixel may have a tandem structure.
  • the EL layers 172a and 172b of the R sub-pixel each have a material capable of emitting red light.
  • the EL layers 172a and 172b of the G sub-pixel each have a material capable of emitting green light.
  • the EL layers 172a and 172b of the B sub-pixel each have a material capable of emitting blue light.
  • the materials of the light-emitting layers 4411 and 4412 may be the same.
  • the tandem structure light emitting element 61 the current density per unit emission luminance can be reduced by making the EL layer 172a and the EL layer 172b emit the same color. Therefore, the reliability of the light emitting element 61 can be improved.
  • the emission color of the light-emitting element can be red, green, blue, cyan, magenta, yellow, or white, for example, depending on the material forming the EL layer 172 .
  • the color purity of the light-emitting device can be further enhanced by providing a microcavity structure.
  • the light-emitting layer may contain two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), or O (orange).
  • a light-emitting element that emits white light preferably has a structure in which a light-emitting layer contains two or more kinds of light-emitting substances.
  • light-emitting substances are selected such that the colors of light emitted from each of the two types of light-emitting substances are complementary colors. do it.
  • the light-emitting element according to one embodiment of the present invention emits white light as a whole by setting the emission color of the first light-emitting substance and the emission color of the second light-emitting substance to be complementary. element can be obtained. Further, in the light-emitting element according to one embodiment of the present invention, in the case where three or more light-emitting substances are used to emit white light, the colors of light emitted by the three or more light-emitting substances are combined, so that the light-emitting element as a whole A light-emitting element capable of emitting white light may be used.
  • the light-emitting layer has two or more light-emitting substances, and the light emission of each light-emitting substance includes spectral components of two or more colors among R, G, and B.
  • Examples of light-emitting substances include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (such as quantum dot materials), or substances that exhibit thermally activated delayed fluorescence (thermally activated delayed Fluorescence (Thermally Activated Delayed Fluorescence: TADF) material), and the like.
  • TADF material a material in which a singlet excited state and a triplet excited state are in thermal equilibrium may be used. Since such a TADF material has a short emission lifetime (excitation lifetime), it is possible to suppress a decrease in efficiency in a high-luminance region of the light-emitting element.
  • FIG. 18A shows a schematic top view of the light emitting element 61.
  • the light emitting element 61 has a plurality of light emitting elements 61R exhibiting red, light emitting elements 61G exhibiting green, and light emitting elements 61B exhibiting blue.
  • the light-emitting region of each light-emitting element is labeled with R, G, or B.
  • FIG. The configuration of the light emitting element 61 shown in FIG. 18A may be called an SBS (side-by-side) structure.
  • the light-emitting element 61 has light-emitting elements exhibiting three colors of red (R), green (G), and blue (B), but the present invention is not limited to this.
  • the light emitting element 61 may be configured to have light emitting elements exhibiting four or more colors.
  • the light emitting elements 61R, 61G, and 61B are arranged in a matrix.
  • FIG. 18A shows a so-called stripe arrangement in which light emitting elements emitting light of the same color are arranged in one direction
  • the arrangement method of the light emitting elements is not limited to this.
  • a method of arranging the light emitting elements for example, a delta arrangement, a zigzag arrangement, an S-stripe arrangement, or a pentile arrangement can be used.
  • the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B for example, it is preferable to use an organic EL device such as an OLED (Organic Light Emitting Diode) or a QOLED (Quantum-dot Organic Light Emitting Diode).
  • the light-emitting substance possessed by the light-emitting element is, for example, a substance that emits fluorescence (fluorescent material), a substance that emits phosphorescence (phosphorescent material), an inorganic compound (such as a quantum dot material), or a substance that exhibits thermally activated delayed fluorescence (thermally activated and thermally activated delayed fluorescence (TADF) material).
  • FIG. 18B is a schematic cross-sectional view corresponding to the dashed-dotted line A1-A2 in FIG. 18A.
  • FIG. 18B shows cross sections of the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B.
  • the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B are provided on the insulating layer 363 respectively.
  • the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B have a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • an inorganic insulating film As the insulating layer 363, one or both of an inorganic insulating film and an organic insulating film can be used.
  • An inorganic insulating film is preferably used as the insulating layer 363 .
  • examples of inorganic insulating films include oxide insulating films and nitride insulating films such as silicon oxide films, silicon oxynitride films, silicon nitride oxide films, silicon nitride films, aluminum oxide films, aluminum oxynitride films, and hafnium oxide films. membranes.
  • the light emitting element 61R has an EL layer 172R between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172R includes a light-emitting organic compound that emits light having an intensity in at least the red wavelength range.
  • the EL layer 172G included in the light-emitting element 61G includes a light-emitting organic compound that emits light having an intensity in at least the green wavelength range.
  • the EL layer 172B included in the light-emitting element 61B includes a light-emitting organic compound that emits light having an intensity in at least a blue wavelength range.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B are each a layer containing a light-emitting organic compound (light-emitting layer), an electron-injection layer, an electron-transport layer, a hole-injection layer, and a hole-transport layer. You may have one or more of
  • a conductive layer 171 functioning as a pixel electrode is provided for each light-emitting element. Further, the conductive layer 173 functioning as a common electrode is provided as a continuous layer common to each light emitting element. A conductive film that transmits visible light is used for either the conductive layer 171 functioning as a pixel electrode or the conductive layer 173 functioning as a common electrode, and the other is reflective. A conductive film is used. When the conductive layer 171 functioning as a pixel electrode is light-transmitting and the conductive layer 173 functioning as a common electrode is reflective, a bottom emission display device can be obtained.
  • a top emission display device can be obtained.
  • both the conductive layer 171 functioning as a pixel electrode and the conductive layer 173 functioning as a common electrode are light-transmitting, so that a dual-emission display device can be obtained.
  • the light emitting element 61R when the light emitting element 61R is of the top emission type, the light 175R emitted from the light emitting element 61R is emitted to the conductive layer 173 side.
  • the light emitting element 61G is of the top emission type
  • light 175G emitted from the light emitting element 61G is emitted to the conductive layer 173 side.
  • the light emitting element 61B is of the top emission type
  • the light 175B emitted from the light emitting element 61B is emitted to the conductive layer 173 side.
  • An insulating layer 272 is provided to cover an end portion of the conductive layer 171 functioning as a pixel electrode.
  • the ends of the insulating layer 272 are preferably tapered.
  • a material similar to the material that can be used for the insulating layer 363 can be used for the insulating layer 272 .
  • the insulating layer 272 is provided to prevent the adjacent light emitting elements 61 from being electrically shorted unintentionally and erroneously emitting light.
  • the insulating layer 272 also has a function of preventing the metal mask from coming into contact with the conductive layer 171 when a metal mask is used for forming the EL layer 172 .
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B has a region in contact with the upper surface of the conductive layer 171 functioning as a pixel electrode and a region in contact with the surface of the insulating layer 272.
  • FIG. 1 end portions of the EL layer 172R, the EL layer 172G, and the EL layer 172B are located on the insulating layer 272 .
  • a gap is provided between the EL layers of the light emitting elements exhibiting two different colors.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B are preferably provided so as not to be in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers to cause unintended light emission (also referred to as crosstalk). Therefore, the contrast can be increased, and a display device with high display quality can be realized.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B can be formed separately by, for example, a vacuum evaporation method using a shadow mask such as a metal mask. Alternatively, these may be produced separately by photolithography. By using the photolithography method, it is possible to realize a high-definition display device that is difficult to achieve when using a metal mask.
  • a device manufactured using a metal mask or FMM fine metal mask or high-definition metal mask
  • a device with an MM (metal mask) structure is sometimes referred to as a device with an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure. Since the display device with the MML structure is manufactured without using a metal mask, it has a higher degree of design freedom than the display device with the MM structure, for example, pixel arrangement and pixel shape.
  • a protective layer 271 is provided on the conductive layer 173 functioning as a common electrode to cover the light emitting elements 61R, 61G, and 61B.
  • the protective layer 271 has a function of preventing impurities such as water from diffusing into each light emitting element from above.
  • the protective layer 271 can have, for example, a single-layer structure or a laminated structure including at least an inorganic insulating film.
  • the inorganic insulating film include an oxide film or a nitride film such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, or a hafnium oxide film. mentioned.
  • a semiconductor material such as indium gallium oxide or indium gallium zinc oxide (IGZO) may be used as the protective layer 271 .
  • the protective layer 271 may be formed by an ALD method, a CVD method, or a sputtering method. Note that although the structure including an inorganic insulating film as the protective layer 271 is exemplified, the present invention is not limited to this.
  • the protective layer 271 may have a laminated structure of an inorganic insulating film and an organic insulating film.
  • a nitrided oxide refers to a compound containing more nitrogen than oxygen.
  • An oxynitride is a compound containing more oxygen than nitrogen.
  • the content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS).
  • processing can be performed using a wet etching method or a dry etching method.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also referred to as a mixed acid aluminum etchant)).
  • FIG. 18C shows an example different from the above.
  • the light emitting element 61 has a light emitting element 61W that emits white light.
  • the light emitting element 61W has an EL layer 172W that emits white light between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172W for example, a structure in which two light-emitting layers are stacked so that their emission colors are complementary to each other can be used.
  • a laminated EL layer in which a charge generation layer is sandwiched between light emitting layers may be used.
  • FIG. 18C shows three light emitting elements 61W side by side.
  • a colored layer 264R is provided above the left light emitting element 61W.
  • the colored layer 264R functions as a bandpass filter that transmits red light.
  • a colored layer 264G that transmits green light is provided over the central light emitting element 61W
  • a colored layer 264B that transmits blue light is provided over the right light emitting element 61W. This allows the display device to display a color image.
  • the EL layer 172W and the conductive layer 173 functioning as a common electrode are separated. This can prevent current from flowing through the EL layer 172W in the two adjacent light emitting elements 61W and causing unintended light emission.
  • a stacked EL layer in which a charge generation layer is provided between two light-emitting layers is used as the EL layer 172W, in a display device using the EL layer, the higher the definition, the more adjacent pixels The smaller the distance between them, the more pronounced the influence of crosstalk, which causes a problem of reduced contrast. Therefore, with such a configuration, a display device having both high definition and high contrast can be realized.
  • the EL layer 172W and the conductive layer 173 functioning as a common electrode are preferably separated by a photolithography method. Thereby, the interval between the light emitting elements can be narrowed. Therefore, compared with the case of using a shadow mask such as a metal mask, for example, a display device with a high aperture ratio can be realized.
  • a colored layer may be provided between the conductive layer 171 functioning as a pixel electrode and the insulating layer 363 .
  • FIG. 18D shows an example different from the above.
  • FIG. 18D shows a configuration in which the insulating layer 272 is not provided between the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B.
  • the display device can have a high aperture ratio.
  • the insulating layer 272 is not provided, unevenness of the light-emitting element 61 is reduced, so that a display device with a wide viewing angle can be obtained.
  • the viewing angle of the display device can be 150° or more and less than 180°, preferably 160° or more and less than 180°, more preferably 160° or more and less than 180°.
  • the protective layer 271 also covers the side surfaces of the EL layer 172R, the EL layer 172G, and the EL layer 172B.
  • impurities such as water
  • leakage current between adjacent light emitting elements 61 is reduced. Therefore, the saturation and contrast ratio of the display device are improved, and the power consumption is reduced.
  • the top surface shapes of the conductive layer 171, the EL layer 172R, and the conductive layer 173 are substantially the same.
  • Such a structure can be formed at once using a resist mask or the like, for example, after the conductive layer 171, the EL layer 172R, and the conductive layer 173 are formed. Since such a process processes the EL layer 172R and the conductive layer 173 using the conductive layer 173 as a mask, it can also be called self-aligned patterning.
  • the EL layer 172R is described here, the EL layers 172G and 172B can have the same structure.
  • a protective layer 273 is further provided on the protective layer 271 .
  • the protective layer 271 is formed using an apparatus capable of forming a film with high coverage (for example, an ALD apparatus, etc.), and the protective layer 273 is formed with a film having lower coverage than the protective layer 271. It can be formed using an apparatus (for example, a sputtering apparatus, etc.).
  • a region 275 can be provided between the protective layers 271 and 273 . In other words, the region 275 is positioned between the EL layer 172R and the EL layer 172G and between the EL layer 172G and the EL layer 172B.
  • the region 275 contains, for example, any one or more selected from air, nitrogen, oxygen, carbon dioxide, and Group 18 elements (eg, helium, neon, argon, xenon, krypton, etc.).
  • the region 275 may contain a gas used for forming the protective layer 273, for example.
  • the protective layer 273 is deposited by a sputtering method
  • the region 275 may contain any one or more of the group 18 elements described above.
  • gas can be identified by gas chromatography method etc., for example.
  • the film of the protective layer 273 may contain the gas used for sputtering.
  • an element such as argon may be detected when the protective layer 273 is analyzed by, for example, energy dispersive X-ray analysis (EDX analysis).
  • EDX analysis energy dispersive X-ray analysis
  • the refractive index of the region 275 is lower than that of the protective layer 271 , light emitted from the EL layer 172 R, the EL layer 172 G, or the EL layer 172 B is reflected at the interface between the protective layer 271 and the region 275 . Accordingly, light emitted from the EL layer 172R, the EL layer 172G, or the EL layer 172B can be prevented from entering adjacent pixels in some cases. As a result, it is possible to suppress the mixture of different emission colors from adjacent pixels, so that the display quality of the display device can be improved.
  • the region between the light-emitting elements 61R and 61G or the region between the light-emitting elements 61G and 61B can be narrowed.
  • the distance between the light emitting elements is 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm.
  • the distance between the side surface of the EL layer 172R and the side surface of the EL layer 172G or the distance between the side surface of the EL layer 172G and the side surface of the EL layer 172B is 1 ⁇ m or less, preferably 0.5 ⁇ m (500 nm). ), more preferably 100 nm or less.
  • the region 275 contains gas, it is possible to separate the light emitting elements and to suppress color mixture or crosstalk of light from each light emitting element.
  • the region 275 may be filled with a filler.
  • fillers include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like. mentioned.
  • Photoresist may also be used as the filler.
  • the photoresist used as the filler may be a positive photoresist or a negative photoresist.
  • the white light emitting device when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure. On the other hand, the white light emitting device has a simpler manufacturing process than the SBS structure light emitting device. Therefore, the manufacturing cost can be reduced, or the manufacturing yield can be increased.
  • FIG. 19A shows an example different from the above. Specifically, the configuration shown in FIG. 19A differs from the configuration shown in FIG. 18D in the configuration of the insulating layer 363 .
  • the insulating layer 363 has a concave portion due to a part of the upper surface thereof being shaved during processing of the light emitting elements 61R, 61G, and 61B.
  • a protective layer 271 is formed in the recess. In other words, in a cross-sectional view, the lower surface of the protective layer 271 has a region located below the lower surface of the conductive layer 171 .
  • impurities for example, water
  • impurities for example, water
  • the above-described concave portion is used when removing impurities (also referred to as residues) that may adhere to the side surfaces of the light emitting elements 61R, 61G, and 61B during processing, for example, by wet etching.
  • residues impurities
  • FIG. 19B shows an example different from the above.
  • the configuration shown in FIG. 19B has an insulating layer 276 and a microlens array 277 in addition to the configuration shown in FIG. 19A.
  • the insulating layer 276 functions as an adhesive layer.
  • the microlens array 277 can collect light emitted from the light emitting elements 61R, 61G, and 61B. . Thereby, the light extraction efficiency of the display device can be improved.
  • a bright image can be visually recognized, which is preferable.
  • various curable adhesives such as a photocurable adhesive such as an ultraviolet curable adhesive, a reaction curable adhesive, a thermosetting adhesive, or an anaerobic adhesive can be used.
  • these adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like. is mentioned.
  • materials with low moisture permeability, such as epoxy resins are preferred.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • FIG. 19C shows an example different from the above.
  • the configuration shown in FIG. 19C has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 19A.
  • an insulating layer 276 is provided above the three light emitting elements 61W.
  • a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulating layer 276, a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided.
  • a colored layer 264R that transmits red light is provided at a position overlapping with the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping with the light emitting element 61W. This allows the display device to display a color image.
  • FIG. 19C is also a modification of the configuration shown in FIG. 18C.
  • FIG. 19D shows an example different from the above. Specifically, in the configuration shown in FIG. 19D , a protective layer 271 is provided adjacent to side surfaces of the conductive layer 171 and the EL layer 172 . Further, the conductive layer 173 is provided as a continuous layer common to each light emitting element. Also, in the configuration shown in FIG. 19D, the region 275 is preferably filled with a filler material.
  • the light-emitting element 61 By providing the light-emitting element 61 with a micro-optical resonator (microcavity) structure, the color purity of the emitted light can be enhanced.
  • the product (optical distance) of the distance d between the conductive layer 171 and the conductive layer 173 and the refractive index n of the EL layer 172 is It may be configured to be half the wavelength ⁇ m times (m is an integer equal to or greater than 1).
  • the distance d can be obtained by Equation (1).
  • the distance d of the light emitting element 61 having a microcavity structure is determined according to the wavelength (emission color) of the emitted light.
  • the distance d corresponds to the thickness of the EL layer 172 . Therefore, the EL layer 172G may be thicker than the EL layer 172B, and the EL layer 172R may be thicker than the EL layer 172G.
  • the distance d is the distance from the reflective region of the conductive layer 171 functioning as a reflective electrode to the reflective region of the conductive layer 173 functioning as a semi-transmissive/semi-reflective electrode.
  • the conductive layer 171 is a laminate of silver and ITO, which is a transparent conductive film, and the ITO is on the EL layer 172 side
  • the distance d can be set according to the emission color by adjusting the film thickness of the ITO. That is, even if the EL layer 172R, the EL layer 172G, and the EL layer 172B have the same thickness, the distance d suitable for the emission color can be obtained by changing the thickness of the ITO.
  • the light-emitting element 61 can sufficiently obtain the microcavity effect by assuming an arbitrary position of the conductive layer 171 and the conductive layer 173 as a reflective region.
  • the light emitting element 61 is composed of, for example, a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like. A detailed configuration example of the light emitting element 61 will be described in another embodiment.
  • the optical distance from the conductive layer 171 functioning as a reflective electrode to the light emitting layer is preferably an odd multiple of ⁇ /4. In order to realize the optical distance, it is preferable to appropriately adjust the thickness of each layer constituting the light emitting element 61 .
  • the light reflectance of the conductive layer 173 is preferably higher than the light transmittance.
  • the light transmittance of the conductive layer 173 is preferably 2% to 50%, more preferably 2% to 30%, further preferably 2% to 10%.
  • FIG. 20A shows an example different from the above.
  • the EL layer 172 extends beyond the end of the conductive layer 171 in each of the light emitting elements 61R, 61G, and 61B.
  • the EL layer 172R extends beyond the end of the conductive layer 171 in the light emitting element 61R.
  • the EL layer 172G extends beyond the end of the conductive layer 171 in the light emitting element 61G.
  • the EL layer 172B extends beyond the end of the conductive layer 171 in the light emitting element 61B.
  • the EL layer 172 and the protective layer 271 have overlapping regions with the insulating layer 270 interposed therebetween. Also, an insulating layer 278 is provided on the protective layer 271 in the region between the adjacent light emitting elements 61 .
  • the insulating layer 278 is made of, for example, epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, or the like. is mentioned.
  • a photoresist may be used as the insulating layer 278 .
  • the photoresist used as the insulating layer 278 may be a positive photoresist or a negative photoresist.
  • a common layer 174 is provided over the light emitting elements 61R, 61G, 61B, and the insulating layer 278, and a conductive layer 173 is provided over the common layer 174.
  • FIG. The common layer 174 has a region in contact with the EL layer 172R, a region in contact with the EL layer 172G, and a region in contact with the EL layer 172B.
  • Common layer 174 is shared by light emitting element 61R, light emitting element 61G, and light emitting element 61B.
  • common layer 174 may be a carrier injection layer (hole injection layer or electron injection layer). Also, the common layer 174 can be said to be part of the EL layer 172 . Note that the common layer 174 may be provided as needed. When the common layer 174 is provided, a layer having the same function as that of the common layer 174 among the layers included in the EL layer 172 may not be provided.
  • a protective layer 273 is provided over the conductive layer 173 and an insulating layer 276 is provided over the protective layer 273 .
  • FIG. 20B shows an example different from the above.
  • the configuration shown in FIG. 20B has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 20A.
  • an insulating layer 276 is provided above the three light emitting elements 61W.
  • a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulating layer 276, a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided.
  • a colored layer 264R that transmits red light is provided at a position overlapping with the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping with the light emitting element 61W. Accordingly, the semiconductor device can display a color image. Note that the configuration shown in FIG. 20B is also a modification of the configuration shown in FIG. 19C.
  • FIG. 21A shows a perspective view of the display device 10.
  • the display device 10 shown in FIG. 21A comprises a layer 60 overlying the layer 50 .
  • the layer 50 includes a plurality of pixel circuits 51 arranged in a matrix, a first drive circuit section 231, a second drive circuit section 232, and an input/output terminal section 29.
  • FIG. Layer 60 comprises a plurality of light emitting elements 61 arranged in a matrix.
  • One pixel circuit 51 and one light emitting element 61 are electrically connected to function as one pixel 230 . Therefore, a region where the plurality of pixel circuits 51 included in the layer 50 and the plurality of light emitting elements 61 included in the layer 60 overlap functions as the display region 235 .
  • the transistor included in the peripheral driver circuit and the transistor included in the pixel 230 can be formed in the same process.
  • the display device 10 may have a structure in which the layer 40, the layer 50, and the layer 60 are stacked.
  • the layer 50 is provided with a plurality of pixel circuits 51 arranged in a matrix
  • the layer 40 is provided with the first driver circuit section 231 and the second driver circuit section 232 .
  • the width of the frame around the display region 235 can be narrowed.
  • the occupied area of the display area 235 can be enlarged.
  • the display device 10 can increase the resolution by increasing the area occupied by the display area 235 .
  • the display device 10 can increase the occupied area per pixel, thereby increasing the light emission luminance.
  • the ratio of the light-emitting area to the area occupied by one pixel also referred to as "aperture ratio"
  • the pixel aperture ratio can be 40% or more and less than 100%, preferably 50% or more and 95% or less, more preferably 60% or more and 95% or less.
  • the current density supplied to the light emitting element 61 can be reduced by increasing the area occupied by one pixel. Therefore, the load applied to the light emitting element 61 is reduced. Therefore, reliability of the semiconductor device 100 can be improved. Therefore, the reliability of the display device 10 including the semiconductor device 100 can be improved.
  • the display area 235 by stacking the display area 235 and, for example, a peripheral driver circuit, wiring for electrically connecting them can be shortened. Therefore, wiring resistance and parasitic capacitance are reduced. Therefore, the operating speed of the semiconductor device 100 can be increased. Moreover, the power consumption of the semiconductor device 100 is reduced.
  • the layer 40 may include not only the peripheral drive circuit, but also the CPU 23 (Central Processing Unit), the GPU 24 (Graphics Processing Unit), and the memory circuit section 25 .
  • the peripheral drive circuit, CPU 23, GPU 24, and memory circuit unit 25 may be collectively referred to as "function circuit".
  • the CPU 23 has a function of controlling the operations of the GPU 24 and the circuits provided in the layer 40 according to the programs stored in the storage circuit section 25 .
  • the GPU 24 has a function of performing arithmetic processing for forming image data. Also, since the GPU 24 can perform many matrix operations (product-sum operations) in parallel, it is possible to perform, for example, arithmetic processing using a neural network at high speed.
  • the GPU 24 has a function of correcting image data using correction data stored in the storage circuit unit 25, for example.
  • the GPU 24 has a function of generating image data corrected for brightness, hue, contrast, or the like.
  • the display device 10 may use the GPU 24 to up-convert or down-convert image data.
  • the display device 10 may be provided with a super-resolution circuit in the layer 40 .
  • the super-resolution circuit has a function of determining the potential of an arbitrary pixel included in the display area 235 by a product-sum operation of the potential of pixels arranged around the pixel and the weight.
  • the super-resolution circuit has a function of up-converting image data whose resolution is lower than that of the display area 235 .
  • the super-resolution circuit also has a function of down-converting image data having a resolution higher than that of the display area 235 .
  • the display device 10 can reduce the load on the GPU 24 by including the super-resolution circuit.
  • the GPU 24 performs processing up to 2K resolution (or 4K resolution) and further up-converts to 4K resolution (or 8K resolution) by a super-resolution circuit, thereby reducing the load on the GPU 24 . Down-conversion may be performed in the same manner.
  • the functional circuit included in the layer 40 may not include all of these configurations, or may include configurations other than these.
  • a potential generation circuit that generates a plurality of different potentials, or a power management circuit that controls power supply or stop for each circuit included in the display device 10 may be provided.
  • Power supply or stop may be performed for each circuit constituting the CPU 23 .
  • the power consumption of the CPU 23 can be reduced by stopping the power supply to a circuit that has been determined not to be used for a while and restarting the power supply when necessary.
  • the data necessary for resuming the power supply may be stored, for example, in the memory circuit within the CPU 23 or the memory circuit section 25 before the circuit is stopped.
  • the stopped circuit can be quickly restored. Note that the circuit operation may be stopped by stopping the supply of the clock signal in the CPU 23 .
  • a DSP circuit for example, a DSP circuit, a sensor circuit, a communication circuit, or an FPGA (Field Programmable Gate Array) may be provided.
  • a DSP circuit for example, a DSP circuit, a sensor circuit, a communication circuit, or an FPGA (Field Programmable Gate Array) may be provided.
  • a part of the transistors forming the functional circuit included in the layer 40 may be provided in the layer 50 . Further, part of the transistors included in the pixel circuit 51 included in the layer 50 may be provided in the layer 40 . Therefore, the functional circuit may include Si transistors and OS transistors. Also, the pixel circuit 51 may be configured to include a Si transistor and an OS transistor.
  • FIG. 22 shows a cross-sectional configuration example of part of the display device 10 shown in FIG. 21A.
  • the display device 10 shown in FIG. 22 includes a layer 50 including a substrate 301, a capacitor 246, and a transistor 310, and a layer 60 including light emitting elements 61R, 61G, and 61B.
  • Layer 60 is provided on insulating layer 363 provided by layer 50 .
  • a transistor 310 is a transistor including a channel formation region in the substrate 301 .
  • the substrate 301 for example, a semiconductor substrate such as a single crystal silicon substrate can be used.
  • Transistor 310 comprises a portion of substrate 301 , conductive layer 311 , low resistance region 312 , insulating layer 313 and insulating layer 314 .
  • the conductive layer 311 functions as a gate electrode.
  • the insulating layer 313 is located between the substrate 301 and the conductive layer 311 and functions as a gate insulating layer.
  • the low-resistance region 312 is a region in which the substrate 301 is doped with impurities and functions as either a source or a drain.
  • the insulating layer 314 is provided to cover the side surface of the conductive layer 311 and functions as an insulating layer.
  • a device isolation layer 315 is provided between two adjacent transistors 310 so as to be embedded in the substrate 301 .
  • An insulating layer 261 is provided to cover the transistor 310 and a capacitor 246 is provided over the insulating layer 261 .
  • Capacitor 246 includes conductive layer 241, conductive layer 245, and insulating layer 243 positioned therebetween.
  • the conductive layer 241 functions as one electrode of the capacitor 246
  • the conductive layer 245 functions as the other electrode of the capacitor 246
  • the insulating layer 243 functions as the dielectric of the capacitor 246 .
  • the conductive layer 241 is provided over the insulating layer 261 and embedded in the insulating layer 254 .
  • Conductive layer 241 is electrically connected to one of the source or drain of transistor 310 by plug 266 embedded in insulating layer 261 .
  • An insulating layer 243 is provided over the conductive layer 241 .
  • the conductive layer 245 is provided in a region overlapping with the conductive layer 241 with the insulating layer 243 provided therebetween.
  • An insulating layer 255 is provided to cover the capacitor 246 , an insulating layer 363 is provided over the insulating layer 255 , and the light emitting elements 61 R, 61 G, and 61 B are provided over the insulating layer 363 .
  • a protective layer 415 is provided on the light emitting elements 61R, 61G, and 61B, and a substrate 420 is provided on the upper surface of the protective layer 415 with a resin layer 419 interposed therebetween.
  • the pixel electrode of the light emitting element is formed by the insulating layer 243, the insulating layer 255, the plug 256 embedded in the insulating layer 363, the conductive layer 241 embedded in the insulating layer 254, and the plug 266 embedded in the insulating layer 261. , is electrically connected to one of the source or drain of the transistor 310 .
  • FIG. 23 shows a modification of the cross-sectional configuration example shown in FIG.
  • the cross-sectional configuration example of the display device 10 shown in FIG. 23 is mainly different from the cross-sectional configuration example shown in FIG. 22 in that a transistor 320 is provided instead of the transistor 310 . Note that the description of the same parts as in FIG. 22 may be omitted.
  • the transistor 320 is a transistor in which a metal oxide (also referred to as an oxide semiconductor) is applied to a semiconductor layer in which a channel is formed.
  • a metal oxide also referred to as an oxide semiconductor
  • Transistor 320 includes a semiconductor layer 321 , an insulating layer 323 , a conductive layer 324 , a pair of conductive layers 325 , an insulating layer 326 and a conductive layer 327 .
  • an insulating substrate or a semiconductor substrate can be used as the substrate 331.
  • An insulating layer 332 is provided over the substrate 331 .
  • the insulating layer 332 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing from the substrate 331 into the transistor 320 and oxygen from the semiconductor layer 321 toward the insulating layer 332 side.
  • a film into which hydrogen or oxygen is less likely to diffuse than a silicon oxide film such as an aluminum oxide film, a hafnium oxide film, or a silicon nitride film, can be used.
  • a conductive layer 327 is provided over the insulating layer 332 and an insulating layer 326 is provided to cover the conductive layer 327 .
  • the conductive layer 327 functions as a second gate electrode of the transistor 320, and part of the insulating layer 326 functions as a second gate insulating layer.
  • An oxide insulating film such as a silicon oxide film is preferably used for at least a portion of the insulating layer 326 that is in contact with the semiconductor layer 321 .
  • the upper surface of the insulating layer 326 is preferably planarized.
  • the semiconductor layer 321 is provided over the insulating layer 326 .
  • the semiconductor layer 321 preferably includes a metal oxide (also referred to as an oxide semiconductor) film having semiconductor characteristics. Details of materials that can be suitably used for the semiconductor layer 321 will be described later.
  • a pair of conductive layers 325 is provided on and in contact with the semiconductor layer 321 and functions as a source electrode or a drain electrode.
  • an insulating layer 328 is provided covering the top surface and side surfaces of the pair of conductive layers 325, the side surface of the semiconductor layer 321, and the like, and the insulating layer 264 is provided over the insulating layer 328.
  • the insulating layer 328 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the semiconductor layer 321 from the insulating layer 264 or the like and oxygen from leaving the semiconductor layer 321 .
  • an insulating film similar to the insulating layer 332 can be used as the insulating layer 328.
  • An opening reaching the semiconductor layer 321 is provided in the insulating layer 328 and the insulating layer 264 .
  • the insulating layer 323 and the conductive layer 324 are embedded in the opening, which are in contact with the side surfaces of the insulating layer 264 , the insulating layer 328 , and the conductive layer 325 and the top surface of the semiconductor layer 321 .
  • the conductive layer 324 functions as a first gate electrode, and the insulating layer 323 functions as a first gate insulating layer.
  • the upper surface of the conductive layer 324, the upper surface of the insulating layer 323, and the upper surface of the insulating layer 264 are planarized so that their heights are approximately the same.
  • An insulating layer 329 and an insulating layer 265 are provided to cover them.
  • the insulating layers 264 and 265 function as interlayer insulating layers.
  • the insulating layer 329 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the transistor 320 from the insulating layer 265 or the like.
  • an insulating film similar to the insulating layers 328 and 332 can be used.
  • a plug 274 electrically connected to one of the pair of conductive layers 325 is provided so as to be embedded in the insulating layers 265 , 329 and 264 .
  • the plug 274 includes a conductive layer 274a that covers the side surfaces of the openings of the insulating layers 265, 329, 264, and 328 and part of the top surface of the conductive layer 325, and the conductive layer 274a. and a conductive layer 274b in contact with the top surface of 274a.
  • a conductive material into which hydrogen and oxygen are difficult to diffuse is preferably used for the conductive layer 274a.
  • FIG. 24 shows a cross-sectional configuration example of part of the display device 10 shown in FIG. 21B.
  • a display device 10 illustrated in FIG. 24 has a structure in which a transistor 310A whose channel is formed in a substrate 301A included in a layer 40 and a transistor 310B whose channel is formed in a substrate 301B included in a layer 50 are stacked.
  • a material similar to that of the substrate 301 can be used for the substrate 301A.
  • a display device 10 shown in FIG. A structure in which a layer 60 is provided over an insulating layer 363 is provided.
  • the substrate 301B is provided with a plug 343 penetrating through the substrate 301B.
  • the plug 343 functions as a Si through electrode (TSV: Through Silicon Via).
  • TSV Through Silicon Via
  • the plug 343 is electrically connected to a conductive layer 342 provided on the back surface of the substrate 301B (the surface opposite to the substrate 420 side).
  • the conductive layer 341 is provided on the insulating layer 261 on the substrate 301A.
  • the layer 40 and the layer 50 are electrically connected by bonding the conductive layer 341 and the conductive layer 342 together.
  • the same conductive material is preferably used for the conductive layers 341 and 342 .
  • a metal film containing an element selected from Al, Cr, Cu, Ta, Sn, Zn, Au, Ag, Pt, Ti, Mo, and W, or a metal nitride film (nitriding A titanium film, a molybdenum nitride film, a tungsten nitride film, or the like can be used.
  • a Cu—Cu (copper-copper) direct bonding technique (a technique for achieving electrical continuity by connecting Cu (copper) pads) can be applied as the bonding between the conductive layers 341 and 342. can be done.
  • the conductive layer 341 and the conductive layer 342 may be bonded via a bump.
  • FIG. 25 shows a modification of the cross-sectional configuration example shown in FIG.
  • a cross-sectional structure example of the display device 10 illustrated in FIG. 25 includes a structure in which a transistor 310A in which a channel is formed over a substrate 301A and a transistor 320 including a metal oxide in a semiconductor layer in which the channel is formed are stacked. 22 to 24 may be omitted from description.
  • the layer 50 shown in FIG. 25 has a configuration in which the substrate 331 is removed from the layer 50 shown in FIG.
  • an insulating layer 261 is provided to cover the transistor 310A, and a conductive layer 251 is provided over the insulating layer 261 .
  • An insulating layer 262 is provided to cover the conductive layer 251 , and the conductive layer 252 is provided over the insulating layer 262 .
  • the conductive layers 251 and 252 each function as wiring.
  • An insulating layer 263 and an insulating layer 332 are provided to cover the conductive layer 252 , and the transistor 320 is provided over the insulating layer 332 .
  • An insulating layer 265 is provided to cover the transistor 320 and a capacitor 246 is provided over the insulating layer 265 . Capacitor 246 and transistor 320 are electrically connected by plug 274 .
  • the layer 50 is provided over the insulating layer 263 included in the layer 40 .
  • the transistor 320 can be used as a transistor forming the pixel circuit 51 .
  • the transistor 310 can be used as a transistor forming the pixel circuit 51 or a transistor forming a peripheral driver circuit.
  • the transistors 310 and 320 can be used as transistors included in a functional circuit such as an arithmetic circuit or a memory circuit.
  • a light-emitting element that can be used for a semiconductor device according to one embodiment of the present invention is not limited to the structure including an EL layer as illustrated in FIG. 17A.
  • light-emitting elements include EL elements (EL elements containing organic and inorganic substances, organic EL elements, and inorganic EL elements), light emitting diodes (LEDs), and micro LEDs (e.g., one side of which is less than 0.1 mm).
  • display elements can be used, such as LEDs, Quantum-dot Light Emitting Diodes (QLEDs), or electron emitters.
  • QLEDs Quantum-dot Light Emitting Diodes
  • a light emitting diode may be used as the light emitting element.
  • FIG. 26 shows a modification of the cross-sectional configuration example shown in FIG.
  • the cross-sectional configuration example of the display device 10 shown in FIG. 26 has a configuration using light-emitting diodes as light-emitting elements. Note that the description of the same parts as in FIG. 25 may be omitted.
  • a display device 10 shown in FIG. 26 has a configuration in which the layer 60 shown in FIG. 25 is replaced with a layer 70 .
  • Layer 70 includes substrate 601 , light emitting diode 62 R, light emitting diode 62 G, light emitting diode 62 B, insulating layer 602 , insulating layer 603 and insulating layer 604 .
  • Each of the insulating layer 602, the insulating layer 603, and the insulating layer 604 may have a single-layer structure or a laminated structure.
  • the light emitting diode 62R has a semiconductor layer 613R, a light emitting layer 614R, a semiconductor layer 615R, a conductive layer 616Ra, a conductive layer 616Rb, an electrode 617Ra and an electrode 617Rb.
  • the light emitting diode 62G has a semiconductor layer 613G, a light emitting layer 614G, a semiconductor layer 615G, a conductive layer 616Ga, a conductive layer 616Gb, an electrode 617Ga and an electrode 617Gb.
  • the light emitting diode 62B has a semiconductor layer 613B, a light emitting layer 614B, a semiconductor layer 615B, a conductive layer 616Ba, a conductive layer 616Bb, an electrode 617Ba and an electrode 617Bb.
  • Each layer of the light emitting diode 62R, the light emitting diode 62G, and the light emitting diode 62B may have a single layer structure or a laminated structure.
  • a semiconductor layer 613R is provided over the substrate 601, a light-emitting layer 614R is provided over the semiconductor layer 613R, and a semiconductor layer 615R is provided over the light-emitting layer 614R.
  • the electrode 617Ra is electrically connected to the semiconductor layer 615R through the conductive layer 616Ra.
  • the electrode 617Rb is electrically connected to the semiconductor layer 613R through the conductive layer 616Rb.
  • a semiconductor layer 613G is provided over the substrate 601, a light-emitting layer 614G is provided to overlap with the semiconductor layer 613G, and a semiconductor layer 615G is provided to overlap with the light-emitting layer 614G.
  • the electrode 617Ga is electrically connected to the semiconductor layer 615G through the conductive layer 616Ga.
  • the electrode 617Gb is electrically connected to the semiconductor layer 613G through the conductive layer 616Gb.
  • a semiconductor layer 613B is provided over the substrate 601, a light-emitting layer 614B is provided over the semiconductor layer 613B, and a semiconductor layer 615B is provided over the light-emitting layer 614B.
  • the electrode 617Ba is electrically connected to the semiconductor layer 615B through the conductive layer 616Ba.
  • the electrode 617Bb is electrically connected to the semiconductor layer 613B through the conductive layer 616Bb.
  • the insulating layer 602 is provided so as to cover the substrate 601, the semiconductor layer 613R, the semiconductor layer 613G, the semiconductor layer 613B, the light emitting layer 614R, the light emitting layer 614G, the light emitting layer 614B, the semiconductor layer 615R, the semiconductor layer 615G, and the semiconductor layer 615B. .
  • the insulating layer 602 preferably has a planarization function.
  • An insulating layer 603 is provided so as to overlap with the insulating layer 602 .
  • a conductive layer 616Ra, a conductive layer 616Rb, a conductive layer 616Ga, a conductive layer 616Gb, a conductive layer 616Ba, and a conductive layer 616Bb are provided so as to fill the openings provided in the insulating layers 602 and 603 .
  • the height of each of the conductive layer 616Ra, the conductive layer 616Rb, the conductive layer 616Ga, the conductive layer 616Gb, the conductive layer 616Ba, and the conductive layer 616Bb on the insulating layer 604 side is equal to the height of the insulating layer 603 on the insulating layer 604 side.
  • An insulating layer 604 is provided so as to overlap with the insulating layer 603 .
  • An electrode 617Ra, an electrode 617Rb, an electrode 617Ga, an electrode 617Gb, an electrode 617Ba, and an electrode 617Bb are provided so as to fill the openings provided in the insulating layer 604 .
  • the height of the surface of the electrode 617Ra, the electrode 617Rb, the electrode 617Ga, the electrode 617Gb, the electrode 617Ba, and the electrode 617Bb on the insulating layer 688 side approximately matches the height of the surface of the insulating layer 604 on the insulating layer 688 side. is preferred.
  • the insulating layer 602 is preferably formed using an inorganic insulating material such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, or titanium nitride.
  • an inorganic insulating material such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, or titanium nitride.
  • Insulating layer 603 a film into which one or both of hydrogen and oxygen are more difficult to diffuse than a silicon oxide film, such as an aluminum oxide film, a hafnium oxide film, or a silicon nitride film, can be used. Insulating layer 603 preferably functions as a barrier layer to prevent impurities from diffusing from layer 70 to layer 50 .
  • An oxide insulating film is preferably used for the insulating layer 604 .
  • the insulating layer 604 is a layer directly bonded to the insulating layer included in the layer 50 . By directly bonding the oxide insulating films to each other, bonding strength (bonding strength) can be increased.
  • Examples of materials that can be used for each of the conductive layer 616Ra, the conductive layer 616Rb, the conductive layer 616Ga, the conductive layer 616Gb, the conductive layer 616Ba, and the conductive layer 616Bb include aluminum (Al), titanium, chromium, nickel, and copper ( Cu), yttrium, zirconium, tin (Sn), zinc (Zn), silver (Ag), platinum (Pt), gold (Au), molybdenum, tantalum, or tungsten (W), or metals such as these as main components (for example, an alloy of silver, palladium (Pd) and copper (Ag-Pd-Cu(APC)), etc.).
  • an oxide such as tin oxide or zinc oxide may be used.
  • each of the electrodes 617Ra, 617Rb, 617Ga, 617Gb, 617Ba, and 617Bb for example, Cu, Al, Sn, Zn, W, Ag, Pt, or Au can be used.
  • Each of the electrode 617Ra, the electrode 617Rb, the electrode 617Ga, the electrode 617Gb, the electrode 617Ba, and the electrode 617Bb is a layer directly bonded to the conductive layer included in the layer 50 . It is preferable to use Cu, Al, W, or Au because of ease of bonding.
  • the light emitting layer 614R is sandwiched between the semiconductor layer 613R and the semiconductor layer 615R.
  • the light emitting layer 614G is sandwiched between the semiconductor layer 613G and the semiconductor layer 615G.
  • the light emitting layer 614B is sandwiched between the semiconductor layer 613B and the semiconductor layer 615B. In each of the light-emitting layer 614R, the light-emitting layer 614G, and the light-emitting layer 614B, electrons and holes combine to emit light.
  • each of the semiconductor layer 613R, the semiconductor layer 613G, and the semiconductor layer 613B and each of the semiconductor layer 615R, the semiconductor layer 615G, and the semiconductor layer 615B is an n-type semiconductor layer, and the other is a p-type semiconductor layer.
  • the laminated structures are each formed to exhibit light such as, for example, red, yellow, green, blue, or white.
  • the laminated structure may also be formed to exhibit ultraviolet light.
  • Each of the three laminate structures preferably exhibits a different color of light.
  • a compound containing a group 13 element and a group 15 element (also referred to as a group 3-5 compound) can be used.
  • Group 13 elements include aluminum, gallium, and indium.
  • Group 15 elements include, for example, nitrogen, phosphorus, arsenic, antimony, and the like.
  • a light-emitting diode can be manufactured using a compound of selenium and zinc, or the like.
  • the light emitting diode 62R may be formed to emit red light
  • the light emitting diode 62G may be formed to emit green light
  • the light emitting diode 62B may be formed to emit blue light.
  • two or more laminate structures may exhibit the same color of light.
  • light emitted from each of the light-emitting layer 614R, the light-emitting layer 614G, and the light-emitting layer 614B may be extracted to the outside of the display device via one or both of the color conversion layer and the coloring layer.
  • the display device of this embodiment may include a light-emitting diode that emits infrared light.
  • a light-emitting diode that exhibits infrared light can be used, for example, as a light source for an infrared light sensor.
  • a compound semiconductor substrate may be used.
  • a compound semiconductor substrate containing a group 13 element and a group 15 element may be used.
  • a single crystal substrate such as a sapphire ( Al2O3 ) substrate, a silicon carbide ( SiC ) substrate, a silicon (Si) substrate, or a gallium nitride (GaN) substrate can be used.
  • substrate 601 preferably has transparency to visible light.
  • the transparency of the substrate 601 to visible light may be increased by reducing the thickness by polishing or the like.
  • the height of the top surface of plug 256 approximately matches the height of the top surface of insulating layer 255 .
  • the plug 256 functions as a plug that electrically connects the conductive layer 241 and the conductive layer 690a.
  • An insulating layer 688 is provided over the insulating layer 255 and the plug 256 .
  • a conductive layer 690 a and a conductive layer 690 b are provided so as to fill the opening provided in the insulating layer 688 . It is preferable that the height of the upper surfaces of the conductive layers 690 a and 690 b approximately match the height of the upper surface of the insulating layer 688 .
  • the insulating layer 688 is a layer directly bonded to the insulating layer 604 included in the layer 70 .
  • Insulating layer 688 is preferably made of the same material as insulating layer 604 .
  • An oxide insulating film is preferably used for the insulating layer 688 .
  • bonding strength bonding strength
  • the conductive layer 690a included in the layer 50 is a layer directly bonded to the electrode 617Ra included in the layer 70.
  • FIG. The conductive layer 690a and the electrode 617Ra preferably have the same metal element as the main component, and are more preferably made of the same material.
  • Cu, Al, Sn, Zn, W, Ag, Pt, Au, or the like can be used for the conductive layer 690a. It is preferable to use Cu, Al, W, or Au because of ease of bonding. Note that when one or both of the conductive layer 690a and the electrode 617Ra have a laminated structure, it is preferable that layers in contact with each other (layers including surface layers and bonding surfaces) be formed of the same material.
  • the layer 50 may have one or both of a reflective layer that reflects light from the light-emitting diode and a light shielding layer that blocks the light.
  • the electrode 617Ra provided on the layer 70 is joined and electrically connected to the conductive layer 690a provided on the layer 50 .
  • the electrode 617Ra functions as a pixel electrode of the light emitting diode 62R. Also, the electrode 617Rb and the conductive layer 690b are connected. The electrode 617Rb functions as a common electrode for the light emitting diodes 62R.
  • the electrode 617Ra and the conductive layer 690a preferably have the same metal element as the main component.
  • the electrodes 617Ga and 617Ba are similarly connected to the conductive layer 690a.
  • the conductive layer 690a joined to the electrode 617Ra, the conductive layer 690a joined to the electrode 617Ga, and the conductive layer 690a joined to the electrode 617Ba are preferably not electrically connected to each other.
  • Insulating layer 604 provided on the layer 70 and the insulating layer 688 provided on the layer 50 are directly bonded.
  • Insulating layer 604 and insulating layer 688 are preferably composed of the same component or material.
  • a connection having mechanical strength can be obtained by bringing the layers of the same material into contact with each other at the joint surfaces of the layers 70 and 50 .
  • a surface activation bonding method is used in which an oxide film and an adsorption layer of impurities on the surface are removed by, for example, a sputtering process, and the cleaned and activated surfaces are brought into contact and bonded.
  • a diffusion bonding method or the like can be used in which surfaces are bonded using both temperature and pressure. In both cases, bonding occurs at the atomic level, so excellent bonding can be obtained not only electrically but also mechanically.
  • hydrophilic bonding For bonding between insulating layers, for example, after obtaining high flatness by polishing, for example, surfaces that have been hydrophilically treated with oxygen plasma or the like are brought into contact to temporarily bond, and dehydrated by heat treatment to perform permanent bonding.
  • a hydrophilic bonding method or the like can be used.
  • Hydrophilic bonding also provides mechanically superior bonding because bonding occurs at the atomic level.
  • hydrophilic treatment is performed so that bonding strength can be further increased, which is preferable. Note that in the case of using an oxide insulating film, hydrophilic treatment need not be performed separately.
  • both the insulating layer and the metal layer are present on the bonding surface between the layer 70 and the layer 50, two or more bonding methods may be combined for bonding.
  • two or more bonding methods may be combined for bonding.
  • surface activated bonding and hydrophilic bonding can be combined.
  • the surface of the metal layer is subjected to an anti-oxidation treatment, and then a hydrophilic treatment is performed, followed by bonding.
  • the surface of the metal layer may be made of a hard-to-oxidize metal such as Au and subjected to a hydrophilic treatment.
  • the hydrophilic treatment is not performed, the amount of anti-oxidation treatment for the metal layer can be reduced, so that there is no restriction on the type of material, so that the manufacturing cost and the number of manufacturing steps can be reduced.
  • the bonding between the layer 70 and the layer 50 is not limited to a configuration in which the entire surface of the substrate is directly bonded.
  • the substrates may be connected to each other via bumps such as solder.
  • ⁇ Structure example of transistor> 27A, 27B, and 27C are a top view and a cross-sectional view of a transistor 500 that can be used in a semiconductor device according to one embodiment of the present invention.
  • the transistor 500 can be applied to the semiconductor device according to one embodiment of the present invention.
  • FIG. 27A is a top view of transistor 500.
  • FIG. 27B and 27C are cross-sectional views of transistor 500.
  • FIG. 27B is a cross-sectional view of the portion indicated by the dashed-dotted line A1-A2 in FIG. 27A, and is also a cross-sectional view of the transistor 500 in the channel length direction.
  • 27C is a cross-sectional view of the portion indicated by the dashed-dotted line A3-A4 in FIG. 27A, and is also a cross-sectional view of the transistor 500 in the channel width direction. Note that some elements are omitted in the top view of FIG. 27A for clarity of illustration.
  • the transistor 500 includes a metal oxide 531a over a substrate (not shown), a metal oxide 531b over the metal oxide 531a, and a metal oxide 531b.
  • the top surface of conductor 560 preferably substantially coincides with the top surfaces of insulators 550 and 580 .
  • the metal oxide 531a and the metal oxide 531b may be collectively referred to as the metal oxide 531 below.
  • the conductor 542a and the conductor 542b may be collectively referred to as a conductor 542 in some cases.
  • the side surfaces of the conductor 542a and the conductor 542b on the conductor 560 side are substantially vertical. Note that the transistor 500 illustrated in FIG. 27 is not limited to this, and the angle between the side surfaces and the bottom surfaces of the conductors 542a and 542b is 10° to 80°, preferably 30° to 60°. may be Also, the opposing side surfaces of the conductor 542a and the conductor 542b may have a plurality of surfaces.
  • the transistor 500 shows a structure in which a region where a channel is formed (hereinafter also referred to as a channel formation region) and two layers of the metal oxide 531a and the metal oxide 531b are stacked in the vicinity thereof.
  • the present invention is not limited thereto.
  • a single-layer structure of the metal oxide 531b or a stacked structure of three or more layers may be provided.
  • each of the metal oxide 531a and the metal oxide 531b may have a stacked structure of two or more layers.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductors 542a and 542b function as source and drain electrodes, respectively.
  • the conductor 560 is formed to be embedded in the opening of the insulator 580 and the region sandwiched between the conductors 542a and 542b.
  • the placement of conductor 560, conductor 542a, and conductor 542b is selected in a self-aligned manner with respect to the opening in insulator 580.
  • the display device can have high definition.
  • the display device can have a narrow frame.
  • the conductor 560 preferably has a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a.
  • FIG. 27 shows the conductor 560 as a two-layer laminated structure, the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • the transistor 500 includes an insulator 514 provided over a substrate (not shown), an insulator 516 provided over the insulator 514, and a conductor 505 embedded in the insulator 516. , insulator 522 disposed over insulator 516 and conductor 505 , and insulator 524 disposed over insulator 522 .
  • a metal oxide 531 a is preferably disposed over the insulator 524 .
  • an insulator 522, an insulator 524, a metal oxide 531a, a metal oxide 531b, a conductor 542a, a conductor 542b, and an insulator 554 between the insulators 550 and 580 is preferably arranged.
  • the insulator 554 includes the side surface of the insulator 550, the top and side surfaces of the conductor 542a, the top and side surfaces of the conductor 542b, the metal oxide 531a, the metal oxide 531b, and the side surface of the insulator 524 and the top surface of the insulator 522 .
  • An insulator 574 functioning as an interlayer film and an insulator 581 are preferably provided over the transistor 500 .
  • insulator 574 is preferably arranged in contact with the upper surfaces of conductor 560 , insulator 550 , and insulator 580 .
  • the insulator 522, the insulator 554, and the insulator 574 preferably have a function of suppressing diffusion of hydrogen (eg, at least one of hydrogen atoms and hydrogen molecules).
  • insulators 522 , 554 , and 574 preferably have lower hydrogen permeability than insulators 524 , 550 , and 580 .
  • the insulator 522 and the insulator 554 preferably have a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules).
  • oxygen eg, at least one of oxygen atoms and oxygen molecules.
  • insulator 522 and insulator 554 preferably have lower oxygen permeability than insulator 524 , insulator 550 and insulator 580 .
  • a conductor 545 (a conductor 545a and a conductor 545b) electrically connected to the transistor 500 and functioning as a plug is preferably provided.
  • insulators 541 (insulators 541a and 541b) are provided in contact with side surfaces of conductors 545 functioning as plugs. That is, the insulator 541 is provided in contact with the inner walls of the openings of the insulator 554 , the insulator 580 , the insulator 574 , and the insulator 581 .
  • a first conductor of the conductor 545 may be provided in contact with the side surface of the insulator 541 and a second conductor of the conductor 545 may be provided inside.
  • the height of the top surface of the conductor 545 and the height of the top surface of the insulator 581 can be approximately the same.
  • the transistor 500 shows the structure in which the first conductor of the conductor 545 and the second conductor of the conductor 545 are stacked, the present invention is not limited to this.
  • the conductor 545 may be provided as a single layer or a laminated structure of three or more layers. When the structure has a laminated structure, an ordinal number may be assigned in order of formation for distinction.
  • a metal oxide functioning as an oxide semiconductor can be used for the metal oxide 531 (the metal oxide 531a and the metal oxide 531b) including a channel formation region.
  • an oxide semiconductor a metal oxide having a bandgap of 2 eV or more, preferably 2.5 eV or more, as the metal oxide that serves as the channel formation region of the metal oxide 531 .
  • the metal oxide preferably contains at least indium (In) or zinc (Zn). In particular, it preferably contains indium (In) and zinc (Zn). Moreover, it is preferable that the element M is included in addition to these.
  • element M aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molybdenum (Mo), lanthanum (La), cerium (Ce), neodymium (Nd), hafnium (Hf), tantalum (Ta), tungsten (W), magnesium (Mg), or cobalt (Co)
  • the element M is preferably one or more of aluminum (Al), gallium (Ga), yttrium (Y), and tin (Sn). Moreover, it is more preferable that the element M has either one or both of Ga and Sn.
  • the thickness of the metal oxide 531b in a region that does not overlap with the conductor 542 is thinner than that in a region that overlaps with the conductor 542 in some cases. This is formed by removing a portion of the top surface of metal oxide 531b when forming conductors 542a and 542b.
  • a conductive film to be the conductor 542 is formed over the top surface of the metal oxide 531b, a region with low resistance is formed near the interface with the conductive film in some cases. By removing the region with low resistance located between the conductor 542a and the conductor 542b on the top surface of the metal oxide 531b in this manner, formation of a channel in this region can be prevented.
  • a display device with high definition can be provided by including a small-sized transistor.
  • a display device with high luminance can be provided by including a transistor with high on-state current.
  • a fast-operating display device can be provided by including a fast-operating transistor.
  • a highly reliable display device can be provided by including a transistor with stable electrical characteristics.
  • a display device with low power consumption can be provided by including a transistor with low off-state current.
  • transistor 500 A detailed structure of the transistor 500 that can be used in the display device that is one embodiment of the present invention is described.
  • Conductor 505 is arranged to have regions that overlap metal oxide 531 and conductor 560 . Further, the conductor 505 is preferably embedded in the insulator 516 .
  • the conductor 505 has a conductor 505a and a conductor 505b.
  • the conductor 505a is provided in contact with the bottom surface and sidewalls of the opening provided in the insulator 516 .
  • the conductor 505b is provided so as to be embedded in a recess formed in the conductor 505a.
  • the height of the top surface of the conductor 505b substantially matches the height of the top surface of the conductor 505a and the height of the top surface of the insulator 516 .
  • the conductor 505a suppresses diffusion of impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 ), or copper atoms. It is preferable to use a conductive material having the function of Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules).
  • impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 ), or copper atoms.
  • impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 ), or copper atoms. It is preferable to use a conductive material having the function of Alternatively, it is preferable to use a conductive
  • a conductive material having a function of reducing diffusion of hydrogen for the conductor 505a By using a conductive material having a function of reducing diffusion of hydrogen for the conductor 505a, an impurity such as hydrogen contained in the conductor 505b diffuses into the metal oxide 531 through the insulator 524 or the like. can be suppressed. Further, by using a conductive material having a function of suppressing diffusion of oxygen for the conductor 505a, reduction in conductivity due to oxidation of the conductor 505b can be suppressed.
  • the conductive material having a function of suppressing diffusion of oxygen titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. Therefore, as the conductor 505a, a single layer or a laminate of the above conductive materials may be used. For example, titanium nitride may be used for the conductor 505a.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 505b.
  • tungsten may be used for the conductor 505b.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 505 functions as a second gate (also referred to as a bottom gate) electrode.
  • V th of the transistor 500 can be controlled by changing the potential applied to the conductor 505 independently of the potential applied to the conductor 560 .
  • the Vth of the transistor 500 can be increased and the off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 505, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when no potential is applied.
  • the conductor 505 is preferably provided larger than the channel formation region in the metal oxide 531 .
  • the conductor 505 and the conductor 560 preferably overlap with each other with an insulator interposed therebetween on the outside of the side surface of the metal oxide 531 in the channel width direction.
  • a channel is formed in the metal oxide 531 by the electric field of the conductor 560 functioning as the first gate electrode and the electric field of the conductor 505 functioning as the second gate electrode.
  • a region can be electrically enclosed.
  • the conductor 505 is extended to function also as wiring.
  • a structure in which a conductor functioning as a wiring is provided under the conductor 505 may be employed.
  • the insulator 514 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side.
  • the insulator 514 is a barrier for diffusion of impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 , etc.), or copper atoms.
  • impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 , etc.), or copper atoms.
  • an insulating material that has a function of suppressing the above-described impurities the impurities are less likely to permeate.
  • the insulator 514 is preferably made of aluminum oxide, silicon nitride, or the like. Accordingly, diffusion of impurities such as water or hydrogen from the substrate side to the transistor 500 side of the insulator 514 can be suppressed. Alternatively, for example, diffusion of oxygen contained in the insulator 524 or the like to the substrate side of the insulator 514 can be suppressed.
  • the insulator 516 , the insulator 580 , and the insulator 581 functioning as interlayer films preferably have lower dielectric constants than the insulator 514 .
  • the parasitic capacitance generated between wirings can be reduced.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, carbon, and nitrogen are used. Silicon oxide added, silicon oxide having holes, or the like may be used as appropriate.
  • Insulator 522 and insulator 524 function as gate insulators.
  • the insulator 524 in contact with the metal oxide 531 preferably releases oxygen by heating.
  • oxygen released by heating is sometimes referred to as excess oxygen.
  • silicon oxide, silicon oxynitride, or the like may be used as appropriate.
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 524 .
  • An oxide from which oxygen is released by heating means that the amount of oxygen released in terms of oxygen atoms obtained by TDS (Thermal Desorption Spectroscopy) is 1.0 ⁇ 10 18 atoms/cm 3 or more, preferably 1.0 ⁇ 10 18 atoms/cm 3 or more. It is an oxide film having a density of 0 ⁇ 10 19 atoms/cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms/cm 3 or more, or 3.0 ⁇ 10 20 atoms/cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • the insulator 522 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side.
  • insulator 522 preferably has a lower hydrogen permeability than insulator 524 .
  • impurities such as water or hydrogen can enter the transistor 500 from the outside. can be suppressed.
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen is less permeable).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • insulator 522 preferably has a lower oxygen permeability than insulator 524 .
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen and impurities, so that diffusion of oxygen in the metal oxide 531 to the substrate side can be reduced.
  • the conductor 505 can be prevented from reacting with oxygen contained in the insulator 524 and the metal oxide 531 .
  • the insulator 522 may be an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use, for example, aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium (hafnium aluminate).
  • the insulator 522 releases oxygen from the metal oxide 531 and allows impurities such as hydrogen to enter the metal oxide 531 from the peripheral portion of the transistor 500 . It functions as a layer that suppresses contamination.
  • these insulators may be added with, for example, aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • Insulator 522 is made of, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate ( SrTiO3 ), or (Ba,Sr) TiO3 (BST). Insulators containing so-called high-k materials may be used in single layers or stacks. As transistors are miniaturized and highly integrated, thinning of gate insulators may cause problems such as leakage current. By using a high-k material for the insulator functioning as the gate insulator, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • the insulator 522 and the insulator 524 may have a stacked structure of two or more layers. In that case, the insulator 522 and the insulator 524 are not limited to have a layered structure of the same material, and may have a layered structure of different materials. For example, an insulator similar to the insulator 524 may be provided under the insulator 522 .
  • the metal oxide 531 has a metal oxide 531a and a metal oxide 531b over the metal oxide 531a. By providing the metal oxide 531a under the metal oxide 531b, diffusion of impurities from the structure formed below the metal oxide 531a to the metal oxide 531b can be suppressed.
  • the metal oxide 531 preferably has a stacked structure of a plurality of oxide layers with different atomic ratios of metal atoms.
  • the metal oxide 531 contains at least indium (In) and the element M
  • the number of atoms of the element M contained in the metal oxide 531a with respect to the number of atoms of all elements constituting the metal oxide 531a The ratio is preferably higher than the ratio of the number of atoms of the element M contained in the metal oxide 531b to the number of atoms of all elements forming the metal oxide 531b.
  • the atomic ratio of the element M contained in the metal oxide 531a to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 531b to In.
  • the energy of the conduction band bottom of the metal oxide 531a is preferably higher than the energy of the conduction band bottom of the metal oxide 531b.
  • the electron affinity of the metal oxide 531a is preferably smaller than the electron affinity of the metal oxide 531b.
  • the energy level at the bottom of the conduction band changes gently.
  • the energy level of the bottom of the conduction band at the junction between the metal oxide 531a and the metal oxide 531b continuously changes or is continuously joined.
  • the metal oxide 531a and the metal oxide 531b have a common element (as a main component) other than oxygen, a mixed layer with a low defect level density can be formed.
  • the metal oxide 531b is an In--Ga--Zn oxide
  • the metal oxide 531a may be In--Ga--Zn oxide, Ga--Zn oxide, gallium oxide, or the like.
  • the main path of carriers becomes the metal oxide 531b.
  • the defect level density at the interface between the metal oxide 531a and the metal oxide 531b can be reduced. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 500 can obtain high on-current and high frequency characteristics.
  • a conductor 542 (a conductor 542a and a conductor 542b) functioning as a source electrode and a drain electrode is provided over the metal oxide 531b.
  • Examples of conductors 542 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, and strontium. , a metal element selected from lanthanum, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, or lanthanum and nickel.
  • tantalum nitride titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, or oxide containing lanthanum and nickel
  • the material is preferable because it is a conductive material that is difficult to oxidize or a material that maintains conductivity even after absorbing oxygen.
  • the oxygen concentration in the vicinity of the conductor 542 of the metal oxide 531 may be reduced.
  • a metal compound layer containing the metal contained in the conductor 542 and the components of the metal oxide 531 is formed near the conductor 542 of the metal oxide 531 .
  • the carrier concentration increases in a region of the metal oxide 531 near the conductor 542, and the region becomes a low-resistance region.
  • a region between the conductor 542 a and the conductor 542 b is formed so as to overlap with the opening of the insulator 580 . Accordingly, the conductor 560 can be arranged in a self-aligned manner between the conductor 542a and the conductor 542b.
  • Insulator 550 functions as a gate insulator.
  • the insulator 550 is preferably placed in contact with the top surface of the metal oxide 531b.
  • the insulator 550 is formed using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having vacancies. can be used.
  • silicon oxide or silicon oxynitride is preferable because it is stable against heat.
  • the insulator 550 preferably has a reduced impurity concentration such as water or hydrogen.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • An insulator may be provided between the insulator 550 and the insulator 580, the insulator 554, the conductor 542, and the metal oxide 531b.
  • the insulator for example, aluminum oxide, hafnium oxide, or the like is preferably used.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 .
  • the metal oxide preferably suppresses diffusion of oxygen from the insulator 550 to the conductor 560 . Accordingly, oxidation of the conductor 560 by oxygen in the insulator 550 can be suppressed.
  • the metal oxide may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 550, a metal oxide that is a high-k material with a high dielectric constant is preferably used as the metal oxide.
  • the gate insulator has a stacked-layer structure of the insulator 550 and the metal oxide, the stacked-layer structure can be stable against heat and have a high relative dielectric constant. Therefore, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Also, the equivalent oxide thickness (EOT) of the insulator that functions as the gate insulator can be reduced.
  • EOT equivalent oxide thickness
  • the insulator 550 is, for example, a metal containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like. Oxides can be used. In particular, it is preferable to use an insulator containing one or both oxides of aluminum and hafnium, such as aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium (hafnium aluminate).
  • the conductor 560 is shown as having a two-layer structure in FIG. 27, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 560a contains impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 ), or copper atoms. It is preferable to use a conductor having a function of suppressing diffusion. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules).
  • the conductor 560a has a function of suppressing diffusion of oxygen
  • oxidation of the conductor 560b due to oxygen contained in the insulator 550 and reduction in conductivity can be suppressed.
  • the conductive material having a function of suppressing diffusion of oxygen tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 560b.
  • a conductor with high conductivity is preferably used.
  • a conductive material whose main component is tungsten, copper, or aluminum can be used.
  • the conductor 560b may have a layered structure, for example, a layered structure of titanium or titanium nitride and the above conductive material.
  • the side surface of the metal oxide 531 is covered with the conductor 560 in the region of the metal oxide 531b that does not overlap with the conductor 542, in other words, in the channel formation region of the metal oxide 531. are placed in This makes it easier for the electric field of the conductor 560 functioning as the first gate electrode to act on the side surfaces of the metal oxide 531 . Therefore, the on current of the transistor 500 can be increased and the frequency characteristics can be improved.
  • the insulator 554 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the insulator 580 side.
  • insulator 554 preferably has a lower hydrogen permeability than insulator 524 .
  • insulator 554 includes sides of insulator 550, top and sides of conductor 542a, top and sides of conductor 542b, metal oxide 531a, metal oxide 531b, and It preferably abuts the sides of the insulator 524 .
  • hydrogen contained in the insulator 580 is transferred from the top surface or the side surface of the conductor 542a, the conductor 542b, the metal oxide 531a, the metal oxide 531b, and the insulator 524 to the metal oxide 531. can be prevented from invading
  • the insulator 554 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (it is difficult for oxygen to permeate).
  • insulator 554 preferably has a lower oxygen permeability than insulator 580 or insulator 524 .
  • the insulator 554 is preferably deposited using a sputtering method.
  • oxygen can be added to the vicinity of a region of the insulator 524 which is in contact with the insulator 554 . Accordingly, oxygen can be supplied from the region into the metal oxide 531 through the insulator 524 .
  • the insulator 554 has a function of suppressing upward diffusion of oxygen, so that diffusion of oxygen from the metal oxide 531 to the insulator 580 can be prevented.
  • the insulator 522 has a function of suppressing diffusion of oxygen downward, oxygen can be prevented from diffusing from the metal oxide 531 to the substrate side.
  • oxygen is supplied to the channel forming region of the metal oxide 531 . Accordingly, oxygen vacancies in the metal oxide 531 can be reduced, and normally-on of the transistor can be suppressed.
  • an insulator containing oxides of one or both of aluminum and hafnium is preferably deposited.
  • the insulator containing oxides of one or both of aluminum and hafnium for example, aluminum oxide, hafnium oxide, oxides containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 580 is provided over the insulator 524 , the metal oxide 531 , and the conductor 542 with the insulator 554 interposed therebetween.
  • the insulator 580 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, or the like is used. It is preferable to have In particular, silicon oxide and silicon oxynitride are preferable because they are thermally stable. In particular, a material such as silicon oxide, silicon oxynitride, or silicon oxide having vacancies is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the concentration of impurities such as water or hydrogen in the insulator 580 is preferably reduced. Also, the top surface of the insulator 580 may be planarized.
  • the insulator 574 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the insulator 580 from above.
  • an insulator that can be used for the insulator 514, the insulator 554, or the like may be used, for example.
  • An insulator 581 functioning as an interlayer film is preferably provided over the insulator 574 .
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film, similarly to the insulator 524 and the like.
  • Conductors 545 a and 545 b are placed in openings formed in insulator 581 , insulator 574 , insulator 580 , and insulator 554 .
  • the conductor 545a and the conductor 545b are provided to face each other with the conductor 560 interposed therebetween. Note that the top surfaces of the conductors 545 a and 545 b may be flush with the top surface of the insulator 581 .
  • the insulator 541a is provided in contact with the inner walls of the openings of the insulator 581, the insulator 574, the insulator 580, and the insulator 554, and the first conductor of the conductor 545a is provided in contact with the side surface thereof. is formed.
  • a conductor 542a is positioned at least part of the bottom of the opening, and the conductor 545a is in contact with the conductor 542a.
  • an insulator 541b is provided in contact with the inner walls of the openings of the insulators 581, 574, 580, and 554, and in contact with the side surfaces of the first conductor 545b. body is formed.
  • the conductor 542b is positioned at least part of the bottom of the opening, and the conductor 545b is in contact with the conductor 542b.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductors 545a and 545b.
  • the conductor 545a and the conductor 545b may have a stacked structure.
  • the conductors in contact with the conductor 542, the insulator 554, the insulator 580, the insulator 574, and the insulator 581 are diffused with impurities such as water or hydrogen as described above.
  • impurities such as water or hydrogen as described above.
  • a conductor having a suppressing function For example, tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer.
  • the conductive material By using the conductive material, absorption of oxygen added to the insulator 580 by the conductors 545a and 545b can be suppressed. In addition, impurities such as water or hydrogen from a layer above the insulator 581 can be prevented from entering the metal oxide 531 through the conductors 545a and 545b.
  • An insulator that can be used for the insulator 554 or the like may be used as the insulator 541a and the insulator 541b, for example. Since the insulators 541a and 541b are provided in contact with the insulator 554, impurities such as water or hydrogen from the insulator 580 or the like enter the metal oxide 531 through the conductors 545a and 545b. can be suppressed. In addition, oxygen contained in the insulator 580 can be suppressed from being absorbed by the conductors 545a and 545b.
  • a conductor functioning as a wiring may be arranged in contact with the top surface of the conductor 545a and the top surface of the conductor 545b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used for the conductor functioning as the wiring.
  • the conductor may have a layered structure, for example, a layered structure of titanium or titanium nitride and the conductive material. The conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate, a semiconductor substrate, or a conductor substrate may be used, for example.
  • insulator substrates include glass substrates, quartz substrates, sapphire substrates, stabilized zirconia substrates (such as yttria stabilized zirconia substrates), and resin substrates.
  • semiconductor substrates include semiconductor substrates such as silicon or germanium, or compound semiconductor substrates made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
  • semiconductor substrate having an insulator region inside the semiconductor substrate such as an SOI (Silicon On Insulator) substrate.
  • conductive substrates include graphite substrates, metal substrates, alloy substrates, and conductive resin substrates.
  • a substrate having a metal nitride or a substrate having a metal oxide there are a substrate in which a conductor or a semiconductor is provided on an insulating substrate, a substrate in which a semiconductor substrate is provided with a conductor or an insulator, a substrate in which a conductor substrate is provided with a semiconductor or an insulator, and the like.
  • these substrates provided with elements may be used.
  • Elements provided on the substrate include, for example, capacitive elements, resistive elements, switch elements, light-emitting elements, memory elements, and the like.
  • Insulators include insulating oxides, nitrides, oxynitrides, nitride oxides, metal oxides, metal oxynitrides, metal nitride oxides, and the like.
  • thinning of gate insulators may cause problems such as leakage current.
  • a high-k material for an insulator functioning as a gate insulator voltage reduction during transistor operation can be achieved while maintaining a physical film thickness.
  • a material with a low dielectric constant for the insulator functioning as an interlayer film parasitic capacitance generated between wirings can be reduced. Therefore, the material should be selected according to the function of the insulator.
  • Insulators with a high dielectric constant include, for example, gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, and silicon and hafnium. There are oxynitrides, or nitrides with silicon and hafnium, and the like.
  • Insulators with a low dielectric constant include, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and vacancies. silicon oxide, resin, or the like.
  • a transistor including an oxide semiconductor is surrounded by an insulator (eg, the insulator 514, the insulator 522, the insulator 554, and the insulator 574) that has a function of suppressing permeation of impurities such as hydrogen and oxygen. Therefore, the electrical characteristics of the transistor can be stabilized.
  • insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium. Insulators containing lanthanum, neodymium, hafnium, or tantalum may be used in single layers or stacks.
  • examples of insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, Metal oxides such as hafnium oxide or tantalum oxide, or metal nitrides such as, for example, aluminum nitride, aluminum titanium nitride, titanium nitride, silicon oxynitride, or silicon nitride can be used.
  • An insulator that functions as a gate insulator preferably has a region containing oxygen that is released by heating. For example, by forming a structure in which silicon oxide or silicon oxynitride having a region containing oxygen released by heating is in contact with the metal oxide 531, oxygen vacancies in the metal oxide 531 can be compensated.
  • Conductors such as aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum, etc., an alloy containing the above-mentioned metal elements as a component, or an alloy in which the above-mentioned metal elements are combined.
  • tantalum nitride titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, or lanthanum and nickel.
  • the material is preferable because it is a conductive material that is difficult to oxidize or a material that maintains conductivity even if it absorbs oxygen.
  • a semiconductor with high electric conductivity, represented by polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • a plurality of conductors formed of any of the above materials may be stacked and used.
  • a laminated structure in which the material containing the metal element described above and the conductive material containing oxygen are combined may be used.
  • a laminated structure may be employed in which the material containing the metal element described above and the conductive material containing nitrogen are combined.
  • a laminated structure may be employed in which the material containing the metal element described above, the conductive material containing oxygen, and the conductive material containing nitrogen are combined.
  • a conductor functioning as a gate electrode has a stacked-layer structure in which a material containing the above metal element and a conductive material containing oxygen are combined. is preferred.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used as a conductor functioning as a gate electrode.
  • a conductive material containing the metal element and nitrogen described above may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • Indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, or silicon Doped indium tin oxide may also be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • a metal oxide used for an OS transistor preferably contains at least indium or zinc, more preferably indium and zinc.
  • metal oxides include indium and M (where M is gallium, aluminum, yttrium, tin, silicon, boron, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium). , hafnium, tantalum, tungsten, magnesium, and cobalt) and zinc.
  • M is preferably one or more selected from gallium, aluminum, yttrium and tin, more preferably gallium.
  • the metal oxide is formed by, for example, a chemical vapor deposition (CVD) method such as a sputtering method or a metal organic chemical vapor deposition (MOCVD) method, or an atomic layer deposition (ALD: It can be formed by an atomic layer deposition method, or the like.
  • CVD chemical vapor deposition
  • MOCVD metal organic chemical vapor deposition
  • ALD atomic layer deposition
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) will be described as an example of a metal oxide.
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) is sometimes called an In--Ga--Zn oxide.
  • crystal structures of oxide semiconductors include amorphous (including completely amorphous), CAAC (c-axis-aligned crystalline), nc (nanocrystalline), CAC (cloud-aligned composite), single crystal, and A poly crystal etc. are mentioned.
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD) spectrum.
  • XRD X-ray diffraction
  • it can be evaluated using an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement.
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement may be simply referred to as the XRD spectrum.
  • the peak shape of the XRD spectrum is almost symmetrical.
  • the shape of the peak of the XRD spectrum is left-right asymmetric.
  • the asymmetric shape of the peaks in the XRD spectra demonstrates the presence of crystals in the film or substrate. In other words, the film or substrate cannot be said to be in an amorphous state unless the shape of the peaks in the XRD spectrum is symmetrical.
  • the crystal structure of the film or substrate can be evaluated using a diffraction pattern (also referred to as a nanobeam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nanobeam electron diffraction pattern
  • NBED nano beam electron diffraction
  • a halo is observed in the diffraction pattern of a quartz glass substrate, and it can be confirmed that the quartz glass is in an amorphous state.
  • a spot-like pattern is observed instead of a halo. Therefore, the In--Ga--Zn oxide deposited at room temperature is in an intermediate state that is neither single crystal nor polycrystal, nor amorphous. Therefore, it is difficult to conclude that it is in an amorphous state.
  • oxide semiconductors may be classified differently from the above when their structures are focused. For example, oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • Non-single-crystal oxide semiconductors include, for example, the above CAAC-OS and nc-OS.
  • Examples of non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like. included.
  • CAAC-OS A CAAC-OS has a plurality of crystal regions, and the plurality of crystal regions is an oxide semiconductor in which the c-axis is oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the maximum diameter of the crystal region may be about several tens of nanometers.
  • the CAAC-OS includes a layer containing indium (In) and oxygen (hereinafter referred to as an In layer) and a layer containing gallium (Ga), zinc (Zn) and oxygen (
  • an In layer a layer containing indium (In) and oxygen
  • Ga gallium
  • Zn zinc
  • oxygen it tends to have a layered crystal structure (also referred to as a layered structure) in which (Ga, Zn) layers are laminated.
  • the (Ga, Zn) layer may contain indium.
  • the In layer may contain gallium.
  • the In layer may contain zinc.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM (Transmission Electron Microscope) image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit lattice is not always regular hexagon and may be non-regular hexagon. Moreover, the distortion may have a lattice arrangement such as a pentagon or a heptagon.
  • CAAC-OS it is difficult to confirm clear grain boundaries even in the vicinity of strain. That is, it can be seen that the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because CAAC-OS tolerates strain due to, for example, the fact that the arrangement of oxygen atoms is not dense in the a-b plane direction and that the bond distance between atoms changes due to the substitution of metal atoms. This may be because it is possible to
  • a crystal structure in which clear grain boundaries are confirmed is called a so-called polycrystal.
  • a grain boundary becomes a recombination center and traps carriers, which is highly likely to cause, for example, a decrease in on-current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • a CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • a CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (eg, oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor can increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS and an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, out-of-plane XRD measurement using ⁇ /2 ⁇ scanning does not detect a peak indicating crystallinity.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • an electron beam diffraction pattern is obtained in which a plurality of spots are observed within a ring-shaped area centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, a-like OS has lower crystallinity than nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • one or more metal elements are unevenly distributed in the metal oxide, and the region having the metal element is 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or mixed in a size in the vicinity thereof. This state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In—Ga—Zn oxide are represented by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region whose main component is, for example, indium oxide or indium zinc oxide.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component, for example. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • the CAC-OS in the In—Ga—Zn oxide means a region containing Ga as a main component and a region containing In as a main component in a material structure containing In, Ga, Zn, and O. Each region is a mosaic, and refers to a configuration in which these regions exist randomly. Therefore, CAC-OS is presumed to have a structure in which metal elements are unevenly distributed.
  • the CAC-OS can be formed, for example, by a sputtering method under conditions in which the substrate is not intentionally heated.
  • a sputtering method one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas. good.
  • the flow rate ratio of the oxygen gas to the total flow rate of the film forming gas during film formation is preferably as low as possible.
  • the flow rate ratio of the oxygen gas to the total flow rate of the film formation gas during film formation is 0% or more and less than 30%, preferably 0% or more and 10% or less.
  • an EDX mapping obtained using energy dispersive X-ray spectroscopy shows that a region containing In as a main component It can be confirmed that the (first region) and the region (second region) containing Ga as the main component are unevenly distributed and have a mixed structure.
  • the first region is a region with higher conductivity than the second region. That is, when carriers flow through the first region, conductivity as a metal oxide is developed. Therefore, by distributing the first region in the form of a cloud in the metal oxide, a high field effect mobility ( ⁇ ) can be realized.
  • the second region is a region with higher insulation than the first region.
  • the leakage current can be suppressed by distributing the second region in the metal oxide.
  • the conductivity caused by the first region and the insulation caused by the second region act complementarily to provide a switching function (on state or off state). state) can be given to the CAC-OS.
  • a part of the material has a conductive function
  • a part of the material has an insulating function
  • the whole material has a semiconductor function.
  • CAC-OS is most suitable for various semiconductor devices including display devices.
  • Oxide semiconductors have various structures and each has different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may be
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) is preferably used for a semiconductor layer in which a channel is formed.
  • an oxide containing indium (In), aluminum (Al), and zinc (Zn) also referred to as “IAZO” may be used for the semiconductor layer.
  • an oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn) also referred to as “IAGZO” may be used for the semiconductor layer.
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 x 1017 cm- 3 or less, preferably 1 x 1015 cm- 3 or less, more preferably 1 x 1013 cm- 3 or less, and more preferably 1 x 1011 cm. ⁇ 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the defect level density in the oxide semiconductor may be reduced by reducing the impurity concentration in the oxide semiconductor.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has a low defect level density, and thus a low trap level density in some cases.
  • a charge trapped in a trap level of an oxide semiconductor takes a long time to disappear and may behave like a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, or silicon.
  • the impurities in the oxide semiconductor refer to, for example, substances other than the main components of the oxide semiconductor. For example, an element whose concentration is less than 0.1 atomic percent can be said to be an impurity.
  • the concentration of silicon or carbon in the oxide semiconductor is 2 ⁇ 10 atoms/cm or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies. When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated. In addition, part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible. Specifically, the hydrogen concentration in the oxide semiconductor obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • a semiconductor device can be applied to a display portion of an electronic device. Therefore, according to one embodiment of the present invention, an electronic device with high display quality can be realized. Alternatively, according to one embodiment of the present invention, an extremely high-definition electronic device can be realized. Alternatively, according to one embodiment of the present invention, a highly reliable electronic device can be realized.
  • Examples of electronic devices using a semiconductor device include display devices such as televisions and monitors, lighting devices, desktop or notebook personal computers, word processors, DVDs (Digital Versatile Discs), and the like.
  • Image reproducing device for reproducing still images or moving images stored in recording media, portable CD players, radios, tape recorders, headphone stereos, stereos, table clocks, wall clocks, cordless telephone extensions, transceivers, car phones, mobile phones, mobile phones
  • Further examples include industrial equipment such as guide lights, traffic lights, belt conveyors, elevators, escalators, industrial robots, power storage systems, or power storage devices for power leveling and smart grids. Further, for example, a mobile object propelled by an engine using fuel or an electric motor using electric power from a power storage unit may also be included in the category of electronic equipment.
  • Examples of the mobile body include electric vehicles (EV), hybrid vehicles (HV) having both an internal combustion engine and an electric motor, plug-in hybrid vehicles (PHV), tracked vehicles in which the tires and wheels are changed to endless tracks, electric Examples include motorized bicycles including assisted bicycles, motorcycles, electric wheelchairs, golf carts, small or large ships, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary probes, or spacecraft.
  • EV electric vehicles
  • HV hybrid vehicles
  • PSV plug-in hybrid vehicles
  • tracked vehicles in which the tires and wheels are changed to endless tracks
  • electric Examples include motorized bicycles including assisted bicycles, motorcycles, electric wheelchairs, golf carts, small or large ships, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary probes, or spacecraft.
  • An electronic device may include a secondary battery (battery). Furthermore, it is preferable that the secondary battery can be charged using contactless power transmission.
  • Secondary batteries include, for example, lithium-ion secondary batteries, nickel-hydrogen batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel-zinc batteries, and silver-zinc batteries.
  • An electronic device may have an antenna. Images, information, and the like can be displayed on the display portion by receiving signals with the antenna. Also, if the electronic device has an antenna and a secondary battery, the antenna may be used for contactless power transmission.
  • An electronic device includes a sensor (for example, force, displacement, position, speed, acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field , current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, infrared, etc.).
  • a sensor for example, force, displacement, position, speed, acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field , current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, infrared, etc.
  • An electronic device can have various functions. For example, functions to display various information (e.g., still images, moving images, text images, etc.) on the display unit, touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs) , a wireless communication function, or a function of reading programs or data recorded on a recording medium.
  • various information e.g., still images, moving images, text images, etc.
  • touch panel functions e.g., touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs) , a wireless communication function, or a function of reading programs or data recorded on a recording medium.
  • an electronic device having a plurality of display units a function of mainly displaying image information on a part of the display unit and mainly displaying character information on another part, or an image with parallax consideration on the plurality of display units
  • a function of displaying a stereoscopic image in electronic devices with an image receiving unit, functions for shooting still images or moving images, functions for automatically or manually correcting captured images, and functions for saving captured images to a recording medium (external or internal to the electronic device). , or a function of displaying a captured image on a display portion.
  • the functions of the electronic device according to one embodiment of the present invention are not limited to these.
  • An electronic device according to one embodiment of the present invention can have various functions.
  • a semiconductor device can display a high-definition image. Therefore, it can be suitably used particularly for portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, and the like. For example, it can be suitably used for xR equipment such as VR equipment or AR equipment.
  • FIG. 28A is a diagram showing the appearance of camera 8000 with viewfinder 8100 attached.
  • a camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000 . Note that the camera 8000 may be integrated with the lens 8006 and the housing.
  • the camera 8000 can capture an image by pressing the shutter button 8004 or by touching the display portion 8002 functioning as a touch panel.
  • the housing 8001 has a mount having electrodes, and can be connected to the finder 8100 as well as, for example, a strobe device.
  • a viewfinder 8100 includes a housing 8101, a display portion 8102, buttons 8103, and the like.
  • Housing 8101 is attached to camera 8000 by mounts that engage mounts of camera 8000 .
  • the viewfinder 8100 can display an image or the like received from the camera 8000 on the display unit 8102, for example.
  • the button 8103 has a function as, for example, a power button.
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100.
  • the viewfinder 8100 may be built in the camera 8000. FIG.
  • FIG. 28B is a diagram showing the appearance of head mounted display 8200. As shown in FIG.
  • the head mounted display 8200 has a mounting section 8201, a lens 8202, a main body 8203, a display section 8204, a cable 8205 and the like.
  • a battery 8206 is built in the mounting portion 8201 .
  • Cable 8205 has a function of supplying power from battery 8206 to main body 8203 .
  • the main body 8203 includes, for example, a wireless receiver, etc., and can display received video information on the display unit 8204 .
  • the main body 8203 is equipped with, for example, a camera, and information on the movement of the user's eyeballs or eyelids can be used as input means.
  • the mounting unit 8201 may have a function of recognizing the line of sight, for example, by providing a plurality of electrodes at positions where it touches the user and capable of detecting the current flowing along with the movement of the user's eyeballs. . Moreover, it may have a function of monitoring the user's pulse based on the current flowing through the electrode. Also, the mounting section 8201 may have various sensors such as a temperature sensor, a pressure sensor, or an acceleration sensor.
  • the head-mounted display 8200 has, for example, a function of displaying biological information of the user on the display unit 8204, or a function of changing an image displayed on the display unit 8204 according to the movement of the user's head. good too.
  • a semiconductor device can be applied to the display portion 8204 .
  • FIG. 28C to 28E are diagrams showing the appearance of the head mounted display 8300.
  • FIG. A head mounted display 8300 includes a housing 8301 , a display portion 8302 , a band-shaped fixture 8304 , and a pair of lenses 8305 .
  • the user can see the display on the display portion 8302 through the lens 8305 .
  • the head-mounted display 8300 is preferable, for example, when the display portion 8302 is arranged in a curved manner so that the user can feel a high presence. Further, for example, by viewing another image displayed in a different region of the display portion 8302 through the lens 8305, for example, three-dimensional display using parallax can be performed.
  • the configuration is not limited to the configuration in which one display portion 8302 is provided. For example, two display portions 8302 may be provided and one display portion may be arranged for one eye of the user.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 8302 .
  • a semiconductor device according to one embodiment of the present invention can achieve extremely high definition. For example, even when the display is magnified using the lens 8305 as shown in FIG. 28E, it is difficult for the user to visually recognize the pixels. In other words, the display portion 8302 can be used to allow the user to view highly realistic images.
  • FIG. 28F is a diagram showing the appearance of a goggle-type head mounted display 8400.
  • the head mounted display 8400 has a pair of housings 8401, a mounting section 8402, and a cushioning member 8403.
  • a display portion 8404 and a lens 8405 are provided in the pair of housings 8401, respectively.
  • the pair of display portions 8404 can perform three-dimensional display using parallax by displaying different images.
  • a user can view the display on the display portion 8404 through the lens 8405 .
  • the lens 8405 has a focus adjustment mechanism, and its position can be adjusted according to the user's visual acuity.
  • the display portion 8404 is preferably square or horizontally long rectangular. This makes it possible to enhance the sense of reality.
  • the mounting portion 8402 preferably has plasticity and elasticity so that it can be adjusted according to the size of the user's face and does not slip off. Moreover, it is preferable that a part of the mounting portion 8402 has a vibration mechanism that functions as, for example, bone conduction earphones. As a result, you can enjoy video and audio just by wearing the device without the need for a separate audio device such as earphones or speakers.
  • the housing 8401 may have a function of outputting audio data by wireless communication, for example.
  • Mounting portion 8402 and cushioning member 8403 are portions that come into contact with the user's face (forehead, cheeks, etc.). Since the cushioning member 8403 is in close contact with the user's face, it is possible to prevent light leakage and enhance the sense of immersion. It is preferable to use a soft material for the cushioning member 8403 so that the cushioning member 8403 comes into close contact with the user's face when the head mounted display 8400 is worn by the user. For example, materials such as rubber, silicone rubber, urethane, or sponge can be used.
  • a gap is less likely to occur between the user's face and the cushioning member 8403, and light leakage can be favorably prevented. can be prevented.
  • the use of such a material is preferable because, in addition to being pleasant to the touch, the user does not feel cold when worn in the cold season.
  • a member that touches the user's skin, such as the cushioning member 8403 or the mounting portion 8402, is preferably detachable for easy cleaning or replacement.
  • FIG. 29A is a diagram showing an example of a television device.
  • a television set 7100 has a display portion 7000 incorporated in a housing 7101 .
  • a configuration in which a housing 7101 is supported by a stand 7103 is shown.
  • FIG. 29A the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • FIG. 29A the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • a television apparatus 7100 shown in FIG. 29A can be operated by an operation switch included in a housing 7101 or a separate remote controller 7111 .
  • the television device 7100 may be operated by touching the display portion 7000 with a finger or the like.
  • the remote controller 7111 may have a display section for displaying information output from the remote controller 7111 .
  • the television device 7100 can operate the channel or the volume using operation keys or a touch panel included in the remote controller 7111 .
  • an image displayed on the display portion 7000 can be operated.
  • the television device 7100 can be configured to include, for example, a receiver and a modem.
  • the receiver can receive general television broadcasts.
  • a modem by connecting to a wired or wireless communication network via a modem, one-way (from the sender to the receiver) or two-way (for example, between the sender and the receiver or between the receivers) information communication is possible. It is also possible to
  • FIG. 29B is a diagram showing an example of a notebook personal computer.
  • a notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • the display portion 7000 is incorporated in the housing 7211 .
  • FIG. 29B the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • FIG. 29B the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • 29C and 29D are diagrams showing an example of digital signage.
  • a digital signage 7300 illustrated in FIG. 29C includes a housing 7301, a display portion 7000, speakers 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, or the like.
  • FIG. 29D shows digital signage mounted on a cylindrical post.
  • a digital signage 7400 has a display section 7000 provided along the curved surface of a pillar 7401 .
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • FIG. 29C and 29D the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • the digital signage 7300 or the digital signage 7400 can increase the amount of information that can be provided at one time as the display unit 7000 is wider.
  • the wider the display unit 7000 the more conspicuous it is, and the more effective the advertisement can be, for example.
  • the digital signage 7300 or the digital signage 7400 apply a touch panel to the display unit 7000 . Accordingly, not only can an image or moving image be displayed on the display unit 7000, but also the user can intuitively operate. Further, when used for providing information such as route information or traffic information, usability can be enhanced by intuitive operation.
  • the digital signage 7300 or 7400 is preferably capable of cooperating with an information terminal 7311 or 7411 such as a smartphone possessed by the user through wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411 .
  • display on the display portion 7000 can be switched.
  • the digital signage 7300 or 7400 can execute a game using the screen of the information terminal 7311 or 7411 as an operating means (controller). This allows an unspecified number of users to simultaneously participate in and enjoy the game.
  • FIG. 29E is a diagram illustrating an example of an information terminal;
  • An information terminal 7550 includes a housing 7551, a display portion 7552, a microphone 7557, a speaker portion 7554, a camera 7553, operation switches 7555, and the like.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 7552 .
  • the display portion 7552 can function as a touch panel.
  • the information terminal 7550 can include an antenna, a battery, and the like inside the housing 7551 .
  • the information terminal 7550 can be used as, for example, a smartphone, a mobile phone, a tablet information terminal, a tablet personal computer, an e-book reader, or the like.
  • FIG. 29F is a diagram showing an example of a wristwatch-type information terminal.
  • An information terminal 7660 includes a housing 7661, a display portion 7662, a band 7663, a buckle 7664, an operation switch 7665, an input/output terminal 7666, and the like.
  • the information terminal 7660 can include, for example, an antenna, a battery, and the like inside the housing 7661 .
  • Information terminal 7660 can run a variety of applications such as, for example, mobile telephony, e-mail, text viewing and composition, music playback, Internet communication, or computer games.
  • the information terminal 7660 includes a touch sensor in the display portion 7662, and can be operated by touching the screen with a finger, a stylus, or the like, for example. For example, by touching an icon 7667 displayed on the display portion 7662, the application can be activated.
  • the operation switch 7665 has various functions such as, for example, time setting, power on/off operation, wireless communication on/off operation, manner mode execution/cancellation, power saving mode execution/cancellation, etc. be able to.
  • the operating system installed in the information terminal 7660 can set the function of the operation switch 7665 .
  • the information terminal 7660 is capable of performing short-range wireless communication that conforms to communication standards. For example, a hands-free call can be made by intercommunicating with a headset capable of wireless communication.
  • the information terminal 7660 can transmit and receive data to and from other information terminals via an input/output terminal 7666 . Also, charging can be performed through the input/output terminal 7666 . Note that the charging operation may be performed by wireless power supply without using the input/output terminal 7666 .
  • FIG. 30A is a diagram showing the appearance of automobile 9700.
  • FIG. 30B is a diagram showing the driver's seat of automobile 9700.
  • FIG. An automobile 9700 includes a vehicle body 9701, wheels 9702, a dashboard 9703, lights 9704, and the like.
  • the display device according to one embodiment of the present invention can be used for the display portion of the automobile 9700, for example.
  • the display device of one embodiment of the present invention can be applied to each of the display portions 9710 to 9715 illustrated in FIG. 30B.
  • a display portion 9710 and a display portion 9711 are display devices provided on the windshield of an automobile.
  • a display device according to one embodiment of the present invention can be a so-called see-through display device in which the opposite side can be seen through by forming an electrode included in the display device using a light-transmitting conductive material.
  • a display device in a see-through state does not obstruct the view even when the automobile 9700 is driven. Therefore, the display device according to one embodiment of the present invention can be installed on the windshield of the automobile 9700 .
  • a transistor or the like for driving the display device is provided in the display device, for example, an organic transistor using an organic semiconductor material, a transistor using an oxide semiconductor, or the like is used as the transistor. It is preferable to use a transistor having a property.
  • a display portion 9712 is a display device provided in a pillar portion. For example, by displaying an image from an imaging unit provided in the vehicle body 9701 on the display portion 9712, the field of view blocked by the pillar can be complemented.
  • a display unit 9713 is a display device provided on the dashboard 9703 . For example, by displaying an image from an imaging means provided on the vehicle body 9701 on the display portion 9713, the field of view blocked by the dashboard 9703 can be complemented. That is, automobile 9700 can compensate for blind spots and improve safety by displaying an image from an imaging unit provided in vehicle body 9701 on display units 9712 and 9713 . In addition, by projecting an image that supplements the invisible part, safety confirmation can be performed more naturally and without discomfort.
  • FIG. 31 is a diagram showing the interior of an automobile 9700 that employs bench seats for the driver's seat and the front passenger's seat.
  • the display unit 9721 is a display device provided on the door. For example, by displaying an image from an imaging means provided in the vehicle body 9701 on the display portion 9721, the field of view blocked by the door can be complemented.
  • a display unit 9722 is a display device provided on the steering wheel.
  • the display unit 9723 is a display device provided in the center of the seating surface of the bench seat.
  • the display unit 9714, the display unit 9715, or the display unit 9722 displays, for example, navigation information, travel speed, engine speed, travel distance, remaining amount of fuel, gear status, or air conditioner settings.
  • Various information can be provided to the user.
  • the display items and layout displayed on the display unit can be appropriately changed according to the user's preference. Note that the above information can be displayed on one or more of the display portions 9710 to 9713, the display portion 9721, and the display portion 9723. Further, one or more of the display portions 9710 to 9715 and the display portions 9721 to 9723 can be used as a lighting device.

Abstract

制御配線の本数が低減してなる半導体装置を提供することを目的とする。　本発明の半導体装置は、第１配線（ＧＬａ）が、論理回路（５４）の第１入力端子（５４ａ）、及び、第６トランジスタ（Ｍ６）のゲートと接続され、第２配線（ＧＬｂ）が、論理回路（５４）の第２入力端子（５４ｂ）、第３トランジスタ（Ｍ３）のゲート、第４トランジスタ（Ｍ４）のゲート、及び、第５トランジスタ（Ｍ５）のゲートと接続され、第１トランジスタ（Ｍ１）のゲートは、論理回路（５４）の出力端子（５４ｙ）と接続され、論理回路（５４）は、第１入力端子（５４ａ）に入力される信号と、第２入力端子（５４ｂ）に入力される信号との、論理演算によって得られる信号を、出力端子（５４ｙ）に出力する機能を備える半導体装置である。

Description

半導体装置
本発明の一態様は、半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、またはそれらの製造方法、を一例として挙げることができる。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、例えば、半導体素子（例えば、トランジスタ、ダイオード、またはフォトダイオード等）を含む回路、または同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、またはパッケージにチップを収納した電子部品は、半導体装置の一例である。また、例えば、記憶装置、表示装置、発光装置、照明装置、または電子機器等は、それ自体が半導体装置であり、かつ、半導体装置を有している場合がある。
近年、ディスプレイパネルの高解像度化、高精細化が求められている。高精細なディスプレイパネルが要求される機器としては、例えば、スマートフォン、タブレット端末、またはノート型コンピュータなどがある。また、例えば、テレビジョン装置、またはモニタ装置などの据え置き型のディスプレイ装置においても、高解像度化に伴い高精細化が求められている。さらに、最も高い精細度が要求される機器としては、例えば、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、または拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）向けの機器がある。
当該機器に適用可能な表示装置としては、例えば、液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、または発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える発光装置などが挙げられる。
例えば、有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、例えば液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。また、有機ＥＬ素子の応答速度は速いため、動きの速い映像の表示に好適な表示装置を実現できる。例えば、有機ＥＬ素子を用いた表示装置の一例が、特許文献１に記載されている。
また、特許文献２では、有機ＥＬ素子の発光輝度を制御する画素回路において、画素毎にトランジスタのしきい値電圧ばらつきを補正し、表示装置の表示品位を高める回路構成が開示されている。
特開２００２−３２４６７３号公報 特開２０１５−１３２８１６号公報
本発明の一態様は、小型化された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、表示品位を高めた半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高い色再現性が実現された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高精細な半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が低減された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置または表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
（１）
本発明の一態様は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、第５トランジスタと、第６トランジスタと、第１容量と、第２容量と、表示素子と、第１配線と、第２配線と、論理回路と、を備え、第１配線は、論理回路の第１入力端子、および第６トランジスタのゲートと電気的に接続され、第２配線は、論理回路の第２入力端子、第３トランジスタのゲート、第４トランジスタのゲート、および第５トランジスタのゲートと電気的に接続され、第１トランジスタのゲートは、論理回路の出力端子と電気的に接続され、第１トランジスタのソースまたはドレインの一方は、第２トランジスタのゲート、第３トランジスタのソースまたはドレインの一方、および第１容量の一方の端子と電気的に接続され、第２トランジスタはバックゲートを備え、バックゲートは、第４トランジスタのソースまたはドレインの一方、および第２容量の一方の端子と電気的に接続され、第２トランジスタのソースまたはドレインの一方は、第３トランジスタのソースまたはドレインの他方、第５トランジスタのソースまたはドレインの一方、第６トランジスタのソースまたはドレインの一方、第１容量の他方の端子、および第２容量の他方の端子と電気的に接続され、第５トランジスタのソースまたはドレインの他方は、表示素子の一方の端子と電気的に接続され、論理回路は、第１入力端子に入力される信号と、第２入力端子に入力される信号との、論理演算によって得られる信号を、出力端子に出力する機能を備える、半導体装置である。
（２）
また、上記（１）において、論理演算は、第１入力端子に入力される信号と、第２入力端子に入力される信号の否定との、論理積であってもよい。
（３）
また、上記（１）または上記（２）において、論理回路は、第７トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、を備え、第７トランジスタのゲート、および第９トランジスタのゲートは、第１入力端子と電気的に接続され、第８トランジスタのゲート、および第１０トランジスタのゲートは、第２入力端子と電気的に接続され、第７トランジスタのソースまたはドレインの一方は、第８トランジスタのソースまたはドレインの一方と電気的に接続され、第７トランジスタのソースまたはドレインの他方、および第８トランジスタのソースまたはドレインの他方のいずれか一方は、出力端子と電気的に接続され、第９トランジスタのソースまたはドレインの一方、および第１０トランジスタのソースまたはドレインの一方は、出力端子と電気的に接続されていてもよい。
（４）
また、上記（３）において、第７トランジスタおよび第１０トランジスタは、ｎチャネル型のトランジスタであってもよく、また、第８トランジスタおよび第９トランジスタは、ｐチャネル型のトランジスタであってもよい。
（５）
また、上記（１）乃至上記（４）のいずれか一において、第３トランジスタおよび第４トランジスタは、ｎチャネル型のトランジスタであってもよく、また、第５トランジスタは、ｐチャネル型のトランジスタであってもよい。
（６）
また、上記（４）または上記（５）において、ｐチャネル型のトランジスタは、チャネルが形成される半導体層にシリコンを含んでいてもよい。
（７）
また、上記（４）乃至上記（６）のいずれか一において、ｎチャネル型のトランジスタは、チャネルが形成される半導体層に金属酸化物を含んでいてもよい。
（８）
また、上記（７）において、金属酸化物は、インジウムおよび亜鉛の少なくとも一を含むことが好ましい。
（９）
また、上記（１）乃至上記（８）のいずれか一において、表示素子としては、例えば、タンデム構造の有機ＥＬ素子を用いることができる。
本発明の一態様は、小型化された半導体装置または表示装置を提供できる。または、本発明の一態様は、表示品位を高めた半導体装置または表示装置を提供できる。または、本発明の一態様は、高い色再現性が実現された半導体装置または表示装置を提供できる。または、本発明の一態様は、高精細な半導体装置または表示装置を提供できる。または、本発明の一態様は、信頼性の高い半導体装置または表示装置を提供できる。または、本発明の一態様は、消費電力が低減された半導体装置または表示装置を提供できる。または、本発明の一態様は、新規な半導体装置または表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａおよび図１Ｂは、半導体装置の一例を説明する図である。
図２Ａおよび図２Ｂは、半導体装置の一例を説明する図である。
図３Ａおよび図３Ｂは、半導体装置の一例を説明する図である。
図４Ａ乃至図４Ｃは、トランジスタの回路記号を示す図である。
図５は、半導体装置の動作例を説明するタイミングチャートである。
図６Ａおよび図６Ｂは、半導体装置の動作例を説明する図である。
図７Ａおよび図７Ｂは、半導体装置の動作例を説明する図である。
図８Ａおよび図８Ｂは、半導体装置の動作例を説明する図である。
図９Ａおよび図９Ｂは、半導体装置の動作例を説明する図である。
図１０Ａおよび図１０Ｂは、半導体装置の動作例を説明する図である。
図１１Ａおよび図１１Ｂは、半導体装置の動作例を説明する図である。
図１２Ａおよび図１２Ｂは、半導体装置の一例を説明する図である。
図１３Ａおよび図１３Ｂは、半導体装置の一例を説明する図である。
図１４は、半導体装置の動作例を説明するタイミングチャートである。
図１５Ａは、表示装置の構成例を説明する図である。図１５Ｂ乃至図１５Ｈは、画素の構成例を説明する図である。
図１６Ａは、順序回路の構成例を示す図である。図１６Ｂは、順序回路のタイミングチャートである。図１６Ｃは、順序回路の断面概略図である。
図１７Ａ乃至図１７Ｄは、発光素子の構成例を示す図である。
図１８Ａ乃至図１８Ｄは、発光素子の構成例を示す図である。
図１９Ａ乃至図１９Ｄは、発光素子の構成例を示す図である。
図２０Ａおよび図２０Ｂは、発光素子の構成例を示す図である。
図２１Ａおよび図２１Ｂは、表示装置の一例を示す斜視図である。
図２２は、表示装置の一例を示す断面図である。
図２３は、表示装置の一例を示す断面図である。
図２４は、表示装置の一例を示す断面図である。
図２５は、表示装置の一例を示す断面図である。
図２６は、表示装置の一例を示す断面図である。
図２７Ａは、トランジスタの構成例を示す上面図である。図２７Ｂおよび図２７Ｃは、トランジスタの構成例を示す断面図である。
図２８Ａ乃至図２８Ｆは、電子機器の一例を説明する図である。
図２９Ａ乃至図２９Ｆは、電子機器の一例を説明する図である。
図３０Ａおよび図３０Ｂは、電子機器の一例を説明する図である。
図３１は、電子機器の一例を説明する図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能である。よって、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書等において、ＸとＹとが接続されている、と記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係、に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ＸおよびＹは、それぞれ、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、または層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、または負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（例えば、インバータ、ＮＡＮＤ回路、またはＮＯＲ回路など）、信号変換回路（例えば、デジタルアナログ変換回路、アナログデジタル変換回路、またはガンマ補正回路など）、電位レベル変換回路（例えば、電源回路（例えば、昇圧回路、または降圧回路など）、または信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（例えば、信号振幅もしくは電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、またはバッファ回路など）、信号生成回路、記憶回路、または制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。
また、例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）はＸと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、ＸおよびＹは、それぞれ、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、または層など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば、配線の一部が電極としても機能する場合、一の導電膜が、配線および電極の、両方の構成要素の機能を併せ持っている。したがって、本明細書等における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、またはトランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、一対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけに限らない。「容量素子」は、例えば、配線と配線との間に生じる寄生容量、または、トランジスタのソースまたはドレインの一方とゲートとの間に生じるゲート容量、などを含むものとする。また、例えば、「容量素子」、「寄生容量」、または「ゲート容量」などという用語は、例えば、「容量」などの用語に言い換えることができるものとする。逆に、「容量」という用語は、例えば、「容量素子」、「寄生容量」、または「ゲート容量」などの用語に言い換えることができるものとする。また、「容量」の「一対の電極」という用語は、例えば、「一対の導電体」、「一対の導電領域」、または「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、ソースとドレインの間に流れる電流量を制御する制御端子である。ソースまたはドレインとして機能する二つの端子は、トランジスタの入出力端子である。二つの入出力端子は、トランジスタの導電型（ｎチャネル型またはｐチャネル型）およびトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、「ソース」と「ドレイン」の用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、または「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。なお、トランジスタは、構造によって、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲートまたはバックゲートの一方を第１ゲートと呼称し、トランジスタのゲートまたはバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合、本明細書等においては、それぞれのゲートを、例えば、第１ゲート、第２ゲート、または第３ゲートなどと呼称することがある。
また、本明細書等において、「ノード」は、例えば、回路構成、またはデバイス構造等に応じて、例えば、「端子」、「配線」、「電極」、「導電層」、「導電体」、または「不純物領域」等と言い換えることが可能である。また、例えば、「端子」、または「配線」等は、「ノード」と言い換えることが可能である。
また、本明細書等において、「第１」、「第２」、または「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書などの実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲などにおいて、「第２」に言及された構成要素とされることもありうる。また、例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態あるいは特許請求の範囲などにおいて、省略されることもありうる。
また、本明細書等において、例えば、「上に」、「下に」、「上方に」、または「下方に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成要素を描写する方向に応じて適宜変化するものである。従って、本明細書等で説明した配置を示す語句は、それに限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現は、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」または「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現は、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、例えば、「重なる」などの用語は、例えば構成要素の積層順などの状態を限定するものではない。例えば、「絶縁層Ａに重なる電極Ｂ」の表現は、絶縁層Ａの上に電極Ｂが形成されている状態に限らない。「絶縁層Ａに重なる電極Ｂ」の表現は、例えば、絶縁層Ａの下に電極Ｂが形成されている状態、または、絶縁層Ａの右側（もしくは左側）に電極Ｂが形成されている状態、などを除外しない。
また、本明細書等において、「隣接」または「近接」の用語は、構成要素が直接接していることを限定するものではない。例えば、「絶縁層Ａに隣接する電極Ｂ」の表現は、絶縁層Ａと電極Ｂとが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、例えば、「膜」または「層」などの語句は、状況に応じて、互いに入れ替えることが可能な場合がある。例えば、「導電層」という用語は、「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語は、「絶縁層」という用語に変更することが可能な場合がある。また、例えば、「膜」または「層」などの語句は、それらの語句を使わずに、状況に応じて、別の用語に入れ替えることが可能な場合がある。例えば、「導電層」または「導電膜」という用語は、「導電体」という用語に変更することが可能な場合がある。また、「導電体」という用語は、「導電層」または「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁層」または「絶縁膜」という用語は、「絶縁体」という用語に変更することが可能な場合がある。また、「絶縁体」という用語は、「絶縁層」または「絶縁膜」という用語に変更することが可能な場合がある。
また、本明細書等において、例えば、「電極」、「配線」、または「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は、「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、例えば、複数の「電極」または「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は、「配線」または「電極」などの一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、例えば、複数の「電極」、「配線」、または「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は、「配線」または「端子」の一部とすることができる。また、例えば、「端子」は、「配線」または「電極」の一部とすることができる。また、例えば、「電極」、「配線」、または「端子」などの用語は、例えば、「領域」などの用語に置き換える場合がある。
また、本明細書等において、例えば、「配線」、「信号線」、または「電源線」などの用語は、状況に応じて、互いに入れ替えることが可能な場合がある。例えば、「配線」という用語は、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語は、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、例えば、「信号線」または「電源線」などの用語は、「配線」という用語に変更することが可能な場合がある。また、例えば、「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で、例えば、「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語は、状況に応じて、例えば、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、例えば、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
また、本明細書等において、「スイッチ」とは、複数の端子を備え、かつ、当該端子間の導通または非導通を切り換える（選択する）機能を備える。例えば、スイッチが二つの端子を備え、かつ、両端子間が導通している場合、当該スイッチは、「導通状態である」または「オン状態である」という。また、両端子間が非導通である場合、当該スイッチは、「非導通状態である」または「オフ状態である」という。なお、当該スイッチは、導通状態もしくは非導通状態の一方の状態に切り換えること、または、導通状態もしくは非導通状態の一方の状態を維持することを、「導通状態を制御する」という場合がある。
つまり、スイッチとは、電流を流すか流さないかを制御する機能を備えるものをいう。または、スイッチとは、電流を流す経路を選択して切り換える機能を備えるものをいう。スイッチとして、例えば、電気的なスイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
なお、スイッチの種類として、通常は非導通状態で、導通状態を制御することで導通状態となるスイッチがあり、このようなスイッチのことを「Ａ接点」という場合がある。また、スイッチの種類として、通常は導通状態で、導通状態を制御することで非導通状態となるスイッチがあり、このようなスイッチのことを「Ｂ接点」という場合がある。
スイッチの一例としては、例えば、トランジスタ（例えば、バイポーラトランジスタ、またはＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、またはダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」または「オン状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」または「オフ状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なお、トランジスタを単なるスイッチとして動作させる場合、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を備え、かつ、その電極が動くことによって、導通状態または非導通状態を選択する。
本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して、例えば、「同一」、「同じ」、「等しい」、または「均一」（これらの同意語を含む）などと言う場合、これらは、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
本明細書に記載の実施の形態について、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能である。よって、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明する図面は、発明の構成において、同一部分または同様な機能を有する部分に、同一の符号を異なる図面間で共通して用いることで、その繰り返しの説明を省略する場合がある。また、図面は、同様の機能を指す場合、ハッチングパターンを同じくし、特に符号を付さない場合がある。また、図面は、理解しやすくするため、例えば、斜視図または上面図などにおいて、一部の構成要素の記載を省略している場合がある。
また、本明細書に係る図面等において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、図面は、例えば、その大きさまたは縦横比などに必ずしも限定されない。なお、図面は、理想的な例を模式的に示したものであり、例えば、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつき、などを含むことが可能である。
また、本明細書に係る図面等において、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付す場合がある。本明細書等において、「Ｘ方向」は、Ｘ軸に沿う方向であり、明示する場合を除き順方向と逆方向を区別しない場合がある。「Ｙ方向」および「Ｚ方向」についても、同様である。また、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに交差する方向である。より具体的には、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。本明細書などでは、Ｘ方向、Ｙ方向、またはＺ方向の１つを「第１方向」または「第１の方向」と呼ぶ場合がある。また、他の１つを「第２方向」または「第２の方向」と呼ぶ場合がある。また、残りの１つを「第３方向」または「第３の方向」と呼ぶ場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に、例えば、“Ａ”、“ｂ”、“＿１”、“［ｎ］”、または“［ｍ，ｎ］”などの識別用の符号を付記して記載する場合がある。
（実施の形態１）
本発明の一態様に係る半導体装置１００Ａについて説明する。本発明の一態様に係る半導体装置１００Ａは、例えば、表示装置の画素に用いることができる。
＜構成例＞
半導体装置１００Ａの回路構成例を図１Ａに示す。半導体装置１００Ａは、画素回路５１Ａおよび発光素子６１を備える。画素回路５１Ａは、トランジスタＭ１乃至トランジスタＭ６、容量Ｃ１、容量Ｃ２、および論理回路５４を備える。本実施の形態などでは、トランジスタＭ１乃至トランジスタＭ４、およびトランジスタＭ６は、それぞれｎチャネル型の電界効果トランジスタとする。また、トランジスタＭ５は、ｐチャネル型の電界効果トランジスタとする。
論理回路５４は、入力端子５４ａ、入力端子５４ｂ、および出力端子５４ｙを備える。入力端子５４ａは、配線ＧＬａと電気的に接続される。入力端子５４ｂは、配線ＧＬｂと電気的に接続される。論理回路５４は、入力端子５４ａに入力される信号と、入力端子５４ｂに入力される信号との、論理演算によって得られる信号を、出力端子５４ｙに出力する機能を備える。
トランジスタＭ１のゲートは、出力端子５４ｙと電気的に接続される。トランジスタＭ１のソースまたはドレインの一方は、トランジスタＭ２のゲートと電気的に接続される。トランジスタＭ１のソースまたはドレインの他方は、配線ＤＬと電気的に接続される。トランジスタＭ１は、トランジスタＭ２のゲートと配線ＤＬとの間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ２のゲートは、容量Ｃ１の一方の端子と電気的に接続される。トランジスタＭ２のソースまたはドレインの一方は、容量Ｃ１の他方の端子と電気的に接続される。トランジスタＭ２のソースまたはドレインの他方は、配線１０１と電気的に接続される。また、トランジスタＭ２は、バックゲートを備える。トランジスタＭ２のバックゲートは、容量Ｃ２の一方の端子と電気的に接続される。また、容量Ｃ２の他方の端子は、トランジスタＭ２のソースまたはドレインの一方と電気的に接続される。
トランジスタＭ３のゲートは、配線ＧＬｂと電気的に接続される。トランジスタＭ３のソースまたはドレインの一方は、容量Ｃ１の一方の端子と電気的に接続される。トランジスタＭ３のソースまたはドレインの他方は、容量Ｃ１の他方の端子と電気的に接続される。トランジスタＭ３は、トランジスタＭ２のゲートとトランジスタＭ２のソースまたはドレインの一方との間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ４のゲートは、配線ＧＬｂと電気的に接続される。トランジスタＭ４のソースまたはドレインの一方は、容量Ｃ２の一方の端子と電気的に接続される。トランジスタＭ４のソースまたはドレインの他方は、配線１０２と電気的に接続される。トランジスタＭ４は、容量Ｃ２の一方の端子と配線１０２との間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ５のゲートは、配線ＧＬｂと電気的に接続される。トランジスタＭ５のソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの一方と電気的に接続される。トランジスタＭ５のソースまたはドレインの他方は、発光素子６１の一方の端子（例えば、アノード端子）と電気的に接続される。トランジスタＭ５は、トランジスタＭ２のソースまたはドレインの一方と発光素子６１の一方の端子との間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ６のゲートは、配線ＧＬａと電気的に接続される。トランジスタＭ６のソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの一方と電気的に接続される。トランジスタＭ６のソースまたはドレインの他方は、配線１０３と電気的に接続される。トランジスタＭ６は、トランジスタＭ２のソースまたはドレインの一方と配線１０３との間を、導通状態または非導通状態にする機能を備える。
発光素子６１の他方の端子（例えば、カソード端子）は、配線１０４と電気的に接続される。
発光素子６１は、発光素子６１に流れる電流量に応じた発光強度で発光する。発光素子６１として、例えば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（例えば、白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、または青色ＬＥＤなど）、マイクロＬＥＤ（例えば、１辺が０．１ｍｍ未満のＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、または電子放出素子などの様々な表示素子を用いることができる。
なお、トランジスタＭ２は、発光素子６１に流れる電流量を制御する機能を備える。すなわち、トランジスタＭ２は、発光素子６１の発光強度を制御する機能を備える。なお、本明細書では、トランジスタＭ２を「駆動トランジスタ」と呼称する場合がある。
また、容量Ｃ１および容量Ｃ２のそれぞれの他方の端子、トランジスタＭ２のソースまたはドレインの一方、トランジスタＭ３のソースまたはドレインの他方、トランジスタＭ５のソースまたはドレインの一方、および、トランジスタＭ６のソースまたはドレインの一方、が互いに電気的に接続されている領域をノードＮＤ１ともいう。
また、容量Ｃ２の一方の端子、トランジスタＭ２のバックゲート、および、トランジスタＭ４のソースまたはドレインの一方、が互いに電気的に接続されている領域をノードＮＤ２ともいう。
また、トランジスタＭ１のソースまたはドレインの一方、トランジスタＭ３のソースまたはドレインの一方、容量Ｃ１の一方の端子、および、トランジスタＭ２のゲート、が互いに電気的に接続されている領域をノードＮＤ３ともいう。
また、トランジスタＭ１のゲート、および、出力端子５４ｙ、が互いに電気的に接続されている領域をノードＧＮともいう。
容量Ｃ１は、例えば、ノードＮＤ３がフローティング状態の時に、トランジスタＭ２のソースまたはドレインの他方と、トランジスタＭ２のゲートと、の間の電位差（電圧）を保持する機能を備える。
容量Ｃ２は、例えば、ノードＮＤ２がフローティング状態の時に、トランジスタＭ２のソースまたはドレインの他方と、トランジスタＭ２のバックゲートと、の間の電位差（電圧）を保持する機能を備える。
本実施の形態などにおいて、論理回路５４として、例えば、入力端子５４ａに入力される信号と、入力端子５４ｂに入力される信号の否定と、の論理積によって得られる信号を、出力端子５４ｙに出力する構成とすることができる。
論理回路５４の機能を実現するために、さまざまな回路構成を用いることができる。論理回路５４の回路構成例を図１Ｂに示す。論理回路５４は、トランジスタＭ７乃至トランジスタＭ１０を備える。本実施の形態などでは、トランジスタＭ７およびトランジスタＭ１０は、ｎチャネル型の電界効果トランジスタとする。また、トランジスタＭ８およびトランジスタＭ９は、ｐチャネル型の電界効果トランジスタとする。
トランジスタＭ７のゲートおよびトランジスタＭ９のゲートは、入力端子５４ａと電気的に接続される。トランジスタＭ８のゲートおよびトランジスタＭ１０のゲートは、入力端子５４ｂと電気的に接続される。また、トランジスタＭ７のソースまたはドレインの一方は、トランジスタＭ８のソースまたはドレインの一方と電気的に接続される。また、トランジスタＭ７のソースまたはドレインの他方は、配線１０１と電気的に接続される。トランジスタＭ８のソースまたはドレインの他方は、出力端子５４ｙと電気的に接続される。また、トランジスタＭ９のソースまたはドレインの一方、およびトランジスタＭ１０のソースまたはドレインの一方は、出力端子５４ｙと電気的に接続される。また、トランジスタＭ９のソースまたはドレインの他方、およびトランジスタＭ１０のソースまたはドレインの他方は、配線１０３と電気的に接続される。
なお、論理回路５４の回路構成としては、図１Ｂの構成に限定されない。例えば、トランジスタＭ８のソースまたはドレインの他方が、配線１０１と電気的に接続され、かつ、トランジスタＭ７のソースまたはドレインの他方が、出力端子５４ｙと電気的に接続される構成としてもよい。
なお、本実施の形態などでは、トランジスタＭ１乃至トランジスタＭ１０は、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、ｎチャネル型のトランジスタの場合は０Ｖより大きいものとし、ｐチャネル型のトランジスタの場合は０Ｖより小さいものとする。なお、トランジスタＭ１乃至トランジスタＭ１０のそれぞれのしきい値電圧は、異なっていてもよい。例えば、トランジスタＭ２のしきい値電圧をＶｔｈ２という場合がある。また、トランジスタＭ７のしきい値電圧をＶｔｈ７という場合がある。また、トランジスタＭ９のしきい値電圧をＶｔｈ９という場合がある。
本発明の一態様に係る画素回路５１Ａには、様々な半導体を含むトランジスタを用いることができる。例えば、チャネル形成領域に、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体を含むトランジスタを用いることができる。また、主成分が単一の元素で構成される単体の半導体（例えば、シリコン（Ｓｉ）、またはゲルマニウム（Ｇｅ））に限らず、例えば、化合物半導体（例えば、シリコンゲルマニウム（ＳｉＧｅ）、またはヒ化ガリウム（ＧａＡｓ））、または酸化物半導体などを用いることが出来る。
また、本発明の一態様に係る画素回路５１Ａには、様々な構造のトランジスタを用いることができる。例えば、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ型（トライゲート型）、トップゲート型、ボトムゲート型、またはデュアルゲート型（チャネルの上下にゲートが配置されている構造）など、様々な構成のトランジスタを用いることが出来る。また、本発明の一態様に係るトランジスタとして、例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、またはバイポーラトランジスタなどを用いることが出来る。
例えば、画素回路５１Ａを構成するトランジスタとして、ＯＳトランジスタ（チャネルが形成される半導体層に酸化物半導体を含むトランジスタ）を用いてもよい。酸化物半導体は、バンドギャップが２ｅＶ以上であるため、オフ電流が著しく少ない。
室温下における、チャネル幅１μｍあたりのＯＳトランジスタのオフ電流値は、１ａＡ（１×１０−１８Ａ）以下、１ｚＡ（１×１０−２１Ａ）以下、または１ｙＡ（１×１０−２４Ａ）以下とすることができる。なお、室温下における、チャネル幅１μｍあたりのＳｉトランジスタ（チャネルが形成される半導体層にシリコンを含むトランジスタ）のオフ電流値は、１ｆＡ（１×１０−１５Ａ）以上１ｐＡ（１×１０−１２Ａ）以下である。したがって、ＯＳトランジスタのオフ電流は、Ｓｉトランジスタのオフ電流よりも１０桁程度低いともいえる。
画素回路５１Ａを構成するトランジスタにＯＳトランジスタを用いると、各ノードに書き込まれた電荷を長期間保持することができる。例えば、フレームごとの書き換えが不要な静止画像を表示する場合に、周辺駆動回路の動作を停止しても画像表示を継続することが可能になる。このような、静止画像の表示中に周辺駆動回路の動作を停止する駆動方法を「アイドリングストップ駆動」ともいう。アイドリングストップ駆動を行うことにより、表示装置の消費電力を低減できる。
また、ＯＳトランジスタは、高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。ＯＳトランジスタを含む半導体装置は、高温環境下においても動作が安定し、高い信頼性が得られる。
また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。画素回路５１Ａを構成するトランジスタにＯＳトランジスタを用いることで、配線１０１に供給される電位（アノード電位ともいう）と配線１０４に供給される電位（カソード電位ともいう）との間の電位差（電圧）が大きい場合でも動作が安定し、信頼性の良好な半導体装置が実現できる。特に、トランジスタＭ２にＯＳトランジスタを用いることが好ましい。
ＯＳトランジスタの半導体層は、例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから選ばれた、一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、およびスズから選ばれた、一種または複数種であることが好ましい。
特に、半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＧＺＯ」とも記す）を用いることが好ましい。または、半導体層として、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＺＯ」とも記す）を用いてもよい。または、半導体層として、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＧＺＯ」とも記す）を用いてもよい。
半導体層がＩｎ−Ｍ−Ｚｎ酸化物の場合、当該Ｉｎ−Ｍ−Ｚｎ酸化物におけるＩｎの原子数比は、Ｍの原子数比以上であることが好ましい。このようなＩｎ−Ｍ−Ｚｎ酸化物の金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝２：１：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝３：１：２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：７またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：８またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝６：１：６またはその近傍の組成、または、Ｉｎ：Ｍ：Ｚｎ＝５：２：５またはその近傍の組成、等が挙げられる。また、当該Ｉｎ−Ｍ−Ｚｎ酸化物におけるＩｎの原子数比はＭの原子数比より小さくてもよい場合がある。このようなＩｎ−Ｍ−Ｚｎ酸化物の金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２またはその近傍の組成、または、Ｉｎ：Ｍ：Ｚｎ＝１：３：４またはその近傍の組成、等が挙げられる。なお、近傍の組成とは、所望の原子数比のプラスマイナス３０％の範囲を含む。
例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍の組成と記載する場合、各元素の含有比率が、Ｉｎを４としたとき、Ｇａが１以上３以下であり、Ｚｎが２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍の組成と記載する場合、各元素の含有比率が、Ｉｎを５としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍の組成と記載する場合、各元素の含有比率が、Ｉｎを１としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが０．１より大きく２以下である場合を含む。
また、画素回路５１Ａを、異なる半導体材料を用いた複数種類のトランジスタで構成してもよい。例えば、画素回路５１Ａを、半導体層に低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ））を有するトランジスタ（以下、ＬＴＰＳトランジスタともいう。）と、ＯＳトランジスタで構成してもよい。ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成をＬＴＰＯと呼称する場合がある。
本実施の形態などにおいて、例えば、画素回路５１Ａを構成するトランジスタのうち、ｎチャネル型のトランジスタとしてＯＳトランジスタを用いて、ｐチャネル型のトランジスタとしてＬＴＰＳトランジスタを用いてもよい。例えば、ｎチャネル型のＯＳトランジスタのゲートと、ｐチャネル型のＬＴＰＳトランジスタのゲートと、を電気的に接続することで、例えば、相補的に動作する回路、ＣＭＯＳ論理ゲート、またはＣＭＯＳ論理回路などを構成してもよい。
例えば、トランジスタＭ３およびトランジスタＭ４にｎチャネル型のＯＳトランジスタを用いて、トランジスタＭ５にｐチャネル型のＬＴＰＳトランジスタを用いることで、トランジスタＭ３およびトランジスタＭ４と、トランジスタＭ５と、を相補的に動作させることができる。よって、トランジスタＭ３乃至トランジスタＭ５のそれぞれの導通状態を制御するために必要な配線の数を減らすことができる。そのため、本発明の一態様に係る半導体装置１００Ａを用いた表示装置の精細度を高めることができる。また、本発明の一態様に係る半導体装置１００Ａを用いた表示装置の表示品位を高めることができる。
また、例えば、トランジスタＭ７およびトランジスタＭ１０にｎチャネル型のＯＳトランジスタを用いて、トランジスタＭ８およびトランジスタＭ９にｐチャネル型のＬＴＰＳトランジスタを用いることで、画素回路５１Ａの内部に、ＣＭＯＳ論理回路を設けることができる。例えば、トランジスタＭ１の導通状態を制御するための信号を、画素回路５１Ａの内部で生成してもよい。よって、トランジスタＭ１の導通状態を制御するために必要な配線を減らすことができる。そのため、本発明の一態様に係る半導体装置１００Ａを用いた表示装置の精細度を高めることができる。また、本発明の一態様に係る半導体装置１００Ａを用いた表示装置の表示品位を高めることができる。
また、ＯＳトランジスタは、オフ電流が著しく少ない。そのため、例えば、スイッチとして機能するトランジスタＭ１およびトランジスタＭ６にＯＳトランジスタを用いることが好ましい。また、ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。そのため、例えば、発光素子６１に流れる電流を制御するトランジスタＭ２にＬＴＰＳトランジスタを用いてもよい。このように、ＯＳトランジスタとＬＴＰＳトランジスタの双方を適宜組み合わせて画素回路５１Ａを構成することで、消費電力が低く、駆動能力の高い表示装置を実現することができる。
画素回路５１Ａを、異なる半導体材料を用いた複数種類のトランジスタで構成する場合、トランジスタの種類毎に、異なる層にトランジスタを設けてもよい。例えば、画素回路５１ＡがＳｉトランジスタとＯＳトランジスタとで構成される場合、Ｓｉトランジスタを含む層とＯＳトランジスタを含む層とを重ねて設けてもよい。このような構成とすることで、画素回路５１Ａの占有面積が低減される。
画素回路５１Ａを構成するトランジスタのうち、トランジスタＭ１、およびトランジスタＭ３乃至トランジスタＭ６はスイッチとして機能する。また、論理回路５４を構成するトランジスタＭ７乃至トランジスタＭ１０はスイッチとして機能する。例えば、ｎチャネル型のトランジスタはＡ接点のスイッチとして機能し、ｐチャネル型のトランジスタはＢ接点のスイッチとして機能する。よって、半導体装置１００Ａを図２Ａのように示すことができる。また、論理回路５４を図２Ｂのように示すことができる。
画素回路５１Ａを構成するトランジスタの全部または一部は、バックゲートを備えるトランジスタであってもよい。トランジスタは、バックゲートを設けることで、外部で生じる電界が、チャネル形成領域に作用しにくくなる。そのため、半導体装置の動作が安定し、半導体装置の信頼性を高めることができる。また、トランジスタは、バックゲートにゲートと同じ電位を与えることで、オン抵抗を低減することができる。また、トランジスタは、バックゲートの電位をゲートの電位とは別に、独立に制御することで、しきい値電圧を変化させることができる。
図３Ａに、トランジスタＭ２だけでなく、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、およびトランジスタＭ６を、バックゲートを備えるトランジスタで構成した半導体装置１００Ａの回路構成例を示す。また、図３Ｂに、トランジスタＭ７、およびトランジスタＭ１０を、バックゲートを備えるトランジスタで構成した論理回路５４の回路構成例を示す。図３Ａおよび図３Ｂでは、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、トランジスタＭ７、およびトランジスタＭ１０のそれぞれにおいて、ゲートとバックゲートを電気的に接続する例を示している。ただし、半導体装置を構成する全てのトランジスタにバックゲートを設ける必要はない。
また、ゲートとバックゲートを電気的に接続せず、バックゲートに任意の電位を供給してもよい。なお、バックゲートに供給する電位は固定電位に限らない。半導体装置を構成するトランジスタのバックゲートに供給する電位は、トランジスタ毎に異なってもよいし、同じでもよい。
画素回路５１Ａを構成するトランジスタは、ソースとドレインとの間に１つのゲートを備えるシングルゲート型のトランジスタであってもよいし、ダブルゲート型のトランジスタであってもよい。図４Ａに、ダブルゲート型のトランジスタ１８０Ａの回路記号例を示す。
トランジスタ１８０Ａは、トランジスタＴｒ１とトランジスタＴｒ２とを直列に接続した構成を有する。図４Ａに示すトランジスタ１８０Ａでは、トランジスタＴｒ１のソースまたはドレインの一方が、端子Ｓと電気的に接続される。また、トランジスタＴｒ１のソースまたはドレインの他方が、トランジスタＴｒ２のソースまたはドレインの一方と電気的に接続される。また、トランジスタＴｒ２のソースまたはドレインの他方が端子Ｄと電気的に接続される。また、図４Ａに示すトランジスタ１８０Ａでは、トランジスタＴｒ１とトランジスタＴｒ２とのゲートが電気的に接続され、かつ、端子Ｇと電気的に接続される。
図４Ａに示すトランジスタ１８０Ａは、端子Ｇの電位を変化させることで、端子Ｓと端子Ｄとの間の、導通状態または非導通状態を切り換える機能を有する。よって、ダブルゲート型のトランジスタであるトランジスタ１８０Ａは、トランジスタＴｒ１とトランジスタＴｒ２とを内在し、かつ、１つのトランジスタとして機能する。すなわち、図４Ａにおいて、トランジスタ１８０Ａのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
また、画素回路５１Ａを構成するトランジスタは、トリプルゲート型のトランジスタであってもよい。図４Ｂに、トリプルゲート型のトランジスタ１８０Ｂの回路記号例を示す。
トランジスタ１８０Ｂは、トランジスタＴｒ１と、トランジスタＴｒ２と、トランジスタＴｒ３と、を直列に接続した構成を有する。図４Ｂに示すトランジスタ１８０Ｂでは、トランジスタＴｒ１のソースまたはドレインの一方が、端子Ｓと電気的に接続される。また、トランジスタＴｒ１のソースまたはドレインの他方が、トランジスタＴｒ２のソースまたはドレインの一方と電気的に接続される。また、トランジスタＴｒ２のソースまたはドレインの他方が、トランジスタＴｒ３のソースまたはドレインの一方と電気的に接続される。また、トランジスタＴｒ３のソースまたはドレインの他方が、端子Ｄと電気的に接続される。また、図４Ｂに示すトランジスタ１８０Ｂでは、トランジスタＴｒ１と、トランジスタＴｒ２と、トランジスタＴｒ３と、のゲートが電気的に接続され、かつ、端子Ｇと電気的に接続される。
図４Ｂに示すトランジスタ１８０Ｂは、端子Ｇの電位を変化させることで、端子Ｓと端子Ｄとの間の、導通状態または非導通状態を切り換える機能を有する。よって、トリプルゲート型のトランジスタであるトランジスタ１８０Ｂは、トランジスタＴｒ１と、トランジスタＴｒ２と、トランジスタＴｒ３と、を内在し、かつ、１つのトランジスタとして機能する。すなわち、図４Ｂにおいて、トランジスタ１８０Ｂのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
また、画素回路５１Ａを構成するトランジスタは、４つ以上のトランジスタを直列に接続した構成であってもよい。図４Ｃに示すトランジスタ１８０Ｃは、６つのトランジスタ（トランジスタＴｒ１乃至トランジスタＴｒ６）のそれぞれを、直列に接続した構成を有する。また、図４Ｃに示すトランジスタ１８０Ｃでは、６つのトランジスタのそれぞれのゲートが電気的に接続され、かつ、端子Ｇと電気的に接続される。
図４Ｃに示すトランジスタ１８０Ｃは、端子Ｇの電位を変化させることで、端子Ｓと端子Ｄとの間の、導通状態または非導通状態を切り換える機能を有する。よって、トランジスタ１８０Ｃは、トランジスタＴｒ１乃至トランジスタＴｒ６を内在し、かつ、１つのトランジスタとして機能する。すなわち、図４Ｃにおいて、トランジスタ１８０Ｃのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
トランジスタ１８０Ａ、トランジスタ１８０Ｂ、およびトランジスタ１８０Ｃのように、複数のゲートを有し、かつ、複数のゲートが電気的に接続されているトランジスタを、「マルチゲート型のトランジスタ」、または「マルチゲートトランジスタ」と呼ぶ場合がある。
例えば、トランジスタを飽和領域で動作させる場合、飽和領域における電気特性を向上させるため、トランジスタのチャネル長を長くする場合がある。チャネル長の長いトランジスタを実現するためにマルチゲートトランジスタを用いてもよい。
＜動作例＞
次に、図面を用いて半導体装置１００Ａの動作例を説明する。図５は、半導体装置１００Ａの動作例を説明するためのタイミングチャートである。図６乃至図１１は、半導体装置１００Ａの動作例を説明するための回路図である。
配線ＤＬにビデオ信号Ｖｄａｔａが供給されるものとする。配線１０１に電位Ｖａが供給され、配線１０２に電位Ｖ１が供給され、配線１０３に電位Ｖ０が供給され、配線１０４に電位Ｖｃが供給されるものとする。また、配線ＧＬａおよび配線ＧＬｂのそれぞれに、電位Ｈまたは電位Ｌのどちらかが供給されるものとする。電位Ｈは、電位Ｌよりも高い電位であることが好ましい。なお、本明細書などにおいて、「電位Ｈ」は、ｎチャネル型のトランジスタのゲートに入力されることで当該トランジスタがオン状態になり、かつ、ｐチャネル型のトランジスタのゲートに入力されることで当該トランジスタがオフ状態になる電位とする。また、「電位Ｌ」は、ｎチャネル型のトランジスタのゲートに入力されることで当該トランジスタがオフ状態になり、かつ、ｐチャネル型のトランジスタのゲートに入力されることで当該トランジスタがオン状態になる電位とする。
電位Ｖａはアノード電位であり、電位Ｖｃはカソード電位である。また、電位Ｖ１は電位Ｖ０よりも高い電位であることが好ましい。また、電位Ｖ１は、トランジスタＭ２のバックゲートに供給されることで、当該トランジスタをオン状態にできる電位としてもよい。また、電位Ｖ０は、トランジスタＭ２のゲートに供給されることで、当該トランジスタをオフ状態にできる電位としてもよい。例えば、電位Ｖ０は０Ｖまたは電位Ｌとすることができる。また、電位Ｈは電位Ｖ１よりも高い電位であることが好ましく、例えば、電位Ｖａとすることができる。なお、本実施の形態などでは、電位Ｖ０を０Ｖとし、電位Ｖ１を５Ｖとする。また、電位Ｖａを１５Ｖとし、電位Ｖｃを０Ｖとする。また、電位Ｌを電位Ｖ０と同じ電位（０Ｖ）とし、電位Ｈを電位Ｖａと同じ電位（１５Ｖ）とする。また、ビデオ信号Ｖｄａｔａを２Ｖから５Ｖの範囲とする。
なお、図面において、例えば端子または配線などに隣接して、“Ｈ”、“Ｌ”、“Ｖ０”、または“Ｖ１”などの電位を示す記号（「電位記号」ともいう。）を記す場合がある。また、例えば端子または配線などの電位変化をわかりやすくするため、電位変化があった例えば端子または配線などに付記する電位記号を、囲み文字で記す場合がある。また、オフ状態のトランジスタに重ねて“×”記号を付す場合がある。
なお、本明細書などにおいて、トランジスタの導通状態または非導通状態を変化させ、当該トランジスタと電気的に接続するノードに電荷を供給し、また、当該ノードの電位を変化させる一連の動作のことを、「処理」という場合がある。
半導体装置１００Ａが備える発光素子６１の発光強度は、発光素子６１に流れる電流Ｉｅ（図１０Ａ参照）の大きさで制御される。画素回路５１Ａは、配線ＤＬから供給されたビデオ信号Ｖｄａｔａに応じて、電流Ｉｅの大きさを制御する機能を備える。
発光素子６１に流れる電流Ｉｅは、主にビデオ信号ＶｄａｔａとトランジスタＭ２のＶｔｈとによって決定される。よって、同じビデオ信号Ｖｄａｔａを複数の画素回路に供給しても、それぞれの画素回路が備えるトランジスタＭ２のＶｔｈが異なると、画素毎に異なる電流Ｉｅが流れる。よって、トランジスタＭ２のＶｔｈのばらつきが、表示装置の表示品位低下の一因となる。
そこで、画素毎にトランジスタＭ２のＶｔｈを取得することによって、電流Ｉｅのばらつきを低減することができる。なお、トランジスタＭ２のＶｔｈを取得する動作を、「Ｖｔｈ補正動作」という場合がある。
〔Ｖｔｈ補正動作〕
まず、期間Ｔ１１において、リセット動作を行う。具体的には、配線ＧＬａおよび配線ＧＬｂに電位Ｈが供給される（図６Ａ参照。）。すると、トランジスタＭ３、トランジスタＭ４、およびトランジスタＭ６がオン状態となり、トランジスタＭ５がオフ状態となる。
また、論理回路５４において、入力端子５４ａおよび入力端子５４ｂに、電位Ｈが供給される（図６Ｂ参照。）。すると、トランジスタＭ７およびトランジスタＭ１０がオン状態となり、トランジスタＭ８およびトランジスタＭ９がオフ状態となる。よって、出力端子５４ｙからノードＧＮに供給される電位は、電位Ｖ０となる。本実施の形態などでは、電位Ｖ０と電位Ｌとを同じ電位としているため、トランジスタＭ１がオフ状態となる。
また、ノードＮＤ１には、トランジスタＭ６を介して、電位Ｖ０が供給される。さらに、ノードＮＤ３には、トランジスタＭ６およびトランジスタＭ３を介して、電位Ｖ０が供給される。また、ノードＮＤ２には、トランジスタＭ４を介して、電位Ｖ１が供給される。
次に、期間Ｔ１２において、配線ＧＬａに電位Ｌが供給される（図７Ａ参照。）。配線ＧＬｂの電位は電位Ｈのままである。すると、トランジスタＭ６がオフ状態となる。
また、論理回路５４において、入力端子５４ａに電位Ｌが供給され、入力端子５４ｂに電位Ｈが供給される（図７Ｂ参照。）。すると、トランジスタＭ９およびトランジスタＭ１０がオン状態となり、トランジスタＭ７およびトランジスタＭ８がオフ状態となる。よって、出力端子５４ｙからノードＧＮに供給される電位は、電位Ｖ０であり、トランジスタＭ１はオフ状態のままである。
また、ノードＮＤ２の電位が電位Ｖ１であるため、トランジスタＭ２はオン状態である。よって、トランジスタＭ２を介して、配線１０１からノードＮＤ１に電荷が供給され、ノードＮＤ１の電位が徐々に上昇する。また、トランジスタＭ３もオン状態であるため、ノードＮＤ３の電位も上昇する。具体的には、ノードＮＤ１およびノードＮＤ３の電位は、電位Ｖ１からトランジスタＭ２のＶｔｈを引いた値（電位Ｖ１−Ｖｔｈ２）まで上昇する。換言すると、トランジスタＭ２のバックゲートとトランジスタＭ２のソースとの間にＶｔｈ２が印加された状態になる。
次に、期間Ｔ１３において、配線ＧＬｂに電位Ｌが供給される（図８Ａ参照。）。配線ＧＬａの電位は電位Ｌのままである。すると、トランジスタＭ３およびトランジスタＭ４がオフ状態となり、トランジスタＭ５がオン状態となる。
また、論理回路５４において、入力端子５４ａおよび入力端子５４ｂに電位Ｌが供給される（図８Ｂ参照。）。すると、トランジスタＭ８およびトランジスタＭ９がオン状態となり、トランジスタＭ７およびトランジスタＭ１０がオフ状態となる。よって、出力端子５４ｙからノードＧＮに供給される電位は、電位Ｖ０−Ｖｔｈ９となる。本実施の形態などにおいて、電位Ｖ０は０Ｖとし、ビデオ信号Ｖｄａｔａは２Ｖから５Ｖの範囲としている。よって、例えば、Ｖｔｈ９を−１Ｖとすると、ノードＧＮの電位は１Ｖになり、トランジスタＭ１はオフ状態のままとなる。
よって、ノードＮＤ１の電位が電位Ｖｅ０となる。電位Ｖｅ０は、電位Ｖｃよりも発光素子６１による電圧降下の分だけ高い電位となる。また、ノードＮＤ２およびノードＮＤ３がフローティング状態になり、それぞれのノードに供給された電荷が保持される。そのため、ノードＮＤ２の電位が電位Ｖｅ０＋Ｖｔｈ２となり、ノードＮＤ３の電位が電位Ｖｅ０となる。よって、トランジスタＭ２のバックゲートとトランジスタＭ２のソースとの間にＶｔｈ２が印加された状態が維持される。
〔データ書き込み動作〕
期間Ｔ１４において、配線ＧＬａに電位Ｈが供給される（図９Ａ参照。）。配線ＧＬｂの電位は電位Ｌのままである。すると、トランジスタＭ６がオン状態となる。
また、論理回路５４において、入力端子５４ａに電位Ｈが供給され、入力端子５４ｂに電位Ｌが供給される（図９Ｂ参照。）。すると、トランジスタＭ７およびトランジスタＭ８がオン状態となり、トランジスタＭ９およびトランジスタＭ１０がオフ状態となる。よって、出力端子５４ｙからノードＧＮに供給される電位は、電位Ｖａ−Ｖｔｈ７となる。本実施の形態などにおいて、電位Ｖａは１５Ｖとし、ビデオ信号Ｖｄａｔａは２Ｖから５Ｖの範囲としている。よって、例えば、Ｖｔｈ７を１Ｖとすると、ノードＧＮの電位は１４Ｖになり、トランジスタＭ１がオン状態となる。
よって、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給され、ノードＮＤ１に電位Ｖ０が供給される。なお、本実施の形態などでは、電位Ｖ０は０Ｖとしているため、ノードＮＤ１の電位が０Ｖとなる。よって、トランジスタＭ２のゲートとトランジスタＭ２のソースとの間にビデオ信号Ｖｄａｔａが印加された状態となる。
また、ノードＮＤ１とノードＮＤ２とは容量Ｃ２を介して容量結合しているため、ノードＮＤ１の電位が電位Ｖｅ０から電位Ｖ０に変化すると、ノードＮＤ２の電位も同様に電位Ｖｅ０＋Ｖｔｈ２から電位Ｖ０＋Ｖｔｈ２に変化する。なお、本実施の形態などでは、電位Ｖ０は０Ｖとしているため、ノードＮＤ１の電位が０Ｖとなり、ノードＮＤ２の電位がＶｔｈ２となる。よって、トランジスタＭ２のバックゲートとトランジスタＭ２のソースとの間にＶｔｈ２が印加された状態が維持される。
〔発光動作〕
期間Ｔ１５において、配線ＧＬａに電位Ｌが供給される（図１０Ａ参照。）。配線ＧＬｂの電位は電位Ｌのままである。すると、トランジスタＭ６がオフ状態となる。
また、論理回路５４において、入力端子５４ａおよび入力端子５４ｂに電位Ｌが供給される（図１０Ｂ参照。）。すると、期間Ｔ１３と同様に、ノードＧＮの電位は１Ｖになり、トランジスタＭ１がオフ状態となる。
また、配線１０１から配線１０４に電流が流れる。すなわち、発光素子６１に電流Ｉｅが流れ、発光素子６１は電流Ｉｅに応じた輝度で発光する。また、配線１０１から配線１０４に電流が流れると、発光素子６１の電圧降下により、ノードＮＤ１の電位が電位Ｖ０から電位Ｖｅ１に上昇する。
また、ノードＮＤ３はフローティング状態であり、ノードＮＤ１とノードＮＤ３とは容量Ｃ１を介して容量結合している。よって、ノードＮＤ１の電位変化に追従して、ノードＮＤ３の電位がビデオ信号Ｖｄａｔａからビデオ信号Ｖｄａｔａ＋電位Ｖｅ１−電位Ｖ０になる。なお、本実施の形態などでは、電位Ｖ０は０Ｖとしているため、ノードＮＤ３の電位がビデオ信号Ｖｄａｔａ＋電位Ｖｅ１となる。よって、トランジスタＭ２のゲートとトランジスタＭ２のソースとの間の電位差（電圧）がビデオ信号Ｖｄａｔａのまま維持される。
同様に、ノードＮＤ２はフローティング状態であり、ノードＮＤ１とノードＮＤ２とは容量Ｃ２を介して容量結合している。よって、ノードＮＤ１の電位変化に追従して、ノードＮＤ２の電位が電位Ｖ０＋Ｖｔｈ２から電位Ｖｅ１＋Ｖｔｈ２になる。よって、トランジスタＭ２のバックゲートとトランジスタＭ２のソースとの間の電位差（電圧）がＶｔｈ２のまま維持される。
また、前述した通り、発光素子６１に流れる電流Ｉｅの電流量は、ビデオ信号ＶｄａｔａとトランジスタＭ２のＶｔｈとによって決定される。本発明の一態様に係る半導体装置１００Ａでは、Ｖｔｈ補正動作を行うことで、発光素子６１に流れる電流Ｉｅの電流量をビデオ信号Ｖｄａｔａにより制御できる。
〔消光動作〕
期間Ｔ１６において、配線ＧＬｂに電位Ｈが供給される（図１１Ａ参照。）。配線ＧＬａの電位は電位Ｌのままである。すると、トランジスタＭ３およびトランジスタＭ４がオン状態となり、トランジスタＭ５がオフ状態となる。
また、論理回路５４において、入力端子５４ａに電位Ｌが供給され、入力端子５４ｂに電位Ｈが供給される（図１１Ｂ参照。）。すると、期間Ｔ１２と同様に、ノードＧＮの電位は０Ｖになり、トランジスタＭ１はオフ状態のままとなる。
トランジスタＭ５がオフ状態になると、発光素子６１に電流が流れなくなるため、発光素子６１の発光が停止（消光）する。
表示素子として例えばＥＬ素子などの発光素子を用いた表示装置は、１フレーム期間中に発光素子を点灯し続けることができる。このような駆動方法を「ホールド型」または「ホールド型駆動」ともいう。表示装置の駆動方法をホールド型駆動にすることで、例えば表示画面のフリッカ現象などを軽減できる。一方でホールド型駆動では、動画表示において、例えば残像感および画像のぼやけなどが生じやすい。動画を表示したときに人が感じる解像度を、「動画解像度」ともいう。すなわち、ホールド型駆動は、動画解像度が低下しやすい。
また、動画表示において、例えば残像感および画像のぼやけなどを改善する「黒挿入駆動」が知られている。「黒挿入駆動」は、「疑似インパルス型」または「疑似インパルス型駆動」とも呼ばれる。黒挿入駆動は、１フレームおきに黒表示を行う駆動方法、または１フレーム中の一定期間黒表示を行う駆動方法である。
本発明の一態様に係る半導体装置１００Ａは、消光動作によって黒挿入駆動の実現が容易になる。本発明の一態様に係る半導体装置１００Ａを用いた表示装置は、動画解像度が低下しにくく、表示品位の高い動画表示が実現できる。
なお、期間Ｔ１６では、トランジスタＭ３およびトランジスタＭ４がオン状態であり、ノードＮＤ１乃至ノードＮＤ３の挙動が、前述した期間Ｔ１２と同様になる。そのため、消光動作と同時にＶｔｈ補正動作を行ってもよい。例えば、黒挿入駆動を行う場合、１フレーム中の黒表示を行う期間（消光動作を行う期間）で、Ｖｔｈ補正を行うことができる。そのため、Ｖｔｈ補正動作を行う期間を別途設けなくてもよい。よって、データ書き込み動作を実行する頻度を高めることができる。そのため、表示装置の表示品位を高めることができる。
＜変形例＞
本発明の一態様に係る半導体装置１００Ａは、図１Ａに示す回路構成に限定されない。図１Ａに示す回路５３Ａは、配線ＧＬａに供給される信号と、配線ＧＬｂに供給される信号との、論理演算の結果に基づいて、配線ＤＬとノードＮＤ３との間を、導通状態または非導通状態のいずれか一方の状態にする機能を備える回路とみなすことができる。よって、半導体装置１００Ａは、図１２Ａのように表すことができる。図１２Ａは、回路５３Ａを回路５３Ｂに置き換えた点が、図１Ａと異なる。
回路５３Ｂは、端子５３ａ、端子５３ｂ、端子５３ｙ１、および端子５３ｙ２を備える。端子５３ａは配線ＧＬａと電気的に接続され、端子５３ｂは配線ＧＬｂと電気的に接続される。また、端子５３ｙ１は配線ＤＬと電気的に接続され、端子５３ｙ２はノードＮＤ３と電気的に接続される。回路５３Ｂは、端子５３ａに入力される信号と、端子５３ｂに入力される信号と、の論理演算の結果に基づいて、端子５３ｙ１と端子５３ｙ２との間を、導通状態または非導通状態のいずれか一方の状態にする機能を備える。
本実施の形態などにおいて、回路５３Ｂとしては、例えば、端子５３ａに入力される信号と、端子５３ｂに入力される信号の否定と、の論理積の結果が真の場合、端子５３ｙ１と端子５３ｙ２との間を導通状態にし、または、当該論理積の結果が偽の場合、端子５３ｙ１と端子５３ｙ２との間を非導通状態にすることができる。つまり、端子５３ａに入力される電位が電位Ｈであり、かつ、端子５３ｂに入力される電位が電位Ｌである場合にのみ、端子５３ｙ１と端子５３ｙ２との間が導通状態になる。
回路５３Ｂの機能を実現するために、さまざまな回路構成を用いることができる。回路５３Ｂの回路構成例を図１２Ｂに示す。回路５３Ｂは、トランジスタＭ１ａおよびトランジスタＭ１ｂを備える。本実施の形態などでは、トランジスタＭ１ａは、ｎチャネル型の電界効果トランジスタとする。例えば、ｎチャネル型のＯＳトランジスタを用いてもよい。また、トランジスタＭ１ｂは、ｐチャネル型の電界効果トランジスタとする。例えば、ｐチャネル型のＬＴＰＳトランジスタを用いてもよい。
トランジスタＭ１ａのゲートは、端子５３ａと電気的に接続される。また、トランジスタＭ１ｂのゲートは、端子５３ｂと電気的に接続される。また、トランジスタＭ１ａのソースまたはドレインの一方は、トランジスタＭ１ｂのソースまたはドレインの一方と電気的に接続される。また、トランジスタＭ１ａのソースまたはドレインの他方は、端子５３ｙ１と電気的に接続される。また、トランジスタＭ１ｂのソースまたはドレインの他方は、端子５３ｙ２と電気的に接続される。
なお、回路５３Ｂの回路構成としては、図１２Ｂの構成に限定されない。例えば、トランジスタＭ１ｂのソースまたはドレインの他方が、端子５３ｙ１と電気的に接続され、かつ、トランジスタＭ１ａのソースまたはドレインの他方が、端子５３ｙ２と電気的に接続される構成としてもよい。
図１２Ａおよび図１２Ｂに示す回路５３Ｂの回路構成を用いることで、図１Ａおよび図１Ｂに示す回路５３Ａの回路構成よりも、トランジスタの数を少なくすることができる。よって、本発明の一態様に係る半導体装置１００Ａを用いた表示装置の精細度を高めることができる。また、本発明の一態様に係る半導体装置１００Ａを用いた表示装置の表示品位を高めることができる。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置１００Ｂについて説明する。半導体装置１００Ｂは、半導体装置１００Ａの変形例である。よって、説明の繰り返しを減らすため、主に、半導体装置１００Ｂの半導体装置１００Ａと異なる点について説明する。
＜構成例＞
半導体装置１００Ｂの回路構成例を図１３Ａに示す。半導体装置１００Ｂは、画素回路５１Ｂおよび発光素子６１を備える。画素回路５１Ｂは、画素回路５１Ａが備える回路５２Ａを回路５２Ｂに置き換えた構成とみなすことができる。回路５２Ｂは、端子５２ａ、端子５２ｂ、端子５２ｙ１、および端子５２ｙ２を備える。端子５２ａは配線ＧＬａと電気的に接続され、端子５２ｂは配線ＧＬｂと電気的に接続される。また、端子５２ｙ１はノードＮＤ１と電気的に接続され、端子５２ｙ２は発光素子６１の一方の端子（例えば、アノード端子）と電気的に接続される。回路５２Ｂは、端子５２ａに入力される信号と、端子５２ｂに入力される信号と、の論理演算の結果に基づいて、端子５２ｙ１と端子５２ｙ２との間を、導通状態または非導通状態のいずれか一方の状態にする機能を備える。
本実施の形態などにおいて、回路５２Ｂとしては、例えば、端子５２ａに入力される信号と、端子５２ｂに入力される信号と、の否定論理和の結果が真の場合、端子５２ｙ１と端子５２ｙ２との間を導通状態にし、または、当該否定論理和の結果が偽の場合、端子５２ｙ１と端子５２ｙ２との間を非導通状態にすることができる。つまり、端子５２ａに入力される電位と端子５２ｂに入力される電位との双方が電位Ｌである場合にのみ、端子５２ｙ１と端子５２ｙ２との間が導通状態になる。
回路５２Ｂの機能を実現するために、さまざまな回路構成を用いることができる。回路５２Ｂの回路構成例を図１３Ｂに示す。回路５２Ｂは、トランジスタＭ５ａおよびトランジスタＭ５ｂを備える。本実施の形態などでは、トランジスタＭ５ａおよびトランジスタＭ５ｂは、ｐチャネル型の電界効果トランジスタとする。例えば、ｐチャネル型のＬＴＰＳトランジスタを用いてもよい。
トランジスタＭ５ａのゲートは、端子５２ａと電気的に接続される。また、トランジスタＭ５ｂのゲートは、端子５２ｂと電気的に接続される。また、トランジスタＭ５ａのソースまたはドレインの一方は、トランジスタＭ５ｂのソースまたはドレインの一方と電気的に接続される。また、トランジスタＭ５ａのソースまたはドレインの他方は、端子５２ｙ１と電気的に接続される。また、トランジスタＭ５ｂのソースまたはドレインの他方は、端子５２ｙ２と電気的に接続される。
なお、回路５２Ｂの回路構成としては、図１３Ｂの構成に限定されない。例えば、トランジスタＭ５ｂのソースまたはドレインの他方が、端子５２ｙ１と電気的に接続され、かつ、トランジスタＭ５ａのソースまたはドレインの他方が、端子５２ｙ２と電気的に接続される構成としてもよい。
＜動作例＞
次に、半導体装置１００Ｂの動作例を説明する。図１４は、半導体装置１００Ｂの動作例を説明するためのタイミングチャートである。
半導体装置１００Ｂは、配線ＧＬａの電位と配線ＧＬｂの電位との双方が電位Ｌである場合、ノードＮＤ１と発光素子６１の一方の端子との間が導通状態になる。または、配線ＧＬａの電位と配線ＧＬｂの電位との少なくとも一方が電位Ｈである場合、ノードＮＤ１と発光素子６１の一方の端子との間が非導通状態になる。よって、半導体装置１００ＢのＶｔｈ補正動作（期間Ｔ２１乃至期間Ｔ２３）、および発光動作（期間Ｔ２５）において、ノードＮＤ１と発光素子６１の一方の端子との間の、導通状態または非導通状態は、半導体装置１００ＡのＶｔｈ補正動作（期間Ｔ１１乃至期間Ｔ１３）、および発光動作（期間Ｔ１５）と同様である。そのため、半導体装置１００Ｂの期間Ｔ２１乃至期間Ｔ２３、および期間Ｔ２５については、実施の形態１の動作例を適宜参酌することができる。ここでは、データ書き込み動作（期間Ｔ２４）、および消光動作（期間Ｔ２６）について、主に、実施の形態１の動作例と異なる点について説明する。
〔データ書き込み動作〕
期間Ｔ２４において、配線ＧＬａに電位Ｈが供給され、配線ＧＬｂに電位Ｌが供給された際に、ノードＮＤ１と発光素子６１の一方の端子との間が非導通状態になる点が、実施の形態１の動作例と異なる。
期間Ｔ２４では、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給され、ノードＮＤ１に電位Ｖ０が供給される。その際に、ノードＮＤ１と発光素子６１の一方の端子との間が非導通状態になる。よって、ノードＮＤ１の電位を確実に電位Ｖ０にすることができるため、データ書き込みを安定させることができる。そのため、表示装置の表示品位を高めることができる。
〔消光動作〕
期間Ｔ２６において、配線ＧＬａに電位Ｈが供給され、配線ＧＬｂに電位Ｌが供給される点が、実施の形態１の動作例と異なる。
配線ＧＬａに電位Ｈが供給され、配線ＧＬｂに電位Ｌが供給されると、ノードＮＤ１と発光素子６１の一方の端子との間が非導通状態になる。すると、発光素子６１に電流が流れなくなるため、発光素子６１の発光が停止（消光）する。このとき、トランジスタＭ３およびトランジスタＭ４はオフ状態のままである。つまり、ノードＮＤ２はフローティング状態のままである。よって、トランジスタＭ２のバックゲートとトランジスタＭ２のソースとの間の電位差（電圧）が、Ｖｔｈ補正動作で取得したＶｔｈ２のまま維持される。
また、トランジスタＭ１およびトランジスタＭ６がオン状態になる。よって、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給され、ノードＮＤ１に電位Ｖ０が供給される。つまり、期間Ｔ２６の挙動は、期間Ｔ２４と同様である。そのため、消光動作の期間にデータ書き込み動作を行ってもよい。
本発明の一態様に係る半導体装置１００Ｂを用いた表示装置は、例えば、表示装置の起動直後にＶｔｈ補正動作を行うことで、補正動作の期間を十分に確保することができる。また、Ｖｔｈ補正動作で取得したＶｔｈ２を消光動作の期間も維持することができるため、フレーム毎にＶｔｈ補正動作を行わなくてもよい。そのため、データ書き込み動作を実行する頻度を高めることができる。よって、表示装置の表示品位を高めることができる。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置１００（半導体装置１００Ａまたは半導体装置１００Ｂ）を用いた表示装置１０の構成例について説明する。図１５Ａは、表示装置１０を説明するブロック図である。表示装置１０は、表示領域２３５、第１駆動回路部２３１、および第２駆動回路部２３２を有する。表示領域２３５はマトリクス状に配置された複数の画素２３０を有する。画素２３０に本発明の一態様に係る半導体装置１００を用いることができる。
第１駆動回路部２３１に含まれる回路は、例えば走査線駆動回路として機能する。第２駆動回路部２３２に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示領域２３５を挟んで第１駆動回路部２３１と向き合う位置に、何らかの回路を設けてもよい。表示領域２３５を挟んで第２駆動回路部２３２と向き合う位置に、何らかの回路を設けてもよい。なお、本明細書等において、第１駆動回路部２３１および第２駆動回路部２３２に含まれる回路の総称を、「周辺駆動回路」という場合がある。
周辺駆動回路には、例えば、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。また、周辺駆動回路には、例えば、トランジスタ、または容量素子等を用いることができる。
例えば、画素２３０を構成するトランジスタにＯＳトランジスタを用い、周辺駆動回路を構成するトランジスタにＳｉトランジスタを用いてもよい。ＯＳトランジスタはオフ電流が低い。そのため、ＯＳトランジスタを用いた画素２３０の消費電力を低減できる。ＳｉトランジスタはＯＳトランジスタよりも動作速度が速い。そのため、Ｓｉトランジスタを周辺駆動回路に用いると好適である。また、表示装置によっては、画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタと、の双方にＯＳトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタと、の双方にＳｉトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタにＳｉトランジスタを用い、周辺駆動回路を構成するトランジスタにＯＳトランジスタを用いてもよい。
また、画素２３０を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタとの双方を用いてもよい。また、周辺駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタとの双方を用いてもよい。
また、表示装置１０は、各々が略平行に配設され、且つ、第１駆動回路部２３１に含まれる回路によって電位が制御されるｍ本の配線２３６を有する。また、表示装置１０は、各々が略平行に配設され、且つ、第２駆動回路部２３２に含まれる回路によって電位が制御されるｎ本の配線２３７を有する。
なお、図１５Ａでは、画素２３０に配線２３６および配線２３７が接続している例を示している。ただし、図１５Ａは一例であり、画素２３０に接続される配線は、配線２３６および配線２３７に限らない。
赤色光を制御する画素２３０、緑色光を制御する画素２３０、および青色光を制御する画素２３０を、まとめて１つの画素２４０として機能させ、かつ、それぞれの画素２３０の発光量（発光輝度）を制御することで、フルカラー表示の表示装置１０を実現することができる。よって、当該３つの画素２３０はそれぞれが副画素として機能する。すなわち、３つの副画素のそれぞれによって、例えば、赤色光の発光量、緑色光の発光量、または青色光の発光量などが制御される（図１５Ｂ参照。）。なお、３つの副画素のそれぞれによって制御される光の色は、赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、および黄（Ｙ）の組み合わせであってもよい（図１５Ｃ参照。）。
また、１つの画素２４０を構成する３つの画素２３０の配置は、デルタ配置であってもよい（図１５Ｄ参照。）。具体的には、１つの画素２４０を構成する３つの画素２３０は、それぞれの画素２３０の中心点を結ぶ線が三角形になるように配置されてもよい。
また、３つの副画素（画素２３０）のそれぞれの面積は、同じでなくてもよい。発光色によって例えば発光効率および信頼性などが異なる場合、３つの副画素のそれぞれの面積を、発光色毎に変えてもよい（図１５Ｅ参照。）。なお、図１５Ｅに示す副画素の配置を、例えば「Ｓストライプ配列」などと呼称してもよい。
また、４つの副画素をまとめて１つの画素２４０として機能させてもよい。その場合、４つの副画素の少なくとも一が制御する光の色は、白（Ｗ）であってもよい。例えば、赤色光、緑色光、および青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図１５Ｆ参照。）。白色光を制御する副画素を加えることで、表示領域２３５の輝度を高めた表示装置１０を実現することができる。また、例えば、赤色光、緑色光、および青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図１５Ｇ参照。）。また、例えば、シアン色光、マゼンタ色光、および黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図１５Ｈ参照。）。
また、画素２４０において、１つの画素として機能させる副画素の数を増やし、かつ、例えば、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることで、中間調の再現性を高めた表示装置１０を実現することができる。よって、表示品位を高めた表示装置１０を実現することができる。
本発明の一態様の表示装置１０は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格あるいはＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、例えば、パーソナルコンピュータ、デジタルカメラ、もしくはプリンタなどの電子機器に用いられる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格あるいはＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、または、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格、などの色域を再現することができる。
また、例えば、画素２４０を１９２０×１０８０のマトリクス状に配置することで、いわゆるフルハイビジョン（例えば、「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を実現することができる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置することで、いわゆるウルトラハイビジョン（例えば、「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を実現することができる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置することで、いわゆるスーパーハイビジョン（例えば、「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を実現することができる。また、画素２４０を増やすことで、１６Ｋまたは３２Ｋの解像度でフルカラー表示可能な表示装置１０を実現することも可能である。
また、表示領域２３５の画素密度は、１００ｐｐｉ以上１００００ｐｐｉ以下が好ましく、１０００ｐｐｉ以上１００００ｐｐｉ以下がより好ましい。例えば、表示領域２３５の画素密度は、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
また、表示領域２３５の縦横比（アスペクト比）は、特に限定されない。表示装置１０の表示領域２３５は、例えば、１：１（正方形）、４：３、１６：９、または、１６：１０、など様々な縦横比に対応できる。
また、表示領域２３５の対角サイズは、０．１インチ以上１００インチ以下であればよく、１００インチ以上であってもよい。
なお、表示装置１０を仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）または拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）用の表示装置として用いる場合、表示領域２３５の対角サイズを、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすることができる。例えば、表示領域２３５の対角サイズを、１．５インチ、または１．５インチ近傍にしてもよい。表示領域２３５の対角サイズを、２．０インチ以下、好ましくは１．５インチ近傍とすることで、露光装置（代表的にはスキャナー装置）で行う露光処理を１回で済ませることが可能となるため、製造プロセスの生産性を向上させることができる。
また、表示領域２３５の対角サイズに応じて、表示領域２３５に用いるトランジスタの構成を適宜選択してもよい。例えば、表示領域２３５に単結晶Ｓｉトランジスタを用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上３インチ以下であることが好ましい。また、表示領域２３５にＬＴＰＳトランジスタを用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上３０インチ以下であることが好ましく、１インチ以上３０インチ以下であることがより好ましい。また、表示領域２３５にＬＴＰＯ（ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成）を用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上５０インチ以下であることが好ましく、１インチ以上５０インチ以下であることがより好ましい。また、表示領域２３５にＯＳトランジスタを用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上２００インチ以下であることが好ましく、５０インチ以上１００インチ以下であることがより好ましい。
単結晶Ｓｉトランジスタは、単結晶Ｓｉ基板の大きさのため、表示パネルの大型化が非常に困難である。また、ＬＴＰＳトランジスタは、製造工程においてレーザ結晶化装置を用いるため、表示パネルの大型化（代表的には、対角寸法が３０インチを超える画面サイズ）への対応が難しい。一方、ＯＳトランジスタは、製造工程において、例えばレーザ結晶化装置などを用いる制約がないため、または、比較的低温のプロセス温度（代表的には４５０℃以下）で製造することが可能なため、比較的大面積（代表的には、対角寸法が５０インチ以上１００インチ以下）の表示パネルまで対応することが可能である。また、ＬＴＰＯは、ＬＴＰＳトランジスタを用いる場合とＯＳトランジスタを用いる場合との間の領域の表示パネルのサイズ（代表的には、対角寸法が１インチ以上５０インチ以下）に適用することが可能となる。
＜周辺駆動回路の構成例＞
前述したように、表示装置１０が有する周辺駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。例えば、周辺駆動回路を構成する順序回路に、ＳｉトランジスタとＯＳトランジスタを組み合わせた構成を用いてもよい。
図１６Ａに順序回路７１０の構成例を示す。順序回路７１０は、回路７１１、回路７１２、及び回路７１３を有する。回路７１１は、配線７１５ａ及び配線７１５ｂを有する。回路７１１と回路７１２とは、配線７１５ａ及び配線７１５ｂを介して電気的に接続されている。回路７１１と回路７１３とは、配線７１５ａを介して電気的に接続されている。
回路７１１は、信号ＬＩＮ、及び信号ＲＩＮの電位に従って、配線７１５ａに第１の信号を、配線７１５ｂに第２の信号を、それぞれ出力する機能を有する。すなわち、回路７１１は、制御回路とも呼ぶことができる。
第２の信号は、第１の信号を論理反転した信号である。すなわち、第１の信号と、第２の信号が、それぞれ高電位と低電位の２種類の電位を有する信号である場合、回路７１１から配線７１５ａに高電位が出力されるときには配線７１５ｂに低電位が出力され、または、回路７１１から配線７１５ａに低電位が出力されるときには配線７１５ｂに高電位が出力される。
回路７１２は、配線７１５ａ及び配線７１５ｂに入力される信号に基づいて、出力端子ＯＵＴＡに、信号ＣＬＫ及び電位ＶＳＳのいずれか一方を出力する機能を有する。回路７１２は、配線７１５ａが高電位の時は信号ＣＬＫを出力し、または、配線７１５ａが低電位の時は電位ＶＳＳを出力する。回路７１２は、例えば増幅回路またはバッファ回路などと呼ぶことができる。
信号ＣＬＫとして、クロック信号を用いることができる。当該クロック信号として、デューティ比（信号の一周期の期間における、ハイレベル電位である期間の割合）が、４５％以上５５％以下である信号を好適に用いることができる。より好ましくは、クロック信号として、デューティ比が５０％である信号を用いることができる。なお、クロック信号のデューティ比は上記に限られず、駆動方法に応じて適宜変更することができる。
なお、本明細書等において、クロック信号とは、高電位と低電位とが繰り返され、且つ、電位の立ち上がりと次の電位の立ち上がりの間隔、または、電位の立ち下りと次の電位の立ち下りの間隔が、一定である信号をいう。また、本明細書等において、パルス信号とは、時間的に電位が変化する信号のことをいう。また、パルス信号には、周期的に電位が変化する信号が含まれる。パルス信号には、例えば、矩形波、三角波、のこぎり波、または正弦波などの周期的に電位が変化する信号が含まれる。そのため、クロック信号は、パルス信号の一態様であるともいえる。
ここで、電位ＶＤＤは、電位ＶＳＳよりも高い電位とすることができる。信号ＣＬＫは、高電位と低電位とが交互に与えられる信号である。このとき、信号ＣＬＫの低電位は、電位ＶＳＳと同じ電位とすることが好ましい。なお、信号ＣＬＫに換えて、高電位（例えば電位ＶＤＤ）を、トランジスタ７２１のソースまたはドレインの一方に与える構成としてもよい。
回路７１３は、配線７１５ａの電位に応じて、出力端子ＯＵＴＢに、電位ＶＤＤまたは電位ＶＳＳのいずれか一方を出力する機能を有する。回路７１３は、配線７１５ａが高電位の時は、低電位である電位ＶＳＳを出力し、または、配線７１５ａが低電位の時は高電位である電位ＶＤＤを出力する。すなわち、回路７１３は、第１の信号を論理反転した信号を出力端子ＯＵＴＢに出力することができる。言い換えると、回路７１３は、第２の信号と同様の信号を出力端子ＯＵＴＢに出力することができる。回路７１３は、例えばインバータ回路などと呼ぶことができる。
順序回路７１０は、フリップフロップ回路として機能し、シフトレジスタ回路の一部に用いることができる。例えば順序回路７１０は、表示装置の駆動回路の一部に用いることができる。特に、表示装置の走査線駆動回路（ゲートドライバ回路ともいう）の一部に好適に用いることができる。
順序回路７１０を走査線駆動回路に適用する場合、出力端子ＯＵＴＡ及び出力端子ＯＵＴＢの、少なくとも一方または双方に、表示装置の複数の画素に接続される走査線（ゲート線ともいう）を接続することができる。出力端子ＯＵＴＡおよび出力端子ＯＵＴＢの双方に、それぞれ走査線を接続する構成とすることで、画素を２種類の走査線信号で駆動することが可能となるため、より多機能な画素を実現することができる。
回路７１１は、トランジスタ７３１乃至トランジスタ７３４を有する。トランジスタ７３１乃至トランジスタ７３４には、ｎチャネル型のトランジスタを適用することが好ましい。
トランジスタ７３１およびトランジスタ７３４は、信号ＬＩＮの電位に従って導通状態または非導通状態が選択される。トランジスタ７３２およびトランジスタ７３３は、信号ＲＩＮの電位に従って導通状態または非導通状態が選択される。
信号ＬＩＮが高電位であり、信号ＲＩＮが低電位であるとき、トランジスタ７３１が導通状態となり、トランジスタ７３３が非導通状態となることで、配線７１５ａは、電位ＶＤＤが与えられる配線と電気的に接続される。また、トランジスタ７３４が導通状態となり、トランジスタ７３２が非導通状態となることで、配線７１５ｂは、電位ＶＳＳが与えられる配線と電気的に接続される。一方、信号ＬＩＮが低電位であり、信号ＲＩＮが高電位であるとき、各トランジスタの導通状態または非導通状態が上記とは逆転し、配線７１５ａは電位ＶＳＳが与えられる配線と電気的に接続され、配線７１５ｂは電位ＶＤＤが与えられる配線と電気的に接続される。
回路７１２は、トランジスタ７２１及びトランジスタ７２２を有する。トランジスタ７２１及びトランジスタ７２２には、ｎチャネル型のトランジスタを適用することが好ましい。
回路７１２において、トランジスタ７２１のゲートは、配線７１５ａと電気的に接続され、ソースまたはドレインの一方は、信号ＣＬＫが与えられる配線と電気的に接続され、ソースまたはドレインの他方は、トランジスタ７２２のソースまたはドレインの一方、及び出力端子ＯＵＴＡと電気的に接続される。トランジスタ７２２のゲートは、配線７１５ｂと電気的に接続され、ソースまたはドレインの他方は、電位ＶＳＳが与えられる配線と電気的に接続される。なお、出力端子ＯＵＴＡは、回路７１２からの出力電位が与えられる部分であり、配線の一部または電極の一部であってもよい。
回路７１２において、配線７１５ａが高電位であり、配線７１５ｂが低電位であるとき、出力端子ＯＵＴＡには、トランジスタ７２１を介して信号ＣＬＫが出力される。一方、配線７１５ａが低電位であり、配線７１５ｂが高電位であるとき、出力端子ＯＵＴＡには、トランジスタ７２２を介して電位ＶＳＳが出力される。
回路７１３は、トランジスタ７２５及びトランジスタ７２６を有する。トランジスタ７２５はｐチャネル型のトランジスタ（ｐ型トランジスタ）であり、トランジスタ７２６はｎチャネル型のトランジスタ（ｎ型トランジスタ）であることが好ましい。
回路７１３において、トランジスタ７２５のゲートは、配線７１５ａと電気的に接続され、ソースまたはドレインの一方は、電位ＶＤＤが与えられる配線と電気的に接続され、ソースまたはドレインの他方は、トランジスタ７２６のソースまたはドレインの一方、及び出力端子ＯＵＴＢと電気的に接続される。トランジスタ７２６のゲートは、配線７１５ａと電気的に接続され、ソースまたはドレインの他方は、電位ＶＳＳが与えられる配線と電気的に接続される。なお、出力端子ＯＵＴＢは、回路７１３からの出力電位が与えられる部分であり、配線の一部または電極の一部であってもよい。
回路７１３において、配線７１５ａが高電位であるとき、出力端子ＯＵＴＢにはトランジスタ７２６を介して電位ＶＳＳが出力される。一方、配線７１５ａが低電位であるとき、出力端子ＯＵＴＢには、トランジスタ７２５を介して電位ＶＤＤが出力される。
図１６Ｂは、順序回路７１０の駆動方法の一例を示すタイミングチャートである。図１６Ｂには、信号ＬＩＮ、信号ＲＩＮ、信号ＣＬＫ、出力端子ＯＵＴＡ、及び出力端子ＯＵＴＢにおける、電位の時間変化を模式的に示している。
時刻Ｔ１以前において、信号ＬＩＮおよび信号ＲＩＮは、それぞれ、低電位である。時刻Ｔ１以前では、信号ＣＬＫの電位によらず、出力端子ＯＵＴＡには低電位が出力され、出力端子ＯＵＴＢには高電位が出力される。
時刻Ｔ１において、信号ＬＩＮが高電位になる。また期間Ｔ１−Ｔ２において、信号ＣＬＫは低電位であるとする。これにより、期間Ｔ１−Ｔ２では、出力端子ＯＵＴＡには信号ＣＬＫ（すなわち低電位）が出力され、出力端子ＯＵＴＢには低電位が出力される。
続いて、時刻Ｔ２において、信号ＬＩＮが低電位になる。これにより、回路７１１内の４つのトランジスタは全てオフ状態となるため、配線７１５ａ及び配線７１５ｂの電位は保持される。また、時刻Ｔ２において、信号ＣＬＫが高電位に変化する。これにより、期間Ｔ２−Ｔ３では、出力端子ＯＵＴＡには高電位が出力され、出力端子ＯＵＴＢには引き続き低電位が出力される。
続いて、時刻Ｔ３において、信号ＲＩＮが高電位になる。これにより、配線７１５ａが低電位となり、配線７１５ｂが高電位となる。そのため、期間Ｔ３−Ｔ４では、出力端子ＯＵＴＡには低電位が与えられ、出力端子ＯＵＴＢには高電位が与えられる。
時刻Ｔ４において、信号ＲＩＮが低電位になる。これにより、回路７１１内のトランジスタは全てオフ状態となり、配線７１５ａ及び配線７１５ｂの電位が保持される。そのため、時刻Ｔ４以降において、出力端子ＯＵＴＡには低電位が出力され、出力端子ＯＵＴＢには高電位が出力される。
時刻Ｔ１以前、及び時刻Ｔ４以降は、信号ＬＩＮと信号ＲＩＮのいずれも低電位であるため、順序回路７１０が待機状態（非動作状態、または非選択状態ともいう）である期間ともいうことができる。当該期間において、出力端子ＯＵＴＡには低電位が出力され、出力端子ＯＵＴＢには高電位が出力される。
図１６Ｂに示すように、出力端子ＯＵＴＡに出力される信号は、期間Ｔ２−Ｔ３にのみ高電位となり、それ以外の期間は常に低電位となる信号となる。すなわち、順序回路７１０の出力端子ＯＵＴＡに出力される信号は、ノーマリーロー（Ｎｏｒｍａｌｌｙ　Ｌｏｗ）の信号ということができる。一方、出力端子ＯＵＴＢに出力される信号は、期間Ｔ１−Ｔ３にのみ低電位となり、それ以外の期間は常に高電位となる信号となる。すなわち、出力端子ＯＵＴＢに出力される信号は、ノーマリーハイ（Ｎｏｒｍａｌｌｙ　Ｈｉｇｈ）の信号ということができる。このように、順序回路７１０は、ノーマリーローとノーマリーハイとの２種類の信号を出力することができるため、順序回路７１０を例えば表示装置の走査線駆動回路に用いた場合、表示装置の画素を、当該２種類の信号で駆動することができる。そのため、多機能な表示装置を実現することができる。
以上が、順序回路７１０の動作方法の一例についての説明である。
ここで、順序回路７１０を構成するｎチャネル型のトランジスタには、チャネルが形成される半導体層に、酸化物半導体が適用されたトランジスタを用いることが好ましい。このようなトランジスタは、オフ状態におけるソース−ドレイン間に流れるリーク電流が、チャネルが形成される半導体層にシリコンを適用したトランジスタと比較して著しく低い。このようなトランジスタを、回路７１１、回路７１２、及び回路７１３に適用することで、それぞれの消費電力を極めて小さくすることができる。
また、順序回路７１０を構成するｐチャネル型のトランジスタには、チャネルが形成される半導体層にシリコンを有するトランジスタを用いることが好ましい。シリコンとしては、例えば、単結晶シリコン、多結晶シリコン、および非晶質シリコンなどが挙げられる。特に、半導体層に、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ））を有するトランジスタ（以下、ＬＴＰＳトランジスタともいう）を用いることが好ましい。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。またＬＴＰＳトランジスタは、オン状態に流すことのできる電流が大きいため、出力端子ＯＵＴＢに接続される配線の充放電にかかる時間を短縮できる。これにより、特に回路７１３において、ｎチャネル型のトランジスタ７２６と、ｐチャネル型のトランジスタ７２５と、によってＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路を構成することで、駆動能力が高く、且つ消費電力の低い回路７１３を実現できる。
順序回路７１０に適用可能なｐチャネル型のトランジスタと、ｎチャネル型のトランジスタとは、同一基板上に作製されることが好ましい。以下では、順序回路７１０の、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタと、の積層構造について説明する。図１６Ｃには、一例として、回路７１３が有するトランジスタ７２５とトランジスタ７２６のチャネル長方向の断面を含む、順序回路７１０の断面概略図を示す。
トランジスタ７２５及びトランジスタ７２６は、絶縁層７６０上に設けられる。図１６Ｃでは、トランジスタ７２５及びトランジスタ７２６として、ゲート電極が半導体層の上方に設けられる、いわゆるトップゲート型のトランジスタが適用された例を示している。なお、トランジスタの構成はこれに限られない。
トランジスタ７２５は、半導体層７５１、ゲート絶縁層７５２、及びゲート電極７５３を有する。半導体層７５１は、多結晶シリコンを含む。半導体層７５１は、チャネル形成領域を挟み、ｐ型の導電性を示す一対の低抵抗領域７５１ｐを有する。トランジスタ７２６は、半導体層７５６、ゲート絶縁層７５７、及びゲート電極７５８を有する。半導体層７５６は、金属酸化物を含む。半導体層７５６は、チャネル形成領域を挟み、ｎ型の導電性を示す一対の低抵抗領域７５６ｎを有する。
トランジスタ７２５の半導体層７５１は、絶縁層７６０上に設けられる。また、トランジスタ７２５を覆って、絶縁層７６１が設けられ、絶縁層７６１上に、絶縁層７６２及び絶縁層７６３が積層して設けられる。トランジスタ７２６の半導体層７５６は、絶縁層７６３の上面に接して設けられる。また、トランジスタ７２６を覆って、絶縁層７６４が設けられている。
絶縁層７６４上には、導電層７５４ａ、導電層７５４ｂ、及び導電層７５４ｃが設けられている。導電層７５４ａの一部は、電位ＶＤＤが与えられる配線に相当する。導電層７５４ｃの一部は、電位ＶＳＳが与えられる配線に相当する。導電層７５４ｂの一部は、出力端子ＯＵＴＢに相当する。またゲート電極７５３とゲート電極７５８とは、図示しない領域で電気的に接続される。
導電層７５４ａ及び導電層７５４ｂは、絶縁層７６４、絶縁層７６３、絶縁層７６２、及び絶縁層７６１に設けられた開口部において、それぞれ低抵抗領域７５１ｐと電気的に接続されている。導電層７５４ｂと導電層７５４ｃは、絶縁層７６４に設けられた開口部において、それぞれ低抵抗領域７５６ｎと電気的に接続されている。
ここで、多結晶シリコンは、シリコンのダングリングボンドを水素原子で終端することにより信頼性が向上するため、半導体層７５１及びその周辺（例えば絶縁層７６１など）には、作製工程中に含まれる水素原子、水素分子、または水素を含む化合物（例えば水など）が含まれうる。一方、酸化物半導体において、水素はキャリアの供給源となりうるため、トランジスタ７２６の半導体層７５６中及びその周辺における水素濃度を、できるだけ低減させることが好ましい。さらに酸化物半導体において、酸素欠損もキャリアの供給源の要因となりうるため、トランジスタ７２６の半導体層７５６には、水素が低減された酸化物が接して設けられることが好ましい。
そこで、トランジスタ７２５の半導体層７５１と、トランジスタ７２６の半導体層７５６とは、水素及び水に対するバリア性を有する絶縁層７６２により隔絶されていることが好ましい。さらに、トランジスタ７２６の半導体層７５６は、酸化物を含む絶縁層７６３上に接して設けられることが好ましい。このとき、絶縁層７６２は、少なくとも絶縁層７６１及び絶縁層７６３よりも水素及び水に対する透過性の低い（水素及び水を透過しにくい）材料を有する。
より具体的には、絶縁層７６２として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、または酸化ハフニウムを含む無機絶縁膜を用いることができる。また、絶縁層７６３として、例えば、酸化シリコン、または酸化窒化シリコンなどの酸化物膜を用いることができる。このとき、絶縁層７６３は、加熱により酸素が放出される膜であることが好ましい。
順序回路７１０を構成する二種類のトランジスタの構成を、ここで説明した構成とすることで、高い駆動能力と、低い消費電力と、高い信頼性と、を兼ね備えた順序回路を実現することができる。
以上が、積層構造についての説明である。
＜発光素子の構成例＞
本発明の一態様に係る半導体装置に用いることができる発光素子（発光デバイスともいう）について説明する。
図１７Ａに示すように、発光素子６１は、一対の電極（導電層１７１および導電層１７３）の間に、ＥＬ層１７２を備える。ＥＬ層１７２は、例えば、層４４２０、発光層４４１１、および層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層４４１１は、例えば発光性の化合物を備える。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。
一対の電極間に設けられた層４４２０、発光層４４１１、および層４４３０を備える構成は単一の発光ユニットとして機能することができる。本明細書などでは図１７Ａの構成をシングル構造と呼ぶ。
また、図１７Ｂは、図１７Ａに示す発光素子６１が備えるＥＬ層１７２の変形例である。具体的には、図１７Ｂに示す発光素子６１は、導電層１７１上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の導電層１７３と、を備える。例えば、導電層１７１を陽極とし、導電層１７３を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、導電層１７１を陰極とし、導電層１７３を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。このような層構造とすることで、発光素子６１は、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
なお、図１７Ｃに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、および発光層４４１３）が設けられる構成も、シングル構造の一例である。
また、図１７Ｄに示すように、複数の発光ユニット（ＥＬ層１７２ａおよびＥＬ層１７２ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などではタンデム構造またはスタック構造と呼ぶ。なお、発光素子６１をタンデム構造とすることで、高輝度発光が可能な発光素子が実現できる。
また、発光素子６１を図１７Ｄに示すタンデム構造にする場合、ＥＬ層１７２ａとＥＬ層１７２ｂとのそれぞれの発光色を同じにしてもよい。例えば、ＥＬ層１７２ａおよびＥＬ層１７２ｂの発光色を、どちらも緑色にしてもよい。なお、表示領域２３５がＲ、Ｇ、およびＢの３つの副画素を含み、かつ、それぞれの副画素が発光素子を備える場合、それぞれの副画素の発光素子をタンデム構造としてもよい。具体的には、Ｒの副画素のＥＬ層１７２ａおよびＥＬ層１７２ｂは、それぞれ、赤色発光が可能な材料を有する。また、Ｇの副画素のＥＬ層１７２ａおよびＥＬ層１７２ｂは、それぞれ、緑色発光が可能な材料を有する。また、Ｂの副画素のＥＬ層１７２ａおよびＥＬ層１７２ｂは、それぞれ、青色発光が可能な材料を有する。言い換えると、発光層４４１１と発光層４４１２との材料が同じであってもよい。タンデム構造の発光素子６１は、ＥＬ層１７２ａとＥＬ層１７２ｂとの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、当該発光素子６１の信頼性を高めることができる。
発光素子の発光色は、ＥＬ層１７２を構成する材料によって、例えば、赤、緑、青、シアン、マゼンタ、黄、または白などとすることができる。また、発光素子は、マイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
発光層は、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、またはＯ（橙）などの発光を示す発光物質を２以上含んでもよい。白色の光を発する発光素子は、発光層に２種類以上の発光物質を含む構成とすることが好ましい。本発明の一態様に係る発光素子において、２種類の発光物質を用いて白色発光を得る場合、２種類の発光物質の各々が発する光の色が、補色の関係となるような発光物質を選択すればよい。例えば、本発明の一態様に係る発光素子は、第１の発光物質の発光色と第２の発光物質の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、本発明の一態様に係る発光素子は、３種類以上の発光物質を用いて白色発光を得る場合、３種類以上の発光物質のそれぞれが発する光の色が合わさることで、発光素子全体として白色発光することができる発光素子とすればよい。
また、発光層が発光物質を２以上有し、かつ、それぞれの発光物質の発光が、Ｒ、Ｇ、およびＢのうち、２以上の色のスペクトル成分を含むことが好ましい。
発光物質としては、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（例えば量子ドット材料など）、または、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、などが挙げられる。なお、ＴＡＤＦ材料としては、一重項励起状態と三重項励起状態間が熱平衡状態にある材料を用いてもよい。このようなＴＡＤＦ材料は、発光寿命（励起寿命）が短くなるため、発光素子における高輝度領域での効率低下を抑制することができる。
＜発光素子の形成方法＞
以下では、発光素子６１の形成方法の一例について説明する。
図１８Ａに、発光素子６１の上面概略図を示す。発光素子６１は、赤色を呈する発光素子６１Ｒ、緑色を呈する発光素子６１Ｇ、および青色を呈する発光素子６１Ｂをそれぞれ複数有する。図１８Ａでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、またはＢの符号を付している。なお、図１８Ａに示す発光素子６１の構成をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼称してもよい。また、図１８Ａでは、発光素子６１が、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの色を呈する発光素子を有する構成について例示したがこれに限定されない。例えば、発光素子６１が、４つ以上の色を呈する発光素子を有する構成としてもよい。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列されている。図１８Ａでは、一方向に同一の色の光を呈する発光素子が配列する、いわゆるストライプ配列を示しているが、発光素子の配列方法はこれに限定されない。発光素子の配列方法として、例えば、デルタ配列、ジグザグ配列、Ｓストライプ配列、またはペンタイル配列などを用いることができる。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとしては、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＱＯＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの有機ＥＬデバイスを用いることが好ましい。発光素子が有する発光物質は、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（例えば量子ドット材料など）、または熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。
図１８Ｂは、図１８Ａ中の一点鎖線Ａ１−Ａ２に対応する断面概略図である。図１８Ｂには、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁層３６３上に設けられている。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、画素電極として機能する導電層１７１、および共通電極として機能する導電層１７３を有する。絶縁層３６３としては、無機絶縁膜および有機絶縁膜の、一方または双方を用いることができる。絶縁層３６３として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、または酸化ハフニウム膜などの、酸化物絶縁膜および窒化物絶縁膜が挙げられる。
発光素子６１Ｒは、画素電極として機能する導電層１７１と、共通電極として機能する導電層１７３と、の間に、ＥＬ層１７２Ｒを有する。ＥＬ層１７２Ｒは、少なくとも赤色の波長域に強度を有する光を発する、発光性の有機化合物を有する。発光素子６１Ｇが有するＥＬ層１７２Ｇは、少なくとも緑色の波長域に強度を有する光を発する、発光性の有機化合物を有する。発光素子６１Ｂが有するＥＬ層１７２Ｂは、少なくとも青色の波長域に強度を有する光を発する、発光性の有機化合物を有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ、発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。
画素電極として機能する導電層１７１は、発光素子毎に設けられている。また、共通電極として機能する導電層１７３は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電層１７１、または、共通電極として機能する導電層１７３、のいずれか一方に、可視光に対して透光性を有する導電膜を用い、かつ、他方に、反射性を有する導電膜を用いる。画素電極として機能する導電層１７１を透光性とし、かつ、共通電極として機能する導電層１７３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができる。または、画素電極として機能する導電層１７１を反射性とし、かつ、共通電極として機能する導電層１７３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電層１７１と共通電極として機能する導電層１７３との双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
例えば、発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｒから射出される光１７５Ｒは、導電層１７３側に射出される。発光素子６１Ｇがトップエミッション型である場合、発光素子６１Ｇから射出される光１７５Ｇは、導電層１７３側に射出される。発光素子６１Ｂがトップエミッション型である場合、発光素子６１Ｂから射出される光１７５Ｂは、導電層１７３側に射出される。
画素電極として機能する導電層１７１の端部を覆って、絶縁層２７２が設けられている。絶縁層２７２の端部は、テーパー形状であることが好ましい。絶縁層２７２には、絶縁層３６３に用いることができる材料と同様の材料を用いることができる。
絶縁層２７２は、隣接する発光素子６１が意図せず電気的に短絡し、誤発光することを防ぐために設けられる。また、絶縁層２７２は、ＥＬ層１７２の形成にメタルマスクを用いる場合、メタルマスクが導電層１７１に接触しないようにする機能も有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ、画素電極として機能する導電層１７１の上面に接する領域と、絶縁層２７２の表面に接する領域と、を有する。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの端部は、絶縁層２７２上に位置する。
図１８Ｂに示すように、異なる２つの色を呈する発光素子のＥＬ層の間に隙間が設けられている。このように、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、例えばメタルマスクなどのシャドーマスクを用いた例えば真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。
なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、または高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。ＭＭＬ構造の表示装置は、メタルマスクを用いずに作製されるため、ＭＭ構造の表示装置よりも、例えば画素配置および画素形状などの設計自由度が高い。
また、共通電極として機能する導電層１７３上には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、保護層２７１が設けられている。保護層２７１は、上方から各発光素子に例えば水などの不純物が拡散することを防ぐ機能を有する。
保護層２７１としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、または酸化ハフニウム膜などの、酸化物膜または窒化物膜が挙げられる。または、保護層２７１として、例えば、インジウムガリウム酸化物、またはインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１としては、ＡＬＤ法、ＣＶＤ法、またはスパッタリング法を用いて形成すればよい。なお、保護層２７１として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層２７１として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
保護層２７１として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１として、ＩＧＺＯを用いる場合、例えば、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いて加工することができる。なお、当該混酸アルミニウムエッチング液は、体積比で、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７近傍の配合とすることができる。
図１８Ｃには、上記とは異なる例を示している。具体的には、図１８Ｃでは、発光素子６１は、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電層１７１と、共通電極として機能する導電層１７３と、の間に白色の光を呈するＥＬ層１７２Ｗを有する。
ＥＬ層１７２Ｗとしては、例えば、それぞれの発光色が補色の関係になるように選択された、２の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。
図１８Ｃには、３つの発光素子６１Ｗを並べて示している。左の発光素子６１Ｗの上部には着色層２６４Ｒが設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子６１Ｗの上部には緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗの上部には、青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。
ここで、隣接する２つの発光素子６１Ｗの間において、ＥＬ層１７２Ｗと、共通電極として機能する導電層１７３と、がそれぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層１７２Ｗを介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、ＥＬ層１７２Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合では、当該ＥＬ層を用いた表示装置において、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストと、を兼ね備える表示装置を実現できる。
ＥＬ層１７２Ｗおよび共通電極として機能する導電層１７３の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができる。そのため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
なお、ボトムエミッション型の発光素子の場合は、画素電極として機能する導電層１７１と絶縁層３６３との間に、着色層を設ければよい。
図１８Ｄには、上記とは異なる例を示している。具体的には、図１８Ｄは、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に絶縁層２７２が設けられていない構成である。当該構成とすることで、開口率の高い表示装置とすることができる。また、絶縁層２７２を設けないことで、発光素子６１の凹凸が低減されるため、視野角の広い表示装置とすることができる。具体的には、表示装置の視野角を、１５０°以上１８０°未満、好ましくは１６０°以上１８０°未満、より好ましくは１６０°以上１８０°未満にできる。
また、保護層２７１は、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面を覆っている。当該構成とすることで、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面から入り込みうる不純物（例えば水など）を抑制することができる。そのため、隣接する発光素子６１間のリーク電流が低減される。よって、表示装置の彩度およびコントラスト比が向上し、かつ、消費電力が低減する。
また、図１８Ｄに示す構成においては、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３の上面形状が概略一致する。このような構造は、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３を形成したのち、例えばレジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電層１７３をマスクとして、ＥＬ層１７２Ｒ、および導電層１７３を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここではＥＬ層１７２Ｒについて説明したが、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂも同様の構成とすることができる。
また、図１８Ｄにおいては、保護層２７１上に、さらに保護層２７３が設けられる。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（例えばＡＬＤ装置など）を用いて形成し、かつ、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（例えばスパッタリング装置など）を用いて形成することができる。保護層２７１および保護層２７３を形成することにより、保護層２７１と、保護層２７３との間に領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層１７２ＲとＥＬ層１７２Ｇとの間、およびＥＬ層１７２ＧとＥＬ層１７２Ｂとの間に位置する。
なお、領域２７５は、例えば空気、窒素、酸素、二酸化炭素、および第１８族元素（例えば、ヘリウム、ネオン、アルゴン、キセノン、およびクリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５には、例えば保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５には上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、例えばガスクロマトグラフィー法等により気体の同定を行うことができる。または、スパッタリング法により保護層２７３を成膜する場合、保護層２７３の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層２７３を例えばエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、例えばアルゴン等の元素が検出される場合がある。
また、領域２７５の屈折率が、保護層２７１の屈折率より低い場合、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。
なお、図１８Ｄに示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、ＥＬ層１７２Ｒの側面とＥＬ層１７２Ｇの側面との間隔、またはＥＬ層１７２Ｇの側面とＥＬ層１７２Ｂの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
また、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ、各発光素子からの例えば光の混色またはクロストークなどを抑制できる。
なお、領域２７５を充填材で埋めてもよい。充填材としては、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、またはＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、フォトレジストを用いてもよい。充填材として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単である。そのため、製造コストを低くすることができる、または製造歩留まりを高くすることができる。
図１９Ａには、上記とは異なる例を示している。具体的には、図１９Ａに示す構成は、図１８Ｄに示す構成と、絶縁層３６３の構成が異なる。絶縁層３６３は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層２７１が形成される。別言すると、断面視において、導電層１７１の下面よりも保護層２７１の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（例えば水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）を例えばウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。
図１９Ｂには、上記とは異なる例を示している。具体的には、図１９Ｂに示す構成は、図１９Ａに示す構成に加え、絶縁層２７６と、マイクロレンズアレイ２７７と、を有する。絶縁層２７６は、接着層としての機能を有する。なお、絶縁層２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、使用者が表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁層２７６としては、例えば、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としては、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、またはＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、例えばエポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、例えば接着シート等を用いてもよい。
図１９Ｃには、上記とは異なる例を示している。具体的には、図１９Ｃに示す構成は、図１９Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに換えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁層２７６を有する。また、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置は、カラーの画像を表示することができる。なお、図１９Ｃに示す構成は、図１８Ｃに示す構成の変形例でもある。
図１９Ｄには、上記とは異なる例を示している。具体的には、図１９Ｄに示す構成は、保護層２７１が導電層１７１およびＥＬ層１７２の側面に隣接して設けられている。また、導電層１７３は、各発光素子に共通な一続きの層として設けられている。また、図１９Ｄに示す構成では、領域２７５が充填材で埋められていることが好ましい。
発光素子６１に微小光共振器（マイクロキャビティ）構造を付与することにより、発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与する場合、当該発光素子６１は、導電層１７１と導電層１７３との間の距離ｄと、ＥＬ層１７２の屈折率ｎと、の積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように構成すればよい。距離ｄは数式１で求めることができる。
ｄ＝ｍ×λ／（２×ｎ）　　（数式１）。
数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて距離ｄが決定される。距離ｄは、ＥＬ層１７２の厚さに相当する。よって、ＥＬ層１７２ＧはＥＬ層１７２Ｂよりも厚く設けられ、ＥＬ層１７２ＲはＥＬ層１７２Ｇよりも厚く設けられる場合がある。
なお、厳密には、距離ｄは、反射電極として機能する導電層１７１における反射領域から、半透過・半反射電極として機能する導電層１７３における反射領域まで、の距離である。例えば、導電層１７１が銀と透明導電膜であるＩＴＯの積層であり、ＩＴＯがＥＬ層１７２側にある場合、ＩＴＯの膜厚を調整することで発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの厚さが同じであっても、当該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。
しかしながら、導電層１７１および導電層１７３における反射領域の位置を厳密に決定することが困難な場合がある。この場合、当該発光素子６１は、導電層１７１および導電層１７３の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。
発光素子６１は、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、および電子注入層などにより構成される。発光素子６１の詳細な構成例については、他の実施の形態で説明する。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電層１７１から発光層までの光学距離をλ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを適宜調整することが好ましい。
また、光を導電層１７３側から射出する場合は、導電層１７３の光の反射率が、光の透過率よりも大きいことが好ましい。導電層１７３の光の透過率を、好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電層１７３の光の透過率を小さく（光の反射率を大きく）することで、マイクロキャビティの効果を高めることができる。
図２０Ａには、上記とは異なる例を示している。具体的には、図２０Ａに示す構成は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２が導電層１７１の端部を越えて延在している。例えば、発光素子６１ＲにおいてＥＬ層１７２Ｒが導電層１７１の端部を越えて延在している。また、発光素子６１ＧにおいてＥＬ層１７２Ｇが導電層１７１の端部を越えて延在している。発光素子６１ＢにおいてＥＬ層１７２Ｂが導電層１７１の端部を越えて延在している。
また、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２および保護層２７１は、絶縁層２７０を介して重なる領域を有する。また、隣接する発光素子６１の間の領域において、保護層２７１の上に絶縁層２７８が設けられている。
絶縁層２７８としては、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、またはＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、絶縁層２７８として、フォトレジストを用いてもよい。絶縁層２７８として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
また、発光素子６１Ｒ、発光素子６１Ｇ、発光素子６１Ｂ、および絶縁層２７８の上に共通層１７４が設けられ、共通層１７４上に導電層１７３が設けられている。共通層１７４は、ＥＬ層１７２Ｒと接する領域と、ＥＬ層１７２Ｇと接する領域と、ＥＬ層１７２Ｂと接する領域と、を有する。共通層１７４は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂで共有されている。
共通層１７４としては、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、及び電子注入層のうち１つ以上を適用することができる。例えば、共通層１７４は、キャリア注入層（正孔注入層または電子注入層）であってもよい。また、共通層１７４は、ＥＬ層１７２の一部と言うこともできる。なお、共通層１７４は必要に応じて設ければよい。共通層１７４を設ける場合、ＥＬ層１７２に含まれる層のうち、共通層１７４と同じ機能を有する層を設けなくてもよい。
また、導電層１７３上に保護層２７３が設けられ、保護層２７３上に絶縁層２７６が設けられている。
図２０Ｂには、上記とは異なる例を示している。具体的には、図２０Ｂに示す構成は、図２０Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに換えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁層２７６を有する。また、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。なお、図２０Ｂに示す構成は、図１９Ｃに示す構成の変形例でもある。
図２１Ａに表示装置１０の斜視図を示す。図２１Ａに示す表示装置１０は、層５０に重ねて層６０を備える。層５０は、マトリクス状に配置された複数の画素回路５１と、第１駆動回路部２３１と、第２駆動回路部２３２と、入出力端子部２９と、を備える。層６０は、マトリクス状に配置された複数の発光素子６１を備える。
１つの画素回路５１と、１つの発光素子６１と、が電気的に接続されて、１つの画素２３０として機能する。よって、層５０が備える複数の画素回路５１と、層６０が備える複数の発光素子６１と、が重なる領域が表示領域２３５として機能する。
表示装置１０の動作に必要な例えば電力および信号などは、入出力端子部２９を介して表示装置１０に供給される。図２１Ａに示す表示装置１０では、周辺駆動回路が有するトランジスタと、画素２３０に含まれるトランジスタと、を同じ工程で形成できる。
また、図２１Ｂに示すように、表示装置１０を、層４０、層５０、および層６０を重ねて設ける構成としてもよい。図２１Ｂに示す表示装置１０では、層５０にマトリクス状に配置された複数の画素回路５１を設け、かつ、層４０に第１駆動回路部２３１と第２駆動回路部２３２とを設けている。図２１Ｂに示す表示装置１０では、第１駆動回路部２３１と第２駆動回路部２３２とを画素回路５１と異なる層に設けることで、表示領域２３５周囲の額縁の幅を狭くすることができるため、表示領域２３５の占有面積を拡大できる。
表示装置１０は、表示領域２３５の占有面積が拡大することで、解像度を高めることができる。または、表示装置１０は、表示領域２３５の解像度が一定の場合、１画素あたりの占有面積を拡大することができるため、発光輝度を高めることができる。また、１画素あたりの占有面積の拡大によって、１画素の占有面積に対する発光面積の割合（「開口率」ともいう。）を高めることができる。例えば、画素の開口率を、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、１画素あたりの占有面積の拡大によって、発光素子６１に供給する電流密度を低減できる。よって、発光素子６１に加わる負荷が軽減される。そのため、半導体装置１００の信頼性を高めることができる。よって、半導体装置１００を含む表示装置１０の信頼性を高めることができる。
また、表示領域２３５と、例えば周辺駆動回路などと、を積層することにより、それぞれを電気的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減される。そのため、半導体装置１００の動作速度を高めることができる。また、半導体装置１００の消費電力が低減される。
また、層４０は、周辺駆動回路だけでなく、ＣＰＵ２３（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＧＰＵ２４（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、および記憶回路部２５を備えてもよい。本実施の形態などでは、周辺駆動回路、ＣＰＵ２３、ＧＰＵ２４、および記憶回路部２５の総称として「機能回路」という場合がある。
例えば、ＣＰＵ２３は、記憶回路部２５に記憶されたプログラムに従い、ＧＰＵ２４、および層４０に設けられた回路、の動作を制御する機能を備える。ＧＰＵ２４は、画像データを形成するための演算処理を行う機能を備える。また、ＧＰＵ２４は、多くの行列演算（積和演算）を並列して行うことができるため、例えば、ニューラルネットワークを用いた演算処理を高速に行うことができる。ＧＰＵ２４は、例えば、記憶回路部２５に記憶されている補正データを用いて、画像データを補正する機能を備える。例えば、ＧＰＵ２４は、例えば、明るさ、色合い、またはコントラストなどを補正した画像データを生成する機能を備える。
表示装置１０は、ＧＰＵ２４を用いて画像データのアップコンバートまたはダウンコンバートを行ってもよい。また、表示装置１０は、層４０に超解像回路を設けてもよい。超解像回路は、表示領域２３５が備える任意の画素の電位を、当該画素の周囲に配置された画素の電位と重みの積和演算によって決定する機能を備える。超解像回路は、表示領域２３５よりも解像度が小さい画像データを、アップコンバートする機能を備える。また、超解像回路は、表示領域２３５よりも解像度が大きい画像データを、ダウンコンバートする機能を備える。
表示装置１０は、超解像回路を備えることにより、ＧＰＵ２４の負荷を低減できる。例えば、ＧＰＵ２４では２Ｋ解像度（または４Ｋ解像度）までの処理を行い、さらに超解像回路で４Ｋ解像度（または８Ｋ解像度）にアップコンバートすることで、ＧＰＵ２４の負荷を低減できる。ダウンコンバートも同様に行えばよい。
なお、層４０が備える機能回路は、これらの構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。例えば、複数の異なる電位を生成する電位生成回路、または、表示装置１０が備える回路毎に電力の供給または停止を制御するパワーマネージメント回路などを備えてもよい。
電力の供給または停止は、ＣＰＵ２３を構成する回路毎に行ってもよい。例えば、ＣＰＵ２３を構成する回路のうち、しばらく使用しないと判断された回路への電力供給を停止し、必要な時に電力供給を再開することで、当該ＣＰＵ２３の消費電力を低減できる。電力供給の再開時に必要なデータは、当該回路の停止前に、例えばＣＰＵ２３内の記憶回路または記憶回路部２５などに記憶しておけばよい。当該回路の復帰時に必要なデータを、例えばＣＰＵ２３内の記憶回路または記憶回路部２５などに記憶しておくことで、停止している当該回路の高速復帰が実現できる。なお、ＣＰＵ２３において、クロック信号の供給を停止することで、回路動作を停止させてもよい。
また、機能回路として、例えば、ＤＳＰ回路、センサ回路、通信回路、またはＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などを備えてもよい。
層４０が備える機能回路を構成するトランジスタの一部を層５０に設けてもよい。また、層５０が備える画素回路５１を構成するトランジスタの一部を層４０に設けてもよい。よって、機能回路を、ＳｉトランジスタとＯＳトランジスタとを含んで構成してもよい。また、画素回路５１をＳｉトランジスタとＯＳトランジスタとを含んで構成してもよい。
図２２に、図２１Ａに示した表示装置１０の一部の断面構成例を示す。図２２に示す表示装置１０は、基板３０１、容量２４６、およびトランジスタ３１０を含む層５０と、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを含む層６０と、を備える。層６０は、層５０が備える絶縁層３６３上に設けられている。
トランジスタ３１０は、基板３０１にチャネル形成領域を備えるトランジスタである。基板３０１としては、例えば単結晶シリコン基板などの半導体基板を用いることができる。トランジスタ３１０は、基板３０１の一部、導電層３１１、低抵抗領域３１２、絶縁層３１３、および絶縁層３１４を備える。導電層３１１は、ゲート電極として機能する。絶縁層３１３は、基板３０１と導電層３１１との間に位置し、ゲート絶縁層として機能する。低抵抗領域３１２は、基板３０１に不純物がドープされた領域であり、ソースまたはドレインの一方として機能する。絶縁層３１４は、導電層３１１の側面を覆って設けられ、絶縁層として機能する。
また、基板３０１に埋め込まれるように、隣接する２つのトランジスタ３１０の間に素子分離層３１５が設けられている。
また、トランジスタ３１０を覆って絶縁層２６１が設けられ、絶縁層２６１上に容量２４６が設けられている。
容量２４６は、導電層２４１と、導電層２４５と、これらの間に位置する絶縁層２４３と、を備える。導電層２４１は容量２４６の一方の電極として機能し、導電層２４５は容量２４６の他方の電極として機能し、絶縁層２４３は容量２４６の誘電体として機能する。
導電層２４１は絶縁層２６１上に設けられ、絶縁層２５４に埋め込まれている。導電層２４１は、絶縁層２６１に埋め込まれたプラグ２６６によってトランジスタ３１０のソースまたはドレインの一方と電気的に接続されている。絶縁層２４３は導電層２４１を覆って設けられる。導電層２４５は、絶縁層２４３を介して導電層２４１と重なる領域に設けられている。
容量２４６を覆って、絶縁層２５５が設けられ、絶縁層２５５上に絶縁層３６３が設けられ、絶縁層３６３上に発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂが設けられている。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂ上には保護層４１５が設けられており、保護層４１５の上面には、樹脂層４１９を介して基板４２０が設けられている。
発光素子の画素電極は、絶縁層２４３、絶縁層２５５、および絶縁層３６３に埋め込まれたプラグ２５６、絶縁層２５４に埋め込まれた導電層２４１、および、絶縁層２６１に埋め込まれたプラグ２６６、によって、トランジスタ３１０のソースまたはドレインの一方と電気的に接続されている。
図２３に、図２２に示した断面構成例の変形例を示す。図２３に示す表示装置１０の断面構成例では、トランジスタ３１０に換えてトランジスタ３２０を備える点が、図２２に示す断面構成例と主に相違する。なお、図２２と同様の部分については説明を省略することがある。
トランジスタ３２０は、チャネルが形成される半導体層に、金属酸化物（酸化物半導体ともいう）が適用されたトランジスタである。
トランジスタ３２０は、半導体層３２１、絶縁層３２３、導電層３２４、一対の導電層３２５、絶縁層３２６、および導電層３２７を備える。
基板３３１としては、絶縁性基板または半導体基板を用いることができる。
基板３３１上に、絶縁層３３２が設けられている。絶縁層３３２は、基板３３１から例えば水または水素などの不純物がトランジスタ３２０に拡散すること、および半導体層３２１から絶縁層３３２側に酸素が脱離することを防ぐバリア層として機能する。絶縁層３３２としては、例えば、酸化アルミニウム膜、酸化ハフニウム膜、または窒化シリコン膜などの、酸化シリコン膜よりも水素または酸素が拡散しにくい膜を用いることができる。
絶縁層３３２上に導電層３２７が設けられ、導電層３２７を覆って絶縁層３２６が設けられている。導電層３２７は、トランジスタ３２０の第２のゲート電極として機能し、絶縁層３２６の一部は、第２のゲート絶縁層として機能する。絶縁層３２６の少なくとも半導体層３２１と接する部分には、例えば酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁層３２６の上面は、平坦化されていることが好ましい。
半導体層３２１は、絶縁層３２６上に設けられる。半導体層３２１は、半導体特性を備える金属酸化物（酸化物半導体ともいう）膜を備えることが好ましい。半導体層３２１に好適に用いることのできる材料の詳細については後述する。
一対の導電層３２５は、半導体層３２１上に接して設けられ、ソース電極またはドレイン電極として機能する。
また、例えば、一対の導電層３２５の上面および側面、並びに、半導体層３２１の側面、等を覆って絶縁層３２８が設けられ、絶縁層３２８上に絶縁層２６４が設けられている。絶縁層３２８は、半導体層３２１に、例えば絶縁層２６４等から例えば水または水素などの不純物が拡散すること、および半導体層３２１から酸素が脱離することを防ぐバリア層として機能する。絶縁層３２８としては、上記絶縁層３３２と同様の絶縁膜を用いることができる。
絶縁層３２８および絶縁層２６４に、半導体層３２１に達する開口が設けられている。当該開口の内部において、絶縁層２６４、絶縁層３２８、および導電層３２５の側面、並びに半導体層３２１の上面に接する絶縁層３２３と、導電層３２４と、が埋め込まれている。導電層３２４は、第１のゲート電極として機能し、絶縁層３２３は第１のゲート絶縁層として機能する。
導電層３２４の上面、絶縁層３２３の上面、および絶縁層２６４の上面は、それぞれ高さが概略一致するように平坦化処理されている。かつ、これらを覆って絶縁層３２９および絶縁層２６５が設けられている。
絶縁層２６４および絶縁層２６５は、層間絶縁層として機能する。絶縁層３２９は、トランジスタ３２０に、例えば絶縁層２６５等から例えば水または水素などの不純物が拡散することを防ぐバリア層として機能する。絶縁層３２９としては、上記絶縁層３２８および絶縁層３３２と同様の絶縁膜を用いることができる。
一対の導電層３２５の一方と電気的に接続するプラグ２７４は、絶縁層２６５、絶縁層３２９、および絶縁層２６４に埋め込まれるように設けられている。ここで、プラグ２７４は、絶縁層２６５、絶縁層３２９、絶縁層２６４、および絶縁層３２８の、それぞれの開口の側面、並びに導電層３２５の上面の一部、を覆う導電層２７４ａと、導電層２７４ａの上面に接する導電層２７４ｂと、を備えることが好ましい。このとき、導電層２７４ａとして、水素および酸素が拡散しにくい導電材料を用いることが好ましい。
図２４に、図２１Ｂに示した表示装置１０の一部の断面構成例を示す。図２４に示す表示装置１０は、層４０が備える基板３０１Ａにチャネルが形成されるトランジスタ３１０Ａと、層５０が備える基板３０１Ｂにチャネルが形成されるトランジスタ３１０Ｂと、が積層された構成を備える。基板３０１Ａに基板３０１と同様の材料を用いることができる。
図２４に示す表示装置１０は、基板３０１Ｂ、トランジスタ３１０Ｂ、および容量２４６が設けられた層５０と、基板３０１Ａ、およびトランジスタ３１０Ａが設けられた層４０と、が貼り合され、かつ、層５０が備える絶縁層３６３上に層６０が設けられた構成を備える。
基板３０１Ｂには、基板３０１Ｂを貫通するプラグ３４３が設けられる。プラグ３４３は、Ｓｉ貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）として機能する。また、プラグ３４３は、基板３０１Ｂの裏面（基板４２０側とは反対側の表面）に設けられる導電層３４２と電気的に接続されている。一方、基板３０１Ａには、絶縁層２６１上に導電層３４１が設けられている。
導電層３４１と、導電層３４２と、が接合されることで、層４０と層５０とが電気的に接続される。
導電層３４１および導電層３４２としては、同じ導電性材料を用いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｓｎ、Ｚｎ、Ａｕ、Ａｇ、Ｐｔ、Ｔｉ、Ｍｏ、およびＷから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、または窒化タングステン膜）等を用いることができる。特に、導電層３４１および導電層３４２に、銅を用いることが好ましい。これにより、導電層３４１と導電層３４２との接合として、Ｃｕ−Ｃｕ（カッパー・カッパー）直接接合技術（Ｃｕ（銅）のパッド同士を接続することで電気的導通を図る技術）を適用することができる。なお、導電層３４１と導電層３４２とは、バンプを介して接合されてもよい。
図２５に、図２４に示した断面構成例の変形例を示す。図２５に示す表示装置１０の断面構成例は、基板３０１Ａにチャネルが形成されるトランジスタ３１０Ａと、チャネルが形成される半導体層に金属酸化物を含むトランジスタ３２０と、が積層された構成を備える。なお、図２２乃至図２４と同様の部分については説明を省略することがある。
図２５に示す層５０は、図２３に示した層５０から基板３３１を除いた構成を備える。また、図２５に示す層４０では、トランジスタ３１０Ａを覆って絶縁層２６１が設けられ、絶縁層２６１上に導電層２５１が設けられている。また導電層２５１を覆って絶縁層２６２が設けられ、絶縁層２６２上に導電層２５２が設けられている。導電層２５１および導電層２５２は、それぞれ配線として機能する。また、導電層２５２を覆って絶縁層２６３および絶縁層３３２が設けられ、絶縁層３３２上にトランジスタ３２０が設けられている。また、トランジスタ３２０を覆って絶縁層２６５が設けられ、絶縁層２６５上に容量２４６が設けられている。容量２４６とトランジスタ３２０とは、プラグ２７４により電気的に接続されている。層５０は、層４０が備える絶縁層２６３に重ねて設けられている。
トランジスタ３２０は、画素回路５１を構成するトランジスタとして用いることができる。また、トランジスタ３１０は、画素回路５１を構成するトランジスタ、または周辺駆動回路を構成するトランジスタとして用いることができる。また、トランジスタ３１０およびトランジスタ３２０は、例えば演算回路または記憶回路などの機能回路を構成するトランジスタとして用いることができる。
このような構成とすることで、発光素子６１を含む層６０の直下に画素回路５１だけでなく、例えば周辺駆動回路などを形成することができる。よって、表示領域の周辺に駆動回路を設ける場合に比べて、表示装置を小型化することが可能となる。
＜発光素子の構成例（発光ダイオードの場合）＞
なお、本発明の一態様に係る半導体装置に用いることができる発光素子としては、図１７Ａに示すような、ＥＬ層を備える構成に限定されない。例えば、発光素子としては、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、マイクロＬＥＤ（例えば、１辺が０．１ｍｍ未満のＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、または電子放出素子などの様々な表示素子を用いることができる。例えば、発光素子として、発光ダイオードを用いてもよい。
図２６に、図２５に示した断面構成例の変形例を示す。図２６に示す表示装置１０の断面構成例は、発光素子として発光ダイオードを用いた構成を備える。なお、図２５と同様の部分については説明を省略することがある。
図２６に示す表示装置１０は、図２５に示した層６０を層７０に置き換えた構成を備える。層７０は、基板６０１、発光ダイオード６２Ｒ、発光ダイオード６２Ｇ、発光ダイオード６２Ｂ、絶縁層６０２、絶縁層６０３、及び絶縁層６０４を有する。絶縁層６０２、絶縁層６０３、及び絶縁層６０４は、それぞれ、単層構造であっても、積層構造であってもよい。
発光ダイオード６２Ｒは、半導体層６１３Ｒ、発光層６１４Ｒ、半導体層６１５Ｒ、導電層６１６Ｒａ、導電層６１６Ｒｂ、電極６１７Ｒａ、及び電極６１７Ｒｂを有する。発光ダイオード６２Ｇは、半導体層６１３Ｇ、発光層６１４Ｇ、半導体層６１５Ｇ、導電層６１６Ｇａ、導電層６１６Ｇｂ、電極６１７Ｇａ、及び電極６１７Ｇｂを有する。発光ダイオード６２Ｂは、半導体層６１３Ｂ、発光層６１４Ｂ、半導体層６１５Ｂ、導電層６１６Ｂａ、導電層６１６Ｂｂ、電極６１７Ｂａ、及び電極６１７Ｂｂを有する。発光ダイオード６２Ｒ、発光ダイオード６２Ｇ、及び発光ダイオード６２Ｂのそれぞれが有する各層は、単層構造であっても、積層構造であってもよい。
基板６０１に半導体層６１３Ｒが設けられ、半導体層６１３Ｒと重ねて発光層６１４Ｒが設けられ、発光層６１４Ｒと重ねて半導体層６１５Ｒが設けられている。電極６１７Ｒａは、導電層６１６Ｒａを介して、半導体層６１５Ｒと電気的に接続されている。電極６１７Ｒｂは、導電層６１６Ｒｂを介して、半導体層６１３Ｒと電気的に接続されている。
基板６０１に半導体層６１３Ｇが設けられ、半導体層６１３Ｇと重ねて発光層６１４Ｇが設けられ、発光層６１４Ｇと重ねて半導体層６１５Ｇが設けられている。電極６１７Ｇａは、導電層６１６Ｇａを介して、半導体層６１５Ｇと電気的に接続されている。電極６１７Ｇｂは、導電層６１６Ｇｂを介して、半導体層６１３Ｇと電気的に接続されている。
基板６０１に半導体層６１３Ｂが設けられ、半導体層６１３Ｂと重ねて発光層６１４Ｂが設けられ、発光層６１４Ｂと重ねて半導体層６１５Ｂが設けられている。電極６１７Ｂａは、導電層６１６Ｂａを介して、半導体層６１５Ｂと電気的に接続されている。電極６１７Ｂｂは、導電層６１６Ｂｂを介して、半導体層６１３Ｂと電気的に接続されている。
絶縁層６０２は、基板６０１、半導体層６１３Ｒ、半導体層６１３Ｇ、半導体層６１３Ｂ、発光層６１４Ｒ、発光層６１４Ｇ、発光層６１４Ｂ、半導体層６１５Ｒ、半導体層６１５Ｇ、及び半導体層６１５Ｂを覆うように設けられる。絶縁層６０２は平坦化機能を有することが好ましい。絶縁層６０２と重ねて絶縁層６０３が設けられている。絶縁層６０２と絶縁層６０３に設けられた開口を埋めるように、導電層６１６Ｒａ、導電層６１６Ｒｂ、導電層６１６Ｇａ、導電層６１６Ｇｂ、導電層６１６Ｂａ、及び導電層６１６Ｂｂが設けられている。導電層６１６Ｒａ、導電層６１６Ｒｂ、導電層６１６Ｇａ、導電層６１６Ｇｂ、導電層６１６Ｂａ、及び導電層６１６Ｂｂのそれぞれの絶縁層６０４側の面の高さは、絶縁層６０３の絶縁層６０４側の面の高さと概略一致していることが好ましい。絶縁層６０３と重ねて絶縁層６０４が設けられている。絶縁層６０４に設けられた開口を埋めるように、電極６１７Ｒａ、電極６１７Ｒｂ、電極６１７Ｇａ、電極６１７Ｇｂ、電極６１７Ｂａ、及び電極６１７Ｂｂが設けられている。電極６１７Ｒａ、電極６１７Ｒｂ、電極６１７Ｇａ、電極６１７Ｇｂ、電極６１７Ｂａ、及び電極６１７Ｂｂのそれぞれの絶縁層６８８側の面の高さは、絶縁層６０４の絶縁層６８８側の面の高さと概略一致していることが好ましい。
絶縁層６０２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、または窒化チタンなどの無機絶縁材料を用いて形成することが好ましい。
絶縁層６０３には、例えば、酸化アルミニウム膜、酸化ハフニウム膜、または窒化シリコン膜などの、酸化シリコン膜よりも水素及び酸素の一方または双方が拡散しにくい膜を用いることができる。絶縁層６０３は、層７０から層５０に不純物が拡散することを防ぐバリア層として機能することが好ましい。
絶縁層６０４には、酸化物絶縁膜を用いることが好ましい。絶縁層６０４は、層５０が有する絶縁層と直接接合する層である。酸化物絶縁膜同士を直接接合させることで、接合強度（貼り合わせ強度）を高めることができる。
導電層６１６Ｒａ、導電層６１６Ｒｂ、導電層６１６Ｇａ、導電層６１６Ｇｂ、導電層６１６Ｂａ、及び導電層６１６Ｂｂのそれぞれに用いることができる材料としては、例えば、アルミニウム（Ａｌ）、チタン、クロム、ニッケル、銅（Ｃｕ）、イットリウム、ジルコニウム、スズ（Ｓｎ）、亜鉛（Ｚｎ）、銀（Ａｇ）、白金（Ｐｔ）、金（Ａｕ）、モリブデン、タンタル、もしくはタングステン（Ｗ）などの金属、またはこれを主成分とする合金（例えば銀とパラジウム（Ｐｄ）と銅の合金（Ａｇ−Ｐｄ−Ｃｕ（ＡＰＣ））など）が挙げられる。また、例えば、酸化スズ、または酸化亜鉛等の酸化物を用いてもよい。
電極６１７Ｒａ、電極６１７Ｒｂ、電極６１７Ｇａ、電極６１７Ｇｂ、電極６１７Ｂａ、及び電極６１７Ｂｂのそれぞれには、例えば、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａｇ、Ｐｔ、またはＡｕなどを用いることができる。電極６１７Ｒａ、電極６１７Ｒｂ、電極６１７Ｇａ、電極６１７Ｇｂ、電極６１７Ｂａ、及び電極６１７Ｂｂのそれぞれは、層５０が有する導電層と直接接合する層である。接合のしやすさから、Ｃｕ、Ａｌ、Ｗ、またはＡｕを用いることが好ましい。
発光層６１４Ｒは、半導体層６１３Ｒと半導体層６１５Ｒとに挟持されている。発光層６１４Ｇは、半導体層６１３Ｇと半導体層６１５Ｇとに挟持されている。発光層６１４Ｂは、半導体層６１３Ｂと半導体層６１５Ｂとに挟持されている。発光層６１４Ｒ、発光層６１４Ｇ、発光層６１４Ｂのそれぞれでは、電子と正孔が結合して光を発する。半導体層６１３Ｒ、半導体層６１３Ｇ、半導体層６１３Ｂのそれぞれと、半導体層６１５Ｒ、半導体層６１５Ｇ、半導体層６１５Ｂのそれぞれとのうち、一方はｎ型の半導体層であり、他方はｐ型の半導体層である。
半導体層６１３Ｒ、発光層６１４Ｒ、及び半導体層６１５Ｒを含む積層構造、半導体層６１３Ｇ、発光層６１４Ｇ、及び半導体層６１５Ｇを含む積層構造、及び、半導体層６１３Ｂ、発光層６１４Ｂ、及び半導体層６１５Ｂを含む積層構造は、それぞれ、例えば、赤色、黄色、緑色、青色、または白色などの光を呈するように形成される。また、当該積層構造は、紫外光を呈するように形成されてもよい。３つの積層構造のそれぞれは、異なる色の光を呈することが好ましい。これらの積層構造のそれぞれには、例えば、第１３族元素及び第１５族元素を含む化合物（３−５族化合物ともいう）を用いることができる。第１３族元素としては、例えば、アルミニウム、ガリウム、またはインジウムなどが挙げられる。第１５族元素としては、例えば、窒素、リン、ヒ素、またはアンチモンなどが挙げられる。例えば、ガリウムとリンとの化合物、ガリウムとヒ素との化合物、ガリウムとアルミニウムとヒ素との化合物、アルミニウムとガリウムとインジウムとリンとの化合物、窒化ガリウム（ＧａＮ）、インジウムと窒化ガリウムとの化合物、または、セレンと亜鉛との化合物、等を用いて、発光ダイオードを作製することができる。
例えば、発光ダイオード６２Ｒが赤色の光を呈するように形成し、発光ダイオード６２Ｇが緑色の光を呈するように形成し、発光ダイオード６２Ｂが青色の光を呈するように形成してもよい。発光ダイオード６２Ｒと発光ダイオード６２Ｇと発光ダイオード６２Ｂとを、互いに異なる色の光を呈するように形成することにより、色変換層を形成する工程が不要となる。したがって、表示装置の製造コストを抑制することができる。
また、２つ以上の積層構造が同じ色の光を呈してもよい。このとき、発光層６１４Ｒ、発光層６１４Ｇ、及び発光層６１４Ｂのそれぞれから発せられた光は、色変換層及び着色層の一方又は双方を介して、表示装置の外部に取り出されてもよい。
また、本実施の形態の表示装置は、赤外光を呈する発光ダイオードを有していてもよい。赤外光を呈する発光ダイオードは、例えば、赤外光センサの光源として用いることができる。
基板６０１としては、化合物半導体基板を用いてもよく、例えば、第１３族元素及び第１５族元素を含む化合物半導体基板を用いてもよい。また、基板６０１としては、例えば、サファイア（Ａｌ２Ｏ３）基板、炭化シリコン（ＳｉＣ）基板、シリコン（Ｓｉ）基板、または窒化ガリウム（ＧａＮ）基板などの単結晶基板を用いることができる。
図２６に示すように、発光ダイオード６２Ｒの光１７５Ｒ、発光ダイオード６２Ｇの光１７５Ｇ、及び発光ダイオード６２Ｂの光１７５Ｂのそれぞれは、基板６０１側に射出される。したがって、基板６０１は、可視光に対する透過性を有することが好ましい。例えば、研磨などにより厚さを薄くすることで、基板６０１の可視光に対する透過性を高めてもよい。
図２６に示す層５０では、プラグ２５６の上面の高さが、絶縁層２５５の上面の高さと概略一致している。プラグ２５６は、導電層２４１と導電層６９０ａとを電気的に接続するプラグとして機能する。絶縁層２５５、及びプラグ２５６の上に絶縁層６８８が設けられている。絶縁層６８８に設けられた開口を埋めるように、導電層６９０ａ、及び導電層６９０ｂが設けられている。導電層６９０ａ、及び導電層６９０ｂのそれぞれの上面の高さは、絶縁層６８８の上面の高さと概略一致していることが好ましい。
絶縁層６８８は、層７０が有する絶縁層６０４と直接接合する層である。絶縁層６８８は、絶縁層６０４と同一の材料で形成されることが好ましい。絶縁層６８８には、酸化物絶縁膜を用いることが好ましい。酸化物絶縁膜同士を直接接合させることで、接合強度（貼り合わせ強度）を高めることができる。なお、絶縁層６０４及び絶縁層６８８のうち一方または双方が積層構造の場合、互いに接する層（表層および接合面を含む層）が同一の材料で形成されていることが好ましい。
層５０が有する導電層６９０ａは、層７０が有する電極６１７Ｒａと直接接合する層である。導電層６９０ａと、電極６１７Ｒａとは、主成分が同一の金属元素であることが好ましく、同一の材料で形成されることがより好ましい。導電層６９０ａには、例えば、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａｇ、Ｐｔ、またはＡｕなどを用いることができる。接合のしやすさから、Ｃｕ、Ａｌ、Ｗ、またはＡｕを用いることが好ましい。なお、導電層６９０ａ及び電極６１７Ｒａのうち、一方または双方が積層構造の場合、互いに接する層（表層および接合面を含む層）が同一の材料で形成されていることが好ましい。
なお、層５０は、発光ダイオードの光を反射する反射層及び当該光を遮る遮光層の、一方または双方を有していてもよい。
図２６に示すように、層７０に設けられた電極６１７Ｒａは、層５０に設けられた導電層６９０ａと接合され、電気的に接続される。
電極６１７Ｒａは、発光ダイオード６２Ｒの画素電極として機能する。また、電極６１７Ｒｂと導電層６９０ｂとが接続される。電極６１７Ｒｂは、発光ダイオード６２Ｒの共通電極として機能する。
電極６１７Ｒａと、導電層６９０ａと、は、主成分が同一の金属元素であることが好ましい。
なお、ここでは、電極６１７Ｒａと導電層６９０ａとの接合について説明したが、図２６に示すように、電極６１７Ｇａ及び電極６１７Ｂａについても、同様に、それぞれが導電層６９０ａと接合する。なお、電極６１７Ｒａと接合する導電層６９０ａ、電極６１７Ｇａと接合する導電層６９０ａ、及び電極６１７Ｂａと接合する導電層６９０ａのそれぞれは、互いに電気的に接続されていないことが好ましい。
また、層７０に設けられた絶縁層６０４と、層５０に設けられた絶縁層６８８とが、直接接合される。絶縁層６０４と絶縁層６８８とは、同一の成分または材料で構成されることが好ましい。
層７０と層５０との接合面において、同一の材料の層同士が接することで、機械的な強度を有する接続を得ることができる。
金属層同士の接合には、例えば表面の酸化膜及び不純物の吸着層などを、例えばスパッタリング処理などで除去し、清浄化及び活性化した表面同士を接触させて接合する、表面活性化接合法を用いることができる。または、例えば、温度と圧力を併用して表面同士を接合する、拡散接合法などを用いることができる。どちらも原子レベルでの結合が起こるため、電気的だけでなく機械的にも優れた接合を得ることができる。
絶縁層同士の接合には、例えば、研磨などによって高い平坦性を得たのち、例えば酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う、親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。酸化物絶縁膜を用いた場合、親水性処理を行うことで、接合強度をより高めることができ、好ましい。なお、酸化物絶縁膜を用いる場合、親水性処理を別途施さなくてもよい。
層７０と層５０との接合面には絶縁層と金属層との双方が存在するため、２種以上の接合法を組み合わせて接合してもよい。例えば、表面活性化接合法及び親水性接合法を組み合わせて行うことができる。
例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面を例えばＡｕなどの難酸化性金属とし、親水性処理を行ってもよい。また、親水性処理を行わない場合、金属層の酸化防止処理が削減できるため、材料の種類の制限がなくなることで、作製コストの低減、および作製工程の削減を図ることができる。なお、上述した方法以外の接合方法を用いてもよい。
なお、層７０と層５０との貼り合わせは、基板全面を直接接合する構成に限られず、少なくとも一部で、例えば、銀、カーボン、もしくは銅などの導電性ペースト、または、例えば、金、もしくははんだなどのバンプを介して基板同士を接続させる構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例＞
図２７Ａ、図２７Ｂ、および図２７Ｃは、本発明の一態様に係る半導体装置に用いることができるトランジスタ５００の上面図および断面図である。本発明の一態様に係る半導体装置に、トランジスタ５００を適用できる。
図２７Ａは、トランジスタ５００の上面図である。また、図２７Ｂ、および図２７Ｃは、トランジスタ５００の断面図である。ここで、図２７Ｂは、図２７ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル長方向の断面図でもある。また、図２７Ｃは、図２７ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル幅方向の断面図でもある。なお、図２７Ａの上面図では、図の明瞭化のために一部の要素を省いている。
図２７に示すように、トランジスタ５００は、基板（図示しない。）の上に配置された金属酸化物５３１ａと、金属酸化物５３１ａの上に配置された金属酸化物５３１ｂと、金属酸化物５３１ｂの上に、互いに離隔して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂとの間に開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、を有する。ここで、図２７Ｂおよび図２７Ｃに示すように、導電体５６０の上面は、絶縁体５５０、および絶縁体５８０の上面と略一致することが好ましい。なお、以下において、金属酸化物５３１ａおよび金属酸化物５３１ｂをまとめて、金属酸化物５３１という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて、導電体５４２という場合がある。
図２７に示すトランジスタ５００では、導電体５４２ａおよび導電体５４２ｂの導電体５６０側の側面が、概略垂直な形状を有している。なお、図２７に示すトランジスタ５００は、これに限られるものではなく、導電体５４２ａおよび導電体５４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体５４２ａおよび導電体５４２ｂの対向する側面が、複数の面を有していてもよい。
なお、トランジスタ５００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物５３１ａ、および金属酸化物５３１ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物５３１ｂの単層構造、または３層以上の積層構造を設ける構成にしてもよい。また、金属酸化物５３１ａ、および金属酸化物５３１ｂのそれぞれが、２層以上の積層構造を有していてもよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれ、ソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂとに挟まれた領域に埋め込まれるように形成される。ここで、導電体５６０、導電体５４２ａ、および導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極との間に、自己整合的に配置させることができる。よって、導電体５６０を、位置合わせのマージンを設けることなく形成することができるため、トランジスタ５００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
図２７に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。なお、図２７では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０は、単層構造であってもよいし、３層以上の積層構造であってもよい。
トランジスタ５００は、基板（図示しない。）の上に配置された絶縁体５１４と、絶縁体５１４の上に配置された絶縁体５１６と、絶縁体５１６に埋め込まれるように配置された導電体５０５と、絶縁体５１６と導電体５０５との上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、を有することが好ましい。絶縁体５２４の上に金属酸化物５３１ａが配置されることが好ましい。
図２７に示すように、絶縁体５２２、絶縁体５２４、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５５０と、絶縁体５８０と、の間に絶縁体５５４が配置されることが好ましい。ここで、絶縁体５５４は、図２７Ｂおよび図２７Ｃに示すように、絶縁体５５０の側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａ、金属酸化物５３１ｂ、および絶縁体５２４の側面、並びに絶縁体５２２の上面に接することが好ましい。
トランジスタ５００の上に、層間膜として機能する絶縁体５７４、および絶縁体５８１が配置されることが好ましい。ここで、絶縁体５７４は、導電体５６０、絶縁体５５０、および絶縁体５８０の上面に接して配置されることが好ましい。
絶縁体５２２、絶縁体５５４、および絶縁体５７４は、水素（例えば、水素原子、および水素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、絶縁体５５４、および絶縁体５７４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より水素透過性が低いことが好ましい。また、絶縁体５２２、および絶縁体５５４は、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、および絶縁体５５４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より酸素透過性が低いことが好ましい。
トランジスタ５００と電気的に接続し、プラグとして機能する導電体５４５（導電体５４５ａ、および導電体５４５ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体５４５の側面に接して絶縁体５４１（絶縁体５４１ａ、および絶縁体５４１ｂ）が設けられる。つまり、絶縁体５５４、絶縁体５８０、絶縁体５７４、および絶縁体５８１の開口の内壁に接して絶縁体５４１が設けられる。また、絶縁体５４１の側面に接して導電体５４５の第１の導電体が設けられ、さらに内側に導電体５４５の第２の導電体が設けられる構成にしてもよい。ここで、導電体５４５の上面の高さと、絶縁体５８１の上面の高さと、は同程度にできる。なお、トランジスタ５００では、導電体５４５の第１の導電体、および導電体５４５の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５４５を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ５００は、チャネル形成領域を含む金属酸化物５３１（金属酸化物５３１ａ、および金属酸化物５３１ｂ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物５３１のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）、またはコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、またはスズ（Ｓｎ）の一以上とすることが好ましい。また、元素Ｍは、ＧａおよびＳｎのいずれか一方または双方を有することがさらに好ましい。
また、金属酸化物５３１ｂは、導電体５４２と重ならない領域の膜厚が、導電体５４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体５４２ａおよび導電体５４２ｂを形成する際に、金属酸化物５３１ｂの上面の一部を除去することにより形成される。金属酸化物５３１ｂの上面には、導電体５４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物５３１ｂの上面の導電体５４２ａと導電体５４２ｂとの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有することで、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有することで、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有することで、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有することで、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有することで、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ５００の詳細な構成について説明する。
導電体５０５は、金属酸化物５３１、および導電体５６０と、重なる領域を有するように配置される。また、導電体５０５は、絶縁体５１６に埋め込まれて設けられることが好ましい。
導電体５０５は、導電体５０５ａ、および導電体５０５ｂを有する。導電体５０５ａは、絶縁体５１６に設けられた開口の底面、および側壁に接して設けられる。導電体５０５ｂは、導電体５０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体５０５ｂの上面の高さは、導電体５０５ａの上面の高さ、および絶縁体５１６の上面の高さと略一致する。
導電体５０５ａは、例えば、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、またはＮＯ２等）、または銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５０５ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体５０５ｂに含まれる例えば水素等の不純物が、例えば絶縁体５２４等を介して、金属酸化物５３１に拡散することを抑制できる。また、導電体５０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体５０５ｂが酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。したがって、導電体５０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体５０５ａは、窒化チタンを用いればよい。
また、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体５０５ｂは、タングステンを用いればよい。
ここで、導電体５６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体５０５に印加する電位を導電体５６０に印加する電位から独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５００のＶｔｈをより高くし、オフ電流を小さくすることが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０５は、金属酸化物５３１におけるチャネル形成領域よりも、大きく設けるとよい。特に、図２７Ｃに示すように、導電体５０５は、金属酸化物５３１のチャネル幅方向と交わる端部よりも外側の領域においても、延在していることが好ましい。つまり、金属酸化物５３１のチャネル幅方向における側面の外側において、導電体５０５と、導電体５６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界と、によって、金属酸化物５３１のチャネル形成領域を電気的に取り囲むことができる。
図２７Ｃに示すように、導電体５０５を延在させて、配線としても機能させている。ただし、これに限られることなく、導電体５０５の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体５１４は、例えば水または水素等の不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体５１４は、例えば、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、またはＮＯ２等）、または銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体５１４として、例えば酸化アルミニウムまたは窒化シリコン等を用いることが好ましい。これにより、例えば水または水素等の不純物が絶縁体５１４よりも基板側からトランジスタ５００側に拡散することを抑制できる。または、例えば絶縁体５２４等に含まれる酸素が、絶縁体５１４よりも基板側に、拡散することを抑制できる。
層間膜として機能する絶縁体５１６、絶縁体５８０、および絶縁体５８１は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１６、絶縁体５８０、および絶縁体５８１として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体５２２および絶縁体５２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物５３１と接する絶縁体５２４は、加熱により酸素を脱離することが好ましい。本明細書等では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。絶縁体５２４は、例えば酸化シリコンまたは酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物５３１に接して設けることにより、金属酸化物５３１中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
絶縁体５２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によって得られる酸素原子に換算した酸素の脱離量が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
絶縁体５２２は、例えば絶縁体５１４等と同様に、例えば水または水素等の不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５２２は、絶縁体５２４より水素透過性が低いことが好ましい。絶縁体５２２、絶縁体５５４、および絶縁体５７４によって、例えば、絶縁体５２４、金属酸化物５３１、および絶縁体５５０等を囲むことにより、外方から例えば水または水素等の不純物がトランジスタ５００に侵入することを抑制することができる。
さらに、絶縁体５２２は、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５２２は、絶縁体５２４より酸素透過性が低いことが好ましい。絶縁体５２２が、酸素および不純物の拡散を抑制する機能を有することで、金属酸化物５３１が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体５０５が、絶縁体５２４および金属酸化物５３１が有する酸素と反応することを抑制することができる。
絶縁体５２２は、絶縁性材料である、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体として、例えば、酸化アルミニウム、酸化ハフニウム、または、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、等を用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、金属酸化物５３１からの酸素の放出、および、トランジスタ５００の周辺部から金属酸化物５３１への例えば水素等の不純物の混入、を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、または酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、または窒化シリコンを積層して用いてもよい。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等の、いわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、例えばリーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体５２２および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、絶縁体５２２および絶縁体５２４は、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体５２２の下に絶縁体５２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物５３１は、金属酸化物５３１ａと、金属酸化物５３１ａ上の金属酸化物５３１ｂと、を有する。金属酸化物５３１ｂ下に金属酸化物５３１ａを有することで、金属酸化物５３１ａよりも下方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物５３１は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物５３１が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物５３１ａを構成する全元素の原子数に対する、金属酸化物５３１ａに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
金属酸化物５３１ａの伝導帯下端のエネルギーが、金属酸化物５３１ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物５３１ａの電子親和力が、金属酸化物５３１ｂの電子親和力より小さいことが好ましい。
ここで、金属酸化物５３１ａと金属酸化物５３１ｂとの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物５３１ａと金属酸化物５３１ｂとの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物５３１ａと金属酸化物５３１ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物５３１ａと金属酸化物５３１ｂとが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物５３１ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物５３１ａとして、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、または酸化ガリウム等を用いてもよい。
具体的には、金属酸化物５３１ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。
このとき、キャリアの主たる経路は金属酸化物５３１ｂとなる。金属酸化物５３１ａを上述の構成とすることで、金属酸化物５３１ａと金属酸化物５３１ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流、および高い周波数特性を得ることができる。
金属酸化物５３１ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２として、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、上述した金属元素を成分とする合金、または、上述した金属元素を組み合わせた合金、等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムとを含む窒化物、タンタルとアルミニウムとを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムとを含む酸化物、または、ランタンとニッケルとを含む酸化物、等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムとを含む窒化物、タンタルとアルミニウムとを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムとを含む酸化物、または、ランタンとニッケルとを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物５３１と接するように上記導電体５４２を設けることで、金属酸化物５３１の導電体５４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物５３１の導電体５４２近傍において、導電体５４２に含まれる金属と、金属酸化物５３１の成分と、を含む金属化合物層が形成される場合がある。このような場合、金属酸化物５３１の導電体５４２近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体５４２ａと導電体５４２ｂとの間の領域は、絶縁体５８０の開口に重畳して形成される。これにより、導電体５４２ａと導電体５４２ｂとの間に導電体５６０を自己整合的に配置することができる。
絶縁体５５０は、ゲート絶縁体として機能する。絶縁体５５０は、金属酸化物５３１ｂの上面に接して配置することが好ましい。絶縁体５５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、または酸化窒化シリコンは、熱に対し安定であるため好ましい。
絶縁体５５０は、絶縁体５２４と同様に、絶縁体５５０中の例えば水または水素等の不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
絶縁体５８０、絶縁体５５４、導電体５４２、および金属酸化物５３１ｂと、絶縁体５５０と、の間に絶縁体を設けてもよい。当該絶縁体として、例えば、酸化アルミニウム、または酸化ハフニウムなどを用いることが好ましい。当該絶縁体を設けることで、例えば、金属酸化物５３１ｂからの酸素の脱離、金属酸化物５３１ｂへの酸素の過剰供給、および、導電体５４２の酸化、などを抑制できる。
絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。これにより、絶縁体５５０の酸素による導電体５６０の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体５５０に、例えば酸化シリコンまたは酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体５５０と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、絶縁体５５０として、例えば、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウム等から選ばれた、一種または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体である、例えば、酸化アルミニウム、酸化ハフニウム、または、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、等を用いることが好ましい。
導電体５６０は、図２７では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、上述の、例えば、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、またはＮＯ２等）、または銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことで、絶縁体５５０に含まれる酸素によって導電体５６０ｂが酸化し、導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは、積層構造としてもよく、例えば、チタンまたは窒化チタンと、上記導電性材料と、の積層構造としてもよい。
図２７Ａおよび図２７Ｃに示すように、金属酸化物５３１ｂの導電体５４２と重ならない領域、言い換えると、金属酸化物５３１のチャネル形成領域において、金属酸化物５３１の側面が導電体５６０で覆われるように配置されている。これにより、第１のゲート電極としての機能する導電体５６０の電界を、金属酸化物５３１の側面に作用させやすくなる。よって、トランジスタ５００のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体５５４は、例えば絶縁体５１４等と同様に、例えば水または水素等の不純物が、絶縁体５８０側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５５４は、絶縁体５２４より水素透過性が低いことが好ましい。さらに、図２７Ｂおよび図２７Ｃに示すように、絶縁体５５４は、絶縁体５５０の側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａ、金属酸化物５３１ｂ、および絶縁体５２４の側面に接することが好ましい。このような構成にすることで、絶縁体５８０に含まれる水素が、導電体５４２ａ、導電体５４２ｂ、金属酸化物５３１ａ、金属酸化物５３１ｂ、および絶縁体５２４の、上面または側面から金属酸化物５３１に侵入することを抑制できる。
さらに、絶縁体５５４は、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５５４は、絶縁体５８０または絶縁体５２４より酸素透過性が低いことが好ましい。
絶縁体５５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体５５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体５２４の絶縁体５５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体５２４を介して金属酸化物５３１中に酸素を供給することができる。ここで、絶縁体５５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から絶縁体５８０へ拡散することを防ぐことができる。また、絶縁体５２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物５３１のチャネル形成領域に酸素が供給される。これにより、金属酸化物５３１の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体５５４として、例えば、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体として、例えば、酸化アルミニウム、酸化ハフニウム、または、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、等を用いることが好ましい。
絶縁体５８０は、絶縁体５５４を介して、絶縁体５２４、金属酸化物５３１、および導電体５４２上に設けられる。絶縁体５８０として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、例えば、酸化シリコン、酸化窒化シリコン、または空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体５８０中の例えば水または水素等の不純物濃度が低減されていることが好ましい。また、絶縁体５８０の上面は、平坦化されていてもよい。
絶縁体５７４は、例えば絶縁体５１４等と同様に、例えば水または水素等の不純物が、上方から絶縁体５８０に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５７４として、例えば、絶縁体５１４、または絶縁体５５４等に用いることができる絶縁体を用いればよい。
絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、例えば絶縁体５２４等と同様に、膜中の例えば水または水素等の不純物濃度が低減されていることが好ましい。
絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４に形成された開口に、導電体５４５ａおよび導電体５４５ｂが配置される。導電体５４５ａおよび導電体５４５ｂは、導電体５６０を挟んで対向して設ける。なお、導電体５４５ａおよび導電体５４５ｂの上面の高さは、絶縁体５８１の上面と、同一平面上としてもよい。
なお、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して、絶縁体５４１ａが設けられ、かつ、その側面に接して、導電体５４５ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体５４２ａが位置しており、導電体５４５ａが導電体５４２ａと接する。同様に、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して、絶縁体５４１ｂが設けられ、かつ、その側面に接して、導電体５４５ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部に、導電体５４２ｂが位置しており、導電体５４５ｂが導電体５４２ｂと接する。
導電体５４５ａおよび導電体５４５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５４５ａおよび導電体５４５ｂは積層構造としてもよい。
導電体５４５を積層構造とする場合、導電体５４２、絶縁体５５４、絶縁体５８０、絶縁体５７４、および絶縁体５８１と接する導電体には、上述の、例えば水または水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウム等を用いることが好ましい。また、例えば水または水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体５８０に添加された酸素が導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。また、絶縁体５８１より上層から、例えば水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。
絶縁体５４１ａおよび絶縁体５４１ｂとして、例えば、絶縁体５５４等に用いることができる絶縁体を用いればよい。絶縁体５４１ａおよび絶縁体５４１ｂは、絶縁体５５４に接して設けられるため、例えば絶縁体５８０等から、例えば水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。また、絶縁体５８０に含まれる酸素が、導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。
なお、図示しないが、導電体５４５ａの上面、および導電体５４５ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと、上記導電性材料と、の積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
［基板］
トランジスタ５００を形成する基板として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（例えばイットリア安定化ジルコニア基板等）、または樹脂基板等がある。また、半導体基板として、例えば、シリコン、もしくはゲルマニウム等の半導体基板、または、炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムからなる化合物半導体基板、等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板として、例えば、黒鉛基板、金属基板、合金基板、または導電性樹脂基板等がある。または、例えば、金属の窒化物を有する基板、または金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体もしくは半導体が設けられた基板、半導体基板に導電体もしくは絶縁体が設けられた基板、または、導電体基板に半導体もしくは絶縁体が設けられた基板、等がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、例えば、容量素子、抵抗素子、スイッチ素子、発光素子、または記憶素子等がある。
［絶縁体］
絶縁体として、例えば、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、または金属窒化酸化物等がある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、例えばリーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
比誘電率の高い絶縁体として、例えば、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、または、シリコンおよびハフニウムを有する窒化物、等がある。
比誘電率が低い絶縁体として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または、樹脂、等がある。
酸化物半導体を用いたトランジスタは、例えば水素等の不純物および酸素の透過を抑制する機能を有する絶縁体（例えば、絶縁体５１４、絶縁体５２２、絶縁体５５４、および絶縁体５７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層または積層で用いればよい。具体的には、例えば水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、もしくは酸化タンタル等の金属酸化物、または、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、もしくは窒化シリコン等の金属窒化物、を用いることができる。
ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを金属酸化物５３１と接する構造とすることで、金属酸化物５３１が有する酸素欠損を補償することができる。
［導電体］
導電体として、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、およびランタン等から選ばれた金属元素、上述した金属元素を成分とする合金、または、上述した金属元素を組み合わせた合金、等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムとを含む窒化物、タンタルとアルミニウムとを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムとを含む酸化物、または、ランタンとニッケルとを含む酸化物、等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムとを含む窒化物、タンタルとアルミニウムとを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムとを含む酸化物、または、ランタンとニッケルとを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料、であるため、好ましい。また、例えばリン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、または、例えばニッケルシリサイド等のシリサイド、を用いてもよい。
上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素と酸素とを含む導電性材料を用いることが好ましい。また、前述した金属元素と窒素とを含む導電性材料を用いてもよい。例えば、窒化チタン、または窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、または、シリコンを添加したインジウム錫酸化物、を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、例えば外方の絶縁体等から混入する水素を捕獲することができる場合がある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
ＯＳトランジスタに用いる金属酸化物は、少なくともインジウムまたは亜鉛を有することが好ましく、インジウム及び亜鉛を有することがより好ましい。例えば、金属酸化物は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、イットリウム、スズ、シリコン、ホウ素、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、及びコバルトから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、ガリウム、アルミニウム、イットリウム、及びスズから選ばれた、一種または複数種であることが好ましく、ガリウムがより好ましい。
金属酸化物は、例えば、スパッタリング法、もしくは有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などの化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、または、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、などにより形成することができる。
以降では、金属酸化物の一例として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物について説明する。なお、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物を、Ｉｎ−Ｇａ−Ｚｎ酸化物と呼ぶ場合がある。
＜結晶構造の分類＞
酸化物半導体の結晶構造としては、例えば、アモルファス（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓを含む）、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、ＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）、単結晶（ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ）、及び多結晶（ｐｏｌｙ　ｃｒｙｓｔａｌ）等が挙げられる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。例えば、ＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを用いて評価することができる。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。また、以下では、ＧＩＸＤ測定で得られるＸＲＤスペクトルを、単に、ＸＲＤスペクトルと記す場合がある。
例えば、石英ガラス基板では、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するＩｎ−Ｇａ−Ｚｎ酸化物膜では、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状が左右対称でないと、膜または基板は非晶質状態であるとは言えない。
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）を用いて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温で成膜したＩｎ−Ｇａ−Ｚｎ酸化物膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温で成膜したＩｎ−Ｇａ−Ｚｎ酸化物は、単結晶または多結晶でもなく、非晶質状態でもない、中間状態である。そのため、非晶質状態であると結論づけることは難しい。
〔酸化物半導体の構造〕
なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ−ＯＳ、およびｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、例えば、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および、非晶質酸化物半導体、等が含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、およびａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域は、ｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が複数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十ｎｍ程度となる場合がある。
また、Ｉｎ−Ｇａ−Ｚｎ酸化物において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、および酸素を有する層（以下、Ｉｎ層）と、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素を有する層（以下、（Ｇａ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムとガリウムとは、互いに置換可能である。よって、（Ｇａ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層にはガリウムが含まれる場合がある。なお、Ｉｎ層には亜鉛が含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、例えば、ＣＡＡＣ−ＯＳを構成する金属元素の種類、または組成等により変動する場合がある。
また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、例えば、五角形、または七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することは難しい。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、例えば、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、および、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためである可能性がある。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されることで、例えば、トランジスタのオン電流の低下、および、電界効果移動度の低下、等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、およびＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は、例えば不純物の混入または欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物および欠陥（例えば酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は、熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
［酸化物半導体の構成］
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態を、モザイク状またはパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、例えば、インジウム酸化物、またはインジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、例えば、ガリウム酸化物、またはガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界を観察することが難しい場合がある。
また、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とする領域と、一部にＩｎを主成分とする領域とが、それぞれモザイク状であり、これらの領域がランダムに存在している構成をいう。よって、ＣＡＣ−ＯＳは、金属元素が不均一に分布した構造を有していると推測される。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましい。例えば、成膜時の成膜ガスの総流量に対する酸素ガスの流量比を、０％以上３０％未満、好ましくは０％以上１０％以下とする。
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ここで、第１の領域は、第２の領域と比較して、導電性が高い領域である。つまり、第１の領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、第１の領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、第２の領域は、第１の領域と比較して、絶縁性が高い領域である。つまり、第２の領域が、金属酸化物中に分布することで、リーク電流を抑制することができる。
したがって、ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（オン状態またはオフ状態にさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
また、ＣＡＣ−ＯＳを用いたトランジスタは、信頼性が高い。従って、ＣＡＣ−ＯＳは、表示装置をはじめとするさまざまな半導体装置に最適である。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、およびＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
特に、チャネルが形成される半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＧＺＯ」とも記す）を用いることが好ましい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＺＯ」とも記す）を用いてもよい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＧＺＯ」とも記す）を用いてもよい。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は、１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、かつ、１×１０−９ｃｍ−３以上である。なお、酸化物半導体中のキャリア濃度を低くする場合、当該酸化物半導体中の不純物濃度を低くすることで、当該酸化物半導体中の欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを、高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、またはシリコン等がある。なお、酸化物半導体中の不純物とは、例えば、酸化物半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体中のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中の水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置を適用可能な電子機器について説明する。
本発明の一態様に係る半導体装置は、電子機器の表示部に適用することができる。したがって、本発明の一態様は、表示品位の高い電子機器を実現できる。または、本発明の一態様は、極めて高精細な電子機器を実現できる。または、本発明の一態様は、信頼性の高い電子機器を実現できる。
本発明の一態様に係る半導体装置などを用いた電子機器としては、例えば、テレビ、モニタ等の表示装置、照明装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画もしくは動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、または透析装置等の医療機器などが挙げられる。さらに、例えば、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、または電力の平準化とスマートグリッドのための蓄電装置等の産業機器などが挙げられる。また、例えば、燃料を用いたエンジン、または蓄電体からの電力を用いた電動機により推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体としては、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型もしくは大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、または宇宙船などが挙げられる。
本発明の一態様に係る電子機器は、二次電池（バッテリ）を有していてもよい。さらに、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、リチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、または銀亜鉛電池などが挙げられる。
本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様に係る電子機器は、センサ（例えば、力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、または赤外線など、を測定する機能を含むもの）を有していてもよい。
本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（例えば、静止画、動画、またはテキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付もしくは時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、または記録媒体に記録されているプログラムもしくはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、表示部の一部を主として画像情報を表示し、別の一部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画もしくは動画を撮影する機能、撮影した画像を自動もしくは手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、または撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様に係る電子機器が有する機能はこれらに限定されない。本発明の一態様に係る電子機器は、様々な機能を有することができる。
本発明の一態様に係る半導体装置は、高精細な画像を表示することができる。そのため、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、または電子書籍端末などに好適に用いることができる。例えば、ＶＲ機器またはＡＲ機器などのｘＲ機器に好適に用いることができる。
図２８Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、およびシャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。なお、カメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、例えば、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、およびボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００は、例えば、カメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、例えば、電源ボタン等としての機能を有する。
本発明の一態様に係る半導体装置は、カメラ８０００の表示部８００２、およびファインダー８１００の表示部８１０２に適用できる。なお、ファインダー８１００は、カメラ８０００に内蔵されていてもよい。
図２８Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、およびケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する機能を有する。本体８２０３は、例えば、無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３は、例えば、カメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
また、装着部８２０１は、例えば、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１は、例えば、温度センサ、圧力センサ、または加速度センサ等の各種センサを有していてもよい。ヘッドマウントディスプレイ８２００は、例えば、使用者の生体情報を表示部８２０４に表示する機能、または使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
本発明の一態様に係る半導体装置は、表示部８２０４に適用できる。
図２８Ｃ乃至図２８Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、ヘッドマウントディスプレイ８３００は、例えば、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、例えば、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、例えば、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、例えば、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
本発明の一態様に係る半導体装置は、表示部８３０２に適用できる。本発明の一態様に係る半導体装置は、極めて高い精細度を実現することも可能である。例えば、図２８Ｅのようにレンズ８３０５を用いて表示を拡大して視認される場合でも、使用者に画素が視認されにくい。つまり、表示部８３０２を用いて、使用者に現実感の高い映像を視認させることができる。
図２８Ｆは、ゴーグル型のヘッドマウントディスプレイ８４００の外観を示す図である。ヘッドマウントディスプレイ８４００は、一対の筐体８４０１と、装着部８４０２と、緩衝部材８４０３と、を有する。一対の筐体８４０１内には、それぞれ、表示部８４０４およびレンズ８４０５が設けられる。一対の表示部８４０４は、互いに異なる画像を表示させることで、視差を用いた３次元表示を行うことができる。
使用者は、レンズ８４０５を通して、表示部８４０４の表示を視認することができる。レンズ８４０５はピント調整機構を有し、使用者の視力に応じて位置を調整することができる。表示部８４０４は、正方形または横長の長方形であることが好ましい。これにより、臨場感を高めることができる。
装着部８４０２は、使用者の顔のサイズに応じて調整でき、かつ、ずれ落ちることのないよう、可塑性および弾性を有することが好ましい。また、装着部８４０２の一部は、例えば、骨伝導イヤフォンとして機能する振動機構を有していることが好ましい。これにより、別途イヤフォン、またはスピーカなどの音響機器を必要とせず、装着しただけで映像と音声を楽しむことができる。なお、筐体８４０１内に、例えば、無線通信により音声データを出力する機能を有していてもよい。
装着部８４０２および緩衝部材８４０３は、使用者の顔（額、または頬など）に接触する部分である。緩衝部材８４０３が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材８４０３は、使用者がヘッドマウントディスプレイ８４００を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えば、ゴム、シリコーンゴム、ウレタン、またはスポンジなどの素材を用いることができる。また、例えば、スポンジ等の表面を布、または革（天然皮革または合成皮革）などで覆ったものを用いると、使用者の顔と緩衝部材８４０３との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、例えば、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材８４０３または装着部８４０２などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
図２９Ａは、テレビジョン装置の一例を示す図である。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
図２９Ａにおいて、本発明の一態様に係る半導体装置は、表示部７０００に適用することができる。
図２９Ａに示すテレビジョン装置７１００は、筐体７１０１が備える操作スイッチ、または、別体のリモコン操作機７１１１により、操作を行うことができる。または、表示部７０００にタッチセンサを備えることで、例えば、指等で表示部７０００に触れることで、テレビジョン装置７１００の操作を行ってもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。テレビジョン装置７１００は、リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネルまたは音量の操作を行うことができる。また、表示部７０００に表示される映像の操作を行うことができる。
なお、テレビジョン装置７１００は、例えば、受信機およびモデムなどを備えた構成とすることができる。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（例えば、送信者と受信者間、あるいは受信者同士など）の情報通信を行うことも可能である。
図２９Ｂは、ノート型パーソナルコンピュータの一例を示す図である。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、および外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
図２９Ｂにおいて、本発明の一態様に係る半導体装置は、表示部７０００に適用することができる。
図２９Ｃおよび図２９Ｄは、デジタルサイネージの一例を示す図である。
図２９Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、およびスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、またはマイク等を有することができる。
図２９Ｄは、円柱状の柱に取り付けられたデジタルサイネージを示す図である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
図２９Ｃおよび図２９Ｄにおいて、本発明の一態様に係る半導体装置は、表示部７０００に適用することができる。
デジタルサイネージ７３００またはデジタルサイネージ７４００は、表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００は、表示部７０００にタッチパネルを適用することが好ましい。これにより、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができる。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
また、図２９Ｃおよび図２９Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、例えば、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００は、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
図２９Ｅは、情報端末の一例を示す図である。情報端末７５５０は、筐体７５５１、表示部７５５２、マイク７５５７、スピーカ部７５５４、カメラ７５５３、および操作スイッチ７５５５などを有する。本発明の一態様に係る半導体装置は、表示部７５５２に適用することができる。また、表示部７５５２は、タッチパネルとしての機能を有することができる。また、情報端末７５５０は、筐体７５５１の内側に、アンテナ、およびバッテリなどを備えることができる。情報端末７５５０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、または電子書籍端末等として用いることができる。
図２９Ｆは、腕時計型の情報端末の一例を示す図である。情報端末７６６０は、筐体７６６１、表示部７６６２、バンド７６６３、バックル７６６４、操作スイッチ７６６５、および入出力端子７６６６などを備える。また、情報端末７６６０は、筐体７６６１の内側に、例えば、アンテナ、およびバッテリなどを備えることができる。情報端末７６６０は、例えば、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、またはコンピュータゲームなど、種々なアプリケーションを実行することができる。
また、情報端末７６６０は、表示部７６６２にタッチセンサを備え、例えば、指またはスタイラスなどで画面に触れることで、操作することができる。例えば、表示部７６６２に表示されたアイコン７６６７に触れることで、アプリケーションを起動することができる。操作スイッチ７６６５は、例えば、時刻設定のほか、電源のオンもしくはオフ動作、無線通信のオンもしくはオフ動作、マナーモードの実行もしくは解除、または省電力モードの実行もしくは解除など、様々な機能を持たせることができる。例えば、情報端末７６６０に組み込まれたオペレーティングシステムにより、操作スイッチ７６６５の機能を設定することもできる。
また、情報端末７６６０は、通信規格された近距離無線通信を実行することが可能である。例えば、無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末７６６０は、入出力端子７６６６を介して他の情報端末とデータの送受信を行うことができる。また、入出力端子７６６６を介して充電を行うこともできる。なお、充電の動作は、入出力端子７６６６を介さずに無線給電により行ってもよい。
図３０Ａは、自動車９７００の外観を示す図である。図３０Ｂは、自動車９７００の運転席を示す図である。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、およびライト９７０４等を備える。本発明の一態様にかかる表示装置は、例えば、自動車９７００の表示部などに用いることができる。例えば、本発明の一態様にかかる表示装置は、図３０Ｂに示す表示部９７１０乃至表示部９７１５のそれぞれに適用することができる。
表示部９７１０および表示部９７１１は、自動車のフロントガラスに設けられた表示装置である。本発明の一態様に係る表示装置は、表示装置が備える電極を、透光性を備える導電性材料で作製することによって、反対側が透けて見える、いわゆるシースルー状態の表示装置とすることができる。シースルー状態の表示装置であれば、自動車９７００の運転時においても視界の妨げになることがない。よって、本発明の一態様にかかる表示装置は、自動車９７００のフロントガラスに設置することができる。なお、当該表示装置は、例えば、当該表示装置を駆動するためのトランジスタなどを設ける場合、当該トランジスタとして、例えば、有機半導体材料を用いた有機トランジスタ、または酸化物半導体を用いたトランジスタなど、透光性を備えるトランジスタを用いるとよい。
表示部９７１２は、ピラー部分に設けられた表示装置である。例えば、車体９７０１に設けられた撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補完することができる。表示部９７１３は、ダッシュボード９７０３に設けられた表示装置である。例えば、車体９７０１に設けられた撮像手段からの映像を表示部９７１３に映し出すことによって、ダッシュボード９７０３で遮られた視界を補完することができる。すなわち、自動車９７００は、車体９７０１に設けられた撮像手段からの映像を表示部９７１２および表示部９７１３に映し出すことによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。
また、図３１は、運転席と助手席にベンチシートを採用した自動車９７００の室内を示す図である。表示部９７２１は、ドア部に設けられた表示装置である。例えば、車体９７０１に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けられた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示装置である。
表示部９７１４、表示部９７１５、または表示部９７２２は、例えば、ナビゲーション情報、走行速度、エンジンの回転数、走行距離、燃料の残量、ギアの状態、またはエアコンの設定などを表示することで、使用者に様々な情報を提供できる。また、表示部に表示される表示項目およびレイアウトは、使用者の好みに合わせて適宜変更できる。なお、上記情報は、表示部９７１０乃至表示部９７１３、表示部９７２１、および表示部９７２３、の一以上にも表示できる。また、表示部９７１０乃至表示部９７１５、および、表示部９７２１乃至表示部９７２３、の一以上は、照明装置として用いることも可能である。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
５１Ａ：画素回路、５１Ｂ：画素回路、５２Ａ：回路、５２Ｂ：回路、５２ａ：端子、５２ｂ：端子、５２ｙ１：端子、５２ｙ２：端子、５３Ａ：回路、５３Ｂ：回路、５３ａ：端子、５３ｂ：端子、５３ｙ１：端子、５３ｙ２：端子、５４：論理回路、５４ａ：入力端子、５４ｂ：入力端子、５４ｙ：出力端子、６１：発光素子、１００Ａ：半導体装置、１００Ｂ：半導体装置、１０１：配線、１０２：配線、１０３：配線、１０４：配線、１８０Ａ：トランジスタ、１８０Ｂ：トランジスタ、１８０Ｃ：トランジスタ、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｍ４：トランジスタ、Ｍ５：トランジスタ、Ｍ６：トランジスタ、Ｍ７：トランジスタ、Ｍ８：トランジスタ、Ｍ９：トランジスタ、Ｍ１０：トランジスタ、Ｍ１ａ：トランジスタ、Ｍ１ｂ：トランジスタ、Ｍ５ａ：トランジスタ、Ｍ５ｂ：トランジスタ、Ｃ１：容量、Ｃ２：容量、ＤＬ：配線、ＧＬａ：配線、ＧＬｂ：配線、ＮＤ１：ノード、ＮＤ２：ノード、ＮＤ３：ノード、ＧＮ：ノード、Ｖ０：電位、Ｖ１：電位、Ｖａ：電位、Ｖｃ：電位、Ｔ１１：期間、Ｔ１２：期間、Ｔ１３：期間、Ｔ１４：期間、Ｔ１５：期間、Ｔ１６：期間、Ｔ２１：期間、Ｔ２２：期間、Ｔ２３：期間、Ｔ２４：期間、Ｔ２５：期間、Ｔ２６：期間

Claims (9)

  1. 　第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、第５トランジスタと、第６トランジスタと、第１容量と、第２容量と、表示素子と、第１配線と、第２配線と、論理回路と、を備え、
    　前記第１配線は、前記論理回路の第１入力端子、および前記第６トランジスタのゲートと電気的に接続され、
    　前記第２配線は、前記論理回路の第２入力端子、前記第３トランジスタのゲート、前記第４トランジスタのゲート、および前記第５トランジスタのゲートと電気的に接続され、
    　前記第１トランジスタのゲートは、前記論理回路の出力端子と電気的に接続され、
    　前記第１トランジスタのソースまたはドレインの一方は、前記第２トランジスタのゲート、前記第３トランジスタのソースまたはドレインの一方、および前記第１容量の一方の端子と電気的に接続され、
    　前記第２トランジスタはバックゲートを備え、
    　前記バックゲートは、前記第４トランジスタのソースまたはドレインの一方、および前記第２容量の一方の端子と電気的に接続され、
    　前記第２トランジスタのソースまたはドレインの一方は、前記第３トランジスタのソースまたはドレインの他方、前記第５トランジスタのソースまたはドレインの一方、前記第６トランジスタのソースまたはドレインの一方、前記第１容量の他方の端子、および前記第２容量の他方の端子と電気的に接続され、
    　前記第５トランジスタのソースまたはドレインの他方は、前記表示素子の一方の端子と電気的に接続され、
    　前記論理回路は、前記第１入力端子に入力される信号と、前記第２入力端子に入力される信号との、論理演算によって得られる信号を、前記出力端子に出力する機能を備える、
    　半導体装置。
  2. 　請求項１において、
    　前記論理演算は、前記第１入力端子に入力される信号と、前記第２入力端子に入力される信号の否定との、論理積である、
    　半導体装置。
  3. 　請求項１または請求項２において、
    　前記論理回路は、第７トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、を備え、
    　前記第７トランジスタのゲート、および前記第９トランジスタのゲートは、前記第１入力端子と電気的に接続され、
    　前記第８トランジスタのゲート、および前記第１０トランジスタのゲートは、前記第２入力端子と電気的に接続され、
    　前記第７トランジスタのソースまたはドレインの一方は、前記第８トランジスタのソースまたはドレインの一方と電気的に接続され、
    　前記第７トランジスタのソースまたはドレインの他方、および前記第８トランジスタのソースまたはドレインの他方のいずれか一方は、前記出力端子と電気的に接続され、
    　前記第９トランジスタのソースまたはドレインの一方、および前記第１０トランジスタのソースまたはドレインの一方は、前記出力端子と電気的に接続される、
    　半導体装置。
  4. 　請求項３において、
    　前記第７トランジスタおよび前記第１０トランジスタは、ｎチャネル型のトランジスタであり、
    　前記第８トランジスタおよび前記第９トランジスタは、ｐチャネル型のトランジスタである、
    　半導体装置。
  5. 　請求項１乃至請求項４のいずれか一において、
    　前記第３トランジスタおよび前記第４トランジスタは、ｎチャネル型のトランジスタであり、
    　前記第５トランジスタは、ｐチャネル型のトランジスタである、
    　半導体装置。
  6. 　請求項４または請求項５において、
    　前記ｐチャネル型のトランジスタは、チャネルが形成される半導体層にシリコンを含む、
    　半導体装置。
  7. 　請求項４乃至請求項６のいずれか一において、
    　前記ｎチャネル型のトランジスタは、チャネルが形成される半導体層に金属酸化物を含む、
    　半導体装置。
  8. 　請求項７において、
    　前記金属酸化物は、インジウムおよび亜鉛の少なくとも一を含む、
    　半導体装置。
  9. 　請求項１乃至請求項８のいずれか一において、
    　前記表示素子は、タンデム構造の有機ＥＬ素子を有する、
    　半導体装置。
PCT/IB2022/058054 2021-09-10 2022-08-29 半導体装置 WO2023037203A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021147666 2021-09-10
JP2021-147666 2021-09-10

Publications (1)

Publication Number Publication Date
WO2023037203A1 true WO2023037203A1 (ja) 2023-03-16

Family

ID=85506263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/058054 WO2023037203A1 (ja) 2021-09-10 2022-08-29 半導体装置

Country Status (1)

Country Link
WO (1) WO2023037203A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009244526A (ja) * 2008-03-31 2009-10-22 Sony Corp 表示装置
JP2015132818A (ja) * 2013-12-12 2015-07-23 株式会社半導体エネルギー研究所 表示装置の駆動方法
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
US20200135091A1 (en) * 2018-10-30 2020-04-30 Lg Display Co., Ltd. Pixel and light emitting display apparatus comprising the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009244526A (ja) * 2008-03-31 2009-10-22 Sony Corp 表示装置
JP2015132818A (ja) * 2013-12-12 2015-07-23 株式会社半導体エネルギー研究所 表示装置の駆動方法
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
US20200135091A1 (en) * 2018-10-30 2020-04-30 Lg Display Co., Ltd. Pixel and light emitting display apparatus comprising the same

Similar Documents

Publication Publication Date Title
US20230335605A1 (en) Semiconductor device
US20230197004A1 (en) Display apparatus and electronic device
WO2022118151A1 (ja) 表示システム、及び電子機器
WO2023037203A1 (ja) 半導体装置
WO2023275676A1 (ja) 半導体装置、および半導体装置の駆動方法
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022219447A1 (ja) 表示装置
WO2023002291A1 (ja) 半導体装置
CN115335891A (zh) 显示装置及电子设备
WO2023144644A1 (ja) 表示装置、および表示装置の駆動方法
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
WO2022248963A1 (ja) 半導体装置
WO2022153146A1 (ja) 表示装置および電子機器
WO2023089444A1 (ja) 半導体装置
WO2022172124A1 (ja) 表示装置、電子機器
WO2022118141A1 (ja) 表示装置、および表示補正システム
WO2022167893A1 (ja) 半導体装置
WO2022200937A1 (ja) 表示装置、及び電子機器
WO2022200905A1 (ja) 半導体装置および電子機器
WO2022123390A1 (ja) 表示システムの動作方法
WO2022162490A1 (ja) 表示装置、及び電子機器
CN117529770A (zh) 半导体装置及半导体装置的驱动方法
WO2022167883A1 (ja) 表示装置の作製方法
WO2022130117A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
US20240161695A1 (en) Display apparatus and electronic device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22866834

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023546579

Country of ref document: JP