WO2022130117A1 - 表示装置、表示装置の作製方法、及び電子機器 - Google Patents

表示装置、表示装置の作製方法、及び電子機器 Download PDF

Info

Publication number
WO2022130117A1
WO2022130117A1 PCT/IB2021/061384 IB2021061384W WO2022130117A1 WO 2022130117 A1 WO2022130117 A1 WO 2022130117A1 IB 2021061384 W IB2021061384 W IB 2021061384W WO 2022130117 A1 WO2022130117 A1 WO 2022130117A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display device
insulator
transistor
light emitting
Prior art date
Application number
PCT/IB2021/061384
Other languages
English (en)
French (fr)
Inventor
山崎舜平
池田隆之
方堂涼太
柳澤悠一
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2022569316A priority Critical patent/JPWO2022130117A1/ja
Priority to US18/257,629 priority patent/US20240107861A1/en
Priority to KR1020237024002A priority patent/KR20230119201A/ko
Priority to CN202180083581.8A priority patent/CN116601696A/zh
Publication of WO2022130117A1 publication Critical patent/WO2022130117A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/878Arrangements for extracting light from the devices comprising reflective means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/879Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers

Definitions

  • One aspect of the present invention relates to a display device and a method for manufacturing the display device.
  • One aspect of the present invention relates to an electronic device.
  • one aspect of the present invention is not limited to the above technical fields.
  • the technical field of one aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter). Therefore, more specifically, the technical fields of one aspect of the present invention disclosed in the present specification include semiconductor devices, display devices, light emitting devices, power storage devices, storage devices, driving methods thereof, or manufacturing methods thereof. Can be given as an example.
  • display devices are expected to be applied to various applications.
  • applications of a large display device include a television device for home use (also referred to as a television or television receiver), digital signage (electronic signage), PID (Public Information Display), and the like. ..
  • a television device for home use also referred to as a television or television receiver
  • digital signage electronic signage
  • PID Public Information Display
  • smartphones and tablet terminals equipped with a touch panel are being developed.
  • Devices that require a high-definition display device include, for example, virtual reality (VR: Virtual Reality), augmented reality (AR: Augmented Reality), alternative reality (SR: Substitutional Reality), and mixed reality (MR: Mixed Reality). ) Is being actively developed.
  • VR Virtual Reality
  • AR Augmented Reality
  • SR Substitutional Reality
  • MR Mixed Reality
  • a light emitting device having a light emitting element As a display device, for example, a light emitting device having a light emitting element (also referred to as a light emitting device) has been developed.
  • a light emitting element also referred to as an EL element or an EL device
  • EL electroluminescence
  • Patent Document 1 discloses a display device for VR using an organic EL element (also referred to as an organic EL device).
  • One aspect of the present invention is to provide a display device for displaying a high-quality image.
  • one aspect of the present invention is to provide a display device having high light extraction efficiency.
  • one aspect of the present invention is to provide a display device having a high aperture ratio.
  • one aspect of the present invention is to provide a high-definition display device.
  • one aspect of the present invention is to provide a low-priced display device.
  • one aspect of the present invention is to provide a highly reliable display device.
  • one aspect of the present invention is to provide a new display device.
  • one aspect of the present invention is to provide a method for manufacturing a display device for displaying a high-quality image.
  • one aspect of the present invention is to provide a method for manufacturing a display device having high light extraction efficiency.
  • one aspect of the present invention is to provide a method for manufacturing a display device having a high aperture ratio.
  • one aspect of the present invention is to provide a method for manufacturing a high-definition display device.
  • one aspect of the present invention is to provide a method for manufacturing a display device having a simple process.
  • one aspect of the present invention is to provide a method for manufacturing a highly reliable display device.
  • one aspect of the present invention is to provide a method for manufacturing a new display device.
  • One aspect of the present invention includes a first light emitting element, a second light emitting element, a first protective layer, a second protective layer, and a void, and the first light emitting element is a first light emitting element. It has a lower electrode of 1, a first EL layer on the first lower electrode, and a first upper electrode on the first EL layer, and the second light emitting element is a second lower electrode. A second EL layer on the second lower electrode and a second upper electrode on the second EL layer are provided, and the first light emitting element and the second light emitting element are adjacent to each other.
  • the first protective layer is provided on the first light emitting element and the second light emitting element, and has a region in contact with the side surface of the first EL layer and the side surface of the second EL layer.
  • the second protective layer is provided on the first protective layer, the void is provided between the first EL layer and the second EL layer, and the first protective layer and the first protective layer are provided. It is a display device provided between the two protective layers.
  • the distance between the side surface of the first EL layer and the side surface of the second EL layer may have a region of 1 ⁇ m or less.
  • the void may have one or more selected from nitrogen, oxygen, carbon dioxide, and Group 18 elements.
  • the Group 18 element may have one or more selected from helium, neon, argon, xenon, and krypton.
  • the refractive index of the first protective layer may be higher than the refractive index of the void.
  • the microlens array may be provided, and the microlens array may be provided on the second protective layer.
  • the first EL layer and the second EL layer may have a function of emitting light of different colors.
  • the above embodiment has a first transistor and a second transistor, and one of the source or drain of the first transistor is electrically connected to the first lower electrode and the second transistor.
  • One of the source or drain of is electrically connected to the second lower electrode, and the first transistor and the second transistor may each have silicon or metal oxide in the channel forming region. ..
  • An electronic device having a display device and a lens according to an aspect of the present invention is also an aspect of the present invention.
  • one embodiment of the present invention comprises a first light emitting device having a first lower electrode, a first EL layer on the first lower electrode, and a first upper electrode on the first EL layer.
  • a second light emitting element having a second lower electrode, a second EL layer on the second lower electrode, and a second upper electrode on the second EL layer, and adjacent to the first light emitting element.
  • Is provided on the first light emitting element and the second light emitting element and has a region in contact with the side surface of the first EL layer and the side surface of the second EL layer.
  • This is a method for manufacturing a display device that forms a protective layer and forms a second protective layer so that a gap is provided between the first EL layer and the second EL layer.
  • the first protective layer may be formed by using the ALD method
  • the second protective layer may be formed by using the sputtering method or the CVD method.
  • the microlens array may be formed on the second protective layer.
  • the refractive index of the first protective layer may be higher than the refractive index of the void.
  • the first EL layer and the second EL layer may have a function of emitting light of different colors.
  • a display device for displaying a high-quality image it is possible to provide a display device having high light extraction efficiency.
  • a display device having a high aperture ratio can be provided.
  • a high-definition display device can be provided.
  • a low-priced display device can be provided.
  • one aspect of the present invention can provide a highly reliable display device.
  • a novel display device can be provided by one aspect of the present invention.
  • a method for manufacturing a display device that displays a high-quality image.
  • a method for manufacturing a display device having high light extraction efficiency it is possible to provide a method for manufacturing a display device having a high aperture ratio.
  • one aspect of the present invention can provide a method for manufacturing a high-definition display device.
  • a method for manufacturing a display device having a simple process it is possible to provide a method for manufacturing a highly reliable display device.
  • a method for manufacturing a novel display device can be provided.
  • FIG. 1 is a cross-sectional view showing a configuration example of a display device.
  • 2A to 2C are cross-sectional views showing a configuration example of a transistor.
  • FIG. 3 is a cross-sectional view showing a configuration example of the display device.
  • 4A and 4B are top views showing a configuration example of the display device.
  • FIG. 5 is a perspective view showing a configuration example of the display device.
  • FIG. 6 is a perspective view showing a configuration example of the display device.
  • 7A to 7E are cross-sectional views showing an example of a method for manufacturing a display device.
  • FIG. 8 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 9 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 1 is a cross-sectional view showing a configuration example of a display device.
  • 2A to 2C are cross-sectional views showing a configuration example of a transistor.
  • FIG. 3 is
  • FIG. 10 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 11 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 12 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 13 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 14 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 15 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 16 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 17 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 18A is a perspective view showing a configuration example of the display device.
  • FIG. 18B and 18C are cross-sectional views showing a configuration example of the display device.
  • FIG. 19A is a perspective view showing an example of a method for manufacturing a display device.
  • 19B and 19C are cross-sectional views showing an example of a method for manufacturing a display device.
  • 20A1, FIG. 20A2, FIG. 20B1, FIG. 20B2, FIG. 20C1, and FIG. 20C2 are cross-sectional views showing an example of a method for manufacturing a display device.
  • FIG. 21A is a perspective view showing an example of a method for manufacturing a display device.
  • 21B and 21C are cross-sectional views showing an example of a method for manufacturing a display device.
  • FIG. 22A is a perspective view showing an example of a method for manufacturing a display device.
  • FIG. 22B and 22C are cross-sectional views showing an example of a method for manufacturing a display device.
  • 23A1, FIG. 23A2, FIG. 23B1, and FIG. 23B2 are cross-sectional views showing an example of a method for manufacturing a display device.
  • FIG. 24A is a perspective view showing a configuration example of the display device.
  • 24B and 24C are cross-sectional views showing a configuration example of the display device.
  • FIG. 25A is a perspective view showing an example of a method for manufacturing a display device.
  • 25B and 25C are cross-sectional views showing an example of a method for manufacturing a display device. 26A1, FIG. 26A2, FIG. 26B1, FIG. 26B2, FIG. 26C1, and FIG.
  • FIG. 26C2 are cross-sectional views showing an example of a method for manufacturing a display device.
  • FIG. 27A is a perspective view showing an example of a method for manufacturing a display device.
  • 27B and 27C are cross-sectional views showing an example of a method for manufacturing a display device.
  • FIG. 28 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 29 is a cross-sectional view showing a configuration example of the display device.
  • FIG. 30A is a block diagram showing a configuration example of the display device.
  • FIG. 30B is a circuit diagram showing a configuration example of pixels.
  • FIG. 31A is a top view showing a configuration example of the transistor.
  • 31B and 31C are cross-sectional views showing a configuration example of a transistor.
  • FIG. 32A to 32C are cross-sectional views showing a configuration example of the light emitting element.
  • FIG. 33A is a diagram illustrating the classification of the crystal structure of IGZO.
  • FIG. 33B is a diagram illustrating an XRD spectrum of the CAAC-IGZO film.
  • FIG. 33C is a diagram illustrating a microelectron beam diffraction pattern of the CAAC-IGZO film.
  • 34A to 34D are views showing an example of an electronic device.
  • 35A and 35B are diagrams showing an example of an electronic device.
  • 36A to 36C are views showing a method for producing a sample according to an example.
  • 37A, 37B1 and 37B2 are STEM images of the sample according to the embodiment.
  • the semiconductor device is a device utilizing semiconductor characteristics, and refers to a circuit including a semiconductor element (transistor, diode, photodiode, etc.), a device having the same circuit, and the like. It also refers to all devices that can function by utilizing semiconductor characteristics.
  • a semiconductor element transistor, diode, photodiode, etc.
  • the storage device, the display device, the light emitting device, the lighting device, the electronic device, and the like are themselves semiconductor devices, and may have a semiconductor device.
  • an element for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display
  • an element for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display
  • One or more elements, light emitting elements, loads, etc. can be connected between X and Y.
  • the switch has a function of controlling the on state and the off state. That is, the switch is in a conducting state (on state) or a non-conducting state (off state), and has a function of controlling whether or not a current flows.
  • a circuit that enables functional connection between X and Y for example, a logic circuit (inverter, NAND circuit, NOR circuit, etc.), signal conversion) Circuits (digital-analog conversion circuit, analog-to-digital conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes the signal potential level, etc.), voltage source, current source , Switching circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, storage circuit, control circuit, etc.) It is possible to connect one or more to and from. As an example, even if another circuit is sandwiched between X and Y, if the signal output from X is transmitted to Y, it is assumed that X and Y are functionally connected. do.
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element between X and Y). Or when they are connected by sandwiching another circuit) and when X and Y are directly connected (that is, they are connected without sandwiching another element or another circuit between X and Y). If there is) and.
  • the circuit diagram shows that the independent components are electrically connected to each other, the case where one component has the functions of a plurality of components together.
  • one component has the functions of a plurality of components together.
  • one conductive film has both the functions of the wiring and the functions of the components of the electrodes. Therefore, the electrical connection in the present specification also includes the case where one conductive film has the functions of a plurality of components in combination.
  • the "node” can be paraphrased as a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region or the like, depending on a circuit configuration, a device structure, or the like.
  • terminals, wiring, etc. can be paraphrased as "nodes”.
  • ground potential ground potential
  • the potentials are relative, and when the reference potential changes, for example, the potential given to the wiring, the potential applied to the circuit, the potential output from the circuit, and the like also change.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion of the constituent elements. Therefore, the number of components is not limited. Moreover, the order of the components is not limited. For example, the component referred to in “first” in one of the embodiments of the present specification and the like is assumed to be the component referred to in “second” in another embodiment or in the scope of claims. It is possible. Further, for example, the component referred to in “first” in one of the embodiments of the present specification and the like may be omitted in other embodiments, claims, and the like.
  • the terms indicating the arrangement such as “above”, “below”, “above”, or “below” explain the positional relationship between the components with reference to the drawings. In order to do so, it may be used for convenience. Further, the positional relationship between the constituent elements changes appropriately depending on the direction in which each configuration is depicted. Therefore, the term is not limited to the words and phrases described in the present specification and the like, and can be appropriately paraphrased according to the situation. For example, in the expression of "insulator located on the upper surface of the conductor”, it can be paraphrased as "insulator located on the lower surface of the conductor” by rotating the direction of the drawing shown by 180 degrees.
  • membrane and layer can be interchanged with each other depending on the situation.
  • conductive layer to the term “conductive film”.
  • insulating film to the term “insulating layer”.
  • conductive layer or “conductive” to the term “conductor”.
  • the terms “insulating layer” and “insulating film” may be changed to the term “insulator”.
  • Electrode may be used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” includes the case where a plurality of “electrodes” or “wiring” are integrally formed.
  • a “terminal” may be used as part of a “wiring” or “electrode” and vice versa.
  • the term “terminal” includes, for example, a case where a plurality of "electrodes", “wiring”, “terminals” and the like are integrally formed.
  • the "electrode” can be a part of “wiring” or “terminal”, and for example, “terminal” can be a part of “wiring” or “electrode”. Further, terms such as “electrode”, “wiring”, and “terminal” may be replaced with the term “region” in some cases.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 ° or more and 10 ° or less. Therefore, the case of ⁇ 5 ° or more and 5 ° or less is also included.
  • substantially parallel or “approximately parallel” means a state in which two straight lines are arranged at an angle of -30 ° or more and 30 ° or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • substantially vertical or “approximately vertical” means a state in which two straight lines are arranged at an angle of 60 ° or more and 120 ° or less.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is used for the semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when a metal oxide can form a channel forming region of a transistor having at least one of an amplification action, a rectifying action, and a switching action, the metal oxide can be referred to as a metal oxide semiconductor. can. Further, when the term "OS transistor" is used, it can be rephrased as a transistor having a metal oxide or an oxide semiconductor.
  • a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, the metal oxide having nitrogen may be referred to as metal oxynitride. Further, in the present specification and the like, the void means a region containing a gas.
  • the configuration shown in each embodiment can be appropriately combined with the configuration shown in other embodiments to form one aspect of the present invention. Further, when a plurality of configuration examples are shown in one embodiment, the configuration examples can be appropriately combined with each other.
  • the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to its size or aspect ratio.
  • the drawings schematically show ideal examples, and are not limited to the shapes, values, and the like shown in the drawings. For example, it is possible to include variations in the signal, voltage, or current due to noise, or variations in the signal, voltage, or current due to timing deviation.
  • a device manufactured by using a metal mask or an FMM may be referred to as a device having an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device having an MML (metal maskless) structure.
  • One aspect of the present invention relates to a display device in which pixels having a light emitting element such as an organic EL element are arranged in a matrix.
  • the light emitting elements provided in the adjacent pixels are separated from each other by a gap containing a gas such as air.
  • the light emitted by the light emitting element in the oblique direction can be totally reflected by the voids. As a result, it is possible to suppress the light emitted by the light emitting element from being incident on the adjacent pixels.
  • FIG. 1 is a cross-sectional view showing a configuration example of the display device 10.
  • the left end of the cross-sectional view is A1 and the right end is A2.
  • the display device 10 has a transistor 80 on the substrate 81 and an element separation layer 86. Further, an insulating layer 131, an insulating layer 133, an insulating layer 135, and an insulating layer 137 are provided on the substrate 81.
  • the display device 10 has an insulating layer 71 on the insulating layer 137, an insulating layer 61 on the insulating layer 71, a light emitting element 20R, a light emitting element 20G, and a light emitting element 20B on the insulating layer 61, and a light emitting element 20R. Adhesion between the protective layer 31 on the light emitting element 20G and the light emitting element 20B, the protective layer 33 on the protective layer 31, the microlens array 35 on the protective layer 33, and the adhesive layer 41 on the microlens array 35.
  • FIG. 1 illustrates a configuration in which the insulating layer 71 is provided, the present invention is not limited to this.
  • the insulating layer 61 may be provided on the insulating layer 137 without providing the insulating layer 71.
  • the display device 10 has a conductive layer 63, a conductive layer 65, a conductive layer 67, and a conductive layer 69.
  • the conductive layer 67 is embedded in the insulating layer 131, the insulating layer 133, the insulating layer 135, and the insulating layer 137
  • the conductive layer 69 is embedded in the insulating layer 71
  • the conductive layer 63 and the conductive layer 65 are embedded in the insulating layer 61. It will be buried.
  • the height of the conductive layer 67 and the height of the insulating layer 137 can be made the same, the height of the conductive layer 69 and the height of the insulating layer 71 can be made the same, and the height of the conductive layer 65 and the height of the insulating layer 61 can be made the same. Can be about the same.
  • the A1-A2 direction is the x direction
  • the height direction of the display device 10 is the z direction
  • the direction perpendicular to the xz plane is defined as the y direction. Similar expressions may be used in other figures.
  • the term “element” may be paraphrased as “device”.
  • the light emitting element can be said to be a light emitting device.
  • light emitting element 20 when the matters common to the light emitting element 20R, the light emitting element 20G, and the light emitting element 20B are described, or when it is not necessary to distinguish between the three, it is simply referred to as "light emitting element 20". In some cases. The same is true for other factors.
  • the light emitting element 20 and the transistor 80 are provided in a laminated manner.
  • the layer on which the light emitting element 20 is provided is referred to as a layer 121
  • the layer on which the transistor 80 is provided is referred to as a layer 125.
  • the light emitting element 20R has a lower electrode 21, an EL layer 23R, and an upper electrode 25.
  • the light emitting element 20G has a lower electrode 21, an EL layer 23G, and an upper electrode 25.
  • the light emitting element 20B has a lower electrode 21, an EL layer 23B, and an upper electrode 25.
  • the light emitting element 20 can be a top emission type light emitting element.
  • the lower electrode 21 has a function of reflecting visible light
  • the upper electrode 25 has a function of transmitting visible light.
  • the lower electrode 21 has a function as a pixel electrode of the display device 10.
  • the display device 10 has a pixel 50R, a pixel 50G, and a pixel 50B.
  • the pixel 50R is provided with a light emitting element 20R
  • the pixel 50G is provided with a light emitting element 20G
  • the pixel 50B is provided with a light emitting element 20B.
  • a transistor 80 is provided in each of the pixel 50R, the pixel 50G, and the pixel 50B.
  • One of the source and drain of the transistor 80 passes through the conductive layer 67, the conductive layer 69, the conductive layer 63, and the conductive layer 65, and is the lower electrode 21 of the light emitting element 20R, the lower electrode 21 of the light emitting element 20G, or the light emitting. It is electrically connected to the lower electrode 21 of the element 20B.
  • the conductive layer 63 has a function as wiring, for example.
  • the conductive layer 69 has a function as a plug for electrically connecting the conductive layer 67 and the conductive layer 63, for example, and the conductive layer 65 electrically connects the conductive layer 63 and the lower electrode 21, for example. It has a function as a plug for.
  • the wiring and the plug electrically connected to the wiring may be integrated. That is, a part of the conductive layer may function as wiring, and another part may function as a plug.
  • the layer 125 may be provided with a transistor included in a drive circuit such as a scanning line drive circuit.
  • a transistor 80 the transistor provided in the layer 125 is referred to as a transistor 80.
  • the transistor 80 can be a transistor (Si transistor) having silicon in the channel forming region.
  • the silicon contained in the Si transistor can be single crystal silicon, polycrystalline silicon (polysilicon), amorphous silicon (amorphous silicon), or the like.
  • the channel forming region of the transistor 80 is preferably formed of single crystal silicon.
  • the transistor 80 has a conductive layer 82 having a function as a gate electrode, an insulating layer 83 having a function as a gate insulating layer, and a part of a substrate 81. Further, the transistor 80 has a low resistance region 85a having a function as one of a semiconductor region including a channel forming region, a source region or a drain region, and a low resistance region 85b having a function as the other of the source region or the drain region. ..
  • the transistor 80 may be either a p-channel type or an n-channel type. Alternatively, the transistor 80 may be a so-called CMOS (Complementary Metal Oxide Transistor) transistor in which an n-channel type transistor and a p-channel type transistor are combined.
  • CMOS Complementary Metal Oxide Transistor
  • the transistor 80 is electrically separated from other transistors by the element separation layer 86.
  • FIG. 1 shows a case where the transistors 80 are electrically separated from each other by the element separation layer 86.
  • the element separation layer 86 can be formed by using a LOCOS (LOCOExidation of Silicon) method, an STI (Shallow Trench Isolation) method, or the like.
  • FIG. 2A is a cross-sectional view showing a configuration example of the transistor 80 shown in FIG. 1 in the channel width direction (A3-A4 direction).
  • the transistor 80 has a convex shape in the semiconductor region. Further, the side surface and the upper surface of the semiconductor region are provided so as to be covered with the conductive layer 82 via the insulating layer 83. A material for adjusting the work function can be used for the conductive layer 82.
  • Transistors having a convex shape in the semiconductor region are called fin-type transistors because they utilize the convex portions of the semiconductor substrate.
  • it may have an insulator which is in contact with the upper part of the convex portion and has a function as a mask for forming the convex portion.
  • FIG. 1 shows a configuration in which a part of the substrate 81 is processed to form a convex portion
  • an SOI (Silicon On Insulator) substrate may be processed to form a semiconductor having a convex shape.
  • FIG. 2B and 2C are cross-sectional views showing a configuration example of the transistor 80 in the channel length direction (A1-A2 direction in FIG. 1), and are modified examples of the transistor 80 shown in FIG.
  • the transistor 80 shown in FIG. 2B is different from the transistor 80 shown in FIG. 1 in that it is a planar type transistor.
  • the configuration shown in FIG. 2C is different from the configuration shown in FIG. 1 in that the insulating layer 88 is provided on the substrate 81 and the transistor 80 is provided on the insulating layer 88.
  • the transistor 80 shown in FIG. 2C has a semiconductor layer 87.
  • the semiconductor layer 87 can be a thin film, for example, a thin film having silicon.
  • the semiconductor layer 87 can be a thin film having amorphous silicon or low-temperature polysilicon.
  • the semiconductor layer 87 can be a single crystal silicon (SOI) formed on the insulating layer 88.
  • SOI single crystal silicon
  • the insulating layer 131, the insulating layer 133, the insulating layer 135, the insulating layer 137, the insulating layer 71, and the insulating layer 61 shown in FIG. 1 have a function as an interlayer film. Further, the insulating layer 131, the insulating layer 133, the insulating layer 135, the insulating layer 137, the insulating layer 71, and the insulating layer 61 may have a function as a flattening layer that covers the uneven shape below each of them.
  • the EL layer 23R, the EL layer 23G, and the EL layer 23B have at least a light emitting layer.
  • the light emitting layer can have a function of emitting light of different colors.
  • the light emitting layer of the EL layer 23R has a function of emitting red light
  • the light emitting layer of the EL layer 23G has a function of emitting green light
  • the light emitting layer of the EL layer 23B emits blue light. It has a function to emit.
  • the light emitting layer of the EL layer 23R, the light emitting layer of the EL layer 23G, and the light emitting layer of the EL layer 23B may have a function of emitting light such as cyan, magenta, and yellow. Further, although FIG.
  • the display device 10 may have four or more types of EL layers 23.
  • the display device 10 has an EL layer 23R that emits red light, an EL layer 23G that emits green light, an EL layer 23B that emits blue light, and an EL layer 23 that emits white light. You may.
  • the light emitted by the light emitting layer of the EL layer may be simply referred to as the light emitted by the EL layer.
  • a structure in which the EL layer 23R, the EL layer 23G, and the EL layer 23B emit light of different colors is said to have an SBS (Side By Side) structure for the light emitting element 20.
  • SBS ide By Side
  • the power consumption of the display device 10 can be reduced as compared with the case where all the EL layers 23 emit light of the same color.
  • a light-shielding layer 43 is provided at the boundary portion of the adjacent pixels 50 and the peripheral portion thereof. As a result, it is possible to prevent light of different colors from being mixed, so that the display device 10 can display a high-quality image.
  • the configuration in which the light-shielding layer 43 is provided is illustrated, but the present invention is not limited to this, and a configuration in which the light-shielding layer 43 is not provided may be used.
  • the protective layer 31 has a region in contact with the side surface of the light emitting element 20R, the side surface of the light emitting element 20G, and the side surface of the light emitting element 20B. Specifically, the protective layer 31 has a region in contact with the side surface of the lower electrode 21, the side surface of the EL layer 23R, the side surface of the EL layer 23G, the side surface of the EL layer 23B, and the side surface of the upper electrode 25.
  • the protective layer 31 is formed so as to cover the opening that separates the adjacent light emitting elements 20.
  • the protective layer 31 can be an insulating layer, and for example, a metal oxide film or a metal nitride film can be used.
  • the metal oxide film may be, for example, a layer having aluminum oxide or hafnium oxide.
  • the metal nitride film may be a layer having aluminum nitride or hafnium nitride.
  • the protective layer 31 is a layer in which impurities such as water and hydrogen are difficult to diffuse.
  • the protective layer 31 is a layer capable of capturing (also referred to as gettering) impurities such as water and hydrogen. As a result, it is possible to prevent impurities from entering the light emitting element 20, specifically, for example, the EL layer 23. Therefore, the reliability of the display device 10 can be improved.
  • the protective layer 33 is formed on the protective layer 31.
  • the protective layer 33 can be an insulating layer, and for example, oxides, nitrides, or oxynitrides can be used.
  • the oxide may be a layer having silicon oxide, aluminum oxide, or hafnium oxide.
  • the nitride may be a layer having silicon nitride or aluminum nitride.
  • the oxynitride may be a layer having silicon oxide, silicon nitride, aluminum nitride, or aluminum nitride.
  • silicon oxide refers to a material having a higher oxygen content than nitrogen as its composition
  • silicon nitride as its composition means a material having a higher nitrogen content than oxygen as its composition. Is shown.
  • aluminum nitride refers to a material having a composition higher in oxygen content than nitrogen
  • aluminum nitride means a material having a composition higher in nitrogen content than oxygen. Is shown.
  • the protective layer 33 can be a semiconductor layer, for example, a layer having a metal oxide (also referred to as IGZO) containing In, Ga, and Zn.
  • the protective layer 33 may have a laminated structure of two or more layers. For example, it may be a laminated structure of an insulating layer and a semiconductor layer, or may be a laminated structure of, for example, a layer having silicon nitride and a layer having a metal oxide.
  • the protective layer 33 may have a two-layer laminated structure in which, for example, the lower layer is a layer having silicon nitride and the upper layer is a layer having a metal oxide.
  • IGZO When the above-mentioned IGZO is used as the protective layer 33, it can be processed by a wet etching method or a dry etching method.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also referred to as a mixed acid aluminum etching solution)) is used.
  • the protective layer 33 is preferably a layer in which impurities such as water and hydrogen are difficult to diffuse, or a layer capable of capturing (also referred to as gettering) impurities such as water and hydrogen. .. Thereby, the reliability of the display device 10 can be improved.
  • the protective layer 33 is formed by a method having a lower coverage than the protective layer 31.
  • the protective layer 31 is formed by an atomic layer deposition (ALD) method
  • the protective layer 33 is formed by a sputtering method or a chemical vapor deposition (CVD) method.
  • ALD atomic layer deposition
  • CVD chemical vapor deposition
  • the distance in the x direction is 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm. 30 can be suitably formed.
  • the distance between the side surface of the EL layer 23R and the side surface of the EL layer 23G or the distance between the side surface of the EL layer 23G and the side surface of the EL layer 23B has a region of 1 ⁇ m or less, preferably 0.5 ⁇ m (500 nm). ), More preferably a region of 200 nm or less, or a region of 100 nm or less, and further preferably a region of 90 nm or less.
  • the void 30 has one or more selected from, for example, air, nitrogen, oxygen, carbon dioxide, and Group 18 elements. Further, the void 30 may contain, for example, a gas used for forming the protective layer 33.
  • the voids 30 may contain Group 18 elements (typically, helium, neon, argon, xenon, krypton, etc.).
  • the gas can be identified by, for example, a gas chromatography method.
  • the protective layer 33 is formed by the sputtering method, the gas used during sputtering may be contained in the film of the protective layer 33. In this case, when the protective layer 33 is analyzed by, for example, energy dispersive X-ray analysis (EDX analysis), an element such as argon may be detected.
  • EDX analysis energy dispersive X-ray analysis
  • the EL layer 23 emits and the light 51 incident on the interface between the protective layer 31 and the void 30 is totally reflected. As a result, it is possible to prevent the light 51 from incident on the adjacent pixels 50. Specifically, for example, the light 51 emitted by the EL layer 23G can be suppressed from being incident on the pixel 50R or the pixel 50B. As a result, it is possible to prevent light of different colors from being mixed, so that the display device 10 can display a high-quality image.
  • the microlens can collect the light emitted by the EL layer 23.
  • the light shielding layer 43 suppressing the color mixing of the light emitted by the EL layer 23. Therefore, the light extraction efficiency of the display device 10 can be made high while the display device 10 displays a high-quality image. Therefore, in particular, when the user of the display device 10 looks at the display surface from the front of the display surface of the display device 10, a bright image can be visually recognized.
  • substrate There are no major restrictions on the materials used for the substrate 81 and the substrate 47. Depending on the purpose, it may be determined in consideration of the presence or absence of translucency and the heat resistance to the extent that it can withstand the heat treatment. For example, glass substrates such as barium borosilicate glass and aluminoborosilicate glass, ceramic substrates, quartz substrates, sapphire substrates and the like can be used. Further, a semiconductor substrate, a flexible substrate (flexible substrate), a laminated film, a base film, or the like may be used.
  • glass substrates such as barium borosilicate glass and aluminoborosilicate glass, ceramic substrates, quartz substrates, sapphire substrates and the like can be used.
  • a semiconductor substrate, a flexible substrate (flexible substrate), a laminated film, a base film, or the like may be used.
  • the semiconductor substrate examples include a semiconductor substrate made of silicon, germanium, or the like, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide. .. Further, the semiconductor substrate may be a single crystal semiconductor or a polycrystalline semiconductor.
  • a flexible substrate flexible substrate
  • a laminated film, a base film, or the like may be used for the substrate 81 and the substrate 47.
  • polyester resins such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN), polyacrylonitrile resins, acrylic resins, polyimide resins, and polymethyl.
  • Methacrylate resin polycarbonate (PC) resin, polyether sulfone (PES) resin, polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, Polyvinylidene chloride resin, polypropylene resin, polytetrafluoroethylene (PTFE) resin, ABS resin, cellulose nanofibers and the like can be used.
  • PC polycarbonate
  • PES polyether sulfone
  • polyamide resin nylon, aramid, etc.
  • polysiloxane resin cycloolefin resin
  • polystyrene resin polyamideimide resin
  • polyurethane resin polyvinyl chloride resin
  • Polyvinylidene chloride resin polypropylene resin
  • PTFE polytetrafluoroethylene
  • a lightweight display device can be provided. Further, by using the above material as the substrate, it is possible to provide a display device that is strong against impact. Further, by using the above material as the substrate, it is possible to provide a display device that is not easily damaged.
  • the flexible substrate used for the substrate 81 and the substrate 47 As for the flexible substrate used for the substrate 81 and the substrate 47, the lower the coefficient of linear expansion, the more the deformation due to the environment is suppressed, which is preferable.
  • the flexible substrate used for the substrate 81 and the substrate 47 is made of, for example, a material having a linear expansion coefficient of 1 ⁇ 10 -3 / K or less, 5 ⁇ 10 -5 / K or less, or 1 ⁇ 10 -5 / K or less. It may be used.
  • aramid is preferable as a flexible substrate because it has a low coefficient of linear expansion.
  • Each insulating layer is made of aluminum nitride, aluminum oxide, aluminum nitride oxide, aluminum oxide, magnesium oxide, silicon nitride, silicon oxide, silicon nitride oxide, silicon nitride nitride, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, and lanthanum oxide.
  • Neodim oxide, Hafnium oxide, Tantal oxide, Aluminum silicate, etc. are used in a single layer or in a laminated manner.
  • a material obtained by mixing a plurality of materials among an oxide material, a nitride material, an oxide nitride material, and a nitride oxide material may be used.
  • the nitride oxide refers to a compound having a higher nitrogen content than oxygen.
  • the oxidative nitride refers to a compound having a higher oxygen content than nitrogen.
  • the content of each element can be measured, for example, by using the Rutherford backscattering method (RBS: Rutherford Backscattering Spectrum).
  • the surface of the insulating layer may be subjected to CMP treatment.
  • CMP treatment the unevenness of the sample surface can be reduced, and the covering property of the insulating layer and the conductive layer formed after that can be improved.
  • conductive materials that can be used for conductive layers such as various wiring, plugs, and electrodes that make up display devices include aluminum, chromium, copper, silver, gold, platinum, and tantalum. , Nickel, titanium, molybdenum, tungsten, hafnium (Hf), vanadium (V), niobium (Nb), manganese, magnesium, zirconium, berylium, etc. An alloy or the like in which the above-mentioned metal elements are combined can be used. Further, a semiconductor typified by polycrystalline silicon containing an impurity element such as phosphorus, and a silicide such as nickel silicide may be used.
  • the method for forming the conductive material is not particularly limited, and various forming methods such as a vapor deposition method, a CVD method, a sputtering method, and a spin coating method can be used.
  • indium tin oxide ITO: Indium Tin Oxide
  • indium oxide containing tungsten oxide indium zinc oxide containing tungsten oxide
  • indium oxide containing titanium oxide Indium tin oxide containing titanium oxide, indium zinc oxide, or indium tin oxide added with silicon oxide, and other conductive materials having oxygen can also be used.
  • a conductive material containing nitrogen such as titanium nitride, tantalum nitride, or tungsten nitride can also be used.
  • a laminated structure may be formed in which a conductive material having oxygen, a conductive material containing nitrogen, and a material containing the above-mentioned metal element are appropriately combined.
  • the conductive material that can be used for the conductive layer may be a single-layer structure or a laminated structure having two or more layers.
  • an aluminum alloy containing one or more elements selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium may be used.
  • the lower electrode 21 is preferably formed by using a conductive material that efficiently reflects the light emitted by the EL layer 23.
  • the structure of the lower electrode 21 is not limited to a single layer, and may be a laminated structure of a plurality of layers.
  • the layer in contact with the EL layer 23 is a layer having translucency such as indium tin oxide, and a layer having high reflectance (aluminum and an alloy containing aluminum) in contact with the layer. , Or silver, etc.) may be provided.
  • the upper electrode 25 using a conductive material having translucency, the light emitted by the EL layer 23 can be efficiently taken out to the outside of the display device 10.
  • Examples of the conductive material that reflects visible light include metal materials such as aluminum, gold, platinum, silver, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or alloys containing these metal materials. Can be used. Further, lanthanum, neodymium, germanium or the like may be added to the above metal material and / or alloy. Further, it can be formed by using an alloy containing aluminum (aluminum alloy) such as an alloy of aluminum and titanium, an alloy of aluminum and nickel, or an alloy of aluminum and neodym. Further, it can be formed by using an alloy containing silver such as an alloy of silver and copper, an alloy of silver and palladium and copper, or an alloy of silver and magnesium.
  • metal materials such as aluminum, gold, platinum, silver, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or alloys containing these metal materials. Can be used. Further, lanthanum,
  • Alloys containing silver and copper are preferred because of their high heat resistance.
  • a metal film or an alloy film and a metal oxide film may be laminated. For example, by laminating a metal film or a metal oxide film so as to be in contact with the aluminum alloy film, oxidation of the aluminum alloy film can be suppressed.
  • Other examples of the metal film and the metal oxide film include titanium, titanium oxide and the like.
  • a light-transmitting conductive film and a film made of a metal material may be laminated. For example, a laminated film of silver and indium tin oxide, a laminated film of an alloy of silver and magnesium and indium tin oxide, and the like can be used.
  • a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, and zinc oxide to which gallium is added, or graphene can be used.
  • an oxide conductor may be applied as the conductive material having translucency.
  • a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, and an alloy material containing the metal material can be used.
  • a nitride of the metal material for example, titanium nitride
  • the like may be used.
  • the laminated film of the above material can be used as the conductive layer.
  • a laminated film of an alloy of silver and magnesium and an indium tin oxide because the conductivity can be enhanced.
  • a conductive layer such as various wirings and electrodes constituting a display device, and a conductive layer (a conductive layer that functions as a lower electrode or an upper electrode) of a light emitting element.
  • oxide conductor which is a kind of metal oxide
  • the oxide conductor may be referred to as OC (Oxide Conductor).
  • OC Oxide Conductor
  • the oxide conductor for example, when oxygen deficiency is formed in a metal oxide (typically IGZO) which is an oxide containing at least indium or zinc and hydrogen is added to the oxygen deficiency, a donor is provided in the vicinity of the conduction band. Levels are formed. As a result, the metal oxide becomes highly conductive and becomes a conductor. A metal oxide that has been made into a conductor can be called an oxide conductor.
  • IGZO metal oxide
  • a metal oxide that has been made into a conductor can be called an oxide conductor.
  • a metal oxide (oxide semiconductor) having a function as a semiconductor has a large energy gap, and therefore has translucency with respect to visible light.
  • the oxide conductor is a metal oxide having a donor level in the vicinity of the conduction band. Therefore, the oxide conductor has a small influence of absorption by the donor level and has the same level of translucency as the oxide semiconductor with respect to visible light.
  • the EL layer 23 has at least a light emitting layer. Further, as a layer other than the light emitting layer, the EL layer 23 is a substance having a high hole injecting property, a substance having a high hole transporting property, a hole blocking material, a substance having a high electron transporting property, a substance having a high electron injecting property, or a substance having a high electron injecting property. It may have a layer containing a bipolar substance (a substance having high electron transport property and hole transport property) and the like.
  • Either a low molecular weight compound or a high molecular weight compound can be used for the EL layer 23.
  • the layers constituting the EL layer 23 can be formed by a method such as a thin film deposition method (including a vacuum thin film deposition method), a transfer method, a printing method, or a coating method, respectively.
  • the EL layer 23 may have an inorganic compound such as a quantum dot.
  • an inorganic compound such as a quantum dot.
  • quantum dots in the light emitting layer it can be made to function as a light emitting material.
  • Adhesive layer 41 various curable adhesives such as a photocurable adhesive such as an ultraviolet curable adhesive, a reaction curable adhesive, a thermosetting adhesive, or an anaerobic adhesive can be used.
  • these adhesives include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin and the like. ..
  • a material having low moisture permeability such as an epoxy resin is preferable.
  • a two-component mixed type resin may be used.
  • an adhesive sheet may be used.
  • the light-shielding layer examples include carbon black, titanium black, metal, metal oxide, and a composite oxide containing a solid solution of a plurality of metal oxides.
  • the light-shielding layer may be a film containing a resin material or a thin film of an inorganic material such as metal.
  • a laminated film of a film containing a material of a colored layer can also be used.
  • a laminated structure of a film containing a material used for a colored layer that transmits light of a certain color and a film containing a material used for a colored layer that transmits light of another color can be used.
  • FIG. 3 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 3 differs from the display device shown in FIG. 1 in that the layer 123 is provided between the layers 121 and 125.
  • a transistor 70 is provided on the layer 123.
  • the transistor 70 is provided in each of the pixel 50R, the pixel 50G, and the pixel 50B.
  • one of the source and drain of the transistor 70 is the lower electrode 21 of the light emitting element 20R, the lower electrode 21 of the light emitting element 20G, or the lower electrode 21 of the light emitting element 20G via the conductive layer 63 and the conductive layer 65. It is electrically connected to the lower electrode 21 of the light emitting element 20B.
  • the transistor 70 can be a transistor (OS transistor) having a metal oxide in the channel forming region.
  • the metal oxide contained in the OS transistor preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc. Moreover, in addition to them, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. Further, one or more kinds selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like may be contained.
  • FIG. 4A is a schematic top view of the display device 10 in the xy direction.
  • FIG. 4A shows a light emitting element 20R, a light emitting element 20G, a light emitting element 20B, and a gap 30.
  • FIG. 1 is a cross-sectional view corresponding to the alternate long and short dash line A1-A2 in FIG. 4A.
  • the light emitting element 20R, the light emitting element 20G, and the light emitting element 20B are arranged in order in the x direction.
  • the y direction light emitting elements 20 that emit the same color are arranged.
  • no gap 30 is provided between the light emitting elements 20 that emit the same color. That is, it is possible to provide a gap 30 in the direction of stretching in the y direction and no gap 30 in the direction of stretching in the x direction.
  • the length of the void 30 in the x direction is not particularly limited.
  • the length of the gap 30 in the x direction can be shorter than the length of the light emitting element 20 in the x direction. The above is the same for the structures shown below.
  • FIG. 4B is a modification of FIG. 4A, and the configuration shown in FIG. 4A is that a gap 30 is provided not only between the light emitting elements 20 that emit light of different colors but also between the light emitting elements 20 that emit the same color. Is different. That is, in the configuration shown in FIG. 4B, the void 30 is provided not only in the direction of stretching in the y direction but also in the direction of stretching in the x direction. In FIG. 4B, the void 30 extending in the y direction and the void 30 extending in the x direction are connected, but may not be connected.
  • the arrangement of the voids 30 is not limited to the configuration shown in FIG. 4A or FIG. 4B.
  • a gap 30 may be independently provided between two adjacent light emitting elements 20R.
  • FIG. 5 is a perspective view showing a configuration example of the display device 10 shown in FIG. As shown in FIG. 5, the layer 121 is provided on the layer 125, and the microlens array 35 is provided on the layer 121. Further, a gap 30 is provided between the adjacent pixels 50.
  • FIG. 6 is a perspective view showing a configuration example of the display device 10 shown in FIG. As shown in FIG. 6, a layer 123 is provided on the layer 125, a layer 121 is provided on the layer 123, and a microlens array 35 is provided on the layer 121. Further, a gap 30 is provided between the adjacent pixels 50.
  • the insulating layer and semiconductor layer constituting the display device, as well as the electrode, the conductive layer for forming the wiring, etc., are a sputtering method, a CVD method, a vacuum vapor deposition method, a pulsed laser deposition (PLD) method, and the like. It can be formed by using an ALD method, a plasma ALD (PEALD: Plasma Enhanced ALD) method, or the like.
  • the CVD method may be a plasma chemical vapor deposition (PECVD) method or a thermal CVD method.
  • PECVD plasma chemical vapor deposition
  • MOCVD organometallic chemical vapor deposition
  • the insulating layer, semiconductor layer, electrodes, conductive layer for forming wiring, etc. that make up the display device include spin coating, dip, spray coating, inkjet, dispense, screen printing, offset printing, slit coating, and rolls. It may be formed by a method such as a coat, a curtain coat, or a knife coat.
  • the PECVD method provides a high quality film at a relatively low temperature.
  • a film forming method that does not use plasma at the time of film formation such as a MOCVD method, an ALD method, or a thermal CVD method
  • damage to the surface to be formed is unlikely to occur.
  • wiring, electrodes, elements (transistors, capacitances, etc.) and the like included in a semiconductor device may be charged up by receiving electric charges from plasma. At this time, the accumulated electric charge may destroy the wiring, electrodes, elements, or the like contained in the semiconductor device.
  • the film forming method that does not use plasma such plasma damage does not occur, so that the yield of the semiconductor device can be increased. Further, since plasma damage does not occur during film formation, a film having few defects can be obtained.
  • the film formation temperature is preferably RT (room temperature) or higher and 500 ° C. or lower, more preferably RT or higher and 300 ° C. or lower, and further preferably RT or higher and 200 ° C. or lower.
  • the oxygen gas and argon gas used as the sputtering gas are gases having a dew point of -40 ° C or lower, preferably -80 ° C or lower, more preferably -100 ° C or lower, and more preferably -120 ° C or lower. By using it, it is possible to prevent water and the like from being taken into the oxide semiconductor film as much as possible.
  • oxygen can be supplied to the cambium by using a sputtering gas containing oxygen.
  • the layer (thin film) constituting the display device can be processed by using, for example, a photolithography method.
  • an island-shaped layer may be formed by a film forming method using a shielding mask.
  • the layer may be processed by a nanoimprint method, a sandblast method, a lift-off method, or the like.
  • a photolithography method a resist mask is formed on a layer (thin film) to be processed, a resist mask is used as a mask, a part of the layer (thin film) is selectively removed, and then the resist mask is removed.
  • a method and a method in which a layer having photosensitivity is formed, and then exposure and development are performed to process the layer into a desired shape.
  • i-line wavelength 365 nm
  • g-line wavelength 436 nm
  • h-line wavelength 405 nm
  • the exposure may be performed by the immersion exposure technique.
  • extreme ultraviolet light EUV: Extreme Ultra-violet
  • X-rays an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or an electron beam because extremely fine processing is possible.
  • extreme ultraviolet light, X-rays, or an electron beam because extremely fine processing is possible.
  • a dry etching method or a wet etching method can be used for removing (etching) the layer (thin film). Moreover, you may use these etching methods in combination.
  • the element separation layer 86, the transistor 80, the insulating layer 131, the insulating layer 133, the insulating layer 135, and the insulating layer 137 are formed on the substrate 81, and the transistor 80 and the display device 10 are formed.
  • the conductive layer 67 is formed so as to be electrically connected.
  • the insulating layer 71 is formed on the conductive layer 67 and the insulating layer 137. After that, an opening reaching the conductive layer 67 is formed in the insulating layer 71, and the conductive layer 69 is formed in the opening.
  • the transistor 70 is formed on the insulating layer 71.
  • the conductive layer 63 is formed so as to be electrically connected to the transistor 80.
  • the conductive layer 63 is formed so as to be electrically connected to the transistor 70.
  • the insulating layer 61 is formed.
  • an opening reaching the conductive layer 63 is formed in the insulating layer 61, and the conductive layer 65 is formed in the opening (FIG. 7A).
  • the layer below the insulating layer 61 is omitted. The same applies to other drawings showing an example of a method for manufacturing the display device 10.
  • the light emitting element 20R, the light emitting element 20G, and the light emitting element 20B are formed (FIG. 7B).
  • the EL layer 23R, the EL layer 23G, and the EL layer 23B are formed without using a metal mask, specifically, a fine metal mask.
  • a metal mask specifically, a fine metal mask.
  • a resist mask is formed, and after etching these layers, the resist mask is removed. ..
  • the lower electrode 21, the EL layer 23, and the upper electrode 25 can be made separately for each light emitting element 20.
  • the productivity of the display device 10 can be increased. Further, after forming a layer to be the lower electrode 21, a layer to be the EL layer 23, and a layer to be the upper electrode 25, a resist mask is formed, and these layers are collectively etched. Therefore, the manufacturing cost can be reduced. By performing this process, the positions of the side surfaces of the lower electrode 21, the EL layer 23, and the upper electrode 25 are formed at substantially the same positions in the top view. However, the EL layer 23 may be formed at a position inside the lower electrode 21 and the upper electrode 25 when viewed from above due to etching conditions.
  • the distance between adjacent light emitting elements 20 can be 20 ⁇ m or less.
  • the distance between the adjacent light emitting elements 20 can be set to 0.5 ⁇ m or more and 15 ⁇ m or less, preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 0.5 ⁇ m or more and 5 ⁇ m or less. Therefore, it is possible to improve the pixel aperture ratio, increase the definition, reduce the size, and the like.
  • the distance between the light emitting elements 20 is 100 nm or less, typically 90 nm or less, it is necessary to use an optimum exposure apparatus.
  • the exposure device for example, a stepper, a scanner, or the like can be used.
  • the wavelength of the light source that can be used in the exposure apparatus is 13 nm (EUV: Extreme Ultra Violet), 157 nm (F2), 193 nm (ArF), 248 nm (KrF), 308 nm (XeCl), 365 nm (i-line). And 436 nm (g line) and the like.
  • the protective layer 31 is formed (FIG. 7C).
  • the protective layer 31 is formed by using a film forming method having a high covering property.
  • the ALD method is used to form the protective layer 31.
  • the protective layer 31 is formed so as to cover the opening that separates the adjacent light emitting elements 20. That is, the protective layer 31 is formed so as to have a region in contact with the side surface of the upper electrode 25, the side surface of the EL layer 23, the side surface of the lower electrode 21, and the upper surface of the insulating layer 61 at the opening.
  • the protective layer 31 can be, for example, an insulating layer having aluminum oxide.
  • the protective layer 33 is formed (FIG. 7D).
  • the protective layer 33 is formed by a method having a lower covering property than the protective layer 31.
  • the protective layer 33 is formed by using a sputtering method or a CVD method.
  • the opening that separates the adjacent light emitting elements 20 is not covered by the protective layer 33, and a gap 30 is formed.
  • the film when a film is formed by using the PECVD method, the film can be formed at a low temperature, specifically, for example, 100 ° C. or lower, or at room temperature, so that deterioration due to heat of the EL layer 23 can be suppressed, which is preferable.
  • the protective layer 33 may have a laminated structure of, for example, a layer having silicon nitride and a layer having a metal oxide containing In, Ga, and Zn.
  • the microlens array 35 is formed (FIG. 7E).
  • the microlens array 35 can be formed by, for example, forming a resist pattern by a photolithography method and then heating the substrate 81 to reflow the resist.
  • the substrate 47 is prepared, the insulating layer 45 is formed on the substrate 47, and the light-shielding layer 43 is formed on the insulating layer 45.
  • the adhesive layer 41 is formed on the insulating layer 45 and the light-shielding layer 43, and the microlens array 35 and the insulating layer 45 and the light-shielding layer 43 are bonded to each other by the adhesive layer 41.
  • the adhesive layer 41 can be formed by a screen printing method, a dispensing method, or the like. From the above, the display device 10 shown in FIG. 1 can be manufactured.
  • FIG. 8 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the length (height) of the insulating layer 61 in the region in contact with the protective layer 31 in the z direction is the length (height) of the insulating layer 61 in the region in contact with the lower electrode 21 in the z direction.
  • the protective layer 31 has a region in contact with not only a part of the upper surface of the insulating layer 61 but also the side surface of the insulating layer 61.
  • FIG. 9 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 9 differs from the display device 10 shown in FIG. 8 in that it has a transistor 70 that can be, for example, an OS transistor.
  • FIG. 10 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 10 is different from the display device 10 shown in FIG. 1 in that it does not have the microlens array 35. Since the display device 10 does not have the microlens array 35, the manufacturing process of the display device 10 can be simplified. Therefore, the manufacturing cost of the display device 10 can be lowered and the yield can be increased. From the above, the price of the display device 10 can be reduced.
  • FIG. 11 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 11 differs from the display device 10 shown in FIG. 1 in that a partition wall 37 is provided on the insulating layer 61.
  • the partition wall 37 can be, for example, an insulating layer.
  • the partition wall 37 is provided between the adjacent pixels 50 and is provided so as to cover the end portion of the lower electrode 21.
  • the EL layer 23 is provided on the lower electrode 21 and the partition wall 37.
  • the protective layer 31 is provided on the light emitting element 20 and on the partition wall 37.
  • the aperture ratio can be increased in the configuration without the partition wall 37.
  • the aperture ratio of the pixel can be 70% or more, preferably 80% or more, and more preferably 90% or more.
  • FIG. 12 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 12 differs from the display device 10 shown in FIG. 11 in that it has a transistor 70 that can be, for example, an OS transistor.
  • FIG. 13 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 13 is different from the display device 10 shown in FIG. 1 in that it does not have the protective layer 33 and has the insulating layer 38.
  • the insulating layer 38 is provided on the protective layer 31. Further, the void 30 is provided so as to be in contact with not only the side surface of the protective layer 31 but also the side surface of the insulating layer 38.
  • the height (length in the z direction) of the gap 30 can be increased by increasing the thickness of the insulating layer 38.
  • the height of the gap 30 it is possible to prevent the light 51 emitted by the EL layer 23 from being incident on the adjacent pixels 50. As a result, it is possible to prevent light of different colors from being mixed, so that the display device 10 can display a high-quality image.
  • the thickness of the insulating layer 38 on the light emitting element 20 is preferably at least 1 times, for example, twice the total of the thickness of the lower electrode 21, the thickness of the EL layer 23, and the thickness of the upper electrode 25. It is preferably 3 times or more, for example, 4 times or more, for example, 5 times or more, for example, 6 times or more, for example, 10 times or more. The above is preferable. On the other hand, if the thickness of the insulating layer 38 is too thick, it takes a long time to form the insulating layer 38, and the productivity of the display device 10 is lowered.
  • the thickness of the insulating layer 38 on the light emitting element 20 is preferably 50 times or less, for example, 50 times or less, which is the total of the thickness of the lower electrode 21, the thickness of the EL layer 23, and the thickness of the upper electrode 25. It is preferably 15 times or less, and preferably 12 times or less.
  • the minimum value of the thickness of the insulating layer 38 on the light emitting element 20 Is preferably 300 nm or more, preferably 1000 nm or more, preferably 1500 nm or more, preferably 1800 nm or more, and preferably 2000 nm or more.
  • the insulating layer 38 is formed after the protective layer 31 is formed.
  • the void 30 in the region of the void 30 in contact with the side surface of the protective layer 31 is formed.
  • an opening reaching the gap 30 is formed in the insulating layer 38.
  • the opening can be formed, for example, by using a photolithography method and an etching method.
  • the void 30 in the region of the void 30 in contact with the side surface of the insulating layer 38 is formed.
  • the void 30 having not only the region in contact with the side surface of the protective layer 31 but also the region in contact with the side surface of the insulating layer 38 can be formed.
  • the void 30 in the region in contact with the side surface of the protective layer 31 is referred to as the void 30a
  • the void 30 in the region in contact with the side surface of the insulating layer 38 is referred to as the void 30b.
  • the insulating layer 38 when the insulating layer 38 is formed into a film, the insulating layer 38 may enter the inside of the void 30. Even in such a case, when the opening is formed in the insulating layer 38, the insulating layer 38 contained in the gap 30 in the region in contact with the side surface of the protective layer 31 can be removed. Therefore, it is possible to prevent the void 30 in the region in contact with the side surface of the protective layer 31 from being blocked by the insulating layer 38.
  • the insulating layer 38 can have a resin.
  • the insulating layer 38 has one or more of acrylic resin, polyimide resin, epoxy resin, polyamide resin, polyimideamide resin, siloxane resin, benzocyclobutene resin, phenol resin, novolak resin, and precursors of these resins. be able to.
  • the insulating layer 38 may use, for example, spin coating, dip, spray coating, inkjet, dispense, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating, or knife coating. Can be formed.
  • the insulating layer 38 has a resin because the film thickness of the insulating layer 38 can be increased.
  • the insulating layer 38 may have the same material as the material that can be used as the protective layer 33. In this case, the insulating layer 38 can be formed by using the same film forming method as the protective layer 33.
  • FIG. 14 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 14 is different from the display device 10 shown in FIG. 13 in that it has a transistor 70 that can be, for example, an OS transistor.
  • FIG. 15 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 15 is different from the display device 10 shown in FIG. 13 in that the pixel 50R is provided with the colored layer 49R, the pixel 50G is provided with the colored layer 49G, and the pixel 50B is provided with the colored layer 49B. ..
  • the colored layer 49 is provided on the protective layer 31. Further, an insulating layer 38 is provided on the colored layer 49. In the display device 10 shown in FIG. 15, the insulating layer 38 is formed after the colored layer 49 is formed.
  • the colored layer 49 can change the hue of the transmitted light.
  • the hue of light transmitted through the colored layer 49R can be red
  • the hue of light transmitted through the colored layer 49G can be green
  • the hue of light transmitted through the colored layer 49B can be blue. Can be done.
  • the colored layer 49 may have a hue such as cyan, magenta, or yellow as the hue of the transmitted light.
  • the coloring layer 49 on the display device 10 it is not necessary to separately create the EL layer 23 for each color.
  • all EL layers 23 can be layers that emit white light. Therefore, the manufacturing process of the display device 10 can be simplified. Therefore, the manufacturing cost of the display device 10 can be lowered and the yield can be increased. From the above, the price of the display device 10 can be reduced.
  • the EL layer 23 can be, for example, a tandem structure (stack structure). For example, by forming the EL layer 23 with a layer that emits yellow light and a layer that emits blue light, the EL layer 23 can emit white light.
  • Examples of the material that can be used for the colored layer 49 include a metal material, a resin material, a resin material containing a pigment or a dye, and the like.
  • FIG. 16 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 16 is different from the display device 10 shown in FIG. 15 in that it has a transistor 70 that can be, for example, an OS transistor.
  • FIG. 17 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 17 differs from the display device 10 shown in FIG. 13 in that the protective layer 39 is provided on the insulating layer 38.
  • the protective layer 39 can have the same material as the protective layer 33. Further, the protective layer 39 is preferably formed by, for example, a sputtering method or a CVD method, similarly to the protective layer 33. As described above, the coverage of the film formed by the sputtering method or the CVD method is lower than that of the film formed by, for example, the ALD method. Therefore, it is possible to prevent the void 30 from being covered with the protective layer 39.
  • the protective layer 39 By providing the protective layer 39 on the insulating layer 38, it is possible to prevent the microlens array 35 or the adhesive layer 41 from entering the gap 30. Therefore, it can be said that the light emitting element 20 is protected by the protective layer 39.
  • FIG. 18A is a perspective view showing a configuration example of the display device 10.
  • FIG. 18B is a cross-sectional view in the x direction showing a configuration example of the display device 10.
  • FIG. 18C is a cross-sectional view in the y direction showing a configuration example of the display device 10.
  • FIG. 18A only the lower electrode 21, the EL layer 23, and the upper electrode 25 included in the light emitting element 20 are shown, and other elements are omitted.
  • FIGS. 18B and 18C the lower layer below the insulating layer 61 is omitted, but the lower layer below the insulating layer 61 can have the same configuration as shown in FIG. 1 and the like.
  • the conductive layer 63 and the conductive layer 65 are omitted in FIGS. 18B and 18C, for example, the conductive layer 63 and the conductive layer 65 can be formed inside the insulating layer 61.
  • the display device 10 shown in FIGS. 18A to 18C has a protective layer 32, a protective layer 36, and a colored layer 49 (colored layer 49R, colored layer 49G, and colored layer 49B) in addition to the elements shown in FIG. Further, in the display device 10 shown in FIGS. 18A to 18C, a protective layer 32 is provided on the EL layer 23. Further, the upper electrode 25 is provided on the protective layer 32 and the protective layer 36, and the protective layer 31 is provided on the upper electrode 25. The colored layer 49 is provided between the light-shielding layers 43.
  • the coloring layer 49 in the display device 10 it is not necessary to separately create the EL layer 23 for each color.
  • all EL layers 23 can be layers that emit white light. Therefore, the manufacturing process of the display device 10 can be simplified. Therefore, the manufacturing cost of the display device 10 can be lowered and the yield can be increased. From the above, the price of the display device 10 can be reduced.
  • the protective layer 32 is preferably a layer in which impurities such as water and hydrogen are difficult to diffuse, or a layer capable of capturing (also referred to as gettering) impurities such as water and hydrogen. .. Thereby, the reliability of the display device 10 can be improved.
  • the upper electrode 25 and the EL layer 23 can be made conductive even if the protective layer 32 is used as an insulating layer.
  • the thickness of the protective layer 32 For example, by setting the thickness of the protective layer 32 to 5 nm or less, 3 nm, or 1 nm or less, the upper electrode 25 and the EL layer 23 can be made conductive even if the protective layer 32 is used as an insulating layer.
  • the protective layer 32 can have the same material as the protective layer 31, and can be formed by using the same film forming method as the protective layer 31. That is, the protective layer 32 can be, for example, a layer having aluminum oxide formed by the ALD method. Further, the protective layer 36 can have the same material as the protective layer 33, and can be formed by using the same film forming method as the protective layer 33. That is, the protective layer 36 can be, for example, a layer having silicon nitride formed by a sputtering method.
  • the protective layer 31 has a region in contact with the side surface of the lower electrode 21, the side surface of the EL layer 23, the side surface of the protective layer 32, and the side surface of the upper electrode 25. .. Then, a gap 30 is provided between the protective layer 31 and the protective layer 33.
  • the protective layer 32 has a region in contact with the side surface of the lower electrode 21, the side surface of the EL layer 23, and the side surface of the protective layer 36. Then, a gap 30 is provided between the protective layer 32 and the protective layer 36.
  • the protective layer 36 it is possible to prevent the upper electrode 25 from entering the opening that separates the adjacent light emitting elements 20. Therefore, it can be said that the light emitting element 20 is protected by the protective layer 36.
  • different upper electrodes 25 are used between the light emitting elements 20 arranged in the x direction.
  • a common upper electrode is used among the light emitting elements 20 arranged in the y direction.
  • a layer to be the lower electrode 21 and a layer to be the EL layer 23 are formed on the insulating layer 61. These layers are then processed, for example, using photolithography and etching methods.
  • the layer 23A is formed by processing the layer to be the EL layer 23, and the layer 21A is formed by processing the layer to be the lower electrode 21 (FIGS. 19A to 19C). As shown in FIGS. 19A to 19C, the layers 21A and 23A have openings extending in the x direction.
  • a layer 32A to be a protective layer 32 is formed (FIGS. 20A1 and 20A2).
  • the layer 32A is formed by using a film forming method having high coverage.
  • the ALD method is used to form layer 32A.
  • the layer 32A is formed so as to cover the opening that separates the adjacent light emitting elements 20 in the y direction. That is, the layer 32A is formed so as to have a region in contact with the side surface of the layer 21A, the side surface of the layer 23A, and the upper surface of the insulating layer 61 at the opening.
  • the layer 32A can be, for example, an insulating layer having aluminum oxide.
  • a layer 36A to be a protective layer 36 is formed (FIGS. 20B1 and 20B2).
  • the layer 36A is formed by a method having a lower coverage than the layer 32A. For example, a sputtering method or a CVD method is used to form the layer 36A. As a result, the opening that separates the adjacent light emitting elements 20 is not covered by the layer 36A, and a gap 30 is formed.
  • the layer 36A on the layer 32A is processed.
  • the layer 36A is etched using the layer 32A as an etching stopper.
  • the protective layer 36 is formed (FIGS. 20C1 and 20C2).
  • a layer 25A to be the upper electrode 25 is formed (FIGS. 21A to 21C).
  • the layer 25A, the layer 32A, the layer 23A, and the layer 21A are processed by using, for example, a photolithography method and an etching method.
  • the upper electrode 25 is formed by processing the layer 25A
  • the protective layer 32 is formed by processing the layer 32A
  • the EL layer 23 is formed by processing the layer 23A
  • the lower portion is formed by processing the layer 21A.
  • Electrodes 21 are formed (FIGS. 22A to 22C). In the steps shown in FIGS. 22A to 22C, an opening extending in the y direction is formed.
  • the EL layer 23 can be formed without using a fine metal mask. This makes it possible to increase the productivity of the display device 10.
  • the protective layer 31 is formed (FIGS. 23A1 and 23A2).
  • the protective layer 33 is formed (FIGS. 23B1 and 23B2). The opening that separates the adjacent light emitting elements 20 is not covered by the protective layer 33, and a gap 30 is formed.
  • the microlens array 35 is formed.
  • the substrate 47 is prepared, the insulating layer 45 is formed on the substrate 47, and the light-shielding layer 43 and the colored layer 49 are formed on the insulating layer 45.
  • the adhesive layer 41 is formed on the colored layer 49 and the light-shielding layer 43, and the microlens array 35 and the colored layer 49 and the light-shielding layer 43 are bonded to each other by the adhesive layer 41. From the above, the display device 10 shown in FIGS. 18A to 18C can be manufactured.
  • FIG. 24A is a perspective view showing a configuration example of the display device 10.
  • FIG. 24B is a cross-sectional view in the x direction showing a configuration example of the display device 10.
  • FIG. 24C is a cross-sectional view in the y direction showing a configuration example of the display device 10.
  • the display device 10 shown in FIGS. 24A to 24C is a modification of the display device 10 shown in FIGS. 18A to 18C.
  • the display device 10 shown in FIGS. 24A to 24C uses a common upper electrode 25 not only among the light emitting elements 20 arranged in the y direction but also among the light emitting elements 20 arranged in the x direction. It is different from the display device 10 shown in 18A to 18C. That is, in the display device 10 shown in FIGS. 24A to 24C, it can be said that the upper electrode 25 is a common electrode.
  • the display device 10 shown in FIGS. 24A to 24C does not have the protective layer 31 and the protective layer 33, but has the protective layer 34.
  • the protective layer 34 is provided on the upper electrode 25. Further, the microlens array 35 is provided on the protective layer 34.
  • the protective layer 34 can have the same material as the protective layer 31 or the protective layer 33, and can be formed by using the same film forming method as the protective layer 31 or the protective layer 33. Further, the protective layer 34 may have a laminated structure of a layer corresponding to the protective layer 31 and a layer corresponding to the protective layer 33.
  • the protective layer 32 is the side surface of the lower electrode 21, the side surface of the EL layer 23, and the protective layer 36, as in the case of viewing the cross section in the y direction. Has an area in contact with the sides of the. Then, a gap 30 is provided between the protective layer 32 and the protective layer 36.
  • a layer to be the lower electrode 21 and a layer to be the EL layer 23 are formed on the insulating layer 61. These layers are then processed, for example, using photolithography and etching methods.
  • the EL layer 23 is formed by processing the layer to be the EL layer 23
  • the lower electrode 21 is formed by processing the layer to be the lower electrode 21 (FIGS. 25A to 25C). As shown in FIGS. 25A to 25C, the lower electrode 21 and the EL layer 23 have openings extending in the x direction and the y direction.
  • the EL layer 23 By forming the EL layer 23 by the method shown above, the EL layer 23 can be formed without using a fine metal mask. This makes it possible to increase the productivity of the display device 10.
  • the protective layer 32 is formed (FIGS. 26A1 and 26A2).
  • the protective layer 32 is formed by using a film forming method having a high covering property.
  • the ALD method is used to form the protective layer 32.
  • the protective layer 32 is formed so as to cover the opening that separates the adjacent light emitting elements 20. That is, the protective layer 32 is formed so as to have a region in contact with the side surface of the lower electrode 21, the side surface of the EL layer 23, and the upper surface of the insulating layer 61 at the opening.
  • the protective layer 32 can be, for example, an insulating layer having aluminum oxide.
  • a layer 36A to be a protective layer 36 is formed (FIGS. 26B1 and 26B2).
  • the layer 36A is formed by a method having a lower coverage than the protective layer 32.
  • a sputtering method or a CVD method is used to form the layer 36A.
  • the opening that separates the adjacent light emitting elements 20 is not covered by the layer 36A, and a gap 30 is formed.
  • the layer 36A on the protective layer 32 is processed.
  • the layer 36A is etched using the protective layer 32 as an etching stopper.
  • the protective layer 36 is formed (FIGS. 26C1 and 26C2).
  • the protective layer 34 can be formed by using an ALD method or a sputtering method. Further, the protective layer 34 may have a laminated structure of a layer formed by the ALD method and a layer formed by the sputtering method.
  • the microlens array 35 is formed.
  • the substrate 47 is prepared, the insulating layer 45 is formed on the substrate 47, and the light-shielding layer 43 and the colored layer 49 are formed on the insulating layer 45.
  • the adhesive layer 41 is formed on the colored layer 49 and the light-shielding layer 43, and the microlens array 35 and the colored layer 49 and the light-shielding layer 43 are bonded to each other by the adhesive layer 41. From the above, the display device 10 shown in FIGS. 24A to 24C can be manufactured.
  • FIG. 28 is a cross-sectional view showing a configuration example of the display device 10, and in addition to the configuration shown in FIG. 1, a sealing material 91, a connection electrode 93, an anisotropic conductive layer 95, an FPC (Flexible Printed Circuit) 97, etc. Is shown.
  • the substrate 47 and the insulating layer 61 are bonded to each other by the sealing material 91.
  • a connection electrode 93 is provided on the insulating layer 61 and on the conductive layer 65 so as to be electrically connected to one of the source and drain of the transistor 80.
  • the anisotropic conductive layer 95 is provided so as to be electrically connected to the connection electrode 93
  • the FPC 97 is provided so as to be electrically connected to the anisotropic conductive layer 95.
  • various signals are supplied to the display device 10 from the outside of the display device 10 by the FPC 97.
  • the sealing material 91 may be omitted, and the FPC 97 may be wire bonding.
  • FIG. 29 is a cross-sectional view showing a configuration example of the display device 10, and is a modification of the display device 10 shown in FIG. 28.
  • the display device 10 shown in FIG. 29 is different from the display device 10 shown in FIG. 28 in that it has a transistor 70 that can be, for example, an OS transistor.
  • FIG. 30A is a block diagram showing a configuration example of the display device 10.
  • the display device 10 includes a display unit 100, a scanning line drive circuit 101, and a data line drive circuit 103. Pixels 50 are arranged in a matrix on the display unit 100.
  • the scanning line driving circuit 101 and the data line driving circuit 103 can be configured to include the transistor 80.
  • the scanning line drive circuit 101 is electrically connected to the pixel 50 via the wiring 105.
  • the data line drive circuit 103 is electrically connected to the pixel 50 via the wiring 107.
  • the wiring 105 and the wiring 107 can be configured to extend in orthogonal directions.
  • the scanning line drive circuit 101 has a function of generating a selection signal for selecting a pixel 50 for writing image data.
  • the data line drive circuit 103 has a function of generating a signal (data signal) representing image data.
  • the selection signal is supplied to the pixel 50 via the wiring 105, and the data signal is supplied to the pixel 50 via the wiring 107.
  • FIG. 30B is a circuit diagram showing a configuration example of the pixel 50.
  • the pixel 50 has a light emitting element 20 and a pixel circuit 110.
  • the pixel circuit 110 includes a transistor 111, a transistor 140, a transistor 113, and a capacitance 115. Further, the pixel circuit 110 is electrically connected to one electrode of the light emitting element 20.
  • the transistor 140 can be the transistor 80 shown in FIG. 1 or the like, or the transistor 70 shown in FIG. 3 or the like.
  • One of the source or drain of transistor 111 is electrically connected to the gate of transistor 140.
  • the gate of the transistor 140 is electrically connected to one electrode of the capacitance 115.
  • One of the source or drain of the transistor 140 is electrically connected to one of the source or drain of the transistor 113.
  • One of the source or drain of the transistor 113 is electrically connected to the other electrode of the capacitance 115.
  • the other electrode of the capacitance 115 is electrically connected to one electrode of the light emitting device 20.
  • a node in which one of the source or drain of the transistor 111, the gate of the transistor 140, and one electrode of the capacitance 115 is electrically connected is referred to as a node 117.
  • a node in which one of the source or drain of the transistor 140, one of the source or drain of the transistor 113, the other electrode of the capacitance 115, and one electrode of the light emitting element 20 are electrically connected is connected to the node 119. And.
  • the other of the source or drain of the transistor 111 is electrically connected to the wiring 107.
  • the gate of the transistor 111 and the gate of the transistor 113 are electrically connected to the wiring 105.
  • the other of the source or drain of the transistor 140 is electrically connected to the potential supply line VL_a.
  • the other of the source or drain of the transistor 113 is electrically connected to the potential supply line VL0.
  • the other electrode of the light emitting element 20 is electrically connected to the potential supply line VL_b.
  • the transistor 111 has a function of controlling writing of image data to the node 117.
  • the capacity 115 has a function as a holding capacity for holding the data written in the node 117.
  • the pixel circuit 110 of each row is sequentially selected by the scanning line drive circuit 101, and the image data is written to the node 117 with the transistor 111 and the transistor 113 turned on.
  • the pixel circuit 110 in which the image data is written in the node 117 is in a holding state when the transistor 111 and the transistor 113 are turned off. Further, the amount of current flowing between the drain and the source of the transistor 140 is controlled according to the potential of the node 119, and the light emitting element 20 emits light with the brightness corresponding to the current amount. By performing this sequentially line by line, an image can be displayed on the display unit 100.
  • 31A, 31B, and 31C are a top view and a cross-sectional view of the transistor 70 and the periphery of the transistor 70.
  • FIG. 31A is a top view of the transistor 70.
  • 31B and 31C are cross-sectional views of the transistor 70.
  • FIG. 31B is a cross-sectional view of the portion shown by the alternate long and short dash line of X1-X2 in FIG. 31A, and is also a cross-sectional view of the transistor 70 in the channel length direction.
  • FIG. 31C is a cross-sectional view of the portion shown by the alternate long and short dash line of Y1-Y2 in FIG. 31A, and is also a cross-sectional view of the transistor 70 in the channel width direction.
  • some elements are omitted for the sake of clarity of the figure.
  • the transistor 70 has a metal oxide 230a arranged on a substrate (not shown) and a metal oxide 230b arranged on the metal oxide 230a. And the conductor 242a and the conductor 242b arranged apart from each other on the metal oxide 230b, and the conductor 242a and the conductor 242b arranged on the conductor 242a and the conductor 242b, and an opening between the conductor 242a and the conductor 242b.
  • the upper surface of the conductor 260 substantially coincides with the upper surfaces of the insulator 250, the metal oxide 230c, and the insulator 280.
  • the metal oxide 230a, the metal oxide 230b, and the metal oxide 230c may be collectively referred to as the metal oxide 230.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242.
  • the transistor 70 can have an angle formed by the side surface and the bottom surface of the conductor 242a and the conductor 242b of 10 ° or more and 80 ° or less, preferably 30 ° or more and 60 ° or less. Further, the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • the insulator 254 includes a side surface of the metal oxide 230c, an upper surface and a side surface of the conductor 242a, an upper surface and a side surface of the conductor 242b, a metal oxide 230a and a metal oxide 230b. It is preferable to be in contact with the side surface of the insulator and the upper surface of the insulator 224.
  • the transistor 70 has a configuration in which three layers of a metal oxide 230a, a metal oxide 230b, and a metal oxide 230c are laminated in a region where a channel is formed (hereinafter, also referred to as a channel formation region) and in the vicinity thereof.
  • a two-layer structure of the metal oxide 230b and the metal oxide 230c, or a laminated structure of four or more layers may be provided.
  • the conductor 260 is shown as a two-layer laminated structure, but the present invention is not limited to this.
  • the conductor 260 may have a single-layer structure or a laminated structure of three or more layers.
  • each of the metal oxide 230a, the metal oxide 230b, and the metal oxide 230c may have a laminated structure of two or more layers.
  • the metal oxide 230c has a laminated structure consisting of a first metal oxide and a second metal oxide on the first metal oxide
  • the first metal oxide is the metal oxide 230b. It has a similar composition
  • the second metal oxide preferably has the same composition as the metal oxide 230a.
  • the conductor 260 functions as a gate electrode of the transistor, and the conductor 242a and the conductor 242b function as a source electrode or a drain electrode, respectively.
  • the conductor 260 is formed so as to be embedded in the opening of the insulator 280 and the region sandwiched between the conductor 242a and the conductor 242b.
  • the arrangement of the conductor 260, the conductor 242a, and the conductor 242b is selected in a self-aligned manner with respect to the opening of the insulator 280. That is, in the transistor 70, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 260 can be formed without providing the alignment margin, the occupied area of the transistor 70 can be reduced. As a result, the display device can be made high-definition. Further, the display device can be made into a narrow frame.
  • the conductor 260 preferably has a conductor 260a provided inside the insulator 250 and a conductor 260b provided so as to be embedded inside the conductor 260a.
  • the transistor 70 includes an insulator 214 arranged on a substrate (not shown), an insulator 216 arranged on the insulator 214, and a conductor 205 arranged so as to be embedded in the insulator 216. It is preferable to have an insulator 222 arranged on the insulator 216 and the conductor 205, and an insulator 224 arranged on the insulator 222. It is preferable that the metal oxide 230a is arranged on the insulator 224.
  • the insulator 274 that functions as an interlayer film and the insulator 281 are arranged on the transistor 70.
  • the insulator 274 is arranged in contact with the upper surface of the conductor 260, the insulator 250, the metal oxide 230c, and the insulator 280.
  • the insulator 222, the insulator 254, and the insulator 274 have a function of suppressing the diffusion of hydrogen (for example, at least one of a hydrogen atom and a hydrogen molecule).
  • the insulator 222, the insulator 254, and the insulator 274 preferably have lower hydrogen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 222 and the insulator 254 have a function of suppressing the diffusion of oxygen (for example, at least one of an oxygen atom and an oxygen molecule).
  • the insulator 222 and the insulator 254 preferably have lower oxygen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 224, the metal oxide 230, and the insulator 250 are separated from the insulator 280 and the insulator 281 by the insulator 254 and the insulator 274. Therefore, in the insulator 224, the metal oxide 230, and the insulator 250, impurities such as hydrogen contained in the insulator 280 and the insulator 281 or excess oxygen are added to the insulator 224, the metal oxide 230a, and the metal oxide. It is possible to suppress contamination with 230b and the insulator 250.
  • a conductor 240 (conductor 240a and conductor 240b) that is electrically connected to the transistor 70 and functions as a plug is provided.
  • An insulator 241 (insulator 241a and insulator 241b) is provided in contact with the side surface of the conductor 240 that functions as a plug. That is, the insulator 241 is provided in contact with the inner wall of the opening of the insulator 254, the insulator 280, the insulator 274, and the insulator 281. Further, the first conductor of the conductor 240 may be provided in contact with the side surface of the insulator 241 and the second conductor of the conductor 240 may be further provided inside.
  • the height of the upper surface of the conductor 240 and the height of the upper surface of the insulator 281 can be made equal to each other.
  • the transistor 70 shows a configuration in which the first conductor of the conductor 240 and the second conductor of the conductor 240 are laminated, but the present invention is not limited to this.
  • the conductor 240 may be provided as a single layer or a laminated structure having three or more layers. When the structure has a laminated structure, an ordinal number may be given in the order of formation to distinguish them.
  • the transistor 70 is a metal oxide 230 (metal oxide 230a, metal oxide 230b, and metal oxide 230c) containing a channel forming region, and a metal oxide (hereinafter, also referred to as an oxide semiconductor) that functions as an oxide semiconductor. ) Is preferably used.
  • a metal oxide serving as the channel forming region of the metal oxide 230, it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more.
  • the metal oxide preferably contains at least indium (In) or zinc (Zn). In particular, it is preferable to contain indium (In) and zinc (Zn). Further, in addition to these, it is preferable that the element M is contained.
  • Elements M include aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), and zirconium.
  • Zr molybdenum
  • Mo lanthanum
  • La cerium
  • Ce neodymium
  • Hf hafnium
  • tungsten (W) magnesium
  • Mg cobalt
  • the element M is preferably one or more of aluminum (Al), gallium (Ga), yttrium (Y), or tin (Sn). Further, it is more preferable that the element M has either one or both of Ga and Sn.
  • the film thickness of the region of the metal oxide 230b that does not overlap with the conductor 242 may be thinner than the film thickness of the region that overlaps with the conductor 242. This is formed by removing a part of the upper surface of the metal oxide 230b when forming the conductor 242a and the conductor 242b.
  • a region having low resistance may be formed in the vicinity of the interface with the conductive film. As described above, by removing the region having low resistance located between the conductor 242a and the conductor 242b on the upper surface of the metal oxide 230b, it is possible to prevent the formation of a channel in the region.
  • a display device having a transistor having a small size and a high definition it is possible to provide a display device having a transistor having a large on-current and a high luminance. Alternatively, it is possible to provide a display device having a fast-moving transistor and a fast-moving display device. Alternatively, it is possible to provide a highly reliable display device having a transistor having stable electrical characteristics. Alternatively, it is possible to provide a display device having a transistor having a small off current and low power consumption.
  • transistor 70 A detailed configuration of the transistor 70 that can be used in the display device according to one aspect of the present invention will be described.
  • the conductor 205 is arranged so as to have a region overlapping with the metal oxide 230 and the conductor 260. Further, it is preferable that the conductor 205 is embedded in the insulator 216.
  • the conductor 205 has a conductor 205a, a conductor 205b, and a conductor 205c.
  • the conductor 205a is provided in contact with the bottom surface and the side wall of the opening provided in the insulator 216.
  • the conductor 205b is provided so as to be embedded in the recess formed in the conductor 205a.
  • the upper surface of the conductor 205b is lower than the upper surface of the conductor 205a and the upper surface of the insulator 216.
  • the conductor 205c is provided in contact with the upper surface of the conductor 205b and the side surface of the conductor 205a.
  • the height of the upper surface of the conductor 205c substantially coincides with the height of the upper surface of the conductor 205a and the height of the upper surface of the insulator 216. That is, the conductor 205b is wrapped in the conductor 205a and the conductor 205c.
  • the conductor 205a and the conductor 205c suppress the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.), or copper atom. It is preferable to use a conductive material having a function of Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule).
  • impurities such as hydrogen contained in the conductor 205b are removed from the metal oxide 230 via the insulator 224 and the like. It can be suppressed from spreading to hydrogen. Further, by using a conductive material having a function of suppressing the diffusion of oxygen for the conductor 205a and the conductor 205c, it is possible to prevent the conductor 205b from being oxidized and the conductivity from being lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used. Therefore, as the conductor 205a, the above-mentioned conductive material may be a single layer or a laminated material. For example, titanium nitride may be used for the conductor 205a.
  • a conductive material containing tungsten, copper, or aluminum as a main component for the conductor 205b.
  • tungsten may be used for the conductor 205b.
  • the conductor 260 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 205 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 70 can be controlled by changing the potential applied to the conductor 205 independently without interlocking with the potential applied to the conductor 260.
  • the threshold voltage of the transistor 70 can be made larger than 0V and the off-current can be made smaller. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be made smaller than when it is not applied.
  • the conductor 205 may be provided larger than the channel forming region in the metal oxide 230.
  • the conductor 205 is also stretched in a region outside the end portion intersecting the channel width direction of the metal oxide 230. That is, it is preferable that the conductor 205 and the conductor 260 are superimposed via an insulator on the outside of the side surface of the metal oxide 230 in the channel width direction.
  • the channel forming region of the metal oxide 230 is formed by the electric field of the conductor 260 having the function as the first gate electrode and the electric field of the conductor 205 having the function as the second gate electrode. Can be electrically surrounded.
  • the conductor 205 is stretched to function as wiring.
  • the present invention is not limited to this, and a conductor that functions as wiring may be provided under the conductor 205.
  • the insulator 214 preferably functions as a barrier insulating film that prevents impurities such as water and hydrogen from being mixed into the transistor 70 from the substrate side. Therefore, the insulator 214 has a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.), or copper atom. It is preferable to use an insulating material having (the above impurities are difficult to permeate). Alternatively, it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule) (the above oxygen is difficult to permeate).
  • the insulator 214 it is preferable to use aluminum oxide, silicon nitride, or the like as the insulator 214. This makes it possible to prevent impurities such as water and hydrogen from diffusing from the substrate side to the transistor 70 side of the insulator 214. Alternatively, it is possible to prevent oxygen contained in the insulator 224 or the like from diffusing toward the substrate side of the insulator 214.
  • the insulator 216, the insulator 280, and the insulator 281 that function as the interlayer film preferably have a lower dielectric constant than the insulator 214.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine was added, silicon oxide to which carbon was added, carbon, and nitrogen were added. Silicon oxide, silicon oxide having pores, or the like may be appropriately used.
  • the insulator 222 and the insulator 224 have a function as a gate insulator.
  • the insulator 224 in contact with the metal oxide 230 desorbs oxygen by heating.
  • oxygen released by heating may be referred to as excess oxygen.
  • silicon oxide, silicon nitride, or the like may be appropriately used for the insulator 224.
  • the insulator 224 it is preferable to use an oxide material in which a part of oxygen is desorbed by heating.
  • Oxides that desorb oxygen by heating are those whose oxygen desorption amount in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectroscopy) analysis.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the film thickness of the region of the insulator 224 that does not overlap with the insulator 254 and does not overlap with the metal oxide 230b may be thinner than the film thickness of the other regions.
  • the film thickness of the region that does not overlap with the insulator 254 and does not overlap with the metal oxide 230b is preferably a film thickness that can sufficiently diffuse the oxygen.
  • the insulator 222 preferably functions as a barrier insulating film that prevents impurities such as water and hydrogen from being mixed into the transistor 70 from the substrate side.
  • the insulator 222 preferably has a lower hydrogen permeability than the insulator 224.
  • the insulator 222 has a function of suppressing the diffusion of oxygen (for example, at least one of an oxygen atom and an oxygen molecule) (the oxygen is difficult to permeate).
  • the insulator 222 preferably has a lower oxygen permeability than the insulator 224. Since the insulator 222 has a function of suppressing the diffusion of oxygen or impurities, it is possible to reduce the diffusion of oxygen contained in the metal oxide 230 toward the substrate side, which is preferable. Further, it is possible to suppress the conductor 205 from reacting with the oxygen contained in the insulator 224 or the oxygen contained in the metal oxide 230.
  • the insulator 222 it is preferable to use an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials.
  • an insulator containing an oxide of one or both of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • the insulator 222 releases oxygen from the metal oxide 230 and mixes impurities such as hydrogen from the peripheral portion of the transistor 70 into the metal oxide 230. It functions as a suppressing layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon nitride or silicon nitride may be laminated and used on the above-mentioned insulator.
  • the insulator 222 is, for example, so-called aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr) TiO 3 (BST).
  • Insulators containing high-k material may be used in a single layer or laminated. As the miniaturization and high integration of transistors progress, problems such as leakage current may occur due to the thinning of the gate insulator. By using a high-k material for an insulator that functions as a gate insulator, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • the insulator 222 and the insulator 224 may have a laminated structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • an insulator similar to the insulator 224 may be provided under the insulator 222.
  • the metal oxide 230 has a metal oxide 230a, a metal oxide 230b on the metal oxide 230a, and a metal oxide 230c on the metal oxide 230b.
  • the metal oxide 230a under the metal oxide 230b, it is possible to suppress the diffusion of impurities from the structure formed below the metal oxide 230a to the metal oxide 230b.
  • the metal oxide 230c on the metal oxide 230b, it is possible to suppress the diffusion of impurities from the structure formed above the metal oxide 230c to the metal oxide 230b.
  • the metal oxide 230 preferably has a laminated structure of a plurality of oxide layers having different atomic number ratios of each metal atom.
  • the number of the elements M contained in the metal oxide 230a is the same as the number of atoms of all the elements constituting the metal oxide 230a.
  • the ratio is preferably higher than the ratio of the number of atoms of the element M contained in the metal oxide 230b to the number of atoms of all the elements constituting the metal oxide 230b.
  • the atomic number ratio of the element M contained in the metal oxide 230a to In is larger than the atomic number ratio of the element M contained in the metal oxide 230b to In.
  • the metal oxide 230c a metal oxide that can be used for the metal oxide 230a or the metal oxide 230b can be used.
  • the energy at the lower end of the conduction band of the metal oxide 230a and the metal oxide 230c is higher than the energy at the lower end of the conduction band of the metal oxide 230b.
  • the electron affinity of the metal oxide 230a and the metal oxide 230c is smaller than the electron affinity of the metal oxide 230b.
  • the metal oxide 230c it is preferable to use a metal oxide that can be used for the metal oxide 230a.
  • the ratio of the number of atoms of the element M contained in the metal oxide 230c to the number of atoms of all the elements constituting the metal oxide 230c is the metal with respect to the number of atoms of all the elements constituting the metal oxide 230b. It is preferably higher than the ratio of the number of atoms of the element M contained in the oxide 230b. Further, it is preferable that the atomic number ratio of the element M contained in the metal oxide 230c to In is larger than the atomic number ratio of the element M contained in the metal oxide 230b to In.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the metal oxide 230a, the metal oxide 230b, and the metal oxide 230c is continuously changed or continuously bonded.
  • the metal oxide 230a and the metal oxide 230b, and the metal oxide 230b and the metal oxide 230c have a common element (main component) other than oxygen, so that the defect level density is low.
  • a mixed layer can be formed.
  • the metal oxide 230b is an In-Ga-Zn oxide, In-Ga-Zn oxide, Ga-Zn oxide, gallium oxide or the like may be used as the metal oxide 230a and the metal oxide 230c. ..
  • the metal oxide 230c may have a laminated structure.
  • a laminated structure with gallium oxide can be used.
  • the laminated structure of the In-Ga-Zn oxide and the oxide containing no In may be used as the metal oxide 230c.
  • the metal oxide 230c has a laminated structure
  • the main path of the carrier is the metal oxide 230b.
  • the defect level density at the interface between the metal oxide 230a and the metal oxide 230b and the interface between the metal oxide 230b and the metal oxide 230c can be determined. Can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 70 can obtain high on-current and high frequency characteristics.
  • the constituent elements of the metal oxide 230c are It is expected to suppress diffusion to the insulator 250 side.
  • the metal oxide 230c has a laminated structure and the oxide containing no In is positioned above the laminated structure, In that can be diffused to the insulator 250 side can be suppressed. Since the insulator 250 functions as a gate insulator, if In is diffused, the characteristics of the transistor become poor. Therefore, by forming the metal oxide 230c in a laminated structure, it is possible to provide a highly reliable display device.
  • a conductor 242 (conductor 242a and conductor 242b) that functions as a source electrode and a drain electrode is provided on the metal oxide 230b.
  • the conductor 242 aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, indium, ruthenium, iridium, strontium, lanthanum. It is preferable to use a metal element selected from the above, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, or an oxide containing lanthanum and nickel is used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize. It is preferable because it is a conductive material or a material that maintains conductivity even if it absorbs oxygen.
  • the oxygen concentration may be reduced in the vicinity of the conductor 242 of the metal oxide 230. Further, in the vicinity of the conductor 242 of the metal oxide 230, a metal compound layer containing the metal contained in the conductor 242 and the component of the metal oxide 230 may be formed. In such a case, the carrier density increases in the region near the conductor 242 of the metal oxide 230, and the region becomes a low resistance region.
  • the region between the conductor 242a and the conductor 242b is formed so as to overlap with the opening of the insulator 280.
  • the conductor 260 can be arranged in a self-aligned manner between the conductor 242a and the conductor 242b.
  • the insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably arranged in contact with the upper surface of the metal oxide 230c.
  • silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and silicon oxide having holes are used. be able to.
  • silicon oxide and silicon nitride nitride are preferable because they are stable against heat.
  • the insulator 250 preferably has a reduced concentration of impurities such as water or hydrogen in the insulator 250.
  • the film thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 250 and the conductor 260.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 250 to the conductor 260. As a result, the oxidation of the conductor 260 by oxygen of the insulator 250 can be suppressed.
  • the metal oxide may function as part of the gate insulator. Therefore, when silicon oxide, silicon oxynitride, or the like is used for the insulator 250, it is preferable to use a metal oxide which is a high-k material having a high relative permittivity.
  • a metal oxide which is a high-k material having a high relative permittivity.
  • metal oxides selected from hafnium, aluminum, gallium, ittrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like.
  • metal oxides selected from hafnium, aluminum, gallium, ittrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like.
  • the conductor 260 is shown as a two-layer structure in FIGS. 31B and 31C, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a suppresses the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.), or copper atom described above. It is preferable to use a conductive conductor having a function. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule).
  • the conductor 260a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 260b from being oxidized by the oxygen contained in the insulator 250 and the conductivity from being lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductor 260b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, since the conductor 260 also functions as wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 260b may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the side surface of the metal oxide 230 is arranged so as to be covered with the conductor 260. There is. As a result, the electric field of the conductor 260 having a function as the first gate electrode can be easily applied to the side surface of the metal oxide 230. Therefore, the on-current of the transistor 70 can be increased and the frequency characteristics can be improved.
  • the insulator 254 preferably functions as a barrier insulating film that prevents impurities such as water and hydrogen from being mixed into the transistor 70 from the insulator 280 side.
  • the insulator 254 preferably has a lower hydrogen permeability than the insulator 224.
  • the insulator 254 is a side surface of the metal oxide 230c, an upper surface and a side surface of the conductor 242a, an upper surface and a side surface of the conductor 242b, and a metal oxide 230a and a metal oxide 230b. It is preferable to be in contact with the side surface and the upper surface of the insulator 224.
  • the insulator 254 has a function of suppressing the diffusion of oxygen (for example, at least one of an oxygen atom and an oxygen molecule) (the oxygen is difficult to permeate).
  • the insulator 254 preferably has lower oxygen permeability than the insulator 280 or the insulator 224.
  • the insulator 254 is preferably formed by a sputtering method.
  • oxygen can be added to the vicinity of the region of the insulator 224 in contact with the insulator 254. Thereby, oxygen can be supplied from the region into the metal oxide 230 via the insulator 224.
  • the insulator 254 has a function of suppressing the diffusion of oxygen upward, it is possible to prevent oxygen from diffusing from the metal oxide 230 to the insulator 280.
  • the insulator 222 has a function of suppressing the diffusion of oxygen downward, it is possible to prevent oxygen from diffusing from the metal oxide 230 toward the substrate side. In this way, oxygen is supplied to the channel forming region of the metal oxide 230. As a result, the oxygen deficiency of the metal oxide 230 can be reduced and the normalization of the transistor can be suppressed.
  • an insulator containing an oxide of one or both of aluminum and hafnium may be formed.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • the insulator 280 is separated from the insulator 224 and the metal oxide 230 by the insulator 254. There is. As a result, impurities such as hydrogen can be suppressed from entering from the outside of the transistor 70, so that good electrical characteristics and reliability can be given to the transistor 70.
  • the insulator 280 is provided on the insulator 224 and the conductor 242 via the insulator 254.
  • the insulator 280 silicon oxide, silicon oxide nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, and the like are used. It is preferable to have.
  • silicon oxide and silicon nitride nitride are preferable because they are thermally stable.
  • materials such as silicon oxide, silicon oxide nitride, and silicon oxide having pores are preferable because they can easily form a region containing oxygen desorbed by heating.
  • the concentration of impurities such as water or hydrogen in the insulator 280 is reduced. Further, the upper surface of the insulator 280 may be flattened.
  • the insulator 274 preferably functions as a barrier insulating film that prevents impurities such as water and hydrogen from being mixed into the insulator 280 from above.
  • the insulator 274 for example, an insulator that can be used for the insulator 214, the insulator 254, or the like may be used.
  • the insulator 281 that functions as an interlayer film on the insulator 274.
  • the insulator 281 preferably has a reduced concentration of impurities such as water and hydrogen in the membrane.
  • the conductor 240a and the conductor 240b are arranged in the openings formed in the insulator 281, the insulator 274, the insulator 280, and the insulator 254.
  • the conductor 240a and the conductor 240b are provided so as to face each other with the conductor 260 interposed therebetween.
  • the upper surfaces of the conductor 240a and the conductor 240b may be flush with the upper surface of the insulator 281.
  • the insulator 241a is provided in contact with the inner wall of the opening of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 240a is formed in contact with the side surface thereof. ing.
  • a conductor 242a is located at least a part of the bottom of the opening, and the conductor 240a is in contact with the conductor 242a.
  • the insulator 241b is provided in contact with the inner wall of the opening of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 240b is formed in contact with the side surface thereof.
  • the conductor 242b is located at least a part of the bottom of the opening, and the conductor 240b is in contact with the conductor 242b.
  • the conductor 240a and the conductor 240b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, the conductor 240a and the conductor 240b may have a laminated structure.
  • the conductor 240 has a laminated structure
  • the above-mentioned diffusion of impurities such as water or hydrogen is suppressed in the conductor in contact with the conductor 242, the insulator 254, the insulator 280, the insulator 274, and the insulator 281.
  • a conductor having a function For example, tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductive material having a function of suppressing the diffusion of impurities such as water or hydrogen may be used in a single layer or in a laminated state.
  • the conductive material By using the conductive material, it is possible to suppress the oxygen added to the insulator 280 from being absorbed by the conductor 240a and the conductor 240b. Further, it is possible to prevent impurities such as water or hydrogen from being mixed into the metal oxide 230 from the layer above the insulator 281 through the conductor 240a and the conductor 240b.
  • the insulator 241a and the insulator 241b for example, an insulator that can be used for the insulator 254 or the like may be used. Since the insulator 241a and the insulator 241b are provided in contact with the insulator 280, impurities such as water or hydrogen from the insulator 280 and the like are suppressed from being mixed into the metal oxide 230 through the conductor 240a and the conductor 240b. can. Further, it is possible to suppress the oxygen contained in the insulator 280 from being absorbed by the conductor 240a and the conductor 240b.
  • a conductor that functions as wiring may be arranged in contact with the upper surface of the conductor 240a and the upper surface of the conductor 240b.
  • the conductor functioning as wiring it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • the EL layer 23 included in the light emitting element 20 can be composed of a plurality of layers such as a layer 4420, a light emitting layer 4411, and a layer 4430.
  • the layer 4420 can have, for example, a layer containing a substance having high electron injectability (electron injection layer), a layer containing a substance having high electron transport property (electron transport layer), and the like.
  • the light emitting layer 4411 has, for example, a luminescent compound.
  • the layer 4430 can have, for example, a layer containing a substance having a high hole injection property (hole injection layer) and a layer containing a substance having a high hole transport property (hole transport layer).
  • a configuration having a layer 4420, a light emitting layer 4411, and a layer 4430 provided between a pair of electrodes can function as a single light emitting unit, and the configuration of FIG. 32A is referred to herein as a single structure.
  • a configuration in which a plurality of light emitting layers (light emitting layer 4411, light emitting layer 4412, light emitting layer 4413) are provided between the layer 4420 and the layer 4430 is also a variation of the single structure.
  • tandem structure a configuration in which a plurality of light emitting units (EL layer 23a, EL layer 23b) are connected in series via an intermediate layer (charge generation layer) 4440 is referred to as a tandem structure in the present specification and the like.
  • the configuration as shown in FIG. 32C is referred to as a tandem structure, but the structure is not limited to this, and for example, the tandem structure may be referred to as a stack structure.
  • the tandem structure can be used as a light emitting element capable of high-luminance light emission.
  • the SBS structure light emitting element can have lower power consumption than the white light emitting element. ..
  • the white light emitting element is suitable because the manufacturing process is simpler than that of the light emitting element having an SBS structure, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • the emission color of the light emitting element 20 may be red, green, blue, cyan, magenta, yellow, white, or the like, depending on the material constituting the EL layer 23. Further, the color purity can be further improved by imparting the microcavity structure to the light emitting element 20.
  • the light emitting element that emits white light is preferably configured to contain two or more kinds of light emitting substances in the light emitting layer.
  • a light emitting substance may be selected so that the light emission of each of the two or more light emitting substances has a complementary color relationship.
  • the light emitting layer preferably contains two or more kinds of light emitting substances such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • This embodiment can be carried out in combination with other embodiments described in the present specification, or examples thereof, at least in part thereof.
  • FIG. 33A is a diagram illustrating the classification of the crystal structure of an oxide semiconductor, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous”, “Crystalline”, and “Crystal”.
  • Amorphous includes “completable amorphous”.
  • Crystalline includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite).
  • single crystal, poly crystal, and compactry amorphous are excluded from the classification of “Crystalline” (excluding single crystal and poly crystal).
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 33A is an intermediate state between "Amorphous” and “Crystal", and belongs to a new boundary region (New crystal line phase). .. That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Diffraction) spectrum.
  • XRD X-ray diffraction
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 33B is simply referred to as an XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 33B is 500 nm.
  • the horizontal axis is 2 ⁇ [deg. ], And the vertical axis is intensity [a. u. ].
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 33C.
  • FIG. 33C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron beam diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors When focusing on the crystal structure, oxide semiconductors may be classified differently from FIG. 33A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystal oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: atomous-like oxide semiconductor), an amorphous oxide semiconductor and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS is a layer having indium (In) and oxygen (element M).
  • indium In
  • oxygen element M
  • a layered crystal structure also referred to as a layered structure
  • an In layer and a layer having elements M, zinc (Zn), and oxygen
  • (M, Zn) layer are laminated.
  • the (M, Zn) layer may contain indium.
  • the In layer may contain the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a grid image, for example, in a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type or composition of the metal element constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam transmitted through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and that the bond distance between the atoms changes due to the substitution of metal atoms. It is thought that this is the reason.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor having high crystallinity and no clear grain boundary is confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be deteriorated due to the mixing of impurities or the generation of defects, CAAC-OS can be said to be an oxide semiconductor having few impurities or defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures (so-called thermal budgets) in the manufacturing process. Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • nc-OS may be indistinguishable from a-like OS or amorphous oxide semiconductor depending on the analysis method.
  • a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan.
  • electron beam diffraction also referred to as limited field electron diffraction
  • a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS.
  • a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS relates to the material composition.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element is 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called a mosaic shape or a patch shape.
  • the CAC-OS has a structure in which the material is separated into a first region and a second region to form a mosaic, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). It is said.). That is, the CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn with respect to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region containing indium oxide, indium zinc oxide, or the like as a main component.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping acquired by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1 region) and the region containing Ga as a main component (second region) have a structure in which they are unevenly distributed and mixed.
  • EDX Energy Dispersive X-ray spectroscopy
  • the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to switch the switching function (On / Off function).
  • the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS for the transistor, high on -current (Ion), high field effect mobility ( ⁇ ), and good switching operation can be realized.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor having high field effect mobility can be realized. In addition, a highly reliable transistor can be realized.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ 10 11 cm ⁇ . It is 3 or less, more preferably less than 1 ⁇ 10 10 cm -3 , and more preferably 1 ⁇ 10 -9 cm -3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • the impurities include hydrogen, nitrogen, alkali metal, alkaline earth metal, iron, nickel, silicon and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon near the interface with the oxide semiconductor are determined. , 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the concentration of the alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, and more preferably 1 ⁇ 10 18 atoms / cm 3 or less. , More preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to form water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , and more preferably 5 ⁇ 10 18 atoms / cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • This embodiment can be carried out in combination with other embodiments described in the present specification, or examples thereof, at least in part thereof.
  • FIG. 34A is a diagram showing the appearance of the head-mounted display 8200.
  • the head-mounted display 8200 has a mounting unit 8201, a lens 8202, a main body 8203, a display unit 8204, a cable 8205, and the like. Further, the battery 8206 is built in the mounting portion 8201.
  • the cable 8205 supplies electric power from the battery 8206 to the main body 8203.
  • the main body 8203 is provided with, for example, a wireless receiver, and for example, an image corresponding to the received image data can be displayed on the display unit 8204.
  • the user's line of sight can be used as an input means by capturing the movement of the user's eyeball or eyelid with a camera provided on the main body 8203 and calculating the coordinates of the user's line of sight based on the information. can.
  • the mounting portion 8201 may be provided with a plurality of electrodes at positions where it touches the user.
  • the main body 8203 may have a function of recognizing the line of sight of the user by detecting the current flowing through the electrodes with the movement of the eyeball of the user. Further, it may have a function of monitoring the pulse of the user by detecting the current flowing through the electrode.
  • the mounting unit 8201 may have various sensors such as a temperature sensor, a pressure sensor, or an acceleration sensor, and may have a function of displaying the biometric information of the user on the display unit 8204. Further, for example, the movement of the user's head may be detected and the image displayed on the display unit 8204 may be changed according to the movement.
  • a display device can be applied to the display unit 8204. As a result, a high-quality image can be displayed on the display unit 8204.
  • 34B, 34C, and 34D are views showing the appearance of the head-mounted display 8300.
  • the head-mounted display 8300 has a housing 8301, a display unit 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
  • the battery 8306 is built in the housing 8301, and power can be supplied from the battery 8306 to, for example, the display unit 8302.
  • the user can visually recognize the display of the display unit 8302 through the lens 8305. It is preferable that the display unit 8302 is arranged in a curved shape. By arranging the display unit 8302 in a curved shape, the user can feel a high sense of presence.
  • the configuration in which one display unit 8302 is provided has been illustrated, but the present invention is not limited to this, and for example, a configuration in which two display units 8302 may be provided may be used. In this case, if one display unit is arranged in one eye of the user and one display unit is arranged in the other eye, it is possible to perform three-dimensional display using parallax, for example.
  • the display device of one aspect of the present invention can be applied to the display unit 8302. As a result, a high-quality image can be displayed on the display unit 8302.
  • FIGS. 35A and 35B an example of an electronic device different from the electronic device shown in FIGS. 34A to 34D is shown in FIGS. 35A and 35B.
  • the electronic devices shown in FIGS. 35A and 35B include a housing 9000, a display unit 9001, a speaker 9003, an operation key 9005 (including a power switch or an operation switch), a connection terminal 9006, and a sensor 9007 (force, displacement, position, speed). , Acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell, or infrared rays. It has a function to measure), a battery 9009, and the like.
  • the electronic devices shown in FIGS. 35A and 35B have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date, time, etc., and a function to control processing by various software (programs).
  • Wireless communication function function to connect to various computer networks using wireless communication function, function to transmit or receive various data using wireless communication function, read out program or data recorded on recording medium It can have a function of displaying on a display unit, and the like.
  • the functions that the electronic devices shown in FIGS. 35A and 35B can have are not limited to these, and can have various functions. Further, although not shown in FIGS.
  • the electronic device may have a configuration having a plurality of display units.
  • the electronic device is provided with a camera or the like, and has a function of shooting a still image, a function of shooting a moving image, a function of saving the shot image on a recording medium (external or built in the camera), and displaying the shot image on the display unit. It may have a function to perform, etc.
  • FIGS. 35A and 35B The details of the electronic devices shown in FIGS. 35A and 35B will be described below.
  • FIG. 35A is a perspective view showing a mobile information terminal 9101.
  • the mobile information terminal 9101 has one or more functions selected from, for example, a telephone, a notebook, an information browsing device, and the like. Specifically, it can be used as a smartphone. Further, the mobile information terminal 9101 can display characters or images on a plurality of surfaces thereof.
  • the operation button 9050 also referred to as an operation icon or simply an icon
  • the information 9051 indicated by the broken line rectangle can be displayed on the other surface of the display unit 9001.
  • an e-mail As an example of information 9051, an e-mail, an SNS (social networking service), a display for notifying an incoming call, a title such as an e-mail or an SNS, a sender name such as an e-mail or an SNS, a date and time, and a time. , Battery level, antenna reception strength, etc.
  • the operation button 9050 or the like may be displayed instead of the information 9051 at the position where the information 9051 is displayed.
  • a display device can be applied to the mobile information terminal 9101. As a result, a high-quality image can be displayed on the display unit 9001.
  • FIG. 35B is a perspective view showing a wristwatch-type portable information terminal 9200.
  • the personal digital assistant 9200 can execute various applications such as mobile phone, e-mail, text viewing and creation, music playback, Internet communication, and computer games.
  • the display unit 9001 is provided with a curved display surface, and can display along the curved display surface.
  • FIG. 35B shows an example in which the time 9251, the operation button 9252 (also referred to as an operation icon or simply an icon), and the content 9253 are displayed on the display unit 9001.
  • the content 9253 can be, for example, a moving image.
  • the mobile information terminal 9200 can execute short-range wireless communication standardized for communication. For example, by communicating with a headset capable of wireless communication, it is possible to make a hands-free call. Further, the mobile information terminal 9200 has a connection terminal 9006, and can directly exchange data with another information terminal via a connector. It is also possible to charge via the connection terminal 9006. The charging operation may be performed by wireless power supply without going through the connection terminal 9006.
  • a display device can be applied to the portable information terminal 9200. As a result, a high-quality image can be displayed on the display unit 9001.
  • This embodiment can be carried out in combination with other embodiments described in the present specification, or examples thereof, at least in part thereof.
  • 36A to 36C are views showing a method for producing a sample according to this embodiment.
  • a silicon oxide nitride layer having a diameter of 500 nm was formed on a substrate 151, which is a semiconductor substrate (silicon substrate) made of silicon, by using a PECVD method (FIG. 36A).
  • the silicon oxide layer is referred to as layer 153A.
  • the layer 153A was processed by an etching method so that an opening having a length L1 in the cross-sectional direction of 90 nm was formed in the layer 153A to form an insulating layer 153 (FIG. 36B).
  • a 20 nm silicon nitride layer was formed at room temperature by using a sputtering method.
  • the silicon nitride layer is referred to as an insulating layer 155.
  • a 50 nm aluminum oxide layer was formed at 100 ° C.
  • the aluminum oxide layer is referred to as a protective layer 157.
  • a silicon nitride layer having a diameter of 50 nm was formed at room temperature by using a sputtering method.
  • the silicon nitride layer is designated as a protective layer 159 (FIG. 36C).
  • a sample was prepared by the above method.
  • FIG. 37A is a scanning transmission electron microscope (STEM) image of the prepared sample cross section. As shown in FIG. 37A, it was confirmed that in the sample according to this example, a void 160 was formed so as to be surrounded by the protective layer 157.
  • STEM scanning transmission electron microscope
  • the thickness L2 of the insulating layer 155, the thickness L3 of the protective layer 157, and the thickness L4 of the protective layer 159 on the insulating layer 153 were 20 nm, 48 nm, and 45 nm, respectively.
  • 37B2 is an enlarged view of the region 162 shown in FIG. 37A.
  • the length L5 of the protective layer 157 in the cross-sectional direction was 29 nm.
  • the present embodiment may be carried out at least in part thereof in combination with other embodiments described in the present specification or examples as appropriate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

高品位な画像を表示できる表示装置を提供する。 第1の発光素子と、第2の発光素子と、第1の保護層と、第2の保護層と、空隙と、を有する表示装置。第1の発光素子は、第1の下部電極と、第1の下部電極上の第1のEL層と、第1のEL層上の第1の上部電極と、を有し、第2の発光素子は、第2の下部電極と、第2の下部電極上の第2のEL層と、第2のEL層上の第2の上部電極と、を有する。第1の発光素子と、第2の発光素子と、は隣接する。第1の保護層は、第1の発光素子上、及び第2の発光素子上に設けられ、且つ第1のEL層の側面、及び第2のEL層の側面と接する領域を有する。第2の保護層は、第1の保護層上に設けられる。空隙は、第1のEL層と、第2のEL層と、の間に設けられ、且つ第1の保護層と、第2の保護層と、の間に設けられる。

Description

表示装置、表示装置の作製方法、及び電子機器
本発明の一態様は、表示装置、及びその作製方法に関する。本発明の一態様は、電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
近年、表示装置は様々な用途への応用が期待されている。例えば、大型の表示装置の用途としては、家庭用のテレビジョン装置(テレビ又はテレビジョン受信機ともいう)、デジタルサイネージ(Digital Signage:電子看板)、及び、PID(Public Information Display)等が挙げられる。また、携帯情報端末として、タッチパネルを備えるスマートフォン及びタブレット端末等の開発が進められている。
また、表示装置の高精細化が求められている。高精細な表示装置が要求される機器として、例えば、仮想現実(VR:Virtual Reality)、拡張現実(AR:Augmented Reality)、代替現実(SR:Substitutional Reality)、及び、複合現実(MR:Mixed Reality)向けの機器が、盛んに開発されている。
表示装置としては、例えば、発光素子(発光デバイスともいう)を有する発光装置が開発されている。特に、エレクトロルミネッセンス(Electroluminescence、以下ELと記す)現象を利用した発光素子(EL素子、又はELデバイスともいう)は、薄型軽量化が容易である、入力信号に対し高速に応答可能である、直流定電圧電源を用いて駆動可能である等の特徴を有し、表示装置に応用されている。
特許文献1には、有機EL素子(有機ELデバイスともいう)を用いた、VR向けの表示装置が開示されている。
国際公開第2018/087625号
本発明の一態様は、高品位の画像を表示する表示装置を提供することを課題の一とする。又は、本発明の一態様は、光取り出し効率が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、高開口率の表示装置を提供することを課題の一とする。又は、本発明の一態様は、高精細な表示装置を提供することを課題の一とする。又は、本発明の一態様は、低価格な表示装置を提供することを課題の一とする。又は、本発明の一態様は、信頼性が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
又は、本発明の一態様は、高品位の画像を表示する表示装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、光取り出し効率が高い表示装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、高開口率の表示装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、高精細な表示装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、工程が簡略な表示装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、信頼性が高い表示装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置の作製方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第1の発光素子と、第2の発光素子と、第1の保護層と、第2の保護層と、空隙と、を有し、第1の発光素子は、第1の下部電極と、第1の下部電極上の第1のEL層と、第1のEL層上の第1の上部電極と、を有し、第2の発光素子は、第2の下部電極と、第2の下部電極上の第2のEL層と、第2のEL層上の第2の上部電極と、を有し、第1の発光素子と、第2の発光素子と、は隣接し、第1の保護層は、第1の発光素子上、及び第2の発光素子上に設けられ、且つ第1のEL層の側面、及び第2のEL層の側面と接する領域を有し、第2の保護層は、第1の保護層上に設けられ、空隙は、第1のEL層と、第2のEL層と、の間に設けられ、且つ第1の保護層と、第2の保護層と、の間に設けられる表示装置である。
又は、上記態様において、第1のEL層の側面と、第2のEL層の側面との距離は、1μm以下の領域を有してもよい。
又は、上記態様において、空隙は、窒素、酸素、二酸化炭素、及び第18族元素の中から選ばれるいずれか一又は複数を有してもよい。
又は、上記態様において、第18族元素は、ヘリウム、ネオン、アルゴン、キセノン、及びクリプトンの中から選ばれるいずれか一又は複数を有してもよい。
又は、上記態様において、第1の保護層の屈折率は、空隙の屈折率より高くてもよい。
又は、上記態様において、マイクロレンズアレイを有し、マイクロレンズアレイは、第2の保護層上に設けられてもよい。
又は、上記態様において、第1のEL層と、第2のEL層と、は異なる色の光を発する機能を有してもよい。
又は、上記態様において、第1のトランジスタと、第2のトランジスタと、を有し、第1のトランジスタのソース又はドレインの一方は、第1の下部電極と電気的に接続され、第2のトランジスタのソース又はドレインの一方は、第2の下部電極と電気的に接続され、第1のトランジスタと、第2のトランジスタと、はそれぞれチャネル形成領域にシリコン、又は金属酸化物を有してもよい。
本発明の一態様の表示装置と、レンズと、を有する電子機器も、本発明の一態様である。
又は、本発明の一態様は、第1の下部電極、第1の下部電極上の第1のEL層、及び第1のEL層上の第1の上部電極を有する第1の発光素子と、第2の下部電極、第2の下部電極上の第2のEL層、及び第2のEL層上の第2の上部電極を有し、第1の発光素子と隣接する第2の発光素子と、を形成し、第1の発光素子上、及び第2の発光素子上に設けられ、且つ第1のEL層の側面、及び第2のEL層の側面と接する領域を有するように第1の保護層を形成し、第1のEL層と、第2のEL層と、の間に空隙が設けられるように、第2の保護層を形成する表示装置の作製方法である。
又は、上記態様において、第1の保護層は、ALD法を用いて形成し、第2の保護層は、スパッタリング法、又はCVD法を用いて形成してもよい。
又は、上記態様において、第2の保護層上に、マイクロレンズアレイを形成してもよい。
又は、上記態様において、第1の保護層の屈折率は、空隙の屈折率より高くてもよい。
又は、上記態様において、第1のEL層と、第2のEL層と、は異なる色の光を発する機能を有してもよい。
本発明の一態様により、高品位の画像を表示する表示装置を提供できる。又は、本発明の一態様により、光取り出し効率が高い表示装置を提供できる。又は、本発明の一態様により、高開口率の表示装置を提供できる。又は、本発明の一態様により、高精細な表示装置を提供できる。又は、本発明の一態様により、低価格な表示装置を提供できる。又は、本発明の一態様により、信頼性が高い表示装置を提供できる。又は、本発明の一態様により、新規な表示装置を提供できる。
又は、本発明の一態様により、高品位の画像を表示する表示装置の作製方法を提供できる。又は、本発明の一態様により、光取り出し効率が高い表示装置の作製方法を提供できる。又は、本発明の一態様により、高開口率の表示装置の作製方法を提供できる。又は、本発明の一態様により、高精細な表示装置の作製方法を提供できる。又は、本発明の一態様により、工程が簡略な表示装置の作製方法を提供できる。又は、本発明の一態様により、信頼性が高い表示装置の作製方法を提供できる。又は、本発明の一態様により、新規な表示装置の作製方法を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の効果を抽出することが可能である。
図1は、表示装置の構成例を示す断面図である。
図2A乃至図2Cは、トランジスタの構成例を示す断面図である。
図3は、表示装置の構成例を示す断面図である。
図4A、及び図4Bは、表示装置の構成例を示す上面図である。
図5は、表示装置の構成例を示す斜視図である。
図6は、表示装置の構成例を示す斜視図である。
図7A乃至図7Eは、表示装置の作製方法の一例を示す断面図である。
図8は、表示装置の構成例を示す断面図である。
図9は、表示装置の構成例を示す断面図である。
図10は、表示装置の構成例を示す断面図である。
図11は、表示装置の構成例を示す断面図である。
図12は、表示装置の構成例を示す断面図である。
図13は、表示装置の構成例を示す断面図である。
図14は、表示装置の構成例を示す断面図である。
図15は、表示装置の構成例を示す断面図である。
図16は、表示装置の構成例を示す断面図である。
図17は、表示装置の構成例を示す断面図である。
図18Aは、表示装置の構成例を示す斜視図である。図18B、及び図18Cは、表示装置の構成例を示す断面図である。
図19Aは、表示装置の作製方法の一例を示す斜視図である。図19B、及び図19Cは、表示装置の作製方法の一例を示す断面図である。
図20A1、図20A2、図20B1、図20B2、図20C1、及び図20C2は、表示装置の作製方法の一例を示す断面図である。
図21Aは、表示装置の作製方法の一例を示す斜視図である。図21B、及び図21Cは、表示装置の作製方法の一例を示す断面図である。
図22Aは、表示装置の作製方法の一例を示す斜視図である。図22B、及び図22Cは、表示装置の作製方法の一例を示す断面図である。
図23A1、図23A2、図23B1、及び図23B2は、表示装置の作製方法の一例を示す断面図である。
図24Aは、表示装置の構成例を示す斜視図である。図24B、及び図24Cは、表示装置の構成例を示す断面図である。
図25Aは、表示装置の作製方法の一例を示す斜視図である。図25B、及び図25Cは、表示装置の作製方法の一例を示す断面図である。
図26A1、図26A2、図26B1、図26B2、図26C1、及び図26C2は、表示装置の作製方法の一例を示す断面図である。
図27Aは、表示装置の作製方法の一例を示す斜視図である。図27B、及び図27Cは、表示装置の作製方法の一例を示す断面図である。
図28は、表示装置の構成例を示す断面図である。
図29は、表示装置の構成例を示す断面図である。
図30Aは、表示装置の構成例を示すブロック図である。図30Bは、画素の構成例を示す回路図である。
図31Aは、トランジスタの構成例を示す上面図である。図31B、及び図31Cは、トランジスタの構成例を示す断面図である。
図32A乃至図32Cは、発光素子の構成例を示す断面図である。
図33Aは、IGZOの結晶構造の分類を説明する図である。図33Bは、CAAC−IGZO膜のXRDスペクトルを説明する図である。図33Cは、CAAC−IGZO膜の極微電子線回折パターンを説明する図である。
図34A乃至図34Dは、電子機器の一例を示す図である。
図35A及び図35Bは、電子機器の一例を示す図である。
図36A乃至図36Cは、実施例に係るサンプルの作製方法を示す図である。
図37A、図37B1、及び図37B2は、実施例に係るサンプルのSTEM像である。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子(トランジスタ、ダイオード、及びフォトダイオード等)を含む回路、及び同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
また、本明細書等において、XとYとが接続されていると記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、又は層等)であるとする。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、又は負荷等)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オン状態とオフ状態が制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、又は、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路等)、信号変換回路(デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路等)、電位レベル変換回路(電源回路(昇圧回路、降圧回路等)、信号の電位レベルを変えるレベルシフタ回路等)、電圧源、電流源、切り替え回路、増幅回路(信号振幅又は電流量等を大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路等)、信号生成回路、記憶回路、制御回路等)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。
なお、XとYとが電気的に接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とを含むものとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「ノード」は、回路構成、又はデバイス構造等に応じて、端子、配線、電極、導電層、導電体、又は不純物領域等と言い換えることが可能である。また、端子、又は配線等を「ノード」と言い換えることが可能である。
また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位(接地電位)とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも0Vを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、例えば配線に与えられる電位、回路に印加される電位、又は回路から出力される電位等も変化する。
また、本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲等において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲等において省略することもありうる。
また、本明細書等において、「上に」、「下に」、「上方に」、又は「下方に」等の配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、本明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを180度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、本明細書等において、「膜」、及び「層」等の語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」等の語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」、「配線」、及び「端子」等の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」又は「配線」の用語は、複数の「電極」又は「配線」が一体となって形成されている場合等も含む。また、例えば、「端子」は「配線」又は「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、例えば複数の「電極」、「配線」、又は「端子」等が一体となって形成されている場合も含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」、「配線」、及び「端子」等の用語は、場合によって、例えば「領域」という用語に置き換える場合がある。
本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」又は「概略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」又は「概略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
本明細書等において、金属酸化物(metal oxide)とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductor又は単にOSともいう)等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体という場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)ということができる。また、「OSトランジスタ」と記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)といってもよい。また、本明細書等において、空隙とは、気体を含む領域を示す。
また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、1つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、図面を理解しやすくするため、斜視図又は上面図等において、一部の構成要素の記載を省略している場合がある。
また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもその大きさもしくは縦横比等に限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつき等を含むことが可能である。
本明細書等において、メタルマスク、またはFMM(ファインメタルマスク、高精細なメタルマスク)を用いて作製されるデバイスをMM(メタルマスク)構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはFMMを用いることなく作製されるデバイスをMML(メタルマスクレス)構造のデバイスと呼称する場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の表示装置、及びその作製方法について、図面を用いて説明する。
本発明の一態様は、有機EL素子等の発光素子を有する画素がマトリクス状に配列された表示装置に関する。本発明の一態様の表示装置は、隣接する画素に設けられる発光素子同士が、空気等の気体を含む空隙によって隔てられる。発光素子が斜め方向に発する光は、空隙によって全反射することができる。これにより、発光素子が発する光が、隣接する画素に入射することを抑制できる。
<表示装置の構成例_1>
図1は、表示装置10の構成例を示す断面図である。図1において、断面図の左端をA1とし、右端をA2とする。
表示装置10は、基板81上のトランジスタ80、及び素子分離層86を有する。また、基板81上には、絶縁層131、絶縁層133、絶縁層135、及び絶縁層137が設けられる。
また、表示装置10は、絶縁層137上の絶縁層71と、絶縁層71上の絶縁層61と、絶縁層61上の発光素子20R、発光素子20G、及び発光素子20Bと、発光素子20R上、発光素子20G上、及び発光素子20B上の保護層31と、保護層31上の保護層33と、保護層33上のマイクロレンズアレイ35と、マイクロレンズアレイ35上の接着層41と、接着層41上の遮光層43と、接着層41上、及び遮光層43上の絶縁層45と、絶縁層45上の基板47と、を有する。マイクロレンズアレイ35と、絶縁層45及び遮光層43と、は接着層41により貼り合わされる。なお、図1においては、絶縁層71を設ける構成を例示したが、これに限定されない。例えば、絶縁層71を設けずに、絶縁層137上に絶縁層61を設ける構成としてもよい。
さらに、表示装置10は、導電層63と、導電層65と、導電層67と、導電層69と、を有する。ここで、導電層67は絶縁層131、絶縁層133、絶縁層135、及び絶縁層137に埋設され、導電層69は絶縁層71に埋設され、導電層63及び導電層65は絶縁層61に埋設される。また、導電層67の高さと絶縁層137の高さは同程度にでき、導電層69の高さと絶縁層71の高さは同程度にでき、導電層65の高さと絶縁層61の高さは同程度にできる。
図1において、A1−A2方向をx方向とし、表示装置10の高さ方向をz方向とする。また、xz面と垂直な方向をy方向とする。他の図においても同様の表現をする場合がある。
本明細書等において、例えば「A上のB」、又は「A下のB」という場合、必ずしもAとBが接する領域を有さなくてもよい。
また、本明細書等において、「素子」という用語は、「デバイス」と言い換えることができる場合がある。例えば、発光素子は、発光デバイスということができる。
また、本明細書等において、例えば発光素子20R、発光素子20G、及び発光素子20Bに共通の事柄を説明する場合、又は三者を区別する必要が無い場合、単に「発光素子20」と記載する場合がある。他の要素についても同様である。
図1に示すように、発光素子20と、トランジスタ80と、は積層して設けられる。ここで、発光素子20が設けられる層を層121とし、トランジスタ80が設けられる層を層125とする。
発光素子20Rは、下部電極21と、EL層23Rと、上部電極25と、を有する。発光素子20Gは、下部電極21と、EL層23Gと、上部電極25と、を有する。発光素子20Bは、下部電極21と、EL層23Bと、上部電極25と、を有する。発光素子20は、トップエミッション型の発光素子とすることができる。発光素子20がトップエミッション型の発光素子である場合、下部電極21は可視光を反射する機能を有し、上部電極25は可視光を透過する機能を有する。また、下部電極21は、表示装置10の画素電極としての機能を有する。
表示装置10は、画素50Rと、画素50Gと、画素50Bと、を有する。画素50Rには発光素子20Rが設けられ、画素50Gには発光素子20Gが設けられ、画素50Bには発光素子20Bが設けられる。また、画素50Rと、画素50Gと、画素50Bと、にはそれぞれトランジスタ80が設けられる。トランジスタ80のソース又はドレインの一方は、導電層67、導電層69、導電層63、及び導電層65を介して、発光素子20Rが有する下部電極21、発光素子20Gが有する下部電極21、又は発光素子20Bが有する下部電極21と電気的に接続される。
ここで、導電層63は、例えば配線としての機能を有する。また、導電層69は、例えば導電層67と導電層63を電気的に接続するためのプラグとしての機能を有し、導電層65は、例えば導電層63と下部電極21を電気的に接続するためのプラグとしての機能を有する。
本明細書等において、配線と、当該配線と電気的に接続されるプラグと、が一体物であってもよい。つまり導電層の一部が配線として機能し、他の一部がプラグとして機能してもよい。
層125には、画素50が有するトランジスタの他、走査線駆動回路等の駆動回路が有するトランジスタを設けることができる。本明細書等において、層125に設けられるトランジスタをトランジスタ80とする。
トランジスタ80は、チャネル形成領域にシリコンを有するトランジスタ(Siトランジスタ)とすることができる。Siトランジスタが有するシリコンは、単結晶シリコン、多結晶シリコン(ポリシリコン)、及び非晶質シリコン(アモルファスシリコン)等とすることができる。特にトランジスタ80のチャネル形成領域は、単結晶シリコンにより形成されると好ましい。
トランジスタ80は、ゲート電極としての機能を有する導電層82と、ゲート絶縁層としての機能を有する絶縁層83と、基板81の一部と、を有する。また、トランジスタ80は、チャネル形成領域を含む半導体領域、ソース領域又はドレイン領域の一方としての機能を有する低抵抗領域85a、及びソース領域又はドレイン領域の他方としての機能を有する低抵抗領域85bを有する。トランジスタ80は、pチャネル型又はnチャネル型のいずれでもよい。又は、トランジスタ80は、nチャネル型のトランジスタとpチャネル型のトランジスタが組み合わされた、いわゆるCMOS(Complementary Metal Oxide Semiconductor)トランジスタとしてもよい。
トランジスタ80は、素子分離層86によって他のトランジスタと電気的に分離される。図1では、素子分離層86によってトランジスタ80同士が電気的に分離される場合を示している。素子分離層86は、LOCOS(LOCal Oxidation of Silicon)法、又はSTI(Shallow Trench Isolation)法等を用いて形成できる。
図2Aは、図1に示すトランジスタ80のチャネル幅方向(A3−A4方向)の構成例を示す断面図である。
図1、及び図2Aに示すように、トランジスタ80は半導体領域が凸形状を有する。また、半導体領域の側面及び上面を、絶縁層83を介して、導電層82が覆うように設けられている。導電層82には、仕事関数を調整する材料を用いることができる。
図1、及び図2Aに示すトランジスタ80のような、半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタという。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図1では基板81の一部を加工して凸部を形成する構成を示しているが、SOI(Silicon On Insulator)基板を加工して凸形状を有する半導体を形成してもよい。
図2B、及び図2Cは、トランジスタ80のチャネル長方向(図1ではA1−A2方向)の構成例を示す断面図であり、図1に示すトランジスタ80の変形例である。図2Bに示すトランジスタ80は、プレーナー型のトランジスタである点が、図1に示すトランジスタ80と異なる。また、図2Cに示す構成は、基板81上に絶縁層88が設けられ、絶縁層88上にトランジスタ80が設けられる点が、図1に示す構成と異なる。
図2Cに示すトランジスタ80は、半導体層87を有する。半導体層87は、薄膜とすることができ、例えばシリコンを有する薄膜とすることができる。具体的には、半導体層87は、アモルファスシリコン、又は低温ポリシリコンを有する薄膜とすることができる。また、半導体層87は、絶縁層88上に形成された単結晶シリコン(SOI)とすることができる。
図1に示す絶縁層131、絶縁層133、絶縁層135、絶縁層137、絶縁層71、及び絶縁層61は、層間膜としての機能を有する。また、絶縁層131、絶縁層133、絶縁層135、絶縁層137、絶縁層71、及び絶縁層61は、それぞれの下方の凹凸形状を被覆する平坦化層としての機能を有してもよい。
EL層23R、EL層23G、及びEL層23Bは、少なくとも発光層を有する。当該発光層は、それぞれ異なる色の光を発する機能を有することができる。例えば、EL層23Rが有する発光層は赤色の光を発する機能を有し、EL層23Gが有する発光層は緑色の光を発する機能を有し、EL層23Bが有する発光層は青色の光を発する機能を有する。なお、EL層23Rが有する発光層、EL層23Gが有する発光層、及びEL層23Bが有する発光層は、シアン、マゼンタ、黄等の光を発する機能を有してもよい。また、図1では、3種類のEL層23を示しているが、表示装置10は4種類以上のEL層23を有してもよい。例えば、表示装置10は、赤色の光を発するEL層23Rと、緑色の光を発するEL層23Gと、青色の光を発するEL層23Bと、の他、白色の光を発するEL層23を有してもよい。
本明細書等において、例えばEL層が有する発光層が発する光を、単にEL層が発する光という場合がある。
EL層23R、EL層23G、及びEL層23Bがそれぞれ異なる色の光を発する構造を、発光素子20がSBS(Side By Side)構造であるという。発光素子20をSBS構造とすることで、全てのEL層23が同一の色の光を発する場合より、表示装置10の消費電力を低減できる。
隣接する画素50の境界部、及びその周辺部に、遮光層43が設けられる。これにより、異なる色の光が混色することを抑制できるため、表示装置10は高品位の画像を表示できる。なお、本実施の形態においては、遮光層43を設ける構成を例示したが、これに限定されず、遮光層43を設けない構成としてもよい。
保護層31は、発光素子20Rの側面、発光素子20Gの側面、及び発光素子20Bの側面と接する領域を有する。具体的には、保護層31は、下部電極21の側面、EL層23Rの側面、EL層23Gの側面、EL層23Bの側面、及び上部電極25の側面と接する領域を有する。保護層31は、隣接する発光素子20を隔てる開口部を被覆するように形成される。保護層31は、絶縁層とすることができ、例えば金属酸化膜、又は金属窒化膜を用いることができる。当該金属酸化膜としては、例えば、酸化アルミニウム、又は酸化ハフニウムを有する層とすることができる。また、当該金属窒化膜としては、窒化アルミニウム、又は窒化ハフニウムを有する層とすることができる。
保護層31は、水及び水素等の不純物が拡散しにくい層とする。又は保護層31は、水及び水素等の不純物を捕獲(ゲッタリングともいう)することが可能な層とする。これにより、不純物が発光素子20、具体的には例えばEL層23に侵入することを抑制できる。よって、表示装置10の信頼性を高めることができる。
保護層33は、保護層31上に形成される。保護層33は、絶縁層とすることができ、例えば酸化物、窒化物、又は酸窒化物を用いることができる。当該酸化物としては、酸化シリコン、酸化アルミニウム、又は酸化ハフニウムを有する層とすることができる。また、当該窒化物としては、窒化シリコン、又は窒化アルミニウムを有する層とすることができる。また、当該酸窒化物としては、酸化窒化シリコン、窒化酸化シリコン、酸化窒化アルミニウム、又は窒化酸化アルミニウムを有する層とすることができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を示し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を示し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、保護層33は、半導体層とすることができ、例えばInと、Gaと、Znと、を含む金属酸化物(IGZOともいう)を有する層とすることができる。さらに、保護層33は、2層以上の積層構成としてもよい。例えば、絶縁層と、半導体層と、の積層構成としてもよく、例えば窒化シリコンを有する層と、金属酸化物を有する層と、の積層構成としてもよい。具体的には、保護層33は、例えば下層が窒化シリコンを有する層であり、上層が金属酸化物を有する層である2層積層構成としてもよい。
なお、保護層33として、上述のIGZOを用いる場合、ウエットエッチング法、又はドライエッチング法を用いて加工できる。例えば、保護層33として、IGZOを用いる場合、シュウ酸、リン酸、又は混合薬液(例えば、リン酸、酢酸、硝酸、及び水の混合薬液(混酸アルミニウムエッチング液ともいう))等の薬液を用いることができる。なお、当該混酸アルミニウムエッチング液としては、体積比にて、リン酸:酢酸:硝酸:水=53.3:6.7:3.3:36.7近傍の配合とすることができる。
保護層33は、保護層31と同様に、水及び水素等の不純物が拡散しにくい層、又は水及び水素等の不純物を捕獲(ゲッタリングともいう)することが可能な層とすることが好ましい。これにより、表示装置10の信頼性を高めることができる。
保護層33は、保護層31より被覆性が低い方法で成膜すると好ましい。例えば、保護層31を原子層成膜(ALD:Atomic Layer Deposition)法で成膜し、保護層33をスパッタリング法又は化学気相堆積(CVD:Chemical Vapor Deposition)法により成膜する。これにより、隣接する発光素子20を隔てる開口部が、保護層33によって被覆されず、空隙30が形成される。
下部電極21間の、例えばx方向の距離が短いほど、上記開口部のアスペクト比(z方向の距離/x方向の距離)が高くなるため、空隙30が形成されやすくなる。例えば、当該x方向の距離を1μm以下、好ましくは500nm以下、さらに好ましくは、200nm以下、100nm以下、90nm以下、70nm以下、50nm以下、30nm以下、20nm以下、15nm以下、又は10nmとすると、空隙30を好適に形成できる。別言すると、EL層23Rの側面とEL層23Gの側面との距離、又はEL層23Gの側面とEL層23Bの側面との距離が1μm以下の領域を有し、好ましくは0.5μm(500nm)の領域を有し、より好ましくは200nm以下の領域、又は100nm以下の領域を有し、さらに好ましくは90nm以下の領域を有する。
空隙30には、例えば空気、窒素、酸素、二酸化炭素、及び第18族元素の中から選ばれるいずれか一又は複数を有する。また、空隙30には、例えば保護層33の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層33を成膜する場合、空隙30には第18族元素(代表的には、ヘリウム、ネオン、アルゴン、キセノン、及びクリプトン等)が含まれる場合がある。なお、空隙30に気体が含まれる場合、例えばガスクロマトグラフィー法により気体の同定を行うことができる。又は、スパッタリング法により保護層33を成膜する場合、保護層33の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層33を例えばエネルギー分散型X線分析(EDX分析)により解析した際に、アルゴン等の元素が検出される場合がある。
空隙30の屈折率が、保護層31の屈折率より低い場合、EL層23が発し、保護層31と空隙30の界面に入射した光51が全反射する。これにより、光51が隣接する画素50に入射することを抑制できる。具体的には、例えばEL層23Gが発する光51が、画素50R、又は画素50Bに入射することを抑制できる。これにより、異なる色の光が混色することを抑制できるため、表示装置10は高品位の画像を表示できる。
また、接着層41の屈折率がマイクロレンズアレイ35に含まれるマイクロレンズの屈折率より低い場合、マイクロレンズは、EL層23が発する光を集光できる。これにより、EL層23が発する光の混色を抑制しつつ、当該光が遮光層43に入射されることを抑制できる。よって、表示装置10が高品位の画像を表示しつつ、表示装置10の光取り出し効率を高いものとすることができる。したがって、特に表示装置10の使用者が、表示装置10の表示面の正面から当該表示面を見る場合に、明るい画像を視認できる。
以下では、例えば図1に示す要素に用いることができる材料について説明する。
[基板]
基板81及び基板47に用いる材料に大きな制限はない。目的に応じて、透光性の有無及び加熱処理に耐えうる程度の耐熱性等を勘案して決定すればよい。例えばバリウムホウケイ酸ガラス及びアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基板、サファイア基板等を用いることができる。また、半導体基板、可撓性基板(フレキシブル基板)、貼り合わせフィルム、又は基材フィルム等を用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウム等を材料とした半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板等がある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
なお、表示装置10の可撓性を高めるため、基板81及び基板47には可撓性基板(フレキシブル基板)、貼り合わせフィルム、基材フィルム等を用いてもよい。
可撓性基板、貼り合わせフィルム、及び基材フィルム等の材料としては、例えば、ポリエチレンテレフタレート(PET)又はポリエチレンナフタレート(PEN)等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート(PC)樹脂、ポリエーテルスルホン(PES)樹脂、ポリアミド樹脂(ナイロン、又はアラミド等)、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン(PTFE)樹脂、ABS樹脂、又はセルロースナノファイバー等を用いることができる。
基板として上記材料を用いることにより、軽量な表示装置を提供できる。また、基板として上記材料を用いることにより、衝撃に強い表示装置を提供できる。また、基板として上記材料を用いることにより、破損しにくい表示装置を提供できる。
基板81及び基板47に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板81及び基板47に用いる可撓性基板は、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、又は1×10−5/K以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好ましい。
[絶縁層]
各絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケート等から選ばれた材料を、単層で又は積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)を用いて測定できる。
また、例えば絶縁層の表面にCMP処理を行なってもよい。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層及び導電層の被覆性を高めることができる。
[導電層]
トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線、プラグ、及び電極等の導電層に用いることのできる導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、マンガン、マグネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を成分とする合金、又は上述した金属元素を組み合わせた合金等を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。導電性材料の形成方法は特に限定されず、蒸着法、CVD法、スパッタリング法、又はスピンコート法等の各種形成方法を用いることができる。
また、導電層に用いることのできる導電性材料として、インジウム錫酸化物(ITO:Indium Tin Oxide)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又は酸化ケイ素を添加したインジウム錫酸化物等の酸素を有する導電性材料を用いることもできる。また、窒化チタン、窒化タンタル、又は窒化タングステン等の窒素を含む導電性材料を用いることもできる。また、酸素を有する導電性材料、窒素を含む導電性材料、前述した金属元素を含む材料を適宜組み合わせた積層構造とすることもできる。
導電層に用いることのできる導電性材料は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、又はチタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造等がある。また、導電性材料として、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一又は複数の元素を含むアルミニウム合金を用いてもよい。
発光素子20がトップエミッション型の発光素子である場合、下部電極21は、EL層23が発する光を効率良く反射する導電性材料を用いて形成することが好ましい。なお、下部電極21の構成は単層に限らず、複数層の積層構造としてもよい。例えば、下部電極21を陽極として用いる場合、EL層23と接する層を、インジウム錫酸化物等の透光性を有する層とし、その層に接して反射率の高い層(アルミニウム、アルミニウムを含む合金、又は銀等)を設けてもよい。また、上部電極25は、透光性を有する導電性材料を用いて形成することにより、EL層23が発する光を効率良く表示装置10の外部に取り出すことができる。
可視光を反射する導電性材料としては、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料及び/又は合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、アルミニウムとチタンの合金、アルミニウムとニッケルの合金、又はアルミニウムとネオジムの合金等のアルミニウムを含む合金(アルミニウム合金)を用いて形成できる。また、銀と銅の合金、銀とパラジウムと銅の合金、又は銀とマグネシウムの合金等の銀を含む合金を用いて形成できる。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、金属膜又は合金膜と金属酸化物膜を積層してもよい。例えばアルミニウム合金膜に接するように金属膜あるいは金属酸化物膜を積層することで、アルミニウム合金膜の酸化を抑制できる。金属膜、金属酸化物膜の他の例としては、チタン、又は酸化チタン等が挙げられる。また、上述したように、透光性を有する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、又は銀とマグネシウムの合金とインジウム錫酸化物の積層膜等を用いることができる。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛等の導電性酸化物又はグラフェンを用いることができる。又は、透光性を有する導電性材料としては、酸化物導電体を適用することもできる。又は、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又はチタン等の金属材料、及び該金属材料を含む合金材料を用いることができる。又は、該金属材料の窒化物(例えば、窒化チタン)等を用いてもよい。なお、金属材料、合金材料(又はそれらの窒化物)を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜を用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線及び電極等の導電層、及び発光素子が有する導電層(下部電極又は上部電極として機能する導電層)にも用いることができる。
ここで、金属酸化物の一種である酸化物導電体について説明しておく。本明細書等において、酸化物導電体をOC(Oxide Conductor)といってもよい。酸化物導電体としては、例えば、少なくともインジウム又は亜鉛を含む酸化物である金属酸化物(代表的にはIGZO)に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、半導体としての機能を有する金属酸化物(酸化物半導体)はエネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
[EL層]
前述のように、EL層23は少なくとも発光層を有する。また、EL層23は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)等を含む層を有していてもよい。
EL層23には低分子系化合物及び高分子系化合物のいずれを用いることもできる。EL層23を構成する層は、それぞれ、蒸着法(真空蒸着法を含む)、転写法、印刷法、又は塗布法等の方法を用いて形成できる。
EL層23は、量子ドット等の無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
[接着層]
接着層41としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、又は嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、又はEVA(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シートを用いてもよい。
[遮光層]
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、及び複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属等の無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
図3は、表示装置10の構成例を示す断面図であり、図1に示す表示装置10の変形例である。図3に示す表示装置10は、層121と層125の間に層123が設けられる点が、図1に示す表示装置と異なる。
層123には、トランジスタ70が設けられる。トランジスタ70は、画素50Rと、画素50Gと、画素50Bと、のそれぞれに設けられる。図3に示す表示装置10では、トランジスタ70のソース又はドレインの一方は、導電層63、及び導電層65を介して、発光素子20Rが有する下部電極21、発光素子20Gが有する下部電極21、又は発光素子20Bが有する下部電極21と電気的に接続される。
トランジスタ70は、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)とすることができる。OSトランジスタが有する金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、又は錫等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルト等から選ばれた一種、又は複数種が含まれていてもよい。
図4Aは、表示装置10のxy方向の上面概略図である。図4Aには、発光素子20R、発光素子20G、及び発光素子20Bと、空隙30と、を示している。図1は、図4A中の一点鎖線A1−A2に対応する断面図である。
図4Aに示す構成では、x方向に発光素子20R、発光素子20G、及び発光素子20Bが順に配列される。一方、y方向には、同一の色を発する発光素子20が配列される。ここで、同一色の光が混色しても、表示装置10に表示される画像の品位に大きな影響を与えない。よって、図4Aに示すように、同一の色を発する発光素子20間には空隙30を設けない構成とすることができる。つまり、y方向に延伸する方向には空隙30を設け、x方向に延伸する方向には空隙30を設けない構成とすることができる。図4Aに示す構成において、空隙30のx方向における長さは特に限定はない。例えば、空隙30のx方向の長さは、発光素子20のx方向の長さよりも短くできる。以上は以降に示す構造においても同様である。
図4Bは、図4Aの変形例であり、異なる色の光を発する発光素子20間だけでなく、同一の色を発する発光素子20間にも空隙30が設けられる点が、図4Aに示す構成と異なる。つまり、図4(B)に示す構成では、y方向に延伸する方向だけでなく、x方向に延伸する方向にも空隙30が設けられる。なお、図4Bでは、y方向に延伸する空隙30と、x方向に延伸する空隙30と、がつながっているが、つながっていなくてもよい。
空隙30の配置は、図4A、又は図4Bに示す構成に限定されない。例えば、隣接する2つの発光素子20R間にそれぞれ独立に空隙30を設ける構成としてもよい。
図5は、図1に示す表示装置10の構成例を示す斜視図である。図5に示すように、層125上に層121が設けられ、層121上にマイクロレンズアレイ35が設けられる。また、隣接する画素50間に空隙30が設けられる。
図6は、図3に示す表示装置10の構成例を示す斜視図である。図6に示すように、層125上に層123が設けられ、層123上に層121が設けられ、層121上にマイクロレンズアレイ35が設けられる。また、隣接する画素50間に空隙30が設けられる。
<表示装置の作製方法の一例_1>
以下では、図1に示す表示装置10の作製方法の一例を、図面を用いて説明する。
なお、表示装置を構成する絶縁層、半導体層、ならびに、電極、配線を形成するための導電層等は、スパッタリング法、CVD法、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposition)法、ALD法、プラズマALD(PEALD:Plasma Enhanced ALD)法等を用いて形成できる。CVD法としては、プラズマ化学気相堆積(PECVD)法、又は熱CVD法でもよい。熱CVD法の例として、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法を用いてもよい。
また、表示装置を構成する絶縁層、半導体層、ならびに、電極、配線を形成するための導電層等は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成してもよい。
PECVD法は、比較的低温で高品質の膜が得られる。MOCVD法、ALD法、又は熱CVD法等の、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、半導体装置に含まれる配線、電極、又は素子(トランジスタ、又は容量等)等は、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、又は素子等が破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くできる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
スパッタリング法で酸化物半導体を形成する場合、スパッタリング装置におけるチャンバーは、例えば酸化物半導体にとって不純物となる水を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空(5×10−7Paから1×10−4Pa程度まで)に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のHOに相当するガス分子(m/z=18に相当するガス分子)の分圧を1×10−4Pa以下とすることが好ましく、5×10−5Pa以下とすることがより好ましい。成膜温度はRT(室温)以上500℃以下が好ましく、RT以上300℃以下がより好ましく、RT以上200℃以下がさらに好ましい。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガス及びアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で絶縁層、導電層、又は半導体層等を形成する場合、酸素を含むスパッタリングガスを用いることで、被形成層に酸素を供給できる。スパッタリングガスに含まれる酸素が多いほど、被形成層に供給される酸素が多くなりやすい。
表示装置を構成する層(薄膜)は、例えばフォトリソグラフィ法を用いて加工できる。又は、遮蔽マスクを用いた成膜方法により、島状の層を形成してもよい。又は、ナノインプリント法、サンドブラスト法、リフトオフ法等により層を加工してもよい。フォトリソグラフィ法としては、加工したい層(薄膜)上にレジストマスクを形成して、レジストマスクをマスクとして用いて、当該層(薄膜)の一部を選択的に除去し、その後レジストマスクを除去する方法と、感光性を有する層を成膜した後に、露光、現像を行って、当該層を所望の形状に加工する方法と、がある。
フォトリソグラフィ法において光を用いる場合、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、又はこれらを混合させた光を用いることができる。そのほか、紫外光、KrFレーザ光、又はArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光(EUV:Extreme Ultra−violet)又はX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム等のビームを走査することにより露光を行う場合には、フォトマスクは不要である。
層(薄膜)の除去(エッチング)には、ドライエッチング法、又はウエットエッチング法を用いることができる。また、これらのエッチング方法を組み合わせて用いてもよい。
図1に示す表示装置10を作製するには、まず、基板81上に素子分離層86、トランジスタ80、絶縁層131、絶縁層133、絶縁層135、及び絶縁層137を形成し、トランジスタ80と電気的に接続されるように導電層67を形成する。次に、導電層67上、及び絶縁層137上に絶縁層71を形成する。その後、導電層67に達する開口部を絶縁層71に形成し、当該開口部に導電層69を形成する。なお、図3に示す表示装置10を作製する場合は、絶縁層71上にトランジスタ70を形成する。
次に、トランジスタ80と電気的に接続されるように、導電層63を形成する。なお、図3に示す表示装置10を作製する場合は、トランジスタ70と電気的に接続されるように、導電層63を形成する。
その後、絶縁層61を形成する。次に、導電層63に達する開口部を絶縁層61に形成し、当該開口部に導電層65を形成する(図7A)。なお、図7Aにおいて、絶縁層61より下層は省略している。表示装置10の作製方法の一例を示す他の図面も同様である。
その後、発光素子20Rと、発光素子20Gと、発光素子20Bと、を形成する(図7B)。ここで、EL層23Rと、EL層23Gと、EL層23Bと、はメタルマスク、具体的にはファインメタルマスクを用いずに形成することが好ましい。例えば、下部電極21となる層と、EL層23となる層と、上部電極25となる層と、を成膜した後、レジストマスクを形成し、これらの層をエッチングした後にレジストマスクを除去する。これにより、下部電極21と、EL層23と、上部電極25と、を発光素子20ごとに作り分けることができる。ファインメタルマスクを用いずにEL層23を形成することにより、表示装置10の生産性を高めることができる。また、下部電極21となる層と、EL層23となる層と、上部電極25となる層と、を成膜したあと、レジストマスクを形成し、これらの層を一括してエッチングするプロセスとすることで製造コストを低減できる。なお、当該プロセスを行うことで、下部電極21、EL層23、及び上部電極25の側面の位置が、上面視において、概略同じ位置に形成される。ただし、EL層23は、エッチング条件の都合上、下部電極21、及び上部電極25よりも上面視において、内側の位置に形成される場合がある。
また、ファインメタルマスクを用いて発光素子20の形成を行なうと、寸法精度の制約により、発光素子20間の距離を20μm以下にすることが難しい。本発明の一態様によれば、隣接する発光素子20間の距離を20μm以下にできる。具体的には、隣接する発光素子20間の距離を0.5μm以上15μm以下、好ましくは0.5μm以上10μm以下、より好ましくは0.5μm以上5μm以下にできる。よって、画素開口率の向上、高精細化、及び小型化等が実現できる。
なお、発光素子20間の距離を100nm以下、代表的には90nm以下とする場合においては、最適な露光装置を用いる必要がある。当該露光装置としては、例えば、ステッパー、及びスキャナー等を用いることができる。また、露光装置に用いることのできる光源の波長としては、13nm(EUV:Extreme Ultra Violet)、157nm(F2)、193nm(ArF)、248nm(KrF)、308nm(XeCl)、365nm(i線)、及び436nm(g線)等が挙げられる。光源の波長を短波長とすることで、精細度が高い、又は微細化された表示装置とすることができる。
次に、保護層31を形成する(図7C)。保護層31は、被覆性が高い成膜方法を用いて形成する。例えば、ALD法を用いて、保護層31を形成する。これにより、保護層31が、隣接する発光素子20を隔てる開口部を被覆するように形成される。つまり、保護層31は、当該開口部において、上部電極25の側面、EL層23の側面、下部電極21の側面、及び絶縁層61の上面と接する領域を有するように形成される。前述のように、保護層31は、例えば酸化アルミニウムを有する絶縁層とすることができる。
その後、保護層33を形成する(図7D)。保護層33は、保護層31より被覆性が低い方法で成膜する。例えば、スパッタリング法、又はCVD法を用いて、保護層33を形成する。これにより、隣接する発光素子20を隔てる開口部が、保護層33によって被覆されず、空隙30が形成される。特にPECVD法を用いて成膜すると、低温、具体的には例えば100℃以下、又は室温で成膜できるため、EL層23の熱による劣化を抑制でき好ましい。前述のように、保護層33は、例えば窒化シリコンを有する層と、In、Ga、及びZnを含む金属酸化物を有する層と、の積層構成とすることができる。
次に、マイクロレンズアレイ35を形成する(図7E)。マイクロレンズアレイ35は、例えばフォトリソグラフィ法によりレジストパターンを形成した後、基板81を加熱してレジストをリフローさせることにより形成できる。
その後、基板47を用意し、基板47上に絶縁層45を形成し、絶縁層45上に遮光層43を形成する。次に、絶縁層45上、及び遮光層43上に接着層41を形成し、マイクロレンズアレイ35と、絶縁層45及び遮光層43と、を接着層41により貼り合わせる。接着層41は、スクリーン印刷法、又はディスペンス法等により形成できる。以上により、図1に示す表示装置10を作製できる。
<表示装置の構成例_2>
図8は、表示装置10の構成例を示す断面図であり、図1に示す表示装置10の変形例である。図8に示す表示装置10は、保護層31が接する領域における絶縁層61のz方向の長さ(高さ)が、下部電極21が接する領域における絶縁層61のz方向の長さ(高さ)より短い点が、図1に示す表示装置10と異なる。図8に示す表示装置10では、隣接する発光素子20を隔てる開口部において、保護層31が絶縁層61の上面の一部だけでなく、絶縁層61の側面と接する領域を有する。
図9は、表示装置10の構成例を示す断面図であり、図8に示す表示装置10の変形例である。図9に示す表示装置10は、例えばOSトランジスタとすることができるトランジスタ70を有する点が、図8に示す表示装置10と異なる。
図10は、表示装置10の構成例を示す断面図であり、図1に示す表示装置10の変形例である。図10に示す表示装置10は、マイクロレンズアレイ35を有さない点が、図1に示す表示装置10と異なる。表示装置10がマイクロレンズアレイ35を有さないことにより、表示装置10の作製工程を簡略化できる。よって、表示装置10の作製コストを低くし、また歩留まりを高くできる。以上より、表示装置10を低価格化できる。
図11は、表示装置10の構成例を示す断面図であり、図1に示す表示装置10の変形例である。図11に示す表示装置10は、絶縁層61上に隔壁37が設けられる点で、図1に示す表示装置10と異なる。隔壁37は、例えば絶縁層とすることができる。
隔壁37は、隣接する画素50間に設けられ、下部電極21の端部を覆うように設けられる。図11に示す表示装置10では、EL層23は、下部電極21上、及び隔壁37上に設けられる。また、保護層31は、発光素子20上、及び隔壁37上に設けられる。なお、隔壁37を設けることで、EL層23の間に発生しうる電気的な短絡を抑制できる。一方で、隔壁37を設けない構成の方が開口率を高くできる。例えば、隔壁37を設けない構成の場合、画素の開口率を70%以上、好ましくは80%以上、さらに好ましくは90%以上とすることができる。
図12は、表示装置10の構成例を示す断面図であり、図11に示す表示装置10の変形例である。図12に示す表示装置10は、例えばOSトランジスタとすることができるトランジスタ70を有する点が、図11に示す表示装置10と異なる。
図13は、表示装置10の構成例を示す断面図であり、図1に示す表示装置10の変形例である。図13に示す表示装置10は、保護層33を有さず、絶縁層38を有する点が、図1に示す表示装置10と異なる。
絶縁層38は、保護層31上に設けられる。また、空隙30が、保護層31の側面だけでなく、絶縁層38の側面とも接するように設けられる。
図13に示す表示装置10では、絶縁層38を厚くすることにより、空隙30の高さ(z方向の長さ)を高くできる。空隙30の高さを高くすることにより、EL層23が発する光51が、隣接する画素50に入射されることを抑制できる。これにより、異なる色の光が混色することを抑制できるため、表示装置10は高品位の画像を表示できる。
発光素子20上の絶縁層38の厚さは、下部電極21の厚さと、EL層23の厚さと、上部電極25の厚さと、の合計の例えば1倍以上とすることが好ましく、例えば2倍以上とすることが好ましく、例えば3倍以上とすることが好ましく、例えば4倍以上とすることが好ましく、例えば5倍以上とすることが好ましく、例えば6倍以上とすることが好ましく、例えば10倍以上とすることが好ましい。一方、絶縁層38の厚さを厚くしすぎると、絶縁層38の成膜に長時間を要し、表示装置10の生産性が低下する。発光素子20上の絶縁層38の厚さは、下部電極21の厚さと、EL層23の厚さと、上部電極25の厚さと、の合計の例えば50倍以下とすることが好ましく、20倍以下とすることが好ましく、15倍以下とすることが好ましく、12倍以下とすることが好ましい。例えば、下部電極21の厚さ、EL層23の厚さ、及び上部電極25の厚さの合計の最大値が、300nmである場合は、発光素子20上の絶縁層38の厚さの最小値は、300nm以上とすることが好ましく、1000nm以上とすることが好ましく、1500nm以上とすることが好ましく、1800nm以上とすることが好ましく、2000nm以上とすることが好ましい。
図13に示す空隙30を形成するためには、まず、保護層31の形成後に絶縁層38を形成する。これにより、空隙30のうち、保護層31の側面と接する領域の空隙30が形成される。次に、当該空隙30に達する開口部を、絶縁層38に形成する。当該開口部は、例えばフォトリソグラフィ法とエッチング法を用いて形成できる。絶縁層38に開口部を形成することにより、空隙30のうち、絶縁層38の側面と接する領域の空隙30が形成される。以上により、保護層31の側面と接する領域だけでなく、絶縁層38の側面と接する領域も有する空隙30を形成できる。なお、保護層31の側面と接する領域の空隙30を空隙30aとし、絶縁層38の側面と接する領域の空隙30を空隙30bとする。
ここで、絶縁層38を成膜する際に、空隙30の内部に絶縁層38が入り込む場合がある。このような場合であっても、絶縁層38に開口部を形成する際に、保護層31の側面と接する領域の空隙30に含まれる絶縁層38を除去できる。よって、保護層31の側面と接する領域の空隙30が、絶縁層38により塞がれることを抑制できる。
絶縁層38は、樹脂を有することができる。例えば、絶縁層38は、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、ノボラック樹脂、及びこれら樹脂の前駆体の一又は複数を有することができる。絶縁層38が樹脂を有する場合、絶縁層38は、例えばスピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、又はナイフコートを用いて形成できる。絶縁層38が樹脂を有すると、絶縁層38の膜厚を厚くできるため好ましい。なお、絶縁層38は、保護層33として用いることができる材料と同様の材料を有してもよい。この場合、絶縁層38は、保護層33と同様の成膜方法を用いて形成できる。
図14は、表示装置10の構成例を示す断面図であり、図13に示す表示装置10の変形例である。図14に示す表示装置10は、例えばOSトランジスタとすることができるトランジスタ70を有する点が、図13に示す表示装置10と異なる。
図15は、表示装置10の構成例を示す断面図であり、図13に示す表示装置10の変形例である。図15に示す表示装置10は、画素50Rに着色層49Rが設けられ、画素50Gに着色層49Gが設けられ、画素50Bに着色層49Bが設けられる点が、図13に示す表示装置10と異なる。
着色層49は、保護層31上に設けられる。また、着色層49上に、絶縁層38が設けられる。図15に示す表示装置10では、着色層49の形成後に、絶縁層38を形成する。
着色層49は、透過する光の色相を変化させることができる。例えば、着色層49Rを透過する光の色相は赤色とすることができ、着色層49Gを透過する光の色相は緑色とすることができ、着色層49Bを透過する光の色相は青色とすることができる。なお、着色層49は、透過する光の色相をシアン、マゼンタ、又は黄色等の色相としてもよい。
表示装置10に着色層49を設けることにより、EL層23を色ごとに作り分ける必要が無くなる。例えば、全てのEL層23を、白色光を発する層とすることができる。よって、表示装置10の作製工程を簡略化できる。したがって、表示装置10の作製コストを低くし、また歩留まりを高くできる。以上より、表示装置10を低価格化できる。なお、全てのEL層23を例えば白色層を発する層とする場合、EL層23は例えばタンデム構造(スタック構造)とすることができる。例えば、EL層23を、黄色の光を発する層と、青色の光を発する層と、の積層構成とすることにより、EL層23は白色の光を発することができる。
着色層49に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料等が挙げられる。
図16は、表示装置10の構成例を示す断面図であり、図15に示す表示装置10の変形例である。図16に示す表示装置10は、例えばOSトランジスタとすることができるトランジスタ70を有する点が、図15に示す表示装置10と異なる。
図17は、表示装置10の構成例を示す断面図であり、図13に示す表示装置10の変形例である。図17に示す表示装置10は、絶縁層38上に保護層39が設けられる点が、図13に示す表示装置10と異なる。
保護層39は、保護層33と同様の材料を有することができる。また、保護層39は、保護層33と同様に、例えばスパッタリング法、又はCVD法を用いて形成することが好ましい。前述のように、スパッタリング法、又はCVD法により成膜された膜の被覆性は、例えばALD法により成膜された膜の被覆性より低い。よって、空隙30が保護層39によって被覆されることを抑制できる。
絶縁層38上に保護層39を設けることにより、マイクロレンズアレイ35、又は接着層41が空隙30に入り込むことを抑制できる。よって、保護層39により、発光素子20が保護されるということができる。
<表示装置の構成例_3>
図18Aは、表示装置10の構成例を示す斜視図である。図18Bは、表示装置10の構成例を示すx方向の断面図である。図18Cは、表示装置10の構成例を示すy方向の断面図である。
図18Aでは、発光素子20が有する下部電極21、EL層23、及び上部電極25のみを示して、他の要素は省略している。また、図18B、及び図18Cでは、絶縁層61より下層を省略しているが、絶縁層61より下層は、図1等に示す構成と同様とすることができる。さらに、図18B、及び図18Cでは、導電層63、及び導電層65を省略しているが、例えば絶縁層61の内部に導電層63、及び導電層65を形成できる。
図18A乃至図18Cに示す表示装置10は、図1に示す要素の他、保護層32、保護層36、及び着色層49(着色層49R、着色層49G、及び着色層49B)を有する。また、図18A乃至図18Cに示す表示装置10は、EL層23上に保護層32が設けられる。さらに、保護層32上、及び保護層36上に上部電極25が設けられ、上部電極25上に保護層31が設けられる。着色層49は、遮光層43間に設けられる。
前述のように、表示装置10に着色層49を設けることにより、EL層23を色ごとに作り分ける必要が無くなる。例えば、全てのEL層23を、白色光を発する層とすることができる。よって、表示装置10の作製工程を簡略化できる。したがって、表示装置10の作製コストを低くし、また歩留まりを高くできる。以上より、表示装置10を低価格化できる。
保護層32は、保護層31と同様に、水及び水素等の不純物が拡散しにくい層、又は水及び水素等の不純物を捕獲(ゲッタリングともいう)することが可能な層とすることが好ましい。これにより、表示装置10の信頼性を高めることができる。
ここで、保護層32を十分薄くすることにより、保護層32を絶縁層としても、上部電極25とEL層23を導通させることができる。例えば、保護層32の厚さを5nm以下、又は3nm、又は1nm以下とすることにより、保護層32を絶縁層としても、上部電極25とEL層23を導通させることができる。
保護層32は、保護層31と同様の材料を有することができ、保護層31と同様の成膜方法を用いて形成できる。つまり、保護層32は、例えばALD法で成膜された酸化アルミニウムを有する層とすることができる。また、保護層36は、保護層33と同様の材料を有することができ、保護層33と同様の成膜方法を用いて形成できる。つまり、保護層36は、例えばスパッタリング法で成膜された窒化シリコンを有する層とすることができる。
図18Bに示すように、x方向の断面を見た場合、保護層31は、下部電極21の側面、EL層23の側面、保護層32の側面、及び上部電極25の側面と接する領域を有する。そして、保護層31と保護層33の間に空隙30が設けられる。一方、図18Cに示すように、y方向の断面を見た場合、保護層32が、下部電極21の側面、EL層23の側面、及び保護層36の側面と接する領域を有する。そして、保護層32と保護層36の間に空隙30が設けられる。ここで、保護層36を設けることにより、隣接する発光素子20を隔てる開口部に上部電極25が入り込むことを抑制できる。よって、保護層36により、発光素子20が保護されるということができる。
図18A乃至図18Cに示す表示装置10では、x方向に配列される発光素子20間では、互いに異なる上部電極25が用いられる。一方、y方向に配列される発光素子20間では、共通の上部電極が用いられる。
<表示装置の作製方法の一例_2>
以下では、図18A乃至図18Cに示す表示装置10の作製方法の一例を、図面を用いて説明する。
まず、絶縁層61上に下部電極21となる層、及びEL層23となる層を成膜する。次に、これらの層を、例えばフォトリソグラフィ法とエッチング法を用いて加工する。EL層23となる層を加工することにより層23Aが形成され、下部電極21となる層を加工することにより層21Aが形成される(図19A乃至図19C)。図19A乃至図19Cに示すように、層21A及び層23Aは、x方向に延伸する開口部を有する。
次に、保護層32となる層32Aを成膜する(図20A1、及び図20A2)。層32Aは、被覆性が高い成膜方法を用いて形成する。例えば、ALD法を用いて、層32Aを形成する。これにより、層32Aが、隣接する発光素子20をy方向に隔てる開口部を被覆するように形成される。つまり、層32Aは、当該開口部において、層21Aの側面、層23Aの側面、及び絶縁層61の上面と接する領域を有するように形成される。層32Aは、例えば酸化アルミニウムを有する絶縁層とすることができる。
その後、保護層36となる層36Aを成膜する(図20B1、及び図20B2)。層36Aは、層32Aより被覆性が低い方法で成膜する。例えば、スパッタリング法、又はCVD法を用いて、層36Aを形成する。これにより、隣接する発光素子20を隔てる開口部が、層36Aによって被覆されず、空隙30が形成される。
次に、層32A上の層36Aを加工する。例えば、層32Aをエッチングストッパとして層36Aをエッチングする。これにより、保護層36が形成される(図20C1、及び図20C2)。
その後、上部電極25となる層25Aを成膜する(図21A乃至図21C)。次に、層25A、層32A、層23A、及び層21Aを、例えばフォトリソグラフィ法とエッチング法を用いて加工する。層25Aを加工することにより上部電極25が形成され、層32Aを加工することにより保護層32が形成され、層23Aを加工することによりEL層23が形成され、層21Aを加工することにより下部電極21が形成される(図22A乃至図22C)。図22A乃至図22Cに示す工程では、y方向に延伸する開口部を形成する。
図19A乃至図19Cに示す工程において、x方向に延伸する開口部が形成され、図22A乃至図22Cに示す工程において、y方向に延伸する開口部が形成される。以上により、発光素子20が形成される。
以上示した方法で発光素子20を形成することにより、ファインメタルマスクを用いずにEL層23を形成できる。これにより、表示装置10の生産性を高めることができる。
次に、保護層31を形成する(図23A1、及び図23A2)。その後、保護層33を形成する(図23B1、及び図23B2)。隣接する発光素子20を隔てる開口部は、保護層33によって被覆されず、空隙30が形成される。
次に、マイクロレンズアレイ35を形成する。その後、基板47を用意し、基板47上に絶縁層45を形成し、絶縁層45上に遮光層43、及び着色層49を形成する。次に、着色層49上、及び遮光層43上に接着層41を形成し、マイクロレンズアレイ35と、着色層49及び遮光層43と、を接着層41により貼り合わせる。以上により、図18A乃至図18Cに示す表示装置10を作製できる。
<表示装置の構成例_4>
図24Aは、表示装置10の構成例を示す斜視図である。図24Bは、表示装置10の構成例を示すx方向の断面図である。図24Cは、表示装置10の構成例を示すy方向の断面図である。図24A乃至図24Cに示す表示装置10は、図18A乃至図18Cに示す表示装置10の変形例である。図24A乃至図24Cに示す表示装置10は、y方向に配列される発光素子20間だけでなく、x方向に配列される発光素子20間でも、共通の上部電極25が用いられる点が、図18A乃至図18Cに示す表示装置10と異なる。つまり、図24A乃至図24Cに示す表示装置10では、上部電極25は共通電極であるということができる。
図24A乃至図24Cに示す表示装置10は、保護層31、及び保護層33を有さず、保護層34を有する。保護層34は、上部電極25上に設けられる。また、保護層34上にマイクロレンズアレイ35が設けられる。保護層34は、保護層31、又は保護層33と同様の材料を有することができ、保護層31、又は保護層33と同様の成膜方法を用いて形成できる。また、保護層34は、保護層31に相当する層と、保護層33に相当する層と、の積層構成とすることができる。
図24Bに示すように、x方向の断面を見た場合も、y方向の断面を見た場合と同様に、保護層32が、下部電極21の側面、EL層23の側面、及び保護層36の側面と接する領域を有する。そして、保護層32と保護層36の間に空隙30が設けられる。
<表示装置の作製方法の一例_3>
以下では、図24A乃至図24Cに示す表示装置10の作製方法の一例を、図面を用いて説明する。
まず、絶縁層61上に下部電極21となる層、及びEL層23となる層を成膜する。次に、これらの層を、例えばフォトリソグラフィ法とエッチング法を用いて加工する。EL層23となる層を加工することによりEL層23が形成され、下部電極21となる層を加工することにより下部電極21が形成される(図25A乃至図25C)。図25A乃至図25Cに示すように、下部電極21及びEL層23は、x方向、及びy方向に延伸する開口部を有する。
以上示した方法でEL層23を形成することにより、ファインメタルマスクを用いずにEL層23を形成できる。これにより、表示装置10の生産性を高めることができる。
その後、保護層32を形成する(図26A1、及び図26A2)。保護層32は、被覆性が高い成膜方法を用いて形成する。例えば、ALD法を用いて、保護層32を形成する。これにより、保護層32が、隣接する発光素子20を隔てる開口部を被覆するように形成される。つまり、保護層32は、当該開口部において、下部電極21の側面、EL層23の側面、及び絶縁層61の上面と接する領域を有するように形成される。保護層32は、例えば酸化アルミニウムを有する絶縁層とすることができる。
次に、保護層36となる層36Aを成膜する(図26B1、及び図26B2)。前述のように、層36Aは、保護層32より被覆性が低い方法で成膜する。例えば、スパッタリング法、又はCVD法を用いて、層36Aを形成する。これにより、隣接する発光素子20を隔てる開口部が、層36Aによって被覆されず、空隙30が形成される。
その後、保護層32上の層36Aを加工する。例えば、保護層32をエッチングストッパとして層36Aをエッチングする。これにより、保護層36が形成される(図26C1、及び図26C2)。
次に、上部電極25を形成する。その後、保護層34を形成する(図27A乃至図27C)。保護層34は、ALD法、又はスパッタリング法を用いて形成できる。また、保護層34は、ALD法により形成された層と、スパッタリング法により形成された層と、の積層構成とすることができる。
その後、マイクロレンズアレイ35を形成する。次に、基板47を用意し、基板47上に絶縁層45を形成し、絶縁層45上に遮光層43、及び着色層49を形成する。その後、着色層49上、及び遮光層43上に接着層41を形成し、マイクロレンズアレイ35と、着色層49及び遮光層43と、を接着層41により貼り合わせる。以上により、図24A乃至図24Cに示す表示装置10を作製できる。
<表示装置の構成例_5>
図28は、表示装置10の構成例を示す断面図であり、図1に示す構成に加えて、シール材91、接続電極93、異方性導電層95、及びFPC(Flexible Printed Circuit)97等を示している。
図28に示すように、基板47と、絶縁層61と、がシール材91により貼り合わされる。また、例えばトランジスタ80のソース又はドレインの一方と電気的に接続されるように、絶縁層61上、及び導電層65上に接続電極93が設けられる。さらに、接続電極93と電気的に接続されるように異方性導電層95が設けられ、異方性導電層95と電気的に接続されるようにFPC97が設けられる。FPC97によって、表示装置10の外部から、表示装置10に例えば各種信号が供給される。なお、シール材91は省略されていてもよく、FPC97はワイヤーボンディングでもよい。
図29は、表示装置10の構成例を示す断面図であり、図28に示す表示装置10の変形例である。図29に示す表示装置10は、例えばOSトランジスタとすることができるトランジスタ70を有する点が、図28に示す表示装置10と異なる。
図30Aは、表示装置10の構成例を示すブロック図である。表示装置10は、表示部100と、走査線駆動回路101と、データ線駆動回路103と、を有する。表示部100には、画素50がマトリクス状に配列されている。走査線駆動回路101、及びデータ線駆動回路103は、トランジスタ80を有する構成とすることができる。
走査線駆動回路101は、配線105を介して画素50と電気的に接続される。データ線駆動回路103は、配線107を介して画素50と電気的に接続される。配線105と配線107は、直交する方向に延伸する構成とすることができる。
走査線駆動回路101は、画像データを書き込む画素50を選択するための選択信号を生成する機能を有する。データ線駆動回路103は、画像データを表す信号(データ信号)を生成する機能を有する。選択信号は、配線105を介して画素50に供給され、データ信号は、配線107を介して画素50に供給される。
図30Bは、画素50の構成例を示す回路図である。画素50は、発光素子20及び画素回路110を有する。
画素回路110は、トランジスタ111と、トランジスタ140と、トランジスタ113と、容量115と、を有する。また、画素回路110は、発光素子20の一方の電極と電気的に接続される。ここで、トランジスタ140は、図1等に示すトランジスタ80、又は図3等に示すトランジスタ70とすることができる。
トランジスタ111のソース又はドレインの一方は、トランジスタ140のゲートと電気的に接続される。トランジスタ140のゲートは、容量115の一方の電極と電気的に接続される。トランジスタ140のソース又はドレインの一方は、トランジスタ113のソース又はドレインの一方と電気的に接続される。トランジスタ113のソース又はドレインの一方は、容量115の他方の電極と電気的に接続される。容量115の他方の電極は、発光素子20の一方の電極と電気的に接続される。ここで、トランジスタ111のソース又はドレインの一方と、トランジスタ140のゲートと、容量115の一方の電極と、が電気的に接続されるノードをノード117とする。また、トランジスタ140のソース又はドレインの一方と、トランジスタ113のソース又はドレインの一方と、容量115の他方の電極と、発光素子20の一方の電極と、が電気的に接続されるノードをノード119とする。
トランジスタ111のソース又はドレインの他方は、配線107と電気的に接続される。トランジスタ111のゲート、及びトランジスタ113のゲートは、配線105と電気的に接続される。トランジスタ140のソース又はドレインの他方は、電位供給線VL_aと電気的に接続される。トランジスタ113のソース又はドレインの他方は、電位供給線VL0と電気的に接続される。発光素子20の他方の電極は、電位供給線VL_bと電気的に接続される。
トランジスタ111は、画像データのノード117への書き込みを制御する機能を有する。容量115は、ノード117に書き込まれたデータを保持する、保持容量としての機能を有する。
画素回路110を有する表示装置では、走査線駆動回路101によって各行の画素回路110を順次選択し、トランジスタ111、及びトランジスタ113をオン状態として画像データをノード117に書き込む。
ノード117に画像データが書き込まれた画素回路110は、トランジスタ111、及びトランジスタ113がオフ状態となることで保持状態となる。また、ノード119の電位に対応してトランジスタ140のドレインとソースの間に流れる電流量が制御され、発光素子20は、当該電流量に対応する輝度で発光する。これを行毎に順次行うことにより、表示部100に画像を表示できる。
<トランジスタの構成例>
図31A、図31B、及び図31Cは、トランジスタ70、及びトランジスタ70周辺の上面図及び断面図である。
図31Aは、トランジスタ70の上面図である。また、図31B、及び図31Cは、トランジスタ70の断面図である。ここで、図31Bは、図31AにX1−X2の一点鎖線で示す部位の断面図であり、トランジスタ70のチャネル長方向の断面図でもある。また、図31Cは、図31AにY1−Y2の一点鎖線で示す部位の断面図であり、トランジスタ70のチャネル幅方向の断面図でもある。なお、図31Aの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図31A、図31B、及び図31Cに示すように、トランジスタ70は、基板(図示しない。)の上に配置された金属酸化物230aと、金属酸化物230aの上に配置された金属酸化物230bと、金属酸化物230bの上に、互いに離隔して配置された導電体242a、及び導電体242bと、導電体242a及び導電体242b上に配置され、導電体242aと導電体242bの間に開口が形成された絶縁体280と、開口の中に配置された導電体260と、金属酸化物230b、導電体242a、導電体242b、及び絶縁体280と、導電体260と、の間に配置された絶縁体250と、金属酸化物230b、導電体242a、導電体242b、及び絶縁体280と、絶縁体250と、の間に配置された金属酸化物230cと、を有する。ここで、図31B及び図31Cに示すように、導電体260の上面は、絶縁体250、金属酸化物230c、及び絶縁体280の上面と略一致することが好ましい。なお、以下において、金属酸化物230a、金属酸化物230b、及び金属酸化物230cをまとめて金属酸化物230という場合がある。また、導電体242a及び導電体242bをまとめて導電体242という場合がある。
トランジスタ70は、導電体242a及び導電体242bの側面と底面がなす角を、10°以上80°以下、好ましくは、30°以上60°以下とすることができる。また、導電体242a及び導電体242bの対向する側面が、複数の面を有していてもよい。
図31B、及び図31Cに示すように、絶縁体224、金属酸化物230a、金属酸化物230b、導電体242a、導電体242b、及び金属酸化物230cと、絶縁体280と、の間に絶縁体254が配置されることが好ましい。ここで、絶縁体254は、図31B及び図31Cに示すように、金属酸化物230cの側面、導電体242aの上面と側面、導電体242bの上面と側面、金属酸化物230a及び金属酸化物230bの側面、並びに絶縁体224の上面に接することが好ましい。
なお、トランジスタ70では、チャネルが形成される領域(以下、チャネル形成領域ともいう。)と、その近傍において、金属酸化物230a、金属酸化物230b、及び金属酸化物230cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物230bと金属酸化物230cの2層構造、又は4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ70では、導電体260を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体260が、単層構造であってもよいし、3層以上の積層構造であってもよい。また、金属酸化物230a、金属酸化物230b、及び金属酸化物230cのそれぞれが2層以上の積層構造を有していてもよい。
例えば、金属酸化物230cが第1の金属酸化物と、第1の金属酸化物上の第2の金属酸化物からなる積層構造を有する場合、第1の金属酸化物は、金属酸化物230bと同様の組成を有し、第2の金属酸化物は、金属酸化物230aと同様の組成を有することが好ましい。
ここで、導電体260は、トランジスタのゲート電極として機能し、導電体242a及び導電体242bは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体260は、絶縁体280の開口、及び導電体242aと導電体242bに挟まれた領域に埋め込まれるように形成される。ここで、導電体260、導電体242a及び導電体242bの配置は、絶縁体280の開口に対して、自己整合的に選択される。つまり、トランジスタ70において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体260を位置合わせのマージンを設けることなく形成することができるため、トランジスタ70の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
図31Bに示すように、導電体260は、絶縁体250の内側に設けられた導電体260aと、導電体260aの内側に埋め込まれるように設けられた導電体260bと、を有することが好ましい。
トランジスタ70は、基板(図示しない。)の上に配置された絶縁体214と、絶縁体214の上に配置された絶縁体216と、絶縁体216に埋め込まれるように配置された導電体205と、絶縁体216と導電体205の上に配置された絶縁体222と、絶縁体222の上に配置された絶縁体224と、を有することが好ましい。絶縁体224の上に金属酸化物230aが配置されることが好ましい。
トランジスタ70の上に、層間膜として機能する絶縁体274、及び絶縁体281が配置されることが好ましい。ここで、絶縁体274は、導電体260、絶縁体250、金属酸化物230c、及び絶縁体280の上面に接して配置されることが好ましい。
絶縁体222、絶縁体254、及び絶縁体274は、水素(例えば、水素原子、及び水素分子等の少なくとも一)の拡散を抑制する機能を有することが好ましい。例えば、絶縁体222、絶縁体254、及び絶縁体274は、絶縁体224、絶縁体250、及び絶縁体280より水素透過性が低いことが好ましい。また、絶縁体222、及び絶縁体254は、酸素(例えば、酸素原子、及び酸素分子等の少なくとも一)の拡散を抑制する機能を有することが好ましい。例えば、絶縁体222、及び絶縁体254は、絶縁体224、絶縁体250、及び絶縁体280より酸素透過性が低いことが好ましい。
ここで、絶縁体224、金属酸化物230、及び絶縁体250は、絶縁体280及び絶縁体281と、絶縁体254、及び絶縁体274によって離隔されている。ゆえに、絶縁体224、金属酸化物230、及び絶縁体250に、絶縁体280及び絶縁体281に含まれる水素等の不純物、又は過剰な酸素が、絶縁体224、金属酸化物230a、金属酸化物230b、及び絶縁体250に混入することを抑制できる。
トランジスタ70と電気的に接続し、プラグとして機能する導電体240(導電体240a、及び導電体240b)が設けられることが好ましい。なお、プラグとして機能する導電体240の側面に接して絶縁体241(絶縁体241a、及び絶縁体241b)が設けられる。つまり、絶縁体254、絶縁体280、絶縁体274、及び絶縁体281の開口の内壁に接して絶縁体241が設けられる。また、絶縁体241の側面に接して導電体240の第1の導電体が設けられ、さらに内側に導電体240の第2の導電体が設けられる構成にしてもよい。ここで、導電体240の上面の高さと、絶縁体281の上面の高さは同程度にできる。なお、トランジスタ70では、導電体240の第1の導電体及び導電体240の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体240を単層、又は3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ70は、チャネル形成領域を含む金属酸化物230(金属酸化物230a、金属酸化物230b、及び金属酸化物230c)に、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう。)を用いることが好ましい。例えば、金属酸化物230のチャネル形成領域となる金属酸化物として、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム(In)又は亜鉛(Zn)を含むことが好ましい。特に、インジウム(In)及び亜鉛(Zn)を含むことが好ましい。また、これらに加えて、元素Mが含まれていることが好ましい。元素Mとして、アルミニウム(Al)、ガリウム(Ga)、イットリウム(Y)、スズ(Sn)、ホウ素(B)、チタン(Ti)、鉄(Fe)、ニッケル(Ni)、ゲルマニウム(Ge)、ジルコニウム(Zr)、モリブデン(Mo)、ランタン(La)、セリウム(Ce)、ネオジム(Nd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、マグネシウム(Mg)又はコバルト(Co)の一以上を用いることができる。特に、元素Mは、アルミニウム(Al)、ガリウム(Ga)、イットリウム(Y)、又はスズ(Sn)の一以上とすることが好ましい。また、元素Mは、Ga及びSnのいずれか一方又は双方を有することがさらに好ましい。
また、図31Bに示すように、金属酸化物230bは、導電体242と重ならない領域の膜厚が、導電体242と重なる領域の膜厚より薄くなる場合がある。これは、導電体242a及び導電体242bを形成する際に、金属酸化物230bの上面の一部を除去することにより形成される。金属酸化物230bの上面には、導電体242となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物230bの上面の導電体242aと導電体242bの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。又は、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ70の詳細な構成について説明する。
導電体205は、金属酸化物230、及び導電体260と、重なる領域を有するように配置する。また、導電体205は、絶縁体216に埋め込まれて設けることが好ましい。
導電体205は、導電体205a、導電体205b、及び導電体205cを有する。導電体205aは、絶縁体216に設けられた開口の底面及び側壁に接して設けられる。導電体205bは、導電体205aに形成された凹部に埋め込まれるように設けられる。ここで、導電体205bの上面は、導電体205aの上面及び絶縁体216の上面より低くなる。導電体205cは、導電体205bの上面、及び導電体205aの側面に接して設けられる。ここで、導電体205cの上面の高さは、導電体205aの上面の高さ及び絶縁体216の上面の高さと略一致する。つまり、導電体205bは、導電体205a及び導電体205cに包み込まれる構成になる。
導電体205a及び導電体205cは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、又はNO等)、又は銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、及び酸素分子等の少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体205a及び導電体205cに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体205bに含まれる水素等の不純物が、絶縁体224等を介して、金属酸化物230に拡散することを抑制できる。また、導電体205a及び導電体205cに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体205bが酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムを用いることが好ましい。したがって、導電体205aとしては、上記導電性材料を単層又は積層とすればよい。例えば、導電体205aは、窒化チタンを用いればよい。
また、導電体205bは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体205bは、タングステンを用いればよい。
ここで、導電体260は、第1のゲート(トップゲートともいう。)電極として機能する場合がある。また、導電体205は、第2のゲート(ボトムゲートともいう。)電極として機能する場合がある。その場合、導電体205に印加する電位を、導電体260に印加する電位と連動させず、独立して変化させることで、トランジスタ70のしきい値電圧を制御することができる。特に、導電体205に負の電位を印加することにより、トランジスタ70のしきい値電圧を0Vより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260に印加する電位が0Vのときのドレイン電流を小さくすることができる。
導電体205は、金属酸化物230におけるチャネル形成領域よりも、大きく設けるとよい。特に、図31Cに示すように、導電体205は、金属酸化物230のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物230のチャネル幅方向における側面の外側において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第1のゲート電極としての機能を有する導電体260の電界と、第2のゲート電極としての機能を有する導電体205の電界によって、金属酸化物230のチャネル形成領域を電気的に取り囲むことができる。
図31Cに示すように、導電体205は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体205の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体214は、水又は水素等の不純物が、基板側からトランジスタ70に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体214は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、又はNO等)、又は銅原子等の不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、及び酸素分子等の少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。
例えば、絶縁体214として、酸化アルミニウム又は窒化シリコン等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体214よりも基板側からトランジスタ70側に拡散することを抑制できる。又は、絶縁体224等に含まれる酸素が、絶縁体214よりも基板側に拡散することを抑制できる。
層間膜として機能する絶縁体216、絶縁体280、及び絶縁体281は、絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体216、絶縁体280、及び絶縁体281として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体222及び絶縁体224は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物230と接する絶縁体224は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素ということがある。例えば、絶縁体224は、酸化シリコン又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物230に接して設けることにより、金属酸化物230中の酸素欠損を低減し、トランジスタ70の信頼性を向上させることができる。
絶縁体224として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは1.0×1019atoms/cm以上、さらに好ましくは2.0×1019atoms/cm以上、又は3.0×1020atoms/cm以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度は、100℃以上700℃以下、又は100℃以上400℃以下の範囲が好ましい。
図31Cに示すように、絶縁体224は、絶縁体254と重ならず、且つ金属酸化物230bと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体224において、絶縁体254と重ならず、且つ金属酸化物230bと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体222は、絶縁体214等と同様に、水又は水素等の不純物が、基板側からトランジスタ70に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体222は、絶縁体224より水素透過性が低いことが好ましい。絶縁体222、絶縁体254、及び絶縁体274によって、絶縁体224、金属酸化物230、及び絶縁体250等を囲むことにより、外方から水又は水素等の不純物がトランジスタ70に侵入することを抑制することができる。
さらに、絶縁体222は、酸素(例えば、酸素原子、及び酸素分子等の少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)ことが好ましい。例えば、絶縁体222は、絶縁体224より酸素透過性が低いことが好ましい。絶縁体222が、酸素又は不純物の拡散を抑制する機能を有することで、金属酸化物230が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体205が、絶縁体224が有する酸素、又は金属酸化物230が有する酸素と反応することを抑制することができる。
絶縁体222は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)等を用いることが好ましい。このような材料を用いて絶縁体222を形成した場合、絶縁体222は、金属酸化物230からの酸素の放出、及びトランジスタ70の周辺部から金属酸化物230への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO)、又は(Ba,Sr)TiO(BST)等のいわゆるhigh−k材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体222、及び絶縁体224が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体222の下に絶縁体224と同様の絶縁体を設ける構成にしてもよい。
金属酸化物230は、金属酸化物230aと、金属酸化物230a上の金属酸化物230bと、金属酸化物230b上の金属酸化物230cと、を有する。金属酸化物230b下に金属酸化物230aを有することで、金属酸化物230aよりも下方に形成された構造物から、金属酸化物230bへの不純物の拡散を抑制することができる。また、金属酸化物230b上に金属酸化物230cを有することで、金属酸化物230cよりも上方に形成された構造物から、金属酸化物230bへの不純物の拡散を抑制することができる。
なお、金属酸化物230は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物230が、少なくともインジウム(In)と、元素Mと、を含む場合、金属酸化物230aを構成する全元素の原子数に対する、金属酸化物230aに含まれる元素Mの原子数の割合が、金属酸化物230bを構成する全元素の原子数に対する、金属酸化物230bに含まれる元素Mの原子数の割合より高いことが好ましい。また、金属酸化物230aに含まれる元素Mの、Inに対する原子数比が、金属酸化物230bに含まれる元素Mの、Inに対する原子数比より大きいことが好ましい。ここで、金属酸化物230cは、金属酸化物230a又は金属酸化物230bに用いることができる金属酸化物を用いることができる。
金属酸化物230a及び金属酸化物230cの伝導帯下端のエネルギーが、金属酸化物230bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物230a及び金属酸化物230cの電子親和力が、金属酸化物230bの電子親和力より小さいことが好ましい。この場合、金属酸化物230cは、金属酸化物230aに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物230cを構成する全元素の原子数に対する、金属酸化物230cに含まれる元素Mの原子数の割合が、金属酸化物230bを構成する全元素の原子数に対する、金属酸化物230bに含まれる元素Mの原子数の割合より高いことが好ましい。また、金属酸化物230cに含まれる元素Mの、Inに対する原子数比が、金属酸化物230bに含まれる元素Mの、Inに対する原子数比より大きいことが好ましい。
ここで、金属酸化物230a、金属酸化物230b、及び金属酸化物230cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物230a、金属酸化物230b、及び金属酸化物230cの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物230aと金属酸化物230bとの界面、及び金属酸化物230bと金属酸化物230cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物230aと金属酸化物230b、金属酸化物230bと金属酸化物230cが、酸素以外に共通の元素を有する(主成分とする。)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物230bがIn−Ga−Zn酸化物の場合、金属酸化物230a及び金属酸化物230cとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物230cを積層構造としてもよい。例えば、In−Ga−Zn酸化物と、当該In−Ga−Zn酸化物上のGa−Zn酸化物との積層構造、又はIn−Ga−Zn酸化物と、当該In−Ga−Zn酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、In−Ga−Zn酸化物と、Inを含まない酸化物との積層構造を、金属酸化物230cとして用いてもよい。
具体的には、金属酸化物230aとして、In:Ga:Zn=1:3:4[原子数比]、1:1:0.5[原子数比]、又はその近傍の金属酸化物を用いればよい。また、金属酸化物230bとして、In:Ga:Zn=4:2:3[原子数比]、3:1:2[原子数比]、又はその近傍の金属酸化物を用いればよい。また、金属酸化物230cとして、In:Ga:Zn=1:3:4[原子数比]、In:Ga:Zn=4:2:3[原子数比]、Ga:Zn=2:1[原子数比]、Ga:Zn=2:5[原子数比]、又はその近傍の金属酸化物を用いればよい。また、金属酸化物230cを積層構造とする場合の具体例として、In:Ga:Zn=4:2:3[原子数比]又はその近傍と、Ga:Zn=2:1[原子数比]又はその近傍との積層構造、In:Ga:Zn=4:2:3[原子数比]又はその近傍と、Ga:Zn=2:5[原子数比]又はその近傍との積層構造、及びIn:Ga:Zn=4:2:3[原子数比]又はその近傍と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物230bとなる。金属酸化物230a、金属酸化物230cを上述の構成とすることで、金属酸化物230aと金属酸化物230bとの界面、及び金属酸化物230bと金属酸化物230cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ70は高いオン電流、及び高い周波数特性を得ることができる。なお、金属酸化物230cを積層構造とした場合、上述の金属酸化物230bと、金属酸化物230cとの界面における欠陥準位密度を低くする効果に加え、金属酸化物230cが有する構成元素が、絶縁体250側に拡散することを抑制することが期待される。より具体的には、金属酸化物230cを積層構造とし、積層構造の上方にInを含まない酸化物を位置させるため、絶縁体250側に拡散しうるInを抑制することができる。絶縁体250は、ゲート絶縁体として機能するため、Inが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物230cを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
金属酸化物230b上には、ソース電極、及びドレイン電極として機能する導電体242(導電体242a、及び導電体242b)が設けられる。導電体242として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、又はランタンとニッケルを含む酸化物を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物230と接するように上記導電体242を設けることで、金属酸化物230の導電体242近傍において、酸素濃度が低減する場合がある。また、金属酸化物230の導電体242近傍において、導電体242に含まれる金属と、金属酸化物230の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物230の導電体242近傍の領域において、キャリア密度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体242aと導電体242bの間の領域は、絶縁体280の開口に重畳して形成される。これにより、導電体242aと導電体242bの間に導電体260を自己整合的に配置することができる。
絶縁体250は、ゲート絶縁体として機能する。絶縁体250は、金属酸化物230cの上面に接して配置することが好ましい。絶縁体250は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体250は、絶縁体224と同様に、絶縁体250中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体250の膜厚は、1nm以上20nm以下とするのが好ましい。
絶縁体250と導電体260との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体250から導電体260への酸素拡散を抑制することが好ましい。これにより、絶縁体250の酸素による導電体260の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体250に酸化シリコン又は酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いhigh−k材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体250と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)等を用いることが好ましい。
導電体260は、図31B、及び図31Cでは2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
導電体260aは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、又はNO等)、又は銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。又は、酸素(例えば、酸素原子、及び酸素分子等の少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体260aが酸素の拡散を抑制する機能を持つことにより、絶縁体250に含まれる酸素により、導電体260bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。
導電体260bは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体260は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体260bは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
図31Cに示すように、金属酸化物230bの導電体242と重ならない領域、言い換えると、金属酸化物230のチャネル形成領域において、金属酸化物230の側面が導電体260で覆うように配置されている。これにより、第1のゲート電極としての機能を有する導電体260の電界を、金属酸化物230の側面に作用させやすくなる。よって、トランジスタ70のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体254は、絶縁体214等と同様に、水又は水素等の不純物が、絶縁体280側からトランジスタ70に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体254は、絶縁体224より水素透過性が低いことが好ましい。さらに、図31B及び図31Cに示すように、絶縁体254は、金属酸化物230cの側面、導電体242aの上面と側面、導電体242bの上面と側面、金属酸化物230a及び金属酸化物230bの側面、並びに絶縁体224の上面に接することが好ましい。このような構成にすることで、絶縁体280に含まれる水素が、導電体242a、導電体242b、金属酸化物230a、金属酸化物230b及び絶縁体224の上面又は側面から金属酸化物230に侵入することを抑制できる。
さらに、絶縁体254は、酸素(例えば、酸素原子、及び酸素分子等の少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)ことが好ましい。例えば、絶縁体254は、絶縁体280又は絶縁体224より酸素透過性が低いことが好ましい。
絶縁体254は、スパッタリング法を用いて成膜されることが好ましい。絶縁体254を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体224の絶縁体254と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体224を介して金属酸化物230中に酸素を供給することができる。ここで、絶縁体254が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物230から絶縁体280へ拡散することを防ぐことができる。また、絶縁体222が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物230から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物230のチャネル形成領域に酸素が供給される。これにより、金属酸化物230の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体254として、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)等を用いることが好ましい。
水素に対してバリア性を有する絶縁体254によって、絶縁体224、及び金属酸化物230を覆うことで、絶縁体280は、絶縁体254によって、絶縁体224、及び金属酸化物230と離隔されている。これにより、トランジスタ70の外方から水素等の不純物が浸入することを抑制できるため、トランジスタ70に良好な電気特性及び信頼性を与えることができる。
絶縁体280は、絶縁体254を介して、絶縁体224、及び導電体242上に設けられる。例えば、絶縁体280として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、及び空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体280中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体280の上面は、平坦化されていてもよい。
絶縁体274は、絶縁体214等と同様に、水又は水素等の不純物が、上方から絶縁体280に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体274として、例えば、絶縁体214、又は絶縁体254等に用いることができる絶縁体を用いればよい。
絶縁体274の上に、層間膜として機能する絶縁体281を設けることが好ましい。絶縁体281は、絶縁体224等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
絶縁体281、絶縁体274、絶縁体280、及び絶縁体254に形成された開口に、導電体240a及び導電体240bを配置する。導電体240a及び導電体240bは、導電体260を挟んで対向して設ける。なお、導電体240a及び導電体240bの上面は、絶縁体281の上面と、同一平面上としてもよい。
なお、絶縁体281、絶縁体274、絶縁体280、及び絶縁体254の開口の内壁に接して、絶縁体241aが設けられ、その側面に接して導電体240aの第1の導電体が形成されている。当該開口の底部の少なくとも一部には導電体242aが位置しており、導電体240aが導電体242aと接する。同様に、絶縁体281、絶縁体274、絶縁体280、及び絶縁体254の開口の内壁に接して、絶縁体241bが設けられ、その側面に接して導電体240bの第1の導電体が形成されている。当該開口の底部の少なくとも一部には導電体242bが位置しており、導電体240bが導電体242bと接する。
導電体240a及び導電体240bは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体240a及び導電体240bは積層構造としてもよい。
導電体240を積層構造とする場合、導電体242、絶縁体254、絶縁体280、絶縁体274、絶縁体281と接する導電体には、上述の、水又は水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、水又は水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。当該導電性材料を用いることで、絶縁体280に添加された酸素が導電体240a及び導電体240bに吸収されることを抑制できる。また、絶縁体281より上層から水又は水素等の不純物が、導電体240a及び導電体240bを通じて金属酸化物230に混入することを抑制できる。
絶縁体241a及び絶縁体241bとして、例えば、絶縁体254等に用いることができる絶縁体を用いればよい。絶縁体241a及び絶縁体241bは、絶縁体280に接して設けられるため、絶縁体280等から水又は水素等の不純物が、導電体240a及び導電体240bを通じて金属酸化物230に混入することを抑制できる。また、絶縁体280に含まれる酸素が導電体240a及び導電体240bに吸収されることを抑制できる。
図示しないが、導電体240aの上面、及び導電体240bの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
<発光素子の構成例>
発光素子20が有するEL層23は、図32Aに示すように、層4420、発光層4411、及び層4430等の複数の層で構成できる。層4420は、例えば電子注入性の高い物質を含む層(電子注入層)及び電子輸送性の高い物質を含む層(電子輸送層)等を有することができる。発光層4411は、例えば発光性の化合物を有する。層4430は、例えば正孔注入性の高い物質を含む層(正孔注入層)及び正孔輸送性の高い物質を含む層(正孔輸送層)を有することができる。
一対の電極間に設けられた層4420、発光層4411、及び層4430を有する構成は単一の発光ユニットとして機能することができ、本明細書では図32Aの構成をシングル構造という。
なお、図32Bに示すように層4420と層4430との間に複数の発光層(発光層4411、発光層4412、発光層4413)が設けられる構成もシングル構造のバリエーションである。
また、図32Cに示すように、複数の発光ユニット(EL層23a、EL層23b)が中間層(電荷発生層)4440を介して直列に接続された構成を本明細書等ではタンデム構造という。なお、本明細書等においては、図32Cに示すような構成をタンデム構造というが、これに限定されず、例えば、タンデム構造をスタック構造といってもよい。なお、タンデム構造とすることで、高輝度発光が可能な発光素子とすることができる。
また、上述の白色発光素子(シングル構造又はタンデム構造)と、前述のSBS構造の発光素子と、を比較した場合、SBS構造の発光素子は、白色発光素子よりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、SBS構造の発光素子を用いると好適である。一方で、白色発光素子は、製造プロセスがSBS構造の発光素子よりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。
発光素子20の発光色は、EL層23を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄又は白等とすることができる。また、発光素子20にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
白色の光を発する発光素子は、発光層に2種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、2以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。
発光層には、R(赤)、G(緑)、B(青)、Y(黄)、又はO(橙)等の発光を示す発光物質を2種類以上含むことが好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、又は実施例と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、上記の実施の形態で説明したOSトランジスタに用いることができる金属酸化物について説明する。
<結晶構造の分類>
まず、酸化物半導体における、結晶構造の分類について、図33Aを用いて説明を行う。図33Aは、酸化物半導体、代表的にはIGZO(Inと、Gaと、Znと、を含む金属酸化物)の結晶構造の分類を説明する図である。
図33Aに示すように、酸化物半導体は、大きく分けて「Amorphous(無定形)」と、「Crystalline(結晶性)」と、「Crystal(結晶)」と、に分類される。また、「Amorphous」の中には、completely amorphousが含まれる。また、「Crystalline」の中には、CAAC(c−axis−aligned crystalline)、nc(nanocrystalline)、及びCAC(cloud−aligned composite)が含まれる。なお、「Crystalline」の分類には、single crystal、poly crystal、及びcompletely amorphousは除かれる(excluding single crystal and poly crystal)。また、「Crystal」の中には、single crystal、及びpoly crystalが含まれる。
なお、図33Aに示す太枠内の構造は、「Amorphous(無定形)」と、「Crystal(結晶)」との間の中間状態であり、新しい境界領域(New crystalline phase)に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Amorphous(無定形)」、及び「Crystal(結晶)」とは全く異なる構造と言い換えることができる。
なお、膜又は基板の結晶構造は、X線回折(XRD:X−Ray Diffraction)スペクトルを用いて評価することができる。ここで、「Crystalline」に分類されるCAAC−IGZO膜のGIXD(Grazing−Incidence XRD)測定で得られるXRDスペクトルを図33Bに示す。なお、GIXD法は、薄膜法又はSeemann−Bohlin法ともいう。以降、図33Bに示すGIXD測定で得られるXRDスペクトルを、単にXRDスペクトルと記す。なお、図33Bに示すCAAC−IGZO膜の組成は、In:Ga:Zn=4:2:3[原子数比]又はその近傍である。また、図33Bに示すCAAC−IGZO膜の厚さは、500nmである。
図33Bでは、横軸は2θ[deg.]であり、縦軸は強度(Intensity)[a.u.]である。図33Bに示すように、CAAC−IGZO膜のXRDスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、CAAC−IGZO膜のXRDスペクトルでは、2θ=31°又はその近傍に、c軸配向を示すピークが検出される。なお、図33Bに示すように、2θ=31°又はその近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
膜又は基板の結晶構造は、極微電子線回折法(NBED:Nano Beam Electron Diffraction)によって観察される回折パターン(極微電子線回折パターンともいう。)にて評価することができる。CAAC−IGZO膜の回折パターンを、図33Cに示す。図33Cは、電子線を基板に対して平行に入射するNBEDによって観察される回折パターンである。なお、図33Cに示すCAAC−IGZO膜の組成は、In:Ga:Zn=4:2:3[原子数比]又はその近傍である。また、極微電子線回折法では、プローブ径を1nmとして電子線回折が行われる。
図33Cに示すように、CAAC−IGZO膜の回折パターンでは、c軸配向を示す複数のスポットが観察される。
〔酸化物半導体の構造〕
なお、酸化物半導体は、結晶構造に着目した場合、図33Aとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のCAAC−OS、及びnc−OSがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)、及び非晶質酸化物半導体等が含まれる。
ここで、上述のCAAC−OS、nc−OS、及びa−like OSの詳細について、説明を行う。
[CAAC−OS]
CAAC−OSは、複数の結晶領域を有し、当該複数の結晶領域はc軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、CAAC−OS膜の厚さ方向、CAAC−OS膜の被形成面の法線方向、又はCAAC−OS膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、CAAC−OSは、a−b面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、CAAC−OSは、c軸配向し、a−b面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、1つ又は複数の微小な結晶(最大径が10nm未満である結晶)で構成される。結晶領域が1つの微小な結晶で構成されている場合、当該結晶領域の最大径は10nm未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十nm程度となる場合がある。
In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、又は複数種)において、CAAC−OSは、インジウム(In)、及び酸素を有する層(以下、In層)と、元素M、亜鉛(Zn)、及び酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能である。よって、(M,Zn)層にはインジウムが含まれる場合がある。また、In層には元素Mが含まれる場合がある。なお、In層にはZnが含まれる場合もある。当該層状構造は、例えば、高分解能TEM像において、格子像として観察される。
CAAC−OS膜に対し、例えば、XRD装置を用いて構造解析を行うと、θ/2θスキャンを用いたOut−of−plane XRD測定では、c軸配向を示すピークが2θ=31°又はその近傍に検出される。なお、c軸配向を示すピークの位置(2θの値)は、CAAC−OSを構成する金属元素の種類、又は組成等により変動する場合がある。
例えば、CAAC−OS膜の電子線回折パターンにおいて、複数の輝点(スポット)が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット(ダイレクトスポットともいう。)を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、又は七角形等の格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリー)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないこと、及び金属原子が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶(polycrystal)といわれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、又は電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないCAAC−OSは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、CAAC−OSを構成するには、Znを有する構成が好ましい。例えば、In−Zn酸化物、及びIn−Ga−Zn酸化物は、In酸化物よりも結晶粒界の発生を抑制できるため好適である。
CAAC−OSは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、又は欠陥の生成等によって低下する場合があるため、CAAC−OSは不純物、又は欠陥(酸素欠損等)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。また、CAAC−OSは、製造工程における高い温度(所謂サーマルバジェット)に対しても安定である。したがって、OSトランジスタにCAAC−OSを用いると、製造工程の自由度を広げることが可能となる。
[nc−OS]
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。別言すると、nc−OSは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、1nm以上10nm以下、特に1nm以上3nm以下であることから、当該微小な結晶をナノ結晶ともいう。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OS又は非晶質酸化物半導体と区別が付かない場合がある。例えば、nc−OS膜に対し、XRD装置を用いて構造解析を行うと、θ/2θスキャンを用いたOut−of−plane XRD測定では、結晶性を示すピークが検出されない。また、nc−OS膜に対し、ナノ結晶よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径(例えば1nm以上30nm以下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
[a−like OS]
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆又は低密度領域を有する。即ち、a−like OSは、nc−OS及びCAAC−OSと比べて、結晶性が低い。また、a−like OSは、nc−OS及びCAAC−OSと比べて、膜中の水素濃度が高い。
[酸化物半導体の構成]
次に、上述のCAC−OSの詳細について、説明を行う。なお、CAC−OSは材料構成に関する。
[CAC−OS]
CAC−OSとは、例えば、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上3nm以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つ又は複数の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上3nm以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
さらに、CAC−OSとは、第1の領域と、第2の領域と、に材料が分離することでモザイク状となり、当該第1の領域が、膜中に分布した構成(以下、クラウド状ともいう。)である。つまり、CAC−OSは、当該第1の領域と、当該第2の領域とが、混合している構成を有する複合金属酸化物である。
ここで、In−Ga−Zn酸化物におけるCAC−OSを構成する金属元素に対するIn、Ga、及びZnの原子数比のそれぞれを、[In]、[Ga]、及び[Zn]と表記する。例えば、In−Ga−Zn酸化物におけるCAC−OSにおいて、第1の領域は、[In]が、CAC−OS膜の組成における[In]よりも大きい領域である。また、第2の領域は、[Ga]が、CAC−OS膜の組成における[Ga]よりも大きい領域である。又は、例えば、第1の領域は、[In]が、第2の領域における[In]よりも大きく、且つ、[Ga]が、第2の領域における[Ga]よりも小さい領域である。また、第2の領域は、[Ga]が、第1の領域における[Ga]よりも大きく、且つ、[In]が、第1の領域における[In]よりも小さい領域である。
具体的には、上記第1の領域は、インジウム酸化物、又はインジウム亜鉛酸化物等が主成分である領域である。また、上記第2の領域は、ガリウム酸化物、又はガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第1の領域を、Inを主成分とする領域と言い換えることができる。また、上記第2の領域を、Gaを主成分とする領域と言い換えることができる。
なお、上記第1の領域と、上記第2の領域とは、明確な境界が観察できない場合がある。
例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、Inを主成分とする領域(第1の領域)と、Gaを主成分とする領域(第2の領域)とが、偏在し、混合している構造を有することが確認できる。
CAC−OSをトランジスタに用いる場合、第1の領域に起因する導電性と、第2の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能(On/Offさせる機能)をCAC−OSに付与することができる。つまり、CAC−OSとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、CAC−OSをトランジスタに用いることで、高いオン電流(Ion)、高い電界効果移動度(μ)、及び良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、CAC−OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
<酸化物半導体を有するトランジスタ>
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は1×1017cm−3以下、好ましくは1×1015cm−3以下、さらに好ましくは1×1013cm−3以下、より好ましくは1×1011cm−3以下、さらに好ましくは1×1010cm−3未満であり、1×10−9cm−3以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体という場合がある。
高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、又はシリコン等がある。
<不純物>
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第14族元素の一つであるシリコン、又は炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコン、又は炭素の濃度と、酸化物半導体との界面近傍のシリコン、又は炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、SIMSにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。又は、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、SIMSにより得られる酸化物半導体中の窒素濃度を、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、SIMSにより得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、又は実施例と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。
図34Aは、ヘッドマウントディスプレイ8200の外観を示す図である。
ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体8203、表示部8204、及びケーブル8205等を有している。また装着部8201には、バッテリ8206が内蔵されている。
ケーブル8205は、バッテリ8206から本体8203に電力を供給する。本体8203は例えば無線受信機を備え、例えば受信した画像データに対応する画像を表示部8204に表示させることができる。また、本体8203に設けられたカメラで使用者の眼球又はまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
装着部8201には、使用者に触れる位置に複数の電極が設けられていてもよい。本体8203は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部8201には、温度センサ、圧力センサ、又は加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部8204に表示する機能を有していてもよい。また、例えば使用者の頭部の動きを検出し、表示部8204に表示する画像をその動きに合わせて変化させてもよい。
表示部8204に、本発明の一態様の表示装置を適用できる。これにより、表示部8204に高品位の画像を表示できる。
図34B、図34C、及び図34Dは、ヘッドマウントディスプレイ8300の外観を示す図である。ヘッドマウントディスプレイ8300は、筐体8301と、表示部8302と、バンド状の固定具8304と、一対のレンズ8305と、を有する。また、筐体8301にはバッテリ8306が内蔵されており、バッテリ8306から例えば表示部8302に電力を供給できる。
使用者は、レンズ8305を通して、表示部8302の表示を視認できる。なお、表示部8302を湾曲して配置させると好ましい。表示部8302を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部8302を1つ設ける構成について例示したが、これに限定されず、例えば、表示部8302を2つ設ける構成としてもよい。この場合、使用者の片方の目に1つ、もう片方の目に1つの表示部が配置されるような構成とすると、例えば視差を用いた3次元表示を行うことも可能となる。
なお、表示部8302に、本発明の一態様の表示装置を適用できる。これにより、表示部8302に高品位の画像を表示できる。
次に、図34A乃至図34Dに示す電子機器と、異なる電子機器の一例を図35A及び図35Bに示す。
図35A及び図35Bに示す電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの)、及びバッテリ9009等を有する。
図35A及び図35Bに示す電子機器は、様々な機能を有する。例えば、様々な情報(静止画、動画、テキスト画像等)を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図35A及び図35Bに示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図35A及び図35Bには図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図35A及び図35Bに示す電子機器の詳細について、以下説明を行う。
図35Aは、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えば電話機、手帳、又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。また、携帯情報端末9101は、文字又は画像をその複数の面に表示できる。例えば、操作ボタン9050(操作アイコン又は単にアイコンともいう)を表示部9001の一の面に表示できる。また、破線の矩形で示す情報9051を表示部9001の他の面に表示できる。なお、情報9051の一例として、電子メール、SNS(ソーシャル・ネットワーキング・サービス)、又は電話等の着信を知らせる表示、電子メール又はSNS等の題名、電子メール又はSNS等の送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度等がある。又は、情報9051が表示されている位置に、情報9051の代わりに、操作ボタン9050等を表示してもよい。
携帯情報端末9101に、本発明の一態様の表示装置を適用できる。これにより、表示部9001に高品位の画像を表示できる。
図35Bは、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションを実行できる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。図35Bでは、時刻9251、操作ボタン9252(操作アイコン又は単にアイコンともいう)、及びコンテンツ9253を表示部9001に表示している例を示している。コンテンツ9253は、例えば動画とすることができる。
また、携帯情報端末9200は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子9006を介さずに無線給電により行ってもよい。
携帯情報端末9200に、本発明の一態様の表示装置を適用できる。これにより、表示部9001に高品位の画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、又は実施例と適宜組み合わせて実施することができる。
本実施例では、サンプルを作製し、走査型透過顕微鏡(STEM:Scanning Transmission Electron Microscope)による像を取得した結果を示す。
図36A乃至図36Cは、本実施例に係るサンプルの作製方法を示す図である。本実施例では、まず、シリコンを材料とした半導体基板(シリコン基板)である基板151上に、PECVD法を用いて500nmの酸化窒化シリコン層を成膜した(図36A)。当該酸化窒化シリコン層を、層153Aとする。
次に、層153Aに、断面方向の長さL1が90nmの開口部が形成されるように、層153Aをエッチング法により加工し、絶縁層153を形成した(図36B)。
その後、スパッタリング法を用いて、20nmの窒化シリコン層を室温で成膜した。当該窒化シリコン層を、絶縁層155とする。次に、ALD法を用いて、50nmの酸化アルミニウム層を100℃で成膜した。当該酸化アルミニウム層を、保護層157とする。その後、スパッタリング法を用いて、50nmの窒化シリコン層を室温で成膜した。当該窒化シリコン層を、保護層159とする(図36C)。以上の方法により、サンプルを作製した。
図37Aは、作製したサンプル断面の走査透過電子顕微鏡(STEM:Scanning Transmission Electron Microscopy)像である。図37Aに示すように、本実施例に係るサンプルには、保護層157に囲まれるように空隙160が形成されることが確認された。
図37B1は、図37Aに示す領域161の拡大図である。絶縁層153上における絶縁層155の厚さL2、保護層157の厚さL3、及び保護層159の厚さL4は、それぞれ20nm、48nm、45nmであった。
図37B2は、図37Aに示す領域162の拡大図である。保護層157の断面方向の長さL5は、29nmであった。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、又は実施例と適宜組み合わせて実施することができる。
10:表示装置、20B:発光素子、20G:発光素子、20R:発光素子、20:発光素子、21A:層、21:下部電極、23a:EL層、23A:層、23B:EL層、23b:EL層、23G:EL層、23R:EL層、23:EL層、25A:層、25:上部電極、30a:空隙、30b:空隙、30:空隙、31:保護層、32A:層、32:保護層、33:保護層、34:保護層、35:マイクロレンズアレイ、36A:層、36:保護層、37:隔壁、38:絶縁層、39:保護層、41:接着層、43:遮光層、45:絶縁層、47:基板、49B:着色層、49G:着色層、49R:着色層、49:着色層、50B:画素、50G:画素、50R:画素、50:画素、51:光、61:絶縁層、63:導電層、65:導電層、67:導電層、69:導電層、70:トランジスタ、71:絶縁層、80:トランジスタ、81:基板、82:導電層、83:絶縁層、85a:低抵抗領域、85b:低抵抗領域、86:素子分離層、87:半導体層、88:絶縁層、91:シール材、93:接続電極、95:異方性導電層、97:FPC、100:表示部、101:走査線駆動回路、103:データ線駆動回路、105:配線、107:配線、110:画素回路、111:トランジスタ、113:トランジスタ、115:容量、117:ノード、119:ノード、121:層、123:層、125:層、131:絶縁層、133:絶縁層、135:絶縁層、137:絶縁層、140:トランジスタ、151:基板、153A:層、153:絶縁層、155:絶縁層、157:保護層、159:保護層、160:空隙、161:領域、162:領域、205a:導電体、205b:導電体、205c:導電体、205:導電体、214:絶縁体、216:絶縁体、222:絶縁体、224:絶縁体、230a:金属酸化物、230b:金属酸化物、230c:金属酸化物、230:金属酸化物、240a:導電体、240b:導電体、240:導電体、241a:絶縁体、241b:絶縁体、241:絶縁体、242a:導電体、242b:導電体、242:導電体、250:絶縁体、254:絶縁体、260a:導電体、260b:導電体、260:導電体、274:絶縁体、280:絶縁体、281:絶縁体、4411:発光層、4412:発光層、4413:発光層、4420:層、4430:層、8200:ヘッドマウントディスプレイ、8201:装着部、8202:レンズ、8203:本体、8204:表示部、8205:ケーブル、8206:バッテリ、8300:ヘッドマウントディスプレイ、8301:筐体、8302:表示部、8304:固定具、8305:レンズ、8306:バッテリ、9000:筐体、9001:表示部、9003:スピーカ、9005:操作キー、9006:接続端子、9007:センサ、9009:バッテリ、9050:操作ボタン、9051:情報、9101:携帯情報端末、9200:携帯情報端末、9251:時刻、9252:操作ボタン、9253:コンテンツ

Claims (15)

  1.  第1の発光素子と、第2の発光素子と、第1の保護層と、第2の保護層と、空隙と、を有し、
     前記第1の発光素子は、第1の下部電極と、前記第1の下部電極上の第1のEL層と、前記第1のEL層上の第1の上部電極と、を有し、
     前記第2の発光素子は、第2の下部電極と、前記第2の下部電極上の第2のEL層と、前記第2のEL層上の第2の上部電極と、を有し、
     前記第1の発光素子と、前記第2の発光素子と、は隣接し、
     前記第1の保護層は、前記第1の発光素子上、及び前記第2の発光素子上に設けられ、且つ前記第1のEL層の側面、及び前記第2のEL層の側面と接する領域を有し、
     前記第2の保護層は、前記第1の保護層上に設けられ、
     前記空隙は、前記第1のEL層と、前記第2のEL層と、の間に設けられ、且つ前記第1の保護層と、前記第2の保護層と、の間に設けられる表示装置。
  2.  請求項1において、
     前記第1のEL層の側面と、前記第2のEL層の側面との距離は、1μm以下の領域を有する、表示装置。
  3.  請求項1又2において、
     前記空隙は、窒素、酸素、二酸化炭素、及び第18族元素の中から選ばれるいずれか一又は複数を有する、表示装置。
  4.  請求項3において、
     前記第18族元素は、ヘリウム、ネオン、アルゴン、キセノン、及びクリプトンの中から選ばれるいずれか一又は複数を有する、表示装置。
  5.  請求項1乃至4のいずれか一項において、
     前記第1の保護層の屈折率は、前記空隙の屈折率より高い表示装置。
  6.  請求項1乃至5のいずれか一項において、
     マイクロレンズアレイを有し、
     前記マイクロレンズアレイは、前記第2の保護層上に設けられる表示装置。
  7.  請求項1乃至6のいずれか一項において、
     前記第1のEL層と、前記第2のEL層と、は異なる色の光を発する機能を有する表示装置。
  8.  請求項1乃至7のいずれか一項において、
     第1のトランジスタと、第2のトランジスタと、を有し、
     前記第1のトランジスタのソース又はドレインの一方は、前記第1の下部電極と電気的に接続され、
     前記第2のトランジスタのソース又はドレインの一方は、前記第2の下部電極と電気的に接続され、
     前記第1のトランジスタと、前記第2のトランジスタと、はそれぞれチャネル形成領域にシリコンを有する表示装置。
  9.  請求項1乃至7のいずれか一項において、
     第1のトランジスタと、第2のトランジスタと、を有し、
     前記第1のトランジスタのソース又はドレインの一方は、前記第1の下部電極と電気的に接続され、
     前記第2のトランジスタのソース又はドレインの一方は、前記第2の下部電極と電気的に接続され、
     前記第1のトランジスタと、前記第2のトランジスタと、はそれぞれチャネル形成領域に金属酸化物を有する表示装置。
  10.  請求項1乃至9のいずれか一項に記載の表示装置と、レンズと、を有する電子機器。
  11.  第1の下部電極、前記第1の下部電極上の第1のEL層、及び前記第1のEL層上の第1の上部電極を有する第1の発光素子と、第2の下部電極、前記第2の下部電極上の第2のEL層、及び前記第2のEL層上の第2の上部電極を有し、前記第1の発光素子と隣接する第2の発光素子と、を形成し、
     前記第1の発光素子上、及び前記第2の発光素子上に設けられ、且つ前記第1のEL層の側面、及び前記第2のEL層の側面と接する領域を有するように第1の保護層を形成し、
     前記第1のEL層と、前記第2のEL層と、の間に空隙が設けられるように、第2の保護層を形成する表示装置の作製方法。
  12.  請求項11において、
     前記第1の保護層は、ALD法を用いて形成し、
     前記第2の保護層は、スパッタリング法、又はCVD法を用いて形成する表示装置の作製方法。
  13.  請求項11又は12において、
     前記第2の保護層上に、マイクロレンズアレイを形成する表示装置の作製方法。
  14.  請求項11乃至13のいずれか一項において、
     前記第1の保護層の屈折率は、前記空隙の屈折率より高い表示装置の作製方法。
  15.  請求項11乃至14のいずれか一項において、
     前記第1のEL層と、前記第2のEL層と、は異なる色の光を発する機能を有する表示装置の作製方法。
PCT/IB2021/061384 2020-12-18 2021-12-07 表示装置、表示装置の作製方法、及び電子機器 WO2022130117A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022569316A JPWO2022130117A1 (ja) 2020-12-18 2021-12-07
US18/257,629 US20240107861A1 (en) 2020-12-18 2021-12-07 Display device, method for manufacturing display device, and electronic device
KR1020237024002A KR20230119201A (ko) 2020-12-18 2021-12-07 표시 장치, 표시 장치의 제작 방법, 및 전자 기기
CN202180083581.8A CN116601696A (zh) 2020-12-18 2021-12-07 显示装置、显示装置的制造方法以及电子设备

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020-210405 2020-12-18
JP2020210405 2020-12-18
JP2020-214449 2020-12-24
JP2020214449 2020-12-24
JP2020-219838 2020-12-29
JP2020219838 2020-12-29

Publications (1)

Publication Number Publication Date
WO2022130117A1 true WO2022130117A1 (ja) 2022-06-23

Family

ID=82058971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/061384 WO2022130117A1 (ja) 2020-12-18 2021-12-07 表示装置、表示装置の作製方法、及び電子機器

Country Status (4)

Country Link
US (1) US20240107861A1 (ja)
JP (1) JPWO2022130117A1 (ja)
KR (1) KR20230119201A (ja)
WO (1) WO2022130117A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080713A (ja) * 2005-09-15 2007-03-29 Pioneer Electronic Corp 有機elパネル及びその製造方法
JP2007184251A (ja) * 2005-12-07 2007-07-19 Sony Corp 表示装置
JP2010251117A (ja) * 2009-04-15 2010-11-04 Jsr Corp 有機el素子用透明封止材
JP2013222599A (ja) * 2012-04-17 2013-10-28 Canon Inc 有機el表示装置
JP2019215541A (ja) * 2018-06-11 2019-12-19 エルジー ディスプレイ カンパニー リミテッド 表示装置およびヘッドマウントディスプレイ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109937443A (zh) 2016-11-10 2019-06-25 株式会社半导体能源研究所 显示装置及显示装置的驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080713A (ja) * 2005-09-15 2007-03-29 Pioneer Electronic Corp 有機elパネル及びその製造方法
JP2007184251A (ja) * 2005-12-07 2007-07-19 Sony Corp 表示装置
JP2010251117A (ja) * 2009-04-15 2010-11-04 Jsr Corp 有機el素子用透明封止材
JP2013222599A (ja) * 2012-04-17 2013-10-28 Canon Inc 有機el表示装置
JP2019215541A (ja) * 2018-06-11 2019-12-19 エルジー ディスプレイ カンパニー リミテッド 表示装置およびヘッドマウントディスプレイ

Also Published As

Publication number Publication date
KR20230119201A (ko) 2023-08-16
JPWO2022130117A1 (ja) 2022-06-23
US20240107861A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US20220320064A1 (en) Semiconductor device and manufacturing method thereof
US20240038777A1 (en) Semiconductor device and method for manufacturing the semiconductor device
TW202343590A (zh) 半導體裝置
US20240057402A1 (en) Display device
WO2022130117A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
WO2022153138A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
WO2022149042A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
WO2022149040A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
US20240155869A1 (en) Method for fabricating display device
US20240172521A1 (en) Semiconductor Device And Electronic Apparatus
CN116601696A (zh) 显示装置、显示装置的制造方法以及电子设备
WO2022153146A1 (ja) 表示装置および電子機器
US20240179946A1 (en) Semiconductor device
WO2023037203A1 (ja) 半導体装置
US20240147761A1 (en) Method for manufacturing display apparatus
US11871600B2 (en) Display device
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2024033739A1 (ja) 半導体装置、及び、半導体装置の作製方法
US20240049560A1 (en) Display apparatus, electronic device, and method for manufacturing display apparatus
WO2022200937A1 (ja) 表示装置、及び電子機器
WO2023227992A1 (ja) 半導体装置
US20240081097A1 (en) Display device
WO2022248963A1 (ja) 半導体装置
WO2023218280A1 (ja) 半導体装置、及び、半導体装置の作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21905924

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022569316

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180083581.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18257629

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237024002

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21905924

Country of ref document: EP

Kind code of ref document: A1