WO2024033739A1 - 半導体装置、及び、半導体装置の作製方法 - Google Patents

半導体装置、及び、半導体装置の作製方法 Download PDF

Info

Publication number
WO2024033739A1
WO2024033739A1 PCT/IB2023/057609 IB2023057609W WO2024033739A1 WO 2024033739 A1 WO2024033739 A1 WO 2024033739A1 IB 2023057609 W IB2023057609 W IB 2023057609W WO 2024033739 A1 WO2024033739 A1 WO 2024033739A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive layer
semiconductor
transistor
conductive
Prior art date
Application number
PCT/IB2023/057609
Other languages
English (en)
French (fr)
Inventor
神長正美
中田昌孝
島行徳
土橋正佳
肥塚純一
黒崎大輔
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Publication of WO2024033739A1 publication Critical patent/WO2024033739A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]

Definitions

  • One embodiment of the present invention relates to a semiconductor device, a display device, a display module, and an electronic device.
  • One embodiment of the present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a display device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical fields of one embodiment of the present invention include semiconductor devices, display devices, light-emitting devices, power storage devices, storage devices, lighting devices, input devices (e.g., touch sensors), input/output devices (e.g., touch panels), and electronic devices including them. Examples include devices, their driving methods, or their manufacturing methods.
  • Semiconductor devices having transistors are widely applied to display devices and electronic devices, and there is a demand for higher integration and higher speed of semiconductor devices. For example, when applying a semiconductor device to a high-definition display device, a highly integrated semiconductor device is required. 2. Description of the Related Art As one means of increasing the degree of integration of transistors, development of microsized transistors is underway.
  • VR virtual reality
  • AR augmented reality
  • SR substitute reality
  • MR mixed reality
  • Display devices for XR are desired to have high definition and high color reproducibility in order to enhance the sense of reality and immersion.
  • Examples of devices that can be applied to the display device include a liquid crystal display device, an organic EL (Electro Luminescence) device, or a light emitting device including a light emitting device (also referred to as a light emitting element) such as a light emitting diode (LED).
  • LED light emitting diode
  • Patent Document 1 discloses a display device for VR using an organic EL device (also referred to as an organic EL element).
  • An object of one embodiment of the present invention is to provide a semiconductor device having a microsized transistor and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a small-sized semiconductor device and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a semiconductor device including a transistor with a large on-state current, and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a high-performance semiconductor device and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a highly reliable semiconductor device and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a method for manufacturing a semiconductor device with high productivity.
  • an object of one embodiment of the present invention is to provide a novel semiconductor device and a method for manufacturing the same.
  • One embodiment of the present invention includes a first transistor and a second transistor, and the first transistor includes a first conductive layer, a second conductive layer, a third conductive layer, and a second conductive layer. It has an insulating layer, a first semiconductor layer, and a second semiconductor layer, and the second conductive layer is provided on the first conductive layer and has an opening in a region overlapping with the first conductive layer. , the first semiconductor layer is provided covering the opening and being in contact with the top surface of the first conductive layer and the top surface and side surfaces of the second conductive layer, and the second semiconductor layer is provided in contact with the top surface of the first conductive layer and the top surface and side surfaces of the second conductive layer.
  • the first region of the first insulating layer is provided in contact with the upper surface of the second semiconductor layer, and the third conductive layer is provided in contact with the upper surface of the second semiconductor layer through the first region.
  • the second transistor is provided to overlap the first semiconductor layer and the second semiconductor layer, and the second transistor includes the first insulating layer, the third semiconductor layer, the fourth conductive layer, the fifth conductive layer, and , a sixth conductive layer, the fourth conductive layer and the fifth conductive layer are provided in contact with different upper surfaces of the third semiconductor layer, and the second region of the first insulating layer is The sixth conductive layer is provided between the fourth conductive layer and the fifth conductive layer, in contact with the upper surface of the third semiconductor layer, and the sixth conductive layer is provided in contact with the upper surface of the second region, and the sixth conductive layer is provided in contact with the upper surface of the second region.
  • the semiconductor layer and the second semiconductor layer each have different materials, and the second semiconductor layer and the third semiconductor layer are semiconductor devices that have the same material.
  • one embodiment of the present invention includes a first transistor and a second transistor, and the first transistor includes a first conductive layer, a second conductive layer, a third conductive layer, and a second conductive layer.
  • the second transistor includes a fourth conductive layer, a fifth conductive layer, a sixth conductive layer, and a first insulating layer.
  • the second conductive layer is provided on the first conductive layer and has a first opening in a region overlapping with the first conductive layer;
  • the semiconductor layer covers the first opening and is provided in contact with the top surface of the first conductive layer and the top surface and side surfaces of the second conductive layer, and the second semiconductor layer.
  • the first region of the first insulating layer is provided in contact with the top surface of the second semiconductor layer, and the third conductive layer is provided in contact with the top surface of the second semiconductor layer.
  • the fifth conductive layer is provided on the fourth conductive layer and has a second conductive layer in a region overlapping with the fourth conductive layer.
  • the third semiconductor layer has an opening, is provided to cover the second opening, is in contact with the top surface of the fourth conductive layer, and the top surface and side surfaces of the fifth conductive layer, and is provided with the first insulating layer
  • the second region is provided in contact with the upper surface of the third semiconductor layer, and the sixth conductive layer overlaps the third semiconductor layer through the second region within the second opening.
  • a semiconductor device is provided in which the first semiconductor layer and the second semiconductor layer have different materials, and the second semiconductor layer and the third semiconductor layer have the same material.
  • the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer each contain a metal oxide.
  • a second insulating layer is provided on the first conductive layer, and the second insulating layer includes the first layer, the second layer on the first layer, and the second insulating layer.
  • the first layer has a region with a higher film density than the second layer
  • the third layer has a region with a higher film density than the second layer.
  • a second insulating layer is provided on the first conductive layer, and the second insulating layer includes the first layer, the second layer on the first layer, and the second insulating layer.
  • the first layer has a region with a higher nitrogen content than the second layer; and the third layer has a region with a higher nitrogen content than the second layer. It is preferable to have the following.
  • the second transistor has a third insulating layer, and a third semiconductor layer is provided on the third insulating layer.
  • the second transistor has a seventh conductive layer and a second insulating layer on the seventh conductive layer, and the seventh conductive layer has a second insulating layer and a third insulating layer. It is preferable that the semiconductor layer be provided to overlap with the sixth conductive layer via the semiconductor layer.
  • the third semiconductor layer has a region sandwiched between the second region of the first insulating layer and the fourth conductive layer, and a region sandwiched between the second region of the first insulating layer and the fourth conductive layer in plan view. It is preferable that the semiconductor layer has a pair of regions consisting of a region sandwiched between conductive layers No. 5 and a region sandwiched between conductive layers No. 5, and the pair of regions preferably has a lower resistance than the region overlapping the conductive layer No. 6 in the third semiconductor layer.
  • a second insulating layer is provided on the first conductive layer and the fourth conductive layer, and the second insulating layer includes the first layer, the second layer on the first layer, and a third layer on the second layer, the first layer having a region having a higher film density than the second layer, and the third layer having a film density higher than that of the second layer. It is preferable to have a high area.
  • a second insulating layer is provided on the first conductive layer and the fourth conductive layer, and the second insulating layer includes the first layer, the second layer on the first layer, and a third layer on the second layer, the first layer having a region with a higher nitrogen content than the second layer, and the third layer having a nitrogen content higher than the second layer. It is preferable to have a region with a high content of.
  • one embodiment of the present invention includes forming a first conductive film, processing the first conductive film to form a first conductive layer and a second conductive layer, and forming a first conductive layer and a second conductive layer on the first conductive layer.
  • a first insulating film is formed on the second conductive layer
  • a second insulating film is formed on the first insulating film
  • the second insulating film is processed to form a second conductive layer.
  • Overlapping first insulating layers are formed, a second conductive film is formed on the first insulating layer and the first insulating film, and the first insulating film and the second conductive film are processed.
  • a second insulating layer and a third conductive layer having an opening in a region overlapping with the first conductive layer are formed, and a third conductive layer is formed on the first conductive layer, on the second insulating layer, and on the third conductive layer so as to cover the opening.
  • a first metal oxide film is formed on the layer and the first insulating layer, and the first metal oxide film is processed to form an upper surface of the first conductive layer and a side surface of the second insulating layer. , and a first semiconductor layer in contact with the top surface and side surfaces of the third conductive layer, and the first semiconductor layer, the third conductive layer, the first insulating layer, and the second insulating layer.
  • a second metal oxide film is formed on the layer, and the second metal oxide film is processed to form a second semiconductor layer overlapping the first semiconductor layer, a second conductive layer, and a first insulating layer.
  • a third semiconductor layer overlapping the first semiconductor layer, the second semiconductor layer, the third conductive layer, the third semiconductor layer, the first insulating layer, and , a third insulating film is formed on the second insulating layer, and the third insulating film is processed to form the first conductive layer, the first semiconductor layer, the second semiconductor layer, and the third insulating layer.
  • a third insulating layer having a region overlapping with the conductive layer and a fourth insulating layer having a region overlapping with the second conductive layer and the third semiconductor layer are formed;
  • a third conductive film is formed on the insulating layer, and the third conductive film is processed to form a fourth conductive layer overlapping the first semiconductor layer and the second semiconductor layer, and a second conductive layer.
  • the impurity is preferably one or more selected from boron, phosphorus, aluminum, magnesium, and silicon.
  • the first conductive film is processed to form a first conductive layer and a second conductive layer, and a second conductive layer is formed on the first conductive layer and the second conductive layer.
  • a first insulating film is formed, a second conductive film is formed on the first insulating film, and the first insulating film and the second conductive film are processed to form a region overlapping with the first conductive layer.
  • a first metal oxide film is formed on the first insulating layer, and the first metal oxide film is processed to form a top surface of the first conductive layer, a side surface of the first insulating layer, and a first metal oxide film.
  • a first semiconductor layer is formed in contact with the top surface and side surfaces of the conductive layer of No.
  • a second metal oxide film is formed on the first insulating layer, and the second metal oxide film is processed to form a second semiconductor layer overlapping the first semiconductor layer and an upper surface of the second conductive layer.
  • a third semiconductor layer in contact with the side surfaces of the first insulating layer and the top and side surfaces of the fourth conductive layer
  • a second insulating layer is formed on the conductive layer, the third semiconductor layer, the fourth conductive layer, and the first insulating layer, and a third conductive film is formed on the second insulating layer.
  • a semiconductor device having a microsized transistor and a method for manufacturing the same can be provided.
  • a small-sized semiconductor device and a method for manufacturing the same can be provided.
  • a semiconductor device including a transistor with a large on-current and a method for manufacturing the same can be provided.
  • a high-performance semiconductor device and a method for manufacturing the same can be provided.
  • a highly reliable semiconductor device and a method for manufacturing the same can be provided.
  • a method for manufacturing a semiconductor device with high productivity can be provided.
  • a novel semiconductor device and a method for manufacturing the same can be provided.
  • FIG. 1A is a plan view showing an example of a semiconductor device.
  • 1B and 1C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 2A is a plan view showing an example of a semiconductor device.
  • FIG. 2B is a cross-sectional view showing an example of a semiconductor device.
  • FIG. 3A is a plan view showing an example of a semiconductor device.
  • 3B and 3C are cross-sectional views showing an example of a semiconductor device.
  • 4A and 4B are cross-sectional views showing an example of a semiconductor device.
  • FIG. 5A is a plan view showing an example of a semiconductor device.
  • 5B and 5C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 6A is a plan view showing an example of a semiconductor device.
  • FIG. 6B and 6C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 7A is a plan view showing an example of a semiconductor device.
  • 7B and 7C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 8A is a plan view showing an example of a semiconductor device.
  • 8B and 8C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 9A is a plan view showing an example of a semiconductor device.
  • 9B and 9C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 10A is a plan view showing an example of a semiconductor device.
  • 10B and 10C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 11A is a plan view showing an example of a semiconductor device.
  • FIG. 11B and 11C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 12A is a plan view showing an example of a semiconductor device.
  • 12B and 12C are cross-sectional views showing an example of a semiconductor device.
  • FIG. 13A is a plan view showing an example of a semiconductor device.
  • 13B and 13C are cross-sectional views showing an example of a semiconductor device.
  • 14A to 14E are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • 15A to 15D are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device.
  • 16A to 16C are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device.
  • 17A to 17C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • 18A and 18B are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • 19A to 19E are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device.
  • 20A to 20C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • 21A to 21C are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device.
  • FIG. 22 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device.
  • FIG. 23A is a perspective view showing an example of a display device.
  • FIG. 23B is a block diagram of the display device.
  • FIG. 23A is a perspective view showing an example of a display device.
  • FIG. 24A is a circuit diagram of a latch circuit.
  • FIG. 24B is a circuit diagram of the inverter circuit.
  • 25A and 25B are circuit diagrams of pixel circuits.
  • FIG. 25C is a cross-sectional view showing an example of a pixel circuit.
  • FIG. 26 is a cross-sectional view showing an example of a display device.
  • FIG. 27 is a cross-sectional view showing an example of a display device.
  • FIG. 28 is a cross-sectional view showing an example of a display device.
  • 29A to 29C are cross-sectional views showing an example of a display device.
  • FIG. 30 is a cross-sectional view showing an example of a display device.
  • FIG. 31 is a cross-sectional view showing an example of a display device.
  • 32 is a cross-sectional view showing an example of a display device.
  • 33A to 33F are cross-sectional views illustrating an example of a method for manufacturing a display device.
  • 34A to 34D are diagrams illustrating an example of an electronic device.
  • 35A to 35F are diagrams illustrating an example of an electronic device.
  • 36A to 36G are diagrams illustrating an example of an electronic device.
  • 37A and 37B are diagrams showing Id-Vg characteristics of a transistor.
  • film and “layer” can be interchanged depending on the situation or circumstances.
  • conductive layer can be changed to the term “conductive film.”
  • insulating film can be changed to the term “insulating layer.”
  • a device manufactured using a metal mask or FMM fine metal mask, high-definition metal mask
  • a device with a MM (metal mask) structure is sometimes referred to as a device with an MML (metal maskless) structure.
  • SBS Side By Side
  • materials and configurations can be optimized for each light emitting device, which increases the degree of freedom in selecting materials and configurations, making it easier to improve brightness and reliability.
  • holes or electrons may be referred to as “carriers”.
  • a hole injection layer or an electron injection layer is called a “carrier injection layer”
  • a hole transport layer or an electron transport layer is called a “carrier transport layer”
  • a hole blocking layer or an electron blocking layer is called a “carrier injection layer.”
  • the carrier injection layer, carrier transport layer, and carrier block layer described above may not be clearly distinguishable depending on their respective cross-sectional shapes or characteristics.
  • one layer may serve as two or three functions among a carrier injection layer, a carrier transport layer, and a carrier block layer.
  • a light emitting device has an EL layer between a pair of electrodes.
  • the EL layer has at least a light emitting layer.
  • the layers (also referred to as functional layers) included in the EL layer include a light emitting layer, a carrier injection layer (a hole injection layer and an electron injection layer), a carrier transport layer (a hole transport layer and an electron transport layer), and Examples include carrier block layers (hole block layer and electron block layer).
  • a light-receiving device (also referred to as a light-receiving element) has an active layer that functions as at least a photoelectric conversion layer between a pair of electrodes.
  • island-like refers to a state in which two or more layers formed in the same process and using the same material are physically separated.
  • an island-shaped light emitting layer indicates that the light emitting layer and an adjacent light emitting layer are physically separated.
  • a tapered shape refers to a shape in which at least a part of the side surface of the structure is inclined with respect to the substrate surface or the surface to be formed.
  • it refers to a shape having a region in which the angle between the inclined side surface and the substrate surface or the surface to be formed (also referred to as a taper angle) is less than 90 degrees.
  • the side surface of the structure, the substrate surface, and the surface to be formed do not necessarily have to be completely flat, and may be substantially planar with a minute curvature or substantially planar with minute irregularities.
  • a sacrificial layer (also referred to as a mask layer) is a layer located above at least a light emitting layer (more specifically, a layer that is processed into an island shape among the layers constituting the EL layer). , has a function of protecting the light emitting layer during the manufacturing process.
  • step breakage refers to a phenomenon in which a layer, film, or electrode is separated due to the shape of the surface on which it is formed (for example, a step difference).
  • the shapes in plan view substantially match means that at least a portion of the outlines of the laminated layers overlap. For example, this includes a case where the upper layer and the lower layer are processed using the same mask pattern or partially the same mask pattern. However, strictly speaking, the contours may not overlap, and the upper layer may be located inside the lower layer, or the upper layer may be located outside the lower layer, and in this case, it is also said that the "shapes in plan view approximately match".
  • FIG. 1A A plan view (also referred to as a top view) of the semiconductor device 10 is shown in FIG. 1A.
  • FIG. 1B A cross-sectional view taken along the dashed-dotted line A1-A2 shown in FIG. 1A is shown in FIG. 1B, and a cross-sectional view taken along the dashed-dotted line B1-B2 and dashed-dotted line B3-B4 shown in FIG. 1A is shown in FIG. 1C.
  • FIG. 1A some of the constituent elements (such as an insulating layer) of the semiconductor device 10 are omitted.
  • FIG. 1A some of the constituent elements (such as an insulating layer) of the semiconductor device 10 are omitted.
  • FIG. 1A some of the constituent elements (such as an insulating layer) of the semiconductor device 10 are omitted.
  • FIG. 1A some of the constituent elements are omitted in the subsequent drawings as well as in FIG. 1A.
  • the semiconductor device 10 includes a transistor 100 and a transistor 200.
  • Transistor 100 and transistor 200 are each provided on substrate 102.
  • the transistor 100 includes a conductive layer 104, an insulating layer 106, a semiconductor layer 108, a semiconductor layer 105, a conductive layer 112a, and a conductive layer 112b.
  • the conductive layer 104 functions as a gate electrode.
  • a part of the insulating layer 106 functions as a gate insulating layer.
  • the conductive layer 112a functions as either a source electrode or a drain electrode, and the conductive layer 112b functions as the other source electrode or drain electrode.
  • the semiconductor layer 105 and the semiconductor layer 108 the entire region between the source electrode and the drain electrode that overlaps with the gate electrode via the gate insulating layer functions as a channel formation region. Further, in the semiconductor layer 105, a region in contact with the source electrode functions as a source region, and a region in contact with the drain electrode functions as a drain region.
  • a conductive layer 112a is provided on the substrate 102.
  • An insulating layer 110 (an insulating layer 110a, an insulating layer 110b, and an insulating layer 110c) is provided on the conductive layer 112a.
  • a conductive layer 112b is provided on the insulating layer 110.
  • the insulating layer 110 has a region sandwiched between a conductive layer 112a and a conductive layer 112b.
  • the conductive layer 112a has a region overlapping with the conductive layer 112b with the insulating layer 110 interposed therebetween.
  • the insulating layer 110 has an opening 141 in a region overlapping with the conductive layer 112a. In the opening 141, the upper surface of the conductive layer 112a is exposed.
  • the conductive layer 112b has an opening 143 in a region overlapping with the conductive layer 112a.
  • the opening 143 is provided in a region overlapping with the opening 141.
  • the semiconductor layer 105 is provided to cover the openings 141 and 143.
  • the semiconductor layer 105 has a region in contact with the top and side surfaces of the conductive layer 112b, the side surfaces of the insulating layer 110, and the top surface of the conductive layer 112a.
  • the semiconductor layer 108 is provided to cover the semiconductor layer 105.
  • the semiconductor layer 108 has a region in contact with the top surface and side surfaces of the semiconductor layer 105, and the top surface of the conductive layer 112b.
  • the semiconductor layer 105 and the semiconductor layer 108 are electrically connected to the conductive layer 112a through the opening 141 and the opening 143.
  • the semiconductor layer 105 and the semiconductor layer 108 have shapes along the top and side surfaces of the conductive layer 112b, the side surfaces of the insulating layer 110, and the top surface of the conductive layer 112a.
  • FIG. 1B and the like show an example in which the end of the semiconductor layer 108 is located outside the end of the semiconductor layer 105, this is not the case.
  • the position of the end of the semiconductor layer 108 and the position of the end of the semiconductor layer 105 may be approximately aligned. Further, the end of the semiconductor layer 108 may be located inside the end of the semiconductor layer 105.
  • the transistor 100 has two stacked semiconductor layers (a semiconductor layer 105 and a semiconductor layer 108). It is preferable that the semiconductor layer 105 and the semiconductor layer 108 are formed from materials having different compositions or film qualities. For example, it is preferable to use a material with higher mobility for the first semiconductor layer (semiconductor layer 105) than for the second semiconductor layer (semiconductor layer 108). As a result, a transistor with higher on-current can be realized than when only the semiconductor layer 108 is used. Note that the number of semiconductor layers included in the transistor 100 is not limited to two, and may have a stacked structure of three or more layers.
  • a part of the insulating layer 106 functions as a gate insulating layer of the transistor 100.
  • the insulating layer 106 is provided to cover the openings 141 and 143 with the semiconductor layer 105 and the semiconductor layer 108 interposed therebetween.
  • the insulating layer 106 is provided over the semiconductor layer 105, the semiconductor layer 108, the conductive layer 112b, and the insulating layer 110.
  • the insulating layer 106 has a region in contact with the top surface of the semiconductor layer 108, the side surface of the conductive layer 112b, and the top surface of the insulating layer 110.
  • the insulating layer 106 has a shape along the top surface of the insulating layer 110, the side surface of the conductive layer 112b, and the top surface of the semiconductor layer 108.
  • a conductive layer 104 functioning as a gate electrode of the transistor 100 is provided in contact with the upper surface of the insulating layer 106.
  • the conductive layer 104 has a region overlapping with the semiconductor layer 105 and the semiconductor layer 108 with the insulating layer 106 interposed therebetween.
  • the conductive layer 104 has a shape along the top surface of the insulating layer 106.
  • the transistor 100 is a so-called top-gate transistor that has a gate electrode above the semiconductor layer 108. Further, since the lower surface of the semiconductor layer 105 (the surface on the substrate 102 side) is in contact with the source electrode and the drain electrode, it can be called a TGBC (Top Gate Bottom Contact) transistor.
  • TGBC Top Gate Bottom Contact
  • the transistor 100 since the source electrode and the drain electrode are located at different heights with respect to the substrate surface, the drain current flows in the height direction (vertical direction). Therefore, the transistor 100 can also be called a vertical transistor, a vertical channel transistor, a vertical channel transistor, a VFET (Vertical Field Effect Transistor), or the like.
  • the channel length of the transistor 100 can be controlled by the thickness of the insulating layer 110 provided between the conductive layer 112a and the conductive layer 112b. Therefore, a transistor having a channel length smaller than the resolution limit of an exposure apparatus used for manufacturing the transistor can be manufactured with high precision. Furthermore, since an extremely small channel length can be formed, a transistor with a large on-current can be realized. Further, the transistor 100 includes two stacked semiconductor layers (a semiconductor layer 105 and a semiconductor layer 108). As described above, when the semiconductor layer of the transistor 100 has a two-layer stacked structure, the on-state current can be increased in some cases than when the semiconductor layer has a single-layer structure. Therefore, by appropriately selecting materials for the semiconductor layer 105 and the semiconductor layer 108, a transistor with even higher on-state current can be realized.
  • the channel length of the transistor 100 can be controlled simply by adjusting the thickness of the insulating layer 110 during formation, when a plurality of transistors 100 are manufactured, variations in characteristics among the transistors can be reduced. You can also do it. Therefore, the operation of the semiconductor device including the transistor 100 is stabilized, and reliability can be improved. Furthermore, when characteristic variations are reduced, the degree of freedom in circuit design increases, and the operating voltage of the semiconductor device can be lowered. Therefore, power consumption of the semiconductor device can be reduced.
  • the transistor 200 includes a conductive layer 204, an insulating layer 106, a semiconductor layer 208, a conductive layer 212a, a conductive layer 212b, an insulating layer 120, and an insulating layer 110 (insulating layer 110a, insulating layer 110b, and insulating layer 110c). ) and a conductive layer 202a.
  • the conductive layer 204 functions as a first gate electrode (also referred to as a top gate electrode).
  • a part of the insulating layer 106 (a region different from the region functioning as a gate insulating layer of the transistor 100) functions as a first gate insulating layer.
  • the conductive layer 212a functions as either a source electrode or a drain electrode, and the conductive layer 212b functions as the other source electrode or drain electrode.
  • a portion of the insulating layer 120 and a portion of the insulating layer 110 function as a second gate insulating layer.
  • the conductive layer 202a functions as a second gate electrode (also referred to as a bottom gate electrode or back gate electrode).
  • a portion of the semiconductor layer 208 that overlaps with at least one of the conductive layer 204 and the conductive layer 202a between the region in contact with the source electrode and the region in contact with the drain electrode functions as a channel formation region.
  • a portion of the semiconductor layer 208 that overlaps with the conductive layer 204 may be referred to as a channel formation region, but in reality, a portion that does not overlap with the conductive layer 204 but overlaps with the conductive layer 202a. Channels can also be formed.
  • the semiconductor layer 208 has a pair of regions 208D, which, in plan view, include a region sandwiched between the first gate insulating layer and the source electrode, and a region sandwiched between the first gate insulating layer and the drain electrode. , and has a pair of regions 208L in a region sandwiched between a channel forming region (a portion of the semiconductor layer 208 overlapping with the conductive layer 204) and a region 208D.
  • the region 208L can also be referred to as a region of the semiconductor layer 208 that overlaps with the first gate insulating layer and does not overlap with the first gate electrode.
  • a region in contact with the source electrode functions as a source region
  • a region in contact with the drain electrode functions as a drain region.
  • the semiconductor layer 208 has a channel formation region, a pair of regions 208L sandwiching the channel formation region, a pair of regions 208D outside the channel formation region, and a source region and a drain region outside the region 208L.
  • the region 208L and the region 208D function as a buffer region for relaxing the drain electric field. Since the region 208L and the region 208D are regions that do not overlap with the conductive layer 204, a channel is hardly formed even when a gate voltage is applied to the conductive layer 204. It is preferable that the carrier concentration of the region 208L and the region 208D is higher than that of the channel formation region. Thereby, the region 208L and the region 208D can function as LDD (Lightly Doped Drain) regions.
  • LDD Lightly Doped Drain
  • the region 208L and the region 208D are regions containing impurity elements.
  • impurity element one or more of hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, magnesium, silicon, and noble gas can be used.
  • noble gases include helium, neon, argon, krypton, and xenon. It is particularly preferable to use one or more of boron, phosphorus, aluminum, magnesium, and silicon as the impurity element.
  • the region 208L is also referred to as a region with the same or lower resistance, a region with the same or higher carrier concentration, a region with the same or higher oxygen defect density, and a region with the same or higher impurity concentration than the channel forming region. Can be done.
  • the region 208D can also be referred to as a region with the same or lower resistance, a region with the same or higher carrier concentration, a region with the same or higher oxygen defect density, or a region with the same or higher impurity concentration than the region 208L. can.
  • the region 208L and the region 208D that function as LDD regions between the channel forming region and the source and drain regions high source-drain breakdown voltage, large on-current, and high reliability can be achieved. , a highly reliable transistor 200 can be realized.
  • the impurity element when adding the impurity element described above to the semiconductor layer 208 to form the region 208L and the region 208D, the impurity element may be supplied to the semiconductor layer 108 through the insulating layer 106 using the conductive layer 104 as a mask. good.
  • a region 108L is formed in a region of the semiconductor layer 108 that does not overlap with the conductive layer 104.
  • the region 108L does not need to be formed.
  • the conductive layer 104 extends to cover the end of the semiconductor layer 108, the entire semiconductor layer 108 is masked by the conductive layer 104, so impurity elements are not supplied to the semiconductor layer 108, and the region 108L is formed. Not done.
  • a conductive layer 202a is provided on the substrate 102 in a region different from the conductive layer 112a.
  • the conductive layer 202a can be formed using the same material and in the same process as the conductive layer 112a.
  • An insulating layer 110 is provided on the conductive layer 202a.
  • An insulating layer 120 is provided on the insulating layer 110.
  • a semiconductor layer 208 is provided on the insulating layer 120 so as to have a region overlapping with the conductive layer 202a.
  • the semiconductor layer 208 can be formed using the same material and in the same process as the semiconductor layer 108.
  • an insulating layer 106, a conductive layer 212a, and a conductive layer 212b are provided.
  • a partial region of the insulating layer 106 functioning as the first gate insulating layer of the transistor 200 (a region different from the region functioning as the gate insulating layer of the transistor 100) has a region overlapping with the conductive layer 202a. It is provided between the conductive layer 212a and the conductive layer 212b in contact with the upper surface of the semiconductor layer 208.
  • an opening 147a and an opening 147b are provided in the insulating layer 106 so as to sandwich the conductive layer 204 therebetween.
  • the opening 147a and the opening 147b are openings that reach above the source region and drain region in the semiconductor layer 208 and above the region 208D.
  • the conductive layer 212a functioning as one of the source electrode and the drain electrode of the transistor 200 is in contact with the upper surface (one of the source region and the drain region) of the semiconductor layer 208.
  • the conductive layer 212b functioning as the other of the source electrode or the drain electrode of the transistor 200 is in contact with the upper surface of the semiconductor layer 208 (the other of the source region or the drain region).
  • a conductive layer 204 functioning as a first gate electrode of the transistor 200 is provided in contact with the upper surface of the insulating layer 106.
  • the conductive layer 204 has a region overlapping with the conductive layer 202a with the insulating layer 106 and the semiconductor layer 208 interposed therebetween.
  • the conductive layer 204, the conductive layer 212a, and the conductive layer 212b can be formed using the same material and in the same process as the conductive layer 104, respectively.
  • the conductive layer 204 is electrically connected to the conductive layer 202a through openings 149 provided in the insulating layer 110, the insulating layer 120, and the insulating layer 106. Good too. Thereby, the same potential can be applied to the conductive layer 204 and the conductive layer 202a. By applying the same potential to the conductive layer 204 and the conductive layer 202a, the current that can flow when the transistor 200 is in the on state (on current) can be increased. Further, leakage current between the source and drain (also referred to as off-state current) when the transistor 200 is off can be reduced.
  • the conductive layer 204 is provided to cover the opening 149 and has a region in contact with the conductive layer 202a.
  • the conductive layer 204 and the conductive layer 202a protrude outward from the end of the semiconductor layer 208 in the channel width direction of the transistor 200.
  • the entire semiconductor layer 208 in the channel width direction is covered with the conductive layer 204 and the conductive layer 202a via the insulating layer 106, the insulating layer 110, and the insulating layer 120. becomes.
  • the semiconductor layer 208 can be electrically surrounded by an electric field generated by the pair of gate electrodes.
  • the conductive layer 204 and the conductive layer 202a may be configured not to be connected. At this time, a constant potential may be applied to one of the pair of gate electrodes, and a signal for driving the transistor 200 may be applied to the other. At this time, the threshold voltage when the transistor 200 is driven by the other gate electrode can also be controlled by the potential applied to one gate electrode.
  • the conductive layer 202a may be electrically connected to the conductive layer 212a or the conductive layer 212b. At this time, the conductive layer 212a or 212b and the conductive layer 202a may be electrically connected to each other through openings provided in the insulating layer 106, the insulating layer 120, and the insulating layer 110.
  • the transistor 200 is a transistor that has a first gate electrode and a second gate electrode above and below the semiconductor layer 208, respectively.
  • the region 208D and the region 208L functioning as the LDD region can be formed in a self-aligned manner. . Therefore, the transistor 200 can be called a TGSA (Top Gate Self-Aligned) transistor.
  • the channel length of the transistor 200 can be controlled by the length of the conductive layer 204. Therefore, the channel length of the transistor 200 has a value greater than or equal to the resolution limit of an exposure apparatus used for manufacturing the transistor. By increasing the channel length, a transistor with high saturation characteristics can be obtained.
  • the transistor 100 with a short channel length and the transistor 200 with a long channel length can be formed on the same substrate by using some steps in common. For example, by applying the transistor 100 to a transistor that requires a large on-current and applying the transistor 200 to a transistor that requires high saturation characteristics, the semiconductor device 10 with high performance can be realized.
  • the transistor 100 is applied to a selection transistor included in a pixel circuit included in the display device, and the transistor 200 is applied to a pixel circuit included in the display device. It can be applied to the included drive transistors. Further, the transistor 100 is applied to a transistor that configures a drive circuit (for example, a gate line drive circuit or a source line drive circuit) included in the display device, and the transistor 200 is applied to a transistor that configures a pixel circuit included in the display device. It can also be applied.
  • a drive circuit for example, a gate line drive circuit or a source line drive circuit
  • each opening in plan view can be, for example, circular or elliptical.
  • the shape of each opening in plan view may be a polygon such as a triangle, a quadrangle (including a rectangle, a rhombus, and a square), a pentagon, or a shape with rounded corners of these polygons.
  • the shapes of the openings 141 and 143 in plan view are preferably circular, as shown in FIG. 1A.
  • the end of the conductive layer 112b on the opening 143 side coincides with or approximately coincides with the end of the insulating layer 110 on the opening 141 side. It can be said that the shape of the opening 143 in plan view matches or approximately matches the shape of the opening 141 in plan view.
  • the end of the conductive layer 112b on the opening 143 side refers to the lower end of the conductive layer 112b on the opening 143 side.
  • the lower surface of the conductive layer 112b refers to the surface on the insulating layer 110 side.
  • the end of the insulating layer 110 on the opening 141 side refers to the end of the upper surface of the insulating layer 110 on the opening 141 side.
  • the upper surface of the insulating layer 110 refers to the surface on the conductive layer 112b side.
  • the shape of the opening 143 in plan view refers to the shape of the lower end of the conductive layer 112b on the opening 143 side.
  • the shape of the opening 141 in plan view refers to the shape of the upper end of the insulating layer 110 on the opening 141 side.
  • the opening 141 can be formed using, for example, the resist mask used to form the opening 143. Specifically, an insulating film that will become the insulating layer 110, a conductive film that will become the conductive layer 112b over the insulating film, and a resist mask over the conductive film are formed. After forming an opening 143 in the conductive film that will become the conductive layer 112b using the resist mask, the opening 141 is formed in the insulating film that will become the insulating layer 110 using the resist mask. The end portion and the end portion of the opening 143 may match or substantially match. With such a configuration, the process can be simplified.
  • the opening 141 may be formed in a process different from that for the opening 143. Furthermore, the order in which the openings 141 and 143 are formed is not particularly limited. For example, after the opening 141 is formed in the insulating film that will become the insulating layer 110, a conductive film that will become the conductive layer 112b may be formed, and the opening 143 may be formed in the conductive film.
  • the end of the conductive layer 112b on the opening 143 side does not have to coincide with the end of the insulating layer 110 on the opening 141 side. That is, the shape of the opening 143 in plan view does not have to match the shape of the opening 141 in plan view. It is preferable that the opening 143 includes the opening 141 in a plan view. The end of the conductive layer 112b on the opening 143 side may be located outside the end of the insulating layer 110 on the opening 141 side. In this case, the semiconductor layer 105 has a region in contact with the top surface and side surfaces of the conductive layer 112b, the top surface and side surfaces of the insulating layer 110, and the top surface of the conductive layer 112a.
  • the covering properties of the layers formed on the conductive layer 112a, the insulating layer 110, and the conductive layer 112b can be improved, and occurrence of defects such as breakage or gaps in the layers can be suppressed.
  • the transistor 100 includes a first region in which the insulating layer 110 is provided over the conductive layer 112a, and a second region in which the insulating layer 110 is not provided over the conductive layer 112a. good.
  • the semiconductor layer 105 and the semiconductor layer 108 may be provided in a step between the first region and the second region.
  • the insulating layer 106 may be provided over the semiconductor layer 105 and the semiconductor layer 108, and the conductive layer 104 may be provided so as to overlap the semiconductor layer 105 and the semiconductor layer 108 with the insulating layer 106 interposed therebetween.
  • the semiconductor layer 105 covers the end of the conductive layer 112b on the opening 143 side.
  • FIG. 1B and the like show a structure in which the end portion of the semiconductor layer 105 is located on the conductive layer 112b. It can also be said that the end of the semiconductor layer 105 is in contact with the upper surface of the conductive layer 112b. Note that the semiconductor layer 105 may extend and cover the end of the conductive layer 112b on the side that does not face the opening 143. An end of the semiconductor layer 105 may be in contact with the upper surface of the insulating layer 110.
  • the semiconductor layer 105 is provided to cover the openings 141 and 143. As shown in FIG. 1B and the like, in the opening 141, the semiconductor layer 105 has a region in contact with the upper surface of the conductive layer 112a.
  • the semiconductor layer 108 is provided to cover the semiconductor layer 105. 1B and the like show a configuration in which the semiconductor layer 108 is in contact with the top and side surfaces of the semiconductor layer 105 and the top surface of the conductive layer 112b. Note that the end of the semiconductor layer 108 does not need to be located on the upper surface of the conductive layer 112b. The end of the semiconductor layer 108 may be located on the side surface of the semiconductor layer 105 or may be located on the top surface of the semiconductor layer 105.
  • the semiconductor layer 208 can be formed in the same process as the semiconductor layer 108. As shown in FIG. 1B and the like, the semiconductor layer 208 is provided on the insulating layer 120. Note that the semiconductor layer 108 and the semiconductor layer 208 may be formed in different steps. Different materials may be used for the semiconductor layer 108 and the semiconductor layer 208.
  • the semiconductor layer 108 and the semiconductor layer 208 are each shown to have a single-layer structure in FIG. 1B and the like, one embodiment of the present invention is not limited to this.
  • the semiconductor layer 108 and the semiconductor layer 208 may each have a stacked structure of two or more layers.
  • a part of the insulating layer 106 is provided on the semiconductor layer 108, and another region is provided on the semiconductor layer 208.
  • the conductive layer 104 is provided to cover the openings 141 and 143 with the insulating layer 106 in between.
  • the conductive layer 204 is provided over the insulating layer 106 so as to have a region overlapping with the semiconductor layer 208.
  • the conductive layer 204 can be formed in the same process as the conductive layer 104.
  • the conductive layer 104 has regions that overlap with the semiconductor layer 105 and the semiconductor layer 108 with the insulating layer 106 in between in the opening 141 and the opening 143. Further, the conductive layer 104 has a region overlapping with the conductive layer 112a and a region overlapping with the conductive layer 112b via the insulating layer 106, the semiconductor layer 108, and the semiconductor layer 105. The conductive layer 104 preferably covers the end of the conductive layer 112b on the opening 143 side. With this configuration, the entire region of the semiconductor layer 105 and the semiconductor layer 108 that overlaps with the gate electrode between the source electrode and the drain electrode via the gate insulating layer functions as a channel formation region. be able to. Note that the conductive layer 104 may extend and cover the end of the conductive layer 112b on the side that does not face the opening 143. Further, the conductive layer 104 may extend to and cover the ends of the semiconductor layer 108.
  • the conductive layer 112a, the conductive layer 112b, and the conductive layer 104 can each function as wiring.
  • the transistor 100 can be provided in a region where these wirings overlap, and in a circuit including the transistor 100 and the wiring, the area occupied by the transistor 100 and the wiring can be reduced. Therefore, the area occupied by the circuit can be reduced, and a compact semiconductor device can be realized.
  • the semiconductor device 10 of one embodiment of the present invention is applied to a pixel circuit of a display device, the area occupied by the pixel circuit can be reduced, and a high-definition display device can be realized.
  • the semiconductor device 10 of one embodiment of the present invention is applied to a driver circuit of a display device (for example, a gate line driver circuit or a source line driver circuit), the area occupied by the driver circuit can be reduced, and A display device can be realized.
  • a driver circuit of a display device for example, a gate line driver circuit or a source line driver circuit
  • the conductive layer 112a which also functions as a wiring
  • the conductive layer 112b, the conductive layer 104, and the conductive layer 204 are provided in different layers. Therefore, since wiring can be arranged in each layer, the degree of freedom in layout is increased and the area occupied by the circuit can be reduced.
  • FIG. 2A is a plan view of transistor 100.
  • FIG. 2B is an enlarged view of transistor 100 shown in FIG. 1B.
  • a region in contact with the conductive layer 112a functions as either a source region or a drain region, and a region in contact with the conductive layer 112b functions as the other source region or drain region. Further, in the semiconductor layer 105 and the semiconductor layer 108, a region between the source region and the drain region functions as a channel formation region.
  • the channel length of the transistor 100 is the distance between the source region and the drain region.
  • the channel length L100 of the transistor 100 is indicated by a dashed double-headed arrow.
  • the channel length L100 is the distance between the end of the region where the semiconductor layer 105 and the conductive layer 112a are in contact with each other and the end of the region where the semiconductor layer 105 and the conductive layer 112b are in contact in a cross-sectional view.
  • the channel length L100 of the transistor 100 corresponds to the length of the side surface of the insulating layer 110 on the opening 141 side in a cross-sectional view.
  • the channel length L100 is determined by the thickness T110 of the insulating layer 110 and the angle ⁇ 110 between the side surface of the insulating layer 110 on the opening 141 side and the surface on which the insulating layer 110 is formed (here, the upper surface of the conductive layer 112a). It is fixed and is not affected by the performance of the exposure equipment used to fabricate the transistor. Therefore, the channel length L100 can be set to a value smaller than the limit resolution of the exposure apparatus, and a fine-sized transistor can be realized.
  • the channel length L100 is preferably 0.010 ⁇ m or more and less than 3.0 ⁇ m, more preferably 0.050 ⁇ m or more and less than 3.0 ⁇ m, further preferably 0.10 ⁇ m or more and less than 3.0 ⁇ m, and even more preferably 0.15 ⁇ m or more.
  • Less than 3.0 ⁇ m is preferred, more preferably 0.20 ⁇ m or more and less than 3.0 ⁇ m, further preferably 0.20 ⁇ m or more and 2.5 ⁇ m or less, even more preferably 0.20 ⁇ m or more and 2.0 ⁇ m or less, and even more preferably 0.20 ⁇ m or more and less than 2.0 ⁇ m.
  • the thickness is preferably 0.40 ⁇ m or more and 1.0 ⁇ m or less, more preferably 0.50 ⁇ m or more and 1.0 ⁇ m or less.
  • the film thickness T110 of the insulating layer 110 is indicated by a double-dotted chain arrow.
  • the on-current of the transistor 100 can be increased.
  • the transistor 100 By using the transistor 100, a circuit that can operate at high speed can be manufactured. Furthermore, it becomes possible to reduce the area occupied by the circuit. Therefore, a compact semiconductor device can be realized. For example, when the semiconductor device 10 of one embodiment of the present invention is applied to a large-sized display device or a high-definition display device, even if the number of wires increases, signal delay in each wire can be reduced, and the display Unevenness can be suppressed. Furthermore, since the area occupied by the circuit can be reduced, the frame of the display device can be made narrower.
  • the channel length L100 can be controlled.
  • the thickness T110 of the insulating layer 110 is preferably 0.010 ⁇ m or more and less than 3.0 ⁇ m, more preferably 0.050 ⁇ m or more and 2.5 ⁇ m or less, and even more preferably 0.10 ⁇ m or more and 2.0 ⁇ m or less, and 0.010 ⁇ m or more and less than 3.0 ⁇ m. .15 ⁇ m or more and 1.5 ⁇ m or less, more preferably 0.20 ⁇ m or more and 1.2 ⁇ m or less, further preferably 0.30 ⁇ m or more and 1.0 ⁇ m or less, and even more preferably 0.40 ⁇ m or more and 1.0 ⁇ m or less, and is preferably 0.50 ⁇ m or more and 1.0 ⁇ m or less.
  • the side surface of the insulating layer 110 on the opening 141 side has a tapered shape.
  • the angle ⁇ 110 between the side surface of the insulating layer 110 on the opening 141 side and the surface on which the insulating layer 110 is formed is preferably less than 90 degrees.
  • the coverage of the layer provided on the insulating layer 110 (for example, the semiconductor layer 105) can be improved.
  • the angle ⁇ 110 is made small, the contact area between the semiconductor layer 105 and the conductive layer 112a becomes small, and the contact resistance between the semiconductor layer 105 and the conductive layer 112a may become high.
  • the angle ⁇ 110 is, for example, 30 degrees or more and less than 90 degrees, 35 degrees or more and 85 degrees or less, 40 degrees or more and 80 degrees or less, 45 degrees or more and 80 degrees or less, 50 degrees or more and 80 degrees or less, 55 degrees or more and 80 degrees or less, and 60 degrees.
  • the angle may be greater than or equal to 80 degrees, greater than or equal to 65 degrees and less than or equal to 80 degrees, or greater than or equal to 70 degrees and less than or equal to 80 degrees. Further, the angle ⁇ 110 may be 75 degrees or less, 70 degrees or less, 65 degrees or less, or 60 degrees or less.
  • the angle ⁇ 110 within the above range, it is possible to improve the coverage of the layer (for example, the semiconductor layer 105) formed on the conductive layer 112a and the insulating layer 110, and prevent defects such as breaks or holes in the layer. This can be prevented from occurring. Further, contact resistance between the semiconductor layer 105 and the conductive layer 112a can be reduced.
  • FIG. 2B and the like show a configuration in which the shape of the side surface of the insulating layer 110 on the opening 141 side is a straight line in cross-sectional view
  • one embodiment of the present invention is not limited to this.
  • the side surface of the insulating layer 110 on the opening 141 side may have a curved shape, or may have both a straight region and a curved region.
  • the conductive layer 112b is not provided inside the opening 141. Specifically, the conductive layer 112b preferably does not have a region in contact with the side surface of the insulating layer 110 on the opening 141 side.
  • the channel length L100 of the transistor 100 becomes shorter than the length of the side surface of the insulating layer 110 on the opening 141 side, which may make it difficult to control the channel length L100. Therefore, it is preferable that the shape of the opening 143 in plan view matches the shape of the opening 141 in plan view, or that the opening 143 includes the opening 141 in plan view.
  • the channel width of the transistor 100 is the width (length) of the source region or the width (length) of the drain region in the direction perpendicular to the channel length direction.
  • the channel width is the width (length) of the region where the semiconductor layer 105 and the conductive layer 112a are in contact, or the width (length) of the region where the semiconductor layer 105 and the conductive layer 112b are in contact in the direction perpendicular to the channel length direction.
  • the channel width of the transistor 100 will be described as the width (length) of a region where the semiconductor layer 105 and the conductive layer 112b are in contact with each other in a direction perpendicular to the channel length direction. In FIGS.
  • the channel width W100 of the transistor 100 is indicated by a solid double-headed arrow.
  • the channel width W100 is the circumferential length of the opening 143 in plan view. Specifically, the channel width W100 is the length of the end of the lower surface (the surface on the insulating layer 110 side) of the conductive layer 112b on the opening 143 side in plan view.
  • the channel width W100 is determined by the shape of the opening 143 in plan view.
  • the width D143 of the opening 143 is indicated by a two-dot chain double-headed arrow.
  • the width D143 refers to the length of the short side of the minimum rectangle circumscribing the opening 143 in plan view.
  • the width D143 of the opening 143 is equal to or larger than the resolution limit of the exposure apparatus.
  • the width D143 is, for example, preferably 0.01 ⁇ m or more and less than 5.0 ⁇ m, more preferably 0.01 ⁇ m or more and less than 4.5 ⁇ m, further preferably 0.01 ⁇ m or more and less than 4.0 ⁇ m, and even more preferably 0.01 ⁇ m or more and less than 4.0 ⁇ m. It is preferably less than .5 ⁇ m, more preferably 0.01 ⁇ m or more and less than 3.0 ⁇ m, further preferably 0.01 ⁇ m or more and 2.5 ⁇ m or less, even more preferably 0.01 ⁇ m or more and 2.0 ⁇ m or less, and even more preferably 0.01 ⁇ m.
  • 1.5 ⁇ m or less is preferable, more preferably 0.30 ⁇ m or more and 1.5 ⁇ m or less, further preferably 0.30 ⁇ m or more and 1.2 ⁇ m or less, even more preferably 0.40 ⁇ m or more and 1.2 ⁇ m or less, and even more preferably 0.30 ⁇ m or more and 1.2 ⁇ m or less, and even more preferably
  • the thickness is preferably .40 ⁇ m or more and 1.0 ⁇ m or less, and more preferably 0.50 ⁇ m or more and 1.0 ⁇ m or less. Note that when the opening 143 has a circular shape in plan view, the width D143 corresponds to the diameter of the opening 143, and the channel width W100 can be calculated as "D143 ⁇ ".
  • FIG. 3A is a top view of transistor 200.
  • FIG. 3B is an enlarged view of transistor 200 shown in FIG. 1B.
  • FIG. 3C is an enlarged view of transistor 200 shown in FIG. 1C.
  • a region in contact with the conductive layer 212a functions as either a source region or a drain region, and a region in contact with the conductive layer 212b functions as the other source region or drain region.
  • a pair of regions 208D is located inside the source region and the drain region, and a pair of regions 208L is located inside the region 208D.
  • Region 208D and region 208L function as LDD regions.
  • the inner side of the pair of regions 208L in plan view, that is, the region overlapping with the conductive layer 204 functions as a channel forming region.
  • the channel length of the transistor 200 is the length of the region where the semiconductor layer 208 and the conductive layer 204 overlap (that is, the channel formation region) between the pair of regions 208L.
  • the channel length L200 of the transistor 200 is indicated by a dashed double-headed arrow.
  • the channel length L200 of the transistor 200 is determined by the length of the conductive layer 204, and has a value greater than or equal to the resolution limit of an exposure apparatus used for manufacturing the transistor.
  • the channel length L200 can be 1.5 ⁇ m or more.
  • the channel width of the transistor 200 is the width (length) of the region where the semiconductor layer 208 and the conductive layer 204 overlap in the direction perpendicular to the channel length direction.
  • the channel width W200 of the transistor 200 is indicated by a solid double-headed arrow.
  • the channel length L100 of the transistor 100 can be set to a value smaller than the limit resolution of the exposure apparatus, and the channel length L200 of the transistor 200 can be set to a value greater than or equal to the limit resolution of the exposure apparatus.
  • the transistor 100 by applying the transistor 100 to a transistor that requires a large on-current and applying the transistor 200 to a transistor that requires high saturation characteristics, a high-performance semiconductor device 10 that takes advantage of the advantages of each transistor can be realized. Can be done.
  • the transistor 100 and the transistor 200 which have different structures and channel lengths, can be formed over the substrate 102 by using some steps in common.
  • the conductive layer 112a and the conductive layer 202a can be formed in the same process.
  • the semiconductor layer 108 and the semiconductor layer 208 can be formed in the same process.
  • the conductive layer 104, the conductive layer 204, the conductive layer 212a, and the conductive layer 212b can be formed in the same process. Therefore, the manufacturing cost of the semiconductor device 10 can be reduced.
  • semiconductor layer 105, semiconductor layer 108, semiconductor layer 208 Semiconductor materials that can be used for the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 are not particularly limited.
  • an elemental semiconductor or a compound semiconductor can be used.
  • silicon or germanium can be used as the single semiconductor.
  • gallium arsenide or silicon germanium can be used.
  • an organic substance having semiconductor properties or a metal oxide having semiconductor properties also referred to as an oxide semiconductor
  • these semiconductor materials may contain impurities as dopants.
  • the crystallinity of the semiconductor materials used for the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 is not particularly limited. (a semiconductor partially having a crystalline region) may be used. It is preferable to use a semiconductor having crystallinity because deterioration of transistor characteristics can be suppressed.
  • Silicon can be used for each of the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208.
  • Examples of silicon include single crystal silicon, polycrystalline silicon, microcrystalline silicon, and amorphous silicon.
  • Examples of polycrystalline silicon include low temperature polysilicon (LTPS).
  • a transistor using amorphous silicon for the semiconductor layer can be formed on a large glass substrate and can be manufactured at low cost.
  • a transistor using polycrystalline silicon for a semiconductor layer has high field effect mobility and can operate at high speed.
  • a transistor using microcrystalline silicon for a semiconductor layer has higher field effect mobility than a transistor using amorphous silicon, and can operate at high speed.
  • the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 may have a layered material that functions as a semiconductor.
  • a layered material is a general term for a group of materials having a layered crystal structure.
  • a layered crystal structure is a structure in which layers formed by covalent bonds or ionic bonds are stacked via a bond weaker than the covalent bond or ionic bond, such as van der Waals force.
  • a layered material has high electrical conductivity within a unit layer, that is, high two-dimensional electrical conductivity.
  • Examples of the layered material include graphene, silicene, and chalcogenide.
  • a chalcogenide is a compound containing chalcogen (an element belonging to Group 16).
  • examples of chalcogenides include transition metal chalcogenides, group 13 chalcogenides, and the like.
  • transition metal chalcogenides applicable to the semiconductor layer of a transistor include molybdenum sulfide (typically MoS 2 ), molybdenum selenide (typically MoSe 2 ), and molybdenum tellurium (typically MoTe 2 ) .
  • tungsten sulfide typically WS 2
  • tungsten selenide typically WSe 2
  • tungsten tellurium typically WTe 2
  • hafnium sulfide typically HfS 2
  • hafnium selenide typically HfSe 2
  • zirconium sulfide typically ZrS 2
  • zirconium selenide typically ZrSe 2
  • the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 each contain a metal oxide (oxide semiconductor).
  • metal oxides that can be used for the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 include indium oxide, gallium oxide, and zinc oxide. It is preferable that the metal oxide contains at least indium (In) or zinc (Zn). Moreover, it is preferable that the metal oxide has two or three selected from indium, element M, and zinc.
  • the element M is a metal element or a metalloid element that has a high bonding energy with oxygen, for example, a metal element or a metalloid element that has a higher bonding energy with oxygen than indium.
  • the element M includes aluminum, gallium, tin, yttrium, titanium, vanadium, chromium, manganese, iron, cobalt, nickel, zirconium, molybdenum, hafnium, tantalum, tungsten, lanthanum, cerium, neodymium, magnesium, and calcium. , strontium, barium, boron, silicon, germanium, and antimony.
  • the element M included in the metal oxide is preferably one or more of the above elements, more preferably one or more selected from aluminum, gallium, tin, and yttrium, and further gallium. preferable.
  • metal elements and metalloid elements may be collectively referred to as "metal elements", and the "metal elements" described in this specification, etc. may include semimetal elements. .
  • the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 are each made of, for example, indium zinc oxide (In-Zn oxide), indium tin oxide (In-Sn oxide), and indium titanium oxide (In-Ti oxide), indium gallium oxide (In-Ga oxide), indium gallium aluminum oxide (In-Ga-Al oxide), indium gallium tin oxide (In-Ga-Sn oxide), gallium zinc oxide (also written as Ga-Zn oxide, GZO), aluminum zinc oxide (Al-Zn oxide), indium aluminum zinc oxide (also written as In-Al-Zn oxide, IAZO), indium tin zinc oxide (In-Sn-Zn oxide), indium titanium zinc oxide (In-Ti-Zn oxide), indium gallium zinc oxide (In-Ga-Zn oxide, also referred to as IGZO), indium gallium tin zinc oxide In-Ga-Sn-Zn oxide (also referred to as IGZTO), indium gallium aluminum zinc
  • compositions of metal oxides included in the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 greatly affect the electrical characteristics and reliability of the transistor 100 and the transistor 200.
  • the metal oxide may contain one or more metal elements having a large number of periods in the periodic table.
  • metal elements having a large number of periods include metal elements belonging to the fifth period and metal elements belonging to the sixth period.
  • the metal element examples include yttrium, zirconium, silver, cadmium, tin, antimony, barium, lead, bismuth, lanthanum, cerium, praseodymium, neodymium, promethium, samarium, and europium. Note that lanthanum, cerium, praseodymium, neodymium, promethium, samarium, and europium are called light rare earth elements.
  • the metal oxide may contain one or more nonmetallic elements.
  • the field effect mobility of the transistor can be increased in some cases.
  • nonmetallic elements include carbon, nitrogen, phosphorus, sulfur, selenium, fluorine, chlorine, bromine, and hydrogen.
  • the atomic ratio of indium is greater than or equal to the atomic ratio of zinc.
  • the atomic ratio of indium is greater than or equal to the atomic ratio of tin.
  • In-M-Zn oxide for the semiconductor layer, use a metal oxide in which the atomic ratio of indium to the sum of the atomic numbers of all metal elements contained is higher than the atomic ratio of element M. Can be done. Furthermore, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of element M.
  • the sum of the atomic ratios of the metal elements can be the atomic ratio of the element M.
  • the atomic ratio of the element M can be the sum of the atomic ratio of gallium and the atomic ratio of aluminum.
  • the atomic ratio of indium, element M, and zinc is within the above-mentioned range.
  • the atomic ratio of the element M can be the sum of the atomic ratio of gallium and the atomic ratio of tin.
  • the atomic ratio of indium, element M, and zinc is within the above-mentioned range.
  • the ratio of the number of atoms of indium to the sum of the number of atoms of all metal elements contained in the metal oxide is 30 atom % or more and 100 atom % or less, preferably 30 atom % or more and 95 atom % or less, more preferably 35 atom %. % or more and 95 atom% or less, more preferably 35 atom% or more and 90 atom% or less, more preferably 40 atom% or more and 90 atom% or less, more preferably 45 atom% or more and 90 atom% or less, more preferably 50 atom% or more.
  • a metal oxide having a content of 80 atom % or less more preferably 60 atom % or more and 80 atom % or less, more preferably 70 atom % or more and 80 atom % or less.
  • the ratio of the number of indium atoms to the total number of atoms of indium, element M, and zinc is within the above range.
  • the ratio of the number of indium atoms to the sum of the number of atoms of all metal elements contained is sometimes referred to as the indium content rate. The same applies to other metal elements.
  • EDX energy dispersive X-ray spectroscopy
  • XPS X-ray photoelectron spectroscopy
  • ICP-MS Inductively Coupled Plasma-Mass Spectrometry
  • ICP-AES Inductively Coupled Plasma-Atomic Em
  • analysis may be performed by combining two or more of these methods. Note that for elements with a low content rate, the actual content rate and the content rate obtained by analysis may differ due to the influence of analysis accuracy. For example, when the content of element M is low, the content of element M obtained by analysis may be lower than the actual content.
  • the nearby composition includes a range of ⁇ 30% of the desired atomic ratio.
  • the atomic ratio of indium when the atomic ratio of indium is 1, the atomic ratio of M is greater than 0.1. 2 or less, including cases where the atomic ratio of zinc is greater than 0.1 and 2 or less.
  • a sputtering method or an atomic layer deposition (ALD) method can be preferably used to form the metal oxide.
  • the atomic ratio of the target and the atomic ratio of the metal oxide may be different.
  • the atomic ratio of the metal oxide may be smaller than the atomic ratio of the target.
  • the atomic ratio of zinc contained in the target may be about 40% or more and 90% or less.
  • GBT Gate Bias Temperature
  • PBTS Positive Bias Temperature Stress
  • NBTS Negative Bias Temperature Stress
  • the PBTS test and NBTS test performed under light irradiation are called PBTIS (Positive Bias Temperature Illumination Stress) test and NBTIS (Negative Bias Temperature) test, respectively. It is called the Illumination Stress test.
  • n-type transistor In an n-type transistor, a positive potential is applied to the gate when the transistor is turned on (state where current flows), so the amount of variation in threshold voltage in the PBTS test is an indicator of the reliability of the transistor. This is one of the important items to pay attention to.
  • a transistor with high reliability against application of a positive bias can be obtained.
  • a transistor with a small threshold voltage variation in the PBTS test can be obtained.
  • the gallium content is lower than the indium content.
  • One of the factors that causes the threshold voltage to fluctuate in the PBTS test is the trapping of carriers (electrons in this case) in defect levels at or near the interface between the semiconductor layer and the gate insulating layer.
  • the higher the defect level density the more carriers are trapped at the above-mentioned interface, so the deterioration in the PBTS test becomes more significant.
  • By lowering the gallium content in the region of the semiconductor layer that is in contact with the gate insulating layer it is possible to suppress the generation of the defect level, thereby suppressing fluctuations in the threshold voltage in the PBTS test. can.
  • threshold voltage fluctuations in the PBTS test can be suppressed by using a metal oxide that does not contain gallium or has a low gallium content in the semiconductor layer.
  • Gallium contained in metal oxides has a property of attracting oxygen more easily than other metal elements (for example, indium or zinc). Therefore, it is presumed that at the interface between the metal oxide containing a large amount of gallium and the gate insulating layer, gallium combines with excess oxygen in the gate insulating layer, making it easier to generate carrier (electron in this case) trap sites. . Therefore, when a positive potential is applied to the gate, carriers are trapped at the interface between the semiconductor layer and the gate insulating layer, which may cause the threshold voltage to fluctuate.
  • a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of gallium can be applied to the semiconductor layer.
  • a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of gallium it is preferable to apply a metal oxide in which the atomic ratio of metal elements satisfies In>Ga and Zn>Ga to the semiconductor layer.
  • the ratio of the number of gallium atoms to the sum of the number of atoms of all metal elements contained is higher than 0 atom % and less than 50 atom %, preferably 0.1 atom % or more and less than 40 atom %, or more.
  • 0.1 atomic % or more and 35 atomic % or less Preferably 0.1 atomic % or more and 30 atomic % or less, more preferably 0.1 atomic % or more and 25 atomic % or less, more preferably 0.1 atomic % or more It is preferable to use a metal oxide having a content of 20 atomic % or less, more preferably 0.1 atomic % or more and 15 atomic % or less, and even more preferably 0.1 atomic % or more and 10 atomic % or less.
  • V O oxygen vacancy
  • a metal oxide that does not contain gallium may be applied to the semiconductor layer.
  • In--Zn oxide can be applied to the semiconductor layer.
  • the field effect mobility of the transistor can be increased by increasing the ratio of the number of atoms of indium to the sum of the number of atoms of all metal elements contained in the metal oxide.
  • the metal oxide becomes highly crystalline, which suppresses fluctuations in the electrical characteristics of the transistor. Reliability can be increased.
  • a metal oxide that does not contain gallium and zinc, such as indium oxide may be applied to the semiconductor layer. By using a metal oxide that does not contain gallium, it is possible to make threshold voltage fluctuations extremely small, especially in PBTS tests.
  • an oxide containing indium and zinc can be used for the semiconductor layer.
  • the present invention can also be applied to the case where element M is used instead of gallium. It is preferable to use a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of element M to the semiconductor layer. Further, it is preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of element M.
  • the electrical characteristics of the transistor may change.
  • a transistor applied to a region where light can enter has small fluctuations in electrical characteristics under light irradiation and high reliability against light. Reliability with respect to light can be evaluated, for example, by the amount of variation in threshold voltage in an NBTIS test.
  • a transistor with high reliability against light can be obtained.
  • a transistor whose threshold voltage fluctuates in the NBTIS test can be small.
  • a metal oxide in which the atomic ratio of element M is greater than or equal to that of indium has a larger band gap, making it possible to reduce the amount of variation in threshold voltage in transistor NBTIS tests.
  • the band gap of the metal oxide of the semiconductor layer is preferably 2.0 eV or more, more preferably 2.5 eV or more, further preferably 3.0 eV or more, further preferably 3.2 eV or more, and still more preferably 3.0 eV or more. It is preferably 3 eV or more, more preferably 3.4 eV or more, and even more preferably 3.5 eV or more.
  • the ratio of the number of atoms of element M to the sum of the number of atoms of all metal elements contained is 20 at% or more and 70 at% or less, preferably 30 at% or more and 70 at% or less, or more.
  • a metal oxide having a content of preferably 30 atomic % or more and 60 atomic % or less, more preferably 40 atomic % or more and 60 atomic % or less, and even more preferably 50 atomic % or more and 60 atomic % or less can be suitably used.
  • the metal oxide becomes highly crystalline, and diffusion of impurities in the metal oxide can be suppressed. Therefore, by applying a metal oxide with a high zinc content to the semiconductor layer, fluctuations in the electrical characteristics of the transistor can be suppressed, and reliability can be improved.
  • the electrical characteristics and reliability of the transistor vary depending on the composition of the metal oxide applied to the semiconductor layer. Therefore, by varying the composition of the metal oxide depending on the electrical characteristics and reliability required of the transistor, it is possible to realize a semiconductor device that has both excellent electrical characteristics and high reliability.
  • the semiconductor layer may have a stacked structure having two or more metal oxide layers.
  • the two or more metal oxide layers included in the semiconductor layer may have the same or approximately the same composition.
  • the same sputtering target can be used to form the layers, so that manufacturing costs can be reduced.
  • the two or more metal oxide layers included in the semiconductor layer may have different compositions.
  • a first metal oxide layer having a composition of In:M:Zn 1:3:4 [atomic ratio] or a composition close to that, and In:M:Zn provided on the first metal oxide layer.
  • a stacked structure including a second metal oxide layer having an atomic ratio of 1:1:1 or a composition close to this can be suitably used.
  • the element M it is particularly preferable to use gallium or aluminum.
  • a laminated structure of one selected from indium oxide, indium gallium oxide, and IGZO and one selected from IAZO, IAGZO, and ITZO (registered trademark) may be used. good.
  • the two or more metal oxide layers included in the semiconductor layer may have a stacked structure of a metal oxide layer not containing element M and a metal oxide layer containing element M.
  • a first metal oxide layer having a composition of In:M:Zn 4:0:1 [atomic ratio] or a composition close to that, and In:M:Zn provided on the first metal oxide layer.
  • a stacked structure including a second metal oxide layer having an atomic ratio of 1:1:1 or a composition close to this can be suitably used.
  • a structure may be adopted in which a metal oxide not containing the element M is stacked on a metal oxide layer containing the element M.
  • the transistor 100 has two semiconductor layers, the semiconductor layer 105 and the semiconductor layer 108, each having a different composition, and the transistor 200 has a single semiconductor layer having the same composition as the semiconductor layer 108. It turns out.
  • the transistor 100 including the semiconductor layer 105 having a higher proportion of indium atoms than the semiconductor layer 208 can obtain a larger on-state current than the transistor 200.
  • the semiconductor layer 105 a metal oxide layer having a composition used only for the transistor 100 is used, and for the semiconductor layer 108 and the semiconductor layer 208, metal oxide layers commonly used for the transistor 100 and the transistor 200, respectively, are used. Therefore, the compositions of the metal oxide layers used for the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 can be appropriately selected depending on the electrical characteristics required for each of the transistors 100 and 200.
  • the semiconductor layer 105 is a metal oxide layer having a higher proportion of indium atoms than the semiconductor layer 108 and the semiconductor layer 208, but the present invention is not limited to this.
  • a metal oxide containing a higher proportion of indium atoms than the semiconductor layer 105 may be used for the semiconductor layer 108 and the semiconductor layer 208.
  • a metal oxide layer with crystallinity As the semiconductor layer, a metal oxide layer having a CAAC (C-Axis Aligned Crystal) structure, a polycrystalline structure, a nano-crystalline (NC) structure, or the like can be used.
  • CAAC C-Axis Aligned Crystal
  • NC nano-crystalline
  • the semiconductor layer may have a stacked structure of two or more metal oxide layers having different crystallinity.
  • the layered structure includes a first metal oxide layer and a second metal oxide layer provided on the first metal oxide layer, and the second metal oxide layer
  • the structure can include a region having higher crystallinity than the oxide layer.
  • the second metal oxide layer can have a region having lower crystallinity than the first metal oxide layer.
  • the two or more metal oxide layers included in the semiconductor layer may have the same or approximately the same composition.
  • a stacked structure of two or more metal oxide layers having different crystallinity can be formed.
  • the two or more metal oxide layers included in the semiconductor layer may have different compositions.
  • the thickness of the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 is preferably 3 nm or more and 100 nm or less, more preferably 5 nm or more and 100 nm or less, further preferably 10 nm or more and 100 nm or less, and even more preferably 10 nm or more and 70 nm or less. is preferable, more preferably 15 nm or more and 70 nm or less, further preferably 15 nm or more and 50 nm or less, further preferably 20 nm or more and 50 nm or less, further preferably 20 nm or more and 40 nm or less, and even more preferably 25 nm or more and 40 nm or less.
  • the substrate temperature during the formation of the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 is preferably at least room temperature (25°C) and at most 200°C, more preferably at least room temperature and at most 130°C.
  • V O oxygen vacancies
  • a defect in which hydrogen is present in an oxygen vacancy (hereinafter referred to as V OH ) may function as a donor, and electrons, which are carriers, may be generated.
  • a portion of hydrogen may combine with oxygen that is bonded to a metal atom to generate electrons, which are carriers. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have normally-on characteristics. Further, since hydrogen in an oxide semiconductor is easily moved by stress such as heat or an electric field, if the oxide semiconductor contains a large amount of hydrogen, the reliability of the transistor may deteriorate.
  • V OH can function as a donor for the oxide semiconductor.
  • V OH in the semiconductor layer when using an oxide semiconductor for the semiconductor layer, it is preferable to reduce V OH in the semiconductor layer as much as possible to make the semiconductor layer highly pure or substantially pure.
  • impurities e.g., water and hydrogen
  • oxygenation treatment By using an oxide semiconductor in which oxygen vacancies (V O ), V O H, and impurities are sufficiently reduced for a channel formation region of a transistor, stable electrical characteristics can be provided. Note that supplying oxygen to an oxide semiconductor to repair oxygen vacancies (V O ) may be referred to as oxygenation treatment.
  • the carrier concentration of the oxide semiconductor in a region functioning as a channel formation region is preferably 1 ⁇ 10 18 cm ⁇ 3 or less, and less than 1 ⁇ 10 17 cm ⁇ 3 More preferably, it is less than 1 ⁇ 10 16 cm ⁇ 3 , even more preferably less than 1 ⁇ 10 13 cm ⁇ 3 , and even more preferably less than 1 ⁇ 10 12 cm ⁇ 3 .
  • the lower limit of the carrier concentration of the oxide semiconductor in the region functioning as a channel formation region is not particularly limited, but can be set to 1 ⁇ 10 ⁇ 9 cm ⁇ 3 , for example.
  • the electrical resistance of the channel forming region in a state where no channel is formed is as high as possible.
  • the value of the sheet resistance of the channel forming region is preferably 1 ⁇ 10 9 ⁇ / ⁇ or more, more preferably 5 ⁇ 10 9 ⁇ / ⁇ or more, and even more preferably 1 ⁇ 10 10 ⁇ / ⁇ or more.
  • the electrical resistance of the channel forming region in the state where no channel is formed is preferably as high as possible, it is not necessary to set an upper limit value.
  • the value of the sheet resistance of the channel forming region is preferably 1 ⁇ 10 9 ⁇ / ⁇ or more and 1 ⁇ 10 12 ⁇ / ⁇ or less, and 5 ⁇ 10 9 ⁇ / ⁇ or more and 1 ⁇ 10 It is more preferably 12 ⁇ / ⁇ or less, and even more preferably 1 ⁇ 10 10 ⁇ / ⁇ or more and 1 ⁇ 10 12 ⁇ / ⁇ or less.
  • a transistor using an oxide semiconductor (hereinafter referred to as an OS transistor) has extremely high field effect mobility compared to a transistor using amorphous silicon.
  • OS transistors have extremely low leakage current between the source and drain (also referred to as off-state current) in the off state, and can retain the charge accumulated in the capacitor connected in series with the transistor for a long period of time. It is. Further, by applying an OS transistor to a semiconductor device, power consumption of the semiconductor device can be reduced.
  • a semiconductor device of one embodiment of the present invention can be applied to, for example, a display device.
  • a display device In order to increase the luminance of light emitted by a light emitting device included in a pixel circuit of a display device, it is necessary to increase the amount of current flowing through the light emitting device.
  • the source-drain voltage of the drive transistor included in the pixel circuit OS transistors have a higher source-drain breakdown voltage than transistors using silicon (hereinafter referred to as Si transistors), so a high voltage can be applied between the source and drain of the OS transistor. . Therefore, by using an OS transistor as the drive transistor included in the pixel circuit, the amount of current flowing through the light emitting device can be increased, and the luminance of the light emitting device can be increased.
  • the OS transistor When the transistor operates in the saturation region, the OS transistor can make the change in the source-drain current smaller than the Si transistor with respect to the change in the gate-source voltage. Therefore, by applying an OS transistor as a drive transistor included in a pixel circuit, the current flowing between the source and drain can be precisely determined by changing the gate-source voltage, so the amount of current flowing through the light emitting device can be controlled. can be controlled. Therefore, the number of gradations in the pixel circuit can be increased.
  • OS transistors are able to flow a more stable current (saturation current) than Si transistors even when the source-drain voltage gradually increases. can. Therefore, by using an OS transistor as a drive transistor, a stable current can be passed through the light-emitting device even if, for example, there are variations in the current-voltage characteristics of the light-emitting device. That is, when the OS transistor operates in the saturation region, the source-drain current does not substantially change even if the source-drain voltage is increased, so that the luminance of the light-emitting device can be stabilized.
  • OS transistors as drive transistors included in pixel circuits, it is possible to "suppress black floating,” “increase luminance,” “multiple gradations,” and “suppress variations in light-emitting devices.” can be achieved.
  • OS transistors Since OS transistors have small fluctuations in electrical characteristics due to radiation irradiation, that is, have high resistance to radiation, they can be suitably used even in environments where radiation may be incident. It can also be said that OS transistors have high reliability against radiation.
  • an OS transistor can be suitably used in a pixel circuit of an X-ray flat panel detector.
  • OS transistors can be suitably used in semiconductor devices used in outer space. Radiation includes electromagnetic radiation (eg, x-rays, and gamma rays), and particle radiation (eg, alpha, beta, proton, and neutron radiation).
  • Insulating layer 110 an inorganic insulating material or an organic insulating material can be used.
  • the insulating layer 110 may have a laminated structure of an inorganic insulating material and an organic insulating material.
  • An inorganic insulating material can be suitably used for the insulating layer 110.
  • the inorganic insulating material one or more of oxides, oxynitrides, nitrided oxides, and nitrides can be used.
  • the insulating layer 110 includes, for example, silicon oxide, silicon oxynitride, aluminum oxide, hafnium oxide, yttrium oxide, zirconium oxide, gallium oxide, tantalum oxide, magnesium oxide, lanthanum oxide, cerium oxide, neodymium oxide, silicon nitride, and nitride oxide.
  • silicon and aluminum nitride can be used.
  • oxynitride refers to a material whose composition contains more oxygen than nitrogen.
  • a nitrided oxide refers to a material whose composition contains more nitrogen than oxygen.
  • silicon oxynitride refers to a material whose composition contains more oxygen than nitrogen
  • silicon nitride oxide refers to a material whose composition contains more nitrogen than oxygen.
  • SIMS secondary ion mass spectrometry
  • XPS X-ray photoelectron spectrometry
  • SIMS X-ray photoelectron spectrometry
  • the insulating layer 110 may have a laminated structure of two or more layers. 1B and the like show a structure in which the insulating layer 110 has a stacked structure of an insulating layer 110a, an insulating layer 110b over the insulating layer 110a, and an insulating layer 110c over the insulating layer 110b. Materials that can be used for the above-described insulating layer 110 can be used for each of the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c. Note that the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c may each use the same material or different materials. Note that each of the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c may have a stacked structure of two or more layers.
  • the thickness of the insulating layer 110b can be configured to be thicker than the thickness of the insulating layer 110a. Further, the thickness of the insulating layer 110b can be made thicker than the thickness of the insulating layer 110c.
  • the deposition rate of the insulating layer 110b is preferably fast. In particular, when the insulating layer 110b is thick, it is preferable that the film formation rate of the insulating layer 110b is fast. By increasing the deposition rate of the insulating layer 110b, productivity can be increased. For example, by increasing the power when forming the insulating layer 110b, the deposition rate can be increased.
  • the insulating layer 110b may have a laminated structure of two or more layers. For example, when the thickness of the insulating layer 110b is increased, the stress in the insulating layer 110b increases, which may cause the substrate to warp. By forming the insulating layer 110b in multiple steps, it may be possible to suppress the occurrence of problems during the process due to stress. Note that in a transmission electron microscopy (TEM) image of a cross section, the boundaries between the layers constituting the insulating layer 110b may become unclear.
  • TEM transmission electron microscopy
  • the insulating layer 110b has low stress.
  • the stress in the insulating layer 110b increases, which may cause the substrate to warp.
  • By reducing the stress in the insulating layer 110b it is possible to suppress the occurrence of problems during the process due to stress, such as warping of the substrate.
  • the insulating layer 110a and the insulating layer 110c each function as a blocking film that suppresses desorption of gas from the insulating layer 110b. It is preferable to use a material in which gas is difficult to diffuse, respectively, for the insulating layer 110a and the insulating layer 110c. It is preferable that the insulating layer 110a and the insulating layer 110c each have a region having a higher film density than the insulating layer 110b. By increasing the film density of the insulating layer 110a and the insulating layer 110c, blocking properties against impurities (for example, water and hydrogen) can be improved. Note that the film density may be different between the insulating layer 110a and the insulating layer 110c.
  • a material containing more nitrogen than the insulating layer 110b can be used for each of the insulating layer 110a and the insulating layer 110c.
  • a material containing more nitrogen than the insulating layer 110b can be used for each of the insulating layer 110a and the insulating layer 110c.
  • the insulating layer 110a and the insulating layer 110c each have a thickness that functions as a blocking film that suppresses gas desorption from the insulating layer 110b, and can be thinner than the insulating layer 110b. .
  • the insulating layer 110a and the insulating layer 110c may have different thicknesses. It is preferable that the deposition rate of the insulating layer 110a and the insulating layer 110c is slower than the deposition rate of the insulating layer 110b, respectively. Note that by slowing down the film formation speed of the insulating layer 110a and the insulating layer 110c, the film density can be increased and the blocking property against impurities can be improved. Similarly, by increasing the substrate temperature during film formation of the insulating layer 110a and the insulating layer 110c, the film density can be increased and the blocking property against impurities can be improved.
  • the difference in film density may be evaluated using a cross-sectional TEM image.
  • TEM observation when the film density is high, the transmission electron (TE) image becomes dense (dark), and when the film density is low, the transmission electron (TE) image becomes pale (bright). Therefore, in a transmission electron (TE) image, the insulating layer 110a and the insulating layer 110c may appear darker (darker) than the insulating layer 110b.
  • the difference in nitrogen content between the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c can be confirmed by, for example, EDX.
  • EDX EDX
  • the ratio of the peak height of nitrogen to the peak height of silicon in the insulating layer 110a is the peak height of silicon in the insulating layer 110b. is higher than the ratio of the height of the nitrogen peak to the height of the nitrogen peak.
  • the ratio of the peak height of nitrogen to the peak height of silicon in the insulating layer 110c is the height of the silicon peak in the insulating layer 110b. It is higher than the ratio of the height of the nitrogen peak to the height of the nitrogen peak.
  • the peak of a certain element is the peak of a certain element when the count number of the element reaches the maximum value in the spectrum where the horizontal axis shows the energy of the characteristic X-ray and the vertical axis shows the count number (detected value) of the characteristic X-ray.
  • the difference in nitrogen content may be confirmed by the ratio of the count number of nitrogen to the count number of silicon using the count number at the energy of the characteristic X-ray unique to the element.
  • counts at 1.739 keV (Si-K ⁇ ) can be used for silicon
  • counts at 0.392 keV (N-K ⁇ ) can be used for nitrogen.
  • the ratio of the nitrogen count to the silicon count in the insulating layer 110a is higher than the ratio of the nitrogen count to the silicon count in the insulating layer 110b.
  • the ratio of the nitrogen count to the silicon count in the insulating layer 110c is higher than the ratio of the nitrogen count to the silicon count in the insulating layer 110b.
  • the insulating layer 110a and the insulating layer 110c may each have a region where the hydrogen concentration in the film is lower than that in the insulating layer 110b.
  • the difference in hydrogen concentration between the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c can be evaluated by SIMS, for example.
  • the insulating layer 110 (the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c) will be specifically described using a structure in which a metal oxide is used for a semiconductor layer of a transistor as an example.
  • an inorganic insulating material can be suitably used for each of the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c.
  • an oxide or an oxynitride for the insulating layer 110b. It is preferable to use a film that releases oxygen when heated for the insulating layer 110b.
  • silicon oxide or silicon oxynitride can be suitably used for the insulating layer 110b.
  • the insulating layer 110b releases oxygen, oxygen can be supplied from the insulating layer 110b to the semiconductor layer.
  • oxygen vacancies (V O ) and V O H in the semiconductor layer can be reduced, exhibiting good electrical characteristics, In addition, a highly reliable transistor can be realized.
  • the insulating layer 110b preferably has a high oxygen diffusion coefficient. By increasing the oxygen diffusion coefficient of the insulating layer 110b, oxygen can be easily diffused in the insulating layer 110b, and oxygen can be efficiently supplied from the insulating layer 110b to the semiconductor layer.
  • other treatments for supplying oxygen to the semiconductor layer include heat treatment in an oxygen-containing atmosphere, plasma treatment in an oxygen-containing atmosphere, and the like.
  • Oxygen vacancies (V O ) and V O H in the channel formation region of the transistor are preferably small.
  • oxygen vacancies (V O ) and V O H in the channel formation region have a large influence on the electrical characteristics and reliability of the transistor.
  • V O oxygen vacancies
  • V O H oxygen vacancies
  • the carrier concentration in the channel formation region increases, which may cause a change in the threshold voltage of the transistor or a decrease in reliability.
  • the shorter the channel length the greater the influence of such V O H diffusion on the electrical characteristics and reliability of the transistor.
  • oxygen vacancies (V O ) and V OH can be reduced. Therefore, a transistor with a short channel length and good electrical characteristics and high reliability can be realized.
  • the insulating layer 110b releases little impurity (for example, water and hydrogen) from itself. By reducing the release of impurities from the insulating layer 110b, diffusion of the impurities into the semiconductor layer is suppressed, and a transistor with good electrical characteristics and high reliability can be achieved.
  • impurity for example, water and hydrogen
  • silicon oxide or silicon oxynitride using a PECVD method can be suitably used for the insulating layer 110b.
  • a mixed gas of a gas containing silicon and a gas containing oxygen as the raw material gas.
  • the gas containing silicon for example, one or more of silane, disilane, trisilane, and fluorinated silane can be used.
  • a gas containing oxygen for example, one or more of oxygen (O 2 ), ozone (O 3 ), dinitrogen monoxide (N 2 O), nitrogen monoxide (NO), or nitrogen dioxide (NO 2 ) can be used. Note that by increasing the power during formation of the insulating layer 110b, the amount of impurities (for example, water and hydrogen) released from the insulating layer 110b can be reduced.
  • the insulating layer 110a and the insulating layer 110c each have difficulty in permeating oxygen.
  • the insulating layer 110a and the insulating layer 110c function as a blocking film that suppresses desorption of oxygen from the insulating layer 110b. Further, it is preferable that the insulating layer 110a and the insulating layer 110c each have difficulty in permeating hydrogen.
  • the insulating layer 110a and the insulating layer 110c function as a blocking film that suppresses hydrogen from diffusing from outside the transistor into the semiconductor layer.
  • the film density of the insulating layer 110a and the insulating layer 110c is preferably high. By increasing the film density of the insulating layer 110a and the insulating layer 110c, blocking properties of oxygen and hydrogen can be improved.
  • the film density of the insulating layer 110a and the insulating layer 110c is preferably higher than that of the insulating layer 110b.
  • silicon oxide or silicon oxynitride is used for the insulating layer 110b
  • silicon nitride, silicon nitride oxide, or aluminum oxide can be suitably used for the insulating layer 110a and the insulating layer 110c, respectively.
  • the insulating layer 110a and the insulating layer 110c each have a region containing more nitrogen than the insulating layer 110b, for example.
  • a material containing more nitrogen than the insulating layer 110b can be used for each of the insulating layer 110a and the insulating layer 110c.
  • nitride or nitride oxide for each of the insulating layer 110a and the insulating layer 110c.
  • silicon nitride or silicon nitride oxide can be suitably used for the insulating layer 110a and the insulating layer 110c.
  • the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer decreases. There are cases.
  • oxygen contained in the insulating layer 110b can be suppressed from diffusing upward from a region of the insulating layer 110 that is not in contact with the semiconductor layer.
  • oxygen contained in the insulating layer 110b can be suppressed from diffusing downward from a region of the insulating layer 110 that is not in contact with the semiconductor layer. Therefore, the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer increases, and oxygen vacancies (V O ) and V O H in the semiconductor layer can be reduced. Therefore, a transistor exhibiting good electrical characteristics and high reliability can be realized.
  • the conductive layer 112a and the conductive layer 112b may be oxidized by oxygen contained in the insulating layer 110b, and the resistance of the conductive layer may increase. Further, the conductive layers 112a and 112b are oxidized by the oxygen contained in the insulating layer 110b, so that the amount of oxygen supplied from the insulating layer 110b to the semiconductor layers (semiconductor layer 105 and semiconductor layer 108) decreases. There are cases where this happens. By providing the insulating layer 110a between the insulating layer 110b and the conductive layer 112a, oxidation of the conductive layer 112a and increase in resistance can be suppressed.
  • the insulating layer 110c between the insulating layer 110b and the conductive layer 112b, oxidation of the conductive layer 112b and increase in resistance can be suppressed.
  • the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer increases, making it possible to reduce oxygen vacancies (V O ) and V O H in the semiconductor layer, exhibiting good electrical characteristics, and improving reliability. It is possible to realize a transistor with high performance.
  • the insulating layer 110a and the insulating layer 110c preferably have a thickness that functions as an oxygen and hydrogen blocking film. If the thickness of the insulating layer 110a and the insulating layer 110c is thin, the function as a blocking film may be reduced. On the other hand, when the insulating layer 110a and the insulating layer 110c are thick, the area of the semiconductor layer (for example, the semiconductor layer 105) in contact with the insulating layer 110b becomes narrower, and the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer becomes smaller. It may become less. The thickness of the insulating layer 110a and the insulating layer 110c may be thinner than the thickness of the insulating layer 110b.
  • the thickness of the insulating layer 110a and the insulating layer 110c is preferably 5 nm or more and 100 nm or less, more preferably 5 nm or more and 70 nm or less, further preferably 10 nm or more and 70 nm or less, and even more preferably 10 nm or more and 50 nm or less.
  • the thickness is preferably 20 nm or more and 50 nm or less, and more preferably 20 nm or more and 40 nm or less.
  • the insulating layer 110a and the insulating layer 110c preferably release little impurity (for example, water and hydrogen) from themselves. By reducing the release of impurities from the insulating layer 110a and the insulating layer 110c, diffusion of the impurity into the semiconductor layer is suppressed, and a transistor with good electrical characteristics and high reliability can be achieved.
  • impurity for example, water and hydrogen
  • the semiconductor layer in the region in contact with the insulating layer 110a and the semiconductor layer in the region in contact with the insulating layer 110c can also be used as channel formation regions. can function.
  • impurities for example, water and hydrogen
  • the semiconductor layer in the region in contact with the insulating layer 110a and the semiconductor layer in the region in contact with the insulating layer 110c can also be used as channel formation regions. can function.
  • a region of the semiconductor layer in contact with the insulating layer 110a can function as a source region or a drain region. The same applies to the insulating layer 110c.
  • Oxygen may be desorbed from the semiconductor layer due to heat applied in steps subsequent to the formation of the semiconductor layer.
  • increases in oxygen vacancies (V O ) and V OH in the semiconductor layer can be suppressed.
  • the degree of freedom in processing temperature can be increased in steps subsequent to the formation of the semiconductor layer. Specifically, the processing temperature can be increased even in steps subsequent to the formation of the semiconductor layer. Therefore, a transistor exhibiting good electrical characteristics and high reliability can be formed.
  • a configuration may be adopted in which one or more of the insulating layer 110a and the insulating layer 110c is not provided.
  • a configuration may be adopted in which neither the insulating layer 110a nor the insulating layer 110c is provided.
  • the insulating layer 120 a material that can be used for the insulating layer 110 can be used. Note that although the insulating layer 120 is shown to have a single-layer structure in FIG. 1B and the like, one embodiment of the present invention is not limited to this.
  • the insulating layer 120 may have a laminated structure of two or more layers.
  • an insulating layer containing oxygen for the insulating layer 120 in contact with the semiconductor layer 208 it is preferable to use an oxide or an oxynitride for the insulating layer 120.
  • an oxide or an oxynitride for the insulating layer 120 it is preferable to use a film that releases oxygen when heated.
  • silicon oxide or silicon oxynitride can be suitably used for the insulating layer 120.
  • the conductive layer 112a, the conductive layer 112b, the conductive layer 104, the conductive layer 202a, the conductive layer 212a, the conductive layer 212b, and the conductive layer 204 that function as a source electrode, a drain electrode, or a gate electrode are chromium, copper, aluminum, Formed using one or more of gold, silver, zinc, tantalum, titanium, tungsten, manganese, nickel, iron, cobalt, molybdenum, and niobium, or an alloy containing one or more of the above-mentioned metals.
  • the conductive layer 112a, the conductive layer 112b, the conductive layer 104, the conductive layer 202a, the conductive layer 212a, the conductive layer 212b, and the conductive layer 204 each contain one or more of copper, silver, gold, or aluminum, and have low resistance. Any conductive material can be suitably used. In particular, copper or aluminum is preferable because it is excellent in mass productivity.
  • a metal oxide film (also referred to as an oxide conductor) can be used for each of the conductive layer 112a, the conductive layer 112b, the conductive layer 104, the conductive layer 202a, the conductive layer 212a, the conductive layer 212b, and the conductive layer 204.
  • the oxide conductor for example, In-Sn oxide (ITO), In-W oxide, In-W-Zn oxide, In-Ti oxide, In-Ti-Sn oxide. , In-Zn oxide, In-Sn-Si oxide (ITSO), and In-Ga-Zn oxide.
  • oxide conductor (OC)
  • OC oxide conductor
  • the conductive layer 112a, the conductive layer 112b, the conductive layer 104, the conductive layer 202a, the conductive layer 212a, the conductive layer 212b, and the conductive layer 204 are respectively a conductive film containing the aforementioned oxide conductor (metal oxide) and a metal.
  • a stacked structure of conductive films containing an alloy may be used. By using a conductive film containing metal or an alloy, wiring resistance can be reduced.
  • the conductive layer 112a, the conductive layer 112b, the conductive layer 104, the conductive layer 202a, the conductive layer 212a, the conductive layer 212b, and the conductive layer 204 each have a Cu-X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may also be applied.
  • X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti
  • the Cu-X alloy film it can be processed by a wet etching process, so it is possible to suppress manufacturing costs.
  • the conductive layer 112a, the conductive layer 112b, the conductive layer 104, the conductive layer 202a, the conductive layer 212a, the conductive layer 212b, and the conductive layer 204 may each use the same material or different materials. .
  • the conductive layer 112a and the conductive layer 112b will be specifically described using a structure in which a metal oxide is used for the semiconductor layer 105 as an example.
  • the conductive layers 112a and 112b may be oxidized by oxygen contained in the semiconductor layer 105, resulting in increased resistance.
  • Oxygen contained in the insulating layer 110b may oxidize the conductive layer 112a and the conductive layer 112b, resulting in increased resistance.
  • oxygen vacancies (V O ) in the semiconductor layer 105 may increase.
  • the conductive layers 112a and 112b are oxidized by oxygen contained in the insulating layer 110b, the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer 105 may decrease.
  • the transistor 100 Since the transistor 100 has a shorter channel length than the transistor 200, oxygen vacancies (V O ) and V O H in the channel formation region have a greater influence on the electrical characteristics and reliability of the transistor. For example, the diffusion of V O H from the source or drain region to the channel formation region increases the carrier concentration in the channel formation region, which may cause a fluctuation in the threshold voltage of the transistor 100 or a decrease in reliability. . The shorter the channel length, the greater the influence of such V O H diffusion on the electrical characteristics and reliability of the transistor. Therefore, it is preferable to use a material that is difficult to oxidize for each of the conductive layer 112a and the conductive layer 112b that have a region in contact with the semiconductor layer 105.
  • an oxide conductor for each of the conductive layer 112a and the conductive layer 112b.
  • ITO In-Sn oxide
  • ITSO In-Sn-Si oxide
  • a nitride conductor may be used for each of the conductive layer 112a and the conductive layer 112b. Examples of nitride conductors include tantalum nitride and titanium nitride.
  • the conductive layer 112a and the conductive layer 112b may each have a stacked structure of the aforementioned materials. Note that the conductive layer 112a and the conductive layer 112b may be made of the same material or different materials.
  • the conductive layer 112a and the conductive layer 112b By using a material that is difficult to oxidize for the conductive layer 112a and the conductive layer 112b, the conductive layer is prevented from being oxidized by oxygen contained in the semiconductor layer 105 or oxygen contained in the insulating layer 110b, and the resistance increases. be able to. Further, an increase in oxygen vacancies (V O ) in the semiconductor layer 105 can be suppressed, and the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer 105 can be increased. Therefore, oxygen vacancies (V O ) and V O H in the semiconductor layer 105 can be reduced, and the transistor 100 exhibiting good electrical characteristics and high reliability can be realized.
  • a material that is not easily oxidized may be used for the conductive layer 212a and the conductive layer 212b.
  • Materials that can be used for the conductive layer 112a and the conductive layer 112b can be used for the conductive layer 212a and the conductive layer 212b, respectively.
  • the conductive layer 112a that functions as one of the source electrode or the drain electrode of the transistor 100 and the conductive layer 202a that functions as the second gate electrode of the transistor 200 are each made of one or more of an oxide conductor and a nitride conductor. A plurality of them can be suitably used.
  • each of the conductive layer 112a and the conductive layer 202a may have a two-layer stacked structure, and the above material may be used for the first layer, and a material with lower resistance may be used for the second layer.
  • the second layer one or more of copper, aluminum, titanium, tungsten, and molybdenum, or an alloy containing one or more of the above-mentioned metals can be suitably used.
  • In-Sn-Si oxide can be suitably used for the first layer and tungsten can be suitably used for the second layer.
  • the configurations of the conductive layer 112a and the conductive layer 202a may be determined depending on the wiring resistance required for the conductive layer 112a and the conductive layer 202a. For example, if the length of the wiring (the conductive layer 112a and the conductive layer 202a) is short and the required wiring resistance is relatively high, the conductive layer 112a and the conductive layer 202a should have a single layer structure and be made of a material that is difficult to oxidize. Good too.
  • the conductive layer 112a and the conductive layer 202a are made of a material that is difficult to oxidize and a material that has low resistance.
  • a laminated structure is applied.
  • the structures of the conductive layer 112a and the conductive layer 202a can be applied to other conductive layers.
  • the conductive layer 112b has a stacked structure of a first conductive layer and a second conductive layer on the first conductive layer, and a part of the second conductive layer is removed to form the first conductive layer. A region is provided where the conductive layer is exposed. The first conductive layer and the semiconductor layer 105 may be in contact with each other in this region.
  • the insulating layer 106 that functions as a gate insulating layer of each of the transistor 100 and the transistor 200 preferably has a low defect density. Since the defect density of the insulating layer 106 is low, the transistor 100 and the transistor 200 can have good electrical characteristics. Further, it is preferable that the insulating layer 106 has a high dielectric strength voltage. Since the insulating layer 106 has a high dielectric strength voltage, the transistors 100 and 200 can have high reliability.
  • the insulating layer 106 one or more of an oxide, an oxynitride, a nitride oxide, and a nitride having insulating properties can be used, for example.
  • the insulating layer 106 includes silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, hafnium oxide, hafnium oxynitride, gallium oxide, gallium oxynitride, and yttrium oxide. , yttrium oxynitride, and Ga-Zn oxide can be used.
  • the insulating layer 106 may be a single layer or a laminated layer.
  • the insulating layer 106 may have a stacked structure of oxide and nitride, for example.
  • a material with a high dielectric constant also referred to as a high-k material
  • the insulating layer 106 preferably releases little impurity (for example, water and hydrogen) from itself. By reducing the release of impurities from the insulating layer 106, diffusion of impurities into the semiconductor layer 108 and the semiconductor layer 208 is suppressed, and the transistors 100 and 200 exhibit good electrical characteristics and are highly reliable. be able to.
  • impurity for example, water and hydrogen
  • the film is preferably formed under conditions that cause less damage to the semiconductor layer 108 and the semiconductor layer 208.
  • the film formation rate also referred to as film formation rate
  • damage to the semiconductor layer 108 and the semiconductor layer 208 can be reduced by forming the insulating layer 106 under low power conditions.
  • the insulating layer 106 will be specifically explained, taking as an example a structure in which a metal oxide is used for the semiconductor layer 108 and the semiconductor layer 208.
  • an oxide is added to at least the side of the insulating layer 106 in contact with the semiconductor layer 108 and the semiconductor layer 208, respectively.
  • oxynitride it is preferable to use oxynitride.
  • silicon oxide and silicon oxynitride can be suitably used for the insulating layer 106.
  • the insulating layer 106 may have a stacked structure.
  • the insulating layer 106 can have a stacked structure of an oxide film in contact with the semiconductor layer 108 and the semiconductor layer 208, and a nitride film in contact with the conductive layer 104 and the conductive layer 204.
  • the oxide film for example, one or more of silicon oxide and silicon oxynitride can be suitably used. Silicon nitride can be suitably used as the nitride film.
  • Substrate 102 There are no major restrictions on the material of the substrate 102, but it must have at least enough heat resistance to withstand subsequent heat treatment.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, or an organic resin substrate, It may also be used as the substrate 102.
  • a substrate on which a semiconductor element is provided may be used as the substrate 102. Note that the shapes of the semiconductor substrate and the insulating substrate may be circular or square.
  • a flexible substrate may be used as the substrate 102, and the transistor 100 and the like may be formed directly on the flexible substrate.
  • a peeling layer may be provided between the substrate 102 and the transistor 100 or the like. The peeling layer can be used to separate a semiconductor device from the substrate 102 and transfer it to another substrate after partially or completely completing a semiconductor device thereon. In this case, the transistor 100 and the like can be transferred to a substrate with poor heat resistance or a flexible substrate.
  • FIG. 1B and the like show a structure in which the thickness of a region of the conductive layer 112a in contact with the semiconductor layer 105 and the thickness of a region of the conductive layer 112a not in contact with the semiconductor layer 105 are equal or approximately equal in the transistor 100.
  • the thickness of a region of the conductive layer 112a that is in contact with the semiconductor layer 105 may be different from the thickness of a region of the conductive layer 112a that is not in contact with the semiconductor layer 105.
  • the thickness of a region of the conductive layer 112a that is in contact with the semiconductor layer 105 is preferably thinner than the thickness of a region of the conductive layer 112a that is not in contact with the semiconductor layer 105.
  • the distance from the surface on which the conductive layer 112a is formed (here, the top surface of the substrate 102) to the lowest position of the bottom surface of the conductive layer 104 (the surface on the insulating layer 106 side) is shown as a height H104.
  • the distance from the surface on which the conductive layer 112a is formed (here, the upper surface of the substrate 102) to the highest position of the region where the conductive layer 112a and the semiconductor layer 105 are in contact is shown as a height H112a.
  • the height H104 is preferably equal to or approximately equal to the height H112a.
  • FIG. 4A the height H104 is preferably equal to or approximately equal to the height H112a.
  • the height H104 is preferably lower (shorter) than the height H112a.
  • the electric field of the gate electrode applied to the channel formation region near the conductive layer 112a can be strengthened, and the on-state current of the transistor 100 can be increased. can be increased.
  • the electric field of the gate electrode applied to the channel formation region can be made more uniform.
  • the electric field of the gate electrode applied to the channel formation region is non-uniform
  • the electrical characteristics when the conductive layer 112a is used as the source electrode and the conductive layer 112b is used as the drain electrode and when the conductive layer 112a is used as the drain electrode and the conductive layer 112b is used as the drain electrode.
  • the electrical characteristics when the source electrode is used as the source electrode may differ. Since the electric field of the gate electrode applied to the channel formation region of the transistor 100 becomes more uniform, the electric characteristics of the transistors can be made equal. Therefore, the transistor 100 can be suitably used in a circuit configuration in which the source and drain are interchanged.
  • the thickness of the conductive layer 112a may be adjusted as appropriate so that the height H104 is equal to the height H112a or is lower (shorter) than the height H112a.
  • FIG. 5A A plan view of the semiconductor device 10A is shown in FIG. 5A.
  • FIG. 5B A cross-sectional view taken along the dashed-dotted line C1-C2 shown in FIG. 5A is shown in FIG. 5B, and a cross-sectional view taken along the dashed-dotted line D1-D2 and dashed-dotted line D3-D4 shown in FIG. 5A is shown in FIG. 5C.
  • the semiconductor device 10A includes a transistor 100 and a transistor 200A.
  • the transistor 200A is different from the transistor 200 (TGSA type transistor) included in the semiconductor device 10 shown in ⁇ Configuration Example 1> described above in that it is a vertical channel type transistor.
  • the semiconductor device 10A differs from the semiconductor device 10 in that the transistor 100 and the transistor 200A are both vertical channel transistors.
  • the transistor 200A includes a conductive layer 204, an insulating layer 106, a semiconductor layer 208, a conductive layer 202a, an insulating layer 110 (an insulating layer 110a, an insulating layer 110b, and an insulating layer 110c), and a conductive layer 202b.
  • Conductive layer 204 functions as a gate electrode.
  • a portion of the insulating layer 106 functions as a gate insulating layer.
  • the conductive layer 202a functions as either a source electrode or a drain electrode, and the conductive layer 202b functions as the other source electrode or drain electrode.
  • the insulating layer 110 functions as an interlayer film between the source electrode and the drain electrode.
  • the entire region that overlaps with the gate electrode with the gate insulating layer interposed between the region in contact with the source electrode and the region in contact with the drain electrode functions as a channel formation region. Further, in the semiconductor layer 208, a region in contact with the source electrode functions as a source region, and a region in contact with the drain electrode functions as a drain region.
  • a conductive layer 202a is provided on the substrate 102 in a region overlapping with the transistor 200A.
  • An insulating layer 110 is provided on the conductive layer 202a.
  • a conductive layer 202b is provided on the insulating layer 110.
  • the insulating layer 110 has a region sandwiched between a conductive layer 202a and a conductive layer 202b.
  • the conductive layer 202a has a region overlapping with the conductive layer 202b with the insulating layer 110 interposed therebetween.
  • the insulating layer 110 has an opening 241 in a region overlapping with the conductive layer 202a. In the opening 241, the upper surface of the conductive layer 202a is exposed.
  • the conductive layer 202b has an opening 243 in a region overlapping with the conductive layer 202a.
  • the opening 243 is provided in a region overlapping with the opening 241.
  • the semiconductor layer 208 is provided to cover the openings 241 and 243.
  • the semiconductor layer 208 has a region in contact with the top and side surfaces of the conductive layer 202b, the side surfaces of the insulating layer 110, and the top surface of the conductive layer 202a.
  • the semiconductor layer 208 is electrically connected to the conductive layer 202a through the opening 241 and the opening 243.
  • the semiconductor layer 208 has a shape along the top and side surfaces of the conductive layer 202b, the side surfaces of the insulating layer 110, and the top surface of the conductive layer 202a.
  • the transistor 200A is a vertical channel transistor and has the same structure as the transistor 100 except that it has only one semiconductor layer. Therefore, except for the above-mentioned differences, the content described for the transistor 100 can also be applied to the transistor 200A.
  • the area occupied by the transistor 200A is smaller than the area occupied by the transistor 200 in plan view. Therefore, the semiconductor device 10A including the transistor 100 and the transistor 200A can occupy a smaller area as a whole than the semiconductor device 10 including the transistor 100 and the transistor 200. That is, the semiconductor device 10A can be made smaller than the semiconductor device 10.
  • FIG. 6A A plan view of the semiconductor device 10B is shown in FIG. 6A.
  • FIG. 6B shows a cross-sectional view taken along the dashed-dotted line E1-E2 shown in FIG. 6A
  • FIG. 6C shows a cross-sectional view taken along the dashed-dotted line F1-F2 and dashed-dotted line F3-F4 shown in FIG. 6A.
  • the semiconductor device 10B includes a transistor 100 and a transistor 200B.
  • the transistor 200B is a TGSA transistor, but differs from the transistor 200 in that it does not include a conductive layer 202a.
  • the content described for the transistor 200 can be referred to with respect to the differences other than the above-described differences.
  • the transistor 200B does not have the conductive layer 202a, a structure can be formed on the substrate 102 with better coverage than the transistor 200.
  • FIG. 7A A plan view of the semiconductor device 10C is shown in FIG. 7A.
  • FIG. 7B A cross-sectional view taken along the dashed-dotted line G1-G2 shown in FIG. 7A is shown in FIG. 7B, and a cross-sectional view taken along the dashed-dotted line H1-H2 and dashed-dotted line H3-H4 shown in FIG. 7A is shown in FIG. 7C.
  • the semiconductor device 10C includes a transistor 100A and a transistor 200C.
  • the transistor 100A differs from the transistor 100 in that an insulating layer 207 and a conductive layer 103 are provided between a conductive layer 112a and an insulating layer 110a.
  • the transistor 200C differs from the transistor 200 in that an insulating layer 207 is provided between the conductive layer 202a and the insulating layer 110a.
  • the insulating layer 207 is provided to cover the top and side surfaces of the conductive layer 112a, the top and side surfaces of the conductive layer 202a, and the top surface of the substrate 102.
  • the conductive layer 103 is provided on the insulating layer 207 in a region overlapping with the conductive layer 112a.
  • An opening 148 is provided in the conductive layer 103 in a region overlapping with the opening 141 and the opening 143.
  • the insulating layer 110 is provided to cover the conductive layer 112a, the conductive layer 202a, the insulating layer 207, and the conductive layer 103.
  • the conductive layer 103 has a function as a second gate electrode. Further, a part of the insulating layer 110 (a region sandwiched between the semiconductor layer 105 and the conductive layer 103 in plan view) functions as a second gate insulating layer. Since the transistor 100A includes the conductive layer 103 that functions as a second gate electrode, an electric field can be applied to the semiconductor layer 105 and the semiconductor layer 108 from both the conductive layer 104 and the conductive layer 103. , carrier controllability in the channel forming region can be improved. Therefore, the transistor 100A can achieve higher saturation characteristics than the transistor 100.
  • the contents described with respect to the transistor 100 and the transistor 200 can be referred to, respectively, except for the points mentioned above.
  • FIG. 8A A plan view of the semiconductor device 10D is shown in FIG. 8A.
  • FIG. 8B shows a cross-sectional view along the dashed-dotted line I1-I2 shown in FIG. 8A
  • FIG. 8C shows a cross-sectional view taken along the dashed-dotted line J1-J2 and the dashed-dotted line J3-J4 shown in FIG. 8A.
  • the semiconductor device 10D includes a transistor 100A and a transistor 200D.
  • the transistor 200D differs from the transistor 200B described in ⁇ Configuration Example 3> above in that it includes an insulating layer 207.
  • the semiconductor device 10D includes the transistor 100A and the transistor 200D, the semiconductor device 10D has the effect obtained by the transistor 100A described in ⁇ Configuration Example 4> and the effect obtained by the transistor 200B described in ⁇ Configuration Example 3>. You can enjoy both.
  • FIG. 9A A plan view of the semiconductor device 10E is shown in FIG. 9A.
  • FIG. 9B A cross-sectional view taken along the dashed-dotted line K1-K2 shown in FIG. 9A is shown in FIG. 9B, and a cross-sectional view taken along the dashed-dotted line L1-L2 and dashed-dotted line L3-L4 shown in FIG. 9A is shown in FIG. 9C.
  • the semiconductor device 10E includes a transistor 100B and a transistor 200E.
  • the transistor 100B differs from the transistor 100 in that it has only one semiconductor layer.
  • the transistor 200E differs from the transistor 200 in that it includes two semiconductor layers.
  • the transistor 100B has only one semiconductor layer, the semiconductor layer 108.
  • the semiconductor layer 108 For other configurations, reference can be made to the description of the transistor 100.
  • the transistor 200E has a two-layer stacked structure including a semiconductor layer 215 and a semiconductor layer 208 on the semiconductor layer 215. For other configurations, reference can be made to the description of the transistor 200.
  • the same material that can be used for the semiconductor layer 105 can be used for the semiconductor layer 215, for example.
  • a material having a higher proportion of indium atoms than the semiconductor layer 208 can be used for the semiconductor layer 215.
  • the transistor 200 has a stacked structure including the semiconductor layer 215 and the semiconductor layer 208, a higher on-state current can be obtained than when the transistor 200 includes only the semiconductor layer 208.
  • a material having a lower proportion of indium atoms than the semiconductor layer 208 may be used.
  • the semiconductor layer of the transistor 100 which is a vertical channel transistor
  • the semiconductor layer of the transistor 200 which is a TGSA type transistor
  • the semiconductor layer of the transistor 100B which is a vertical channel transistor
  • the semiconductor layer of the transistor 200E which is a TGSA type transistor
  • FIG. 10A A plan view of the semiconductor device 10F is shown in FIG. 10A.
  • FIG. 10B shows a cross-sectional view along the dashed-dot line M1-M2 shown in FIG. 10A
  • FIG. 10C shows a cross-sectional view along the dashed-dotted line N1-N2 and N3-N4 shown in FIG. 10A.
  • the semiconductor device 10F includes a transistor 100C and a transistor 200F.
  • the transistor 100C differs from the transistor 100 in that it includes a conductive layer 112s over the conductive layer 112a.
  • the transistor 200F differs from the transistor 200 in that a conductive layer 202s is provided over the conductive layer 202a.
  • the conductive layer 112s is provided on the conductive layer 112a so as to have an opening at a position overlapping the openings 141 and 143.
  • the conductive layer 202s is provided on the conductive layer 202a.
  • the insulating layer 110 is provided to cover the conductive layer 112a and the conductive layer 112s, as well as the conductive layer 202a and the conductive layer 202s.
  • the conductive layer 112s and the conductive layer 202s can be formed using the same material and in the same process.
  • the stack of the conductive layer 112a and the conductive layer 112s and the stack of the conductive layer 202a and the conductive layer 202s can be stretched and used as wiring.
  • FIG. 11A A plan view of the semiconductor device 10G is shown in FIG. 11A.
  • FIG. 11B shows a cross-sectional view taken along the dashed-dotted line O1-O2 shown in FIG. 11A
  • FIG. 11C shows a cross-sectional view taken along the dashed-dotted line P1-P2 and dashed-dotted line P3-P4 shown in FIG. 11A.
  • the semiconductor device 10G includes the transistor 100C described in ⁇ Configuration Example 7> and the transistor 200B described in ⁇ Configuration Example 3>.
  • the semiconductor device 10G includes the transistor 100C and the transistor 200B, the semiconductor device 10G has the effect obtained by the transistor 100C described in ⁇ Configuration Example 7> and the effect obtained by the transistor 200B described in ⁇ Configuration Example 3>. You can enjoy both.
  • FIG. 12A A plan view of the semiconductor device 10H is shown in FIG. 12A.
  • FIG. 12B shows a cross-sectional view along the dashed-dotted line Q1-Q2 shown in FIG. 12A
  • FIG. 12C shows a cross-sectional view taken along the dashed-dotted line R1-R2 and the dashed-dotted line R3-R4 shown in FIG. 12A.
  • the semiconductor device 10H includes the transistor 100A and the transistor 200G described in ⁇ Configuration Example 4>.
  • the transistor 200G differs from the transistor 200A described in ⁇ Structure Example 2> in that an insulating layer 207 and a conductive layer 203 are provided between the conductive layer 202a and the insulating layer 110a.
  • the insulating layer 207 is provided to cover the top and side surfaces of the conductive layer 112a, the top and side surfaces of the conductive layer 202a, and the top surface of the substrate 102.
  • a conductive layer 203 is provided on the insulating layer 207 in a region overlapping with the conductive layer 202a.
  • the conductive layer 203 can be formed using the same material and in the same process as the conductive layer 103.
  • An opening 248 is provided in the conductive layer 203 in a region overlapping with the opening 241 and the opening 243.
  • the insulating layer 110 is provided to cover the conductive layer 112a, the conductive layer 103, the conductive layer 202a, the conductive layer 203, and the insulating layer 207.
  • the conductive layer 203 has a function as a second gate electrode. Further, a part of the insulating layer 110 (a region sandwiched between the semiconductor layer 208 and the conductive layer 203 in plan view) has a function as a second gate insulating layer. Since the transistor 200G includes the conductive layer 203 that functions as a second gate electrode, an electric field can be applied to the semiconductor layer 208 from both the conductive layer 204 and the conductive layer 203, and the channel formation region The controllability of the carrier can be improved. Therefore, the transistor 200G can achieve higher saturation characteristics than the transistor 200A.
  • the semiconductor device 10H is similar to the semiconductor device 10A described in ⁇ Configuration Example 2> in that the two transistors (transistor 100A and transistor 200G) included in the semiconductor device are both vertical channel transistors. However, while neither of the two transistors (transistor 100 and transistor 200A) included in the semiconductor device 10A has a second gate electrode, in the semiconductor device 10H, both the transistor 100A and the transistor 200G have a second gate electrode. The difference is that it has two gate electrodes. Therefore, the two transistors included in the semiconductor device 10H can achieve higher saturation characteristics than the two transistors included in the semiconductor device 10A.
  • FIG. 13A A plan view of the semiconductor device 10I is shown in FIG. 13A.
  • FIG. 13B A cross-sectional view along the dashed-dotted line S1-S2 shown in FIG. 13A is shown in FIG. 13B, and a cross-sectional view taken along the dashed-dotted line T1-T2 and the dashed-dotted line T3-T4 shown in FIG. 13A is shown in FIG. 13C.
  • the semiconductor device 10I includes the transistor 100C and the transistor 200H described in ⁇ Configuration Example 7>.
  • the transistor 200H differs from the transistor 200A described in ⁇ Structure Example 2> in that a conductive layer 202t is provided over the conductive layer 202a.
  • the conductive layer 202t is provided on the conductive layer 202a so as to have an opening at a position overlapping the openings 241 and 243.
  • the insulating layer 110 is provided to cover the conductive layer 112a and the conductive layer 112s, as well as the conductive layer 202a and the conductive layer 202t.
  • the conductive layer 112s and the conductive layer 202t can be formed using the same material and in the same process.
  • the stack of the conductive layer 112a and the conductive layer 112s and the stack of the conductive layer 202a and the conductive layer 202t can be stretched and used as wiring.
  • the semiconductor device 10I is similar to the semiconductor device 10A described in ⁇ Configuration Example 2> in that the two transistors (transistor 100C and transistor 200H) included in the semiconductor device are both vertical channel transistors. However, in the semiconductor device 10I, the conductive layer 112s is provided on the conductive layer 112a that functions as one of the source electrode or the drain electrode of the transistor 100C, and the conductive layer 112s is provided on the conductive layer 202a that functions as one of the source electrode or the drain electrode of the transistor 200H.
  • the semiconductor device 10A is different from the two transistors (the transistor 100 and the transistor 200A) in that it includes a conductive layer 202t. Therefore, in the semiconductor device 10I, the stack of the conductive layer 112a and the conductive layer 112s, and the stack of the conductive layer 202a and the conductive layer 202t can be extended to function as wiring.
  • ⁇ Production method example 1> A method for manufacturing a semiconductor device according to one embodiment of the present invention will be described below with reference to the drawings. Here, a manufacturing method will be described using as an example a structure in which oxide semiconductors are used for the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 of the semiconductor device 10 illustrated in FIG. 1B.
  • thin films (insulating films, semiconductor films, conductive films, etc.) constituting a semiconductor device can be formed using a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulsed laser deposition (PLD) method. ) method, ALD method, or the like.
  • CVD method include a plasma enhanced CVD (PECVD) method and a thermal CVD method.
  • PECVD plasma enhanced CVD
  • thermal CVD methods is a metal organic chemical vapor deposition (MOCVD) method.
  • Thin films (insulating films, semiconductor films, conductive films, etc.) that make up semiconductor devices can be manufactured using spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating, knife coating, etc. It can be formed by a method such as coating.
  • a photolithography method or the like can be used when processing the thin film that constitutes the semiconductor device.
  • the thin film may be processed by a nanoimprint method, a sandblasting method, a lift-off method, or the like.
  • an island-shaped thin film may be directly formed by a film forming method using a shielding mask such as a metal mask.
  • One method is to form a resist mask on a thin film to be processed, process the thin film by etching or the like, and then remove the resist mask.
  • the other method is to form a photosensitive thin film, then perform exposure and development to process the thin film into a desired shape.
  • the light used for exposure can be, for example, i-line (wavelength: 365 nm), g-line (wavelength: 436 nm), h-line (wavelength: 405 nm), or a mixture of these.
  • ultraviolet rays, KrF laser light, ArF laser light, etc. can also be used.
  • exposure may be performed using immersion exposure technology.
  • extreme ultraviolet (EUV) light or X-rays may be used.
  • an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or electron beams because extremely fine processing becomes possible. Note that when exposure is performed by scanning a beam such as an electron beam, a photomask is not necessary.
  • etching the thin film for example, a dry etching method, a wet etching method, or a sandblasting method can be used.
  • FIGS. 14A to 18B is a diagram illustrating a method for manufacturing the semiconductor device 10. Each figure shows a cross-sectional view taken along the dashed-dotted line A1-A2.
  • a conductive film 112af which becomes the conductive layer 112a and the conductive layer 202a, is formed on the substrate 102 (FIG. 14A).
  • a sputtering method can be suitably used to form the conductive film 112af.
  • a resist mask (not shown) is formed on the conductive film 112af by a photolithography process, and then the conductive layer 112a and the conductive layer 202a are formed by processing the conductive film 112af (FIG. 14B).
  • a wet etching method and a dry etching method may be used.
  • a conductive layer 112a that functions as one of a source electrode or a drain electrode of the transistor 100 and a conductive layer 202a that functions as a second gate electrode of the transistor 200 are formed.
  • a PECVD method can be suitably used to form the insulating film 110af and the insulating film 110bf.
  • After forming the insulating film 110af it is preferable to continuously form the insulating film 110bf in a vacuum without exposing the surface of the insulating film 110af to the atmosphere.
  • By continuously forming the insulating film 110af and the insulating film 110bf attachment of impurities derived from the atmosphere to the surface of the insulating film 110af can be suppressed. Examples of such impurities include water and organic substances.
  • the substrate temperature during formation of the insulating film 110af and the insulating film 110bf is preferably 180° C. or more and 450° C. or less, more preferably 200° C. or more and 450° C. or less, further preferably 250° C. or more and 450° C. or less, and The temperature is preferably 300°C or more and 450°C or less, more preferably 300°C or more and 400°C or less, and even more preferably 350°C or more and 400°C or less.
  • the substrate temperature at the time of forming the insulating film 110af and the insulating film 110bf within the above range, it is possible to reduce the release of impurities (for example, water and hydrogen) from the insulating film 110af and the insulating film 110bf. Diffusion can be suppressed. Therefore, a transistor exhibiting good electrical characteristics and high reliability can be realized.
  • impurities for example, water and hydrogen
  • the insulating film 110af and the insulating film 110bf are formed before the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208, the semiconductor layer 105, the semiconductor layer 110bf are There is no need to be concerned about oxygen desorption from the layer 108 and the semiconductor layer 208.
  • Heat treatment may be performed after forming the insulating film 110af and the insulating film 110bf. By performing the heat treatment, water and hydrogen can be released from the surface and inside of the insulating film 110af and the insulating film 110bf.
  • the temperature of the heat treatment is preferably 150°C or higher and lower than the strain point of the substrate, more preferably 200°C or higher and 450°C or lower, further preferably 250°C or higher and 450°C or lower, and even more preferably 300°C or higher and 450°C or lower. Further, the temperature is preferably 300°C or more and 400°C or less, and even more preferably 350°C or more and 400°C or less.
  • the heat treatment can be performed in an atmosphere containing one or more of noble gases, nitrogen, or oxygen. Dry air (CDA: Clean Dry Air) may be used as the atmosphere containing nitrogen or the atmosphere containing oxygen. Note that it is preferable that the content of hydrogen, water, etc. in the atmosphere is as low as possible.
  • the atmosphere it is preferable to use a high-purity gas having a dew point of -60°C or lower, preferably -100°C or lower.
  • a high-purity gas having a dew point of -60°C or lower, preferably -100°C or lower.
  • an atmosphere containing as little hydrogen, water, or the like as possible it is possible to prevent hydrogen, water, and the like from being taken into the insulating film 110af and the insulating film 110bf as much as possible.
  • an oven or a rapid thermal annealing (RTA) device can be used. By using an RTA device, the heat treatment time can be shortened.
  • a metal oxide layer 180 is formed on the insulating film 110bf (FIG. 14C).
  • the metal oxide layer 180 may be an insulating layer or a conductive layer.
  • aluminum oxide, hafnium oxide, hafnium aluminate, indium oxide, indium tin oxide (ITO), or silicon-containing indium tin oxide (ITSO) can also be used for the metal oxide layer 180.
  • the metal oxide layer 180 it is preferable to use an oxide material containing one or more of the same elements as the semiconductor layer 105, the semiconductor layer 108, or the semiconductor layer 208. In particular, it is preferable to use an oxide semiconductor material that can be used for the semiconductor layer 105, the semiconductor layer 108, or the semiconductor layer 208.
  • a metal oxide film formed using a sputtering target having the same composition as the semiconductor layer 105, the semiconductor layer 108, or the semiconductor layer 208 can be applied. It is preferable to use sputtering targets with the same composition because the manufacturing equipment and sputtering targets can be used in common.
  • the content of gallium is higher than that of the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208.
  • a material with a high oxidation rate can be used for the metal oxide layer 180. It is preferable to use a material with a high gallium content for the metal oxide layer 180 because it can further improve the blocking property against oxygen.
  • the metal oxide layer 180 is preferably formed in an atmosphere containing oxygen, for example. In particular, it is preferable to form by sputtering in an atmosphere containing oxygen. Thereby, when forming the metal oxide layer 180, oxygen can be suitably supplied to the insulating film 110bf.
  • the metal oxide layer 180 may be formed by a reactive sputtering method using oxygen as a film-forming gas and a metal target.
  • a reactive sputtering method using oxygen as a film-forming gas and a metal target.
  • oxygen as a film-forming gas
  • metal target aluminum oxide film can be formed.
  • oxygen flow rate ratio the higher the ratio of the oxygen flow rate to the total flow rate of the film-forming gas introduced into the processing chamber of the film-forming apparatus (oxygen flow rate ratio), or the higher the oxygen partial pressure within the processing chamber, the higher the concentration of oxygen in the insulating film 110bf. can increase the amount of oxygen supplied to the
  • the oxygen flow rate ratio or oxygen partial pressure is, for example, 50% or more and 100% or less, preferably 65% or more and 100% or less, more preferably 80% or more and 100% or less, and still more preferably 90% or more and 100% or less.
  • heat treatment may be performed.
  • the above description can be referred to, so a detailed explanation will be omitted.
  • oxygen may be further supplied to the insulating film 110bf via the metal oxide layer 180.
  • a method for supplying oxygen for example, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or a plasma treatment can be used.
  • the plasma treatment an apparatus that turns oxygen gas into plasma using high-frequency power can be suitably used. Examples of devices that turn gas into plasma using high-frequency power include plasma etching devices and plasma ashing devices.
  • the metal oxide layer 180 is removed.
  • a wet etching method can be suitably used.
  • the wet etching method it is possible to suppress etching of the insulating film 110bf when removing the metal oxide layer 180. Thereby, it is possible to suppress the film thickness of the insulating film 110bf from becoming thinner, and it is possible to make the film thickness of the insulating layer 110b uniform.
  • the process for supplying oxygen to the insulating film 110bf is not limited to the above-mentioned method.
  • oxygen radicals, oxygen atoms, oxygen atom ions, oxygen molecular ions, etc. are supplied to the insulating film 110bf by ion doping, ion implantation, plasma treatment, or the like.
  • oxygen may be supplied to the insulating film 110bf through the film.
  • the film is removed after supplying oxygen.
  • a conductive film or a semiconductor film containing one or more of indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, or tungsten is used as the film for suppressing the above-mentioned oxygen desorption. be able to.
  • insulating film 110cf and insulating film 120f [Formation of insulating film 110cf and insulating film 120f] Subsequently, an insulating film 110cf that becomes the insulating layer 110c and an insulating film 120f that becomes the insulating layer 120 are formed on the insulating film 110bf (FIG. 14D).
  • the description regarding the formation of the insulating film 110af and the insulating film 110bf can be referred to, so a detailed description thereof will be omitted.
  • the insulating film 120f is processed to form the insulating layer 120 so as to have a region overlapping with the conductive layer 202a (FIG. 14E).
  • the insulating layer 120 is provided in a region where the semiconductor layer 208 will be provided later.
  • a wet etching method and a dry etching method can be used.
  • a dry etching method can be suitably used.
  • a conductive film 112f which becomes the conductive layer 112b, is formed over the insulating layer 120 and the insulating film 110cf (FIG. 15A).
  • a sputtering method can be suitably used to form the conductive film 112f.
  • the conductive film 112f is processed to form a conductive layer 112B in a region overlapping with the conductive layer 112a (FIG. 15B).
  • a wet etching method and a dry etching method can be used.
  • a wet etching method can be suitably used to form the conductive layer 112B.
  • a portion of the conductive layer 112B is removed to form a conductive layer 112b having an opening 143 (FIG. 15C).
  • a wet etching method and a dry etching method can be used.
  • a wet etching method can be suitably used to form the opening 143.
  • the insulating film 110f (insulating film 110af, insulating film 110bf, and insulating film 110cf) in the region overlapping with the opening 143 is removed, and the insulating layer 110 (insulating layer 110a, insulating layer 110b, and insulating layer 110c) having the opening 141 is removed. ) (Fig. 15C).
  • a wet etching method and a dry etching method can be used.
  • a dry etching method can be suitably used to form the opening 141.
  • the conductive layer 112a is exposed.
  • the opening 141 can be formed using, for example, a resist mask (not shown) used to form the opening 143. Specifically, a resist mask is formed on the conductive layer 112B, a part of the conductive layer 112B is removed using the resist mask to form an opening 143, and a part of the insulating film 110f is removed using the resist mask. can be removed to form the opening 141.
  • the opening 141 may be formed using a resist mask different from the resist mask used to form the opening 143.
  • a metal oxide film 105f that will become the semiconductor layer 105 is formed to cover the openings 141 and 143 (FIG. 15D).
  • the metal oxide film 105f is provided in contact with the top surface and side surfaces of the insulating layer 120, the top surface and side surfaces of the conductive layer 112b, the top surface and side surfaces of the insulating layer 110, and the top surface of the conductive layer 112a.
  • the metal oxide film 105f is preferably formed by a sputtering method using a metal oxide target.
  • the metal oxide film 105f is preferably a dense film with as few defects as possible. Further, it is preferable that the metal oxide film 105f is a highly pure film in which impurities including hydrogen element are reduced as much as possible. In particular, it is preferable to use a crystalline metal oxide film as the metal oxide film 105f.
  • oxygen gas when forming the metal oxide film 105f.
  • oxygen gas when forming the metal oxide film 105f oxygen can be suitably supplied into the insulating layer 120 and the insulating layer 110.
  • oxygen when using an oxide for the insulating layer 120, oxygen can be suitably supplied into the insulating layer 120.
  • oxygen when an oxide is used for the insulating layer 110b, oxygen can be suitably supplied into the insulating layer 110b.
  • oxygen is supplied to the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 in a later step. Oxygen vacancies (V O ) and V O H in 208 can be reduced.
  • oxygen gas and an inert gas for example, helium gas, argon gas, xenon gas, etc.
  • an inert gas for example, helium gas, argon gas, xenon gas, etc.
  • oxygen flow rate ratio for example, helium gas, argon gas, xenon gas, etc.
  • the higher the proportion of oxygen gas in the entire deposition gas (oxygen flow rate ratio) when depositing the metal oxide film 105f the higher the crystallinity of the metal oxide film 105f, and the higher the reliability.
  • a transistor can be realized.
  • the lower the oxygen flow rate ratio the lower the crystallinity of the metal oxide film 105f, making it possible to realize a transistor with a large on-current.
  • a stacked structure of two or more metal oxide layers having different crystallinity can be formed.
  • the substrate temperature during formation of the metal oxide film 105f may be between room temperature and 250°C, preferably between room temperature and 200°C, more preferably between room temperature and 140°C.
  • the ALD method When using the ALD method to form the metal oxide film 105f, it is preferable to use a film forming method such as a thermal ALD method or a PEALD (Plasma Enhanced ALD) method.
  • a thermal ALD method is preferable because it shows extremely high step coverage.
  • the PEALD method is preferable because it shows high step coverage and also enables low-temperature film formation.
  • the metal oxide film can be formed, for example, by an ALD method using a precursor containing a metal element constituting the metal oxide film and an oxidizing agent.
  • three precursors can be used: a precursor containing indium, a precursor containing gallium, and a precursor containing zinc.
  • a precursor containing indium a precursor containing gallium
  • a precursor containing zinc a precursor containing zinc
  • two precursors may be used, one containing indium and the other containing gallium and zinc.
  • precursors containing indium include triethyl indium, tris(2,2,6,6-tetramethyl-3,5-heptanedioic acid) indium, cyclopentadienyl indium, indium (III) chloride, and (3 -(dimethylamino)propyl)dimethylindium.
  • precursors containing gallium include trimethylgallium, triethylgallium, gallium trichloride, tris(dimethylamide)gallium, gallium(III) acetylacetonate, tris(2,2,6,6-tetramethyl-3,5- Gallium (III) heptanedioate, dimethylchlorogallium, diethylchlorogallium, and gallium (III) chloride.
  • precursors containing zinc include dimethylzinc, diethylzinc, bis(2,2,6,6-tetramethyl-3,5-heptanedioic acid)zinc, and zinc chloride.
  • oxidizing agent examples include ozone, oxygen, and water.
  • adjusting one or more of the type of source gas, the flow rate ratio of the source gas, the time for flowing the source gas, and the order in which the source gases are flowed By adjusting these, it is also possible to form a film whose composition changes continuously. Furthermore, it becomes possible to successively form films having different compositions.
  • the semiconductor layer 105 has a laminated structure, after the first metal oxide film is formed, the next metal oxide film is formed successively without exposing the surface to the atmosphere. It is preferable.
  • treatment is performed to remove impurities (for example, water, hydrogen, and organic substances) adsorbed on the surface of the insulating layer 120 and the surface of the insulating layer 110, and the insulating layer 120 is It is preferable to perform at least one of the following: and a treatment for supplying oxygen into the insulating layer 110.
  • the heat treatment can be performed at a temperature of 70° C. or more and 200° C. or less in a reduced pressure atmosphere.
  • plasma treatment may be performed in an atmosphere containing oxygen.
  • oxygen may be supplied to the insulating layer 120 and the insulating layer 110 by plasma treatment in an atmosphere containing an oxidizing gas such as dinitrogen monoxide (N 2 O).
  • an oxidizing gas such as dinitrogen monoxide (N 2 O).
  • the metal oxide film 105f is processed into an island shape to form the semiconductor layer 105 (FIG. 16A).
  • the semiconductor layer 105 is formed to have a region in contact with the top surface of the conductive layer 112a, the side surface of the insulating layer 110, and the side surface and top surface of the conductive layer 112b.
  • a wet etching method and a dry etching method can be used.
  • a wet etching method can be suitably used to form the semiconductor layer 105.
  • a portion of the conductive layer 112b in a region that does not overlap with the semiconductor layer 105 may be etched and become thinner.
  • the insulating layer 120 may be etched and its thickness may be reduced.
  • a portion of the insulating layer 110 (specifically, the insulating layer 110c) in a region that does not overlap with the conductive layer 112b and the insulating layer 120 may be etched and become thinner. Note that in etching the metal oxide film 105f, by using a material with a high selectivity for the insulating layer 110c, it is possible to prevent the thickness of the insulating layer 110c from becoming thin.
  • heat treatment it is preferable to perform heat treatment after forming the metal oxide film 105f or after processing the metal oxide film 105f into the semiconductor layer 105.
  • the heat treatment hydrogen and water contained in the metal oxide film 105f or the semiconductor layer 105 or adsorbed on the surface can be removed. Further, the heat treatment may improve the film quality of the metal oxide film 105f or the semiconductor layer 105 (for example, reduce defects and improve crystallinity).
  • oxygen can also be supplied from the insulating layer 110 to the metal oxide film 105f or the semiconductor layer 105. At this time, it is more preferable to perform heat treatment before processing into the semiconductor layer 105.
  • the above description can be referred to, so a detailed explanation will be omitted.
  • the heat treatment does not need to be performed if unnecessary. Further, the heat treatment may not be performed here, but may also serve as the heat treatment performed in a later step. Further, in some cases, the heat treatment can also be used as a treatment at a high temperature in a later process (for example, a film forming process).
  • a metal oxide film 108f which will become the semiconductor layer 108 and the semiconductor layer 208, is formed so as to cover the semiconductor layer 105, the conductive layer 112b, the insulating layer 120, and the insulating layer 110 (FIG. 16B).
  • the metal oxide film 108f is provided in contact with the top surface and side surfaces of the semiconductor layer 105, the top surface and side surfaces of the conductive layer 112b, the top surface and side surfaces of the insulating layer 120, and the top surface of the insulating layer 110.
  • the metal oxide film 108f is formed using a material different in composition, crystallinity, etc. from the semiconductor layer 105.
  • the method for forming the metal oxide film 108f and the heat treatment for the metal oxide film 108f please refer to the above-mentioned method for forming the metal oxide film 105f and the heat treatment for the metal oxide film 105f. It is possible to apply the contents that can be described.
  • the metal oxide film 108f is processed into an island shape to form the semiconductor layer 108 and the semiconductor layer 208 (FIG. 16C).
  • the semiconductor layer 108 is formed to have a region overlapping with the semiconductor layer 105.
  • the semiconductor layer 208 is provided so as to have a region overlapping with the conductive layer 202a and the insulating layer 120.
  • the semiconductor layer 108 is a semiconductor layer that functions as a channel formation region of the transistor 100.
  • the semiconductor layer 208 is a semiconductor layer that functions as a channel formation region of the transistor 200.
  • the semiconductor layer 108 and the semiconductor layer 208 each of which functions as a channel formation region of a different transistor, can be formed at the same time. Accordingly, the number of masks required for processing the semiconductor layers can be reduced compared to the case where the semiconductor layer of the transistor 100 and the semiconductor layer of the transistor 200 are formed in separate steps. Furthermore, the total number of steps can be reduced.
  • an insulating film 106f that will become the insulating layer 106 is formed to cover the semiconductor layer 105, the semiconductor layer 108, the conductive layer 112b, the semiconductor layer 208, the insulating layer 120, and the insulating layer 110 (FIG. 17A).
  • PECVD or ALD can be suitably used to form the insulating film 106f.
  • the insulating layer 106 When an oxide semiconductor is used for the semiconductor layer 108 and the semiconductor layer 208, the insulating layer 106 preferably functions as a barrier film that suppresses diffusion of oxygen. Since the insulating layer 106 has a function of suppressing oxygen diffusion, oxygen contained in the semiconductor layer 108 and the semiconductor layer 208 is diffused into the conductive layer 104 and the conductive layer 204, respectively, via the insulating layer 106. oxidation of the conductive layer 104 and the conductive layer 204 can be suppressed. As a result, the transistor 100 and the transistor 200 exhibiting good electrical characteristics and high reliability can be realized.
  • barrier film refers to a film that has barrier properties.
  • an insulating layer having barrier properties can be called a barrier insulating layer.
  • barrier property refers to the function of suppressing the diffusion of the corresponding substance (also referred to as low permeability) and the function of capturing or fixing the corresponding substance (also referred to as gettering). Refers to one or both of the following.
  • the insulating layer 106 By increasing the temperature during formation of the insulating film 106f that becomes the gate insulating layer (insulating layer 106) of the transistors 100 and 200, the insulating layer 106 can have fewer defects. However, if the temperature during formation of the insulating film 106f is high, oxygen is desorbed from the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208, resulting in oxygen vacancies in the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208. (V O ) and V O H may increase.
  • the substrate temperature during formation of the insulating film 106f is preferably 180°C or more and 450°C or less, more preferably 200°C or more and 450°C or less, further preferably 250°C or more and 450°C or less, and even more preferably 300°C or more and 450°C or less. is preferable, and more preferably 300°C or more and 400°C or less.
  • plasma treatment may be performed on the surface of the semiconductor layer 108 and the surface of the semiconductor layer 208.
  • impurities for example, water
  • impurities at the interface between the semiconductor layer 108 and the insulating layer 106 and the interface between the semiconductor layer 208 and the insulating layer 106 can be reduced, and a highly reliable transistor can be achieved. This is particularly suitable when the surfaces of the semiconductor layer 108 and the semiconductor layer 208 are exposed to the atmosphere between the formation of the semiconductor layer 108 and the semiconductor layer 208 and the formation of the insulating film 106f.
  • Plasma treatment can be performed, for example, in an atmosphere containing one or more of oxygen, ozone, nitrogen, dinitrogen monoxide, and argon. Further, it is preferable that the plasma treatment and the formation of the insulating film 106f are performed continuously without exposure to the atmosphere.
  • the insulating film 106f is processed to form the insulating layer 106 (FIG. 17B).
  • the insulating layer 106 is provided so as to have a region overlapping with the conductive layer 112a, the semiconductor layer 105, the semiconductor layer 108, and the conductive layer 112b. Further, the insulating layer 106 is provided so as to have a region overlapping with the conductive layer 202a and the semiconductor layer 208.
  • the insulating layer 106 is provided with an opening 147a and an opening 147b that reach the semiconductor layer 208.
  • a wet etching method and a dry etching method can be used. In particular, a dry etching method can be suitably used.
  • a conductive film 104f which becomes the conductive layer 104, the conductive layer 204, the conductive layer 212a, and the conductive layer 212b, is formed over the insulating layer 106 and the semiconductor layer 208 (FIG. 17C).
  • a sputtering method can be suitably used to form the conductive film 104f.
  • a resist mask (not shown) is formed on the conductive film 104f by a photolithography process, and the conductive film 104f is processed to form the conductive layer 104 (of the transistor 100) that overlaps the semiconductor layer 105 and the semiconductor layer 108.
  • a conductive layer 204 (functions as a first gate electrode of the transistor 200) overlaps with the conductive layer 202a (functions as a gate electrode), a conductive layer 212a (functions as a source of the transistor 200) contacts the upper surface of the semiconductor layer 208 with the conductive layer 204 in between.
  • a conductive layer 212b (functioning as one of the source electrode and the drain electrode of the transistor 200) is formed (FIG. 18A).
  • a wet etching method and a dry etching method can be used for processing the conductive film 104f. Note that due to the processing, the thickness of the insulating layer 106 in the portions that do not overlap with the conductive layer 104, the conductive layer 212a, and the conductive layer 212b may become thinner than the thickness in the portions that overlap. Similarly, a portion of the insulating layer 106 that does not overlap with the conductive layer 204 may be thinner than a portion that overlaps.
  • the transistor 100 can be manufactured.
  • a region 208D is formed in a region of the semiconductor layer 208 that does not overlap with any of the conductive layer 204, the conductive layer 212a, the conductive layer 212b, and the insulating layer 106, and the conductive layer 204, the conductive layer 212a, and the conductive layer 212b
  • a region 208L is formed in a region that does not overlap with any of the insulating layer 106 and overlaps with the insulating layer 106 (FIG. 1B).
  • conditions for supplying the impurity 190 are determined in consideration of the material and thickness of the conductive layer 204 serving as a mask so that the impurity 190 is not supplied to the region of the semiconductor layer 208 overlapping with the conductive layer 204 as much as possible. is preferred. Thereby, a channel formation region with a sufficiently reduced impurity concentration can be formed in a region of the semiconductor layer 208 overlapping with the conductive layer 204.
  • impurities may be supplied to the semiconductor layer 108 using the conductive layer 104 as a mask.
  • a region 108L is formed in a region of the semiconductor layer 108 that does not overlap with the conductive layer 104 and overlaps with the insulating layer 106 (FIG. 1B).
  • a plasma ion doping method or an ion implantation method can be suitably used. These methods allow the concentration profile in the depth direction to be controlled with high precision by adjusting the ion acceleration voltage, dose amount, and the like. Productivity can be increased by using the plasma ion doping method. Further, by using an ion implantation method using mass separation, the purity of the supplied impurity 190 can be increased.
  • the impurity 190 it is preferable to adjust supply conditions so that the impurity concentration at the surface of the semiconductor layer 208 or a portion close to the surface is highest.
  • the gas containing the impurity element described in Embodiment 1 can be used as a raw material for the impurity 190.
  • the gas containing the impurity element described in Embodiment 1 typically one or more of B 2 H 6 gas and BF 3 gas can be used.
  • B 2 H 6 gas and BF 3 gas can be used as the impurity 190.
  • PH 3 gas can be used as the impurity 190.
  • a mixed gas obtained by diluting these source gases with a noble gas may be used.
  • Examples of raw materials for the impurity 190 include CH 4 , N 2 , NH 3 , AlH 3 , AlCl 3 , SiH 4 , Si 2 H 6 , F 2 , HF, H 2 , (C 5 H 5 ) 2 Mg, and noble Gas can be used. Note that the raw material is not limited to gas, and solid or liquid may be heated and vaporized before use.
  • the addition of the impurity 190 can be controlled by setting conditions such as the accelerating voltage and the dose amount, taking into consideration the composition, density, thickness, etc. of the insulating layer 106 and the semiconductor layer 208.
  • the acceleration voltage can be in the range of, for example, 5 kV or more and 100 kV or less, preferably 7 kV or more and 70 kV or less, and more preferably 10 kV or more and 50 kV or less.
  • the dose amount is, for example, 1 ⁇ 10 13 ions/cm 2 or more and 1 ⁇ 10 17 ions/cm 2 or less, preferably 1 ⁇ 10 14 ions/cm 2 or more and 5 ⁇ 10 16 ions/cm 2 or less, more preferably can be in the range of 1 ⁇ 10 15 ions/cm 2 or more and 3 ⁇ 10 16 ions/cm 2 or less.
  • the accelerating voltage can be, for example, in the range of 10 kV or more and 100 kV or less, preferably 30 kV or more and 90 kV or less, and more preferably 40 kV or more and 80 kV or less.
  • the dose amount is, for example, 1 ⁇ 10 13 ions/cm 2 or more and 1 ⁇ 10 17 ions/cm 2 or less, preferably 1 ⁇ 10 14 ions/cm 2 or more and 5 ⁇ 10 16 ions/cm 2 or less, more preferably can be in the range of 1 ⁇ 10 15 ions/cm 2 or more and 3 ⁇ 10 16 ions/cm 2 or less.
  • the method for supplying the impurity 190 is not limited to this, and for example, plasma treatment or treatment using thermal diffusion by heating may be used.
  • the impurity 190 can be added by generating plasma in a gas atmosphere containing the impurity 190 to be added and performing plasma treatment.
  • a dry etching device, an ashing device, a plasma CVD device, a high-density plasma CVD device, etc. can be used as the device for generating the plasma.
  • the transistor 200 can be manufactured.
  • the semiconductor device 10 can be manufactured (FIG. 1B).
  • ⁇ Production method example 2> A manufacturing method will be described below, taking as an example a structure in which oxide semiconductors are used for the semiconductor layer 105, the semiconductor layer 108, and the semiconductor layer 208 of the semiconductor device 10A illustrated in FIG. 5B.
  • FIGS. 19A to 22 is a diagram illustrating a method for manufacturing the semiconductor device 10A. Each figure shows a cross-sectional view taken along the dashed-dotted line C1-C2.
  • the steps from forming the conductive film 112af to forming and removing the metal oxide layer 180 are the same as the manufacturing method shown in ⁇ Manufacturing Method Example 1> described above. Therefore, regarding this step, the description regarding the method for manufacturing the semiconductor device 10 according to FIGS. 14A to 14C can be referred to.
  • the conductive film 112f is processed to form a conductive layer 112B in a region overlapping with the conductive layer 112a and a conductive layer 204B in a region overlapping with the conductive layer 202a (FIG. 19E).
  • the description regarding the formation of the conductive layer 112B (FIG. 15B) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • the conductive layer 204B can also be formed at the same time as the conductive layer 112B by applying the same formation conditions as the conductive layer 112B.
  • a portion of the conductive layer 112B is removed to form a conductive layer 112b having an opening 143. Furthermore, a portion of the conductive layer 204B is removed to form a conductive layer 202b having an opening 243 (FIG. 20A).
  • the description regarding the formation of the opening 143 (FIG. 15C) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • the opening 243 can also be formed at the same time as the opening 143 by applying the same formation conditions as the opening 143.
  • the insulating film 110f (insulating film 110af, insulating film 110bf, and insulating film 110cf) in the regions overlapping with the opening 143 and the opening 243, respectively, is removed, and the insulating layer 110 (insulating layer 110a, insulating film 110cf) having the opening 141 and the opening 241 is removed.
  • layer 110b and insulating layer 110c) are formed (FIG. 20A).
  • the description regarding the formation of the opening 141 (FIG. 15C) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • the opening 241 can also be formed at the same time as the opening 141 by applying the same formation conditions as the opening 141.
  • the conductive layer 112a is exposed in the opening 141, and the conductive layer 202a is exposed in the opening 241.
  • a metal oxide film 105f that will become the semiconductor layer 105 is formed so as to cover the openings 141 and 143, and the openings 241 and 243 (FIG. 20B).
  • the metal oxide film 105f is provided in contact with the top surface and side surfaces of the conductive layer 112b, the top surface of the conductive layer 112a, the top surface and side surfaces of the conductive layer 202b, the top surface of the conductive layer 202a, and the top surface and side surfaces of the insulating layer 110.
  • the description regarding the formation of the metal oxide film 105f (FIG. 15D) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • the metal oxide film 105f is processed into an island shape to form the semiconductor layer 105 (FIG. 20C).
  • the semiconductor layer 105 is formed to have a region in contact with the top surface of the conductive layer 112a, the side surface of the insulating layer 110, and the side surface and top surface of the conductive layer 112b.
  • the description regarding the formation of the semiconductor layer 105 (FIG. 16A) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • the heat treatment can be performed under the same conditions as the heat treatment conditions that can be applied to the metal oxide film 105f or the semiconductor layer 105 shown in ⁇ Manufacturing Method Example 1>.
  • a metal oxide film 108f which will become the semiconductor layer 108 and the semiconductor layer 208, is formed so as to cover the semiconductor layer 105, the conductive layer 112b, the conductive layer 202b, the conductive layer 202a, and the insulating layer 110 (FIG. 21A).
  • the metal oxide film 108f is provided in contact with the top surface and side surfaces of the semiconductor layer 105, the top surface and side surfaces of the conductive layer 112b, the top surface and side surfaces of the conductive layer 202b, the top surface of the conductive layer 202a, and the top surface and side surfaces of the insulating layer 110. It will be done.
  • the metal oxide film 108f is processed into an island shape to form the semiconductor layer 108 and the semiconductor layer 208 (FIG. 21B).
  • the semiconductor layer 108 is formed to have a region overlapping with the semiconductor layer 105.
  • the semiconductor layer 208 is formed to have a region in contact with the top surface of the conductive layer 202a, the side surface of the insulating layer 110, and the side surface and top surface of the conductive layer 202b.
  • the semiconductor layer 108 is a semiconductor layer that functions as a channel formation region of the transistor 100.
  • the semiconductor layer 208 is a semiconductor layer that functions as a channel formation region of the transistor 200A.
  • the semiconductor layer 108 and the semiconductor layer 208 each of which functions as a channel formation region of a different transistor, can be formed at the same time. Accordingly, the number of masks required for processing the semiconductor layers can be reduced compared to the case where the semiconductor layer of the transistor 100 and the semiconductor layer of the transistor 200A are formed in separate steps. Furthermore, the total number of steps can be reduced.
  • the insulating layer 106 is formed to cover the semiconductor layer 105, the semiconductor layer 108, the conductive layer 112b, the semiconductor layer 208, the conductive layer 202b, and the insulating layer 110 (FIG. 21C).
  • the description regarding the formation of the insulating film 106f (FIG. 17A) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • a conductive film 104f that becomes the conductive layer 104 and the conductive layer 204 is formed on the insulating layer 106 (FIG. 22).
  • the description regarding the formation of the conductive film 104f (FIG. 17C) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • a resist mask (not shown) is formed on the conductive film 104f by a photolithography process, and then the conductive film 104f is processed to form the conductive layer 104 functioning as the gate electrode of the transistor 100 and the transistor 200A.
  • a conductive layer 204 is formed to function as a gate electrode (FIG. 5B).
  • the description regarding the formation of the conductive layer 104 (FIG. 18A) shown in ⁇ Manufacturing Method Example 1> can be referred to.
  • the conductive layer 204 can also be formed at the same time as the conductive layer 104 by applying the same formation conditions as the conductive layer 104. Note that due to the processing, the thickness of the insulating layer 106 in a portion that does not overlap with the conductive layer 104 and the conductive layer 204 may become thinner than the thickness in a portion where they overlap.
  • the transistor 100 and the transistor 200A can be manufactured.
  • the semiconductor device 10A can be manufactured (FIG. 5B).
  • the display device of this embodiment can be a high-resolution display device or a large-sized display device. Therefore, the display device of this embodiment can be used, for example, on relatively large screens such as television devices, desktop or notebook personal computers, computer monitors, digital signage, and large game machines such as pachinko machines.
  • the present invention can be used in display units of digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, and sound reproduction devices.
  • the display device of this embodiment can be a high-definition display device. Therefore, the display device of this embodiment can be used, for example, in a display unit of an information terminal (wearable device) such as a wristwatch type or a bracelet type, as well as a device for VR such as a head mounted display (HMD), and glasses. It can be used in the display section of wearable devices that can be worn on the head, such as AR devices.
  • an information terminal such as a wristwatch type or a bracelet type
  • VR head mounted display (HMD)
  • AR devices head mounted display
  • a semiconductor device of one embodiment of the present invention can be used for a display device or a module including the display device.
  • the module having the display device includes a module in which a connector such as a flexible printed circuit board (FPC) or TCP (Tape Carrier Package) is attached to the display device, or a COG (Chip On Glass) module. Examples include modules in which integrated circuits (ICs) are mounted using a COF (Chip On Film) method or the like.
  • FIG. 23A shows a perspective view of the display device 50A.
  • the display device 50A has a configuration in which a substrate 152 and a substrate 151 are bonded together.
  • the substrate 152 is indicated by a broken line.
  • the display device 50A includes a display section 162, a connection section 140, a peripheral circuit section 164, wiring 165, and the like.
  • FIG. 23A shows an example in which an IC 173 and an FPC 172 are mounted on the display device 50A. Therefore, the configuration shown in FIG. 23A can also be called a display module that includes the display device 50A, an IC, and an FPC.
  • the connecting section 140 is provided outside the display section 162.
  • the connecting portion 140 can be provided along one side or a plurality of sides of the display portion 162.
  • the connecting portion 140 may be singular or plural.
  • FIG. 23A shows an example in which connection parts 140 are provided so as to surround the four sides of the display part.
  • the connection part 140 the common electrode of the display element and the conductive layer are electrically connected, and a potential can be supplied to the common electrode.
  • the peripheral circuit section 164 includes, for example, a scanning line drive circuit (also referred to as a gate driver). Furthermore, the peripheral circuit section 164 may include both a scanning line drive circuit and a signal line drive circuit (also referred to as a source driver).
  • a scanning line drive circuit also referred to as a gate driver
  • the peripheral circuit section 164 may include both a scanning line drive circuit and a signal line drive circuit (also referred to as a source driver).
  • the wiring 165 has a function of supplying signals and power to the display section 162 and the peripheral circuit section 164.
  • the signal and power are input to the wiring 165 from the outside via the FPC 172, or input to the wiring 165 from the IC 173.
  • FIG. 23A shows an example in which the IC 173 is provided on the substrate 151 by a COG method, a COF method, or the like.
  • a COG method a COG method
  • COF method a COF method
  • an IC having one or both of a scanning line drive circuit and a signal line drive circuit can be applied to the IC 173.
  • the display device 50A and the display module may have a configuration in which no IC is provided.
  • the IC may be mounted on the FPC using a COF method or the like.
  • the transistor of one embodiment of the present invention can be applied to one or both of the display portion 162 and the peripheral circuit portion 164 of the display device 50A, for example.
  • the display section 162 is an area for displaying images in the display device 50A, and has a plurality of periodically arranged pixels 230.
  • FIG. 23A shows an enlarged view of one pixel 230.
  • the arrangement of pixels in the display device of this embodiment is not particularly limited, and various arrangements can be applied.
  • Examples of pixel arrays include stripe array, S-stripe array, matrix array, delta array, Bayer array, and pentile array.
  • the pixel 230 shown in FIG. 23A includes a pixel 230R that emits red light, a pixel 230G that emits green light, and a pixel 230B that emits blue light. Pixel 230R, pixel 230G, and pixel 230B each function as a subpixel.
  • the pixel 230R, the pixel 230G, and the pixel 230B each include a display element and a circuit that controls driving of the display element.
  • Various elements can be used as the display element, such as liquid crystal elements and light emitting elements.
  • a display element using a shutter method or optical interference method MEMS (Micro Electro Mechanical Systems) element, a microcapsule method, an electrophoresis method, an electrowetting method, an electronic powder fluid (registered trademark) method, etc. may be used. You can also do it.
  • a QLED (Quantum-dot LED) using a light source and a color conversion technology using a quantum dot material may be used.
  • Examples of display devices using liquid crystal elements include transmissive liquid crystal display devices, reflective liquid crystal display devices, and transflective liquid crystal display devices.
  • the light-emitting element examples include self-emitting light-emitting elements such as LEDs (Light Emitting Diodes), OLEDs (Organic LEDs), and semiconductor lasers.
  • LEDs Light Emitting Diodes
  • OLEDs Organic LEDs
  • semiconductor lasers As the LED, for example, a mini LED, a micro LED, etc. can be used.
  • Examples of the light-emitting substance included in the light-emitting element include a substance that emits fluorescence (fluorescent material), a substance that emits phosphorescence (phosphorescent material), and a substance that exhibits thermally activated delayed fluorescence (thermally activated delayed fluorescence (TADF)). materials), and inorganic compounds (quantum dot materials, etc.).
  • the emitted light color of the light emitting element can be infrared, red, green, blue, cyan, magenta, yellow, white, or the like. Furthermore, color purity can be increased by providing a microcavity structure to the light emitting element.
  • one electrode functions as an anode and the other electrode functions as a cathode.
  • FIG. 23B is a block diagram illustrating the display device 50A.
  • the display device 50A includes a display section 162 and a peripheral circuit section 164.
  • the display section 162 has a plurality of pixels 230 arranged periodically.
  • the peripheral circuit section 164 includes a first drive circuit section 231 and a second drive circuit section 232.
  • FIG. 23B shows an example in which the display section 162 has pixels 230 arranged in m rows and n columns (m and n are integers of 1 or more).
  • pixel 230 [m, 1] corresponds to the pixel 230 in the m row and 1st column
  • pixel 230 [1, n] corresponds to the pixel 230 in the 1st row and n column
  • the pixel 230 [m, n ] corresponds to the pixel 230 in the mth row and nth column.
  • the circuit included in the first drive circuit section 231 functions as, for example, a scanning line drive circuit.
  • the circuit included in the second drive circuit section 232 functions as, for example, a signal line drive circuit. Note that some kind of circuit may be provided at a position facing the first drive circuit section 231 with the display section 162 in between. Some kind of circuit may be provided at a position facing the second drive circuit section 232 with the display section 162 in between.
  • peripheral circuit section 164 Various circuits such as a shift register circuit, a level shifter circuit, an inverter circuit, a latch circuit, an analog switch circuit, a demultiplexer circuit, a logic circuit, etc. can be used for the peripheral circuit section 164.
  • transistors, capacitive elements, and the like can be used for the peripheral circuit section 164.
  • the transistor included in the peripheral circuit portion 164 may be formed in the same process as the transistor included in the pixel 230.
  • the display device 50A is arranged substantially parallel to the wirings 236, each of which is arranged substantially in parallel, and whose potential is controlled by a circuit included in the first drive circuit section 231, and the second drive circuit section 231.
  • a wiring 238 whose potential is controlled by a circuit included in the circuit portion 232.
  • FIG. 23B shows an example in which a wiring 236 and a wiring 238 are connected to the pixel 230.
  • the wiring 236 and the wiring 238 are just an example, and the wiring connected to the pixel 230 is not limited to the wiring 236 and the wiring 238.
  • a configuration example will be described using a latch circuit as an example of a circuit that can be used as a peripheral drive circuit.
  • FIG. 24A is a circuit diagram showing a configuration example of the latch circuit LAT.
  • the latch circuit LAT shown in FIG. 24A includes a transistor Tr31, a transistor Tr33, a transistor Tr35, a transistor Tr36, a capacitor C31, and an inverter circuit INV.
  • a node N is a node where one of the source or drain of the transistor Tr33, the gate of the transistor Tr35, and one electrode of the capacitor C31 are electrically connected.
  • the transistor Tr33 when a high potential signal is input to the terminal SMP, the transistor Tr33 is turned on. As a result, the potential of the node N becomes a potential corresponding to the potential of the terminal ROUT, and data corresponding to the signal input from the terminal ROUT to the latch circuit LAT is written to the latch circuit LAT. After writing data to the latch circuit LAT, when the potential of the terminal SMP is set to a low potential, the transistor Tr33 is turned off. As a result, the potential of node N is held, and the data written in latch circuit LAT is held.
  • the latch circuit LAT when the potential of the node N is a low potential, data with a value of "0" is held in the latch circuit LAT, and when the potential of the node N is a high potential, the latch circuit LAT holds data with a value of "0". It can be assumed that data with a value of "1" is held in the circuit LAT.
  • transistor Tr33 It is preferable to use a transistor with a small off-state current as the transistor Tr33.
  • An OS transistor can be suitably used as the transistor Tr33. This allows the latch circuit LAT to hold data for a long period of time. Therefore, the frequency of rewriting data to the latch circuit LAT can be reduced.
  • writing data such that a signal input from the terminal SP2 is output to the terminal LIN to the latch circuit LAT is sometimes simply referred to as "writing data to the latch circuit LAT.” That is, for example, writing data with a value of "1" to the latch circuit LAT may be simply referred to as “writing data to the latch circuit LAT.”
  • a semiconductor device can be suitably used for the latch circuit LAT.
  • the transistor 100 or the transistor 200 shown in FIG. 1B or the like can be applied to one or more of the transistor Tr31, the transistor Tr33, the transistor Tr35, and the transistor Tr36.
  • the inverter circuit INV includes a transistor Tr41, a transistor Tr43, a transistor Tr45, a transistor Tr47, and a capacitor C41.
  • all the transistors included in the latch circuit LAT can be transistors of the same polarity, such as n-channel type transistors. It can be a transistor. Thereby, for example, in addition to the transistor Tr33, the transistor Tr31, the transistor Tr35, the transistor Tr36, the transistor Tr41, the transistor Tr43, the transistor Tr45, and the transistor Tr47 can be used as OS transistors. Therefore, all the transistors included in the latch circuit LAT can be manufactured in the same process.
  • a semiconductor device can be suitably used in the inverter circuit INV.
  • the transistor 100 or the transistor 200 shown in FIG. 1B or the like can be applied to one or more of the transistor Tr41, the transistor Tr43, the transistor Tr45, and the transistor Tr47.
  • the transistors 100, 100A to 100C, and 200A which are vertical channel transistors, and one or more of the transistors 200G and 200H, the occupied area can be reduced, and a display device with a narrow frame can be realized. It can be done. Furthermore, one or more of the above-described transistors can be suitably used for a transistor that requires a large on-state current. Furthermore, one or more of the transistors 200 and 200B to 200F, which are TGSA type transistors, can be suitably used as a transistor that is required to have high saturation characteristics. Thereby, a high performance display device can be realized.
  • the pixel 230 includes a pixel circuit 51 and a light emitting device 61.
  • the pixel circuit 51 shown in FIG. 25A is a 2Tr1C type pixel circuit having a transistor 52A, a transistor 52B, and a capacitor 53.
  • One of the source and drain of the transistor 52A is electrically connected to the gate (first gate) of the transistor 52B and one terminal of the capacitor 53, and the other of the source and drain is electrically connected to the wiring SL. .
  • a gate of the transistor 52A is electrically connected to the wiring GL.
  • One of the source and drain of the transistor 52B and the other terminal of the capacitor 53 are electrically connected to the anode of the light emitting device 61.
  • the other of the source and drain of the transistor 52B is electrically connected to the wiring ANO.
  • the cathode of the light emitting device 61 is electrically connected to the wiring VCOM.
  • the wiring GL corresponds to the wiring 236, and the wiring SL corresponds to the wiring 238 (see FIG. 23B).
  • the wiring VCOM is a wiring that provides a potential for supplying current to the light emitting device 61.
  • the transistor 52A has a function of controlling the conducting state or non-conducting state between the wiring SL and the gate (first gate) of the transistor 52B based on the potential of the wiring GL. For example, VDD is supplied to the wiring ANO, and VSS is supplied to the wiring VCOM.
  • the transistor 52B has a function of controlling the amount of current flowing to the light emitting device 61.
  • the capacitor 53 has a function of holding the gate (first gate) potential of the transistor 52B.
  • the intensity of light emitted by the light emitting device 61 is controlled according to the image signal supplied to the gate (first gate) of the transistor 52B.
  • a second gate may be provided in some or all of the transistors included in the pixel circuit 51.
  • the pixel circuit 51 shown in FIG. 25A has a configuration in which the transistor 52B has a second gate, and the second gate is electrically connected to either the source or the drain of the transistor 52B. Note that the second gate of the transistor 52B may be electrically connected to the first gate of the transistor 52B.
  • the aforementioned semiconductor device can be suitably used for the pixel circuit 51.
  • the transistor 100 shown in FIG. 1B or the like can be used as the transistor 52A, and the transistor 200 can be used as the transistor 52B.
  • the pixel 230 includes a pixel circuit 51A and a light emitting device 61.
  • the pixel circuit 51A shown in FIG. 25B mainly differs from the pixel circuit 51 shown in FIG. 25A in that it includes a transistor 52C.
  • the pixel circuit 51A is a 3Tr1C type pixel circuit including a transistor 52A, a transistor 52B, a transistor 52C, and a capacitor 53.
  • One of the source and drain of the transistor 52C is electrically connected to one of the source and drain of the transistor 52B.
  • the other of the source and drain of the transistor 52C is electrically connected to the wiring V0.
  • a reference potential is supplied to the wiring V0.
  • the transistor 52C has a function of controlling the conducting state or non-conducting state between one of the source or drain of the transistor 52B and the wiring V0 based on the potential of the wiring GL.
  • the reference potential of the wiring V0 provided via the transistor 52C can suppress variations in the potential between the gate (first gate) and the source of the transistor 52B.
  • the wiring V0 can function as a monitor line for outputting the current flowing through the transistor 52B or the current flowing through the light emitting device 61 to the outside.
  • the current output to the wiring V0 is converted into a voltage by the source follower circuit, and can be output to the outside. Alternatively, it can be converted into a digital signal by an AD converter and output to the outside.
  • the aforementioned semiconductor device can be suitably used for the pixel circuit 51A.
  • the transistor 100 shown in FIG. 1B or the like can be used as the transistor 52A and the transistor 52C, and the transistor 200 can be used as the transistor 52B.
  • the pixel circuit that can be applied to the display device of one embodiment of the present invention is not particularly limited.
  • FIG. 25C is a cross-sectional view of the pixel circuit 51A.
  • FIG. 25C shows a configuration in which the semiconductor device 10 shown in FIG. 1B etc. is applied to the pixel circuit 51A. Specifically, a configuration is shown in which the transistor 100 is applied to the transistor 52A and the transistor 52C, and the transistor 200 is applied to the transistor 52B.
  • the transistor 52B which functions as a drive transistor to control the current flowing to the light emitting device 61, has higher saturation characteristics than the transistor 52A, which functions as a selection transistor to control the selection state of the pixel 230.
  • the transistor 52B which functions as a drive transistor to control the current flowing to the light emitting device 61
  • the transistor 52A which functions as a selection transistor to control the selection state of the pixel 230.
  • the transistor 100 may be applied to the transistor 52B.
  • a vertical channel type transistor 100 with a short channel length as the transistor 52B, a display device with high brightness can be realized. Further, the area occupied by the pixel circuit 51A can be reduced, and a high-definition display device can be realized.
  • the conductive layer 212b of the transistor 52B is electrically connected to the conductive layer 202a through the opening 139 provided in the insulating layer 120 and the insulating layer 110. Further, the conductive layer 212b is electrically connected to the conductive layer 112b included in the transistor 52C. Note that in FIG. 25C, the electrical connection between the transistor 52A and the transistor 52B is omitted. For example, a first opening reaching the conductive layer 112b of the transistor 52A and a second opening reaching the conductive layer 204 of the transistor 52B are provided in the insulating layer 195.
  • the conductive layer 112b of the transistor 52A and the conductive layer of the transistor 52B can be connected to each other via the first wiring.
  • the layer 204 can be electrically connected.
  • the capacitor 53 is omitted.
  • the capacitor 53 is located, for example, in a region where the insulating layer 106 is sandwiched between the conductive layer 204 that functions as the gate electrode of the transistor 52B and the conductive layer 112b that functions as either the source electrode or the drain electrode of the transistor 52C. can be formed. Note that the configuration of the capacitor 53 is not particularly limited.
  • An insulating layer 195 is provided to cover the transistors 52A, 52B, 52C, and the capacitor 53, and an insulating layer 235 is provided to cover the insulating layer 195.
  • a light emitting device 61 can be provided on the insulating layer 235.
  • FIG. 25C shows the pixel electrode 111 functioning as one electrode of the light emitting device 61.
  • the pixel electrode 111 is electrically connected to the conductive layer 112b of the transistor 52C through an opening 135 provided in the insulating layer 106, the insulating layer 195, and the insulating layer 235.
  • the insulating layer 195 functions as a protective layer for the transistor 52A, the transistor 52B, and the transistor 52C.
  • the insulating layer 195 By providing the insulating layer 195, diffusion of impurities (for example, water and hydrogen) from the outside into the transistor can be effectively suppressed, and the reliability of the display device can be improved.
  • the insulating layer 235 has a function of reducing unevenness caused by the transistors 52A, 52B, and 52C, and making the surface on which the light-emitting device 61 is formed more flat. Note that in this specification and the like, the insulating layer 235 is sometimes referred to as a planarization layer.
  • the insulating layer 195 can be an insulating layer containing an inorganic material or an insulating layer containing an organic material.
  • an inorganic material such as an oxide, an oxynitride, a nitride oxide, or a nitride can be suitably used. More specifically, one or more of silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, and hafnium aluminate can be used.
  • the organic material for example, one or more of acrylic resin and polyimide resin can be used. A photosensitive material may be used as the organic material. Further, two or more of the above-mentioned insulating layers may be stacked and used.
  • the insulating layer 195 may have a stacked structure of an insulating layer containing an inorganic material and an insulating layer containing an organic material.
  • an insulating layer containing an organic material can be suitably used. It is preferable to use a photosensitive organic resin as the organic material, and for example, it is preferable to use a photosensitive resin composition containing an acrylic resin. Note that in this specification and the like, acrylic resin does not refer only to polymethacrylic acid ester or methacrylic resin, but may refer to the entire acrylic polymer in a broad sense.
  • the insulating layer 235 preferably functions as a planarization layer, and is preferably an organic insulating film.
  • examples of materials that can be used for the organic insulating film include acrylic resin, polyimide resin, epoxy resin, polyamide resin, polyimide amide resin, siloxane resin, benzocyclobutene resin, phenol resin, and precursors of these resins.
  • the insulating layer 235 may have a stacked structure of an organic insulating film and an inorganic insulating film.
  • the outermost layer of the insulating layer 235 preferably functions as an etching protection layer. Thereby, formation of a recess in the insulating layer 235 can be suppressed during processing of the pixel electrode 111. Alternatively, a recess may be provided in the insulating layer 235 when the pixel electrode 111 is processed.
  • the insulating layer 235 may have a laminated structure of an organic insulating layer and an inorganic insulating layer.
  • the insulating layer 235 can have a stacked structure of an organic insulating layer and an inorganic insulating layer on the organic insulating layer.
  • an inorganic insulating layer on the outermost surface of the insulating layer 235, it can function as an etching protection layer. This can prevent a portion of the insulating layer 235 from being etched when forming the pixel electrode 111 and reducing the flatness of the insulating layer 235.
  • the display device of one embodiment of the present invention is a top emission type display device that emits light in the opposite direction to the substrate on which the light-emitting device is formed, and a display device that emits light in the opposite direction to the substrate on which the light-emitting device is formed. It may be either a bottom emission type (bottom emission type) or a double emission type (dual emission type) that emits light on both sides.
  • FIG. 26 shows a part of the area including the FPC 172, a part of the peripheral circuit part 164, a part of the display part 162, a part of the connection part 140, and a part of the area including the end of the display device 50A. An example of a cross section when each is cut is shown.
  • the display device 50A shown in FIG. 26 includes a transistor 205D, a transistor 205R, a transistor 205G, a transistor 205B, a light emitting element 130R, a light emitting element 130G, a light emitting element 130B, etc. between the substrate 151 and the substrate 152.
  • the light emitting element 130R is a display element included in the pixel 230R that emits red light
  • the light emitting element 130G is a display element included in the pixel 230G that emits green light
  • the light emitting element 130B is a display element included in the pixel 230B that emits blue light. This is a display element possessed by
  • the SBS structure is applied to the display device 50A.
  • materials and configurations can be optimized for each light emitting element, which increases the degree of freedom in selecting materials and configurations, making it easier to improve brightness and reliability.
  • the display device 50A is a top emission type.
  • a transistor or the like can be placed overlapping the light-emitting region of the light-emitting element, so the aperture ratio of the pixel can be increased compared to the bottom-emission type.
  • the transistor 205D, the transistor 205R, the transistor 205G, and the transistor 205B are all formed on the substrate 151. These transistors can be manufactured using the same material and the same process.
  • An OS transistor can be suitably used as the transistor 205D, the transistor 205R, the transistor 205G, and the transistor 205B.
  • the transistor of one embodiment of the present invention can be used as the transistor 205D, the transistor 205R, the transistor 205G, and the transistor 205B.
  • the display device 50A includes the transistor of one embodiment of the present invention in both the display portion 162 and the peripheral circuit portion 164. Note that although FIG. 26 shows an example in which a TGSA type transistor is used in the display portion 162 and a vertical channel type transistor is used in the peripheral circuit portion 164, the present invention is not limited to this.
  • a vertical channel transistor may be used in the display portion 162, and a TGSA transistor may be used in the peripheral circuit portion 164.
  • the vertical channel type transistors can be used.
  • the pixel size can be reduced and the definition can be improved.
  • the vertical channel transistor of one embodiment of the present invention in the peripheral circuit portion 164 the area occupied by the peripheral circuit portion 164 can be reduced, and the frame can be made narrower.
  • the description of the previous embodiment can be referred to.
  • the transistor provided in the peripheral circuit portion 164 may require a larger on-state current. It is preferable to use a transistor with a short channel length in the peripheral circuit section 164.
  • the peripheral circuit section 164 one or more of the transistors 100, 100A to 100C, the transistor 200A, the transistor 200G, and the transistor 200H described above can be suitably used.
  • the occupied area can be reduced, and a display device with a narrow frame can be realized.
  • the transistor provided in the display portion 162 one or more of the transistors 200 and 200B to 200F described above can be suitably used. FIG.
  • 26 shows a structure in which the above-described transistor 100 is applied to the transistor 205D, and the transistor 200 is applied to the transistor 205R, the transistor 205G, and the transistor 205B.
  • the display section 162 may use one or more of the transistors 100, 100A to 100C, the transistor 200A, the transistor 200G, and the transistor 200H, and the peripheral circuit section 164 may include the transistor 200, the transistor 200B to the transistor One or more types of 200F may be used.
  • the transistor included in the display device of this embodiment is not limited to the transistor of one embodiment of the present invention.
  • a transistor according to one embodiment of the present invention and a transistor having another structure may be combined.
  • the display device of this embodiment may include, for example, one or more of a planar transistor, a staggered transistor, and an inverted staggered transistor.
  • the transistor included in the display device of this embodiment may be either a top gate type or a bottom gate type.
  • gate electrodes may be provided above and below the semiconductor layer in which the channel is formed.
  • the display device of this embodiment may include a transistor using silicon for a channel formation region (Si transistor).
  • silicon include single crystal silicon, polycrystalline silicon, and amorphous silicon.
  • a transistor having LTPS in a semiconductor layer hereinafter also referred to as an LTPS transistor
  • LTPS transistors have high field effect mobility and good frequency characteristics.
  • the OS transistor When the transistor operates in the saturation region, the OS transistor can make the change in the source-drain current smaller than the Si transistor with respect to the change in the gate-source voltage. Therefore, by applying an OS transistor as a drive transistor included in a pixel circuit, the current flowing between the source and drain can be precisely determined by changing the voltage between the gate and source. can be controlled. Therefore, the number of gradations in the pixel circuit can be increased.
  • OS transistors are able to flow a more stable current (saturation current) than Si transistors even when the source-drain voltage gradually increases. can. Therefore, by using the OS transistor as a drive transistor, a stable current can be passed through the light emitting element even if, for example, variations occur in the current-voltage characteristics of the EL element. That is, when the OS transistor operates in the saturation region, the source-drain current does not substantially change even if the source-drain voltage changes, so that the luminance of the light emitting element can be stabilized.
  • the transistors included in the peripheral circuit section 164 and the transistors included in the display section 162 may have the same structure, or may have different structures.
  • the plurality of transistors included in the peripheral circuit section 164 may all have the same structure, or may have two or more types.
  • the plurality of transistors included in the display section 162 may all have the same structure, or may have two or more types.
  • All of the transistors included in the display section 162 may be OS transistors, all of the transistors included in the display section 162 may be Si transistors, or some of the transistors included in the display section 162 may be OS transistors and the rest may be Si transistors. good.
  • an LTPS transistor for example, by using both an LTPS transistor and an OS transistor in the display section 162, a display device with low power consumption and high driving ability can be realized. Furthermore, a configuration in which an LTPS transistor and an OS transistor are combined is sometimes referred to as an LTPO.
  • An insulating layer 195 is provided to cover the transistor 205D, the transistor 205R, the transistor 205G, and the transistor 205B, and an insulating layer 235 is provided over the insulating layer 195.
  • a light emitting element 130R, a light emitting element 130G, and a light emitting element 130B are provided on the insulating layer 235.
  • the light emitting element 130R includes a pixel electrode 111R on the insulating layer 235, an EL layer 113R on the pixel electrode 111R, and a common electrode 115 on the EL layer 113R.
  • the light emitting element 130R shown in FIG. 26 emits red light (R).
  • the EL layer 113R has a light emitting layer that emits red light.
  • the light emitting element 130G includes a pixel electrode 111G on the insulating layer 235, an EL layer 113G on the pixel electrode 111G, and a common electrode 115 on the EL layer 113G.
  • the light emitting element 130G shown in FIG. 26 emits green light (G).
  • the EL layer 113G has a light emitting layer that emits green light.
  • the light emitting element 130B includes a pixel electrode 111B on an insulating layer 235, an EL layer 113B on the pixel electrode 111B, and a common electrode 115 on the EL layer 113B.
  • the light emitting element 130B shown in FIG. 26 emits blue light (B).
  • the EL layer 113B has a light emitting layer that emits blue light.
  • the thickness is not limited to this.
  • the thicknesses of the EL layer 113R, EL layer 113G, and EL layer 113B may be different.
  • the pixel electrode 111R is electrically connected to the conductive layer 212b of the transistor 205R through openings provided in the insulating layer 195 and the insulating layer 235.
  • the pixel electrode 111G is electrically connected to the conductive layer 212b of the transistor 205G
  • the pixel electrode 111B is electrically connected to the conductive layer 212b of the transistor 205B.
  • the ends of each of the pixel electrode 111R, pixel electrode 111G, and pixel electrode 111B are covered with an insulating layer 237.
  • the insulating layer 237 functions as a partition wall (also referred to as a bank, bank, or spacer).
  • the insulating layer 237 can be provided in a single layer structure or a laminated structure using one or both of an inorganic insulating material and an organic insulating material. For example, a material that can be used for the insulating layer 235 can be used for the insulating layer 237.
  • the insulating layer 237 can electrically insulate the pixel electrode and the common electrode. Further, the insulating layer 237 can electrically insulate adjacent light emitting elements from each other.
  • the common electrode 115 is a continuous film provided in common to the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B.
  • the common electrode 115 shared by the plurality of light emitting elements is electrically connected to the conductive layer 123 provided in the connection part 140.
  • the conductive layer 123 it is preferable to use a conductive layer formed of the same material and in the same process as the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B.
  • a conductive film that transmits visible light is used for the light extraction side of the pixel electrode and the common electrode. Further, it is preferable to use a conductive film that reflects visible light for the electrode on the side from which light is not extracted.
  • a conductive film that transmits visible light may also be used for the electrode on the side from which light is not extracted.
  • the material for forming the pair of electrodes of the light emitting element metals, alloys, electrically conductive compounds, mixtures thereof, and the like can be used as appropriate.
  • the materials include aluminum, magnesium, titanium, chromium, manganese, iron, cobalt, nickel, copper, gallium, zinc, indium, tin, molybdenum, tantalum, tungsten, palladium, gold, platinum, silver, and yttrium. , metals such as neodymium, and alloys containing these in appropriate combinations.
  • such materials include indium tin oxide (In-Sn oxide, also referred to as ITO), In-Si-Sn oxide (also referred to as ITSO), indium zinc oxide (In-Zn oxide), and Examples include In-W-Zn oxide.
  • such materials include alloys containing aluminum (aluminum alloys) such as alloys of aluminum, nickel, and lanthanum (Al-Ni-La), alloys of silver and magnesium, and alloys of silver, palladium, and copper ( Examples include alloys containing silver such as Ag-Pd-Cu (also referred to as APC).
  • such materials include elements belonging to Group 1 or Group 2 of the Periodic Table of Elements (for example, lithium, cesium, calcium, strontium), rare earth metals such as europium and ytterbium, and appropriate combinations of these.
  • Examples include alloys containing carbon dioxide, graphene, etc.
  • a micro optical resonator (microcavity) structure is applied to the light emitting element. Therefore, one of the pair of electrodes included in the light emitting element is preferably an electrode that is transparent and reflective to visible light (semi-transparent/semi-reflective electrode), and the other is an electrode that is reflective to visible light ( A reflective electrode) is preferable. Since the light emitting element has a microcavity structure, the light emitted from the light emitting layer can resonate between both electrodes, and the light emitted from the light emitting element can be intensified.
  • the light transmittance of the transparent electrode is 40% or more.
  • an electrode having a transmittance of visible light (light with a wavelength of 400 nm or more and less than 750 nm) of 40% or more as the transparent electrode of the light emitting element.
  • the visible light reflectance of the semi-transparent/semi-reflective electrode is 10% or more and 95% or less, preferably 30% or more and 80% or less.
  • the visible light reflectance of the reflective electrode is 40% or more and 100% or less, preferably 70% or more and 100% or less.
  • the resistivity of these electrodes is preferably 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • the EL layer 113R, EL layer 113G, and EL layer 113B are each provided in an island shape.
  • the ends of the adjacent EL layers 113R and the ends of the EL layers 113G overlap, and the ends of the adjacent EL layers 113G and the ends of the EL layers 113B overlap.
  • the ends of the adjacent EL layers 113R and the ends of the EL layers 113B overlap.
  • the ends of adjacent EL layers may overlap each other, as shown in FIG. 26, but the invention is not limited to this. That is, adjacent EL layers do not overlap and may be spaced apart from each other.
  • the EL layer 113R, EL layer 113G, and EL layer 113B each have at least a light emitting layer.
  • the luminescent layer contains one or more luminescent substances.
  • a substance exhibiting a luminescent color such as blue, violet, blue-violet, green, yellow-green, yellow, orange, or red is appropriately used.
  • a substance that emits near-infrared light can also be used as the light-emitting substance.
  • Examples of light-emitting substances include fluorescent materials, phosphorescent materials, TADF materials, quantum dot materials, and the like.
  • the light emitting layer may contain one or more types of organic compounds (host material, assist material, etc.) in addition to the light emitting substance (guest material).
  • organic compounds host material, assist material, etc.
  • one or both of a substance with high hole transport properties (hole transport material) and a substance with high electron transport properties (electron transport material) can be used.
  • a bipolar substance a substance with high electron transporting properties and hole transporting properties
  • a TADF material may be used as one or more kinds of organic compounds.
  • the light-emitting layer preferably includes, for example, a phosphorescent material and a hole-transporting material and an electron-transporting material that are a combination that tends to form an exciplex.
  • ExTET Exciplex-Triplet Energy Transfer
  • a combination that forms an exciplex that emits light that overlaps with the wavelength of the lowest energy absorption band of the light-emitting substance energy transfer becomes smoother and luminescence can be efficiently obtained.
  • high efficiency, low voltage drive, and long life of the light emitting element can be achieved at the same time.
  • the EL layer includes a layer containing a substance with high hole injection properties (hole injection layer), a layer containing a hole transporting material (hole transport layer), and a substance with high electron blocking properties.
  • hole injection layer a layer containing a substance with high hole injection properties
  • hole transport layer a layer containing a hole transporting material
  • hole blocking layer a layer containing a substance with high electron blocking property
  • the EL layer may include one or both of a bipolar material and a TADF material.
  • the light-emitting element can use either a low-molecular compound or a high-molecular compound, and may also contain an inorganic compound.
  • the layers constituting the light emitting element can be formed by a method such as a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • a single structure (a structure having only one light emitting unit) or a tandem structure (a structure having a plurality of light emitting units) may be applied to the light emitting element.
  • the light emitting unit has at least one light emitting layer.
  • the tandem structure is a structure in which a plurality of light emitting units are connected in series via a charge generation layer.
  • the charge generation layer has a function of injecting electrons into one of the two light emitting units and injecting holes into the other when a voltage is applied between the pair of electrodes.
  • the EL layer 113R has a structure that has a plurality of light emitting units that emit red light
  • the EL layer 113G has a structure that has a plurality of light emitting units that emit green light
  • the EL layer 113B preferably has a structure including a plurality of light emitting units that emit blue light.
  • a protective layer 131 is provided on the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B.
  • the protective layer 131 and the substrate 152 are bonded to each other via an adhesive layer 142.
  • a light shielding layer 117 is provided on the substrate 152.
  • a solid sealing structure or a hollow sealing structure can be applied to seal the light emitting element.
  • the space between substrate 152 and substrate 151 is filled with adhesive layer 142, and a solid sealing structure is applied.
  • the space may be filled with an inert gas (such as nitrogen or argon) and a hollow sealing structure may be applied.
  • the adhesive layer 142 may be provided so as not to overlap the light emitting element.
  • the space may be filled with a resin different from that of the adhesive layer 142 provided in a frame shape.
  • the protective layer 131 is provided at least on the display section 162, and is preferably provided so as to cover the entire display section 162. It is preferable that the protective layer 131 is provided so as to cover not only the display section 162 but also the connection section 140 and the peripheral circuit section 164. Moreover, it is preferable that the protective layer 131 is provided up to the end of the display device 50A. On the other hand, in the connecting portion 168, there is a portion where the protective layer 131 is not provided in order to electrically connect the FPC 172 and the conductive layer 166.
  • the reliability of the light emitting elements can be improved.
  • the protective layer 131 may have a single layer structure or a laminated structure of two or more layers. Furthermore, the conductivity of the protective layer 131 does not matter. As the protective layer 131, at least one of an insulating film, a semiconductor film, and a conductive film can be used.
  • the protective layer 131 includes an inorganic film, it prevents the common electrode 115 from being oxidized, prevents impurities (water, oxygen, etc.) from entering the light emitting element, suppresses deterioration of the light emitting element, and improves the reliability of the display device. You can increase your sexuality.
  • an inorganic insulating film such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, and a nitride oxide insulating film can be used.
  • the protective layer 131 preferably includes a nitride insulating film or a nitride oxide insulating film, and more preferably a nitride insulating film.
  • an inorganic film containing ITO, In-Zn oxide, Ga-Zn oxide, Al-Zn oxide, IGZO, or the like can also be used. It is preferable that the inorganic film has a high resistance, and specifically, it is preferable that the inorganic film has a higher resistance than the common electrode 115.
  • the inorganic film may further contain nitrogen.
  • the protective layer 131 When emitting light from the light emitting element is extracted through the protective layer 131, the protective layer 131 preferably has high transparency to visible light.
  • ITO, IGZO, and aluminum oxide are preferable because they are inorganic materials that are highly transparent to visible light.
  • the protective layer 131 for example, a stacked structure of an aluminum oxide film and a silicon nitride film on the aluminum oxide film, or a stacked structure of an aluminum oxide film and an IGZO film on the aluminum oxide film can be used. .
  • the laminated structure it is possible to suppress impurities (water, oxygen, etc.) from entering the EL layer side.
  • the protective layer 131 may include an organic film.
  • the protective layer 131 may include both an organic film and an inorganic film.
  • Examples of the organic film that can be used for the protective layer 131 include an organic insulating film that can be used for the insulating layer 235.
  • a connecting portion 168 is provided in a region of the substrate 151 where the substrate 152 does not overlap.
  • the wiring 165 is electrically connected to the FPC 172 via the conductive layer 166 and the connection layer 242.
  • the conductive layer 166 has a single-layer structure of a conductive layer obtained by processing the same conductive film as the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B.
  • the conductive layer 166 is exposed on the upper surface of the connection portion 168. Thereby, the connection portion 168 and the FPC 172 can be electrically connected via the connection layer 242.
  • the wiring 165 is electrically connected to a transistor included in the peripheral circuit section 164.
  • FIG. 26 shows a structure in which the conductive layer 112b of the transistor 205D is extended and functions as a wiring 165. Note that the configuration of the wiring 165 is not limited to this.
  • the display device 50A is a top emission type. Light emitted by the light emitting element is emitted to the substrate 152 side.
  • the substrate 152 is preferably made of a material that is highly transparent to visible light.
  • the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B include a material that reflects visible light, and the counter electrode (common electrode 115) includes a material that transmits visible light.
  • the light shielding layer 117 can be provided between adjacent light emitting elements, at the connection portion 140, the peripheral circuit portion 164, and the like.
  • a colored layer such as a color filter may be provided on the surface of the substrate 152 on the substrate 151 side or on the protective layer 131. By providing a color filter overlapping the light emitting element, the color purity of light emitted from the pixel can be increased.
  • optical members can be arranged on the outside of the substrate 152 (the surface opposite to the substrate 151).
  • the optical member include a polarizing plate, a retardation plate, a light diffusion layer (such as a diffusion film), an antireflection layer, and a light collecting film.
  • surface protection is provided such as an antistatic film that suppresses the adhesion of dust, a water-repellent film that prevents dirt from adhering, a hard coat film that suppresses the occurrence of scratches due to use, and a shock absorption layer. Layers may be arranged.
  • a glass layer or a silica layer (SiO x layer) as the surface protective layer, since surface contamination and scratches can be suppressed.
  • the surface protective layer DLC (diamond-like carbon), aluminum oxide (AlO x ), a polyester material, a polycarbonate material, or the like may be used. Note that it is preferable to use a material with high transmittance to visible light for the surface protective layer. Moreover, it is preferable to use a material with high hardness for the surface protective layer.
  • the substrate 151 and the substrate 152 glass, quartz, ceramics, sapphire, resin, metal, alloy, semiconductor, etc. can be used, respectively.
  • a material that transmits the light is used for the substrate on the side from which the light from the light emitting element is extracted.
  • a flexible material is used for the substrate 151 and the substrate 152, the flexibility of the display device increases and a flexible display can be realized.
  • a polarizing plate may be used as at least one of the substrate 151 and the substrate 152.
  • the substrate 151 and the substrate 152 are made of polyester resin such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN), polyacrylonitrile resin, acrylic resin, polyimide resin, polymethyl methacrylate resin, polycarbonate (PC) resin, or polyether sulfone, respectively.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyacrylonitrile resin
  • acrylic resin acrylic resin
  • polyimide resin polymethyl methacrylate resin
  • PC polycarbonate
  • PC polyether sulfone
  • PS polyamide resin
  • polysiloxane resin polysiloxane resin
  • cycloolefin resin polystyrene resin
  • polyamideimide resin polyurethane resin
  • polyvinyl chloride resin polyvinylidene chloride resin
  • polypropylene resin polytetrafluoroethylene (PTFE) resin
  • PTFE polytetrafluoroethylene
  • ABS resin cellulose
  • a substrate with high optical isotropy has small birefringence (it can also be said that the amount of birefringence is small).
  • films with high optical isotropy include triacetyl cellulose (TAC, also referred to as cellulose triacetate) film, cycloolefin polymer (COP) film, cycloolefin copolymer (COC) film, and acrylic film.
  • various curable adhesives such as a photo-curable adhesive such as an ultraviolet curable adhesive, a reaction-curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used.
  • these adhesives include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, and EVA (ethylene vinyl acetate) resin.
  • materials with low moisture permeability such as epoxy resin are preferred.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • connection layer 242 an anisotropic conductive film (ACF), anisotropic conductive paste (ACP), or the like can be used.
  • ACF anisotropic conductive film
  • ACP anisotropic conductive paste
  • the display device 50B shown in FIG. 27 mainly differs from the display device 50A in that a light emitting element having a common EL layer 113 and a colored layer (color filter, etc.) are used for each color subpixel. . Note that in the following description of the display device, descriptions of parts similar to those of the display device described above may be omitted.
  • a display device 50B shown in FIG. 27 includes a transistor 205D, a transistor 205R, a transistor 205G, a transistor 205B, a light emitting element 130R, a light emitting element 130G, a light emitting element 130B, and a coloring device that transmits red light between a substrate 151 and a substrate 152. It includes a layer 132R, a colored layer 132G that transmits green light, a colored layer 132B that transmits blue light, and the like.
  • the light emitting element 130R includes a pixel electrode 111R, an EL layer 113 on the pixel electrode 111R, and a common electrode 115 on the EL layer 113.
  • the light emitted from the light emitting element 130R is extracted as red light to the outside of the display device 50B via the colored layer 132R.
  • the light emitting element 130G includes a pixel electrode 111G, an EL layer 113 on the pixel electrode 111G, and a common electrode 115 on the EL layer 113.
  • the light emitted from the light emitting element 130G is extracted as green light to the outside of the display device 50B via the colored layer 132G.
  • the light emitting element 130B has a pixel electrode 111B, an EL layer 113 on the pixel electrode 111B, and a common electrode 115 on the EL layer 113.
  • the light emitted from the light emitting element 130B is extracted as blue light to the outside of the display device 50B via the colored layer 132B.
  • the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B each share the EL layer 113 and the common electrode 115.
  • a configuration in which a common EL layer 113 is provided for subpixels of each color can reduce the number of manufacturing steps, compared to a configuration in which different EL layers are provided for subpixels of each color.
  • a light emitting element 130R, a light emitting element 130G, and a light emitting element 130B shown in FIG. 27 emit white light.
  • the white light emitted by the light emitting elements 130R, 130G, and 130B passes through the colored layers 132R, 132G, and 132B, respectively, so that light of a desired color can be obtained.
  • the light emitting element that emits white light includes two or more light emitting layers.
  • the light-emitting layers may be selected such that the emission colors of the two light-emitting layers are complementary colors. For example, by making the light emitting color of the first light emitting layer and the light emitting color of the second light emitting layer complementary, it is possible to obtain a configuration in which the light emitting element as a whole emits white light.
  • the light emitting element as a whole may be configured to emit white light by combining the emitted light colors of the three or more light emitting layers.
  • the EL layer 113 preferably has, for example, a light-emitting layer containing a light-emitting substance that emits blue light and a light-emitting layer containing a light-emitting substance that emits visible light with a longer wavelength than blue light.
  • the EL layer 113 preferably includes, for example, a light-emitting layer that emits yellow light and a light-emitting layer that emits blue light.
  • the EL layer 113 preferably includes, for example, a light-emitting layer that emits red light, a light-emitting layer that emits green light, and a light-emitting layer that emits blue light.
  • a tandem structure for the light emitting element that emits white light.
  • a two-stage tandem structure having a light emitting unit that emits yellow light and a light emitting unit that emits blue light, a light emitting unit that emits red and green light, and a light emitting unit that emits blue light
  • a two-stage tandem structure having a light-emitting unit that emits blue light, a light-emitting unit that emits yellow, yellow-green, or green light, and a light-emitting unit that emits blue light, in this order, a three-stage tandem structure,
  • a three-stage tandem comprising, in this order, a light-emitting unit that emits blue light, a light-emitting unit that emits yellow, yellow-green, or green light, and a light-emitting unit that emits red light, and a light-emitting unit that emits blue light.
  • the number of stacked layers and the order of colors of the light emitting units are: a two-tiered structure of B and Y, a two-tiered structure of B and the light-emitting unit X, a three-tiered structure of B, Y, and B, B, X
  • the three-layer structure of B is listed, and the order of the number and color of the light emitting layers in the light emitting unit X is, from the anode side, a two-layer structure of R and Y, a two-layer structure of R and G, and a two-layer structure of G and R
  • the structure can be a three-layer structure of G, R, and G, or a three-layer structure of R, G, and R. Further, another layer may be provided between the two light emitting layers.
  • the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B shown in FIG. 27 emit blue light.
  • the EL layer 113 has one or more light emitting layers that emit blue light.
  • the blue light emitted by the light emitting element 130B can be extracted.
  • the light emitting element 130R by providing a color conversion layer between the light emitting element 130R or the light emitting element 130G and the substrate 152, the light emitting element 130R Alternatively, the blue light emitted by the light emitting element 130G can be converted into light with a longer wavelength to extract red or green light.
  • a colored layer 132R is provided between the color conversion layer and the substrate 152
  • a colored layer 132G is provided between the color conversion layer and the substrate 152. It is preferable to provide one. A part of the light emitted by the light emitting element may be transmitted as is without being converted by the color conversion layer. By extracting the light transmitted through the color conversion layer through the colored layer, the colored layer absorbs light of a color other than the desired color, thereby increasing the color purity of the light exhibited by the subpixel.
  • the display device 50C shown in FIG. 28 is mainly different from the display device 50B in that it is a bottom emission type display device.
  • the light emitted by the light emitting element is emitted to the substrate 151 side. It is preferable to use a material that has high transparency to visible light for the substrate 151. On the other hand, the light transmittance of the material used for the substrate 152 does not matter.
  • a light shielding layer 117 is formed between the substrate 151 and the transistor.
  • a light shielding layer 117 is provided on a substrate 151, an insulating layer 153 is provided on the light blocking layer 117, and a transistor 205D, a transistor 205R (not shown), a transistor 205G, a transistor 205B, etc. are provided on the insulating layer 153.
  • a colored layer 132R (not shown), a colored layer 132G, and a colored layer 132B are provided on the insulating layer 195, and an insulating layer 235 is provided on the colored layer 132R, the colored layer 132G, and the colored layer 132B.
  • the light emitting element 130G overlapping the colored layer 132G includes a pixel electrode 111G, an EL layer 113, and a common electrode 115.
  • the light emitting element 130B that overlaps the colored layer 132B includes a pixel electrode 111B, an EL layer 113, and a common electrode 115.
  • the light emitting element 130R that overlaps the colored layer 132R includes a pixel electrode 111R, an EL layer 113, and a common electrode 115.
  • a material having high transparency to visible light is used for each of the pixel electrode 111R (not shown), the pixel electrode 111G, and the pixel electrode 111B. It is preferable to use a material that reflects visible light for the common electrode 115. In a bottom emission type display device, a metal with low resistivity or the like can be used for the common electrode 115, so it is possible to suppress the voltage drop caused by the resistance of the common electrode 115, and achieve high display quality. can do.
  • FIG. 28 shows an example in which a TGSA type transistor is used in the display section 162 and a vertical channel type transistor is used in the peripheral circuit section 164
  • the present invention is not limited to this.
  • a vertical channel transistor can be used for both the display portion 162 and the peripheral circuit portion 164. Therefore, for example, by using the vertical channel transistor of one embodiment of the present invention in the display portion 162, the aperture ratio of the pixel can be increased or the size of the pixel can be reduced in a display device with a bottom emission structure. Can be done.
  • the display device 50D shown in FIG. 29A is mainly different from the display device 50A in that it includes a light receiving element 130S.
  • the display device 50D has a light emitting element and a light receiving element in the pixel.
  • the organic EL element and the organic photodiode can be formed on the same substrate. Therefore, an organic photodiode can be built into a display device using an organic EL element.
  • the display section 162 has one or both of an imaging function and a sensing function. For example, in addition to displaying an image using all the subpixels included in the display device 50D, some subpixels exhibit light as a light source, some other subpixels perform light detection, and the remaining subpixels You can also display images.
  • the display device 50D it is not necessary to provide a light receiving section and a light source separately from the display device 50D, and the number of parts of the electronic device can be reduced. For example, there is no need to separately provide a biometric authentication device provided in the electronic device or a capacitive touch panel for scrolling or the like. Therefore, by using the display device 50D, it is possible to provide an electronic device with reduced manufacturing cost.
  • the display device 50D can capture an image using the light receiving element.
  • an image sensor can be used to capture images for personal authentication using a fingerprint, a palm print, an iris, a pulse shape (including a vein shape and an artery shape), or a face.
  • the light receiving element can be used as a touch sensor (also referred to as a direct touch sensor) or a non-contact sensor (also referred to as a hover sensor, a hover touch sensor, a touchless sensor), or the like.
  • a touch sensor can detect an object (such as a finger, hand, or pen) when the display device and the object (such as a finger, hand, or pen) come into direct contact with each other.
  • a non-contact sensor can detect an object even if the object does not come into contact with the display device.
  • the light receiving element 130S includes a pixel electrode 111S on an insulating layer 235, a functional layer 113S on the pixel electrode 111S, and a common electrode 115 on the functional layer 113S.
  • Light Lin enters the functional layer 113S from outside the display device 50D.
  • the pixel electrode 111S is electrically connected to the conductive layer 212b of the transistor 205S through openings provided in the insulating layer 195 and the insulating layer 235.
  • the end of the pixel electrode 111S is covered with an insulating layer 237.
  • the common electrode 115 is a continuous film provided in common to the light receiving element 130S, the light emitting element 130R (not shown), the light emitting element 130G, and the light emitting element 130B.
  • a common electrode 115 shared by the light emitting element and the light receiving element is electrically connected to the conductive layer 123 provided in the connection part 140.
  • the functional layer 113S has at least an active layer (also referred to as a photoelectric conversion layer).
  • the active layer includes a semiconductor.
  • the semiconductor include inorganic semiconductors such as silicon, and organic semiconductors containing organic compounds.
  • an organic semiconductor is used as the semiconductor included in the active layer.
  • the light-emitting layer and the active layer can be formed by the same method (eg, vacuum evaporation method), and a common manufacturing apparatus can be used, which is preferable.
  • the functional layer 113S includes a layer containing a substance with high hole transport properties, a substance with high electron transport properties, a bipolar substance (substance with high electron transport properties and high hole transport properties), etc. as a layer other than the active layer. You may further have it. Furthermore, the layer is not limited to the above, and may further include a layer containing a substance with high hole injection property, a hole blocking material, a substance with high electron injection property, an electron blocking material, or the like. For layers other than the active layer included in the light-receiving element, materials that can be used in the above-mentioned light-emitting element can be used, for example.
  • the light-receiving element can use either a low-molecular compound or a high-molecular compound, and may also contain an inorganic compound.
  • the layers constituting the light-receiving element can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • the display device 50D shown in FIGS. 29B and 29C has a layer 353 having a light receiving element, a circuit layer 355, and a layer 357 having a light emitting element between the substrate 151 and the substrate 152.
  • the layer 353 includes, for example, the light receiving element 130S.
  • Layer 357 includes, for example, light emitting elements 130R, 130G, and 130B.
  • the circuit layer 355 has a circuit that drives the light receiving element and a circuit that drives the light emitting element.
  • the circuit layer 355 includes, for example, a transistor 205R, a transistor 205G, and a transistor 205B.
  • the circuit layer 355 can be provided with one or more of a switch, a capacitor, a resistor, a wiring, a terminal, and the like.
  • FIG. 29B is an example in which the light receiving element 130S is used as a touch sensor. As shown in FIG. 29B, when the finger 352 in contact with the display device 50D reflects the light emitted by the light emitting element in the layer 357, the light receiving element in the layer 353 detects the reflected light. Thereby, it is possible to detect that the finger 352 has touched the display device 50D.
  • FIG. 29C is an example in which the light receiving element 130S is used as a non-contact sensor. As shown in FIG. 29C, the light emitted by the light emitting element in the layer 357 is reflected by the finger 352 that is close to (that is, not in contact with) the display device 50D, and the light receiving element in the layer 353 reflects the light. Detect light.
  • a display device 50E shown in FIG. 30 is an example of a display device to which the MML structure is applied. That is, the display device 50E has a light emitting element manufactured without using a fine metal mask. Note that the laminated structure from the substrate 151 to the insulating layer 235 and the laminated structure from the protective layer 131 to the substrate 152 are the same as those of the display device 50A, so their explanation will be omitted.
  • a light emitting element 130R, a light emitting element 130G, and a light emitting element 130B are provided on the insulating layer 235.
  • the light emitting element 130R includes a conductive layer 124R on the insulating layer 235, a conductive layer 126R on the conductive layer 124R, a layer 133R on the conductive layer 126R, a common layer 114 on the layer 133R, and a common electrode on the common layer 114. 115.
  • the light emitting element 130R shown in FIG. 30 emits red light (R).
  • Layer 133R has a light emitting layer that emits red light.
  • the layer 133R and the common layer 114 can be collectively called an EL layer.
  • one or both of the conductive layer 124R and the conductive layer 126R can be called a pixel electrode.
  • the light emitting element 130G includes a conductive layer 124G on the insulating layer 235, a conductive layer 126G on the conductive layer 124G, a layer 133G on the conductive layer 126G, a common layer 114 on the layer 133G, and a common electrode on the common layer 114. 115.
  • the light emitting element 130G shown in FIG. 30 emits green light (G).
  • Layer 133G has a light emitting layer that emits green light.
  • the layer 133G and the common layer 114 can be collectively referred to as an EL layer.
  • one or both of the conductive layer 124G and the conductive layer 126G can be called a pixel electrode.
  • the light emitting element 130B includes a conductive layer 124B on the insulating layer 235, a conductive layer 126B on the conductive layer 124B, a layer 133B on the conductive layer 126B, a common layer 114 on the layer 133B, and a common electrode on the common layer 114. 115.
  • the light emitting element 130B shown in FIG. 30 emits blue light (B).
  • Layer 133B has a light emitting layer that emits blue light.
  • the layer 133B and the common layer 114 can be collectively referred to as an EL layer.
  • one or both of the conductive layer 124B and the conductive layer 126B can be called a pixel electrode.
  • a layer provided in an island shape for each light emitting element is referred to as a layer 133B, a layer 133G, or a layer 133R, and a layer shared by a plurality of light emitting elements is referred to as a common layer. It is shown as 114. Note that in this specification and the like, the layers 133R, 133G, and 133B may be referred to as an island-shaped EL layer, an island-shaped EL layer, or the like, without including the common layer 114.
  • the layer 133R, the layer 133G, and the layer 133B are spaced apart from each other.
  • the EL layer in an island shape for each light emitting element, leakage current between adjacent light emitting elements can be suppressed. Thereby, crosstalk caused by unintended light emission can be prevented, and a display device with extremely high contrast can be realized.
  • the layer 133R, the layer 133G, and the layer 133B are all shown to have the same thickness, but the thickness is not limited to this.
  • the layer 133R, layer 133G, and layer 133B may have different thicknesses.
  • the conductive layer 124R is electrically connected to the conductive layer 212b of the transistor 205R through openings provided in the insulating layer 195 and the insulating layer 235.
  • the conductive layer 124G is electrically connected to the conductive layer 212b included in the transistor 205G
  • the conductive layer 124B is electrically connected to the conductive layer 212b included in the transistor 205B.
  • the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B are formed to cover the openings provided in the insulating layer 195 and the insulating layer 235.
  • a layer 128 is embedded in each of the recesses of the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B.
  • the layer 128 has a function of flattening the recessed portions of the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B.
  • a conductive layer 126R, a conductive layer 126G, and a conductive layer are electrically connected to the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B, respectively.
  • a layer 126B is provided.
  • the regions of the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B that overlap with the recessed portions can also be used as light emitting regions, and the aperture ratio of the pixel can be increased. It is preferable to use a conductive layer that functions as a reflective electrode for the conductive layer 124R and the conductive layer 126R, the conductive layer 124G and the conductive layer 126G, and the conductive layer 124B and the conductive layer 126B.
  • the layer 128 may be an insulating layer or a conductive layer.
  • various inorganic insulating materials, organic insulating materials, and conductive materials can be used as appropriate.
  • layer 128 is preferably formed using an insulating material, and particularly preferably formed using an organic insulating material.
  • an organic insulating material that can be used for the above-described insulating layer 237 can be applied to the layer 128.
  • FIG. 30 shows an example in which the upper surface of the layer 128 has a flat portion
  • the shape of the layer 128 is not particularly limited.
  • the top surface of layer 128 can have at least one of a convex curve, a concave curve, and a flat surface.
  • the height of the top surface of the layer 128 and the height of the top surface of the conductive layer 124R may match or approximately match, or may be different from each other.
  • the height of the top surface of layer 128 may be lower or higher than the height of the top surface of conductive layer 124R.
  • the end of the conductive layer 126R may be aligned with the end of the conductive layer 124R, or may cover the side surface of the end of the conductive layer 124R. It is preferable that each end of the conductive layer 124R and the conductive layer 126R has a tapered shape. Specifically, each end of the conductive layer 124R and the conductive layer 126R preferably has a tapered shape with a taper angle of less than 90 degrees. When the end of the pixel electrode has a tapered shape, the layer 133R provided along the side surface of the pixel electrode also has a tapered shape. By tapering the side surfaces of the pixel electrode, it is possible to improve the coverage of the EL layer provided along the side surfaces of the pixel electrode.
  • the conductive layer 124G, the conductive layer 126G, the conductive layer 124B, and the conductive layer 126B are also the same as the conductive layer 124R and the conductive layer 126R, so a detailed description thereof will be omitted.
  • the top and side surfaces of the conductive layer 126R are covered with a layer 133R.
  • the top and side surfaces of conductive layer 126G are covered by layer 133G
  • the top and side surfaces of conductive layer 126B are covered by layer 133B. Therefore, the entire region where the conductive layer 126R, conductive layer 126G, and conductive layer 126B are provided can be used as the light emitting region of the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B, respectively, so that the aperture ratio of the pixel can be reduced. can be increased.
  • a portion of the upper surface and side surfaces of each of the layers 133R, 133G, and 133B are covered with an insulating layer 125 and an insulating layer 127.
  • a common layer 114 is provided over the layers 133R, 133G, and 133B, as well as the insulating layers 125 and 127, and the common electrode 115 is provided on the common layer 114.
  • the common layer 114 and the common electrode 115 are each a continuous film provided in common to a plurality of light emitting elements.
  • the insulating layer 237 shown in FIG. 26 and the like is not provided between the conductive layer 126R and the layer 133R.
  • the display device 50E is not provided with an insulating layer (also referred to as a partition wall, bank, spacer, etc.) that is in contact with the pixel electrode and covers the upper end of the pixel electrode. Therefore, the interval between adjacent light emitting elements can be made extremely narrow. Therefore, a high definition or high resolution display device can be realized. Further, a mask for forming the insulating layer is not required, and the manufacturing cost of the display device can be reduced.
  • the layer 133R, the layer 133G, and the layer 133B each have a light emitting layer. It is preferable that the layer 133R, the layer 133G, and the layer 133B each include a light emitting layer and a carrier transport layer (electron transport layer or hole transport layer) on the light emitting layer. Alternatively, each of the layers 133R, 133G, and 133B preferably includes a light-emitting layer and a carrier block layer (hole block layer or electron block layer) on the light-emitting layer.
  • each of the layers 133R, 133G, and 133B preferably includes a light-emitting layer, a carrier block layer on the light-emitting layer, and a carrier transport layer on the carrier block layer. Since the surfaces of the layer 133R, layer 133G, and layer 133B are exposed during the manufacturing process of the display device, by providing one or both of the carrier transport layer and the carrier block layer on the light emitting layer, the light emitting layer is placed on the outermost surface. Exposure can be suppressed and damage to the light emitting layer can be reduced. Thereby, the reliability of the light emitting element can be improved.
  • the common layer 114 has, for example, an electron injection layer or a hole injection layer. Alternatively, the common layer 114 may have an electron transport layer and an electron injection layer stacked together, or may have a hole transport layer and a hole injection layer stacked together.
  • the common layer 114 is shared by the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B.
  • each of the layers 133R, 133G, and 133B are covered with an insulating layer 125.
  • the insulating layer 127 covers each side surface of the layer 133R, layer 133G, and layer 133B with the insulating layer 125 interposed therebetween.
  • the common layer 114 (or common electrode 115) is covered with at least one of the insulating layer 125 and the insulating layer 127, so that the side surfaces (and part of the top surface) of the layers 133R, 133G, and 133B are covered with at least one of the insulating layer 125 and the insulating layer 127. , the layer 133R, the layer 133G, and the side surface of the layer 133B, thereby suppressing short-circuiting of the light emitting element. Thereby, the reliability of the light emitting element can be improved.
  • the insulating layer 125 is in contact with each side surface of the layer 133R, layer 133G, and layer 133B.
  • the insulating layer 125 By configuring the insulating layer 125 to be in contact with the layers 133R, 133G, and 133B, peeling of the layers 133R, 133G, and 133B can be prevented, and the reliability of the light emitting element can be improved. .
  • the insulating layer 127 is provided on the insulating layer 125 so as to fill the recessed portion of the insulating layer 125.
  • the insulating layer 127 covers at least a portion of the side surface of the insulating layer 125.
  • the space between adjacent island-like layers can be filled, so that the surface on which layers (for example, carrier injection layer, common electrode, etc.) to be formed on the island-like layer can be formed. It is possible to reduce unevenness with large height differences and make the surface more flat. Therefore, coverage of the carrier injection layer, the common electrode, etc. can be improved.
  • layers for example, carrier injection layer, common electrode, etc.
  • the common layer 114 and the common electrode 115 are provided on the layer 133R, the layer 133G, the layer 133B, the insulating layer 125, and the insulating layer 127.
  • the step before providing the insulating layer 125 and the insulating layer 127 there are a region where the pixel electrode and the island-shaped EL layer are provided, a region where the pixel electrode and the island-like EL layer are not provided (a region between the light emitting elements), There is a step caused by this. Since the display device of one embodiment of the present invention includes the insulating layer 125 and the insulating layer 127, the step can be flattened, and the coverage of the common layer 114 and the common electrode 115 can be improved. Therefore, connection failures due to disconnection between the common layer 114 and the common electrode 115 can be suppressed. Furthermore, it is possible to suppress the common electrode 115 from becoming locally thin due to the difference in level, thereby preventing an increase in electrical resistance.
  • the upper surface of the insulating layer 127 preferably has a shape with higher flatness.
  • the upper surface of the insulating layer 127 may have at least one of a flat surface, a convex curved surface, and a concave curved surface.
  • the upper surface of the insulating layer 127 preferably has a smooth shape with high flatness.
  • the insulating layer 125 can be an insulating layer containing an inorganic material.
  • an inorganic insulating film such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, and a nitride oxide insulating film can be used.
  • the insulating layer 125 may have a single layer structure or a laminated structure.
  • aluminum oxide is preferable because it has a high etching selectivity with respect to the EL layer and has a function of protecting the EL layer in forming an insulating layer 127 to be described later.
  • an inorganic insulating film such as an aluminum oxide film, a hafnium oxide film, or a silicon oxide film formed by an ALD method to the insulating layer 125
  • an insulating layer with few pinholes and an excellent function of protecting the EL layer can be obtained.
  • 125 can be formed.
  • the insulating layer 125 may have a stacked structure of a film formed by an ALD method and a film formed by a sputtering method.
  • the insulating layer 125 may have a laminated structure of, for example, an aluminum oxide film formed by an ALD method and a silicon nitride film formed by a sputtering method.
  • the insulating layer 125 preferably has a function as a barrier insulating layer against at least one of water and oxygen. Further, the insulating layer 125 preferably has a function of suppressing diffusion of at least one of water and oxygen. Further, the insulating layer 125 preferably has a function of capturing or fixing (also referred to as gettering) at least one of water and oxygen.
  • the insulating layer 125 has a function as a barrier insulating layer or a gettering function, thereby suppressing the intrusion of impurities (typically, at least one of water and oxygen) that can diffuse into each light emitting element from the outside.
  • impurities typically, at least one of water and oxygen
  • the insulating layer 125 preferably has a low impurity concentration. This can prevent impurities from entering the EL layer from the insulating layer 125 and deteriorating the EL layer. Furthermore, by lowering the impurity concentration in the insulating layer 125, barrier properties against at least one of water and oxygen can be improved. For example, it is desirable that the insulating layer 125 has sufficiently low hydrogen concentration and carbon concentration, preferably both.
  • the insulating layer 127 provided on the insulating layer 125 has a function of flattening unevenness with a large height difference in the insulating layer 125 formed between adjacent light emitting elements. In other words, the presence of the insulating layer 127 has the effect of improving the flatness of the surface on which the common electrode 115 is formed.
  • an insulating layer containing an organic material can be suitably used. It is preferable to use a photosensitive organic resin as the organic material, and for example, it is preferable to use a photosensitive resin composition containing an acrylic resin.
  • the insulating layer 127 may be made of acrylic resin, polyimide resin, epoxy resin, imide resin, polyamide resin, polyimide amide resin, silicone resin, siloxane resin, benzocyclobutene resin, phenol resin, precursors of these resins, etc. good. Further, as the insulating layer 127, an organic material such as polyvinyl alcohol (PVA), polyvinyl butyral, polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, or alcohol-soluble polyamide resin may be used. Furthermore, a photoresist may be used as the photosensitive resin. As the photosensitive organic resin, either a positive type material or a negative type material may be used.
  • the insulating layer 127 may be made of a material that absorbs visible light. Since the insulating layer 127 absorbs light emitted from the light emitting element, light leakage (stray light) from the light emitting element to an adjacent light emitting element via the insulating layer 127 can be suppressed. Thereby, the display quality of the display device can be improved. Furthermore, since display quality can be improved without using a polarizing plate in the display device, a lightweight and thin display device can be realized.
  • Materials that absorb visible light include materials that contain pigments such as black, materials that contain dyes, resin materials that have light-absorbing properties (for example, polyimide, etc.), and resin materials that can be used for color filters (color filter materials).
  • pigments such as black
  • resin materials that contain dyes for example, polyimide, etc.
  • resin materials that can be used for color filters color filter materials.
  • by mixing color filter materials of three or more colors it is possible to form a black or nearly black resin layer.
  • a display device 50F shown in FIG. 31 mainly differs from a display device 50E in that a light emitting element having a layer 133 and a colored layer (color filter or the like) are used for each color subpixel.
  • a display device 50F shown in FIG. 31 includes a transistor 205D, a transistor 205R, a transistor 205G, a transistor 205B, a light emitting element 130R, a light emitting element 130G, a light emitting element 130B, and a light emitting element 130B that transmits red light between a substrate 151 and a substrate 152.
  • the colored layer 132R transmits green light
  • the colored layer 132G transmits blue light
  • the colored layer 132B transmits blue light.
  • the light emitted from the light emitting element 130R is extracted as red light to the outside of the display device 50F via the colored layer 132R.
  • the light emitted from the light emitting element 130G is extracted as green light to the outside of the display device 50F via the colored layer 132G.
  • the light emitted from the light emitting element 130B is extracted as blue light to the outside of the display device 50F via the colored layer 132B.
  • the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B each have a layer 133. These three layers 133 are formed using the same process and the same material. Furthermore, these three layers 133 are spaced apart from each other. By providing the EL layer in an island shape for each light emitting element, leakage current between adjacent light emitting elements can be suppressed. Thereby, crosstalk caused by unintended light emission can be prevented, and a display device with extremely high contrast can be realized.
  • a light emitting element 130R, a light emitting element 130G, and a light emitting element 130B shown in FIG. 31 each emit white light.
  • the white light emitted by the light emitting elements 130R, 130G, and 130B passes through the colored layers 132R, 132G, and 132B, respectively, so that light of a desired color can be obtained.
  • the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B shown in FIG. 31 each emit blue light.
  • the layer 133 has one or more light emitting layers that emit blue light.
  • the blue light emitted by the light emitting element 130B can be extracted.
  • the light emitting element 130R by providing a color conversion layer between the light emitting element 130R or the light emitting element 130G and the substrate 152, the light emitting element 130R Alternatively, the blue light emitted by the light emitting element 130G can be converted into light with a longer wavelength to extract red or green light.
  • a colored layer 132R is provided between the color conversion layer and the substrate 152
  • a colored layer 132G is provided between the color conversion layer and the substrate 152. It is preferable to provide one. By extracting the light transmitted through the color conversion layer through the colored layer, the colored layer absorbs light of a color other than the desired color, thereby increasing the color purity of the light exhibited by the subpixel.
  • the display device 50G shown in FIG. 32 is mainly different from the display device 50F in that it is a bottom emission type display device.
  • the light emitted by the light emitting element is emitted to the substrate 151 side. It is preferable to use a material that has high transparency to visible light for the substrate 151. On the other hand, the light transmittance of the material used for the substrate 152 does not matter.
  • a light shielding layer 117 is formed between the substrate 151 and the transistor.
  • a light shielding layer 117 is provided on a substrate 151, an insulating layer 153 is provided on the light blocking layer 117, and a transistor 205D, a transistor 205R (not shown), a transistor 205G, a transistor 205B, etc. are provided on the insulating layer 153.
  • a colored layer 132R (not shown), a colored layer 132G, and a colored layer 132B are provided on the insulating layer 195, and an insulating layer 235 is provided on the colored layer 132R, the colored layer 132G, and the colored layer 132B.
  • the light emitting element 130G overlapping the colored layer 132G includes a conductive layer 124G, a conductive layer 126G, an EL layer 113, a common layer 114, and a common electrode 115.
  • the light emitting element 130B that overlaps the colored layer 132B includes a conductive layer 124B, a conductive layer 126B, an EL layer 113, a common layer 114, and a common electrode 115.
  • the light emitting element 130R overlapping the colored layer 132R includes a conductive layer 124R, a conductive layer 126R, an EL layer 113, a common layer 114, and a common electrode 115.
  • a material having high transparency to visible light is used for each of the conductive layer 124R (not shown), the conductive layer 124G, the conductive layer 124B, the conductive layer 126R (not shown), the conductive layer 126G, and the conductive layer 126B. It is preferable to use a material that reflects visible light for the common electrode 115. In a bottom emission type display device, a metal with low resistivity or the like can be used for the common electrode 115, so it is possible to suppress the voltage drop caused by the resistance of the common electrode 115, and achieve high display quality. can do.
  • FIG. 32 shows an example in which a TGSA type transistor is used in the display section 162 and a vertical channel type transistor is used in the peripheral circuit section 164
  • the present invention is not limited to this.
  • a vertical channel transistor can be used for both the display portion 162 and the peripheral circuit portion 164. Therefore, for example, by using the vertical channel transistor of one embodiment of the present invention in the display portion 162, the aperture ratio of the pixel can be increased or the size of the pixel can be reduced in a display device with a bottom emission structure. Can be done.
  • Example of manufacturing method of display device> A method for manufacturing a display device to which an MML structure is applied will be described below with reference to FIGS. 33A to 33F. Here, a process for manufacturing a light emitting element without using a fine metal mask will be described in detail.
  • 33A to 33F show cross-sectional views of three light emitting elements included in the display section 162 and the connection section 140 in each step.
  • a vacuum process such as a vapor deposition method, and a solution process such as a spin coating method or an inkjet method can be used to manufacture a light emitting element.
  • the vapor deposition method include physical vapor deposition methods (PVD method) such as sputtering method, ion plating method, ion beam vapor deposition method, molecular beam vapor deposition method, and vacuum vapor deposition method, and chemical vapor deposition method (CVD method).
  • PVD method physical vapor deposition methods
  • CVD method chemical vapor deposition method
  • the functional layers (hole injection layer, hole transport layer, hole block layer, light emitting layer, electron block layer, electron transport layer, electron injection layer, charge generation layer, etc.) included in the EL layer are formed using the vapor deposition method ( vacuum evaporation method, etc.), coating method (dip coating method, die coating method, bar coating method, spin coating method, spray coating method, etc.), printing method (inkjet method, screen (stencil printing) method, offset (lithographic printing) method, It can be formed by a method such as a flexo (letterpress printing) method, a gravure method, or a microcontact method.
  • the island-like layer (layer containing a light-emitting layer) manufactured by the display device manufacturing method described below is not formed using a fine metal mask, but is formed by forming a light-emitting layer over one surface, and then It is formed by processing using a lithography method. Therefore, it is possible to realize a high-definition display device or a display device with a high aperture ratio, which has been difficult to realize up to now. Furthermore, since the light-emitting layer can be made separately for each color, it is possible to realize a display device that is extremely vivid, has high contrast, and has high display quality. Furthermore, by providing a sacrificial layer over the light-emitting layer, damage to the light-emitting layer during the manufacturing process of a display device can be reduced, and reliability of the light-emitting element can be improved.
  • the display device is composed of three types of light-emitting elements: a light-emitting element that emits blue light, a light-emitting element that emits green light, and a light-emitting element that emits red light
  • the film formation of the light-emitting layer and the photolithography By repeating the process three times, three types of island-shaped light emitting layers can be formed.
  • the pixel electrode 111R, the pixel electrode 111G, the pixel electrode 111B, and the conductive layer 123 are formed on the substrate 151 on which the transistor 205R, the transistor 205G, the transistor 205B, etc. (all not shown) are provided. ( Figure 33A).
  • a sputtering method or a vacuum evaporation method can be used to form the conductive film that will become the pixel electrode.
  • the pixel electrode 111R, the pixel electrode 111G, the pixel electrode 111B, and the conductive layer 123 can be formed by processing the conductive film.
  • a wet etching method and a dry etching method can be used.
  • Film 133Bf (later layer 133B) includes a light-emitting layer that emits blue light.
  • an example will be described in which an island-shaped EL layer of a light-emitting element that emits blue light is first formed, and then an island-shaped EL layer of a light-emitting element that emits light of another color is formed. show.
  • the pixel electrodes of the light emitting elements of the second and subsequent colors may be damaged by the previous step. As a result, the driving voltage of the light emitting elements of the second and subsequent colors may become higher.
  • the display device of one embodiment of the present invention it is preferable to manufacture the display device from an island-shaped EL layer of a light-emitting element that emits light with the shortest wavelength (for example, a blue light-emitting element).
  • the island-shaped EL layers be produced in the order of blue, green, and red, or in the order of blue, red, and green.
  • the state of the interface between the pixel electrode and the EL layer can be maintained in good condition, and the driving voltage of the blue light emitting element can be prevented from increasing. Furthermore, the life of the blue light emitting element can be extended and its reliability can be improved. Note that red and green light-emitting elements are less affected by increases in drive voltage than blue light-emitting elements, so the drive voltage of the entire display device can be lowered and reliability can be increased. can.
  • the order in which the island-shaped EL layers are produced is not limited to the above, and may be, for example, in the order of red, green, and blue.
  • the film 133Bf is not formed on the conductive layer 123.
  • the film 133Bf can be formed only in a desired region.
  • a light emitting element can be manufactured through a relatively simple process.
  • the heat resistance temperature of each compound contained in the film 133Bf is preferably 100°C or more and 180°C or less, more preferably 120°C or more and 180°C or less, and even more preferably 140°C or more and 180°C or less.
  • the reliability of the light emitting element can be improved.
  • the upper limit of the temperature that can be applied in the manufacturing process of a display device can be increased. Therefore, the range of selection of materials and forming methods used in the display device can be expanded, and yield and reliability can be improved.
  • the heat-resistant temperature can be, for example, any one of the glass transition point, softening point, melting point, thermal decomposition temperature, and 5% weight loss temperature, preferably the lowest temperature among these.
  • the film 133Bf can be formed by, for example, a vapor deposition method, specifically, a vacuum vapor deposition method. Further, the film 133Bf may be formed by a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • a sacrificial layer 118B is formed on the film 133Bf and the conductive layer 123 (FIG. 33A).
  • the sacrificial layer 118B can be formed by forming a resist mask on the film to be the sacrificial layer 118B by a photolithography process and then processing the film.
  • the sacrificial layer 118B is preferably provided so as to cover the end of the pixel electrode 111B.
  • the end of the layer 133B to be formed in a later step is located outside the end of the pixel electrode 111B. Since the entire upper surface of the pixel electrode 111B can be used as a light emitting region, the aperture ratio of the pixel can be increased. Further, the end portion of the layer 133B located outside the end portion of the pixel electrode 111B may be damaged during formation of the layer 133B, so it is preferable not to use it as a light emitting region. Thereby, variations in characteristics of the light emitting elements can be suppressed and reliability can be improved.
  • each step after forming the layer 133B can be performed without exposing the pixel electrode 111B. If the end of the pixel electrode 111B is exposed, corrosion may occur during an etching process or the like. By suppressing corrosion of the pixel electrode 111B, the yield and characteristics of the light emitting element can be improved.
  • the sacrificial layer 118B is also provided at a position overlapping the conductive layer 123. Thereby, damage to the conductive layer 123 during the manufacturing process of the display device can be suppressed.
  • a film with high resistance to the processing conditions of the film 133Bf specifically, a film with a high etching selectivity with respect to the film 133Bf is used.
  • the sacrificial layer 118B is formed at a temperature lower than the allowable temperature limit of each compound included in the film 133Bf.
  • the substrate temperature when forming the sacrificial layer 118B is typically 200°C or lower, preferably 150°C or lower, more preferably 120°C or lower, more preferably 100°C or lower, and still more preferably 80°C or lower. be.
  • the temperature limit of the compound included in the film 133Bf is high because the temperature at which the sacrificial layer 118B is formed can be increased.
  • the substrate temperature when forming the sacrificial layer 118B can be set to 100° C. or higher, 120° C. or higher, or 140° C. or higher.
  • the higher the film formation temperature the denser the inorganic insulating film and the higher the barrier properties. Therefore, by forming the sacrificial layer 118B at such a temperature, damage to the film 133Bf can be further reduced, and the reliability of the light emitting element can be improved.
  • a sputtering method for example, a sputtering method, an ALD method (including a thermal ALD method and a PEALD method), a CVD method, or a vacuum evaporation method can be used.
  • the film may be formed using the wet film forming method described above.
  • the sacrificial layer 118B (if the sacrificial layer 118B has a layered structure, the layer provided in contact with the film 133Bf) is preferably formed using a formation method that causes less damage to the film 133Bf. For example, it is preferable to use an ALD method or a vacuum evaporation method rather than a sputtering method.
  • the sacrificial layer 118B can be processed by a wet etching method or a dry etching method.
  • the sacrificial layer 118B is preferably processed by anisotropic etching.
  • the wet etching method By using the wet etching method, it is possible to reduce damage to the film 133Bf when processing the sacrificial layer 118B, compared to when using the dry etching method.
  • a wet etching method for example, a developer, a tetramethylammonium hydroxide (TMAH) aqueous solution, dilute hydrofluoric acid, oxalic acid, phosphoric acid, acetic acid, nitric acid, or a mixed solution containing two or more of these can be used. preferable.
  • TMAH tetramethylammonium hydroxide
  • a mixed acid chemical solution containing water, phosphoric acid, dilute hydrofluoric acid, and nitric acid may be used. Note that the chemical solution used in the wet etching process may be alkaline or acidic.
  • the sacrificial layer 118B for example, one or more of a metal film, an alloy film, a metal oxide film, a semiconductor film, an inorganic insulating film, and an organic insulating film can be used.
  • the sacrificial layer 118B includes, for example, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, titanium, aluminum, yttrium, zirconium, and tantalum, or the metal. Alloy materials including materials can be used.
  • the sacrificial layer 118B includes In-Ga-Zn oxide, indium oxide, In-Zn oxide, In-Sn oxide, indium titanium oxide (In-Ti oxide), and indium tin zinc oxide (In-Sn -Zn oxide), indium titanium zinc oxide (In-Ti-Zn oxide), indium gallium tin zinc oxide (In-Ga-Sn-Zn oxide), and indium tin oxide containing silicon. objects can be used.
  • the element M is aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, One or more selected from tungsten and magnesium may be used.
  • a semiconductor material such as silicon or germanium can be used as a material that is highly compatible with semiconductor manufacturing processes.
  • oxides or nitrides of the above semiconductor materials can be used.
  • a nonmetallic material such as carbon or a compound thereof can be used.
  • metals such as titanium, tantalum, tungsten, chromium, and aluminum, or alloys containing one or more of these may be used.
  • oxides containing the above metals, such as titanium oxide or chromium oxide, or nitrides, such as titanium nitride, chromium nitride, or tantalum nitride, can be used.
  • Various inorganic insulating films that can be used for the protective layer 131 can be used as the sacrificial layer 118B.
  • an oxide insulating film is preferable because it has higher adhesion to the film 133Bf than a nitride insulating film.
  • an inorganic insulating material such as aluminum oxide, hafnium oxide, silicon oxide, etc. can be used for the sacrificial layer 118B.
  • an aluminum oxide film can be formed using, for example, an ALD method. It is preferable to use the ALD method because damage to the underlying layer (particularly the film 133Bf) can be reduced.
  • an inorganic insulating film for example, an aluminum oxide film
  • an inorganic film for example, an In-Ga-Zn oxide film, a silicon film, or a tungsten film
  • the same inorganic insulating film can be used for both the sacrificial layer 118B and the insulating layer 125 to be formed later.
  • an aluminum oxide film formed using an ALD method can be used for both the sacrificial layer 118B and the insulating layer 125.
  • the same film forming conditions may be applied to the sacrificial layer 118B and the insulating layer 125, or different film forming conditions may be applied to the sacrificial layer 118B and the insulating layer 125.
  • the sacrificial layer 118B can be an insulating layer with high barrier properties against at least one of water and oxygen.
  • the sacrificial layer 118B is a layer that will be mostly or completely removed in a later step, it is preferably easy to process. Therefore, the sacrificial layer 118B is preferably formed under conditions where the substrate temperature during film formation is lower than that of the insulating layer 125.
  • An organic material may be used for the sacrificial layer 118B.
  • a material that can be dissolved in a solvent that is chemically stable for at least the film located at the top of the film 133Bf may be used.
  • materials that dissolve in water or alcohol can be suitably used.
  • the material be dissolved in a solvent such as water or alcohol, applied by a wet film forming method, and then heat treated to evaporate the solvent.
  • the solvent can be removed at a low temperature and in a short time, so thermal damage to the film 133Bf can be reduced, which is preferable.
  • the sacrificial layer 118B is made of an organic resin such as polyvinyl alcohol (PVA), polyvinyl butyral, polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, alcohol-soluble polyamide resin, or fluororesin such as perfluoropolymer. may also be used.
  • PVA polyvinyl alcohol
  • polyvinyl butyral polyvinylpyrrolidone
  • polyethylene glycol polyglycerin
  • pullulan polyethylene glycol
  • polyglycerin polyglycerin
  • pullulan polyethylene glycol
  • pullulan polyglycerin
  • water-soluble cellulose water-soluble cellulose
  • alcohol-soluble polyamide resin or fluororesin such as perfluoropolymer.
  • an organic film e.g., PVA film
  • an inorganic film e.g., silicon nitride film
  • part of the film that serves as the sacrificial layer may remain as the sacrificial layer.
  • the film 133Bf is processed to form a layer 133B (FIG. 33B).
  • the laminated structure of the layer 133B and the sacrificial layer 118B remains on the pixel electrode 111B. Further, the pixel electrode 111R and the pixel electrode 111G are exposed. Further, in a region corresponding to the connection portion 140, the sacrificial layer 118B remains on the conductive layer 123.
  • the processing of the film 133Bf is preferably performed by anisotropic etching.
  • anisotropic dry etching is preferred.
  • wet etching may be used.
  • the layers 133R and 133B are formed on the pixel electrode 111R.
  • a laminated structure of a sacrificial layer 118R is formed, and a laminated structure of a layer 133G and a sacrificial layer 118G is formed on the pixel electrode 111G (FIG. 33C).
  • the layer 133R is formed to include a light emitting layer that emits red light
  • the layer 133G is formed to include a light emitting layer that emits green light.
  • Materials that can be used for the sacrificial layer 118B can be applied to the sacrificial layer 118R and the sacrificial layer 118G, and the same material or different materials may be used for both.
  • the side surfaces of the layer 133B, the layer 133G, and the layer 133R are each preferably perpendicular or approximately perpendicular to the surface on which they are formed.
  • the angle between the surface to be formed and these side surfaces be 60 degrees or more and 90 degrees or less.
  • the distance between two adjacent layers is 8 ⁇ m or less, 5 ⁇ m or less, 3 ⁇ m or less, 2 ⁇ m or less, or 1 ⁇ m or less.
  • the distance can be defined as, for example, the distance between two adjacent opposing ends of the layer 133B, the layer 133G, and the layer 133R. In this way, by narrowing the distance between the island-shaped EL layers, a display device with high definition and a large aperture ratio can be provided.
  • an insulating film 125f that will later become the insulating layer 125 is formed so as to cover the pixel electrode, the layer 133B, the layer 133G, the layer 133R, the sacrificial layer 118B, the sacrificial layer 118G, and the sacrificial layer 118R, and on the insulating film 125f. , forming an insulating layer 127 (FIG. 33D).
  • an insulating film having a thickness of 3 nm or more and 200 nm or less, 5 nm or more and 150 nm or less, 10 nm or more and 100 nm or less, or 10 nm or more and 50 nm or less as the insulating film 125f.
  • the insulating film 125f is preferably formed using, for example, an ALD method. It is preferable to use the ALD method because damage to the film can be reduced and a film with high coverage can be formed. As the insulating film 125f, it is preferable to form an aluminum oxide film using, for example, an ALD method.
  • the insulating film 125f may be formed using a sputtering method, a CVD method, or a PECVD method, which has a faster deposition rate than the ALD method. Thereby, a highly reliable display device can be manufactured with high productivity.
  • the insulating film that becomes the insulating layer 127 is preferably formed by the above-mentioned wet film forming method (for example, spin coating) using, for example, a photosensitive resin composition containing an acrylic resin.
  • a photosensitive resin composition containing an acrylic resin After film formation, it is preferable to perform heat treatment (also referred to as pre-baking) to remove the solvent contained in the insulating film.
  • heat treatment also referred to as pre-baking
  • a part of the insulating film is exposed to light by irradiating visible light or ultraviolet rays.
  • development is performed to remove the exposed area of the insulating film.
  • heat treatment also referred to as post-bake
  • the insulating layer 127 shown in FIG. 33D can be formed.
  • the shape of the insulating layer 127 is not limited to the shape shown in FIG. 33D.
  • the upper surface of the insulating layer 127 may have one or more of a convex curved surface, a concave curved surface, and a flat surface.
  • the insulating layer 127 may cover the side surface of at least one end of the sacrificial layer 118B, the sacrificial layer 118G, and the sacrificial layer 118R.
  • etching is performed using the insulating layer 127 as a mask to remove the insulating film 125f and parts of the sacrificial layer 118B, the sacrificial layer 118G, and the sacrificial layer 118R.
  • openings are formed in the insulating film 125f, and in each of the sacrificial layers 118B, 118G, and 118R, and the upper surfaces of the layers 133B, 133G, 133R, and the conductive layer 123 are exposed.
  • parts of the insulating film 125f, sacrificial layer 118B, sacrificial layer 118G, and sacrificial layer 118R remain at positions overlapping with the insulating layer 127 (the insulating layer 125, the sacrificial layer 119B, the sacrificial layer 119G, and the sacrificial layer 119R).
  • the etching process can be performed by a dry etching method or a wet etching method. Note that it is preferable that the insulating film 125f is formed using the same material as the sacrificial layer 118B, the sacrificial layer 118G, and the sacrificial layer 118R because the etching process can be performed at once.
  • each light emitting element is divided into the common layer 114 and common electrode 115 that will be formed later. It is possible to suppress the occurrence of connection failures caused by areas where the film is thin and increases in electrical resistance caused by areas where the film thickness is locally thin. Thereby, the display device of one embodiment of the present invention can improve display quality.
  • a common layer 114 and a common electrode 115 are formed in this order on the insulating layer 127, layer 133B, layer 133G, and layer 133R (FIG. 33F).
  • the common layer 114 can be formed by a method such as a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • a sputtering method or a vacuum evaporation method can be used for forming the common electrode 115.
  • a film formed by a vapor deposition method and a film formed by a sputtering method may be stacked.
  • the island-shaped layer 133B, the island-shaped layer 133G, and the island-shaped layer 133R are not formed using a fine metal mask. Since it is formed by forming a film over one surface and then processing it, it is possible to form an island-like layer with a uniform thickness. In addition, a high-definition display device or a display device with a high aperture ratio can be realized. Furthermore, even if the definition or aperture ratio is high and the distance between subpixels is extremely short, it is possible to prevent the layers 133B, 133G, and 133R from coming into contact with each other in adjacent subpixels. Therefore, generation of leakage current between subpixels can be suppressed. Thereby, crosstalk caused by unintended light emission can be prevented, and a display device with extremely high contrast can be realized.
  • the display device of one embodiment of the present invention can achieve both high definition and high display quality.
  • the electronic device of this embodiment includes the display device of one embodiment of the present invention in the display portion.
  • the display device of one embodiment of the present invention can easily achieve high definition and high resolution. Therefore, it can be used in display units of various electronic devices.
  • Examples of electronic devices include electronic devices with relatively large screens such as television devices, desktop or notebook personal computers, computer monitors, digital signage, large game machines such as pachinko machines, and digital cameras. , digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, sound reproduction devices, and the like.
  • the display device of one embodiment of the present invention can improve definition, so it can be suitably used for electronic devices having a relatively small display portion.
  • electronic devices include wristwatch-type and bracelet-type information terminals (wearable devices), VR devices such as head-mounted displays, glasses-type AR devices, MR devices, and other head-mounted devices. Examples include wearable devices that can be attached to the device.
  • the display device of one embodiment of the present invention includes HD (number of pixels 1280 x 720), FHD (number of pixels 1920 x 1080), WQHD (number of pixels 2560 x 1440), WQXGA (number of pixels 2560 x 1600), and 4K (number of pixels It is preferable to have an extremely high resolution such as 3840 ⁇ 2160) or 8K (pixel count 7680 ⁇ 4320). In particular, it is preferable to set the resolution to 4K, 8K, or higher.
  • the pixel density (definition) in the display device of one embodiment of the present invention is preferably 100 ppi or more, preferably 300 ppi or more, more preferably 500 ppi or more, more preferably 1000 ppi or more, more preferably 2000 ppi or more, and 3000 ppi or more. More preferably, it is 5000 ppi or more, and even more preferably 7000 ppi or more.
  • the display device can support various screen ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the electronic device of this embodiment includes sensors (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, voltage). , power, radiation, flow rate, humidity, tilt, vibration, odor, or infrared rays).
  • the electronic device of this embodiment can have various functions. For example, functions that display various information (still images, videos, text images, etc.) on the display, touch panel functions, calendars, functions that display date or time, etc., functions that execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, etc.
  • FIGS. 34A to 34D An example of a wearable device that can be worn on the head will be described using FIGS. 34A to 34D.
  • These wearable devices have at least one of a function of displaying AR content, a function of displaying VR content, a function of displaying SR content, and a function of displaying MR content.
  • an electronic device has a function of displaying at least one content such as AR, VR, SR, and MR, it becomes possible to enhance the user's immersive feeling.
  • An electronic device 700A shown in FIG. 34A and an electronic device 700B shown in FIG. 34B each include a pair of display panels 751, a pair of casings 721, a communication section (not shown), and a pair of mounting sections 723. , a control section (not shown), an imaging section (not shown), a pair of optical members 753, a frame 757, and a pair of nose pads 758.
  • a display device of one embodiment of the present invention can be applied to the display panel 751. Therefore, an electronic device capable of extremely high definition display can be achieved.
  • the electronic device 700A and the electronic device 700B can each project the image displayed on the display panel 751 onto the display area 756 of the optical member 753. Since the optical member 753 has translucency, the user can see the image displayed in the display area superimposed on the transmitted image visually recognized through the optical member 753. Therefore, the electronic device 700A and the electronic device 700B are each electronic devices capable of AR display.
  • the electronic device 700A and the electronic device 700B may be provided with a camera capable of capturing an image of the front as an imaging unit. Further, the electronic device 700A and the electronic device 700B are each equipped with an acceleration sensor such as a gyro sensor to detect the direction of the user's head and display an image corresponding to the direction in the display area 756. You can also.
  • an acceleration sensor such as a gyro sensor to detect the direction of the user's head and display an image corresponding to the direction in the display area 756. You can also.
  • the communication unit has a wireless communication device, and can supply video signals and the like through the wireless communication device.
  • a connector to which a cable to which a video signal and a power supply potential are supplied may be connected may be provided.
  • the electronic device 700A and the electronic device 700B are provided with batteries, and can be charged wirelessly and/or by wire.
  • the housing 721 may be provided with a touch sensor module.
  • the touch sensor module has a function of detecting that the outer surface of the housing 721 is touched.
  • the touch sensor module can detect a user's tap operation, slide operation, etc., and execute various processes. For example, a tap operation can be used to pause or restart a video, and a slide operation can be used to fast-forward or rewind a video. Further, by providing a touch sensor module in each of the two housings 721, the range of operations can be expanded.
  • touch sensors can be applied as the touch sensor module.
  • various methods such as a capacitance method, a resistive film method, an infrared method, an electromagnetic induction method, a surface acoustic wave method, an optical method, etc. can be adopted.
  • a photoelectric conversion element When using an optical touch sensor, a photoelectric conversion element can be used as the light receiving element.
  • the active layer of the photoelectric conversion element one or both of an inorganic semiconductor and an organic semiconductor can be used.
  • the electronic device 800A shown in FIG. 34C and the electronic device 800B shown in FIG. 34D each include a pair of display sections 820, a housing 821, a communication section 822, a pair of mounting sections 823, a control section 824, It has a pair of imaging units 825 and a pair of lenses 832.
  • a display device of one embodiment of the present invention can be applied to the display portion 820. Therefore, an electronic device capable of extremely high definition display can be achieved. This allows the user to feel highly immersive.
  • the display section 820 is provided inside the housing 821 at a position where it can be viewed through the lens 832. Furthermore, by displaying different images on the pair of display units 820, three-dimensional display using parallax can be performed.
  • the electronic device 800A and the electronic device 800B can each be said to be an electronic device for VR.
  • a user wearing the electronic device 800A or the electronic device 800B can view the image displayed on the display unit 820 through the lens 832.
  • the electronic device 800A and the electronic device 800B each have a mechanism that can adjust the left and right positions of the lens 832 and the display unit 820 so that they are in optimal positions according to the position of the user's eyes. It is preferable that you do so. Further, it is preferable to have a mechanism for adjusting the focus by changing the distance between the lens 832 and the display section 820.
  • the mounting portion 823 allows the user to wear the electronic device 800A or the electronic device 800B on the head.
  • the shape is exemplified as a temple of glasses, but the shape is not limited to this.
  • the mounting portion 823 only needs to be worn by the user, and may have a helmet-shaped or band-shaped shape, for example.
  • the imaging unit 825 has a function of acquiring external information.
  • the data acquired by the imaging unit 825 can be output to the display unit 820.
  • An image sensor can be used for the imaging unit 825.
  • a plurality of cameras may be provided so as to be able to handle a plurality of angles of view such as telephoto and wide angle.
  • a distance measuring sensor (hereinafter also referred to as a detection unit) that can measure the distance to an object may be provided. That is, the imaging unit 825 is one aspect of a detection unit.
  • the detection unit for example, an image sensor or a distance image sensor such as LIDAR (Light Detection and Ranging) can be used. By using the image obtained by the camera and the image obtained by the distance image sensor, more information can be obtained and more precise gesture operations can be performed.
  • LIDAR Light Detection and Ranging
  • the electronic device 800A may have a vibration mechanism that functions as a bone conduction earphone.
  • a configuration having the vibration mechanism can be applied to one or more of the display section 820, the housing 821, and the mounting section 823.
  • the electronic device 800A and the electronic device 800B may each have an input terminal.
  • a cable for supplying a video signal from a video output device or the like and power for charging a battery provided in the electronic device can be connected to the input terminal.
  • An electronic device may have a function of wirelessly communicating with the earphone 750.
  • Earphone 750 includes a communication section (not shown) and has a wireless communication function.
  • Earphone 750 can receive information (eg, audio data) from an electronic device using a wireless communication function.
  • electronic device 700A shown in FIG. 34A has a function of transmitting information to earphone 750 using a wireless communication function.
  • electronic device 800A shown in FIG. 34C has a function of transmitting information to earphone 750 using a wireless communication function.
  • the electronic device may have an earphone section.
  • Electronic device 700B shown in FIG. 34B includes earphone section 727.
  • the earphone section 727 and the control section can be configured to be connected to each other by wire.
  • a portion of the wiring connecting the earphone section 727 and the control section may be arranged inside the housing 721 or the mounting section 723.
  • the electronic device 800B shown in FIG. 34D has an earphone section 827.
  • the earphone section 827 and the control section 824 can be configured to be connected to each other by wire.
  • a portion of the wiring connecting the earphone section 827 and the control section 824 may be arranged inside the housing 821 or the mounting section 823.
  • the earphone section 827 and the mounting section 823 may include magnets. Thereby, the earphone part 827 can be fixed to the mounting part 823 by magnetic force, which is preferable because storage becomes easy.
  • the electronic device may have an audio output terminal to which earphones, headphones, or the like can be connected. Further, the electronic device may have one or both of an audio input terminal and an audio input mechanism.
  • the audio input mechanism for example, a sound collection device such as a microphone can be used.
  • the electronic device may be provided with a function as a so-called headset.
  • both glasses type (electronic device 700A and electronic device 700B, etc.) and goggle type (electronic device 800A and electronic device 800B, etc.) are suitable for the electronic device of one embodiment of the present invention. It is.
  • An electronic device can transmit information to earphones by wire or wirelessly.
  • An electronic device 6500 shown in FIG. 35A is a portable information terminal that can be used as a smartphone.
  • the electronic device 6500 includes a housing 6501, a display portion 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • the display section 6502 has a touch panel function.
  • a display device of one embodiment of the present invention can be applied to the display portion 6502.
  • FIG. 35B is a schematic cross-sectional view including the end of the housing 6501 on the microphone 6506 side.
  • a light-transmitting protection member 6510 is provided on the display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, A printed circuit board 6517, a battery 6518, etc. are arranged.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 with an adhesive layer (not shown).
  • a part of the display panel 6511 is folded back, and an FPC 6515 is connected to the folded part.
  • An IC6516 is mounted on the FPC6515.
  • the FPC 6515 is connected to a terminal provided on a printed circuit board 6517.
  • a flexible display device of one embodiment of the present invention can be applied to the display panel 6511. Therefore, an extremely lightweight electronic device can be realized. Furthermore, since the display panel 6511 is extremely thin, a large-capacity battery 6518 can be mounted while suppressing the thickness of the electronic device. Further, by folding back a part of the display panel 6511 and arranging the connection portion with the FPC 6515 on the back side of the display portion 6502, an electronic device with a narrow frame can be realized.
  • FIG. 35C shows an example of a television device.
  • a television device 7100 has a display section 7000 built into a housing 7101. Here, a configuration in which a casing 7101 is supported by a stand 7103 is shown.
  • a display device of one embodiment of the present invention can be applied to the display portion 7000.
  • the television device 7100 shown in FIG. 35C can be operated using an operation switch included in the housing 7101 and a separate remote controller 7111.
  • the display section 7000 may include a touch sensor, and the television device 7100 may be operated by touching the display section 7000 with a finger or the like.
  • the remote control device 7111 may have a display unit that displays information output from the remote control device 7111. Using operation keys or a touch panel included in the remote controller 7111, the channel and volume can be controlled, and the video displayed on the display section 7000 can be controlled.
  • the television device 7100 is configured to include a receiver, a modem, and the like.
  • the receiver can receive general television broadcasts. Also, by connecting to a wired or wireless communication network via a modem, information can be communicated in one direction (from a sender to a receiver) or in two directions (between a sender and a receiver, or between receivers, etc.). is also possible.
  • FIG. 35D shows an example of a notebook personal computer.
  • the notebook personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display unit 7000 is incorporated into the housing 7211.
  • a display device of one embodiment of the present invention can be applied to the display portion 7000.
  • FIGS. 35E and 35F An example of digital signage is shown in FIGS. 35E and 35F.
  • the digital signage 7300 shown in FIG. 35E includes a housing 7301, a display section 7000, a speaker 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like.
  • FIG. 35F shows a digital signage 7400 attached to a cylindrical pillar 7401.
  • Digital signage 7400 has a display section 7000 provided along the curved surface of pillar 7401.
  • the display device of one embodiment of the present invention can be applied to the display portion 7000.
  • the wider the display section 7000 is, the more information that can be provided at once can be increased. Furthermore, the wider the display section 7000 is, the easier it is to attract people's attention, and for example, the effectiveness of advertising can be increased.
  • a touch panel By applying a touch panel to the display section 7000, not only images or videos can be displayed on the display section 7000, but also the user can operate it intuitively, which is preferable. Further, when used for providing information such as route information or traffic information, usability can be improved by intuitive operation.
  • the digital signage 7300 or the digital signage 7400 can cooperate with an information terminal 7311 or an information terminal 7411 such as a smartphone owned by the user by wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411.
  • the display on the display unit 7000 can be switched.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the screen of the information terminal 7311 or the information terminal 7411 as an operation means (controller). This allows an unspecified number of users to participate in and enjoy the game at the same time.
  • the electronic device shown in FIGS. 36A to 36G includes a housing 9000, a display portion 9001, a speaker 9003, an operation key 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (force, displacement, position, Speed, acceleration, angular velocity, rotational speed, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, tilt, vibration, odor, or infrared rays. (including a function of detecting, detecting, or measuring), a microphone 9008, and the like.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001.
  • the electronic devices shown in FIGS. 36A to 36G have various functions. For example, functions to display various information (still images, videos, text images, etc.) on a display unit, touch panel functions, functions to display a calendar, date or time, etc., functions to control processing using various software (programs), It can have a wireless communication function, a function of reading and processing programs or data recorded on a recording medium, and the like. Note that the functions of the electronic device are not limited to these, and can have various functions.
  • the electronic device may have multiple display units. Furthermore, the electronic device may be equipped with a camera, etc., and have the function of taking still images or videos and saving them on a recording medium (external or built into the camera), the function of displaying the taken images on a display unit, etc. .
  • FIG. 36A is a perspective view showing the mobile information terminal 9101.
  • the mobile information terminal 9101 can be used as, for example, a smartphone.
  • the mobile information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the mobile information terminal 9101 can display text and image information on multiple surfaces thereof.
  • FIG. 36A shows an example in which three icons 9050 are displayed.
  • information 9051 indicated by a dashed rectangle can also be displayed on another surface of the display section 9001. Examples of the information 9051 include notification of incoming e-mail, SNS, telephone, etc., title of e-mail or SNS, sender's name, date and time, remaining battery level, radio field strength, and the like.
  • an icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 36B is a perspective view showing the mobile information terminal 9102.
  • the mobile information terminal 9102 has a function of displaying information on three or more sides of the display unit 9001.
  • information 9052, information 9053, and information 9054 are displayed on different surfaces.
  • the user can check the information 9053 displayed at a position visible from above the mobile information terminal 9102 while storing the mobile information terminal 9102 in the chest pocket of clothes. The user can check the display without taking out the mobile information terminal 9102 from his pocket and determine, for example, whether to accept a call.
  • FIG. 36C is a perspective view showing the tablet terminal 9103.
  • the tablet terminal 9103 is capable of executing various applications such as mobile phone calls, e-mail, text viewing and creation, music playback, Internet communication, and computer games, for example.
  • the tablet terminal 9103 has a display section 9001, a camera 9002, a microphone 9008, and a speaker 9003 on the front of the housing 9000, an operation key 9005 as an operation button on the side of the housing 9000, and a connection terminal 9006 on the bottom. has.
  • FIG. 36D is a perspective view showing a wristwatch-type mobile information terminal 9200.
  • the mobile information terminal 9200 can be used, for example, as a smart watch (registered trademark).
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the mobile information terminal 9200 can also make a hands-free call by mutually communicating with a headset capable of wireless communication, for example.
  • the mobile information terminal 9200 can also perform data transmission and charging with other information terminals through the connection terminal 9006. Note that the charging operation may be performed by wireless power supply.
  • FIG. 36E to 36G are perspective views showing a foldable portable information terminal 9201. Further, FIG. 36E is a perspective view of the portable information terminal 9201 in an unfolded state, FIG. 36G is a folded state, and FIG. 36F is a perspective view of a state in the middle of changing from one of FIGS. 36E and 36G to the other.
  • the portable information terminal 9201 has excellent portability in the folded state, and has excellent display visibility due to its wide seamless display area in the unfolded state.
  • a display portion 9001 included in a mobile information terminal 9201 is supported by three casings 9000 connected by hinges 9055. For example, the display portion 9001 can be bent with a radius of curvature of 0.1 mm or more and 150 mm or less.
  • a sample that is a semiconductor device that is one embodiment of the present invention was manufactured.
  • the configuration of the sample reference can be made to the description of the semiconductor device 10 shown in FIGS. 1A to 1C.
  • the method of manufacturing the sample reference can be made to the description of the method of manufacturing the semiconductor device 10 shown in FIGS. 14A to 18B.
  • a copper film with a thickness of 300 nm is formed on the substrate 102 by a sputtering method, and after processing this, an In-Sn-Si oxide (ITSO) film with a thickness of 100 nm is formed on this by a sputtering method.
  • ITSO In-Sn-Si oxide
  • the insulating film 110af includes a silicon nitride film (first silicon nitride film) with a thickness of 70 nm and a silicon nitride film (second silicon nitride film) with a thickness of 100 nm on the first silicon nitride film. It has a laminated structure.
  • the first silicon nitride film was formed in a state in which NH 3 was mixed in the film formation gas, and the second silicon nitride film was formed in a state in which NH 3 was not mixed in the film formation gas.
  • a silicon oxynitride film with a thickness of 500 nm was formed on the insulating film 110af by the PECVD method to obtain an insulating film 110bf.
  • a physical layer was formed on the insulating film 110bf.
  • heat treatment was performed to supply oxygen from the first metal oxide layer to the insulating film 110bf.
  • the heat treatment was performed at 250° C. for 1 hour in a dry air atmosphere.
  • An oven device was used for the heat treatment.
  • a metal oxide layer was formed on the insulating film 110bf.
  • the insulating film 110bf was subjected to oxygen plasma treatment for 300 seconds using a plasma ashing device through the second metal oxide layer.
  • first metal oxide layer and the second metal oxide layer in this example correspond to the metal oxide layer 180 shown in FIG. 14C.
  • the insulating film 110cf includes a silicon nitride film (third silicon nitride film) with a thickness of 50 nm and a silicon nitride film (fourth silicon nitride film) with a thickness of 150 nm on the third silicon nitride film. It has a laminated structure.
  • the third silicon nitride film was formed in a state in which NH 3 was not mixed in the film formation gas, and the fourth silicon nitride film was formed in a state in which NH 3 was mixed in the film formation gas.
  • a silicon nitride film with a thickness of 60 nm and a silicon oxynitride film with a thickness of 50 nm were stacked and formed on the insulating film 110cf by the PECVD method, to obtain an insulating film 120f.
  • the insulating film 120f was processed to obtain the insulating layer 120.
  • an ITSO film with a thickness of 100 nm was formed on the insulating layer 120 and the insulating film 110cf by sputtering to obtain a conductive film 112f.
  • the conductive film 112f was processed to obtain a conductive layer 112B.
  • the conductive layer 112B was processed to form an opening 143 and to obtain a conductive layer 112b.
  • a wet etching method was used to form the opening 143.
  • the insulating film 110f (insulating film 110cf, insulating film 110bf, and insulating film 110af) is processed to form an opening 141, and the insulating layer 110 (insulating layer 110c, insulating layer 110b, and insulating layer 110a) is processed. Obtained. A dry etching method was used to form the opening 141.
  • planar shapes of the openings 143 and 141 were circular.
  • a metal oxide film 105f with a thickness of 10 nm was formed on the conductive layer 112a, the insulating layer 110, the conductive layer 112b, and the insulating layer 120, covering the openings 143 and 141.
  • the metal oxide film 105f was processed to obtain the semiconductor layer 105.
  • a metal oxide film 108f with a thickness of 10 nm was formed on the semiconductor layer 105, the conductive layer 112b, the insulating layer 120, and the insulating layer 110.
  • the metal oxide film 108f was processed to obtain the semiconductor layer 108 and the semiconductor layer 208.
  • a silicon oxynitride film with a thickness of 50 nm was formed on the semiconductor layer 108, the conductive layer 112b, the semiconductor layer 208, the insulating layer 120, and the insulating layer 110 by the PECVD method to obtain an insulating film 106f.
  • the insulating film 106f was processed to form an opening 147a and an opening 147b, and to obtain the insulating layer 106.
  • a dry etching method was used to form the openings 147a and 147b.
  • a titanium film with a thickness of 50 nm, an aluminum film with a thickness of 200 nm, and a titanium film with a thickness of 50 nm are stacked on the insulating layer 106 and the semiconductor layer 208 by a sputtering method, and a conductive film 104f is formed. I got it.
  • the conductive film 104f was processed to obtain the conductive layer 104, the conductive layer 204, the conductive layer 212a, and the conductive layer 212b.
  • a dry etching method was used for the processing.
  • a process was performed to supply the impurity 190 to the semiconductor layer 208.
  • Boron was used as the impurity 190 and was supplied to the semiconductor layer 208 by a plasma ion doping method. Note that the acceleration voltage during plasma ion doping was 15 kV, and the dose was 1 ⁇ 10 15 ions/cm 2 .
  • a region 208D and a region 208L were formed in the semiconductor layer 208.
  • the transistor 100 and the transistor 200 were formed.
  • a silicon nitride oxide film with a thickness of 300 nm was formed as a protective layer over the transistors 100 and 200 by PECVD.
  • a polyimide resin was formed as a flattening layer on the protective layer to a thickness of 1.5 ⁇ m.
  • the Id-Vg characteristics of the transistor were measured by applying a voltage to the gate electrode (hereinafter also referred to as gate voltage (Vg)) from -10V to +10V in steps of 0.1V. Further, the voltage applied to the source electrode (hereinafter also referred to as source voltage (Vs)) is 0V (common), and the voltage applied to the drain electrode (hereinafter also referred to as drain voltage (Vd)) is 0.1V. and 5.1V.
  • the transistor 100 shown in FIG. 1A was measured in which the width (diameter) of the opening 143 was 2.0 ⁇ m (channel width 6.3 ⁇ m) (channel length was 0.5 ⁇ m).
  • the transistor 200 was measured to have a channel length of 3.0 ⁇ m and a channel width of 3.0 ⁇ m. Further, the number of measurements was 10 for both the transistor 100 and the transistor 200.
  • the Id-Vg characteristics of the transistor 100 are shown in FIG. 37A, and the Id-Vg characteristics of the transistor 200 are shown in FIG. 37B.
  • the horizontal axis represents the gate voltage (Vg), and the vertical axis represents the drain current (Id).
  • the Id-Vg characteristic results of 10 transistors are shown in an overlapping manner.
  • both the transistor 100 and the transistor 200 exhibited switching characteristics with good on/off characteristics. It was also confirmed that the transistor 100 has a larger on-state current than the transistor 200.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

微細なサイズのトランジスタを有する半導体装置を提供する。 第１及び第２のトランジスタを有し、第１のトランジスタは第１乃至第３の導電層、絶縁層、第１及び第２の半導体層を有し、第１の導電層上の第２の導電層は第１の導電層と重なる開口を有し、第１の半導体層は第１の導電層の上面、並びに、第２の導電層の上面及び側面に接し、第２の半導体層は第１の半導体層の上面に接し、絶縁層は第２の半導体層の上面に接し、第３の導電層は開口内にて、第１及び第２の半導体層と重なり、第２のトランジスタは絶縁層、第３の半導体層、第４乃至第６の導電層を有し、第４及び第５の導電層は第３の半導体層のそれぞれ異なる上面に接し、絶縁層は第４及び第５の導電層の間で第３の半導体層の上面に接し、第６の導電層は絶縁層の上面に接し、第１及び第２の半導体層はそれぞれ異なる材料を有し、第２及び第３の半導体層は同じ材料を有する。

Description

半導体装置、及び、半導体装置の作製方法
　本発明の一態様は、半導体装置、表示装置、表示モジュール、及び電子機器に関する。本発明の一態様は、半導体装置の作製方法、及び表示装置の作製方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野として、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらを有する電子機器、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。
　トランジスタを有する半導体装置は、表示装置及び電子機器に広く適用されており、半導体装置の高集積化、及び高速化が求められている。例えば、高精細な表示装置に半導体装置を適用する場合、高集積の半導体装置が求められる。トランジスタの集積度を高める手段の１つとして、微細なサイズのトランジスタの開発が進められている。
　近年、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ　Ｒｅａｌｉｔｙ）、又は複合現実（ＭＲ：Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）に適用可能な表示装置が求められている。ＶＲ、ＡＲ、ＳＲ、及びＭＲは総称してＸＲ（Ｅｘｔｅｎｄｅｄ　Ｒｅａｌｉｔｙ）とも呼ばれる。ＸＲ向けの表示装置は、現実感、及び没入感を高めるために、精細度の高いこと、及び色再現性の高いことが望まれている。当該表示装置に適用可能なものとして、例えば、液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）デバイス、又は発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光デバイス（発光素子ともいう。）を備える発光装置が挙げられる。
　特許文献１には、有機ＥＬデバイス（有機ＥＬ素子ともいう。）を用いた、ＶＲ向けの表示装置が開示されている。
国際公開第２０１８／０８７６２５号
　本発明の一態様は、微細なサイズのトランジスタを有する半導体装置、及びその作製方法を提供することを課題の一とする。又は、本発明の一態様は、小型の半導体装置、及びその作製方法を提供することを課題の一とする。又は、本発明の一態様は、オン電流の大きいトランジスタを有する半導体装置、及びその作製方法を提供することを課題の一とする。又は、本発明の一態様は、性能の高い半導体装置、及びその作製方法を提供することを課題の一とする。又は、本発明の一態様は、信頼性の高い半導体装置、及びその作製方法を提供することを課題の一とする。又は、本発明の一態様は、生産性の高い半導体装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置、及びその作製方法を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタは、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第１の半導体層、及び、第２の半導体層を有し、第２の導電層は、第１の導電層上に設けられ、第１の導電層と重なる領域に開口を有し、第１の半導体層は、開口を覆って、第１の導電層の上面、並びに、第２の導電層の上面及び側面に接して設けられ、第２の半導体層は、第１の半導体層の上面に接して設けられ、第１の絶縁層の第１の領域は、第２の半導体層の上面に接して設けられ、第３の導電層は、開口内において、第１の領域を介して、第１の半導体層及び第２の半導体層と重なって設けられ、第２のトランジスタは、第１の絶縁層、第３の半導体層、第４の導電層、第５の導電層、及び、第６の導電層を有し、第４の導電層及び第５の導電層は、第３の半導体層のそれぞれ異なる上面に接して設けられ、第１の絶縁層の第２の領域は、第４の導電層と第５の導電層の間において、第３の半導体層の上面に接して設けられ、第６の導電層は、第２の領域の上面に接して設けられ、第１の半導体層及び第２の半導体層は、それぞれ異なる材料を有し、第２の半導体層及び第３の半導体層は、同じ材料を有する半導体装置である。
　また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタは、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第１の半導体層、及び、第２の半導体層を有し、第２のトランジスタは、第４の導電層、第５の導電層、第６の導電層、第１の絶縁層、及び、第３の半導体層を有し、第２の導電層は、第１の導電層上に設けられ、第１の導電層と重なる領域に第１の開口を有し、第１の半導体層は、第１の開口を覆って、第１の導電層の上面、並びに、第２の導電層の上面及び側面に接して設けられ、第２の半導体層は、第１の半導体層の上面に接して設けられ、第１の絶縁層の第１の領域は、第２の半導体層の上面に接して設けられ、第３の導電層は、第１の開口内において、第１の領域を介して、第１の半導体層及び第２の半導体層と重なって設けられ、第５の導電層は、第４の導電層上に設けられ、第４の導電層と重なる領域に第２の開口を有し、第３の半導体層は、第２の開口を覆って、第４の導電層の上面、並びに、第５の導電層の上面及び側面に接して設けられ、第１の絶縁層の第２の領域は、第３の半導体層の上面に接して設けられ、第６の導電層は、第２の開口内において、第２の領域を介して、第３の半導体層と重なって設けられ、第１の半導体層及び第２の半導体層は、それぞれ異なる材料を有し、第２の半導体層及び第３の半導体層は、同じ材料を有する半導体装置である。
　また上記において、第１の半導体層、第２の半導体層、及び、第３の半導体層は、それぞれ金属酸化物を有していることが好ましい。
　また上記において、第１の導電層上に、第２の絶縁層を有し、第２の絶縁層は、第１の層、第１の層上の第２の層、及び、第２の層上の第３の層を有し、第１の層は、第２の層より膜密度が高い領域を有し、第３の層は、第２の層より膜密度が高い領域を有していることが好ましい。
　また上記において、第１の導電層上に、第２の絶縁層を有し、第２の絶縁層は、第１の層、第１の層上の第２の層、及び、第２の層上の第３の層を有し、第１の層は、第２の層より窒素の含有量が多い領域を有し、第３の層は、第２の層より窒素の含有量が多い領域を有していることが好ましい。
　また上記において、第２のトランジスタは、第３の絶縁層を有し、第３の絶縁層上に、第３の半導体層が設けられることが好ましい。
　また上記において、第２のトランジスタは、第７の導電層、及び、第７の導電層上の第２の絶縁層を有し、第７の導電層は、第２の絶縁層及び第３の半導体層を介して、第６の導電層と重なって設けられることが好ましい。
　また上記において、第３の半導体層は、平面視において、第１の絶縁層の第２の領域と第４の導電層に挟まれた領域と、第１の絶縁層の第２の領域と第５の導電層に挟まれた領域とからなる、一対の領域を有し、一対の領域は、第３の半導体層における６の導電層と重なる領域よりも抵抗が低いことが好ましい。
　また上記において、第１の導電層及び第４の導電層上に、第２の絶縁層を有し、第２の絶縁層は、第１の層、第１の層上の第２の層、及び、第２の層上の第３の層を有し、第１の層は、第２の層より膜密度が高い領域を有し、第３の層は、第２の層より膜密度が高い領域を有していることが好ましい。
　また上記において、第１の導電層及び第４の導電層上に、第２の絶縁層を有し、第２の絶縁層は、第１の層、第１の層上の第２の層、及び、第２の層上の第３の層を有し、第１の層は、第２の層より窒素の含有量が多い領域を有し、第３の層は、第２の層より窒素の含有量が多い領域を有していることが好ましい。
　また、本発明の一態様は、第１の導電膜を形成し、第１の導電膜を加工して、第１の導電層及び第２の導電層を形成し、第１の導電層上及び第２の導電層上に、第１の絶縁膜を形成し、第１の絶縁膜上に、第２の絶縁膜を形成し、第２の絶縁膜を加工して、第２の導電層と重なる第１の絶縁層を形成し、第１の絶縁層及び第１の絶縁膜上に、第２の導電膜を形成し、第１の絶縁膜及び第２の導電膜を加工して、第１の導電層と重なる領域に開口を有する第２の絶縁層及び第３の導電層を形成し、開口を覆うように、第１の導電層上、第２の絶縁層上、第３の導電層上、及び、第１の絶縁層上に第１の金属酸化物膜を形成し、第１の金属酸化物膜を加工して、第１の導電層の上面、第２の絶縁層の側面、並びに、第３の導電層の上面及び側面と接する第１の半導体層を形成し、第１の半導体層上、第３の導電層上、第１の絶縁層上、及び、第２の絶縁層上に第２の金属酸化物膜を形成し、第２の金属酸化物膜を加工して、第１の半導体層と重なる第２の半導体層と、第２の導電層及び第１の絶縁層と重なる第３の半導体層と、を形成し、第１の半導体層上、第２の半導体層上、第３の導電層上、第３の半導体層上、第１の絶縁層上、及び、第２の絶縁層上に第３の絶縁膜を形成し、第３の絶縁膜を加工して、第１の導電層、第１の半導体層、第２の半導体層、及び、第３の導電層と重なる領域を有する第３の絶縁層と、第２の導電層及び第３の半導体層と重なる領域を有する第４の絶縁層と、を形成し、第３の絶縁層上及び第４の絶縁層上に、第３の導電膜を形成し、第３の導電膜を加工して、第１の半導体層及び第２の半導体層と重なる第４の導電層と、第２の導電層及び第３の半導体層と重なる第５の導電層と、平面視において第５の導電層を挟持するように、第３の半導体層の上面と接する第６の導電層及び第７の導電層と、を形成し、第５の導電層をマスクとして、第３の半導体層に不純物を供給する処理を行う半導体装置の作製方法である。
　また上記において、不純物は、ホウ素、リン、アルミニウム、マグネシウム、及びシリコンから選ばれた一又は複数であることが好ましい。
　また、本発明の一態様は、第１の導電膜を加工して、第１の導電層及び第２の導電層を形成し、第１の導電層上及び第２の導電層上に、第１の絶縁膜を形成し、第１の絶縁膜上に、第２の導電膜を形成し、第１の絶縁膜及び第２の導電膜を加工して、第１の導電層と重なる領域には、第１の開口を有する第１の絶縁層及び第３の導電層を形成し、かつ、第２の導電層と重なる領域には、第２の開口を有する第１の絶縁層及び第４の導電層を形成し、第１の開口及び第２の開口を覆うように、第１の導電層上、第２の導電層上、第３の導電層上、第４の導電層上、及び、第１の絶縁層上に第１の金属酸化物膜を形成し、第１の金属酸化物膜を加工して、第１の導電層の上面、第１の絶縁層の側面、並びに、第３の導電層の上面及び側面と接する第１の半導体層を形成し、第１の半導体層上、第２の導電層上、第３の導電層上、第４の導電層上、及び、第１の絶縁層上に第２の金属酸化物膜を形成し、第２の金属酸化物膜を加工して、第１の半導体層と重なる第２の半導体層と、第２の導電層の上面、第１の絶縁層の側面、並びに、第４の導電層の上面及び側面と接する第３の半導体層と、を形成し、第１の半導体層上、第２の半導体層上、第３の導電層上、第３の半導体層上、第４の導電層上、及び、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に、第３の導電膜を形成し、第３の導電膜を加工して、第１の半導体層及び第２の半導体層と重なる第５の導電層と、第３の半導体層と重なる第６の導電層と、を形成する半導体装置の作製方法である。
　本発明の一態様により、微細なサイズのトランジスタを有する半導体装置、及びその作製方法を提供することができる。又は、本発明の一態様により、小型の半導体装置、及びその作製方法を提供することができる。又は、本発明の一態様により、オン電流の大きいトランジスタを有する半導体装置、及びその作製方法を提供することができる。又は、本発明の一態様により、性能の高い半導体装置、及びその作製方法を提供することができる。又は、本発明の一態様により、信頼性の高い半導体装置、及びその作製方法を提供することができる。又は、本発明の一態様により、生産性の高い半導体装置の作製方法を提供することができる。又は、本発明の一態様により、新規な半導体装置、及びその作製方法を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａは、半導体装置の一例を示す平面図である。図１Ｂ及び図１Ｃは、半導体装置の一例を示す断面図である。
図２Ａは、半導体装置の一例を示す平面図である。図２Ｂは、半導体装置の一例を示す断面図である。
図３Ａは、半導体装置の一例を示す平面図である。図３Ｂ及び図３Ｃは、半導体装置の一例を示す断面図である。
図４Ａ及び図４Ｂは、半導体装置の一例を示す断面図である。
図５Ａは、半導体装置の一例を示す平面図である。図５Ｂ及び図５Ｃは、半導体装置の一例を示す断面図である。
図６Ａは、半導体装置の一例を示す平面図である。図６Ｂ及び図６Ｃは、半導体装置の一例を示す断面図である。
図７Ａは、半導体装置の一例を示す平面図である。図７Ｂ及び図７Ｃは、半導体装置の一例を示す断面図である。
図８Ａは、半導体装置の一例を示す平面図である。図８Ｂ及び図８Ｃは、半導体装置の一例を示す断面図である。
図９Ａは、半導体装置の一例を示す平面図である。図９Ｂ及び図９Ｃは、半導体装置の一例を示す断面図である。
図１０Ａは、半導体装置の一例を示す平面図である。図１０Ｂ及び図１０Ｃは、半導体装置の一例を示す断面図である。
図１１Ａは、半導体装置の一例を示す平面図である。図１１Ｂ及び図１１Ｃは、半導体装置の一例を示す断面図である。
図１２Ａは、半導体装置の一例を示す平面図である。図１２Ｂ及び図１２Ｃは、半導体装置の一例を示す断面図である。
図１３Ａは、半導体装置の一例を示す平面図である。図１３Ｂ及び図１３Ｃは、半導体装置の一例を示す断面図である。
図１４Ａ乃至図１４Ｅは、半導体装置の作製方法の一例を示す断面図である。
図１５Ａ乃至図１５Ｄは、半導体装置の作製方法の一例を示す断面図である。
図１６Ａ乃至図１６Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１７Ａ乃至図１７Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１８Ａ及び図１８Ｂは、半導体装置の作製方法の一例を示す断面図である。
図１９Ａ乃至図１９Ｅは、半導体装置の作製方法の一例を示す断面図である。
図２０Ａ乃至図２０Ｃは、半導体装置の作製方法の一例を示す断面図である。
図２１Ａ乃至図２１Ｃは、半導体装置の作製方法の一例を示す断面図である。
図２２は、半導体装置の作製方法の一例を示す断面図である。
図２３Ａは、表示装置の一例を示す斜視図である。図２３Ｂは、表示装置のブロック図である。
図２４Ａは、ラッチ回路の回路図である。図２４Ｂは、インバータ回路の回路図である。
図２５Ａ及び図２５Ｂは、画素回路の回路図である。図２５Ｃは、画素回路の一例を示す断面図である。
図２６は、表示装置の一例を示す断面図である。
図２７は、表示装置の一例を示す断面図である。
図２８は、表示装置の一例を示す断面図である。
図２９Ａ乃至図２９Ｃは、表示装置の一例を示す断面図である。
図３０は、表示装置の一例を示す断面図である。
図３１は、表示装置の一例を示す断面図である。
図３２は、表示装置の一例を示す断面図である。
図３３Ａ乃至図３３Ｆは、表示装置の作製方法の一例を示す断面図である。
図３４Ａ乃至図３４Ｄは、電子機器の一例を示す図である。
図３５Ａ乃至図３５Ｆは、電子機器の一例を示す図である。
図３６Ａ乃至図３６Ｇは、電子機器の一例を示す図である。
図３７Ａ及び図３７Ｂは、トランジスタのＩｄ−Ｖｇ特性を示す図である。
　実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
　図面において示す各構成の、位置、大きさ、及び、範囲などは、理解の簡単のため、実際の位置、大きさ、及び、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、及び、範囲などに限定されない。
　なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
　本明細書等において、メタルマスク、又はＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、又はＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
　本明細書等では、発光波長が異なる発光デバイスで少なくとも発光層を作り分ける構造を、ＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。ＳＢＳ構造は、発光デバイスごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。
　本明細書等において、正孔又は電子を、「キャリア」といって示す場合がある。具体的には、正孔注入層又は電子注入層を「キャリア注入層」といい、正孔輸送層又は電子輸送層を「キャリア輸送層」といい、正孔ブロック層又は電子ブロック層を「キャリアブロック層」という場合がある。なお、上述のキャリア注入層、キャリア輸送層、及びキャリアブロック層は、それぞれ、断面形状、又は特性などによって明確に区別できない場合がある。また、１つの層が、キャリア注入層、キャリア輸送層、及びキャリアブロック層のうち、２つ又は３つの機能を兼ねる場合がある。
　本明細書等において、発光デバイスは、一対の電極間にＥＬ層を有する。ＥＬ層は、少なくとも発光層を有する。ここで、ＥＬ層が有する層（機能層ともいう。）として、発光層、キャリア注入層（正孔注入層及び電子注入層）、キャリア輸送層（正孔輸送層及び電子輸送層）、及び、キャリアブロック層（正孔ブロック層及び電子ブロック層）が挙げられる。
　本明細書等において、受光デバイス（受光素子ともいう。）は、一対の電極間に少なくとも光電変換層として機能する活性層を有する。
　本明細書等において、島状とは、同一工程で形成された同一材料を用いた２以上の層が、物理的に分離されている状態であることを示す。例えば、島状の発光層とは、当該発光層と、隣接する発光層とが、物理的に分離されている状態であることを示す。
　本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面又は被形成面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面又は被形成面とがなす角（テーパ角ともいう。）が９０度未満である領域を有する形状のことを指す。なお、構造の側面、基板面、及び被形成面は、必ずしも完全に平坦である必要はなく、微細な曲率を有する略平面状、又は微細な凹凸を有する略平面状であってもよい。
　本明細書等において、犠牲層（マスク層ともいう。）とは、少なくとも発光層（より具体的には、ＥＬ層を構成する層のうち、島状に加工される層）の上方に位置し、製造工程中において、当該発光層を保護する機能を有する。
　本明細書等において、段切れとは、層、膜、又は電極が、被形成面の形状（例えば段差など）に起因して分断されてしまう現象を指す。
　本明細書等において「平面視における形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、又は、上層が下層の外側に位置することもあり、この場合も「平面視における形状が概略一致」という。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体装置の構成例について、図１Ａ乃至図１３Ｃを用いて説明する。
＜構成例１＞
　本発明の一態様の半導体装置について、説明する。半導体装置１０の平面図（上面図ともいう。）を、図１Ａに示す。図１Ａに示す一点鎖線Ａ１−Ａ２における断面図を図１Ｂに示し、図１Ａに示す一点鎖線Ｂ１−Ｂ２及び一点鎖線Ｂ３−Ｂ４における断面図を図１Ｃに示す。なお、図１Ａにおいて、半導体装置１０の構成要素の一部（絶縁層等）を省略している。半導体装置の平面図については、以降の図面においても図１Ａと同様に、構成要素の一部を省略する。
　半導体装置１０は、トランジスタ１００と、トランジスタ２００と、を有する。トランジスタ１００及びトランジスタ２００は、それぞれ基板１０２上に設けられる。
　トランジスタ１００は、導電層１０４と、絶縁層１０６と、半導体層１０８と、半導体層１０５と、導電層１１２ａと、導電層１１２ｂと、を有する。導電層１０４は、ゲート電極として機能する。絶縁層１０６の一部の領域は、ゲート絶縁層として機能する。導電層１１２ａは、ソース電極又はドレイン電極の一方として機能し、導電層１１２ｂは、ソース電極又はドレイン電極の他方として機能する。半導体層１０５及び半導体層１０８のうち、ソース電極とドレイン電極との間において、ゲート絶縁層を介してゲート電極と重なる領域の全体が、チャネル形成領域として機能する。また、半導体層１０５のうち、ソース電極と接する領域はソース領域として機能し、ドレイン電極と接する領域はドレイン領域として機能する。
　基板１０２上には、導電層１１２ａが設けられる。導電層１１２ａ上には、絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）が設けられる。絶縁層１１０上には、導電層１１２ｂが設けられる。絶縁層１１０は、導電層１１２ａと、導電層１１２ｂと、に挟持される領域を有する。導電層１１２ａは、絶縁層１１０を介して、導電層１１２ｂと重なる領域を有する。絶縁層１１０は、導電層１１２ａと重なる領域に開口１４１を有する。開口１４１において、導電層１１２ａの上面が露出する。導電層１１２ｂは、導電層１１２ａと重なる領域に開口１４３を有する。開口１４３は、開口１４１と重なる領域に設けられる。
　半導体層１０５は、開口１４１及び開口１４３を覆うように設けられる。半導体層１０５は、導電層１１２ｂの上面及び側面、絶縁層１１０の側面、並びに、導電層１１２ａの上面と接する領域を有する。半導体層１０８は、半導体層１０５を覆うように設けられる。半導体層１０８は、半導体層１０５の上面及び側面、並びに、導電層１１２ｂの上面と接する領域を有する。半導体層１０５及び半導体層１０８は、開口１４１及び開口１４３を介して、導電層１１２ａと電気的に接続される。半導体層１０５及び半導体層１０８は、導電層１１２ｂの上面及び側面、絶縁層１１０の側面、並びに導電層１１２ａの上面に沿った形状を有する。
　なお、図１Ｂ等では、半導体層１０８の端部が、半導体層１０５の端部よりも外側に位置する例を示しているが、この限りではない。本発明の一態様では、半導体層１０８の端部の位置と、半導体層１０５の端部の位置と、が概略揃っていてもよい。また、半導体層１０８の端部が、半導体層１０５の端部よりも内側に位置していてもよい。
　トランジスタ１００は、２層の積層した半導体層（半導体層１０５及び半導体層１０８）を有する。半導体層１０５と、半導体層１０８と、は互いに組成又は膜質の異なる材料から形成されていることが好ましい。例えば、１層目の半導体層（半導体層１０５）に、２層目の半導体層（半導体層１０８）よりも高移動度の材料を用いることが好ましい。これにより、半導体層１０８のみを用いる場合よりも、オン電流の大きいトランジスタを実現することができる。なお、トランジスタ１００が有する半導体層は２層に限られず、３層以上の積層構造であってもよい。
　絶縁層１０６の一部の領域は、トランジスタ１００のゲート絶縁層として機能する。絶縁層１０６は、半導体層１０５及び半導体層１０８を介して、開口１４１及び開口１４３を覆うように設けられる。絶縁層１０６は、半導体層１０５、半導体層１０８、導電層１１２ｂ、及び絶縁層１１０上に設けられる。絶縁層１０６は、半導体層１０８の上面、導電層１１２ｂの側面、及び、絶縁層１１０の上面と接する領域を有する。絶縁層１０６は、絶縁層１１０の上面、導電層１１２ｂの側面、及び、半導体層１０８の上面に沿った形状を有する。
　トランジスタ１００のゲート電極として機能する導電層１０４は、絶縁層１０６の上面に接して設けられる。導電層１０４は、絶縁層１０６を介して、半導体層１０５及び半導体層１０８と重なる領域を有する。導電層１０４は、絶縁層１０６の上面に沿った形状を有する。
　トランジスタ１００は、半導体層１０８よりも上方にゲート電極を有する、いわゆるトップゲート型のトランジスタである。さらに、半導体層１０５の下面（基板１０２側の面）がソース電極及びドレイン電極と接することから、ＴＧＢＣ（Ｔｏｐ　Ｇａｔｅ　Ｂｏｔｔｏｍ　Ｃｏｎｔａｃｔ）型のトランジスタということができる。
　また、トランジスタ１００は、基板面に対してソース電極と、ドレイン電極と、がそれぞれ異なる高さに位置しているため、ドレイン電流が高さ方向（縦方向）に流れる。そのため、トランジスタ１００を、縦型トランジスタ、縦型チャネルトランジスタ、縦チャネル型トランジスタ、又はＶＦＥＴ（Ｖｅｒｔｉｃａｌ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などとも呼ぶことができる。
　トランジスタ１００は、導電層１１２ａと、導電層１１２ｂと、の間に設けられる絶縁層１１０の厚さでチャネル長を制御することができる。したがって、トランジスタの作製に用いる露光装置の限界解像度よりも小さなチャネル長を有するトランジスタを、精度良く作製することができる。また、極めて小さなチャネル長を形成できることから、オン電流の大きいトランジスタを実現することができる。また、トランジスタ１００は、２層積層の半導体層（半導体層１０５及び半導体層１０８）を有する。前述したように、トランジスタ１００の半導体層を２層積層構造とすることで、単層構造の場合よりも、オン電流を大きくすることができる場合がある。したがって、半導体層１０５及び半導体層１０８の材料をそれぞれ適切に選択することによって、さらにオン電流の大きいトランジスタを実現することができる。
　また、トランジスタ１００は、絶縁層１１０の成膜時の厚さを調整するだけでチャネル長を制御することができるため、複数のトランジスタ１００を作製する場合、当該トランジスタ間の特性ばらつきを低減することもできる。よって、トランジスタ１００を含む半導体装置の動作が安定し、信頼性を高めることができる。また、特性ばらつきが減ると、回路設計の自由度が高くなり、半導体装置の動作電圧を低くすることができる。よって、半導体装置の消費電力を低減することができる。
　トランジスタ２００は、導電層２０４と、絶縁層１０６と、半導体層２０８と、導電層２１２ａと、導電層２１２ｂと、絶縁層１２０と、絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）と、導電層２０２ａと、を有する。導電層２０４は、第１のゲート電極（トップゲート電極ともいう。）として機能する。絶縁層１０６の一部の領域（トランジスタ１００のゲート絶縁層として機能する領域とは別の領域）は、第１のゲート絶縁層として機能する。導電層２１２ａは、ソース電極又はドレイン電極の一方として機能し、導電層２１２ｂは、ソース電極又はドレイン電極の他方として機能する。絶縁層１２０の一部、及び、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。導電層２０２ａは、第２のゲート電極（ボトムゲート電極、バックゲート電極ともいう。）として機能する。
　半導体層２０８のうち、ソース電極と接する領域とドレイン電極と接する領域との間において、導電層２０４及び導電層２０２ａの少なくとも一方と重なる部分は、チャネル形成領域として機能する。なお、以下では説明を容易にするため、半導体層２０８の導電層２０４と重なる部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層２０４と重ならずに、導電層２０２ａと重なる部分にもチャネルが形成され得る。
　また、半導体層２０８は、平面視において、第１のゲート絶縁層とソース電極に挟まれた領域と、第１のゲート絶縁層とドレイン電極に挟まれた領域と、からなる、一対の領域２０８Ｄを有し、チャネル形成領域（半導体層２０８の導電層２０４と重なる部分）と、領域２０８Ｄと、に挟まれた領域に、一対の領域２０８Ｌを有する。領域２０８Ｌは、半導体層２０８のうち、第１のゲート絶縁層と重なり、第１のゲート電極と重ならない領域ということもできる。半導体層２０８のうち、ソース電極と接する領域はソース領域として機能し、ドレイン電極と接する領域はドレイン領域として機能する。
　すなわち、半導体層２０８は、チャネル形成領域と、チャネル形成領域を挟む一対の領域２０８Ｌと、その外側の一対の領域２０８Ｄと、その外側のソース領域及びドレイン領域と、を有する。
　領域２０８Ｌ及び領域２０８Ｄは、ドレイン電界を緩和するためのバッファ領域としての機能を有する。領域２０８Ｌ及び領域２０８Ｄは、導電層２０４とは重畳しない領域であるため、導電層２０４にゲート電圧が与えられた場合にも、チャネルはほとんど形成されない領域である。領域２０８Ｌ及び領域２０８Ｄは、キャリア濃度がチャネル形成領域よりも高いことが好ましい。これにより、領域２０８Ｌ及び領域２０８Ｄを、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域として機能させることができる。
　領域２０８Ｌ及び領域２０８Ｄは、不純物元素を含む領域である。当該不純物元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、及び貴ガスの一又は複数を用いることができる。なお、貴ガスの代表例として、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンがある。不純物元素として、特に、ホウ素、リン、アルミニウム、マグネシウム、及びシリコンの一又は複数を用いることが好ましい。
　領域２０８Ｌは、チャネル形成領域と比較して、抵抗が同程度又は低い領域、キャリア濃度が同程度又は高い領域、酸素欠陥密度が同程度又は高い領域、不純物濃度が同程度又は高い領域ともいうことができる。
　領域２０８Ｄは、領域２０８Ｌと比較して、抵抗が同程度又は低い領域、キャリア濃度が同程度又は高い領域、酸素欠陥密度が同程度又は高い領域、不純物濃度が同程度又は高い領域ともいうことができる。
　このように、チャネル形成領域と、ソース領域及びドレイン領域との間に、ＬＤＤ領域として機能する領域２０８Ｌ及び領域２０８Ｄを設けることにより、高いソース−ドレイン耐圧と、大きいオン電流と、高い信頼性と、を兼ね備えた、信頼性の高いトランジスタ２００を実現することができる。
　なお、上述した不純物元素を半導体層２０８に添加して領域２０８Ｌ及び領域２０８Ｄを形成する際、当該不純物元素が、導電層１０４をマスクとして、絶縁層１０６を介して半導体層１０８に供給されてもよい。これにより、図１Ｂ等に示すように、半導体層１０８の導電層１０４と重ならない領域に、領域１０８Ｌが形成される。なお、領域１０８Ｌは形成されなくてもよい。例えば、導電層１０４が、半導体層１０８の端部まで延伸して覆う場合、半導体層１０８の全体が導電層１０４でマスクされるため、不純物元素が半導体層１０８に供給されず、領域１０８Ｌは形成されない。
　基板１０２上の、導電層１１２ａとは別の領域には、導電層２０２ａが設けられる。導電層２０２ａは、導電層１１２ａと同じ材料を用いて、同じ工程で形成することができる。導電層２０２ａ上には、絶縁層１１０が設けられる。絶縁層１１０上には、絶縁層１２０が設けられる。絶縁層１２０上には、導電層２０２ａと重なる領域を有するように、半導体層２０８が設けられる。半導体層２０８は、半導体層１０８と同じ材料を用いて、同じ工程で形成することができる。半導体層２０８上には、絶縁層１０６と、導電層２１２ａ及び導電層２１２ｂと、が設けられる。
　トランジスタ２００の第１のゲート絶縁層として機能する絶縁層１０６の一部の領域（トランジスタ１００のゲート絶縁層として機能する領域とは別の領域）は、導電層２０２ａと重なる領域を有するように、導電層２１２ａと導電層２１２ｂとの間に、半導体層２０８の上面に接して設けられる。
　また、半導体層２０８上において、絶縁層１０６には、導電層２０４を挟むように、開口１４７ａ及び開口１４７ｂが設けられている。開口１４７ａ及び開口１４７ｂは、半導体層２０８におけるソース領域及びドレイン領域上、並びに、領域２０８Ｄ上に達する開口である。開口１４７ａにおいて、トランジスタ２００のソース電極又はドレイン電極の一方として機能する導電層２１２ａは、半導体層２０８の上面（ソース領域又はドレイン領域の一方）と接する。開口１４７ｂにおいて、トランジスタ２００のソース電極又はドレイン電極の他方として機能する導電層２１２ｂは、半導体層２０８の上面（ソース領域又はドレイン領域の他方）と接する。
　トランジスタ２００の第１のゲート電極として機能する導電層２０４は、絶縁層１０６の上面に接して設けられる。導電層２０４は、絶縁層１０６及び半導体層２０８を介して、導電層２０２ａと重なる領域を有する。導電層２０４、並びに、導電層２１２ａ及び導電層２１２ｂは、それぞれ導電層１０４と同じ材料を用いて、同じ工程で形成することができる。
　なお、図１Ａ及び図１Ｃに示すように、導電層２０４は、絶縁層１１０、絶縁層１２０、及び絶縁層１０６に設けられた開口１４９を介して、導電層２０２ａと電気的に接続されていてもよい。これにより、導電層２０４と、導電層２０２ａと、には、同じ電位を与えることができる。導電層２０４と、導電層２０２ａと、に同じ電位を与えることにより、トランジスタ２００がオン状態のときに流すことのできる電流（オン電流）を大きくすることができる。また、トランジスタ２００がオフ状態のときのソース−ドレイン間のリーク電流（オフ電流ともいう。）を小さくすることができる。導電層２０４は、開口１４９を覆うように設けられ、導電層２０２ａと接する領域を有する。
　また、図１Ａ及び図１Ｃに示すように、トランジスタ２００のチャネル幅方向において、導電層２０４及び導電層２０２ａが、半導体層２０８の端部よりも外側に突出していることが好ましい。このとき、図１Ｃに示すように、半導体層２０８のチャネル幅方向の全体が、絶縁層１０６と、絶縁層１１０及び絶縁層１２０を介して、導電層２０４と導電層２０２ａとに覆われた構成となる。このような構成とすることで、半導体層２０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層２０４と、導電層２０２ａと、に同じ電位を与えることが好ましい。これにより、半導体層２０８にチャネルを誘起させるための電界を効果的に印加することができるため、トランジスタ２００のオン電流を増大させることができる。そのため、トランジスタ２００を微細にすることも可能となる。
　なお、導電層２０４と、導電層２０２ａと、を接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ２００を駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ２００を他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
　導電層２０２ａは、導電層２１２ａ又は導電層２１２ｂと電気的に接続されていてもよい。このとき、絶縁層１０６、絶縁層１２０、及び絶縁層１１０に設けられた開口を介して、導電層２１２ａ又は導電層２１２ｂと、導電層２０２ａと、が電気的に接続する構成とすればよい。
　トランジスタ２００は、半導体層２０８の上下に、第１のゲート電極及び第２のゲート電極をそれぞれ有するトランジスタである。例えば、第１のゲート電極として機能する導電層２０４をマスクにして、不純物元素を半導体層２０８に添加することにより、ＬＤＤ領域として機能する領域２０８Ｄ及び領域２０８Ｌを自己整合的に形成することができる。そのため、トランジスタ２００を、ＴＧＳＡ（Ｔｏｐ　Ｇａｔｅ　Ｓｅｌｆ−Ａｌｉｇｎｅｄ）型のトランジスタということができる。
　トランジスタ２００は、導電層２０４の長さでチャネル長を制御することができる。したがって、トランジスタ２００のチャネル長は、トランジスタの作製に用いる露光装置の限界解像度以上の値となる。チャネル長を長くすることにより、飽和特性の高いトランジスタとすることができる。
　前述したように、チャネル長の短いトランジスタ１００と、チャネル長の長いトランジスタ２００を、一部の工程を共通にして同じ基板上に形成することができる。例えば、大きいオン電流が求められるトランジスタにトランジスタ１００を適用し、高い飽和特性が求められるトランジスタにトランジスタ２００を適用することにより、高い性能の半導体装置１０を実現することができる。
　例えば、本発明の一態様の半導体装置１０を表示装置に用いる場合、トランジスタ１００を、当該表示装置が有する画素回路に含まれる選択トランジスタに適用し、トランジスタ２００を、当該表示装置が有する画素回路に含まれる駆動トランジスタに適用することができる。また、トランジスタ１００を、当該表示装置が有する駆動回路（例えば、ゲート線駆動回路又はソース線駆動回路）を構成するトランジスタに適用し、トランジスタ２００を、当該表示装置が有する画素回路を構成するトランジスタに適用することもできる。
　なお、図１Ａにおいて、開口１４１及び開口１４３の平面視における形状、並びに、開口１４９の平面視における形状を円形で、開口１４７ａ及び開口１４７ｂの平面視における形状を角が丸い四角形で、それぞれ示しているが、本発明の一態様はこれに限られない。各開口の平面視における形状は、それぞれ、例えば、円形、又は楕円形とすることができる。また、各開口の平面視における形状を、それぞれ、三角形、四角形（長方形、菱形、正方形を含む。）、五角形などの多角形、又はこれら多角形の角が丸い形状としてもよい。特に、開口１４１及び開口１４３の平面視における形状は、図１Ａに示すように、それぞれ、円形であることが好ましい。
　トランジスタ１００及びトランジスタ２００の詳細な構成について、説明する。
　導電層１１２ｂの開口１４３側の端部は、絶縁層１１０の開口１４１側の端部と一致、又は概略一致することが好ましい。開口１４３の平面視における形状は、開口１４１の平面視における形状と一致、又は概略一致するともいえる。なお、本明細書等において、導電層１１２ｂの開口１４３側の端部とは、導電層１１２ｂの開口１４３側の下面端部を指す。導電層１１２ｂの下面とは、絶縁層１１０側の面を指す。絶縁層１１０の開口１４１側の端部とは、絶縁層１１０の開口１４１側の上面端部を指す。絶縁層１１０の上面とは、導電層１１２ｂ側の面を指す。また、開口１４３の平面視における形状とは、導電層１１２ｂの開口１４３側の下面端部の形状を指す。開口１４１の平面視における形状とは、絶縁層１１０の開口１４１側の上面端部の形状を指す。
　開口１４１は、例えば、開口１４３の形成に用いたレジストマスクを用いて形成することができる。具体的には、絶縁層１１０となる絶縁膜、当該絶縁膜上の導電層１１２ｂとなる導電膜、及び、当該導電膜上のレジストマスクを形成する。そして、当該レジストマスクを用いて、導電層１１２ｂとなる導電膜に開口１４３を形成した後に、当該レジストマスクを用いて、絶縁層１１０となる絶縁膜に開口１４１を形成することにより、開口１４１の端部と開口１４３の端部を一致、又は概略一致させることができる。このような構成とすることにより、工程を簡略にすることができる。
　開口１４３を形成した後に、開口１４３と異なる工程で開口１４１を形成してもよい。また、開口１４１と開口１４３の形成順は、特に限定されない。例えば、絶縁層１１０となる絶縁膜に開口１４１を形成した後に、導電層１１２ｂとなる導電膜を形成し、当該導電膜に開口１４３を形成してもよい。
　導電層１１２ｂの開口１４３側の端部は、絶縁層１１０の開口１４１側の端部と一致しなくてもよい。つまり、開口１４３の平面視における形状は、開口１４１の平面視における形状と一致しなくてもよい。平面視において、開口１４３は、開口１４１を包含することが好ましい。導電層１１２ｂの開口１４３側の端部が、絶縁層１１０の開口１４１側の端部より外側に位置してもよい。この場合、半導体層１０５は、導電層１１２ｂの上面及び側面、絶縁層１１０の上面及び側面、並びに、導電層１１２ａの上面と接する領域を有することになる。このような構成とすることにより、導電層１１２ａ、絶縁層１１０、及び導電層１１２ｂ上に形成される層（例えば、半導体層１０５）の被形成面の段差を小さくすることができる。したがって、導電層１１２ａ、絶縁層１１０、及び導電層１１２ｂ上に形成される層の被覆性を高めることができ、当該層に段切れ又は鬆といった不具合が発生することを抑制することができる。
　なお、本実施の形態では、絶縁層１１０及び導電層１１２ｂにそれぞれ開口１４１及び開口１４３を設け、開口１４１及び開口１４３を覆うように半導体層１０５及び半導体層１０８を設ける構成を示しているが、本発明の一態様はこれに限られない。本発明の一態様では、トランジスタ１００は、導電層１１２ａ上に絶縁層１１０が設けられる第１の領域と、導電層１１２ａ上に絶縁層１１０が設けられない第２の領域と、を有すればよい。トランジスタ１００において、第１の領域と、第２の領域と、によって生じる段差に、半導体層１０５及び半導体層１０８が設けられればよい。絶縁層１０６は、半導体層１０５及び半導体層１０８上に設けられればよく、導電層１０４は、絶縁層１０６を介して、半導体層１０５及び半導体層１０８と重なるように設けられればよい。
　半導体層１０５は、導電層１１２ｂの開口１４３側の端部を覆っていることが好ましい。図１Ｂ等では、半導体層１０５の端部が、導電層１１２ｂ上に位置する構成を示している。半導体層１０５の端部は、導電層１１２ｂの上面に接するともいえる。なお、半導体層１０５が、導電層１１２ｂの開口１４３に面しない側の端部まで延伸して覆ってもよい。半導体層１０５の端部が、絶縁層１１０の上面に接してもよい。
　半導体層１０５は、開口１４１及び開口１４３を覆うように設けられる。図１Ｂ等に示すように、開口１４１において、半導体層１０５は、導電層１１２ａの上面と接する領域を有する。
　半導体層１０８は、半導体層１０５を覆うように設けられる。図１Ｂ等では、半導体層１０８は、半導体層１０５の上面及び側面、並びに、導電層１１２ｂの上面と接する構成を示している。なお、半導体層１０８の端部は、導電層１１２ｂの上面に位置していなくてもよい。半導体層１０８の端部は、半導体層１０５の側面に位置していてもよいし、半導体層１０５の上面に位置していてもよい。
　半導体層２０８は、半導体層１０８と同じ工程で形成することができる。図１Ｂ等に示すように、半導体層２０８は、絶縁層１２０上に設けられる。なお、半導体層１０８と、半導体層２０８と、を異なる工程で形成してもよい。半導体層１０８と、半導体層２０８と、で異なる材料を用いてもよい。
　図１Ｂ等では、半導体層１０８及び半導体層２０８を、それぞれ、単層構造で示しているが、本発明の一態様はこれに限られない。半導体層１０８及び半導体層２０８を、それぞれ、２層以上の積層構造としてもよい。
　絶縁層１０６のうち、一部の領域が半導体層１０８上に、これとは別の領域が半導体層２０８上にそれぞれ設けられる。
　導電層１０４は、絶縁層１０６を介して、開口１４１及び開口１４３を覆うように設けられる。導電層２０４は、絶縁層１０６上に、半導体層２０８と重なる領域を有するように設けられる。導電層２０４は、導電層１０４と同じ工程で形成することができる。
　図１Ｂ等に示すように、導電層１０４は、開口１４１及び開口１４３において、絶縁層１０６を介して、半導体層１０５及び半導体層１０８と重なる領域を有する。また、導電層１０４は、絶縁層１０６、半導体層１０８、及び半導体層１０５を介して、導電層１１２ａと重なる領域、及び、導電層１１２ｂと重なる領域を有する。導電層１０４は、導電層１１２ｂの開口１４３側の端部を覆っていることが好ましい。このような構成とすることで、半導体層１０５及び半導体層１０８のうち、ソース電極とドレイン電極との間において、ゲート絶縁層を介してゲート電極と重なる領域の全体を、チャネル形成領域として機能させることができる。なお、導電層１０４が、導電層１１２ｂの開口１４３に面しない側の端部まで延伸して覆ってもよい。また、導電層１０４が、半導体層１０８の端部まで延伸して覆ってもよい。
　導電層１１２ａ、導電層１１２ｂ、及び導電層１０４を、それぞれ、配線として機能させることもできる。トランジスタ１００は、これらの配線が重なる領域に設けることができ、トランジスタ１００及び当該配線を有する回路において、トランジスタ１００及び当該配線の占有面積を縮小することができる。したがって、回路の占有面積を縮小することができ、小型の半導体装置を実現することができる。例えば、本発明の一態様の半導体装置１０を表示装置の画素回路に適用する場合、画素回路の占有面積を縮小することができ、高精細の表示装置を実現することができる。また、本発明の一態様の半導体装置１０を表示装置の駆動回路（例えば、ゲート線駆動回路又はソース線駆動回路）に適用する場合、駆動回路の占有面積を縮小することができ、狭額縁の表示装置を実現することができる。
　本発明の一態様の半導体装置１０において、配線としても機能する導電層１１２ａと、導電層１１２ｂと、導電層１０４及び導電層２０４と、はそれぞれ異なる層に設けられる。したがって、それぞれの層で配線を配置することができるため、レイアウトの自由度が高まり、回路の占有面積を縮小することができる。
　ここで、トランジスタ１００のチャネル長及びチャネル幅について、図２Ａ及び図２Ｂを用いて説明する。図２Ａは、トランジスタ１００の平面図である。図２Ｂは、図１Ｂに示すトランジスタ１００の拡大図である。
　半導体層１０５において、導電層１１２ａと接する領域は、ソース領域又はドレイン領域の一方として機能し、導電層１１２ｂと接する領域は、ソース領域又はドレイン領域の他方として機能する。また、半導体層１０５及び半導体層１０８において、ソース領域とドレイン領域の間の領域は、チャネル形成領域として機能する。
　トランジスタ１００のチャネル長は、ソース領域とドレイン領域の間の距離となる。図２Ｂでは、トランジスタ１００のチャネル長Ｌ１００を破線の両矢印で示している。チャネル長Ｌ１００は、断面視において、半導体層１０５と導電層１１２ａとが接する領域の端部と、半導体層１０５と導電層１１２ｂとが接する領域の端部と、の距離となる。
　ここで、トランジスタ１００のチャネル長Ｌ１００は、断面視における絶縁層１１０の開口１４１側の側面の長さに相当する。つまり、チャネル長Ｌ１００は、絶縁層１１０の膜厚Ｔ１１０、及び、絶縁層１１０の開口１４１側の側面と絶縁層１１０の被形成面（ここでは、導電層１１２ａの上面）とのなす角θ１１０で決まり、トランジスタの作製に用いる露光装置の性能に影響されない。したがって、チャネル長Ｌ１００を露光装置の限界解像度よりも小さな値とすることができ、微細なサイズのトランジスタを実現することができる。例えば、チャネル長Ｌ１００は、０．０１０μｍ以上３．０μｍ未満が好ましく、さらには０．０５０μｍ以上３．０μｍ未満が好ましく、さらには０．１０μｍ以上３．０μｍ未満が好ましく、さらには０．１５μｍ以上３．０μｍ未満が好ましく、さらには０．２０μｍ以上３．０μｍ未満が好ましく、さらには０．２０μｍ以上２．５μｍ以下が好ましく、さらには０．２０μｍ以上２．０μｍ以下が好ましく、さらには０．２０μｍ以上１．５μｍ以下が好ましく、さらには０．３０μｍ以上１．５μｍ以下が好ましく、さらには０．３０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．０μｍ以下が好ましく、さらには０．５０μｍ以上１．０μｍ以下が好ましい。図２Ｂでは、絶縁層１１０の膜厚Ｔ１１０を一点鎖線の両矢印で示している。
　チャネル長Ｌ１００を小さくすることにより、トランジスタ１００のオン電流を大きくすることができる。トランジスタ１００を用いることにより、高速動作が可能な回路を作製することができる。さらには、回路の占有面積を縮小することが可能となる。したがって、小型の半導体装置を実現することができる。例えば、本発明の一態様の半導体装置１０を大型の表示装置、又は高精細な表示装置に適用する際、配線数が増加した場合においても、各配線における信号遅延を低減することができ、表示ムラを抑制することができる。また、回路の占有面積を縮小することができるため、表示装置の額縁を狭くすることができる。
　絶縁層１１０の膜厚Ｔ１１０、及び角θ１１０を調整することにより、チャネル長Ｌ１００を制御することができる。
　絶縁層１１０の膜厚Ｔ１１０は、０．０１０μｍ以上３．０μｍ未満が好ましく、さらには０．０５０μｍ以上２．５μｍ以下が好ましく、さらには０．１０μｍ以上２．０μｍ以下が好ましく、さえらには０．１５μｍ以上１．５μｍ以下が好ましく、さらには０．２０μｍ以上１．２μｍ以下が好ましく、さらには０．３０μｍ以上１．０μｍ以下が好ましく、さらには０．４０μｍ以上１．０μｍ以下が好ましく、さらには０．５０μｍ以上１．０μｍ以下が好ましい。
　絶縁層１１０の開口１４１側の側面は、テーパ形状であることが好ましい。絶縁層１１０の開口１４１側の側面と、絶縁層１１０の被形成面（ここでは、導電層１１２ａの上面）と、のなす角θ１１０は、９０度未満であることが好ましい。角θ１１０を小さくすることにより、絶縁層１１０上に設けられる層（例えば、半導体層１０５）の被覆性を高めることができる。しかしながら、角θ１１０を小さくすると、半導体層１０５と導電層１１２ａとの接触面積が小さくなり、半導体層１０５と導電層１１２ａの接触抵抗が高くなってしまう場合がある。角θ１１０は、例えば、３０度以上９０度未満、３５度以上８５度以下、４０度以上８０度以下、４５度以上８０度以下、５０度以上８０度以下、５５度以上８０度以下、６０度以上８０度以下、６５度以上８０度以下、又は７０度以上８０度以下とすることができる。また、角θ１１０は、７５度以下、７０度以下、６５度以下、又は６０度以下としてもよい。角θ１１０を前述の範囲とすることで、導電層１１２ａ及び絶縁層１１０上に形成される層（例えば、半導体層１０５）の被覆性を高めることができ、当該層に段切れ又は鬆といった不具合が発生することを抑制することができる。また、半導体層１０５と導電層１１２ａの接触抵抗を低くすることができる。
　なお、図２Ｂ等では、断面視において、絶縁層１１０の開口１４１側の側面の形状が直線である構成を示しているが、本発明の一態様はこれに限られない。断面視において、絶縁層１１０の開口１４１側の側面の形状は曲線であってもよく、また、側面の形状が直線である領域と、曲線である領域と、の双方を有してもよい。
　導電層１１２ｂは、開口１４１の内部に設けないことが好ましい。具体的には、導電層１１２ｂは、絶縁層１１０の開口１４１側の側面と接する領域を有さないことが好ましい。導電層１１２ｂを開口１４１の内側にも設ける場合、トランジスタ１００のチャネル長Ｌ１００が絶縁層１１０の開口１４１側の側面の長さより短くなり、チャネル長Ｌ１００の制御が困難になってしまう場合がある。したがって、開口１４３の平面視における形状が開口１４１の平面視における形状と一致、又は、平面視において、開口１４３が開口１４１を包含することが好ましい。
　トランジスタ１００のチャネル幅は、チャネル長方向と直交する方向における、ソース領域の幅（長さ）、又はドレイン領域の幅（長さ）となる。つまり、チャネル幅は、チャネル長方向と直交する方向における、半導体層１０５と導電層１１２ａが接する領域の幅（長さ）、又は半導体層１０５と導電層１１２ｂが接する領域の幅（長さ）となる。ここでは、トランジスタ１００のチャネル幅は、チャネル長方向と直交する方向における、半導体層１０５と導電層１１２ｂが接する領域の幅（長さ）として説明する。図２Ａ及び図２Ｂでは、トランジスタ１００のチャネル幅Ｗ１００を実線の両矢印で示している。チャネル幅Ｗ１００は、平面視における開口１４３の周の長さとなる。具体的には、チャネル幅Ｗ１００は、平面視において、開口１４３側の導電層１１２ｂの下面（絶縁層１１０側の面）端部の長さとなる。
　チャネル幅Ｗ１００は、開口１４３の平面視における形状で決まる。図２Ａ及び図２Ｂでは、開口１４３の幅Ｄ１４３を二点鎖線の両矢印で示している。幅Ｄ１４３は、平面視において、開口１４３に外接する最小矩形の短辺の長さを指す。フォトリソグラフィ法を用いて開口１４３を形成する場合、開口１４３の幅Ｄ１４３は、露光装置の限界解像度以上となる。幅Ｄ１４３は、例えば、０．０１μｍ以上５．０μｍ未満が好ましく、さらには０．０１μｍ以上４．５μｍ未満が好ましく、さらには０．０１μｍ以上４．０μｍ未満が好ましく、さらには０．０１μｍ以上３．５μｍ未満が好ましく、さらには０．０１μｍ以上３．０μｍ未満が好ましく、さらには０．０１μｍ以上２．５μｍ以下が好ましく、さらには０．０１μｍ以上２．０μｍ以下が好ましく、さらには０．０１μｍ以上１．５μｍ以下が好ましく、さらには０．３０μｍ以上１．５μｍ以下が好ましく、さらには０．３０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．０μｍ以下が好ましく、さらには０．５０μｍ以上１．０μｍ以下が好ましい。なお、開口１４３の平面視における形状が円形の場合、幅Ｄ１４３は開口１４３の直径に相当し、チャネル幅Ｗ１００は“Ｄ１４３×π”と算出することができる。
　続いて、トランジスタ２００のチャネル長及びチャネル幅について、図３Ａ乃至図３Ｃを用いて説明する。図３Ａは、トランジスタ２００の平面図である。図３Ｂは、図１Ｂに示すトランジスタ２００の拡大図である。図３Ｃは、図１Ｃに示すトランジスタ２００の拡大図である。
　半導体層２０８において、導電層２１２ａと接する領域は、ソース領域又はドレイン領域の一方として機能し、導電層２１２ｂと接する領域は、ソース領域又はドレイン領域の他方として機能する。平面視において、ソース領域及びドレイン領域の内側には、一対の領域２０８Ｄが位置し、当該領域２０８Ｄの内側には、一対の領域２０８Ｌが位置する。領域２０８Ｄ及び領域２０８Ｌは、ＬＤＤ領域として機能する。平面視における、一対の領域２０８Ｌの内側、すなわち、導電層２０４と重なる領域は、チャネル形成領域として機能する。
　トランジスタ２００のチャネル長は、一対の領域２０８Ｌの間において、半導体層２０８と導電層２０４とが重なる領域（すなわち、チャネル形成領域）の長さとなる。図３Ａ及び図３Ｂでは、トランジスタ２００のチャネル長Ｌ２００を破線の両矢印で示している。トランジスタ２００のチャネル長Ｌ２００は、導電層２０４の長さで決まり、トランジスタの作製に用いる露光装置の限界解像度以上の値となる。例えば、チャネル長Ｌ２００を、１．５μｍ以上とすることができる。チャネル長を長くすることにより、飽和特性の高いトランジスタとすることができる。
　トランジスタ２００のチャネル幅は、チャネル長方向と直交する方向における、半導体層２０８と導電層２０４の重なる領域の幅（長さ）となる。図３Ａ及び図３Ｃでは、トランジスタ２００のチャネル幅Ｗ２００を実線の両矢印で示している。
　前述したように、トランジスタ１００のチャネル長Ｌ１００は、露光装置の限界解像度よりも小さな値とすることができ、トランジスタ２００のチャネル長Ｌ２００は、露光装置の限界解像度以上の値とすることができる。例えば、大きいオン電流が求められるトランジスタにトランジスタ１００を適用し、高い飽和特性が求められるトランジスタにトランジスタ２００を適用することにより、それぞれのトランジスタの利点を生かした高い性能の半導体装置１０を実現することができる。
　本発明の一態様の半導体装置１０は、基板１０２上に、それぞれ構造及びチャネル長が異なるトランジスタ１００と、トランジスタ２００と、を一部の工程を共通にして形成することができる。具体的には、導電層１１２ａと、導電層２０２ａと、を同じ工程で形成することができる。半導体層１０８と、半導体層２０８と、を同じ工程で形成することができる。導電層１０４と、導電層２０４、導電層２１２ａ及び導電層２１２ｂと、を同じ工程で形成することができる。したがって、半導体装置１０の製造コストを低くすることができる。
　以下では、本実施の形態の半導体装置に含まれる構成要素について、説明する。
＜半導体装置の構成要素＞
［半導体層１０５、半導体層１０８、半導体層２０８］
　半導体層１０５、半導体層１０８、及び半導体層２０８に用いることができる半導体材料は、特に限定されない。例えば、単体半導体、又は化合物半導体を用いることができる。単体半導体として、例えば、シリコン又はゲルマニウムを用いることができる。化合物半導体として、例えば、ヒ化ガリウム、シリコンゲルマニウムを用いることができる。化合物半導体として、半導体特性を有する有機物、又は半導体特性を有する金属酸化物（酸化物半導体ともいう。）を用いることができる。なお、これらの半導体材料に、ドーパントとして不純物が含まれていてもよい。
　半導体層１０５、半導体層１０８、及び半導体層２０８に用いる半導体材料の結晶性は特に限定されず、非晶質半導体、又は結晶性を有する半導体（単結晶半導体、多結晶半導体、微結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制することができるため好ましい。
　半導体層１０５、半導体層１０８、及び半導体層２０８には、それぞれ、シリコンを用いることができる。シリコンとして、単結晶シリコン、多結晶シリコン、微結晶シリコン、及び非晶質シリコンが挙げられる。多結晶シリコンとして、例えば、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ）が挙げられる。
　半導体層に非晶質シリコンを用いたトランジスタは、大型のガラス基板上に形成することができ、低コストで作製することができる。半導体層に多結晶シリコンを用いたトランジスタは、電界効果移動度が高く、高速動作が可能である。また、半導体層に微結晶シリコンを用いたトランジスタは、非晶質シリコンを用いたトランジスタより電界効果移動度が高く、高速動作が可能である。
　半導体層１０５、半導体層１０８、及び半導体層２０８は、半導体として機能する層状物質を有してもよい。層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合又はイオン結合によって形成される層が、ファンデルワールス力のような、共有結合又はイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
　上記層状物質として、例えば、グラフェン、シリセン、カルコゲン化物などが挙げられる。カルコゲン化物は、カルコゲン（第１６族に属する元素）を含む化合物である。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。トランジスタの半導体層に適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
　半導体層１０５、半導体層１０８、及び半導体層２０８は、それぞれ、金属酸化物（酸化物半導体）を有することが好ましい。半導体層１０５、半導体層１０８、及び半導体層２０８に用いることができる金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。金属酸化物は、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二又は三を有することが好ましい。なお、元素Ｍは、酸素との結合エネルギーが高い金属元素又は半金属元素であり、例えば、酸素との結合エネルギーがインジウムよりも高い金属元素又は半金属元素である。元素Ｍとして、具体的には、アルミニウム、ガリウム、スズ、イットリウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、モリブデン、ハフニウム、タンタル、タングステン、ランタン、セリウム、ネオジム、マグネシウム、カルシウム、ストロンチウム、バリウム、ホウ素、シリコン、ゲルマニウム、及びアンチモンなどが挙げられる。金属酸化物が有する元素Ｍは、上記元素のいずれか一種又は複数種であることが好ましく、アルミニウム、ガリウム、スズ、及びイットリウムから選ばれた一種又は複数種であることがより好ましく、ガリウムがさらに好ましい。なお、本明細書等において、金属元素と半金属元素をまとめて「金属元素」と呼ぶことがあり、本明細書等に記載の「金属元素」には、半金属元素が含まれることがある。
　半導体層１０５、半導体層１０８、及び半導体層２０８は、それぞれ、例えば、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムガリウム酸化物（Ｉｎ−Ｇａ酸化物）、インジウムガリウムアルミニウム酸化物（Ｉｎ−Ｇａ−Ａｌ酸化物）、インジウムガリウムスズ酸化物（Ｉｎ−Ｇａ−Ｓｎ酸化物）、ガリウム亜鉛酸化物（Ｇａ−Ｚｎ酸化物、ＧＺＯとも記す。）、アルミニウム亜鉛酸化物（Ａｌ−Ｚｎ酸化物）、インジウムアルミニウム亜鉛酸化物（Ｉｎ−Ａｌ−Ｚｎ酸化物、ＩＡＺＯとも記す。）、インジウムスズ亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ−Ｔｉ−Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物、ＩＧＺＯとも記す。）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物、ＩＧＺＴＯとも記す。）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ−Ｇａ−Ａｌ−Ｚｎ酸化物、ＩＧＡＺＯ又はＩＡＧＺＯとも記す。）などを用いることができる。又は、シリコンを含むインジウムスズ酸化物、ガリウムスズ酸化物（Ｇａ−Ｓｎ酸化物）、アルミニウムスズ酸化物（Ａｌ−Ｓｎ酸化物）などを用いることができる。
　ここで、半導体層１０５、半導体層１０８、及び半導体層２０８が有する金属酸化物の組成は、トランジスタ１００及びトランジスタ２００の電気的特性、及び信頼性に大きく影響する。
　例えば、金属酸化物に含有される全ての金属元素の原子数の和に対するインジウムの原子数の割合を高くすることにより、オン電流の大きい、又は電界効果移動度の高いトランジスタを実現することができる。当該トランジスタを、大きいオン電流が求められるトランジスタに適用することにより、優れた電気特性を有する半導体装置を実現することができる。
　なお、金属酸化物は、インジウムに代えて、又は、インジウムに加えて、周期表において周期の数が大きい金属元素の一種又は複数種を有してもよい。金属元素の軌道の重なりが大きいほど、金属酸化物におけるキャリア伝導は大きくなる傾向がある。よって、周期の数が大きい金属元素を含むことで、トランジスタの電界効果移動度を高めることができる場合がある。周期の数が大きい金属元素として、第５周期に属する金属元素、及び第６周期に属する金属元素などが挙げられる。当該金属元素として、具体的には、イットリウム、ジルコニウム、銀、カドミウム、スズ、アンチモン、バリウム、鉛、ビスマス、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムなどが挙げられる。なお、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムは、軽希土類元素と呼ばれる。
　金属酸化物は、非金属元素の一種又は複数種を有してもよい。金属酸化物が非金属元素を有することで、トランジスタの電界効果移動度を高めることができる場合がある。非金属元素として、例えば、炭素、窒素、リン、硫黄、セレン、フッ素、塩素、臭素、及び水素などが挙げられる。
　半導体層にＩｎ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が亜鉛の原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｚｎ＝１：１、Ｉｎ：Ｚｎ＝２：１、Ｉｎ：Ｚｎ＝３：１、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝５：１、Ｉｎ：Ｚｎ＝７：１、又はＩｎ：Ｚｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層にＩｎ−Ｓｎ酸化物を用いる場合、インジウムの原子数比がスズの原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ＝１：１、Ｉｎ：Ｓｎ＝２：１、Ｉｎ：Ｓｎ＝３：１、Ｉｎ：Ｓｎ＝４：１、Ｉｎ：Ｓｎ＝５：１、Ｉｎ：Ｓｎ＝７：１、又はＩｎ：Ｓｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層にＩｎ−Ｍ−Ｚｎ酸化物を用いる場合、含有される全ての金属元素の原子数の和に対するインジウムの原子数比が、元素Ｍの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、元素Ｍの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層は、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数比の合計を、元素Ｍの原子数比とすることができる。例えば、元素Ｍとしてガリウムとアルミニウムを有するＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物の場合、ガリウムの原子数比とアルミニウムの原子数比の合計を、元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、及び亜鉛の原子数比が、前述の範囲であることが好ましい。例えば、元素Ｍとしてガリウムとスズを有するＩｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物の場合、ガリウムの原子数比とスズの原子数比の合計を、元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、及び亜鉛の原子数比が、前述の範囲であることが好ましい。
　金属酸化物に含有される全ての金属元素の原子数の和に対するインジウムの原子数の割合が、３０原子％以上１００原子％以下、好ましくは３０原子％以上９５原子％以下、より好ましくは３５原子％以上９５原子％以下、より好ましくは３５原子％以上９０原子％以下、より好ましくは４０原子％以上９０原子％以下、より好ましくは４５原子％以上９０原子％以下、より好ましくは５０原子％以上８０原子％以下、より好ましくは６０原子％以上８０原子％以下、より好ましくは７０原子％以上８０原子％以下である金属酸化物を用いることが好ましい。例えば、半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、インジウム、元素Ｍ、及び亜鉛の原子数の合計に対する、インジウムの原子数の割合が前述の範囲であることが好ましい。
　本明細書等において、含有される全ての金属元素の原子数の和に対するインジウムの原子数の割合を、インジウムの含有率と記す場合がある。他の金属元素においても同様である。
　金属酸化物の組成の分析には、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又は誘導結合高周波プラズマ発光分光法（ＩＣＰ−ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ａｔｏｍｉｃ　Ｅｍｉｓｓｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。又は、これらの手法を複数組み合わせて分析を行ってもよい。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と、分析によって得られた含有率と、が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる場合がある。
　本明細書等において、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。例えば、原子数比がＩｎ：Ｍ：Ｚｎ＝４：２：３又はその近傍の組成と記載する場合、インジウムの原子数比を４としたとき、Ｍの原子数比が１以上３以下であり、亜鉛の原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝５：１：６又はその近傍の組成と記載する場合、インジウムの原子数比を５としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１又はその近傍の組成と記載する場合、インジウムの原子数比を１としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が０．１より大きく２以下である場合を含む。
　金属酸化物の形成には、スパッタリング法、又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、ターゲットの原子数比と、当該金属酸化物の原子数比が異なる場合がある。特に、亜鉛は、ターゲットの原子数比よりも金属酸化物の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０％以上９０％以下程度となる場合がある。
　ここで、トランジスタの信頼性について、説明する。トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で、高温下で保持する、ＧＢＴ（Ｇａｔｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位（正バイアス）を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験、ゲートに負の電位（負バイアス）を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験と呼ぶ。また、光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験を、それぞれ、ＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験と呼ぶ。
　ｎ型のトランジスタにおいては、トランジスタをオン状態（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。
　半導体層にガリウムを含まない、又はガリウムの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。つまり、ＰＢＴＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。また、ガリウムを含む金属酸化物を用いる場合は、インジウムの含有率よりも、ガリウムの含有率を低くすることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。
　ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、半導体層とゲート絶縁層の界面、又は界面近傍における欠陥準位へのキャリア（ここでは電子）トラップが挙げられる。欠陥準位密度が大きいほど、上述した界面に多くのキャリアがトラップされるため、ＰＢＴＳ試験での劣化が顕著になる。半導体層の、ゲート絶縁層と接する領域におけるガリウムの含有率を低くすることにより、当該欠陥準位の生成を抑制することができるため、ＰＢＴＳ試験でのしきい値電圧の変動を抑制することができる。
　ガリウムを含まない、又はガリウムの含有率の低い金属酸化物を半導体層に用いることにより、ＰＢＴＳ試験でのしきい値電圧の変動を抑制できる理由として、例えば、以下のようなことが考えられる。金属酸化物に含まれるガリウムは、他の金属元素（例えば、インジウム又は亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、ガリウムを多く含む金属酸化物と、ゲート絶縁層との界面において、ガリウムがゲート絶縁層中の余剰酸素と結合することにより、キャリア（ここでは電子）トラップサイトを生じさせやすくなると推察される。そのため、ゲートに正の電位を与えた際に、半導体層とゲート絶縁層との界面にキャリアがトラップされることにより、しきい値電圧が変動することが考えられる。
　より具体的には、半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いた場合、インジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を、半導体層に適用することができる。また、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、かつＺｎ＞Ｇａを満たす金属酸化物を、半導体層に適用することが好ましい。
　例えば、半導体層には、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層には、含有される全ての金属元素の原子数の和に対するガリウムの原子数の割合が、０原子％より高く５０原子％以下、好ましくは０．１原子％以上４０原子％以下、より好ましくは０．１原子％以上３５原子％以下、より好ましくは０．１原子％以上３０原子％以下、より好ましくは０．１原子％以上２５原子％以下、より好ましくは０．１原子％以上２０原子％以下、より好ましくは０．１原子％以上１５原子％以下、より好ましくは０．１原子％以上１０原子％以下である金属酸化物を用いることが好ましい。半導体層中のガリウムの含有率を低くすることにより、ＰＢＴＳ試験に対する耐性の高いトランジスタを実現することができる。なお、金属酸化物にガリウムを含有させることにより、金属酸化物に酸素欠損（ＶＯ：Ｏｘｙｇｅｎ　Ｖａｃａｎｃｙ）が生じにくくなるといった効果を奏する。
　半導体層に、ガリウムを含まない金属酸化物を適用してもよい。例えば、Ｉｎ−Ｚｎ酸化物を半導体層に適用することができる。このとき、金属酸化物に含まれる全ての金属元素の原子数の和に対するインジウムの原子数比を高くすることにより、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる全ての金属元素の原子数の和に対する亜鉛の原子数比を高くすることにより、結晶性の高い金属酸化物となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、半導体層には、酸化インジウムなどの、ガリウム及び亜鉛を含まない金属酸化物を適用してもよい。ガリウムを含まない金属酸化物を用いることにより、特に、ＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。
　例えば、半導体層に、インジウムと亜鉛を含む酸化物を用いることができる。このとき、金属元素の原子数比が、例えばＩｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝４：１、又はこれらの近傍である金属酸化物を用いることができる。
　なお、代表的にガリウムを挙げて説明したが、ガリウムに代えて元素Ｍを用いた場合にも適用することができる。半導体層には、インジウムの原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。また、亜鉛の原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。
　半導体層に元素Ｍの含有率が低い金属酸化物を適用することにより、正バイアス印加に対する信頼性が高いトランジスタを実現することができる。当該トランジスタを正バイアス印加に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置を実現することができる。
　続いて、光に対するトランジスタの信頼性について、説明する。
　トランジスタに光が入射することにより、トランジスタの電気特性が変動してしまう場合がある。特に、光が入射し得る領域に適用されるトランジスタは、光照射下での電気特性の変動が小さく、光に対する信頼性が高いことが好ましい。光に対する信頼性は、例えば、ＮＢＴＩＳ試験でのしきい値電圧の変動量により評価することができる。
　金属酸化物の元素Ｍの含有率を高くすることにより、光に対する信頼性の高いトランジスタとすることができる。つまり、ＮＢＴＩＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。具体的には、元素Ｍの原子数比がインジウムの原子数比以上である金属酸化物は、バンドギャップがより大きくなり、トランジスタのＮＢＴＩＳ試験でのしきい値電圧の変動量を小さくすることができる。半導体層が有する金属酸化物のバンドギャップは、２．０ｅＶ以上が好ましく、さらには２．５ｅＶ以上が好ましく、さらには３．０ｅＶ以上が好ましく、さらには３．２ｅＶ以上が好ましく、さらには３．３ｅＶ以上が好ましく、さらには３．４ｅＶ以上が好ましく、さらには３．５ｅＶ以上が好ましい。
　例えば、半導体層には、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層には、特に、含有される全ての金属元素の原子数の和に対する元素Ｍの原子数の割合が、２０原子％以上７０原子％以下、好ましくは３０原子％以上７０原子％以下、より好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。
　半導体層に元素Ｍの含有率が高い金属酸化物を適用することにより、光に対する信頼性が高いトランジスタとすることができる。当該トランジスタを光に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置を実現することができる。
　元素Ｍの含有率を高くすることにより、金属酸化物に酸素欠損（ＶＯ）が形成されることを抑制することができる。したがって、半導体層に元素Ｍの含有率が高い金属酸化物を適用することにより、酸素欠損（ＶＯ）に起因するキャリア生成が抑制され、オフ電流の小さいトランジスタを実現することができる。また、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
　又は、亜鉛の含有率を高くすることにより、結晶性の高い金属酸化物となり、金属酸化物中の不純物の拡散を抑制することができる。したがって、半導体層に亜鉛の含有率が高い金属酸化物を適用することにより、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
　前述したように、半導体層に適用する金属酸化物の組成により、トランジスタの電気特性、及び信頼性が異なる。したがって、トランジスタに求められる電気特性、及び信頼性に応じて金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立する半導体装置を実現することができる。
　半導体層は、２以上の金属酸化物層を有する積層構造としてもよい。半導体層が有する２以上の金属酸化物層は、組成が互いに同じ、又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成することができるため、製造コストを削減することができる。
　半導体層が有する２以上の金属酸化物層は、組成が互いに異なっていてもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］若しくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。また、元素Ｍとして、ガリウム又はアルミニウムを用いることが特に好ましい。例えば、インジウム酸化物、インジウムガリウム酸化物、及びＩＧＺＯの中から選ばれるいずれか一と、ＩＡＺＯ、ＩＡＧＺＯ、及びＩＴＺＯ（登録商標）の中から選ばれるいずれか一と、の積層構造を用いてもよい。
　また、半導体層が有する２以上の金属酸化物層は、元素Ｍを含まない金属酸化物層と、元素Ｍを含む金属酸化物と、の積層構造であってもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝４：０：１［原子数比］若しくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。なお、元素Ｍを含む金属酸化物層上に、元素Ｍを含まない金属酸化物を積層する構造としてもよい。
　例えば、半導体層１０５に、Ｉｎ：Ｍ：Ｚｎ＝４：０：１［原子数比］若しくはその近傍の組成の金属酸化物層を用い、半導体層１０８及び半導体層２０８のそれぞれに、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の金属酸化物層を用いることができる。この場合、トランジスタ１００は、半導体層１０５及び半導体層１０８という、それぞれ組成の異なる２層の半導体層を有することになり、トランジスタ２００は、半導体層１０８と同じ組成を有する単層の半導体層を有することになる。
　前述したように、インジウムの原子数の割合の高い金属酸化物層を半導体層に有するトランジスタは、大きなオン電流を得ることができる。したがって、半導体層２０８よりもインジウムの原子数の割合の高い半導体層１０５を有するトランジスタ１００は、トランジスタ２００よりも大きなオン電流を得ることができる。
　半導体層１０５には、トランジスタ１００のみに用いられる組成の金属酸化物層を用い、半導体層１０８及び半導体層２０８には、それぞれトランジスタ１００及びトランジスタ２００に共通して用いられる金属酸化物層を用いる。したがって、トランジスタ１００及びトランジスタ２００のそれぞれに求められる電気特性に応じて、半導体層１０５、並びに、半導体層１０８及び半導体層２０８に用いる金属酸化物層の組成を適宜選択することができる。
　上記では、半導体層１０５に、半導体層１０８及び半導体層２０８よりもインジウムの原子数の割合の高い金属酸化物層を用いる例を示したが、この限りではない。トランジスタ１００及びトランジスタ２００のそれぞれに求められる電気特性に応じて、半導体層１０８及び半導体層２０８に、半導体層１０５よりもインジウムの原子数の割合の高い金属酸化物を用いてもよい。
　半導体層には、結晶性を有する金属酸化物層を用いることが好ましい。例えば、ＣＡＡＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶（ｎｃ：ｎａｎｏ−ｃｒｙｓｔａｌ）構造等を有する金属酸化物層を用いることができる。結晶性を有する金属酸化物層を半導体層に用いることにより、半導体層中の欠陥準位密度を低減することができ、信頼性の高い半導体装置を実現することができる。
　半導体層に用いる金属酸化物層の結晶性が高いほど、半導体層中の欠陥準位密度を低減することができる。一方、結晶性の低い金属酸化物層を用いることで、大きな電流を流すことができるトランジスタを実現することができる。
　金属酸化物層をスパッタリング法により形成する場合、形成時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物層を形成することができる。また、形成時に用いる成膜ガス全体に対する酸素ガスの流量の割合（以下、酸素流量比ともいう。）が高いほど、結晶性の高い金属酸化物層を形成することができる。
　半導体層は、結晶性が異なる２以上の金属酸化物層の積層構造としてもよい。例えば、第１の金属酸化物層と、当該第１の金属酸化物層上に設けられる第２の金属酸化物層と、の積層構造とし、第２の金属酸化物層は、第１の金属酸化物層より結晶性が高い領域を有する構成とすることができる。又は、第２の金属酸化物層は、第１の金属酸化物層より結晶性が低い領域を有する構成とすることができる。半導体層が有する２以上の金属酸化物層は、組成が互いに同じ、又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成することができるため、製造コストを削減することができる。例えば、同じスパッタリングターゲットを用いて、酸素流量比を異ならせることにより、結晶性が異なる２以上の金属酸化物層の積層構造を形成することができる。なお、半導体層が有する２以上の金属酸化物層は、組成が互いに異なっていてもよい。
　半導体層１０５、半導体層１０８、及び半導体層２０８の厚さは、それぞれ、３ｎｍ以上１００ｎｍ以下が好ましく、さらには５ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上４０ｎｍ以下が好ましく、さらには２５ｎｍ以上４０ｎｍ以下が好ましい。
　半導体層１０５、半導体層１０８、及び半導体層２０８の形成時の基板温度は、室温（２５℃）以上２００℃以下が好ましく、室温以上１３０℃以下がより好ましい。基板温度を前述の範囲とすることで、大面積のガラス基板を用いる場合に、基板の撓み又は歪みを抑制することができる。
　ここで、半導体層中に形成され得る酸素欠損について、説明する。
　半導体層に酸化物半導体を用いる場合、酸化物半導体に含まれる水素が金属原子と結合する酸素と反応して水になり、酸化物半導体中に酸素欠損（ＶＯ）が形成される場合がある。さらに、酸素欠損に水素が入った欠陥（以下、ＶＯＨと記す。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
　ＶＯＨは、酸化物半導体のドナーとして機能し得る。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　以上より、半導体層に酸化物半導体を用いる場合、半導体層中のＶＯＨをできる限り低減し、高純度真性又は実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の不純物（例えば、水及び水素）を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損（ＶＯ）を修復することが重要である。酸素欠損（ＶＯ）、ＶＯＨ、及び不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。なお、酸化物半導体に酸素を供給して酸素欠損（ＶＯ）を修復することを、加酸素化処理と記す場合がある。
　半導体層に酸化物半導体を用いる場合、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　チャネルが形成されていない状態におけるチャネル形成領域の電気抵抗は高いほど好ましい。例えば、チャネル形成領域のシート抵抗の値は、１×１０９Ω／□以上が好ましく、５×１０９Ω／□以上がより好ましく、１×１０１０Ω／□以上がさらに好ましい。
　チャネルが形成されていない状態におけるチャネル形成領域の電気抵抗は高いほど好ましいため、上限値を特に設ける必要はない。ただし、上限値を設けるなら、例えば、チャネル形成領域のシート抵抗の値は、１×１０９Ω／□以上１×１０１２Ω／□以下が好ましく、５×１０９Ω／□以上１×１０１２Ω／□以下がより好ましく、１×１０１０Ω／□以上１×１０１２Ω／□以下がさらに好ましい。
　酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタと記す。）は、非晶質シリコンを用いたトランジスタと比較して電界効果移動度が極めて高い。また、ＯＳトランジスタは、オフ状態におけるソース−ドレイン間のリーク電流（オフ電流ともいう。）が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を、長期間にわたって保持することが可能である。また、ＯＳトランジスタを半導体装置に適用することで、半導体装置の消費電力を低減することができる。
　本発明の一態様の半導体装置は、例えば、表示装置に適用することができる。表示装置の画素回路に含まれる発光デバイスの発光輝度を高くする場合、発光デバイスに流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース−ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、シリコンを用いたトランジスタ（以下、Ｓｉトランジスタと記す。）と比較して、ソース−ドレイン間における耐圧が高いため、ＯＳトランジスタのソース−ドレイン間には高い電圧を印加することができる。したがって、画素回路に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光デバイスに流れる電流量を大きくし、発光デバイスの発光輝度を高くすることができる。
　トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート−ソース間電圧の変化に対して、ソース−ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタとしてＯＳトランジスタを適用することによって、ゲート−ソース間電圧の変化によって、ソース−ドレイン間に流れる電流を細かく定めることができるため、発光デバイスに流れる電流量を制御することができる。このため、画素回路における階調数を多くすることができる。
　トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース−ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、発光デバイスの電流−電圧特性にばらつきが生じた場合においても、発光デバイスに安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース−ドレイン間電圧を高くしても、ソース−ドレイン間電流がほぼ変化しないため、発光デバイスの発光輝度を安定させることができる。
　上記の通り、画素回路に含まれる駆動トランジスタにＯＳトランジスタを用いることで、「黒浮きの抑制」、「発光輝度の上昇」、「多階調化」、「発光デバイスのばらつきの抑制」などを図ることができる。
　ＯＳトランジスタは、放射線照射による電気特性の変動が小さい、つまり放射線に対する耐性が高いため、放射線が入射し得る環境においても好適に用いることができる。ＯＳトランジスタは、放射線に対する信頼性が高いともいえる。例えば、Ｘ線のフラットパネルディテクタの画素回路に、ＯＳトランジスタを好適に用いることができる。また、ＯＳトランジスタは、宇宙空間で使用する半導体装置に好適に用いることができる。放射線として、電磁放射線（例えば、Ｘ線、及びガンマ線）、及び粒子放射線（例えば、アルファ線、ベータ線、陽子線、及び中性子線）が挙げられる。
［絶縁層１１０、絶縁層１２０］
　絶縁層１１０には、無機絶縁材料又は有機絶縁材料を用いることができる。絶縁層１１０は、無機絶縁材料と有機絶縁材料の積層構造としてもよい。
　絶縁層１１０には、無機絶縁材料を好適に用いることができる。無機絶縁材料として、酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。絶縁層１１０には、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、酸化ガリウム、酸化タンタル、酸化マグネシウム、酸化ランタン、酸化セリウム、酸化ネオジム、窒化シリコン、窒化酸化シリコン、及び窒化アルミニウムの一又は複数を用いることができる。
　なお、本明細書等において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指す。窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として酸素よりも窒素の含有量が多い材料を指す。
　酸素及び窒素の含有量の分析には、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又はＸＰＳを用いることができる。目的の元素の含有率が高い（例えば、０．５ａｔｏｍｉｃ％以上、又は１ａｔｏｍｉｃ％以上）場合には、ＸＰＳが適している。一方、目的の元素の含有率が低い（例えば、０．５ａｔｏｍｉｃ％以下、又は１ａｔｏｍｉｃ％以下）場合には、ＳＩＭＳが適している。元素の含有量を比較する際には、ＳＩＭＳとＸＰＳの両方の分析手法を用いた複合解析を行うことがより好ましい。
　絶縁層１１０を、２層以上の積層構造としてもよい。図１Ｂ等では、絶縁層１１０が、絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃと、の積層構造を有する構成を示している。絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃには、それぞれ、前述の絶縁層１１０に用いることができる材料を用いることができる。なお、絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃのそれぞれで、互いに同じ材料を用いてもよく、異なる材料を用いてもよい。なお、絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃを、それぞれ、２層以上の積層構造としてもよい。
　絶縁層１１０ｂの膜厚は、絶縁層１１０ａの膜厚より厚い構成とすることができる。また、絶縁層１１０ｂの膜厚は、絶縁層１１０ｃの膜厚より厚い構成とすることができる。絶縁層１１０ｂの成膜速度は、速いことが好ましい。特に、絶縁層１１０ｂの膜厚が厚い場合は、絶縁層１１０ｂの成膜速度が速いことが好ましい。絶縁層１１０ｂの成膜速度を速くすることにより、生産性を高めることができる。例えば、絶縁層１１０ｂの形成時のパワーを高くすると、成膜速度を速くすることができる。
　絶縁層１１０ｂを、２層以上の積層構造としてもよい。例えば、絶縁層１１０ｂの膜厚を厚くすると、絶縁層１１０ｂの応力が大きくなり、基板の反りが発生する場合がある。絶縁層１１０ｂを複数回に分けて形成することにより、応力に起因する工程中の問題の発生を抑制することができる場合がある。なお、断面の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）像などにおいて、絶縁層１１０ｂを構成する各層の境界が不明瞭となる場合がある。
　絶縁層１１０ｂは、応力が小さいことが好ましい。絶縁層１１０ｂの膜厚を厚くすると、絶縁層１１０ｂの応力が大きくなり、基板の反りが発生する場合がある。絶縁層１１０ｂの応力を小さくすることにより、基板の反りなどの応力に起因する工程中の問題の発生を抑制することができる。
　絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、絶縁層１１０ｂからガスが脱離することを抑制するブロッキング膜として機能する。絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、ガスが拡散しづらい材料を用いることが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、絶縁層１１０ｂより膜密度が高い領域を有することが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃの膜密度を高くすることで、不純物（例えば、水及び水素）に対するブロッキング性を高めることができる。なお、絶縁層１１０ａと、絶縁層１１０ｃと、で膜密度は異なっていてもよい。絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、例えば、絶縁層１１０ｂより窒素の含有量が多い材料を用いることができる。絶縁層１１０ａ及び絶縁層１１０ｃの窒素の含有量を多くすることで、不純物に対するブロッキング性を高めることができる。なお、絶縁層１１０ａと、絶縁層１１０ｃと、で窒素の含有量は異なっていてもよい。
　絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、絶縁層１１０ｂからガスが脱離することを抑制するブロッキング膜として機能する膜厚であればよく、絶縁層１１０ｂの膜厚より薄い構成とすることができる。なお、絶縁層１１０ａと、絶縁層１１０ｃと、で膜厚は異なってもよい。絶縁層１１０ａ及び絶縁層１１０ｃの成膜速度は、それぞれ、絶縁層１１０ｂの成膜速度より遅いことが好ましい。なお、絶縁層１１０ａ及び絶縁層１１０ｃの成膜速度を遅くすることにより、膜密度が高くなり、不純物に対するブロッキング性を高めることができる。同様に、絶縁層１１０ａ及び絶縁層１１０ｃの成膜時の基板温度を高くすることで、膜密度が高くなり、不純物に対するブロッキング性を高めることができる。
　膜密度の評価には、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又はＸ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ　Ｒｅｆｌｅｃｔｉｏｎ）を用いることができる。また、膜密度の違いは、断面のＴＥＭ像で評価できる場合がある。ＴＥＭ観察において、膜密度が高いと透過電子（ＴＥ）像が濃く（暗く）、膜密度が低いと透過電子（ＴＥ）像が淡く（明るく）なる。したがって、透過電子（ＴＥ）像において、絶縁層１１０ｂと比較して、絶縁層１１０ａ及び絶縁層１１０ｃは濃い（暗い）像となる場合がある。なお、絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃに同じ材料を適用する場合であっても、膜密度が異なるため、断面のＴＥＭ像において、これらの境界をコントラストの違いとして観察することができる場合がある。
　絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃの窒素の含有量の違いは、例えば、ＥＤＸで確認することができる。例えば、絶縁層１１０ａに窒化シリコンを用い、絶縁層１１０ｂに酸化窒化シリコンを用いる場合、絶縁層１１０ａにおけるシリコンのピークの高さに対する窒素のピークの高さの比は、絶縁層１１０ｂにおけるシリコンのピークの高さに対する窒素のピークの高さの比より高くなる。絶縁層１１０ｃに窒化シリコンを用い、絶縁層１１０ｂに酸化窒化シリコンを用いる場合、絶縁層１１０ｃにおけるシリコンのピークの高さに対する窒素のピークの高さの比は、絶縁層１１０ｂにおけるシリコンのピークの高さに対する窒素のピークの高さの比より高くなる。なお、ＥＤＸにおいて、ある元素のピークとは、横軸に特性Ｘ線のエネルギーを示し、縦軸に特性Ｘ線のカウント数（検出値）を示すスペクトルにおいて、当該元素のカウント数が極大値となる点を指す。又は、当該元素固有の特性Ｘ線のエネルギーにおけるカウント数を用い、シリコンのカウント数に対する窒素のカウント数の比で窒素の含有量の違いを確認してもよい。例えば、シリコンは１．７３９ｋｅＶ（Ｓｉ−Ｋα）でのカウント数を用いることができ、窒素は０．３９２ｋｅＶ（Ｎ−Ｋα）でのカウント数を用いることができる。絶縁層１１０ａにおけるシリコンのカウント数に対する窒素のカウント数の比は、絶縁層１１０ｂにおけるシリコンのカウント数に対する窒素のカウント数の比より高くなる。絶縁層１１０ｃにおけるシリコンのカウント数に対する窒素のカウント数の比は、絶縁層１１０ｂにおけるシリコンのカウント数に対する窒素のカウント数の比より高くなる。
　絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、絶縁層１１０ｂより膜中の水素濃度が低い領域を有する場合がある。絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃの水素濃度の違いは、例えば、ＳＩＭＳで評価することができる。
　ここで、トランジスタの半導体層に金属酸化物を用いる構成を例に挙げて、絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）について具体的に説明する。
　半導体層に酸化物半導体を用いる場合、絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃには、それぞれ、無機絶縁材料を好適に用いることができる。
　絶縁層１１０ｂには、酸化物又は酸化窒化物を用いることが好ましい。絶縁層１１０ｂには、加熱により酸素を放出する膜を用いることが好ましい。絶縁層１１０ｂには、例えば、酸化シリコン又は酸化窒化シリコンを好適に用いることができる。
　絶縁層１１０ｂが酸素を放出することで、絶縁層１１０ｂから半導体層に酸素を供給することができる。絶縁層１１０ｂから半導体層、特に半導体層のチャネル形成領域に酸素を供給することで、半導体層中の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。絶縁層１１０ｂは、酸素の拡散係数が高いことが好ましい。絶縁層１１０ｂの酸素の拡散係数を高くすることで、絶縁層１１０ｂ中を酸素が拡散しやすくなり、効率よく絶縁層１１０ｂから半導体層に酸素を供給することができる。なお、半導体層に酸素を供給する処理は、他に、酸素を含む雰囲気での加熱処理、又は酸素を含む雰囲気下におけるプラズマ処理などがある。
　トランジスタのチャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨは、少ないことが好ましい。特に、チャネル長が短い場合、チャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨが、トランジスタの電気特性及び信頼性に与える影響が大きくなる。例えば、ソース領域又はドレイン領域からチャネル形成領域にＶＯＨが拡散することで、チャネル形成領域のキャリア濃度が高まり、トランジスタのしきい値電圧の変動、又は信頼性の低下が生じる場合がある。このようなＶＯＨの拡散によるトランジスタの電気特性及び信頼性への影響は、チャネル長が短いほど、大きくなる。絶縁層１１０ｂから半導体層、特に半導体層のチャネル形成領域に酸素を供給することにより、酸素欠損（ＶＯ）及びＶＯＨを低減することができる。したがって、良好な電気特性及び高い信頼性を有する、チャネル長の短いトランジスタを実現することができる。
　絶縁層１１０ｂは、自身からの不純物（例えば、水及び水素）の放出が少ないことが好ましい。絶縁層１１０ｂからの不純物の放出を少なくすることにより、当該不純物が半導体層に拡散することが抑制され、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　絶縁層１１０ｂには、例えば、ＰＥＣＶＤ法を用いた酸化シリコン又は酸化窒化シリコンを好適に用いることができる。この場合、原料ガスは、シリコンを含むガスと、酸素を含むガスと、の混合ガスを用いることが好ましい。シリコンを含むガスとして、例えば、シラン、ジシラン、トリシラン、又はフッ化シランのいずれか一又は複数を用いることができる。酸素を含むガスとして、例えば、酸素（Ｏ２）、オゾン（Ｏ３）、一酸化二窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、又は二酸化窒素（ＮＯ２）のいずれか一又は複数を用いることができる。なお、絶縁層１１０ｂの形成時のパワーを高くすることにより、絶縁層１１０ｂから放出される不純物（例えば、水及び水素）の量を少なくすることができる。
　絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、酸素を透過しづらいことが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃは、絶縁層１１０ｂから酸素が脱離することを抑制するブロッキング膜として機能する。さらに、絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、水素を透過しづらいことが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃは、トランジスタの外から半導体層へ水素が拡散することを抑制するブロッキング膜として機能する。絶縁層１１０ａ及び絶縁層１１０ｃの膜密度は、高いことが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃの膜密度を高くすることで、酸素及び水素のブロッキング性を高めることができる。絶縁層１１０ａ及び絶縁層１１０ｃの膜密度は、それぞれ、絶縁層１１０ｂの膜密度より高いことが好ましい。絶縁層１１０ｂに酸化シリコン又は酸化窒化シリコンを用いる場合、絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、例えば、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムを好適に用いることができる。絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、例えば、絶縁層１１０ｂより窒素の含有量が多い領域を有することが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、例えば、絶縁層１１０ｂより窒素の含有量が多い材料を用いることができる。絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、窒化物又は窒化酸化物を用いることが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃには、例えば、窒化シリコン又は窒化酸化シリコンを好適に用いることができる。
　絶縁層１１０ｂに含まれる酸素が、絶縁層１１０ｂの半導体層（例えば、半導体層１０５）と接しない領域から上方に拡散すると、絶縁層１１０ｂから半導体層へ供給される酸素の量が少なくなってしまう場合がある。絶縁層１１０ｂ上に絶縁層１１０ｃを設けることにより、絶縁層１１０ｂに含まれる酸素が、絶縁層１１０の半導体層と接しない領域から上方に拡散することを抑制することができる。同様に、絶縁層１１０ｂの下に絶縁層１１０ａを設けることにより、絶縁層１１０ｂに含まれる酸素が、絶縁層１１０の半導体層と接しない領域から下方に拡散することを抑制することができる。したがって、絶縁層１１０ｂから半導体層へ供給される酸素の量が増え、半導体層中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　例えば、トランジスタ１００において、絶縁層１１０ｂに含まれる酸素によって、導電層１１２ａ及び導電層１１２ｂが酸化され、当該導電層の抵抗が高くなってしまう場合がある。また、絶縁層１１０ｂに含まれる酸素によって、導電層１１２ａ及び導電層１１２ｂが酸化されることにより、絶縁層１１０ｂから半導体層（半導体層１０５及び半導体層１０８）に供給される酸素の量が少なくなってしまう場合がある。絶縁層１１０ｂと、導電層１１２ａと、の間に絶縁層１１０ａを設けることにより、導電層１１２ａが酸化され、抵抗が高くなることを抑制することができる。同様に、絶縁層１１０ｂと、導電層１１２ｂと、の間に絶縁層１１０ｃを設けることにより、導電層１１２ｂが酸化され、抵抗が高くなることを抑制することができる。それとともに、絶縁層１１０ｂから半導体層へ供給される酸素の量が増え、半導体層中の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　半導体層に水素が拡散すると、酸化物半導体に含まれる酸素原子と反応して水になり、酸素欠損（ＶＯ）が形成される場合がある。さらに、ＶＯＨが形成され、キャリア濃度が高くなってしまう場合がある。絶縁層１１０ａ及び絶縁層１１０ｃを設けることにより、半導体層中の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　絶縁層１１０ａ及び絶縁層１１０ｃは、酸素及び水素のブロッキング膜として機能する膜厚であることが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃの膜厚が薄いと、ブロッキング膜としての機能が低くなってしまう場合がある。一方、絶縁層１１０ａ及び絶縁層１１０ｃの膜厚が厚いと、絶縁層１１０ｂと接する半導体層（例えば、半導体層１０５）の領域が狭くなり、絶縁層１１０ｂから半導体層へ供給される酸素の量が少なくなってしまう場合がある。絶縁層１１０ａ及び絶縁層１１０ｃの膜厚は、それぞれ、絶縁層１１０ｂの膜厚より薄くてもよい。絶縁層１１０ａ及び絶縁層１１０ｃの膜厚は、それぞれ、５ｎｍ以上１００ｎｍ以下が好ましく、さらには５ｎｍ以上７０ｎｍ以下が好ましく、さらには１０ｎｍ以上７０ｎｍ以下が好ましく、さらには１０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上４０ｎｍ以下が好ましい。絶縁層１１０ａ及び絶縁層１１０ｃの膜厚を前述の範囲とすることで、半導体層中、特にチャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　絶縁層１１０ａ及び絶縁層１１０ｃは、自身からの不純物（例えば、水及び水素）の放出が少ないことが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃからの不純物の放出を少なくすることにより、不純物が半導体層に拡散することが抑制され、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　絶縁層１１０ａ及び絶縁層１１０ｃからの不純物（例えば、水及び水素）の放出を少なくすることで、絶縁層１１０ａと接する領域の半導体層、及び絶縁層１１０ｃと接する領域の半導体層もチャネル形成領域として機能することができる。なお、絶縁層１１０ａに不純物（例えば、水及び水素）を放出する材料を用いることで、絶縁層１１０ａと接する領域の半導体層をソース領域又はドレイン領域として機能させることができる。絶縁層１１０ｃについても同様である。
　絶縁層１１０ｂから半導体層に酸素が供給されることにより、チャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨが低減される。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　半導体層の形成より後の工程でかかる熱により、半導体層から酸素が脱離してしまう場合がある。しかしながら、絶縁層１１０から半導体層に酸素が供給されることにより、半導体層における酸素欠損（ＶＯ）及びＶＯＨの増加を抑制することができる。また、半導体層の形成より後の工程において、処理温度の自由度を高めることができる。具体的には、半導体層の形成より後の工程においても、処理温度を高くすることができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタを形成することができる。
　なお、絶縁層１１０ａ及び絶縁層１１０ｃの一以上を設けない構成としてもよい。絶縁層１１０ａ及び絶縁層１１０ｃのいずれも設けない構成としてもよい。
　絶縁層１２０には、絶縁層１１０に用いることができる材料を用いることができる。なお、図１Ｂ等では、絶縁層１２０を単層構造で示しているが、本発明の一態様はこれに限られない。絶縁層１２０を２層以上の積層構造としてもよい。
　半導体層２０８に金属酸化物を用いる場合、半導体層２０８と接する絶縁層１２０には、酸素を含む絶縁層を用いることが好ましい。絶縁層１２０には、酸化物又は酸化窒化物を用いることが好ましい。絶縁層１２０には、加熱により酸素を放出する膜を用いることが好ましい。絶縁層１２０には、例えば、酸化シリコン又は酸化窒化シリコンを好適に用いることができる。
　なお、絶縁層１２０を設けない構成としてもよい。
［導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０２ａ、導電層２１２ａ、導電層２１２ｂ、導電層２０４］
　ソース電極、ドレイン電極、又はゲート電極として機能する導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０２ａ、導電層２１２ａ、導電層２１２ｂ、及び導電層２０４は、それぞれ、クロム、銅、アルミニウム、金、銀、亜鉛、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、モリブデン、及びニオブの一又は複数、若しくは前述した金属の一又は複数を成分とする合金を用いて、それぞれ形成することができる。導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０２ａ、導電層２１２ａ、導電層２１２ｂ、及び導電層２０４には、それぞれ、銅、銀、金、又はアルミニウムの一又は複数を含む、低抵抗な導電性材料を好適に用いることができる。特に、銅又はアルミニウムは量産性に優れるため好ましい。
　導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０２ａ、導電層２１２ａ、導電層２１２ｂ、及び導電層２０４には、それぞれ、金属酸化物膜（酸化物導電体ともいう。）を用いることができる。酸化物導電体（ＯＣ：Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）として、例えば、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）、及びＩｎ−Ｇａ−Ｚｎ酸化物が挙げられる。
　ここで、酸化物導電体（ＯＣ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、当該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
　導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０２ａ、導電層２１２ａ、導電層２１２ｂ、及び導電層２０４は、それぞれ、前述の酸化物導電体（金属酸化物）を含む導電膜と、金属又は合金を含む導電膜の積層構造としてもよい。金属又は合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。
　導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０２ａ、導電層２１２ａ、導電層２１２ｂ、及び導電層２０４には、それぞれ、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウェットエッチングプロセスで加工することができるため、製造コストを抑制することが可能となる。
　なお、導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０２ａ、導電層２１２ａ、導電層２１２ｂ、及び導電層２０４で、それぞれ互いに同じ材料を用いてもよく、互いに異なる材料を用いてもよい。
　ここで、半導体層１０５に金属酸化物を用いる構成を例に挙げて、導電層１１２ａ、及び導電層１１２ｂについて具体的に説明する。
　半導体層１０５に酸化物半導体を用いる場合、半導体層１０５に含まれる酸素によって導電層１１２ａ及び導電層１１２ｂが酸化され、抵抗が高くなってしまう場合がある。絶縁層１１０ｂに含まれる酸素によって、導電層１１２ａ及び導電層１１２ｂが酸化され、抵抗が高くなってしまう場合がある。また、半導体層１０５に含まれる酸素によって導電層１１２ａ及び導電層１１２ｂが酸化されることにより、半導体層１０５中の酸素欠損（ＶＯ）が増加してしまう場合がある。絶縁層１１０ｂに含まれる酸素によって導電層１１２ａ及び導電層１１２ｂが酸化されることにより、絶縁層１１０ｂから半導体層１０５に供給される酸素の量が少なくなってしまう場合がある。
　トランジスタ１００は、トランジスタ２００と比較してチャネル長が短いため、チャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨが、トランジスタの電気特性及び信頼性へ与える影響が大きくなる。例えば、ソース領域又はドレイン領域からチャネル形成領域にＶＯＨが拡散することで、チャネル形成領域のキャリア濃度が高まり、トランジスタ１００のしきい値電圧の変動、又は信頼性の低下が生じる場合がある。このようなＶＯＨの拡散によるトランジスタの電気特性及び信頼性への影響は、チャネル長が短いほど大きくなる。したがって、半導体層１０５と接する領域を有する導電層１１２ａ及び導電層１１２ｂには、それぞれ、酸化されにくい材料を用いることが好ましい。導電層１１２ａ及び導電層１１２ｂには、それぞれ、酸化物導電体を用いることが好ましい。例えば、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）、又はＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）を好適に用いることができる。導電層１１２ａ及び導電層１１２ｂには、それぞれ、窒化物導電体を用いてもよい。窒化物導電体として、窒化タンタル及び窒化チタンが挙げられる。導電層１１２ａ及び導電層１１２ｂは、それぞれ、前述の材料の積層構造を有してもよい。なお、導電層１１２ａと、導電層１１２ｂと、で同じ材料を用いてもよく、異なる材料を用いてもよい。
　導電層１１２ａ及び導電層１１２ｂに酸化されにくい材料を用いることにより、半導体層１０５に含まれる酸素、又は、絶縁層１１０ｂに含まれる酸素によって当該導電層が酸化され、抵抗が高くなることを抑制することができる。また、半導体層１０５中の酸素欠損（ＶＯ）の増加が抑制されるとともに、絶縁層１１０ｂから半導体層１０５に供給される酸素の量を増やすことができる。したがって、半導体層１０５中の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ信頼性の高いトランジスタ１００を実現することができる。
　なお、導電層２１２ａ及び導電層２１２ｂに、酸化されにくい材料を用いてもよい。導電層２１２ａ及び導電層２１２ｂには、それぞれ、導電層１１２ａ及び導電層１１２ｂに用いることができる材料を用いることができる。
　トランジスタ１００のソース電極又はドレイン電極の一方として機能する導電層１１２ａ、及び、トランジスタ２００の第２のゲート電極として機能する導電層２０２ａには、それぞれ、酸化物導電体及び窒化物導電体の一又は複数を好適に用いることができる。また、導電層１１２ａ及び導電層２０２ａをそれぞれ２層積層構造とし、１層目に上記材料を用い、２層目にこれより抵抗の低い材料を用いてもよい。例えば、２層目には、銅、アルミニウム、チタン、タングステン、及びモリブデンの一又は複数、若しくは前述した金属の一又は複数を成分とする合金を好適に用いることができる。具体的には、導電層１１２ａ及び導電層２０２ａをそれぞれ２層積層構造とする場合、１層目にＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）を、２層目にタングステンを好適に用いることができる。
　なお、導電層１１２ａ及び導電層２０２ａの構成は、導電層１１２ａ及び導電層２０２ａに求められる配線抵抗に応じて決めればよい。例えば、配線（導電層１１２ａ及び導電層２０２ａ）の長さが短く、求められる配線抵抗が比較的高い場合は、導電層１１２ａ及び導電層２０２ａを単層構造とし、酸化されにくい材料を適用してもよい。一方、配線（導電層１１２ａ及び導電層２０２ａ）の長さが長く、求められる配線抵抗が比較的低い場合は、導電層１１２ａ及び導電層２０２ａに酸化されにくい材料と、抵抗の低い材料と、の積層構造を適用することが好ましい。
　なお、導電層１１２ａ及び導電層２０２ａの構成は、他の導電層に適用することができる。また、例えば、導電層１１２ｂを第１の導電層と、第１の導電層上の第２の導電層と、の積層構造とし、第２の導電層の一部を除去して、第１の導電層が露出する領域を設ける。当該領域で第１の導電層と、半導体層１０５と、が接する構成としてもよい。
［絶縁層１０６］
　トランジスタ１００及びトランジスタ２００のそれぞれのゲート絶縁層として機能する絶縁層１０６は、欠陥密度が低いことが好ましい。絶縁層１０６の欠陥密度が低いことにより、良好な電気特性を示すトランジスタ１００及びトランジスタ２００を実現することができる。さらに、絶縁層１０６は、絶縁耐圧が高いことが好ましい。絶縁層１０６の絶縁耐圧が高いことにより、信頼性の高いトランジスタ１００及びトランジスタ２００を実現することができる。
　絶縁層１０６には、例えば、絶縁性を有する酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。絶縁層１０６には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、及びＧａ−Ｚｎ酸化物の一又は複数を用いることができる。絶縁層１０６は、単層でもよく、積層であってもよい。絶縁層１０６は、例えば、酸化物と窒化物の積層構造としてもよい。
　なお、微細なトランジスタにおいて、ゲート絶縁層の膜厚が薄くなると、リーク電流が大きくなってしまう場合がある。ゲート絶縁層に、比誘電率の高い材料（ｈｉｇｈ−ｋ材料ともいう。）を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。ｈｉｇｈ−ｋ材料として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又はシリコン及びハフニウムを有する窒化物が挙げられる。
　絶縁層１０６は、自身からの不純物（例えば、水及び水素）の放出が少ないことが好ましい。絶縁層１０６からの不純物の放出が少ないことにより、不純物が半導体層１０８及び半導体層２０８に拡散することが抑制され、良好な電気特性を示し、かつ信頼性の高いトランジスタ１００及びトランジスタ２００を実現することができる。
　絶縁層１０６は、半導体層１０８上及び半導体層２０８上にそれぞれ形成されるため、半導体層１０８及び半導体層２０８へのダメージが少ない条件で形成された膜であることが好ましい。例えば、成膜速度（成膜レートともいう。）が十分に遅い条件で形成することが好ましい。例えば、ＰＥＣＶＤ法により絶縁層１０６を形成する場合、低電力の条件で形成することにより、半導体層１０８及び半導体層２０８に与えるダメージを小さくすることができる。
　ここで、半導体層１０８及び半導体層２０８に金属酸化物を用いる構成を例に挙げて、絶縁層１０６について具体的に説明する。
　絶縁層１０６と半導体層１０８との界面特性、及び絶縁層１０６と半導体層２０８との界面特性を向上させるため、絶縁層１０６の少なくともそれぞれ半導体層１０８及び半導体層２０８と接する側には、酸化物又は酸化窒化物を用いることが好ましい。絶縁層１０６には、例えば、酸化シリコン、及び酸化窒化シリコンの一以上を好適に用いることができる。また、絶縁層１０６には、加熱により酸素を放出する膜を用いるとより好ましい。
　なお、絶縁層１０６を積層構造としてもよい。絶縁層１０６は、半導体層１０８及び半導体層２０８と接する側の酸化物膜と、導電層１０４及び導電層２０４と接する側の窒化物膜と、の積層構造とすることができる。当該酸化物膜として、例えば、酸化シリコン及び酸化窒化シリコンの一以上を好適に用いることができる。当該窒化物膜として、窒化シリコンを好適に用いることができる。
［基板１０２］
　基板１０２の材質に大きな制限はないが、少なくとも、後の熱処理に耐え得る程度の耐熱性を有している必要がある。例えば、シリコン、又は炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、石英基板、サファイア基板、セラミック基板、又は有機樹脂基板を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、半導体基板、及び絶縁性基板の形状は円形であってもよく、角形であってもよい。
　基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。又は、基板１０２と、トランジスタ１００等と、の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、トランジスタ１００等を耐熱性の劣る基板、又は可撓性基板にも転載することができる。
　なお、図１Ｂ等では、トランジスタ１００において、導電層１１２ａの半導体層１０５と接する領域の膜厚と、導電層１１２ａの半導体層１０５と接しない領域の膜厚が等しい、又は概略等しい構成を示しているが、本発明の一態様はこれに限られない。導電層１１２ａの半導体層１０５と接する領域の膜厚と、導電層１１２ａの半導体層１０５と接しない領域の膜厚が異なっていてもよい。図４Ａに示すように、導電層１１２ａの半導体層１０５と接する領域の膜厚は、導電層１１２ａの半導体層１０５と接しない領域の膜厚より薄いことが好ましい。
　図４Ａでは、導電層１１２ａの被形成面（ここでは、基板１０２の上面）から、導電層１０４の下面（絶縁層１０６側の面）の最も低い位置までの距離を、高さＨ１０４として示している。また、導電層１１２ａの被形成面（ここでは、基板１０２の上面）から、導電層１１２ａと半導体層１０５が接する領域の最も高い位置までの距離を、高さＨ１１２ａとして示している。図４Ａに示すように、高さＨ１０４は、高さＨ１１２ａと等しい、又は概略等しいことが好ましい。又は、図４Ｂに示すように、高さＨ１０４は、高さＨ１１２ａより低い（短い）ことが好ましい。高さＨ１０４を、高さＨ１１２ａと等しく、又は高さＨ１１２ａより低く（短く）することで、導電層１１２ａ近傍のチャネル形成領域にかかるゲート電極の電界を強くすることができ、トランジスタ１００のオン電流を増大させることができる。
　高さＨ１０４を、高さＨ１１２ａと等しく、又は高さＨ１１２ａより低く（短く）することで、チャネル形成領域にかかるゲート電極の電界をより均一にすることができる。ここで、チャネル形成領域にかかるゲート電極の電界が不均一である場合、導電層１１２ａをソース電極、導電層１１２ｂをドレイン電極とした場合の電気特性と、導電層１１２ａをドレイン電極、導電層１１２ｂをソース電極とした場合の電気特性と、が異なる場合がある。トランジスタ１００のチャネル形成領域にかかるゲート電極の電界がより均一になることで、それぞれの電気特性を同等とすることができる。したがって、ソースとドレインが入れ替わる回路構成において、トランジスタ１００を好適に用いることができる。
　なお、高さＨ１０４が高さＨ１１２ａと等しい、又は高さＨ１１２ａより低く（短く）なるように、導電層１１２ａの膜厚を適宜調整すればよい。
　以上が、構成要素についての説明である。
　以下では、前述の＜構成例１＞と一部の構成が異なる半導体装置の構成例について、説明する。なお、以下では、前述の＜構成例１＞と重複する部分は、説明を省略する場合がある。また、以下で示す図面において、前述の＜構成例１＞と同様の機能を有する部分については、ハッチングパターンを同じくし、符号を付さない場合もある。
＜構成例２＞
　半導体装置１０Ａの平面図を、図５Ａに示す。図５Ａに示す一点鎖線Ｃ１−Ｃ２における断面図を図５Ｂに示し、図５Ａに示す一点鎖線Ｄ１−Ｄ２及び一点鎖線Ｄ３−Ｄ４における断面図を図５Ｃに示す。
　半導体装置１０Ａは、トランジスタ１００と、トランジスタ２００Ａと、を有する。トランジスタ２００Ａは、縦チャネル型トランジスタである点で、前述の＜構成例１＞に示した半導体装置１０が有するトランジスタ２００（ＴＧＳＡ型トランジスタ）と異なる。
　すなわち、半導体装置１０Ａは、トランジスタ１００及びトランジスタ２００Ａが、いずれも縦チャネル型トランジスタである点が、半導体装置１０と異なる。
　トランジスタ２００Ａは、導電層２０４と、絶縁層１０６と、半導体層２０８と、導電層２０２ａと、絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）と、導電層２０２ｂと、を有する。導電層２０４は、ゲート電極として機能する。絶縁層１０６の一部は、ゲート絶縁層として機能する。導電層２０２ａは、ソース電極又はドレイン電極の一方として機能し、導電層２０２ｂは、ソース電極又はドレイン電極の他方として機能する。絶縁層１１０は、ソース電極とドレイン電極との間の層間膜として機能する。半導体層２０８のうち、ソース電極と接する領域とドレイン電極と接する領域の間において、ゲート絶縁層を介してゲート電極と重なる領域の全体が、チャネル形成領域として機能する。また、半導体層２０８のうち、ソース電極と接する領域はソース領域として機能し、ドレイン電極と接する領域はドレイン領域として機能する。
　基板１０２上のトランジスタ２００Ａと重なる領域には、導電層２０２ａが設けられる。導電層２０２ａ上には、絶縁層１１０が設けられる。絶縁層１１０上には、導電層２０２ｂが設けられる。絶縁層１１０は、導電層２０２ａと、導電層２０２ｂと、に挟持される領域を有する。導電層２０２ａは、絶縁層１１０を介して、導電層２０２ｂと重なる領域を有する。絶縁層１１０は、導電層２０２ａと重なる領域に開口２４１を有する。開口２４１において、導電層２０２ａの上面が露出する。導電層２０２ｂは、導電層２０２ａと重なる領域に開口２４３を有する。開口２４３は、開口２４１と重なる領域に設けられる。
　半導体層２０８は、開口２４１及び開口２４３を覆うように設けられる。半導体層２０８は、導電層２０２ｂの上面及び側面、絶縁層１１０の側面、並びに、導電層２０２ａの上面と接する領域を有する。半導体層２０８は、開口２４１及び開口２４３を介して、導電層２０２ａと電気的に接続される。半導体層２０８は、導電層２０２ｂの上面及び側面、絶縁層１１０の側面、並びに導電層２０２ａの上面に沿った形状を有する。
　トランジスタ２００Ａは、縦チャネル型トランジスタであり、半導体層を１層しか有していない点以外は、トランジスタ１００と同様の構造を有する。したがって、前述した相違点以外については、トランジスタ１００で説明した内容をトランジスタ２００Ａにも適用することができる。
　トランジスタ１００については、＜構成例１＞の記載を参照することができるため、詳細な説明は省略する。
　図５Ａ及び図１Ａに示すように、平面視において、トランジスタ２００Ａの占有面積は、トランジスタ２００の占有面積よりも小さい。したがって、トランジスタ１００及びトランジスタ２００Ａを有する半導体装置１０Ａは、トランジスタ１００及びトランジスタ２００を有する半導体装置１０よりも、半導体装置全体の占有面積を小さくすることができる。すなわち、半導体装置１０Ａは、半導体装置１０よりも小型化を図ることができる。
＜構成例３＞
　半導体装置１０Ｂの平面図を、図６Ａに示す。図６Ａに示す一点鎖線Ｅ１−Ｅ２における断面図を図６Ｂに示し、図６Ａに示す一点鎖線Ｆ１−Ｆ２及び一点鎖線Ｆ３−Ｆ４における断面図を図６Ｃに示す。
　半導体装置１０Ｂは、トランジスタ１００と、トランジスタ２００Ｂと、を有する。トランジスタ２００Ｂは、ＴＧＳＡ型のトランジスタであるが、導電層２０２ａを有さない点が、トランジスタ２００と異なる。トランジスタ２００Ｂにおいて、前述した相違点以外については、トランジスタ２００で説明した内容を参照することができる。
　トランジスタ２００Ｂが導電層２０２ａを有さないことで、トランジスタ２００よりも、基板１０２上に被覆性良く構造物を形成することができる。
　トランジスタ１００については、＜構成例１＞の記載を参照することができるため、詳細な説明は省略する。
＜構成例４＞
　半導体装置１０Ｃの平面図を、図７Ａに示す。図７Ａに示す一点鎖線Ｇ１−Ｇ２における断面図を図７Ｂに示し、図７Ａに示す一点鎖線Ｈ１−Ｈ２及び一点鎖線Ｈ３−Ｈ４における断面図を図７Ｃに示す。
　半導体装置１０Ｃは、トランジスタ１００Ａと、トランジスタ２００Ｃと、を有する。トランジスタ１００Ａは、導電層１１２ａと絶縁層１１０ａとの間に、絶縁層２０７及び導電層１０３を有する点が、トランジスタ１００と異なる。トランジスタ２００Ｃは、導電層２０２ａと絶縁層１１０ａとの間に、絶縁層２０７を有する点が、トランジスタ２００と異なる。
　絶縁層２０７は、導電層１１２ａの上面及び側面、導電層２０２ａの上面及び側面、並びに、基板１０２の上面を覆うように設けられる。絶縁層２０７上の、導電層１１２ａと重なる領域には、導電層１０３が設けられる。導電層１０３には、開口１４１及び開口１４３と重なる領域に開口１４８が設けられる。絶縁層１１０は、導電層１１２ａ、導電層２０２ａ、絶縁層２０７、及び導電層１０３を覆うように設けられる。
　トランジスタ１００Ａにおいて、導電層１０３は、第２のゲート電極としての機能を有する。また、絶縁層１１０の一部（平面視において、半導体層１０５と、導電層１０３と、に挟まれた領域）は、第２のゲート絶縁層としての機能を有する。トランジスタ１００Ａが、第２のゲート電極としての機能を有する導電層１０３を有することで、半導体層１０５及び半導体層１０８に対して、導電層１０４と導電層１０３の双方から電界を印加することができ、チャネル形成領域におけるキャリアの制御性を高めることができる。したがって、トランジスタ１００Ａは、トランジスタ１００よりも高い飽和特性を実現することができる。
　トランジスタ１００Ａ及びトランジスタ２００Ｃにおいて、上述した点以外については、それぞれトランジスタ１００及びトランジスタ２００で説明した内容を参照することができる。
＜構成例５＞
　半導体装置１０Ｄの平面図を、図８Ａに示す。図８Ａに示す一点鎖線Ｉ１−Ｉ２における断面図を図８Ｂに示し、図８Ａに示す一点鎖線Ｊ１−Ｊ２及び一点鎖線Ｊ３−Ｊ４における断面図を図８Ｃに示す。
　半導体装置１０Ｄは、トランジスタ１００Ａと、トランジスタ２００Ｄと、を有する。トランジスタ２００Ｄは、絶縁層２０７を有する点で、前述の＜構成例３＞で説明したトランジスタ２００Ｂと異なる。
　半導体装置１０Ｄが、トランジスタ１００Ａ及びトランジスタ２００Ｄを有することで、半導体装置１０Ｄは、＜構成例４＞で説明したトランジスタ１００Ａで得られる効果と、＜構成例３＞で説明したトランジスタ２００Ｂで得られる効果の双方を享受することができる。
＜構成例６＞
　半導体装置１０Ｅの平面図を図９Ａに示す。図９Ａに示す一点鎖線Ｋ１−Ｋ２における断面図を図９Ｂに示し、図９Ａに示す一点鎖線Ｌ１−Ｌ２及び一点鎖線Ｌ３−Ｌ４における断面図を図９Ｃに示す。
　半導体装置１０Ｅは、トランジスタ１００Ｂと、トランジスタ２００Ｅと、を有する。トランジスタ１００Ｂは、半導体層を１層しか有さない点が、トランジスタ１００と異なる。トランジスタ２００Ｅは、半導体層を２層有する点が、トランジスタ２００と異なる。
　トランジスタ１００Ｂは、半導体層として、半導体層１０８の１層のみを有している。これ以外の構成については、トランジスタ１００で説明した内容を参照することができる。
　トランジスタ２００Ｅは、半導体層として、半導体層２１５と、半導体層２１５上の半導体層２０８の、２層積層構造を有している。これ以外の構成については、トランジスタ２００で説明した内容を参照することができる。
　半導体層２１５には、例えば、半導体層１０５に用いることができる材料と同じ材料を用いることができる。例えば、半導体層２１５に、半導体層２０８よりもインジウムの原子数の割合の高い材料を用いることができる。トランジスタ２００が、当該半導体層２１５と、半導体層２０８と、の積層構造を有することで、半導体層２０８のみを有する場合よりも、高いオン電流を得ることができる。なお、半導体層２１５には、半導体層２０８よりもインジウムの原子数の割合の低い材料を用いてもよい。
　半導体装置１０では、縦チャネル型トランジスタであるトランジスタ１００の半導体層を２層積層とし、ＴＧＳＡ型トランジスタであるトランジスタ２００の半導体層を１層としている。これに対して、半導体装置１０Ｅでは、縦チャネル型トランジスタであるトランジスタ１００Ｂの半導体層を１層とし、ＴＧＳＡ型トランジスタであるトランジスタ２００Ｅの半導体層を２層積層としている。このように、本発明の一態様の半導体装置では、２つのトランジスタがそれぞれ有する半導体層の構成を、各トランジスタ間で入れ替えて適用することができる。
＜構成例７＞
　半導体装置１０Ｆの平面図を、図１０Ａに示す。図１０Ａに示す一点鎖線Ｍ１−Ｍ２における断面図を図１０Ｂに示し、図１０Ａに示す一点鎖線Ｎ１−Ｎ２及び一点鎖線Ｎ３−Ｎ４における断面図を図１０Ｃに示す。
　半導体装置１０Ｆは、トランジスタ１００Ｃと、トランジスタ２００Ｆと、を有する。トランジスタ１００Ｃは、導電層１１２ａ上に、導電層１１２ｓを有する点が、トランジスタ１００と異なる。トランジスタ２００Ｆは、導電層２０２ａ上に導電層２０２ｓを有する点が、トランジスタ２００と異なる。
　導電層１１２ｓは、開口１４１及び開口１４３と重なる位置に開口を有するように、導電層１１２ａ上に設けられる。導電層２０２ｓは、導電層２０２ａ上に設けられる。絶縁層１１０は、導電層１１２ａ及び導電層１１２ｓ、並びに、導電層２０２ａ及び導電層２０２ｓを覆うように設けられる。
　導電層１１２ｓと、導電層２０２ｓと、は同じ材料を用いて、同じ工程で形成することができる。
　導電層１１２ｓ及び導電層２０２ｓには、導電層１１２ａ及び導電層２０２ａよりも抵抗の低い材料を用いることが好ましい。これにより、導電層１１２ａ及び導電層１１２ｓの積層、並びに、導電層２０２ａ及び導電層２０２ｓの積層を、それぞれ延伸させて配線として使用することもできる。
　トランジスタ１００Ｃ及びトランジスタ２００Ｆにおいて、上記以外の構成については、それぞれ、トランジスタ１００及びトランジスタ２００で説明した内容を参照することができる。
＜構成例８＞
　半導体装置１０Ｇの平面図を、図１１Ａに示す。図１１Ａに示す一点鎖線Ｏ１−Ｏ２における断面図を図１１Ｂに示し、図１１Ａに示す一点鎖線Ｐ１−Ｐ２及び一点鎖線Ｐ３−Ｐ４における断面図を図１１Ｃに示す。
　半導体装置１０Ｇは、＜構成例７＞で説明したトランジスタ１００Ｃと、＜構成例３＞で説明したトランジスタ２００Ｂと、を有する。
　半導体装置１０Ｇが、トランジスタ１００Ｃ及びトランジスタ２００Ｂを有することで、半導体装置１０Ｇは、＜構成例７＞で説明したトランジスタ１００Ｃで得られる効果と、＜構成例３＞で説明したトランジスタ２００Ｂで得られる効果の双方を享受することができる。
＜構成例９＞
　半導体装置１０Ｈの平面図を、図１２Ａに示す。図１２Ａに示す一点鎖線Ｑ１−Ｑ２における断面図を図１２Ｂに示し、図１２Ａに示す一点鎖線Ｒ１−Ｒ２及び一点鎖線Ｒ３−Ｒ４における断面図を図１２Ｃに示す。
　半導体装置１０Ｈは、＜構成例４＞で説明したトランジスタ１００Ａと、トランジスタ２００Ｇと、を有する。トランジスタ２００Ｇは、導電層２０２ａと絶縁層１１０ａとの間に、絶縁層２０７及び導電層２０３を有する点が、＜構成例２＞で説明したトランジスタ２００Ａと異なる。
　絶縁層２０７は、導電層１１２ａの上面及び側面、導電層２０２ａの上面及び側面、並びに、基板１０２の上面を覆うように設けられる。絶縁層２０７上の、導電層２０２ａと重なる領域には、導電層２０３が設けられる。導電層２０３は、導電層１０３と同じ材料を用いて、同じ工程で形成することができる。導電層２０３には、開口２４１及び開口２４３と重なる領域に開口２４８が設けられる。絶縁層１１０は、導電層１１２ａ、導電層１０３、導電層２０２ａ、導電層２０３、及び絶縁層２０７を覆うように設けられる。
　トランジスタ２００Ｇにおいて、導電層２０３は、第２のゲート電極としての機能を有する。また、絶縁層１１０の一部（平面視において、半導体層２０８と、導電層２０３と、に挟まれた領域）は、第２のゲート絶縁層としての機能を有する。トランジスタ２００Ｇが、第２のゲート電極としての機能を有する導電層２０３を有することで、半導体層２０８に対して、導電層２０４と導電層２０３の双方から電界を印加することができ、チャネル形成領域におけるキャリアの制御性を高めることができる。したがって、トランジスタ２００Ｇは、トランジスタ２００Ａよりも高い飽和特性を実現することができる。
　半導体装置１０Ｈは、当該半導体装置が有する２つのトランジスタ（トランジスタ１００Ａ及びトランジスタ２００Ｇ）が、いずれも縦チャネル型トランジスタであるという点では、＜構成例２＞で説明した半導体装置１０Ａと同様である。しかし、半導体装置１０Ａが有する２つのトランジスタ（トランジスタ１００及びトランジスタ２００Ａ）が、いずれも第２のゲート電極を有していないのに対し、半導体装置１０Ｈでは、トランジスタ１００Ａ及びトランジスタ２００Ｇの双方とも、第２のゲート電極を有している点で異なる。したがって、半導体装置１０Ｈが有する２つのトランジスタは、半導体装置１０Ａが有する２つのトランジスタよりも高い飽和特性を実現することができる。
＜構成例１０＞
　半導体装置１０Ｉの平面図を、図１３Ａに示す。図１３Ａに示す一点鎖線Ｓ１−Ｓ２における断面図を図１３Ｂに示し、図１３Ａに示す一点鎖線Ｔ１−Ｔ２及び一点鎖線Ｔ３−Ｔ４における断面図を図１３Ｃに示す。
　半導体装置１０Ｉは、＜構成例７＞で説明したトランジスタ１００Ｃと、トランジスタ２００Ｈと、を有する。トランジスタ２００Ｈは、導電層２０２ａ上に、導電層２０２ｔを有する点が、＜構成例２＞で説明したトランジスタ２００Ａと異なる。
　導電層２０２ｔは、開口２４１及び開口２４３と重なる位置に開口を有するように、導電層２０２ａ上に設けられる。絶縁層１１０は、導電層１１２ａ及び導電層１１２ｓ、並びに、導電層２０２ａ及び導電層２０２ｔを覆うように設けられる。
　導電層１１２ｓと、導電層２０２ｔと、は同じ材料を用いて、同じ工程で形成することができる。
　導電層１１２ｓ及び導電層２０２ｔには、導電層１１２ａ及び導電層２０２ａよりも抵抗の低い材料を用いることが好ましい。これにより、導電層１１２ａ及び導電層１１２ｓの積層、並びに、導電層２０２ａ及び導電層２０２ｔの積層を、それぞれ延伸させて配線として使用することもできる。
　半導体装置１０Ｉは、当該半導体装置が有する２つのトランジスタ（トランジスタ１００Ｃ及びトランジスタ２００Ｈ）が、いずれも縦チャネル型トランジスタであるという点では、＜構成例２＞で説明した半導体装置１０Ａと同様である。しかし、半導体装置１０Ｉでは、トランジスタ１００Ｃのソース電極又はドレイン電極の一方として機能する導電層１１２ａ上に導電層１１２ｓを有し、トランジスタ２００Ｈのソース電極又はドレイン電極の一方として機能する導電層２０２ａ上に導電層２０２ｔを有している点で、半導体装置１０Ａが有する２つのトランジスタ（トランジスタ１００及びトランジスタ２００Ａ）とは、それぞれ異なる。このため、半導体装置１０Ｉでは、導電層１１２ａ及び導電層１１２ｓの積層、並びに、導電層２０２ａ及び導電層２０２ｔの積層を、それぞれ延伸させて配線として機能させることもできる。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態２）
　本実施の形態では、本発明の一態様の半導体装置の作製方法例について、図１４Ａ乃至図２２を用いて説明する。
＜作製方法例１＞
　以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、図１Ｂに示した半導体装置１０の半導体層１０５、半導体層１０８、及び半導体層２０８に酸化物半導体を用いる構成を例に挙げて、作製方法を説明する。
　なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法等を用いて形成することができる。ＣＶＤ法は、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱ＣＶＤ法などがある。また、熱ＣＶＤ法の１つに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法がある。
　半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
　半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いることができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより、薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　フォトリソグラフィ法は、代表的には以下の２つの方法がある。１つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう１つは、感光性を有する薄膜を形成した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又はこれらを混合させた光を用いることができる。その他、紫外線、ＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−Ｖｉｏｌｅｔ）光、又はＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、例えば、ドライエッチング法、ウェットエッチング法、又はサンドブラスト法を用いることができる。
　図１４Ａ乃至図１８Ｂに示す各図は、半導体装置１０の作製方法を説明する図である。各図は、一点鎖線Ａ１−Ａ２における断面図を示している。
〔導電層１１２ａ、導電層２０２ａの形成〕
　基板１０２上に、導電層１１２ａ及び導電層２０２ａとなる導電膜１１２ａｆを形成する（図１４Ａ）。導電膜１１２ａｆの形成には、例えば、スパッタリング法を好適に用いることができる。
　続いて、導電膜１１２ａｆ上に、フォトリソグラフィ工程によりレジストマスク（図示しない。）を形成した後、導電膜１１２ａｆを加工することにより、導電層１１２ａ及び導電層２０２ａを形成する（図１４Ｂ）。導電膜１１２ａｆの加工には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いればよい。これにより、トランジスタ１００のソース電極又はドレイン電極の一方として機能する導電層１１２ａと、トランジスタ２００の第２のゲート電極として機能する導電層２０２ａと、が形成される。
〔絶縁膜１１０ａｆ、絶縁膜１１０ｂｆの形成〕
　続いて、基板１０２、導電層１１２ａ、及び導電層２０２ａ上に、絶縁層１１０ａとなる絶縁膜１１０ａｆ、及び、絶縁層１１０ｂとなる絶縁膜１１０ｂｆを、この順で形成する。
　絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆの形成には、ＰＥＣＶＤ法を好適に用いることができる。絶縁膜１１０ａｆを形成した後、絶縁膜１１０ａｆの表面を大気に曝すことなく、真空中で連続して絶縁膜１１０ｂｆを形成することが好ましい。絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆを連続して形成することで、絶縁膜１１０ａｆの表面に大気由来の不純物が付着することを抑制することができる。当該不純物として、例えば、水及び有機物が挙げられる。
　絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆの形成時の基板温度は、それぞれ、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆの形成時の基板温度を前述の範囲とすることで、自身からの不純物（例えば、水及び水素）の放出を少なくすることができ、不純物が後に形成する半導体層に拡散することを抑制することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　なお、絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆは、半導体層１０５、半導体層１０８、及び半導体層２０８より先に形成されるため、絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆの形成時に加わる熱によって、半導体層１０５、半導体層１０８、及び半導体層２０８から酸素が脱離することを懸念する必要はない。
　絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆを形成した後に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆの表面及び膜中から、水及び水素を脱離させることができる。
　加熱処理の温度は、１５０℃以上基板の歪み点未満が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。加熱処理は、貴ガス、窒素又は酸素の一以上を含む雰囲気で行うことができる。窒素を含む雰囲気、又は酸素を含む雰囲気として、乾燥空気（ＣＤＡ：Ｃｌｅａｎ　Ｄｒｙ　Ａｉｒ）を用いてもよい。なお、当該雰囲気に水素、水などの含有量が極力少ないことが好ましい。当該雰囲気として、露点が−６０℃以下、好ましくは−１００℃以下の高純度ガスを用いることが好ましい。水素、水などの含有量が極力少ない雰囲気を用いることで、絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆに水素、水などが取り込まれることを可能な限り防ぐことができる。加熱処理には、例えば、オーブン、又は急速加熱（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
　続いて、絶縁膜１１０ｂｆ上に、金属酸化物層１８０を形成する（図１４Ｃ）。
　金属酸化物層１８０は、絶縁層でもよく、また導電層であってもよい。金属酸化物層１８０には、例えば、酸化アルミニウム、酸化ハフニウム、ハフニウムアルミネート、インジウム酸化物、インジウムスズ酸化物（ＩＴＯ）、又はシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）を用いることもできる。
　金属酸化物層１８０として、半導体層１０５、半導体層１０８、又は半導体層２０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、半導体層１０５、半導体層１０８、又は半導体層２０８に適用可能な酸化物半導体材料を用いることが好ましい。
　金属酸化物層１８０として、半導体層１０５、半導体層１０８、又は半導体層２０８と同じ組成のスパッタリングターゲットを用いて形成した金属酸化物膜を適用することができる。同じ組成のスパッタリングターゲットを用いることで、製造装置及びスパッタリングターゲットを共通に用いることができるため、好ましい。
　半導体層１０５、半導体層１０８、半導体層２０８、及び金属酸化物層１８０に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、半導体層１０５、半導体層１０８、及び半導体層２０８よりもガリウムの含有率が高い材料を、金属酸化物層１８０に用いることができる。ガリウムの含有率が高い材料を金属酸化物層１８０に用いることにより、酸素に対するブロッキング性をより高めることができるため、好ましい。
　金属酸化物層１８０は、例えば、酸素を含む雰囲気で形成することが好ましい。特に、酸素を含む雰囲気でスパッタリング法により形成することが好ましい。これにより、金属酸化物層１８０の形成の際、絶縁膜１１０ｂｆに酸素を好適に供給することができる。
　例えば、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物層１８０を形成してもよい。例えば、金属ターゲットとしてアルミニウムを用いた場合には、酸化アルミニウム膜を形成することができる。
　金属酸化物層１８０の形成時に、成膜装置の処理室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、又は処理室内の酸素分圧が高いほど、絶縁膜１１０ｂｆ中に供給される酸素の量を増やすことができる。酸素流量比又は酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比１００％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
　このように、酸素を含む雰囲気でスパッタリング法により金属酸化物層１８０を形成することにより、金属酸化物層１８０の形成時に、絶縁膜１１０ｂｆへ酸素を供給するとともに、絶縁膜１１０ｂｆから酸素が脱離することを防ぐことができる。その結果、絶縁膜１１０ｂｆに多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層に多くの酸素を供給することができる。その結果、半導体層中の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ信頼性の高いトランジスタを実現することができる。
　金属酸化物層１８０を形成した後、加熱処理を行ってもよい。加熱処理については、前述の記載を参照することができるため、詳細な説明は省略する。金属酸化物層１８０を形成した後に加熱処理を行うことで、金属酸化物層１８０から絶縁膜１１０ｂｆに効果的に酸素を供給することができる。
　金属酸化物層１８０を形成した後、又は前述の加熱処理の後に、さらに、金属酸化物層１８０を介して、絶縁膜１１０ｂｆに酸素を供給してもよい。酸素の供給方法として、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理を用いることができる。当該プラズマ処理として、酸素ガスを高周波電力によってプラズマ化させる装置を好適に用いることができる。ガスを高周波電力によってプラズマ化させる装置として、例えば、プラズマエッチング装置及びプラズマアッシング装置が挙げられる。
　続いて、金属酸化物層１８０を除去する。
　金属酸化物層１８０の除去方法に特に限定は無いが、ウェットエッチング法を好適に用いることができる。ウェットエッチング法を用いることで、金属酸化物層１８０の除去の際に、絶縁膜１１０ｂｆがエッチングされることを抑制することができる。これにより、絶縁膜１１０ｂｆの膜厚が薄くなることを抑制することができ、絶縁層１１０ｂの膜厚を均一にすることができる。
　絶縁膜１１０ｂｆに対して酸素を供給する処理は、前述の方法に限定されない。例えば、絶縁膜１１０ｂｆに対してイオンドーピング法、イオン注入法、プラズマ処理等により、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等を供給する。また、絶縁膜１１０ｂｆ上に酸素の脱離を抑制する膜を形成した後、当該膜を介して絶縁膜１１０ｂｆに酸素を供給してもよい。当該膜は、酸素を供給した後に除去することが好ましい。上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、スズ、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、又はタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。
〔絶縁膜１１０ｃｆ、絶縁膜１２０ｆの形成〕
　続いて、絶縁膜１１０ｂｆ上に、絶縁層１１０ｃとなる絶縁膜１１０ｃｆ、及び、絶縁層１２０となる絶縁膜１２０ｆを形成する（図１４Ｄ）。絶縁膜１１０ｃｆ及び絶縁膜１２０ｆの形成は、絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆの形成に係る記載を参照することができるため、詳細な説明は省略する。
　続いて、絶縁膜１２０ｆを加工し、導電層２０２ａと重なる領域を有するように、絶縁層１２０を形成する（図１４Ｅ）。絶縁層１２０は、後に半導体層２０８が設けられる領域に設けられる。絶縁層１２０の形成には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。特に、ドライエッチング法を好適に用いることができる。
〔導電膜１１２ｆの形成〕
　続いて、絶縁層１２０及び絶縁膜１１０ｃｆ上に、導電層１１２ｂとなる導電膜１１２ｆを形成する（図１５Ａ）。導電膜１１２ｆの形成には、例えば、スパッタリング法を好適に用いることができる。
〔開口１４１、開口１４３の形成〕
　続いて、導電膜１１２ｆを加工し、導電層１１２ａと重なる領域に、導電層１１２Ｂを形成する（図１５Ｂ）。導電層１１２Ｂの形成には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。導電層１１２Ｂの形成には、例えば、ウェットエッチング法を好適に用いることができる。
　続いて、導電層１１２Ｂの一部を除去し、開口１４３を有する導電層１１２ｂを形成する（図１５Ｃ）。開口１４３の形成には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。開口１４３の形成には、例えば、ウェットエッチング法を好適に用いることができる。
　続いて、開口１４３と重なる領域の絶縁膜１１０ｆ（絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆ）を除去し、開口１４１を有する絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）を形成する（図１５Ｃ）。開口１４１の形成には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。開口１４１の形成には、例えば、ドライエッチング法を好適に用いることができる。開口１４１において、導電層１１２ａが露出する。
　開口１４１は、例えば、開口１４３の形成に用いるレジストマスク（図示しない。）を用いて形成することができる。具体的には、導電層１１２Ｂ上にレジストマスクを形成し、当該レジストマクを用いて導電層１１２Ｂの一部を除去して開口１４３を形成し、当該レジストマスクを用いて絶縁膜１１０ｆの一部を除去して開口１４１を形成することができる。開口１４１は、開口１４３の形成に用いるレジストマスクと異なるレジストマスクを用いて形成してもよい。
　なお、開口１４１を形成する際、又は開口１４１を形成した後に、開口１４１と重なる領域の導電層１１２ａの一部を除去してもよい。導電層１１２ａの一部を除去することにより、図４Ａ及び図４Ｂに示す構成とすることができる。
〔半導体層１０５の形成〕
　続いて、開口１４１及び開口１４３を覆うように、半導体層１０５となる金属酸化物膜１０５ｆを形成する（図１５Ｄ）。金属酸化物膜１０５ｆは、絶縁層１２０の上面及び側面、導電層１１２ｂの上面及び側面、絶縁層１１０の上面及び側面、並びに、導電層１１２ａの上面に接して設けられる。
　金属酸化物膜１０５ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　金属酸化物膜１０５ｆは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜１０５ｆは、可能な限り水素元素を含む不純物が低減され、高純度な膜であることが好ましい。特に、金属酸化物膜１０５ｆとして、結晶性を有する金属酸化物膜を用いることが好ましい。
　金属酸化物膜１０５ｆを形成する際に、酸素ガスを用いることが好ましい。金属酸化物膜１０５ｆの形成時に酸素ガスを用いることで、絶縁層１２０及び絶縁層１１０中に好適に酸素を供給することができる。例えば、絶縁層１２０に酸化物を用いる場合、絶縁層１２０中に好適に酸素を供給することができる。同様に、絶縁層１１０ｂに酸化物を用いる場合、絶縁層１１０ｂ中に好適に酸素を供給することができる。
　絶縁層１２０及び絶縁層１１０ｂに酸素を供給することにより、後の工程で半導体層１０５、半導体層１０８、及び半導体層２０８に酸素が供給され、半導体層１０５中、半導体層１０８中、及び半導体層２０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。
　金属酸化物膜１０５ｆを成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）と、を混合させてもよい。なお、金属酸化物膜１０５ｆを成膜する際の成膜ガス全体に占める酸素ガスの割合（酸素流量比）が高いほど、金属酸化物膜１０５ｆの結晶性を高めることができ、信頼性の高いトランジスタを実現することができる。一方、酸素流量比が低いほど、金属酸化物膜１０５ｆの結晶性が低くなり、オン電流の大きいトランジスタを実現することができる。例えば、酸素流量比を異ならせることにより、結晶性が異なる２以上の金属酸化物層の積層構造を形成することができる。
　金属酸化物膜１０５ｆを形成する際の基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
　金属酸化物膜１０５ｆの形成時の基板温度は、室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは室温以上１４０℃以下とすればよい。例えば、基板温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、又は基板を加熱しない状態で、金属酸化物膜１０５ｆを成膜することにより、結晶性を低くすることができる。
　金属酸化物膜１０５ｆの形成にＡＬＤ法を用いる場合、熱ＡＬＤ法、又はＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法等の成膜方法を用いることが好ましい。熱ＡＬＤ法は、極めて高い段差被覆性を示すため好ましい。ＰＥＡＬＤ法は、高い段差被覆性を示すことに加え、低温成膜が可能であるため好ましい。
　金属酸化物膜は、例えば、金属酸化物膜を構成する金属元素を含むプリカーサと、酸化剤と、を用いてＡＬＤ法により形成することができる。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を形成する場合には、インジウムを含むプリカーサ、ガリウムを含むプリカーサ、及び、亜鉛を含むプリカーサの、３つのプリカーサを用いることができる。又は、インジウムを含むプリカーサと、ガリウム及び亜鉛を含むプリカーサと、の２つのプリカーサを用いてもよい。
　インジウムを含むプリカーサとして、例えば、トリエチルインジウム、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）インジウム、シクロペンタジエニルインジウム、塩化インジウム（ＩＩＩ）、及び、（３−（ジメチルアミノ）プロピル）ジメチルインジウムが挙げられる。
　ガリウムを含むプリカーサとして、例えば、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス（ジメチルアミド）ガリウム、ガリウム（ＩＩＩ）アセチルアセトナート、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウム、及び、塩化ガリウム（ＩＩＩ）が挙げられる。
　亜鉛を含むプリカーサとして、例えば、ジメチル亜鉛、ジエチル亜鉛、ビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）亜鉛、及び、塩化亜鉛が挙げられる。
　酸化剤として、例えば、オゾン、酸素、及び、水が挙げられる。
　得られる膜の組成を制御する方法として、原料ガスの種類、原料ガスの流量比、原料ガスを流す時間、及び、原料ガスを流す順番の一又は複数を調整することが挙げられる。これらを調整することで、組成が連続して変化する膜を形成することもできる。また、組成の異なる膜を連続して成膜することも可能となる。
　なお、半導体層１０５を積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく連続して、次の金属酸化物膜を成膜することが好ましい。
　金属酸化物膜１０５ｆを成膜する前に、絶縁層１２０の表面及び絶縁層１１０の表面に吸着した不純物（例えば、水、水素、及び有機物）を脱離させるための処理、並びに、絶縁層１２０及び絶縁層１１０中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。例えば、減圧雰囲気にて、７０℃以上２００℃以下の温度で加熱処理を行うことができる。又は、酸素を含む雰囲気におけるプラズマ処理を行ってもよい。又は、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気におけるプラズマ処理により、絶縁層１２０及び絶縁層１１０に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１２０の表面及び絶縁層１１０の表面の不純物を好適に除去しつつ、酸素を供給することができる。
　続いて、金属酸化物膜１０５ｆを島状に加工し、半導体層１０５を形成する（図１６Ａ）。半導体層１０５は、導電層１１２ａの上面、絶縁層１１０の側面、並びに、導電層１１２ｂの側面及び上面と接する領域を有するように形成する。
　半導体層１０５の形成には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。半導体層１０５の形成には、例えば、ウェットエッチング法を好適に用いることができる。このとき、半導体層１０５と重ならない領域の導電層１１２ｂの一部がエッチングされ、薄くなる場合がある。同様に、絶縁層１２０がエッチングされ、膜厚が薄くなる場合がある。また、導電層１１２ｂ及び絶縁層１２０と重ならない領域の絶縁層１１０（具体的には、絶縁層１１０ｃ）の一部がエッチングされ、薄くなる場合がある。なお、金属酸化物膜１０５ｆのエッチングにおいて、絶縁層１１０ｃに選択比の高い材料を用いることで、絶縁層１１０ｃの膜厚が薄くなることを抑制することができる。
　金属酸化物膜１０５ｆの成膜後、又は金属酸化物膜１０５ｆを半導体層１０５に加工した後に、加熱処理を行うことが好ましい。当該加熱処理により、金属酸化物膜１０５ｆ中、又は半導体層１０５中に含まれる、又は表面に吸着した水素及び水を除去することができる。また、当該加熱処理により、金属酸化物膜１０５ｆ、又は半導体層１０５の膜質が向上する（例えば、欠陥の低減、及び結晶性の向上）場合がある。
　当該加熱処理により、絶縁層１１０から金属酸化物膜１０５ｆ、又は半導体層１０５に酸素を供給することもできる。このとき、半導体層１０５に加工する前に加熱処理を行うことがより好ましい。加熱処理については、前述の記載を参照することができるため、詳細な説明は省略する。
　なお、当該加熱処理は、不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば、成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
〔半導体層１０８、半導体層２０８の形成〕
　続いて、半導体層１０５、導電層１１２ｂ、絶縁層１２０、及び絶縁層１１０を覆うように、半導体層１０８及び半導体層２０８となる金属酸化物膜１０８ｆを形成する（図１６Ｂ）。金属酸化物膜１０８ｆは、半導体層１０５の上面及び側面、導電層１１２ｂの上面及び側面、絶縁層１２０の上面及び側面、並びに、絶縁層１１０の上面に接して設けられる。
　金属酸化物膜１０８ｆは、半導体層１０５とは組成、結晶性等の異なる材料を用いて形成する。なお、金属酸化物膜１０８ｆの形成方法、及び、金属酸化物膜１０８ｆの加熱処理に関する詳細については、前述の金属酸化物膜１０５ｆの形成方法、及び、金属酸化物膜１０５ｆの加熱処理に用いることができる記載内容を適用することができる。
　続いて、金属酸化物膜１０８ｆを島状に加工し、半導体層１０８及び半導体層２０８を形成する（図１６Ｃ）。半導体層１０８は、半導体層１０５と重なる領域を有するように形成する。半導体層２０８は、導電層２０２ａ及び絶縁層１２０と重なる領域を有するように設けられる。
　半導体層１０８及び半導体層２０８の形成方法、並びに、半導体層１０８及び半導体層２０８の加熱処理に関する詳細については、前述の半導体層１０５の形成方法、及び、半導体層１０５の加熱処理に用いることができる記載内容を適用することができる。
　半導体層１０８は、トランジスタ１００のチャネル形成領域として機能する半導体層である。半導体層２０８は、トランジスタ２００のチャネル形成領域として機能する半導体層である。上述のように、金属酸化物膜１０８ｆを島状に加工することで、それぞれ異なるトランジスタのチャネル形成領域として機能する半導体層１０８と、半導体層２０８と、を同時に形成することができる。これにより、トランジスタ１００の半導体層と、トランジスタ２００の半導体層と、をそれぞれ別々の工程で形成する場合よりも、半導体層の加工に要するマスク枚数を減らすことができる。また、全体の工程数を減らすこともできる。
〔絶縁層１０６の形成〕
　続いて、半導体層１０５、半導体層１０８、導電層１１２ｂ、半導体層２０８、絶縁層１２０、及び絶縁層１１０を覆って、絶縁層１０６となる絶縁膜１０６ｆを形成する（図１７Ａ）。絶縁膜１０６ｆの形成には、例えば、ＰＥＣＶＤ法又はＡＬＤ法を好適に用いることができる。
　半導体層１０８及び半導体層２０８に酸化物半導体を用いる場合、絶縁層１０６は、酸素が拡散することを抑制するバリア膜として機能することが好ましい。絶縁層１０６が、酸素の拡散を抑制する機能を有することにより、半導体層１０８及び半導体層２０８に含まれる酸素が、それぞれ絶縁層１０６を介して、それぞれ導電層１０４及び導電層２０４へと拡散することが抑制され、導電層１０４及び導電層２０４が酸化されることを抑制することができる。その結果、良好な電気特性を示し、かつ信頼性の高いトランジスタ１００及びトランジスタ２００を実現することができる。
　なお、本明細書等において、バリア膜とは、バリア性を有する膜のことを指す。例えば、バリア性を有する絶縁層を、バリア絶縁層ということができる。本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう。）、及び、対応する物質を、捕獲、又は固着する（ゲッタリングともいう。）機能の一方又は双方を指すものとする。
　トランジスタ１００及びトランジスタ２００のゲート絶縁層（絶縁層１０６）となる絶縁膜１０６ｆの形成時の温度を高くすることにより、欠陥の少ない絶縁層１０６とすることができる。しかしながら、絶縁膜１０６ｆの形成時の温度が高いと、半導体層１０５、半導体層１０８、及び半導体層２０８から酸素が脱離し、半導体層１０５中、半導体層１０８中、及び半導体層２０８中の酸素欠損（ＶＯ）及びＶＯＨが増加してしまう場合がある。絶縁膜１０６ｆの形成時の基板温度は、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましい。絶縁膜１０６ｆの形成時の基板温度を前述の範囲とすることで、絶縁層１０６の欠陥を少なくするとともに、半導体層１０５、半導体層１０８、及び半導体層２０８から酸素が脱離することを抑制することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタ１００及びトランジスタ２００を実現することができる。
　絶縁膜１０６ｆを形成する前に、半導体層１０８の表面及び半導体層２０８の表面に対してプラズマ処理を行ってもよい。当該プラズマ処理により、半導体層１０８の表面及び半導体層２０８の表面に吸着する不純物（例えば、水）を低減することができる。そのため、半導体層１０８と絶縁層１０６との界面、及び、半導体層２０８と絶縁層１０６との界面における不純物を低減することができ、信頼性の高いトランジスタを実現することができる。特に、半導体層１０８及び半導体層２０８の形成から、絶縁膜１０６ｆの形成までの間に、半導体層１０８及び半導体層２０８の表面が大気に曝される場合には好適である。プラズマ処理は、例えば、酸素、オゾン、窒素、一酸化二窒素、及びアルゴンの一以上を含む雰囲気で行うことができる。また、当該プラズマ処理と、絶縁膜１０６ｆの成膜と、は大気に曝すことなく、連続して行われることが好ましい。
　続いて、絶縁膜１０６ｆを加工し、絶縁層１０６を形成する（図１７Ｂ）。絶縁層１０６は、導電層１１２ａ、半導体層１０５、半導体層１０８、及び、導電層１１２ｂと重なる領域を有するように設けられる。また、絶縁層１０６は、導電層２０２ａ及び半導体層２０８と重なる領域を有するように設けられる。絶縁層１０６には、半導体層２０８に達する開口１４７ａ及び開口１４７ｂが設けられる。絶縁層１０６の形成には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。特に、ドライエッチング法を好適に用いることができる。
〔導電層１０４、導電層２０４、導電層２１２ａ、導電層２１２ｂの形成〕
　続いて、絶縁層１０６及び半導体層２０８上に、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂとなる導電膜１０４ｆを形成する（図１７Ｃ）。導電膜１０４ｆの形成には、例えば、スパッタリング法を好適に用いることができる。
　続いて、導電膜１０４ｆ上に、フォトリソグラフィ工程によりレジストマスク（図示しない。）を形成した後、導電膜１０４ｆを加工することにより、半導体層１０５及び半導体層１０８と重なる導電層１０４（トランジスタ１００のゲート電極として機能）と、導電層２０２ａと重なる導電層２０４（トランジスタ２００の第１のゲート電極として機能）と、導電層２０４を挟んで半導体層２０８の上面と接する導電層２１２ａ（トランジスタ２００のソース電極又はドレイン電極の一方として機能）及び導電層２１２ｂ（トランジスタ２００のソース電極又はドレイン電極の他方として機能）と、をそれぞれ形成する（図１８Ａ）。導電膜１０４ｆの加工には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。なお、当該加工により、導電層１０４、導電層２１２ａ、及び導電層２１２ｂと重ならない部分の絶縁層１０６の膜厚が、重なる部分の膜厚よりも薄くなる場合がある。同様に、導電層２０４と重ならない部分の絶縁層１０６の膜厚が、重なる部分の膜厚よりも薄くなる場合がある。
　以上の工程により、トランジスタ１００を作製することができる。
〔領域２０８Ｌ、領域２０８Ｄの形成〕
　続いて、導電層２０４をマスクとして、半導体層２０８に不純物１９０を供給（添加、又は注入ともいう。）する処理を行う（図１８Ｂ）。これにより、半導体層２０８の、導電層２０４、導電層２１２ａ、導電層２１２ｂ、及び絶縁層１０６のいずれとも重ならない領域に、領域２０８Ｄが形成され、導電層２０４、導電層２１２ａ、及び導電層２１２ｂのいずれとも重ならず、かつ、絶縁層１０６と重なる領域に、領域２０８Ｌが形成される（図１Ｂ）。このとき、半導体層２０８の導電層２０４と重なる領域に、不純物１９０ができるだけ供給されないように、マスクとなる導電層２０４の材料及び厚さを考慮して、不純物１９０の供給の条件を決定することが好ましい。これにより、半導体層２０８の導電層２０４と重なる領域に、不純物濃度が十分に低減されたチャネル形成領域を形成することができる。半導体層１０８も同様に、導電層１０４をマスクとして不純物が供給されてもよい。半導体層１０８の、導電層１０４と重ならず、かつ絶縁層１０６と重なる領域に、領域１０８Ｌが形成される（図１Ｂ）。
　不純物１９０の供給には、プラズマイオンドーピング法、又はイオン注入法を好適に用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法を用いることで、生産性を高めることができる。また、質量分離を用いたイオン注入法を用いることで、供給される不純物１９０の純度を高めることができる。
　不純物１９０の供給において、半導体層２０８の表面、又は当該表面に近い部分の不純物濃度が最も高くなるように、供給の条件を調整することが好ましい。
　不純物１９０の原料として、例えば、実施の形態１で示した不純物元素を含むガスを用いることができる。不純物１９０としてホウ素を供給する場合、代表的には、Ｂ２Ｈ６ガス、又はＢＦ３ガスの一以上を用いることができる。また、不純物１９０としてリンを供給する場合、代表的には、ＰＨ３ガスを用いることができる。また、これらの原料ガスを貴ガスで希釈した混合ガスを用いてもよい。
　不純物１９０の原料として、例えば、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２、（Ｃ５Ｈ５）２Ｍｇ、及び貴ガスを用いることができる。なお、原料は気体に限られず、固体又は液体を加熱し、気化させて用いてもよい。
　不純物１９０の添加は、絶縁層１０６及び半導体層２０８の組成、密度、及び厚さなどを考慮して、加速電圧及びドーズ量などの条件を設定することで制御することができる。
　例えば、イオン注入法又はプラズマイオンドーピング法でホウ素の添加を行う場合、加速電圧は、例えば、５ｋＶ以上１００ｋＶ以下、好ましくは７ｋＶ以上７０ｋＶ以下、より好ましくは１０ｋＶ以上５０ｋＶ以下の範囲とすることができる。また、ドーズ量は、例えば、１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、より好ましくは１×１０１５ｉｏｎｓ／ｃｍ２以上、３×１０１６ｉｏｎｓ／ｃｍ２以下の範囲とすることができる。
　イオン注入法又はプラズマイオンドーピング法でリンイオンの添加を行う場合、加速電圧は、例えば、１０ｋＶ以上１００ｋＶ以下、好ましくは３０ｋＶ以上９０ｋＶ以下、より好ましくは４０ｋＶ以上８０ｋＶ以下の範囲とすることができる。また、ドーズ量は、例えば、１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、より好ましくは１×１０１５ｉｏｎｓ／ｃｍ２以上３×１０１６ｉｏｎｓ／ｃｍ２以下の範囲とすることができる。
　なお、不純物１９０の供給方法はこれに限られず、例えば、プラズマ処理、又は加熱による熱拡散を利用した処理などを用いてもよい。プラズマ処理法の場合、添加する不純物１９０を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物１９０を添加することができる。上記プラズマを発生させる装置として、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
　以上の工程により、トランジスタ２００を作製することができる。
　以上の工程により、半導体装置１０を作製することができる（図１Ｂ）。
＜作製方法例２＞
　以下では、図５Ｂに示した半導体装置１０Ａの半導体層１０５、半導体層１０８、及び半導体層２０８に酸化物半導体を用いる構成を例に挙げて、作製方法を説明する。
　図１９Ａ乃至図２２に示す各図は、半導体装置１０Ａの作製方法を説明する図である。各図は、一点鎖線Ｃ１−Ｃ２における断面図を示している。
　導電膜１１２ａｆの形成から、金属酸化物層１８０を形成及び除去するまでの工程（図１９Ａ乃至図１９Ｃ）については、前述の＜作製方法例１＞に示した作製方法と同様である。よって、当該工程については、図１４Ａ乃至図１４Ｃに係る半導体装置１０の作製方法に関する記載を参照することができる。
〔絶縁膜１１０ｃｆの形成〕
　続いて、絶縁膜１１０ｂｆ上に、絶縁層１１０ｃとなる絶縁膜１１０ｃｆを形成する（図１９Ｄ）。絶縁膜１１０ｃｆの形成は、＜作製方法例１＞に示した絶縁膜１１０ｃｆの形成（図１４Ｄ）に係る記載を参照することができる。
〔導電膜１１２ｆの形成〕
　続いて、絶縁膜１１０ｃｆ上に、導電層１１２ｂとなる導電膜１１２ｆを形成する（図１９Ｄ）。導電膜１１２ｆの形成は、＜作製方法例１＞に示した導電膜１１２ｆの形成（図１５Ａ）に係る記載を参照することができる。
〔開口１４１、開口１４３、開口２４１、開口２４３の形成〕
　続いて、導電膜１１２ｆを加工し、導電層１１２ａと重なる領域に導電層１１２Ｂを、導電層２０２ａと重なる領域に導電層２０４Ｂを、それぞれ形成する（図１９Ｅ）。導電層１１２Ｂの形成は、＜作製方法例１＞に示した導電層１１２Ｂの形成（図１５Ｂ）に係る記載を参照することができる。導電層２０４Ｂの形成についても、導電層１１２Ｂと同様の形成条件を適用することで、導電層１１２Ｂと同時に形成することができる。
　続いて、導電層１１２Ｂの一部を除去し、開口１４３を有する導電層１１２ｂを形成する。また、導電層２０４Ｂの一部を除去し、開口２４３を有する導電層２０２ｂを形成する（図２０Ａ）。開口１４３の形成は、＜作製方法例１＞に示した開口１４３の形成（図１５Ｃ）に係る記載を参照することができる。開口２４３の形成についても、開口１４３と同様の形成条件を適用することで、開口１４３と同時に形成することができる。
　続いて、開口１４３及び開口２４３とそれぞれ重なる領域の絶縁膜１１０ｆ（絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆ）を除去し、開口１４１及び開口２４１を有する絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）を形成する（図２０Ａ）。開口１４１の形成は、＜作製方法例１＞に示した開口１４１の形成（図１５Ｃ）に係る記載を参照することができる。開口２４１の形成についても、開口１４１と同様の形成条件を適用することで、開口１４１と同時に形成することができる。開口１４１において導電層１１２ａが、開口２４１において導電層２０２ａが、それぞれ露出する。
〔半導体層１０５の形成〕
　続いて、開口１４１及び開口１４３、並びに、開口２４１及び開口２４３を覆うように、半導体層１０５となる金属酸化物膜１０５ｆを形成する（図２０Ｂ）。金属酸化物膜１０５ｆは、導電層１１２ｂの上面及び側面、導電層１１２ａの上面、導電層２０２ｂの上面及び側面、導電層２０２ａの上面、並びに、絶縁層１１０の上面及び側面に接して設けられる。金属酸化物膜１０５ｆの形成は、＜作製方法例１＞に示した金属酸化物膜１０５ｆの形成（図１５Ｄ）に係る記載を参照することができる。
　続いて、金属酸化物膜１０５ｆを島状に加工し、半導体層１０５を形成する（図２０Ｃ）。半導体層１０５は、導電層１１２ａの上面、絶縁層１１０の側面、並びに、導電層１１２ｂの側面及び上面と接する領域を有するように形成する。半導体層１０５の形成は、＜作製方法例１＞に示した半導体層１０５の形成（図１６Ａ）に係る記載を参照することができる。
　金属酸化物膜１０５ｆの成膜後、又は金属酸化物膜１０５ｆを半導体層１０５に加工した後に、加熱処理を行うことが好ましい。当該加熱処理は、＜作製方法例１＞に示した金属酸化物膜１０５ｆ、又は半導体層１０５に対して行うことができる加熱処理条件と同じ条件を適用することができる。
〔半導体層１０８、半導体層２０８の形成〕
　続いて、半導体層１０５、導電層１１２ｂ、導電層２０２ｂ、導電層２０２ａ、及び絶縁層１１０を覆うように、半導体層１０８及び半導体層２０８となる金属酸化物膜１０８ｆを形成する（図２１Ａ）。金属酸化物膜１０８ｆは、半導体層１０５の上面及び側面、導電層１１２ｂの上面及び側面、導電層２０２ｂの上面及び側面、導電層２０２ａの上面、並びに、絶縁層１１０の上面及び側面に接して設けられる。
　なお、金属酸化物膜１０８ｆの形成方法、及び、金属酸化物膜１０８ｆの加熱処理に関する詳細については、＜作製方法例１＞に示した金属酸化物膜１０８ｆの形成方法、及び、金属酸化物膜１０８ｆの加熱処理に用いることができる記載内容を適用することができる。
　続いて、金属酸化物膜１０８ｆを島状に加工し、半導体層１０８及び半導体層２０８を形成する（図２１Ｂ）。半導体層１０８は、半導体層１０５と重なる領域を有するように形成する。半導体層２０８は、導電層２０２ａの上面、絶縁層１１０の側面、並びに、導電層２０２ｂの側面及び上面と接する領域を有するように形成する。
　なお、半導体層１０８及び半導体層２０８の形成方法、並びに、半導体層１０８及び半導体層２０８の加熱処理に関する詳細については、＜作製方法例１＞に示した半導体層１０８及び半導体層２０８の形成方法、並びに、半導体層１０８及び半導体層２０８の加熱処理に用いることができる記載内容を適用することができる。
　半導体層１０８は、トランジスタ１００のチャネル形成領域として機能する半導体層である。半導体層２０８は、トランジスタ２００Ａのチャネル形成領域として機能する半導体層である。上述のように、金属酸化物膜１０８ｆを島状に加工することで、それぞれ異なるトランジスタのチャネル形成領域として機能する半導体層１０８と、半導体層２０８と、を同時に形成することができる。これにより、トランジスタ１００の半導体層と、トランジスタ２００Ａの半導体層と、をそれぞれ別々の工程で形成する場合よりも、半導体層の加工に要するマスク枚数を減らすことができる。また、全体の工程数を減らすこともできる。
〔絶縁層１０６の形成〕
　続いて、半導体層１０５、半導体層１０８、導電層１１２ｂ、半導体層２０８、導電層２０２ｂ、及び絶縁層１１０を覆って、絶縁層１０６を形成する（図２１Ｃ）。絶縁層１０６の形成は、＜作製方法例１＞に示した絶縁膜１０６ｆの形成（図１７Ａ）に係る記載を参照することができる。
〔導電層１０４、導電層２０４の形成〕
　続いて、絶縁層１０６上に、導電層１０４及び導電層２０４となる導電膜１０４ｆを形成する（図２２）。導電膜１０４ｆの形成は、＜作製方法例１＞に示した導電膜１０４ｆの形成（図１７Ｃ）に係る記載を参照することができる。
　続いて、導電膜１０４ｆ上に、フォトリソグラフィ工程によりレジストマスク（図示しない。）を形成した後、導電膜１０４ｆを加工することにより、トランジスタ１００のゲート電極として機能する導電層１０４、及び、トランジスタ２００Ａのゲート電極として機能する導電層２０４を形成する（図５Ｂ）。導電層１０４の形成には、＜作製方法例１＞に示した導電層１０４の形成（図１８Ａ）に係る記載を参照することができる。導電層２０４の形成についても、導電層１０４と同様の形成条件を適用することで、導電層１０４と同時に形成することができる。なお、当該加工により、導電層１０４及び導電層２０４と重ならない部分の絶縁層１０６の膜厚が、重なる部分の膜厚よりも薄くなる場合がある。
　以上の工程により、トランジスタ１００及びトランジスタ２００Ａを作製することができる。
　以上の工程により、半導体装置１０Ａを作製することができる（図５Ｂ）。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態３）
　本実施の形態では、本発明の一態様の半導体装置を用いることができる表示装置について、図２３Ａ乃至図３３Ｆを用いて説明する。
　本実施の形態の表示装置は、高解像度の表示装置又は大型の表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、及び、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、及び、音響再生装置の表示部に用いることができる。
　本実施の形態の表示装置は、高精細な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、腕時計型、及び、ブレスレット型などの情報端末機（ウェアラブル機器）の表示部、並びに、ヘッドマウントディスプレイ（ＨＭＤ）などのＶＲ向け機器、及び、メガネ型のＡＲ向け機器などの頭部に装着可能なウェアラブル機器の表示部に用いることができる。
　本発明の一態様の半導体装置は、表示装置、又は、当該表示装置を有するモジュールに用いることができる。当該表示装置を有するモジュールとして、当該表示装置にフレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す。）若しくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）等のコネクタが取り付けられたモジュール、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式若しくはＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式等により、集積回路（ＩＣ）が実装されたモジュール等が挙げられる。
　図２３Ａに、表示装置５０Ａの斜視図を示す。
　表示装置５０Ａは、基板１５２と、基板１５１と、が貼り合わされた構成を有する。図２３Ａでは、基板１５２を破線で示している。
　表示装置５０Ａは、表示部１６２、接続部１４０、周辺回路部１６４、配線１６５等を有する。図２３Ａでは、表示装置５０ＡにＩＣ１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図２３Ａに示す構成は、表示装置５０Ａと、ＩＣと、ＦＰＣと、を有する表示モジュールということもできる。
　接続部１４０は、表示部１６２の外側に設けられる。接続部１４０は、表示部１６２の一辺又は複数の辺に沿って設けることができる。接続部１４０は、単数であっても複数であってもよい。図２３Ａでは、表示部の四辺を囲むように接続部１４０が設けられる例を示す。接続部１４０では、表示素子の共通電極と、導電層と、が電気的に接続されており、共通電極に電位を供給することができる。
　周辺回路部１６４は、例えば、走査線駆動回路（ゲートドライバともいう。）を有する。また、周辺回路部１６４は、走査線駆動回路及び信号線駆動回路（ソースドライバともいう。）の双方を有してもよい。
　配線１６５は、表示部１６２及び周辺回路部１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して、外部から配線１６５に入力される、又は、ＩＣ１７３から配線１６５に入力される。
　図２３Ａでは、ＣＯＧ方式又はＣＯＦ方式等により、基板１５１にＩＣ１７３が設けられる例を示す。ＩＣ１７３には、例えば、走査線駆動回路及び信号線駆動回路のうち一方又は双方を有するＩＣを適用することができる。なお、表示装置５０Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
　本発明の一態様のトランジスタは、例えば、表示装置５０Ａの表示部１６２及び周辺回路部１６４の一方又は双方に適用することができる。
　表示部１６２は、表示装置５０Ａにおける画像を表示する領域であり、周期的に配列された複数の画素２３０を有する。図２３Ａには、１つの画素２３０の拡大図を示している。
　本実施の形態の表示装置における画素の配列に特に限定はなく、様々な配列を適用することができる。画素の配列として、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列が挙げられる。
　図２３Ａに示す画素２３０は、赤色の光を呈する画素２３０Ｒ、緑色の光を呈する画素２３０Ｇ、及び、青色の光を呈する画素２３０Ｂを有する。画素２３０Ｒ、画素２３０Ｇ、及び画素２３０Ｂは、それぞれ、副画素として機能する。
　画素２３０Ｒ、画素２３０Ｇ、及び画素２３０Ｂは、それぞれ、表示素子と、当該表示素子の駆動を制御する回路と、を有する。
　表示素子として、様々な素子を用いることができ、例えば、液晶素子及び発光素子が挙げられる。その他、シャッター方式又は光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、又は電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、光源と、量子ドット材料による色変換技術と、を用いたＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　ＬＥＤ）を用いてもよい。
　液晶素子を用いた表示装置として、例えば、透過型の液晶表示装置、反射型の液晶表示装置、及び、半透過型の液晶表示装置が挙げられる。
　発光素子として、例えば、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ　ＬＥＤ）、半導体レーザなどの、自発光型の発光素子が挙げられる。ＬＥＤとして、例えば、ミニＬＥＤ、マイクロＬＥＤなどを用いることができる。
　発光素子が有する発光物質として、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、及び、無機化合物（量子ドット材料等）が挙げられる。
　発光素子の発光色は、赤外、赤、緑、青、シアン、マゼンタ、黄、又は白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより、色純度を高めることができる。
　発光素子が有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。
　本実施の形態では、主に、表示素子として発光素子を用いる場合を例に挙げて説明する。
　図２３Ｂは、表示装置５０Ａを説明するブロック図である。表示装置５０Ａは、表示部１６２、及び周辺回路部１６４を有する。表示部１６２は、周期的に配列された複数の画素２３０を有する。周辺回路部１６４は、第１駆動回路部２３１、及び第２駆動回路部２３２を有する。
　なお、図２３（Ｂ）では、表示部１６２がｍ行ｎ列（ｍ、ｎは１以上の整数）の画素２３０を有する例を示している。図中において、画素２３０［ｍ、１］はｍ行１列目の画素２３０に相当し、画素２３０［１、ｎ］は１行ｎ列目の画素２３０に相当し、画素２３０［ｍ、ｎ］はｍ行ｎ列目の画素２３０に相当する。
　第１駆動回路部２３１に含まれる回路は、例えば、走査線駆動回路として機能する。第２駆動回路部２３２に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示部１６２を挟んで第１駆動回路部２３１と向き合う位置に、何らかの回路を設けてもよい。表示部１６２を挟んで第２駆動回路部２３２と向き合う位置に、何らかの回路を設けてもよい。
　周辺回路部１６４には、シフトレジスタ回路、レベルシフタ回路、インバータ回路、ラッチ回路、アナログスイッチ回路、デマルチプレクサ回路、論理回路等の様々な回路を用いることができる。周辺回路部１６４には、トランジスタ及び容量素子等を用いることができる。周辺回路部１６４が有するトランジスタを、画素２３０に含まれるトランジスタと同じ工程で形成してもよい。
　表示装置５０Ａは、各々が略平行に配設され、かつ、第１駆動回路部２３１に含まれる回路によって電位が制御される配線２３６と、各々が略平行に配設され、かつ、第２駆動回路部２３２に含まれる回路によって電位が制御される配線２３８と、を有する。なお、図２３Ｂでは、画素２３０に配線２３６と、配線２３８と、が接続している例を示している。ただし、配線２３６と配線２３８は一例であり、画素２３０と接続する配線は、配線２３６と配線２３８に限らない。
＜周辺駆動回路の構成例＞
　周辺駆動回路に用いることができる回路として、ラッチ回路を例に挙げて構成例を説明する。
　図２４Ａは、ラッチ回路ＬＡＴの構成例を示す回路図である。図２４Ａに示すラッチ回路ＬＡＴは、トランジスタＴｒ３１と、トランジスタＴｒ３３と、トランジスタＴｒ３５と、トランジスタＴｒ３６と、容量Ｃ３１と、インバータ回路ＩＮＶと、を有する。図２４Ａにおいて、トランジスタＴｒ３３のソース又はドレインの一方と、トランジスタＴｒ３５のゲートと、容量Ｃ３１の一方の電極と、が電気的に接続されるノードをノードＮとする。
　図２４Ａに示すラッチ回路ＬＡＴにおいて、端子ＳＭＰに高電位の信号を入力すると、トランジスタＴｒ３３がオン状態となる。これにより、ノードＮの電位が、端子ＲＯＵＴの電位に対応する電位となり、端子ＲＯＵＴからラッチ回路ＬＡＴに入力される信号に対応するデータが、ラッチ回路ＬＡＴに書き込まれる。ラッチ回路ＬＡＴにデータを書き込んだ後、端子ＳＭＰの電位を低電位とすると、トランジスタＴｒ３３がオフ状態となる。これにより、ノードＮの電位が保持され、ラッチ回路ＬＡＴに書き込まれたデータが保持される。具体的には、例えば、ノードＮの電位が低電位である場合は、ラッチ回路ＬＡＴに値が“０”のデータが保持されているとし、ノードＮの電位が高電位である場合は、ラッチ回路ＬＡＴに値が“１”のデータが保持されているとすることができる。
　トランジスタＴｒ３３には、オフ電流が小さいトランジスタを用いることが好ましい。トランジスタＴｒ３３には、ＯＳトランジスタを好適に用いることができる。これにより、ラッチ回路ＬＡＴは、データを長期間保持することができる。よって、ラッチ回路ＬＡＴへのデータの再書き込みの頻度を低くすることができる。
　本明細書等において、端子ＳＰ２から入力される信号が端子ＬＩＮに出力されるようなデータをラッチ回路ＬＡＴに書き込むことを、単に「ラッチ回路ＬＡＴにデータを書き込む。」という場合がある。つまり、例えば値が“１”のデータをラッチ回路ＬＡＴに書き込むことを、単に「ラッチ回路ＬＡＴにデータを書き込む。」という場合がある。
　ラッチ回路ＬＡＴに、本発明の一態様に係る半導体装置を好適に用いることができる。例えば、トランジスタＴｒ３１、トランジスタＴｒ３３、トランジスタＴｒ３５、及びトランジスタＴｒ３６の一又は複数に、図１Ｂ等に示すトランジスタ１００又はトランジスタ２００を適用することができる。
　インバータ回路ＩＮＶの構成例を、図２４Ｂに示す。インバータ回路ＩＮＶは、トランジスタＴｒ４１と、トランジスタＴｒ４３と、トランジスタＴｒ４５と、トランジスタＴｒ４７と、容量Ｃ４１と、を有する。
　ラッチ回路ＬＡＴを図２４Ａに示す構成とし、インバータ回路ＩＮＶを図２４Ｂに示す構成とすることにより、ラッチ回路ＬＡＴが有するトランジスタを、全て同一の極性のトランジスタとすることができ、例えば、ｎチャネル型トランジスタとすることができる。これにより、例えばトランジスタＴｒ３３の他、トランジスタＴｒ３１、トランジスタＴｒ３５、トランジスタＴｒ３６、トランジスタＴｒ４１、トランジスタＴｒ４３、トランジスタＴｒ４５、及びトランジスタＴｒ４７を、ＯＳトランジスタとすることができる。よって、ラッチ回路ＬＡＴが有するトランジスタを全て同じ工程で作製することができる。
　インバータ回路ＩＮＶに、本発明の一態様に係る半導体装置を好適に用いることができる。例えば、トランジスタＴｒ４１、トランジスタＴｒ４３、トランジスタＴｒ４５、及びトランジスタＴｒ４７の一又は複数に、図１Ｂ等に示すトランジスタ１００又はトランジスタ２００を適用することができる。
　縦チャネル型のトランジスタであるトランジスタ１００、トランジスタ１００Ａ乃至トランジスタ１００Ｃ、トランジスタ２００Ａ、並びに、トランジスタ２００Ｇ及びトランジスタ２００Ｈの一種又は複数種を用いることにより、占有面積を縮小することができ、狭額縁の表示装置とすることができる。また、大きいオン電流が求められるトランジスタに上述のトランジスタの一種又は複数種を好適に用いることができる。さらに、高い飽和特性を求められるトランジスタに、ＴＧＳＡ型のトランジスタであるトランジスタ２００、トランジスタ２００Ｂ乃至トランジスタ２００Ｆの一種又は複数種を好適に用いることができる。これにより、高い性能の表示装置を実現することができる。
＜画素回路の構成例＞
　画素２３０の構成例を、図２５Ａに示す。画素２３０は、画素回路５１及び発光デバイス６１を有する。
　図２５Ａに示す画素回路５１は、トランジスタ５２Ａ、トランジスタ５２Ｂ、及び容量５３を有する２Ｔｒ１Ｃ型の画素回路である。
　トランジスタ５２Ａのソース又はドレインの一方は、トランジスタ５２Ｂのゲート（第１のゲート）及び容量５３の一方の端子と電気的に接続され、ソース又はドレインの他方は、配線ＳＬと電気的に接続される。トランジスタ５２Ａのゲートは、配線ＧＬと電気的に接続される。トランジスタ５２Ｂのソース又はドレインの一方、及び容量５３の他方の端子は、発光デバイス６１のアノードと電気的に接続される。トランジスタ５２Ｂのソース又はドレインの他方は、配線ＡＮＯと電気的に接続される。発光デバイス６１のカソードは、配線ＶＣＯＭと電気的に接続される。
　配線ＧＬは配線２３６に相当し、配線ＳＬは配線２３８に相当する（図２３Ｂ参照）。配線ＶＣＯＭは、発光デバイス６１に電流を供給するための電位を与える配線である。トランジスタ５２Ａは、配線ＧＬの電位に基づいて、配線ＳＬとトランジスタ５２Ｂのゲート（第１のゲート）間の導通状態又は非導通状態を制御する機能を有する。例えば、配線ＡＮＯにはＶＤＤが供給され、配線ＶＣＯＭにはＶＳＳが供給される。
　トランジスタ５２Ｂは、発光デバイス６１に流れる電流量を制御する機能を有する。容量５３は、トランジスタ５２Ｂのゲート（第１のゲート）電位を保持する機能を有する。発光デバイス６１が射出する光の強度は、トランジスタ５２Ｂのゲート（第１のゲート）に供給される画像信号に応じて制御される。
　画素回路５１に含まれるトランジスタの一部又は全部に、第２のゲートを設けてもよい。図２５Ａに示す画素回路５１は、トランジスタ５２Ｂが第２のゲートを有し、当該第２のゲートがトランジスタ５２Ｂのソース又はドレインの一方と電気的に接続される構成を示している。なお、トランジスタ５２Ｂの第２のゲートが、トランジスタ５２Ｂの第１のゲートと電気的に接続される構成としてもよい。
　画素回路５１に、前述の半導体装置を好適に用いることができる。例えば、トランジスタ５２Ａに、図１Ｂ等に示すトランジスタ１００を用い、トランジスタ５２Ｂに、トランジスタ２００を用いることができる。
　図２５Ａに示す画素２３０と異なる構成例を、図２５Ｂに示す。画素２３０は、画素回路５１Ａ及び発光デバイス６１を有する。
　図２５Ｂに示す画素回路５１Ａは、トランジスタ５２Ｃを有する点で、図２５Ａに示す画素回路５１と主に異なる。画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、及び容量５３を有する３Ｔｒ１Ｃ型の画素回路である。
　トランジスタ５２Ｃのソース又はドレインの一方は、トランジスタ５２Ｂのソース又はドレインの一方と電気的に接続される。トランジスタ５２Ｃのソース又はドレインの他方は、配線Ｖ０と電気的に接続される。例えば、配線Ｖ０には、基準電位が供給される。
　トランジスタ５２Ｃは、配線ＧＬの電位に基づいて、トランジスタ５２Ｂのソース又はドレインの一方と配線Ｖ０間の導通状態又は非導通状態を制御する機能を有する。トランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート（第１のゲート）−ソース間電位のばらつきを抑制することができる。
　配線Ｖ０を用いて、画素パラメータの設定に用いることのできる電流値を取得することができる。具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、又は発光デバイス６１に流れる電流を、外部に出力するためのモニタ線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路により電圧に変換され、外部に出力することができる。又は、ＡＤコンバータによりデジタル信号に変換され、外部に出力することができる。
　画素回路５１Ａに、前述の半導体装置を好適に用いることができる。例えば、トランジスタ５２Ａ及びトランジスタ５２Ｃに、図１Ｂ等に示すトランジスタ１００を用い、トランジスタ５２Ｂに、トランジスタ２００を用いることができる。
　なお、本発明の一態様の表示装置に適用することができる画素回路は、特に限定されない。
　画素回路５１Ａの構成例を、図２５Ｃに示す。図２５Ｃは、画素回路５１Ａの断面図である。
　図２５Ｃは、画素回路５１Ａに、図１Ｂ等に示す半導体装置１０を適用した構成を示している。具体的には、トランジスタ５２Ａ及びトランジスタ５２Ｃに、トランジスタ１００を適用し、トランジスタ５２Ｂに、トランジスタ２００を適用した構成を示している。
　画素２３０の選択状態を制御するための選択トランジスタとして機能するトランジスタ５２Ａと比較して、発光デバイス６１に流れる電流を制御する駆動トランジスタとして機能するトランジスタ５２Ｂは、飽和特性が高いことが好ましい。トランジスタ５２Ｂに、チャネル長の長いＴＧＳＡ型のトランジスタ２００を適用することで、信頼性の高い表示装置を実現することができる。また、トランジスタ５２Ａ及びトランジスタ５２Ｃに、チャネル長の短い縦チャネル型のトランジスタ１００を適用することで、画素回路５１Ａの占有面積を縮小することができ、高精細の表示装置を実現することができる。
　なお、トランジスタ５２Ｂに、トランジスタ１００を適用してもよい。トランジスタ５２Ｂに、チャネル長の短い縦チャネル型のトランジスタ１００を適用することにより、輝度の高い表示装置を実現することができる。また、画素回路５１Ａの占有面積を縮小することができ、高精細の表示装置を実現することができる。
　トランジスタ５２Ｂが有する導電層２１２ｂは、絶縁層１２０及び絶縁層１１０に設けられる開口１３９を介して、導電層２０２ａと電気的に接続される。また、導電層２１２ｂは、トランジスタ５２Ｃが有する導電層１１２ｂと電気的に接続される。なお、図２５Ｃでは、トランジスタ５２Ａと、トランジスタ５２Ｂと、の電気的な接続を省略している。例えば、絶縁層１９５に、トランジスタ５２Ａが有する導電層１１２ｂに達する第１の開口と、トランジスタ５２Ｂが有する導電層２０４に達する第２の開口と、を設ける。絶縁層１９５上に、第１の開口及び第２の開口を覆うように第１の配線を設けることにより、第１の配線を介して、トランジスタ５２Ａが有する導電層１１２ｂと、トランジスタ５２Ｂが有する導電層２０４と、を電気的に接続させることができる。
　図２５Ｃでは、容量５３を省略している。容量５３は、例えば、トランジスタ５２Ｂのゲート電極として機能する導電層２０４と、トランジスタ５２Ｃのソース電極又はドレイン電極の一方として機能する導電層１１２ｂと、の間の、絶縁層１０６が挟持される領域に形成することができる。なお、容量５３の構成は、特に限定されない。
　トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、及び容量５３を覆うように絶縁層１９５が設けられ、絶縁層１９５を覆うように絶縁層２３５が設けられる。絶縁層２３５上に発光デバイス６１を設けることができる。図２５Ｃでは、発光デバイス６１の一方の電極として機能する画素電極１１１を示している。画素電極１１１は、絶縁層１０６、絶縁層１９５、及び絶縁層２３５に設けられた開口１３５を介して、トランジスタ５２Ｃが有する導電層１１２ｂと電気的に接続される。絶縁層１９５は、トランジスタ５２Ａ、トランジスタ５２Ｂ、及びトランジスタ５２Ｃの保護層として機能する。絶縁層１９５を設けることにより、外部から不純物（例えば、水及び水素）がトランジスタに拡散することを効果的に抑制することができ、表示装置の信頼性を高めることができる。絶縁層２３５は、トランジスタ５２Ａ、トランジスタ５２Ｂ、及びトランジスタ５２Ｃに起因する凹凸を小さくし、発光デバイス６１の被形成面をより平坦にする機能を有する。なお、本明細書等において、絶縁層２３５を平坦化層と記す場合がある。
　絶縁層１９５は、無機材料を有する絶縁層、又は有機材料を有する絶縁層とすることができる。絶縁層１９５には、例えば、酸化物、酸化窒化物、窒化酸化物又は窒化物の無機材料を好適に用いることができる。より具体的には、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、及びハフニウムアルミネートの一又は複数を用いることができる。有機材料として、例えば、アクリル樹脂、及びポリイミド樹脂の一又は複数を用いることができる。有機材料として、感光性の材料を用いてもよい。また、上述の絶縁層を、２以上積層して用いてもよい。絶縁層１９５は、無機材料を有する絶縁層と、有機材料を有する絶縁層と、の積層構造としてもよい。
　絶縁層２３５には、有機材料を有する絶縁層を好適に用いることができる。有機材料として、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル、又はメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。
　絶縁層２３５は、平坦化層として機能することが好ましく、有機絶縁膜が好適である。有機絶縁膜に用いることができる材料として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等が挙げられる。また、絶縁層２３５を、有機絶縁膜と、無機絶縁膜と、の積層構造にしてもよい。絶縁層２３５の最表層は、エッチング保護層としての機能を有することが好ましい。これにより、画素電極１１１の加工時に、絶縁層２３５に凹部が形成されることを抑制することができる。又は、絶縁層２３５には、画素電極１１１の加工時に、凹部が設けられてもよい。
　絶縁層２３５を、有機絶縁層と、無機絶縁層と、の積層構造にしてもよい。例えば、絶縁層２３５を、有機絶縁層と、当該有機絶縁層上の無機絶縁層と、の積層構造とすることができる。絶縁層２３５の最表面に無機絶縁層を設けることにより、エッチング保護層として機能させることができる。これにより、画素電極１１１を形成する際に絶縁層２３５の一部がエッチングされ、絶縁層２３５の平坦性が低くなってしまうことを抑制することができる。
　本発明の一態様の表示装置は、発光デバイスが形成されている基板とは反対方向に光を射出する上面射出型（トップエミッション型）、発光デバイスが形成されている基板側に光を射出する下面射出型（ボトムエミッション型）、両面に光を射出する両面射出型（デュアルエミッション型）のいずれであってもよい。
＜表示装置の構成例１＞
　図２６に、表示装置５０Ａの、ＦＰＣ１７２を含む領域の一部、周辺回路部１６４の一部、表示部１６２の一部、接続部１４０の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
　図２６に示す表示装置５０Ａは、基板１５１と基板１５２との間に、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ等を有する。発光素子１３０Ｒは、赤色の光を呈する画素２３０Ｒが有する表示素子であり、発光素子１３０Ｇは、緑色の光を呈する画素２３０Ｇが有する表示素子であり、発光素子１３０Ｂは、青色の光を呈する画素２３０Ｂが有する表示素子である。
　表示装置５０Ａには、ＳＢＳ構造が適用されている。ＳＢＳ構造は、発光素子ごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。
　表示装置５０Ａは、トップエミッション型である。トップエミッション型は、トランジスタ等を発光素子の発光領域と重ねて配置できるため、ボトムエミッション型に比べて画素の開口率を高めることができる。
　トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂは、いずれも基板１５１上に形成されている。これらのトランジスタは、同一の材料及び同一の工程により作製することができる。
　トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂには、ＯＳトランジスタを好適に用いることができる。トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂには、本発明の一態様のトランジスタを用いることができる。つまり、表示装置５０Ａは、表示部１６２及び周辺回路部１６４の双方に、本発明の一態様のトランジスタを有する。なお、図２６では、表示部１６２にＴＧＳＡ型のトランジスタを用い、周辺回路部１６４に縦チャネル型のトランジスタを用いる例を示しているが、この限りではない。本発明の一態様の表示装置は、表示部１６２に縦チャネル型のトランジスタを用い、周辺回路部１６４にＴＧＳＡ型のトランジスタを用いてもよい。また、図５Ａ乃至図５Ｃに示した半導体装置１０Ａのように、２つの縦チャネル型トランジスタを有する半導体装置を表示装置５０Ａに適用する場合、表示部１６２と周辺回路部１６４の双方に、縦チャネル型のトランジスタを用いることができる。例えば、表示部１６２に本発明の一態様の縦チャネル型のトランジスタを用いることで、画素サイズを縮小することができ、精細度を高めることができる。また、周辺回路部１６４に本発明の一態様の縦チャネル型のトランジスタを用いることで、周辺回路部１６４の占有面積を小さくすることができ、額縁を狭くすることができる。本発明の一態様のトランジスタについては、先の実施の形態の記載を参照することができる。
　表示部１６２に設けられるトランジスタと比較して、周辺回路部１６４に設けられるトランジスタは大きいオン電流を必要とされる場合がある。周辺回路部１６４には、チャネル長の短いトランジスタを用いることが好ましい。例えば、周辺回路部１６４には、前述のトランジスタ１００、トランジスタ１００Ａ乃至トランジスタ１００Ｃ、トランジスタ２００Ａ、並びに、トランジスタ２００Ｇ及びトランジスタ２００Ｈの一種又は複数種を好適に用いることができる。周辺回路部１６４に上述のトランジスタの一種又は複数種を用いることにより、占有面積を縮小することができ、狭額縁の表示装置を実現することができる。また、表示部１６２に設けられるトランジスタには、前述のトランジスタ２００、トランジスタ２００Ｂ乃至トランジスタ２００Ｆの一種又は複数種を好適に用いることができる。図２６では、トランジスタ２０５Ｄに、前述のトランジスタ１００を適用し、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂに、トランジスタ２００を適用した構成を示している。なお、表示部１６２に、トランジスタ１００、トランジスタ１００Ａ乃至トランジスタ１００Ｃ、トランジスタ２００Ａ、並びに、トランジスタ２００Ｇ及びトランジスタ２００Ｈの一種又は複数種を用いてもよく、周辺回路部１６４に、トランジスタ２００、トランジスタ２００Ｂ乃至トランジスタ２００Ｆの一種又は複数種を用いてもよい。
　なお、本実施の形態の表示装置が有するトランジスタは、本発明の一態様のトランジスタのみに限定されない。例えば、本発明の一態様のトランジスタと、他の構造のトランジスタと、を組み合わせて有してもよい。本実施の形態の表示装置は、例えば、プレーナ型のトランジスタ、スタガ型のトランジスタ、逆スタガ型のトランジスタのいずれか一以上を有してもよい。本実施の形態の表示装置が有するトランジスタは、トップゲート型又はボトムゲート型のいずれとしてもよい。又は、チャネルが形成される半導体層の上下にゲート電極が設けられていてもよい。
　本実施の形態の表示装置は、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を有してもよい。シリコンとして、単結晶シリコン、多結晶シリコン、及び非晶質シリコンが挙げられる。特に、半導体層にＬＴＰＳを有するトランジスタ（以下、ＬＴＰＳトランジスタともいう。）を用いることができる。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。
　画素回路に含まれる発光素子の発光輝度を高くする場合、発光素子に流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース−ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、Ｓｉトランジスタと比較して、ソース−ドレイン間における耐圧が高いため、ＯＳトランジスタのソース−ドレイン間には高い電圧を印加することができる。したがって、画素回路に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光素子に流れる電流量を大きくし、発光素子の発光輝度を高くすることができる。
　トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート−ソース間電圧の変化に対して、ソース−ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタとして、ＯＳトランジスタを適用することによって、ゲート−ソース間電圧の変化によって、ソース−ドレイン間に流れる電流を細かく定めることができるため、発光素子に流れる電流量を制御することができる。このため、画素回路における階調数を多くすることができる。
　トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース−ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、ＥＬ素子の電流−電圧特性にばらつきが生じた場合においても、発光素子に安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース−ドレイン間電圧を変化させても、ソース−ドレイン間電流がほぼ変化しないため、発光素子の発光輝度を安定させることができる。
　周辺回路部１６４が有するトランジスタと、表示部１６２が有するトランジスタと、はそれぞれ同じ構造であってもよく、異なる構造であってもよい。周辺回路部１６４が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。同様に、表示部１６２が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。
　表示部１６２が有するトランジスタの全てをＯＳトランジスタとしてもよく、表示部１６２が有するトランジスタの全てをＳｉトランジスタとしてもよく、表示部１６２が有するトランジスタの一部をＯＳトランジスタとし、残りをＳｉトランジスタとしてもよい。
　例えば、表示部１６２に、ＬＴＰＳトランジスタと、ＯＳトランジスタと、の双方を用いることで、消費電力が低く、駆動能力の高い表示装置を実現することができる。また、ＬＴＰＳトランジスタと、ＯＳトランジスタと、を組み合わせる構成を、ＬＴＰＯと呼称する場合がある。
　トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂを覆うように、絶縁層１９５が設けられ、絶縁層１９５上に絶縁層２３５が設けられる。
　絶縁層２３５上に、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂが設けられる。
　発光素子１３０Ｒは、絶縁層２３５上の画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３Ｒと、ＥＬ層１１３Ｒ上の共通電極１１５と、を有する。図２６に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。ＥＬ層１１３Ｒは、赤色の光を発する発光層を有する。
　発光素子１３０Ｇは、絶縁層２３５上の画素電極１１１Ｇと、画素電極１１１Ｇ上のＥＬ層１１３Ｇと、ＥＬ層１１３Ｇ上の共通電極１１５と、を有する。図２６に示す発光素子１３０Ｇは、緑色の光（Ｇ）を発する。ＥＬ層１１３Ｇは、緑色の光を発する発光層を有する。
　発光素子１３０Ｂは、絶縁層２３５上の画素電極１１１Ｂと、画素電極１１１Ｂ上のＥＬ層１１３Ｂと、ＥＬ層１１３Ｂ上の共通電極１１５と、を有する。図２６に示す発光素子１３０Ｂは、青色の光（Ｂ）を発する。ＥＬ層１１３Ｂは、青色の光を発する発光層を有する。
　なお、図２６では、ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂを全て同じ膜厚で示すが、これに限られない。ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂのそれぞれの膜厚は異なっていてもよい。例えば、ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂを、それぞれの発する光を強める光路長に対応した膜厚に設定することが好ましい。これにより、マイクロキャビティ構造を実現し、各発光素子から射出される光の色純度を高めることができる。
　画素電極１１１Ｒは、絶縁層１９５及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層２１２ｂと電気的に接続されている。同様に、画素電極１１１Ｇは、トランジスタ２０５Ｇが有する導電層２１２ｂと電気的に接続され、画素電極１１１Ｂは、トランジスタ２０５Ｂが有する導電層２１２ｂと電気的に接続されている。
　画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂのそれぞれの端部は、絶縁層２３７によって覆われている。絶縁層２３７は、隔壁（土手、バンク、スペーサともいう。）として機能する。絶縁層２３７は、無機絶縁材料及び有機絶縁材料の一方又は双方を用いて、単層構造又は積層構造で設けることができる。絶縁層２３７には、例えば、絶縁層２３５に用いることができる材料を適用することができる。絶縁層２３７により、画素電極と、共通電極と、を電気的に絶縁することができる。また、絶縁層２３７により、隣接する発光素子同士を電気的に絶縁することができる。
　共通電極１１５は、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂに共通して設けられる一続きの膜である。複数の発光素子が共有する共通電極１１５は、接続部１４０に設けられた導電層１２３と電気的に接続される。導電層１２３には、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂと同じ材料及び同じ工程で形成された導電層を用いることが好ましい。
　本発明の一態様の表示装置において、画素電極と共通電極のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
　光を取り出さない側の電極にも、可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層と、の間に当該電極を配置することが好ましい。つまり、ＥＬ層の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。
　発光素子の一対の電極を形成する材料として、金属、合金、電気伝導性化合物、及び、これらの混合物などを適宜用いることができる。当該材料として、具体的には、アルミニウム、マグネシウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、ネオジムなどの金属、及び、これらを適宜組み合わせて含む合金が挙げられる。また、当該材料として、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物、ＩＴＯともいう。）、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯともいう。）、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、及びＩｎ−Ｗ−Ｚｎ酸化物などを挙げることができる。また、当該材料として、アルミニウム、ニッケル、及びランタンの合金（Ａｌ−Ｎｉ−Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、並びに、銀とマグネシウムの合金、及び、銀とパラジウムと銅の合金（Ａｇ−Ｐｄ−Ｃｕ、ＡＰＣとも記す。）等の銀を含む合金が挙げられる。その他、当該材料として、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム、セシウム、カルシウム、ストロンチウム）、ユウロピウム、イッテルビウムなどの希土類金属、及び、これらを適宜組み合わせて含む合金、グラフェン等が挙げられる。
　発光素子には、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光素子が有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）であることが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）であることが好ましい。発光素子がマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光素子から射出される光を強めることができる。
　透明電極の光の透過率は、４０％以上とする。例えば、発光素子の透明電極には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。
　ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂは、それぞれ、島状に設けられる。図２６では、隣り合うＥＬ層１１３Ｒの端部と、ＥＬ層１１３Ｇの端部と、が重なっており、隣り合うＥＬ層１１３Ｇの端部と、ＥＬ層１１３Ｂの端部と、が重なっている。また、図示していないが、隣り合うＥＬ層１１３Ｒの端部と、ＥＬ層１１３Ｂの端部と、が重なっている。ファインメタルマスクを用いて島状のＥＬ層を成膜する場合、図２６に示すように、隣り合うＥＬ層の端部同士が重なることがあるが、これに限られない。つまり、隣り合うＥＬ層同士は重ならず、互いに離隔されていてもよい。また、表示装置において、隣り合うＥＬ層同士が重なっている部分と、隣り合うＥＬ層同士が重ならず離隔されている部分と、の双方が存在してもよい。
　ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂは、それぞれ、少なくとも発光層を有する。発光層は、１種又は複数種の発光物質を有する。発光物質として、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、又は赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
　発光物質として、蛍光材料、燐光材料、ＴＡＤＦ材料、及び量子ドット材料などが挙げられる。
　発光層は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料等）を有してもよい。１種又は複数種の有機化合物として、正孔輸送性の高い物質（正孔輸送性材料）及び電子輸送性の高い物質（電子輸送性材料）の一方又は双方を用いることができる。また、１種又は複数種の有機化合物として、バイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）、又はＴＡＤＦ材料を用いてもよい。
　発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ−Ｔｒｉｐｌｅｔ　Ｅｎｅｒｇｙ　Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光素子の高効率、低電圧駆動、長寿命を同時に実現することができる。
　ＥＬ層は、発光層の他に、正孔注入性の高い物質を含む層（正孔注入層）、正孔輸送性材料を含む層（正孔輸送層）、電子ブロック性の高い物質を含む層（電子ブロック層）、電子注入性の高い物質を含む層（電子注入層）、電子輸送性材料を含む層（電子輸送層）、及び、正孔ブロック性の高い物質を含む層（正孔ブロック層）のうち１つ又は複数を有することができる。その他、ＥＬ層は、バイポーラ性材料及びＴＡＤＦ材料の一方又は双方を含んでいてもよい。
　発光素子には、低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　発光素子には、シングル構造（発光ユニットを１つだけ有する構造）を適用してもよく、タンデム構造（発光ユニットを複数有する構造）を適用してもよい。発光ユニットは、少なくとも１層の発光層を有する。タンデム構造は、複数の発光ユニットが電荷発生層を介して直列に接続された構成である。電荷発生層は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。タンデム構造とすることで、高輝度発光が可能な発光素子とすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減することができるため、信頼性を高めることができる。なお、タンデム構造をスタック構造と呼んでもよい。
　図２６において、タンデム構造の発光素子を用いる場合、ＥＬ層１１３Ｒは、赤色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｇは、緑色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｂは、青色の光を発する発光ユニットを複数有する構造であると好ましい。
　発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂ上には、保護層１３１が設けられる。保護層１３１と、基板１５２と、は接着層１４２を介して、接着されている。基板１５２には、遮光層１１７が設けられる。発光素子の封止には、例えば、固体封止構造又は中空封止構造を適用することができる。図２６では、基板１５２と、基板１５１と、の間の空間が、接着層１４２で充填されており、固体封止構造が適用されている。又は、当該空間を不活性ガス（窒素又はアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層１４２は、発光素子と重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１４２とは異なる樹脂で充填してもよい。
　保護層１３１は、少なくとも表示部１６２に設けられており、表示部１６２全体を覆うように設けられることが好ましい。保護層１３１は、表示部１６２だけでなく、接続部１４０及び周辺回路部１６４を覆うように設けられることが好ましい。また、保護層１３１は、表示装置５０Ａの端部にまで設けられることが好ましい。一方で、接続部１６８には、ＦＰＣ１７２と、導電層１６６と、を電気的に接続させるため、保護層１３１が設けられていない部分が生じる。
　発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂ上に保護層１３１を設けることで、発光素子の信頼性を高めることができる。
　保護層１３１は単層構造でもよく、２層以上の積層構造であってもよい。また、保護層１３１の導電性は問わない。保護層１３１として、絶縁膜、半導体膜、及び導電膜の少なくとも一種を用いることができる。
　保護層１３１が無機膜を有することで、共通電極１１５の酸化を防止する、発光素子に不純物（水及び酸素等）が入り込むことを抑制する等、発光素子の劣化を抑制し、表示装置の信頼性を高めることができる。
　保護層１３１には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。特に、保護層１３１は、窒化絶縁膜又は窒化酸化絶縁膜を有することが好ましく、窒化絶縁膜を有することがより好ましい。
　保護層１３１には、ＩＴＯ、Ｉｎ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、又はＩＧＺＯ等を含む無機膜を用いることもできる。当該無機膜は、高抵抗であることが好ましく、具体的には、共通電極１１５よりも高抵抗であることが好ましい。当該無機膜は、さらに窒素を含んでいてもよい。
　発光素子の発光を、保護層１３１を介して取り出す場合、保護層１３１は、可視光に対する透過性が高いことが好ましい。例えば、ＩＴＯ、ＩＧＺＯ、及び酸化アルミニウムは、それぞれ、可視光に対する透過性が高い無機材料であるため、好ましい。
　保護層１３１として、例えば、酸化アルミニウム膜と、酸化アルミニウム膜上の窒化シリコン膜と、の積層構造、又は、酸化アルミニウム膜と、酸化アルミニウム膜上のＩＧＺＯ膜と、の積層構造を用いることができる。当該積層構造を用いることで、不純物（水及び酸素等）がＥＬ層側に入り込むことを抑制することができる。
　さらに、保護層１３１は、有機膜を有してもよい。例えば、保護層１３１は、有機膜と無機膜の双方を有してもよい。保護層１３１に用いることができる有機膜として、例えば、絶縁層２３５に用いることができる有機絶縁膜などが挙げられる。
　基板１５１の、基板１５２が重ならない領域には、接続部１６８が設けられる。接続部１６８では、配線１６５が、導電層１６６及び接続層２４２を介して、ＦＰＣ１７２と電気的に接続されている。導電層１６６は、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂと同一の導電膜を加工して得られた導電層の単層構造である例を示す。接続部１６８の上面では、導電層１６６が露出している。これにより、接続部１６８と、ＦＰＣ１７２とを、接続層２４２を介して、電気的に接続することができる。
　配線１６５は、周辺回路部１６４が有するトランジスタと電気的に接続される。図２６では、トランジスタ２０５Ｄが有する導電層１１２ｂが延伸し、配線１６５として機能する構成を示している。なお、配線１６５の構成は、これに限定されない。
　表示装置５０Ａは、トップエミッション型である。発光素子が発する光は、基板１５２側に射出される。基板１５２には、可視光に対する透過性が高い材料を用いることが好ましい。画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂは可視光を反射する材料を含み、対向電極（共通電極１１５）は可視光を透過する材料を含む。
　基板１５２の基板１５１側の面には、遮光層１１７を設けることが好ましい。遮光層１１７は、隣り合う発光素子の間、接続部１４０、及び周辺回路部１６４などに設けることができる。
　基板１５２の基板１５１側の面、又は保護層１３１上に、カラーフィルタなどの着色層を設けてもよい。発光素子に重ねてカラーフィルタを設けることで、画素から射出される光の色純度を高めることができる。
　基板１５２の外側（基板１５１とは反対側の面）には、各種光学部材を配置することができる。光学部材として、例えば、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルムが挙げられる。また、基板１５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等の表面保護層を配置してもよい。例えば、表面保護層として、ガラス層又はシリカ層（ＳｉＯｘ層）を設けることで、表面汚染及び傷の発生を抑制することができ、好ましい。また、表面保護層として、ＤＬＣ（ダイヤモンドライクカーボン）、酸化アルミニウム（ＡｌＯｘ）、ポリエステル系材料、又はポリカーボネート系材料などを用いてもよい。なお、表面保護層には、可視光に対する透過率が高い材料を用いることが好ましい。また、表面保護層には、硬度が高い材料を用いることが好ましい。
　基板１５１及び基板１５２として、それぞれ、ガラス、石英、セラミックス、サファイア、樹脂、金属、合金、半導体などを用いることができる。発光素子からの光を取り出す側の基板には、当該光を透過する材料を用いる。基板１５１及び基板１５２に可撓性を有する材料を用いると、表示装置の可撓性が高まり、フレキシブルディスプレイを実現することができる。また、基板１５１及び基板１５２の少なくとも一方として、偏光板を用いてもよい。
　基板１５１及び基板１５２として、それぞれ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。基板１５１及び基板１５２の少なくとも一方に、可撓性を有する程度の厚さのガラスを用いてもよい。
　なお、表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる。）。光学等方性が高いフィルムとして、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう。）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリルフィルム等が挙げられる。
　接着層１４２として、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤として、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
　接続層２４２として、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）などを用いることができる。
＜表示装置の構成例２＞
　図２７に示す表示装置５０Ｂは、各色の副画素に、共通のＥＬ層１１３を有する発光素子と、着色層（カラーフィルタなど）と、が用いられている点で、表示装置５０Ａと主に異なる。なお、以降の表示装置の説明では、先に説明した表示装置と同様の部分については、説明を省略することがある。
　図２７に示す表示装置５０Ｂは、基板１５１と基板１５２との間に、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ、赤色の光を透過する着色層１３２Ｒ、緑色の光を透過する着色層１３２Ｇ、及び、青色の光を透過する着色層１３２Ｂ等を有する。
　発光素子１３０Ｒは、画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｒの発光は、着色層１３２Ｒを介して、表示装置５０Ｂの外部に赤色の光として取り出される。
　発光素子１３０Ｇは、画素電極１１１Ｇと、画素電極１１１Ｇ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｇの発光は、着色層１３２Ｇを介して、表示装置５０Ｂの外部に緑色の光として取り出される。
　発光素子１３０Ｂは、画素電極１１１Ｂと、画素電極１１１Ｂ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｂの発光は、着色層１３２Ｂを介して、表示装置５０Ｂの外部に青色の光として取り出される。
　発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、ＥＬ層１１３と、共通電極１１５と、をそれぞれ共有する。各色の副画素に共通のＥＬ層１１３を設ける構成は、各色の副画素にそれぞれ異なるＥＬ層を設ける構成に比べて、作製工程数の削減が可能である。
　例えば、図２７に示す発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、白色の光を発する。発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂが発する白色の光が、それぞれ、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂを透過することで、所望の色の光を得ることができる。
　白色の光を発する発光素子は、２つ以上の発光層を含むことが好ましい。２つの発光層を用いて白色発光を得る場合、２つの発光層の発光色が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と、第２の発光層の発光色と、を補色の関係になるようにすることで、発光素子全体として、白色発光する構成を得ることができる。また、３つ以上の発光層を用いて白色発光を得る場合、３つ以上の発光層の発光色が合わさることで、発光素子全体として、白色発光する構成とすればよい。
　ＥＬ層１１３は、例えば、青色の光を発する発光物質を有する発光層、及び、青色よりも長波長の可視光を発する発光物質を有する発光層を有することが好ましい。ＥＬ層１１３は、例えば、黄色の光を発する発光層、及び、青色の光を発する発光層を有することが好ましい。又は、ＥＬ層１１３は、例えば、赤色の光を発する発光層、緑色の光を発する発光層、及び、青色の光を発する発光層を有することが好ましい。
　白色の光を発する発光素子には、タンデム構造を用いることが好ましい。具体的には、黄色の光を発する発光ユニットと、青色の光を発する発光ユニットと、を有する２段タンデム構造、赤色と緑色の光を発する発光ユニットと、青色の光を発する発光ユニットと、を有する２段タンデム構造、青色の光を発する発光ユニットと、黄色、黄緑色、又は緑色の光を発する発光ユニットと、青色の光を発する発光ユニットと、をこの順で有する３段タンデム構造、又は、青色の光を発する発光ユニットと、黄色、黄緑色、又は緑色の光と、赤色の光と、を発する発光ユニットと、青色の光を発する発光ユニットと、をこの順で有する３段タンデム構造などを適用することができる。例えば、発光ユニットの積層数と色の順番として、陽極側から、Ｂ、Ｙの２段構造、Ｂと発光ユニットＸとの２段構造、Ｂ、Ｙ、Ｂの３段構造、Ｂ、Ｘ、Ｂの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番として、陽極側から、Ｒ、Ｙの２層構造、Ｒ、Ｇの２層構造、Ｇ、Ｒの２層構造、Ｇ、Ｒ、Ｇの３層構造、又は、Ｒ、Ｇ、Ｒの３層構造などとすることができる。また、２つの発光層の間に他の層が設けられていてもよい。
　又は、例えば、図２７に示す発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、青色の光を発する。このとき、ＥＬ層１１３は、青色の光を発する発光層を１層以上有する。青色の光を呈する画素２３０Ｂにおいては、発光素子１３０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する画素２３０Ｒ、及び、緑色の光を呈する画素２３０Ｇにおいては、発光素子１３０Ｒ又は発光素子１３０Ｇと、基板１５２と、の間に、色変換層を設けることで、発光素子１３０Ｒ又は発光素子１３０Ｇが発する青色の光を、より長波長の光に変換し、赤色又は緑色の光を取り出すことができる。さらに、発光素子１３０Ｒ上には、色変換層と、基板１５２と、の間に着色層１３２Ｒを設け、発光素子１３０Ｇ上には、色変換層と、基板１５２と、の間に着色層１３２Ｇを設けることが好ましい。発光素子が発する光の一部は、色変換層で変換されずにそのまま透過してしまうことがある。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
＜表示装置の構成例３＞
　図２８に示す表示装置５０Ｃは、ボトムエミッション型の表示装置である点で、表示装置５０Ｂと主に相違する。
　発光素子が発する光は、基板１５１側に射出される。基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
　基板１５１と、トランジスタと、の間には、遮光層１１７を形成することが好ましい。図２８では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０５Ｄ、トランジスタ２０５Ｒ（図示しない。）、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなどが設けられる例を示す。また、絶縁層１９５上に、着色層１３２Ｒ（図示しない。）、着色層１３２Ｇ、及び着色層１３２Ｂが設けられ、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂ上に、絶縁層２３５が設けられる。
　着色層１３２Ｇと重なる発光素子１３０Ｇは、画素電極１１１Ｇと、ＥＬ層１１３と、共通電極１１５と、を有する。
　着色層１３２Ｂと重なる発光素子１３０Ｂは、画素電極１１１Ｂと、ＥＬ層１１３と、共通電極１１５と、を有する。
　また、図示していないが、着色層１３２Ｒと重なる発光素子１３０Ｒは、画素電極１１１Ｒと、ＥＬ層１１３と、共通電極１１５と、を有する。
　画素電極１１１Ｒ（図示しない。）、画素電極１１１Ｇ、及び画素電極１１１Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１１５には、可視光を反射する材料を用いることが好ましい。ボトムエミッション型の表示装置では、共通電極１１５に抵抗率の低い金属等を用いることができるため、共通電極１１５の抵抗に起因する電圧降下が生じることを抑制することができ、高い表示品位を実現することができる。
　なお、図２８では、表示部１６２にＴＧＳＡ型のトランジスタを用い、周辺回路部１６４に縦チャネル型のトランジスタを用いる例を示しているが、この限りではない。前述したように、本発明の一態様の表示装置は、表示部１６２と、周辺回路部１６４のいずれに対しても、縦チャネル型のトランジスタを適用することができる。したがって、例えば、表示部１６２に、本発明の一態様の縦チャネル型のトランジスタを用いることで、ボトムエミッション構造の表示装置において、画素の開口率を高めること、又は、画素のサイズを小さくすることができる。
＜表示装置の構成例４＞
　図２９Ａに示す表示装置５０Ｄは、受光素子１３０Ｓを有する点で、表示装置５０Ａと主に相違する。
　表示装置５０Ｄは、画素に、発光素子と受光素子を有する。表示装置５０Ｄにおいて、発光素子として有機ＥＬ素子を用い、受光素子として有機フォトダイオードを用いることが好ましい。有機ＥＬ素子及び有機フォトダイオードは、同一基板上に形成することができる。したがって、有機ＥＬ素子を用いた表示装置に、有機フォトダイオードを内蔵することができる。
　画素に、発光素子及び受光素子を有する表示装置５０Ｄでは、画素が受光機能を有するため、画像を表示しながら、対象物の接触又は近接を検出することができる。したがって、表示部１６２は、画像表示機能に加えて、撮像機能及びセンシング機能の一方又は双方を有する。例えば、表示装置５０Ｄが有する副画素全てで画像を表示するだけでなく、一部の副画素は、光源としての光を呈し、他の一部の副画素で光検出を行い、残りの副画素で画像を表示することもできる。
　したがって、表示装置５０Ｄと別に受光部及び光源を設けなくてもよく、電子機器の部品点数を削減することができる。例えば、電子機器に設けられる生体認証装置、又はスクロールなどを行うための静電容量方式のタッチパネルなどを別途設ける必要がない。したがって、表示装置５０Ｄを用いることで、製造コストが低減された電子機器を提供することができる。
　受光素子をイメージセンサに用いる場合、表示装置５０Ｄは、受光素子を用いて、画像を撮像することができる。例えば、イメージセンサを用いて、指紋、掌紋、虹彩、脈形状（静脈形状、動脈形状を含む。）、又は顔などを用いた個人認証のための撮像を行うことができる。
　受光素子は、タッチセンサ（ダイレクトタッチセンサともいう。）又は非接触センサ（ホバーセンサ、ホバータッチセンサ、タッチレスセンサともいう。）などに用いることができる。タッチセンサは、表示装置と、対象物（指、手、又はペンなど）と、が直接接することで、対象物を検出することができる。また、非接触センサは、対象物が表示装置に接触しなくても、当該対象物を検出することができる。
　受光素子１３０Ｓは、絶縁層２３５上の画素電極１１１Ｓと、画素電極１１１Ｓ上の機能層１１３Ｓと、機能層１１３Ｓ上の共通電極１１５と、を有する。機能層１１３Ｓには、表示装置５０Ｄの外部から光Ｌｉｎが入射する。
　画素電極１１１Ｓは、絶縁層１９５及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｓが有する導電層２１２ｂと電気的に接続されている。
　画素電極１１１Ｓの端部は、絶縁層２３７によって覆われている。
　共通電極１１５は、受光素子１３０Ｓ、発光素子１３０Ｒ（図示しない。）、発光素子１３０Ｇ、及び発光素子１３０Ｂに共通して設けられる一続きの膜である。発光素子と、受光素子と、が共有する共通電極１１５は、接続部１４０に設けられた導電層１２３と電気的に接続される。
　機能層１１３Ｓは、少なくとも活性層（光電変換層ともいう。）を有する。活性層は、半導体を含む。当該半導体として、シリコンなどの無機半導体、及び、有機化合物を含む有機半導体が挙げられる。本実施の形態では、活性層が有する半導体として、有機半導体を用いる例を示す。有機半導体を用いることで、発光層と、活性層と、を同じ方法（例えば、真空蒸着法）で形成することができ、製造装置を共通にできるため好ましい。
　機能層１１３Ｓは、活性層以外の層として、正孔輸送性の高い物質、電子輸送性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有してもよい。また、上記に限られず、正孔注入性の高い物質、正孔ブロック材料、電子注入性の高い物質、又は電子ブロック材料などを含む層をさらに有してもよい。受光素子が有する活性層以外の層には、例えば、上述の発光素子に用いることができる材料を用いることができる。
　受光素子には、低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。受光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　図２９Ｂ及び図２９Ｃに示す表示装置５０Ｄは、基板１５１と、基板１５２と、の間に、受光素子を有する層３５３、回路層３５５、及び、発光素子を有する層３５７を有する。
　層３５３は、例えば、受光素子１３０Ｓを有する。層３５７は、例えば、発光素子１３０Ｒ、１３０Ｇ、及び１３０Ｂを有する。
　回路層３５５は、受光素子を駆動する回路、及び、発光素子を駆動する回路を有する。回路層３５５は、例えば、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂを有する。その他、回路層３５５には、スイッチ、容量、抵抗、配線、及び端子などのうち、１つ又は複数を設けることができる。
　図２９Ｂは、受光素子１３０Ｓをタッチセンサに用いる例である。図２９Ｂに示すように、層３５７において発光素子が発した光を、表示装置５０Ｄに接触した指３５２が反射することで、層３５３における受光素子がその反射光を検出する。これにより、表示装置５０Ｄに、指３５２が接触したことを検出することができる。
　図２９Ｃは、受光素子１３０Ｓを非接触センサに用いる例である。図２９Ｃに示すように、層３５７において発光素子が発した光を、表示装置５０Ｄに近接している（つまり、接触していない）指３５２が反射することで、層３５３における受光素子がその反射光を検出する。
＜表示装置の構成例５＞
　図３０に示す表示装置５０Ｅは、ＭＭＬ構造が適用された表示装置の一例である。つまり、表示装置５０Ｅは、ファインメタルマスクを用いずに作製された発光素子を有する。なお、基板１５１から絶縁層２３５までの積層構造、及び、保護層１３１から基板１５２までの積層構造は、表示装置５０Ａと同様のため、説明を省略する。
　図３０において、絶縁層２３５上に、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂが設けられる。
　発光素子１３０Ｒは、絶縁層２３５上の導電層１２４Ｒと、導電層１２４Ｒ上の導電層１２６Ｒと、導電層１２６Ｒ上の層１３３Ｒと、層１３３Ｒ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図３０に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。層１３３Ｒは、赤色の光を発する発光層を有する。発光素子１３０Ｒにおいて、層１３３Ｒ及び共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｒ及び導電層１２６Ｒのうち、一方又は双方を画素電極と呼ぶことができる。
　発光素子１３０Ｇは、絶縁層２３５上の導電層１２４Ｇと、導電層１２４Ｇ上の導電層１２６Ｇと、導電層１２６Ｇ上の層１３３Ｇと、層１３３Ｇ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図３０に示す発光素子１３０Ｇは、緑色の光（Ｇ）を発する。層１３３Ｇは、緑色の光を発する発光層を有する。発光素子１３０Ｇにおいて、層１３３Ｇ及び共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｇ及び導電層１２６Ｇのうち、一方又は双方を画素電極と呼ぶことができる。
　発光素子１３０Ｂは、絶縁層２３５上の導電層１２４Ｂと、導電層１２４Ｂ上の導電層１２６Ｂと、導電層１２６Ｂ上の層１３３Ｂと、層１３３Ｂ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図３０に示す発光素子１３０Ｂは、青色の光（Ｂ）を発する。層１３３Ｂは、青色の光を発する発光層を有する。発光素子１３０Ｂにおいて、層１３３Ｂ及び共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｂ及び導電層１２６Ｂのうち、一方又は双方を画素電極と呼ぶことができる。
　本明細書等では、発光素子が有するＥＬ層のうち、発光素子ごとに島状に設けられた層を層１３３Ｂ、層１３３Ｇ、又は層１３３Ｒと示し、複数の発光素子が共有する層を共通層１１４と示す。なお、本明細書等において、共通層１１４を含めず、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂを指して、島状のＥＬ層、島状に形成されたＥＬ層などと呼ぶ場合もある。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、互いに離隔されている。ＥＬ層を発光素子ごとに島状に設けることで、隣接する発光素子間のリーク電流を抑制することができる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現することができる。
　なお、図３０では、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂを全て同じ膜厚で示すが、これに限られない。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの膜厚は異なっていてもよい。
　導電層１２４Ｒは、絶縁層１９５及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層２１２ｂと電気的に接続されている。同様に、導電層１２４Ｇは、トランジスタ２０５Ｇが有する導電層２１２ｂと電気的に接続され、導電層１２４Ｂは、トランジスタ２０５Ｂが有する導電層２１２ｂと電気的に接続されている。
　導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂは、絶縁層１９５及び絶縁層２３５に設けられた開口を覆うように形成される。導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂの凹部には、それぞれ、層１２８が埋め込まれている。
　層１２８は、導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂの凹部を平坦化する機能を有する。導電層１２４Ｒ、導電層１２４Ｇ、導電層１２４Ｂ、及び層１２８上には、それぞれ、導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂと電気的に接続される導電層１２６Ｒ、導電層１２６Ｇ、及び導電層１２６Ｂが設けられる。したがって、導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂの凹部と重なる領域も発光領域として使用することができ、画素の開口率を高めることができる。導電層１２４Ｒ及び導電層１２６Ｒ、導電層１２４Ｇ及び導電層１２６Ｇ、並びに、導電層１２４Ｂ及び導電層１２６Ｂには、反射電極として機能する導電層を用いることが好ましい。
　層１２８は、絶縁層であってもよく、導電層であってもよい。層１２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層１２８は、絶縁材料を用いて形成されることが好ましく、有機絶縁材料を用いて形成されることが特に好ましい。層１２８には、例えば、前述の絶縁層２３７に用いることができる有機絶縁材料を適用することができる。
　図３０では、層１２８の上面が平坦部を有する例を示すが、層１２８の形状は、特に限定されない。層１２８の上面は、凸曲面、凹曲面、及び平面の少なくとも１つを有することができる。
　層１２８の上面の高さと、導電層１２４Ｒの上面の高さと、は一致又は概略一致してもよく、互いに異なってもよい。例えば、層１２８の上面の高さは、導電層１２４Ｒの上面の高さより低くてもよく、高くてもよい。
　導電層１２６Ｒの端部は、導電層１２４Ｒの端部と揃っていてもよく、導電層１２４Ｒの端部の側面を覆っていてもよい。導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部は、テーパ形状を有することが好ましい。具体的には、導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部は、テーパ角９０度未満のテーパ形状を有することが好ましい。画素電極の端部がテーパ形状を有する場合、画素電極の側面に沿って設けられる層１３３Ｒも、テーパ形状を有する。画素電極の側面をテーパ形状とすることで、画素電極の側面に沿って設けられるＥＬ層の被覆性を良好にすることができる。
　導電層１２４Ｇ、導電層１２６Ｇ、及び、導電層１２４Ｂ、導電層１２６Ｂについても、導電層１２４Ｒ、導電層１２６Ｒと同様であるため、詳細な説明は省略する。
　導電層１２６Ｒの上面及び側面は、層１３３Ｒによって覆われている。同様に、導電層１２６Ｇの上面及び側面は、層１３３Ｇによって覆われており、導電層１２６Ｂの上面及び側面は、層１３３Ｂによって覆われている。したがって、導電層１２６Ｒ、導電層１２６Ｇ、及び導電層１２６Ｂが設けられる領域全体を、それぞれ、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂの発光領域として用いることができるため、画素の開口率を高めることができる。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂそれぞれの上面の一部及び側面は、絶縁層１２５及び絶縁層１２７によって覆われている。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂ、並びに、絶縁層１２５及び絶縁層１２７上に、共通層１１４が設けられ、共通層１１４上に共通電極１１５が設けられる。共通層１１４及び共通電極１１５は、それぞれ、複数の発光素子に共通して設けられる一続きの膜である。
　図３０において、導電層１２６Ｒと層１３３Ｒとの間には、図２６等に示す絶縁層２３７が設けられていない。つまり、表示装置５０Ｅには、画素電極に接し、かつ、画素電極の上面端部を覆う絶縁層（隔壁、バンク、スペーサなどともいう。）が設けられていない。そのため、隣り合う発光素子の間隔を極めて狭くすることができる。したがって、高精細、又は、高解像度の表示装置を実現することができる。また、当該絶縁層を形成するためのマスクも不要となり、表示装置の製造コストを削減することができる。
　前述の通り、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層を有する。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリア輸送層（電子輸送層又は正孔輸送層）と、を有することが好ましい。又は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層（正孔ブロック層又は電子ブロック層）と、を有することが好ましい。又は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの表面は、表示装置の作製工程中に露出するため、キャリア輸送層及びキャリアブロック層の一方又は双方を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光素子の信頼性を高めることができる。
　共通層１１４は、例えば、電子注入層又は正孔注入層を有する。又は、共通層１１４は、電子輸送層と、電子注入層と、を積層して有してもよく、正孔輸送層と、正孔注入層と、を積層して有してもよい。共通層１１４は、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂで共有されている。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面は、絶縁層１２５によって覆われている。絶縁層１２７は、絶縁層１２５を介して、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面を覆っている。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの側面（さらには、上面の一部）が、絶縁層１２５及び絶縁層１２７の少なくとも一方によって覆われていることで、共通層１１４（又は共通電極１１５）が、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの側面と接することを抑制し、発光素子のショートを抑制することができる。これにより、発光素子の信頼性を高めることができる。
　絶縁層１２５は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面と接することが好ましい。絶縁層１２５が層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂと接する構成とすることで、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの膜剥がれを防止することができ、発光素子の信頼性を高めることができる。
　絶縁層１２７は、絶縁層１２５の凹部を充填するように、絶縁層１２５上に設けられる。絶縁層１２７は、絶縁層１２５の側面の少なくとも一部を覆うことが好ましい。
　絶縁層１２５及び絶縁層１２７を設けることで、隣り合う島状の層の間を埋めることができるため、島状の層上に設ける層（例えば、キャリア注入層及び共通電極など）の被形成面の高低差の大きな凹凸を低減し、より平坦にすることができる。したがって、キャリア注入層及び共通電極などの被覆性を高めることができる。
　共通層１１４及び共通電極１１５は、層１３３Ｒ、層１３３Ｇ、層１３３Ｂ、絶縁層１２５、及び絶縁層１２７上に設けられる。絶縁層１２５及び絶縁層１２７を設ける前の段階では、画素電極及び島状のＥＬ層が設けられる領域と、画素電極及び島状のＥＬ層が設けられない領域（発光素子間の領域）と、に起因する段差が生じている。本発明の一態様の表示装置は、絶縁層１２５及び絶縁層１２７を有することで、当該段差を平坦化させることができ、共通層１１４及び共通電極１１５の被覆性を向上させることができる。したがって、共通層１１４及び共通電極１１５の段切れによる接続不良を抑制することができる。また、段差によって共通電極１１５が局所的に薄膜化して、電気抵抗が上昇することを抑制することができる。
　絶縁層１２７の上面は、より平坦性の高い形状を有することが好ましい。絶縁層１２７の上面は、平面、凸曲面、及び凹曲面のうち、少なくとも１つを有してもよい。例えば、絶縁層１２７の上面は、平坦性の高い、滑らかな形状を有することが好ましい。
　絶縁層１２５は、無機材料を有する絶縁層とすることができる。絶縁層１２５には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。絶縁層１２５は、単層構造であってもよく、積層構造であってもよい。特に、酸化アルミニウムは、エッチングにおいて、ＥＬ層との選択比が高く、後述する絶縁層１２７の形成において、ＥＬ層を保護する機能を有するため、好ましい。特に、ＡＬＤ法により形成した酸化アルミニウム膜、酸化ハフニウム膜、又は酸化シリコン膜等の無機絶縁膜を絶縁層１２５に適用することで、ピンホールが少なく、ＥＬ層を保護する機能に優れた絶縁層１２５を形成することができる。また、絶縁層１２５は、ＡＬＤ法により形成した膜と、スパッタリング法により形成した膜と、の積層構造としてもよい。絶縁層１２５は、例えば、ＡＬＤ法によって形成された酸化アルミニウム膜と、スパッタリング法によって形成された窒化シリコン膜と、の積層構造であってもよい。
　絶縁層１２５は、水及び酸素の少なくとも一方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方の拡散を抑制する機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方を捕獲、又は固着する（ゲッタリングともいう。）機能を有することが好ましい。
　絶縁層１２５が、バリア絶縁層としての機能、又はゲッタリング機能を有することで、外部から各発光素子に拡散し得る不純物（代表的には、水及び酸素の少なくとも一方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光素子、さらには、信頼性の高い表示装置を提供することができる。
　絶縁層１２５は、不純物濃度が低いことが好ましい。これにより、絶縁層１２５からＥＬ層に不純物が混入し、ＥＬ層が劣化することを抑制することができる。また、絶縁層１２５において、不純物濃度を低くすることで、水及び酸素の少なくとも一方に対するバリア性を高めることができる。例えば、絶縁層１２５は、水素濃度及び炭素濃度の一方、好ましくは双方が十分に低いことが望ましい。
　絶縁層１２５上に設けられる絶縁層１２７は、隣接する発光素子間に形成された絶縁層１２５の高低差の大きな凹凸を平坦化する機能を有する。言い換えると、絶縁層１２７を有することで、共通電極１１５を形成する面の平坦性を向上させる効果を奏する。
　絶縁層１２７として、有機材料を有する絶縁層を好適に用いることができる。有機材料として、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。
　絶縁層１２７として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を用いてもよい。また、絶縁層１２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、又はアルコール可溶性のポリアミド樹脂等の有機材料を用いてもよい。また、感光性の樹脂として、フォトレジストを用いてもよい。感光性の有機樹脂として、ポジ型の材料及びネガ型の材料のどちらを用いてもよい。
　絶縁層１２７には、可視光を吸収する材料を用いてもよい。絶縁層１２７が発光素子からの発光を吸収することで、発光素子から、絶縁層１２７を介して、隣接する発光素子に光が漏れること（迷光）を抑制することができる。これにより、表示装置の表示品位を高めることができる。また、表示装置に偏光板を用いなくても、表示品位を高めることができるため、軽量かつ薄型の表示装置を実現することができる。
　可視光を吸収する材料として、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えばポリイミドなど）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色、又は３色以上のカラーフィルタ材料を積層又は混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に、３色以上のカラーフィルタ材料を混合させることで、黒色又は黒色近傍の樹脂層とすることが可能となる。
＜表示装置の構成例６＞
　図３１に示す表示装置５０Ｆは、各色の副画素に、層１３３を有する発光素子と、着色層（カラーフィルタなど）と、が用いられている点で、表示装置５０Ｅと主に異なる。
　図３１に示す表示装置５０Ｆは、基板１５１と、基板１５２と、の間に、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ、赤色の光を透過する着色層１３２Ｒ、緑色の光を透過する着色層１３２Ｇ、及び、青色の光を透過する着色層１３２Ｂ等を有する。
　発光素子１３０Ｒの発光は、着色層１３２Ｒを介して、表示装置５０Ｆの外部に赤色の光として取り出される。同様に、発光素子１３０Ｇの発光は、着色層１３２Ｇを介して、表示装置５０Ｆの外部に緑色の光として取り出される。発光素子１３０Ｂの発光は、着色層１３２Ｂを介して、表示装置５０Ｆの外部に青色の光として取り出される。
　発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、それぞれ、層１３３を有する。これら３つの層１３３は、同一の工程、同一の材料で形成される。また、これら３つの層１３３は、互いに離隔されている。ＥＬ層を発光素子ごとに島状に設けることで、隣接する発光素子間のリーク電流を抑制することができる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現することができる。
　例えば、図３１に示す発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、それぞれ、白色の光を発する。発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂが発する白色の光が、それぞれ、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂを透過することで、所望の色の光を得ることができる。
　又は、例えば、図３１に示す発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、それぞれ、青色の光を発する。このとき、層１３３は、青色の光を発する発光層を１層以上有する。青色の光を呈する画素２３０Ｂにおいては、発光素子１３０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する画素２３０Ｒ、及び、緑色の光を呈する画素２３０Ｇにおいては、発光素子１３０Ｒ又は発光素子１３０Ｇと、基板１５２と、の間に、色変換層を設けることで、発光素子１３０Ｒ又は発光素子１３０Ｇが発する青色の光を、より長波長の光に変換し、赤色又は緑色の光を取り出すことができる。さらに、発光素子１３０Ｒ上には、色変換層と、基板１５２と、の間に着色層１３２Ｒを設け、発光素子１３０Ｇ上には、色変換層と、基板１５２と、の間に着色層１３２Ｇを設けることが好ましい。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
＜表示装置の構成例７＞
　図３２に示す表示装置５０Ｇは、ボトムエミッション型の表示装置である点で、表示装置５０Ｆと主に相違する。
　発光素子が発する光は、基板１５１側に射出される。基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
　基板１５１と、トランジスタと、の間には、遮光層１１７を形成することが好ましい。図３２では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０５Ｄ、トランジスタ２０５Ｒ（図示しない。）、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなどが設けられる例を示す。また、絶縁層１９５上に、着色層１３２Ｒ（図示しない。）、着色層１３２Ｇ、及び着色層１３２Ｂが設けられ、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂ上に絶縁層２３５が設けられる。
　着色層１３２Ｇと重なる発光素子１３０Ｇは、導電層１２４Ｇと、導電層１２６Ｇと、ＥＬ層１１３と、共通層１１４と、共通電極１１５と、を有する。
　着色層１３２Ｂと重なる発光素子１３０Ｂは、導電層１２４Ｂと、導電層１２６Ｂと、ＥＬ層１１３と、共通層１１４と、共通電極１１５と、を有する。
　また、図示していないが、着色層１３２Ｒと重なる発光素子１３０Ｒは、導電層１２４Ｒと、導電層１２６Ｒと、ＥＬ層１１３と、共通層１１４と、共通電極１１５と、を有する。
　導電層１２４Ｒ（図示しない。）、導電層１２４Ｇ、導電層１２４Ｂ、導電層１２６Ｒ（図示しない。）、導電層１２６Ｇ、及び導電層１２６Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１１５には、可視光を反射する材料を用いることが好ましい。ボトムエミッション型の表示装置では、共通電極１１５に抵抗率の低い金属等を用いることができるため、共通電極１１５の抵抗に起因する電圧降下が生じることを抑制することができ、高い表示品位を実現することができる。
　なお、図３２では、表示部１６２にＴＧＳＡ型のトランジスタを用い、周辺回路部１６４に縦チャネル型のトランジスタを用いる例を示しているが、この限りではない。前述したように、本発明の一態様の表示装置は、表示部１６２と、周辺回路部１６４のいずれに対しても、縦チャネル型のトランジスタを適用することができる。したがって、例えば、表示部１６２に、本発明の一態様の縦チャネル型のトランジスタを用いることで、ボトムエミッション構造の表示装置において、画素の開口率を高めること、又は、画素のサイズを小さくすることができる。
＜表示装置の作製方法例＞
　以下では、ＭＭＬ構造が適用された表示装置の作製方法について、図３３Ａ乃至図３３Ｆを用いて説明する。ここでは、ファインメタルマスクを用いずに発光素子を作製する工程について詳述する。図３３Ａ乃至図３３Ｆには、各工程における、表示部１６２が有する３つの発光素子と、接続部１４０と、の断面図を示す。
　発光素子の作製には、蒸着法などの真空プロセス、及び、スピンコート法、インクジェット法などの溶液プロセスを用いることができる。蒸着法として、スパッタリング法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法などの物理蒸着法（ＰＶＤ法）、及び、化学蒸着法（ＣＶＤ法）等が挙げられる。特にＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、正孔ブロック層、発光層、電子ブロック層、電子輸送層、電子注入層、電荷発生層など）については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、又は、マイクロコンタクト法等）などの方法により形成することができる。
　以下で説明する表示装置の作製方法で作製される島状の層（発光層を含む層）は、ファインメタルマスクを用いて形成されるのではなく、発光層を一面に成膜した後、フォトリソグラフィ法を用いて加工することで形成される。したがって、これまで実現が困難であった高精細な表示装置又は高開口率の表示装置を実現することができる。さらに、発光層を各色で作り分けることができるため、極めて鮮やかでコントラストが高く、表示品位の高い表示装置を実現することができる。また、発光層上に犠牲層を設けることで、表示装置の作製工程中に発光層が受けるダメージを低減し、発光素子の信頼性を高めることができる。
　例えば、表示装置が、青色の光を発する発光素子、緑色の光を発する発光素子、及び、赤色の光を発する発光素子の３種類で構成される場合、発光層の成膜、及び、フォトリソグラフィによる加工を３回繰り返すことで、３種類の島状の発光層を形成することができる。
　まず、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ等（いずれも図示しない。）が設けられた基板１５１上に、画素電極１１１Ｒ、画素電極１１１Ｇ、画素電極１１１Ｂ、及び導電層１２３を形成する。（図３３Ａ）。
　画素電極となる導電膜の形成には、例えば、スパッタリング法又は真空蒸着法を用いることができる。当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該導電膜を加工することにより、画素電極１１１Ｒ、画素電極１１１Ｇ、画素電極１１１Ｂ、及び導電層１２３を形成することができる。当該導電膜の加工には、ウェットエッチング法又はドライエッチング法の一方又は双方を用いることができる。
　続いて、後に層１３３Ｂとなる膜１３３Ｂｆを、画素電極１１１Ｒ、画素電極１１１Ｇ、画素電極１１１Ｂ上に形成する（図３３Ａ）。膜１３３Ｂｆ（後の層１３３Ｂ）は、青色の光を発する発光層を含む。
　なお、本実施の形態では、まず、青色の光を発する発光素子が有する島状のＥＬ層を形成した後、他の色の光を発する発光素子が有する島状のＥＬ層を形成する例を示す。
　島状のＥＬ層を形成する工程において、形成順が２番目以降の色の発光素子における画素電極は、先の工程によりダメージを受けることがある。これにより、２番目以降に形成した色の発光素子の駆動電圧が高くなることがある。
　そこで、本発明の一態様の表示装置を作製する際には、最も短波長の光を発する発光素子（例えば、青色の発光素子）の島状のＥＬ層から作製することが好ましい。例えば、島状のＥＬ層の作製順を、青色、緑色、赤色の順、又は、青色、赤色、緑色の順にすることが好ましい。
　これにより、青色の発光素子において、画素電極とＥＬ層の界面の状態を良好に保ち、青色の発光素子の駆動電圧が高くなることを抑制することができる。また、青色の発光素子の寿命を長くし、信頼性を高めることができる。なお、赤色及び緑色の発光素子は、青色の発光素子に比べて、駆動電圧の上昇等の影響が小さいため、表示装置全体として、駆動電圧を低くすることができ、信頼性を高くすることができる。
　なお、島状のＥＬ層の作製順は上記に限定されず、例えば、赤色、緑色、青色の順としてもよい。
　図３３Ａに示すように、導電層１２３上には、膜１３３Ｂｆを形成していない。例えば、エリアマスクを用いることで、膜１３３Ｂｆを所望の領域にのみ成膜することができる。エリアマスクを用いた成膜工程と、レジストマスクを用いた加工工程と、を採用することで、比較的簡単なプロセスにて、発光素子を作製することができる。
　膜１３３Ｂｆに含まれる化合物の耐熱温度は、それぞれ、１００℃以上１８０℃以下であることが好ましく、１２０℃以上１８０℃以下がより好ましく、１４０℃以上１８０℃以下がさらに好ましい。これにより、発光素子の信頼性を高めることができる。また、表示装置の作製工程においてかけられる温度の上限を高めることができる。したがって、表示装置に用いる材料及び形成方法の選択の幅を広げることができ、歩留まりの向上及び信頼性の向上が可能となる。
　耐熱温度として、例えば、ガラス転移点、軟化点、融点、熱分解温度、及び５％重量減少温度のうち、いずれかの温度、好ましくはこれらのうち、最も低い温度とすることができる。
　膜１３３Ｂｆは、例えば、蒸着法、具体的には真空蒸着法により形成することができる。また、膜１３３Ｂｆは、転写法、印刷法、インクジェット法、又は塗布法等の方法で形成してもよい。
　続いて、膜１３３Ｂｆ上、及び導電層１２３上に、犠牲層１１８Ｂを形成する（図３３Ａ）。犠牲層１１８Ｂとなる膜上に、フォトリソグラフィ工程によりレジストマスクを形成した後、当該膜を加工することにより、犠牲層１１８Ｂを形成することができる。
　膜１３３Ｂｆ上に犠牲層１１８Ｂを設けることで、表示装置の作製工程中に膜１３３Ｂｆが受けるダメージを低減し、発光素子の信頼性を高めることができる。
　犠牲層１１８Ｂは、画素電極１１１Ｂの端部を覆うように設けることが好ましい。これにより、後の工程で形成される層１３３Ｂの端部は、画素電極１１１Ｂの端部よりも外側に位置することとなる。画素電極１１１Ｂの上面全体を発光領域として用いることが可能となるため、画素の開口率を高くすることができる。また、画素電極１１１Ｂの端部よりも外側に位置する層１３３Ｂの端部は、層１３３Ｂ形成時にダメージを受けている可能性があるため、発光領域として用いないことが好ましい。これにより、発光素子の特性のばらつきを抑制することができ、信頼性を高めることができる。
　層１３３Ｂが画素電極１１１Ｂの上面及び側面を覆うことにより、層１３３Ｂ形成後の各工程を、画素電極１１１Ｂが露出していない状態で行うことができる。画素電極１１１Ｂの端部が露出していると、エッチング工程などにおいて腐食が生じる場合がある。画素電極１１１Ｂの腐食を抑制することで、発光素子の歩留まり及び特性を向上させることができる。
　犠牲層１１８Ｂを、導電層１２３と重なる位置にも設けることが好ましい。これにより、導電層１２３が表示装置の作製工程中にダメージを受けることを抑制することができる。
　犠牲層１１８Ｂには、膜１３３Ｂｆの加工条件に対する耐性の高い膜、具体的には、膜１３３Ｂｆとのエッチングの選択比が大きい膜を用いる。
　犠牲層１１８Ｂは、膜１３３Ｂｆに含まれる各化合物の耐熱温度よりも低い温度で形成する。犠牲層１１８Ｂを形成する際の基板温度は、それぞれ、代表的には、２００℃以下、好ましくは１５０℃以下、より好ましくは１２０℃以下、より好ましくは１００℃以下、さらに好ましくは８０℃以下である。
　膜１３３Ｂｆに含まれる化合物の耐熱温度が高いと、犠牲層１１８Ｂの成膜温度を高くすることができ好ましい。例えば、犠牲層１１８Ｂを形成する際の基板温度を１００℃以上、１２０℃以上、又は１４０℃以上とすることもできる。犠牲層１１８Ｂに無機絶縁膜を用いる場合、当該無機絶縁膜は、成膜温度が高いほど緻密でバリア性の高い膜とすることができる。したがって、このような温度で犠牲層１１８Ｂを成膜することで、膜１３３Ｂｆが受けるダメージをより低減することができ、発光素子の信頼性を高めることができる。
　なお、膜１３３Ｂｆ上に形成する他の各層（例えば絶縁膜１２５ｆ）の成膜温度についても、上記と同様のことがいえる。
　犠牲層１１８Ｂの形成には、例えば、スパッタリング法、ＡＬＤ法（熱ＡＬＤ法、ＰＥＡＬＤ法を含む。）、ＣＶＤ法、真空蒸着法を用いることができる。また、前述の湿式の成膜方法を用いて形成してもよい。
　犠牲層１１８Ｂ（犠牲層１１８Ｂが積層構造の場合は、膜１３３Ｂｆに接して設けられる層）は、膜１３３Ｂｆへのダメージが少ない形成方法を用いて形成されることが好ましい。例えば、スパッタリング法よりも、ＡＬＤ法又は真空蒸着法を用いることが好ましい。
　犠牲層１１８Ｂは、ウェットエッチング法又はドライエッチング法により加工することができる。犠牲層１１８Ｂの加工は、異方性エッチングにより行うことが好ましい。
　ウェットエッチング法を用いることで、ドライエッチング法を用いる場合に比べて、犠牲層１１８Ｂの加工時に、膜１３３Ｂｆに加わるダメージを低減することができる。ウェットエッチング法を用いる場合、例えば、現像液、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液、希フッ酸、シュウ酸、リン酸、酢酸、硝酸、又はこれらの２以上を含む混合溶液等を用いることが好ましい。また、ウェットエッチング法を用いる場合、水、リン酸、希フッ酸、及び硝酸を含む混酸系薬液を用いてもよい。なお、ウェットエッチング処理に用いる薬液は、アルカリ性であってもよく、酸性であってもよい。
　犠牲層１１８Ｂとして、例えば、金属膜、合金膜、金属酸化物膜、半導体膜、無機絶縁膜、及び有機絶縁膜のうち、一種又は複数種を用いることができる。
　犠牲層１１８Ｂには、例えば、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、チタン、アルミニウム、イットリウム、ジルコニウム、及びタンタル等の金属材料、又は当該金属材料を含む合金材料を用いることができる。
　犠牲層１１８Ｂには、Ｉｎ−Ｇａ−Ｚｎ酸化物、酸化インジウム、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物、インジウムチタン酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムスズ亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ−Ｔｉ−Ｚｎ酸化物）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物）、シリコンを含むインジウムスズ酸化物等の金属酸化物を用いることができる。
　なお、上記ガリウムに代えて、元素Ｍ（Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムから選ばれた一種又は複数種）を用いてもよい。
　例えば、半導体の製造プロセスと親和性の高い材料として、シリコン又はゲルマニウムなどの半導体材料を用いることができる。又は、上記半導体材料の酸化物又は窒化物を用いることができる。又は、炭素などの非金属材料、又はその化合物を用いることができる。又は、チタン、タンタル、タングステン、クロム、アルミニウムなどの金属、又はこれらの一以上を含む合金が挙げられる。又は、酸化チタン若しくは酸化クロムなどの上記金属を含む酸化物、又は窒化チタン、窒化クロム、若しくは窒化タンタルなどの窒化物を用いることができる。
　犠牲層１１８Ｂとして、保護層１３１に用いることができる各種無機絶縁膜を用いることができる。特に、酸化絶縁膜は、窒化絶縁膜に比べて膜１３３Ｂｆとの密着性が高く好ましい。例えば、犠牲層１１８Ｂには、酸化アルミニウム、酸化ハフニウム、酸化シリコン等の無機絶縁材料を用いることができる。犠牲層１１８Ｂとして、例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を形成することができる。ＡＬＤ法を用いることで、下地（特に膜１３３Ｂｆ）へのダメージを低減できるため好ましい。
　例えば、犠牲層１１８Ｂとして、ＡＬＤ法を用いて形成した無機絶縁膜（例えば、酸化アルミニウム膜）と、スパッタリング法を用いて形成した無機膜（例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物膜、シリコン膜、又はタングステン膜）と、の積層構造を用いることができる。
　なお、犠牲層１１８Ｂと、後に形成する絶縁層１２５と、の双方に、同じ無機絶縁膜を用いることができる。例えば、犠牲層１１８Ｂと、絶縁層１２５と、の双方に、ＡＬＤ法を用いて形成した酸化アルミニウム膜を用いることができる。ここで、犠牲層１１８Ｂと、絶縁層１２５と、で同じ成膜条件を適用してもよく、互いに異なる成膜条件を適用してもよい。例えば、犠牲層１１８Ｂを、絶縁層１２５と同様の条件で成膜することで、犠牲層１１８Ｂを、水及び酸素の少なくとも一方に対するバリア性の高い絶縁層とすることができる。一方で、犠牲層１１８Ｂは後の工程で大部分又は全部を除去する層であるため、加工が容易であることが好ましい。そのため、犠牲層１１８Ｂは、絶縁層１２５と比べて、成膜時の基板温度が低い条件で成膜することが好ましい。
　犠牲層１１８Ｂに、有機材料を用いてもよい。例えば、有機材料として、少なくとも膜１３３Ｂｆの最上部に位置する膜に対して化学的に安定な溶媒に溶解し得る材料を用いてもよい。特に、水又はアルコールに溶解する材料を好適に用いることができる。このような材料の成膜の際には、水又はアルコール等の溶媒に溶解させた状態で、湿式の成膜方法で塗布した後に、溶媒を蒸発させるための加熱処理を行うことが好ましい。このとき、減圧雰囲気下での加熱処理を行うことで、低温かつ短時間で溶媒を除去できるため、膜１３３Ｂｆへの熱的なダメージを低減することができ、好ましい。
　犠牲層１１８Ｂには、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、アルコール可溶性のポリアミド樹脂、又は、パーフルオロポリマーなどのフッ素樹脂等の有機樹脂を用いてもよい。
　例えば、犠牲層１１８Ｂとして、蒸着法又は上記湿式の成膜方法のいずれかを用いて形成した有機膜（例えば、ＰＶＡ膜）と、スパッタリング法を用いて形成した無機膜（例えば、窒化シリコン膜）と、の積層構造を用いることができる。
　なお、本発明の一態様の表示装置には、犠牲層となる膜の一部が、犠牲層として残存する場合がある。
　続いて、犠牲層１１８Ｂをハードマスクに用いて、膜１３３Ｂｆを加工して、層１３３Ｂを形成する（図３３Ｂ）。
　これにより、図３３Ｂに示すように、画素電極１１１Ｂ上に、層１３３Ｂ、及び、犠牲層１１８Ｂの積層構造が残存する。また、画素電極１１１Ｒ及び画素電極１１１Ｇは露出する。また、接続部１４０に相当する領域では、導電層１２３上に犠牲層１１８Ｂが残存する。
　膜１３３Ｂｆの加工は、異方性エッチングにより行うことが好ましい。特に、異方性のドライエッチングが好ましい。又は、ウェットエッチングを用いてもよい。
　その後、膜１３３Ｂｆの形成工程、犠牲層１１８Ｂの形成工程、及び、層１３３Ｂの形成工程と同様の工程を、少なくとも発光材料を変えて、２回繰り返すことで、画素電極１１１Ｒ上に、層１３３Ｒ及び犠牲層１１８Ｒの積層構造を形成し、画素電極１１１Ｇ上に、層１３３Ｇ及び犠牲層１１８Ｇの積層構造を形成する（図３３Ｃ）。具体的には、層１３３Ｒは、赤色の光を発する発光層を含むように形成し、層１３３Ｇは、緑色の光を発する発光層を含むように形成する。犠牲層１１８Ｒ及び犠牲層１１８Ｇには、犠牲層１１８Ｂに用いることができる材料を適用することができ、いずれも同一の材料を用いてもよく、互いに異なる材料を用いてもよい。
　なお、層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒの側面は、それぞれ、被形成面に対して垂直又は概略垂直であることが好ましい。例えば、被形成面と、これらの側面とのなす角度を、６０度以上９０度以下とすることが好ましい。
　上記のように、フォトリソグラフィ法を用いて形成した層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒのうち、隣接する２つの間の距離は、８μｍ以下、５μｍ以下、３μｍ以下、２μｍ以下、又は、１μｍ以下にまで狭めることができる。ここで、当該距離とは、例えば、層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒのうち、隣接する２つの対向する端部の間の距離で規定することができる。このように、島状のＥＬ層の間の距離を狭めることで、高い精細度と、大きな開口率を有する表示装置を提供することができる。
　続いて、画素電極、層１３３Ｂ、層１３３Ｇ、層１３３Ｒ、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び犠牲層１１８Ｒを覆うように、後に絶縁層１２５となる絶縁膜１２５ｆを形成し、絶縁膜１２５ｆ上に、絶縁層１２７を形成する（図３３Ｄ）。
　絶縁膜１２５ｆとして、３ｎｍ以上２００ｎｍ以下、５ｎｍ以上１５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、又は、１０ｎｍ以上５０ｎｍ以下の膜厚の絶縁膜を形成することが好ましい。
　絶縁膜１２５ｆは、例えば、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法を用いることで、成膜ダメージを小さくすることができ、また、被覆性の高い膜を成膜可能なため好ましい。絶縁膜１２５ｆとして、例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を形成することが好ましい。
　その他、絶縁膜１２５ｆは、ＡＬＤ法よりも成膜速度が速いスパッタリング法、ＣＶＤ法、又は、ＰＥＣＶＤ法を用いて形成してもよい。これにより、信頼性の高い表示装置を生産性高く作製することができる。
　絶縁層１２７となる絶縁膜は、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いて、前述の湿式の成膜方法（例えばスピンコート）で形成することが好ましい。成膜後には、加熱処理（プリベークともいう。）を行うことで、当該絶縁膜中に含まれる溶媒を除去することが好ましい。続いて、可視光線又は紫外線を当該絶縁膜の一部に照射し、絶縁膜の一部を感光させる。続いて、現像を行って、絶縁膜の露光させた領域を除去する。続いて、加熱処理（ポストベークともいう。）を行う。これにより、図３３Ｄに示す絶縁層１２７を形成することができる。なお、絶縁層１２７の形状は、図３３Ｄに示す形状に限定されない。例えば、絶縁層１２７の上面は、凸曲面、凹曲面、及び平面のうち１つ又は複数を有することができる。また、絶縁層１２７は、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び犠牲層１１８Ｒのうち、少なくとも１つの端部の側面を覆っていてもよい。
　続いて、図３３Ｅに示すように、絶縁層１２７をマスクとして、エッチング処理を行って、絶縁膜１２５ｆ、並びに、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び犠牲層１１８Ｒの一部を除去する。これにより、絶縁膜１２５ｆ、並びに、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び犠牲層１１８Ｒのそれぞれに開口が形成され、層１３３Ｂ、層１３３Ｇ、層１３３Ｒ、及び導電層１２３の上面が露出する。なお、絶縁層１２７と重なる位置に、絶縁膜１２５ｆ、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び犠牲層１１８Ｒの一部が残存する（それぞれ、絶縁層１２５、犠牲層１１９Ｂ、犠牲層１１９Ｇ、及び犠牲層１１９Ｒ）。
　エッチング処理は、ドライエッチング法又はウェットエッチング法によって行うことができる。なお、絶縁膜１２５ｆを、犠牲層１１８Ｂ、犠牲層１１８Ｇ、犠牲層１１８Ｒと同様の材料を用いて成膜していた場合、エッチング処理を一括で行うことができるため、好ましい。
　上記のように、絶縁層１２７、絶縁層１２５、犠牲層１１９Ｂ、犠牲層１１９Ｇ、及び犠牲層１１９Ｒを設けることにより、各発光素子間において、後に形成する共通層１１４及び共通電極１１５に、分断された箇所に起因する接続不良、及び、局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生することを抑制することができる。これにより、本発明の一態様の表示装置は、表示品位を向上させることができる。
　続いて、絶縁層１２７、層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒ上に、共通層１１４、共通電極１１５をこの順で形成する（図３３Ｆ）。
　共通層１１４は、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　共通電極１１５の形成には、例えば、スパッタリング法又は真空蒸着法を用いることができる。又は、蒸着法で形成した膜と、スパッタリング法で形成した膜と、を積層させてもよい。
　以上のように、本発明の一態様の表示装置の作製方法では、島状の層１３３Ｂ、島状の層１３３Ｇ、及び島状の層１３３Ｒは、ファインメタルマスクを用いて形成されるのではなく、膜を一面に成膜した後に加工することで形成されるため、島状の層を均一の厚さで形成することができる。そして、高精細な表示装置又は高開口率の表示装置を実現することができる。また、精細度又は開口率が高く、副画素間の距離が極めて短くても、隣接する副画素において、層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒが互いに接することを抑制することができる。したがって、副画素間にリーク電流が発生することを抑制することができる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現することができる。
　また、隣り合う島状のＥＬ層の間に、端部にテーパ形状を有する絶縁層１２７を設けることで、共通電極１１５の形成時に段切れが生じることを抑制し、また、共通電極１１５に局所的に膜厚が薄い箇所が形成されることを防ぐことができる。これにより、共通層１１４及び共通電極１１５において、分断された箇所に起因する接続不良、及び、局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生することを抑制することができる。したがって、本発明の一態様の表示装置は、高精細化と高い表示品位の両立が可能となる。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、本発明の一態様の電子機器について、図３４Ａ乃至図３６Ｇを用いて説明する。
　本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化及び高解像度化が容易である。したがって、様々な電子機器の表示部に用いることができる。
　電子機器として、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器として、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。
　本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方又は双方を有する表示装置を用いることで、臨場感及び奥行き感などをより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
　本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）を有してもよい。
　本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
　図３４Ａ乃至図３４Ｄを用いて、頭部に装着可能なウェアラブル機器の一例を説明する。これらウェアラブル機器は、ＡＲのコンテンツを表示する機能、ＶＲのコンテンツを表示する機能、ＳＲのコンテンツを表示する機能、ＭＲのコンテンツを表示する機能のうち少なくとも１つを有する。電子機器が、ＡＲ、ＶＲ、ＳＲ、及びＭＲなどの少なくとも１つのコンテンツを表示する機能を有することで、使用者の没入感を高めることが可能となる。
　図３４Ａに示す電子機器７００Ａ、及び、図３４Ｂに示す電子機器７００Ｂは、それぞれ、一対の表示パネル７５１と、一対の筐体７２１と、通信部（図示しない。）と、一対の装着部７２３と、制御部（図示しない。）と、撮像部（図示しない。）と、一対の光学部材７５３と、フレーム７５７と、一対の鼻パッド７５８と、を有する。
　表示パネル７５１には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。
　電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、光学部材７５３の表示領域７５６に、表示パネル７５１で表示した画像を投影することができる。光学部材７５３は透光性を有するため、使用者は光学部材７５３を通して視認される透過像に重ねて、表示領域に表示された画像を見ることができる。したがって、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ＡＲ表示が可能な電子機器である。
　電子機器７００Ａ、及び、電子機器７００Ｂには、撮像部として、前方を撮像することのできるカメラが設けられていてもよい。また、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ジャイロセンサなどの加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域７５６に表示することもできる。
　通信部は無線通信機を有し、当該無線通信機により映像信号等を供給することができる。なお、無線通信機に代えて、又は無線通信機に加えて、映像信号及び電源電位が供給されるケーブルを接続可能なコネクタを備えていてもよい。
　電子機器７００Ａ、及び、電子機器７００Ｂには、バッテリが設けられており、無線及び有線の一方又は双方によって充電することができる。
　筐体７２１には、タッチセンサモジュールが設けられていてもよい。タッチセンサモジュールは、筐体７２１の外側の面がタッチされることを検出する機能を有する。タッチセンサモジュールにより、使用者のタップ操作又はスライド操作などを検出し、様々な処理を実行することができる。例えば、タップ操作によって動画の一時停止又は再開などの処理を実行することが可能となり、スライド操作により、早送り又は早戻しの処理を実行することなどが可能となる。また、２つの筐体７２１のそれぞれにタッチセンサモジュールを設けることで、操作の幅を広げることができる。
　タッチセンサモジュールとして、様々なタッチセンサを適用することができる。例えば、静電容量方式、抵抗膜方式、赤外線方式、電磁誘導方式、表面弾性波方式、光学方式等、種々の方式を採用することができる。特に、静電容量方式又は光学方式のセンサを、タッチセンサモジュールに適用することが好ましい。
　光学方式のタッチセンサを用いる場合には、受光素子として、光電変換素子を用いることができる。光電変換素子の活性層には、無機半導体及び有機半導体の一方又は双方を用いることができる。
　図３４Ｃに示す電子機器８００Ａ、及び、図３４Ｄに示す電子機器８００Ｂは、それぞれ、一対の表示部８２０と、筐体８２１と、通信部８２２と、一対の装着部８２３と、制御部８２４と、一対の撮像部８２５と、一対のレンズ８３２と、を有する。
　表示部８２０には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。これにより、使用者に高い没入感を感じさせることができる。
　表示部８２０は、筐体８２１の内部の、レンズ８３２を通して視認できる位置に設けられる。また、一対の表示部８２０に異なる画像を表示させることで、視差を用いた３次元表示を行うこともできる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、ＶＲ向けの電子機器ということができる。電子機器８００Ａ又は電子機器８００Ｂを装着した使用者は、レンズ８３２を通して、表示部８２０に表示される画像を視認することができる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、レンズ８３２及び表示部８２０が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８３２と表示部８２０との距離を変えることで、ピントを調整する機構を有していることが好ましい。
　装着部８２３により、使用者は電子機器８００Ａ又は電子機器８００Ｂを頭部に装着することができる。なお、図３４Ｃなどにおいては、メガネのつる（テンプルともいう。）のような形状として例示しているがこれに限定されない。装着部８２３は、使用者が装着できればよく、例えば、ヘルメット型又はバンド型の形状としてもよい。
　撮像部８２５は、外部の情報を取得する機能を有する。撮像部８２５が取得したデータは、表示部８２０に出力することができる。撮像部８２５には、イメージセンサを用いることができる。また、望遠、広角などの複数の画角に対応可能なように複数のカメラを設けてもよい。
　なお、ここでは撮像部８２５を有する例を示したが、対象物の距離を測定することのできる測距センサ（以下、検知部ともよぶ。）を設ければよい。すなわち、撮像部８２５は、検知部の一態様である。検知部として、例えばイメージセンサ、又は、ライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ　Ｄｅｔｅｃｔｉｏｎ　Ａｎｄ　Ｒａｎｇｉｎｇ）などの距離画像センサを用いることができる。カメラによって得られた画像と、距離画像センサによって得られた画像とを用いることにより、より多くの情報を取得し、より高精度なジェスチャー操作を可能とすることができる。
　電子機器８００Ａは、骨伝導イヤフォンとして機能する振動機構を有してもよい。例えば、表示部８２０、筐体８２１、及び装着部８２３のいずれか一又は複数に、当該振動機構を有する構成を適用することができる。これにより、別途、ヘッドフォン、イヤフォン、又はスピーカなどの音響機器を必要とせず、電子機器８００Ａを装着しただけで映像と音声を楽しむことができる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、入力端子を有してもよい。入力端子には映像出力機器等からの映像信号、及び、電子機器内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。
　本発明の一態様の電子機器は、イヤフォン７５０と無線通信を行う機能を有してもよい。イヤフォン７５０は、通信部（図示しない。）を有し、無線通信機能を有する。イヤフォン７５０は、無線通信機能により、電子機器から情報（例えば音声データ）を受信することができる。例えば、図３４Ａに示す電子機器７００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。また、例えば、図３４Ｃに示す電子機器８００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。
　電子機器がイヤフォン部を有してもよい。図３４Ｂに示す電子機器７００Ｂは、イヤフォン部７２７を有する。例えば、イヤフォン部７２７と制御部とは、互いに有線接続されている構成とすることができる。イヤフォン部７２７と制御部とをつなぐ配線の一部は、筐体７２１又は装着部７２３の内部に配置されていてもよい。
　同様に、図３４Ｄに示す電子機器８００Ｂは、イヤフォン部８２７を有する。例えば、イヤフォン部８２７と制御部８２４とは、互いに有線接続されている構成とすることができる。イヤフォン部８２７と制御部８２４とをつなぐ配線の一部は、筐体８２１又は装着部８２３の内部に配置されていてもよい。また、イヤフォン部８２７と装着部８２３とがマグネットを有してもよい。これにより、イヤフォン部８２７を装着部８２３に磁力によって固定することができ、収納が容易となり好ましい。
　なお、電子機器は、イヤフォン又はヘッドフォンなどを接続することができる音声出力端子を有してもよい。また、電子機器は、音声入力端子及び音声入力機構の一方又は双方を有してもよい。音声入力機構として、例えば、マイクなどの集音装置を用いることができる。電子機器が音声入力機構を有することで、電子機器に、いわゆるヘッドセットとしての機能を付与してもよい。
　このように、本発明の一態様の電子機器として、メガネ型（電子機器７００Ａ、及び、電子機器７００Ｂなど）と、ゴーグル型（電子機器８００Ａ、及び、電子機器８００Ｂなど）と、のどちらも好適である。
　本発明の一態様の電子機器は、有線又は無線によって、イヤフォンに情報を送信することができる。
　図３５Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図３５Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には、透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない。）により固定されている。
　表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１に、本発明の一態様の可撓性を有する表示装置を適用することができる。そのため、極めて軽量な電子機器を実現することができる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、表示部６５０２の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現することができる。
　図３５Ｃに、テレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図３５Ｃに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有してもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間など）の情報通信を行うことも可能である。
　図３５Ｄに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図３５Ｅ及び図３５Ｆに、デジタルサイネージの一例を示す。
　図３５Ｅに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む。）、接続端子、各種センサ、マイクロフォン等を有することができる。
　図３５Ｆは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
　図３５Ｅ及び図３５Ｆにおいて、表示部７０００に、本発明の一態様の表示装置を適用することができる。
　表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７０００にタッチパネルを適用することで、表示部７０００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報若しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　図３５Ｅ及び図３５Ｆに示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
　デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。
　図３６Ａ乃至図３６Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む。）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図３６Ａ乃至図３６Ｇにおいて、表示部９００１に、本発明の一態様の表示装置を適用することができる。
　図３６Ａ乃至図３６Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有してもよい。また、電子機器にカメラ等を設け、静止画又は動画を撮影し、記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有してもよい。
　図３６Ａ乃至図３６Ｇに示す電子機器の詳細について、以下説明を行う。
　図３６Ａは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図３６Ａでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例として、電子メール、ＳＮＳ、電話などの着信の通知、電子メール又はＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、電波強度などがある。又は、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図３６Ｂは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
　図３６Ｃは、タブレット端末９１０３を示す斜視図である。タブレット端末９１０３は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。タブレット端末９１０３は、筐体９０００の正面に表示部９００１、カメラ９００２、マイクロフォン９００８、スピーカ９００３を有し、筐体９０００の側面には操作用のボタンとしての操作キー９００５、底面には接続端子９００６を有する。
　図３６Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図３６Ｅ乃至図３６Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３６Ｅは携帯情報端末９２０１を展開した状態、図３６Ｇは折り畳んだ状態、図３６Ｆは図３６Ｅと図３６Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。
　本実施例では、本発明の一態様である半導体装置である試料を作製した。当該試料の構成は、図１Ａ乃至図１Ｃに示す半導体装置１０の記載を参照することができる。また、当該試料の作製方法は、図１４Ａ乃至図１８Ｂに示す半導体装置１０の作製方法の記載を参照することができる。
＜試料の作製＞
　まず、基板１０２上に、膜厚３００ｎｍの銅膜をスパッタリング法により形成し、これを加工した後、この上に膜厚１００ｎｍのＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）膜をスパッタリング法により形成し、これを加工して、銅とＩＴＳＯの積層構造である導電層１１２ａ及び導電層２０２ａを得た。なお、基板１０２として、ガラス基板を用いた。
　続いて、基板１０２、導電層１１２ａ、及び導電層２０２ａ上に、膜厚１７０ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁膜１１０ａｆを得た。なお、絶縁膜１１０ａｆは、膜厚７０ｎｍの窒化シリコン膜（第１の窒化シリコン膜）と、第１の窒化シリコン膜上の膜厚１００ｎｍの窒化シリコン膜（第２の窒化シリコン膜）と、の積層構造とした。第１の窒化シリコン膜は、成膜ガスにＮＨ３を混合させた状態で形成し、第２の窒化シリコン膜は、成膜ガスにＮＨ３を混合させない状態で形成した。
　続いて、絶縁膜１１０ａｆ上に、膜厚５００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁膜１１０ｂｆを得た。
　続いて、絶縁膜１１０ｂｆに酸素を供給する処理を行った。
　まず、酸素雰囲気１００％、基板温度は室温で、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法によって、膜厚２０ｎｍの第１の金属酸化物層を、絶縁膜１１０ｂｆ上に形成した。
　続いて、加熱処理により、第１の金属酸化物層から絶縁膜１１０ｂｆに対して酸素を供給する処理を行った。当該加熱処理は、乾燥空気雰囲気で、２５０℃で１時間行った。当該加熱処理には、オーブン装置を用いた。
　続いて、第１の金属酸化物層の除去を行った。
　次に、酸素雰囲気１００％、基板温度は１３０℃で、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３のスパッタリングターゲットを用いたスパッタリング法によって、膜厚５ｎｍの第２の金属酸化物層を、絶縁膜１１０ｂｆ上に形成した。
　続いて、第２の金属酸化物層越しに、絶縁膜１１０ｂｆに対して、プラズマアッシング装置を用いて３００秒間の酸素プラズマ処理を行った。
　続いて、第２の金属酸化物層の除去を行った。
　なお、本実施例における第１の金属酸化物層、第２の金属酸化物層は、図１４Ｃに示す金属酸化物層１８０に相当する。
　以上の一連の処理により、絶縁膜１１０ｂｆに酸素を供給する処理を行った。
　続いて、絶縁膜１１０ｂｆ上に、膜厚２００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁膜１１０ｃｆを得た。なお、絶縁膜１１０ｃｆは、膜厚５０ｎｍの窒化シリコン膜（第３の窒化シリコン膜）と、第３の窒化シリコン膜上の膜厚１５０ｎｍの窒化シリコン膜（第４の窒化シリコン膜）と、の積層構造とした。第３の窒化シリコン膜は、成膜ガスにＮＨ３を混合させない状態で形成し、第４の窒化シリコン膜は、成膜ガスにＮＨ３を混合させた状態で形成した。
　続いて、絶縁膜１１０ｃｆ上に、膜厚６０ｎｍの窒化シリコン膜と、膜厚５０ｎｍの酸化窒化シリコン膜と、をＰＥＣＶＤ法により積層して形成し、絶縁膜１２０ｆを得た。
　続いて、絶縁膜１２０ｆを加工し、絶縁層１２０を得た。
　続いて、絶縁層１２０及び絶縁膜１１０ｃｆ上に、膜厚１００ｎｍのＩＴＳＯ膜をスパッタリング法により形成し、導電膜１１２ｆを得た。
　続いて、導電膜１１２ｆを加工し、導電層１１２Ｂを得た。
　続いて、導電層１１２Ｂを加工して、開口１４３を形成するとともに、導電層１１２ｂを得た。開口１４３の形成には、ウェットエッチング法を用いた。
　続いて、絶縁膜１１０ｆ（絶縁膜１１０ｃｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ａｆ）を加工して、開口１４１を形成するとともに、絶縁層１１０（絶縁層１１０ｃ、絶縁層１１０ｂ、及び絶縁層１１０ａ）を得た。開口１４１の形成には、ドライエッチング法を用いた。
　なお、開口１４３及び開口１４１の平面形状は、円形とした。
　続いて、開口１４３及び開口１４１を覆って、導電層１１２ａ、絶縁層１１０、導電層１１２ｂ、及び絶縁層１２０上に、膜厚１０ｎｍの金属酸化物膜１０５ｆを形成した。金属酸化物膜１０５ｆは、金属元素の原子数比がＩｎ：Ｚｎ＝４：１であるスパッタリングターゲットを用いたスパッタリング法により形成した。なお、当該形成時の基板温度は室温、酸素流量比は１０％とした。
　続いて、金属酸化物膜１０５ｆを加工し、半導体層１０５を得た。
　続いて、半導体層１０５、導電層１１２ｂ、絶縁層１２０、及び絶縁層１１０上に、膜厚１０ｎｍの金属酸化物膜１０８ｆを形成した。金属酸化物膜１０８ｆは、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるスパッタリングターゲットを用いたスパッタリング法により形成した。なお、当該形成時の基板温度は室温、酸素流量比は２０％とした。
　続いて、乾燥空気雰囲気で、３４０℃で２時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、金属酸化物膜１０８ｆを加工し、半導体層１０８及び半導体層２０８を得た。
　続いて、半導体層１０８、導電層１１２ｂ、半導体層２０８、絶縁層１２０、及び絶縁層１１０上に、膜厚５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁膜１０６ｆを得た。
　続いて、乾燥空気雰囲気で、３４０℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、絶縁膜１０６ｆを加工して、開口１４７ａ及び開口１４７ｂを形成するとともに、絶縁層１０６を得た。開口１４７ａ及び開口１４７ｂの形成には、ドライエッチング法を用いた。
　続いて、絶縁層１０６及び半導体層２０８上に、膜厚５０ｎｍのチタン膜と、膜厚２００ｎｍのアルミニウム膜と、膜厚５０ｎｍのチタン膜と、をスパッタリング法により積層して形成し、導電膜１０４ｆを得た。
　続いて、導電膜１０４ｆを加工し、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂを得た。当該加工には、ドライエッチング法を用いた。
　続いて、導電層２０４をマスクとして、半導体層２０８に不純物１９０を供給する処理を行った。不純物１９０としては、ホウ素を用い、プラズマイオンドーピング法により半導体層２０８に供給を行った。なお、プラズマイオンドーピング時の加速電圧は１５ｋＶ、ドーズ量は１×１０１５ｉｏｎｓ／ｃｍ２とした。
　これにより、半導体層２０８に、領域２０８Ｄ及び領域２０８Ｌを形成した。
　以上により、トランジスタ１００及びトランジスタ２００を形成した。
　続いて、トランジスタ１００及びトランジスタ２００上に、保護層として、膜厚３００ｎｍの窒化酸化シリコン膜をＰＥＣＶＤ法により形成した。
　続いて、当該保護層上に、平坦化層として、膜厚１．５μｍとなるようにポリイミド樹脂を形成した。
　続いて、窒素雰囲気で、２５０℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、当該平坦化層上に、後述するトランジスタ１００及びトランジスタ２００の電気特性測定を行うための測定用ＰＡＤを形成した。
　続いて、窒素雰囲気で、２５０℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　以上の工程により、本発明の一態様の半導体装置である試料を得た。
＜Ｉｄ−Ｖｇ特性＞
　続いて、上記で作製した試料におけるトランジスタ１００及びトランジスタ２００のドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性を測定した。
　トランジスタのＩｄ−Ｖｇ特性の測定は、ゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう。）を、−１０Ｖから＋１０Ｖまで０．１Ｖ刻みで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう。）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう。）を、０．１Ｖ及び５．１Ｖとした。
　トランジスタ１００は、図１Ａに示す開口１４３の幅（直径）が２．０μｍ（チャネル幅６．３μｍ）のもの（チャネル長は、０．５μｍ）を測定した。トランジスタ２００は、チャネル長が３．０μｍ、チャネル幅が３．０μｍのサイズのものを測定した。また、測定数は、トランジスタ１００とトランジスタ２００の双方とも、１０ずつとした。
　トランジスタ１００のＩｄ−Ｖｇ特性を図３７Ａに示し、トランジスタ２００のＩｄ−Ｖｇ特性を図３７Ｂに示す。図３７Ａ及び図３７Ｂにおいて、横軸はゲート電圧（Ｖｇ）を示し、縦軸はドレイン電流（Ｉｄ）を示している。図３７Ａ及び図３７Ｂでは、１０個のトランジスタのＩｄ−Ｖｇ特性結果をそれぞれ重ねて示している。
　図３７Ａ及び図３７Ｂに示すように、トランジスタ１００及びトランジスタ２００は、ともにオンオフの取れたスイッチング特性を示していることを確認できた。また、トランジスタ１００は、トランジスタ２００と比較して、オン電流が大きいことも確認できた。
　以上、本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０Ａ：半導体装置、１０Ｂ：半導体装置、１０Ｃ：半導体装置、１０Ｄ：半導体装置、１０Ｅ：半導体装置、１０Ｆ：半導体装置、１０Ｇ：半導体装置、１０Ｈ：半導体装置、１０Ｉ：半導体装置、１０：半導体装置、５０Ａ：表示装置、５０Ｂ：表示装置、５０Ｃ：表示装置、５０Ｄ：表示装置、５０Ｅ：表示装置、５０Ｆ：表示装置、５０Ｇ：表示装置、５１Ａ：画素回路、５１：画素回路、５２Ａ：トランジスタ、５２Ｂ：トランジスタ、５２Ｃ：トランジスタ、５３：容量、６１：発光デバイス、１００Ａ：トランジスタ、１００Ｂ：トランジスタ、１００Ｃ：トランジスタ、１００：トランジスタ、１０２：基板、１０３：導電層、１０４ｆ：導電膜、１０４：導電層、１０５ｆ：金属酸化物膜、１０５：半導体層、１０６ｆ：絶縁膜、１０６：絶縁層、１０８ｆ：金属酸化物膜、１０８Ｌ：領域、１０８：半導体層、１１０ａ：絶縁層、１１０ａｆ：絶縁膜、１１０ｂ：絶縁層、１１０ｂｆ：絶縁膜、１１０ｃ：絶縁層、１１０ｃｆ：絶縁膜、１１０ｆ：絶縁膜、１１０：絶縁層、１１１Ｂ：画素電極、１１１Ｇ：画素電極、１１１Ｒ：画素電極、１１１Ｓ：画素電極、１１１：画素電極、１１２ａ：導電層、１１２ａｆ：導電膜、１１２Ｂ：導電層、１１２ｂ：導電層、１１２ｆ：導電膜、１１２ｓ：導電層、１１３Ｂ：ＥＬ層、１１３Ｇ：ＥＬ層、１１３Ｒ：ＥＬ層、１１３Ｓ：機能層、１１３：ＥＬ層、１１４：共通層、１１５：共通電極、１１７：遮光層、１１８Ｂ：犠牲層、１１８Ｇ：犠牲層、１１８Ｒ：犠牲層、１１９Ｂ：犠牲層、１１９Ｇ：犠牲層、１１９Ｒ：犠牲層、１２０ｆ：絶縁膜、１２０：絶縁層、１２３：導電層、１２４Ｂ：導電層、１２４Ｇ：導電層、１２４Ｒ：導電層、１２５ｆ：絶縁膜、１２５：絶縁層、１２６Ｂ：導電層、１２６Ｇ：導電層、１２６Ｒ：導電層、１２７：絶縁層、１２８：層、１３０Ｂ：発光素子、１３０Ｇ：発光素子、１３０Ｒ：発光素子、１３０Ｓ：受光素子、１３１：保護層、１３２Ｂ：着色層、１３２Ｇ：着色層、１３２Ｒ：着色層、１３３Ｂｆ：膜、１３３Ｂ：層、１３３Ｇ：層、１３３Ｒ：層、１３３：層、１３５：開口、１３９：開口、１４０：接続部、１４１：開口、１４２：接着層、１４３：開口、１４７ａ：開口、１４７ｂ：開口、１４８：開口、１４９：開口、１５１：基板、１５２：基板、１５３：絶縁層、１６２：表示部、１６４：周辺回路部、１６５：配線、１６６：導電層、１６８：接続部、１７２：ＦＰＣ、１７３：ＩＣ、１８０：金属酸化物層、１９０：不純物、１９５：絶縁層、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２００Ｄ：トランジスタ、２００Ｅ：トランジスタ、２００Ｆ：トランジスタ、２００Ｇ：トランジスタ、２００Ｈ：トランジスタ、２００：トランジスタ、２０２ａ：導電層、２０２ｂ：導電層、２０２ｓ：導電層、２０２ｔ：導電層、２０３：導電層、２０４Ｂ：導電層、２０４：導電層、２０５Ｂ：トランジスタ、２０５Ｇ：トランジスタ、２０５Ｒ：トランジスタ、２０５Ｓ：トランジスタ、２０７：絶縁層、２０８Ｄ：領域、２０８Ｌ：領域、２０８：半導体層、２１２ａ：導電層、２１２ｂ：導電層、２１５：半導体層、２３０Ｂ：画素、２３０Ｇ：画素、２３０Ｒ：画素、２３０：画素、２３１：第１駆動回路部、２３２：第２駆動回路部、２３５：絶縁層、２３６：配線、２３７：絶縁層、２３８：配線、２４１：開口、２４２：接続層、２４３：開口、２４８：開口、３５２：指、３５３：層、３５５：回路層、３５７：層、７００Ａ：電子機器、７００Ｂ：電子機器、７２１：筐体、７２３：装着部、７２７：イヤフォン部、７５０：イヤフォン、７５１：表示パネル、７５３：光学部材、７５６：表示領域、７５７：フレーム、７５８：鼻パッド、８００Ａ：電子機器、８００Ｂ：電子機器、８２０：表示部、８２１：筐体、８２２：通信部、８２３：装着部、８２４：制御部、８２５：撮像部、８２７：イヤフォン部、８３２：レンズ、６５００：電子機器、６５０１：筐体、６５０２：表示部、６５０３：電源ボタン、６５０４：ボタン、６５０５：スピーカ、６５０６：マイク、６５０７：カメラ、６５０８：光源、６５１０：保護部材、６５１１：表示パネル、６５１２：光学部材、６５１３：タッチセンサパネル、６５１５：ＦＰＣ、６５１６：ＩＣ、６５１７：プリント基板、６５１８：バッテリ、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機、９０００：筐体、９００１：表示部、９００２：カメラ、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：アイコン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１０１：携帯情報端末、９１０２：携帯情報端末、９１０３：タブレット端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (13)

  1. 　第１のトランジスタと、第２のトランジスタと、を有し、
    　前記第１のトランジスタは、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第１の半導体層、及び、第２の半導体層を有し、
    　前記第２の導電層は、前記第１の導電層上に設けられ、前記第１の導電層と重なる領域に開口を有し、
    　前記第１の半導体層は、前記開口を覆って、前記第１の導電層の上面、並びに、前記第２の導電層の上面及び側面に接して設けられ、
    　前記第２の半導体層は、前記第１の半導体層の上面に接して設けられ、
    　前記第１の絶縁層の第１の領域は、前記第２の半導体層の上面に接して設けられ、
    　前記第３の導電層は、前記開口内において、前記第１の領域を介して、前記第１の半導体層及び前記第２の半導体層と重なって設けられ、
    　前記第２のトランジスタは、前記第１の絶縁層、第３の半導体層、第４の導電層、第５の導電層、及び、第６の導電層を有し、
    　前記第４の導電層及び前記第５の導電層は、前記第３の半導体層のそれぞれ異なる上面に接して設けられ、
    　前記第１の絶縁層の第２の領域は、前記第４の導電層と前記第５の導電層の間において、前記第３の半導体層の上面に接して設けられ、
    　前記第６の導電層は、前記第２の領域の上面に接して設けられ、
    　前記第１の半導体層及び前記第２の半導体層は、それぞれ異なる材料を有し、
    　前記第２の半導体層及び前記第３の半導体層は、同じ材料を有する、半導体装置。
  2. 　第１のトランジスタと、第２のトランジスタと、を有し、
    　前記第１のトランジスタは、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第１の半導体層、及び、第２の半導体層を有し、
    　前記第２のトランジスタは、第４の導電層、第５の導電層、第６の導電層、前記第１の絶縁層、及び、第３の半導体層を有し、
    　前記第２の導電層は、前記第１の導電層上に設けられ、前記第１の導電層と重なる領域に第１の開口を有し、
    　前記第１の半導体層は、前記第１の開口を覆って、前記第１の導電層の上面、並びに、前記第２の導電層の上面及び側面に接して設けられ、
    　前記第２の半導体層は、前記第１の半導体層の上面に接して設けられ、
    　前記第１の絶縁層の第１の領域は、前記第２の半導体層の上面に接して設けられ、
    　前記第３の導電層は、前記第１の開口内において、前記第１の領域を介して、前記第１の半導体層及び前記第２の半導体層と重なって設けられ、
    　前記第５の導電層は、前記第４の導電層上に設けられ、前記第４の導電層と重なる領域に第２の開口を有し、
    　前記第３の半導体層は、前記第２の開口を覆って、前記第４の導電層の上面、並びに、前記第５の導電層の上面及び側面に接して設けられ、
    　前記第１の絶縁層の第２の領域は、前記第３の半導体層の上面に接して設けられ、
    　前記第６の導電層は、前記第２の開口内において、前記第２の領域を介して、前記第３の半導体層と重なって設けられ、
    　前記第１の半導体層及び前記第２の半導体層は、それぞれ異なる材料を有し、
    　前記第２の半導体層及び前記第３の半導体層は、同じ材料を有する、半導体装置。
  3. 　請求項１又は請求項２において、
    　前記第１の半導体層、前記第２の半導体層、及び、前記第３の半導体層は、それぞれ金属酸化物を有する、半導体装置。
  4. 　請求項１において、
    　前記第１の導電層上に、第２の絶縁層を有し、
    　前記第２の絶縁層は、第１の層、前記第１の層上の第２の層、及び、前記第２の層上の第３の層を有し、
    　前記第１の層は、前記第２の層より膜密度が高い領域を有し、
    　前記第３の層は、前記第２の層より膜密度が高い領域を有する、半導体装置。
  5. 　請求項１において、
    　前記第１の導電層上に、第２の絶縁層を有し、
    　前記第２の絶縁層は、前記第１の層、前記第１の層上の第２の層、及び、前記第２の層上の第３の層を有し、
    　前記第１の層は、前記第２の層より窒素の含有量が多い領域を有し、
    　前記第３の層は、前記第２の層より窒素の含有量が多い領域を有する、半導体装置。
  6. 　請求項１において、
    　前記第２のトランジスタは、第３の絶縁層を有し、
    　前記第３の絶縁層上に、前記第３の半導体層が設けられる、半導体装置。
  7. 　請求項１において、
    　前記第２のトランジスタは、第７の導電層、及び、前記第７の導電層上の第２の絶縁層を有し、
    　前記第７の導電層は、前記第２の絶縁層及び前記第３の半導体層を介して、前記第６の導電層と重なって設けられる、半導体装置。
  8. 　請求項１において、
    　前記第３の半導体層は、平面視において、前記第１の絶縁層の前記第２の領域と前記第４の導電層に挟まれた領域と、前記第１の絶縁層の前記第２の領域と前記第５の導電層に挟まれた領域とからなる、一対の領域を有し、
    　前記一対の領域は、前記第３の半導体層における前記６の導電層と重なる領域よりも抵抗が低い、半導体装置。
  9. 　請求項２において、
    　前記第１の導電層及び前記第４の導電層上に、第２の絶縁層を有し、
    　前記第２の絶縁層は、第１の層、前記第１の層上の第２の層、及び、前記第２の層上の第３の層を有し、
    　前記第１の層は、前記第２の層より膜密度が高い領域を有し、
    　前記第３の層は、前記第２の層より膜密度が高い領域を有する、半導体装置。
  10. 　請求項２において、
    　前記第１の導電層及び前記第４の導電層上に、第２の絶縁層を有し、
    　前記第２の絶縁層は、第１の層、前記第１の層上の第２の層、及び、前記第２の層上の第３の層を有し、
    　前記第１の層は、前記第２の層より窒素の含有量が多い領域を有し、
    　前記第３の層は、前記第２の層より窒素の含有量が多い領域を有する、半導体装置。
  11. 　第１の導電膜を形成し、
    　前記第１の導電膜を加工して、第１の導電層及び第２の導電層を形成し、
    　前記第１の導電層上及び前記第２の導電層上に、第１の絶縁膜を形成し、
    　前記第１の絶縁膜上に、第２の絶縁膜を形成し、
    　前記第２の絶縁膜を加工して、前記第２の導電層と重なる第１の絶縁層を形成し、
    　前記第１の絶縁層及び前記第１の絶縁膜上に、第２の導電膜を形成し、
    　前記第１の絶縁膜及び前記第２の導電膜を加工して、前記第１の導電層と重なる領域に開口を有する第２の絶縁層及び第３の導電層を形成し、
    　前記開口を覆うように、前記第１の導電層上、前記第２の絶縁層上、前記第３の導電層上、及び、前記第１の絶縁層上に第１の金属酸化物膜を形成し、
    　前記第１の金属酸化物膜を加工して、前記第１の導電層の上面、前記第２の絶縁層の側面、並びに、前記第３の導電層の上面及び側面と接する第１の半導体層を形成し、
    　前記第１の半導体層上、前記第３の導電層上、前記第１の絶縁層上、及び、前記第２の絶縁層上に第２の金属酸化物膜を形成し、
    　前記第２の金属酸化物膜を加工して、前記第１の半導体層と重なる第２の半導体層と、前記第２の導電層及び前記第１の絶縁層と重なる第３の半導体層と、を形成し、
    　前記第１の半導体層上、前記第２の半導体層上、前記第３の導電層上、前記第３の半導体層上、前記第１の絶縁層上、及び、前記第２の絶縁層上に第３の絶縁膜を形成し、
    　前記第３の絶縁膜を加工して、前記第１の導電層、前記第１の半導体層、前記第２の半導体層、及び、前記第３の導電層と重なる領域を有する第３の絶縁層と、前記第２の導電層及び前記第３の半導体層と重なる領域を有する第４の絶縁層と、を形成し、
    　前記第３の絶縁層上及び前記第４の絶縁層上に、第３の導電膜を形成し、
    　前記第３の導電膜を加工して、前記第１の半導体層及び前記第２の半導体層と重なる第４の導電層と、前記第２の導電層及び前記第３の半導体層と重なる第５の導電層と、平面視において前記第５の導電層を挟持するように、前記第３の半導体層の上面と接する第６の導電層及び第７の導電層と、を形成し、
    　前記第５の導電層をマスクとして、前記第３の半導体層に不純物を供給する処理を行う、
    半導体装置の作製方法。
  12. 　請求項１１において、
    　前記不純物は、ホウ素、リン、アルミニウム、マグネシウム、及びシリコンから選ばれた一又は複数である、半導体装置の作製方法。
  13. 　第１の導電膜を形成し、
    　前記第１の導電膜を加工して、第１の導電層及び第２の導電層を形成し、
    　前記第１の導電層上及び前記第２の導電層上に、第１の絶縁膜を形成し、
    　前記第１の絶縁膜上に、第２の導電膜を形成し、
    　前記第１の絶縁膜及び前記第２の導電膜を加工して、前記第１の導電層と重なる領域には、第１の開口を有する第１の絶縁層及び第３の導電層を形成し、かつ、前記第２の導電層と重なる領域には、第２の開口を有する前記第１の絶縁層及び第４の導電層を形成し、
    　前記第１の開口及び前記第２の開口を覆うように、前記第１の導電層上、前記第２の導電層上、前記第３の導電層上、前記第４の導電層上、及び、前記第１の絶縁層上に第１の金属酸化物膜を形成し、
    　前記第１の金属酸化物膜を加工して、前記第１の導電層の上面、前記第１の絶縁層の側面、並びに、前記第３の導電層の上面及び側面と接する第１の半導体層を形成し、
    　前記第１の半導体層上、前記第２の導電層上、前記第３の導電層上、前記第４の導電層上、及び、前記第１の絶縁層上に第２の金属酸化物膜を形成し、
    　前記第２の金属酸化物膜を加工して、前記第１の半導体層と重なる第２の半導体層と、前記第２の導電層の上面、前記第１の絶縁層の側面、並びに、前記第４の導電層の上面及び側面と接する第３の半導体層と、を形成し、
    　前記第１の半導体層上、前記第２の半導体層上、前記第３の導電層上、前記第３の半導体層上、前記第４の導電層上、及び、前記第１の絶縁層上に第２の絶縁層を形成し、
    　前記第２の絶縁層上に、第３の導電膜を形成し、
    　前記第３の導電膜を加工して、前記第１の半導体層及び前記第２の半導体層と重なる第５の導電層と、前記第３の半導体層と重なる第６の導電層と、を形成する、半導体装置の作製方法。
PCT/IB2023/057609 2022-08-09 2023-07-27 半導体装置、及び、半導体装置の作製方法 WO2024033739A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-127241 2022-08-09
JP2022127241 2022-08-09

Publications (1)

Publication Number Publication Date
WO2024033739A1 true WO2024033739A1 (ja) 2024-02-15

Family

ID=89851087

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2023/057609 WO2024033739A1 (ja) 2022-08-09 2023-07-27 半導体装置、及び、半導体装置の作製方法

Country Status (1)

Country Link
WO (1) WO2024033739A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149552A (ja) * 2015-02-11 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2017168761A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 半導体装置
US20190305137A1 (en) * 2018-03-28 2019-10-03 Intel Corporation Dual gate control for trench shaped thin film transistors
JP2020088378A (ja) * 2018-11-20 2020-06-04 エルジー ディスプレイ カンパニー リミテッド 垂直構造トランジスタ及び電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149552A (ja) * 2015-02-11 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2017168761A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 半導体装置
US20190305137A1 (en) * 2018-03-28 2019-10-03 Intel Corporation Dual gate control for trench shaped thin film transistors
JP2020088378A (ja) * 2018-11-20 2020-06-04 エルジー ディスプレイ カンパニー リミテッド 垂直構造トランジスタ及び電子装置

Similar Documents

Publication Publication Date Title
WO2024033739A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024018317A1 (ja) 半導体装置
WO2023227992A1 (ja) 半導体装置
WO2023218280A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024033735A1 (ja) 半導体装置
WO2024013602A1 (ja) トランジスタ、及び、トランジスタの作製方法
WO2024121698A1 (ja) 半導体装置
WO2023228004A1 (ja) 半導体装置
WO2024047488A1 (ja) 半導体装置
WO2024057168A1 (ja) 半導体装置
WO2023199159A1 (ja) 半導体装置
WO2023203425A1 (ja) 半導体装置及び半導体装置の作製方法
KR20210010333A (ko) 반도체 장치
WO2024074954A1 (ja) 半導体装置及び表示装置
WO2023209493A1 (ja) 半導体装置及び半導体装置の作製方法
WO2024042408A1 (ja) 半導体装置
WO2024134444A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024134442A1 (ja) 半導体装置
WO2024069340A1 (ja) 半導体装置、及び、半導体装置の作製方法
KR20210068526A (ko) 반도체 장치
WO2024134441A1 (ja) 半導体装置
WO2023187543A1 (ja) 表示装置
JP2024019141A (ja) 半導体装置、及び、半導体装置の作製方法
WO2024116030A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024018313A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23852080

Country of ref document: EP

Kind code of ref document: A1