JP2024019141A - 半導体装置、及び、半導体装置の作製方法 - Google Patents

半導体装置、及び、半導体装置の作製方法 Download PDF

Info

Publication number
JP2024019141A
JP2024019141A JP2023123297A JP2023123297A JP2024019141A JP 2024019141 A JP2024019141 A JP 2024019141A JP 2023123297 A JP2023123297 A JP 2023123297A JP 2023123297 A JP2023123297 A JP 2023123297A JP 2024019141 A JP2024019141 A JP 2024019141A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
insulating
conductive layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023123297A
Other languages
English (en)
Inventor
正勝 大野
Masakatsu Ono
昌孝 中田
Masataka Nakata
行徳 島
Yukinori Shima
正佳 土橋
Masayoshi Dobashi
純一 肥塚
Junichi Hizuka
正美 神長
Masami Kaminaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024019141A publication Critical patent/JP2024019141A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】占有面積の小さい半導体装置を提供する。【解決手段】第１の導電層、第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、第５の絶縁層、及び第２の導電層をこの順で積層して有し、さらに、半導体層、第３の導電層、及び、第６の絶縁層を有し、半導体層は、第１の導電層の上面、第１の絶縁層の側面、第２の絶縁層の側面、第３の絶縁層の側面、第４の絶縁層の側面、第５の絶縁層の側面、及び、第２の導電層と接し、第６の絶縁層は、半導体層上に位置し、第３の導電層は、第６の絶縁層上に位置し、かつ、第６の絶縁層を介して半導体層と重なり、第１の絶縁層は、第２の絶縁層と比べて、水素の含有量が多い領域を有し、第５の絶縁層は、第４の絶縁層と比べて、水素の含有量が多い領域を有し、第３の絶縁層は酸素を含む、半導体装置である。【選択図】図１

Description

本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、トランジスタ、及びその作製方法に関する。本発明の一態様は、半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらの駆動方法、またはそれらの製造方法を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置、及び電子機器は、それ自体が半導体装置であり、かつ、それぞれが半導体装置を有している場合がある。
トランジスタを有する半導体装置は、電子機器に広く適用されている。例えば、表示装置において、トランジスタの占有面積を小さくすることで、画素サイズを縮小でき、高精細化を図ることができる。そのため、トランジスタの微細化が求められている。
高精細な表示装置が要求される機器として、例えば、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｒｅａｌｉｔｙ）、及び、複合現実（ＭＲ：Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）向けの機器が、盛んに開発されている。
表示装置としては、例えば、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、または発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を有する発光装置が開発されている。
特許文献１には、有機ＥＬ素子を用いた、高精細な表示装置が開示されている。
国際公開第２０１６／０３８５０８号
本発明の一態様は、微細なサイズのトランジスタを提供することを課題の一とする。または、チャネル長が小さいトランジスタを提供することを課題の一とする。または、オン電流が高いトランジスタを提供することを課題の一とする。または、電気特性が良好なトランジスタを提供することを課題の一とする。または、占有面積の小さい半導体装置を提供することを課題の一とする。または、配線抵抗の小さい半導体装置を提供することを課題の一とする。または、消費電力の少ない半導体装置または表示装置を提供することを課題の一とする。または、信頼性の高いトランジスタ、半導体装置、または表示装置を提供することを課題の一とする。または、高精細化が容易な表示装置を提供することを課題の一とする。または、生産性の高い半導体装置または表示装置の作製方法を提供することを課題の一とする。または、新規なトランジスタ、半導体装置、表示装置、及びこれらの作製方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、半導体層、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、第５の絶縁層、及び、第６の絶縁層を有し、第１の絶縁層は、第１の導電層の上面と接し、第２の絶縁層は、第１の絶縁層の上面と接し、第３の絶縁層は、第２の絶縁層の上面と接し、第４の絶縁層は、第３の絶縁層の上面と接し、第５の絶縁層は、第４の絶縁層の上面と接し、第２の導電層は、第５の絶縁層上に位置し、半導体層は、第１の導電層の上面、第１の絶縁層の側面、第２の絶縁層の側面、第３の絶縁層の側面、第４の絶縁層の側面、第５の絶縁層の側面、及び、第２の導電層と接し、第６の絶縁層は、半導体層上に位置し、第３の導電層は、第６の絶縁層上に位置し、かつ、第６の絶縁層を介して半導体層と重なり、第１の絶縁層は、第２の絶縁層と比べて、水素の含有量が多い領域を有し、第５の絶縁層は、第４の絶縁層と比べて、水素の含有量が多い領域を有し、第３の絶縁層は、酸素を含む、半導体装置である。
また、本発明の一態様は、半導体層、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、第５の絶縁層、及び、第６の絶縁層を有し、第１の絶縁層は、第１の導電層の上面と接し、第２の絶縁層は、第１の絶縁層の上面と接し、第３の絶縁層は、第２の絶縁層の上面と接し、第４の絶縁層は、第３の絶縁層の上面と接し、第５の絶縁層は、第４の絶縁層の上面と接し、第２の導電層は、第５の絶縁層上に位置し、第１の絶縁層乃至第５の絶縁層、及び、第２の導電層は、第１の導電層に達する開口を有し、半導体層は、第１の導電層の上面、第１の絶縁層の側面、第２の絶縁層の側面、第３の絶縁層の側面、第４の絶縁層の側面、及び、第５の絶縁層の側面と、開口の内側で接し、かつ、第２の導電層と接し、第６の絶縁層は、半導体層上に位置し、第３の導電層は、第６の絶縁層上に位置し、かつ、開口と重なる位置で第６の絶縁層を介して半導体層と重なり、第１の絶縁層は、第２の絶縁層と比べて、水素の含有量が多い領域を有し、第５の絶縁層は、第４の絶縁層と比べて、水素の含有量が多い領域を有し、第３の絶縁層は、酸素を含む、半導体装置である。
走査透過電子顕微鏡の透過電子像で、第１の絶縁層は、第２の絶縁層よりも明度が高いことが好ましい。
走査透過電子顕微鏡の透過電子像で、第５の絶縁層は、第４の絶縁層よりも明度が高いことが好ましい。
第１の絶縁層、及び、第５の絶縁層は、それぞれ、加熱により水素を放出する層であり、第３の絶縁層は、加熱により酸素を放出する層であることが好ましい。
第３の絶縁層は、第２の絶縁層と比べて、酸素の含有量が多い領域を有することが好ましい。また、第３の絶縁層は、酸化絶縁層または酸化窒化絶縁層であることが好ましい。
第１の絶縁層、第２の絶縁層、第４の絶縁層、及び第５の絶縁層は、それぞれ、窒化シリコン層または窒化酸化シリコン層であり、第３の絶縁層は、酸化シリコン層または酸化窒化シリコン層であることが好ましい。
または、第１の絶縁層、及び、第５の絶縁層は、それぞれ、窒化シリコン層または窒化酸化シリコン層であり、第２の絶縁層、及び、第４の絶縁層は、それぞれ、酸化アルミニウム層であり、第３の絶縁層は、酸化シリコン層または酸化窒化シリコン層であることが好ましい。
半導体層は、第２の導電層の上面及び側面と接することが好ましい。
半導体層は、金属酸化物を有することが好ましい。
本発明の一態様は、第１の導電層を形成し、第１の導電層上に、第１の絶縁膜を形成し、第１の絶縁膜上に、第２の絶縁膜を形成し、第２の絶縁膜上に、第３の絶縁膜を形成し、第３の絶縁膜上に、第４の絶縁膜を形成し、第４の絶縁膜上に、第５の絶縁膜を形成し、第５の絶縁膜上に、第１の導電層と重なる領域に第１の開口を有する第２の導電層を形成し、第１の絶縁膜乃至第５の絶縁膜を加工することで、第１の導電層に達する第２の開口を有する第１の絶縁層乃至第５の絶縁層を形成し、第１の導電層の上面、第１の絶縁層乃至第５の絶縁層の側面、並びに第２の導電層の上面及び側面と接する半導体層を形成し、半導体層上に、第６の絶縁層を形成し、第６の絶縁層上に、第３の導電層を形成し、第１の絶縁膜の成膜ガスは、第２の絶縁膜の成膜ガスと比べて、ＮＨ３ガスの流量の割合が大きく、第５の絶縁膜の成膜ガスは、第４の絶縁膜の成膜ガスと比べて、ＮＨ３ガスの流量の割合が大きい、半導体装置の作製方法である。
第３の絶縁膜を形成した後に、金属酸化物層を形成することで、第３の絶縁膜に酸素を供給し、金属酸化物層を除去した後に、第４の絶縁膜を形成することが好ましい。
第３の絶縁膜を形成した後、大気開放せずに、Ｎ２Ｏガスを含む雰囲気下でプラズマ処理を行うことが好ましい。
本発明の一態様により、微細なサイズのトランジスタを提供できる。または、チャネル長が小さいトランジスタを提供できる。または、オン電流が高いトランジスタを提供できる。または、電気特性が良好なトランジスタを提供できる。または、占有面積の小さい半導体装置を提供できる。または、配線抵抗の小さい半導体装置を提供できる。または、消費電力の少ない半導体装置または表示装置を提供できる。または、信頼性の高いトランジスタ、半導体装置、または表示装置を提供できる。または、高精細化が容易な表示装置を提供できる。または、生産性の高い半導体装置または表示装置の作製方法を提供できる。または、新規なトランジスタ、半導体装置、表示装置、及びこれらの作製方法を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
図１（Ａ）は、半導体装置の一例を示す上面図である。図１（Ｂ）及び図１（Ｃ）は、半導体装置の一例を示す断面図である。 図２は、半導体装置の一例を示す斜視図である。 図３（Ａ）乃至図３（Ｃ）は、半導体装置の一例を示す斜視図である。 図４（Ａ）は、半導体装置の一例を示す上面図である。図４（Ｂ）は、半導体装置の一例を示す断面図である。 図５（Ａ）は、半導体装置の一例を示す上面図である。図５（Ｂ）及び図５（Ｃ）は、半導体装置の一例を示す断面図である。 図６（Ａ）は、半導体装置の一例を示す上面図である。図６（Ｂ）及び図６（Ｃ）は、半導体装置の一例を示す断面図である。 図７（Ａ）は、半導体装置の一例を示す上面図である。図７（Ｂ）及び図７（Ｃ）は、半導体装置の一例を示す断面図である。 図８（Ａ）は、半導体装置の一例を示す上面図である。図８（Ｂ）は、半導体装置の一例を示す断面図である。 図９（Ａ）及び図９（Ｂ）は、半導体装置の一例を示す断面図である。 図１０（Ａ）及び図１０（Ｂ）は、半導体装置の一例を示す断面図である。 図１１（Ａ）乃至図１１（Ｃ）は、半導体装置の一例を示す断面図である。 図１２（Ａ）乃至図１２（Ｈ）は、半導体装置の一例を示す回路図である。 図１３（Ａ）は、半導体装置の一例を示す上面図である。図１３（Ｂ）は、半導体装置の一例を示す断面図である。 図１４は、半導体装置の一例を示す断面図である。 図１５（Ａ）は、半導体装置の一例を示す上面図である。図１５（Ｂ）は、半導体装置の一例を示す断面図である。 図１６（Ａ）及び図１６（Ｂ）は、半導体装置の一例を示す断面図である。 図１７（Ａ）は、半導体装置の一例を示す上面図である。図１７（Ｂ）及び図１７（Ｃ）は、半導体装置の一例を示す断面図である。 図１８（Ａ）は、半導体装置の一例を示す上面図である。図１８（Ｂ）は、半導体装置の一例を示す断面図である。 図１９（Ａ）は、半導体装置の一例を示す上面図である。図１９（Ｂ）は、半導体装置の一例を示す断面図である。 図２０（Ａ１）及び図２０（Ｂ１）は、半導体装置の作製方法の一例を示す斜視図である。図２０（Ａ２）及び図２０（Ｂ２）は、半導体装置の作製方法の一例を示す断面図である。 図２１（Ａ１）及び図２１（Ｂ１）は、半導体装置の作製方法の一例を示す斜視図である。図２１（Ａ２）及び図２１（Ｂ２）は、半導体装置の作製方法の一例を示す断面図である。 図２２（Ａ１）及び図２２（Ｂ１）は、半導体装置の作製方法の一例を示す斜視図である。図２２（Ａ２）及び図２２（Ｂ２）は、半導体装置の作製方法の一例を示す断面図である。 図２３（Ａ１）及び図２３（Ｂ１）は、半導体装置の作製方法の一例を示す斜視図である。図２３（Ａ２）及び図２３（Ｂ２）は、半導体装置の作製方法の一例を示す断面図である。 図２４（Ａ１）及び図２４（Ｂ１）は、半導体装置の作製方法の一例を示す斜視図である。図２４（Ａ２）及び図２４（Ｂ２）は、半導体装置の作製方法の一例を示す断面図である。 図２５は、表示装置の一例を示す斜視図である。 図２６は、表示装置の一例を示す断面図である。 図２７は、表示装置の一例を示す断面図である。 図２８は、表示装置の一例を示す断面図である。 図２９（Ａ）乃至図２９（Ｃ）は、表示装置の一例を示す断面図である。 図３０は、表示装置の一例を示す断面図である。 図３１は、表示装置の一例を示す断面図である。 図３２は、表示装置の一例を示す断面図である。 図３３（Ａ）乃至図３３（Ｆ）は、表示装置の作製方法の一例を示す断面図である。 図３４（Ａ）乃至図３４（Ｄ）は、電子機器の一例を示す図である。 図３５（Ａ）乃至図３５（Ｆ）は、電子機器の一例を示す図である。 図３６（Ａ）乃至図３６（Ｇ）は、電子機器の一例を示す図である。 図３７は、実施例１のトランジスタのＩｄ－Ｖｇ特性及び電界効果移動度を示すグラフである。 図３８は、実施例１のトランジスタのＩｄ－Ｖｇ特性及び電界効果移動度を示すグラフである。 図３９は、実施例１の金属酸化物のホール効果移動度を示すグラフである。 図４０は、実施例２のトランジスタのＩｄ－Ｖｇ特性及び電界効果移動度を示すグラフである。 図４１は、実施例２のトランジスタのＩｄ－Ｖｇ特性及び電界効果移動度を示すグラフである。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、及び、範囲などは、理解の簡単のため、実際の位置、大きさ、及び、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、及び、範囲などに限定されない。
なお、本明細書等において、「第１」、「第２」という序数詞は、便宜上用いるものであり、構成要素の数、または、構成要素の順序（例えば、工程順、または積層順）を限定するものではない。また、本明細書のある箇所において構成要素に付す序数詞と、本明細書の他の箇所、または特許請求の範囲において、当該構成要素に付す序数詞と、が一致しない場合がある。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
また、トランジスタは半導体素子の一種であり、電流または電圧を増幅する機能、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
また、「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極または配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのソース－ドレイン間のリーク電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、または上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という場合がある。また、上面形状が一致または概略一致している場合、端部が揃っている、または概略揃っているということもできる。
なお、本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面または被形成面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面または被形成面とがなす角（テーパ角ともいう）が０度より大きく９０度未満である領域を有すると好ましい。なお、構造の側面、基板面、及び被形成面は、必ずしも完全に平坦である必要はなく、微小な曲率を有する略平面状、または微細な凹凸を有する略平面状であってもよい。
なお、本明細書等において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指す。窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。
水素、酸素、窒素などの元素の含有量の分析には、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、またはＸ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いることができる。目的の元素の含有率が高い（例えば、０．５ａｔｏｍｉｃ％以上、または１ａｔｏｍｉｃ％以上）場合は、ＸＰＳが適している。一方、目的の元素の含有率が低い（例えば０．５ａｔｏｍｉｃ％以下、または１ａｔｏｍｉｃ％以下）場合には、ＳＩＭＳが適している。元素の含有量を比較する際には、ＳＩＭＳとＸＰＳの両方の分析手法を用いた複合解析を行うことがより好ましい。
本明細書等において、ＡはＢと接する、と記載されている場合、Ａの少なくとも一部がＢと接する。そのため、例えば、ＡはＢと接する領域を有する、と言い換えることができる。
本明細書等において、ＡはＢ上に位置する、と記載されている場合、Ａの少なくとも一部がＢ上に位置する。そのため、例えば、ＡはＢ上に位置する領域を有する、と言い換えることができる。
本明細書等において、ＡはＢと重なる、と記載されている場合、Ａの少なくとも一部がＢと重なる。そのため、例えば、ＡはＢと重なる領域を有する、と言い換えることができる。
本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いずに作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
本明細書等では、発光波長が異なる発光素子（発光デバイスともいう）で発光層を作り分ける構造をＳＢＳ（Ｓｉｄｅ Ｂｙ Ｓｉｄｅ）構造と呼ぶ場合がある。ＳＢＳ構造は、発光素子ごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。
本明細書等において、正孔または電子を、「キャリア」といって示す場合がある。具体的には、正孔注入層または電子注入層を「キャリア注入層」といい、正孔輸送層または電子輸送層を「キャリア輸送層」といい、正孔ブロック層または電子ブロック層を「キャリアブロック層」という場合がある。なお、上述のキャリア注入層、キャリア輸送層、及びキャリアブロック層は、それぞれ、断面形状、または特性などによって明確に区別できない場合がある。また、１つの層が、キャリア注入層、キャリア輸送層、及びキャリアブロック層のうち２つまたは３つの機能を兼ねる場合がある。
本明細書等において、発光素子は、一対の電極間にＥＬ層を有する。ＥＬ層は、少なくとも発光層を有する。ここで、ＥＬ層が有する層（機能層ともいう）としては、発光層、キャリア注入層（正孔注入層及び電子注入層）、キャリア輸送層（正孔輸送層及び電子輸送層）、及び、キャリアブロック層（正孔ブロック層及び電子ブロック層）などが挙げられる。本明細書等において、受光素子（受光デバイスともいう）は、一対の電極間に少なくとも光電変換層として機能する活性層を有する。本明細書等では、一対の電極の一方を画素電極と記し、他方を共通電極と記すことがある。
本明細書等において、犠牲層（マスク層と呼称してもよい）とは、少なくとも発光層（より具体的には、ＥＬ層を構成する層のうち、島状に加工される層）の上方に位置し、製造工程中において、当該発光層を保護する機能を有する。
本明細書等において、段切れとは、層、膜、または電極が、被形成面の形状（例えば段差など）に起因して分断される現象を示す。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図１乃至図１９を用いて説明する。
本発明の一態様の半導体装置は、半導体層、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、第５の絶縁層、及び、第６の絶縁層を有する。
第１の導電層は、トランジスタのソース電極またはドレイン電極の一方として機能する。
第１の絶縁層は、第１の導電層の上面と接し、第２の絶縁層は、第１の絶縁層の上面と接し、第３の絶縁層は、第２の絶縁層の上面と接し、第４の絶縁層は、第３の絶縁層の上面と接し、第５の絶縁層は、第４の絶縁層の上面と接する。第１乃至第５の絶縁層は、第１の導電層に達する第１の開口（第１の開口部ともいえる）を有してもよい。なお、本明細書等において、開口という言葉は、開口部と言い換えることができる。
第２の導電層は、第５の絶縁層上に位置する。第２の導電層は、第１の開口と重なる第２の開口（第２の開口部ともいえる）を有してもよい。第２の導電層は、トランジスタのソース電極またはドレイン電極の他方として機能する。
半導体層は、第１の導電層の上面、及び、第１乃至第５の絶縁層の側面と接する。第１乃至第５の絶縁層に第１の開口が設けられている場合、半導体層は、第１の導電層の上面、及び、第１乃至第５の絶縁層の側面と、第１の開口の内側で接する。また、半導体層は、第２の導電層と接する。半導体層は、金属酸化物を有することが好ましい。
第６の絶縁層は、半導体層上に位置する。第６の絶縁層は、ゲート絶縁層として機能する。
第３の導電層は、第６の絶縁層上に位置し、第６の絶縁層を介して半導体層と重なる。第１乃至第５の絶縁層に第１の開口が設けられ、第２の導電層に第２の開口が設けられている場合、第３の導電層は、第１の開口及び第２の開口と重なる位置で、第６の絶縁層を介して半導体層と重なる。第３の導電層は、トランジスタのゲート電極として機能する。
第１の絶縁層は、第２の絶縁層と比べて、水素の含有量が多い領域を有する。また、第５の絶縁層は、第４の絶縁層と比べて、水素の含有量が多い領域を有する。
第３の絶縁層は、酸素を含む。第３の絶縁層は、第１の絶縁層と比べて酸素の含有量が多い領域を有することが好ましい。また、第３の絶縁層は、第５の絶縁層と比べて酸素の含有量が多い領域を有することが好ましい。また、第３の絶縁層は、第２の絶縁層と比べて酸素の含有量が多い領域を有することが好ましい。また、第３の絶縁層は、第４の絶縁層と比べて酸素の含有量が多い領域を有することが好ましい。
第１の絶縁層は、半導体層におけるゲート電界がかかりにくい領域（オフセット領域とも記す）と接する。オフセット領域の抵抗が高いと、トランジスタの電界効果移動度が低下してしまうことがある。第１の絶縁層が、水素の含有量が多い層であると、半導体層における第１の絶縁層と接する領域とその近傍を低抵抗化させることができる。これにより、オフセット領域に起因する電界効果移動度の低下を抑制できる。
また、第５の絶縁層が、水素の含有量が多い層であると、半導体層における第５の絶縁層と接する領域とその近傍を低抵抗化させることができる。
半導体層において、第１の絶縁層と接する領域と、第５の絶縁層と接する領域と、は、それぞれ、低抵抗領域（ｎ＋型の領域、またはｎ＋領域ともいう）ということができる。
第３の絶縁層は、半導体層におけるチャネル形成領域と接する。チャネル形成領域は、キャリア濃度が低い高抵抗領域である。チャネル形成領域は、ｉ型（真性）または実質的にｉ型であるということができる。第３の絶縁層が、酸素の含有量が多い層であると、半導体層における第３の絶縁層と接する領域とその近傍に、ｉ型の領域を形成することが容易となる。
本発明の一態様のトランジスタでは、半導体層において、第１の導電層と接する領域と、ｉ型の領域である、第３の絶縁層と接する領域と、の間に、低抵抗領域である、第１の絶縁層と接する領域が設けられる。ここで、第１の導電層がドレイン電極として機能し、第２の導電層がソース電極として機能する場合、半導体層は、ドレイン電極と接する領域と、チャネル形成領域と、の間に、低抵抗領域を有するといえる。これにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。
同様に、本発明の一態様のトランジスタでは、半導体層において、第２の導電層と接する領域と、ｉ型の領域である、第３の絶縁層と接する領域と、の間に、低抵抗領域である、第５の絶縁層と接する領域が設けられる。ここで、第１の導電層がソース電極として機能し、第２の導電層がドレイン電極として機能する場合、半導体層は、ドレイン電極と接する領域と、チャネル形成領域と、の間に、低抵抗領域を有するといえる。これにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。
このように、本発明の一態様のトランジスタは、第１の導電層と第２の導電層のどちらがドレイン電極であっても、高い信頼性が得られる。したがって、半導体装置の設計の自由度を高めることができる。
また、第２の絶縁層は、第１の絶縁層と比べて水素の含有量が少ない。同様に、第４の絶縁層は、第５の絶縁層と比べて水素の含有量が少ない。そのため、第２の絶縁層または第４の絶縁層から、第３の絶縁層、及び、半導体層におけるゲート電界が十分にかかる領域（ｉ型にしたい領域）に水素が拡散することを抑制できる。
以上のことから、第１乃至第５の絶縁層と接して半導体層を設けることで、ゲート電界が十分にかかる位置に、半導体層におけるチャネル形成領域を配置することができる。また、半導体層におけるオフセット領域を低抵抗化させることができる。したがって、トランジスタの電界効果移動度の低下を抑制でき、良好な電気特性を得ることができる。
また、半導体層において、第１の導電層と接する領域と、第２の導電層と接する領域と、の間には、第１乃至第５の絶縁層と接する領域が設けられる。これら５層の絶縁層は、第３の絶縁層を中心とした対称的な積層構造であるため、半導体層におけるチャネル長方向のキャリア濃度分布を適切にすることができる。このことからも、トランジスタにおいて良好な電気特性を得ることができる。また、トランジスタの信頼性を高めることができる。
第１の絶縁層及び第５の絶縁層は、それぞれ、加熱により水素を放出する層であることが好ましい。これにより、第１の絶縁層及び第５の絶縁層から半導体層に水素を供給することが容易となる。
第２の絶縁層及び第４の絶縁層は、それぞれ、酸素が拡散しにくい層であることが好ましい。これにより、第３の絶縁層から第２の絶縁層または第４の絶縁層を介して酸素が放出することを抑制できる。
また、第２の絶縁層及び第４の絶縁層は、それぞれ、水素が拡散しにくい層であることが好ましい。これにより、トランジスタの外部から第２の絶縁層または第４の絶縁層を介して半導体層（特にチャネル形成領域）に水素が拡散することを抑制できる。
第３の絶縁層は、加熱により酸素を放出する層であることが好ましい。これにより、第３の絶縁層から半導体層に酸素を供給することが容易となる。
第３の絶縁層は、酸化絶縁層または酸化窒化絶縁層であることが好ましい。
例えば、第１の絶縁層、第２の絶縁層、第４の絶縁層、及び第５の絶縁層は、それぞれ、窒化シリコン層または窒化酸化シリコン層であり、第３の絶縁層は、酸化シリコン層または酸化窒化シリコン層であることが好ましい。
また、例えば、第１の絶縁層及び第５の絶縁層は、それぞれ、窒化シリコン層または窒化酸化シリコン層であり、第２の絶縁層及び第４の絶縁層は、それぞれ、酸化アルミニウム層であり、第３の絶縁層は、酸化シリコン層または酸化窒化シリコン層であることが好ましい。
絶縁層を構成する主成分（例えば、窒化シリコン層であれば、窒素とシリコン）に比べて、水素は含有量が少ないため、第１の絶縁層、第２の絶縁層、第４の絶縁層、及び第５の絶縁層における水素の含有量は、ＳＩＭＳ分析を用いて比較することが好ましい。
また、第１の絶縁層と第２の絶縁層に、主成分が同じ層（例えば、窒化シリコン層）を用いた場合であっても、断面観察により、区別できることがある。例えば、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）の透過電子（ＴＥ：Ｔｒａｎｓｍｉｔｔｅｄ Ｅｌｅｃｔｒｏｎ）像で、第１の絶縁層は、第２の絶縁層よりも明度が高く観察される。同様に、第４の絶縁層と第５の絶縁層に、主成分が同じ層を用いた場合であっても、断面観察により、区別できることがある。例えば、ＳＴＥＭのＴＥ像で、第５の絶縁層は、第４の絶縁層よりも明度が高く観察される。
半導体層は、第３の絶縁層と接する第１の部分を有し、第１の導電層の上面から半導体層の第１の部分までの最短距離は、第１の導電層の上面から第３の導電層の下面までの最短距離よりも長いことが好ましい。これにより、チャネル形成領域に確実にゲート電界をかけることができ、トランジスタの電気特性を良好とすることができる。
半導体層は第２の導電層の上面及び側面と接することが好ましい。つまり、本発明の一態様のトランジスタは、ボトムコンタクト型であることが好ましい。これにより、第２の導電層を作製した後（例えば、第２の導電層となる膜を加工した後、または第２の開口を形成した後）に、半導体層を成膜することができるため、半導体層にダメージが入ることを抑制できる。また、第１の開口及び第２の開口を形成する工程を連続して（成膜工程などを介さずに）行うことができるため、開口の形成が容易となり好ましい。
なお、第１の開口及び第２の開口の代わりに、それぞれ、溝（スリット）が設けられていてもよい。
［トランジスタ１００］
図１（Ａ）及び図４（Ａ）にトランジスタ１００の上面図を示す。図４（Ａ）は、直径Ｄ１４３、及びチャネル幅Ｗ１００を示し、一点鎖線Ｂ１－Ｂ２を示していない点で図１（Ａ）と異なる。図１（Ａ）及び図４（Ａ）では、絶縁層の図示を省略している。なお、他の上面図においても、一部の構成要素の図示を省略する。
図１（Ｂ）及び図４（Ｂ）は、図１（Ａ）及び図４（Ａ）における一点鎖線Ａ１－Ａ２間の断面図である。図４（Ｂ）は、図１（Ｂ）の拡大図ともいえる。図１（Ｂ）では、開口１４１、１４３、及び、最短距離Ｔ１、Ｔ２を示しており、図４（Ｂ）は、直径Ｄ１４３、チャネル幅Ｗ１００、チャネル長Ｌ１００、領域１０８ｎ、厚さＴ１１０、及び角度θ１１０を示している。それ以外の要素は、図１（Ｂ）及び図４（Ｂ）に共通で示している。図１（Ｃ）は、図１（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
図２に、トランジスタ１００の斜視図を示す。図２では、絶縁層の図示を省略している。図３（Ａ）乃至図３（Ｃ）は、トランジスタ１００の構成要素の一部を抜粋して示す斜視図である。
トランジスタ１００は、基板１０２上に設けられている。トランジスタ１００は、導電層１１２ａ、絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）、半導体層１０８、導電層１１２ｂ、絶縁層１０６、及び導電層１０４を有する。トランジスタ１００を構成する各層は、単層構造であってもよく、積層構造であってもよい。なお、絶縁層１１０は、トランジスタ１００の構成要素に含めなくてもよい。つまり、本発明の一態様の半導体装置は、トランジスタ１００と、絶縁層１１０と、を有する、ともいえる。
導電層１１２ａは、基板１０２上に設けられている。導電層１１２ａは、トランジスタ１００のソース電極またはドレイン電極の一方として機能する。
絶縁層１１０は、基板１０２、及び、導電層１１２ａ上に位置する。絶縁層１１０は、導電層１１２ａと接する。絶縁層１１０には、導電層１１２ａに達する開口１４１が設けられている。
絶縁層１１０は、基板１０２及び導電層１１２ａ上の絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃと、絶縁層１１０ｃ上の絶縁層１１０ｄと、絶縁層１１０ｄ上の絶縁層１１０ｅと、の積層構造を有する。
導電層１１２ｂは、絶縁層１１０上に位置する。導電層１１２ｂには、開口１４１と重なる開口１４３が設けられている。導電層１１２ｂは、トランジスタ１００のソース電極またはドレイン電極の他方として機能する。
図３（Ａ）は、導電層１１２ａ、導電層１１２ｂ、開口１４１、及び開口１４３を抜粋して示す斜視図である。なお、絶縁層１１０に設けられる開口１４１は破線で示している。図３（Ａ）に示すように、導電層１１２ｂは、導電層１１２ａと重なる領域に開口１４３を有する。また、導電層１１２ｂは、開口１４１の内部に設けないことが好ましい。つまり、導電層１１２ｂは、絶縁層１１０の開口１４１側の側面と接する領域を有さないことが好ましい。
半導体層１０８は、導電層１１２ａの上面、絶縁層１１０の側面、並びに、導電層１１２ｂの上面及び側面と接する。半導体層１０８は、絶縁層１１０における開口１４１側の端部（開口１４１の側壁ともいえる）及び導電層１１２ｂにおける開口１４３側の端部（開口１４３の側壁ともいえる）に接して設けられる。半導体層１０８は、開口１４１及び開口１４３を介して導電層１１２ａと接する。
図３（Ｂ）は、導電層１１２ａ及び半導体層１０８を抜粋して示す斜視図である。図３（Ｂ）に示すように、半導体層１０８は、開口１４１及び開口１４３を覆うように設けられる。
図１（Ｂ）では、半導体層１０８の端部が、導電層１１２ｂの上面に接している例を示すが、本発明はこれに限られない。半導体層１０８が導電層１１２ｂの端部を覆い、絶縁層１１０上に半導体層１０８の端部が接していてもよい（後述するトランジスタ１００Ｂ（図６（Ｂ）等）参照）。
絶縁層１０６は、絶縁層１１０、半導体層１０８、及び導電層１１２ｂ上に位置する。絶縁層１０６は、半導体層１０８を介して、開口１４１の側壁及び開口１４３の側壁に沿って設けられる。絶縁層１０６は、トランジスタ１００のゲート絶縁層（第１のゲート絶縁層ともいえる）として機能する。
導電層１０４は、絶縁層１０６上に位置する。導電層１０４は、開口１４１及び開口１４３と重なる位置で、絶縁層１０６を介して半導体層１０８と重なる。導電層１０４は、トランジスタ１００のゲート電極（第１のゲート電極ともいえる）として機能する。
図３（Ｃ）は、導電層１１２ａ及び導電層１０４を抜粋して示す斜視図である。図３（Ｃ）に示すように、導電層１０４は、開口１４１及び開口１４３を覆うように設けられる。
［絶縁層１１０］
本実施の形態では、主に、絶縁層１１０が５層の積層構造である例を示すが、絶縁層１１０は、６層以上の積層構造であってもよい。
絶縁層１１０を構成する各層には、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜が挙げられる。酸化絶縁膜としては、例えば、酸化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、酸化タンタル膜、酸化セリウム膜、ガリウム亜鉛酸化物膜、及び、ハフニウムアルミネート膜が挙げられる。窒化絶縁膜としては、例えば、窒化シリコン膜、及び窒化アルミニウム膜が挙げられる。酸化窒化絶縁膜としては、例えば、酸化窒化シリコン膜、酸化窒化アルミニウム膜、酸化窒化ガリウム膜、酸化窒化イットリウム膜、及び、酸化窒化ハフニウム膜が挙げられる。窒化酸化絶縁膜としては、例えば、窒化酸化シリコン膜、及び窒化酸化アルミニウム膜が挙げられる。
絶縁層１１０は、半導体層１０８と接する部分を有する。半導体層１０８に酸化物半導体を用いる場合、半導体層１０８と絶縁層１１０との界面特性を向上させるため、絶縁層１１０の半導体層１０８と接する部分の少なくとも一部に酸化物を用いることが好ましい。具体的には、絶縁層１１０における半導体層１０８のチャネル形成領域と接する部分に酸化物を用いることが好ましい。チャネル形成領域は、キャリア濃度が低い高抵抗領域である。チャネル形成領域は、ｉ型（真性）または実質的にｉ型であるということができる。
半導体層１０８のチャネル形成領域と接する絶縁層１１０ｃには、酸素を含む層を用いることが好ましい。絶縁層１１０ｃは、絶縁層１１０ａ、１１０ｂ、１１０ｄ、１１０ｅの少なくともいずれか一つと比べて、酸素の含有量が多い領域を有することが好ましい。特に、絶縁層１１０ｃは、絶縁層１１０ａ、１１０ｂ、１１０ｄ、１１０ｅのそれぞれと比べて、酸素の含有量が多い領域を有することが好ましい。
絶縁層１１０ｃには、前述の酸化絶縁膜及び酸化窒化絶縁膜のいずれか一つまたは複数を用いることが好ましい。具体的には、絶縁層１１０ｃには、酸化シリコン膜及び酸化窒化シリコン膜の一方または双方を用いることが好ましい。絶縁層１１０ｃが、酸素の含有量が多い層であると、半導体層１０８における絶縁層１１０ｃと接する領域とその近傍に、ｉ型の領域を形成することが容易となる。
絶縁層１１０ｃには、加熱により酸素を放出する膜を用いるとより好ましい。トランジスタ１００の作製工程中にかかる熱により、絶縁層１１０ｃが酸素を放出することで、半導体層１０８に酸素を供給することができる。絶縁層１１０ｃから半導体層１０８、特に半導体層１０８のチャネル形成領域に酸素を供給することで、半導体層１０８中の酸素欠損の低減を図ることができ、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。
例えば、酸素を含む雰囲気下における加熱処理、または、酸素を含む雰囲気下におけるプラズマ処理を行うことで、絶縁層１１０ｃに酸素を供給することができる。また、絶縁層１１０ｃの上面に、スパッタリング法により、酸素雰囲気下で酸化物膜を成膜することで酸素を供給してもよい。その後、当該酸化物膜を除去してもよい。なお、実施の形態２では、亜酸化窒素（Ｎ２Ｏ）プラズマ処理を行うこと、及び、金属酸化物層１４９を成膜することで、絶縁層１１０ｃに酸素を供給する例を示す。
絶縁層１１０ｃは、スパッタリング法、またはプラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法で形成することが好ましい。特に、スパッタリング法を用いると、成膜ガスに水素ガスを用いなくてよいため、水素の含有量の極めて少ない膜とすることができる。そのため、半導体層１０８に水素が供給されることを抑制し、トランジスタ１００の電気特性の安定化を図ることができる。
半導体層１０８には、ゲート電界がかかりにくい領域（オフセット領域）が存在する。絶縁層１１０ａは、当該オフセット領域に接するように設けることが好ましい。
絶縁層１１０ａは、絶縁層１１０ｂと比べて、水素の含有量が多い領域を有する。また、絶縁層１１０ａは、絶縁層１１０ｄと比べて、水素の含有量が多い領域を有することが好ましい。
オフセット領域の抵抗が高いと、トランジスタ１００の電界効果移動度が低下してしまうことがある。絶縁層１１０ａが、水素の含有量が多い層であると、半導体層１０８における絶縁層１１０ａと接する領域とその近傍を低抵抗化させることができる（図４（Ｂ）に示す下側の２つの領域１０８ｎ参照）。これにより、オフセット領域に起因する電界効果移動度の低下を抑制できる。
絶縁層１１０ａは、加熱により水素を放出する層であることが好ましい。トランジスタ１００の作製工程中にかかる熱により、絶縁層１１０ａが水素を放出することで、半導体層１０８に水素を供給することができる。半導体層１０８のオフセット領域に水素を供給することで、オフセット領域を低抵抗化し、電界効果移動度の低下を抑制できる。
同様に、絶縁層１１０ｅは、絶縁層１１０ｄと比べて、水素の含有量が多い領域を有する。また、絶縁層１１０ｅは、絶縁層１１０ｂと比べて、水素の含有量が多い領域を有することが好ましい。
絶縁層１１０ｅが、水素の含有量が多い層であると、半導体層１０８における絶縁層１１０ｅと接する領域とその近傍を低抵抗化させることができる（図４（Ｂ）に示す上側の２つの領域１０８ｎ参照）。
絶縁層１１０ｅは、加熱により水素を放出する層であることが好ましい。トランジスタ１００の作製工程中にかかる熱により、絶縁層１１０ｅが水素を放出することで、半導体層１０８に水素を供給することができる。これにより、半導体層１０８の導電層１１２ｂと接する領域の近傍に、低抵抗領域を形成することができる。
トランジスタ１００では、半導体層１０８において、導電層１１２ａと接する領域と、ｉ型の領域である、絶縁層１１０ｃと接する領域と、の間に、低抵抗領域である、絶縁層１１０ａと接する領域が設けられる。ここで、導電層１１２ａがドレイン電極として機能し、導電層１１２ｂがソース電極として機能する場合、半導体層１０８は、ドレイン電極と接する領域と、チャネル形成領域と、の間に、低抵抗領域を有するといえる。これにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。
同様に、トランジスタ１００では、半導体層１０８において、導電層１１２ｂと接する領域と、ｉ型の領域である、絶縁層１１０ｃと接する領域と、の間に、低抵抗領域である、絶縁層１１０ｅと接する領域が設けられる。ここで、導電層１１２ａがソース電極として機能し、導電層１１２ｂがドレイン電極として機能する場合、半導体層１０８は、ドレイン電極と接する領域と、チャネル形成領域と、の間に、低抵抗領域を有するといえる。これにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。
このように、本発明の一態様のトランジスタは、導電層１１２ａと導電層１１２ｂのどちらがドレイン電極であっても、高い信頼性が得られる。したがって、半導体装置の設計の自由度を高めることができる。
絶縁層１１０ｂは、絶縁層１１０ａと比べて水素の含有量が少ない。また、絶縁層１１０ｄは、絶縁層１１０ｅと比べて水素の含有量が少ない。そのため、絶縁層１１０ｂまたは絶縁層１１０ｄから、絶縁層１１０ｃ、及び、半導体層１０８におけるゲート電界が十分にかかる領域（ｉ型にしたい領域）に水素が拡散することを抑制できる。
絶縁層１１０ｂ及び絶縁層１１０ｄには、それぞれ、酸素が拡散しにくい膜を用いることが好ましい。これにより、絶縁層１１０ｃに含まれる酸素が、加熱により絶縁層１１０ｂを介して基板１０２側に透過すること、及び、絶縁層１１０ｄを介して絶縁層１１０ｅ側に透過することを防ぐことができる。言い換えると、酸素が拡散しにくい絶縁層１１０ｂ及び絶縁層１１０ｄで絶縁層１１０ｃの上下を挟むことで、絶縁層１１０ｃに含まれる酸素を閉じ込めることができる。これにより、半導体層１０８に効果的に酸素を供給することができる。
また、絶縁層１１０ｂ及び絶縁層１１０ｄには、それぞれ、水素が拡散しにくい膜を用いることが好ましい。これにより、トランジスタの外から絶縁層１１０ｂまたは絶縁層１１０ｄを介して、半導体層１０８に水素が拡散することを抑制できる。同様に、絶縁層１１０ａから絶縁層１１０ｂを介して、半導体層１０８に水素が拡散することを抑制できる。また、絶縁層１１０ｅから絶縁層１１０ｄを介して、半導体層１０８に水素が拡散することを抑制できる。
絶縁層１１０ａ、絶縁層１１０ｂ、絶縁層１１０ｄ、及び絶縁層１１０ｅには、それぞれ、前述の、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜のいずれか一つまたは複数を用いることが好ましい。具体的には、絶縁層１１０ａ、絶縁層１１０ｂ、絶縁層１１０ｄ、及び絶縁層１１０ｅには、それぞれ、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜のいずれか一つまたは複数を用いることが好ましい。
絶縁層１１０ａ、絶縁層１１０ｂ、絶縁層１１０ｄ、及び絶縁層１１０ｅには、それぞれ、前述の窒化絶縁膜及び窒化酸化絶縁膜のいずれか一つまたは複数を用いることが好ましい。具体的には、絶縁層１１０ａ、絶縁層１１０ｂ、絶縁層１１０ｄ、及び絶縁層１１０ｅには、それぞれ、窒化シリコン膜及び窒化酸化シリコン膜の一方または双方を用いることが好ましい。
窒化シリコン膜、及び、窒化酸化シリコン膜は、それぞれ、自身からの不純物（例えば、水及び水素）の放出が少なく、酸素及び水素が透過しにくい膜を実現できるため、絶縁層１１０ｂ及び絶縁層１１０ｄとして好適に用いることができる。また、成膜条件（例えば、成膜ガスまたは成膜時の電力）を変えることで、窒化シリコン膜、及び、窒化酸化シリコン膜は、それぞれ、水素の放出が多い膜とすることもできるため、絶縁層１１０ａ及び絶縁層１１０ｅとしても好適に用いることができる。
また、絶縁層１１０ｂ、及び、絶縁層１１０ｄには、例えば、前述のアルミニウムを含む膜を用いてもよい。例えば、絶縁層１１０ｂ、及び、絶縁層１１０ｄには、それぞれ、酸化アルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、窒化シリコン膜に比べて水素の含有量をより少なくできるため、好適である。
絶縁層１１０ｃに含まれる酸素によって、導電層１１２ａ及び導電層１１２ｂが酸化され、抵抗が高くなってしまう場合がある。絶縁層１１０ｃと導電層１１２ａとの間に絶縁層１１０ｂを設けることにより、導電層１１２ａが酸化され、抵抗が高くなることを抑制できる。同様に、絶縁層１１０ｃと導電層１１２ｂとの間に絶縁層１１０ｄを設けることにより、導電層１１２ｂが酸化され、抵抗が高くなることを抑制できる。それとともに、絶縁層１１０ｃから半導体層１０８へ供給される酸素の量が増え、半導体層１０８中の酸素欠損を低減することができる。
また、半導体層１０８において、絶縁層１１０ｂと接する領域は、絶縁層１１０ａと接する領域よりも高抵抗であり、絶縁層１１０ｃと接する領域よりも低抵抗であることが好ましい。半導体層１０８において、絶縁層１１０ｂと接する領域は、ｎ－型の領域、またはｎ－領域ということができる。半導体層１０８において、絶縁層１１０ｃから供給された酸素は、絶縁層１１０ｃに接する領域だけでなく、絶縁層１１０ｂと接する領域とその近傍にも到達することがある。同様に、半導体層１０８において、絶縁層１１０ａから供給された水素は、絶縁層１１０ａに接する領域だけでなく、絶縁層１１０ｂと接する領域とその近傍にも到達することがある。ここで、絶縁層１１０ａが設けられていない場合、半導体層１０８における、絶縁層１１０ｂと接する領域とその近傍は、絶縁層１１０ｃからの酸素が供給されることで、比較的高抵抗となる。半導体層１０８において、チャネル形成領域と、ドレイン電極と接する領域との間に、高抵抗な領域があると、トランジスタのオン電流が低下する恐れがある。一方で、水素の含有量が多い絶縁層１１０ａが設けられていると、水素が供給されることで、半導体層１０８における、絶縁層１１０ｂと接する領域とその近傍の高抵抗化を抑制でき、トランジスタのオン電流の低下を抑制できるため、好ましい。
絶縁層１１０ｂ及び絶縁層１１０ｄの膜厚は、それぞれ、５ｎｍ以上１５０ｎｍ以下が好ましく、５ｎｍ以上１００ｎｍ以下がより好ましく、５ｎｍ以上７０ｎｍ以下がより好ましく、さらには１０ｎｍ以上７０ｎｍ以下が好ましく、さらには１０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上５０ｎｍ以下が好ましい。絶縁層１１０ｂ及び絶縁層１１０ｄの膜厚を前述の範囲とすることで、半導体層１０８中、特にチャネル形成領域の酸素欠損を低減することができる。なお、絶縁層１１０ｂと絶縁層１１０ｄの膜厚は、等しくてもよく、互いに異なっていてもよい。
例えば、絶縁層１１０ａ、絶縁層１１０ｂ、絶縁層１１０ｄ、及び絶縁層１１０ｅに、窒化シリコン膜を用い、絶縁層１１０ｃに、酸化窒化シリコン膜を用いることが好ましい。
以上のことから、絶縁層１１０ａ乃至絶縁層１１０ｅと接して半導体層１０８を設けることで、ゲート電界が十分にかかる位置に、半導体層１０８におけるチャネル形成領域を配置することができる。また、半導体層１０８におけるオフセット領域を低抵抗化させることができる。したがって、トランジスタ１００の電界効果移動度の低下を抑制でき、良好な電気特性を得ることができる。
半導体層１０８の導電層１１２ａと接する領域と、導電層１１２ｂと接する領域と、の間には、絶縁層１１０と接する領域が設けられる。絶縁層１１０は、絶縁層１１０ｃの上下を、水素の含有量が少ない絶縁層１１０ｂと絶縁層１１０ｄとで挟み、さらに、この３層構造の上下を、水素の含有量が多い絶縁層１１０ａと絶縁層１１０ｅとで挟む構成となっている。つまり、絶縁層１１０は、上下方向（積層方向）において対称的な構造となっている。これにより、半導体層１０８におけるチャネル長方向のキャリア濃度分布を適切にすることができる。このことから、トランジスタにおいて良好な電気特性及び高い信頼性を得ることができる。
図１（Ｂ）に示すように、導電層１１２ａの上面から、半導体層１０８の絶縁層１１０ｃと接する部分までの最短距離Ｔ１は、導電層１１２ａの上面から、導電層１０４の下面までの最短距離Ｔ２よりも長い。また、断面視において、絶縁層１１０ｃの半導体層１０８と接する部分よりも、開口１４１の内側における導電層１０４の下面のほうが下側（基板１０２側）に位置する、ともいえる。これにより、半導体層１０８のチャネル形成領域に確実にゲート電界をかけることができ、トランジスタの電気特性を良好とすることができる。
最短距離Ｔ１は、絶縁層１１０ａの厚さと、絶縁層１１０ｂの厚さと、の和によって決まり、最短距離Ｔ２は、半導体層１０８の厚さと、絶縁層１０６の厚さと、の和によって決まるということができる。そのため、絶縁層１１０ａの厚さと、絶縁層１１０ｂの厚さと、の和は、半導体層１０８の厚さと、絶縁層１０６の厚さと、の和よりも大きいことが好ましいということができる。最短距離Ｔ１は、最短距離Ｔ２の、０．５倍以上が好ましく、１．０倍以上がより好ましく、１．０倍を超えることがさらに好ましい。
絶縁層１１０ａの膜厚は、上記最短距離Ｔ１、Ｔ２の関係が成り立つ範囲で決定することができる。絶縁層１１０ａ及び絶縁層１１０ｅの膜厚は、それぞれ、１０ｎｍ以上２００ｎｍ以下が好ましく、２０ｎｍ以上１５０ｎｍ以下がより好ましく、５０ｎｍ以上１００ｎｍ以下がさらに好ましい。なお、絶縁層１１０ａと絶縁層１１０ｅの膜厚は、等しくてもよく、互いに異なっていてもよい。
開口１４１及び開口１４３の上面形状に限定はなく、それぞれ、例えば、円形、楕円形、三角形、四角形（長方形、菱形、正方形を含む）、五角形、星形多角形などの多角形、またはこれら多角形の角が丸い形状とすることができる。なお、多角形としては、凹多角形（少なくとも一つの内角が１８０度を超える多角形）及び凸多角形（全ての内角が１８０度以下である多角形）のどちらであってもよい。図１（Ａ）等に示すように、開口１４１及び開口１４３の上面形状は、それぞれ、円形であることが好ましい。開口の上面形状を円形とすることにより、開口を形成する際の加工精度を高めることができ、微細なサイズの開口を形成することができる。なお、本明細書等において、円形とは真円に限定されない。
本明細書等において、開口１４１の上面形状とは、絶縁層１１０の開口１４１側の上面端部の形状を指す。また、開口１４３の上面形状とは、導電層１１２ｂの開口１４３側の下面端部の形状を指す。
図１（Ａ）等に示すように、開口１４１の上面形状と開口１４３の上面形状とは互いに一致、または概略一致させることができる。このとき、図１（Ｂ）及び図１（Ｃ）等に示すように、導電層１１２ｂの開口１４３側の下面端部は、絶縁層１１０の開口１４１側の上面端部と一致、または概略一致することが好ましい。導電層１１２ｂの下面とは、絶縁層１１０側の面を指す。絶縁層１１０の上面とは、導電層１１２ｂ側の面を指す。
なお、開口１４１の上面形状と開口１４３の上面形状とは互いに一致しなくてもよい（後述するトランジスタ１００Ａ（図５（Ａ）等）参照）。また、開口１４１と開口１４３の上面形状が円形であるとき、開口１４１と開口１４３は同心円状であってもよく、同心円状でなくてもよい。
本発明の一態様のトランジスタは、ソース電極とドレイン電極とが、異なる高さに位置しているため、半導体層を流れる電流は、上から下、または下から上に流れることとなる。すなわち、チャネル長方向が高さ方向（縦方向）の成分を有するといえるため、本発明の一態様のトランジスタは、縦型トランジスタ、縦型チャネルトランジスタ、縦チャネル型トランジスタなどとも呼ぶことができる。
本発明の一態様のトランジスタは、ソース電極、半導体層、及びドレイン電極を、重ねて設けることができるため、半導体層を平面状に配置した、いわゆるプレーナ型のトランジスタと比較して、占有面積を大幅に縮小できる。
導電層１１２ａ、導電層１１２ｂ、及び導電層１０４は、それぞれ、配線として機能することができ、トランジスタ１００はこれらの配線が重なる領域に設けることができる。つまり、トランジスタ１００及び配線を有する回路において、トランジスタ１００及び配線の占有面積を縮小することができる。したがって、回路の占有面積を縮小することができ、小型の半導体装置とすることができる。
例えば、本発明の一態様の半導体装置を表示装置の画素回路に適用する場合、画素回路の占有面積を縮小することができ、高精細の表示装置とすることができる。また、例えば、本発明の一態様の半導体装置を表示装置の駆動回路（例えば、ゲート線駆動回路及びソース線駆動回路の一方または双方）に適用する場合、駆動回路の占有面積を縮小することができ、狭額縁の表示装置とすることができる。
トランジスタ１００のチャネル長及びチャネル幅などについて、図４（Ａ）及び図４（Ｂ）を用いて説明する。
半導体層１０８において、導電層１１２ａと接する領域はソース領域及びドレイン領域の一方として機能し、導電層１１２ｂと接する領域はソース領域及びドレイン領域の他方として機能し、ソース領域とドレイン領域の間にチャネル形成領域として機能する領域を有する。
半導体層１０８において、絶縁層１１０ａと接する領域、及び、絶縁層１１０ｅと接する領域は、それぞれ、低抵抗領域として機能し、絶縁層１１０ｃと接する領域は、チャネル形成領域として機能する。半導体層１０８において、絶縁層１１０ｂと接する領域は、絶縁層１１０ａと接する領域よりも高抵抗であり、絶縁層１１０ｃと接する領域よりも低抵抗である場合がある。半導体層１０８において、絶縁層１１０ｄと接する領域は、絶縁層１１０ｅと接する領域よりも高抵抗であり、絶縁層１１０ｃと接する領域よりも低抵抗である場合がある。本実施の形態では、半導体層１０８における、絶縁層１１０ｂと接する領域、及び、絶縁層１１０ｄと接する領域は、チャネル形成領域に含めずに説明するが、これらの領域を、チャネル形成領域に含めてもよい。または、半導体層１０８における、絶縁層１１０ｂと接する領域、及び、絶縁層１１０ｄと接する領域を、低抵抗領域と呼んでもよい。なお、低抵抗領域は、ソース領域またはドレイン領域として機能してもよい。
図４（Ｂ）では、トランジスタ１００のチャネル長Ｌ１００を破線の両矢印で示している。チャネル長Ｌ１００は、断面視において、半導体層１０８における絶縁層１１０ｂと接する部分と、絶縁層１１０ｄと接する部分と、の最短距離ということができる。
トランジスタ１００のチャネル長Ｌ１００は、断面視における絶縁層１１０ｃの開口１４１側の側面の長さに相当する。つまり、チャネル長Ｌ１００は、絶縁層１１０ｃの厚さＴ１１０、及び絶縁層１１０ｃの開口１４１側の側面と絶縁層１１０ｃの被形成面（ここでは、絶縁層１１０ｂの上面）とのなす角の角度θ１１０で決まる。したがって、例えば、チャネル長Ｌ１００を露光装置の限界解像度よりも小さな値とすることができ、微細なサイズのトランジスタを実現することができる。具体的には、従来のフラットパネルディスプレイの量産用の露光装置（例えば最小線幅２μｍまたは１．５μｍ程度）では実現できなかった、極めて小さいチャネル長のトランジスタを実現することができる。また、最先端のＬＳＩ技術で用いられる極めて高額な露光装置を用いることなく、チャネル長が１０ｎｍ未満のトランジスタを実現することもできる。
チャネル長Ｌ１００は、例えば、５ｎｍ以上、７ｎｍ以上、または１０ｎｍ以上であって、３μｍ未満、２．５μｍ以下、２μｍ以下、１．５μｍ以下、１．２μｍ以下、１μｍ以下、５００ｎｍ以下、３００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、または２０ｎｍ以下とすることができる。例えば、チャネル長Ｌ１００を、１００ｎｍ以上１μｍ以下とすることもできる。
チャネル長Ｌ１００を小さくすることにより、トランジスタ１００のオン電流を高くすることができる。トランジスタ１００を用いることにより、高速動作が可能な回路を作製することができる。さらには回路の占有面積を縮小することが可能となる。したがって、小型の半導体装置とすることができる。例えば、本発明の一態様の半導体装置を大型の表示装置、または高精細な表示装置に適用する際、配線数が増加した場合においても、各配線における信号遅延を低減することができ、表示ムラを抑制することができる。また、回路の占有面積を縮小できるため、表示装置の額縁を狭くすることができる。
絶縁層１１０ｃの厚さＴ１１０及び角度θ１１０を調整することにより、チャネル長Ｌ１００を制御することができる。なお、図４（Ｂ）では、絶縁層１１０ｃの厚さＴ１１０を一点鎖線の両矢印で示している。
絶縁層１１０ｃの厚さＴ１１０は、例えば、１０ｎｍ以上、５０ｎｍ以上、１００ｎｍ以上、１５０ｎｍ以上、２００ｎｍ以上、３００ｎｍ以上、４００ｎｍ以上、または、５００ｎｍ以上であって、３．０μｍ未満、２．５μｍ以下、２．０μｍ以下、１．５μｍ以下、１．２μｍ以下、１．０μｍ以下とすることができる。
絶縁層１１０ｃの開口１４１側の側面は、テーパ形状であることが好ましい。絶縁層１１０ｃの開口１４１側の側面と絶縁層１１０ｃの被形成面（ここでは、絶縁層１１０ｂの上面）とのなす角度θ１１０は、９０度以下であることが好ましい。角度θ１１０を小さくすることにより、絶縁層１１０ｃ上に設けられる層（例えば、半導体層１０８）の被覆性を高めることができる。また、角度θ１１０が小さいほど、チャネル長Ｌ１００を大きくすることができ、角度θ１１０が大きいほど、チャネル長Ｌ１００を小さくすることができる。
角度θ１１０は、例えば、３０度以上、３５度以上、４０度以上、４５度以上、５０度以上、５５度以上、６０度以上、６５度以上、または７０度以上であって、９０度以下、８５度以下、または８０度以下とすることができる。また、角度θ１１０は、７５度以下、７０度以下、６５度以下、または６０度以下としてもよい。
角度θ１１０が８０度以上９０度以下の場合、被覆性の高い成膜法を用いて、絶縁層１１０を被覆する膜を形成することが好ましい。例えば、導電層１０４をＣＶＤ法により、絶縁層１０６及び半導体層１０８をＡＬＤ法により、それぞれ形成することが好ましい。また、例えば、導電層１０４、絶縁層１０６、及び半導体層１０８をＡＬＤ法により形成することが好ましい。また、上記角度θ１１０が６０度以上８５度以下の場合、より生産性の高い成膜方法を用いて、絶縁層１１０を被覆する膜を形成してもよい。例えば、半導体層１０８をスパッタリング法により形成することが好ましい。
なお、ここでは、角度θ１１０を、絶縁層１１０ｃを基準に設定したが、絶縁層１１０全体を基準に設定してもよい。つまり、角度θ１１０は、絶縁層１１０の開口１４１側の側面と絶縁層１１０の被形成面（ここでは、導電層１１２ａの上面）とのなす角度としてもよい。
また、半導体層１０８における絶縁層１１０ｂと接する領域、及び、絶縁層１１０ｄと接する領域をチャネル形成領域に含む場合、チャネル長Ｌ１００は、断面視において、半導体層１０８における絶縁層１１０ａと接する部分と、導電層１１２ｂと接する部分と、の最短距離ということができる。また、チャネル長Ｌ１００は、断面視における絶縁層１１０ｂ、１１０ｃ、１１０ｄの開口１４１側の側面の長さの和に相当する。
図４（Ａ）及び図４（Ｂ）では、開口１４３の直径Ｄ１４３を二点鎖線の両矢印で示している。図４（Ａ）では、開口１４１及び開口１４３の上面形状が直径Ｄ１４３の円形である例を示す。このとき、トランジスタ１００のチャネル幅Ｗ１００は、当該円の円周の長さと一致する。すなわち、チャネル幅Ｗ１００は、π×Ｄ１４３となる。このように、開口１４１及び開口１４３の上面形状が円形であると、他の形状に比べて、チャネル幅Ｗ１００の小さいトランジスタを実現できる。
なお、開口１４１の径と開口１４３の径は互いに異なる場合がある。また、開口１４１の径及び開口１４３の径は、それぞれ、深さ方向で変化する場合がある。開口１４１の径としては、例えば、断面視における絶縁層１１０（または絶縁層１１０ｃ）の最も高い位置の径、最も低い位置の径、及びこれらの中間点の位置の径の３つの平均値を用いることができる。または、開口１４１の径として、例えば、断面視における絶縁層１１０（または絶縁層１１０ｃ）の最も高い位置の径、最も低い位置の径、またはこれらの中間点の位置の径の、いずれかの径を用いてもよい。同様に、開口１４３の径として、例えば、断面視における導電層１１２ｂの最も高い位置の径、最も低い位置の径、及びこれらの中間点の位置の径の、いずれかの径、または、３つの平均値を用いることができる。
フォトリソグラフィ法を用いて開口１４３を形成する場合、開口１４３の直径Ｄ１４３は露光装置の限界解像度以上となる。直径Ｄ１４３は、例えば、２０ｎｍ以上、５０ｎｍ以上、１００ｎｍ以上、２００ｎｍ以上、３００ｎｍ以上、４００ｎｍ以上、または、５００ｎｍ以上であって、５．０μｍ未満、４．５μｍ以下、４．０μｍ以下、３．５μｍ以下、３．０μｍ以下、２．５μｍ以下、２．０μｍ以下、１．５μｍ以下、または１．０μｍ以下とすることができる。
［半導体層１０８］
半導体層１０８に用いる半導体材料は、特に限定されない。例えば、単体元素よりなる半導体、または化合物半導体を用いることができる。単体元素よりなる半導体として、例えば、シリコン、及びゲルマニウムが挙げられる。化合物半導体として、例えば、ヒ化ガリウム、及びシリコンゲルマニウムが挙げられる。その他、化合物半導体として、例えば、有機半導体、窒化物半導体、及び、酸化物半導体が挙げられる。なお、これらの半導体材料に、ドーパントとして不純物が含まれてもよい。
半導体層１０８に用いる半導体材料の結晶性は特に限定されず、非晶質半導体、単結晶性半導体、または単結晶以外の結晶性を有する半導体（微結晶半導体、多結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。単結晶半導体または結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
半導体層１０８は、半導体特性を示す金属酸化物（酸化物半導体ともいう）を有することが好ましい。
半導体層１０８に用いる金属酸化物のバンドギャップは、２．０ｅＶ以上が好ましく、２．５ｅＶ以上がより好ましい。
半導体層１０８に用いることができる金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二または三を有することが好ましい。なお、元素Ｍは、酸素との結合エネルギーが高い金属元素または半金属元素であり、例えば、酸素との結合エネルギーがインジウムよりも高い金属元素または半金属元素である。元素Ｍとして、具体的には、アルミニウム、ガリウム、スズ、イットリウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、モリブデン、ハフニウム、タンタル、タングステン、ランタン、セリウム、ネオジム、マグネシウム、カルシウム、ストロンチウム、バリウム、ホウ素、シリコン、ゲルマニウム、及びアンチモンなどが挙げられる。金属酸化物が有する元素Ｍは、上記元素のいずれか一種または複数種であることが好ましく、アルミニウム、ガリウム、スズ、及びイットリウムから選ばれた一種または複数種であることがより好ましく、ガリウムがさらに好ましい。なお、本明細書等において、金属元素と半金属元素をまとめて「金属元素」と呼ぶことがあり、本明細書等に記載の「金属元素」には半金属元素が含まれることがある。
半導体層１０８は、例えば、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物、ＩＺＯ（登録商標）とも記す）、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムガリウム酸化物（Ｉｎ－Ｇａ酸化物）、インジウムガリウムアルミニウム酸化物（Ｉｎ－Ｇａ－Ａｌ酸化物）、インジウムガリウムスズ酸化物（Ｉｎ－Ｇａ－Ｓｎ酸化物）、ガリウム亜鉛酸化物（Ｇａ－Ｚｎ酸化物、ＧＺＯとも記す）、アルミニウム亜鉛酸化物（Ａｌ－Ｚｎ酸化物、ＡＺＯとも記す）、インジウムアルミニウム亜鉛酸化物（Ｉｎ－Ａｌ－Ｚｎ酸化物、ＩＡＺＯとも記す）、インジウムスズ亜鉛酸化物（Ｉｎ－Ｓｎ－Ｚｎ酸化物、ＩＴＺＯ（登録商標）とも記す）、インジウムチタン亜鉛酸化物（Ｉｎ－Ｔｉ－Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物、ＩＧＺＯとも記す）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物、ＩＧＺＴＯとも記す）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ－Ｇａ－Ａｌ－Ｚｎ酸化物、ＩＧＡＺＯ、ＩＧＺＡＯ、またはＩＡＧＺＯとも記す）などを用いることができる。または、シリコンを含むインジウムスズ酸化物、ガリウムスズ酸化物（Ｇａ－Ｓｎ酸化物）、アルミニウムスズ酸化物（Ａｌ－Ｓｎ酸化物）などを用いることができる。
金属酸化物に含まれる全ての金属元素の原子数の和に対するインジウムの原子数の割合を高くすることにより、トランジスタの電界効果移動度を高めることができる。また、オン電流の大きいトランジスタを実現できる。
なお、金属酸化物は、インジウムに代えて、または、インジウムに加えて、元素周期表における周期番号が大きい金属元素の一種または複数種を有してもよい。金属元素の軌道の重なりが大きいほど、金属酸化物におけるキャリア伝導は大きくなる傾向がある。よって、周期番号が大きい金属元素を含むことで、トランジスタの電界効果移動度を高めることができる場合がある。周期番号が大きい金属元素として、第５周期に属する金属元素、及び第６周期に属する金属元素などが挙げられる。当該金属元素として、具体的には、イットリウム、ジルコニウム、銀、カドミウム、スズ、アンチモン、バリウム、鉛、ビスマス、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムなどが挙げられる。なお、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムは、軽希土類元素と呼ばれる。
また、金属酸化物は、非金属元素の一種または複数種を有してもよい。金属酸化物が非金属元素を有することで、キャリア濃度の増加、または、バンドギャップの縮小などが生じ、トランジスタの電界効果移動度を高めることができる場合がある。非金属元素として、例えば、炭素、窒素、リン、硫黄、セレン、フッ素、塩素、臭素、及び水素などが挙げられる。
また、金属酸化物に含まれる全ての金属元素の原子数の和に対する亜鉛の原子数の割合を高くすることにより、結晶性の高い金属酸化物となり、金属酸化物中の不純物の拡散を抑制できる。したがって、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
また、金属酸化物に含まれる全ての金属元素の原子数の和に対する元素Ｍの原子数の割合を高くすることにより、金属酸化物に酸素欠損が形成されることを抑制できる。したがって、酸素欠損に起因するキャリア生成が抑制され、オフ電流の小さいトランジスタとすることができる。また、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
半導体層１０８に適用する金属酸化物の組成により、トランジスタの電気特性、及び信頼性が異なる。したがって、トランジスタに求められる電気特性、及び信頼性に応じて金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立した半導体装置とすることができる。
金属酸化物がＩｎ－Ｍ－Ｚｎ酸化物の場合、当該Ｉｎ－Ｍ－Ｚｎ酸化物におけるＩｎの原子数比はＭの原子数比以上であることが好ましい。このようなＩｎ－Ｍ－Ｚｎ酸化物の金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、及び、これらの近傍の組成が挙げられる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。金属酸化物中のインジウムの原子数比を大きくすることで、トランジスタのオン電流、または電界効果移動度などを高めることができる。
また、Ｉｎ－Ｍ－Ｚｎ酸化物におけるＩｎの原子数比はＭの原子数比未満であってもよい。このようなＩｎ－Ｍ－Ｚｎ酸化物の金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、及びこれらの近傍の組成が挙げられる。金属酸化物中のＭの原子数の割合を大きくすることで、酸素欠損の生成を抑制することができる。
なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数の割合の合計を、元素Ｍの原子数の割合とすることができる。
本明細書等において、含有される全ての金属元素の原子数の和に対するインジウムの原子数の割合を、インジウムの含有率と記す場合がある。他の金属元素においても同様である。
金属酸化物の形成には、スパッタリング法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、成膜後の金属酸化物の組成はターゲットの組成と異なる場合がある。特に亜鉛は、成膜後の金属酸化物における含有率が、ターゲットと比較して５０％程度にまで減少する場合がある。
半導体層１０８は、２以上の金属酸化物層を有する積層構造としてもよい。半導体層１０８が有する２以上の金属酸化物層は、組成が互いに同じ、または概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成できるため、製造コストを削減できる。
半導体層１０８が有する２以上の金属酸化物層は、組成が互いに異なってもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。また、元素Ｍとして、ガリウム、アルミニウム、またはスズを用いることが特に好ましい。例えば、インジウム酸化物、インジウムガリウム酸化物、及びＩＧＺＯの中から選ばれるいずれか一と、ＩＡＺＯ、ＩＡＧＺＯ、及びＩＴＺＯ（登録商標）の中から選ばれるいずれか一と、の積層構造を用いてもよい。
半導体層１０８は、結晶性を有する金属酸化物層を有することが好ましい。結晶性を有する金属酸化物の構造としては、例えば、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造、多結晶構造、及び、微結晶（ｎｃ：ｎａｎｏ－ｃｒｙｓｔａｌ）構造が挙げられる。結晶性を有する金属酸化物層を半導体層１０８に用いることにより、半導体層１０８中の欠陥準位密度を低減でき、信頼性の高い半導体装置を実現できる。
半導体層１０８に用いる金属酸化物層の結晶性が高いほど、半導体層１０８中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物層を用いることで、大きな電流を流すことができるトランジスタを実現することができる。
金属酸化物層をスパッタリング法により形成する場合、形成時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物層を形成することができる。また、形成時に用いる成膜ガスの全流量に対する酸素ガスの流量の割合（以下、酸素流量比ともいう）が高いほど、結晶性の高い金属酸化物層を形成することができる。
半導体層１０８は、結晶性が異なる２以上の金属酸化物層の積層構造としてもよい。例えば、第１の金属酸化物層と、当該第１の金属酸化物層上に設けられる第２の金属酸化物層と、の積層構造とし、第２の金属酸化物層は、第１の金属酸化物層より結晶性が高い領域を有する構成とすることができる。または、第２の金属酸化物層は、第１の金属酸化物層より結晶性が低い領域を有する構成とすることができる。このとき、第１の金属酸化物層と第２の金属酸化物層は、互いに異なる組成であってもよく、同じまたは概略同じ組成であってもよい。
半導体層１０８の厚さは、３ｎｍ以上２００ｎｍ以下が好ましく、さらには３ｎｍ以上１００ｎｍ以下が好ましく、さらには５ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上５０ｎｍ以下が好ましい。
半導体層１０８に酸化物半導体を用いる場合、酸化物半導体に含まれる水素が金属原子と結合する酸素と反応して水になり、酸化物半導体中に酸素欠損（ＶＯ）が形成される場合がある。さらに、酸素欠損に水素が入った欠陥（以下、ＶＯＨと記す）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
半導体層１０８に酸化物半導体を用いる場合、半導体層１０８中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損を修復することが重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。なお、酸化物半導体に酸素を供給して酸素欠損を修復することを、加酸素化処理と記す場合がある。
半導体層１０８に酸化物半導体を用いる場合、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタと記す）は、非晶質シリコンを用いたトランジスタと比較して電界効果移動度が極めて高い。また、ＯＳトランジスタは、オフ電流が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。また、ＯＳトランジスタを適用することで、半導体装置の消費電力を低減することができる。
ＯＳトランジスタは、放射線照射による電気特性の変動が小さい、つまり放射線に対する耐性が高いため、放射線が入射しうる環境においても好適に用いることができる。ＯＳトランジスタは、放射線に対する信頼性が高いともいえる。例えば、Ｘ線のフラットパネルディテクタの画素回路に、ＯＳトランジスタを好適に用いることができる。また、ＯＳトランジスタは、宇宙空間で使用する半導体装置に好適に用いることができる。放射線として、電磁放射線（例えば、Ｘ線、及びガンマ線）、及び粒子放射線（例えば、アルファ線、ベータ線、陽子線、及び中性子線）が挙げられる。
半導体層１０８に用いることができるシリコンとして、単結晶シリコン、多結晶シリコン、微結晶シリコン、及び非晶質シリコンが挙げられる。多結晶シリコンとして、例えば、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）が挙げられる。
半導体層１０８に非晶質シリコンを用いたトランジスタは、大型のガラス基板上に形成でき、低コストで作製することができる。半導体層１０８に多結晶シリコンを用いたトランジスタは、電界効果移動度が高く、高速動作が可能である。また、半導体層１０８に微結晶シリコンを用いたトランジスタは、非晶質シリコンを用いたトランジスタより電界効果移動度が高く、高速動作が可能である。
半導体層１０８は、半導体として機能する層状物質を有してもよい。層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合またはイオン結合によって形成される層が、ファンデルワールス結合のような、共有結合またはイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
上記層状物質として、例えば、グラフェン、シリセン、カルコゲン化物などが挙げられる。カルコゲン化物は、カルコゲン（第１６族に属する元素）を含む化合物である。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。トランジスタの半導体層として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
［導電層１１２ａ、導電層１１２ｂ、導電層１０４］
導電層１１２ａ、導電層１１２ｂ、及び導電層１０４は、それぞれ、単層構造でもよく、２層以上の積層構造であってもよい。導電層１１２ａ、導電層１１２ｂ、及び導電層１０４に用いることができる材料としては、それぞれ、例えば、クロム、銅、アルミニウム、金、銀、亜鉛、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、モリブデン、及びニオブの一または複数、並びに前述した金属の一または複数を成分とする合金が挙げられる。導電層１１２ａ、導電層１１２ｂ、及び導電層１０４には、それぞれ、銅、銀、金、及びアルミニウムのうち一または複数を含む、低抵抗な導電性材料を好適に用いることができる。特に、銅またはアルミニウムは量産性に優れるため好ましい。
導電層１１２ａ、導電層１１２ｂ、及び導電層１０４には、それぞれ、導電性を有する金属酸化物（酸化物導電体ともいう）を用いることができる。酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として、例えば、酸化インジウム、酸化亜鉛、Ｉｎ－Ｓｎ酸化物（ＩＴＯ）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物（シリコンを含むＩＴＯ、ＩＴＳＯともいう）、ガリウムを添加した酸化亜鉛、及びＩｎ－Ｇａ－Ｚｎ酸化物が挙げられる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
導電層１１２ａ、導電層１１２ｂ、及び導電層１０４は、それぞれ、前述の酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜と、の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。
導電層１１２ａ、導電層１１２ｂ、及び導電層１０４は、それぞれ、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いることで、ウェットエッチングプロセスで加工できるため、製造コストを抑制できる。
なお、導電層１１２ａ、導電層１１２ｂ、及び導電層１０４の全てに同じ材料を用いてもよく、少なくとも一つに異なる材料を用いてもよい。
導電層１１２ａ及び導電層１１２ｂは、それぞれ、半導体層１０８と接する部分を有する。半導体層１０８として酸化物半導体を用いる場合、導電層１１２ａまたは導電層１１２ｂにアルミニウムなどの酸化されやすい金属を用いると、導電層１１２ａまたは導電層１１２ｂと半導体層１０８との間に絶縁性の酸化物（例えば酸化アルミニウム）が形成され、これらの導通を妨げる恐れがある。そのため、導電層１１２ａ及び導電層１１２ｂには、酸化されにくい導電材料、酸化されても電気抵抗が低く保たれる導電材料、または酸化物導電性材料を用いることが好ましい。
導電層１１２ａ及び導電層１１２ｂには、それぞれ、例えば、チタン、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、ルテニウム、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物を用いることが好ましい。これらは、酸化されにくい導電性材料、または、酸化されても導電性を維持する材料であるため、好ましい。なお、導電層１１２ａまたは導電層１１２ｂが積層構造である場合、少なくとも半導体層１０８と接する層に、酸化されにくい導電材料を用いることが好ましい。
また、導電層１１２ａ及び導電層１１２ｂには、それぞれ、前述の酸化物導電体を用いることができる。具体的には、酸化インジウム、酸化亜鉛、ＩＴＯ、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、シリコンを含むＩｎ－Ｓｎ酸化物、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。
導電層１１２ａ及び導電層１１２ｂには、それぞれ、窒化物導電体を用いてもよい。窒化物導電体として、例えば、窒化タンタル、及び窒化チタンが挙げられる。
例えば、導電層１１２ａ及び導電層１１２ｂは、それぞれ、酸化物導電体膜の単層構造、金属膜と酸化物導電体膜の積層構造、または、金属膜の積層構造とすることができる。酸化物導電体膜としては、例えば、ＩＴＳＯ膜が挙げられる。金属膜としては、例えば、タングステン膜の単層構造、チタン膜の単層構造、銅膜の単層構造、及び、チタン膜とアルミニウム膜とチタン膜の３層構造が挙げられる。
また、例えば、導電層１１２ａ及び導電層１１２ｂにＩＴＳＯ膜を用いることが好ましい。また、例えば、導電層１０４に、チタン膜とアルミニウム膜とチタン膜との３層積層構造を用いることが好ましい。
［絶縁層１０６］
絶縁層１０６は、単層構造でもよく、２層以上の積層構造であってもよい。絶縁層１０６は、１層以上の無機絶縁膜を有することが好ましい。無機絶縁膜としては、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜が挙げられる。これらの無機絶縁膜の具体例は、前述の通りである。
絶縁層１０６は、半導体層１０８と接する部分を有する。半導体層１０８に酸化物半導体を用いる場合、絶縁層１０６を構成する膜のうち、少なくとも半導体層１０８と接する膜には、前述の酸化絶縁膜及び酸化窒化絶縁膜のいずれかを用いることが好ましい。また、絶縁層１０６には、加熱により酸素を放出する膜を用いるとより好ましい。
具体的には、絶縁層１０６が単層構造の場合、絶縁層１０６には、酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。
また、絶縁層１０６は、半導体層１０８と接する酸化絶縁膜または酸化窒化絶縁膜と、導電層１０４と接する窒化絶縁膜または窒化酸化絶縁膜と、の積層構造とすることができる。当該酸化絶縁膜または酸化窒化絶縁膜として、例えば、酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。当該窒化絶縁膜または窒化酸化絶縁膜として、窒化シリコン膜または窒化酸化シリコン膜を用いることが好ましい。
窒化シリコン膜、及び、窒化酸化シリコン膜は自身からの不純物（例えば、水及び水素）の放出が少なく、酸素及び水素が透過しにくい特徴を有するため、絶縁層１０６として好適に用いることができる。不純物が絶縁層１０６から半導体層１０８に拡散することが抑制されることで、トランジスタの電気特性を良好とし、かつ信頼性を高めることができる。
なお、微細なトランジスタにおいて、ゲート絶縁層の膜厚が薄くなると、リーク電流が大きくなってしまう場合がある。ゲート絶縁層に、比誘電率の高い材料（ｈｉｇｈ－ｋ材料ともいう）を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。絶縁層１０６に用いることができるｈｉｇｈ－ｋ材料として、例えば、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、並びに、シリコン及びハフニウムを有する窒化物が挙げられる。
［基板１０２］
基板１０２の材質に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコン、または炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、石英基板、サファイア基板、セラミック基板、または有機樹脂基板を、基板１０２として用いてもよい。また、基板１０２には、半導体素子が設けられていてもよい。なお、半導体基板、及び絶縁性基板の形状は円形であってもよく、角形であってもよい。
基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００等を耐熱性の劣る基板、または可撓性基板にも転載できる。
［トランジスタ１００の変形例］
図５乃至図１１に、トランジスタ１００の変形例を示す。
［トランジスタ１００Ａ］
図５（Ａ）にトランジスタ１００Ａの上面図を示す。図５（Ｂ）は、図５（Ａ）における一点鎖線Ａ１－Ａ２間の断面図である。図５（Ｃ）は、図５（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
トランジスタ１００Ａは、上面視において、開口１４１よりも開口１４３の方が大きい点で、トランジスタ１００と主に異なる。
導電層１１２ｂの開口１４３側の端部は、絶縁層１１０の開口１４１側の端部よりも外側に位置している。
半導体層１０８は、導電層１１２ｂの上面及び側面、絶縁層１１０ｅの上面及び側面、絶縁層１１０ｄの側面、絶縁層１１０ｃの側面、絶縁層１１０ｂの側面、絶縁層１１０ａの側面、及び、導電層１１２ａの上面と接する。
トランジスタ１００Ａでは、トランジスタ１００に比べて、半導体層１０８の被形成面の段差が小さくなり、半導体層１０８の被覆性を良好にできることがある。
［トランジスタ１００Ｂ］
図６（Ａ）にトランジスタ１００Ｂの上面図を示す。図６（Ｂ）は、図６（Ａ）における一点鎖線Ａ１－Ａ２間の断面図であり、図６（Ｃ）は、図６（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
トランジスタ１００Ｂは、半導体層１０８が、導電層１１２ｂの開口１４３に面しない側（開口１４３とは反対側）の側面と接する点で、トランジスタ１００と異なる。
半導体層１０８と導電層１１２ｂの上面形状及びサイズは、それぞれ、特に限定されない。半導体層１０８の端部は、導電層１１２ｂの端部と揃っていてもよく、導電層１１２ｂの端部よりも内側に位置していてもよく、導電層１１２ｂの端部よりも外側に位置していてもよい。
図６（Ｂ）に示すように、トランジスタ１００Ｂの半導体層１０８は、導電層１１２ｂの開口１４３に面しない側の側面を覆っている。半導体層１０８の端部は、導電層１１２ｂの端部よりも外側に位置し、絶縁層１１０上に接している。また、半導体層１０８の、図６（Ｃ）における左側の端部は、導電層１１２ｂの端部を覆っており、絶縁層１１０上に接している。また、半導体層１０８の、図６（Ｃ）における右側の端部は、導電層１１２ｂ上に接している。
［トランジスタ１００Ｃ］
図７（Ａ）にトランジスタ１００Ｃの上面図を示す。図７（Ｂ）は、図７（Ａ）における一点鎖線Ａ１－Ａ２間の断面図であり、図７（Ｃ）は、図７（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
トランジスタ１００Ｃは、半導体層の上面に導電層１１２ｂが接する、トップコンタクト型である点で、トランジスタ１００と異なる。
図７（Ｂ）に示すように、トランジスタ１００Ｃの導電層１１２ｂは、絶縁層１１０上に位置する半導体層１０８の上面及び側面（半導体層１０８の端部ともいえる）を覆っている。
［トランジスタ１００Ｄ］
図８（Ａ）にトランジスタ１００Ｄの上面図を示す。図８（Ｂ）は、図８（Ａ）における一点鎖線Ａ１－Ａ２間の断面図である。
トランジスタ１００Ｄは、導電層１１２ａ上に導電層１０３を有する点で、トランジスタ１００と異なる。
導電層１０３は、導電層１１２ａ上に接して設けられている。導電層１０３は、導電層１１２ａの補助配線として機能することができる。導電層１０３には、導電層１１２ａに達する開口１４８が設けられている。
絶縁層１１０は、基板１０２、導電層１１２ａ、及び導電層１０３上に位置する。絶縁層１１０は、開口１４８の一部を覆うように設けられる。絶縁層１１０は、開口１４８を介して、導電層１１２ａと接する。絶縁層１１０には、開口１４８の内側に、導電層１１２ａに達する開口１４１が設けられている。
図８（Ｂ）に示すように、導電層１０３の厚さＴ３は、導電層１１２ａの上面から導電層１０３の上面までの最短距離ということができる。図８（Ｂ）に示すように、導電層１０３の厚さＴ３は、導電層１１２ａの上面から、開口１４１の内側における導電層１０４の下面までの最短距離Ｔ４よりも長い。また、断面視において、導電層１０３の上面よりも、開口１４１の内側における導電層１０４の下面のほうが下側（基板１０２側）に位置する、ともいえる。これにより、半導体層１０８には、絶縁層１０６を介して導電層１０４と重なり、かつ、絶縁層１１０を介して導電層１０３と重なる領域が存在することとなる。つまり、導電層１０３は、トランジスタ１００Ｄのバックゲート電極（第２のゲート電極ともいえる）として機能することができる。このとき、絶縁層１１０は、トランジスタ１００Ｄのバックゲート絶縁層（第２のゲート絶縁層ともいえる）として機能する。
トランジスタ１００Ｄはバックゲートを有するため、半導体層１０８のバックゲート側（バックチャネルともいう）の電位を固定することができる。したがって、トランジスタ１００ＤのＩｄ－Ｖｄ特性における飽和性を高めることができる。
なお、本明細書等において、トランジスタのＩｄ－Ｖｄ特性における、飽和領域の電流の変化が小さい（傾きが小さい）ことを、「飽和性が高い」と表現する場合がある。
また、トランジスタ１００Ｄはバックゲートを有するため、半導体層のバックチャネルの電位を固定でき、しきい値電圧がマイナスシフトすることを抑制できる。これにより、カットオフ電流を小さくでき、ノーマリーオフ特性（つまり、しきい値電圧がプラスの値）のトランジスタを実現できる。
互いに接する導電層１０３及び導電層１１２ａには同電位が供給される。バックゲート電極として機能する導電層１０３には、ソース電位及びドレイン電位のうち、低電位側の電位が供給されることが好ましい。したがって、トランジスタ１００Ｄがｎチャネル型のトランジスタである場合、導電層１１２ａがソース電極として機能し、導電層１１２ｂがドレイン電極として機能することが好ましい。また、トランジスタ１００Ｄがｐチャネル型のトランジスタである場合、導電層１１２ａがドレイン電極として機能し、導電層１１２ｂがソース電極として機能することが好ましい。
開口１４８の上面形状に限定はない。なお、開口１４８の上面形状とは、導電層１０３の開口１４８側の上面端部の形状または下面端部の形状を指す。
半導体層１０８において、導電層１１２ａと接する領域はソース領域及びドレイン領域の一方として機能し、導電層１１２ｂと接する領域はソース領域及びドレイン領域の他方として機能する。また、半導体層１０８において、絶縁層１１０ａと接する領域及び絶縁層１１０ｅと接する領域は、低抵抗領域として機能し、絶縁層１１０ｃと接する領域は、チャネル形成領域として機能する。
図８（Ｂ）では、トランジスタ１００Ｄのチャネル長Ｌ１００を破線の両矢印で示している。チャネル長Ｌ１００は、断面視において、半導体層１０８における絶縁層１１０ｂと接する部分と、絶縁層１１０ｄと接する部分と、の最短距離ということができる。
トランジスタ１００Ｄのチャネル長Ｌ１００は、断面視における絶縁層１１０ｃの開口１４１側の側面の長さに相当する。なお、半導体層１０８における絶縁層１１０ｂと接する領域、及び絶縁層１１０ｄと接する領域をチャネル形成領域に含む場合、トランジスタ１００Ｄのチャネル長Ｌ１００は、断面視における絶縁層１１０ｂ、１１０ｃ、１１０ｄの開口１４１側の側面の長さの和に相当する。
一般に、チャネル長が小さいと、トランジスタのＩｄ－Ｖｄ特性における飽和性が低下する傾向があるが、トランジスタ１００Ｄはバックゲートを有するため、チャネル長Ｌ１００が小さくても、高い飽和性を実現することができる。
チャネル長Ｌ１００、厚さＴ１１０、角度θ１１０、直径Ｄ１４３の好ましい数値範囲は前述の通りである。
導電層１０３の厚さＴ３は、チャネル長Ｌ１００の、０．５倍以上が好ましく、１．０倍以上がより好ましく、１．０倍を超えることがさらに好ましい。これにより、半導体層１０８における、絶縁層１０６を介して導電層１０４と重なり、かつ、絶縁層１１０を介して導電層１０３と重なる領域を広くすることができる。したがって、半導体層１０８のバックチャネルの電界をより確実に制御することができる。
トランジスタ１００Ｄは、導電層１０３、絶縁層１１０、半導体層１０８、絶縁層１０６、及び導電層１０４が、間に他の層を含まず、一方向にこの順で重なっている領域を有する。当該方向としては、チャネル長Ｌ１００に垂直な方向が挙げられる。当該領域を広くすることで、半導体層１０８のバックチャネルの電界をより確実に制御することができる。
導電層１０３と半導体層１０８との最短距離である距離Ｌ１は、チャネル長Ｌ１００よりも短いことが好ましく、０．５倍以下がより好ましく、０．１倍以下がさらに好ましい。導電層１０３と半導体層１０８の距離が近いほど、トランジスタ１００ＤのＩｄ－Ｖｄ特性における飽和性を高めることができる。
なお、断面視において、絶縁層１１０の開口（開口１４１）の左右で、導電層１０３と半導体層１０８との最短距離が異なる場合がある。このとき、開口の左右の少なくとも一方で、距離Ｌ１が上記を満たすことが好ましく、双方において距離Ｌ１が上記を満たすことがより好ましい。任意の断面において、開口の左側における導電層１０３と半導体層１０８との最短距離は、開口の右側における当該最短距離の５０％以上１５０％以下が好ましく、３０％以上１３０％以下がより好ましく、１０％以上１１０％以下がさらに好ましい。
導電層１０３は、単層構造でもよく、２層以上の積層構造であってもよい。導電層１０３には、導電層１１２ａ、導電層１１２ｂ、及び導電層１０４に用いることができる材料を適用することができる。
導電層１０３は、導電層１１２ａより導電率の高い材料を用いることが好ましい。これにより、導電層１０３を、導電層１１２ａの補助配線として効果的に機能させることができる。導電層１０３として、例えば、銅、アルミニウム、チタン、タングステン、及びモリブデンの一もしくは複数、または前述した金属の一もしくは複数を成分とする合金を好適に用いることができる。
例えば、導電層１１２ａにＩＴＳＯ膜を用い、導電層１０３にタングステン膜またはモリブデン膜を用いることが好ましい。
［トランジスタ１００Ｅ］
図９（Ａ）にトランジスタ１００Ｅの断面図を示す。図９（Ａ）は、図８（Ａ）における一点鎖線Ａ１－Ａ２間の断面図である。
トランジスタ１００Ｅは、導電層１０３が導電層１１２ａと電気的に絶縁されている点、及び、絶縁層１１０が６層構造である点で、トランジスタ１００Ｄと主に異なる。
導電層１０３は、絶縁層１１０ｂ上に位置する。導電層１１２ａと導電層１０３とは、絶縁層１１０ａ及び絶縁層１１０ｂによって互いに電気的に絶縁されている。導電層１０３には導電層１１２ａと重なる位置に開口が設けられている。
絶縁層１１０は、導電層１１２ａ上の絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ及び導電層１０３上の絶縁層１１０ｆと、絶縁層１１０ｆ上の絶縁層１１０ｃと、絶縁層１１０ｃ上の絶縁層１１０ｄと、絶縁層１１０ｄ上の絶縁層１１０ｅと、を有する。
絶縁層１１０ｆは、導電層１０３の上面及び側面を覆う。絶縁層１１０ｆは、導電層１０３に設けられた開口の一部を覆うように設けられる。絶縁層１１０ｆは、当該開口を介して、絶縁層１１０ｂと接する。
絶縁層１１０ｆには、絶縁層１１０ａ、１１０ｂ、１１０ｄと同様の構成を適用することが好ましい。具体的には、絶縁層１１０ｆには、酸素が拡散しにくい膜を用いることが好ましい。また、絶縁層１１０ｆには、水素が拡散しにくい膜を用いることが好ましい。
トランジスタ１００Ｅにおいて、半導体層１０８には、絶縁層１０６を介して導電層１０４と重なり、かつ、絶縁層１１０の一部（特に、絶縁層１１０ｆ、及び絶縁層１１０ｃ）を介して導電層１０３と重なる領域が存在する。言い換えると、半導体層１０８には、絶縁層１０６及び絶縁層１１０の一部（特に、絶縁層１１０ｆ、及び絶縁層１１０ｃ）を介して、導電層１０４と導電層１０３とに挟まれる領域が存在する。
導電層１０３は、トランジスタ１００Ｅのバックゲート電極として機能する。また、絶縁層１１０の一部は、トランジスタ１００Ｅのバックゲート絶縁層として機能する。
トランジスタ１００Ｅにバックゲート電極を設けることで、半導体層１０８のバックチャネルの電位が固定され、トランジスタ１００ＥのＩｄ－Ｖｄ特性における飽和性を高めることができる。
また、トランジスタ１００Ｅは、バックゲート電極を有するため、半導体層１０８のバックチャネルの電位を固定でき、しきい値電圧がマイナスシフトすることを抑制できる。これにより、ノーマリーオフ特性のトランジスタを実現できる。
図９（Ａ）では、絶縁層１１０ｂの厚さが場所によらず均一である例を示す。なお、絶縁層１１０ｂは、導電層１０３と重なる領域と、重ならない領域とで、厚さが異なる場合がある。例えば、導電層１０３となる膜の加工時に、絶縁層１１０ｂの導電層１０３と重ならない領域は、一部が除去され、厚さが薄くなることがある。
半導体層１０８において、少なくとも絶縁層１１０ｃと接する領域は、チャネル形成領域として機能する。本実施の形態では、半導体層１０８における、絶縁層１１０ｆと接する領域は、チャネル形成領域に含めずに説明するが、当該領域を、チャネル形成領域に含めてもよい。
図９（Ａ）では、トランジスタ１００Ｅのチャネル長Ｌ１００を破線の両矢印で示している。チャネル長Ｌ１００は、断面視において、半導体層１０８における絶縁層１１０ｆと接する部分と、絶縁層１１０ｄと接する部分と、の最短距離ということができる。
図９（Ａ）に示すように、チャネル長Ｌ１００は、導電層１０３と半導体層１０８との距離Ｌ１によっては、導電層１０３の厚さＴ１０３の影響を受ける場合がある。
トランジスタ１００Ｅのチャネル長Ｌ１００は、断面視における絶縁層１１０ｃの開口１４１側の側面の長さに相当する。導電層１０３と半導体層１０８の距離を近づける（つまり、距離Ｌ１を短くする）と、導電層１０３の厚さの影響を受けて、チャネル長Ｌ１００は長くなることがある。そのため、チャネル長Ｌ１００は、厚さＴ１１０の１倍以上、１．５倍以上、または、２倍以上とすることもできる。
［トランジスタ１００Ｆ］
図９（Ｂ）にトランジスタ１００Ｆの断面図を示す。図９（Ｂ）は、図８（Ａ）における一点鎖線Ａ１－Ａ２間の断面図である。
トランジスタ１００Ｆは、絶縁層１１０が８層構造である点で、トランジスタ１００Ｅと主に異なる。
絶縁層１１０は、導電層１１２ａ上の絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃ１と、絶縁層１１０ｃ１上の絶縁層１１０ｆ１と、絶縁層１１０ｆ１及び導電層１０３上の絶縁層１１０ｆ２と、絶縁層１１０ｆ２上の絶縁層１１０ｃ２と、絶縁層１１０ｃ２上の絶縁層１１０ｄと、絶縁層１１０ｄ上の絶縁層１１０ｅと、を有する。
絶縁層１１０ｃ１及び絶縁層１１０ｃ２には、それぞれ、絶縁層１１０ｃに適用可能な構成と同様の構成を適用できる。具体的には、絶縁層１１０ｃ１及び絶縁層１１０ｃ２には、それぞれ、酸素を含む層を用いることが好ましく、絶縁層１１０ａ、１１０ｂ、１１０ｄ、１１０ｅ、１１０ｆ１、１１０ｆ２の少なくとも一つと比べて酸素の含有量が多い領域を有することが好ましい。
絶縁層１１０ｆ１及び絶縁層１１０ｆ２には、絶縁層１１０ｆに適用可能な構成と同様の構成を適用できる。具体的には、絶縁層１１０ｆ１及び絶縁層１１０ｆ２には、それぞれ、酸素が拡散しにくい膜を用いることが好ましい。また、絶縁層１１０ｆ１及び絶縁層１１０ｆ２には、それぞれ、水素が拡散しにくい膜を用いることが好ましい。
絶縁層１１０ａ、１１０ｂ、１１０ｄ、１１０ｅには、それぞれ、前述の構成を適用できる。
図９（Ｂ）において、チャネル長Ｌ１００は、半導体層１０８における絶縁層１１０ｂと接する部分と、絶縁層１１０ｄと接する部分と、の最短距離ということができる。
このような構成とすることで、絶縁層１１０の構成を、導電層１０３の上下で対称にすることができる。また、半導体層１０８に対して、絶縁層１１０ｃ１、１１０ｃ２の２つから酸素を供給することができるため、トランジスタの特性向上を図ることができる。
［トランジスタ１００Ｇ］
図１０（Ａ）及び図１０（Ｂ）にトランジスタ１００Ｇの断面図を示す。図１０（Ａ）は、図１（Ａ）における一点鎖線Ａ１－Ａ２間の断面図であり、図１０（Ｂ）は、図１（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
トランジスタ１００Ｇは、導電層１１２ａが、導電層１１２ａ＿１と、導電層１１２ａ＿１上の導電層１１２ａ＿２と、の積層構造であり、導電層１１２ｂが、導電層１１２ｂ＿１と、導電層１１２ｂ＿１上の導電層１１２ｂ＿２と、の積層構造である点で、トランジスタ１００と異なる。
導電層１１２ａ＿１及び導電層１１２ｂ＿１は、それぞれ、半導体層１０８と接するように設けられる。導電層１１２ａ＿１は、トランジスタ１００Ｇのソース電極またはドレイン電極の一方として機能し、導電層１１２ｂ＿１は、トランジスタ１００Ｇのソース電極またはドレイン電極の他方として機能する。
導電層１１２ａ＿２及び導電層１１２ｂ＿２は、それぞれ、半導体層１０８と接しないように設けられる。導電層１１２ａ＿２及び導電層１１２ｂ＿２は、それぞれ、配線または補助配線として機能することができる。
半導体層１０８に酸化物半導体を用いる場合、半導体層１０８と接する導電層１１２ａ＿１及び導電層１１２ｂ＿１には、酸化されても導電性を維持する材料、例えば、酸化物導電体を用いることが好ましい。
一方で、導電層１１２ａ及び導電層１１２ｂをそれぞれ配線として機能させるためには、酸化物導電体よりも抵抗の低い材料、例えば、金属または合金を用いることが好ましい。そのため、導電層１１２ａ＿２には、導電層１１２ａ＿１よりも導電率の高い材料、例えば、金属または合金を用いることが好ましい。同様に、導電層１１２ｂ＿２には、導電層１１２ｂ＿１よりも導電率の高い材料、例えば、金属または合金を用いることが好ましい。
なお、トランジスタ１００Ｇでは、導電層１１２ａと導電層１１２ｂとの双方が積層構造である例を示すが、本発明はこれに限られない。本発明の一態様のトランジスタは、導電層１１２ａが単層構造であり、導電層１１２ｂが積層構造であってもよい。また、本発明の一態様のトランジスタは、導電層１１２ａが積層構造であり、導電層１１２ｂが単層構造であってもよい。
［トランジスタ１００Ｈ］
図１１（Ａ）にトランジスタ１００Ｈの断面図を示す。図１１（Ａ）は、図１（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
トランジスタ１００Ｈは、導電層１１２ａが、導電層１１２ａ＿２と、導電層１１２ａ＿２上の導電層１１２ａ＿１と、の積層構造である点で、トランジスタ１００と異なる。
導電層１１２ａ＿１は、半導体層１０８と接するように設けられる。導電層１１２ａ＿１は、トランジスタ１００Ｈのソース電極またはドレイン電極の一方として機能する。
導電層１１２ａ＿２は、導電層１１２ａ＿１の下側に位置し、半導体層１０８と接しないように設けられる。導電層１１２ａ＿２は、配線または補助配線として機能することができる。
トランジスタ１００Ｇの説明で述べた通り、半導体層１０８に酸化物半導体を用いる場合、半導体層１０８と接する導電層１１２ａ＿１には、酸化されても導電性を維持する材料、例えば、酸化物導電体を用いることが好ましい。
一方で、導電層１１２ａを配線として機能させるためには、酸化物導電体よりも抵抗の低い材料、例えば、金属または合金を用いることが好ましい。そのため、導電層１１２ａ＿２には、導電層１１２ａ＿１よりも導電率の高い材料、例えば、金属または合金を用いることが好ましい。
［トランジスタ１００Ｉ］
図１１（Ｂ）にトランジスタ１００Ｉの断面図を示す。図１１（Ｂ）は、図１（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
トランジスタ１００Ｉは、導電層１１２ｂが、導電層１１２ｂ＿２と、導電層１１２ｂ＿２上の導電層１１２ｂ＿１と、の積層構造である点で、トランジスタ１００と異なる。
導電層１１２ｂ＿１は、半導体層１０８と接するように設けられる。導電層１１２ｂ＿１は、トランジスタ１００Ｉのソース電極またはドレイン電極の他方として機能する。
導電層１１２ｂ＿２は、導電層１１２ｂ＿１の下側に位置する。導電層１１２ｂ＿２は、配線または補助配線として機能することができる。
トランジスタ１００Ｇの説明で述べた通り、半導体層１０８に酸化物半導体を用いる場合、半導体層１０８と接する導電層１１２ｂ＿１には、酸化されても導電性を維持する材料、例えば、酸化物導電体を用いることが好ましい。
一方で、導電層１１２ｂを配線として機能させるためには、酸化物導電体よりも抵抗の低い材料、例えば、金属または合金を用いることが好ましい。そのため、導電層１１２ｂ＿２には、導電層１１２ｂ＿１よりも導電率の高い材料、例えば、金属または合金を用いることが好ましい。なお、導電層１１２ｂ＿２と半導体層１０８とが接する界面には、酸化物膜が形成される場合がある。
［トランジスタ１００Ｊ］
図１１（Ｃ）にトランジスタ１００Ｊの断面図を示す。図１１（Ｃ）は、図１（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
トランジスタ１００Ｊは、導電層１１２ａが、導電層１１２ａ＿２と、導電層１１２ａ＿２上の導電層１１２ａ＿１と、の積層構造であり、導電層１１２ｂが、導電層１１２ｂ＿２と、導電層１１２ｂ＿２上の導電層１１２ｂ＿１と、の積層構造である点で、トランジスタ１００と異なる。
トランジスタ１００Ｊにおける導電層１１２ａの構成は、トランジスタ１００Ｈと同様であり、トランジスタ１００Ｊにおける導電層１１２ｂの構成は、トランジスタ１００Ｉと同様であるため、前述の記載を参照できる。
［半導体装置の具体例］
図１２に、本発明の一態様の半導体装置の回路図を示す。図１３乃至図１９に、本発明の一態様の半導体装置の上面図及び断面図を示す。以下では、本発明の一態様の半導体装置が有するトランジスタとして、主にトランジスタ１００を例に挙げて説明する。本発明の一態様の半導体装置は、これに限られず、前述のトランジスタ１００Ａ乃至トランジスタ１００Ｊのいずれか一または複数を有していてもよい。
［半導体装置１０］
図１２（Ａ）に、半導体装置１０の回路図を示す。図１３（Ａ）に、半導体装置１０の上面図を示す。図１３（Ｂ）は、図１３（Ａ）における一点鎖線Ａ１－Ａ２間の断面図であり、図１４は、図１３（Ａ）における一点鎖線Ｂ１－Ｂ２間及びＢ３－Ｂ４間の断面図である。
半導体装置１０は、トランジスタ１００及びトランジスタ２００を有する。トランジスタ２００のソースまたはドレインの一方は、トランジスタ１００のゲートと電気的に接続される。
なお、図１２（Ａ）乃至図１２（Ｃ）では、トランジスタ１００及びトランジスタ２００をｎチャネル型で示しているが、本発明の一態様はこれに限られない。トランジスタ１００及びトランジスタ２００の一方または双方をｐチャネル型としてもよい。
トランジスタ１００は、基板１０２上に設けられる。トランジスタ１００は、前述の構成を有するため、詳細な説明は省略する（図１乃至図４参照）。
トランジスタ２００には、トランジスタ１００と同様の構成を適用することができる。トランジスタ２００は、導電層１０４、絶縁層２１０（絶縁層２１０ａ、２１０ｂ、２１０ｃ、２１０ｄ、２１０ｅ）、半導体層２０８、導電層２１２、絶縁層２０６、及び導電層２１４を有する。トランジスタ２００を構成する各層は、単層構造であってもよく、積層構造であってもよい。
導電層１０４は、トランジスタ１００のゲート電極として機能し、かつ、トランジスタ２００のソース電極またはドレイン電極の一方として機能する。トランジスタ１００とトランジスタ２００とで導電層１０４を共有することで、半導体装置の占有面積を縮小することができる。
絶縁層２１０は、絶縁層１０６、及び、導電層１０４上に位置する。絶縁層２１０は、導電層１０４と接する。絶縁層２１０には、導電層１０４に達する開口２４１が設けられている。
絶縁層２１０は、絶縁層１１０と同様の構成を適用することができる。具体的には、絶縁層２１０ａは、絶縁層１１０ａと、絶縁層２１０ｂは、絶縁層１１０ｂと、絶縁層２１０ｃは、絶縁層１１０ｃと、絶縁層２１０ｄは、絶縁層１１０ｄと、絶縁層２１０ｅは、絶縁層１１０ｅと、同様の構成を適用することができる。
導電層２１２は、絶縁層２１０上に位置する。導電層２１２には、開口２４１と重なる開口２４３が設けられている。導電層２１２は、トランジスタ２００のソース電極またはドレイン電極の他方として機能する。
半導体層２０８は、導電層１０４の上面、絶縁層２１０の側面、並びに、導電層２１２の上面及び側面と接する。半導体層２０８は、絶縁層２１０における開口２４１側の端部及び導電層２１２における開口２４３側の端部に接して設けられる。半導体層２０８は、開口２４１及び開口２４３を介して導電層１０４と接する。
ここで、半導体層１０８と半導体層２０８には、同じ材料を用いてもよく、互いに異なる材料を用いてもよい。また、半導体層１０８と半導体層２０８には、組成が互いに異なる材料を用いてもよい。例えば、半導体層１０８と半導体層２０８の双方に、同じ組成の、Ｉｎ－Ｇａ－Ｚｎ酸化物を用いてもよい。また、半導体層１０８と半導体層２０８の双方に、Ｉｎ－Ｇａ－Ｚｎ酸化物を用い、一方は、他方に比べて、Ｉｎ－Ｇａ－Ｚｎ酸化物中のＩｎの原子数の割合が大きくてもよい。また、半導体層１０８と半導体層２０８のうち、一方にＩｎ－Ｇａ－Ｚｎ酸化物を用い、他方にＩｎ－Ｚｎ酸化物を用いてもよい。
絶縁層２０６は、絶縁層２１０、半導体層２０８、及び導電層２１２上に位置する。絶縁層２０６は、半導体層２０８を介して、開口２４１の側壁及び開口２４３の側壁に沿って設けられる。絶縁層２０６は、トランジスタ２００のゲート絶縁層として機能する。
導電層２１４は、絶縁層２０６上に位置する。導電層２１４は、開口２４１及び開口２４３と重なる位置で、絶縁層２０６を介して半導体層２０８と重なる。導電層２１４は、トランジスタ２００のゲート電極として機能する。
また、半導体装置１０は、トランジスタ１００及びトランジスタ２００を覆う絶縁層１９５を有する。
絶縁層１９５は、保護層として機能する。絶縁層１９５には、不純物が拡散しにくい材料を用いることが好ましい。絶縁層１９５を設けることにより、トランジスタに外部から不純物が拡散することを効果的に抑制でき、半導体装置の信頼性を高めることができる。不純物として、例えば、水及び水素が挙げられる。例えば、絶縁層１９５は、無機絶縁層及び有機絶縁層の一方または双方を有する。絶縁層１９５は、無機絶縁層と、有機絶縁層との積層構造としてもよい。
絶縁層１９５に用いることができる無機絶縁膜としては、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜が挙げられる。これら無機絶縁膜の具体例は、絶縁層１１０の説明で挙げた通りである。より具体的には、絶縁層１９５に、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、及びハフニウムアルミネートの一または複数を用いることができる。絶縁層１９５に、有機材料として、例えば、アクリル樹脂、及びポリイミド樹脂の一または複数を用いることができる。
絶縁層１１０に設けられる開口１４１と絶縁層２１０に設けられる開口２４１の形状及び大きさ（直径など）は、同一であってもよく、互いに異なっていてもよい。同様に、導電層１１２ｂに設けられる開口１４３と導電層２１２に設けられる開口２４３の形状及び大きさ（直径など）は、同一であってもよく、互いに異なっていてもよい。
［半導体装置１０Ａ］
図１２（Ｂ）に、半導体装置１０Ａの回路図を示す。図１５（Ａ）に、半導体装置１０Ａの上面図を示す。図１５（Ｂ）は、図１５（Ａ）における一点鎖線Ａ１－Ａ２間の断面図であり、図１６（Ａ）は、図１５（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図であり、図１６（Ｂ）は、図１５（Ａ）における一点鎖線Ｂ３－Ｂ４間の断面図である。
半導体装置１０Ａは、トランジスタ１００及びトランジスタ２００を有する。トランジスタ２００のソースまたはドレインの他方は、トランジスタ１００のソースまたはドレインの他方と電気的に接続される。
トランジスタ１００及びトランジスタ２００は、それぞれ、基板１０２上に設けられる。
トランジスタ１００は、前述の構成を有するため、詳細な説明は省略する（図１乃至図４参照）。
トランジスタ２００は、導電層１１２ｃ、絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）、半導体層１０８ａ、導電層１１２ｂ、絶縁層１０６、及び導電層１０４ａを有する。
導電層１１２ｃは、トランジスタ２００のソース電極またはドレイン電極の一方として機能する。導電層１１２ｃは、導電層１１２ａと同一の材料、同一の工程で形成することができる。
半導体層１０８ａは、半導体層１０８と同一の材料、同一の工程で形成することができる。または、半導体層１０８と半導体層１０８ａとは互いに異なる材料、別々の工程で形成してもよい。半導体層１０８と半導体層１０８ａの構成については、半導体装置１０における半導体層１０８と半導体層２０８の記載も参照できる。
導電層１１２ｂは、トランジスタ１００のソース電極またはドレイン電極の他方として機能し、かつ、トランジスタ２００のソース電極またはドレイン電極の他方として機能する。トランジスタ１００とトランジスタ２００とで導電層１１２ｂを共有することで、半導体装置の占有面積を縮小することができる。
導電層１０４ａは、トランジスタ２００のゲート電極として機能する。導電層１０４ａは、導電層１０４と同一の材料、同一の工程で形成することができる。
絶縁層１１０に設けられる開口１４１と開口１４１ａの形状及び大きさ（直径など）は、同一であってもよく、互いに異なっていてもよい。同様に、導電層１１２ｂに設けられる開口１４３と開口１４３ａの形状及び大きさ（直径など）は、同一であってもよく、互いに異なっていてもよい。
［半導体装置１０Ｂ］
図１２（Ｃ）に、半導体装置１０Ｂの回路図を示す。図１７（Ａ）に、半導体装置１０Ｂの上面図を示す。図１７（Ｂ）は、図１７（Ａ）における一点鎖線Ａ１－Ａ２間の断面図であり、図１７（Ｃ）は、図１７（Ａ）における一点鎖線Ｂ１－Ｂ２間の断面図である。
半導体装置１０Ｂは、トランジスタ１００及びトランジスタ２００を有する。トランジスタ２００のソースまたはドレインの一方は、トランジスタ１００のソースまたはドレインの一方と電気的に接続される。
トランジスタ１００及びトランジスタ２００は、それぞれ、基板１０２上に設けられる。
トランジスタ１００は、前述の構成を有するため、詳細な説明は省略する（図１乃至図４参照）。
トランジスタ２００は、導電層１１２ａ、絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）、半導体層１０８ａ、導電層１１２ｃ、絶縁層１０６、及び導電層１０４ａを有する。
導電層１１２ｃは、トランジスタ２００のソース電極またはドレイン電極の他方として機能する。導電層１１２ｃは、導電層１１２ｂと同一の材料、同一の工程で形成することができる。
半導体層１０８ａは、半導体層１０８と同一の材料、同一の工程で形成することができる。または、半導体層１０８と半導体層１０８ａとは互いに異なる材料、別々の工程で形成してもよい。半導体層１０８と半導体層１０８ａの構成については、半導体装置１０における半導体層１０８と半導体層２０８の記載も参照できる。
導電層１１２ａは、トランジスタ１００のソース電極またはドレイン電極の一方として機能し、かつ、トランジスタ２００のソース電極またはドレイン電極の一方として機能する。トランジスタ１００とトランジスタ２００とで導電層１１２ａを共有することで、半導体装置の占有面積を縮小することができる。
導電層１０４ａは、トランジスタ２００のゲート電極として機能する。導電層１０４ａは、導電層１０４と同一の材料、同一の工程で形成することができる。
絶縁層１１０に設けられる開口１４１と開口１４１ａの形状及び大きさ（直径など）は、同一であってもよく、互いに異なっていてもよい。同様に、導電層１１２ｂに設けられる開口１４３と導電層１１２ｃに設けられる開口１４３ａの形状及び大きさ（直径など）は、同一であってもよく、互いに異なっていてもよい。
［半導体装置１０Ｃ］
図１２（Ｄ）に、半導体装置１０Ｃの回路図を示す。図１８（Ａ）に、半導体装置１０Ｃの上面図を示す。図１８（Ｂ）は、図１８（Ａ）における一点鎖線Ａ１－Ａ２間の断面図である。
半導体装置１０Ｃは、トランジスタ１００及びトランジスタ２５０を有する。トランジスタ２５０のソースまたはドレインの一方は、トランジスタ１００のソースまたはドレインの一方と電気的に接続される。
なお、図１２（Ｄ）乃至図１２（Ｈ）では、トランジスタ１００をｎチャネル型で示し、トランジスタ２５０をｐチャネル型で示しているが、本発明の一態様はこれに限られない。トランジスタ１００及びトランジスタ２５０の双方をｎチャネル型としてもよく、または、ｐチャネル型としてもよい。また、トランジスタ１００をｐチャネル型とし、トランジスタ２５０をｎチャネル型としてもよい。
トランジスタ１００及びトランジスタ２５０は、それぞれ、基板１０２上に設けられる。
半導体装置１０Ｃは、基板１０２上に導電層２５９を有し、基板１０２及び導電層２５９の上に絶縁層２５２を有し、絶縁層２５２上に半導体層２５３を有する。また、絶縁層２５２及び半導体層２５３の上に絶縁層２５４を有し、絶縁層２５４上に導電層２５５を有する。半導体層２５３と導電層２５５は、互いに重なる領域を有する。
また、絶縁層２５４及び導電層２５５の上に絶縁層２５６を有する。また、半導体層２５３の一部と重なる領域において、絶縁層２５４及び絶縁層２５６に開口２５７ａが設けられている。また、半導体層２５３の他の一部と重なる領域において、絶縁層２５４及び絶縁層２５６に開口２５７ｂが設けられている。
また、絶縁層２５６及び開口２５７ａの上に導電層２５８ａが設けられ、絶縁層２５６及び開口２５７ｂの上に導電層２５８ｂが設けられている。導電層２５８ａは開口２５７ａにおいて半導体層２５３と電気的に接続する。また、導電層２５８ｂは開口２５７ｂにおいて半導体層２５３と電気的に接続する。
半導体層２５３は、ドレイン領域２５３ａ、チャネル形成領域２５３ｂ、ソース領域２５３ｃを有する。半導体層２５３において、導電層２５５と重なる領域がチャネル形成領域２５３ｂとして機能する。ドレイン領域２５３ａは導電層２５８ａと電気的に接続され、ソース領域２５３ｃは導電層２５８ｂと電気的に接続される。
また、絶縁層２５６、導電層２５８ａ、及び導電層２５８ｂの上に絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）が設けられ、絶縁層１１０上に導電層１１２ｂが設けられている。
また、導電層２５８ａの一部と重なる領域において、導電層１１２ｂ、及び、絶縁層１１０に開口１４６が設けられている（図１８（Ａ））。また、開口１４６の内部に半導体層１０８を有する。
また、絶縁層１１０、導電層１１２ｂ、及び半導体層１０８の上に絶縁層１０６を有し、絶縁層１０６上に導電層１０４を有する。また、絶縁層１０６及び導電層１０４の上に絶縁層１９５を有する。
導電層２５９はトランジスタ２５０のバックゲート電極として機能する。よって、導電層２５９は、チャネル形成領域２５３ｂと重なり、かつ、チャネル形成領域２５３ｂの端部を越えて延在することが好ましい。すなわち、導電層２５９は、チャネル形成領域２５３ｂよりも大きいことが好ましい。また、導電層２５９は、半導体層２５３の端部を越えて延在することが好ましい。すなわち、導電層２５９は、半導体層２５３よりも大きいことが好ましい。
バックゲート電極は、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。また、バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極の電位は、接地電位または任意の電位としてもよい。
バックゲート電極は導電層で形成され、ゲート電極と同様に機能させることができる。例えば、バックゲート電極の電位をゲート電極と同電位としてもよい。
バックゲート電極は、ゲート電極、ソース電極、ドレイン電極などと同様の材料及び方法により形成することができる。また、ゲート電極とバックゲート電極は導電層であるため、トランジスタの外部で生じる電場が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気に対する電界遮蔽機能）を有する。すなわち、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止できる。また、バックゲート電極を設けることで、ＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験前後におけるトランジスタのしきい値電圧の変化量を低減できる。バックゲート電極を設けることで、トランジスタの特性ばらつきが低減され、当該トランジスタを有する半導体装置の信頼性を向上できる。
半導体層２５３は、トランジスタ２５０のチャネルが形成される半導体層として機能し、絶縁層２５４はゲート絶縁層として機能し、導電層２５５はゲート電極として機能する。また、導電層２５８ａはトランジスタ２５０のドレイン電極として機能し、導電層２５８ｂはソース電極として機能する。
トランジスタ２５０には、トランジスタ１００と同様に、ＯＳトランジスタを適用してもよい。
ここで、半導体層１０８と半導体層２５３には、同じ材料を用いてもよく、互いに異なる材料を用いてもよい。半導体層１０８と半導体層２５３の構成については、半導体装置１０における半導体層１０８と半導体層２０８の記載も参照できる。
また、トランジスタ２５０には、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を適用してもよい。
シリコンとしては、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。特に、半導体層にＬＴＰＳを有するトランジスタ（以下、ＬＴＰＳトランジスタともいう）を用いることができる。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。
トランジスタ１００は、導電層１１２ａの代わりに、導電層２５８ａを有する点以外は、前述と同様の構成である（図１乃至図４参照）。
導電層２５８ａは、トランジスタ１００のソース電極またはドレイン電極の一方として機能し、かつ、トランジスタ２５０のソース電極またはドレイン電極の一方として機能する。トランジスタ１００とトランジスタ２５０とで導電層２５８ａを共有することで、半導体装置の占有面積を縮小することができる。
前述の通り、トランジスタ１００は、縦チャネル型トランジスタである。一方、トランジスタ２５０は、半導体層を流れる電流は横方向、すなわち、基板１０２表面と平行な方向または略平行な方向に沿って流れる。このようなトランジスタを、横チャネル型トランジスタ、または、横型チャネルトランジスタということができる。
このように、本発明の一態様の半導体装置は、縦チャネル型トランジスタだけでなく、横チャネル型トランジスタを有していてもよい。
図１２（Ｅ）に示すように、トランジスタ２５０は、バックゲートと、ゲートと、が電気的に接続されていてもよい。また、図１２（Ｆ）に示すように、トランジスタ２５０は、バックゲートと、ソースまたはドレインと、が、電気的に接続されていてもよい。また、図１２（Ｇ）に示すように、トランジスタ２５０は、バックゲートを有していなくてもよい。
［半導体装置１０Ｄ］
図１２（Ｈ）に、半導体装置１０Ｄの回路図を示す。図１９（Ａ）に、半導体装置１０Ｄの上面図を示す。図１９（Ｂ）は、図１９（Ａ）における一点鎖線Ａ１－Ａ２間の断面図である。
半導体装置１０Ｄは、トランジスタ１００及びトランジスタ２５０を有する。トランジスタ２５０のゲートは、トランジスタ１００のソースまたはドレインの一方と電気的に接続される。
半導体装置１０Ｄは、開口１４６が、トランジスタ２５０のゲート電極として機能する導電層２５５と重ねて設けられている点が半導体装置１０Ｃと異なる。よって、半導体装置１０Ｄでは、トランジスタ１００が、トランジスタ２５０のゲート電極上に重ねて設けられている。半導体装置１０Ｄにおいて、開口１４６は、導電層２５５と重なる領域に、導電層１１２ｂ及び絶縁層１１０それぞれの一部を選択的に除去して形成される。
図１９（Ａ）及び図１９（Ｂ）では、開口１４６がチャネル形成領域２５３ｂと重ねて設けられているが、これに限定されない。開口１４６は、チャネル形成領域２５３ｂと重ならず、かつ、導電層２５５と重ねて設けてもよい。半導体装置１０Ｄにおいて、導電層２５５は、トランジスタ２５０のゲート電極として機能し、かつ、トランジスタ１００のソース電極またはドレイン電極の一方として機能する。
トランジスタ１００とトランジスタ２５０を重ねて設けることで、より占有面積が低減された半導体装置が実現できる。
また、半導体装置１０Ｄは、開口２５７ａ、開口２５７ｂ、導電層２５８ａ、及び、導電層２５８ｂの構成が、半導体装置１０Ｃと異なる。
半導体装置１０Ｄにおいて、開口２５７ａは、半導体層２５３のドレイン領域２５３ａと重なる領域に、絶縁層２５４及び絶縁層１１０それぞれの一部を選択的に除去して形成される。また、半導体装置１０Ｄにおいて、開口２５７ｂは、半導体層２５３のソース領域２５３ｃと重なる領域に、絶縁層２５４及び絶縁層１１０それぞれの一部を選択的に除去して形成される。
また、半導体装置１０Ｄにおいて、導電層２５８ａ及び導電層２５８ｂは絶縁層１１０上に設けられる。
半導体装置１０Ｄにおいて、導電層２５８ａ、２５８ｂは、導電層１１２ｂと同じ材料を用いて同じ作製工程で同時に形成できる。導電層２５８ａ、２５８ｂと導電層１１２ｂとを別々に作製する必要がないため、半導体装置の作製工程が短縮され、半導体装置の生産性を高めることができる。
本発明の一態様のトランジスタは、縦型トランジスタの一種であり、ソース電極、半導体層、及びドレイン電極を重ねて設けることができるため、プレーナ型のトランジスタと比較して、占有面積を大幅に縮小できる。また、プレーナ型のトランジスタをｐチャネル型のＳｉトランジスタとし、縦型トランジスタをｎチャネル型のＯＳトランジスタとすることで、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路を構成することができる。また、当該構成とし、かつ、プレーナ型のトランジスタと、縦型トランジスタとを、重ねて設けることで、ＣＭＯＳ回路の占有面積を縮小させることができる。
本発明の一態様のトランジスタは、ゲート電極と半導体層におけるチャネル形成領域との位置関係が良好であるため、電界効果移動度の低下が抑制されている。したがって、駆動電圧を下げることができる。これにより、本発明の一態様のトランジスタを用いることで、半導体装置の消費電力を削減することができる。
また、本発明の一態様のトランジスタにおける半導体層は、ドレイン電極と接する領域と、チャネル形成領域と、の間に、低抵抗領域を有する。これにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置の作製方法について図２０乃至図２４を用いて説明する。なお、各要素の材料及び形成方法について、先に実施の形態１で説明した部分と同様の部分については説明を省略することがある。
図２０乃至図２４の（Ａ１）及び（Ｂ１）には、斜視図を示す。なお、一部の構成要素の図示は省略している。図２０乃至図２４の（Ａ２）及び（Ｂ２）には、図１（Ａ）に示す一点鎖線Ａ１－Ａ２間の断面図と、一点鎖線Ｂ１－Ｂ２間の断面図と、を並べて示す。
半導体装置を構成する薄膜（絶縁膜、半導体膜、及び、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法等を用いて形成することができる。ＣＶＤ法としては、ＰＥＣＶＤ法、及び、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、及び、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ法、スリットコート、ロールコート、カーテンコート、またはナイフコート等の湿式の成膜方法により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いることができる。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。１つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう１つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）光、またはＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
まず、基板１０２上に導電層１１２ａを形成する（図２０（Ａ１）及び図２０（Ａ２））。なお、図８（Ｂ）に示すトランジスタ１００Ｄを形成する場合は、導電層１１２ａ上に導電層１０３を形成する。
導電層１１２ａとなる導電膜、及び、導電層１０３となる導電膜の形成には、例えば、スパッタリング法が好適である。導電膜上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該導電膜を加工することにより、導電層を形成することができる。導電層１１２ａを形成した後に、導電層１０３となる導電膜を形成してもよく、導電層１０３となる導電膜を形成してから、導電層１１２ａとなる導電膜を加工してもよい。また、導電層１０３となる導電膜は、島状などの所望の形状に加工する工程と、開口１４８を設ける工程のうち、どちらを先に行ってもよく、同時に行ってもよい。導電膜の加工には、ウェットエッチング法及びドライエッチング法の一方または双方を用いることができる。
続いて、導電層１１２ａ上に、絶縁層１１０ａとなる絶縁膜１１０ａｆ、絶縁層１１０ｂとなる絶縁膜１１０ｂｆ、及び絶縁層１１０ｃとなる絶縁膜１１０ｃｆを形成する（図２０（Ｂ１）及び図２０（Ｂ２））。
前述の通り、絶縁層１１０ａは、絶縁層１１０ｂよりも水素の含有量が多い領域を有する。
絶縁膜１１０ａｆの成膜ガスは、絶縁膜１１０ｂｆの成膜ガスと比べて、ＮＨ３ガスの流量の割合が高いことが好ましい。絶縁膜１１０ｂｆの成膜ガスにはＮＨ３ガスを用いなくてもよい。成膜ガス全流量に対するＮＨ３ガスの流量の割合が高い条件で成膜することで、絶縁膜１１０ａｆ中の水素の含有量を多くすることができる。これにより、絶縁層１１０ａにおける、加熱により放出する水素の量を増加させることができる。また、絶縁層１１０ｂにおける、加熱により放出する水素の量を少なくできる。
また、絶縁膜１１０ａｆと、絶縁膜１１０ｂｆとで、成膜条件を異ならせることで、絶縁層１１０ａにおける、加熱により放出する水素の量を調整することができる。具体的には、絶縁膜１１０ａｆと、絶縁膜１１０ｂｆとの成膜条件において、成膜電力（成膜電力密度）、成膜圧力、成膜ガス種、成膜ガス流量比、成膜温度、及び基板と電極との間の距離のいずれか一または複数を互いに異なる条件とすればよい。例えば、絶縁膜１１０ａｆの成膜電力密度を、絶縁膜１１０ｂｆの成膜電力密度よりも小さくすることで、絶縁膜１１０ａｆ中の水素の含有量を、絶縁膜１１０ｂｆ中の水素の含有量よりも多くすることができる。これにより、絶縁層１１０ａにおける、加熱により放出する水素の量を増加させることができる。
例えば、絶縁膜１１０ａｆ、１１０ｂｆとして、窒化シリコン膜を形成することが好ましい。または、絶縁膜１１０ａｆとして窒化シリコン膜を形成し、絶縁膜１１０ｂｆとして、酸化アルミニウム膜を形成することが好ましい。また、例えば、絶縁膜１１０ｃｆとして、酸化シリコン膜または酸化窒化シリコン膜を形成することが好ましい。
絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆの形成には、例えば、スパッタリング法またはＰＥＣＶＤ法が好適である。特に、ＰＥＣＶＤ法を用いると、水素の含有量が少ない膜と、水素の含有量が多い膜と、の双方をそれぞれ容易に形成できるため好ましい。絶縁膜１１０ａｆを形成した後、絶縁膜１１０ａｆの表面を大気に曝すことなく、真空中で連続して絶縁膜１１０ｂｆを形成することが好ましい。絶縁膜１１０ａｆ及び絶縁膜１１０ｂｆを連続して形成することで、絶縁膜１１０ａｆの表面に大気由来の不純物が付着することを抑制できる。当該不純物として、例えば、水、及び有機物が挙げられる。同様の理由から、絶縁膜１１０ｂｆを形成した後、絶縁膜１１０ｂｆの表面を大気に曝すことなく、真空中で連続して絶縁膜１１０ｃｆを形成することが好ましい。
絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆの形成時の基板温度はそれぞれ、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆの形成時の基板温度を前述の範囲とすることで、自身からの不純物（例えば、水及び水素）の放出を少なくすることができ、不純物が半導体層１０８に拡散することを抑制することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。
なお、絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆは、半導体層１０８より先に形成されるため、絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆの形成時に加わる熱によって半導体層１０８から酸素が脱離することを懸念する必要はない。
絶縁膜１１０ｃｆを形成した後、大気開放せずに（ｉｎ－ｓｉｔｕで）、酸素を含む雰囲気下でプラズマ処理を行うことが好ましい。例えば、Ｎ２Ｏプラズマ処理を行うことが好ましい。このようなプラズマ処理を行うことで、絶縁膜１１０ｃｆに酸素を供給することができる。
続いて、絶縁膜１１０ｃｆ上に、金属酸化物層１４９を形成することが好ましい（図２１（Ａ１）及び図２１（Ａ２））。金属酸化物層１４９を形成することで、絶縁膜１１０ｃｆに酸素を供給することができる。
金属酸化物層１４９の導電性は問わない。金属酸化物層１４９としては、絶縁膜、半導体膜、及び、導電膜の少なくとも一種を用いることができる。金属酸化物層１４９として、例えば、酸化アルミニウム、酸化ハフニウム、ハフニウムアルミネート、インジウム酸化物、インジウムスズ酸化物（ＩＴＯ）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）を用いることができる。
金属酸化物層１４９として、半導体層１０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、半導体層１０８に適用可能な酸化物半導体材料を用いることが好ましい。
金属酸化物層１４９の形成時に、成膜装置の処理室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または処理室内の酸素分圧が高いほど、絶縁膜１１０ｃｆ中に供給される酸素の量を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比１００％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
このように、酸素を含む雰囲気でスパッタリング法により金属酸化物層１４９を形成することにより、金属酸化物層１４９の形成時に、絶縁膜１１０ｃｆへ酸素を供給するとともに、絶縁膜１１０ｃｆから酸素が脱離することを防ぐことができる。その結果、絶縁膜１１０ｃｆに多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層１０８中の酸素欠損及びＶＯＨを低減することができ、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。
金属酸化物層１４９を形成した後、加熱処理を行うことが好ましい。金属酸化物層１４９を形成した後に加熱処理を行うことで、金属酸化物層１４９から絶縁膜１１０ｃｆに効果的に酸素を供給することができる。
加熱処理の温度は、１５０℃以上基板の歪み点未満が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。加熱処理は、貴ガス、窒素または酸素の一以上を含む雰囲気で行うことができる。窒素を含む雰囲気、または酸素を含む雰囲気として、乾燥空気（ＣＤＡ：Ｃｌｅａｎ Ｄｒｙ Ａｉｒ）を用いてもよい。なお、当該雰囲気における水素、水などの含有量が極力少ないことが好ましい。当該雰囲気として、露点が－６０℃以下、好ましくは－１００℃以下の高純度ガスを用いることが好ましい。水素、水などの含有量が極力少ない雰囲気を用いることで、絶縁膜１１０ｃｆ等に水素、水などが取り込まれることを可能な限り防ぐことができる。加熱処理は、オーブン、急速加熱（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮できる。
金属酸化物層１４９を形成した後、または前述の加熱処理の後に、さらに、金属酸化物層１４９を介して絶縁膜１１０ｃｆに酸素を供給してもよい。酸素の供給方法として、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理を用いることができる。本発明の一態様の半導体装置の作製方法におけるプラズマ処理では、酸素ガスを高周波電力によってプラズマ化させる装置を好適に用いることができる。ガスを高周波電力によってプラズマ化させる装置として、例えば、プラズマエッチング装置及びプラズマアッシング装置が挙げられる。
なお、絶縁膜１１０ａｆ、絶縁膜１１０ｂｆ、及び絶縁膜１１０ｃｆを形成した後、金属酸化物層１４９を形成する前に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁膜１１０ｃｆの表面及び膜中から水及び水素を脱離させることができる。
続いて、金属酸化物層１４９を除去する（図２１（Ｂ１）及び図２１（Ｂ２））。
金属酸化物層１４９の除去方法に特に限定は無いが、ウェットエッチング法を好適に用いることができる。ウェットエッチング法を用いることで、金属酸化物層１４９の除去の際に、絶縁膜１１０ｃｆがエッチングされることを抑制できる。これにより、絶縁膜１１０ｃｆの膜厚が薄くなることを抑制でき、絶縁層１１０ｃの膜厚を均一にすることができる。
なお、絶縁膜１１０ｃｆに対して酸素を供給する処理は、前述の方法に限定されない。例えば、絶縁膜１１０ｃｆに対して、イオンドーピング法、イオン注入法、または、プラズマ処理により、酸素ラジカル、酸素原子、酸素原子イオン、または酸素分子イオン等を供給できる。また、絶縁膜１１０ｃｆ上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜１１０ｃｆに酸素を供給してもよい。該膜は、酸素を供給した後に除去することが好ましい。上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、及びタングステンのうち、１以上を有する導電膜あるいは半導体膜を用いることができる。
続いて、絶縁膜１１０ｃｆ上に、絶縁層１１０ｄとなる絶縁膜１１０ｄｆ、及び、絶縁層１１０ｅとなる絶縁膜１１０ｅｆを形成する（図２１（Ｂ１）及び図２１（Ｂ２））。
前述の通り、絶縁層１１０ｅは、絶縁層１１０ｄよりも水素の含有量が多い領域を有する。
絶縁膜１１０ｅｆの成膜ガスは、絶縁膜１１０ｄｆの成膜ガスと比べて、ＮＨ３ガスの流量の割合が高いことが好ましい。絶縁膜１１０ｄｆの成膜ガスにはＮＨ３ガスを用いなくてもよい。成膜ガスの全流量に対するＮＨ３ガスの流量の割合が高い条件で成膜することで、絶縁膜１１０ｅｆ中の水素の含有量を多くすることができる。これにより、絶縁層１１０ｅにおける、加熱により放出する水素の量を増加させることができる。また、絶縁層１１０ｄにおける、加熱により放出する水素の量を少なくできる。
また、絶縁膜１１０ｅｆと、絶縁膜１１０ｄｆとで、成膜条件を異ならせることで、絶縁層１１０ｅにおける、加熱により放出する水素の量を調整することができる。具体的には、絶縁膜１１０ｅｆと、絶縁膜１１０ｄｆとの成膜条件において、成膜電力（成膜電力密度）、成膜圧力、成膜ガス種、成膜ガス流量比、成膜温度、及び基板と電極との間の距離のいずれか一または複数を互いに異なる条件とすればよい。例えば、絶縁膜１１０ｅｆの成膜電力密度を、絶縁膜１１０ｄｆの成膜電力密度よりも小さくすることで、絶縁膜１１０ｅｆ中の水素の含有量を、絶縁膜１１０ｄｆ中の水素の含有量よりも多くすることができる。これにより、絶縁層１１０ｅにおける、加熱により放出する水素の量を増加させることができる。
例えば、絶縁膜１１０ｄｆ、１１０ｅｆとして、窒化シリコン膜を形成することが好ましい。または、絶縁膜１１０ｄｆとして、酸化アルミニウム膜を形成し、絶縁膜１１０ｅｆとして窒化シリコン膜を形成することが好ましい。
その他、絶縁膜１１０ｄｆの形成は、絶縁膜１１０ｂｆの形成に係る記載を参照できる。なお、絶縁膜１１０ｂｆと絶縁膜１１０ｄｆの成膜条件は同一であってもよく、互いに異なっていてもよい。
同様に、絶縁膜１１０ｅｆの形成は、絶縁膜１１０ａｆの形成に係る記載を参照できる。なお、絶縁膜１１０ａｆと絶縁膜１１０ｅｆの成膜条件は同一であってもよく、互いに異なっていてもよい。
続いて、絶縁膜１１０ｅｆ上に、導電層１１２ｂとなる導電膜１１２ｆを形成する（図２２（Ａ１）及び図２２（Ａ２））。導電膜１１２ｆの形成には、例えば、スパッタリング法が好適である。
続いて、開口１４３を有する導電層１１２ｂを形成する。本実施の形態では、図２２（Ｂ１）及び図２２（Ｂ２）に示すように、導電膜１１２ｆを島状などの所望の形状の導電層１１２Ｂに加工した後、図２３（Ａ１）及び図２３（Ａ２）に示すように、導電層１１２Ｂに開口１４３を設けることで、導電層１１２ｂを形成する例を示す。一方、導電膜１１２ｆに開口１４３を設けた後に、所望の形状に加工することで、導電層１１２ｂを形成してもよい。ここで、図８（Ｂ）に示すトランジスタ１００Ｄを形成する場合、開口１４３は、導電層１０３の開口１４８と重なる位置に設けられる。つまり、開口１４３は、導電層１１２ａと重なり、かつ、導電層１０３と重ならない位置に設けられる。
導電膜１１２ｆの加工（導電層１１２Ｂの形成、及び、導電層１１２ｂの形成、ともいえる）には、ウェットエッチング法及びドライエッチング法の一方または双方を用いることができる。特に、開口１４３の形成には、ウェットエッチング法が好適である。
続いて、開口１４１を有する絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）を形成する（図２３（Ａ１）及び図２３（Ａ２））。ここで、開口１４１は、導電層１１２ｂの開口１４３と重なる位置に設けられる。開口１４１を設けることで、導電層１１２ａの、開口１４１、１４３と重なる領域が露出する。
開口１４１の形成には、ウェットエッチング法及びドライエッチング法の一方または双方を用いることができ、例えば、ドライエッチング法が好適である。
開口１４１は、例えば、開口１４３の形成に用いたレジストマスクを用いて形成することができる。具体的には、導電層１１２Ｂ上にレジストマスクを形成し、当該レジストマスクを用いて導電層１１２Ｂの一部を除去して開口１４３を形成し、当該レジストマスクを用いて絶縁膜１１０ａｆ、１１０ｂｆ、１１０ｃｆ、１１０ｄｆ、１１０ｅｆそれぞれの一部を除去して開口１４１を形成することができる。なお、開口１４３を当該レジストマスクの幅よりも大きく形成することにより、図５（Ａ）等に示すトランジスタ１００Ａを作製することができる。また、開口１４３は、開口１４１の形成に用いたレジストマスクと異なるレジストマスクを用いて形成してもよい。
続いて、開口１４１及び開口１４３を覆うように、半導体層１０８となる金属酸化物膜１０８ｆを形成する（図２３（Ｂ１）及び図２３（Ｂ２））。金属酸化物膜１０８ｆは、導電層１１２ｂの上面及び側面、絶縁層１１０の上面及び側面、並びに導電層１１２ａの上面に接して設けられる。
金属酸化物膜１０８ｆは、絶縁層１１０の開口１４１における側面、及び、導電層１１２ｂの開口１４３における側面に、出来るだけ均一な厚さの膜として形成されることが好ましい。金属酸化物膜１０８ｆは、例えば、スパッタリング法またはＡＬＤ法を用いて成膜することができる。
金属酸化物膜１０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
金属酸化物膜１０８ｆは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜１０８ｆは、可能な限り水素元素を含む不純物が低減され、高純度な膜であることが好ましい。特に、金属酸化物膜１０８ｆとして、結晶性を有する金属酸化物膜を用いることが好ましい。
金属酸化物膜１０８ｆを形成する際に、酸素ガスを用いることが好ましい。金属酸化物膜１０８ｆの形成時に酸素ガスを用いることで、絶縁層１１０中に好適に酸素を供給することができる。例えば、絶縁層１１０ｃに酸化物を用いる場合、絶縁層１１０ｃ中に好適に酸素を供給することができる。
絶縁層１１０ｃに酸素を供給することにより、後の工程で半導体層１０８に酸素が供給され、半導体層１０８中の酸素欠損及びＶＯＨを低減できる。
金属酸化物膜１０８ｆを成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）と、を混合させてもよい。なお、金属酸化物膜１０８ｆを成膜する際の酸素流量比が高いほど、金属酸化物膜１０８ｆの結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜１０８ｆの結晶性が低くなり、オン電流の高いトランジスタとすることができる。
金属酸化物膜１０８ｆを形成する際の基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜１０８ｆとすることができる。
金属酸化物膜１０８ｆの形成時の基板温度は、室温以上２５０℃以下が好ましく、室温以上２００℃以下がより好ましく、室温以上１４０℃以下がさらに好ましい。例えば、基板温度を、室温以上１４０℃以下とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または基板を加熱しない状態で、金属酸化物膜１０８ｆを成膜することにより、結晶性を低くすることができる。
ＡＬＤ法を用いる場合、熱ＡＬＤ法、またはＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）等の成膜方法を用いることが好ましい。熱ＡＬＤ法による成膜は、極めて高い段差被覆性を示すため好ましい。ＰＥＡＬＤ法による成膜は、高い段差被覆性を示すことに加え低温で行うことが可能であるため好ましい。
金属酸化物膜１０８ｆは、例えば、構成する金属元素を含むプリカーサと、酸化剤と、を用いてＡＬＤ法により成膜することができる。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物を成膜する場合には、インジウムを含むプリカーサ、ガリウムを含むプリカーサ、及び亜鉛を含むプリカーサの、３つのプリカーサを用いることができる。または、インジウムを含むプリカーサと、ガリウム及び亜鉛を含むプリカーサの２つのプリカーサを用いてもよい。
インジウムを含むプリカーサとしては、例えば、トリエチルインジウム、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオン酸）インジウム、シクロペンタジエニルインジウム、塩化インジウム（ＩＩＩ）、及び、（３－（ジメチルアミノ）プロピル）ジメチルインジウムが挙げられる。
ガリウムを含むプリカーサとしては、例えば、トリメチルガリウム、トリエチルガリウム、トリス（ジメチルアミド）ガリウム（ＩＩＩ）、ガリウム（ＩＩＩ）アセチルアセトナート、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオン酸）ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウム、及び、塩化ガリウム（ＩＩＩ）が挙げられる。
亜鉛を含むプリカーサとしては、例えば、ジメチル亜鉛、ジエチル亜鉛、ビス（２，２，６，６－テトラメチル－３，５－ヘプタンジオン酸）亜鉛、及び、塩化亜鉛が挙げられる。
酸化剤としては、例えば、オゾン、酸素、及び、水が挙げられる。
得られる膜の組成を制御する方法としては、原料ガスの流量比、原料ガスを流す時間、原料ガスを流す順番などを調整することが挙げられる。また、これらを調整することで、組成が連続して変化する膜を成膜することもできる。また、組成の異なる膜を連続して成膜することも可能となる。
金属酸化物膜１０８ｆを成膜する前に、絶縁層１１０の表面に吸着した水、水素、及び有機物等を脱離させるための処理、及び絶縁層１１０中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。例えば、減圧雰囲気にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気におけるプラズマ処理を行ってもよい。または、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気におけるプラズマ処理により、絶縁層１１０に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１１０の表面の有機物を好適に除去しつつ、酸素を供給することができる。このような処理の後、絶縁層１１０の表面を大気に暴露することなく、連続して金属酸化物膜１０８ｆを成膜することが好ましい。
なお、半導体層１０８を積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく連続して、次の金属酸化物膜を成膜することが好ましい。
続いて、金属酸化物膜１０８ｆを島状に加工し、半導体層１０８を形成する（図２４（Ａ１）及び図２４（Ａ２））。
半導体層１０８の形成には、ウェットエッチング法及びドライエッチング法の一方または双方を用いることができ、例えば、ウェットエッチング法が好適である。このとき、半導体層１０８と重ならない領域の導電層１１２ｂの一部がエッチングされ、薄くなる場合がある。同様に、半導体層１０８及び導電層１１２ｂの双方と重ならない領域の絶縁層１１０の一部がエッチングされ、膜厚が薄くなる場合がある。例えば、絶縁層１１０のうち、絶縁層１１０ｅがエッチングにより消失し、絶縁層１１０ｄの表面が露出する場合もある。なお、金属酸化物膜１０８ｆのエッチングにおいて、絶縁層１１０ｅに選択比の高い材料を用いることで、絶縁層１１０ｅの膜厚が薄くなることを抑制できる。
金属酸化物膜１０８ｆの成膜後、または金属酸化物膜１０８ｆを半導体層１０８に加工した後に、加熱処理を行うことが好ましい。加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８中に含まれる、または表面に吸着した水素または水を除去することができる。また、加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８の膜質が向上する（例えば、欠陥が低減する、または結晶性が向上する）場合がある。加熱処理は、半導体層１０８に加工する前に行うことがより好ましい。
加熱処理により、絶縁層１１０ｃから金属酸化物膜１０８ｆの少なくとも一部、または半導体層１０８の少なくとも一部に酸素を供給することが好ましい。半導体層１０８における、絶縁層１１０ｃと接する領域及びその近傍は、チャネル形成領域として機能する。当該領域に酸素を供給することで、チャネル形成領域の酸素欠損を少なくでき、キャリア濃度を低くすることができる。つまり、チャネル形成領域を、ｉ型（真性）または実質的にｉ型の領域とすることができる。これにより、トランジスタに安定した電気特性を付与することができる。
また、加熱処理により、絶縁層１１０ａから金属酸化物膜１０８ｆの一部、または半導体層１０８の一部に水素を供給することが好ましい。半導体層１０８における、絶縁層１１０ａと接する領域及びその近傍は、ゲート電界がかかりにくい領域（オフセット領域）である。当該領域に水素を供給することで、当該領域を低抵抗化させることができる。これにより、オフセット領域に起因する電界効果移動度の低下を抑制できる。
加熱処理については、前述の記載を参照できるため、詳細な説明は省略する。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程）が、当該加熱処理を兼ねられる場合もある。
続いて、半導体層１０８、導電層１１２ｂ、及び絶縁層１１０を覆って、絶縁層１０６を形成する（図２４（Ｂ１）及び図２４（Ｂ２））。絶縁層１０６の形成には、例えば、ＰＥＣＶＤ法またはＡＬＤ法が好適である。
半導体層１０８に酸化物半導体を用いる場合、絶縁層１０６は、酸素が拡散することを抑制するバリア膜として機能することが好ましい。絶縁層１０６が酸素の拡散を抑制する機能を有することにより、酸素が絶縁層１０６より上側から導電層１０４へ拡散することが抑制され、導電層１０４が酸化されることを抑制できる。その結果、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。
なお、本明細書等において、バリア膜とは、バリア性を有する膜のことを示す。例えば、バリア性を有する絶縁層を、バリア絶縁層ということができる。本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）、及び、対応する物質を、捕獲、または固着する（ゲッタリングともいう）機能の一方または双方を指すものとする。
ゲート絶縁層として機能する絶縁層１０６の形成時の温度を高くすることにより、欠陥の少ない絶縁層とすることができる。しかしながら、絶縁層１０６の形成時の温度が高いと半導体層１０８から酸素が脱離し、半導体層１０８中の酸素欠損及びＶＯＨが増加してしまう場合がある。絶縁層１０６の形成時の基板温度は、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましい。絶縁層１０６の形成時の基板温度を前述の範囲とすることで、絶縁層１０６の欠陥を少なくするとともに、半導体層１０８から酸素が脱離することを抑制できる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。
絶縁層１０６を形成する前に、半導体層１０８の表面に対してプラズマ処理を行ってもよい。当該プラズマ処理により、半導体層１０８の表面に吸着する水などの不純物を低減することができる。そのため、半導体層１０８と絶縁層１０６との界面における不純物を低減でき、信頼性の高いトランジスタを実現できる。特に、半導体層１０８の形成から、絶縁層１０６の形成までの間に半導体層１０８の表面が大気に曝される場合に好適である。プラズマ処理は、例えば、酸素、オゾン、窒素、一酸化二窒素、アルゴンなどの雰囲気で行うことができる。また、プラズマ処理と絶縁層１０６の成膜とは、大気に曝すことなく連続して行われることが好ましい。
続いて、絶縁層１０６上に、導電層１０４を形成する（図２４（Ｂ１）及び図２４（Ｂ２））。導電層１０４となる導電膜の形成には、例えば、スパッタリング法、熱ＣＶＤ法（ＭＯＣＶＤ法を含む）、またはＡＬＤ法が好適である。当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該導電膜を加工することにより、ゲート電極として機能する島状の導電層１０４を形成することができる。
以上の工程により、本発明の一態様の半導体装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置について図２５乃至図３３を用いて説明する。
本実施の形態の表示装置は、解像度の高い表示装置または大型な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、及び、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、及び、音響再生装置の表示部に用いることができる。
また、本実施の形態の表示装置は、高精細な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、腕時計型、及び、ブレスレット型などの情報端末機（ウェアラブル機器）の表示部、並びに、ヘッドマウントディスプレイ（ＨＭＤ）などのＶＲ向け機器、及び、メガネ型のＡＲ向け機器などの頭部に装着可能なウェアラブル機器の表示部に用いることができる。
本発明の一態様の半導体装置は、表示装置、または、当該表示装置を有するモジュールに用いることができる。当該表示装置を有するモジュールとしては、当該表示装置にフレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のコネクタが取り付けられたモジュール、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式もしくはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により集積回路（ＩＣ）が実装されたモジュール等が挙げられる。
［表示装置５０Ａ］
図２５に、表示装置５０Ａの斜視図を示す。
表示装置５０Ａは、基板１５２と基板１５１とが貼り合わされた構成を有する。図２５では、基板１５２を破線で示している。
表示装置５０Ａは、表示部１６２、接続部１４０、回路部１６４、配線１６５等を有する。図２５では表示装置５０ＡにＩＣ１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図２５に示す構成は、表示装置５０Ａと、ＩＣと、ＦＰＣと、を有する表示モジュールということもできる。
接続部１４０は、表示部１６２の外側に設けられる。接続部１４０は、表示部１６２の一辺または複数の辺に沿って設けることができる。接続部１４０は、単数であっても複数であってもよい。図２５では、表示部の四辺を囲むように接続部１４０が設けられている例を示す。接続部１４０では、表示素子の共通電極と、導電層とが電気的に接続されており、共通電極に電位を供給することができる。
回路部１６４は、例えば走査線駆動回路（ゲートドライバともいう）を有する。また、回路部１６４は、走査線駆動回路及び信号線駆動回路（ソースドライバともいう）の双方を有していてもよい。
配線１６５は、表示部１６２及び回路部１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して外部から配線１６５に入力される、またはＩＣ１７３から配線１６５に入力される。
図２５では、ＣＯＧ方式またはＣＯＦ方式等により、基板１５１にＩＣ１７３が設けられている例を示す。ＩＣ１７３には、例えば、走査線駆動回路及び信号線駆動回路のうち一方または双方を有するＩＣを適用できる。なお、表示装置５０Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
本発明の一態様の半導体装置は、例えば、表示装置５０Ａの表示部１６２及び回路部１６４の一方または双方に適用することができる。
例えば、本発明の一態様の半導体装置を表示装置の画素回路に適用する場合、画素回路の占有面積を縮小することができ、高精細の表示装置とすることができる。また、例えば、本発明の一態様の半導体装置を表示装置の駆動回路（例えば、ゲート線駆動回路及びソース線駆動回路の一方または双方）に適用する場合、駆動回路の占有面積を縮小することができ、狭額縁の表示装置とすることができる。また、本発明の一態様の半導体装置は、電気特性が良好であるため、表示装置に用いることで表示装置の信頼性を高めることができる。
表示部１６２は、表示装置５０Ａにおける画像を表示する領域であり、周期的に配列された複数の画素２０１を有する。図２５には、１つの画素２０１の拡大図を示している。
本実施の形態の表示装置における画素の配列に特に限定はなく、様々な方法を適用することができる。画素の配列としては、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列が挙げられる。
図２５に示す画素２０１は、赤色の光を呈する副画素１１Ｒ、緑色の光を呈する副画素１１Ｇ、及び、青色の光を呈する副画素１１Ｂを有する。
副画素１１Ｒ、１１Ｇ、１１Ｂは、それぞれ、表示素子と、当該表示素子の駆動を制御する回路と、を有する。
表示素子としては、様々な素子を用いることができ、例えば、液晶素子及び発光素子が挙げられる。その他、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、光源と、量子ドット材料による色変換技術と、を用いたＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ ＬＥＤ）を用いてもよい。
液晶素子を用いた表示装置としては、例えば、透過型の液晶表示装置、反射型の液晶表示装置、及び、半透過型の液晶表示装置が挙げられる。
発光素子としては、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）、半導体レーザなどの、自発光型の発光素子が挙げられる。ＬＥＤとして、例えば、ミニＬＥＤ、マイクロＬＥＤなどを用いることができる。
発光素子が有する発光物質としては、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、及び、無機化合物（量子ドット材料等）が挙げられる。
発光素子の発光色は、赤外、赤、緑、青、シアン、マゼンタ、黄、または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度を高めることができる。
発光素子が有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。
本実施の形態では、主に、表示素子として発光素子を用いる場合を例に挙げて説明する。
なお、本発明の一態様の表示装置は、発光素子が形成されている基板とは反対方向に光を射出する上面射出型（トップエミッション型）、発光素子が形成されている基板側に光を射出する下面射出型（ボトムエミッション型）、両面に光を射出する両面射出型（デュアルエミッション型）のいずれであってもよい。
図２６に、表示装置５０Ａの、ＦＰＣ１７２を含む領域の一部、回路部１６４の一部、表示部１６２の一部、接続部１４０の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
図２６に示す表示装置５０Ａは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂ、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ等を有する。発光素子１３０Ｒは、赤色の光を呈する副画素１１Ｒが有する表示素子であり、発光素子１３０Ｇは、緑色の光を呈する副画素１１Ｇが有する表示素子であり、発光素子１３０Ｂは、青色の光を呈する副画素１１Ｂが有する表示素子である。
表示装置５０Ａには、ＳＢＳ構造が適用されている。ＳＢＳ構造は、発光素子ごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。
また、表示装置５０Ａは、トップエミッション型である。トップエミッション型は、トランジスタ等を発光素子の発光領域と重ねて配置できるため、ボトムエミッション型に比べて画素の開口率を高めることができる。
トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂは、いずれも基板１５１上に形成されている。これらのトランジスタは、同一の材料及び同一の工程により作製することができる。
本実施の形態では、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂには、ＯＳトランジスタを用いる例を示す。トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂには、本発明の一態様のトランジスタを用いることができる。つまり、表示装置５０Ａは、表示部１６２及び回路部１６４の双方に、本発明の一態様のトランジスタを有する。表示部１６２に本発明の一態様のトランジスタを用いることで、画素サイズを縮小でき、高精細化を図ることができる。また、回路部１６４に本発明の一態様のトランジスタを用いることで、回路部１６４の占有面積を小さくでき、狭額縁化を図ることができる。本発明の一態様のトランジスタについては、先の実施の形態の記載を参照できる。
具体的には、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂは、それぞれ、ゲートとして機能する導電層１０４、ゲート絶縁層として機能する絶縁層１０６、ソース及びドレインとして機能する導電層１１２ａ及び導電層１１２ｂ、金属酸化物を有する半導体層１０８、並びに、絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。絶縁層１１０は、導電層１１２ａと半導体層１０８との間に位置する。絶縁層１０６は、導電層１０４と半導体層１０８との間に位置する。
なお、本実施の形態の表示装置が有するトランジスタは、本発明の一態様のトランジスタのみに限定されない。例えば、本発明の一態様のトランジスタと、他の構造のトランジスタと、を組み合わせて有していてもよい。
本実施の形態の表示装置は、例えば、プレーナ型のトランジスタ、スタガ型のトランジスタ、逆スタガ型のトランジスタのいずれか一以上を有していてもよい。本実施の形態の表示装置が有するトランジスタは、トップゲート型またはボトムゲート型のいずれとしてもよい。または、チャネルが形成される半導体層の上下にゲートが設けられていてもよい。
また、本実施の形態の表示装置は、Ｓｉトランジスタを有していてもよい。
画素回路に含まれる発光素子の発光輝度を高くする場合、発光素子に流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース－ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、Ｓｉトランジスタと比較して、ソース－ドレイン間において耐圧が高いため、ＯＳトランジスタのソース－ドレイン間には高い電圧を印加することができる。したがって、画素回路に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光素子に流れる電流量を大きくし、発光素子の発光輝度を高くすることができる。
また、トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート－ソース間電圧の変化に対して、ソース－ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタとしてＯＳトランジスタを適用することによって、ゲート－ソース間電圧の変化によって、ソース－ドレイン間に流れる電流を細かく定めることができるため、発光素子に流れる電流量を制御することができる。このため、画素回路における階調数を多くすることができる。
また、トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース－ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、発光素子の電流－電圧特性にばらつきが生じた場合においても、発光素子に安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース－ドレイン間電圧を変化させても、ソース－ドレイン間電流がほぼ変化しないため、発光素子の発光輝度を安定させることができる。
回路部１６４が有するトランジスタと、表示部１６２が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路部１６４が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。同様に、表示部１６２が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。
表示部１６２が有するトランジスタの全てをＯＳトランジスタとしてもよく、表示部１６２が有するトランジスタの全てをＳｉトランジスタとしてもよく、表示部１６２が有するトランジスタの一部をＯＳトランジスタとし、残りをＳｉトランジスタとしてもよい。
例えば、表示部１６２にＬＴＰＳトランジスタとＯＳトランジスタとの双方を用いることで、消費電力が低く、駆動能力の高い表示装置を実現することができる。また、ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成をＬＴＰＯと呼称する場合がある。なお、より好適な例としては、配線間の導通、非導通を制御するためのスイッチとして機能するトランジスタ等にＯＳトランジスタを適用し、電流を制御するトランジスタ等にＬＴＰＳトランジスタを適用する構成が挙げられる。
例えば、表示部１６２が有するトランジスタの一は、発光素子に流れる電流を制御するためのトランジスタとして機能し、駆動トランジスタとも呼ぶことができる。駆動トランジスタのソース及びドレインの一方は、発光素子の画素電極と電気的に接続される。当該駆動トランジスタには、ＬＴＰＳトランジスタを用いることが好ましい。これにより、画素回路において発光素子に流れる電流を大きくできる。
一方、表示部１６２が有するトランジスタの他の一は、画素の選択、非選択を制御するためのスイッチとして機能し、選択トランジスタとも呼ぶことができる。選択トランジスタのゲートはゲート線と電気的に接続され、ソース及びドレインの一方は、ソース線（信号線）と電気的に接続される。選択トランジスタには、ＯＳトランジスタを適用することが好ましい。これにより、フレーム周波数を著しく小さく（例えば１ｆｐｓ以下）しても、画素の階調を維持することができるため、静止画を表示する際にドライバを停止することで、消費電力を低減することができる。
トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂを覆うように、絶縁層２１８が設けられ、絶縁層２１８上に絶縁層２３５が設けられている。
絶縁層２１８は、トランジスタの保護層として機能することが好ましい。絶縁層２１８には、水及び水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層２１８をバリア層として機能させることができる。このような構成とすることで、トランジスタに外部から不純物が拡散することを効果的に抑制でき、表示装置の信頼性を高めることができる。
絶縁層２１８は、１層以上の無機絶縁膜を有することが好ましい。無機絶縁膜としては、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜が挙げられる。これらの無機絶縁膜の具体例は、前述の通りである。
絶縁層２３５は、平坦化層としての機能を有することが好ましく、有機絶縁膜が好適である。有機絶縁膜に用いることができる材料としては、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等が挙げられる。また、絶縁層２３５を、有機絶縁膜と、無機絶縁膜との積層構造にしてもよい。絶縁層２３５の最表層は、エッチング保護層としての機能を有することが好ましい。これにより、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂなどの加工時に、絶縁層２３５に凹部が形成されることを抑制することができる。または、絶縁層２３５には、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂなどの加工時に、凹部が設けられてもよい。
絶縁層２３５上に、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが設けられている。
発光素子１３０Ｒは、絶縁層２３５上の画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３Ｒと、ＥＬ層１１３Ｒ上の共通電極１１５と、を有する。図２６に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。ＥＬ層１１３Ｒは、赤色の光を発する発光層を有する。
発光素子１３０Ｇは、絶縁層２３５上の画素電極１１１Ｇと、画素電極１１１Ｇ上のＥＬ層１１３Ｇと、ＥＬ層１１３Ｇ上の共通電極１１５と、を有する。図２６に示す発光素子１３０Ｇは、緑色の光（Ｇ）を発する。ＥＬ層１１３Ｇは、緑色の光を発する発光層を有する。
発光素子１３０Ｂは、絶縁層２３５上の画素電極１１１Ｂと、画素電極１１１Ｂ上のＥＬ層１１３Ｂと、ＥＬ層１１３Ｂ上の共通電極１１５と、を有する。図２６に示す発光素子１３０Ｂは、青色の光（Ｂ）を発する。ＥＬ層１１３Ｂは、青色の光を発する発光層を有する。
なお、図２６では、ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂを全て同じ膜厚で示すが、これに限られない。ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂのそれぞれの膜厚は異なっていてもよい。例えば、ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂは、それぞれの発する光を強める光路長に対応して膜厚を設定することが好ましい。これにより、マイクロキャビティ構造を実現し、各発光素子から射出される光の色純度を高めることができる。
画素電極１１１Ｒは、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層１１２ｂと電気的に接続されている。同様に、画素電極１１１Ｇは、トランジスタ２０５Ｇが有する導電層１１２ｂと電気的に接続され、画素電極１１１Ｂは、トランジスタ２０５Ｂが有する導電層１１２ｂと電気的に接続されている。
画素電極１１１Ｒ、１１１Ｇ、１１１Ｂのそれぞれの端部は、絶縁層２３７によって覆われている。絶縁層２３７は、隔壁として機能する。絶縁層２３７は、無機絶縁材料及び有機絶縁材料の一方または双方を用いて、単層構造または積層構造で設けることができる。絶縁層２３７には、例えば、絶縁層２１８に用いることができる材料及び絶縁層２３５に用いることができる材料を適用できる。絶縁層２３７により、画素電極と共通電極とを電気的に絶縁することができる。また、絶縁層２３７により、隣接する発光素子同士を電気的に絶縁することができる。
絶縁層２３７は、少なくとも表示部１６２に設けられる。絶縁層２３７は、表示部１６２だけでなく、接続部１４０及び回路部１６４に設けられていてもよい。また、絶縁層２３７は、表示装置５０Ａの端部にまで設けられていてもよい。
共通電極１１５は、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂに共通して設けられる一続きの膜である。複数の発光素子が共通して有する共通電極１１５は、接続部１４０に設けられた導電層１２３と電気的に接続される。導電層１２３には、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂと同じ材料及び同じ工程で形成された導電層を用いることが好ましい。
本発明の一態様の表示装置において、画素電極と共通電極のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
また、光を取り出さない側の電極にも可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層との間に当該電極を配置することが好ましい。つまり、ＥＬ層の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。
発光素子の一対の電極を形成する材料としては、金属、合金、電気伝導性化合物、及びこれらの混合物などを適宜用いることができる。当該材料としては、具体的には、アルミニウム、マグネシウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、ネオジムなどの金属、及びこれらを適宜組み合わせて含む合金が挙げられる。また、当該材料としては、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物、ＩＴＯともいう）、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯともいう）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、及びＩｎ－Ｗ－Ｚｎ酸化物などを挙げることができる。また、当該材料としては、アルミニウム、ニッケル、及びランタンの合金（Ａｌ－Ｎｉ－Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、並びに、銀とマグネシウムの合金、及び、銀とパラジウムと銅の合金（Ａｇ－Ｐｄ－Ｃｕ、ＡＰＣとも記す）等の銀を含む合金が挙げられる。その他、当該材料としては、上記例示のない元素周期表の第１族または第２族に属する元素（例えば、リチウム、セシウム、カルシウム、ストロンチウム）、ユウロピウム、イッテルビウムなどの希土類金属及びこれらを適宜組み合わせて含む合金、グラフェン等が挙げられる。
発光素子には、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光素子が有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）を有することが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）を有することが好ましい。発光素子がマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光素子から射出される光を強めることができる。
透明電極の光の透過率は、４０％以上とする。例えば、発光素子の透明電極には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０－２Ωｃｍ以下が好ましい。
ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂは、それぞれ、島状に設けられている。図２６では、隣り合うＥＬ層１１３Ｒの端部とＥＬ層１１３Ｇの端部とが重なっており、隣り合うＥＬ層１１３Ｇの端部とＥＬ層１１３Ｂの端部とが重なっており、隣り合うＥＬ層１１３Ｒの端部とＥＬ層１１３Ｂの端部とが重なっている。ファインメタルマスクを用いて島状のＥＬ層を成膜する場合、図２６に示すように、隣り合うＥＬ層の端部同士が重なることがあるが、これに限られない。つまり、隣り合うＥＬ層同士は重ならず、互いに離隔されていてもよい。また、表示装置において、隣り合うＥＬ層同士が重なっている部分と、隣り合うＥＬ層同士が重ならず離隔されている部分と、の双方が存在してもよい。
ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂは、それぞれ、少なくとも発光層を有する。発光層は、１種または複数種の発光物質を有する。発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、または赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
発光物質としては、蛍光材料、燐光材料、ＴＡＤＦ材料、及び量子ドット材料などが挙げられる。
発光層は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（ホスト材料、アシスト材料等）を有していてもよい。１種または複数種の有機化合物としては、正孔輸送性の高い物質（正孔輸送性材料）及び電子輸送性の高い物質（電子輸送性材料）の一方または双方を用いることができる。また、１種または複数種の有機化合物として、バイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）、またはＴＡＤＦ材料を用いてもよい。
発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ－Ｔｒｉｐｌｅｔ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光素子の高効率、低電圧駆動、長寿命を同時に実現できる。
ＥＬ層は、発光層の他に、正孔注入性の高い物質を含む層（正孔注入層）、正孔輸送性材料を含む層（正孔輸送層）、電子ブロック性の高い物質を含む層（電子ブロック層）、電子注入性の高い物質を含む層（電子注入層）、電子輸送性材料を含む層（電子輸送層）、及び、正孔ブロック性の高い物質を含む層（正孔ブロック層）のうち一つまたは複数を有することができる。その他、ＥＬ層は、バイポーラ性の物質及びＴＡＤＦ材料の一方または双方を含んでいてもよい。
発光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
発光素子には、シングル構造（発光ユニットを１つだけ有する構造）を適用してもよく、タンデム構造（発光ユニットを複数有する構造）を適用してもよい。発光ユニットは、少なくとも１層の発光層を有する。タンデム構造は、複数の発光ユニットが電荷発生層を介して直列に接続された構成である。電荷発生層は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。タンデム構造とすることで、高輝度発光が可能な発光素子とすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減できるため、信頼性を高めることができる。なお、タンデム構造をスタック構造と呼んでもよい。
図２６において、タンデム構造の発光素子を用いる場合、ＥＬ層１１３Ｒは、赤色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｇは、緑色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｂは、青色の光を発する発光ユニットを複数有する構造であると好ましい。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ上には保護層１３１が設けられている。保護層１３１と基板１５２は接着層１４２を介して接着されている。基板１５２には、遮光層１１７が設けられている。発光素子の封止には、例えば、固体封止構造または中空封止構造が適用できる。図２６では、基板１５２と基板１５１との間の空間が、接着層１４２で充填されており、固体封止構造が適用されている。または、当該空間を不活性ガス（窒素またはアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層１４２は、発光素子と重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１４２とは異なる樹脂で充填してもよい。
保護層１３１は、少なくとも表示部１６２に設けられており、表示部１６２全体を覆うように設けられていることが好ましい。保護層１３１は、表示部１６２だけでなく、接続部１４０及び回路部１６４を覆うように設けられていることが好ましい。また、保護層１３１は、表示装置５０Ａの端部にまで設けられていることが好ましい。一方で、接続部２０４には、ＦＰＣ１７２と導電層１６６とを電気的に接続させるため、保護層１３１が設けられていない部分が生じる。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ上に保護層１３１を設けることで、発光素子の信頼性を高めることができる。
保護層１３１は単層構造でもよく、２層以上の積層構造であってもよい。また、保護層１３１の導電性は問わない。保護層１３１としては、絶縁膜、半導体膜、及び、導電膜の少なくとも一種を用いることができる。
保護層１３１が無機膜を有することで、共通電極１１５の酸化を防止する、発光素子に不純物（水分及び酸素等）が入り込むことを抑制する、等、発光素子の劣化を抑制し、表示装置の信頼性を高めることができる。
保護層１３１には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。これらの無機絶縁膜の具体例は、前述の通りである。特に、保護層１３１は、窒化絶縁膜または窒化酸化絶縁膜を有することが好ましく、窒化絶縁膜を有することがより好ましい。
また、保護層１３１には、ＩＴＯ、Ｉｎ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、またはＩＧＺＯ等を含む無機膜を用いることもできる。当該無機膜は、高抵抗であることが好ましく、具体的には、共通電極１１５よりも高抵抗であることが好ましい。当該無機膜は、さらに窒素を含んでいてもよい。
発光素子の発光を、保護層１３１を介して取り出す場合、保護層１３１は、可視光に対する透過性が高いことが好ましい。例えば、ＩＴＯ、ＩＧＺＯ、及び、酸化アルミニウムは、それぞれ、可視光に対する透過性が高い無機材料であるため、好ましい。
保護層１３１としては、例えば、酸化アルミニウム膜と、酸化アルミニウム膜上の窒化シリコン膜と、の積層構造、または、酸化アルミニウム膜と、酸化アルミニウム膜上のＩＧＺＯ膜と、の積層構造を用いることができる。当該積層構造を用いることで、不純物（水及び酸素等）がＥＬ層側に入り込むことを抑制できる。
さらに、保護層１３１は、有機膜を有していてもよい。例えば、保護層１３１は、有機膜と無機膜の双方を有していてもよい。保護層１３１に用いることができる有機膜としては、例えば、絶縁層２３５に用いることができる有機絶縁膜などが挙げられる。
基板１５１の、基板１５２が重ならない領域には、接続部２０４が設けられている。接続部２０４では、配線１６５が、導電層１６６及び接続層２４２を介してＦＰＣ１７２と電気的に接続されている。配線１６５は、導電層１１２ｂと同一の導電膜を加工して得られた導電層である例を示す。導電層１６６は、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂと同一の導電膜を加工して得られた導電層である例を示す。接続部２０４の上面では、導電層１６６が露出している。これにより、接続部２０４とＦＰＣ１７２とを接続層２４２を介して電気的に接続することができる。
表示装置５０Ａは、トップエミッション型である。発光素子が発する光は、基板１５２側に射出される。基板１５２には、可視光に対する透過性が高い材料を用いることが好ましい。画素電極１１１Ｒ、１１１Ｇ、１１１Ｂは可視光を反射する材料を含み、対向電極（共通電極１１５）は可視光を透過する材料を含む。
基板１５２の基板１５１側の面には、遮光層１１７を設けることが好ましい。遮光層１１７は、隣り合う発光素子の間、接続部１４０、及び、回路部１６４などに設けることができる。
また、基板１５２の基板１５１側の面、または、保護層１３１上に、カラーフィルタなどの着色層を設けてもよい。発光素子に重ねてカラーフィルタを設けると、画素から射出される光の色純度を高めることができる。
着色層は特定の波長域の光を選択的に透過し、他の波長域の光を吸収する有色層である。例えば、赤色の波長域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。各着色層には、金属材料、樹脂材料、顔料、染料のうち一つまたは複数を用いることができる。着色層は、印刷法、インクジェット法、フォトリソグラフィ法を用いたエッチング方法などでそれぞれ所望の位置に形成する。
また、基板１５２の外側（基板１５１とは反対側の面）には各種光学部材を配置することができる。光学部材としては、例えば、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルムが挙げられる。また、基板１５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等の表面保護層を配置してもよい。例えば、表面保護層として、ガラス層またはシリカ層（ＳｉＯｘ層）を設けることで、表面汚染及び傷の発生を抑制することができ、好ましい。また、表面保護層としては、ＤＬＣ（ダイヤモンドライクカーボン）、酸化アルミニウム（ＡｌＯｘ）、ポリエステル系材料、またはポリカーボネート系材料などを用いてもよい。なお、表面保護層には、可視光に対する透過率が高い材料を用いることが好ましい。また、表面保護層には、硬度が高い材料を用いることが好ましい。
基板１５１及び基板１５２としては、それぞれ、ガラス、石英、セラミックス、サファイア、樹脂、金属、合金、半導体などを用いることができる。発光素子からの光を取り出す側の基板には、該光を透過する材料を用いる。基板１５１及び基板１５２に可撓性を有する材料を用いると、表示装置の可撓性を高め、フレキシブルディスプレイを実現することができる。また、基板１５１及び基板１５２の少なくとも一方として偏光板を用いてもよい。
基板１５１及び基板１５２としては、それぞれ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。基板１５１及び基板１５２の少なくとも一方に、可撓性を有する程度の厚さのガラスを用いてもよい。
なお、表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる）。光学等方性が高いフィルムとしては、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリルフィルム等が挙げられる。
接着層１４２としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
接続層２４２としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
［表示装置５０Ｂ］
図２７に示す表示装置５０Ｂは、各色の副画素に、共通のＥＬ層１１３を有する発光素子と、着色層（カラーフィルタなど）と、が用いられている点で、表示装置５０Ａと主に異なる。なお、以降の表示装置の説明では、先に説明した表示装置と同様の部分については説明を省略することがある。
図２７に示す表示装置５０Ｂは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂ、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ、赤色の光を透過する着色層１３２Ｒ、緑色の光を透過する着色層１３２Ｇ、及び、青色の光を透過する着色層１３２Ｂ等を有する。
発光素子１３０Ｒは、画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｒの発光は、着色層１３２Ｒを介して表示装置５０Ｂの外部に赤色の光として取り出される。
発光素子１３０Ｇは、画素電極１１１Ｇと、画素電極１１１Ｇ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｇの発光は、着色層１３２Ｇを介して表示装置５０Ｂの外部に緑色の光として取り出される。
発光素子１３０Ｂは、画素電極１１１Ｂと、画素電極１１１Ｂ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｂの発光は、着色層１３２Ｂを介して表示装置５０Ｂの外部に青色の光として取り出される。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、ＥＬ層１１３と、共通電極１１５と、をそれぞれ共有して有する。各色の副画素に共通のＥＬ層１１３を設ける構成は、各色の副画素にそれぞれ異なるＥＬ層を設ける構成に比べて、作製工程数の削減が可能である。
例えば、図２７に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、白色の光を発する。発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが発する白色の光が、着色層１３２Ｒ、１３２Ｇ、１３２Ｂを透過することで、所望の色の光を得ることができる。
白色の光を発する発光素子は、２つ以上の発光層を含むことが好ましい。２つの発光層を用いて白色発光を得る場合、２つの発光層の発光色が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する構成を得ることができる。また、３つ以上の発光層を用いて白色発光を得る場合、３つ以上の発光層の発光色が合わさることで、発光素子全体として白色発光する構成とすればよい。
ＥＬ層１１３は、例えば、青色の光を発する発光物質を有する発光層、及び、青色よりも長波長の可視光を発する発光物質を有する発光層を有することが好ましい。ＥＬ層１１３は、例えば、黄色の光を発する発光層、及び、青色の光を発する発光層を有することが好ましい。または、ＥＬ層１１３は、例えば、赤色の光を発する発光層、緑色の光を発する発光層、及び、青色の光を発する発光層を有することが好ましい。
白色の光を発する発光素子には、タンデム構造を用いることが好ましい。具体的には、黄色の光を発する発光ユニットと、青色の光を発する発光ユニットとを有する２段タンデム構造、赤色と緑色の光を発する発光ユニットと、青色の光を発する発光ユニットとを有する２段タンデム構造、青色の光を発する発光ユニットと、黄色、黄緑色、または緑色の光を発する発光ユニットと、青色の光を発する発光ユニットとをこの順で有する３段タンデム構造、または、青色の光を発する発光ユニットと、黄色、黄緑色、または緑色の光と、赤色の光とを発する発光ユニットと、青色の光を発する発光ユニットと、をこの順で有する３段タンデム構造などを適用することができる。例えば、発光ユニットの積層数と色の順番としては、陽極側から、Ｂ、Ｙの２段構造、Ｂと発光ユニットＸとの２段構造、Ｂ、Ｙ、Ｂの３段構造、Ｂ、Ｘ、Ｂの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番としては、陽極側から、Ｒ、Ｙの２層構造、Ｒ、Ｇの２層構造、Ｇ、Ｒの２層構造、Ｇ、Ｒ、Ｇの３層構造、または、Ｒ、Ｇ、Ｒの３層構造などとすることができる。また、２つの発光層の間に他の層が設けられていてもよい。
なお、マイクロキャビティ構造を適用することで、白色の光を発する構成の発光素子は、赤色、緑色、または青色などの特定の波長の光が強められて発光する場合もある。
または、例えば、図２７に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、青色の光を発する。このとき、ＥＬ層１１３は、青色の光を発する発光層を１層以上有する。青色の光を呈する副画素１１Ｂにおいては、発光素子１３０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素１１Ｒ及び緑色の光を呈する副画素１１Ｇにおいては、発光素子１３０Ｒまたは発光素子１３０Ｇと、基板１５２との間に、色変換層を設けることで、発光素子１３０Ｒまたは発光素子１３０Ｇが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。さらに、発光素子１３０Ｒ上には、色変換層と基板１５２との間に着色層１３２Ｒを設け、発光素子１３０Ｇ上には、色変換層と基板１５２との間に着色層１３２Ｇを設けることが好ましい。発光素子が発する光の一部は、色変換層で変換されずにそのまま透過してしまうことがある。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
［表示装置５０Ｃ］
図２８に示す表示装置５０Ｃは、ボトムエミッション型の表示装置である点で、表示装置５０Ｂと主に相違する。
発光素子が発する光は、基板１５１側に射出される。基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
基板１５１とトランジスタとの間には、遮光層１１７を形成することが好ましい。図２８では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０５Ｄ、トランジスタ２０５Ｒ（図示しない）、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなどが設けられている例を示す。また、絶縁層２１８上に、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂが設けられ、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂ上に絶縁層２３５が設けられている。
着色層１３２Ｒと重なる発光素子１３０Ｒは、画素電極１１１Ｒと、ＥＬ層１１３と、共通電極１１５と、を有する。
着色層１３２Ｇと重なる発光素子１３０Ｇは、画素電極１１１Ｇと、ＥＬ層１１３と、共通電極１１５と、を有する。
着色層１３２Ｂと重なる発光素子１３０Ｂは、画素電極１１１Ｂと、ＥＬ層１１３と、共通電極１１５と、を有する。
画素電極１１１Ｒ、１１１Ｇ、１１１Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１１５には可視光を反射する材料を用いることが好ましい。ボトムエミッション型の表示装置では、共通電極１１５に抵抗の低い金属等を用いることができるため、共通電極１１５の抵抗に起因する電圧降下が生じることを抑制でき、高い表示品位を実現できる。
本発明の一態様のトランジスタは微細化が可能であり、占有面積を小さくできるため、ボトムエミッション構造の表示装置において、画素の開口率を高めること、または、画素のサイズを小さくすることができる。
［表示装置５０Ｄ］
図２９（Ａ）に示す表示装置５０Ｄは、受光素子１３０Ｓを有する点で、表示装置５０Ａと主に相違する。
表示装置５０Ｄは、画素に、発光素子と受光素子を有する。表示装置５０Ｄにおいて、発光素子として有機ＥＬ素子を用い、受光素子として有機フォトダイオードを用いることが好ましい。有機ＥＬ素子及び有機フォトダイオードは、同一基板上に形成することができる。したがって、有機ＥＬ素子を用いた表示装置に有機フォトダイオードを内蔵することができる。
画素に、発光素子及び受光素子を有する表示装置５０Ｄでは、画素が受光機能を有するため、画像を表示しながら、対象物の接触または近接を検出することができる。したがって、表示部１６２は、画像表示機能に加えて、撮像機能及びセンシング機能の一方または双方を有する。例えば、表示装置５０Ｄが有する副画素全てで画像を表示するだけでなく、一部の副画素は、光源としての光を呈し、他の一部の副画素で光検出を行い、残りの副画素で画像を表示することもできる。
したがって、表示装置５０Ｄと別に受光部及び光源を設けなくてもよく、電子機器の部品点数を削減することができる。例えば、電子機器に設けられる生体認証装置、またはスクロールなどを行うための静電容量方式のタッチパネルなどを別途設ける必要がない。したがって、表示装置５０Ｄを用いることで、製造コストが低減された電子機器を提供することができる。
受光素子をイメージセンサに用いる場合、表示装置５０Ｄは、受光素子を用いて、画像を撮像することができる。例えば、イメージセンサを用いて、指紋、掌紋、虹彩、脈形状（静脈形状、動脈形状を含む）、または顔などを用いた個人認証のための撮像を行うことができる。
また、受光素子は、タッチセンサ（ダイレクトタッチセンサともいう）または非接触センサ（ホバーセンサ、ホバータッチセンサ、タッチレスセンサともいう）などに用いることができる。タッチセンサは、表示装置と、対象物（指、手、またはペンなど）とが、直接接することで、対象物を検出できる。また、非接触センサは、対象物が表示装置に接触しなくても、当該対象物を検出することができる。
受光素子１３０Ｓは、絶縁層２３５上の画素電極１１１Ｓと、画素電極１１１Ｓ上の機能層１１３Ｓと、機能層１１３Ｓ上の共通電極１１５と、を有する。機能層１１３Ｓには、表示装置５０Ｄの外部から光Ｌｉｎが入射する。
画素電極１１１Ｓは、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｓが有する導電層１１２ｂと電気的に接続されている。
画素電極１１１Ｓの端部は、絶縁層２３７によって覆われている。
共通電極１１５は、受光素子１３０Ｓ、発光素子１３０Ｒ（図示しない）、発光素子１３０Ｇ、及び、発光素子１３０Ｂに共通して設けられる一続きの膜である。発光素子と受光素子とが共通して有する共通電極１１５は、接続部１４０に設けられた導電層１２３と電気的に接続される。
機能層１１３Ｓは、少なくとも活性層（光電変換層ともいう）を有する。活性層は、半導体を含む。当該半導体としては、シリコンなどの無機半導体、及び、有機化合物を含む有機半導体が挙げられる。本実施の形態では、活性層が有する半導体として、有機半導体を用いる例を示す。有機半導体を用いることで、発光層と、活性層と、を同じ方法（例えば、真空蒸着法）で形成することができ、製造装置を共通化できるため好ましい。
機能層１１３Ｓは、活性層以外の層として、正孔輸送性の高い物質、電子輸送性の高い物質、またはバイポーラ性の物質等を含む層をさらに有していてもよい。また、上記に限られず、正孔注入性の高い物質、正孔ブロック材料、電子注入性の高い物質、または電子ブロック材料などを含む層をさらに有していてもよい。機能層１１３Ｓには、例えば、上述の発光素子に用いることができる材料を用いることができる。
受光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。受光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
図２９（Ｂ）及び図２９（Ｃ）に示す表示装置５０Ｄは、基板１５１と基板１５２との間に、受光素子を有する層３５３、回路層３５５、及び、発光素子を有する層３５７を有する。
層３５３は、例えば、受光素子１３０Ｓを有する。層３５７は、例えば、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂを有する。
回路層３５５は、受光素子を駆動する回路、及び、発光素子を駆動する回路を有する。回路層３５５は、例えば、トランジスタ２０５Ｒ、２０５Ｇ、２０５Ｂを有する。その他、回路層３５５には、スイッチ、容量、抵抗、配線、及び端子などのうち一つまたは複数を設けることができる。
図２９（Ｂ）は、受光素子１３０Ｓをタッチセンサに用いる例である。図２９（Ｂ）に示すように、層３５７において発光素子が発した光を、表示装置５０Ｄに接触した指３５２が反射することで、層３５３における受光素子がその反射光を検出する。これにより、表示装置５０Ｄに指３５２が接触したことを検出することができる。
図２９（Ｃ）は、受光素子１３０Ｓを非接触センサに用いる例である。図２９（Ｃ）に示すように、層３５７において発光素子が発した光を、表示装置５０Ｄに近接している（つまり、接触していない）指３５２が反射することで、層３５３における受光素子がその反射光を検出する。
［表示装置５０Ｅ］
図３０に示す表示装置５０Ｅは、ＭＭＬ（メタルマスクレス）構造が適用された表示装置の一例である。つまり、表示装置５０Ｅは、ファインメタルマスクを用いずに作製された発光素子を有する。なお、基板１５１から絶縁層２３５までの積層構造、及び保護層１３１から基板１５２までの積層構造は、表示装置５０Ａと同様のため、説明を省略する。
図３０において、絶縁層２３５上に、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが設けられている。
発光素子１３０Ｒは、絶縁層２３５上の導電層１２４Ｒと、導電層１２４Ｒ上の導電層１２６Ｒと、導電層１２６Ｒ上の層１３３Ｒと、層１３３Ｒ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図３０に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。層１３３Ｒは、赤色の光を発する発光層を有する。発光素子１３０Ｒにおいて、層１３３Ｒ、及び、共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｒ及び導電層１２６Ｒのうち一方または双方を画素電極と呼ぶことができる。
発光素子１３０Ｇは、絶縁層２３５上の導電層１２４Ｇと、導電層１２４Ｇ上の導電層１２６Ｇと、導電層１２６Ｇ上の層１３３Ｇと、層１３３Ｇ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図３０に示す発光素子１３０Ｇは、緑色の光（Ｇ）を発する。層１３３Ｇは、緑色の光を発する発光層を有する。発光素子１３０Ｇにおいて、層１３３Ｇ、及び、共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｇ及び導電層１２６Ｇのうち一方または双方を画素電極と呼ぶことができる。
発光素子１３０Ｂは、絶縁層２３５上の導電層１２４Ｂと、導電層１２４Ｂ上の導電層１２６Ｂと、導電層１２６Ｂ上の層１３３Ｂと、層１３３Ｂ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図３０に示す発光素子１３０Ｂは、青色の光（Ｂ）を発する。層１３３Ｂは、青色の光を発する発光層を有する。発光素子１３０Ｂにおいて、層１３３Ｂ、及び、共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｂ及び導電層１２６Ｂのうち一方または双方を画素電極と呼ぶことができる。
本明細書等では、発光素子が有するＥＬ層のうち、発光素子ごとに島状に設けられた層を層１３３Ｂ、層１３３Ｇ、または層１３３Ｒと示し、複数の発光素子が共有して有する層を共通層１１４と示す。なお、本明細書等において、共通層１１４を含めず、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂを指して、島状のＥＬ層、島状に形成されたＥＬ層などと呼ぶ場合もある。なお、発光素子は、共通層１１４を有していなくてもよく、ＥＬ層を構成する全ての層が島状に設けられていてもよい。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、互いに離隔されている。ＥＬ層を発光素子ごとに島状に設けることで、隣接する発光素子間のリーク電流を抑制することができる。これにより、クロストークに起因した意図しない発光を防ぐことができ、コントラストの極めて高い表示装置を実現できる。
なお、図３０では、層１３３Ｒ、１３３Ｇ、１３３Ｂを全て同じ膜厚で示すが、これに限られない。層１３３Ｒ、１３３Ｇ、１３３Ｂのそれぞれの膜厚は異なっていてもよい。
導電層１２４Ｒは、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層１１２ｂと電気的に接続されている。同様に、導電層１２４Ｇは、トランジスタ２０５Ｇが有する導電層１１２ｂと電気的に接続され、導電層１２４Ｂは、トランジスタ２０５Ｂが有する導電層１１２ｂと電気的に接続されている。
導電層１２４Ｒ、１２４Ｇ、１２４Ｂは、絶縁層２３５に設けられた開口を覆うように形成される。導電層１２４Ｒ、１２４Ｇ、１２４Ｂの凹部には、それぞれ、層１２８が埋め込まれている。
層１２８は、導電層１２４Ｒ、１２４Ｇ、１２４Ｂの凹部を平坦化する機能を有する。導電層１２４Ｒ、１２４Ｇ、１２４Ｂ及び層１２８上には、導電層１２４Ｒ、１２４Ｇ、１２４Ｂと電気的に接続される導電層１２６Ｒ、１２６Ｇ、１２６Ｂが設けられている。したがって、導電層１２４Ｒ、１２４Ｇ、１２４Ｂの凹部と重なる領域も発光領域として使用でき、画素の開口率を高めることができる。導電層１２４Ｒ及び導電層１２６Ｒに反射電極として機能する導電層を用いることが好ましい。
層１２８は、絶縁層であってもよく、導電層であってもよい。層１２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層１２８は、絶縁材料を用いて形成されることが好ましく、有機絶縁材料を用いて形成されることが特に好ましい。層１２８には、例えば前述の絶縁層２３７に用いることができる有機絶縁材料を適用することができる。
図３０では、層１２８の上面が平坦部を有する例を示すが、層１２８の形状は、特に限定されない。層１２８の上面は、凸曲面、凹曲面、及び平面の少なくとも一つを有することができる。
また、層１２８の上面の高さと、導電層１２４Ｒの上面の高さと、は、一致または概略一致していてもよく、互いに異なっていてもよい。例えば、層１２８の上面の高さは、導電層１２４Ｒの上面の高さより低くてもよく、高くてもよい。
導電層１２６Ｒの端部は、導電層１２４Ｒの端部と揃っていてもよく、導電層１２４Ｒの端部の側面を覆っていてもよい。導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部は、テーパ形状を有することが好ましい。具体的には、導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部はテーパ角が０度より大きく９０度未満のテーパ形状を有することが好ましい。画素電極の端部がテーパ形状を有する場合、画素電極の側面に沿って設けられる層１３３Ｒは、傾斜部を有する。画素電極の側面をテーパ形状とすることで、画素電極の側面に沿って設けられるＥＬ層の被覆性を良好にすることができる。
導電層１２４Ｇ、１２６Ｇ、及び、導電層１２４Ｂ、１２６Ｂについては、導電層１２４Ｒ、１２６Ｒと同様であるため詳細な説明は省略する。
また、導電層１２３及び導電層１６６は、導電層１２４Ｒ、１２４Ｇ、１２４Ｂと同一の導電膜を加工して得られた導電層と、導電層１２６Ｒ、１２６Ｇ、１２６Ｂと同一の導電膜を加工して得られた導電層と、の積層構造である例を示す。
導電層１２６Ｒの上面及び側面は、層１３３Ｒによって覆われている。同様に、導電層１２６Ｇの上面及び側面は、層１３３Ｇによって覆われており、導電層１２６Ｂの上面及び側面は、層１３３Ｂによって覆われている。したがって、導電層１２６Ｒ、１２６Ｇ、１２６Ｂが設けられている領域全体を、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂの発光領域として用いることができるため、画素の開口率を高めることができる。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂそれぞれの上面の一部及び側面は、絶縁層１２５、１２７によって覆われている。層１３３Ｒ、層１３３Ｇ、層１３３Ｂ、及び、絶縁層１２５、１２７上に、共通層１１４が設けられ、共通層１１４上に共通電極１１５が設けられている。共通層１１４及び共通電極１１５は、それぞれ、複数の発光素子に共通して設けられるひと続きの膜である。
図３０において、導電層１２６Ｒと層１３３Ｒとの間には、図２６等に示す絶縁層２３７が設けられていない。つまり、表示装置５０Ｅには、画素電極に接し、かつ、画素電極の上面端部を覆う絶縁層（隔壁、バンク、スペーサなどともいう）が設けられていない。そのため、隣り合う発光素子の間隔を極めて狭くすることができる。したがって、高精細、または、高解像度の表示装置とすることができる。また、当該絶縁層を形成するためのマスクも不要となり、表示装置の製造コストを削減することができる。
前述の通り、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層を有する。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリア輸送層（電子輸送層または正孔輸送層）と、を有することが好ましい。または、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層（正孔ブロック層または電子ブロック層）と、を有することが好ましい。または、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの表面は、表示装置の作製工程中に露出するため、キャリア輸送層及びキャリアブロック層の一方または双方を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光素子の信頼性を高めることができる。
共通層１１４は、例えば電子注入層、または正孔注入層を有する。または、共通層１１４は、電子輸送層と電子注入層とを積層して有していてもよく、正孔輸送層と正孔注入層とを積層して有していてもよい。共通層１１４は、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂで共有されている。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面は、絶縁層１２５によって覆われている。絶縁層１２７は、絶縁層１２５を介して、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面を覆っている。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの側面（さらには、上面の一部）が、絶縁層１２５及び絶縁層１２７の少なくとも一方によって覆われていることで、共通層１１４（または共通電極１１５）が、画素電極、及び、層１３３Ｒ、１３３Ｇ、１３３Ｂの側面と接することを抑制し、発光素子のショートを抑制することができる。これにより、発光素子の信頼性を高めることができる。
絶縁層１２５は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面と接することが好ましい。絶縁層１２５が層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂと接する構成とすることで、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの膜剥がれを防止でき、発光素子の信頼性を高めることができる。
絶縁層１２７は、絶縁層１２５の凹部を充填するように、絶縁層１２５上に設けられる。絶縁層１２７は、絶縁層１２５の側面の少なくとも一部を覆うことが好ましい。
絶縁層１２５及び絶縁層１２７を設けることで、隣り合う島状の層の間を埋めることができるため、島状の層上に設ける層（例えばキャリア注入層、及び共通電極など）の被形成面の高低差の大きな凹凸を低減し、より平坦にすることができる。したがって、キャリア注入層及び共通電極などの被覆性を高めることができる。
共通層１１４及び共通電極１１５は、層１３３Ｒ、層１３３Ｇ、層１３３Ｂ、絶縁層１２５、及び絶縁層１２７上に設けられる。絶縁層１２５及び絶縁層１２７を設ける前の段階では、画素電極及び島状のＥＬ層が設けられる領域と、画素電極及び島状のＥＬ層が設けられない領域（発光素子間の領域）と、に起因する段差が生じている。本発明の一態様の表示装置は、絶縁層１２５及び絶縁層１２７を有することで当該段差を平坦化させることができ、共通層１１４及び共通電極１１５の被覆性を向上させることができる。したがって、段切れによる接続不良を抑制することができる。また、段差によって共通電極１１５が局所的に薄膜化して電気抵抗が上昇することを抑制することができる。
絶縁層１２７の上面は平坦性の高い形状を有することが好ましい。絶縁層１２７の上面は、平面、凸曲面、及び、凹曲面のうち、少なくとも一つを有していてもよい。例えば、絶縁層１２７の上面は、平坦性の高い、滑らかな凸曲面形状を有することが好ましい。
絶縁層１２５は、無機材料を有する絶縁層とすることができる。絶縁層１２５には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。これらの無機絶縁膜の具体例は、前述の通りである。絶縁層１２５は単層構造であってもよく積層構造であってもよい。特に、酸化アルミニウムは、エッチングにおいて、ＥＬ層との選択比が高く、後述する絶縁層１２７の形成において、ＥＬ層を保護する機能を有するため、好ましい。特にＡＬＤ法により形成した酸化アルミニウム膜、酸化ハフニウム膜、または酸化シリコン膜等の無機絶縁膜を絶縁層１２５に適用することで、ピンホールが少なく、ＥＬ層を保護する機能に優れた絶縁層１２５を形成することができる。また、絶縁層１２５は、ＡＬＤ法により形成した膜と、スパッタリング法により形成した膜と、の積層構造としてもよい。絶縁層１２５は、例えば、ＡＬＤ法によって形成された酸化アルミニウム膜と、スパッタリング法によって形成された窒化シリコン膜と、の積層構造であってもよい。
絶縁層１２５は、水及び酸素の少なくとも一方に対するバリア絶縁層としての機能を有することが好ましい。絶縁層１２５は、水及び酸素の少なくとも一方の拡散を抑制する機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方を捕獲、または固着する（ゲッタリングともいう）機能を有することが好ましい。
絶縁層１２５が、バリア絶縁層としての機能を有することで、外部から各発光素子に拡散しうる不純物（代表的には、水及び酸素の少なくとも一方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光素子、さらには、信頼性の高い表示装置を提供することができる。
また、絶縁層１２５は、不純物濃度が低いことが好ましい。これにより、絶縁層１２５からＥＬ層に不純物が混入し、ＥＬ層が劣化することを抑制することができる。また、絶縁層１２５において、不純物濃度を低くすることで、水及び酸素の少なくとも一方に対するバリア性を高めることができる。例えば、絶縁層１２５は、水素濃度及び炭素濃度の一方、好ましくは双方が十分に低いことが望ましい。
絶縁層１２５上に設けられる絶縁層１２７は、隣接する発光素子間に形成された絶縁層１２５の高低差の大きな凹凸を平坦化する機能を有する。換言すると、絶縁層１２７を有することで共通電極１１５を形成する面の平坦性を向上させる効果を奏する。
絶縁層１２７としては、有機材料を有する絶縁層を好適に用いることができる。有機材料としては、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル、またはメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。
また、絶縁層１２７として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を用いてもよい。また、絶縁層１２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、またはアルコール可溶性のポリアミド樹脂等の有機材料を用いてもよい。また、感光性の有機樹脂としてはフォトレジストを用いてもよい。感光性の有機樹脂として、ポジ型の材料及びネガ型の材料のどちらを用いてもよい。
絶縁層１２７には可視光を吸収する材料を用いてもよい。絶縁層１２７が発光素子からの発光を吸収することで、発光素子から絶縁層１２７を介して隣接する発光素子に光が漏れること（迷光）を抑制することができる。これにより、表示装置の表示品位を高めることができる。また、表示装置に偏光板を用いなくても、表示品位を高めることができるため、表示装置の軽量化及び薄型化を図ることができる。
可視光を吸収する材料としては、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えばポリイミドなど）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色、または３色以上のカラーフィルタ材料を積層または混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に３色以上のカラーフィルタ材料を混合させることで、黒色または黒色近傍の樹脂層とすることが可能となる。
［表示装置５０Ｆ］
図３１に示す表示装置５０Ｆは、各色の副画素に、層１３３を有する発光素子と、着色層（カラーフィルタなど）と、が用いられている点で、表示装置５０Ｅと主に異なる。
図３１に示す表示装置５０Ｆは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂ、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ、赤色の光を透過する着色層１３２Ｒ、緑色の光を透過する着色層１３２Ｇ、及び、青色の光を透過する着色層１３２Ｂ等を有する。
発光素子１３０Ｒの発光は、着色層１３２Ｒを介して表示装置５０Ｆの外部に赤色の光として取り出される。同様に、発光素子１３０Ｇの発光は、着色層１３２Ｇを介して表示装置５０Ｆの外部に緑色の光として取り出される。発光素子１３０Ｂの発光は、着色層１３２Ｂを介して表示装置５０Ｆの外部に青色の光として取り出される。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、それぞれ、層１３３を有する。これら３つの層１３３は、同一の工程、同一の材料で形成される。また、これら３つの層１３３は、互いに離隔されている。ＥＬ層を発光素子ごとに島状に設けることで、隣接する発光素子間のリーク電流を抑制することができる。これにより、クロストークに起因した意図しない発光を防ぐことができ、コントラストの極めて高い表示装置を実現できる。
例えば、図３１に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、白色の光を発する。発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが発する白色の光が、着色層１３２Ｒ、１３２Ｇ、１３２Ｂを透過することで、所望の色の光を得ることができる。
または、例えば、図３１に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、青色の光を発する。このとき、層１３３は、青色の光を発する発光層を１層以上有する。青色の光を呈する副画素１１Ｂにおいては、発光素子１３０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素１１Ｒ及び緑色の光を呈する副画素１１Ｇにおいては、発光素子１３０Ｒまたは発光素子１３０Ｇと、基板１５２との間に、色変換層を設けることで、発光素子１３０Ｒまたは発光素子１３０Ｇが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。さらに、発光素子１３０Ｒ上には、色変換層と基板１５２との間に着色層１３２Ｒを設け、発光素子１３０Ｇ上には、色変換層と基板１５２との間に着色層１３２Ｇを設けることが好ましい。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
［表示装置５０Ｇ］
図３２に示す表示装置５０Ｇは、ボトムエミッション型の表示装置である点で、表示装置５０Ｆと主に相違する。
発光素子が発する光は、基板１５１側に射出される。基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
基板１５１とトランジスタとの間には、遮光層１１７を形成することが好ましい。図３２では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０５Ｄ、トランジスタ２０５Ｒ（図示しない）、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなどが設けられている例を示す。また、絶縁層２１８上に、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂが設けられ、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂ上に絶縁層２３５が設けられている。
着色層１３２Ｒと重なる発光素子１３０Ｒは、導電層１２４Ｒと、導電層１２６Ｒと、層１３３と、共通層１１４と、共通電極１１５と、を有する。
着色層１３２Ｇと重なる発光素子１３０Ｇは、導電層１２４Ｇと、導電層１２６Ｇと、層１３３と、共通層１１４と、共通電極１１５と、を有する。
着色層１３２Ｂと重なる発光素子１３０Ｂは、導電層１２４Ｂと、導電層１２６Ｂと、層１３３と、共通層１１４と、共通電極１１５と、を有する。
導電層１２４Ｒ、１２４Ｇ、１２４Ｂ、１２６Ｒ、１２６Ｇ、１２６Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１１５には可視光を反射する材料を用いることが好ましい。ボトムエミッション型の表示装置では、共通電極１１５に抵抗の低い金属等を用いることができるため、共通電極１１５の抵抗に起因する電圧降下が生じることを抑制でき、高い表示品位を実現できる。
本発明の一態様のトランジスタは微細化が可能であり、占有面積を小さくできるため、ボトムエミッション構造の表示装置において、画素の開口率を高めること、または、画素のサイズを小さくすることができる。
［表示装置の作製方法例］
以下では、ＭＭＬ（メタルマスクレス）構造が適用された表示装置の作製方法について図３３を用いて説明する。ここでは、ファインメタルマスクを用いずに発光素子を作製する工程について詳述する。図３３には、各工程における、表示部１６２が有する３つの発光素子と接続部１４０との断面図を示す。
発光素子の作製には、蒸着法などの真空プロセス、及び、スピンコート法、インクジェット法などの溶液プロセスを用いることができる。蒸着法としては、スパッタリング法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法などの物理蒸着法（ＰＶＤ法）、及び、化学蒸着法（ＣＶＤ法）等が挙げられる。特にＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、正孔ブロック層、発光層、電子ブロック層、電子輸送層、電子注入層、電荷発生層など）については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、または、マイクロコンタクト法等）などの方法により形成することができる。
以下で説明する表示装置の作製方法で作製される島状の層（発光層を含む層）は、ファインメタルマスクを用いて形成されるのではなく、発光層を一面に成膜した後、フォトリソグラフィ法を用いて加工することで形成される。したがって、これまで実現が困難であった高精細な表示装置または高開口率の表示装置を実現することができる。さらに、発光層を各色で作り分けることができるため、極めて鮮やかでコントラストが高く、表示品位の高い表示装置を実現できる。また、発光層上に犠牲層を設けることで、表示装置の作製工程中に発光層が受けるダメージを低減し、発光素子の信頼性を高めることができる。
例えば、表示装置が、青色の光を発する発光素子、緑色の光を発する発光素子、及び赤色の光を発する発光素子の３種類で構成される場合、発光層の成膜、及び、フォトリソグラフィによる加工を３回繰り返すことで、３種類の島状の発光層を形成することができる。
まず、トランジスタ２０５Ｒ、２０５Ｇ、２０５Ｂ等（図示しない）が設けられた基板１５１上に、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂ、及び導電層１２３を形成する。（図３３（Ａ））。
画素電極となる導電膜の形成には、例えば、スパッタリング法または真空蒸着法を用いることができる。当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該導電膜を加工することにより、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂ、及び導電層１２３を形成することができる。当該導電膜の加工には、ウェットエッチング法及びドライエッチング法の一方または双方を用いることができる。
続いて、後に層１３３Ｂとなる膜１３３Ｂｆを、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂ上に形成する（図３３（Ａ））。膜１３３Ｂｆ（後の層１３３Ｂ）は、青色の光を発する発光層を含む。
なお、本実施の形態では、まず、青色の光を発する発光素子が有する島状のＥＬ層を形成した後、他の色の光を発する発光素子が有する島状のＥＬ層を形成する例を示す。
島状のＥＬ層を形成する工程において、形成順が２番目以降の色の発光素子における画素電極は、先の工程によりダメージを受けることがある。これにより、２番目以降に形成した色の発光素子の駆動電圧は高くなることがある。
そこで、本発明の一態様の表示装置を作製する際には、最も短波長の光を発する発光素子（例えば、青色の発光素子）の島状のＥＬ層から作製することが好ましい。例えば、島状のＥＬ層の作製順を、青色、緑色、赤色の順、または、青色、赤色、緑色の順にすることが好ましい。
これにより、青色の発光素子において画素電極とＥＬ層の界面の状態を良好に保ち、青色の発光素子の駆動電圧が高くなることを抑制できる。また、青色の発光素子の寿命を長くし、信頼性を高めることができる。なお、赤色及び緑色の発光素子は、青色の発光素子に比べて、駆動電圧の上昇等の影響が小さいため、表示装置全体として、駆動電圧を低くでき、信頼性を高くすることができる。
なお、島状のＥＬ層の作製順は上記に限定されず、例えば、赤色、緑色、青色の順としてもよい。
図３３（Ａ）に示すように、導電層１２３上には、膜１３３Ｂｆを形成していない。例えば、エリアマスクを用いることで、膜１３３Ｂｆを所望の領域にのみ成膜することができる。エリアマスクを用いた成膜工程と、レジストマスクを用いた加工工程と、を採用することで、比較的簡単なプロセスにて発光素子を作製することができる。
膜１３３Ｂｆに含まれる化合物の耐熱温度は、それぞれ、１００℃以上１８０℃以下であることが好ましく、１２０℃以上１８０℃以下が好ましく、１４０℃以上１８０℃以下がより好ましい。これにより、発光素子の信頼性を高めることができる。また、表示装置の作製工程においてかけられる温度の上限を高めることができる。したがって、表示装置に用いる材料及び形成方法の選択の幅を広げることができ、歩留まりの向上及び信頼性の向上が可能となる。
耐熱温度としては、例えば、ガラス転移点、軟化点、融点、熱分解温度、及び、５％重量減少温度のうちいずれかの温度、好ましくはこれらのうち最も低い温度とすることができる。
膜１３３Ｂｆは、例えば、蒸着法、具体的には真空蒸着法により形成することができる。また、膜１３３Ｂｆは、転写法、印刷法、インクジェット法、または塗布法等の方法で形成してもよい。
続いて、膜１３３Ｂｆ上、及び導電層１２３上に、犠牲層１１８Ｂを形成する（図３３（Ａ））。犠牲層１１８Ｂとなる膜上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該膜を加工することにより、犠牲層１１８Ｂを形成することができる。
膜１３３Ｂｆ上に犠牲層１１８Ｂを設けることで、表示装置の作製工程中に膜１３３Ｂｆが受けるダメージを低減し、発光素子の信頼性を高めることができる。
犠牲層１１８Ｂは、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂのそれぞれの端部を覆うように設けることが好ましい。これにより、後の工程で形成される層１３３Ｂの端部は、画素電極１１１Ｂの端部よりも外側に位置することとなる。画素電極１１１Ｂの上面全体を発光領域として用いることが可能となるため、画素の開口率を高くすることができる。また、層１３３Ｂの端部は、層１３３Ｂ形成後の工程で、ダメージを受ける可能性があるため、画素電極１１１Ｂの端部よりも外側に位置する、つまり、発光領域として用いないことが好ましい。これにより、発光素子の特性のばらつきを抑制することができ、信頼性を高めることができる。
また、層１３３Ｂが画素電極１１１Ｂの上面及び側面を覆うことにより、層１３３Ｂ形成後の各工程を、画素電極１１１Ｂが露出していない状態で行うことができる。画素電極１１１Ｂの端部が露出していると、エッチング工程などにおいて腐食が生じる場合がある。画素電極１１１Ｂの腐食を抑制することで、発光素子の歩留まり及び特性を向上させることができる。
また、犠牲層１１８Ｂを、導電層１２３と重なる位置にも設けることが好ましい。これにより、導電層１２３が表示装置の作製工程中にダメージを受けることを抑制できる。
犠牲層１１８Ｂには、膜１３３Ｂｆの加工条件に対する耐性の高い膜、具体的には、膜１３３Ｂｆとのエッチングの選択比が大きい膜を用いる。
犠牲層１１８Ｂは、膜１３３Ｂｆに含まれる各化合物の耐熱温度よりも低い温度で形成する。犠牲層１１８Ｂを形成する際の基板温度としては、代表的には、２００℃以下、好ましくは１５０℃以下、より好ましくは１２０℃以下、より好ましくは１００℃以下、さらに好ましくは８０℃以下である。
膜１３３Ｂｆに含まれる化合物の耐熱温度が高いと、犠牲層１１８Ｂの成膜温度を高くでき好ましい。例えば、犠牲層１１８Ｂを形成する際の基板温度を１００℃以上、１２０℃以上、または１４０℃以上とすることもできる。無機絶縁膜は、成膜温度が高いほど緻密でバリア性の高い膜とすることができる。したがって、このような温度で犠牲層を成膜することで、膜１３３Ｂｆが受けるダメージをより低減でき、発光素子の信頼性を高めることができる。
なお、膜１３３Ｂｆ上に形成する他の各層（例えば絶縁膜１２５ｆ）の成膜温度についても、上記と同様のことがいえる。
犠牲層１１８Ｂの形成には、例えば、スパッタリング法、ＡＬＤ法（熱ＡＬＤ法、ＰＥＡＬＤ法を含む）、ＣＶＤ法、真空蒸着法を用いることができる。また、前述の湿式の成膜方法を用いて形成してもよい。
犠牲層１１８Ｂ（犠牲層１１８Ｂが積層構造の場合は、膜１３３Ｂｆに接して設けられる層）は、膜１３３Ｂｆへのダメージが少ない形成方法を用いて形成されることが好ましい。例えば、スパッタリング法よりも、ＡＬＤ法または真空蒸着法を用いることが好ましい。
犠牲層１１８Ｂは、ウェットエッチング法またはドライエッチング法により加工することができる。犠牲層１１８Ｂの加工は、異方性エッチングにより行うことが好ましい。
ウェットエッチング法を用いることで、ドライエッチング法を用いる場合に比べて、犠牲層１１８Ｂの加工時に、膜１３３Ｂｆに加わるダメージを低減することができる。ウェットエッチング法を用いる場合、例えば、現像液、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液、希フッ酸、シュウ酸、リン酸、酢酸、硝酸、またはこれらの２以上を含む混合溶液等を用いることが好ましい。また、ウェットエッチング法を用いる場合、水、リン酸、希フッ酸、及び硝酸を含む混酸系薬液を用いてもよい。なお、ウェットエッチング処理に用いる薬液は、アルカリ性であってもよく、酸性であってもよい。
犠牲層１１８Ｂとしては、例えば、金属膜、合金膜、金属酸化物膜、半導体膜、無機絶縁膜、及び、有機絶縁膜のうち一種または複数種を用いることができる。
犠牲層１１８Ｂには、例えば、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、チタン、アルミニウム、イットリウム、ジルコニウム、及びタンタル等の金属材料、または該金属材料を含む合金材料を用いることができる。
犠牲層１１８Ｂには、Ｉｎ－Ｇａ－Ｚｎ酸化物、酸化インジウム、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ酸化物、インジウムチタン酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムスズ亜鉛酸化物（Ｉｎ－Ｓｎ－Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ－Ｔｉ－Ｚｎ酸化物）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物）、シリコンを含むインジウムスズ酸化物等の金属酸化物を用いることができる。
なお、上記ガリウムに代えて元素Ｍ（Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）を用いてもよい。
例えば、半導体の製造プロセスと親和性の高い材料として、シリコンまたはゲルマニウムなどの半導体材料を用いることができる。または、上記半導体材料の酸化物または窒化物を用いることができる。または、炭素などの非金属材料、またはその化合物を用いることができる。または、チタン、タンタル、タングステン、クロム、アルミニウムなどの金属、またはこれらの一以上を含む合金が挙げられる。または、酸化チタンもしくは酸化クロムなどの上記金属を含む酸化物、または窒化チタン、窒化クロム、もしくは窒化タンタルなどの窒化物を用いることができる。
また、犠牲層１１８Ｂとして、保護層１３１に用いることができる各種無機絶縁膜を用いることができる。特に、酸化絶縁膜は、窒化絶縁膜に比べて膜１３３Ｂｆとの密着性が高く好ましい。例えば、犠牲層１１８Ｂには、酸化アルミニウム、酸化ハフニウム、酸化シリコン等の無機絶縁材料を用いることができる。犠牲層１１８Ｂとして、例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を形成することができる。ＡＬＤ法を用いることで、下地（特に膜１３３Ｂｆ）へのダメージを低減できるため好ましい。
例えば、犠牲層１１８Ｂとして、ＡＬＤ法を用いて形成した無機絶縁膜（例えば、酸化アルミニウム膜）と、スパッタリング法を用いて形成した無機膜（例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物膜、シリコン膜、またはタングステン膜）と、の積層構造を用いることができる。
なお、犠牲層１１８Ｂと、後に形成する絶縁層１２５との双方に、同じ無機絶縁膜を用いることができる。例えば、犠牲層１１８Ｂと絶縁層１２５との双方に、ＡＬＤ法を用いて形成した酸化アルミニウム膜を用いることができる。ここで、犠牲層１１８Ｂと、絶縁層１２５とで、同じ成膜条件を適用してもよく、互いに異なる成膜条件を適用してもよい。例えば、犠牲層１１８Ｂを、絶縁層１２５と同様の条件で成膜することで、犠牲層１１８Ｂを、水及び酸素の少なくとも一方に対するバリア性の高い絶縁層とすることができる。一方で、犠牲層１１８Ｂは後の工程で大部分または全部を除去する層であるため、加工が容易であることが好ましい。そのため、犠牲層１１８Ｂは、絶縁層１２５と比べて、成膜時の基板温度が低い条件で成膜することが好ましい。
犠牲層１１８Ｂに、有機材料を用いてもよい。例えば、有機材料として、少なくとも膜１３３Ｂｆの最上部に位置する膜に対して化学的に安定な溶媒に溶解しうる材料を用いてもよい。特に、水またはアルコールに溶解する材料を好適に用いることができる。このような材料の成膜の際には、水またはアルコール等の溶媒に溶解させた状態で、湿式の成膜方法で塗布した後に、溶媒を蒸発させるための加熱処理を行うことが好ましい。このとき、減圧雰囲気下での加熱処理を行うことで、低温且つ短時間で溶媒を除去できるため、膜１３３Ｂｆへの熱的なダメージを低減することができ、好ましい。
犠牲層１１８Ｂには、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、アルコール可溶性のポリアミド樹脂、または、パーフルオロポリマーなどのフッ素樹脂等の有機樹脂を用いてもよい。
例えば、犠牲層１１８Ｂとして、蒸着法または上記湿式の成膜方法のいずれかを用いて形成した有機膜（例えば、ＰＶＡ膜）と、スパッタリング法を用いて形成した無機膜（例えば、窒化シリコン膜）と、の積層構造を用いることができる。
なお、本発明の一態様の表示装置には、犠牲膜の一部が犠牲層として残存する場合がある。
続いて、犠牲層１１８Ｂをハードマスクに用いて、膜１３３Ｂｆを加工して、層１３３Ｂを形成する（図３３（Ｂ））。
これにより、図３３（Ｂ）に示すように、画素電極１１１Ｂ上に、層１３３Ｂ、及び、犠牲層１１８Ｂの積層構造が残存する。また、画素電極１１１Ｒ及び画素電極１１１Ｇは露出する。また、接続部１４０に相当する領域では、導電層１２３上に犠牲層１１８Ｂが残存する。
膜１３３Ｂｆの加工は、異方性エッチングにより行うことが好ましい。特に、異方性のドライエッチングが好ましい。または、ウェットエッチングを用いてもよい。
その後、膜１３３Ｂｆの形成工程、犠牲層１１８Ｂの形成工程、及び、層１３３Ｂの形成工程と同様の工程を、少なくとも発光物質を変えて、２回繰り返すことで、画素電極１１１Ｒ上に、層１３３Ｒ、及び、犠牲層１１８Ｒの積層構造を形成し、画素電極１１１Ｇ上に、層１３３Ｇ、及び、犠牲層１１８Ｇの積層構造を形成する（図３３（Ｃ））。具体的には、層１３３Ｒは、赤色の光を発する発光層を含むように形成し、層１３３Ｇは、緑色の光を発する発光層を含むように形成する。犠牲層１１８Ｒ、１１８Ｇには、犠牲層１１８Ｂに用いることができる材料を適用することができ、いずれも同一の材料を用いてもよく、互いに異なる材料を用いてもよい。
なお、層１３３Ｂ、層１３３Ｇ、層１３３Ｒの側面は、それぞれ、被形成面に対して垂直または概略垂直であることが好ましい。例えば、被形成面と、これらの側面との成す角度を、６０度以上９０度以下とすることが好ましい。
上記のように、フォトリソグラフィ法を用いて形成した層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒのうち隣接する２つの間の距離は、８μｍ以下、５μｍ以下、３μｍ以下、２μｍ以下、または、１μｍ以下にまで狭めることができる。ここで、当該距離とは、例えば、層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒのうち、隣接する２つの対向する端部の間の距離で規定することができる。このように、島状のＥＬ層の間の距離を狭めることで、高い精細度と、大きな開口率を有する表示装置を提供することができる。
続いて、画素電極、層１３３Ｂ、層１３３Ｇ、層１３３Ｒ、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び犠牲層１１８Ｒを覆うように、後に絶縁層１２５となる絶縁膜１２５ｆを形成し、絶縁膜１２５ｆ上に絶縁層１２７を形成する（図３３（Ｄ））。
絶縁膜１２５ｆとしては、３ｎｍ以上、５ｎｍ以上、または、１０ｎｍ以上、かつ、２００ｎｍ以下、１５０ｎｍ以下、１００ｎｍ以下、または、５０ｎｍ以下の厚さの絶縁膜を形成することが好ましい。
絶縁膜１２５ｆは、例えば、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法を用いることで、成膜ダメージを小さくすることができ、また、被覆性の高い膜を成膜可能なため好ましい。絶縁膜１２５ｆとしては、例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を形成することが好ましい。
そのほか、絶縁膜１２５ｆは、ＡＬＤ法よりも成膜速度が速いスパッタリング法、ＣＶＤ法、または、ＰＥＣＶＤ法を用いて形成してもよい。これにより、信頼性の高い表示装置を生産性高く作製することができる。
絶縁層１２７となる絶縁膜は、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いて、前述の湿式の成膜方法（例えばスピンコート）で形成することが好ましい。成膜後には、加熱処理（プリベークともいう）を行うことで、当該絶縁膜中に含まれる溶媒を除去することが好ましい。続いて、可視光線または紫外線を当該絶縁膜の一部に照射し、絶縁膜の一部を感光させる。続いて、現像を行って、絶縁膜の露光させた領域を除去する。続いて、加熱処理（ポストベークともいう）を行う。これにより、図３３（Ｄ）に示す絶縁層１２７を形成できる。なお、絶縁層１２７の形状は図３３（Ｄ）に示す形状に限定されない。例えば、絶縁層１２７の上面は、凸曲面、凹曲面、及び平面のうち一つまたは複数を有することができる。また、絶縁層１２７は、絶縁層１２５、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び、犠牲層１１８Ｒのうち少なくとも一つの端部の側面を覆っていてもよい。
続いて、図３３（Ｅ）に示すように、絶縁層１２７をマスクとして、エッチング処理を行って、絶縁膜１２５ｆ、及び、犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒの一部を除去する。これにより、犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒそれぞれに開口が形成され、層１３３Ｂ、層１３３Ｇ、層１３３Ｒ、及び導電層１２３の上面が露出する。なお、絶縁層１２７及び絶縁層１２５と重なる位置に犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒの一部が残存することがある（犠牲層１１９Ｂ、１１９Ｇ、１１９Ｒ参照）。
エッチング処理は、ドライエッチングまたはウェットエッチングによって行うことができる。なお、絶縁膜１２５ｆを、犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒと同様の材料を用いて成膜していた場合、エッチング処理を一括で行うことができるため、好ましい。
上記のように、絶縁層１２７、絶縁層１２５、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び、犠牲層１１８Ｒを設けることにより、各発光素子間において、共通層１１４及び共通電極１１５に、分断された箇所に起因する接続不良、及び局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生することを抑制できる。これにより、本発明の一態様の表示装置は、表示品位を向上させることができる。
続いて、絶縁層１２７、層１３３Ｂ、層１３３Ｇ、及び、層１３３Ｒ上に、共通層１１４、共通電極１１５をこの順で形成する（図３３（Ｆ））。
共通層１１４は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
共通電極１１５の形成には、例えば、スパッタリング法または真空蒸着法を用いることができる。または、蒸着法で形成した膜と、スパッタリング法で形成した膜を積層させてもよい。
以上のように、本発明の一態様の表示装置の作製方法では、島状の層１３３Ｂ、島状の層１３３Ｇ、及び島状の層１３３Ｒは、ファインメタルマスクを用いて形成されるのではなく、膜を一面に成膜した後に加工することで形成されるため、島状の層を均一の厚さで形成することができる。そして、高精細な表示装置または高開口率の表示装置を実現することができる。また、精細度または開口率が高く、副画素間の距離が極めて短くても、隣接する副画素において、層１３３Ｂ、層１３３Ｇ、及び、層１３３Ｒが互いに接することを抑制できる。したがって、副画素間にリーク電流が発生することを抑制することができる。これにより、クロストークに起因した意図しない発光を防ぐことができ、コントラストの極めて高い表示装置を実現できる。
また、隣り合う島状のＥＬ層の間に、端部にテーパ形状を有する絶縁層１２７を設けることで、共通電極１１５の形成時に段切れが生じることを抑制し、また、共通電極１１５に局所的に膜厚が薄い箇所が形成されることを防ぐことができる。これにより、共通層１１４及び共通電極１１５において、分断された箇所に起因する接続不良、及び局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生することを抑制できる。したがって、本発明の一態様の表示装置は、高精細化と高い表示品位の両立が可能となる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の電子機器について、図３４乃至図３６を用いて説明する。
本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化及び高解像度化が容易である。したがって、様々な電子機器の表示部に用いることができる。
また、本発明の一態様の半導体装置は、電子機器の表示部以外に適用することもできる。例えば、電子機器の制御部等に、本発明の一態様の半導体装置を用いることで、低消費電力化が可能となり好ましい。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器としては、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。
本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、またはそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方または双方を有する表示装置を用いることで、臨場感及び奥行き感などをより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を検知、検出、または測定する機能を含むもの）を有してもよい。
本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
図３４（Ａ）乃至図３４（Ｄ）を用いて、頭部に装着可能なウェアラブル機器の一例を説明する。これらウェアラブル機器は、ＡＲのコンテンツを表示する機能、ＶＲのコンテンツを表示する機能、ＳＲのコンテンツを表示する機能、ＭＲのコンテンツを表示する機能のうち少なくとも一つを有する。電子機器が、ＡＲ、ＶＲ、ＳＲ、及びＭＲなどの少なくとも一つのコンテンツを表示する機能を有することで、使用者の没入感を高めることが可能となる。
図３４（Ａ）に示す電子機器７００Ａ、及び、図３４（Ｂ）に示す電子機器７００Ｂは、それぞれ、一対の表示パネル７５１と、一対の筐体７２１と、通信部（図示しない）と、一対の装着部７２３と、制御部（図示しない）と、撮像部（図示しない）と、一対の光学部材７５３と、フレーム７５７と、一対の鼻パッド７５８と、を有する。
表示パネル７５１には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。
電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、光学部材７５３の表示領域７５６に、表示パネル７５１で表示した画像を投影することができる。光学部材７５３は透光性を有するため、使用者は光学部材７５３を通して視認される透過像に重ねて、表示領域に表示された画像を見ることができる。したがって、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ＡＲ表示が可能な電子機器である。
電子機器７００Ａ、及び、電子機器７００Ｂには、撮像部として、前方を撮像することのできるカメラが設けられていてもよい。また、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ジャイロセンサなどの加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域７５６に表示することもできる。
通信部は無線通信機を有し、当該無線通信機により映像信号等を供給することができる。なお、無線通信機に代えて、または無線通信機に加えて、映像信号及び電源電位が供給されるケーブルを接続可能なコネクタを備えていてもよい。
電子機器７００Ａ、及び、電子機器７００Ｂには、バッテリが設けられており、無線及び有線の一方または双方によって充電することができる。
筐体７２１には、タッチセンサモジュールが設けられていてもよい。タッチセンサモジュールは、筐体７２１の外側の面がタッチされることを検出する機能を有する。タッチセンサモジュールにより、使用者のタップ操作またはスライド操作などを検出し、様々な処理を実行することができる。例えば、タップ操作によって動画の一時停止または再開などの処理を実行することが可能となり、スライド操作により、早送りまたは早戻しの処理を実行することなどが可能となる。また、２つの筐体７２１のそれぞれにタッチセンサモジュールを設けることで、操作の幅を広げることができる。
タッチセンサモジュールとしては、様々なタッチセンサを適用することができる。例えば、静電容量方式、抵抗膜方式、赤外線方式、電磁誘導方式、表面弾性波方式、光学方式等、種々の方式を採用することができる。特に、静電容量方式または光学方式のセンサを、タッチセンサモジュールに適用することが好ましい。
光学方式のタッチセンサを用いる場合には、受光素子として、光電変換素子を用いることができる。光電変換素子の活性層には、無機半導体及び有機半導体の一方または双方を用いることができる。
図３４（Ｃ）に示す電子機器８００Ａ、及び、図３４（Ｄ）に示す電子機器８００Ｂは、それぞれ、一対の表示部８２０と、筐体８２１と、通信部８２２と、一対の装着部８２３と、制御部８２４と、一対の撮像部８２５と、一対のレンズ８３２と、を有する。
表示部８２０には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。これにより、使用者に高い没入感を感じさせることができる。
表示部８２０は、筐体８２１の内部の、レンズ８３２を通して視認できる位置に設けられる。また、一対の表示部８２０に異なる画像を表示させることで、視差を用いた３次元表示を行うこともできる。
電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、ＶＲ向けの電子機器ということができる。電子機器８００Ａまたは電子機器８００Ｂを装着した使用者は、レンズ８３２を通して、表示部８２０に表示される画像を視認することができる。
電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、レンズ８３２及び表示部８２０が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８３２と表示部８２０との距離を変えることで、ピントを調整する機構を有していることが好ましい。
装着部８２３により、使用者は電子機器８００Ａまたは電子機器８００Ｂを頭部に装着することができる。なお、図３４（Ｃ）などにおいては、メガネのつる（テンプルともいう）のような形状として例示しているがこれに限定されない。装着部８２３は、使用者が装着できればよく、例えば、ヘルメット型またはバンド型の形状としてもよい。
撮像部８２５は、外部の情報を取得する機能を有する。撮像部８２５が取得したデータは、表示部８２０に出力することができる。撮像部８２５には、イメージセンサを用いることができる。また、望遠、広角などの複数の画角に対応可能なように複数のカメラを設けてもよい。
なお、ここでは撮像部８２５を有する例を示したが、対象物の距離を測定することのできる測距センサ（以下、検知部とも呼ぶ）を設ければよい。すなわち、撮像部８２５は、検知部の一態様である。検知部としては、例えばイメージセンサ、または、ライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ）などの距離画像センサを用いることができる。カメラによって得られた画像と、距離画像センサによって得られた画像とを用いることにより、より多くの情報を取得し、より高精度なジェスチャー操作を可能とすることができる。
電子機器８００Ａは、骨伝導イヤフォンとして機能する振動機構を有してもよい。例えば、表示部８２０、筐体８２１、及び装着部８２３のいずれか一または複数に、当該振動機構を有する構成を適用することができる。これにより、別途、ヘッドフォン、イヤフォン、またはスピーカなどの音響機器を必要とせず、電子機器８００Ａを装着しただけで映像と音声を楽しむことができる。
電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、入力端子を有してもよい。入力端子には映像出力機器等からの映像信号、及び、電子機器内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。
本発明の一態様の電子機器は、イヤフォン７５０と無線通信を行う機能を有してもよい。イヤフォン７５０は、通信部（図示しない）を有し、無線通信機能を有する。イヤフォン７５０は、無線通信機能により、電子機器から情報（例えば音声データ）を受信することができる。例えば、図３４（Ａ）に示す電子機器７００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。また、例えば、図３４（Ｃ）に示す電子機器８００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。
電子機器がイヤフォン部を有してもよい。図３４（Ｂ）に示す電子機器７００Ｂは、イヤフォン部７２７を有する。例えば、イヤフォン部７２７と制御部とは、互いに有線接続されている構成とすることができる。イヤフォン部７２７と制御部とをつなぐ配線の一部は、筐体７２１または装着部７２３の内部に配置されていてもよい。
同様に、図３４（Ｄ）に示す電子機器８００Ｂは、イヤフォン部８２７を有する。例えば、イヤフォン部８２７と制御部８２４とは、互いに有線接続されている構成とすることができる。イヤフォン部８２７と制御部８２４とをつなぐ配線の一部は、筐体８２１または装着部８２３の内部に配置されていてもよい。また、イヤフォン部８２７と装着部８２３とがマグネットを有してもよい。これにより、イヤフォン部８２７を装着部８２３に磁力によって固定することができ、収納が容易となり好ましい。
なお、電子機器は、イヤフォンまたはヘッドフォンなどを接続することができる音声出力端子を有してもよい。また、電子機器は、音声入力端子及び音声入力機構の一方または双方を有してもよい。音声入力機構としては、例えば、マイクなどの集音装置を用いることができる。電子機器が音声入力機構を有することで、電子機器に、いわゆるヘッドセットとしての機能を付与してもよい。
このように、本発明の一態様の電子機器としては、メガネ型（電子機器７００Ａ、及び、電子機器７００Ｂなど）と、ゴーグル型（電子機器８００Ａ、及び、電子機器８００Ｂなど）と、のどちらも好適である。
本発明の一態様の電子機器は、有線または無線によって、イヤフォンに情報を送信することができる。
図３５（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
表示部６５０２に、本発明の一態様の表示装置を適用することができる。
図３５（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない）により固定されている。
表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
表示パネル６５１１には本発明の一態様のフレキシブルディスプレイを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
図３５（Ｃ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
表示部７０００に、本発明の一態様の表示装置を適用することができる。
図３５（Ｃ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有してもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間など）の情報通信を行うことも可能である。
図３５（Ｄ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
表示部７０００に、本発明の一態様の表示装置を適用することができる。
図３５（Ｅ）及び図３５（Ｆ）に、デジタルサイネージの一例を示す。
図３５（Ｅ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
図３５（Ｆ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
図３５（Ｅ）及び図３５（Ｆ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
図３５（Ｅ）及び図３５（Ｆ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。
図３６（Ａ）乃至図３６（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を検知、検出、または測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図３６（Ａ）乃至図３６（Ｇ）において、表示部９００１に、本発明の一態様の表示装置を適用することができる。
図３６（Ａ）乃至図３６（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有してもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有してもよい。
図３６（Ａ）乃至図３６（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３６（Ａ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図３６（Ａ）では３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールまたはＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、電波強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
図３６（Ｂ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
図３６（Ｃ）は、タブレット端末９１０３を示す斜視図である。タブレット端末９１０３は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。タブレット端末９１０３は、筐体９０００の正面に表示部９００１、カメラ９００２、マイクロフォン９００８、スピーカ９００３を有し、筐体９０００の左側面には操作用のボタンとしての操作キー９００５、底面には接続端子９００６を有する。
図３６（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
図３６（Ｅ）乃至図３６（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３６（Ｅ）は携帯情報端末９２０１を展開した状態、図３６（Ｇ）は折り畳んだ状態、図３６（Ｆ）は図３６（Ｅ）と図３６（Ｇ）の一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
本実施例では、本発明の一態様のトランジスタを作製し、評価した結果について説明する。
本実施例では、図１（Ａ）乃至図１（Ｃ）等に示すトランジスタ１００の構造に対応するトランジスタを作製した。具体的には、基板上に、導電層１１２ａ、絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）、導電層１１２ｂ、半導体層１０８、絶縁層１０６、導電層１０４を形成した。さらに、トランジスタを覆う絶縁層（図示しない）を形成した。
本実施例では、半導体層１０８の材料が互いに異なる２種類のトランジスタを作製した。具体的には、本実施例では、半導体層１０８にＩｎ－Ｇａ－Ｚｎ酸化物膜を用いたトランジスタＡと、Ｉｎ－Ｚｎ酸化物膜を用いたトランジスタＢを作製した。
以下では、トランジスタの具体的な作製方法を図２０乃至図２４を用いて説明する。
まず、ガラス基板（基板１０２に相当）上に、厚さ約１００ｎｍのＩＴＳＯ膜をスパッタリング法により成膜し、加工することで、導電層１１２ａを形成した（図２０（Ａ１）及び図２０（Ａ２））。
次に、基板１０２及び導電層１１２ａ上に、絶縁膜１１０ａｆ、１１０ｂｆ、１１０ｃｆを順に形成した（図２０（Ｂ１）及び図２０（Ｂ２））。
絶縁膜１１０ａｆとして、厚さ約７０ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。具体的には、絶縁膜１１０ａｆは、ＳｉＨ４ガス、Ｎ２ガス、及びＮＨ３ガスの流量を、それぞれ、２００ｓｃｃｍ、２０００ｓｃｃｍ、２０００ｓｃｃｍとし、圧力２００Ｐａ、電源電力２０００Ｗ、基板温度３５０℃の条件で形成した。
絶縁膜１１０ｂｆとして、厚さ約１００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。具体的には、絶縁膜１１０ｂｆは、ＳｉＨ４ガス、及び、Ｎ２ガスの流量を、それぞれ、４０ｓｃｃｍ、１０００ｓｃｃｍとし、圧力１００Ｐａ、電源電力４００Ｗ、基板温度３５０℃の条件で形成した。
上記の通り、絶縁膜１１０ａｆの成膜には、ＮＨ３ガスを用い、絶縁膜１１０ｂｆの成膜には、ＮＨ３ガスを用いておらず、絶縁膜１１０ａｆは、絶縁膜１１０ｂｆと比べて、水素の含有量が多くなる条件で成膜している。
絶縁膜１１０ｃｆとして、厚さ約５００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により成膜した。具体的には、絶縁膜１１０ｃｆは、ＳｉＨ４ガス及びＮ２Ｏガスの流量を、それぞれ、２００ｓｃｃｍ、６０００ｓｃｃｍとし、圧力２００Ｐａ、電源電力１２００Ｗ、基板温度３５０℃の条件で形成した。
次に、絶縁膜１１０ｃｆ上に、厚さ約５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を成膜することで、金属酸化物層１４９を形成した（図２１（Ａ１）及び図２１（Ａ２））。Ｉｎ－Ｇａ－Ｚｎ酸化物膜は、スパッタリング法により、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３である金属酸化物ターゲットを用いて、酸素流量比１００％、基板温度は１３０℃で、形成した。Ｉｎ－Ｇａ－Ｚｎ酸化物膜を形成した後、酸素を含む雰囲気下でプラズマ処理を行った（処理時間３００秒）。その後、ウェットエッチング法を用いて、金属酸化物層１４９を除去した。
次に、絶縁膜１１０ｃｆ上に、絶縁膜１１０ｄｆ、１１０ｅｆを形成した（図２１（Ｂ１）及び図２１（Ｂ２））。
絶縁膜１１０ｄｆとして、厚さ約５０ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。具体的には、絶縁膜１１０ｄｆは、ＳｉＨ４ガス、及び、Ｎ２ガスの流量を、それぞれ、４０ｓｃｃｍ、１０００ｓｃｃｍとし、圧力１００Ｐａ、電源電力４００Ｗ、基板温度３５０℃の条件で形成した。
絶縁膜１１０ｅｆとして、厚さ約１００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。具体的には、絶縁膜１１０ｅｆは、ＳｉＨ４ガス、Ｎ２ガス、及びＮＨ３ガスの流量を、それぞれ、２００ｓｃｃｍ、２０００ｓｃｃｍ、２０００ｓｃｃｍとし、圧力２００Ｐａ、電源電力２０００Ｗ、基板温度３５０℃の条件で形成した。
上記の通り、絶縁膜１１０ｅｆの成膜には、ＮＨ３ガスを用い、絶縁膜１１０ｄｆの成膜には、ＮＨ３ガスを用いておらず、絶縁膜１１０ｅｆは、絶縁膜１１０ｄｆと比べて、水素の含有量が多くなる条件で成膜している。
次に、絶縁膜１１０ｄｆ上に、厚さ約１００ｎｍのＩＴＳＯ膜をスパッタリング法により成膜し（図２２（Ａ１）及び図２２（Ａ２）の導電膜１１２ｆ参照）、加工することで、導電層１１２Ｂを形成した（図２２（Ｂ１）及び図２２（Ｂ２））。
次に、ウェットエッチング法を用いて、導電層１１２Ｂを加工することで、開口１４３を有する導電層１１２ｂを形成した。さらに、ドライエッチング法を用いて、絶縁膜１１０ａｆ、１１０ｂｆ、１１０ｃｆ、１１０ｄｆ、１１０ｅｆを加工することで、開口１４１を有する絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）を形成した（図２３（Ａ１）及び図２３（Ａ２））。
次に、絶縁層１１０ｄ及び導電層１１２ｂ上に、金属酸化物膜１０８ｆを形成した（図２３（Ｂ１）及び図２３（Ｂ２））。
トランジスタＡの金属酸化物膜１０８ｆとしては、厚さ約２０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成した。Ｉｎ－Ｇａ－Ｚｎ酸化物膜は、スパッタリング法により、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である金属酸化物ターゲットを用いて、酸素流量比１０％、基板温度は室温で、形成した。以下では、当該Ｉｎ－Ｇａ－Ｚｎ酸化物膜を、ＩＧＺＯ（１：１：１）膜と記す場合がある。Ｉｎ－Ｇａ－Ｚｎ酸化物膜を形成した後、ＣＤＡ雰囲気下にて３５０℃、２時間の加熱処理を行った。
トランジスタＢの金属酸化物膜１０８ｆとしては、厚さ約２０ｎｍのＩｎ－Ｚｎ酸化物膜を形成した。Ｉｎ－Ｚｎ酸化物膜は、スパッタリング法により、原子数比がＩｎ：Ｚｎ＝４：１である金属酸化物ターゲットを用いて、酸素流量比１０％、基板温度は室温で、形成した。以下では、当該Ｉｎ－Ｚｎ酸化物膜を、ＩＺＯ（４：１）膜と記す場合がある。Ｉｎ－Ｚｎ酸化物膜を形成した後、ＣＤＡ雰囲気下にて３５０℃、２時間の加熱処理を行った。
その後、金属酸化物膜１０８ｆを加工することで、半導体層１０８を形成した（図２４（Ａ１）及び図２４（Ａ２））。
次に、Ｎ２Ｏガスを含む雰囲気下においてプラズマ処理を２０秒行い、その後、絶縁層１１０ｄ、導電層１１２ｂ、及び半導体層１０８上に、絶縁層１０６を形成した（図２４（Ｂ１）及び図２４（Ｂ２））。
絶縁層１０６として、厚さ約５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により成膜した。具体的には、絶縁層１０６は、ＳｉＨ４ガス及びＮ２Ｏガスの流量を、それぞれ、５０ｓｃｃｍ、１８０００ｓｃｃｍとし、圧力２００Ｐａ、電源電力２５０Ｗ、基板温度３５０℃の条件で形成した。絶縁層１０６は、絶縁膜１１０ｃｆよりも成膜速度が低い条件で形成した。
次に、絶縁層１０６上に、導電層１０４となる膜を成膜し、加工することで、導電層１０４を形成した（図２４（Ｂ１）及び図２４（Ｂ２））。
導電層１０４となる膜として、厚さ約５０ｎｍのチタン膜、厚さ約２００ｎｍのアルミニウム膜、及び、厚さ約５０ｎｍのチタン膜を、スパッタリング法により、この順で成膜した。
その後、トランジスタを覆う絶縁層として、厚さ約３００ｎｍの窒化酸化シリコン膜をＰＥＣＶＤ法により成膜した。その後、ＣＤＡ雰囲気下にて３００℃、１時間の加熱処理を行った。その後、平坦化膜（図示しない）として、厚さ約１．５μｍのポリイミド膜を形成し、窒素雰囲気下、２５０℃、１時間の加熱処理を行った。
次に、本実施例で作製したトランジスタのＩｄ－Ｖｇ特性を測定した。図３７にトランジスタＡ（半導体層１０８がＩｎ－Ｇａ－Ｚｎ酸化物膜）のＩｄ－Ｖｇ特性結果を示す。また、図３８にトランジスタＢ（半導体層１０８がＩｎ－Ｚｎ酸化物膜）のＩｄ－Ｖｇ特性結果を示す。
図３７及び図３８は、導電層１１２ｂをソース電極として機能させた場合の結果である。
図３７及び図３８において、縦軸はドレイン電流（Ｉｄ（Ａ））と電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））、横軸はゲート電圧（Ｖｇ（Ｖ））を表す。図３７及び図３８では、Ｉｄ－Ｖｇ特性結果を実線で示し、電界効果移動度を点線で示している。また、図３７及び図３８では、１０個のトランジスタのＩｄ－Ｖｇ特性結果、及び、電界効果移動度をそれぞれ重ねて示している。
本実施例で作製したトランジスタは、ｎチャネル型のトランジスタであり、チャネル長（Ｌ）が０．５μｍ、チャネル幅（Ｗ）が６．３μｍ（開口径２μｍφ）となるように作製した。
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、導電層１０４に印加する電圧（ゲート電圧（Ｖｇ））を、－３Ｖから＋３Ｖまで０．１Ｖ刻みで印加した。また、ソース電極に印加する電圧（ソース電圧（Ｖｓ））を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極に印加する電圧（ドレイン電圧（Ｖｄ））を、０．１Ｖ及び１．２Ｖとした。
図３７及び図３８に示すように、本実施例で作製したトランジスタは、良好なスイッチング特性を示しており、オン電流が高いことが確認できた。
しきい値電圧（Ｖｔｈ）の平均値は、トランジスタＡで０．２Ｖ、トランジスタＢで０．１２Ｖであった。また、Ｖｔｈの３σは、トランジスタＡで０．１７Ｖ、トランジスタＢで０．１１Ｖであった。なお、σは標準偏差を示す。
また、サブスレッショルドスイング値（Ｓ値）の平均値は、トランジスタＡ及びトランジスタＢともに、０．０７Ｖ／ｄｅｃであった。ここで、Ｓ値とは、ドレイン電圧一定にてドレイン電流を１桁変化させるサブスレッショルド領域でのゲート電圧の変化量をいう。
また、電界効果移動度（μＦＥ）の平均値は、トランジスタＡで６．７ｃｍ２／Ｖｓ、トランジスタＢで、２３．０ｃｍ２／Ｖｓであった。
ここで、ガラス基板に厚さ約４０ｎｍの金属酸化物膜を成膜し、ホール効果測定によって求めた各金属酸化物膜の材料のホール効果移動度の結果を図３９に示す。
図３９に示す、ＩＧＺＯ（１：１：１）、ＩＧＺＯ（４：２：３）、ＩＧＺＯ（５：１：３）は、それぞれ、スパッタリング法により、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、または５：１：３である金属酸化物ターゲットを用いて成膜した膜である。ＩＴＺＯ（３：１：１）は、スパッタリング法により、原子数比がＩｎ：Ｓｎ：Ｚｎ＝３：１：１である金属酸化物ターゲットを用いて成膜した膜である。ＩＺＯ（４：１）は、スパッタリング法により、原子数比がＩｎ：Ｚｎ＝４：１である金属酸化物ターゲットを用いて成膜した膜である。
図３９に示すように、ＩＺＯ（４：１）のホール効果移動度は、ＩＧＺＯ（１：１：１）のホール効果移動度の３倍に近い値であった。
前述の通り、ＩＺＯ（４：１）膜を半導体層１０８に用いたトランジスタＢの電界効果移動度の平均値は、ＩＧＺＯ（１：１：１）膜を半導体層１０８に用いたトランジスタＡの電界効果移動度の平均値の約３倍であり、ホール効果移動度の結果と概ね対応する結果が得られた。
また、Ｖｄ＝５Ｖ、Ｖｇ＝１０Ｖの条件において、トランジスタＡのオン電流は、約７２μＡ／μｍであり、トランジスタＢのオン電流は、約１７５μＡ／μｍであった。
本実施例の結果から、半導体層１０８にＩｎ－Ｇａ－Ｚｎ酸化物膜を用いたトランジスタＡ、半導体層１０８にＩｎ－Ｚｎ酸化物膜を用いたトランジスタＢともに、良好なスイッチング特性を得ることができた。特に、Ｉｎ－Ｚｎ酸化物膜を用いたトランジスタＢは、Ｉｎ－Ｇａ－Ｚｎ酸化物膜を用いたトランジスタＡに比べて、高いオン電流が得られており、電界効果移動度は、約３倍の値が得られた。
本実施例では、本発明の一態様のトランジスタを作製し、評価した結果について説明する。
本実施例では、図１（Ａ）乃至図１（Ｃ）等に示すトランジスタ１００の構造に対応するトランジスタを作製した。具体的には、基板上に、導電層１１２ａ、絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ）、導電層１１２ｂ、半導体層１０８、絶縁層１０６、導電層１０４を形成した。さらに、トランジスタを覆う絶縁層（図示しない）を形成した。
本実施例で作製したトランジスタの作製方法は、実施例１を参照できるため、詳細な説明は省略する。
本実施例では、半導体層１０８にＩｎ－Ｇａ－Ｚｎ酸化物膜を用いた。
本実施例では、絶縁膜１１０ａｆとして、厚さ約７０ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。また、絶縁膜１１０ｂｆとして、厚さ約１００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。絶縁膜１１０ａｆは、絶縁膜１１０ｂｆと比べて、水素の含有量が多くなる条件で成膜した。本実施例で用いた、絶縁膜１１０ａｆの成膜ガスと、絶縁膜１１０ｂｆの成膜ガスと、の双方に、ＮＨ３ガスが含まれている。絶縁膜１１０ａｆは、絶縁膜１１０ｂｆと比べて、ＮＨ３ガスの流量の割合が高い条件で成膜した。
また、本実施例では、絶縁膜１１０ｃｆとして、厚さ約５００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により成膜した。そして、絶縁膜１１０ｃｆを成膜した後、大気開放せず、連続してプラズマ処理を行った（ｉｎ－ｓｉｔｕでプラズマ処理を行った、ともいえる）。
また、金属酸化物層１４９としては、厚さ約２０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を成膜した。Ｉｎ－Ｇａ－Ｚｎ酸化物膜は、スパッタリング法により、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である金属酸化物ターゲットを用いて、酸素流量比１００％、基板温度は室温で、形成した。金属酸化物層１４９を形成した後、ＣＤＡ雰囲気下にて２５０℃、１時間の加熱処理を行った。
絶縁膜１１０ｄｆとして、厚さ約５０ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。また、絶縁膜１１０ｅｆとして、厚さ約１００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により成膜した。絶縁膜１１０ｅｆは、絶縁膜１１０ｄｆと比べて、水素の含有量が多くなる条件で成膜した。本実施例で用いた、絶縁膜１１０ｄｆの成膜ガスと、絶縁膜１１０ｅｆの成膜ガスと、の双方に、ＮＨ３ガスが含まれている。絶縁膜１１０ｅｆは、絶縁膜１１０ｄｆと比べて、ＮＨ３ガスの流量の割合が高い条件で成膜した。
次に、本実施例で作製したトランジスタのＩｄ－Ｖｇ特性を測定した。図４０及び図４１にトランジスタのＩｄ－Ｖｇ特性結果を示す。
図４０は、導電層１１２ｂをソース電極として機能させた場合の結果であり、図４１は、導電層１１２ａをソース電極として機能させた場合の結果である。
図４０及び図４１において、縦軸はドレイン電流（Ｉｄ（Ａ））と電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））、横軸はゲート電圧（Ｖｇ（Ｖ））を表す。図４０及び図４１では、Ｉｄ－Ｖｇ特性結果を実線で示し、電界効果移動度を点線で示している。
また、図４０及び図４１では、Ｉｄ－Ｖｄ特性の測定の前後におけるＩｄ－Ｖｇ特性結果を重ねて示している。なお、Ｉｄ－Ｖｄ特性の測定では、ドレイン電圧（Ｖｄ）が０Ｖから１５Ｖまでの範囲で、ゲート電圧が２Ｖ、４Ｖ、及び６ＶのときのＩｄ－Ｖｄ特性を測定した。
本実施例で作製したトランジスタは、ｎチャネル型のトランジスタであり、チャネル長（Ｌ）が０．５μｍ、チャネル幅（Ｗ）が６．３μｍ（開口径２μｍφ）となるように作製した。
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、導電層１０４に印加する電圧（ゲート電圧（Ｖｇ））を、－３Ｖから＋３Ｖまで０．１Ｖ刻みで印加した。また、ソース電極に印加する電圧（ソース電圧（Ｖｓ））を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極に印加する電圧（ドレイン電圧（Ｖｄ））を、０．１Ｖ及び１．２Ｖとした。
図４０及び図４１に示すように、本実施例で作製したトランジスタは、導電層１１２ａと導電層１１２ｂのどちらがソース電極であっても、良好なスイッチング特性を示した。
また、図４０及び図４１に示すように、Ｉｄ－Ｖｄ特性の測定の前後において、Ｉｄ－Ｖｇ特性に大きな変化が見られず、トランジスタの劣化が抑制されていることが確認できた。本実施例のトランジスタは、絶縁層１１０ａ及び絶縁層１１０ｅを有するため、半導体層１０８の、ドレイン電極と接する領域と、チャネル形成領域と、の間に、低抵抗領域が形成されたと考えられる。そのため、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生が抑制され、トランジスタの劣化が抑制されたと考えられる。
Ｄ１４３ 直径
Ｌ１００ チャネル長
Ｌｉｎ 光
Ｔ１０３ 厚さ
Ｔ１１０ 厚さ
Ｗ１００ チャネル幅
１０Ａ 半導体装置
１０Ｂ 半導体装置
１０Ｃ 半導体装置
１０Ｄ 半導体装置
１０ 半導体装置
１１Ｂ 副画素
１１Ｇ 副画素
１１Ｒ 副画素
５０Ａ 表示装置
５０Ｂ 表示装置
５０Ｃ 表示装置
５０Ｄ 表示装置
５０Ｅ 表示装置
５０Ｆ 表示装置
５０Ｇ 表示装置
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１００Ｉ トランジスタ
１００Ｊ トランジスタ
１００ トランジスタ
１０２ 基板
１０３ 導電層
１０４ａ 導電層
１０４ 導電層
１０６ 絶縁層
１０８ａ 半導体層
１０８ｆ 金属酸化物膜
１０８ｎ 領域
１０８ 半導体層
１１０ａ 絶縁層
１１０ａｆ 絶縁膜
１１０ｂ 絶縁層
１１０ｂｆ 絶縁膜
１１０ｃ 絶縁層
１１０ｃｆ 絶縁膜
１１０ｄ 絶縁層
１１０ｄｆ 絶縁膜
１１０ｅ 絶縁層
１１０ｅｆ 絶縁膜
１１０ｆ 絶縁層
１１０ｆ１ 絶縁層
１１０ 絶縁層
１１１Ｂ 画素電極
１１１Ｇ 画素電極
１１１Ｒ 画素電極
１１１Ｓ 画素電極
１１２ａ 導電層
１１２ａ＿１ 導電層
１１２ａ＿２ 導電層
１１２Ｂ 導電層
１１２ｂ 導電層
１１２ｂ＿１ 導電層
１１２ｂ＿２ 導電層
１１２ｃ 導電層
１１２ｆ 導電膜
１１３Ｂ ＥＬ層
１１３Ｇ ＥＬ層
１１３Ｒ ＥＬ層
１１３Ｓ 機能層
１１３ ＥＬ層
１１４ 共通層
１１５ 共通電極
１１７ 遮光層
１１８Ｂ 犠牲層
１１８Ｇ 犠牲層
１１８Ｒ 犠牲層
１１９Ｂ 犠牲層
１１９Ｇ 犠牲層
１２３ 導電層
１２４Ｂ 導電層
１２４Ｇ 導電層
１２４Ｒ 導電層
１２５ｆ 絶縁膜
１２５ 絶縁層
１２６Ｂ 導電層
１２６Ｇ 導電層
１２６Ｒ 導電層
１２７ 絶縁層
１２８ 層
１３０Ｂ 発光素子
１３０Ｇ 発光素子
１３０Ｒ 発光素子
１３０Ｓ 受光素子
１３１ 保護層
１３２Ｂ 着色層
１３２Ｇ 着色層
１３２Ｒ 着色層
１３３Ｂ 層
１３３Ｂｆ 膜
１３３Ｇ 層
１３３Ｒ 層
１３３ 層
１４０ 接続部
１４１ａ 開口
１４１ 開口
１４２ 接着層
１４３ａ 開口
１４３ 開口
１４６ 開口
１４８ 開口
１４９ 金属酸化物層
１５１ 基板
１５２ 基板
１５３ 絶縁層
１６２ 表示部
１６４ 回路部
１６５ 配線
１６６ 導電層
１７２ ＦＰＣ
１７３ ＩＣ
１９５ 絶縁層
２００ トランジスタ
２０１ 画素
２０４ 接続部
２０５Ｂ トランジスタ
２０５Ｄ トランジスタ
２０５Ｇ トランジスタ
２０５Ｒ トランジスタ
２０５Ｓ トランジスタ
２０６ 絶縁層
２０８ 半導体層
２１０ａ 絶縁層
２１０ｂ 絶縁層
２１０ｃ 絶縁層
２１０ｄ 絶縁層
２１０ｅ 絶縁層
２１０ 絶縁層
２１２ 導電層
２１４ 導電層
２１８ 絶縁層
２３５ 絶縁層
２３７ 絶縁層
２４１ 開口
２４２ 接続層
２４３ 開口
２５０ トランジスタ
２５２ 絶縁層
２５３ａ ドレイン領域
２５３ｂ チャネル形成領域
２５３ｃ ソース領域
２５３ 半導体層
２５４ 絶縁層
２５５ 導電層
２５６ 絶縁層
２５７ａ 開口
２５７ｂ 開口
２５８ａ 導電層
２５８ｂ 導電層
２５９ 導電層
３５２ 指
３５３ 層
３５５ 回路層
３５７ 層
７００Ａ 電子機器
７００Ｂ 電子機器
７２１ 筐体
７２３ 装着部
７２７ イヤフォン部
７５０ イヤフォン
７５１ 表示パネル
７５３ 光学部材
７５６ 表示領域
７５７ フレーム
７５８ 鼻パッド
８００Ａ 電子機器
８００Ｂ 電子機器
８２０ 表示部
８２１ 筐体
８２２ 通信部
８２３ 装着部
８２４ 制御部
８２５ 撮像部
８２７ イヤフォン部
８３２ レンズ
６５００ 電子機器
６５０１ 筐体
６５０２ 表示部
６５０３ 電源ボタン
６５０４ ボタン
６５０５ スピーカ
６５０６ マイク
６５０７ カメラ
６５０８ 光源
６５１０ 保護部材
６５１１ 表示パネル
６５１２ 光学部材
６５１３ タッチセンサパネル
６５１５ ＦＰＣ
６５１６ ＩＣ
６５１７ プリント基板
６５１８ バッテリ
７０００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機
９０００ 筐体
９００１ 表示部
９００２ カメラ
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ アイコン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９１０３ タブレット端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (14)

  1. 半導体層、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、第５の絶縁層、及び、第６の絶縁層を有し、
    前記第１の絶縁層は、前記第１の導電層の上面と接し、
    前記第２の絶縁層は、前記第１の絶縁層の上面と接し、
    前記第３の絶縁層は、前記第２の絶縁層の上面と接し、
    前記第４の絶縁層は、前記第３の絶縁層の上面と接し、
    前記第５の絶縁層は、前記第４の絶縁層の上面と接し、
    前記第２の導電層は、前記第５の絶縁層上に位置し、
    前記半導体層は、前記第１の導電層の上面、前記第１の絶縁層の側面、前記第２の絶縁層の側面、前記第３の絶縁層の側面、前記第４の絶縁層の側面、前記第５の絶縁層の側面、及び、前記第２の導電層と接し、
    前記第６の絶縁層は、前記半導体層上に位置し、
    前記第３の導電層は、前記第６の絶縁層上に位置し、かつ、前記第６の絶縁層を介して前記半導体層と重なり、
    前記第１の絶縁層は、前記第２の絶縁層と比べて、水素の含有量が多い領域を有し、
    前記第５の絶縁層は、前記第４の絶縁層と比べて、水素の含有量が多い領域を有し、
    前記第３の絶縁層は、酸素を含む、半導体装置。
  2. 半導体層、第１の導電層、第２の導電層、第３の導電層、第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、第５の絶縁層、及び、第６の絶縁層を有し、
    前記第１の絶縁層は、前記第１の導電層の上面と接し、
    前記第２の絶縁層は、前記第１の絶縁層の上面と接し、
    前記第３の絶縁層は、前記第２の絶縁層の上面と接し、
    前記第４の絶縁層は、前記第３の絶縁層の上面と接し、
    前記第５の絶縁層は、前記第４の絶縁層の上面と接し、
    前記第２の導電層は、前記第５の絶縁層上に位置し、
    前記第１の絶縁層乃至前記第５の絶縁層、及び、前記第２の導電層は、前記第１の導電層に達する開口を有し、
    前記半導体層は、前記第１の導電層の上面、前記第１の絶縁層の側面、前記第２の絶縁層の側面、前記第３の絶縁層の側面、前記第４の絶縁層の側面、及び、前記第５の絶縁層の側面と、前記開口の内側で接し、かつ、前記第２の導電層と接し、
    前記第６の絶縁層は、前記半導体層上に位置し、
    前記第３の導電層は、前記第６の絶縁層上に位置し、かつ、前記開口と重なる位置で前記第６の絶縁層を介して前記半導体層と重なり、
    前記第１の絶縁層は、前記第２の絶縁層と比べて、水素の含有量が多い領域を有し、
    前記第５の絶縁層は、前記第４の絶縁層と比べて、水素の含有量が多い領域を有し、
    前記第３の絶縁層は、酸素を含む、半導体装置。
  3. 請求項１または２において、
    走査透過電子顕微鏡の透過電子像で、前記第１の絶縁層は、前記第２の絶縁層よりも明度が高い、半導体装置。
  4. 請求項１または２において、
    走査透過電子顕微鏡の透過電子像で、前記第５の絶縁層は、前記第４の絶縁層よりも明度が高い、半導体装置。
  5. 請求項１または２において、
    前記第１の絶縁層、及び、前記第５の絶縁層は、それぞれ、加熱により水素を放出する層であり、
    前記第３の絶縁層は、加熱により酸素を放出する層である、半導体装置。
  6. 請求項１または２において、
    前記第３の絶縁層は、前記第２の絶縁層と比べて、酸素の含有量が多い領域を有する、半導体装置。
  7. 請求項１または２において、
    前記第３の絶縁層は、酸化絶縁層または酸化窒化絶縁層である、半導体装置。
  8. 請求項１または２において、
    前記第１の絶縁層、前記第２の絶縁層、前記第４の絶縁層、及び前記第５の絶縁層は、それぞれ、窒化シリコン層または窒化酸化シリコン層であり、
    前記第３の絶縁層は、酸化シリコン層または酸化窒化シリコン層である、半導体装置。
  9. 請求項１または２において、
    前記第１の絶縁層、及び、前記第５の絶縁層は、それぞれ、窒化シリコン層または窒化酸化シリコン層であり、
    前記第２の絶縁層、及び、前記第４の絶縁層は、それぞれ、酸化アルミニウム層であり、
    前記第３の絶縁層は、酸化シリコン層または酸化窒化シリコン層である、半導体装置。
  10. 請求項１または２において、
    前記半導体層は、前記第２の導電層の上面及び側面と接する、半導体装置。
  11. 請求項１または２において、
    前記半導体層は、金属酸化物を有する、半導体装置。
  12. 第１の導電層を形成し、
    前記第１の導電層上に、第１の絶縁膜を形成し、
    前記第１の絶縁膜上に、第２の絶縁膜を形成し、
    前記第２の絶縁膜上に、第３の絶縁膜を形成し、
    前記第３の絶縁膜上に、第４の絶縁膜を形成し、
    前記第４の絶縁膜上に、第５の絶縁膜を形成し、
    前記第５の絶縁膜上に、前記第１の導電層と重なる領域に第１の開口を有する第２の導電層を形成し、
    前記第１の絶縁膜乃至前記第５の絶縁膜を加工することで、前記第１の導電層に達する第２の開口を有する第１の絶縁層乃至第５の絶縁層を形成し、
    前記第１の導電層の上面、前記第１の絶縁層乃至前記第５の絶縁層の側面、並びに前記第２の導電層の上面及び側面と接する半導体層を形成し、
    前記半導体層上に、第６の絶縁層を形成し、
    前記第６の絶縁層上に、第３の導電層を形成し、
    前記第１の絶縁膜の成膜ガスは、前記第２の絶縁膜の成膜ガスと比べて、ＮＨ３ガスの流量の割合が大きく、
    前記第５の絶縁膜の成膜ガスは、前記第４の絶縁膜の成膜ガスと比べて、ＮＨ３ガスの流量の割合が大きい、半導体装置の作製方法。
  13. 請求項１２において、
    前記第３の絶縁膜を形成した後に、金属酸化物層を形成することで、前記第３の絶縁膜に酸素を供給し、
    前記金属酸化物層を除去した後に、前記第４の絶縁膜を形成する、半導体装置の作製方法。
  14. 請求項１２または１３において、
    前記第３の絶縁膜を形成した後、大気開放せずに、Ｎ２Ｏガスを含む雰囲気下でプラズマ処理を行う、半導体装置の作製方法。
JP2023123297A 2022-07-29 2023-07-28 半導体装置、及び、半導体装置の作製方法 Pending JP2024019141A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022121215 2022-07-29
JP2022121215 2022-07-29

Publications (1)

Publication Number Publication Date
JP2024019141A true JP2024019141A (ja) 2024-02-08

Family

ID=89508556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023123297A Pending JP2024019141A (ja) 2022-07-29 2023-07-28 半導体装置、及び、半導体装置の作製方法

Country Status (6)

Country Link
US (1) US20240038777A1 (ja)
JP (1) JP2024019141A (ja)
KR (1) KR20240016906A (ja)
CN (1) CN117476700A (ja)
DE (1) DE102023119303A1 (ja)
TW (1) TW202407444A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995909B (zh) * 2024-04-07 2024-06-21 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法、显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230044334A (ko) 2014-09-12 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2022121215A (ja) 2021-02-08 2022-08-19 ヤマハ発動機株式会社 鞍乗型車両

Also Published As

Publication number Publication date
TW202407444A (zh) 2024-02-16
CN117476700A (zh) 2024-01-30
KR20240016906A (ko) 2024-02-06
DE102023119303A1 (de) 2024-02-01
US20240038777A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
JP2024019141A (ja) 半導体装置、及び、半導体装置の作製方法
TW202343590A (zh) 半導體裝置
KR20240011167A (ko) 표시 장치
WO2023218280A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023228004A1 (ja) 半導体装置
WO2023227992A1 (ja) 半導体装置
WO2023199159A1 (ja) 半導体装置
WO2024018317A1 (ja) 半導体装置
WO2024057168A1 (ja) 半導体装置
WO2024013602A1 (ja) トランジスタ、及び、トランジスタの作製方法
WO2024033735A1 (ja) 半導体装置
WO2024042408A1 (ja) 半導体装置
WO2024033739A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024047488A1 (ja) 半導体装置
WO2024121698A1 (ja) 半導体装置
WO2023203425A1 (ja) 半導体装置及び半導体装置の作製方法
WO2023209493A1 (ja) 半導体装置及び半導体装置の作製方法
WO2024134442A1 (ja) 半導体装置
WO2024116030A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024134444A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024074954A1 (ja) 半導体装置及び表示装置
WO2024134441A1 (ja) 半導体装置
WO2023187543A1 (ja) 表示装置
US20230369344A1 (en) Semiconductor device and display device
WO2024069340A1 (ja) 半導体装置、及び、半導体装置の作製方法