KR20230119201A - 표시 장치, 표시 장치의 제작 방법, 및 전자 기기 - Google Patents

표시 장치, 표시 장치의 제작 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20230119201A
KR20230119201A KR1020237024002A KR20237024002A KR20230119201A KR 20230119201 A KR20230119201 A KR 20230119201A KR 1020237024002 A KR1020237024002 A KR 1020237024002A KR 20237024002 A KR20237024002 A KR 20237024002A KR 20230119201 A KR20230119201 A KR 20230119201A
Authority
KR
South Korea
Prior art keywords
layer
display device
insulator
light emitting
oxide
Prior art date
Application number
KR1020237024002A
Other languages
English (en)
Inventor
슌페이 야마자키
šœ페이 야마자키
다카유키 이케다
료타 호도
유이치 야나기사와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230119201A publication Critical patent/KR20230119201A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Abstract

고품질 화상을 표시할 수 있는 표시 장치를 제공한다. 제 1 발광 소자와, 제 2 발광 소자와, 제 1 보호층과, 제 2 보호층과, 공극을 가지는 표시 장치이다. 제 1 발광 소자는 제 1 하부 전극과, 제 1 하부 전극 위의 제 1 EL층과, 제 1 EL층 위의 제 1 상부 전극을 가지고, 제 2 발광 소자는 제 2 하부 전극과, 제 2 하부 전극 위의 제 2 EL층과, 제 2 EL층 위의 제 2 상부 전극을 가진다. 제 1 발광 소자와 제 2 발광 소자는 인접한다. 제 1 보호층은 제 1 발광 소자 위 및 제 2 발광 소자 위에 제공되고, 또한 제 1 EL층의 측면 및 제 2 EL층의 측면과 접하는 영역을 가진다. 제 2 보호층은 제 1 보호층 위에 제공된다. 공극은 제 1 EL층과 제 2 EL층 사이에 제공되고, 또한 제 1 보호층과 제 2 보호층 사이에 제공된다.

Description

표시 장치, 표시 장치의 제작 방법, 및 전자 기기
본 발명의 일 형태는 표시 장치 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 전자 기기에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 본 명세서에서 개시하는 본 발명의 일 형태가 속하는 기술분야의 더 구체적인 예로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
근년에, 표시 장치는 다양한 용도로 응용되는 것이 기대되고 있다. 예를 들어 대형의 표시 장치의 용도로서는 가정용 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 디지털 사이니지(Digital Signage: 전자 간판), 및 PID(Public Information Display) 등이 있다. 또한 휴대 정보 단말기로서 터치 패널을 가지는 스마트폰 및 태블릿 단말기 등의 개발이 진행되고 있다.
또한 표시 장치의 고정세(高精細)화가 요구되고 있다. 고정세 표시 장치가 요구되는 기기로서, 예를 들어 가상 현실(VR: Virtual Reality), 증강 현실(AR: Augmented Reality), 대체 현실(SR: Substitutional Reality), 및 혼합 현실(MR: Mixed Reality)을 위한 기기가 활발히 개발되고 있다.
표시 장치로서는 예를 들어 발광 소자(발광 디바이스라고도 함)를 가지는 발광 장치가 개발되고 있다. 특히 일렉트로루미네선스(Electroluminescence, 이하 EL이라고 표기함) 현상을 이용한 발광 소자(EL 소자, 또는 EL 디바이스라고도 함)는 박형 경량화가 용이하고, 입력 신호에 대하여 고속 응답이 가능하고, 직류 정전압 전원을 사용한 구동이 가능하다는 등의 특징을 가지고, 표시 장치에 응용되고 있다.
특허문헌 1에는, 유기 EL 소자(유기 EL 디바이스라고도 함)를 사용한, VR용 표시 장치가 개시되어 있다.
국제공개공보 WO2018/087625호
본 발명의 일 형태는 고품질 화상을 표시하는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 광 추출 효율이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 개구율이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 고정세 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 저렴한 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제의 하나로 한다.
또는 본 발명의 일 형태는 고품질 화상을 표시하는 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 광 추출 효율이 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 개구율이 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 고정세 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 공정이 간략화된 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신뢰성이 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제 1 발광 소자와, 제 2 발광 소자와, 제 1 보호층과, 제 2 보호층과, 공극을 가지고, 제 1 발광 소자는 제 1 하부 전극과, 제 1 하부 전극 위의 제 1 EL층과, 제 1 EL층 위의 제 1 상부 전극을 가지고, 제 2 발광 소자는 제 2 하부 전극과, 제 2 하부 전극 위의 제 2 EL층과, 제 2 EL층 위의 제 2 상부 전극을 가지고, 제 1 발광 소자와 제 2 발광 소자는 인접하고, 제 1 보호층은 제 1 발광 소자 위 및 제 2 발광 소자 위에 제공되고, 또한 제 1 EL층의 측면 및 제 2 EL층의 측면과 접하는 영역을 가지고, 제 2 보호층은 제 1 보호층 위에 제공되고, 공극은 제 1 EL층과 제 2 EL층 사이에 제공되고, 또한 제 1 보호층과 제 2 보호층 사이에 제공되는 표시 장치이다.
또는 상기 형태에서 제 1 EL층의 측면과 제 2 EL층의 측면의 거리는 1μm 이하의 영역을 가져도 좋다.
또는 상기 형태에서 공극은 질소, 산소, 이산화 탄소, 및 18족 원소 중에서 선택되는 어느 하나 또는 복수를 가져도 좋다.
또는 상기 형태에서 18족 원소는 헬륨, 네온, 아르곤, 제논, 및 크립톤 중에서 선택되는 어느 하나 또는 복수를 가져도 좋다.
또는 상기 형태에서 제 1 보호층의 굴절률은 공극의 굴절률보다 높아도 좋다.
또는 상기 형태에서, 마이크로 렌즈 어레이를 가지고, 마이크로 렌즈 어레이는 제 2 보호층 위에 제공되어도 좋다.
또는 상기 형태에서 제 1 EL층과 제 2 EL층은 서로 다른 색의 광을 방출하는 기능을 가져도 좋다.
또는 상기 형태에서 제 1 트랜지스터와 제 2 트랜지스터를 가지고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 하부 전극과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 하부 전극과 전기적으로 접속되고, 제 1 트랜지스터와 제 2 트랜지스터는 각각 채널 형성 영역에 실리콘 또는 금속 산화물을 가져도 좋다.
본 발명의 일 형태의 표시 장치와 렌즈를 가지는 전자 기기도 본 발명의 일 형태이다.
또는 본 발명의 일 형태는 제 1 하부 전극, 제 1 하부 전극 위의 제 1 EL층, 및 제 1 EL층 위의 제 1 상부 전극을 가지는 제 1 발광 소자와, 제 2 하부 전극, 제 2 하부 전극 위의 제 2 EL층, 및 제 2 EL층 위의 제 2 상부 전극을 가지고, 제 1 발광 소자와 인접한 제 2 발광 소자를 형성하고, 제 1 발광 소자 위 및 제 2 발광 소자 위에 제공되고, 또한 제 1 EL층의 측면 및 제 2 EL층의 측면과 접하는 영역을 가지도록 제 1 보호층을 형성하고, 제 1 EL층과 제 2 EL층 사이에 공극이 제공되도록 제 2 보호층을 형성하는 표시 장치의 제작 방법이다.
또는 상기 형태에서 제 1 보호층은 ALD법을 사용하여 형성하고, 제 2 보호층은 스퍼터링법 또는 CVD법을 사용하여 형성하여도 좋다.
또는 상기 형태에서 제 2 보호층 위에 마이크로 렌즈 어레이를 형성하여도 좋다.
또는 상기 형태에서 제 1 보호층의 굴절률은 공극의 굴절률보다 높아도 좋다.
또는 상기 형태에서 제 1 EL층과 제 2 EL층은 서로 다른 색의 광을 방출하는 기능을 가져도 좋다.
본 발명의 일 형태에 의하여 고품질 화상을 표시하는 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 광 추출 효율이 높은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 개구율이 높은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 고정세 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 저렴한 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신규 표시 장치를 제공할 수 있다.
또는 본 발명의 일 형태에 의하여 고품질 화상을 표시하는 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 광 추출 효율이 높은 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 개구율이 높은 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 고정세 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 공정이 간략화된 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 신규 표시 장치의 제작 방법을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1은 표시 장치의 구성예를 나타낸 단면도이다.
도 2의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 3은 표시 장치의 구성예를 나타낸 단면도이다.
도 4의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 상면도이다.
도 5는 표시 장치의 구성예를 나타낸 사시도이다.
도 6은 표시 장치의 구성예를 나타낸 사시도이다.
도 7의 (A) 내지 (E)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 8은 표시 장치의 구성예를 나타낸 단면도이다.
도 9는 표시 장치의 구성예를 나타낸 단면도이다.
도 10은 표시 장치의 구성예를 나타낸 단면도이다.
도 11은 표시 장치의 구성예를 나타낸 단면도이다.
도 12는 표시 장치의 구성예를 나타낸 단면도이다.
도 13은 표시 장치의 구성예를 나타낸 단면도이다.
도 14는 표시 장치의 구성예를 나타낸 단면도이다.
도 15는 표시 장치의 구성예를 나타낸 단면도이다.
도 16은 표시 장치의 구성예를 나타낸 단면도이다.
도 17은 표시 장치의 구성예를 나타낸 단면도이다.
도 18의 (A)는 표시 장치의 구성예를 나타낸 사시도이다. 도 18의 (B) 및 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 19의 (A)는 표시 장치의 제작 방법의 일례를 나타낸 사시도이다. 도 19의 (B) 및 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 20의 (A1), (A2), (B1), (B2), (C1), 및 (C2)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 21의 (A)는 표시 장치의 제작 방법의 일례를 나타낸 사시도이다. 도 21의 (B) 및 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 22의 (A)는 표시 장치의 제작 방법의 일례를 나타낸 사시도이다. 도 22의 (B) 및 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 23의 (A1), (A2), (B1), 및 (B2)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 24의 (A)는 표시 장치의 구성예를 나타낸 사시도이다. 도 24의 (B) 및 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 25의 (A)는 표시 장치의 제작 방법의 일례를 나타낸 사시도이다. 도 25의 (B) 및 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 26의 (A1), (A2), (B1), (B2), (C1), 및 (C2)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 27의 (A)는 표시 장치의 제작 방법의 일례를 나타낸 사시도이다. 도 27의 (B) 및 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 28은 표시 장치의 구성예를 나타낸 단면도이다.
도 29는 표시 장치의 구성예를 나타낸 단면도이다.
도 30의 (A)는 표시 장치의 구성예를 나타낸 블록도이다. 도 30의 (B)는 화소의 구성예를 나타낸 회로도이다.
도 31의 (A)는 트랜지스터의 구성예를 나타낸 상면도이다. 도 31의 (B) 및 (C)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 32의 (A) 내지 (C)는 발광 소자의 구성예를 나타낸 단면도이다.
도 33의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 33의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 33의 (C)는 CAAC-IGZO막의 나노빔 전자 회절 패턴을 설명하는 도면이다.
도 34의 (A) 내지 (D)는 전자 기기의 일례를 나타낸 도면이다.
도 35의 (A) 및 (B)는 전자 기기의 일례를 나타낸 도면이다.
도 36의 (A) 내지 (C)는 실시예에 따른 샘플의 제작 방법을 나타낸 도면이다.
도 37의 (A), (B1), 및 (B2)는 실시예에 따른 샘플의 STEM 이미지이다.
본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치이고, 반도체 소자(트랜지스터, 다이오드, 및 포토다이오드)를 포함한 회로, 및 이 회로를 포함한 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 포함한 칩, 패키지에 칩을 포함한 전자 부품은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 그 자체가 반도체 장치인 경우나, 반도체 장치를 포함하는 경우가 있다.
또한 본 명세서 등에서 X와 Y가 접속된다고 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 또는 층 등)인 것으로 한다.
X와 Y가 전기적으로 접속되는 경우에는, 일례로서 X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 또는 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온 상태 또는 오프 상태가 제어되는 기능을 가진다. 즉 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 가진다.
X와 Y가 기능적으로 접속되는 경우의 일례로서는 X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(디지털 아날로그 변환 회로, 아날로그 디지털 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 일례로서, X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는, X와 Y는 기능적으로 접속되는 것으로 한다.
또한 X와 Y가 전기적으로 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼워 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼우지 않고 접속되는 경우)를 포함하는 것으로 한다.
또한 회로도상 독립된 구성 요소들이 전기적으로 접속되는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우에는, 하나의 도전막이 배선의 기능 및 전극의 기능의 양쪽의 구성 요소의 기능을 겸비한다. 따라서 본 명세서에서의 전기적인 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서 등에서 "노드"는 회로 구성 또는 디바이스 구조 등에 따라 단자, 배선, 전극, 도전층, 도전체, 또는 불순물 영역 등으로 바꿔 말할 수 있다. 또한 단자 또는 배선 등을 "노드"로 바꿔 말할 수 있다.
또한 본 명세서 등에서 "전압"과 "전위"는 적절히 바꿔 말할 수 있다. "전압"은 기준이 되는 전위와의 전위차를 말하고, 예를 들어 기준이 되는 전위를 그라운드 전위(접지 전위)로 하면, "전압"을 "전위"로 바꿔 말할 수 있다. 또한 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위가 변화됨으로써 예를 들어 배선에 공급되는 전위, 회로에 인가되는 전위, 또는 회로부터 출력되는 전위 등도 변화된다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성 요소의 개수를 한정하는 것이 아니다. 또한 구성 요소의 순서를 한정하는 것이 아니다. 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위 등에서 "제 2"로 언급된 구성 요소가 될 수도 있다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위 등에서 생략될 수도 있다.
또한 본 명세서 등에서 "위에", "아래에", "위쪽에", 또는 "아래쪽에" 등의 배치를 나타내는 용어는 구성 요소끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있는 경우가 있다. 또한 구성 요소끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 따라서 본 명세서 등에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다. 예를 들어 "도전체의 상면에 위치하는 절연체"라는 표현은, 나타낸 도면의 방향을 180° 회전시킴으로써, "도전체의 하면에 위치하는 절연체"라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 '막' 및 '층' 등이라는 용어는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다. 또는, 경우 또는 상황에 따라 '막', '층' 등의 용어를 사용하지 않고, 다른 용어로 바꿀 수 있다. 예를 들어 "도전층" 또는 "도전막"이라는 용어를 "도전체"라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연층", "절연막"이라는 용어를 "절연체"라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 '전극', '배선', 및 '단자' 등이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것은 아니다. 예를 들어 '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 '전극' 또는 '배선'이라는 용어는 복수의 '전극' 또는 '배선'이 일체가 되어 형성되어 있는 경우 등도 포함한다. 또한 예를 들어 '단자'는 '배선' 또는 '전극'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 '단자'라는 용어는 예를 들어 복수의 '전극', '배선', 또는 '단자' 등이 일체가 되어 형성되어 있는 경우 등도 포함한다. 그러므로 예를 들어 '전극'은 '배선' 또는 '단자'의 일부가 될 수 있고, 예를 들어 '단자'는 '배선' 또는 '전극'의 일부가 될 수 있다. 또한 "전극", "배선", 및 "단자" 등의 용어는 경우에 따라 예를 들어 "영역"이라는 용어로 바꿔 말하는 경우가 있다.
본 명세서 등에서 "평행"이란 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행" 또는 "대략 평행"이란 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한 "수직"이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직" 또는 "대략 수직"이란 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 트랜지스터의 채널 형성 영역을 구성할 수 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 할 수 있다. 또한 "OS 트랜지스터"라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터로 바꿔 말할 수 있다.
또한 본 명세서 등에서, 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 또한 본 명세서 등에서 공극이란 기체를 포함하는 영역을 말한다.
또한 본 명세서 등에서 각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
본 명세서에 기재되는 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태의 발명의 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략하는 경우가 있다. 또한 도면을 이해하기 쉽게 하기 위하여, 사시도 또는 상면도 등에서 일부의 구성 요소를 생략한 경우가 있다.
또한 본 명세서의 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 크기 또는 종횡비 등에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈로 인한 신호, 전압, 또는 전류의 편차, 또는 타이밍의 차이로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작된 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치 및 그 제작 방법에 대하여 도면을 사용하여 설명한다.
본 발명의 일 형태는 유기 EL 소자 등의 발광 소자를 가지는 화소가 매트릭스 형태로 배열된 표시 장치에 관한 것이다. 본 발명의 일 형태의 표시 장치는, 인접한 화소에 제공되는 발광 소자끼리가 공기 등의 기체를 포함하는 공극에 의하여 이격된다. 발광 소자가 비스듬한 방향으로 방출하는 광은 공극에 의하여 전반사할 수 있다. 이에 의하여 발광 소자가 방출하는 광이 인접한 화소에 입사하는 것을 억제할 수 있다.
<표시 장치의 구성예_1>
도 1은 표시 장치(10)의 구성예를 나타낸 단면도이다. 도 1에서 단면도의 왼쪽 끝을 A1로 하고, 오른쪽 끝을 A2로 한다.
표시 장치(10)는 기판(81) 위의 트랜지스터(80) 및 소자 분리층(86)을 가진다. 또한 기판(81) 위에는 절연층(131), 절연층(133), 절연층(135), 및 절연층(137)이 제공된다.
또한 표시 장치(10)는 절연층(137) 위의 절연층(71)과, 절연층(71) 위의 절연층(61)과, 절연층(61) 위의 발광 소자(20R), 발광 소자(20G), 및 발광 소자(20B)와, 발광 소자(20R) 위, 발광 소자(20G) 위, 및 발광 소자(20B) 위의 보호층(31)과, 보호층(31) 위의 보호층(33)과, 보호층(33) 위의 마이크로 렌즈 어레이(35)와, 마이크로 렌즈 어레이(35) 위의 접착층(41)과, 접착층(41) 위의 차광층(43)과, 접착층(41) 위 및 차광층(43) 위의 절연층(45)과, 절연층(45) 위의 기판(47)을 가진다. 마이크로 렌즈 어레이(35)와, 절연층(45) 및 차광층(43)은 접착층(41)에 의하여 접합된다. 또한 도 1에서는 절연층(71)을 제공하는 구성을 예시하였지만, 이에 한정되지 않는다. 예를 들어 절연층(71)을 제공하지 않고 절연층(137) 위에 절연층(61)을 제공하는 구성으로 하여도 좋다.
또한 표시 장치(10)는 도전층(63)과, 도전층(65)과, 도전층(67)과, 도전층(69)을 가진다. 여기서, 도전층(67)은 절연층(131), 절연층(133), 절연층(135), 및 절연층(137)에 매립되고, 도전층(69)은 절연층(71)에 매립되고, 도전층(63) 및 도전층(65)은 절연층(61)에 매립된다. 또한 도전층(67)과 절연층(137)은 같은 정도의 높이가 될 수 있고, 도전층(69)과 절연층(71)은 같은 정도의 높이가 될 수 있고, 도전층(65)과 절연층(61)은 같은 정도의 높이가 될 수 있다.
도 1에서 A1-A2 방향을 x 방향으로 하고, 표시 장치(10)의 높이 방향을 z 방향으로 한다. 또한 xz면과 수직인 방향을 y 방향으로 한다. 다른 도면에서도 마찬가지로 표현하는 경우가 있다.
본 명세서 등에서 예를 들어 "A 위의 B", 또는 "A 아래의 B"라고 하는 경우, A와 B가 접하는 영역을 반드시 가질 필요는 없다.
또한 본 명세서 등에서 "소자"라는 용어는 "디바이스"로 바꿔 말할 수 있는 경우가 있다. 예를 들어 발광 소자를 발광 디바이스라고 할 수 있다.
또한 본 명세서 등에서 예를 들어 발광 소자(20R), 발광 소자(20G), 및 발광 소자(20B)의 공통 사항을 설명하는 경우, 또는 상기 3개를 구별할 필요가 없는 경우에는 단순히 "발광 소자(20)"라고 기재하는 경우가 있다. 다른 요소에 대해서도 마찬가지이다.
도 1에 나타낸 바와 같이, 발광 소자(20)와 트랜지스터(80)는 적층되어 제공된다. 여기서 발광 소자(20)가 제공되는 층을 층(121)으로 하고, 트랜지스터(80)가 제공되는 층을 층(125)으로 한다.
발광 소자(20R)는 하부 전극(21)과, EL층(23R)과, 상부 전극(25)을 가진다. 발광 소자(20G)는 하부 전극(21)과, EL층(23G)과, 상부 전극(25)을 가진다. 발광 소자(20B)는 하부 전극(21)과, EL층(23B)과, 상부 전극(25)을 가진다. 발광 소자(20)는 톱 이미션형 발광 소자로 할 수 있다. 발광 소자(20)가 톱 이미션형 발광 소자인 경우, 하부 전극(21)은 가시광을 반사하는 기능을 가지고, 상부 전극(25)은 가시광을 투과시키는 기능을 가진다. 또한 하부 전극(21)은 표시 장치(10)의 화소 전극으로서의 기능을 가진다.
표시 장치(10)는 화소(50R)와, 화소(50G)와, 화소(50B)를 가진다. 화소(50R)에는 발광 소자(20R)가 제공되고, 화소(50G)에는 발광 소자(20G)가 제공되고, 화소(50B)에는 발광 소자(20B)가 제공된다. 또한 화소(50R)와, 화소(50G)와, 화소(50B)에는 각각 트랜지스터(80)가 제공된다. 트랜지스터(80)의 소스 및 드레인 중 한쪽은 도전층(67), 도전층(69), 도전층(63), 및 도전층(65)을 통하여 발광 소자(20R)가 가지는 하부 전극(21), 발광 소자(20G)가 가지는 하부 전극(21), 또는 발광 소자(20B)가 가지는 하부 전극(21)과 전기적으로 접속된다.
여기서, 도전층(63)은 예를 들어 배선으로서의 기능을 가진다. 또한 도전층(69)은 예를 들어 도전층(67)과 도전층(63)을 전기적으로 접속하기 위한 플러그로서의 기능을 가지고, 도전층(65)은 예를 들어 도전층(63)과 하부 전극(21)을 전기적으로 접속하기 위한 플러그로서의 기능을 가진다.
본 명세서 등에서는 배선과, 상기 배선과 전기적으로 접속되는 플러그가 일체화되어 있어도 좋다. 즉 도전층의 일부가 배선으로서 기능하고, 다른 일부가 플러그로서 기능하여도 좋다.
층(125)에는, 화소(50)가 가지는 트랜지스터에 더하여 주사선 구동 회로 등의 구동 회로가 가지는 트랜지스터를 제공할 수 있다. 본 명세서 등에서 층(125)에 제공되는 트랜지스터를 트랜지스터(80)로 한다.
트랜지스터(80)는 채널 형성 영역에 실리콘을 가지는 트랜지스터(Si 트랜지스터)로 할 수 있다. Si 트랜지스터가 가지는 실리콘은 단결정 실리콘, 다결정 실리콘(폴리실리콘), 및 비정질 실리콘(amorphous silicon) 등으로 할 수 있다. 특히 트랜지스터(80)의 채널 형성 영역은 단결정 실리콘에 의하여 형성되는 것이 바람직하다.
트랜지스터(80)는 게이트 전극으로서의 기능을 가지는 도전층(82)과, 게이트 절연층으로서의 기능을 가지는 절연층(83)과, 기판(81)의 일부를 가진다. 또한 트랜지스터(80)는 채널 형성 영역을 포함하는 반도체 영역, 소스 영역 및 드레인 영역 중 한쪽으로서의 기능을 가지는 저저항 영역(85a), 그리고 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(85b)을 가진다. 트랜지스터(80)는 p채널형 및 n채널형 중 어느 쪽이라도 좋다. 또는 트랜지스터(80)는 n채널형 트랜지스터와 p채널형 트랜지스터가 조합된, 소위 CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터로 하여도 좋다.
트랜지스터(80)는 소자 분리층(86)에 의하여 다른 트랜지스터와 전기적으로 분리된다. 도 1에서는 소자 분리층(86)에 의하여 트랜지스터(80)끼리가 전기적으로 분리되는 경우를 나타내었다. 소자 분리층(86)은 LOCOS(LOCal Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법 등을 사용하여 형성할 수 있다.
도 2의 (A)는 도 1에 나타낸 트랜지스터(80)의 채널 폭 방향(A3-A4 방향)의 구성예를 나타낸 단면도이다.
도 1 및 도 2의 (A)에 나타낸 바와 같이, 트랜지스터(80)에서는 반도체 영역이 볼록 형상을 가진다. 또한 반도체 영역의 측면 및 상면을, 절연층(83)을 개재(介在)하여 도전층(82)이 덮도록 제공되어 있다. 도전층(82)에는 이 층의 일함수를 조정하는 재료를 사용할 수 있다.
도 1, 및 도 2의 (A)에 나타낸 트랜지스터(80)와 같은, 반도체 영역이 볼록 형상을 가지는 트랜지스터는 반도체 기판의 볼록부를 이용하기 때문에 fin형 트랜지스터라고 한다. 또한 볼록부의 상부에 접하여, 볼록부를 형성하기 위한 마스크로서의 기능을 가지는 절연체를 가져도 좋다. 또한 도 1에서는 기판(81)의 일부를 가공하여 볼록부를 형성하는 구성을 나타내었지만, SOI(Silicon On Insulator) 기판을 가공하여 볼록 형상을 가지는 반도체를 형성하여도 좋다.
도 2의 (B) 및 (C)는 트랜지스터(80)의 채널 길이 방향(도 1에서는 A1-A2 방향)의 구성예를 나타낸 단면도이고, 도 1에 나타낸 트랜지스터(80)의 변형예이다. 도 2의 (B)에 나타낸 트랜지스터(80)는 플레이너형 트랜지스터인 점이 도 1에 나타낸 트랜지스터(80)와 다르다. 또한 도 2의 (C)에 나타낸 구성은 기판(81) 위에 절연층(88)이 제공되고, 절연층(88) 위에 트랜지스터(80)가 제공되는 점이 도 1에 나타낸 구성과 다르다.
도 2의 (C)에 나타낸 트랜지스터(80)는 반도체층(87)을 가진다. 반도체층(87)은 박막으로 할 수 있고, 예를 들어 실리콘을 가지는 박막으로 할 수 있다. 구체적으로는 반도체층(87)은 비정질 실리콘 또는 저온 폴리실리콘을 가지는 박막으로 할 수 있다. 또한 반도체층(87)은 절연층(88) 위에 형성된 단결정 실리콘(SOI)으로 할 수 있다.
도 1에 나타낸 절연층(131), 절연층(133), 절연층(135), 절연층(137), 절연층(71), 및 절연층(61)은 층간막으로서의 기능을 가진다. 또한 절연층(131), 절연층(133), 절연층(135), 절연층(137), 절연층(71), 및 절연층(61)은 각각 아래쪽의 요철 형상을 피복하는 평탄화층으로서의 기능을 가져도 좋다.
EL층(23R), EL층(23G), 및 EL층(23B)은 적어도 발광층을 가진다. 상기 발광층은 각각 다른 색의 광을 방출하는 기능을 가질 수 있다. 예를 들어 EL층(23R)이 가지는 발광층은 적색의 광을 방출하는 기능을 가지고, EL층(23G)이 가지는 발광층은 녹색의 광을 방출하는 기능을 가지고, EL층(23B)이 가지는 발광층은 청색의 광을 방출하는 기능을 가진다. 또한 EL층(23R)이 가지는 발광층, EL층(23G)이 가지는 발광층, 및 EL층(23B)이 가지는 발광층은 시안, 마젠타, 황색 등의 광을 방출하는 기능을 가져도 좋다. 또한 도 1에서는 3종류의 EL층(23)을 나타내었지만, 표시 장치(10)는 4종류 이상의 EL층(23)을 가져도 좋다. 예를 들어 표시 장치(10)는 적색의 광을 방출하는 EL층(23R)과, 녹색의 광을 방출하는 EL층(23G)과, 청색의 광을 방출하는 EL층(23B)에 더하여 백색의 광을 방출하는 EL층(23)을 가져도 좋다.
본 명세서 등에서 예를 들어 EL층이 가지는 발광층이 방출하는 광을, 단순히 EL층이 방출하는 광이라고 하는 경우가 있다.
EL층(23R), EL층(23G), 및 EL층(23B)이 각각 다른 색의 광을 방출하는 발광 소자(20)의 구조를 SBS(Side By Side) 구조라고 한다. 발광 소자(20)를 SBS 구조로 함으로써, 모든 EL층(23)이 동일한 색의 광을 방출하는 경우보다, 표시 장치(10)의 소비 전력을 저감할 수 있다.
인접한 화소(50)의 경계부 및 그 주변부에 차광층(43)이 제공된다. 이에 의하여 다른 색의 광이 혼색되는 것을 억제할 수 있기 때문에, 표시 장치(10)는 고품질 화상을 표시할 수 있다. 또한 본 실시형태에서는 차광층(43)을 제공하는 구성을 예시하였지만, 이에 한정되지 않고, 차광층(43)을 제공하지 않는 구성으로 하여도 좋다.
보호층(31)은 발광 소자(20R)의 측면, 발광 소자(20G)의 측면, 및 발광 소자(20B)의 측면과 접하는 영역을 가진다. 구체적으로 보호층(31)은 하부 전극(21)의 측면, EL층(23R)의 측면, EL층(23G)의 측면, EL층(23B)의 측면, 및 상부 전극(25)의 측면과 접하는 영역을 가진다. 보호층(31)은 인접한 발광 소자(20)를 이격하는 개구부를 피복하도록 형성된다. 보호층(31)은 절연층으로 할 수 있고, 예를 들어 금속 산화막 또는 금속 질화막을 사용할 수 있다. 상기 금속 산화막으로서는 예를 들어 산화 알루미늄 또는 산화 하프늄을 가지는 층으로 할 수 있다. 또한 상기 금속 질화막으로서는 질화 알루미늄 또는 질화 하프늄을 가지는 층으로 할 수 있다.
보호층(31)은 물 및 수소 등의 불순물이 확산되기 어려운 층으로 한다. 또는 보호층(31)은 물 및 수소 등의 불순물을 포획(게터링이라고도 함)할 수 있는 층으로 한다. 이에 의하여 불순물이 발광 소자(20), 구체적으로는 예를 들어 EL층(23)에 침입하는 것을 억제할 수 있다. 이로써 표시 장치(10)의 신뢰성을 높일 수 있다.
보호층(33)은 보호층(31) 위에 형성된다. 보호층(33)은 절연층으로 할 수 있고, 예를 들어 산화물, 질화물, 또는 산질화물을 사용할 수 있다. 상기 산화물로서는 산화 실리콘, 산화 알루미늄, 또는 산화 하프늄을 가지는 층으로 할 수 있다. 또한 상기 질화물로서는 질화 실리콘 또는 질화 알루미늄을 가지는 층으로 할 수 있다. 또한 상기 산질화물로서는 산화질화 실리콘, 질화산화 실리콘, 산화질화 알루미늄, 또는 질화산화 알루미늄을 가지는 층으로 할 수 있다.
또한 본 명세서에서 산화질화 실리콘이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
또한 보호층(33)은 반도체층으로 할 수 있고, 예를 들어 In과, Ga과, Zn을 포함하는 금속 산화물(IGZO라고도 함)을 가지는 층으로 할 수 있다. 또한 보호층(33)은 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 절연층과 반도체층의 적층 구조로 하여도 좋고, 예를 들어 질화 실리콘을 가지는 층과 금속 산화물을 가지는 층의 적층 구조로 하여도 좋다. 구체적으로 보호층(33)은 예를 들어 아래층이 질화 실리콘을 가지는 층이고, 위층이 금속 산화물을 가지는 층인 2층 적층 구조로 하여도 좋다.
또한 보호층(33)으로서 상술한 IGZO를 사용하는 경우 웨트 에칭법 또는 드라이 에칭법을 사용하여 가공할 수 있다. 예를 들어 보호층(33)으로서 IGZO를 사용하는 경우 옥살산, 인산, 또는 혼합 약액(예를 들어 인산, 아세트산, 질산, 및 물의 혼합 약액(혼산 알루미늄 에칭액이라고도 함)) 등의 약액을 사용할 수 있다. 또한 상기 혼산 알루미늄 에칭액으로서는 체적비로 인산:아세트산:질산:물=53.3:6.7:3.3:36.7 근방의 비율로 할 수 있다.
보호층(33)은 보호층(31)과 마찬가지로 물 및 수소 등의 불순물이 확산되기 어려운 층, 또는 물 및 수소 등의 불순물을 포획(게터링이라고도 함)할 수 있는 층으로 하는 것이 바람직하다. 이로써 표시 장치(10)의 신뢰성을 높일 수 있다.
보호층(33)은 보호층(31)보다 피복성이 낮은 방법으로 성막하는 것이 바람직하다. 예를 들어 보호층(31)을 원자층 성막(ALD: Atomic Layer Deposition)법으로 성막하고, 보호층(33)을 스퍼터링법 또는 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법으로 성막한다. 이에 의하여, 인접한 발광 소자(20)를 이격하는 개구부가 보호층(33)에 의하여 피복되지 않고 공극(30)이 형성된다.
하부 전극(21) 사이의, 예를 들어 x 방향의 거리가 짧을수록 상기 개구부의 종횡비(z 방향의 거리/x 방향의 거리)가 높아지기 때문에 공극(30)이 형성되기 쉬워진다. 예를 들어 상기 x 방향의 거리를 1μm 이하, 바람직하게는 500nm 이하, 더 바람직하게는 200nm 이하, 100nm 이하, 90nm 이하, 70nm 이하, 50nm 이하, 30nm 이하, 20nm 이하, 15nm 이하, 또는 10nm로 하면 공극(30)을 적합하게 형성할 수 있다. 바꿔 말하면 EL층(23R)의 측면과 EL층(23G)의 측면의 거리, 또는 EL층(23G)의 측면과 EL층(23B)의 측면의 거리가 1μm 이하의 영역을 가지고, 바람직하게는 0.5μm(500nm)의 영역을 가지고, 더 바람직하게는 200nm 이하의 영역, 또는 100nm 이하의 영역을 가지고, 더욱 바람직하게는 90nm 이하의 영역을 가진다.
공극(30)은 예를 들어 공기, 질소, 산소, 이산화 탄소, 및 18족 원소 중에서 선택되는 어느 하나 또는 복수를 가진다. 또한 공극(30)에는 예를 들어 보호층(33)의 성막 시에 사용하는 기체가 포함되는 경우가 있다. 예를 들어 스퍼터링법에 의하여 보호층(33)을 성막하는 경우, 공극(30)에는 18족 원소(대표적으로는 헬륨, 네온, 아르곤, 제논, 및 크립톤 등)가 포함되는 경우가 있다. 또한 공극(30)에 기체가 포함되는 경우, 예를 들어 가스 크로마토그래피법 등에 의하여 기체의 동정(同定) 등을 수행할 수 있다. 또는 스퍼터링법으로 보호층(33)을 성막하는 경우, 보호층(33)의 막 내에도 스퍼터링 시에 사용한 가스가 포함되는 경우가 있다. 이 경우, 보호층(33)을 예를 들어 에너지 분산형 X선 분석(EDX 분석)에 의하여 해석하였을 때, 아르곤 등의 원소가 검출되는 경우가 있다.
공극(30)의 굴절률이 보호층(31)의 굴절률보다 낮은 경우, EL층(23)이 방출하고, 보호층(31)과 공극(30)의 계면에 입사한 광(51)이 전반사한다. 이에 의하여 광(51)이 인접한 화소(50)에 입사하는 것을 억제할 수 있다. 구체적으로는 예를 들어 EL층(23G)이 방출하는 광(51)이 화소(50R) 또는 화소(50B)에 입사하는 것을 억제할 수 있다. 이에 의하여, 다른 색의 광이 혼색되는 것을 억제할 수 있기 때문에 표시 장치(10)는 고품질 화상을 표시할 수 있다.
또한 접착층(41)의 굴절률이 마이크로 렌즈 어레이(35)에 포함된 마이크로 렌즈의 굴절률보다 낮은 경우, 마이크로 렌즈는 EL층(23)이 방출하는 광을 집광할 수 있다. 이에 의하여 EL층(23)이 방출하는 광의 혼색을 억제하면서, 상기 광이 차광층(43)에 입사하는 것을 억제할 수 있다. 따라서 표시 장치(10)는 고품질 화상을 표시하면서, 광 추출 효율을 높일 수 있다. 따라서 특히 표시 장치(10)의 사용자가 표시 장치(10)의 표시면의 정면에서 상기 표시면을 볼 때 밝은 화상을 시인할 수 있다.
이하에서는, 예를 들어 도 1에 나타낸 요소에 사용할 수 있는 재료에 대하여 설명한다.
[기판]
기판(81) 및 기판(47)에 사용되는 재료에 큰 제한은 없다. 목적에 따라, 투광성의 유무 및 가열 처리에 견딜 수 있을 정도의 내열성 등을 감안하여 결정하면 좋다. 예를 들어 바륨보로실리케이트 유리 및 알루미노보로실리케이트 유리 등의 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 사용할 수 있다. 또한 반도체 기판, 가요성 기판(플렉시블 기판), 접합 필름, 또는 기재 필름 등을 사용하여도 좋다.
반도체 기판으로서는 예를 들어 실리콘 또는 저마늄 등을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨을 재료로 한 화합물 반도체 기판 등이 있다. 또한 반도체 기판은, 단결정 반도체이어도 좋고, 다결정 반도체이어도 좋다.
또한 표시 장치(10)의 가요성을 높이기 위하여 기판(81) 및 기판(47)에는 가요성 기판(플렉시블 기판), 접합 필름, 기재 필름 등을 사용하여도 좋다.
가요성 기판, 접합 필름, 및 기재 필름 등의 재료로서는 예를 들어 폴리에틸렌 테레프탈레이트(PET) 또는 폴리에틸렌 나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론 또는 아라미드 등), 폴리실록세인 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 또는 셀룰로스 나노 섬유 등을 사용할 수 있다.
기판으로서 상기 재료를 사용함으로써, 경량의 표시 장치를 제공할 수 있다. 또한 기판으로서 상기 재료를 사용함으로써, 충격에 강한 표시 장치를 제공할 수 있다. 또한 기판으로서 상기 재료를 사용함으로써, 파손되기 어려운 표시 장치를 제공할 수 있다.
기판(81) 및 기판(47)에 사용하는 가요성 기판은 선팽창률이 낮을수록 환경으로 인한 변형이 억제되어 바람직하다. 기판(81) 및 기판(47)에 사용하는 가요성 기판은 예를 들어 선팽창률이 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재질을 사용하면 좋다. 특히, 아라미드는 선팽창률이 낮기 때문에 가요성 기판으로서 바람직하다.
[절연층]
각 절연층에는 질화 알루미늄, 산화 알루미늄, 질화산화 알루미늄, 산화질화 알루미늄, 산화 마그네슘, 질화 실리콘, 산화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼, 알루미늄실리케이트 등에서 선택된 재료를 단층으로 또는 적층하여 사용한다. 또한 산화물 재료, 질화물 재료, 산화질화물 재료, 질화산화물 재료 중 복수의 재료를 혼합한 재료를 사용하여도 좋다.
본 명세서 등에서 질화산화물이란 산소보다 질소의 함유량이 많은 화합물을 말한다. 또한 산화질화물이란, 질소보다 산소의 함유량이 많은 화합물을 말한다. 또한 각 원소의 함유량은 예를 들어 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 등을 사용하여 측정할 수 있다.
또한 예를 들어 절연층의 표면에 CMP 처리를 수행하여도 좋다. CMP 처리를 수행함으로써, 시료 표면의 요철을 저감하여, 이 후에 형성되는 절연층 및 도전층의 피복성을 높일 수 있다.
[도전층]
트랜지스터의 게이트, 소스, 및 드레인 이외에, 표시 장치를 구성하는 각종 배선, 플러그, 및 전극 등의 도전층에 사용할 수 있는 도전성 재료로서는, 알루미늄(Al), 크로뮴(Cr), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 탄탈럼(Ta), 니켈(Ni), 타이타늄(Ti), 몰리브데넘(Mo), 텅스텐(W), 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 망가니즈(Mn), 마그네슘(Mg), 지르코늄(Zr), 베릴륨(Be) 등으로부터 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 도전성 재료의 형성 방법은 특별히 한정되지 않고, 증착법, CVD법, 스퍼터링법, 또는 스핀 코팅법 등의 각종 형성 방법을 사용할 수 있다.
또한 도전층에 사용할 수 있는 도전성 재료로서, 인듐 주석 산화물(ITO:Indium Tin Oxide), 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 산소를 가지는 도전성 재료를 들 수도 있다. 또한 질화 타이타늄, 질화 탄탈럼, 또는 질화 텅스텐 등 질소를 포함하는 도전성 재료를 사용할 수도 있다. 또한 산소를 가지는 도전성 재료, 질소를 포함하는 도전성 재료, 상술한 금속 원소를 포함하는 재료를 적절히 조합한 적층 구조로 할 수도 있다.
도전층에 사용할 수 있는 도전성 재료는 단층 구조이어도 좋고, 2층 이상의 적층 구조이어도 좋다. 예를 들어 도전층을, 실리콘을 포함하는 알루미늄층의 단층 구조, 알루미늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 텅스텐층을 적층하는 2층 구조, 질화 탄탈럼층 위에 텅스텐층을 적층하는 2층 구조, 또는 타이타늄층과, 그 타이타늄층 위에 알루미늄층을 적층하고, 또한 그 위에 타이타늄층을 형성하는 3층 구조 등이 있다. 또한 도전성 재료로서, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐으로부터 선택된 하나 또는 복수의 원소를 포함하는 알루미늄 합금을 사용하여도 좋다.
발광 소자(20)가 톱 이미션형 발광 소자인 경우, 하부 전극(21)은 EL층(23)이 방출하는 광을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 또한 하부 전극(21)의 구성은 단층에 한정되지 않고, 복수 층의 적층 구조로 하여도 좋다. 예를 들어 하부 전극(21)을 양극으로서 사용하는 경우에는 EL층(23)과 접하는 층을, 인듐 주석 산화물 등의 투광성을 가지는 층으로 하고, 그 층에 접하여 반사율이 높은 층(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)을 제공하여도 좋다. 또한 상부 전극(25)은 투광성을 가지는 도전성 재료를 사용하여 형성함으로써 EL층(23)이 방출하는 광을 효율적으로 표시 장치(10)의 외부로 추출할 수 있다.
가시광을 반사하는 도전성 재료로서는 예를 들어 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료, 또는 이들 금속 재료를 포함하는 합금을 사용할 수 있다. 또한 상기 금속 재료 및/또는 합금에 란타넘, 네오디뮴, 또는 저마늄 등이 첨가되어 있어도 좋다. 또한 알루미늄과 타이타늄의 합금, 알루미늄과 니켈의 합금, 또는 알루미늄과 네오디뮴의 합금 등의 알루미늄을 포함하는 합금(알루미늄 합금)을 사용하여 형성할 수 있다. 또한 은과 구리의 합금, 은과 팔라듐과 구리의 합금, 또는 은과 마그네슘의 합금 등의 은을 포함하는 합금을 사용하여 형성할 수 있다. 은과 구리를 포함하는 합금은 내열성이 높기 때문에 바람직하다. 또한 금속막 또는 합금막과 금속 산화물막을 적층하여도 좋다. 예를 들어 알루미늄 합금막에 접하도록 금속막 또는 금속 산화물막을 적층함으로써, 알루미늄 합금막의 산화를 억제할 수 있다. 금속막, 금속 산화물막의 다른 예로서는 타이타늄 또는 산화 타이타늄 등을 들 수 있다. 또한 상술한 바와 같이 투광성을 가지는 도전막과 금속 재료로 이루어지는 막을 적층하여도 좋다. 예를 들어 은과 인듐 주석 산화물의 적층막 또는 은과 마그네슘의 합금과 인듐 주석 산화물의 적층막 등을 사용할 수 있다.
또한 투광성을 가지는 도전성 재료로서는 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물, 또는 그래핀을 사용할 수 있다. 또는 투광성을 가지는 도전성 재료로서는 산화물 도전체를 적용할 수도 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 및 상기 금속 재료를 포함하는 합금 재료를 사용할 수 있다. 또는 상기 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용하여도 좋다. 또한 금속 재료, 합금 재료(또는 이들의 질화물)를 사용하는 경우에는 투광성을 가질 정도로 얇게 하면 좋다. 또한 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어 은과 마그네슘의 합금과, 인듐 주석 산화물의 적층막을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다. 이들은 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층, 및 발광 소자에 포함되는 도전층(하부 전극 또는 상부 전극으로서 기능하는 도전층)에도 사용할 수 있다.
여기서 금속 산화물의 1종류인 산화물 도전체에 대하여 설명한다. 본 명세서 등에서 산화물 도전체를 OC(Oxide Conductor)라고 하여도 좋다. 산화물 도전체로서는 예를 들어 적어도 인듐 또는 아연을 포함하는 산화물인 금속 산화물(대표적으로는 IGZO)에 산소 결손을 형성하고, 이 산소 결손에 수소를 첨가하면 전도대 근방에 도너 준위가 형성된다. 이 결과 금속 산화물은 도전성이 높아져 도전체화된다. 도전체화된 금속 산화물을 산화물 도전체라고 할 수 있다. 일반적으로 반도체로서의 기능을 가지는 금속 산화물(산화물 반도체)은 에너지 갭이 크기 때문에 가시광에 대하여 투광성을 가진다. 한편으로 산화물 도전체는 전도대 근방에 도너 준위를 가지는 금속 산화물이다. 따라서 산화물 도전체는 도너 준위에 의한 흡수의 영향이 작고, 가시광에 대하여 산화물 반도체와 동등한 투광성을 가진다.
[EL층]
상술한 바와 같이 EL층(23)은 적어도 발광층을 가진다. 또한 EL층(23)은 발광층 이외의 층으로서 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 더 가져도 좋다.
EL층(23)으로서는 저분자계 화합물 및 고분자계 화합물 중 어느 것도 사용할 수 있다. EL층(23)을 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 또는 도포법 등의 방법을 사용하여 형성할 수 있다.
EL층(23)은 퀀텀닷(quantum dot) 등의 무기 화합물을 가져도 좋다. 예를 들어 퀀텀닷을 발광층에 사용함으로써, 발광 재료로서 기능시킬 수도 있다.
[접착층]
접착층(41)으로서는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 또는 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, 또는 EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히, 에폭시 수지 등의 투습성(透濕性)이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트를 사용하여도 좋다.
[차광층]
차광층에 사용할 수 있는 재료로서는, 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 및 복수의 금속 산화물의 고용체를 포함한 복합 산화물 등을 들 수 있다. 차광층은 수지 재료를 포함하는 막이어도 좋고, 금속 등의 무기 재료의 박막이어도 좋다. 또한 차광층에 착색층의 재료를 포함한 막의 적층막을 사용할 수도 있다. 예를 들어 어떤 색의 광을 투과시키는 착색층에 사용하는 재료를 포함한 막과, 다른 색의 광을 투과시키는 착색층에 사용하는 재료를 포함한 막의 적층 구조를 사용할 수 있다. 착색층과 차광층의 재료를 공통화함으로써, 장치를 공통화할 수 있을 뿐만 아니라 공정도 간략화할 수 있어 바람직하다.
도 3은 표시 장치(10)의 구성예를 나타낸 단면도이고, 도 1에 나타낸 표시 장치(10)의 변형예이다. 도 3에 나타낸 표시 장치(10)는 층(121)과 층(125) 사이에 층(123)이 제공되는 점이 도 1에 나타낸 표시 장치와 다르다.
층(123)에는 트랜지스터(70)가 제공된다. 트랜지스터(70)는 화소(50R), 화소(50G), 화소(50B) 각각에 제공된다. 도 3에 나타낸 표시 장치(10)에서 트랜지스터(70)의 소스 및 드레인 중 한쪽은 도전층(63) 및 도전층(65)을 통하여 발광 소자(20R)가 가지는 하부 전극(21), 발광 소자(20G)가 가지는 하부 전극(21), 또는 발광 소자(20B)가 가지는 하부 전극(21)과 전기적으로 접속된다.
트랜지스터(70)는 채널 형성 영역에 금속 산화물을 가지는 트랜지스터(OS 트랜지스터)로 할 수 있다. OS 트랜지스터가 가지는 금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등에서 선택된 한 종류 또는 복수 종류가 포함되어도 좋다.
도 4의 (A)는 표시 장치(10)의 xy 방향의 상면 개략도이다. 도 4의 (A)에는 발광 소자(20R)와, 발광 소자(20G)와, 발광 소자(20B)와, 공극(30)을 나타내었다. 도 1은 도 4의 (A)에 나타낸 일점쇄선 A1-A2에 대응하는 단면도이다.
도 4의 (A)에 나타낸 구성에서, x 방향으로는 발광 소자(20R), 발광 소자(20G), 및 발광 소자(20B)가 순차적으로 배열된다. 또한 y 방향으로는 동일한 색을 방출하는 발광 소자(20)가 배열된다. 여기서 동일한 색의 광이 혼색되어도 표시 장치(10)에 표시되는 화상의 품질에는 큰 영향을 미치지 않는다. 따라서 도 4의 (A)에 나타낸 바와 같이, 동일한 색을 방출하는 발광 소자(20)들 사이에는 공극(30)을 제공하지 않는 구성으로 할 수 있다. 즉, y 방향으로 연장되는 방향에는 공극(30)을 제공하고, x 방향으로 연장되는 방향에는 공극(30)을 제공하지 않는 구성으로 할 수 있다. 도 4의 (A)에 나타낸 구성에서 공극(30)의 x 방향에서의 길이에 특별히 한정은 없다. 예를 들어 공극(30)의 x 방향의 길이는 발광 소자(20)의 x 방향의 길이보다 짧게 할 수 있다. 이상은 후술하는 구조에서도 마찬가지이다.
도 4의 (B)는 도 4의 (A)의 변형예이고, 다른 색의 광을 방출하는 발광 소자(20)들 사이뿐만 아니라 동일한 색을 방출하는 발광 소자(20)들 사이에도 공극(30)이 제공되는 점이 도 4의 (A)에 나타낸 구성과 다르다. 즉, 도 4의 (B)에 나타낸 구성에서는 y 방향으로 연장되는 방향뿐만 아니라, x 방향으로 연장되는 방향에도 공극(30)이 제공된다. 또한 도 4의 (B)에서는 y 방향으로 연장되는 공극(30)과, x 방향으로 연장되는 공극(30)이 연결되어 있지만, 연결되어 있지 않아도 된다.
공극(30)의 배치는 도 4의 (A) 또는 (B)에 나타낸 구성에 한정되지 않는다. 예를 들어 인접한 2개의 발광 소자(20R) 사이에 공극(30)이 각각 독립적으로 제공되는 구성으로 하여도 좋다.
도 5는, 도 1에 나타낸 표시 장치(10)의 구성예를 나타낸 사시도이다. 도 5에 나타낸 바와 같이, 층(125) 위에 층(121)이 제공되고, 층(121) 위에 마이크로 렌즈 어레이(35)가 제공된다. 또한 인접한 화소(50) 사이에 공극(30)이 제공된다.
도 6은 도 3에 나타낸 표시 장치(10)의 구성예를 나타낸 사시도이다. 도 6에 나타낸 바와 같이 층(125) 위에 층(123)이 제공되고, 층(123) 위에 층(121)이 제공되고, 층(121) 위에 마이크로 렌즈 어레이(35)가 제공된다. 또한 인접한 화소(50) 사이에 공극(30)이 제공된다.
<표시 장치의 제작 방법의 일례_1>
이하에서는 도 1에 나타낸 표시 장치(10)의 제작 방법의 일례를, 도면을 사용하여 설명한다.
또한 표시 장치를 구성하는 절연층, 반도체층, 그리고 전극, 배선을 형성하기 위한 도전층 등은 스퍼터링법, CVD법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, ALD법, 플라스마 ALD(PEALD: Plasma Enhanced ALD)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD)법, 또는 열 CVD법이어도 좋다. 열 CVD법의 예로서, 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
또한 표시 장치를 구성하는 절연층, 반도체층, 그리고 전극, 배선을 형성하기 위한 도전층 등을, 스핀 코팅, 딥, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법에 의하여 형성하여도 좋다.
PECVD법에 의하여 비교적 저온에서 고품질의 막을 얻을 수 있다. MOCVD법, ALD법, 또는 열 CVD법 등 성막 시에 플라스마를 사용하지 않는 성막 방법을 사용하면, 피형성면에 대미지가 생기기 어렵다. 예를 들어 반도체 장치에 포함되는 배선, 전극, 또는 소자(트랜지스터 또는 용량 소자 등) 등은 플라스마로부터 전하를 받음으로써 차지 업하는 경우가 있다. 이때, 축적된 전하에 의하여 반도체 장치에 포함되는 배선, 전극, 또는 소자 등이 파괴되는 경우가 있다. 한편으로 플라스마를 사용하지 않는 성막 방법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에, 반도체 장치의 수율을 높일 수 있다. 또한 성막 중의 플라스마 대미지가 생기지 않기 때문에 결함이 적은 막을 얻을 수 있다.
스퍼터링법으로 산화물 반도체막을 형성하는 경우, 스퍼터링 장치의 체임버는 예를 들어 산화물 반도체에 있어서 불순물이 되는 물을 가능한 한 제거하기 위하여 크라이오펌프(cryopump)와 같은 흡착식의 진공 배기 펌프를 사용하여 고진공(5×10-7Pa부터 1×10-4Pa 정도까지) 배기하는 것이 바람직하다. 특히 스퍼터링 장치의 대기 시의, 체임버 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압을 1×10-4Pa 이하로 하는 것이 바람직하고, 5×10-5Pa 이하로 하는 것이 더 바람직하다. 성막 온도는 RT(실온) 이상 500℃ 이하가 바람직하고, RT 이상 300℃ 이하가 더 바람직하고, RT 이상 200℃ 이하가 더욱 바람직하다.
또한 스퍼터링 가스의 고순도화도 필요하다. 예를 들어 스퍼터링 가스로서 사용되는 산소 가스 및 아르곤 가스는 이슬점이 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 더욱 바람직하게는 -120℃ 이하까지 고순도화된 가스를 사용함으로써, 산화물 반도체막에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
또한 스퍼터링법으로 절연층, 도전층, 또는 반도체층 등을 형성하는 경우, 산소를 포함하는 스퍼터링 가스를 사용함으로써, 피형성층에 산소를 공급할 수 있다. 스퍼터링 가스에 포함되는 산소가 많을수록, 피형성층에 공급되는 산소가 많아지기 쉽다.
표시 장치를 구성하는 층(박막)는 예를 들어 포토리소그래피법을 사용하여 가공할 수 있다. 또는 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 층을 형성하여도 좋다. 또는 나노 임프린트법, 샌드블라스트법, 리프트 오프법 등에 의하여 층을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하려고 하는 층(박막) 위에 레지스트 마스크를 형성하고, 레지스트 마스크를 마스크로서 사용하여 상기 층(박막)의 일부를 선택적으로 제거하고, 이 후, 레지스트 마스크를 제거하는 방법과, 감광성을 가지는 층을 성막한 후에 노광, 현상을 수행하여, 상기 층을 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서 광을 사용하는 경우, 노광에 사용하는 광은 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에 자외광, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서는 극단 자외광(EUV: Extreme Ultra-violet) 또는 X선을 사용하여도 좋다. 또한 노광에 사용되는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 수행할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는 포토 마스크는 불필요하다.
층(박막)의 제거(에칭)에는 드라이 에칭법 또는 웨트 에칭법을 사용할 수 있다. 또한 이들 에칭법을 조합하여 사용하여도 좋다.
도 1에 나타낸 표시 장치(10)를 제작하기 위해서는, 우선 기판(81) 위에 소자 분리층(86), 트랜지스터(80), 절연층(131), 절연층(133), 절연층(135), 및 절연층(137)을 형성하고, 트랜지스터(80)와 전기적으로 접속되도록 도전층(67)을 형성한다. 다음으로 도전층(67) 위 및 절연층(137) 위에 절연층(71)을 형성한다. 그 후, 절연층(71)에 도전층(67)에 도달하는 개구부를 형성하고, 상기 개구부에 도전층(69)을 형성한다. 또한 도 3에 나타낸 표시 장치(10)를 제작하는 경우에는 절연층(71) 위에 트랜지스터(70)를 형성한다.
다음으로 트랜지스터(80)와 전기적으로 접속되도록 도전층(63)을 형성한다. 또한 도 3에 나타낸 표시 장치(10)를 제작하는 경우에는 트랜지스터(70)와 전기적으로 접속되도록 도전층(63)을 형성한다.
그 후, 절연층(61)을 형성한다. 다음으로 도전층(63)에 도달하는 개구부를 절연층(61)에 형성하고, 상기 개구부에 도전층(65)을 형성한다(도 7의 (A)). 또한 도 7의 (A)에서는 절연층(61)보다 아래에 있는 층을 생략하였다. 표시 장치(10)의 제작 방법의 일례를 나타낸 다른 도면도 마찬가지이다.
그 후, 발광 소자(20R)와, 발광 소자(20G)와, 발광 소자(20B)를 형성한다(도 7의 (B)). 여기서 EL층(23R)과, EL층(23G)과, EL층(23B)은 메탈 마스크, 구체적으로는 파인 메탈 마스크를 사용하지 않고 형성하는 것이 바람직하다. 예를 들어 하부 전극(21)이 되는 층과, EL층(23)이 되는 층과, 상부 전극(25)이 되는 층을 성막한 후, 레지스트 마스크를 형성하고, 이들의 층을 에칭한 후에 레지스트 마스크를 제거한다. 이에 의하여 하부 전극(21)과, EL층(23)과, 상부 전극(25)을 발광 소자(20)마다 따로따로 형성할 수 있다. 파인 메탈 마스크를 사용하지 않고 EL층(23)을 형성함으로써, 표시 장치(10)의 생산성을 높일 수 있다. 또한 하부 전극(21)이 되는 층과, EL층(23)이 되는 층과, 상부 전극(25)이 되는 층을 성막한 후, 레지스트 마스크를 형성하고, 이들의 층을 일괄적으로 에칭하는 프로세스로 함으로써 제조 비용을 절감할 수 있다. 또한 상기 프로세스를 수행함으로써 하부 전극(21), EL층(23), 및 상부 전극(25)의 측면이 상면에서 보았을 때 대략 같은 위치에 형성된다. 다만, EL층(23)은 에칭 조건의 관계상, 하부 전극(21) 및 상부 전극(25)보다 상면에서 보았을 때의 내측의 위치에 형성되는 경우가 있다.
또한 파인 메탈 마스크를 사용하여 발광 소자(20)를 형성하면, 치수 정밀도의 제약에 의하여 발광 소자(20)들 사이의 거리를 20μm 이하로 하는 것이 어렵다. 본 발명의 일 형태에 따르면 인접한 발광 소자(20) 사이의 거리를 20μm 이하로 할 수 있다. 구체적으로는 인접한 발광 소자(20) 사이의 거리를 0.5μm 이상 15μm 이하, 바람직하게는 0.5μm 이상 10μm 이하, 더 바람직하게는 0.5μm 이상 5μm 이하로 할 수 있다. 따라서 화소 개구율의 향상, 고정세화, 및 소형화 등을 실현할 수 있다.
또한 발광 소자(20)들 사이의 거리를 100nm 이하, 대표적으로는 90nm 이하로 하는 경우에는 최적의 노광 장치를 사용할 필요가 있다. 상기 노광 장치로서는 예를 들어 스테퍼 및 스캐너 등을 사용할 수 있다. 또한 노광 장치에 사용할 수 있는 광원의 파장으로서는 13nm(EUV), 157nm(F2), 193nm(ArF), 248nm(KrF), 308nm(XeCl), 365nm(i선), 및 436nm(g선) 등을 들 수 있다. 광원의 파장을 단파장으로 함으로써 정세도가 높은 표시 장치 또는 미세화된 표시 장치로 할 수 있다.
다음으로 보호층(31)을 형성한다(도 7의 (C)). 보호층(31)은 피복성이 높은 성막 방법을 사용하여 형성한다. 예를 들어 ALD법을 사용하여 보호층(31)을 형성한다. 이에 의하여 인접한 발광 소자(20)를 이격하는 개구부를 피복하도록 보호층(31)이 형성된다. 즉, 보호층(31)은 상기 개구부에서 상부 전극(25)의 측면, EL층(23)의 측면, 하부 전극(21)의 측면, 및 절연층(61)의 상면과 접하는 영역을 가지도록 형성된다. 상술한 바와 같이 보호층(31)은 예를 들어 산화 알루미늄을 가지는 절연층으로 할 수 있다.
그 후, 보호층(33)을 형성한다(도 7의 (D)). 보호층(33)은 보호층(31)보다 피복성이 낮은 방법으로 성막한다. 예를 들어 스퍼터링법 또는 CVD법을 사용하여 보호층(33)을 형성한다. 이에 의하여 인접한 발광 소자(20)를 이격하는 개구부가, 보호층(33)에 의하여 피복되지 않고 공극(30)이 형성된다. 특히 PECVD법을 사용하여 성막하면 저온, 구체적으로는 예를 들어 100℃ 이하 또는 실온에서 성막할 수 있기 때문에 열로 인한 EL층(23)의 열화를 억제할 수 있어 바람직하다. 상술한 바와 같이 보호층(33)은 예를 들어 질화 실리콘을 가지는 층과, In, Ga, 및 Zn을 포함하는 금속 산화물을 가지는 층의 적층 구조로 할 수 있다.
다음으로 마이크로 렌즈 어레이(35)를 형성한다(도 7의 (E)). 마이크로 렌즈 어레이(35)는 예를 들어 포토리소그래피법에 의하여 레지스트 패턴을 형성한 후, 기판(81)을 가열하여 레지스트를 리플로시킴으로써 형성할 수 있다.
그 후 기판(47)을 준비하고, 기판(47) 위에 절연층(45)을 형성하고, 절연층(45) 위에 차광층(43)을 형성한다. 다음으로 절연층(45) 위 및 차광층(43) 위에 접착층(41)을 형성하고, 마이크로 렌즈 어레이(35)와, 절연층(45) 및 차광층(43)을 접착층(41)에 의하여 접합한다. 접착층(41)은 스크린 인쇄법 또는 디스펜싱법 등에 의하여 형성할 수 있다. 상술한 바와 같이 도 1에 나타낸 표시 장치(10)를 제작할 수 있다.
<표시 장치의 구성예_2>
도 8은 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 1에 나타낸 표시 장치(10)의 변형예이다. 도 8에 나타낸 표시 장치(10)는, 보호층(31)이 접하는 영역에서의 절연층(61)의 z 방향의 길이(높이)가, 하부 전극(21)이 접하는 영역에서의 절연층(61)의 z 방향의 길이(높이)보다 짧은 점이, 도 1에 나타낸 표시 장치(10)와 다르다. 도 8에 나타낸 표시 장치(10)에서는 인접한 발광 소자(20)를 이격하는 개구부에서, 보호층(31)이 절연층(61)의 상면의 일부뿐만 아니라 절연층(61)의 측면과 접하는 영역을 가진다.
도 9는 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 8에 나타낸 표시 장치(10)의 변형예이다. 도 9에 나타낸 표시 장치(10)는 예를 들어 OS 트랜지스터로 할 수 있는 트랜지스터(70)를 가지는 점이 도 8에 나타낸 표시 장치(10)와 다르다.
도 10은 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 1에 나타낸 표시 장치(10)의 변형예이다. 도 10에 나타낸 표시 장치(10)는 마이크로 렌즈 어레이(35)를 가지지 않는 점이 도 1에 나타낸 표시 장치(10)와 다르다. 표시 장치(10)가 마이크로 렌즈 어레이(35)를 가지지 않음으로써 표시 장치(10)의 제작 공정을 간략화할 수 있다. 따라서 표시 장치(10)의 제작 비용을 절감하고, 또한 수율을 높일 수 있다. 이러한 식으로 저렴한 표시 장치(10)를 제공할 수 있다.
도 11은 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 1에 나타낸 표시 장치(10)의 변형예이다. 도 11에 나타낸 표시 장치(10)는 절연층(61) 위에 격벽(37)이 제공되는 점이, 도 1에 나타낸 표시 장치(10)와 다르다. 격벽(37)은 예를 들어 절연층으로 할 수 있다.
격벽(37)은 인접한 화소(50) 사이에 제공되고, 하부 전극(21)의 단부를 덮도록 제공된다. 도 11에 나타낸 표시 장치(10)에서 EL층(23)은 하부 전극(21) 위 및 격벽(37) 위에 제공된다. 또한 보호층(31)은 발광 소자(20) 위 및 격벽(37) 위에 제공된다. 또한 격벽(37)을 제공함으로써, EL층(23)들 사이에 발생할 수 있는 전기적인 단락을 억제할 수 있다. 한편으로 격벽(37)을 제공하지 않는 구성이 개구율을 더 높일 수 있다. 예를 들어 격벽(37)을 제공하지 않는 구성의 경우, 화소의 개구율을 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 90% 이상으로 할 수 있다.
도 12는 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 11에 나타낸 표시 장치(10)의 변형예이다. 도 12에 나타낸 표시 장치(10)는 예를 들어 OS 트랜지스터로 할 수 있는 트랜지스터(70)를 가지는 점이 도 11에 나타낸 표시 장치(10)와 다르다.
도 13은 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 1에 나타낸 표시 장치(10)의 변형예이다. 도 13에 나타낸 표시 장치(10)는 보호층(33)을 가지지 않고 절연층(38)을 가지는 점이 도 1에 나타낸 표시 장치(10)와 다르다.
절연층(38)은 보호층(31) 위에 제공된다. 또한 공극(30)이 보호층(31)의 측면뿐만 아니라 절연층(38)의 측면에도 접하도록 제공된다.
도 13에 나타낸 표시 장치(10)에서는 절연층(38)을 두껍게 함으로써 공극(30)의 높이(z 방향의 길이)를 높일 수 있다. 공극(30)의 높이를 높임으로써 EL층(23)이 방출하는 광(51)이 인접한 화소(50)에 입사하는 것을 억제할 수 있다. 이에 의하여 다른 색의 광이 혼색되는 것을 억제할 수 있기 때문에, 표시 장치(10)는 고품질 화상을 표시할 수 있다.
발광 소자(20) 위의 절연층(38)의 두께는 하부 전극(21)의 두께, EL층(23)의 두께, 및 상부 전극(25)의 두께의 합계의 예를 들어 1배 이상으로 하는 것이 바람직하고, 예를 들어 2배 이상으로 하는 것이 바람직하고, 예를 들어 3배 이상으로 하는 것이 바람직하고, 예를 들어 4배 이상으로 하는 것이 바람직하고, 예를 들어 5배 이상으로 하는 것이 바람직하고, 예를 들어 6배 이상으로 하는 것이 바람직하고, 예를 들어 10배 이상으로 하는 것이 바람직하다. 한편으로 절연층(38)의 두께를 지나치게 두껍게 하면 절연층(38)의 성막에 걸리는 시간이 길어져, 표시 장치(10)의 생산성이 저하된다. 발광 소자(20) 위의 절연층(38)의 두께는, 하부 전극(21)의 두께, EL층(23)의 두께, 및 상부 전극(25)의 두께의 합계의 예를 들어 50배 이하로 하는 것이 바람직하고, 20배 이하로 하는 것이 바람직하고, 15배 이하로 하는 것이 바람직하고, 12배 이하로 하는 것이 바람직하다. 예를 들어 하부 전극(21)의 두께, EL층(23)의 두께, 및 상부 전극(25)의 두께의 합계의 최댓값이 300nm인 경우에는 발광 소자(20) 위의 절연층(38)의 두께의 최솟값은 300nm 이상으로 하는 것이 바람직하고, 1000nm 이상으로 하는 것이 바람직하고, 1500nm 이상으로 하는 것이 바람직하고, 1800nm 이상으로 하는 것이 바람직하고, 2000nm 이상으로 하는 것이 바람직하다.
도 13에 나타낸 공극(30)을 형성하기 위해서는 우선 보호층(31)을 형성한 후에 절연층(38)을 형성한다. 이에 의하여 공극(30) 중 보호층(31)의 측면과 접하는 영역의 공극(30)이 형성된다. 다음으로 상기 공극(30)에 도달하는 개구부를 절연층(38)에 형성한다. 상기 개구부는 예를 들어 포토리소그래피법과 에칭법을 사용하여 형성할 수 있다. 절연층(38)에 개구부를 형성함으로써, 공극(30) 중 절연층(38)의 측면과 접하는 영역의 공극(30)이 형성된다. 상술한 바와 같이 보호층(31)의 측면과 접하는 영역뿐만 아니라 절연층(38)의 측면과 접하는 영역도 가지는 공극(30)을 형성할 수 있다. 또한 보호층(31)의 측면과 접하는 영역의 공극(30)을 공극(30a)으로 하고, 절연층(38)의 측면과 접하는 영역의 공극(30)을 공극(30b)으로 한다.
여기서 절연층(38)을 성막할 때 공극(30)의 내부에 절연층(38)이 들어가는 경우가 있다. 이와 같은 경우에도 절연층(38)에 개구부를 형성할 때 보호층(31)의 측면과 접하는 영역의 공극(30)에 포함된 절연층(38)을 제거할 수 있다. 따라서 보호층(31)의 측면과 접하는 영역의 공극(30)이 절연층(38)에 의하여 막히는 것을 억제할 수 있다.
절연층(38)은 수지를 가질 수 있다. 예를 들어 절연층(38)은 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 노볼락 수지, 및 이들 수지의 전구체 중 하나 또는 복수를 가질 수 있다. 절연층(38)이 수지를 가지는 경우, 절연층(38)은 예를 들어 스핀 코팅, 딥, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 나이프 코터 등을 사용하여 형성할 수 있다. 절연층(38)이 수지를 가지면 절연층(38)의 막 두께를 두껍게 할 수 있기 때문에 바람직하다. 또한 절연층(38)은 보호층(33)으로서 사용할 수 있는 재료와 마찬가지의 재료를 가져도 좋다. 이 경우, 절연층(38)은 보호층(33)과 마찬가지의 성막 방법을 사용하여 형성할 수 있다.
도 14는 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 13에 나타낸 표시 장치(10)의 변형예이다. 도 14에 나타낸 표시 장치(10)는 예를 들어 OS 트랜지스터로 할 수 있는 트랜지스터(70)를 가지는 점이 도 13에 나타낸 표시 장치(10)와 다르다.
도 15는 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 13에 나타낸 표시 장치(10)의 변형예이다. 도 15에 나타낸 표시 장치(10)는 화소(50R)에 착색층(49R)이 제공되고, 화소(50G)에 착색층(49G)이 제공되고, 화소(50B)에 착색층(49B)이 제공되는 점이 도 13에 나타낸 표시 장치(10)와 다르다.
보호층(31) 위에 착색층(49)이 제공된다. 또한 착색층(49) 위에 절연층(38)이 제공된다. 도 15에 나타낸 표시 장치(10)에서는 착색층(49)을 형성한 후에 절연층(38)을 형성한다.
착색층(49)은 투과하는 광의 색상을 변화시킬 수 있다. 예를 들어 착색층(49R)을 투과하는 광의 색상을 적색으로 할 수 있고, 착색층(49G)을 투과하는 광의 색상을 녹색으로 할 수 있고, 착색층(49B)을 투과하는 광의 색상을 청색으로 할 수 있다. 또한 착색층(49)은 투과하는 광의 색상을 시안, 마젠타, 또는 황색 등의 색상으로 하여도 좋다.
표시 장치(10)에 착색층(49)을 제공함으로써 EL층(23)을 색마다 따로따로 형성할 필요가 없어진다. 예를 들어 모든 EL층(23)을, 백색의 광을 방출하는 층으로 할 수 있다. 이로써 표시 장치(10)의 제작 공정을 간략화할 수 있다. 따라서 표시 장치(10)의 제작 비용을 절감하고, 또한 수율을 높일 수 있다. 이러한 식으로 저렴한 표시 장치(10)를 제공할 수 있다. 또한 모든 EL층(23)을 예를 들어 백색광을 방출하는 층으로 하는 경우, EL층(23)은 예를 들어 탠덤 구조(스택 구조)로 할 수 있다. 예를 들어 EL층(23)을, 황색의 광을 방출하는 층과 청색의 광을 방출하는 층의 적층 구조로 함으로써 EL층(23)은 백색의 광을 방출할 수 있다.
착색층(49)에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
도 16은 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 15에 나타낸 표시 장치(10)의 변형예이다. 도 16에 나타낸 표시 장치(10)는 예를 들어 OS 트랜지스터로 할 수 있는 트랜지스터(70)를 가지는 점이 도 15에 나타낸 표시 장치(10)와 다르다.
도 17은 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 13에 나타낸 표시 장치(10)의 변형예이다. 도 17에 나타낸 표시 장치(10)는 절연층(38) 위에 보호층(39)이 제공되는 점이 도 13에 나타낸 표시 장치(10)와 다르다.
보호층(39)은 보호층(33)과 마찬가지의 재료를 가질 수 있다. 또한 보호층(39)은 보호층(33)과 마찬가지로, 예를 들어 스퍼터링법 또는 CVD법을 사용하여 형성하는 것이 바람직하다. 상술한 바와 같이 스퍼터링법 또는 CVD법에 의하여 성막된 막의 피복성은 예를 들어 ALD법에 의하여 성막된 막의 피복성보다 낮다. 따라서 공극(30)이 보호층(39)에 의하여 피복되는 것을 억제할 수 있다.
절연층(38) 위에 보호층(39)을 제공함으로써 마이크로 렌즈 어레이(35) 또는 접착층(41)이 공극(30)에 들어가는 것을 억제할 수 있다. 따라서 보호층(39)에 의하여 발광 소자(20)가 보호된다고 할 수 있다.
<표시 장치의 구성예_3>
도 18의 (A)는 표시 장치(10)의 구성예를 나타낸 사시도이다. 도 18의 (B)는 표시 장치(10)의 구성예를 나타낸 x 방향의 단면도이다. 도 18의 (C)는 표시 장치(10)의 구성예를 나타낸 y 방향의 단면도이다.
도 18의 (A)에서는 발광 소자(20)가 가지는 하부 전극(21), EL층(23), 및 상부 전극(25)만을 나타내고, 다른 요소는 생략하였다. 또한 도 18의 (B) 및 (C)에서는 절연층(61)보다 아래에 있는 층을 생략하였지만, 절연층(61)보다 아래에 있는 층은 도 1 등에 나타낸 구성과 마찬가지로 할 수 있다. 또한 도 18의 (B) 및 (C)에서는 도전층(63) 및 도전층(65)을 생략하였지만 예를 들어 절연층(61)의 내부에 도전층(63) 및 도전층(65)을 형성할 수 있다.
도 18의 (A) 내지 (C)에 나타낸 표시 장치(10)는 도 1에 나타낸 요소에 더하여 보호층(32), 보호층(36), 및 착색층(49)(착색층(49R), 착색층(49G), 및 착색층(49B))을 가진다. 또한 도 18의 (A) 내지 (C)에 나타낸 표시 장치(10)는 EL층(23) 위에 보호층(32)이 제공된다. 또한 보호층(32) 위 및 보호층(36) 위에 상부 전극(25)이 제공되고, 상부 전극(25) 위에 보호층(31)이 제공된다. 착색층(49)은 차광층(43)들 사이에 제공된다.
상술한 바와 같이, 표시 장치(10)에 착색층(49)을 제공함으로써 EL층(23)을 색마다 따로따로 형성할 필요가 없어진다. 예를 들어 모든 EL층(23)을, 백색의 광을 방출하는 층으로 할 수 있다. 이로써 표시 장치(10)의 제작 공정을 간략화할 수 있다. 따라서 표시 장치(10)의 제작 비용을 절감하고, 또한 수율을 높일 수 있다. 이러한 식으로 표시 장치(10)를 저가격화할 수 있다.
보호층(32)은 보호층(31)과 마찬가지로 물 및 수소 등의 불순물이 확산되기 어려운 층 또는 물 및 수소 등의 불순물을 포획(게터링이라고도 함)할 수 있는 층으로 하는 것이 바람직하다. 이로써 표시 장치(10)의 신뢰성을 높일 수 있다.
여기서 보호층(32)을 충분히 얇게 함으로써 보호층(32)을 절연층으로 하여도 상부 전극(25)과 EL층(23)을 도통시킬 수 있다. 예를 들어 보호층(32)의 두께를 5nm 이하, 3nm, 또는 1nm 이하로 함으로써 보호층(32)을 절연층으로 하여도 상부 전극(25)과 EL층(23)을 도통시킬 수 있다.
보호층(32)은 보호층(31)과 마찬가지의 재료를 가질 수 있고, 보호층(31)과 마찬가지의 성막 방법을 사용하여 형성할 수 있다. 즉, 보호층(32)은 예를 들어 ALD법으로 성막된 산화 알루미늄을 가지는 층으로 할 수 있다. 또한 보호층(36)은 보호층(33)과 마찬가지의 재료를 가질 수 있고, 보호층(33)과 마찬가지의 성막 방법을 사용하여 형성할 수 있다. 즉, 보호층(36)은 예를 들어 스퍼터링법으로 성막된 질화 실리콘을 가지는 층으로 할 수 있다.
도 18의 (B)에 나타낸 바와 같이 x 방향의 단면을 보았을 때, 보호층(31)은 하부 전극(21)의 측면, EL층(23)의 측면, 보호층(32)의 측면, 및 상부 전극(25)의 측면과 접하는 영역을 가진다. 또한 보호층(31)과 보호층(33) 사이에 공극(30)이 제공된다. 한편으로 도 18의 (C)에 나타낸 바와 같이 y 방향의 단면을 보았을 때, 보호층(32)은 하부 전극(21)의 측면, EL층(23)의 측면, 및 보호층(36)의 측면과 접하는 영역을 가진다. 또한 보호층(32)과 보호층(36) 사이에 공극(30)이 제공된다. 여기서 보호층(36)을 제공함으로써 인접한 발광 소자(20)를 이격하는 개구부에 상부 전극(25)이 들어가는 것을 억제할 수 있다. 따라서 보호층(36)에 의하여 발광 소자(20)가 보호된다고 할 수 있다.
도 18의 (A) 내지 (C)에 나타낸 표시 장치(10)에서는 x 방향으로 배열되는 발광 소자(20)에는 서로 다른 상부 전극(25)이 사용된다. 한편으로 y 방향으로 배열되는 발광 소자(20)에는 공통의 상부 전극이 사용된다.
<표시 장치의 제작 방법의 일례_2>
이하에서는 도 18의 (A) 내지 (C)에 나타낸 표시 장치(10)의 제작 방법의 일례를, 도면을 사용하여 설명한다.
우선 절연층(61) 위에 하부 전극(21)이 되는 층 및 EL층(23)이 되는 층을 성막한다. 다음으로 이들의 층을, 예를 들어 포토리소그래피법과 에칭법을 사용하여 가공한다. EL층(23)이 되는 층을 가공함으로써 층(23A)이 형성되고, 하부 전극(21)이 되는 층을 가공함으로써 층(21A)이 형성된다(도 19의 (A) 내지 (C)). 도 19의 (A) 내지 (C)에 나타낸 바와 같이 층(21A) 및 층(23A)은 x 방향으로 연장되는 개구부를 가진다.
다음으로 보호층(32)이 되는 층(32A)을 성막한다(도 20의 (A1) 및 (A2)). 층(32A)은 피복성이 높은 성막 방법을 사용하여 형성한다. 예를 들어 ALD법을 사용하여 층(32A)을 형성한다. 이에 의하여 층(32A)이, 인접한 발광 소자(20)를 y 방향으로 이격하는 개구부를 피복하도록 형성된다. 즉, 층(32A)은 상기 개구부에서 층(21A)의 측면, 층(23A)의 측면, 및 절연층(61)의 상면과 접하는 영역을 가지도록 형성된다. 층(32A)은 예를 들어 산화 알루미늄을 가지는 절연층으로 할 수 있다.
그 후, 보호층(36)이 되는 층(36A)을 성막한다(도 20의 (B1) 및 (B2)). 층(36A)은 층(32A)보다 피복성이 낮은 방법으로 성막한다. 예를 들어 스퍼터링법 또는 CVD법을 사용하여 층(36A)을 형성한다. 이에 의하여, 인접한 발광 소자(20)를 이격하는 개구부가, 층(36A)에 의하여 피복되지 않고 공극(30)이 형성된다.
다음으로 층(32A) 위의 층(36A)을 가공한다. 예를 들어 층(32A)을 에칭 스토퍼로서 층(36A)을 에칭한다. 이로써 보호층(36)이 형성된다(도 20의 (C1) 및 (C2)).
그 후, 상부 전극(25)이 되는 층(25A)을 성막한다(도 21의 (A) 내지 (C)). 다음으로 층(25A), 층(32A), 층(23A), 및 층(21A)을, 예를 들어 포토리소그래피법과 에칭법을 사용하여 가공한다. 층(25A)을 가공함으로써 상부 전극(25)이 형성되고, 층(32A)을 가공함으로써 보호층(32)이 형성되고, 층(23A)을 가공함으로써 EL층(23)이 형성되고, 층(21A)을 가공함으로써 하부 전극(21)이 형성된다(도 22의 (A) 내지 (C)). 도 22의 (A) 내지 (C)에 나타낸 공정에서는 y 방향으로 연장되는 개구부를 형성한다.
도 19의 (A) 내지 (C)에 나타낸 공정에서, x 방향으로 연장되는 개구부가 형성되고, 도 22의 (A) 내지 (C)에 나타낸 공정에서, y 방향으로 연장되는 개구부가 형성된다. 상술한 바와 같이 발광 소자(20)가 형성된다.
상술한 방법으로 발광 소자(20)를 형성함으로써, 파인 메탈 마스크를 사용하지 않고 EL층(23)을 형성할 수 있다. 따라서 표시 장치(10)의 생산성을 높일 수 있다.
다음으로 보호층(31)을 형성한다(도 23의 (A1) 및 (A2)). 그 후, 보호층(33)을 형성한다(도 23의 (B1) 및 (B2)). 인접한 발광 소자(20)를 이격하는 개구부는 보호층(33)에 의하여 피복되지 않고 공극(30)이 형성된다.
다음으로 마이크로 렌즈 어레이(35)를 형성한다. 그 후, 기판(47)을 준비하고, 기판(47) 위에 절연층(45)을 형성하고, 절연층(45) 위에 차광층(43) 및 착색층(49)을 형성한다. 이어서 착색층(49) 위 및 차광층(43) 위에 접착층(41)을 형성하고, 접착층(41)에 의하여 마이크로 렌즈 어레이(35)와 착색층(49) 및 차광층(43)을 접합한다. 상술한 바와 같이 도 18의 (A) 내지 (C)에 나타낸 표시 장치(10)를 제작할 수 있다.
<표시 장치의 구성예_4>
도 24의 (A)는 표시 장치(10)의 구성예를 나타낸 사시도이다. 도 24의 (B)는 표시 장치(10)의 구성예를 나타낸 x 방향의 단면도이다. 도 24의 (C)는 표시 장치(10)의 구성예를 나타낸 y 방향의 단면도이다. 도 24의 (A) 내지 (C)에 나타낸 표시 장치(10)는 도 18의 (A) 내지 (C)에 나타낸 표시 장치(10)의 변형예이다. 도 24의 (A) 내지 (C)에 나타낸 표시 장치(10)는 y 방향으로 배열되는 발광 소자(20) 사이뿐만 아니라 x 방향으로 배열되는 발광 소자(20) 사이에서도 공통의 상부 전극(25)이 사용되는 점이 도 18의 (A) 내지 (C)에 나타낸 표시 장치(10)와 다르다. 즉, 도 24의 (A) 내지 (C)에 나타낸 표시 장치(10)에서는 상부 전극(25)은 공통 전극이라고 할 수 있다.
도 24의 (A) 내지 (C)에 나타낸 표시 장치(10)는 보호층(31) 및 보호층(33)을 가지지 않고, 보호층(34)을 가진다. 보호층(34)은 상부 전극(25) 위에 제공된다. 또한 보호층(34) 위에 마이크로 렌즈 어레이(35)가 제공된다. 보호층(34)은 보호층(31) 또는 보호층(33)과 마찬가지의 재료를 가질 수 있고, 보호층(31) 또는 보호층(33)과 마찬가지의 성막 방법을 사용하여 형성할 수 있다. 또한 보호층(34)은 보호층(31)에 상당하는 층과 보호층(33)에 상당하는 층의 적층 구조로 할 수 있다.
도 24의 (B)에 나타낸 바와 같이, x 방향의 단면을 보았을 때도 y 방향의 단면을 보았을 때와 마찬가지로, 보호층(32)이 하부 전극(21)의 측면, EL층(23)의 측면, 및 보호층(36)의 측면과 접하는 영역을 가진다. 또한 보호층(32)과 보호층(36) 사이에 공극(30)이 제공된다.
<표시 장치의 제작 방법의 일례_3>
이하에서는 도 24의 (A) 내지 (C)에 나타낸 표시 장치(10)의 제작 방법의 일례를, 도면을 사용하여 설명한다.
우선 절연층(61) 위에 하부 전극(21)이 되는 층 및 EL층(23)이 되는 층을 성막한다. 다음으로 이들의 층을, 예를 들어 포토리소그래피법과 에칭법을 사용하여 가공한다. EL층(23)이 되는 층을 가공함으로써 EL층(23)이 형성되고, 하부 전극(21)이 되는 층을 가공함으로써 하부 전극(21)이 형성된다(도 25의 (A) 내지 (C)). 도 25의 (A) 내지 (C)에 나타낸 바와 같이 하부 전극(21) 및 EL층(23)은 x 방향 및 y 방향으로 연장되는 개구부를 가진다.
상술한 방법으로 EL층(23)을 형성함으로써, 파인 메탈 마스크를 사용되지 않고 EL층(23)을 형성할 수 있다. 따라서 표시 장치(10)의 생산성을 높일 수 있다.
그 후, 보호층(32)을 형성한다(도 26의 (A1) 및 (A2)). 보호층(32)은 피복성이 높은 성막 방법을 사용하여 형성한다. 예를 들어 ALD법을 사용하여 보호층(32)을 형성한다. 이에 의하여 보호층(32)은, 인접한 발광 소자(20)를 이격하는 개구부를 피복하도록 형성된다. 즉, 보호층(32)은 상기 개구부에서 하부 전극(21)의 측면, EL층(23)의 측면, 및 절연층(61)의 상면과 접하는 영역을 가지도록 형성된다. 보호층(32)은 예를 들어 산화 알루미늄을 가지는 절연층으로 할 수 있다.
다음으로 보호층(36)이 되는 층(36A)을 성막한다(도 26의 (B1) 및 (B2)). 상술한 바와 같이 층(36A)은 보호층(32)보다 피복성이 낮은 방법으로 성막한다. 예를 들어 스퍼터링법 또는 CVD법을 사용하여 층(36A)을 형성한다. 이로써 인접한 발광 소자(20)를 이격하는 개구부가 층(36A)에 의하여 피복되지 않고, 공극(30)이 형성된다.
그 후, 보호층(32) 위의 층(36A)을 가공한다. 예를 들어 보호층(32)을 에칭스토퍼로서 층(36A)을 에칭한다. 이로써 보호층(36)이 형성된다(도 26의 (C1) 및 (C2)).
다음으로 상부 전극(25)을 형성한다. 그 후, 보호층(34)을 형성한다(도 27의 (A) 내지 (C)). 보호층(34)은 ALD법 또는 스퍼터링법을 사용하여 형성할 수 있다. 또한 보호층(34)은 ALD법에 의하여 형성된 층과 스퍼터링법에 의하여 형성된 층의 적층 구조로 할 수 있다.
그 후, 마이크로 렌즈 어레이(35)를 형성한다. 다음으로 기판(47)을 준비하고, 기판(47) 위에 절연층(45)을 형성하고, 절연층(45) 위에 차광층(43) 및 착색층(49)을 형성한다. 그 후, 착색층(49) 위 및 차광층(43) 위에 접착층(41)을 형성하고, 접착층(41)에 의하여 마이크로 렌즈 어레이(35)와 착색층(49) 및 차광층(43)을 접합한다. 상술한 바와 같이, 도 24의 (A) 내지 (C)에 나타낸 표시 장치(10)를 제작할 수 있다.
<표시 장치의 구성예_5>
도 28은 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 1에 나타낸 구성에 더하여 실재(sealant)(91), 접속 전극(93), 이방성 도전층(95), 및 FPC(Flexible Printed Circuit)(97) 등을 나타내었다.
도 28에 나타낸 바와 같이 실재(91)에 의하여 기판(47)과 절연층(61)이 접합된다. 또한 예를 들어 트랜지스터(80)의 소스 및 드레인 중 한쪽과 전기적으로 접속되도록 절연층(61) 위 및 도전층(65) 위에 접속 전극(93)이 제공된다. 또한 접속 전극(93)과 전기적으로 접속되도록 이방성 도전층(95)이 제공되고, 이방성 도전층(95)과 전기적으로 접속되도록 FPC(97)가 제공된다. FPC(97)에 의하여, 표시 장치(10)의 외부로부터 표시 장치(10)에 예를 들어 각종 신호가 공급된다. 또한 실재(91)는 생략되어도 좋고, FPC(97)에는 와이어 본딩으로 접속되어도 좋다.
도 29는 표시 장치(10)의 구성예를 나타낸 단면도이며, 도 28에 나타낸 표시 장치(10)의 변형예이다. 도 29에 나타낸 표시 장치(10)는 예를 들어 OS 트랜지스터로 할 수 있는 트랜지스터(70)를 가지는 점이 도 28에 나타낸 표시 장치(10)와 다르다.
도 30의 (A)는 표시 장치(10)의 구성예를 나타낸 블록도이다. 표시 장치(10)는 표시부(100)와, 주사선 구동 회로(101)와, 데이터선 구동 회로(103)를 가진다. 표시부(100)에는 화소(50)가 매트릭스 형태로 배열되어 있다. 주사선 구동 회로(101) 및 데이터선 구동 회로(103)는 트랜지스터(80)를 가지는 구성으로 할 수 있다.
주사선 구동 회로(101)는 배선(105)을 통하여 화소(50)와 전기적으로 접속된다. 데이터선 구동 회로(103)는 배선(107)을 통하여 화소(50)와 전기적으로 접속된다. 배선(105)과 배선(107)은 직교하는 방향으로 연장되는 구성으로 할 수 있다.
주사선 구동 회로(101)는 화상 데이터를 기록하는 화소(50)를 선택하기 위한 선택 신호를 생성하는 기능을 가진다. 데이터선 구동 회로(103)는 화상 데이터를 나타내는 신호(데이터 신호)를 생성하는 기능을 가진다. 선택 신호는 배선(105)을 통하여 화소(50)에 공급되고, 데이터 신호는 배선(107)을 통하여 화소(50)에 공급된다.
도 30의 (B)는 화소(50)의 구성예를 나타낸 회로도이다. 화소(50)는 발광 소자(20) 및 화소 회로(110)를 가진다.
화소 회로(110)는 트랜지스터(111)와, 트랜지스터(140)와, 트랜지스터(113)와, 용량 소자(115)를 가진다. 또한 화소 회로(110)는 발광 소자(20)의 한쪽 전극과 전기적으로 접속된다. 여기서 트랜지스터(140)는 도 1 등에 나타낸 트랜지스터(80) 또는 도 3 등에 나타낸 트랜지스터(70)로 할 수 있다.
트랜지스터(111)의 소스 및 드레인 중 한쪽은 트랜지스터(140)의 게이트와 전기적으로 접속된다. 트랜지스터(140)의 게이트는 용량 소자(115)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(140)의 소스 및 드레인 중 한쪽은 트랜지스터(113)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(113)의 소스 및 드레인 중 한쪽은 용량 소자(115)의 다른 쪽 전극과 전기적으로 접속된다. 용량 소자(115)의 다른 쪽 전극은 발광 소자(20)의 한쪽 전극과 전기적으로 접속된다. 여기서, 트랜지스터(111)의 소스 및 드레인 중 한쪽과, 트랜지스터(140)의 게이트와, 용량 소자(115)의 한쪽 전극이 전기적으로 접속되는 노드를 노드(117)로 한다. 또한 트랜지스터(140)의 소스 및 드레인 중 한쪽과, 트랜지스터(113)의 소스 및 드레인 중 한쪽과, 용량 소자(115)의 다른 쪽 전극과, 발광 소자(20)의 한쪽 전극이 전기적으로 접속되는 노드를 노드(119)로 한다.
트랜지스터(111)의 소스 및 드레인 중 다른 쪽은 배선(107)과 전기적으로 접속된다. 트랜지스터(111)의 게이트 및 트랜지스터(113)의 게이트는 배선(105)과 전기적으로 접속된다. 트랜지스터(140)의 소스 및 드레인 중 다른 쪽은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(113)의 소스 및 드레인 중 다른 쪽은 전위 공급선(VL0)과 전기적으로 접속된다. 발광 소자(20)의 다른 쪽 전극은 전위 공급선(VL_b)과 전기적으로 접속된다.
트랜지스터(111)는 화상 데이터의 노드(117)에 대한 기록을 제어하는 기능을 가진다. 용량 소자(115)는 노드(117)에 기록된 데이터를 유지하는, 유지 용량으로서의 기능을 가진다.
화소 회로(110)를 가지는 표시 장치에서는 주사선 구동 회로(101)에 의하여 각 행의 화소 회로(110)를 순차적으로 선택하고, 트랜지스터(111) 및 트랜지스터(113)를 온 상태로 하고 화상 데이터를 노드(117)에 기록한다.
노드(117)에 화상 데이터가 기록된 화소 회로(110)는 트랜지스터(111) 및 트랜지스터(113)가 오프 상태가 됨으로써 유지 상태가 된다. 또한 노드(119)의 전위에 대응하여 트랜지스터(140)의 드레인과 소스 사이를 흐르는 전류의 양이 제어되고, 발광 소자(20)는 상기 전류의 양에 대응하는 휘도로 발광한다. 이를 행마다 순차적으로 수행함으로써 표시부(100)에 화상을 표시할 수 있다.
<트랜지스터의 구성예>
도 31의 (A), (B), 및 (C)는 트랜지스터(70), 및 트랜지스터(70) 주변의 상면도 및 단면도이다.
도 31의 (A)는 트랜지스터(70)의 상면도이다. 또한 도 31의 (B) 및 (C)는 트랜지스터(70)의 단면도이다. 여기서 도 31의 (B)는 도 31의 (A)에 나타낸 일점쇄선 X1-X2에 대응하는 부분의 단면도이며, 트랜지스터(70)의 채널 길이 방향의 단면도이기도 하다. 또한 도 31의 (C)는 도 31의 (A)에 나타낸 일점쇄선 Y1-Y2에 대응하는 부분의 단면도이며, 트랜지스터(70)의 채널 폭 방향의 단면도이기도 하다. 또한 도 31의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 나타내었다.
도 31의 (A), (B), 및 (C)에 나타낸 바와 같이 트랜지스터(70)는 기판(도시하지 않았음) 위에 배치된 금속 산화물(230a)과, 금속 산화물(230a) 위에 배치된 금속 산화물(230b)과, 금속 산화물(230b) 위에 서로 이격하여 배치된 도전체(242a) 및 도전체(242b)와, 도전체(242a) 및 도전체(242b) 위에 배치되고 도전체(242a)와 도전체(242b) 사이에 개구가 형성된 절연체(280)와, 개구 내에 배치된 도전체(260)와, 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 도전체(260) 사이에 배치된 절연체(250)와, 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 절연체(250) 사이에 배치된 금속 산화물(230c)을 가진다. 여기서 도 31의 (B) 및 (C)에 나타낸 바와 같이 도전체(260)의 상면은 절연체(250)의 상면, 금속 산화물(230c)의 상면, 및 절연체(280)의 상면과 대략 일치하는 것이 바람직하다. 또한 이하에서, 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)을 통틀어 금속 산화물(230)이라고 하는 경우가 있다. 또한 도전체(242a) 및 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다.
트랜지스터(70)는 도전체(242a) 및 도전체(242b)의 측면과 저면이 이루는 각도를 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 할 수 있다. 또한 도전체(242a) 및 도전체(242b)의 대향하는 측면이 복수의 면을 가져도 좋다.
도 31의 (B) 및 (C)에 나타낸 바와 같이 절연체(224), 금속 산화물(230a), 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 금속 산화물(230c)과 절연체(280) 사이에 절연체(254)가 배치되는 것이 바람직하다. 여기서, 절연체(254)는 도 31의 (B) 및 (C)에 나타낸 바와 같이, 금속 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(230a) 및 금속 산화물(230b)의 측면, 그리고 절연체(224)의 상면과 접하는 것이 바람직하다.
또한 트랜지스터(70)에서 채널이 형성되는 영역(이하, 채널 형성 영역이라고도 함)과 그 근방에서 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 3층을 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 금속 산화물(230b)과 금속 산화물(230c)의 2층 구조, 또는 4층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다. 또한 트랜지스터(70)에서는 도전체(260)를 2층의 적층 구조로 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(260)는 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다. 또한 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c) 각각이 2층 이상의 적층 구조를 가져도 좋다.
예를 들어 금속 산화물(230c)이 제 1 금속 산화물과, 제 1 금속 산화물 위의 제 2 금속 산화물로 이루어지는 적층 구조를 가지는 경우, 제 1 금속 산화물은 금속 산화물(230b)과 같은 조성을 가지고, 제 2 금속 산화물은 금속 산화물(230a)과 같은 조성을 가지는 것이 바람직하다.
여기서, 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(260)는 절연체(280)의 개구 및 도전체(242a)와 도전체(242b)에 끼워진 영역에 매립되도록 형성된다. 여기서 도전체(260), 도전체(242a), 및 도전체(242b)의 배치는 절연체(280)의 개구에 대하여 자기 정합(自己整合)적으로 선택된다. 즉, 트랜지스터(70)에서 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치할 수 있다. 따라서 도전체(260)를 위치 얼라인먼트의 마진 없이 형성할 수 있기 때문에 트랜지스터(70)의 점유 면적의 축소를 도모할 수 있다. 이로써, 표시 장치를 고정세로 할 수 있다. 또한 표시 장치를 슬림 베젤로 할 수 있다.
도 31의 (B)에 나타낸 바와 같이 도전체(260)는 절연체(250)의 내측에 제공된 도전체(260a)와, 도전체(260a)의 내측에 매립되도록 제공된 도전체(260b)를 가지는 것이 바람직하다.
트랜지스터(70)는 기판(도시하지 않았음) 위에 배치된 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216) 및 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)를 가지는 것이 바람직하다. 절연체(224) 위에 금속 산화물(230a)이 배치되는 것이 바람직하다.
트랜지스터(70) 위에 층간막으로서 기능하는 절연체(274) 및 절연체(281)가 배치되는 것이 바람직하다. 여기서 절연체(274)는 도전체(260), 절연체(250), 금속 산화물(230c), 및 절연체(280)의 상면에 접하여 배치되는 것이 바람직하다.
절연체(222), 절연체(254), 및 절연체(274)는 수소(예를 들어 수소 원자 및 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222), 절연체(254), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 수소 투과성이 낮은 것이 바람직하다. 또한 절연체(222) 및 절연체(254)는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222) 및 절연체(254)는 절연체(224), 절연체(250), 및 절연체(280)보다 산소 투과성이 낮은 것이 바람직하다.
여기서 절연체(224), 금속 산화물(230), 및 절연체(250)는 절연체(254) 및 절연체(274)에 의하여 절연체(280) 및 절연체(281)와 이격되어 있다. 그러므로 절연체(224), 금속 산화물(230), 및 절연체(250)에, 절연체(280) 및 절연체(281)에 포함되는 수소 등의 불순물, 또는 과잉 산소가 절연체(224), 금속 산화물(230a), 금속 산화물(230b), 및 절연체(250)에 혼입되는 것을 억제할 수 있다.
트랜지스터(70)와 전기적으로 접속되고 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))가 제공되는 것이 바람직하다. 또한 플러그로서 기능하는 도전체(240)의 측면에 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 즉 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽에 접하여 절연체(241)가 제공된다. 또한 절연체(241)의 측면에 접하여 도전체(240)의 제 1 도전체가 제공되고, 그 내측에 도전체(240)의 제 2 도전체가 제공되는 구성으로 하여도 좋다. 여기서 도전체(240)의 상면과 절연체(281)의 상면은 같은 정도의 높이가 될 수 있다. 또한 트랜지스터(70)에서는 도전체(240)의 제 1 도전체와 도전체(240)의 제 2 도전체를 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(240)를 단층 구조, 또는 3층 이상의 적층 구조로 제공하는 구성으로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서로 서수를 붙여 구별하는 경우가 있다.
트랜지스터(70)는 채널 형성 영역을 포함하는 금속 산화물(230)(금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c))에 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 예를 들어 금속 산화물(230)의 채널 형성 영역이 되는 금속 산화물로서 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다.
상기 금속 산화물은 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 인듐(In) 및 아연(Zn)을 포함하는 것이 바람직하다. 또한 이들에 더하여 원소 M이 포함되는 것이 바람직하다. 원소 M으로서 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 주석(Sn), 붕소(B), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 마그네슘(Mg), 및 코발트(Co) 중 하나 이상을 사용할 수 있다. 특히 원소 M은 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 및 주석(Sn) 중 하나 이상으로 하는 것이 바람직하다. 또한 원소 M은 Ga 및 Sn 중 어느 한쪽 또는 양쪽을 가지는 것이 더 바람직하다.
또한 도 31의 (B)에 나타낸 바와 같이 금속 산화물(230b)은 도전체(242)와 중첩되지 않는 영역의 막 두께가 도전체(242)와 중첩되는 영역의 막 두께보다 얇아지는 경우가 있다. 이는, 도전체(242a) 및 도전체(242b)를 형성할 때, 금속 산화물(230b)의 상면의 일부를 제거함으로써 형성된다. 금속 산화물(230b)의 상면에서는, 도전체(242)가 되는 도전막을 성막하였을 때, 상기 도전막과의 계면 근방에 저항이 낮은 영역이 형성되는 경우가 있다. 이와 같이, 금속 산화물(230b)의 상면의 도전체(242a)와 도전체(242b) 사이에 위치하는 저항이 낮은 영역을 제거함으로써, 상기 영역에 채널이 형성되는 것을 방지할 수 있다.
본 발명의 일 형태에 의하여 크기가 작은 트랜지스터를 가지고, 정세도가 높은 표시 장치를 제공할 수 있다. 또는 온 전류가 큰 트랜지스터를 가지고, 휘도가 높은 표시 장치를 제공할 수 있다. 또는 동작이 빠른 트랜지스터를 가지고, 동작이 빠른 표시 장치를 제공할 수 있다. 또는 전기 특성이 안정된 트랜지스터를 가지고, 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 오프 전류가 작은 트랜지스터를 가지고, 소비 전력이 낮은 표시 장치를 제공할 수 있다.
본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(70)의 자세한 구성에 대하여 설명한다.
도전체(205)는 금속 산화물(230) 및 도전체(260)와 중첩되는 영역을 가지도록 배치된다. 또한 도전체(205)는 절연체(216)에 매립되어 제공되는 것이 바람직하다.
도전체(205)는 도전체(205a), 도전체(205b), 및 도전체(205c)를 가진다. 도전체(205a)는 절연체(216)에 제공된 개구의 저면 및 측벽에 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서, 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮다. 도전체(205c)는 도전체(205b)의 상면 및 도전체(205a)의 측면과 접하여 제공된다. 여기서, 도전체(205c)의 상면의 높이는 도전체(205a)의 상면의 높이 및 절연체(216)의 상면의 높이와 실질적으로 일치한다. 즉, 도전체(205b)는 도전체(205a) 및 도전체(205c)로 감싸이는 구성을 가진다.
도전체(205a) 및 도전체(205c)는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, 또는 NO2 등), 또는 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a) 및 도전체(205c)에 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써 도전체(205b)에 포함되는 수소 등의 불순물이, 절연체(224) 등을 통하여 금속 산화물(230)로 확산되는 것을 억제할 수 있다. 또한 도전체(205a) 및 도전체(205c)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써 도전체(205b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205a)로서는, 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(205a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(205b)에는 텅스텐을 사용하면 좋다.
여기서, 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(70)의 문턱 전압을 제어할 수 있다. 특히, 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(70)의 문턱 전압을 0V보다 크게 하여, 오프 전류를 작게 할 수 있게 된다. 따라서 도전체(205)에 음의 전위를 인가하면, 인가하지 않은 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
도전체(205)는 금속 산화물(230)에서의 채널 형성 영역보다 크게 제공하는 것이 좋다. 특히, 도 31의 (C)에 나타낸 바와 같이 도전체(205)는 채널 폭 방향과 교차되는 금속 산화물(230)의 단부보다 외측의 영역에서도 연장되어 있는 것이 바람직하다. 즉 채널 폭 방향에서의 금속 산화물(230)의 측면의 외측에서 도전체(205)와 도전체(260)는 절연체를 개재하여 중첩되어 있는 것이 바람직하다.
상기 구성을 가짐으로써, 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전체(205)의 전계에 의하여 금속 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
도 31의 (C)에 나타낸 바와 같이, 도전체(205)를 연장시켜 배선으로서도 기능시킨다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다.
절연체(214)는, 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(70)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(214)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, 또는 NO2 등), 또는 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물을 투과시키기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
예를 들어 절연체(214)로서 산화 알루미늄 또는 질화 실리콘 등을 사용하는 것이 바람직하다. 이로써, 물 또는 수소 등의 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(70) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다.
층간막으로서 기능하는 절연체(216), 절연체(280), 및 절연체(281)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216), 절연체(280), 및 절연체(281)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서의 기능을 가진다.
여기서, 금속 산화물(230)과 접하는 절연체(224)는 가열에 의하여 산소가 이탈되는 것이 바람직하다. 본 명세서에서는 가열에 의하여 이탈되는 산소를 과잉 산소라고 부르는 경우가 있다. 예를 들어 절연체(224)에는 산화 실리콘 또는 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 금속 산화물(230)에 접하여 제공함으로써, 금속 산화물(230) 내의 산소 결손을 저감하여 트랜지스터(70)의 신뢰성을 향상시킬 수 있다.
구체적으로는 절연체(224)로서 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란 TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상, 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
도 31의 (C)에 나타낸 바와 같이 절연체(224)는 절연체(254)와 중첩되지 않고, 금속 산화물(230b)과 중첩되지 않는 영역의 막 두께가 이 외의 영역의 막 두께보다 얇아지는 경우가 있다. 절연체(224)에서 절연체(254)와 중첩되지 않으며, 금속 산화물(230b)과 중첩되지 않은 영역의 막 두께는 상기 산소를 충분히 확산시킬 수 있는 막 두께인 것이 바람직하다.
절연체(222)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(70)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 절연체(222), 절연체(254), 및 절연체(274)에 의하여 절연체(224), 금속 산화물(230), 및 절연체(250) 등을 둘러쌈으로써, 외부로부터 물 또는 수소 등의 불순물이 트랜지스터(70)로 침입하는 것을 억제할 수 있다.
또한 절연체(222)는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소를 투과시키기 어려운) 것이 바람직하다. 예를 들어 절연체(222)는 산소 투과성이 절연체(224)보다 낮은 것이 바람직하다. 절연체(222)가 산소 또는 불순물의 확산을 억제하는 기능을 가짐으로써, 금속 산화물(230)이 가지는 산소가 기판 측으로 확산되는 것을 저감할 수 있기 때문에 바람직하다. 또한 도전체(205)가, 절연체(224)가 가지는 산소 또는 금속 산화물(230)이 가지는 산소와 반응하는 것을 억제할 수 있다.
절연체(222)에는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 금속 산화물(230)로부터의 산소의 방출 및 트랜지스터(70)의 주변부로부터 금속 산화물(230)에 대한 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시켜 사용하여도 좋다.
절연체(222)로서는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등 소위 high-k 재료를 포함하는 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있게 된다.
또한 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조를 가져도 좋다. 예를 들어 절연체(222) 아래에 절연체(224)와 같은 절연체를 제공하는 구성으로 하여도 좋다.
금속 산화물(230)은 금속 산화물(230a)과, 금속 산화물(230a) 위의 금속 산화물(230b)과, 금속 산화물(230b) 위의 금속 산화물(230c)을 가진다. 금속 산화물(230b) 아래에 금속 산화물(230a)을 가짐으로써, 금속 산화물(230a)보다 아래쪽에 형성된 구조물로부터 금속 산화물(230b)에 대한 불순물의 확산을 억제할 수 있다. 또한 금속 산화물(230b) 위에 금속 산화물(230c)을 가짐으로써, 금속 산화물(230c)보다 위쪽에 형성된 구조물로부터 금속 산화물(230b)에 대한 불순물의 확산을 억제할 수 있다.
또한 금속 산화물(230)은 각 금속 원자의 원자수비가 다른 복수의 산화물층으로 이루어지는 적층 구조를 가지는 것이 바람직하다. 예를 들어 금속 산화물(230)이 적어도 인듐(In)과 원소 M을 포함하는 경우, 금속 산화물(230a)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230a)에 포함되는 원소 M의 원자수의 비율은 금속 산화물(230b)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(230a)에 포함되는 원소 M의 In에 대한 원자수비는 금속 산화물(230b)에 포함되는 원소 M의 In에 대한 원자수비보다 큰 것이 바람직하다. 여기서 금속 산화물(230c)로서는 금속 산화물(230a) 또는 금속 산화물(230b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
금속 산화물(230a) 및 금속 산화물(230c)의 전도대 하단의 에너지가 금속 산화물(230b)의 전도대 하단의 에너지보다 높아지는 것이 바람직하다. 또한 바꿔 말하면 금속 산화물(230a) 및 금속 산화물(230c)의 전자 친화력이 금속 산화물(230b)의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 금속 산화물(230c)에는 금속 산화물(230a)에 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 구체적으로는 금속 산화물(230c)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230c)에 포함되는 원소 M의 원자수의 비율은 금속 산화물(230b)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(230c)에 포함되는 원소 M의 In에 대한 원자수비는 금속 산화물(230b)에 포함되는 원소 M의 In에 대한 원자수비보다 큰 것이 바람직하다.
여기서, 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 바꿔 말하면 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 금속 산화물(230a)과 금속 산화물(230b)의 계면 및 금속 산화물(230b)과 금속 산화물(230c)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮게 하는 것이 좋다.
구체적으로는, 금속 산화물(230a)과 금속 산화물(230b), 금속 산화물(230b)과 금속 산화물(230c)이 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써) 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 금속 산화물(230b)이 In-Ga-Zn 산화물의 경우, 금속 산화물(230a) 및 금속 산화물(230c)로서, In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다. 또한 금속 산화물(230c)을 적층 구조로 하여도 좋다. 예를 들어 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 Ga-Zn 산화물로 이루어지는 적층 구조, 또는 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 산화 갈륨으로 이루어지는 적층 구조를 사용할 수 있다. 바꿔 말하면 In-Ga-Zn 산화물과 In을 포함하지 않는 산화물로 이루어지는 적층 구조를 금속 산화물(230c)로서 사용하여도 좋다.
구체적으로 금속 산화물(230a)로서는 원자수비가 In:Ga:Zn=1:3:4, 1:1:0.5, 또는 그 근방인 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230b)로서는 원자수비가 In: Ga:Zn=4:2:3, 3:1:2, 또는 그 근방인 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230c)로서는 원자수비가 In:Ga:Zn=1:3:4, In:Ga:Zn=4:2:3, Ga:Zn=2:1, Ga:Zn=2:5, 또는 그 근방인 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230c)을 적층 구조로 하는 경우의 구체적인 예로서는 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방인 금속 산화물과, 원자수비가 Ga:Zn=2:1 또는 그 근방인 금속 산화물의 적층 구조, 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방인 금속 산화물과, 원자수비가 Ga:Zn=2:5 또는 그 근방인 금속 산화물의 적층 구조, 및 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방인 금속 산화물과 산화 갈륨의 적층 구조 등을 들 수 있다.
이때, 캐리어의 주된 경로는 금속 산화물(230b)이다. 금속 산화물(230a) 및 금속 산화물(230c)을 상술한 구성으로 함으로써, 금속 산화물(230a)과 금속 산화물(230b)의 계면 및 금속 산화물(230b)과 금속 산화물(230c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(70)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다. 또한 금속 산화물(230c)을 적층 구조로 한 경우, 상술한 금속 산화물(230b)과 금속 산화물(230c)의 계면에서의 결함 준위 밀도를 낮추는 효과에 더하여, 금속 산화물(230c)에 포함되는 구성 원소가 절연체(250) 측으로 확산되는 것을 억제하는 것이 기대된다. 더 구체적으로는, 금속 산화물(230c)을 적층 구조로 하고, 적층 구조의 위쪽에 In을 포함하지 않는 산화물을 배치시키기 때문에 절연체(250) 측으로 확산될 수 있는 In을 억제할 수 있다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 확산된 경우 트랜지스터의 특성 불량이 된다. 따라서, 금속 산화물(230c)을 적층 구조로 함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있게 된다.
금속 산화물(230b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 제공된다. 도전체(242)로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 및 란타넘에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 또는 란타넘과 니켈을 포함하는 산화물을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
금속 산화물(230)과 접하도록 상기 도전체(242)를 제공함으로써, 금속 산화물(230)의 도전체(242) 근방에서 산소 농도가 저감되는 경우가 있다. 또한 금속 산화물(230)의 도전체(242) 근방에서 도전체(242)에 포함되는 금속과 금속 산화물(230)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 금속 산화물(230)의 도전체(242) 근방의 영역에서 캐리어 밀도가 증가하여 상기 영역은 저저항 영역이 된다.
여기서 도전체(242a)와 도전체(242b) 사이의 영역은 절연체(280)의 개구에 중첩되어 형성된다. 이에 의하여, 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 금속 산화물(230c)의 상면에 접하여 배치하는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이기 때문에 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로, 절연체(250) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소 확산을 억제하는 것이 바람직하다. 이로써 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 가지는 경우가 있다. 따라서 절연체(250)에 산화 실리콘 또는 산화질화 실리콘 등을 사용하는 경우, 상기 금속 산화물에는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체를 절연체(250)와 상기 금속 산화물로 이루어지는 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지한 채, 트랜지스터 동작 시에 인가하는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)의 박막화가 가능하게 된다.
구체적으로는, 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 한 종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
도 31의 (B) 및 (C)에서는 도전체(260)를 2층 구조로서 나타내었지만, 도전체(260)는 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(260a)에는 상술한 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, 또는 NO2 등), 또는 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전체를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료로 이루어지는 적층 구조를 가져도 좋다.
도 31의 (C)에 나타낸 바와 같이, 금속 산화물(230b)에서 도전체(242)와 중첩되지 않는 영역, 바꿔 말하면 금속 산화물(230)의 채널 형성 영역에서 금속 산화물(230)의 측면이 도전체(260)로 덮이도록 배치되어 있다. 이로써 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계를 금속 산화물(230)의 측면에 작용시키기 쉬워진다. 따라서 트랜지스터(70)의 온 전류를 증대시켜 주파수 특성을 향상시킬 수 있다.
절연체(254)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(70)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(254)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한 도 31의 (B) 및 (C)에 나타낸 바와 같이, 절연체(254)는 금속 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(230a) 및 금속 산화물(230b)의 측면, 그리고 절연체(224)의 상면과 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)에 포함되는 수소가 도전체(242a), 도전체(242b), 금속 산화물(230a), 금속 산화물(230b), 및 절연체(224)의 상면 또는 측면으로부터 금속 산화물(230)로 침입하는 것을 억제할 수 있다.
또한 절연체(254)는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소를 투과시키기 어려운) 것이 바람직하다. 예를 들어 절연체(254)는 절연체(280) 또는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(254)는 스퍼터링법을 사용하여 성막되는 것이 바람직하다. 절연체(254)를, 산소를 포함한 분위기에서 스퍼터링법을 사용하여 성막함으로써, 절연체(224)에서 절연체(254)와 접한 영역 근방에 산소를 첨가할 수 있다. 이로써 상기 영역으로부터 절연체(224)를 통하여 금속 산화물(230) 내에 산소를 공급할 수 있다. 여기서 절연체(254)가 위쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(230)로부터 절연체(280)로 확산되는 것을 방지할 수 있다. 또한 절연체(222)가 아래쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(230)로부터 기판 측으로 확산되는 것을 방지할 수 있다. 이와 같이, 금속 산화물(230)의 채널 형성 영역에 산소가 공급된다. 이로써, 금속 산화물(230)의 산소 결손을 저감하여 트랜지스터의 노멀리 온화를 억제할 수 있다.
절연체(254)로서, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 성막하는 것이 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
수소에 대하여 배리어성을 가지는 절연체(254)로 절연체(224) 및 금속 산화물(230)을 덮음으로써, 절연체(280)는 절연체(254)에 의하여 절연체(224) 및 금속 산화물(230)과 이격되어 있다. 이로써 트랜지스터(70)의 외부로부터 수소 등의 불순물이 침입하는 것을 억제할 수 있기 때문에, 트랜지스터(70)의 전기 특성 및 신뢰성을 양호하게 할 수 있다.
절연체(280)는 절연체(254)를 개재하여 절연체(224) 위 및 도전체(242) 위에 제공된다. 예를 들어 절연체(280)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘 등을 가지는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 및 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(280) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 또한 절연체(280)의 상면은 평탄화되어도 좋다.
절연체(274)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 위쪽으로부터 절연체(280)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(274)로서 예를 들어 절연체(214), 또는 절연체(254) 등에 사용할 수 있는 절연체를 사용하면 좋다.
절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224) 등과 마찬가지로, 막 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(281), 절연체(274), 절연체(280), 및 절연체(254)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다. 도전체(240a) 및 도전체(240b)는 도전체(260)를 개재하여 대향하여 제공된다. 또한 도전체(240a) 및 도전체(240b)의 상면의 높이는 절연체(281)의 상면과 동일 평면상으로 하여도 좋다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 그 측면에 접하여 도전체(240a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(240a)가 도전체(242a)와 접한다. 마찬가지로, 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 그 측면에 접하여 도전체(240b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(240b)가 도전체(242b)와 접한다.
도전체(240a) 및 도전체(240b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(240a) 및 도전체(240b)는 적층 구조로 하여도 좋다.
도전체(240)를 적층 구조로 하는 경우, 도전체(242), 절연체(254), 절연체(280), 절연체(274), 절연체(281)와 접하는 도전체에는 상술한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전체를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료는 단층 또는 적층으로 사용하여도 좋다. 상기 도전성 재료를 사용함으로써 절연체(280)에 첨가된 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 억제할 수 있다. 또한 절연체(281)보다 위층으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 금속 산화물(230)에 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서, 예를 들어 절연체(254) 등에 사용할 수 있는 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(280)에 접하여 제공되기 때문에, 절연체(280) 등으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 금속 산화물(230)에 혼입되는 것을 억제할 수 있다. 또한 절연체(280)에 포함되는 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 억제할 수 있다.
도시하지 않았지만, 도전체(240a)의 상면 및 도전체(240b)의 상면에 접하여 배선으로서 기능하는 도전체를 배치하여도 좋다. 배선으로서 기능하는 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
<발광 소자의 구성예>
발광 소자(20)가 가지는 EL층(23)은 도 32의 (A)에 나타낸 바와 같이 층(4420), 발광층(4411), 및 층(4430) 등의 복수의 층으로 구성할 수 있다. 층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함하는 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함하는 층(전자 수송층) 등을 가질 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 가진다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함하는 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함하는 층(정공 수송층)을 가질 수 있다.
한 쌍의 전극 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 가지는 구성은 하나의 발광 유닛으로서 기능할 수 있고, 본 명세서에서는 도 32의 (A)에 나타낸 구성을 싱글 구조라고 말한다.
또한 도 32의 (B)에 나타낸 바와 같이, 층(4420)과 층(4430) 사이에 복수의 발광층(발광층(4411), 발광층(4412), 발광층(4413))이 제공된 구성도 싱글 구조의 베리에이션이다.
또한 도 32의 (C)에 나타낸 바와 같이 복수의 발광 유닛(EL층(23a), EL층(23b))이 중간층(전하 발생층)(4440)을 사이에 두고 직렬로 접속된 구성을 본 명세서에서는 탠덤 구조라고 말한다. 또한 본 명세서 등에서는, 도 32의 (C)에 나타낸 구성을 탠덤 구조라고 하지만, 이에 한정되지 않고, 예를 들어 탠덤 구조를 스택(stack) 구조라고 하여도 좋다. 또한 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 소자로 할 수 있다.
또한 상술한 백색 발광 소자(싱글 구조 또는 탠덤 구조)와, 상술한 SBS 구조의 발광 소자를 비교한 경우, SBS 구조의 발광 소자는 백색 발광 소자보다 소비 전력을 낮출 수 있다. 소비 전력을 억제하고자 하는 경우, SBS 구조의 발광 소자를 사용하는 것이 적합하다. 한편으로 백색 발광 소자는, 제조 프로세스가 SBS 구조의 발광 소자보다 간단하기 때문에 제조 비용을 절감할 수 있거나 제조 수율을 높일 수 있어 적합하다.
발광 소자(20)의 발광색은 EL층(23)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 발광 소자(20)에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
백색의 광을 발하는 발광 소자는 발광층에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 2개 이상의 발광 물질의 각 발광이 보색의 관계가 되는 발광 물질을 선택하면 좋다.
발광층에는 R(적색), G(녹색), B(청색), Y(황색), 또는 O(주황색) 등의 발광을 나타내는 발광 물질을 2종류 이상 포함하는 것이 바람직하다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태, 또는 다른 실시예와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물에 대하여 설명한다.
<결정 구조의 분류>
우선, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 33의 (A)를 사용하여 설명을 한다. 도 33의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 33의 (A)에 나타낸 바와 같이, 산화물 반도체는 크게 나누어 'Amorphous(무정형)'와, 'Crystalline(결정성)'과, 'Crystal(결정)'으로 분류된다. 또한 'Amorphous'의 범주에는 completely amorphous가 포함된다. 또한 'Crystalline'의 범주에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다. 또한 "Crystalline"의 분류에서는 single crystal, poly crystal, 및 completely amorphous는 제외된다(excluding single crystal and poly crystal). 또한 'Crystal'의 범주에는 single crystal 및 poly crystal이 포함된다.
또한 도 33의 (A)에 나타낸 굵은 테두리 내의 구조는 'Amorphous(무정형)'와 'Crystal(결정)' 사이의 중간 상태이며, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉, 상기 구조는 에너지적으로 불안정한 'Amorphous(무정형)' 및 'Crystal(결정)'과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, 'Crystalline'으로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정으로 얻어지는 XRD 스펙트럼을 도 33의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이후, 도 33의 (B)에 나타낸 GIXD 측정으로 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 기재한다. 또한 도 33의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 또는 그 근방이다. 또한 도 33의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 33의 (B)에서는 가로축은 2θ[deg.]이고, 세로축은 강도(Intensity)[a.u.]이다. 도 33의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는, 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 또는 이의 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 33의 (B)에 나타낸 바와 같이, 2θ=31° 또는 이의 근방의 피크는, 피크 강도가 검출된 각도를 축으로 좌우 비대칭이다.
막 또는 기판의 결정 구조는 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 33의 (C)에 나타내었다. 도 33의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 33의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 또는 그 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 33의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는, c축 배향을 나타내는 복수의 스폿이 관찰된다.
[산화물 반도체의 구조]
또한 산화물 반도체는 결정 구조에 주목한 경우, 도 33의 (A)와 상이한 분류가 되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와 그 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS의 자세한 내용에 대하여 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역이다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉, CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역 각각은 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 가지는 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 가지는 층(이하 (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서, 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는 c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류 또는 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형 또는 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서는 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인할 수 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는 CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않다는 것, 및 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 또는 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는 Zn을 포함하는 구성이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서, CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입 또는 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에 CAAC-OS는 불순물 또는 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 넓힐 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면 nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는 결정성을 나타내는 피크가 검출되지 않는다. 또한 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 nc-OS막에 대하여 수행하면 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편으로 nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
[산화물 반도체의 구성]
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 아래에서는 금속 산화물에 하나 또는 복수의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉, CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서 In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]이 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크고, [Ga]이 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]이 제 1 영역에서의 [Ga]보다 크고, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물 또는 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물 또는 갈륨 아연 산화물 등이 주성분인 영역이다. 즉, 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과, Ga를 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉, CAC-OS는 재료의 일부에서는 도전성 기능을 가지고 재료의 다른 일부에서는 절연성 기능을 가지고, 재료의 전체로서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길어, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정시키기 위해서는 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 또는 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘 또는 탄소의 농도와 산화물 반도체와의 계면 근방의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
산화물 반도체에 포함되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합되는 산소와 결합되어, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태는, 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태, 또는 다른 실시예와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태인 표시 장치를 가지는 전자 기기에 대하여 설명한다.
도 34의 (A)는 헤드 마운트 디스플레이(8200)의 외관을 나타낸 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205) 등을 가진다. 또한 장착부(8201)에는 배터리(8206)가 내장된다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 예를 들어 무선 수신기를 가지고, 예를 들어 수신한 화상 데이터에 대응하는 화상을 표시부(8204)에 표시시킬 수 있다. 또한 본체(8203)에 제공된 카메라로 사용자의 안구 또는 눈꺼풀의 움직임을 파악하고, 그 정보를 바탕으로 사용자의 시선의 좌표를 산출함으로써 사용자의 시선을 입력 수단으로서 사용할 수 있다.
장착부(8201)에는 사용자에게 접하는 위치에 복수의 전극이 제공되어도 좋다. 본체(8203)는 사용자의 안구의 움직임에 따라 전극에 흐르는 전류를 검지함으로써, 사용자의 시선을 인식하는 기능을 가져도 좋다. 또한 상기 전극에 흐르는 전류를 검지함으로써, 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 온도 센서, 압력 센서, 또는 가속도 센서 등 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능을 가져도 좋다. 또한 예를 들어 사용자의 머리의 움직임 등을 검출하여, 표시부(8204)에 표시하는 화상을 그 움직임에 맞추어 변화시켜도 좋다.
표시부(8204)에 본 발명의 일 형태인 표시 장치를 적용할 수 있다. 따라서 표시부(8204)에 고품질 화상을 표시할 수 있다.
도 34의 (B), (C), 및 (D)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 밴드상의 고정구(8304), 한 쌍의 렌즈(8305)를 가진다. 또한 하우징(8301)에는 배터리(8306)가 내장되어 있고, 배터리(8306)로부터 예를 들어 표시부(8302)에 전력을 공급할 수 있다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하는 것이 바람직하다. 표시부(8302)를 만곡시켜 배치함으로써, 사용자가 높은 현장감을 느낄 수 있다. 또한 본 실시형태에서는, 표시부(8302)를 하나 제공하는 구성에 대하여 예시하였지만, 이에 한정되지 않고, 예를 들어 표시부(8302)를 2개 제공하는 구성으로 하여도 좋다. 이 경우 사용자의 한쪽 눈에 하나의 표시부, 다른 쪽 눈에 하나의 표시부가 배치되는 구성으로 하면, 예를 들어 시차를 사용한 3차원 표시를 수행하는 것도 가능해진다.
또한 표시부(8302)에 본 발명의 일 형태인 표시 장치를 적용할 수 있다. 따라서 표시부(8302)에 고품질 화상을 표시할 수 있다.
다음으로, 도 34의 (A) 내지 (D)에 나타낸 전자 기기와 다른 전자 기기의 일례를 도 35의 (A) 및 (B)에 나타내었다.
도 35의 (A) 및 (B)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 및 배터리(9009) 등을 가진다.
도 35의 (A) 및 (B)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터의 송신 또는 수신을 수행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한 도 35의 (A) 및 (B)에 나타낸 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 또한 도 35의 (A) 및 (B)에는 나타내지 않았지만, 전자 기기는 복수의 표시부를 가지는 구성으로 하여도 좋다. 또한 상기 전자 기기에 카메라 등을 제공하여 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 35의 (A) 및 (B)에 나타낸 전자 기기의 자세한 사항에 대하여, 이하에서 설명한다.
도 35의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는, 예를 들어 전화기, 수첩, 또는 정보 열람 장치 등에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)는 문자 또는 화상을 그 복수의 면에 표시할 수 있다. 예를 들어 3개의 조작 버튼(9050)(조작 아이콘 또는 단순히 아이콘이라고도 함)을 표시부(9001)의 한 면에 표시할 수 있다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 또한 정보(9051)의 일례로서는 전자 메일, SNS(Social Networking Service), 전화 등의 착신을 알리는 표시, 전자 메일 또는 SNS 등의 제목, 전자 메일 또는 SNS 등의 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되어 있는 위치에 정보(9051) 대신에 조작 버튼(9050) 등을 표시하여도 좋다.
휴대 정보 단말기(9101)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 표시부(9001)에 고품질 화상을 표시할 수 있다.
도 35의 (B)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 도 35의 (B)에서는 시각(9251), 조작 버튼(9252)(조작 아이콘 또는 단순히 아이콘이라고도 함), 및 콘텐츠(9253)를 표시부(9001)에 표시하는 예를 나타내었다. 콘텐츠(9253)는, 예를 들어 동영상으로 할 수 있다.
또한 휴대 정보 단말기(9200)는 통신 규격된 근거리 무선 통신을 실행할 수 있다. 예를 들어 무선 통신 가능한 헤드셋과 상호 통신함으로써 핸즈프리 통화를 할 수 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)를 가지고, 커넥터를 통하여 다른 정보 단말기와 직접 데이터를 주고받을 수 있다. 또한 접속 단자(9006)를 통하여 충전을 수행할 수도 있다. 또한 충전 동작은 접속 단자(9006)를 통하지 않고, 무선 급전에 의하여 수행하여도 좋다.
휴대 정보 단말기(9200)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 표시부(9001)에 고품질 화상을 표시할 수 있다.
본 실시형태는, 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태, 또는 다른 실시예와 적절히 조합하여 실시할 수 있다.
(실시예 1)
본 실시예에서는 샘플을 제작하고, 주사형 투과 현미경(STEM: Scanning Transmission Electron Microscope)에 의한 이미지를 취득한 결과를 나타낸다.
도 36의 (A) 내지 (C)는 본 실시예에 따른 샘플의 제작 방법을 나타낸 것이다. 본 실시예에서는 우선 실리콘을 재료로 한 반도체 기판(실리콘 기판)인 기판(151) 위에, PECVD법을 사용하여 500nm의 산화질화 실리콘층을 성막하였다(도 36의 (A)). 상기 산화질화 실리콘층을 층(153A)으로 한다.
다음으로 층(153A)에 단면 방향의 길이 L1이 90nm인 개구부가 형성되도록 에칭법에 의하여 층(153A)을 가공하여 절연층(153)을 형성하였다(도 36의 (B)).
그 후, 스퍼터링법을 사용하여 20nm의 질화 실리콘층을 실온에서 성막하였다. 상기 질화 실리콘층을 절연층(155)으로 한다. 다음으로 ALD법을 사용하여 50nm의 산화 알루미늄층을 100℃에서 성막하였다. 상기 산화 알루미늄층을 보호층(157)으로 한다. 그 후, 스퍼터링법을 사용하여 50nm의 질화 실리콘층을 실온에서 성막하였다. 상기 질화 실리콘층을 보호층(159)으로 한다(도 36의 (C)). 상술한 방법에 의하여 샘플을 제작하였다.
도 37의 (A)는 제작한 샘플 단면의 주사 투과 전자 현미경(STEM) 이미지이다. 도 37의 (A)에 나타낸 바와 같이 본 실시예에 따른 샘플에는 보호층(157)으로 둘러싸이도록 공극(160)이 형성되는 것이 확인되었다.
도 37의 (B1)는 도 37의 (A)에 나타낸 영역(161)의 확대도이다. 절연층(153) 위에서의 절연층(155)의 두께 L2는 20nm이고, 보호층(157)의 두께 L3은 48nm이고, 보호층(159)의 두께 L4는 45nm이었다.
도 37의 (B2)는 도 37의 (A)에 나타낸 영역(162)의 확대도이다. 보호층(157)의 단면 방향의 길이 L5는 29nm이었다.
본 실시예는, 적어도 그 일부를 본 명세서에 기재된 다른 실시형태 또는 실시예와 적절히 조합하여 실시할 수 있다.
10: 표시 장치, 20B: 발광 소자, 20G: 발광 소자, 20R: 발광 소자, 20: 발광 소자, 21A: 층, 21: 하부 전극, 23a: EL층, 23A: 층, 23B: EL층, 23b: EL층, 23G: EL층, 23R: EL층, 23: EL층, 25A: 층, 25: 상부 전극, 30a: 공극, 30b: 공극, 30: 공극, 31: 보호층, 32A: 층, 32: 보호층, 33: 보호층, 34: 보호층, 35: 마이크로 렌즈 어레이, 36A: 층, 36: 보호층, 37: 격벽, 38: 절연층, 39: 보호층, 41: 접착층, 43: 차광층, 45: 절연층, 47: 기판, 49B: 착색층, 49G: 착색층, 49R: 착색층, 49: 착색층, 50B: 화소, 50G: 화소, 50R: 화소, 50: 화소, 51: 광, 61: 절연층, 63: 도전층, 65: 도전층, 67: 도전층, 69: 도전층, 70: 트랜지스터, 71: 절연층, 80: 트랜지스터, 81: 기판, 82: 도전층, 83: 절연층, 85a: 저저항 영역, 85b: 저저항 영역, 86: 소자 분리층, 87: 반도체층, 88: 절연층, 91: 실재, 93: 접속 전극, 95: 이방성 도전층, 97: FPC, 100: 표시부, 101: 주사선 구동 회로, 103: 데이터선 구동 회로, 105: 배선, 107: 배선, 110: 화소 회로, 111: 트랜지스터, 113: 트랜지스터, 115: 용량, 117: 노드, 119: 노드, 121: 층, 123: 층, 125: 층, 131: 절연층, 133: 절연층, 135: 절연층, 137: 절연층, 140: 트랜지스터, 151: 기판, 153A: 층, 153: 절연층, 155: 절연층, 157: 보호층, 159: 보호층, 160: 공극, 161: 영역, 162: 영역, 205a: 도전체, 205b: 도전체, 205c: 도전체, 205: 도전체, 214: 절연체, 216: 절연체, 222: 절연체, 224: 절연체, 230a: 금속 산화물, 230b: 금속 산화물, 230c: 금속 산화물, 230: 금속 산화물, 240a: 도전체, 240b: 도전체, 240: 도전체, 241a: 절연체, 241b: 절연체, 241: 절연체, 242a: 도전체, 242b: 도전체, 242: 도전체, 250: 절연체, 254: 절연체, 260a: 도전체, 260b: 도전체, 260: 도전체, 274: 절연체, 280: 절연체, 281: 절연체, 4411: 발광층, 4412: 발광층, 4413: 발광층, 4420: 층, 4430: 층, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8304: 고정구, 8305: 렌즈, 8306: 배터리, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9009: 배터리, 9050: 조작 버튼, 9051: 정보, 9101: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9251: 시각, 9252: 조작 버튼, 9253: 콘텐츠

Claims (15)

  1. 표시 장치로서,
    제 1 발광 소자와, 제 2 발광 소자와, 제 1 보호층과, 제 2 보호층과, 공극을 가지고,
    상기 제 1 발광 소자는 제 1 하부 전극과, 상기 제 1 하부 전극 위의 제 1 EL층과, 상기 제 1 EL층 위의 제 1 상부 전극을 가지고,
    상기 제 2 발광 소자는 제 2 하부 전극과, 상기 제 2 하부 전극 위의 제 2 EL층과, 상기 제 2 EL층 위의 제 2 상부 전극을 가지고,
    상기 제 1 발광 소자와 상기 제 2 발광 소자는 인접하고,
    상기 제 1 보호층은 상기 제 1 발광 소자 위 및 상기 제 2 발광 소자 위에 제공되고, 또한 상기 제 1 EL층의 측면 및 상기 제 2 EL층의 측면과 접하는 영역을 가지고,
    상기 제 2 보호층은 상기 제 1 보호층 위에 제공되고,
    상기 공극은 상기 제 1 EL층과 상기 제 2 EL층 사이에 제공되고, 또한 상기 제 1 보호층과 상기 제 2 보호층 사이에 제공되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 EL층의 측면과 상기 제 2 EL층의 측면의 거리는 1μm 이하의 영역을 가지는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 공극은 질소, 산소, 이산화 탄소, 및 18족 원소 중에서 선택되는 어느 하나 또는 복수를 가지는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 18족 원소는 헬륨, 네온, 아르곤, 제논, 및 크립톤 중에서 선택되는 어느 하나 또는 복수를 가지는, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 보호층의 굴절률은 상기 공극의 굴절률보다 높은, 표시 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    마이크로 렌즈 어레이를 가지고,
    상기 마이크로 렌즈 어레이는 상기 제 2 보호층 위에 제공되는, 표시 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 EL층과 상기 제 2 EL층은 서로 다른 색의 광을 방출하는 기능을 가지는, 표시 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    제 1 트랜지스터와 제 2 트랜지스터를 가지고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 하부 전극과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 하부 전극과 전기적으로 접속되고,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 각각 채널 형성 영역에 실리콘을 가지는, 표시 장치.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    제 1 트랜지스터와 제 2 트랜지스터를 가지고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 하부 전극과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 하부 전극과 전기적으로 접속되고,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 각각 채널 형성 영역에 금속 산화물을 가지는, 표시 장치.
  10. 전자 기기로서,
    제 1 항 내지 제 9 항 중 어느 한 항에 기재된 표시 장치와,
    렌즈를 가지는, 전자 기기.
  11. 표시 장치의 제작 방법으로서,
    제 1 하부 전극, 상기 제 1 하부 전극 위의 제 1 EL층, 및 상기 제 1 EL층 위의 제 1 상부 전극을 가지는 제 1 발광 소자와, 제 2 하부 전극, 상기 제 2 하부 전극 위의 제 2 EL층, 및 상기 제 2 EL층 위의 제 2 상부 전극을 가지고, 상기 제 1 발광 소자와 인접한 제 2 발광 소자를 형성하고,
    상기 제 1 발광 소자 위 및 상기 제 2 발광 소자 위에 제공되고, 또한 상기 제 1 EL층의 측면 및 상기 제 2 EL층의 측면과 접하는 영역을 가지도록 제 1 보호층을 형성하고,
    상기 제 1 EL층과 상기 제 2 EL층 사이에 공극이 제공되도록 제 2 보호층을 형성하는, 표시 장치의 제작 방법.
  12. 제 11 항에 있어서,
    상기 제 1 보호층은 ALD법을 사용하여 형성하고,
    상기 제 2 보호층은 스퍼터링법 또는 CVD법을 사용하여 형성하는, 표시 장치의 제작 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 제 2 보호층 위에 마이크로 렌즈 어레이를 형성하는, 표시 장치의 제작 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 보호층의 굴절률은 상기 공극의 굴절률보다 높은, 표시 장치의 제작 방법.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 EL층과 상기 제 2 EL층은 서로 다른 색의 광을 방출하는 기능을 가지는, 표시 장치의 제작 방법.
KR1020237024002A 2020-12-18 2021-12-07 표시 장치, 표시 장치의 제작 방법, 및 전자 기기 KR20230119201A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2020210405 2020-12-18
JPJP-P-2020-210405 2020-12-18
JPJP-P-2020-214449 2020-12-24
JP2020214449 2020-12-24
JPJP-P-2020-219838 2020-12-29
JP2020219838 2020-12-29
PCT/IB2021/061384 WO2022130117A1 (ja) 2020-12-18 2021-12-07 表示装置、表示装置の作製方法、及び電子機器

Publications (1)

Publication Number Publication Date
KR20230119201A true KR20230119201A (ko) 2023-08-16

Family

ID=82058971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237024002A KR20230119201A (ko) 2020-12-18 2021-12-07 표시 장치, 표시 장치의 제작 방법, 및 전자 기기

Country Status (4)

Country Link
US (1) US20240107861A1 (ko)
JP (1) JPWO2022130117A1 (ko)
KR (1) KR20230119201A (ko)
WO (1) WO2022130117A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796363B2 (ja) * 2005-09-15 2011-10-19 パイオニア株式会社 有機ｅｌパネル及びその製造方法
JP2007184251A (ja) * 2005-12-07 2007-07-19 Sony Corp 表示装置
JP2010251117A (ja) * 2009-04-15 2010-11-04 Jsr Corp 有機ｅｌ素子用透明封止材
JP2013222599A (ja) * 2012-04-17 2013-10-28 Canon Inc 有機ｅｌ表示装置
KR102516934B1 (ko) * 2018-06-11 2023-03-31 엘지디스플레이 주식회사 표시장치 및 헤드 장착형 디스플레이

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Also Published As

Publication number Publication date
US20240107861A1 (en) 2024-03-28
JPWO2022130117A1 (ko) 2022-06-23
WO2022130117A1 (ja) 2022-06-23

Similar Documents

Publication Publication Date Title
KR20220052855A (ko) 반도체 장치 및 그 제작 방법
KR20230128008A (ko) 표시 시스템
US20240057402A1 (en) Display device
KR20230119201A (ko) 표시 장치, 표시 장치의 제작 방법, 및 전자 기기
KR20230129174A (ko) 표시 장치, 표시 장치의 제작 방법, 및 전자 기기
WO2022153138A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
US20240065036A1 (en) Display Device, Method For Manufacturing The Display Device, and Electronic Device
US11871600B2 (en) Display device
US20240038777A1 (en) Semiconductor device and method for manufacturing the semiconductor device
WO2023227992A1 (ja) 半導体装置
WO2024047488A1 (ja) 半導体装置
US20240081097A1 (en) Display device
US20240155869A1 (en) Method for fabricating display device
WO2024074954A1 (ja) 半導体装置及び表示装置
US20230420614A1 (en) Method for manufacturing display apparatus, display apparatus, display module, and electronic device
WO2024033739A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023199159A1 (ja) 半導体装置
CN116601696A (zh) 显示装置、显示装置的制造方法以及电子设备
WO2024013602A1 (ja) トランジスタ、及び、トランジスタの作製方法
US20230410738A1 (en) Display device and display correction system
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
US20240057378A1 (en) Method for fabricating display device
US20230369344A1 (en) Semiconductor device and display device
WO2024018317A1 (ja) 半導体装置
WO2023218280A1 (ja) 半導体装置、及び、半導体装置の作製方法