WO2022219447A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022219447A1
WO2022219447A1 PCT/IB2022/053053 IB2022053053W WO2022219447A1 WO 2022219447 A1 WO2022219447 A1 WO 2022219447A1 IB 2022053053 W IB2022053053 W IB 2022053053W WO 2022219447 A1 WO2022219447 A1 WO 2022219447A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
gate
source
wiring
electrically connected
Prior art date
Application number
PCT/IB2022/053053
Other languages
English (en)
French (fr)
Inventor
岡本佑樹
川島進
大貫達也
小林英智
上妻宗広
松嵜隆徳
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to KR1020237037728A priority Critical patent/KR20230168207A/ko
Priority to CN202280028422.2A priority patent/CN117203696A/zh
Priority to JP2023514172A priority patent/JPWO2022219447A1/ja
Priority to US18/555,286 priority patent/US20240196653A1/en
Publication of WO2022219447A1 publication Critical patent/WO2022219447A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Definitions

  • One embodiment of the present invention relates to a display device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, and driving methods thereof. , or their manufacturing methods, can be mentioned as an example.
  • display devices include liquid crystal display devices, organic EL (Electro Luminescence) elements, light-emitting devices equipped with light-emitting elements such as light-emitting diodes (LEDs), and electronic paper that performs display by means of electrophoresis. is mentioned.
  • organic EL Electro Luminescence
  • LEDs light-emitting diodes
  • the basic structure of an organic EL device is to sandwich a layer containing a light-emitting organic compound between a pair of electrodes. By applying a voltage to this device, light can be obtained from the light-emitting organic compound.
  • a display device to which such an organic EL element is applied does not require a backlight, which is required in a liquid crystal display device or the like.
  • Patent Document 1 describes an example of a display device using an organic EL element.
  • Japanese Patent Application Laid-Open No. 2002-200000 discloses a circuit configuration that corrects variations in the threshold value of a transistor for each pixel in a pixel circuit that controls the light emission luminance of an organic EL element, thereby improving the display quality of a display device.
  • a high voltage may be required for driving.
  • An object of one embodiment of the present invention is to provide a miniaturized display device. Another object of one embodiment of the present invention is to provide a display device with high color reproducibility. Another object of one embodiment of the present invention is to provide a high-definition display device. Another object of one embodiment of the present invention is to provide a highly reliable display device. Another object of one embodiment of the present invention is to provide a display device with low power consumption. Another object of one embodiment of the present invention is to provide a novel display device.
  • One embodiment of the present invention includes first and second transistors, first to fifth switches, first to third capacitors, and a display element, the first transistor includes a back gate, A gate of the first transistor is electrically connected to the first switch, a second switch and a first capacitor are provided between the gate and the source of the first transistor, and a back gate of the first transistor is electrically connected to the third switch. and a second capacitor between the backgate and source of the first transistor, the source of the first transistor electrically connected to the fourth switch and the drain of the second transistor, the gate of the second transistor being , a semiconductor device electrically connected to the fifth switch, provided with a third capacitor between the gate and the source of the second transistor, the source of the second transistor being electrically connected to one terminal of the display element; be.
  • the first switch may have a function of selecting conduction or non-conduction between the first wiring and the gate of the first transistor.
  • the second switch may have a function of selecting conduction or non-conduction between the gate and source of the first transistor.
  • the third switch may have a function of selecting conduction or non-conduction between the second wiring and the back gate of the first transistor.
  • the fourth switch may have a function of selecting conduction or non-conduction between the third wiring and the source of the first transistor.
  • the fifth switch may have a function of selecting conduction or non-conduction between the fourth wiring and the gate of the second transistor.
  • transistors can be used as the first to fifth switches.
  • the fourth switch and the fifth switch may be p-channel transistors.
  • the fourth switch and the fifth switch may be transistors containing silicon in the semiconductor layer in which the channel is formed.
  • Another aspect of the present invention includes first and second transistors, first to fifth switches, first to third capacitors, a first display element, and a second display element.
  • the first transistor has a back gate
  • a gate of the first transistor is electrically connected to the first switch
  • a second switch and a first capacitor are provided between the gate and the source of the first transistor
  • the first transistor has a backgate electrically connected to the third switch and has a second capacitance between the backgate and source of the first transistor, the source of the first transistor electrically connected to the fourth switch and the drain of the second transistor
  • the gate of the second transistor is electrically connected to the fifth switch and comprises a third capacitor between the gate and source of the second transistor, the source of the second transistor being connected to one of the first display elements. and one terminal of the second display element.
  • the first switch may have a function of selecting conduction or non-conduction between the first wiring and the gate of the first transistor.
  • the second switch may have the function of selecting conduction or non-conduction between the gate and source of the first transistor.
  • the third switch may have a function of selecting conduction or non-conduction between the second wiring and the back gate of the first transistor.
  • the fourth switch may have a function of selecting conduction or non-conduction between the third wiring and the source of the first transistor.
  • the fifth switch may have a function of selecting conduction or non-conduction between the fourth wiring and the gate of the second transistor.
  • the first capacitor may have a function of holding a potential difference between the gate and source of the first transistor.
  • the second capacitor may have a function of holding a potential difference between the backgate and source of the first transistor.
  • the third capacitor may have a function of holding a potential difference between the gate and source of the second transistor.
  • the drain of the first transistor may be electrically connected to the fifth wiring.
  • the other terminal of the first display element may be electrically connected to the sixth wiring, and the other terminal of the second display element may be electrically connected to the seventh wiring.
  • a display device may be configured by arranging a plurality of semiconductor devices described in (2) in a matrix.
  • the first display elements are arranged in odd rows and the second display elements are arranged in even rows.
  • Another aspect of the present invention includes first to eighth transistors, first to third capacitors, and a display element, wherein the gate of the first transistor and the gate of the sixth transistor are the first The gate of the third transistor and the gate of the fourth transistor are electrically connected to the second wiring, the gate of the seventh transistor is electrically connected to the third wiring, and the gate of the seventh transistor is electrically connected to the third wiring.
  • a gate of the transistor is electrically connected to the fourth wiring, one of the source and the drain of the first transistor is electrically connected to the fifth wiring, and the other of the source or the drain of the first transistor is connected to the second transistor.
  • one of the source or drain of the third transistor, and one terminal of the first capacitor one of the source or drain of the second transistor is electrically connected to the sixth wiring, and the One of the source and drain of the four transistors is electrically connected to the seventh wiring, the other of the source and drain of the fourth transistor is electrically connected to one terminal of the second capacitor, and the source of the second transistor.
  • the other of the source or drains is the other of the source or drain of the third transistor, the other terminal of the first capacitor, the other terminal of the second capacitor, one of the source or drain of the fifth transistor, and the source or drain of the sixth transistor one of the source or drain of the seventh transistor is electrically connected to the seventh wiring, the gate of the fifth transistor is electrically connected to the other of the source or drain of the seventh transistor, and the eighth transistor and one terminal of the third capacitor, the other of the source or drain of the sixth transistor and the other of the source or drain of the eighth transistor are electrically connected to the eighth wiring
  • the other of the source and the drain of the fifth transistor is electrically connected to the other terminal of the third capacitor and one terminal of the display element, and the other terminal of the display element is electrically connected to the ninth wiring.
  • the second transistor has a back gate, and the back gate is a semiconductor device electrically connected to the other of the source or drain of the fourth transistor and one terminal of the second capacitor.
  • a transistor including an oxide semiconductor as a semiconductor in which a channel is formed may be used as the second transistor.
  • the second transistor has one of a source or a drain, the other of the source or drain, a gate, and a back gate.
  • the second transistor can have a function of changing the gate potential and the back gate potential according to the potential change of the other of the source and the drain.
  • a transistor including an oxide semiconductor as a semiconductor in which a channel is formed may be used as the fifth transistor.
  • the fifth transistor has one of the source or the drain, the other of the source or the drain, and the gate.
  • the fifth transistor can have a function of changing the gate potential according to the potential change of the other of the source and the drain.
  • Another aspect of the present invention includes first and second transistors, first to sixth switches, first to third capacitors, and a display element, and the first transistor has a back gate.
  • a gate of the first transistor is electrically connected to the first switch; a second switch and a first capacitance are provided between the gate and source of the first transistor; and a back gate of the first transistor is connected to the third switch electrically connected and comprising a second capacitor between the back gate and the source of the first transistor, the source of the first transistor electrically connected to the fourth switch and the drain of the second transistor, and the The gate is electrically connected to the fifth switch and the sixth switch, the third capacitor is provided between the gate and source of the second transistor, and the source of the second transistor is a semiconductor electrically connected to the display element. It is a device.
  • the first switch has a function of selecting conduction or non-conduction between the first wiring and the gate of the first transistor
  • the second switch selects conduction or non-conduction between the gate and source of the first transistor.
  • the third switch has a function of selecting conduction or non-conduction between the second wiring and the back gate of the first transistor.
  • the fourth switch has a function of selecting conduction or non-conduction between the third wiring and the first transistor.
  • a fifth switch has a function of selecting conduction or non-conduction between the second wiring and the gate of the second transistor, and a sixth switch has a function of selecting conduction or non-conduction between the second wiring and the gate of the second transistor.
  • a function of selecting conduction or non-conduction between the gates of the second transistor may be provided.
  • the first capacitor has a function of holding the potential difference between the gate and the source of the first transistor
  • the second capacitor has a function of holding the potential difference between the back gate and the source of the first transistor
  • the third capacitor may have a function of holding a potential difference between the gate and source of the second transistor.
  • the oxide semiconductor preferably contains at least one of indium and zinc.
  • the display element may be a single-structured organic EL element or a tandem-structured organic EL element.
  • Another embodiment of the present invention has a first layer including a driver circuit, a second layer including a plurality of pixel circuits, and a third layer including a plurality of light emitting elements, and the second layer is provided on the first layer, and the third layer is provided on the second layer;
  • the pixel circuit is electrically connected to one of the elements, has a function of controlling the luminance of light emitted from the light emitting element, and is a display device having a conductive layer between the driver circuit and a plurality of pixel circuits.
  • the conductive layer and the plurality of pixel circuits have overlapping regions.
  • the conductive layer may be mesh-like.
  • the drive circuit may have, for example, a Si transistor.
  • the pixel circuit may have an OS transistor, for example.
  • the light emitting device may be, for example, an organic EL device.
  • the light emitting element may be a light emitting element having a tandem structure.
  • a miniaturized display device can be provided.
  • a display device with high color reproducibility can be provided.
  • a high-definition display device can be provided.
  • a highly reliable display device can be provided.
  • one embodiment of the present invention can provide a display device with low power consumption.
  • a novel display device can be provided.
  • FIG. 1 is a diagram for explaining a semiconductor device.
  • FIG. 2 is a diagram for explaining a semiconductor device.
  • FIG. 3 is a diagram for explaining a semiconductor device.
  • FIG. 4 is a diagram for explaining a semiconductor device.
  • FIG. 5 is a diagram for explaining a semiconductor device.
  • FIG. 6 is a diagram illustrating a planar layout of a semiconductor device.
  • FIG. 7 is a diagram for explaining a semiconductor device.
  • FIG. 8 is a diagram for explaining a semiconductor device.
  • FIG. 9 is a diagram for explaining a semiconductor device.
  • FIG. 10 is a diagram for explaining a semiconductor device.
  • FIG. 11 is a diagram for explaining a semiconductor device.
  • FIG. 12 is a diagram for explaining a semiconductor device.
  • FIG. 13 is a diagram for explaining a semiconductor device.
  • FIG. 1 is a diagram for explaining a semiconductor device.
  • FIG. 2 is a diagram for explaining a semiconductor device.
  • FIG. 3 is a diagram for
  • FIG. 14 is a diagram for explaining a semiconductor device.
  • FIG. 15 is a diagram for explaining a semiconductor device.
  • 16A to 16C are diagrams showing circuit symbols of transistors.
  • FIG. 17 is a timing chart for explaining the operation of the semiconductor device.
  • FIG. 18 is a diagram for explaining the operation of the semiconductor device.
  • 19A and 19B are diagrams for explaining the operation of the semiconductor device.
  • FIG. FIG. 20 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 21 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 22 is a diagram for explaining the operation of the semiconductor device.
  • 23A and 23B are diagrams for explaining the operation of the semiconductor device.
  • FIG. 24 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 25 is a diagram for explaining a semiconductor device.
  • FIG. 25 is a diagram for explaining a semiconductor device.
  • FIG. 26 is a timing chart for explaining the operation of the semiconductor device.
  • 27A and 27B are diagrams for explaining the operation of the semiconductor device.
  • FIG. FIG. 28 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 29 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 30 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 31 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 32 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 33 is a diagram for explaining a semiconductor device.
  • FIG. 34 is a diagram illustrating a semiconductor device.
  • FIG. 35 is a timing chart for explaining the operation of the semiconductor device.
  • FIG. 36 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 37 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 38 is a diagram explaining the operation of the semiconductor device.
  • FIG. 39 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 40 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 41 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 42 is a diagram illustrating a semiconductor device.
  • FIG. 43 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 44 is a diagram illustrating a semiconductor device.
  • FIG. 45 is a diagram for explaining a semiconductor device.
  • FIG. 46 is a diagram illustrating a semiconductor device.
  • FIG. 47 is a diagram illustrating a semiconductor device.
  • FIG. 48 is a diagram illustrating a semiconductor device.
  • 49A and 49B are diagrams illustrating a semiconductor device.
  • FIG. 50A and 50B are diagrams illustrating a semiconductor device.
  • FIG. 51 is a diagram for explaining a semiconductor device.
  • FIG. 52 is a diagram for explaining a semiconductor device.
  • FIG. 53 is a diagram for explaining a semiconductor device.
  • FIG. 54 is a diagram for explaining a semiconductor device.
  • FIG. 55A is a diagram illustrating a display device.
  • 55B1 to 55B7 are diagrams illustrating configuration examples of pixels.
  • FIG. 56 is a diagram illustrating a configuration example of a pixel.
  • 57A1, 57A2, 57B, and 57C are diagrams illustrating configuration examples of pixels.
  • 58A to 58D are diagrams illustrating configuration examples of light-emitting elements.
  • 59A to 59D are diagrams showing configuration examples of light-emitting elements.
  • 60A to 60D are diagrams showing configuration examples of light emitting elements.
  • 61A and 61B are diagrams showing configuration examples of light-emitting elements.
  • 62A to 62C are diagrams showing configuration examples of light-emitting elements.
  • 63A and 63B are perspective views of the display device.
  • FIG. 64A is a perspective view of the display device.
  • FIG. 64B is a plan view of the display device.
  • FIG. 65 is a perspective view of a display device.
  • FIG. 66A is a perspective view of the display device.
  • 66B and 66C are diagrams showing examples of conductive layers.
  • FIG. 67 is a perspective view of a display device.
  • 68A and 68B are perspective views of the display device.
  • FIG. 70 is a cross-sectional view showing an example of a display device.
  • FIG. 71 is a cross-sectional view showing an example of a display device.
  • FIG. 72 is a cross-sectional view showing an example of a display device.
  • FIG. 73 is a cross-sectional view showing an example of a display device.
  • FIG. 74 is a cross-sectional view showing an example of a display device.
  • FIG. 75 is a cross-sectional view showing an example of a display device.
  • FIG. 76A is a block diagram of a display device.
  • FIG. 76B is a timing chart explaining the operation of the display device.
  • FIG. 77A is a block diagram of a display device.
  • FIG. 77A is a block diagram of a display device.
  • FIG. 77B is a timing chart explaining the operation of the display device.
  • FIG. 78A is a block diagram of a display device.
  • FIG. 78B is a timing chart explaining the operation of the display device.
  • FIG. 79A is a top view showing a configuration example of a transistor.
  • 79B and 79C are cross-sectional views showing configuration examples of transistors.
  • FIG. 80A is a diagram explaining the classification of crystal structures.
  • FIG. 80B is a diagram explaining the XRD spectrum of the CAAC-IGZO film.
  • FIG. 80C is a diagram illustrating an ultrafine electron diffraction pattern of a CAAC-IGZO film.
  • 81A to 81F are diagrams illustrating examples of electronic devices.
  • FIG. 82A to 82F are diagrams illustrating examples of electronic devices.
  • 83A and 83B are diagrams illustrating examples of electronic devices.
  • FIG. 84 is a diagram illustrating an example of an electronic device;
  • 85A to 85C are diagrams showing evaluation results of Id-Vd characteristics of transistors.
  • FIG. 86 is a diagram showing evaluation results of dielectric breakdown voltage of a transistor.
  • a semiconductor device is a device that utilizes semiconductor characteristics and refers to a circuit including a semiconductor element (transistor, diode, photodiode, or the like), a device having the same circuit, and the like. It also refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip with an integrated circuit, and an electronic component containing a chip in a package are examples of semiconductor devices.
  • storage devices, display devices, light-emitting devices, lighting devices, electronic devices, and the like are themselves semiconductor devices and may include semiconductor devices.
  • connection relationships other than the connection relationships shown in the drawings or the text are not limited to the predetermined connection relationships, for example, the connection relationships shown in the drawings or the text. It is assumed that X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • X and Y are electrically connected is an element that enables electrical connection between X and Y (for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, loads, etc.) can be connected between X and Y.
  • X and Y for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, loads, etc.
  • a circuit that enables functional connection between X and Y eg, a logic circuit (inverter, NAND circuit, NOR circuit, etc.), a signal conversion Circuits (digital-to-analog conversion circuit, analog-to-digital conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (booster circuit, step-down circuit, etc.), level shifter circuit that changes the potential level of signals, etc.), voltage source, current source , switching circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) It is possible to connect one or more between As an example, even if another circuit is interposed between X and Y, when a signal output from X is transmitted to Y, X and Y are considered to be functionally connected. do.
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element or another circuit is interposed), and the case where X and Y are directly connected (that is, the case where X and Y are connected without another element or another circuit between them). (if any).
  • X and Y, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and X, the source of the transistor (or the 1 terminal, etc.), the drain of the transistor (or the second terminal, etc.), and are electrically connected in the order of Y.”
  • the source (or first terminal, etc.) of the transistor is electrically connected to X
  • the drain (or second terminal, etc.) of the transistor is electrically connected to Y
  • X is the source of the transistor ( or the first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.
  • X is electrically connected to Y through the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor, and X is the source (or first terminal, etc.) of the transistor; terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor can be distinguished by defining the order of connection in the circuit configuration.
  • the technical scope can be determined.
  • these expression methods are examples, and are not limited to these expression methods.
  • X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • circuit diagram shows independent components electrically connected to each other, if one component has the functions of multiple components.
  • one component has the functions of multiple components.
  • the term "electrically connected" in this specification includes cases where one conductive film functions as a plurality of constituent elements.
  • the term “capacitance element” refers to, for example, a circuit element having a capacitance value higher than 0 F, a wiring region having a capacitance value higher than 0 F, a parasitic capacitance, a transistor can be the gate capacitance of Therefore, in this specification and the like, the term “capacitance element” means not only a circuit element including a pair of electrodes and a dielectric material contained between the electrodes, but also a parasitic element occurring between wirings. Capacitance, gate capacitance generated between one of the source or drain of the transistor and the gate, and the like are included.
  • capacitor element in addition, terms such as “capacitance element”, “parasitic capacitance”, and “gate capacitance” can be replaced with terms such as “capacitance”, and conversely, the term “capacitance” can be replaced with terms such as “capacitance element”, “parasitic capacitance”, and “capacitance”. term such as “gate capacitance”.
  • a pair of electrodes” in the “capacitance” can be replaced with a "pair of conductors," a “pair of conductive regions,” a “pair of regions,” and the like.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Also, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • a transistor has three terminals called a gate, a source, and a drain.
  • the gate is the control terminal that controls the amount of current that flows between the source and drain.
  • the two terminals functioning as source or drain are the input and output terminals of the transistor.
  • One of the two input/output terminals functions as a source and the other as a drain depending on the conductivity type of the transistor (n-channel type, p-channel type) and the level of potentials applied to the three terminals of the transistor. Therefore, in this specification and the like, the terms "source” and “drain” can be used interchangeably.
  • a transistor may have a back gate in addition to the three terminals described above, depending on the structure of the transistor.
  • one of the gate and back gate of the transistor may be referred to as a first gate
  • the other of the gate and back gate of the transistor may be referred to as a second gate.
  • the terms "gate” and “backgate” may be used interchangeably for the same transistor.
  • the respective gates may be referred to as a first gate, a second gate, a third gate, or the like in this specification and the like.
  • a “node” can be replaced with a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like, depending on the circuit configuration, device structure, and the like. Also, terminals, wirings, etc. can be rephrased as “nodes”.
  • ordinal numbers such as “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Also, the order of the components is not limited. For example, a component referred to as “first” in one embodiment such as this specification is a component referred to as “second” in other embodiments or claims. It is possible. Further, for example, a component referred to as “first” in one of the embodiments in this specification may be omitted in other embodiments or the scope of claims.
  • electrode B on insulating layer A does not require that electrode B be formed on insulating layer A in direct contact with another configuration between insulating layer A and electrode B. Do not exclude those containing elements.
  • electrode B overlapping the insulating layer A is not limited to the state in which the electrode B is formed on the insulating layer A, but the state in which the electrode B is formed under the insulating layer A or A state in which the electrode B is formed on the right (or left) side of the insulating layer A is not excluded.
  • the terms “adjacent” and “proximity” do not limit that components are in direct contact with each other.
  • electrode B adjacent to insulating layer A it is not necessary that insulating layer A and electrode B are formed in direct contact, and another component is provided between insulating layer A and electrode B. Do not exclude what is included.
  • Electrode any electrode that is used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” includes the case where a plurality of “electrodes” or “wiring” are integrally formed.
  • terminal may be used as part of “wiring” or “electrode” and vice versa.
  • terminal includes a case where a plurality of "electrodes", “wirings”, “terminals”, etc. are integrally formed.
  • an “electrode” can be part of a “wiring” or a “terminal”, and a “terminal” can be part of a “wiring” or an “electrode”, for example.
  • Terms such as “electrode”, “wiring”, and “terminal” may be replaced with terms such as "region” in some cases.
  • terms such as “wiring”, “signal line”, and “power line” can be interchanged depending on the case or situation. For example, it may be possible to change the term “wiring” to the term “signal line”. Also, for example, it may be possible to change the term “wiring” to a term such as "power supply line”. Also, vice versa, terms such as “signal line” and “power line” may be changed to the term “wiring”. It may be possible to change terms such as “power line” to terms such as “signal line”. Also, vice versa, terms such as “signal line” may be changed to terms such as "power line”. In addition, the term “potential” applied to the wiring may be changed to the term “signal” depending on the circumstances. And vice versa, terms such as “signal” may be changed to the term “potential”.
  • a switch has a plurality of terminals and has a function of switching (selecting) between conduction and non-conduction between the terminals.
  • a switch is said to be “conducting” or “on” if it has two terminals and the two terminals are conducting. Also, when both terminals are non-conducting, the switch is said to be “non-conducting” or “off”. Note that switching to one of the conducting state and the non-conducting state, or maintaining one of the conducting state and the non-conducting state may be referred to as “controlling the conducting state.”
  • a switch has a function of controlling whether or not to allow current to flow.
  • a switch is one that has a function of selecting and switching a path through which current flows.
  • an electrical switch, a mechanical switch, or the like can be used.
  • the switch is not limited to a specific one as long as it can control current.
  • switches include transistors (eg, bipolar transistors, MOS transistors, etc.), diodes (eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes, diode connections transistors), or a logic circuit combining these.
  • the “on state” of the transistor means a state in which the source electrode and the drain electrode of the transistor can be considered to be electrically short-circuited.
  • a “non-conducting state” of a transistor means a state in which a source electrode and a drain electrode of the transistor can be considered to be electrically cut off.
  • the polarity (conductivity type) of the transistor is not particularly limited when the transistor is operated as a simple switch.
  • a mechanical switch is a switch using MEMS (Micro Electro Mechanical Systems) technology.
  • the switch has an electrode that can be moved mechanically, and selects conduction or non-conduction by moving the electrode.
  • parallel means a state in which two straight lines are arranged at an angle of -10° or more and 10° or less. Therefore, the case of ⁇ 5° or more and 5° or less is also included.
  • substantially parallel or “substantially parallel” refers to a state in which two straight lines are arranged at an angle of -30° or more and 30° or less.
  • Perfect means that two straight lines are arranged at an angle of 80° or more and 100° or less. Therefore, the case of 85° or more and 95° or less is also included.
  • arrows indicating the X direction, the Y direction, and the Z direction may be attached in the drawings and the like according to this specification.
  • the “X direction” is the direction along the X axis, and the forward direction and the reverse direction may not be distinguished unless explicitly stated.
  • the X direction, the Y direction, and the Z direction are directions that cross each other. More specifically, the X-direction, Y-direction, and Z-direction are directions orthogonal to each other.
  • first direction or “first direction”
  • second direction or a “second direction”
  • third direction or “third direction”.
  • a semiconductor device 100A according to one embodiment of the present invention will be described.
  • the semiconductor device 100A according to one embodiment of the present invention can be used, for example, for a pixel of a display device.
  • FIG. 1 shows a circuit configuration example of the semiconductor device 100A.
  • the semiconductor device 100A includes a pixel circuit 51A and a light emitting element 61.
  • the pixel circuit 51A includes transistors M1 to M8 and capacitors C1 to C3.
  • the transistors M1 to M8 are enhancement type (normally-off type) n-channel field effect transistors unless otherwise specified. Therefore, its threshold voltage (also referred to as “Vth”) is assumed to be higher than 0V.
  • a gate of the transistor M1 is electrically connected to the wiring GLa, one of the source and the drain is electrically connected to the wiring DL, and the other of the source and the drain is electrically connected to the gate of the transistor M2.
  • the transistor M1 has a function of selecting between the gate of the transistor M2 and the wiring DL to be conductive or non-conductive.
  • the gate of the transistor M2 is electrically connected to one terminal of the capacitor C1, one of the source and drain is electrically connected to the wiring 101, and the other of the source and the drain is electrically connected to the other terminal of the capacitor C1. connected Also, the transistor M2 has a back gate. A back gate of the transistor M2 is electrically connected to one terminal of the capacitor C2. The other terminal of the capacitor C2 is electrically connected to the other of the source and drain of the transistor M2.
  • the gate of the transistor M3 is electrically connected to the wiring GLb, one of the source and the drain is electrically connected to one terminal of the capacitor C1, and the other of the source and the drain is electrically connected to the other terminal of the capacitor C1. be done.
  • the transistor M3 has a function of selecting whether to make the gate and source of the transistor M2 conductive or non-conductive.
  • the gate of the transistor M4 is electrically connected to the wiring GLb, one of the source and the drain is electrically connected to the wiring 102, and the other of the source and the drain is electrically connected to one terminal of the capacitor C2. .
  • the transistor M4 has a function of selecting whether to bring the line 102 and one terminal of the capacitor C2 into a conducting state or a non-conducting state.
  • the gate of the transistor M5 is electrically connected to one terminal of the capacitor C3, and one of its source and drain is electrically connected to the other of the source and drain of the transistor M2.
  • the other of the source and drain of the transistor M5 is electrically connected to the other terminal of the capacitor C3 and one terminal (eg, anode terminal) of the light emitting element 61 .
  • the other terminal (for example, cathode terminal) of the light emitting element 61 is electrically connected to the wiring 104 .
  • the gate of the transistor M6 is electrically connected to the wiring GLa, one of the source and the drain is electrically connected to the other of the source and the drain of the transistor M2, and the other of the source and the drain is electrically connected to the wiring 103. be done.
  • the transistor M6 has a function of selecting whether the connection between the other of the source or the drain of the transistor M2 and the wiring 103 is in a conductive state or a non-conductive state.
  • a gate of the transistor M7 is electrically connected to the wiring GLc, one of the source and the drain is electrically connected to the wiring 102, and the other of the source and the drain is electrically connected to the gate of the transistor M5.
  • the transistor M7 has a function of selecting whether to bring the gate of the transistor M5 and the wiring 102 into conduction or non-conduction.
  • a gate of the transistor M8 is electrically connected to the wiring GLd, one of the source and the drain is electrically connected to the gate of the transistor M5, and the other of the source and the drain is electrically connected to the wiring 103.
  • the transistor M8 has a function of selecting whether to bring the gate of the transistor M5 and the wiring 103 into conduction or non-conduction.
  • each of the capacitors C1 and C2, the other of the source or the drain of the transistor M2, the other of the source or the drain of the transistor M3, the one of the source or the drain of the transistor M5, and the one of the source or the drain of the transistor M6. is also called a node ND1.
  • a region electrically connected to one terminal of the capacitor C2, the back gate of the transistor M2, and the other of the source and drain of the transistor M4 is also referred to as a node ND2.
  • a region where the other of the source and the drain of the transistor M1, the other of the source and the drain of the transistor M3, one terminal of the capacitor C1, and the gate of the transistor M2 are electrically connected is also referred to as a node ND3.
  • a region electrically connected to the gate of the transistor M5, one terminal of the capacitor C3, the other of the source or drain of the transistor M7, and one of the source or drain of the transistor M8 is also referred to as a node ND4.
  • the capacitor C1 has a function of holding a potential difference between the other of the source or drain of the transistor M2 and the gate of the transistor M2 when the node ND3 is in a floating state.
  • the capacitor C2 has a function of holding a potential difference between the other of the source or the drain of the transistor M2 and the back gate of the transistor M2 when the node ND2 is in a floating state.
  • the capacitor C3 has a function of holding a potential difference between the other of the source or drain of the transistor M5 and the gate of the transistor M5 when the node ND4 is in a floating state.
  • a transistor including various semiconductors can be used for the pixel circuit 51A according to one embodiment of the present invention.
  • a transistor including a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, or an amorphous semiconductor for a channel formation region can be used.
  • a single semiconductor for example, silicon (Si) or germanium (Ge)
  • germanium (Ge) mainly composed of a single element
  • a compound semiconductor for example, silicon germanium (SiGe) or gallium arsenide ( GaAs)
  • an oxide semiconductor or the like.
  • the semiconductor device 100A is formed using an n-channel transistor is described in this embodiment and the like, one embodiment of the present invention is not limited thereto.
  • a p-channel transistor may be used as part or all of the transistors forming the semiconductor device 100A.
  • FIG. 2 shows a circuit configuration example of a semiconductor device 100A in which p-channel transistors are used for the transistors M6 to M8 among the transistors forming the pixel circuit 51A.
  • the gate of the transistor M6 is electrically connected to the wiring GLe.
  • transistors with various structures can be used for the pixel circuit 51A according to one embodiment of the present invention.
  • planar type FIN type (fin type), TRI-GATE type (tri-gate type), top gate type, bottom gate type, double gate type (structure in which gates are arranged above and below the channel), etc.
  • a transistor having such a configuration can be used.
  • a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used as a transistor according to one embodiment of the present invention.
  • an OS transistor (a transistor including an oxide semiconductor in a semiconductor layer in which a channel is formed) may be used as a transistor included in the pixel circuit 51A.
  • An oxide semiconductor has a bandgap of 2 eV or more, and thus has a significantly low off-state current.
  • the off-current value of the OS transistor per 1 ⁇ m channel width at room temperature is 1 aA (1 ⁇ 10 ⁇ 18 A) or less, 1 zA (1 ⁇ 10 ⁇ 21 A) or less, or 1 yA (1 ⁇ 10 ⁇ 24 A) or less.
  • the off current value of a Si transistor (a transistor containing silicon in a semiconductor layer in which a channel is formed) per 1 ⁇ m channel width at room temperature is 1 fA (1 ⁇ 10 ⁇ 15 A) or more and 1 pA (1 ⁇ 10 ⁇ 12 A) or more. A) below. Therefore, it can be said that the off-state current of the OS transistor is about ten digits lower than the off-state current of the Si transistor.
  • the off current of the OS transistor hardly increases even in a high temperature environment. Specifically, the off-state current hardly increases even under an environmental temperature of room temperature or higher and 200° C. or lower. Also, the on-current is less likely to decrease even in a high-temperature environment.
  • a semiconductor device including an OS transistor can operate stably even in a high-temperature environment and have high reliability.
  • the OS transistor has a high withstand voltage between the source and the drain.
  • an OS transistor is preferably used for one or both of the transistor M2 and the transistor M5.
  • a semiconductor layer of an OS transistor includes, for example, indium and M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, and cerium. , neodymium, hafnium, tantalum, tungsten, and magnesium) and zinc.
  • M is preferably one or more selected from aluminum, gallium, yttrium, and tin.
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) is preferably used for the semiconductor layer.
  • an oxide containing indium (In), aluminum (Al), and zinc (Zn) also referred to as “IAZO”
  • IAZO oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn)
  • IAGZO oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn)
  • the In atomic ratio in the In-M-Zn oxide is preferably equal to or higher than the M atomic ratio.
  • the transistor M2 has a function of controlling the amount of the current Ie flowing through the light emitting element 61 . That is, the transistor M2 has a function of controlling the light emission amount of the light emitting element 61. FIG. Therefore, the transistor M2 is also called a "driving transistor".
  • the transistor M5 has a function of switching between conduction and non-conduction between the transistor M2 and the light emitting element 61.
  • FIG. The light emitting element 61 is extinguished when the transistor M5 is off, and the light emitting element 61 can emit light when the transistor M5 is on. Therefore, the transistor M5 is also called a "light emitting transistor".
  • the transistor M5 In order to ensure that the amount of current determined by the driving transistor flows through the light emitting element 61, the transistor M5 must be turned on without fail regardless of the values of the source potential and the drain potential.
  • the semiconductor device 100A can be shown as shown in FIG.
  • the transistor M5 also functions as a switch. Therefore, the semiconductor device 100A can also be shown as shown in FIG.
  • the transistor M1 and the transistors M3 to M8 can be replaced with elements capable of functioning as switches.
  • a transistor that configures the pixel circuit 51A may be a transistor having a back gate.
  • the back gate By providing the back gate, an electric field generated outside the transistor is less likely to act on the channel formation region, so that the operation of the semiconductor device can be stabilized and the reliability of the semiconductor device can be improved. Further, by controlling the potential of the back gate, the threshold voltage of the transistor can be changed.
  • FIG. 5 shows a circuit configuration example of a semiconductor device 100A in which not only the transistor M2 but also the transistor M1 and the transistors M3 to M8 are transistors having back gates.
  • FIG. 5 shows an example in which gates and back gates of the transistor M1 and the transistors M3 to M8 are electrically connected. However, it is not necessary to provide back gates for all the transistors forming the semiconductor device.
  • an arbitrary potential may be supplied to the back gate without electrically connecting the gate and the back gate.
  • the potential supplied to the back gate is not limited to the fixed potential.
  • the potentials supplied to the back gates of the transistors included in the semiconductor device may be different or the same for each transistor.
  • FIG. 6 shows a plan layout diagram of the semiconductor device 100A shown in FIG.
  • the semiconductor layer 111 of the transistor M1 is provided over the wiring GLa.
  • the wiring GLa and the semiconductor layer 111 have regions that overlap each other.
  • Part of the wiring GLa functions as a back gate of the transistor M1.
  • Conductor 112 functions as the gate of transistor M1 and is electrically connected to wiring GLa through contact hole 113 .
  • a semiconductor layer 114 of the transistor M3 is provided over the wiring GLb.
  • the wiring GLb and the semiconductor layer 114 have regions that overlap with each other.
  • Part of the wiring GLb functions as a back gate of the transistor M3.
  • Conductor 115 functions as the gate of transistor M3 and is electrically connected to wiring GLb through contact hole 116 .
  • a semiconductor layer 117 of the transistor M4 is provided over the wiring GLb.
  • the wiring GLb and the semiconductor layer 117 have regions that overlap with each other.
  • Part of the wiring GLb functions as a back gate of the transistor M4.
  • Conductor 118 functions as the gate of transistor M4 and is electrically connected to wiring GLb through contact hole 119 .
  • a semiconductor layer 121 of the transistor M6 is provided over the wiring GLa.
  • the wiring GLa and the semiconductor layer 121 have regions that overlap each other. Part of the wiring GLa functions as a back gate of the transistor M6.
  • Conductor 122 functions as the gate of transistor M6 and is electrically connected to wiring GLa through contact hole 123 .
  • a semiconductor layer 124 of the transistor M7 is provided over the wiring GLc.
  • the wiring GLc and the semiconductor layer 124 have regions that overlap each other. Part of the wiring GLc functions as a back gate of the transistor M7.
  • the conductor 125 functions as the gate of the transistor M7 and is electrically connected to the wiring GLc through the contact hole 126.
  • a semiconductor layer 127 of the transistor M8 is provided over the wiring GLd.
  • the wiring GLd and the semiconductor layer 127 have regions that overlap with each other. Part of the wiring GLd functions as a back gate of the transistor M8.
  • the conductor 128 functions as the gate of the transistor M8 and is electrically connected to the wiring GLd through the contact hole 129. FIG.
  • One of the source and the drain of the transistor M1 is electrically connected through the conductive layer 131 to the wiring DL.
  • the other of the source and drain of the transistor M1 is electrically connected to the conductive layer 133 through the conductive layer 132 .
  • a semiconductor layer 134 of the transistor M2 is provided over the conductive layer 136 .
  • the conductive layer 136 and the semiconductor layer 134 have regions that overlap each other. Part of the conductive layer 136 functions as the back gate of the transistor M2.
  • a conductive layer 135 electrically connected to the conductive layer 133 functions as a gate of the transistor M2.
  • One of the source and drain of the transistor M2 is electrically connected to the wiring 101 through the conductive layer 137.
  • FIG. The other of the source or drain of transistor M2 is electrically connected to conductive layer 138 .
  • a region where the conductive layer 133 and the conductive layer 138 overlap functions as a capacitor C1.
  • a region where the conductive layer 136 and the conductive layer 138 overlap functions as a capacitor C2.
  • a semiconductor layer 142 of the transistor M5 is provided over the conductive layer 141 .
  • the conductive layer 141 and the semiconductor layer 142 have regions that overlap with each other. Part of the conductive layer 141 functions as a back gate of the transistor M5.
  • Conductor 143 functions as the gate of transistor M5 and is electrically connected to wiring GLc through contact hole 144 .
  • One of the source and drain of transistor M5 is electrically connected to conductive layer 138.
  • FIG. The other of the source and drain of transistor M5 is electrically connected to conductive layer 145 .
  • a region where the conductive layer 141 and the conductive layer 145 overlap functions as a capacitor C3.
  • the conductive layer 145 is electrically connected with the light emitting element 61 .
  • One of the source and drain of the transistor M5 is electrically connected to the wiring 102 through the conductive layer 146.
  • FIG. The other of the source or the drain of the transistor M5 and the one of the source or the drain of the transistor M8 are electrically connected to the conductive layer 141 through the conductive layer 147.
  • FIG. The other of the source and the drain of transistor M8 is electrically connected to wiring 103 through conductive layer 148 .
  • the conductive layer 138 functions as the node ND1.
  • the conductive layer 136 functions as the node ND2.
  • Conductive layer 133 functions as node ND3.
  • Conductive layer 141 functions as node ND4.
  • a wiring GLe may be provided to electrically connect the gate of the transistor M6 and the wiring GLe.
  • a wiring GLf may be provided to electrically connect the gate of the transistor M4 and the wiring GLf.
  • one of the source and the drain of the transistor M2 and one of the source and the drain of the transistor M7 may be electrically connected to the wiring 101 as shown in FIG.
  • the wiring 103 and the wiring 104 may be electrically connected. That is, the cathode of the light emitting element 61 and the wiring 103 may be electrically connected.
  • the capacitance C1 may not be formed. If the back gate capacitance of the transistor M2 is sufficiently large, the capacitance C2 may not be formed. If the gate capacitance of the transistor M5 is sufficiently large, the capacitance C3 may not be formed.
  • one of the source and drain of the transistor M2, one of the source and drain of the transistor M4, and one of the source and drain of the transistor M7 may be electrically connected to the wiring 101 as shown in FIG.
  • one of the source and drain of the transistor M2, one of the source and drain of the transistor M7, and the other of the source and drain of the transistor M6 may be electrically connected to the wiring 101 as shown in FIG.
  • one of the source and drain of the transistor M2, one of the source and drain of the transistor M4, one of the source and drain of the transistor M7, and the other of the source and drain of the transistor M6 are electrically connected to the wiring 101. can be connected directly.
  • formation of the transistor M8 and the wiring GLd can be omitted.
  • one of the source and the drain of the transistor M4 may be electrically connected to the wiring 102, and one of the source and the drain of the transistor M7 may be electrically connected to the wiring 106 as shown in FIG.
  • the other of the source and drain of the transistor M6 may be electrically connected to the wiring 103, and one of the source and drain of the transistor M8 may be electrically connected to the wiring 107.
  • some or all of the transistors M6, M7, and M8 may be replaced with diodes.
  • the transistor M7 By replacing the transistor M7 with a diode, formation of the wiring GLc can be omitted.
  • the transistor M8 By replacing the transistor M8 with a diode, formation of the wiring GLd can be omitted.
  • transistor M4 transistor M6, transistor M7, and transistor M8 may be replaced with diodes.
  • a transistor M9 may be provided between the gate of the transistor M2 and the wiring 103.
  • the transistor forming the pixel circuit 51A may be a single-gate transistor having one gate between the source and the drain, or may be a double-gate transistor.
  • FIG. 16A shows a circuit symbol example of a double-gate transistor 180A.
  • the transistor 180A has a configuration in which a transistor Tr1 and a transistor Tr2 are connected in series.
  • one of the source and the drain of the transistor Tr1 is electrically connected to the terminal S
  • the other of the source and the drain of the transistor Tr1 is electrically connected to one of the source and the drain of the transistor Tr2
  • the source of the transistor Tr2 is connected.
  • the other of the drains is electrically connected to the terminal D.
  • 16A shows a state in which the gates of the transistor Tr1 and the transistor Tr2 are electrically connected and also electrically connected to the terminal G.
  • a transistor 180A illustrated in FIG. 16A has a function of switching between conduction and non-conduction between the terminal S and the terminal D by changing the potential of the terminal G.
  • the transistor 180A which is a double-gate transistor, includes the transistor Tr1 and the transistor Tr2 and functions as one transistor. That is, in FIG. 16A, one of the source and the drain of the transistor 180A is electrically connected to the terminal S, the other of the source and the drain is electrically connected to the terminal D, and the gate is electrically connected to the terminal G. It can be said that there are
  • the transistors forming the pixel circuit 51A may be triple-gate transistors.
  • FIG. 16B shows a circuit symbol example of a triple-gate transistor 180B.
  • Transistor 180B has a structure in which transistor Tr1, transistor Tr2, and transistor Tr3 are connected in series.
  • one of the source and drain of the transistor Tr1 is electrically connected to the terminal S
  • the other of the source and drain of the transistor Tr1 is electrically connected to one of the source and drain of the transistor Tr2
  • the source of the transistor Tr2 Alternatively, the other of the drain is electrically connected to one of the source and the drain of the transistor Tr3, and the other of the source and the drain of the transistor Tr3 is electrically connected to the terminal D.
  • 16B shows a state in which the gates of the transistor Tr1, the transistor Tr2, and the transistor Tr3 are electrically connected and electrically connected to the terminal G.
  • the transistor 180B illustrated in FIG. 16B has a function of switching between conduction and non-conduction between the terminal S and the terminal D by changing the potential of the terminal G.
  • FIG. Therefore, the transistor 180B which is a triple-gate transistor, includes transistors Tr1, Tr2, and Tr3 and functions as one transistor. That is, in FIG. 16B, one of the source and the drain of the transistor 180B is electrically connected to the terminal S, the other of the source and the drain is electrically connected to the terminal D, and the gate is electrically connected to the terminal G. It can be said that there are
  • the transistors forming the pixel circuit 51A may have a configuration in which four or more transistors are connected in series.
  • a transistor 180C illustrated in FIG. 16C indicates a state in which six transistors (transistors Tr1 to Tr6) are connected in series. Also, the state in which the gates of the six transistors are electrically connected and electrically connected to the terminal G is shown.
  • a transistor 180C illustrated in FIG. 16C has a function of switching between conduction and non-conduction between the terminal S and the terminal D by changing the potential of the terminal G.
  • the transistor 180C includes the transistors Tr1 to Tr6 and functions as one transistor. That is, in FIG. 16C, one of the source and the drain of the transistor 180C is electrically connected to the terminal S, the other of the source and the drain is electrically connected to the terminal D, and the gate is electrically connected to the terminal G. It can be said that there are
  • a multi-gate transistor or a “multi-gate transistor.”
  • the channel length of the transistor may be increased in order to improve electrical characteristics in the saturation region.
  • Multi-gate transistors may be used to implement long channel length transistors.
  • Examples of the light emitting element 61 include EL elements (EL elements containing organic and inorganic substances, organic EL elements, and inorganic EL elements), LEDs (white LEDs, red LEDs, green LEDs, blue LEDs, etc.), micro LEDs, QLEDs (Quantum-dot Various display elements such as light emitting diodes and electron emission elements can be used.
  • EL elements EL elements containing organic and inorganic substances, organic EL elements, and inorganic EL elements
  • LEDs white LEDs, red LEDs, green LEDs, blue LEDs, etc.
  • micro LEDs micro LEDs
  • QLEDs Quantantum-dot
  • Various display elements such as light emitting diodes and electron emission elements can be used.
  • FIG. 17 is a timing chart for explaining an operation example of the semiconductor device 100A.
  • 18 to 24 are circuit diagrams for explaining an operation example of the semiconductor device 100A.
  • the video signal Vdata is supplied to the wiring DL.
  • the wiring 101 is supplied with the potential Va
  • the wiring 102 is supplied with the potential V1
  • the wiring 103 is supplied with the potential V0
  • the wiring 104 is supplied with the potential Vc.
  • either the potential H or the potential L is supplied to each of the wiring GLa, the wiring GLb, the wiring GLc, and the wiring GLd.
  • the potential Va is the anode potential and the potential Vc is the cathode potential.
  • the potential V1 is higher than the potential V0, and by supplying the potential V1 to the gate of the transistor, the transistor can be turned on.
  • the potential V0 is a potential that can turn off the transistor by supplying the potential V0 to the gate of the transistor.
  • the potential V0 is 0 V or the potential L, for example. In this embodiment and the like, the potential V0 is set to 0V and the potential V1 is set to 3V. Further, the potential Va is set to 15V, and the potential Vc is set to 0V.
  • the semiconductor device 100A has a function of controlling the magnitude of the current Ie (see FIG. 23) flowing through the light emitting element 61 according to the video signal Vdata supplied from the wiring DL.
  • the light emission luminance of the light emitting element 61 is controlled by the magnitude of the current Ie.
  • a symbol indicating a potential such as “H”, “L”, “V0”, or “V1” (also referred to as a “potential symbol”) is sometimes written next to a terminal, a wiring, or the like.
  • the potential symbols added to terminals and wirings that have undergone potential changes may be indicated by enclosing characters.
  • the off-state transistor may be superimposed with an “x” symbol.
  • the current Ie flowing through the light emitting element 61 is mainly determined by the video signal Vdata and Vth of the transistor M2. Therefore, even if the same video signal Vdata is supplied to a plurality of pixel circuits, if the Vth of the transistor M2 included in each pixel circuit is different, the current Ie will be different for each pixel. Therefore, the Vth variation of the transistor M2 contributes to deterioration of display quality.
  • the variation in the current Ie is reduced by obtaining the Vth of the transistor M2 for each pixel.
  • the operation of acquiring the Vth of the transistor M2 may be referred to as "threshold compensation operation".
  • a reset operation is performed. Specifically, the potential H is supplied to the wiring GLa, the wiring GLb, and the wiring GLd, and the potential L is supplied to the wiring GLc (see FIG. 18).
  • a “potential H” is a potential that turns on an n-channel transistor and a potential that turns off a p-channel transistor.
  • a “potential L” is a potential that turns off an n-channel transistor and a potential that turns on a p-channel transistor.
  • the transistor M1, the transistor M3, the transistor M4, the transistor M6, and the transistor M8 are turned on, and the transistor M7 is turned off.
  • the potential V0 is supplied to the node ND1 through the transistor M6. Further, the potential V0 is supplied to the node ND3 through the transistors M6 and M3. Further, the potential V1 is supplied to the node ND2 through the transistor M4. Further, the potential V0 is supplied to the node ND4 through the transistor M8. Therefore, the transistor M5 is turned off.
  • the wiring DL and the wiring 103 have the same potential or the wiring DL is in a floating state in the period T11.
  • the wiring GLa and the wiring GLe are separated, so that the reset operation in the period T11 can be performed by supplying the potential L to the wiring GLa and the potential H to the wiring GLe. can do
  • the potential L is supplied to the wiring GLa (see FIG. 19). Then, the transistor M1 and the transistor M6 are turned off.
  • the transistor M2 Since the potential of the node ND2 is the potential V1, the transistor M2 is on. Therefore, the potential of the node ND1 is increased through the wiring 101 and the transistor M2. Further, since the transistor M3 is also in the ON state, the potential of the node ND3 also rises. Specifically, the potentials of the nodes ND1 and ND3 rise to a value obtained by subtracting Vth of the transistor M2 from the potential V1.
  • the potential L is supplied to the wiring GLb (see FIG. 20). Then, the transistor M3 and the transistor M4 are turned off. Therefore, the node ND1, the node ND2, and the node ND3 are brought into a floating state, and the charges supplied to the respective nodes are held.
  • the potential of the node ND2 Since the node ND1 and the node ND2 are capacitively coupled via the capacitor C2, when the potential of the node ND1 changes from V1-Vth to V0, the potential of the node ND2 also changes. In this embodiment and the like, since the potential V0 is 0 V, the potential of the node ND2 is represented by the potential V1-(potential V1-Vth). That is, the potential of the node ND2 becomes Vth.
  • the transistor M7 is turned on and the transistor M8 is turned off, the potential V1 is supplied to the node ND4. Also, the transistor M5 is turned on, and the potential of the anode terminal of the light emitting element 61 becomes the potential V0.
  • the potential L is supplied to the wiring GLc (see FIG. 22). Then, the transistor M7 is turned off, and the node ND4 becomes floating.
  • the potential L is supplied to the wiring GLa (see FIG. 23). Then, the transistor M1 and the transistor M6 are turned off. A current flows from the wiring 101 to the wiring 104 . That is, the current Ie flows through the light-emitting element 61, and the light-emitting element 61 emits light with luminance corresponding to the current Ie. Further, when a current flows from the wiring 101 to the wiring 104, the potentials of the node ND1 and the anode terminal of the light emitting element 61 rise.
  • the node ND2 and the node ND3 are brought into a floating state.
  • Node ND1 and node ND3 are capacitively coupled via capacitor C1.
  • the potential of the node ND3 becomes the video signal Vdata+potential Va1. That is, even if the source potential of the transistor M2 changes, the potential difference (voltage) between the gate and source of the transistor M2 is maintained at the video signal Vdata.
  • the potential of the node ND2 becomes Vth+potential Va1. Therefore, the potential difference between the back gate and the source of the transistor M2 is maintained at Vth.
  • the anode terminal of the light emitting element 61 and the node ND4 are capacitively coupled through the capacitor C3. Therefore, when the potential of the anode terminal of the light emitting element 61 changes from the potential V0 to the potential Va2, the potential of the node ND4 also changes. Here, the potential of the node ND4 becomes potential V1+potential Va2. That is, even if the potential of the anode terminal of the light emitting element 61 changes, the potential difference (voltage) between the gate and source of the transistor M5 is maintained at potential V1-potential V0.
  • the potential difference between the gate and the source decreases as the source potential of the transistor M5 increases.
  • transistor M5 is turned off. Therefore, when the anode potential is increased, it is necessary to supply a high potential to the gate as well, and it is necessary to add a power supply or a power supply circuit for that purpose.
  • a bootstrap circuit is formed by providing the capacitor C3 between the gate and source of the transistor M5, so that the anode potential is increased without adding a power supply circuit.
  • the ON state of the transistor M5 can be maintained. Therefore, the current Ie can be stably supplied to the light emitting element 61 .
  • the capacitor C3 may be called a "bootstrap capacitor”.
  • Each of the capacitor C1 and the capacitor C2 also functions as a bootstrap capacitor.
  • the semiconductor device 100A according to one embodiment of the present invention can be suitably used not only for a single-structure light-emitting element but also for a tandem-structure light-emitting element that requires a higher driving voltage than a single-structure light-emitting element. Note that the structure of the light-emitting element will be described later.
  • the amount of current Ie flowing through the light emitting element 61 is determined by the video signal Vdata and Vth of the transistor M2.
  • the amount of the current Ie flowing through the light emitting element 61 can be controlled by the video signal Vdata by performing the threshold compensation operation.
  • the transistor M5 Since the light emission luminance of the light emitting element 61 is controlled by the video signal Vdata, it is necessary to ensure that the transistor M5 is turned on during the light emission operation. In the semiconductor device 100A according to one embodiment of the present invention, the transistor M5 can be reliably turned on during light emission. When the semiconductor device 100A according to one embodiment of the present invention is used for a display device, accurate control of the current Ie is possible, so that halftone color reproducibility can be improved. Therefore, display quality of the display device can be improved.
  • the potential H is supplied to the wiring GLd (see FIG. 24). Then, the transistor M8 is turned on. Then, the potential V0 is supplied from the wiring 103 to the node ND4, and the transistor M5 is turned off. When the transistor M5 is turned off, no current flows through the light emitting element 61, so that the light emitting element 61 stops emitting light.
  • a display device using a light-emitting element such as an EL element as a display element can keep the light-emitting element lit during one frame period.
  • a driving method is also called “hold type” or “hold type driving”.
  • the hold-type driving method for driving the display device By adopting the hold-type driving method for driving the display device, the flicker phenomenon on the display screen can be reduced.
  • the hold-type drive tends to cause afterimages and image blurring in moving image display.
  • the resolution that people feel when displaying a moving image is also called "moving image resolution”. In other words, the hold-type drive tends to lower the moving image resolution.
  • black insertion drive is known to improve the feeling of afterimages and blurring of images in moving image display.
  • the “black insertion drive” is also called “pseudo-impulse type” or “pseudo-impulse type drive”.
  • Black insertion driving is a driving method in which black display is performed every other frame, or black display is performed for a certain period of time in one frame.
  • the semiconductor device 100A according to one embodiment of the present invention can easily realize black insertion driving by the extinction operation.
  • a display device using the semiconductor device 100A according to one embodiment of the present invention can display moving images with high display quality without lowering the resolution of moving images.
  • FIG. 1 a semiconductor device 100B according to one embodiment of the present invention will be described.
  • a semiconductor device 100B is a modification of the semiconductor device 100A. Therefore, in order to reduce the repetition of the description, mainly the points of difference between the semiconductor device 100B and the semiconductor device 100A will be described.
  • FIG. 25 shows a circuit configuration example of the semiconductor device 100B.
  • the semiconductor device 100B includes a pixel circuit 51B and a light emitting element 61.
  • the pixel circuit 51B has a configuration obtained by removing the transistor M8 from the pixel circuit 51A. Therefore, the wiring GLd electrically connected to the gate of the transistor M8 can be reduced.
  • One of the source and the drain of the transistor M7 is electrically connected to the wiring GLc, and the gate of the transistor M7 is electrically connected to the wiring 105.
  • FIG. 26 is a timing chart for explaining an operation example of the semiconductor device 100B.
  • 27 to 32 are circuit diagrams for explaining an operation example of the semiconductor device 100B.
  • the wiring 105 is supplied with the potential V2.
  • the potential V2 is a potential higher than the potential V1. Further, the potential V2 is a potential lower than the potential H. In this embodiment and the like, the potential V2 is set to 6V.
  • the potential V0 is supplied to the node ND1 through the transistor M6. Further, the potential V0 is supplied to the node ND3 through the transistors M6 and M3. Further, the potential V1 is supplied to the node ND2 through the transistor M4. A potential L is supplied to the node ND4 through the transistor M7. Therefore, the transistor M5 is turned off.
  • the wiring DL and the wiring 103 have the same potential or the wiring DL is in a floating state in the period T21 as well.
  • the potential L is supplied to the wiring GLa (see FIG. 28). Then, the transistor M1 and the transistor M6 are turned off. As in the period T12 described above, the potentials of the nodes ND1 and ND3 rise to a value obtained by subtracting Vth of the transistor M2 from the potential V1.
  • the potential L is supplied to the wiring GLb (see FIG. 29). Then, the transistor M3 and the transistor M4 are turned off. Nodes ND1, ND2, and ND3 are brought into a floating state, and charges supplied to the respective nodes are held.
  • the transistor M7 since the transistor M7 is on, charge is supplied from the wiring GLc to the node ND4.
  • the potential of the node ND4 rises to a value obtained by subtracting the Vth of the transistor M7 from the potential H.
  • the potential H In this embodiment and the like, the potential H is 6V.
  • the potential of the node ND4 (potential H-Vth) is 5V. Therefore, the transistor M5 is turned on.
  • the potential L is supplied to the wiring GLa (see FIG. 31). Then, the transistor M1 and the transistor M6 are turned off. As in the period T16 described above, current flows from the wiring 101 to the wiring 104, and the light emitting element 61 emits light with luminance corresponding to the current Ie. Also, the potentials of the node ND1 and the anode terminal of the light emitting element 61 rise. The potential of the node ND1 becomes the potential Va1, and the potential of the anode terminal becomes the potential Va2. Further, the potential of the node ND3 becomes the video signal Vdata+potential Va1, and the potential of the node ND2 becomes Vth+potential Va1.
  • the node ND4 is in a floating state, and the potential difference between the node ND4 and the anode terminal is maintained via the capacitor C3. Therefore, the potential of the node ND4 also changes following the potential change of the anode terminal of the light emitting element 61 .
  • the potential of the anode terminal rises from potential V0 to potential Va2
  • the potential of node ND4 becomes potential H-Vth+potential Va2. That is, even if the potential of the anode terminal corresponding to the source side of the transistor M5 rises, the ON state of the transistor M5 is reliably maintained.
  • the potential H and the potential V2 are both 6 V (same potential). Therefore, the potential of the node ND4 becomes higher than the potential of one of the source and the drain of the transistor M7 and the potential of the gate, and the transistor M7 is turned off.
  • the potential L is supplied to the wiring GLc (see FIG. 32). Then, the transistor M7 is turned on, and the potential of the node ND4 becomes the L potential. When the potential of the node ND4 becomes L potential, the transistor M5 is turned off, and the light emitting element 61 stops emitting light.
  • the semiconductor device 100B can be suitably used not only for a single-structure light-emitting element but also for a tandem-structure light-emitting element that requires a higher driving voltage than a single-structure light-emitting element. Further, similarly to the semiconductor device 100A, black insertion driving can be performed.
  • a display device using the semiconductor device 100B according to one embodiment of the present invention can display moving images with high display quality without lowering the resolution of moving images.
  • a semiconductor device 100C according to one embodiment of the present invention will be described.
  • a semiconductor device 100C is a modification of the semiconductor device 100B. Therefore, the semiconductor device 100C is also a modification of the semiconductor device 100A.
  • the differences of the semiconductor device 100C from the semiconductor devices 100A and 100B will be described.
  • FIG. 33 shows a circuit configuration example of the semiconductor device 100C.
  • the semiconductor device 100C includes a pixel circuit 51C and a light emitting element 61.
  • the pixel circuit 51C differs from the pixel circuit 51B in that the gate of the transistor M7 is electrically connected to the wiring GLa. Therefore, the wiring 105 shown in FIG. 25 may not be provided. Therefore, formation of the wiring 105 can be omitted.
  • the transistor M1, the transistor M3, the transistor M4, the transistor M6, and the transistor M7 function as switches. Therefore, the semiconductor device 100C can be shown as shown in FIG.
  • FIG. 35 is a timing chart for explaining an operation example of the semiconductor device 100C.
  • 36 to 41 are circuit diagrams for explaining an operation example of the semiconductor device 100C.
  • the potential V0 is supplied to the node ND1 through the transistor M6. Further, the potential V0 is supplied to the node ND3 through the transistors M6 and M3. Further, the potential V1 is supplied to the node ND2 through the transistor M4. A potential L is supplied to the node ND4 through the transistor M7. Therefore, the transistor M5 is turned off.
  • the wiring DL and the wiring 103 have the same potential or the wiring DL is in a floating state in the period T31 as well.
  • the potential L is supplied to the wiring GLa (see FIG. 37). Then, the transistor M1, the transistor M6 and the transistor M7 are turned off. As in the period T12 described above, the potentials of the nodes ND1 and ND3 rise to a value obtained by subtracting Vth of the transistor M2 from the potential V1. Also, the node ND4 is brought into a floating state, and the charges supplied to the node ND4 are held.
  • the potential L is supplied to the wiring GLb (see FIG. 38). Then, the transistor M3 and the transistor M4 are turned off. Nodes ND1, ND2, and ND3 are brought into a floating state, and charges supplied to the respective nodes are held.
  • the transistor M7 is turned on, and charge is supplied from the wiring GLc to the node ND4.
  • the potential of the node ND4 rises to a value obtained by subtracting the Vth of the transistor M7 from the potential H.
  • the potential H is 6V
  • Vth of the transistor M5 and the transistor M7 is 1V
  • the potential of the node ND4 (potential H ⁇ Vth) is 5V. Therefore, the transistor M5 is turned on.
  • the potential L is supplied to the wiring GLa (see FIG. 40). Then, the transistor M1 and the transistor M6 are turned off. As in the period T25 described above, a current flows from the wiring 101 to the wiring 104, and the light emitting element 61 emits light with a luminance corresponding to the current Ie. Also, at this time, the potentials of the node ND1 and the anode terminal of the light emitting element 61 rise. The potential of the node ND1 becomes the potential Va1, and the potential of the anode terminal becomes the potential Va2. Further, the potential of the node ND3 becomes the video signal Vdata+potential Va1, and the potential of the node ND2 becomes Vth+potential Va1.
  • the node ND4 is in a floating state, and the potential difference between the node ND4 and the anode terminal is maintained via the capacitor C3. Therefore, the potential of the node ND4 also changes following the potential change of the anode terminal.
  • the potential of the anode terminal rises from potential V0 to potential Va2
  • the potential of node ND4 becomes potential H-Vth+potential Va2. That is, even if the potential of the anode terminal corresponding to the source side of the transistor M5 rises, the ON state of the transistor M5 is reliably maintained.
  • the video signal Vdata for writing to the other semiconductor device 100C electrically connected to the wiring DL may be supplied to the node ND3 through the transistor M1; Therefore, there is no problem in the quenching operation.
  • the semiconductor device 100C can be suitably used not only for a single-structure light-emitting element but also for a tandem-structure light-emitting element that requires a higher driving voltage than a single-structure light-emitting element.
  • black insertion driving can be performed similarly to the semiconductor devices 100A and 100B.
  • a display device using the semiconductor device 100 ⁇ /b>C according to one embodiment of the present invention can display moving images with high display quality while the resolution of moving images is unlikely to decrease.
  • FIG. 42 shows a semiconductor device 100Ca that is a modification of the semiconductor device 100C.
  • a semiconductor device 100Ca shown in FIG. 42 includes a pixel circuit 51Ca.
  • the pixel circuit 51Ca differs from the pixel circuit 51C shown in FIG. 33 in that a transistor M8 is provided between the wiring GLc and the node ND4.
  • the gate of the transistor M8 is electrically connected to the wiring GLb, one of the source and the drain is electrically connected to the wiring GLc, and the other of the source and the drain is electrically connected to the node ND4. .
  • the potential of the node ND4 may fluctuate and the transistor M5 may be in a near-on state.
  • FIG. 43 is a circuit diagram showing the operating state of the semiconductor device 100Ca shown in FIG. 42 during the period T32.
  • the potential of the node ND4 can be fixed at the potential L during the period T32 in which the Vth compensation operation is performed, by preventing the node ND4 from entering a floating state.
  • an accurate Vth compensation operation can be realized. Therefore, the display quality of the semiconductor device 100Ca can be improved.
  • FIG. 44 shows a semiconductor device 100Cb that is a modification of the semiconductor device 100C shown in FIG.
  • the semiconductor device 100Cb includes a pixel circuit 51Cb.
  • the pixel circuit 51Cb differs from the pixel circuit 51C in that p-channel transistors are used for the transistors M6 and M7. Gates of the transistor M6 and the transistor M7 are electrically connected to the wiring GLd. As shown in the above embodiments, p-channel transistors may be used as at least part of the transistors forming the semiconductor device 100C.
  • transistors including various semiconductors can be used as transistors included in the semiconductor device.
  • the p-channel transistor for example, single crystal silicon, polycrystalline silicon, or the like may be used.
  • Low temperature poly silicon (LTPS) may be used as the polycrystalline silicon.
  • transistors M1 to M5 are formed of n-channel transistors and the transistors M6 and M7 are formed of p-channel transistors, for example, a p-channel Si transistor using single crystal silicon for a semiconductor layer is used. , n-channel OS transistors may be stacked.
  • the region 51a including the Si transistor and the region 51b including the OS transistor, which are included in the pixel circuit 51Cb, are indicated by chain double-dashed lines.
  • the semiconductor device 100Cb may have a laminated structure of layers 40, 50, and 60.
  • FIG. FIG. 45 is a schematic perspective view of the semiconductor device 100Cb having a laminated structure of layers 40, 50, and 60.
  • FIG. FIG. 45 shows an example in which the transistors M6 and M7, which are p-channel Si transistors, are formed in the layer 40, and the transistors M1 to M5, which are n-channel OS transistors, are formed in the layer 50.
  • a region 51a is formed in the layer 40 and a region 51b is formed in the layer 50 (not shown in FIG. 45). That is, the region 51a and the region 51b can be overlapped.
  • FIG. 45 shows an example in which the light emitting element 61 is formed in the layer 60 .
  • part of the transistors forming the pixel circuit 51Cb is provided in the layer 40 and the other part is provided in the layer 50 .
  • the area occupied by the semiconductor device 100Cb can be reduced. Therefore, the mounting density of the semiconductor device 100Cb can be increased.
  • the degree of freedom in designing the semiconductor device increases. Therefore, reliability of the semiconductor device can be improved.
  • the operation speed can be improved and power consumption can be reduced.
  • a high-speed reset operation can be realized by using Si transistors.
  • the OS transistor the video signal Vdata written to the node ND3 can be held for a long time. Therefore, in a display device using the semiconductor device 100Cb or the like as a pixel, power consumption can be reduced by performing idling stop driving when displaying a still image or by reducing the frame frequency.
  • the OS transistor the gradation of the pixel can be maintained even if the frame frequency is significantly reduced (for example, 1 fps or less).
  • the layer 60 may be provided as a lower layer of the layers 40 and 50 . Also, layer 40 may be formed on layer 50 .
  • FIG. 46 shows a semiconductor device 100Cc that is a modification of the semiconductor device 100C.
  • the semiconductor device 100Cc includes a pixel circuit 51Cc.
  • the pixel circuit 51Cc uses n-channel OS transistors for the transistors M2 and M5 among the transistors M1 to M7 included in the pixel circuit 51C, and p-channel Si transistors for the other transistors.
  • FIG. 47 shows a semiconductor device 100Cd that is a modification of the semiconductor device 100C.
  • the semiconductor device 100Cd includes a pixel circuit 51Cd.
  • the pixel circuit 51Cd among the transistors M1 to M7 included in the pixel circuit 51C, p-channel Si transistors are used for the transistors M5 and M6, and n-channel OS transistors are used for the transistors M1 to M4.
  • a gate of the transistor M6 is electrically connected to the wiring GLd.
  • the transistor M7 and the capacitor C3 are not provided.
  • FIG. 48 shows a semiconductor device 100Ce that is a modification of the semiconductor device 100Cd.
  • a p-channel Si transistor may be used as the transistor M5
  • n-channel OS transistors may be used as the transistors M1 to M4 and the transistor M6.
  • a gate of the transistor M6 is electrically connected to the wiring GLa.
  • FIG. 49A shows a circuit configuration example of the semiconductor device 100D.
  • the semiconductor device 100D includes a pixel circuit 51D and a light emitting element 61.
  • the pixel circuit 51D includes transistors M1 to M4 and a capacitor C1.
  • a gate of the transistor M1 is electrically connected to the wiring GLa, one of the source and the drain is electrically connected to the wiring DL, and the other of the source and the drain is electrically connected to the gate of the transistor M2.
  • the transistor M1 has a function of selecting between the gate of the transistor M2 and the wiring DL to be conductive or non-conductive.
  • the gate of the transistor M2 is electrically connected to one terminal of the capacitor C1, one of the source and drain is electrically connected to the wiring 101, and the other of the source and the drain is electrically connected to the other terminal of the capacitor C1. connected Also, the transistor M2 has a back gate. A back gate of the transistor M2 is electrically connected to the other terminal of the capacitor C1.
  • the gate of the transistor M3 is electrically connected to the wiring GLc, one of the source and the drain is electrically connected to one terminal of the capacitor C1, and the other of the source and the drain is electrically connected to the wiring 103.
  • the transistor M3 has a function of selecting between the gate of the transistor M2 and the wiring 103 to be conductive or non-conductive.
  • the gate of the transistor M4 is electrically connected to the wiring GLb, and one of the source and the drain of the transistor M4 is electrically connected to the other of the source and the drain of the transistor M2.
  • the other of the source and drain of the transistor M4 is electrically connected to the wiring 103.
  • FIG. The transistor M4 has a function of selecting whether to bring the wiring 103 and the other of the source or drain of the transistor M2 into conduction or non-conduction.
  • the other of the source and drain of the transistor M2 is electrically connected to one terminal (eg, anode terminal) of the light emitting element 61 .
  • the other terminal (for example, cathode terminal) of the light emitting element 61 is electrically connected to the wiring 104 .
  • a region electrically connected to one terminal of the capacitor C1, the other of the source or drain of the transistor M1, the gate of the transistor M2, and one of the source or drain of the transistor M3 is also referred to as a node ND1.
  • a region to which the other terminal of the capacitor C1, the other of the source or drain of the transistor M2, and one terminal of the light emitting element 61 are electrically connected is also referred to as a node ND2.
  • a p-channel transistor may be used as the transistor M2.
  • the other terminal of the capacitor C ⁇ b>1 is electrically connected to the wiring 101 .
  • the number of transistors can be reduced, so that the area occupied can be reduced.
  • a semiconductor device 100E including four p-channel transistors, two capacitors, and one light emitting element as shown in FIG. 50A may be used.
  • the semiconductor device 100E includes a pixel circuit 51E and a light emitting element 61.
  • the pixel circuit 51E includes transistors M1 to M4, a capacitor C1, and a capacitor C2.
  • a gate of the transistor M1 is electrically connected to the wiring GLa, one of the source and the drain is electrically connected to the wiring DL, and the other of the source and the drain is electrically connected to the gate of the transistor M3.
  • the transistor M1 has a function of selecting between the gate of the transistor M3 and the wiring DL to be conductive or non-conductive.
  • the gate of the transistor M2 is electrically connected to the wiring GLb, one of its source and drain is electrically connected to the wiring 101, and the other of the source and drain is electrically connected to one of the source and drain of the transistor M3. be done.
  • the other of the source and drain of transistor M3 is electrically connected to one of the source and drain of transistor M4.
  • a gate of the transistor M4 is electrically connected to the wiring GLc, and the other of the source and the drain is electrically connected to the wiring 103.
  • the other of the source and the drain of the transistor M3 is electrically connected to one terminal of the light emitting element 61 . Also, the other terminal of the light emitting element 61 is electrically connected to the wiring 104 .
  • One terminal of the capacitor C1 is electrically connected to one of the source and drain of the transistor M3.
  • the other terminal of capacitor C1 is electrically connected to the gate of transistor M3.
  • One terminal of the capacitor C2 is electrically connected to the wiring 101 .
  • the other terminal of capacitor C2 is electrically connected to one terminal of capacitor C1.
  • n-channel transistors may be used for the transistor M1 and the transistor M4.
  • a semiconductor device 100F is a modification of the semiconductor device 100C shown in FIG. In order to reduce the repetition of description, mainly the differences of the semiconductor device 100F from the semiconductor device 100C shown in FIG. 41 will be described.
  • FIG. 51 shows a circuit configuration example of the semiconductor device 100F.
  • the semiconductor device 100F includes a pixel circuit 51F, a light emitting element 61a, and a light emitting element 61b.
  • the pixel circuit 51F has the same configuration as the pixel circuit 51C shown in FIG. 41, but the other of the source or drain of the transistor M5, one terminal (for example, the anode terminal) of the light emitting element 61a, and one terminal of the light emitting element 61b. (for example, an anode terminal) are electrically connected.
  • the other terminal (for example, cathode terminal) of the light emitting element 61a is electrically connected to the wiring 104a.
  • the other terminal (for example, cathode terminal) of the light emitting element 61b is electrically connected to the wiring 104b.
  • the transistor M1, the transistor M3, the transistor M4, the transistor M6, and the transistor M7 function as switches. Therefore, the semiconductor device 100F can be shown as shown in FIG.
  • the semiconductor device 100F can control the light emission of the light emitting elements 61a and 61b by controlling the potentials of the wirings 104a and 104b.
  • a potential Vc may be supplied to the wiring 104a and a potential higher than or equal to Va may be supplied to the wiring 104b.
  • a potential Vc may be supplied to the wiring 104b and a potential higher than or equal to Va may be supplied to the wiring 104a.
  • the potential Vc may be supplied to both the wiring 104a and the wiring 104b.
  • the semiconductor device 100F can control light emission of two light emitting elements 61 (light emitting element 61a and light emitting element 61b) with one pixel circuit 51F. Therefore, since the area occupied by the pixel circuit per pixel is reduced, the pixel density of the display device can be easily improved. In addition, since the area required for one pixel circuit is reduced, the degree of freedom in designing the semiconductor device and the display device is increased. Therefore, it becomes easy to achieve higher functionality and improved reliability of the semiconductor device and the display device.
  • the configuration shown in this embodiment can also be applied to the semiconductor device 100A and the semiconductor device 100B.
  • a semiconductor device 100G is a modification of the semiconductor device 100C shown in FIG. Therefore, it is also a modification of the semiconductor device 100F. In order to reduce the repetition of description, mainly the differences of the semiconductor device 100G from the semiconductor device 100C shown in FIG. 41 will be described.
  • FIG. 53 shows a circuit configuration example of the semiconductor device 100G.
  • the semiconductor device 100G includes a pixel circuit 51G, a light emitting element 61a, and a light emitting element 61b.
  • the pixel circuit 51G also includes a circuit 52a and a circuit 52b.
  • Circuit 52a comprises transistor M5a, transistor M7a, and capacitor C3a.
  • the gate of the transistor M5a is electrically connected to one terminal of the capacitor C3a, and one of its source and drain is electrically connected to the other of the source and drain of the transistor M2.
  • the other of the source and drain of the transistor M5a is electrically connected to the other terminal of the capacitor C3a and one terminal (eg, anode terminal) of the light emitting element 61a.
  • the other terminal (for example, cathode terminal) of the light emitting element 61a is electrically connected to the wiring 104a.
  • the gate of the transistor M7a is electrically connected to the wiring GLa, one of the source and the drain is electrically connected to the wiring GLc, and the other of the source and the drain is electrically connected to the gate of the transistor M5a.
  • a region where the gate of the transistor M5a, one terminal of the capacitor C3a, and the other of the source or drain of the transistor M7a are electrically connected is also referred to as a node ND4a.
  • Circuit 52b comprises transistor M5b, transistor M7b, and capacitor C3b.
  • the gate of the transistor M5b is electrically connected to one terminal of the capacitor C3b, and one of its source and drain is electrically connected to the other of the source and drain of the transistor M2.
  • the other of the source and drain of the transistor M5b is electrically connected to the other terminal of the capacitor C3b and one terminal (eg, anode terminal) of the light emitting element 61b.
  • the other terminal (for example, cathode terminal) of the light emitting element 61b is electrically connected to the wiring 104b.
  • the gate of the transistor M7b is electrically connected to the wiring GLa, one of the source and the drain is electrically connected to the wiring GLc, and the other of the source and the drain is electrically connected to the gate of the transistor M5b.
  • a region where the gate of the transistor M5b, one terminal of the capacitor C3b, and the other of the source or drain of the transistor M7b are electrically connected is also referred to as a node ND4b.
  • the transistor M5a and the transistor M5b correspond to the transistor M5.
  • Transistor M7a and transistor M7b correspond to transistor M7.
  • Capacitance C3a and capacitance C3b correspond to capacitance C3.
  • Nodes ND4a and ND4b correspond to node ND4.
  • the light emitting elements 61 a and 61 b correspond to the light emitting element 61
  • the wirings 104 a and 104 b correspond to the wirings 104 .
  • the semiconductor device 100G can control the light emission of the light emitting elements 61a and 61b by controlling the potentials of the wirings 104a and 104b.
  • a potential Vc may be supplied to the wiring 104a and a potential higher than or equal to Va may be supplied to the wiring 104b.
  • a potential Vc may be supplied to the wiring 104b and a potential higher than or equal to Va may be supplied to the wiring 104a.
  • the potential Vc may be supplied to both the wiring 104a and the wiring 104b.
  • Semiconductor device 100G uses a set of transistor M1, transistor M2, transistor M3, transistor M4, transistor M6, capacitor C1, and capacitor C2 to emit light from two light emitting elements 61 (light emitting element 61a and light emitting element 61b). can be controlled. Therefore, since the area occupied by the pixel circuit per pixel is reduced, the pixel density of the display device can be easily improved. In addition, since the area required for one pixel circuit is reduced, the degree of freedom in designing the semiconductor device and the display device is increased. Therefore, it becomes easy to achieve higher functionality and improved reliability of the semiconductor device and the display device.
  • the configuration shown in this embodiment can also be applied to the semiconductor device 100A and the semiconductor device 100B.
  • a semiconductor device 100H is a modification of the semiconductor device 100G shown in FIG. In order to reduce the repetition of the description, mainly the differences between the semiconductor device 100H and the semiconductor device 100G will be described.
  • FIG. 54 shows a circuit configuration example of the semiconductor device 100H.
  • a semiconductor device 100H includes a pixel circuit 51H, a light emitting element 61a, and a light emitting element 61b.
  • the pixel circuit 51H also includes a circuit 52a and a circuit 52b.
  • the semiconductor device 100H differs from the semiconductor device 100G in that one of the source and the drain of the transistor M7b included in the circuit 52b is electrically connected to the wiring GLd. Both the cathode of the light emitting element 61 a and the cathode of the light emitting element 61 b are electrically connected to the wiring 104 .
  • the semiconductor device 100H can control the light emission of the light emitting elements 61a and 61b by controlling the potentials of the wiring GLc and the wiring GLd.
  • the potential H may be supplied to the wiring GLc and the potential L may be supplied to the wiring GLd in the period T34 described in the above embodiment.
  • the potential L may be supplied to the wiring GLc and the potential H may be supplied to the wiring GLd in the period T34 described in the above embodiment.
  • the potential H may be supplied to both the wiring GLc and the wiring GLd in the period T34 described in the above embodiment.
  • two light emitting elements 61 (light emitting elements 61a and light emitting element 61b) can be controlled. Therefore, since the area occupied by the pixel circuit per pixel is reduced, the pixel density of the display device can be easily improved. In addition, since the area required for one pixel circuit is reduced, the degree of freedom in designing the semiconductor device and the display device is increased. Therefore, it becomes easy to achieve higher functionality and improved reliability of the semiconductor device and the display device.
  • the configuration shown in this embodiment can also be applied to the semiconductor device 100A and the semiconductor device 100B.
  • semiconductor device 100 semiconductor device 100 (semiconductor device 100A, semiconductor device 100B, semiconductor device 100C, semiconductor device 100Ca, semiconductor device 100Cb, semiconductor device 100Cc, semiconductor device 100Cd, semiconductor device 100Ce, semiconductor device 100D, semiconductor device 100E, A configuration example of the display device 10 using the semiconductor device 100F, the semiconductor device 100G, or the semiconductor device 100H will be described.
  • FIG. 55A is a block diagram illustrating the display device 10.
  • the display device 10 has a display area 235 , a first drive circuit section 231 and a second drive circuit section 232 .
  • the display area 235 has a plurality of pixels 230 arranged in a matrix.
  • the semiconductor device 100 according to one embodiment of the present invention can be used for the pixel 230 .
  • a circuit included in the first drive circuit section 231 functions, for example, as a scanning line drive circuit.
  • a circuit included in the second drive circuit unit 232 functions, for example, as a signal line drive circuit. Note that some circuit may be provided at a position facing the first drive circuit section 231 with the display area 235 interposed therebetween. Some circuit may be provided at a position facing the second drive circuit section 232 with the display area 235 interposed therebetween.
  • the general term for the circuits included in the first drive circuit section 231 and the second drive circuit section 232 may be called "peripheral drive circuit" or "drive circuit".
  • a transistor, a capacitor, or the like can be used for the peripheral driver circuit.
  • a transistor included in the peripheral driver circuit may be formed in the same process as the transistor included in the pixel 230 .
  • an OS transistor may be used as the transistor forming the pixel 230, and a Si transistor may be used as the transistor forming the peripheral driver circuit. Since the OS transistor has low off-state current, power consumption can be reduced. In addition, since Si transistors operate faster than OS transistors, they are suitable for use in peripheral driver circuits. Further, depending on the display device, OS transistors may be used for both the transistor forming the pixel 230 and the transistor forming the peripheral driver circuit. In addition, depending on the display device, Si transistors may be used for both the transistors forming the pixels 230 and the transistors forming the peripheral drive circuit. Alternatively, depending on the display device, a Si transistor may be used as the transistor forming the pixel 230 and an OS transistor may be used as the transistor forming the peripheral driver circuit.
  • both Si transistors and OS transistors may be used for the transistors forming the pixel 230 . Further, both Si transistors and OS transistors may be used for the transistors forming the peripheral driver circuit.
  • the display device 10 includes m wirings 236 (m is an integer equal to or greater than 1), which are arranged substantially parallel to each other and whose potentials are controlled by circuits included in the first driving circuit section 231; are arranged substantially in parallel, and n wirings 237 (n is an integer equal to or greater than 1) whose potential is controlled by a circuit included in the second driving circuit section 232 .
  • FIG. 55A shows an example in which the wiring 236 and the wiring 237 are connected to the pixel 230 .
  • the wiring 236 and the wiring 237 are examples, and the wiring connected to the pixel 230 is not limited to the wiring 236 and the wiring 237 .
  • the display area 235 includes a plurality of pixels 230 arranged in a matrix of m rows and n columns.
  • the pixels 230 arranged in the r-th row (r indicates an arbitrary number and is an integer of 1 or more and m or less in this embodiment and the like) are connected to the first driving line 236 via the r-th wiring 236. It is electrically connected to the circuit section 231 .
  • the pixels 230 arranged in the s-th column (s indicates an arbitrary number and is an integer of 1 or more and n or less in the present embodiment and the like) are connected to the second drive via the s-th wiring 237 . It is electrically connected to the circuit section 232 .
  • each of the three pixels 230 functions as a sub-pixel. That is, each of the three sub-pixels controls the amount of red light, green light, or blue light emitted (see FIG. 55B1). Note that the color of light controlled by each of the three sub-pixels is not limited to a combination of red (R), green (G), and blue (B), but may be cyan (C), magenta (M), and yellow (Y). There may be (see FIG. 55B2).
  • the arrangement of the three pixels 230 forming one pixel 240 may be a delta arrangement (see FIG. 55B3). Specifically, the lines connecting the center points of the three pixels 230 forming one pixel 240 may form a triangle.
  • the areas of the three sub-pixels do not have to be the same. If the luminous efficiency, reliability, etc. differ depending on the luminescent color, the area of the sub-pixel may be changed for each luminescent color (see FIG. 55B4). Note that the arrangement of sub-pixels shown in FIG. 55B4 may also be referred to as "S stripe arrangement".
  • four sub-pixels may be collectively functioned as one pixel.
  • a sub-pixel controlling white light may be added to three sub-pixels controlling red light, green light, and blue light, respectively (see FIG. 55B5).
  • a sub-pixel for controlling yellow light may be added to the three sub-pixels for controlling red light, green light, and blue light (see FIG. 55B6).
  • a sub-pixel for controlling white light may be added to the three sub-pixels for controlling cyan, magenta, and yellow light (see FIG. 55B7).
  • Reproducibility of halftones can be improved by increasing the number of sub-pixels that function as one pixel, and by appropriately combining sub-pixels that control lights such as red, green, blue, cyan, magenta, and yellow. can. Therefore, display quality can be improved.
  • the sub-pixels (pixels 230) in the S-stripe arrangement may be arranged such that the sub-pixels of the same emission color are adjacent to each other between adjacent pixels 240.
  • FIG. 56 the sub-pixels (pixels 230) in the S-stripe arrangement may be arranged such that the sub-pixels of the same emission color are adjacent to each other between adjacent pixels 240.
  • pixels 230 controlling the same emission color may be provided adjacently between adjacent pixels 240 .
  • pixels 230a and 230b controlling red light are adjacent in the row direction
  • pixels 230a and 230b controlling green light are adjacent in the row direction
  • pixels 230a and 230b controlling blue light are adjacent in the row direction.
  • 230b are adjacent in the row direction.
  • the pixel 240 shown in FIGS. 57A1 and 57A2 can also be said to have a configuration in which one pixel 230 is divided into two along the column direction. Note that three or more pixels 230 having the same emission color may be adjacent to each other. That is, one pixel 230 may be divided into three or more.
  • one pixel 240 may be composed of a pixel 230a that controls red light, a pixel 230a that controls green light, and a pixel 230a that controls blue light. Further, as shown in FIG. 57A2, one pixel 240 is composed of pixels 230a and 230b that control red light, pixels 230a and 230b that control green light, and pixels 230a and 230b that control blue light. You may
  • the display quality of the display device can be improved.
  • pixels 230a and pixels 230b that control the same emission color may be provided adjacent to each other in the column direction.
  • the pixel configuration shown in FIG. 57B can also be said to be a configuration obtained by dividing the pixel 240 shown in FIG. 55B1 into two in the row direction. By dividing the pixels 240, the pixel density of the display area 235 can be increased. Therefore, image display with higher definition can be realized.
  • the pixel 230 which is a sub-pixel, may be divided into a plurality (see FIG. 57C).
  • the pixel 240 shown in FIG. 57C can function similarly to the pixel 240 shown in FIGS. 57A1 and 57A2.
  • the display device of one embodiment of the present invention can reproduce color gamuts of various standards.
  • PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB standard RGB
  • ITU-R BT. 709 International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU ⁇ RBT. 2020 (REC.2020 (Recommendation 2020)) standard color gamut can be reproduced.
  • the display device 10 capable of full-color display at a resolution of so-called full high-definition also referred to as “2K resolution”, “2K1K”, or “2K”
  • the display device 10 capable of full-color display at a resolution of so-called ultra high-definition also referred to as “4K resolution”, “4K2K”, or “4K”.
  • the display device 10 is capable of full-color display at a resolution of so-called Super Hi-Vision (also referred to as “8K resolution”, “8K4K”, or “8K”). can be realized.
  • Super Hi-Vision also referred to as “8K resolution”, “8K4K”, or “8K”.
  • the pixel density of the display area 235 is preferably 100 ppi or more and 10000 ppi or less, more preferably 1000 ppi or more and 10000 ppi or less. For example, it may be 2000 ppi or more and 6000 ppi or less, or 3000 ppi or more and 5000 ppi or less.
  • the display area 235 of the display device 10 can accommodate various aspect ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the diagonal size of the display area 235 may be 0.1 inch or more and 100 inches or less, and may be 100 inches or more.
  • the diagonal size of the display area 235 is 0.1 inch or more and 5.0 inches or less. , preferably 0.5 inches or more and 2.0 inches or less, more preferably 1 inch or more and 1.7 inches or less.
  • the diagonal size of the display area 235 may be 1.5 inches or near 1.5 inches.
  • the configuration of the transistors used in the display region 235 may be selected as appropriate according to the diagonal size of the display region 235 .
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 3 inches or less.
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 30 inches or less, more preferably 1 inch or more and 30 inches or less.
  • the diagonal size of the display region 235 is preferably 0.1 inch or more and 50 inches or less, and is preferably 1 inch or more and 50 inches or less. more preferred.
  • the diagonal size of the display region 235 is preferably 0.1 inch or more and 200 inches or less, more preferably 50 inches or more and 100 inches or less.
  • a single-crystal Si transistor is much more difficult to increase in size than the size of a single-crystal Si substrate.
  • the LTPS transistor uses a laser crystallizer in the manufacturing process, it is difficult to cope with an increase in size (typically, a screen size exceeding 30 inches in diagonal size).
  • the OS transistor is free from restrictions on the use of a laser crystallization apparatus or the like in the manufacturing process, or can be manufactured at a relatively low process temperature (typically 450° C. or lower), and thus has a relatively large area. (Typically, it is possible to correspond to a display panel of 50 inches or more and 100 inches or less in diagonal size).
  • LTPO is applied to the size of the display panel in the region between the case where the LTPS transistor is used and the case where the OS transistor is used (typically, the diagonal size is 1 inch or more and 50 inches or less). becomes possible.
  • a light-emitting element (also referred to as a light-emitting device) that can be used for a semiconductor device according to one embodiment of the present invention is described.
  • the light emitting element 61 includes an EL layer 172 between a pair of electrodes (conductive layers 171 and 173).
  • the EL layer 172 can be composed of multiple layers such as a layer 4420, a light-emitting layer 4411, and a layer 4430.
  • the layer 4420 can include, for example, a layer containing a highly electron-injecting substance (electron-injecting layer) and a layer containing a highly electron-transporting substance (electron-transporting layer).
  • the light-emitting layer 4411 includes, for example, a light-emitting compound.
  • Layer 4430 can include, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure including layer 4420, light-emitting layer 4411, and layer 4430 provided between a pair of electrodes can function as a single light-emitting unit, and the structure of FIG. 58A is referred to herein as a single structure.
  • FIG. 58B is a modification of the EL layer 172 included in the light emitting element 61 shown in FIG. 58A.
  • layer 4430-1 functions as a hole injection layer
  • layer 4430-2 functions as a hole transport layer
  • layer 4420-1 functions as an electron Functioning as a transport layer
  • layer 4420-2 functions as an electron injection layer.
  • layer 4430-1 functions as an electron-injecting layer
  • layer 4430-2 functions as an electron-transporting layer
  • layer 4420-1 functions as a hole-transporting layer.
  • a configuration in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIG. 58C is also an example of a single structure.
  • tandem structure a structure in which a plurality of light-emitting units (EL layers 172a and 172b) are connected in series via an intermediate layer (charge-generating layer) 4440 is referred to herein as a tandem structure or It is called stack structure. Note that a tandem structure can realize a light-emitting element capable of emitting light with high luminance.
  • the EL layers 172a and 172b may emit the same color.
  • both the EL layer 172a and the EL layer 172b may emit green light.
  • the display region 235 includes three sub-pixels of R, G, and B, and each sub-pixel includes a light-emitting element, the light-emitting elements of each sub-pixel may have a tandem structure.
  • the EL layers 172a and 172b of the R sub-pixel each have a material capable of emitting red light
  • the EL layers 172a and 172b of the G sub-pixel each have a material capable of emitting green light.
  • the EL layer 172a and the EL layer 172b of the B sub-pixel each comprise a material capable of emitting blue light.
  • the materials of the light-emitting layers 4411 and 4412 may be the same.
  • the emission color of the light-emitting element can be red, green, blue, cyan, magenta, yellow, white, or the like depending on the material forming the EL layer 172 . Further, the color purity can be further enhanced by providing the light-emitting element with a microcavity structure.
  • the light-emitting layer may contain two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • a light-emitting element that emits white light preferably has a structure in which a light-emitting layer contains two or more kinds of light-emitting substances.
  • light-emitting substances may be selected so that the luminescent colors of the respective light-emitting substances are in a complementary color relationship.
  • the emission color of the first light-emitting layer and the emission color of the second light-emitting layer have a complementary color relationship, a light-emitting element that emits white light as a whole can be obtained.
  • a light-emitting element having three or more light-emitting layers can be obtained.
  • the light-emitting layer preferably contains two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • R red
  • G green
  • B blue
  • Y yellow
  • O orange
  • Examples of light-emitting substances include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence Fluorescence (TADF) materials) and the like.
  • TADF thermally activated delayed fluorescence Fluorescence
  • the TADF material a material in which a singlet excited state and a triplet excited state are in thermal equilibrium may be used. Since such a TADF material has a short emission lifetime (excitation lifetime), it is possible to suppress a decrease in efficiency in a high-luminance region of the light-emitting element.
  • FIG. 59A shows a schematic top view of the light emitting element 61.
  • the light emitting element 61 showing red is shown as a light emitting element 61R
  • the light emitting element 61 showing green is shown as a light emitting element 61G
  • the light emitting element 61 showing blue is shown as a light emitting element 61B.
  • the light emitting region of each light emitting element is labeled with R, G, and B.
  • FIG. 59A the configuration of the light emitting element 61 shown in FIG. 59A may be referred to as an SBS (side-by-side) structure.
  • FIG. 59A exemplifies the configuration having three emission colors of red (R), green (G), and blue (B), but the present invention is not limited to this. For example, it may be configured to have four or more colors.
  • the light emitting elements 61R, 61G, and 61B are arranged in a matrix.
  • FIG. 59A shows a so-called stripe arrangement in which light emitting elements of the same color are arranged in one direction, but the method of arranging the light emitting elements is not limited to this.
  • a delta arrangement, a zigzag arrangement, an S-stripe arrangement, a pentile arrangement, or the like can be used as a method for arranging the light emitting elements.
  • the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B it is preferable to use an organic EL device such as an OLED (Organic Light Emitting Diode) or a QOLED (Quantum-dot Organic Light Emitting Diode).
  • the light-emitting substances possessed by the light-emitting element include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence (thermally activated delayed fluorescence: TADF) material) and the like.
  • FIG. 59B is a schematic cross-sectional view corresponding to the dashed-dotted line A1-A2 in FIG. 59A.
  • FIG. 59B shows cross sections of the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B.
  • the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B are each provided over the insulating layer 363 and have a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the insulating layer 363 one or both of an inorganic insulating film and an organic insulating film can be used.
  • An inorganic insulating film is preferably used as the insulating layer 363 .
  • inorganic insulating films include oxide insulating films and nitride insulating films such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, and a hafnium oxide film. mentioned.
  • the light emitting element 61R has an EL layer 172R between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172R contains a light-emitting organic compound that emits light having an intensity in at least the red wavelength range.
  • the EL layer 172G included in the light-emitting element 61G includes a light-emitting organic compound that emits light having an intensity in at least the green wavelength range.
  • the EL layer 172B included in the light-emitting element 61B contains a light-emitting organic compound that emits light having an intensity in at least a blue wavelength range.
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B includes an electron injection layer, an electron transport layer, a hole injection layer, and a hole transport layer in addition to a layer containing a light-emitting organic compound (light-emitting layer). You may have one or more of them.
  • a conductive layer 171 functioning as a pixel electrode is provided for each light-emitting element. Further, the conductive layer 173 functioning as a common electrode is provided as a continuous layer common to each light emitting element. A conductive film that transmits visible light is used for one of the conductive layer 171 functioning as a pixel electrode and the conductive layer 173 that functions as a common electrode, and a conductive film having reflective properties is used for the other.
  • the conductive layer 171 functioning as a pixel electrode is light-transmitting and the conductive layer 173 functioning as a common electrode is reflective, a bottom emission display device can be obtained.
  • a top emission display device When the conductive layer 171 functioning as a common electrode is reflective and the conductive layer 173 functioning as a common electrode is light-transmitting, a top emission display device can be obtained. Note that both the conductive layer 171 functioning as a pixel electrode and the conductive layer 173 functioning as a common electrode are light-transmitting, so that a dual-emission display device can be obtained.
  • the light emitting element 61R when the light emitting element 61R is of the top emission type, the light 175R emitted from the light emitting element 61R is emitted to the conductive layer 173 side.
  • the light emitting element 61G is of the top emission type
  • light 175G emitted from the light emitting element 61G is emitted to the conductive layer 173 side.
  • the light emitting element 61B is of the top emission type
  • the light 175B emitted from the light emitting element 61B is emitted to the conductive layer 173 side.
  • An insulating layer 272 is provided to cover an end portion of the conductive layer 171 functioning as a pixel electrode.
  • the ends of the insulating layer 272 are preferably tapered.
  • a material similar to the material that can be used for the insulating layer 363 can be used for the insulating layer 272 .
  • the insulating layer 272 is provided to prevent the adjacent light emitting elements 61 from being electrically shorted unintentionally and erroneously emitting light. It also has a function of preventing the metal mask from contacting the conductive layer 171 when a metal mask is used for forming the EL layer 172 .
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B has a region in contact with the top surface of the conductive layer 171 functioning as a pixel electrode and a region in contact with the surface of the insulating layer 272 .
  • end portions of the EL layer 172R, the EL layer 172G, and the EL layer 172B are located on the insulating layer 272 .
  • a gap is provided between the EL layers of the light emitting elements exhibiting two different colors.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B are preferably provided so as not to be in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers to cause unintended light emission (also referred to as crosstalk). Therefore, the contrast can be increased, and a display device with high display quality can be realized.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B can be formed separately by a vacuum evaporation method using a shadow mask such as a metal mask. Alternatively, these may be produced separately by photolithography. By using the photolithography method, it is possible to realize a high-definition display device that is difficult to achieve when using a metal mask.
  • a device manufactured using a metal mask or FMM fine metal mask, high-definition metal mask
  • a device with an MM (metal mask) structure is sometimes referred to as a device with an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure. Since the display device with the MML structure is manufactured without using a metal mask, the display device with the MM structure has a higher degree of freedom in designing the pixel arrangement and pixel shape than the display device with the MM structure.
  • a protective layer 271 is provided on the conductive layer 173 functioning as a common electrode to cover the light emitting elements 61R, 61G, and 61B.
  • the protective layer 271 has a function of preventing impurities such as water from diffusing into each light emitting element from above.
  • the protective layer 271 can have, for example, a single-layer structure or a laminated structure including at least an inorganic insulating film.
  • inorganic insulating films include oxide films and nitride films such as silicon oxide films, silicon oxynitride films, silicon nitride oxide films, silicon nitride films, aluminum oxide films, aluminum oxynitride films, and hafnium oxide films.
  • a semiconductor material such as indium gallium oxide or indium gallium zinc oxide (IGZO) may be used as the protective layer 271 .
  • the protective layer 271 may be formed using an ALD method, a CVD method, or a sputtering method.
  • the present invention is not limited to this.
  • the protective layer 271 may have a laminated structure of an inorganic insulating film and an organic insulating film.
  • a nitrided oxide refers to a compound containing more nitrogen than oxygen.
  • An oxynitride is a compound containing more oxygen than nitrogen.
  • the content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS).
  • processing can be performed using a wet etching method or a dry etching method.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also referred to as a mixed acid aluminum etchant)) is used.
  • FIG. 59C shows an example different from the above. Specifically, FIG. 59C has a light emitting element 61W that emits white light.
  • the light emitting element 61W has an EL layer 172W that emits white light between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172W for example, a structure in which two light-emitting layers are stacked so that their emission colors are complementary to each other can be used. Alternatively, a laminated EL layer in which a charge generation layer is sandwiched between light emitting layers may be used. Also, the EL layer 172W may have three or more light-emitting layers.
  • FIG. 59C shows three light emitting elements 61W side by side.
  • a colored layer 264R is provided above the left light emitting element 61W.
  • the colored layer 264R functions as a bandpass filter that transmits red light.
  • a colored layer 264G that transmits green light is provided over the central light emitting element 61W
  • a colored layer 264B that transmits blue light is provided over the right light emitting element 61W. This allows the display device to display a color image.
  • the EL layer 172W and the conductive layer 173 functioning as a common electrode are separated from each other. This can prevent current from flowing through the EL layer 172W in the two adjacent light emitting elements 61W and causing unintended light emission.
  • the EL layer 172W and the conductive layer 173 functioning as a common electrode are preferably separated by a photolithography method. As a result, the distance between the light emitting elements can be narrowed, so that a display device with a high aperture ratio can be realized as compared with the case of using a shadow mask such as a metal mask.
  • a colored layer may be provided between the conductive layer 171 functioning as a pixel electrode and the insulating layer 363 .
  • FIG. 59D shows an example different from the above. Specifically, FIG. 59D shows a configuration in which the insulating layer 272 is not provided between the light emitting elements 61R, 61G, and 61B. With such a structure, the display device can have a high aperture ratio. Further, since the unevenness of the light emitting element 61 is reduced by not providing the insulating layer 272, the viewing angle of the display device is improved. Specifically, the viewing angle can be 150° or more and less than 180°, preferably 160° or more and less than 180°, more preferably 160° or more and less than 180°.
  • the protective layer 271 also covers the side surfaces of the EL layer 172R, the EL layer 172G, and the EL layer 172B. With such a structure, impurities (typically, water or the like) that can enter from side surfaces of the EL layers 172R, 172G, and 172B can be suppressed. In addition, since leakage current between adjacent light emitting elements 61 is reduced, saturation and contrast ratio are improved, and power consumption is reduced.
  • the top surface shapes of the conductive layer 171, the EL layer 172R, and the conductive layer 173 are substantially the same.
  • Such a structure can be collectively formed using a resist mask or the like after the conductive layer 171, the EL layer 172R, and the conductive layer 173 are formed. Since such a process processes the EL layer 172R and the conductive layer 173 using the conductive layer 173 as a mask, it can also be called self-line patterning. Note that although the EL layer 172R is described here, the EL layers 172G and 172B can also have the same structure.
  • FIG. 59D shows a structure in which a protective layer 273 is further provided on the protective layer 271.
  • the protective layer 271 is formed using an apparatus capable of forming a film with high coverage (typically an ALD apparatus or the like), and the protective layer 273 is formed using a film with lower coverage than the protective layer 271.
  • a region 275 can be provided between the protective layer 271 and the protective layer 273 by forming with an apparatus (typically, a sputtering apparatus or the like). In other words, the region 275 is positioned between the EL layer 172R and the EL layer 172G and between the EL layer 172G and the EL layer 172B.
  • the region 275 has one or more selected from, for example, air, nitrogen, oxygen, carbon dioxide, and Group 18 elements (typically, helium, neon, argon, xenon, krypton, etc.). .
  • the region 275 may contain a gas used for forming the protective layer 273, for example.
  • the region 275 may contain any one or more of the group 18 elements described above.
  • the region 275 contains a gas
  • the gas can be identified by a gas chromatography method or the like.
  • the film of the protective layer 273 may contain the gas used for sputtering. In this case, an element such as argon may be detected when the protective layer 273 is analyzed by energy dispersive X-ray analysis (EDX analysis) or the like.
  • EDX analysis energy dispersive X-ray analysis
  • the refractive index of the region 275 is lower than that of the protective layer 271 , light emitted from the EL layer 172 R, the EL layer 172 G, or the EL layer 172 B is reflected at the interface between the protective layer 271 and the region 275 . Accordingly, light emitted from the EL layer 172R, the EL layer 172G, or the EL layer 172B can be prevented from entering adjacent pixels in some cases. As a result, it is possible to suppress the mixture of different emission colors from adjacent pixels, so that the display quality of the display device can be improved.
  • the region between the light emitting elements 61R and 61G, or the region between the light emitting elements 61G and 61B can be narrowed.
  • the distance between the light emitting elements is 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm.
  • the distance between the side surface of the EL layer 172R and the side surface of the EL layer 172G or the distance between the side surface of the EL layer 172G and the side surface of the EL layer 172B is 1 ⁇ m or less, preferably 0.5 ⁇ m (500 nm). ), more preferably 100 nm or less.
  • the region 275 contains gas, it is possible to suppress color mixture or crosstalk of light from each light emitting element while separating the light emitting elements.
  • the region 275 may be filled with a filler.
  • Fillers include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like.
  • Photoresist may also be used as the filler.
  • the photoresist used as the filler may be a positive photoresist or a negative photoresist.
  • the white light emitting device when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure. On the other hand, the white light emitting device is preferable because the manufacturing process is simpler than that of the SBS structure light emitting device, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • FIG. 60A shows an example different from the above. Specifically, the configuration shown in FIG. 60A differs from the configuration shown in FIG. 59D in the configuration of insulating layer 363 .
  • the insulating layer 363 has a concave portion due to a part of the upper surface thereof being shaved during processing of the light emitting elements 61R, 61G, and 61B.
  • a protective layer 271 is formed in the recess. In other words, in a cross-sectional view, the lower surface of the protective layer 271 has a region located below the lower surface of the conductive layer 171 .
  • impurities typically, water, etc.
  • the above-described concave portion is used when removing impurities (also referred to as residue) that may adhere to the side surfaces of the light emitting elements 61R, 61G, and 61B by wet etching or the like during processing of the light emitting elements 61R, 61G, and 61B. can be formed.
  • a protective layer 271 By covering the side surface of each light-emitting element with a protective layer 271 after removing the above residue, a highly reliable display device can be obtained.
  • FIG. 60B shows an example different from the above.
  • the configuration shown in FIG. 60B has an insulating layer 276 and a microlens array 277 in addition to the configuration shown in FIG. 60A.
  • the insulating layer 276 functions as an adhesive layer.
  • the microlens array 277 can collect light emitted from the light emitting elements 61R, 61G, and 61B. . Thereby, the light extraction efficiency of the display device can be improved.
  • a bright image can be visually recognized, which is preferable.
  • various curable adhesives such as photocurable adhesives such as ultraviolet curable adhesives, reaction curable adhesives, thermosetting adhesives, and anaerobic adhesives can be used.
  • These adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • a material with low moisture permeability such as epoxy resin is preferable.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • FIG. 60C shows an example different from the above.
  • the configuration shown in FIG. 60C has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 60A.
  • an insulating layer 276 is provided above the three light emitting elements 61W, and a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulating layer 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping with the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping with the light emitting element 61W. This allows the display device to display a color image.
  • the configuration shown in FIG. 60C is also a variation of the configuration shown in FIG. 59C.
  • FIG. 60D shows an example different from the above. Specifically, in the configuration shown in FIG. 60D , the protective layer 271 is provided adjacent to the side surfaces of the conductive layer 171 and the EL layer 172 . Further, the conductive layer 173 is provided as a continuous layer common to each light emitting element. Also, in the configuration shown in FIG. 60D, the region 275 is preferably filled with a filler material.
  • the color purity of the emitted light can be enhanced.
  • the product (optical distance) of the distance d between the conductive layers 171 and 173 and the refractive index n of the EL layer 172 is m times half the wavelength ⁇ . (m is an integer equal to or greater than 1).
  • the distance d can be obtained by Equation (1).
  • the distance d of the light emitting element 61 having a microcavity structure is determined according to the wavelength (emission color) of the emitted light.
  • the distance d corresponds to the thickness of the EL layer 172 . Therefore, the EL layer 172G may be thicker than the EL layer 172B, and the EL layer 172R may be thicker than the EL layer 172G.
  • the distance d is the distance from the reflective region of the conductive layer 171 functioning as a reflective electrode to the reflective region of the conductive layer 173 functioning as a semi-transmissive/semi-reflective electrode.
  • the conductive layer 171 is a laminate of silver and ITO (Indium Tin Oxide), which is a transparent conductive film, and the ITO is on the side of the EL layer 172
  • the thickness of the ITO can be adjusted to adjust the distance d depending on the emission color. can be set. That is, even if the thicknesses of the EL layer 172R, the EL layer 172G, and the EL layer 172B are the same, the distance d suitable for the emission color can be obtained by changing the thickness of the ITO.
  • the light emitting element 61 is composed of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like. A detailed configuration example of the light emitting element 61 will be described in another embodiment.
  • the optical distance from the conductive layer 171 functioning as a reflective electrode to the light emitting layer is preferably an odd multiple of ⁇ /4. In order to realize the optical distance, it is preferable to appropriately adjust the thickness of each layer constituting the light emitting element 61 .
  • the reflectance of the conductive layer 173 is preferably higher than the transmittance.
  • the light transmittance of the conductive layer 173 is preferably 2% to 50%, more preferably 2% to 30%, further preferably 2% to 10%.
  • FIG. 61A shows an example different from the above.
  • the EL layer 172 extends beyond the end of the conductive layer 171 in each of the light emitting elements 61R, 61G, and 61B.
  • the EL layer 172R extends beyond the end of the conductive layer 171 in the light emitting element 61R.
  • the EL layer 172G extends beyond the end of the conductive layer 171 in the light emitting element 61G.
  • the EL layer 172B extends beyond the end of the conductive layer 171 in the light emitting element 61B.
  • the EL layer 172 and the protective layer 271 have overlapping regions with the insulating layer 270 interposed therebetween. Also, an insulating layer 278 is provided on the protective layer 271 in the region between the adjacent light emitting elements 61 .
  • insulating layer 278 examples include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like. .
  • a photoresist may be used as the insulating layer 278 .
  • the photoresist used as the insulating layer 278 may be a positive photoresist or a negative photoresist.
  • a common layer 174 is provided over the light emitting elements 61R, 61G, 61B, and the insulating layer 278, and a conductive layer 173 is provided over the common layer 174.
  • FIG. The common layer 174 has a region in contact with the EL layer 172R, a region in contact with the EL layer 172G, and a region in contact with the EL layer 172B.
  • Common layer 174 is shared by light emitting element 61R, light emitting element 61G, and light emitting element 61B.
  • common layer 174 may be a carrier injection layer (hole injection layer or electron injection layer). Also, the common layer 174 can be said to be part of the EL layer 172 . Note that the common layer 174 may be provided as needed. When the common layer 174 is provided, a layer having the same function as that of the common layer 174 among the layers included in the EL layer 172 may not be provided.
  • a protective layer 273 is provided over the conductive layer 173 and an insulating layer 276 is provided over the protective layer 273 .
  • FIG. 61B shows an example different from the above.
  • the configuration shown in FIG. 61B has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 61A.
  • an insulating layer 276 is provided above the three light emitting elements 61W, and a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulating layer 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping with the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping with the light emitting element 61W. This allows the display device to display a color image.
  • the configuration shown in FIG. 61B is also a variation of the configuration shown in FIG. 60C.
  • FIG. 62A shows a schematic top view of the light emitting element 61.
  • FIG. 62A Similar to FIG. 57A1, FIG. 62A shows an example in which a plurality of light emitting elements 61 of the same emission color are arranged adjacent to each other.
  • two light emitting elements 61R are adjacent
  • two light emitting elements 61G are adjacent
  • two light emitting elements 61B are adjacent.
  • three or more light emitting elements 61 having the same emission color may be adjacent to each other.
  • FIG. 62A exemplifies the configuration having three emission colors of red (R), green (G), and blue (B), but is not limited to this. For example, it may be configured to have four or more luminescent colors.
  • FIG. 62A shows the arrangement of the light emitting elements 61 in a stripe arrangement
  • the arrangement method of the light emitting elements 61 is not limited to this.
  • a method of arranging the light emitting elements 61 a delta arrangement, a zigzag arrangement, an S-stripe arrangement, a pentile arrangement, or the like can be used.
  • FIG. 62B and 62C are schematic cross-sectional views corresponding to dashed-dotted line A3-A4 in FIG. 62A.
  • FIG. 62B corresponds to a modification of the configuration shown in FIG. 60C.
  • FIG. 62C corresponds to a modification of the configuration shown in FIG. 60D.
  • the number of reproducible gradations can be increased by collectively using a plurality of light-emitting elements 61 of the same emission color as one sub-pixel. Therefore, the display quality of the display device can be improved.
  • FIG. 63A and 63B show perspective views of the display device 10.
  • FIG. The display device 10 shown in FIG. 63A comprises a layer 60 overlying the layer 50 .
  • the layer 50 includes a plurality of pixel circuits 51 arranged in a matrix, a first drive circuit section 231, a second drive circuit section 232, and an input/output terminal section 29.
  • FIG. Layer 60 comprises a plurality of light emitting elements 61 arranged in a matrix.
  • the display device 10 shown in FIGS. 63A and 63B has one pixel circuit 51 and one light emitting element 61 electrically connected to function as one pixel 230 . Therefore, a region where the plurality of pixel circuits 51 included in the layer 50 and the plurality of light emitting elements 61 included in the layer 60 overlap functions as the display region 235 .
  • the pixel 230 included in the display device 10 shown in FIGS. 63A and 63B for example, the semiconductor device 100A, the semiconductor device 100B, or the semiconductor device 100C described in the above embodiments can be used.
  • Power and signals required for the operation of the display device 10 are supplied to the display device 10 via the input/output terminal section 29 .
  • the transistor included in the peripheral driver circuit and the transistor included in the pixel 230 can be formed in the same process.
  • the display device 10 may have a structure in which layers 40, 50, and 60 are stacked. 63B, a plurality of pixel circuits 51 arranged in a matrix are provided on the layer 50, and the first driver circuit section 231 and the second driver circuit section 232 are provided on the layer 40. In FIG. By providing the first driver circuit portion 231 and the second driver circuit portion 232 in a layer different from that of the pixel circuit 51, the width of the frame around the display region 235 can be narrowed, so that the area occupied by the display region 235 can be increased. .
  • the resolution of the display area 235 can be increased. If the resolution of the display area 235 is constant, the occupied area per pixel can be increased. Therefore, the emission luminance of the display area 235 can be increased.
  • the ratio of the light-emitting area to the area occupied by one pixel (also referred to as "aperture ratio") can be increased.
  • the pixel aperture ratio can be 40% or more and less than 100%, preferably 50% or more and 95% or less, more preferably 60% or more and 95% or less.
  • the current density supplied to the light emitting element 61 can be reduced by increasing the area occupied by one pixel. Therefore, the load applied to the light emitting element 61 is reduced, and the reliability of the semiconductor device 100 can be improved. Therefore, the reliability of the display device 10 including the semiconductor device 100 can be improved.
  • the layer 40 may include a CPU 23 (Central Processing Unit), a GPU 24 (Graphics Processing Unit), and a memory circuit section 25 in addition to the peripheral drive circuit.
  • the CPU 23, the GPU 24, the memory circuit unit 25, and the like may be collectively referred to as "function circuit".
  • the CPU 23 has a function of controlling the operations of the circuits provided in the GPU 24 and the layer 40 according to a program stored in the storage circuit section 25 .
  • the GPU 24 has a function of performing arithmetic processing for forming image data. Also, since the GPU 24 can perform many matrix operations (product-sum operations) in parallel, it is possible to perform, for example, arithmetic processing using a neural network at high speed.
  • the GPU 24 has a function of correcting image data using correction data stored in the storage circuit unit 25, for example.
  • the GPU 24 has a function of generating image data with corrected brightness, hue, and/or contrast.
  • GPU 24 may be used to up-convert or down-convert image data.
  • a super-resolution circuit may also be provided in layer 40 .
  • the super-resolution circuit has a function of determining the potential of an arbitrary pixel included in the display area 235 by performing a product-sum operation of the potentials of the pixels surrounding the pixel and the weight.
  • the super-resolution circuit has a function of up-converting image data whose resolution is lower than that of the display area 235 .
  • the super-resolution circuit also has a function of down-converting image data having a resolution higher than that of the display area 235 .
  • the load on the GPU 24 can be reduced.
  • the load on the GPU 24 can be reduced by performing processing up to 2K resolution (or 4K resolution) on the GPU 24 and up-converting to 4K resolution (or 8K resolution) by the super-resolution circuit. Down-conversion may be performed in the same manner.
  • the functional circuit included in the layer 40 may not include all of these configurations, or may include configurations other than these.
  • a potential generation circuit that generates a plurality of different potentials and/or a power management circuit that controls power supply and stop for each circuit included in the display device 10 may be provided.
  • Power supply and stop may be performed for each circuit constituting the CPU 23 .
  • power consumption can be reduced by stopping power supply to a circuit that has been determined not to be used for a while among circuits constituting the CPU 23 and restarting power supply when necessary.
  • Data necessary for resuming power supply may be stored in the storage circuit in the CPU 23, the storage circuit section 25, or the like before the circuit is stopped. By storing the data necessary for circuit recovery, a stopped circuit can be recovered at high speed. Note that the circuit operation may be stopped by stopping the supply of the clock signal.
  • a DSP circuit may be provided as functional circuits.
  • a sensor circuit may be provided as a DSP circuit, a sensor circuit, a communication circuit and/or an FPGA (Field Programmable Gate Array) may be provided as functional circuits.
  • FPGA Field Programmable Gate Array
  • a conductive layer 701 may be provided between the peripheral driver circuit and the display region 235 .
  • the conductive layer 701 may be provided between the peripheral driver circuit and functional circuit and the display region 235 .
  • FIG. 64A shows a perspective view of display device 10 having conductive layer 701 between peripheral drive and functional circuits and display area 235 .
  • 64B is a plan view of the display device 10 shown in FIG. 64A viewed from the display area 235 side. Note that in FIG. 64B , part of the display area 235 is omitted in order to facilitate understanding of the relationship between the display area 235 and the conductive layer 701 .
  • Each of the peripheral drive circuits and functional circuits may emit electromagnetic noise during operation.
  • the electromagnetic noise reaches the display area 235, the display quality of the display device 10 may deteriorate.
  • the electromagnetic noise affects floating nodes (nodes ND1 to ND4) of the pixel circuits 51 included in the display region 235, which may prevent accurate potential holding. As a result, the stable operation of the pixel circuit 51 is impaired, and the display quality of the display device 10 is degraded.
  • the conductive layer 701 between the peripheral driver circuit and the functional circuit and the display region 235 By providing the conductive layer 701 between the peripheral driver circuit and the functional circuit and the display region 235, electromagnetic noise generated during operation of the peripheral driver circuit and the functional circuit can be blocked, and deterioration of display quality can be prevented. In addition, by blocking electromagnetic noise, the operation of the pixel circuit 51 is stabilized, and more accurate potential control can be realized. Therefore, the display quality of the display device 10 can be improved.
  • the conductive layer 701 when viewed from the conductive layer 701 side, the conductive layer 701 preferably covers the entire display area 235 . Therefore, the conductive layer 701 and the display region 235 preferably have regions that overlap with each other. Also, the display area 235 has a plurality of pixel circuits 51 . Therefore, the conductive layer 701 and the plurality of pixel circuits 51 preferably have regions that overlap each other.
  • the conductive layer 701 is not limited to have a planar shape, and may have a net shape, a stripe shape, or the like.
  • the layers forming the display device 10 may be distorted when the conductive layer 701 is provided over a wide area, and the reliability of the display device 10 may be lowered.
  • electromagnetic noise can be shielded and stress of the conductive layer 701 can be reduced.
  • FIG. 65 is a perspective view of the display device 10 having conductive layers 702 (conductive layers 702a, 702b, 702c, 702d, 702e) between the peripheral drive circuits and functional circuits and the display area 235.
  • a conductive layer 702a is provided to overlap with the first drive circuit section 231
  • a conductive layer 702b is provided to overlap with the second drive circuit section 232
  • a conductive layer 702c is provided to overlap with the CPU 23
  • a conductive layer 702c is provided to overlap with the GPU 24.
  • 702 d is provided
  • a conductive layer 702 e is provided so as to overlap with the memory circuit portion 25 .
  • Each of the conductive layers 702 preferably completely covers each of the peripheral drive circuits and functional circuits. However, it may be configured to cover a part of each of the peripheral driving circuit and the functional circuit.
  • FIG. 66A is a perspective view of display device 10 having conductive layers 701 and 702 between peripheral drive and functional circuits and display area 235.
  • FIG. 701 By providing the conductive layer 701 in addition to the conductive layer 702, the effect of blocking electromagnetic noise can be further enhanced.
  • the conductive layer 701 and the conductive layer 702 function as an electromagnetic shield (sometimes referred to as "shield layer” or “shielding layer”).
  • Conductive layers 701 and 702 may be in a floating state, but are preferably supplied with a fixed potential such as high power supply potential VDD, low power supply potential VSS, common potential COM, or ground potential GND.
  • the ground potential GND may be supplied to the conductive layers 701 and 702 .
  • the conductive layers 701 and 702 may have the same potential or may have different potentials.
  • one of the conductive layers 701 and 702 may be in a floating state.
  • FIG. 66A shows an example in which the display device 10 has two layers of conductors that function as electromagnetic shields
  • the display device 10 may have three or more layers of conductors that function as electromagnetic shields.
  • the electromagnetic shield By forming the electromagnetic shield in multiple layers, the effect of blocking electromagnetic noise can be enhanced.
  • each layer of the electromagnetic shield may be laminated via an insulator.
  • the conductive layer 702 is not limited to a planar shape, and may be net-like (see FIG. 66B) or stripe-like (see FIG. 66C).
  • a conductive layer functioning as wiring may be used as an electromagnetic shield.
  • a wiring for supplying a fixed potential such as an anode potential or a cathode potential may be formed in a layer below the plurality of pixel circuits 51, and the wiring may be used as an electromagnetic shield.
  • the functional circuit may include Si transistors and OS transistors.
  • the pixel circuit 51 may be configured to include a Si transistor and an OS transistor.
  • the transistor included in the display device 10 may be an n-channel transistor or a p-channel transistor. Both n-channel and p-channel transistors may be used.
  • the circuit included in the display device 10 may have a CMOS structure in which an n-channel transistor and a p-channel transistor are combined.
  • the transistors may be provided in different layers for each type of transistor.
  • the pixel circuit 51 is composed of a region 51a including a Si transistor and a region 51b including an OS transistor
  • the region 51a may be formed in the layer 40 and the region 51b may be formed in the layer 50 (see FIG. 67). .).
  • the region 51a and 51b by overlapping the regions 51a and 51b, the area occupied by the pixel circuit 51 can be reduced. Therefore, the definition of the display device 10 can be improved.
  • a transistor including low temperature poly silicon (LTPS) in a semiconductor layer (hereinafter also referred to as an LTPS transistor) may be used.
  • the LTPS transistor has high field effect mobility and good frequency characteristics.
  • a structure in which an LTPS transistor and an OS transistor are combined is sometimes called an LTPO.
  • region 51a may comprise a p-channel transistor and region 51b may comprise an n-channel transistor.
  • region 51a and 51b may comprise an n-channel transistor.
  • each of the regions 51a and 51b may comprise an n-channel transistor and a p-channel transistor.
  • the transistors may be provided in different layers for each type of transistor.
  • the first driver circuit portion 231 is composed of a region 231a including a Si transistor and a region 231b including an OS transistor
  • the region 231a may be formed in the layer 40 and the region 231b may be formed in the layer 50.
  • the second drive circuit section 232 is composed of a region 232a including a Si transistor and a region 232b including an OS transistor
  • the region 232a is formed in the layer 40 and the region 232b is formed in the layer 50.
  • the peripheral drive circuit may be composed of LTPO.
  • region 231a may comprise a p-channel transistor and region 231b may comprise an n-channel transistor.
  • region 231a and 231b may comprise an n-channel transistor.
  • each of the regions 231a and 231b may comprise an n-channel transistor and a p-channel transistor.
  • region 232a may comprise p-channel transistors and region 232b may comprise n-channel transistors.
  • Regions 232a and 232b may also each comprise an n-channel transistor and a p-channel transistor.
  • FIGS. 68A and 68B A modification of the display device 10 shown in FIGS. 63A and 63B is shown in FIGS. 68A and 68B.
  • the display device 10 shown in FIG. 68A has a configuration in which one pixel circuit 51 and two light emitting elements 61 (light emitting elements 61a and 61b) are electrically connected.
  • One pixel circuit 51 can alternately control the light emission of the two light emitting elements 61 . That is, one pixel circuit 51 can control the operation of two pixels 230 (pixel 230a and pixel 230b).
  • it is possible to function as one pixel 230 by causing the light emitting elements 61a and 61b to emit light at the same time.
  • the semiconductor device 100F, the semiconductor device 100G, or the semiconductor device 100H described in the above embodiments can be used.
  • the semiconductor device 100F, the semiconductor device 100G, and the semiconductor device 100H are suitable for display devices with high pixel density.
  • the layer 40 may be provided in the display device 10 shown in FIG. 68A (see FIG. 68B).
  • one pixel circuit 51 controls two light emitting elements 61 , but one pixel circuit 51 can control three or more light emitting elements 61 .
  • FIG. 69A-69C are perspective schematic views of the display module 400.
  • FIG. The display module 400 has a structure in which an FPC 404 (FPC: Flexible printed circuits) is provided in the input/output terminal section 29 of the display device 10 .
  • the FPC 404 has a structure in which a film made of an insulator is provided with wiring. Also, the FPC 404 has flexibility.
  • the FPC 404 functions as wiring for externally supplying the display device 10 with a video signal, a control signal, a power supply potential, and the like.
  • an IC may be mounted on the FPC 404 .
  • a display module 400 shown in FIG. 69B has a configuration in which the display device 10 is provided on a printed wiring board 401 .
  • the printed wiring board 401 has a structure in which wiring is provided inside or on the surface of a substrate made of an insulator, or inside and on the surface.
  • the input/output terminal portion 29 of the display device 10 and the terminal portion 402 of the printed wiring board 401 are electrically connected via wires 403 .
  • the wire 403 can be formed by wire bonding. Also, wire bonding can use ball bonding or wedge bonding.
  • the wire 403 may be covered with a resin material or the like.
  • the electrical connection between the display device 10 and the printed wiring board 401 may be performed by a method other than wire bonding.
  • the electrical connection between the display device 10 and the printed wiring board 401 may be realized by an anisotropic conductive adhesive, bumps, or the like.
  • the terminal portion 402 of the printed wiring board 401 is electrically connected to the FPC 404 .
  • the pitch of the electrodes provided in the input/output terminal portion 29 of the display device 10 is different from the pitch of the electrodes provided in the FPC 404
  • the input/output terminal portion 29 and the FPC 404 are electrically connected via the printed wiring board 401 .
  • the wiring formed on the printed wiring board 401 can be used to convert the spacing (pitch) between the electrodes of the input/output terminal section 29 to the spacing of the electrodes of the terminal section 402 . That is, even when the pitch of the electrodes provided in the input/output terminal portion 29 and the pitch of the electrodes provided in the FPC 404 are different, the electrodes can be electrically connected.
  • various elements such as a resistance element, a capacitor element, and a semiconductor element can be provided on the printed wiring board 401 .
  • the terminal portion 402 is electrically connected to the connection portion 405 provided on the lower surface of the printed wiring board 401 (the surface on which the display device 10 is not provided). good too.
  • the connecting portion 405 a socket-type connecting portion, the display module 400 can be easily attached to and detached from another device.
  • FIG. 70 shows a cross-sectional configuration example of part of the display device 10 shown in FIG. 63A.
  • a display device 10 shown in FIG. 70 includes a layer 50 including a substrate 301, a capacitor 246, and a transistor 310, and a layer 60 including light emitting elements 61R, 61G, and 61B.
  • Layer 60 is provided on insulating layer 363 provided by layer 50 .
  • a transistor 310 is a transistor including a channel formation region in the substrate 301 .
  • the substrate 301 for example, a semiconductor substrate such as a single crystal silicon substrate can be used.
  • Transistor 310 comprises a portion of substrate 301 , conductive layer 311 , low resistance region 312 , insulating layer 313 and insulating layer 314 .
  • the conductive layer 311 functions as a gate electrode.
  • An insulating layer 313 is located between the substrate 301 and the conductive layer 311 and functions as a gate insulating layer.
  • the low-resistance region 312 is a region in which the substrate 301 is doped with impurities and functions as either a source or a drain.
  • the insulating layer 314 is provided to cover the side surface of the conductive layer 311 and functions as an insulating layer.
  • a device isolation layer 315 is provided between two adjacent transistors 310 so as to be embedded in the substrate 301 .
  • An insulating layer 261 is provided to cover the transistor 310 and a capacitor 246 is provided over the insulating layer 261 .
  • Capacitor 246 includes conductive layer 241, conductive layer 245, and insulating layer 243 positioned therebetween.
  • the conductive layer 241 functions as one electrode of the capacitor 246
  • the conductive layer 245 functions as the other electrode of the capacitor 246
  • the insulating layer 243 functions as the dielectric of the capacitor 246 .
  • the conductive layer 241 is provided over the insulating layer 261 and embedded in the insulating layer 254 .
  • Conductive layer 241 is electrically connected to one of the source or drain of transistor 310 by plug 266 embedded in insulating layer 261 .
  • An insulating layer 243 is provided over the conductive layer 241 .
  • the conductive layer 245 is provided in a region overlapping with the conductive layer 241 with the insulating layer 243 provided therebetween.
  • An insulating layer 255 is provided to cover the capacitor 246 , an insulating layer 363 is provided over the insulating layer 255 , and the light emitting elements 61 R, 61 G, and 61 B are provided over the insulating layer 363 .
  • a protective layer 415 is provided on the light emitting elements 61R, 61G, and 61B, and a substrate 420 is provided on the upper surface of the protective layer 415 with a resin layer 419 interposed therebetween.
  • the pixel electrode of the light emitting element is connected to the source or drain of the transistor 310 by the plug 256 embedded in the insulating layer 255 and the insulating layer 363, the conductive layer 241 embedded in the insulating layer 254, and the plug 266 embedded in the insulating layer 261. It is electrically connected to one side.
  • FIG. 71 shows a modification of the cross-sectional configuration example shown in FIG.
  • the cross-sectional configuration example of the display device 10 shown in FIG. 71 is mainly different from the cross-sectional configuration example shown in FIG. 70 in that a transistor 320 is provided instead of the transistor 310 . Note that the description of the same parts as in FIG. 70 may be omitted.
  • the transistor 320 is a transistor in which a metal oxide (also referred to as an oxide semiconductor) is applied to a semiconductor layer in which a channel is formed.
  • a metal oxide also referred to as an oxide semiconductor
  • the transistor 320 includes a semiconductor layer 321 , an insulating layer 323 , a conductive layer 324 , a pair of conductive layers 325 , an insulating layer 326 and a conductive layer 327 .
  • an insulating substrate or a semiconductor substrate can be used as the substrate 331.
  • An insulating layer 332 is provided over the substrate 331 .
  • the insulating layer 332 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing from the substrate 331 into the transistor 320 and oxygen from the semiconductor layer 321 toward the insulating layer 332 side.
  • a film into which hydrogen or oxygen is less likely to diffuse than a silicon oxide film such as an aluminum oxide film, a hafnium oxide film, or a silicon nitride film, can be used.
  • a conductive layer 327 is provided over the insulating layer 332 and an insulating layer 326 is provided to cover the conductive layer 327 .
  • the conductive layer 327 functions as a first gate electrode of the transistor 320, and part of the insulating layer 326 functions as a first gate insulating layer.
  • An oxide insulating film such as a silicon oxide film is preferably used for at least a portion of the insulating layer 326 that is in contact with the semiconductor layer 321 .
  • the upper surface of the insulating layer 326 is preferably planarized.
  • the semiconductor layer 321 is provided over the insulating layer 326 .
  • the semiconductor layer 321 preferably includes a metal oxide (also referred to as an oxide semiconductor) film having semiconductor characteristics. Details of materials that can be suitably used for the semiconductor layer 321 will be described later.
  • a pair of conductive layers 325 is provided on and in contact with the semiconductor layer 321 and functions as a source electrode and a drain electrode.
  • An insulating layer 328 is provided to cover the top and side surfaces of the pair of conductive layers 325 , the side surface of the semiconductor layer 321 , and the like, and the insulating layer 264 is provided over the insulating layer 328 .
  • the insulating layer 328 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the semiconductor layer 321 from the insulating layer 264 or the like and oxygen from leaving the semiconductor layer 321 .
  • an insulating film similar to the insulating layer 332 can be used as the insulating layer 328.
  • An opening reaching the semiconductor layer 321 is provided in the insulating layer 328 and the insulating layer 264 .
  • the insulating layer 323 and the conductive layer 324 are buried in contact with the side surfaces of the insulating layer 264 , the insulating layer 328 , and the conductive layer 325 and the top surface of the semiconductor layer 321 .
  • the conductive layer 324 functions as a second gate electrode, and the insulating layer 323 functions as a second gate insulating layer.
  • An upper surface of the conductive layer 324, an upper surface of the insulating layer 323, and an upper surface of the insulating layer 264 are planarized so that their heights are approximately the same, and an insulating layer 329 and an insulating layer 265 are provided to cover them. .
  • the insulating layers 264 and 265 function as interlayer insulating layers.
  • the insulating layer 329 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the transistor 320 from the insulating layer 265 or the like.
  • an insulating film similar to the insulating layers 328 and 332 can be used.
  • a plug 274 electrically connected to one of the pair of conductive layers 325 is provided so as to be embedded in the insulating layers 265 , 329 and 264 .
  • the plug 274 includes a conductive layer 274a covering the side surfaces of the openings of the insulating layers 265, the insulating layers 329, the insulating layers 264, and the insulating layers 328 and part of the upper surface of the conductive layer 325, and the conductive layer 274a. It is preferable to have a conductive layer 274b in contact with the top surface. At this time, a conductive material into which hydrogen and oxygen are difficult to diffuse is preferably used for the conductive layer 274a.
  • FIG. 72 shows a cross-sectional configuration example of part of the display device 10 shown in FIG. 63B.
  • the display device 10 shown in FIG. 72 has a structure in which a transistor 310A whose channel is formed in the substrate 301A included in the layer 40 and a transistor 310B whose channel is formed in the substrate 301A included in the layer 40 are stacked.
  • a material similar to that of the substrate 301 can be used for the substrate 301A.
  • a display device 10 illustrated in FIG. 72 includes a layer 60 provided with a light emitting element 61, a layer 50 provided with a substrate 301B, a transistor 310B, and a capacitor 246, a layer 40 provided with a substrate 301A and a transistor 310A, are bonded together.
  • the substrate 301B is provided with a plug 343 penetrating through the substrate 301B.
  • the plug 343 functions as a Si through electrode (TSV: Through Silicon Via).
  • TSV Through Silicon Via
  • the plug 343 is electrically connected to a conductive layer 342 provided on the back surface of the substrate 301B (the surface opposite to the substrate 420 side).
  • the conductive layer 341 is provided on the insulating layer 261 on the substrate 301A.
  • the layer 40 and the layer 50 are electrically connected by bonding the conductive layer 341 and the conductive layer 342 .
  • the same conductive material is preferably used for the conductive layers 341 and 342 .
  • a metal film containing an element selected from Al, Cr, Cu, Ta, Sn, Zn, Au, Ag, Pt, Ti, Mo, and W, or a metal nitride film (nitriding A titanium film, a molybdenum nitride film, a tungsten nitride film) or the like can be used.
  • a Cu—Cu (copper-copper) direct bonding technique (a technique for achieving electrical continuity by connecting Cu (copper) pads) can be applied.
  • the conductive layer 341 and the conductive layer 342 may be bonded via a bump.
  • FIG. 73 shows a modification of the cross-sectional configuration example shown in FIG.
  • the cross-sectional structure example of the display device 10 shown in FIG. 73 has a structure in which a transistor 310A in which a channel is formed in a substrate 301A and a transistor 320 including a metal oxide in a semiconductor layer in which the channel is formed are stacked. 70 to 72 may be omitted from description.
  • a layer 50 shown in FIG. 73 has a configuration in which the substrate 331 is removed from the layer 50 shown in FIG.
  • an insulating layer 261 is provided to cover the transistor 310A, and a conductive layer 251 is provided over the insulating layer 261.
  • An insulating layer 262 is provided to cover the conductive layer 251 , and the conductive layer 252 is provided over the insulating layer 262 .
  • the conductive layers 251 and 252 each function as wiring.
  • An insulating layer 263 and an insulating layer 332 are provided to cover the conductive layer 252 , and the transistor 320 is provided over the insulating layer 332 .
  • An insulating layer 265 is provided to cover the transistor 320 and a capacitor 246 is provided over the insulating layer 265 . Capacitor 246 and transistor 320 are electrically connected by plug 274 .
  • the layer 50 is provided over the insulating layer 263 included in the layer 40 .
  • the transistor 320 can be used as a transistor forming the pixel circuit 51 .
  • the transistor 310 can be used as a transistor forming the pixel circuit 51 or a transistor forming a peripheral driver circuit.
  • the transistors 310 and 320 can be used as transistors included in a functional circuit such as an arithmetic circuit or a memory circuit.
  • the size of the display device can be reduced as compared with the case where a driver circuit is provided around the display area.
  • FIG. 74 shows a cross-sectional configuration example of part of the display device 10 shown in FIGS. 64A and 64B.
  • FIG. 74 is a modification of the cross-sectional configuration example shown in FIG. 74, the conductive layer 701 is provided over the insulating layer 263, and the insulating layer 333 is provided over the conductive layer 701.
  • FIG. An insulating layer 332 is provided over the insulating layer 333 .
  • Conductive layer 701 does not electrically connect to conductors (such as plugs) for providing signals from circuitry contained in layer 40 to circuitry contained in layer 50 . Similarly, conductive layer 701 does not electrically connect to conductors (such as plugs) for providing signals from circuitry contained in layer 50 to circuitry contained in layer 40 .
  • FIG. 74 shows a cross-sectional configuration example in which the conductive layer 701 is provided between the layers 40 and 50 , but the conductive layer 701 may be provided on the layer 40 or on the layer 50 .
  • FIG. 75 shows a cross-sectional configuration example of part of the display device 10 shown in FIG.
  • FIG. 75 is also a modification of the cross-sectional configuration example shown in FIG. 75
  • the conductive layer 702 is provided over the insulating layer 263, and the insulating layer 334 is provided over the conductive layer 702.
  • FIG. A conductive layer 701 is provided over the insulating layer 334 and an insulating layer 333 is provided over the conductive layer 701 .
  • An insulating layer 332 is provided over the insulating layer 333 .
  • conductive layer 702 does not electrically connect to conductors (such as plugs) for providing signals from circuitry contained in layer 40 to circuitry contained in layer 50 . Also, conductive layer 702 does not electrically connect to conductors (such as plugs) for providing signals from circuitry contained in layer 50 to circuitry contained in layer 40 . Note that the conductive layer 701 and the conductive layer 702 may be electrically connected.
  • FIG. 75 shows a cross-sectional structure example in which the conductive layers 701 and 702 are provided between the layers 40 and 50; may Alternatively, the conductive layer 702 may be provided on the layer 40 and the conductive layer 701 may be provided on the layer 50 .
  • the display device 10 can realize image display using interlaced driving.
  • interlaced driving of the display device 10 will be described.
  • FIG. 76A shows a block diagram of the display device 10. As shown in FIG. FIG. 76A shows pixels 230 of 4 rows and 3 columns among the pixels 230 arranged in a matrix of m rows and n columns.
  • the pixels 230 in the first row are electrically connected to the first driver circuit portion 231 through the wiring GLa[1].
  • the pixels 230 in the second row are electrically connected to the first driver circuit portion 231 through the wiring GLa[2].
  • the pixels 230 in the third row are electrically connected to the first driver circuit portion 231 through the wiring GLa[3].
  • the pixels 230 in the fourth row are electrically connected to the first driver circuit portion 231 through the wiring GLa[4].
  • the wiring GLa functions as a scanning line.
  • the pixel 230 in the first column is electrically connected to the second driver circuit portion 232 through the wiring DL[1].
  • the pixels 230 in the second column are electrically connected to the second driver circuit portion 232 through the wiring DL[2].
  • the pixels 230 in the third column are electrically connected to the second driver circuit portion 232 through the wiring DL[3].
  • the wiring DL functions as a video signal line.
  • the pixel 230 on the 4th row and the 3rd column is indicated as the pixel 230[4,3].
  • the pixel 230 in the m-th row and the third column is indicated as a pixel 230[m, 3]. Note that wirings other than the wiring GLa and the wiring DL are omitted in FIG. 76A.
  • a start pulse VSP and a clock signal VCLK are supplied to the first drive circuit section 231 .
  • FIG. 76B is a timing chart explaining the operation of the display device 10 shown in FIG. 76A.
  • the start pulse VSP is supplied to the first drive circuit section 231
  • the wiring GLa is sequentially selected in synchronization with the clock signal VCLK.
  • a video signal is supplied from the second driver circuit portion 232 to the pixel 230 while the wiring GLa is selected.
  • a period in which the wiring GLa[1] to the wiring GLa[m] are sequentially selected is called a “frame” or a “frame period”.
  • the wiring GLa[1] to the wiring GLa[m] are repeatedly selected during the image display period. Therefore, the start pulse VSP is supplied every frame period.
  • the display quality may not be inferior even if the pixel density is lower than the pixel density of the display device 10 .
  • the load on the light emitting element 61 can be reduced while maintaining the display quality by switching the selection of the odd-numbered line and the even-numbered line GLa for each frame. Therefore, the reliability of the display device 10 can be improved.
  • the timing chart shown in FIG. 76B shows an operation example in which the odd-numbered wirings GLa are sequentially selected and the even-numbered wirings GLa are not selected in the first frame (odd frame).
  • even-numbered wiring lines GLa are sequentially selected, and odd-numbered wiring lines GLa are not selected.
  • even-numbered wirings GLa may be sequentially selected in odd-numbered frames, and odd-numbered wirings GLa may be sequentially selected in even-numbered frames.
  • Such a driving method for switching the row in which the video signal is written for each frame is called “interlace” or "interlace driving”.
  • a driving method in which video signals are written to all pixels in one frame is called “progressive” or “progressive driving.”
  • the light emitting element 61a and the light emitting element 61b may simultaneously emit light without interlaced driving, and the display operation may be performed by progressive driving.
  • the frame frequency during interlaced driving may be increased.
  • the frame frequency is preferably 60 Hz or higher, more preferably 120 Hz or higher, and even more preferably 240 Hz or higher. Interlace driving and progressive driving can be used by switching them as appropriate.
  • each of semiconductor device 100F and semiconductor device 100G includes light emitting element 61a whose cathode is electrically connected to wiring 104a and light emitting element 61b whose cathode is electrically connected to wiring 104b.
  • 77A is a block diagram of display device 10 using semiconductor device 100F or semiconductor device 100G as pixel 230.
  • FIG. 77A odd-numbered pixels 230 are electrically connected to wiring 104a, and even-numbered pixels 230 are electrically connected to wiring 104b. Note that the even-numbered pixels 230 may be electrically connected to the wiring 104a and the odd-numbered pixels 230 may be electrically connected to the wiring 104b.
  • wirings other than the wiring GLa and the wiring DL are omitted in FIG. 77A.
  • the semiconductor devices 100F and 100G can drive the light emitting elements 61a and 61b with one pixel circuit 51, the number of wirings GLa can be halved.
  • the pixels 230 in the first row and the pixels 230 in the second row are electrically connected to the wiring GLa[1] which is the first wiring GLa
  • the pixels 230 in the third row and the pixels 230 in the fourth row are electrically connected to each other.
  • the wiring GLa electrically connected to the pixel 230 in the m-th row is indicated as the wiring GLa[p]. If m is even, p is half of m, and if m is odd, p is half of m+1.
  • the light emitting element 61a is used for the pixels 230 on the odd rows
  • the light emitting element 61b is used for the pixels 230 on the even rows. Note that the light emitting elements 61a may be used for the pixels 230 in even rows, and the light emitting elements 61b may be used for the pixels 230 in odd rows.
  • FIG. 77B is a timing chart explaining the operation of the display device 10 shown in FIG. 77A.
  • the first to p-th wirings GLa are sequentially selected in synchronization with the clock signal VCLK for each frame.
  • the wiring 104a is supplied with the potential Vc
  • the wiring 104b is supplied with the potential Va.
  • the wiring 104a is supplied with the potential Va
  • the wiring 104b is supplied with the potential Vc. In this way, interlaced driving can be realized.
  • the semiconductor device 100F and the semiconductor device 100G are suitable for improving the definition of the display device because the pixel circuit 51F and the pixel circuit 51G that control the light emission of the light emitting element 61 occupy a small area. is.
  • the display device 10 By operating the display device 10 using the semiconductor device 100F or the semiconductor device 100G for the pixel 230 with interlaced driving, a display device with high pixel density can be realized.
  • FIG. 78 is a modification of FIG. Therefore, in order to reduce the repetition of the explanation, mainly the parts different from FIG. 77 will be explained.
  • semiconductor device 100H includes circuit 52a, circuit 52b, light emitting element 61a, and light emitting element 61b.
  • the circuit 52a functions as a switch that selects whether or not the light emitting element 61a emits light
  • the circuit 52b functions as a switch that selects whether or not the light emitting element 61b emits light.
  • the circuit 52a is electrically connected to the wiring GLc
  • the circuit 52b is electrically connected to the wiring GLd.
  • the wiring GLc is electrically connected to the pixels 230 in odd rows.
  • the wiring GLd is electrically connected to the pixels 230 in even rows.
  • FIG. 78B is a timing chart explaining the operation of the display device 10 shown in FIG. 78A.
  • the first to p-th wirings GLa are sequentially selected in synchronization with the clock signal VCLK for each frame.
  • the wiring GLc is sequentially selected in synchronization with the wiring GLa.
  • the wiring GLc[1] is also selected.
  • no wiring GLd is selected. Therefore, the light emitting element 61a emits light, and the light emitting element 61b does not emit light.
  • line GLd is sequentially selected in synchronization with line GLa. For example, when the wiring GLa[1] is selected, the wiring GLd[1] is also selected. In the second frame (even-numbered frame), no wiring GLc is selected. Therefore, the light emitting element 61b emits light, and the light emitting element 61a does not emit light. In this way, interlaced driving can be realized.
  • ⁇ Structure example of transistor> 79A, 79B, and 79C are a top view and a cross-sectional view of a transistor 500 that can be used in a semiconductor device according to one embodiment of the present invention.
  • the transistor 500 can be applied to the semiconductor device according to one embodiment of the present invention.
  • FIG. 79A is a top view of transistor 500.
  • FIG. 79B and 79C are cross-sectional views of transistor 500.
  • FIG. 79B is a cross-sectional view of the portion indicated by the dashed-dotted line A1-A2 in FIG. 79A, and is also a cross-sectional view of the transistor 500 in the channel length direction.
  • 79C is a cross-sectional view of the portion indicated by the dashed-dotted line A3-A4 in FIG. 79A, and is also a cross-sectional view of the transistor 500 in the channel width direction.
  • some elements are omitted for clarity of illustration.
  • a transistor 500 includes a metal oxide 531a over a substrate (not shown), a metal oxide 531b over the metal oxide 531a, and a metal oxide 531b.
  • Conductors 542a and 542b spaced apart from each other and an insulator 580 positioned over the conductors 542a and 542b with an opening formed between the conductors 542a and 542b.
  • the conductor 560 arranged in the opening, the metal oxide 531b, the conductor 542a, the conductor 542b, and the insulator 580, the insulator 550 arranged between the conductor 560, and the metal It has an oxide 531 b , a conductor 542 a , a conductor 542 b , an insulator 580 , and a metal oxide 531 c interposed between the insulator 550 .
  • the top surface of the conductor 560 is preferably substantially aligned with the top surfaces of the insulator 550, the insulator 554, the metal oxide 531c, and the insulator 580.
  • the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c may be collectively referred to as the metal oxide 531 below.
  • the conductor 542a and the conductor 542b may be collectively referred to as a conductor 542 in some cases.
  • the side surfaces of the conductors 542a and 542b on the conductor 560 side are substantially vertical.
  • the angle formed by the side surfaces and the bottom surfaces of the conductors 542a and 542b is 10° or more and 80° or less, preferably 30° or more and 60° or less.
  • the opposing side surfaces of the conductor 542a and the conductor 542b may have a plurality of surfaces.
  • an insulator 554 is provided between an insulator 524, a metal oxide 531a, a metal oxide 531b, a conductor 542a, a conductor 542b, and a metal oxide 531c, and an insulator 580. preferably.
  • the insulator 554 includes the side surface of the metal oxide 531c, the top and side surfaces of the conductor 542a, the top and side surfaces of the conductor 542b, the metal oxide 531a and the metal oxide 531b. , and the top surface of insulator 524 .
  • a region where a channel is formed (hereinafter also referred to as a channel formation region) and three layers of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c are stacked in the vicinity thereof.
  • the invention is not limited to this.
  • a two-layer structure of the metal oxide 531b and the metal oxide 531c or a stacked structure of four or more layers may be provided.
  • the conductor 560 has a two-layer structure in the transistor 500, the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • each of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c may have a stacked structure of two or more layers.
  • the metal oxide 531c has a stacked structure of a first metal oxide and a second metal oxide on the first metal oxide
  • the first metal oxide is the metal oxide 531b.
  • the second metal oxide preferably has a similar composition to metal oxide 531a.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductors 542a and 542b function as source and drain electrodes, respectively.
  • the conductor 560 is formed to be embedded in the opening of the insulator 580 and the region sandwiched between the conductors 542a and 542b.
  • the arrangement of conductor 560, conductor 542a and conductor 542b is selected in a self-aligned manner with respect to the opening of insulator 580.
  • the display device can have high definition.
  • the display device can have a narrow frame.
  • the conductor 560 preferably has a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a.
  • the transistor 500 includes an insulator 514 provided over a substrate (not shown), an insulator 516 provided over the insulator 514, and a conductor 505 embedded in the insulator 516. , insulator 522 overlying insulator 516 and conductor 505 , and insulator 524 overlying insulator 522 .
  • a metal oxide 531 a is preferably disposed over the insulator 524 .
  • An insulator 574 functioning as an interlayer film and an insulator 581 are preferably provided over the transistor 500 .
  • the insulator 574 is preferably arranged in contact with top surfaces of the conductor 560 , the insulator 550 , the insulator 554 , the metal oxide 531 c , and the insulator 580 .
  • the insulator 522, the insulator 554, and the insulator 574 preferably have a function of suppressing diffusion of hydrogen (eg, at least one of hydrogen atoms, hydrogen molecules, and the like).
  • insulators 522 , 554 , and 574 preferably have lower hydrogen permeability than insulators 524 , 550 , and 580 .
  • the insulator 522 and the insulator 554 preferably have a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • insulator 522 and insulator 554 preferably have lower oxygen permeability than insulator 524 , insulator 550 and insulator 580 .
  • insulator 524 , metal oxide 531 , and insulator 550 are separated by insulators 580 and 581 and insulators 554 and 574 . Therefore, impurities such as hydrogen contained in the insulators 580 and 581 and excess oxygen can be prevented from entering the insulator 524 , the metal oxide 531 , and the insulator 550 .
  • a conductor 545 (a conductor 545a and a conductor 545b) electrically connected to the transistor 500 and functioning as a plug is preferably provided.
  • insulators 541 (insulators 541a and 541b) are provided in contact with side surfaces of conductors 545 functioning as plugs. That is, the insulator 541 is provided in contact with the inner walls of the openings of the insulator 554 , the insulator 580 , the insulator 574 , and the insulator 581 .
  • a first conductor of the conductor 545 may be provided in contact with the side surface of the insulator 541 and a second conductor of the conductor 545 may be provided inside.
  • the height of the top surface of the conductor 545 and the height of the top surface of the insulator 581 can be made approximately the same.
  • the transistor 500 shows the structure in which the first conductor of the conductor 545 and the second conductor of the conductor 545 are stacked, the present invention is not limited to this.
  • the conductor 545 may be provided as a single layer or a laminated structure of three or more layers. When the structure has a laminated structure, an ordinal number may be assigned in order of formation for distinction.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is added to the metal oxide 531 (the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c) including a channel formation region. ) is preferably used.
  • the metal oxide preferably contains at least indium (In) or zinc (Zn). In particular, it preferably contains indium (In) and zinc (Zn). Moreover, it is preferable that the element M is included in addition to these.
  • element M aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molybdenum (Mo), lanthanum (La), cerium (Ce), neodymium (Nd), hafnium (Hf), tantalum (Ta), tungsten (W), magnesium (Mg) or cobalt (Co)
  • the element M is preferably one or more of aluminum (Al), gallium (Ga), yttrium (Y), and tin (Sn). Moreover, it is more preferable that the element M has either one or both of Ga and Sn.
  • the thickness of the metal oxide 531b in a region that does not overlap with the conductor 542 is thinner than that in a region that overlaps with the conductor 542 in some cases. This is formed by removing a portion of the top surface of metal oxide 531b when forming conductors 542a and 542b.
  • a conductive film to be the conductor 542 is formed over the top surface of the metal oxide 531b, a region with low resistance is formed near the interface with the conductive film in some cases. By removing the region with low resistance located between the conductors 542a and 542b on the top surface of the metal oxide 531b in this manner, formation of a channel in this region can be prevented.
  • a high-definition display device including a small-sized transistor can be provided.
  • a display device including a transistor with high on-state current and high luminance can be provided.
  • a fast-operating display device can be provided with a fast-operating transistor.
  • a highly reliable display device including a transistor with stable electrical characteristics can be provided.
  • a display device including a transistor with low off-state current and low power consumption can be provided.
  • transistor 500 A detailed structure of the transistor 500 that can be used in the display device that is one embodiment of the present invention is described.
  • the conductor 505 is arranged so as to have regions that overlap with the metal oxide 531 and the conductor 560 . Further, the conductor 505 is preferably embedded in the insulator 516 .
  • the conductor 505 has a conductor 505a, a conductor 505b, and a conductor 505c.
  • Conductor 505 a is provided in contact with the bottom surface and sidewalls of the opening provided in insulator 516 .
  • the conductor 505b is provided so as to be embedded in a recess formed in the conductor 505a.
  • the top surface of the conductor 505b is lower than the top surface of the conductor 505a and the top surface of the insulator 516 .
  • the conductor 505c is provided in contact with the top surface of the conductor 505b and the side surface of the conductor 505a.
  • the height of the top surface of the conductor 505 c is substantially the same as the height of the top surface of the conductor 505 a and the height of the top surface of the insulator 516 . That is, the conductor 505b is surrounded by the conductors 505a and 505c.
  • the conductor 505a and the conductor 505c have a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. It is preferable to use a conductive material having Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • a conductive material having a function of reducing diffusion of hydrogen for the conductor 505a and the conductor 505c impurities such as hydrogen contained in the conductor 505b pass through the insulator 524 or the like to the metal oxide 531. can be suppressed. Further, by using a conductive material having a function of suppressing diffusion of oxygen for the conductors 505a and 505c, it is possible to suppress reduction in conductivity due to oxidation of the conductor 505b.
  • the conductive material having a function of suppressing diffusion of oxygen titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. Therefore, as the conductor 505a, a single layer or a laminate of the above conductive materials may be used. For example, titanium nitride may be used for the conductor 505a.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 505b.
  • tungsten may be used for the conductor 505b.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 505 functions as a second gate (also referred to as a bottom gate) electrode.
  • V th of the transistor 500 can be controlled by changing the potential applied to the conductor 505 independently of the potential applied to the conductor 560 .
  • V th of the transistor 500 can be made higher than 0 V and the off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 505, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when no potential is applied.
  • the conductor 505 is preferably provided larger than the channel formation region in the metal oxide 531 .
  • the conductor 505 preferably extends even in a region outside the edge crossing the channel width direction of the metal oxide 531 .
  • the conductor 505 and the conductor 560 preferably overlap with each other with an insulator interposed therebetween on the outside of the side surface of the metal oxide 531 in the channel width direction.
  • the electric field of the conductor 560 functioning as the first gate electrode and the electric field of the conductor 505 functioning as the second gate electrode cause the channel formation region of the metal oxide 531 to be expanded. It can be surrounded electrically.
  • the conductor 505 is extended so that it also functions as a wire.
  • a structure in which a conductor functioning as a wiring is provided under the conductor 505 may be employed.
  • the insulator 514 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side. Therefore, the insulator 514 has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (such as N 2 O, NO, NO 2 ), and copper atoms. (It is difficult for the above impurities to permeate.) It is preferable to use an insulating material. Alternatively, it is preferable to use an insulating material that has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen hardly permeates).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • the insulator 514 is preferably made of aluminum oxide, silicon nitride, or the like. Accordingly, diffusion of impurities such as water or hydrogen from the substrate side to the transistor 500 side of the insulator 514 can be suppressed. Alternatively, diffusion of oxygen contained in the insulator 524 or the like to the substrate side of the insulator 514 can be suppressed.
  • the insulator 516 , the insulator 580 , and the insulator 581 functioning as interlayer films preferably have lower dielectric constants than the insulator 514 .
  • the parasitic capacitance generated between wirings can be reduced.
  • the insulator 516, the insulator 580, and the insulator 581 include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, and carbon and nitrogen are added. Silicon oxide, silicon oxide having holes, or the like may be used as appropriate.
  • Insulator 522 and insulator 524 function as gate insulators.
  • the insulator 524 in contact with the metal oxide 531 preferably releases oxygen by heating.
  • the oxygen released by heating is sometimes referred to as excess oxygen.
  • silicon oxide, silicon oxynitride, or the like may be used as appropriate for the insulator 524 .
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 524 .
  • the oxide from which oxygen is released by heating means that the amount of oxygen released in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms/cm 3 or more, preferably 1.0, in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film has a density of 10 19 atoms/cm 3 or more, more preferably 2.0 x 10 19 atoms/cm 3 or more, or 3.0 10 20 atoms/cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • the insulator 524 may have a thinner film thickness in a region that does not overlap with the insulator 554 and does not overlap with the metal oxide 531b than in other regions.
  • a region of the insulator 524 which does not overlap with the insulator 554 and does not overlap with the metal oxide 531b preferably has a thickness with which oxygen can be diffused sufficiently.
  • the insulator 522 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side.
  • insulator 522 preferably has a lower hydrogen permeability than insulator 524 .
  • the insulator 522 preferably has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen is less permeable).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • insulator 522 preferably has a lower oxygen permeability than insulator 524 .
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen and impurities, so that diffusion of oxygen in the metal oxide 531 to the substrate side can be reduced.
  • the conductor 505 can be prevented from reacting with oxygen contained in the insulator 524 and the metal oxide 531 .
  • the insulator 522 preferably contains an oxide of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator containing oxide of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • oxygen is released from the metal oxide 531 and impurities such as hydrogen enter the metal oxide 531 from the peripheral portion of the transistor 500 . It functions as a layer that suppresses
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 522 is made of, for example, a so-called high oxide such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST).
  • Insulators including -k materials may be used in single layers or stacks. As transistors are miniaturized and highly integrated, thinning of gate insulators may cause problems such as leakage current. By using a high-k material for the insulator functioning as the gate insulator, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • the insulator 522 and the insulator 524 may have a stacked structure of two or more layers. In that case, it is not limited to a laminated structure made of the same material, and a laminated structure made of different materials may be used. For example, an insulator similar to the insulator 524 may be provided under the insulator 522 .
  • the metal oxide 531 has a metal oxide 531a, a metal oxide 531b over the metal oxide 531a, and a metal oxide 531c over the metal oxide 531b.
  • a metal oxide 531a By providing the metal oxide 531a under the metal oxide 531b, diffusion of impurities from the structure formed below the metal oxide 531a to the metal oxide 531b can be suppressed.
  • the metal oxide 531c over the metal oxide 531b, diffusion of impurities from the structure formed above the metal oxide 531c to the metal oxide 531b can be suppressed.
  • the metal oxide 531 preferably has a stacked structure of a plurality of oxide layers with different atomic ratios of metal atoms.
  • the metal oxide 531 contains at least indium (In) and the element M
  • the number of atoms of the element M contained in the metal oxide 531a with respect to the number of atoms of all elements constituting the metal oxide 531a The ratio is preferably higher than the ratio of the number of atoms of the element M contained in the metal oxide 531b to the number of atoms of all elements forming the metal oxide 531b.
  • the atomic ratio of the element M contained in the metal oxide 531a to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 531b to In.
  • the metal oxide 531c can be a metal oxide that can be used for the metal oxide 531a or the metal oxide 531b.
  • the energy of the conduction band bottom of the metal oxide 531a and the metal oxide 531c be higher than the energy of the conduction band bottom of the metal oxide 531b.
  • the electron affinities of the metal oxides 531a and 531c are preferably smaller than the electron affinities of the metal oxide 531b.
  • a metal oxide that can be used for the metal oxide 531a is preferably used as the metal oxide 531c.
  • the ratio of the number of atoms of the element M contained in the metal oxide 531c to the number of atoms of all the elements forming the metal oxide 531c is higher than the number of atoms of all the elements forming the metal oxide 531b.
  • the ratio of the number of atoms of the element M contained in the oxide 531b is preferably higher than that of the oxide 531b. Further, the atomic ratio of the element M contained in the metal oxide 531c to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 531b to In.
  • the energy level at the bottom of the conduction band changes gently at the junction of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c.
  • the energy level of the bottom of the conduction band at the junction of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c continuously changes or continuously joins.
  • the defect level density of the mixed layers formed at the interface between the metal oxide 531a and the metal oxide 531b and at the interface between the metal oxide 531b and the metal oxide 531c should be lowered.
  • the metal oxide 531a and the metal oxide 531b, and the metal oxide 531b and the metal oxide 531c have a common element (main component) other than oxygen, so that the defect level density is low.
  • Mixed layers can be formed.
  • the metal oxide 531b is an In-Ga-Zn oxide
  • an In-Ga-Zn oxide, a Ga-Zn oxide, gallium oxide, or the like may be used as the metal oxide 531a and the metal oxide 531c.
  • the metal oxide 531c may have a stacked structure.
  • a stacked structure of In--Ga--Zn oxide and Ga--Zn oxide over the In--Ga--Zn oxide, or an In--Ga--Zn oxide and over the In--Ga--Zn oxide can be used.
  • a stacked structure of an In--Ga--Zn oxide and an oxide containing no In may be used as the metal oxide 531c.
  • the metal oxide 531c has a stacked structure
  • In: Ga: Zn 4:2:3 [atomic number ratio] and a laminated structure with gallium oxide.
  • the main path of carriers becomes the metal oxide 531b.
  • the defect level density at the interface between the metal oxide 531a and the metal oxide 531b and at the interface between the metal oxide 531b and the metal oxide 531c can be reduced. can be lowered. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 500 can obtain high on-current and high frequency characteristics.
  • the constituent elements of the metal oxide 531c are It is expected to suppress the diffusion to the insulator 550 side.
  • the metal oxide 531c has a stacked structure, and the oxide that does not contain In is positioned above the stacked structure, so that In that can diffuse toward the insulator 550 can be suppressed. Since the insulator 550 functions as a gate insulator, the characteristics of the transistor are deteriorated when In is diffused. Therefore, by using a stacked-layer structure for the metal oxide 531c, a highly reliable display device can be provided.
  • a conductor 542 (a conductor 542a and a conductor 542b) functioning as a source electrode and a drain electrode is provided over the metal oxide 531b.
  • Conductors 542 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize. It is preferable because it is a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • the oxygen concentration in the vicinity of the conductor 542 of the metal oxide 531 may be reduced.
  • a metal compound layer containing the metal contained in the conductor 542 and the components of the metal oxide 531 is formed near the conductor 542 of the metal oxide 531 .
  • the carrier concentration increases in a region of the metal oxide 531 near the conductor 542, and the region becomes a low-resistance region.
  • a region between the conductor 542 a and the conductor 542 b is formed so as to overlap with the opening of the insulator 580 . Accordingly, the conductor 560 can be arranged in a self-aligned manner between the conductor 542a and the conductor 542b.
  • Insulator 550 functions as a gate insulator.
  • the insulator 550 is preferably placed in contact with the top surface of the metal oxide 531c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having vacancies is used. be able to.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 550 preferably has a reduced impurity concentration such as water or hydrogen.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 .
  • the metal oxide preferably suppresses diffusion of oxygen from the insulator 550 to the conductor 560 . Accordingly, oxidation of the conductor 560 by oxygen in the insulator 550 can be suppressed.
  • the metal oxide may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 550, a metal oxide that is a high-k material with a high dielectric constant is preferably used as the metal oxide.
  • the gate insulator has a stacked-layer structure of the insulator 550 and the metal oxide, the stacked-layer structure can be stable against heat and have a high relative dielectric constant. Therefore, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Also, the equivalent oxide thickness (EOT) of the insulator that functions as the gate insulator can be reduced.
  • EOT equivalent oxide thickness
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like can be used.
  • the conductor 560 is shown as having a two-layer structure in FIG. 79, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 560a has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. It is preferable to use a conductor having a Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • the conductor 560a has a function of suppressing diffusion of oxygen
  • oxygen contained in the insulator 550 can suppress oxidation of the conductor 560b and a decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 560b.
  • a conductor with high conductivity is preferably used.
  • a conductive material whose main component is tungsten, copper, or aluminum can be used.
  • the conductor 560b may have a layered structure, for example, a layered structure of titanium or titanium nitride and any of the above conductive materials.
  • the side surfaces of the metal oxide 531 are covered with the conductor 560 in the regions of the metal oxide 531b that do not overlap with the conductor 542, in other words, the channel formation regions of the metal oxide 531. are placed. This makes it easier for the electric field of the conductor 560 functioning as the first gate electrode to act on the side surfaces of the metal oxide 531 . Therefore, the on current of the transistor 500 can be increased and the frequency characteristics can be improved.
  • the insulator 554 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the insulator 580 side.
  • insulator 554 preferably has a lower hydrogen permeability than insulator 524 .
  • the insulator 554 is formed between the side surfaces of the metal oxide 531c, the top and side surfaces of the conductor 542a, the top and side surfaces of the conductor 542b, and the metal oxide 531a and the metal oxide 531b. It preferably touches the side surfaces as well as the top surface of the insulator 524 .
  • hydrogen contained in the insulator 580 enters the metal oxide 531 from the top surface or the side surface of the conductor 542a, the conductor 542b, the metal oxide 531a, the metal oxide 531b, and the insulator 524. can be suppressed.
  • the insulator 554 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the above-described oxygen is difficult to permeate).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • insulator 554 preferably has a lower oxygen permeability than insulator 580 or insulator 524 .
  • the insulator 554 is preferably deposited using a sputtering method.
  • oxygen can be added to the vicinity of a region of the insulator 524 which is in contact with the insulator 554 . Accordingly, oxygen can be supplied from the region into the metal oxide 531 through the insulator 524 .
  • the insulator 554 has a function of suppressing upward diffusion of oxygen, so that diffusion of oxygen from the metal oxide 531 to the insulator 580 can be prevented.
  • the insulator 522 has a function of suppressing diffusion of oxygen downward, oxygen can be prevented from diffusing from the metal oxide 531 to the substrate side.
  • oxygen is supplied to the channel forming region of the metal oxide 531 . Accordingly, oxygen vacancies in the metal oxide 531 can be reduced, and normally-on of the transistor can be suppressed.
  • an insulator containing an oxide of one or both of aluminum and hafnium is preferably deposited.
  • the insulator containing oxides of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 524 , the insulator 550 , and the metal oxide 531 are covered with the insulator 554 having a barrier property against hydrogen; and isolated from the insulator 550 . Accordingly, entry of impurities such as hydrogen from the outside of the transistor 500 can be suppressed, so that the transistor 500 can have favorable electrical characteristics and reliability.
  • the insulator 580 is provided over the insulator 524 , the metal oxide 531 , and the conductor 542 with the insulator 554 interposed therebetween.
  • the insulator 580 is formed using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, or the like. It is preferable to have In particular, silicon oxide and silicon oxynitride are preferable because they are thermally stable. In particular, a material such as silicon oxide, silicon oxynitride, or silicon oxide having vacancies is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the concentration of impurities such as water or hydrogen in the insulator 580 is reduced. Also, the top surface of the insulator 580 may be planarized.
  • the insulator 574 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the insulator 580 from above.
  • an insulator that can be used for the insulator 514, the insulator 554, or the like may be used, for example.
  • An insulator 581 functioning as an interlayer film is preferably provided over the insulator 574 .
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 545 a and 545 b are placed in the openings formed in the insulators 581 , 574 , 580 , and 554 .
  • the conductor 545a and the conductor 545b are provided to face each other with the conductor 560 interposed therebetween. Note that the top surfaces of the conductors 545 a and 545 b may be flush with the top surface of the insulator 581 .
  • the insulator 541a is provided in contact with the inner walls of the openings of the insulator 581, the insulator 574, the insulator 580, and the insulator 554, and the first conductor of the conductor 545a is formed in contact with the side surface thereof. ing.
  • a conductor 542a is positioned at least part of the bottom of the opening, and the conductor 545a is in contact with the conductor 542a.
  • the insulator 541b is provided in contact with the inner walls of the openings of the insulator 581, the insulator 574, the insulator 580, and the insulator 554, and the first conductor of the conductor 545b is formed in contact with the side surface thereof. It is The conductor 542b is positioned at least part of the bottom of the opening, and the conductor 545b is in contact with the conductor 542b.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductors 545a and 545b.
  • the conductor 545a and the conductor 545b may have a stacked structure.
  • the conductor 545 has a layered structure
  • a conductor having a function of suppressing diffusion of impurities such as hydrogen is preferably used.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer. By using the conductive material, absorption of oxygen added to the insulator 580 by the conductors 545a and 545b can be suppressed.
  • impurities such as water or hydrogen from a layer above the insulator 581 can be prevented from entering the metal oxide 531 through the conductors 545a and 545b.
  • An insulator that can be used for the insulator 554 or the like may be used as the insulator 541a and the insulator 541b, for example. Since the insulators 541a and 541b are provided in contact with the insulator 554, impurities such as water or hydrogen from the insulator 580 or the like are prevented from entering the metal oxide 531 through the conductors 545a and 545b. can. In addition, absorption of oxygen contained in the insulator 580 by the conductors 545a and 545b can be suppressed.
  • a conductor functioning as a wiring may be arranged in contact with the top surface of the conductor 545a and the top surface of the conductor 545b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used for the conductor functioning as the wiring.
  • the conductor may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the above conductive material. The conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate, a semiconductor substrate, or a conductor substrate may be used, for example.
  • insulator substrates include glass substrates, quartz substrates, sapphire substrates, stabilized zirconia substrates (yttria stabilized zirconia substrates, etc.), resin substrates, and the like.
  • semiconductor substrates include semiconductor substrates such as silicon and germanium, and compound semiconductor substrates made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • semiconductor substrate having an insulator region inside the semiconductor substrate such as an SOI (Silicon On Insulator) substrate.
  • Examples of conductive substrates include graphite substrates, metal substrates, alloy substrates, and conductive resin substrates. Alternatively, there are a substrate having a metal nitride, a substrate having a metal oxide, and the like. Furthermore, there are a substrate in which a conductor or a semiconductor is provided on an insulating substrate, a substrate in which a semiconductor substrate is provided with a conductor or an insulator, a substrate in which a conductor substrate is provided with a semiconductor or an insulator, and the like. Alternatively, these substrates provided with elements may be used. Elements provided on the substrate include a capacitive element, a resistance element, a switch element, a light emitting element, a memory element, and the like.
  • Insulators examples include oxides, nitrides, oxynitrides, oxynitrides, metal oxides, metal oxynitrides, metal oxynitrides, and the like having insulating properties.
  • thinning of gate insulators may cause problems such as leakage current.
  • a high-k material for an insulator functioning as a gate insulator voltage reduction during transistor operation can be achieved while maintaining a physical film thickness.
  • a material with a low dielectric constant for the insulator functioning as an interlayer film parasitic capacitance generated between wirings can be reduced. Therefore, the material should be selected according to the function of the insulator.
  • Insulators with a low dielectric constant include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon- and nitrogen-added silicon oxide, and vacancies. There are silicon oxide, resin, and the like.
  • a transistor including an oxide semiconductor is surrounded by an insulator (such as the insulator 514, the insulator 522, the insulator 554, and the insulator 574) that has a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • an insulator such as the insulator 514, the insulator 522, the insulator 554, and the insulator 574 that has a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • Insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include, for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, Insulators containing lanthanum, neodymium, hafnium, or tantalum may be used in single layers or stacks.
  • insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen
  • a metal oxide such as tantalum oxide, or a metal nitride such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • An insulator that functions as a gate insulator preferably has a region containing oxygen that is released by heating. For example, by forming a structure in which silicon oxide or silicon oxynitride having a region containing oxygen released by heating is in contact with the metal oxide 531, oxygen vacancies in the metal oxide 531 can be compensated.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred. Also, tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • a semiconductor with high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • a plurality of conductors formed of any of the above materials may be stacked and used.
  • a laminated structure in which the material containing the metal element described above and the conductive material containing oxygen are combined may be used.
  • a laminated structure may be employed in which the material containing the metal element described above and the conductive material containing nitrogen are combined.
  • a laminated structure may be employed in which the material containing the metal element described above, the conductive material containing oxygen, and the conductive material containing nitrogen are combined.
  • a conductor functioning as a gate electrode has a stacked-layer structure in which a material containing the above metal element and a conductive material containing oxygen are combined. is preferred.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used as a conductor functioning as a gate electrode.
  • a conductive material containing the metal element and nitrogen described above may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may also be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • FIG. 80A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (metal oxide containing In, Ga, and Zn).
  • IGZO metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “amorphous”, “crystalline”, and “crystal".
  • “Amorphous” includes completely amorphous.
  • “Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite) (excluding single crystal and poly crystal).
  • the classification of “Crystalline” excludes single crystal, poly crystal, and completely amorphous.
  • “Crystal” includes single crystal and poly crystal.
  • the structure within the thick frame shown in FIG. 80A is an intermediate state between "Amorphous” and "Crystal", and is a structure belonging to the new crystalline phase. . That is, the structure can be rephrased as a structure completely different from “Crystal” or energetically unstable "Amorphous".
  • FIG. 80B shows an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement of a CAAC-IGZO film classified as "Crystalline".
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 80B is simply referred to as the XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 80B is 500 nm.
  • the crystal structure of a film or substrate can be evaluated by a diffraction pattern (also referred to as a nano beam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nano beam electron diffraction pattern
  • NBED nano beam electron diffraction
  • oxide semiconductors may be classified differently from that in FIG. 80A when its crystal structure is focused.
  • oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • Non-single-crystal oxide semiconductors include, for example, the above CAAC-OS and nc-OS.
  • Non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions, and the c-axes of the plurality of crystal regions are oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the size of the crystal region may be about several tens of nanometers.
  • CAAC-OS is a layer containing indium (In) and oxygen ( It tends to have a layered crystal structure (also referred to as a layered structure) in which an In layer) and a layer containing the element M, zinc (Zn), and oxygen (hereinafter, a (M, Zn) layer) are laminated.
  • the (M, Zn) layer may contain indium.
  • the In layer contains the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image, for example, in a high-resolution TEM image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit lattice is not always regular hexagon and may be non-regular hexagon. Moreover, the distortion may have a lattice arrangement of pentagons, heptagons, or the like. Note that in CAAC-OS, no clear crystal grain boundary can be observed even near the strain. That is, it can be seen that the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because the CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction, the bond distance between atoms changes due to the substitution of metal atoms, and the like. It is considered to be for
  • a crystal structure in which clear grain boundaries are confirmed is called a so-called polycrystal.
  • a grain boundary becomes a recombination center, and there is a high possibility that carriers are trapped and cause a decrease in the on-state current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • a CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor can increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS and an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, out-of-plane XRD measurement using ⁇ /2 ⁇ scanning does not detect a peak indicating crystallinity.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • an electron beam diffraction pattern is obtained in which a plurality of spots are observed within a ring-shaped area centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, a-like OS has lower crystallinity than nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In—Ga—Zn oxide are represented by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region mainly composed of indium oxide, indium zinc oxide, or the like.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as the main component (first 1 region) and a region containing Ga as a main component (second region) are unevenly distributed and can be confirmed to have a mixed structure.
  • the conductivity attributed to the first region and the insulation attributed to the second region complementarily act to provide a switching function (on/off function).
  • a switching function on/off function
  • CAC-OS a part of the material has a conductive function
  • a part of the material has an insulating function
  • the whole material has a semiconductor function.
  • Oxide semiconductors have various structures and each has different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) is preferably used for a semiconductor layer in which a channel is formed.
  • an oxide containing indium (In), aluminum (Al), and zinc (Zn) also referred to as “IAZO” may be used for the semiconductor layer.
  • an oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn) also referred to as “IAGZO” may be used for the semiconductor layer.
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, more preferably 1 ⁇ 10 11 cm ⁇ 3 or less. 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the impurity concentration in the oxide semiconductor may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has a low defect level density, and thus a low trap level density in some cases.
  • a charge trapped in a trap level of an oxide semiconductor takes a long time to disappear and may behave like a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies. When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated. In addition, part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • a semiconductor device can be applied to a display portion of an electronic device. Therefore, an electronic device with high display quality can be realized. Alternatively, an extremely high-definition electronic device can be realized. Alternatively, a highly reliable electronic device can be realized.
  • Electronic devices using the semiconductor device or the like include display devices such as televisions and monitors, lighting devices, desktop or notebook personal computers, word processors, and recording media such as DVDs (Digital Versatile Discs).
  • Image playback devices for playing back stored still images or moving images portable CD players, radios, tape recorders, headphone stereos, stereos, table clocks, wall clocks, cordless telephones, transceivers, car phones, mobile phones, personal digital assistants, Tablet terminals, portable game machines, stationary game machines such as pachinko machines, calculators, electronic notebooks, electronic book terminals, electronic translators, voice input devices, video cameras, digital still cameras, electric shavers, high frequencies such as microwave ovens Heating devices, electric rice cookers, electric washing machines, electric vacuum cleaners, water heaters, fans, hair dryers, air conditioners, humidifiers, dehumidifiers and other air conditioning equipment, dishwashers, dish dryers, clothes dryers, futon dryers instruments, electric refrigerators, electric freezers, electric refrigerator-freezers
  • a mobile object that is propelled by an engine that uses fuel or an electric motor that uses power from a power storage unit may also be included in the category of electronic devices.
  • the moving body include an electric vehicle (EV), a hybrid vehicle (HV) having both an internal combustion engine and an electric motor, a plug-in hybrid vehicle (PHV), a tracked vehicle in which these wheels are changed to endless tracks, and an electrically assisted vehicle.
  • EV electric vehicle
  • HV hybrid vehicle
  • PSV plug-in hybrid vehicle
  • a tracked vehicle in which these wheels are changed to endless tracks and an electrically assisted vehicle.
  • motorized bicycles including bicycles, motorcycles, electric wheelchairs, golf carts, small or large ships, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary probes, and spacecraft.
  • An electronic device may include a secondary battery (battery), and preferably can charge the secondary battery using contactless power transmission.
  • a secondary battery battery
  • Secondary batteries include, for example, lithium-ion secondary batteries, nickel-hydrogen batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel-zinc batteries, and silver-zinc batteries.
  • An electronic device may have an antenna. Images, information, and the like can be displayed on the display portion by receiving signals with the antenna. Also, if the electronic device has an antenna and a secondary battery, the antenna may be used for contactless power transmission.
  • An electronic device includes sensors (force, displacement, position, speed, acceleration, angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current , voltage, power, radiation, flow, humidity, gradient, vibration, odor or infrared).
  • An electronic device can have various functions. For example, functions to display various information (still images, moving images, text images, etc.) on the display, touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs), wireless communication function, a function of reading a program or data recorded on a recording medium, and the like.
  • an electronic device having a plurality of display units a function of mainly displaying image information on a part of the display unit and mainly displaying character information on another part, or an image with parallax consideration on the plurality of display units
  • a function of displaying a stereoscopic image it is possible to have a function of displaying a stereoscopic image.
  • the function of shooting still images or moving images the function of automatically or manually correcting the captured image, the function of saving the captured image to a recording medium (external or built into the electronic device) , a function of displaying a captured image on a display portion, and the like.
  • the electronic device of one embodiment of the present invention is not limited to these functions, and can have various functions.
  • a semiconductor device can display a high-definition image. Therefore, it can be suitably used particularly for portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, and the like. For example, it can be suitably used for xR equipment such as VR equipment or AR equipment.
  • FIG. 81A is a diagram showing the appearance of camera 8000 with finder 8100 attached.
  • a camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000 . Note that the camera 8000 may be integrated with the lens 8006 and the housing.
  • the camera 8000 can capture an image by pressing the shutter button 8004 or by touching the display portion 8002 functioning as a touch panel.
  • a housing 8001 has a mount having electrodes, and can be connected to a finder 8100, a strobe device, or the like.
  • a viewfinder 8100 includes a housing 8101, a display portion 8102, buttons 8103, and the like.
  • Housing 8101 is attached to camera 8000 by mounts that engage mounts of camera 8000 .
  • a viewfinder 8100 can display an image or the like received from the camera 8000 on a display portion 8102 .
  • a button 8103 has a function as a power button or the like.
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100 .
  • the viewfinder 8100 may be built in the camera 8000. FIG.
  • FIG. 81B is a diagram showing the appearance of the head mounted display 8200.
  • FIG. 81B is a diagram showing the appearance of the head mounted display 8200.
  • the head mounted display 8200 has a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205 and the like.
  • a battery 8206 is built in the mounting portion 8201 .
  • a main body 8203 includes a wireless receiver or the like, and can display received video information on a display portion 8204 .
  • the main body 8203 is equipped with a camera, and information on the movement of the user's eyeballs or eyelids can be used as input means.
  • the mounting portion 8201 may be provided with a plurality of electrodes capable of detecting a current that flows along with the movement of the user's eyeballs at a position that touches the user, and may have a function of recognizing the line of sight. Moreover, it may have a function of monitoring the user's pulse based on the current flowing through the electrode.
  • the mounting unit 8201 may have various sensors such as a temperature sensor, a pressure sensor, an acceleration sensor, etc., and has a function of displaying biological information of the user on the display unit 8204, In addition, a function of changing an image displayed on the display portion 8204 may be provided.
  • a semiconductor device can be applied to the display portion 8204 .
  • FIG. A head mounted display 8300 includes a housing 8301 , a display portion 8302 , a band-shaped fixture 8304 , and a pair of lenses 8305 .
  • the user can see the display on the display portion 8302 through the lens 8305 .
  • the display portion 8302 it is preferable to arrange the display portion 8302 in a curved manner because the user can feel a high presence.
  • three-dimensional display or the like using parallax can be performed.
  • the configuration is not limited to the configuration in which one display portion 8302 is provided, and two display portions 8302 may be provided and one display portion may be arranged for one eye of the user.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 8302 .
  • a semiconductor device according to one embodiment of the present invention can achieve extremely high definition. For example, even when the display is magnified using a lens 8305 as shown in FIG. 81E and visually recognized, the pixels are difficult for the user to visually recognize. In other words, the display portion 8302 can be used to allow the user to view highly realistic images.
  • FIG. 81F is a diagram showing the appearance of a goggle-type head mounted display 8400.
  • the head mounted display 8400 has a pair of housings 8401, a mounting section 8402, and a cushioning member 8403.
  • a display portion 8404 and a lens 8405 are provided in the pair of housings 8401, respectively.
  • a user can view the display portion 8404 through the lens 8405 .
  • the lens 8405 has a focus adjustment mechanism, and its position can be adjusted according to the user's visual acuity.
  • the display portion 8404 is preferably square or horizontally long rectangular. This makes it possible to enhance the sense of presence.
  • the mounting portion 8402 preferably has plasticity and elasticity so that it can be adjusted according to the size of the user's face and does not slip off.
  • a part of the mounting portion 8402 preferably has a vibration mechanism that functions as a bone conduction earphone. As a result, you can enjoy video and audio without the need for separate audio equipment such as earphones and speakers.
  • the housing 8401 may have a function of outputting audio data by wireless communication.
  • the mounting portion 8402 and the cushioning member 8403 are portions that come into contact with the user's face (forehead, cheeks, etc.). Since the cushioning member 8403 is in close contact with the user's face, it is possible to prevent light leakage and enhance the sense of immersion. It is preferable to use a soft material for the cushioning member 8403 so that the cushioning member 8403 comes into close contact with the user's face when the head mounted display 8400 is worn by the user. For example, materials such as rubber, silicone rubber, urethane, and sponge can be used.
  • a member that touches the user's skin is preferably detachable for easy cleaning or replacement.
  • FIG. 82A shows an example of a television device.
  • a television set 7100 has a display portion 7000 incorporated in a housing 7101 .
  • a configuration in which a housing 7101 is supported by a stand 7103 is shown.
  • the semiconductor device of one embodiment of the present invention can be applied to the display portion 7000 .
  • the operation of the television apparatus 7100 shown in FIG. 82A can be performed by operation switches provided in the housing 7101 and a separate remote controller 7111 .
  • the display portion 7000 may be provided with a touch sensor, and the television device 7100 may be operated by touching the display portion 7000 with a finger or the like.
  • the remote controller 7111 may have a display section for displaying information output from the remote controller 7111 .
  • a channel and a volume can be operated with operation keys or a touch panel included in the remote controller 7111 , and an image displayed on the display portion 7000 can be operated.
  • television apparatus 7100 is configured to include a receiver, a modem, and the like.
  • the receiver can receive general television broadcasts. Also, by connecting to a wired or wireless communication network via a modem, one-way (from the sender to the receiver) or two-way (between the sender and the receiver, or between the receivers, etc.) information communication is performed. is also possible.
  • FIG. 82B shows an example of a notebook personal computer.
  • a notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • the display portion 7000 is incorporated in the housing 7211 .
  • the semiconductor device of one embodiment of the present invention can be applied to the display portion 7000 .
  • FIGS. 82C and 82D An example of digital signage is shown in FIGS. 82C and 82D.
  • a digital signage 7300 illustrated in FIG. 82C includes a housing 7301, a display portion 7000, speakers 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like.
  • FIG. 82D is a digital signage 7400 mounted on a cylindrical post 7401.
  • FIG. A digital signage 7400 has a display section 7000 provided along the curved surface of a pillar 7401 .
  • the semiconductor device of one embodiment of the present invention can be applied to the display portion 7000 in FIGS. 82C and 82D.
  • the display portion 7000 As the display portion 7000 is wider, the amount of information that can be provided at one time can be increased. In addition, the wider the display unit 7000, the more conspicuous it is, and the more effective the advertisement can be, for example.
  • a touch panel By applying a touch panel to the display portion 7000, not only an image or a moving image can be displayed on the display portion 7000 but also the user can intuitively operate the display portion 7000, which is preferable. Further, when used for providing information such as route information or traffic information, usability can be enhanced by intuitive operation.
  • the digital signage 7300 or the digital signage 7400 can cooperate with the information terminal device 7311 or the information terminal device 7411 such as a smartphone possessed by the user through wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411 .
  • display on the display portion 7000 can be switched.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the screen of the information terminal 7311 or 7411 as an operation means (controller). This allows an unspecified number of users to simultaneously participate in and enjoy the game.
  • An information terminal 7550 illustrated in FIG. 82E includes a housing 7551, a display portion 7552, a microphone 7557, a speaker portion 7554, a camera 7553, operation switches 7555, and the like.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 7552 .
  • the display portion 7552 has a function as a touch panel.
  • the information terminal 7550 also includes an antenna, a battery, and the like inside a housing 7551 .
  • the information terminal 7550 can be used as, for example, a smartphone, a mobile phone, a tablet information terminal, a tablet personal computer, an e-book reader, or the like.
  • FIG. 82F shows an example of a wristwatch type information terminal.
  • An information terminal 7660 includes a housing 7661, a display portion 7662, a band 7663, a buckle 7664, an operation switch 7665, an input/output terminal 7666, and the like.
  • the information terminal 7660 also includes an antenna, a battery, and the like inside a housing 7661 .
  • Information terminal 7660 is capable of running a variety of applications such as mobile telephony, e-mail, text viewing and composition, music playback, Internet communication, computer games, and the like.
  • the display portion 7662 includes a touch sensor and can be operated by touching the screen with a finger, a stylus, or the like. For example, by touching an icon 7667 displayed on the display portion 7662, the application can be activated.
  • the operation switch 7665 can have various functions such as time setting, power on/off operation, wireless communication on/off operation, manner mode execution/cancellation, and power saving mode execution/cancellation. .
  • the operating system installed in the information terminal 7660 can set the function of the operation switch 7665 .
  • the information terminal 7660 is capable of performing short-range wireless communication that conforms to communication standards. For example, by intercommunicating with a headset capable of wireless communication, hands-free communication is also possible.
  • the information terminal 7660 has an input/output terminal 7666 and can transmit/receive data to/from another information terminal through the input/output terminal 7666 .
  • charging can be performed through the input/output terminal 7666 . Note that the charging operation may be performed by wireless power supply without using the input/output terminal 7666 .
  • FIG. 83A The appearance of automobile 9700 is shown in FIG. 83A.
  • the driver's seat of automobile 9700 is shown in FIG. 83B.
  • An automobile 9700 includes a vehicle body 9701, wheels 9702, a dashboard 9703, lights 9704, and the like.
  • the display device according to one embodiment of the present invention can be used for the display portion of the automobile 9700 or the like.
  • the display device of one embodiment of the present invention can be provided in the display portions 9710 to 9715 illustrated in FIG. 83B.
  • a display portion 9710 and a display portion 9711 are display devices provided on the windshield of an automobile.
  • a display device according to one embodiment of the present invention can be a so-called see-through display device in which the opposite side can be seen through by forming an electrode included in the display device using a light-transmitting conductive material.
  • a display device in a see-through state does not obstruct the view even when the automobile 9700 is driven. Therefore, the display device according to one embodiment of the present invention can be installed on the windshield of the automobile 9700 .
  • a light-transmitting transistor such as an organic transistor using an organic semiconductor material or a transistor using an oxide semiconductor is preferably used. .
  • a display portion 9712 is a display device provided in a pillar portion. For example, by displaying an image from an imaging means provided on the vehicle body on the display portion 9712, the field of view blocked by the pillar can be complemented.
  • a display unit 9713 is a display device provided in the dashboard portion. For example, by displaying an image from an imaging means provided on the vehicle body on the display portion 9713, the field of view blocked by the dashboard can be complemented. That is, by projecting an image from the imaging means provided outside the automobile, blind spots can be compensated for and safety can be enhanced. In addition, by projecting an image that supplements the invisible part, safety confirmation can be performed more naturally and without discomfort.
  • FIG. 84 shows the interior of an automobile in which bench seats are used for the driver's seat and the passenger's seat.
  • the display unit 9721 is a display device provided on the door. For example, by displaying an image from an imaging unit provided in the vehicle body on the display portion 9721, the field of view blocked by the door can be complemented.
  • a display unit 9722 is a display device provided on the steering wheel.
  • the display unit 9723 is a display device provided in the center of the seating surface of the bench seat.
  • a display unit 9714, a display unit 9715, or a display unit 9722 displays navigation information, travel speed, engine speed, travel distance, remaining amount of fuel, gear status, air conditioner settings, etc., thereby providing various information. can provide.
  • the display items and layout displayed on the display unit can be appropriately changed according to the user's preference. Note that the above information can also be displayed on the display portions 9710 to 9713 , 9721 , and 9723 . Further, the display portions 9710 to 9715 and the display portions 9721 to 9723 can also be used as lighting devices.
  • 85A, 85B, and 85C are graphs showing evaluation results of the Id-Vd characteristics.
  • the horizontal axis indicates the absolute value of the voltage between the source and the drain (also referred to as “voltage Vd”), and the vertical axis indicates the current flowing between the source and the drain ( Also referred to as “current Id”).
  • 85A, 85B, and 85C each show a plurality of Id-Vd characteristics evaluated by changing the voltage between the source and the gate (also referred to as "voltage Vg") by 0.025 V.
  • FIG. 85A shows calculation results of the Id-Vd characteristics of the Si transistor 801 assumed by simulation.
  • the Si transistor 801 is a single-gate p-channel transistor with a channel length L of 1.5 ⁇ m and a channel width W of 1.4 ⁇ m. SPICE was used as simulation software.
  • An Id-Vd curve 811a shown in FIG. 85A indicates the Id-Vd characteristic when the voltage Vg is 0.775V.
  • An Id-Vd curve 811b indicates the Id-Vd characteristic when the voltage Vg is 0.750V.
  • An Id-Vd curve 811c indicates the Id-Vd characteristic when the voltage Vg is 0.725V.
  • FIG. 85A also shows a plurality of calculation results of the Id-Vd characteristics when the voltage Vg is changed by 0.025V.
  • FIG. 85B shows the Id-Vd characteristic measurement results of the actually manufactured OS transistor 802 .
  • the OS transistor 802 is a single-gate n-channel transistor with a channel length L of 200 nm and a channel width W of 60 nm.
  • the OS transistor 802 has a back gate electrically connected to a terminal functioning as the source of the OS transistor 802 .
  • An Id-Vd curve 821a shown in FIG. 85B indicates the Id-Vd characteristic when the voltage Vg is 0.925V.
  • An Id-Vd curve 821b indicates the Id-Vd characteristic when the voltage Vg is 0.900V.
  • An Id-Vd curve 821c indicates the Id-Vd characteristic when the voltage Vg is 0.875V.
  • FIG. 85B also shows a plurality of Id-Vd characteristics measured while changing the voltage Vg by 0.025V.
  • FIG. 85C shows the Id-Vd characteristic measurement results of the actually manufactured OS transistor 803 .
  • the OS transistor 803 is a multi-gate transistor in which six single-gate n-channel OS transistors with a channel length L of 200 nm and a channel width W of 60 nm are connected in series and their gates are electrically connected. .
  • Each of the six transistors included in the OS transistor 803 has a back gate. Each back gate is electrically connected to a terminal functioning as the source of the OS transistor 803 .
  • An Id-Vd curve 831a shown in FIG. 85C indicates the Id-Vd characteristic when the voltage Vg is 2.125V.
  • An Id-Vd curve 831b indicates the Id-Vd characteristic when the voltage Vg is 2.100V.
  • An Id-Vd curve 831c indicates the Id-Vd characteristic when the voltage Vg is 2.075V.
  • FIG. 85C also shows a plurality of Id-Vd characteristics measured while changing the voltage Vg by 0.025V.
  • the OS transistor 802 has more noise components than the Si transistor 801, but both can control the current Id by the voltage Vg. On the other hand, in both cases, the current Id is susceptible to changes in the voltage Vd, and good saturation characteristics are not obtained.
  • FIG. 85C shows that the OS transistor 803, which is a multi-gate transistor, has less change in current Id with respect to change in voltage Vd than the Si transistor 801 and OS transistor 802.
  • the OS transistor 803 which is a multi-gate transistor has better saturation characteristics than the Si transistor 801 and the OS transistor 802 .
  • the OS transistor 803 has less noise components than the OS transistor 802, so that the current Id can be controlled more accurately by the voltage Vg.
  • the OS transistor 803 as the transistor M2 described in the above embodiment mode, the light emission luminance of the light emitting element 61 can be controlled more precisely.
  • a single-gate transistor such as the Si transistor 801 or the OS transistor 802 may be used, but a multi-gate transistor such as the OS transistor 803 is preferably used.
  • the number of transistors (series number) included in the multi-gate transistor is preferably 2 or more, more preferably 4 or more, and even more preferably 6 or more.
  • Example 1 evaluation results of the withstand voltage between the source and the drain of an OS transistor that was actually manufactured will be described.
  • FIG. 86 is a graph showing evaluation results of the withstand voltage of the OS transistor 802 actually manufactured.
  • the OS transistor 802 is a single-gate n-channel transistor with a channel length L of 200 nm and a channel width W of 60 nm.
  • the OS transistor 802 has a back gate electrically connected to a terminal functioning as the source of the OS transistor 802 .
  • FIG. 86 shows changes in the current Id when the voltage Vg is set at 0V and the voltage Vd is varied from 0V to 30V. That is, it shows the change in the current Id with respect to the voltage Vd when the OS transistor 802 is off.
  • FIG. 86 shows that dielectric breakdown occurs in the OS transistor 802 when the voltage Vd is about 20V. Also, it can be seen that even if the voltage Vd rises, the current Id rises only slightly until dielectric breakdown occurs. From this, it can be seen that the OS transistor has a small increase in off-state current even when the voltage Vd is increased, and has a high withstand voltage between the source and the drain.
  • an OS transistor is preferably used for one or both of the transistor M2 and the transistor M5 described in the above embodiments.
  • operation of the semiconductor device is stable even when the potential difference between the potential Va and the potential Vc described in the above embodiment is large, and a highly reliable semiconductor device can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

新規な表示装置を提供する。 駆動回路を含む第１層と、複数の画素回路を含む第２層と、複数の発光素子を含む第３層と、を有し、第１層上に第２層が設けられ、第２層上に第３層が設けられ、駆動回路と複数の画素回路の間に導電層が設けられた表示装置。駆動回路は、複数の画素回路の動作を制御する機能を有する。複数の画素回路の一は、複数の発光素子の一と電気的に接続される。画素回路は、発光素子の発光輝度を制御する機能を有する。

Description

表示装置
本発明の一態様は、表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、またはそれらの製造方法、を一例として挙げることができる。
近年、スマートフォンおよびタブレット端末などの、表示装置を備えた電子機器が広く普及している。表示装置としては、代表的には液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える発光装置、電気泳動方式などにより表示を行う電子ペーパなどが挙げられる。
例えば、有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機ＥＬ素子を用いた表示装置の一例が、特許文献１に記載されている。
また、特許文献２では、有機ＥＬ素子の発光輝度を制御する画素回路において、画素毎にトランジスタのしきい値ばらつきを補正し、表示装置の表示品位を高める回路構成が開示されている。
特開２００２−３２４６７３号公報 特開２０１５−１３２８１６号公報
一方で、有機ＥＬ素子の構成によっては、駆動に高い電圧が必要になる場合がある。このような有機ＥＬ素子を駆動するためには、高い電圧を生成するための電源を設ける必要があった。
本発明の一態様は、小型化された表示装置を提供することを課題の一とする。または、本発明の一態様は、高い色再現性が実現された表示装置を提供することを課題の一とする。または、本発明の一態様は、高精細な表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が低減された表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
（１）本発明の一態様は、第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、表示素子と、を備え、第１トランジスタはバックゲートを備え、第１トランジスタのゲートは第１スイッチと電気的に接続され、第１トランジスタのゲートとソースの間に、第２スイッチおよび第１容量を備え、第１トランジスタのバックゲートは第３スイッチと電気的に接続され、第１トランジスタのバックゲートとソースの間に第２容量を備え、第１トランジスタのソースは、第４スイッチおよび第２トランジスタのドレインと電気的に接続され、第２トランジスタのゲートは、第５スイッチと電気的に接続され、第２トランジスタのゲートとソースの間に第３容量を備え、第２トランジスタのソースは、表示素子の一方の端子と電気的に接続される半導体装置である。
また、（１）において、第１スイッチは、第１配線と第１トランジスタのゲート間の導通または非導通を選択する機能を備えてもよい。また、第２スイッチは、第１トランジスタのゲートとソース間の導通または非導通を選択する機能を備えてもよい。また、第３スイッチは、第２配線と第１トランジスタのバックゲート間の導通または非導通を選択する機能を備えてもよい。第４スイッチは、第３配線と第１トランジスタのソース間の導通または非導通を選択する機能を備えてもよい。第５スイッチは、第４配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備えてもよい。
また、（１）において、第１乃至第５スイッチとして、トランジスタを用いることができる。第４スイッチおよび第５スイッチは、ｐチャネル型のトランジスタであってもよい。また、第４スイッチおよび第５スイッチは、チャネルが形成される半導体層にシリコンを含むトランジスタであってもよい。
（２）本発明の別の一態様は、第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、第１表示素子と、第２表示素子と、を備え、第１トランジスタはバックゲートを備え、第１トランジスタのゲートは第１スイッチと電気的に接続され、第１トランジスタのゲートとソースの間に、第２スイッチおよび第１容量を備え、第１トランジスタのバックゲートは第３スイッチと電気的に接続され、第１トランジスタのバックゲートとソースの間に第２容量を備え、第１トランジスタのソースは、第４スイッチおよび第２トランジスタのドレインと電気的に接続され、第２トランジスタのゲートは、第５スイッチと電気的に接続され、第２トランジスタのゲートとソースの間に第３容量を備え、第２トランジスタのソースは、第１表示素子の一方の端子および第２表示素子の一方の端子と電気的に接続される半導体装置である。
また、（２）において、第１スイッチは、第１配線と第１トランジスタのゲート間の導通または非導通を選択する機能を備えてもよい。第２スイッチは、第１トランジスタのゲートとソース間の導通または非導通を選択する機能を備えてもよい。第３スイッチは、第２配線と第１トランジスタのバックゲート間の導通または非導通を選択する機能を備えてもよい。第４スイッチは、第３配線と第１トランジスタのソース間の導通または非導通を選択する機能を備えてもよい。第５スイッチは、第４配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備えてもよい。
また、（２）において、第１容量は、第１トランジスタのゲートとソース間の電位差を保持する機能を備えてもよい。第２容量は、第１トランジスタのバックゲートとソース間の電位差を保持する機能を備えてもよい。第３容量は、第２トランジスタのゲートとソース間の電位差を保持する機能を備えてもよい。
また、（２）において、第１トランジスタのドレインは、第５配線と電気的に接続されてもよい。例えば、第１表示素子の他方の端子は第６配線と電気的に接続され、第２表示素子の他方の端子は第７配線と電気的に接続されてもよい。
また、（２）に記載の半導体装置を複数マトリクス状に配置して表示装置を構成してもよい。例えば、第１表示素子を奇数行に配置し、第２表示素子を偶数行に配置する。奇数フレーム期間に第１表示素子を発光させ、偶数フレーム期間に第２表示素子を発光させることで、インターレース駆動を行なう機能を備えた表示装置が実現できる。
（３）本発明の別の一態様は、第１乃至第８トランジスタと、第１乃至第３容量と、表示素子と、を備え、第１トランジスタのゲートおよび第６トランジスタのゲートは、第１配線と電気的に接続され、第３トランジスタのゲートおよび第４トランジスタのゲートは、第２配線と電気的に接続され、第７トランジスタのゲートは、第３配線と電気的に接続され、第８トランジスタのゲートは、第４配線と電気的に接続され、第１トランジスタのソースまたはドレインの一方は、第５配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのゲート、第３トランジスタのソースまたはドレインの一方、および第１容量の一方の端子と電気的に接続され、第２トランジスタのソースまたはドレインの一方は、第６配線と電気的に接続され、第４トランジスタのソースまたはドレインの一方は、第７配線と電気的に接続され、第４トランジスタのソースまたはドレインの他方は、第２容量の一方の端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの他方、第１容量の他方の端子、第２容量の他方の端子、第５トランジスタのソースまたはドレインの一方、および第６トランジスタのソースまたはドレインの一方と電気的に接続され、第７トランジスタのソースまたはドレインの一方は、第７配線と電気的に接続され、第５トランジスタのゲートは、第７トランジスタのソースまたはドレインの他方、第８トランジスタのソースまたはドレインの一方、および第３容量の一方の端子と電気的に接続され、第６トランジスタのソースまたはドレインの他方および第８トランジスタのソースまたはドレインの他方は、第８配線と電気的に接続され、第５トランジスタのソースまたはドレインの他方は、第３容量の他方の端子および表示素子の一方の端子と電気的に接続され、表示素子の他方の端子は第９配線と電気的に接続され、第２トランジスタはバックゲートを備え、バックゲートは、第４トランジスタのソースまたはドレインの他方および第２容量の一方の端子と電気的に接続する半導体装置である。
また、（３）において、第２トランジスタとして、チャネルが形成される半導体が酸化物半導体を含むトランジスタを用いてもよい。第２トランジスタは、ソースまたはドレインの一方と、ソースまたはドレインの他方と、ゲートと、バックゲートと、を備える。第２トランジスタは、ソースまたはドレインの他方の電位変化に応じて、ゲート電位、およびバックゲート電位が変化する機能を備えることができる。
また、（３）において、第５トランジスタとして、チャネルが形成される半導体が酸化物半導体を含むトランジスタを用いてもよい。第５トランジスタは、ソースまたはドレインの一方と、ソースまたはドレインの他方と、ゲートと、を備える。第５トランジスタは、ソースまたはドレインの他方の電位変化に応じて、ゲート電位が変化する機能を備えることができる。
（４）本発明の別の一態様は、第１および第２トランジスタと、第１乃至第６スイッチと、第１乃至第３容量と、表示素子と、を備え、第１トランジスタはバックゲートを備え、第１トランジスタのゲートは第１スイッチと電気的に接続され、第１トランジスタのゲートとソースの間に、第２スイッチおよび第１容量を備え、第１トランジスタのバックゲートは第３スイッチと電気的に接続され、第１トランジスタのバックゲートとソースの間に第２容量を備え、第１トランジスタのソースは、第４スイッチおよび第２トランジスタのドレインと電気的に接続され、第２トランジスタのゲートは、第５スイッチおよび第６スイッチと電気的に接続され、第２トランジスタのゲートとソースの間に第３容量を備え、第２トランジスタのソースは、表示素子と電気的に接続される半導体装置である。
また、（４）において、第１スイッチは、第１配線と第１トランジスタのゲート間の導通または非導通を選択する機能を備え、第２スイッチは、第１トランジスタのゲートとソース間の導通または非導通を選択する機能を備え、第３スイッチは、第２配線と第１トランジスタのバックゲート間の導通または非導通を選択する機能を備え、第４スイッチは、第３配線と第１トランジスタのソース間の導通または非導通を選択する機能を備え、第５スイッチは、第２配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備え、第６スイッチは、第３配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備えてもよい。
また、（４）において、第１容量は、第１トランジスタのゲートとソース間の電位差を保持する機能を備え、第２容量は、第１トランジスタのバックゲートとソース間の電位差を保持する機能を備え、第３容量は、第２トランジスタのゲートとソース間の電位差を保持する機能を備えてもよい。
また、（１）、（２）、（３）、および（４）において、酸化物半導体は、インジウムおよび亜鉛の少なくとも一を含むことが好ましい。表示素子は、シングル構造の有機ＥＬ素子またはタンデム構造の有機ＥＬ素子を用いてもよい。
（５）本発明の他の一態様は、駆動回路を含む第１層と、複数の画素回路を含む第２層と、複数の発光素子を含む第３層と、を有し、第２層は第１層上に設けられ、第３層は第２層上に設けられ、駆動回路は、複数の画素回路の動作を制御する機能を有し、複数の画素回路の一は、複数の発光素子の一と電気的に接続され、画素回路は、発光素子の発光輝度を制御する機能を有し、駆動回路と複数の画素回路の間に、導電層を有する表示装置である。
また、（５）において、上記導電層と複数の画素回路は、互いに重なる領域を有することが好ましい。また、上記導電層は網状であってもよい。
また、（５）において、駆動回路は、例えばＳｉトランジスタを有してもよい。また、画素回路は例えばＯＳトランジスタを有してもよい。発光素子は、例えば有機ＥＬ素子であってもよい。また、発光素子はタンデム構造の発光素子であってもよい。
本発明の一態様によれば、小型化された表示装置を提供できる。または、高い色再現性が実現された表示装置を提供できる。または、高精細な表示装置を提供できる。または、信頼性の高い表示装置を提供できる。または、本発明の一態様は、消費電力が低減された表示装置を提供できる。または、新規な表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１は、半導体装置を説明する図である。
図２は、半導体装置を説明する図である。
図３は、半導体装置を説明する図である。
図４は、半導体装置を説明する図である。
図５は、半導体装置を説明する図である。
図６は、半導体装置の平面レイアウトを説明する図である。
図７は、半導体装置を説明する図である。
図８は、半導体装置を説明する図である。
図９は、半導体装置を説明する図である。
図１０は、半導体装置を説明する図である。
図１１は、半導体装置を説明する図である。
図１２は、半導体装置を説明する図である。
図１３は、半導体装置を説明する図である。
図１４は、半導体装置を説明する図である。
図１５は、半導体装置を説明する図である。
図１６Ａ乃至図１６Ｃは、トランジスタの回路記号を示す図である。
図１７は、半導体装置の動作を説明するタイミングチャートである。
図１８は、半導体装置の動作を説明する図である。
図１９は、半導体装置の動作を説明する図である。
図２０は、半導体装置の動作を説明する図である。
図２１は、半導体装置の動作を説明する図である。
図２２は、半導体装置の動作を説明する図である。
図２３は、半導体装置の動作を説明する図である。
図２４は、半導体装置の動作を説明する図である。
図２５は、半導体装置を説明する図である。
図２６は、半導体装置の動作を説明するタイミングチャートである。
図２７は、半導体装置の動作を説明する図である。
図２８は、半導体装置の動作を説明する図である。
図２９は、半導体装置の動作を説明する図である。
図３０は、半導体装置の動作を説明する図である。
図３１は、半導体装置の動作を説明する図である。
図３２は、半導体装置の動作を説明する図である。
図３３は、半導体装置を説明する図である。
図３４は、半導体装置を説明する図である。
図３５は、半導体装置の動作を説明するタイミングチャートである。
図３６は、半導体装置の動作を説明する図である。
図３７は、半導体装置の動作を説明する図である。
図３８は、半導体装置の動作を説明する図である。
図３９は、半導体装置の動作を説明する図である。
図４０は、半導体装置の動作を説明する図である。
図４１は、半導体装置の動作を説明する図である。
図４２は、半導体装置を説明する図である。
図４３は、半導体装置の動作を説明する図である。
図４４は、半導体装置を説明する図である。
図４５は、半導体装置を説明する図である。
図４６は、半導体装置を説明する図である。
図４７は、半導体装置を説明する図である。
図４８は、半導体装置を説明する図である。
図４９Ａおよび図４９Ｂは、半導体装置を説明する図である。
図５０Ａおよび図５０Ｂは、半導体装置を説明する図である。
図５１は、半導体装置を説明する図である。
図５２は、半導体装置を説明する図である。
図５３は、半導体装置を説明する図である。
図５４は、半導体装置を説明する図である。
図５５Ａは、表示装置を説明する図である。図５５Ｂ１乃至図５５Ｂ７は、画素の構成例を説明する図である。
図５６は、画素の構成例を説明する図である。
図５７Ａ１、図５７Ａ２、図５７Ｂ、および図５７Ｃは、画素の構成例を説明する図である。
図５８Ａ乃至図５８Ｄは、発光素子の構成例を説明する図である。
図５９Ａ乃至図５９Ｄは、発光素子の構成例を示す図である。
図６０Ａ乃至図６０Ｄは、発光素子の構成例を示す図である。
図６１Ａおよび図６１Ｂは、発光素子の構成例を示す図である。
図６２Ａ乃至図６２Ｃは、発光素子の構成例を示す図である。
図６３Ａおよび図６３Ｂは、表示装置の斜視図である。
図６４Ａは、表示装置の斜視図である。図６４Ｂは表示装置の平面図である。
図６５は、表示装置の斜視図である。
図６６Ａは、表示装置の斜視図である。図６６Ｂおよび図６６Ｃは、導電層の一例を示す図である。
図６７は、表示装置の斜視図である。
図６８Ａおよび図６８Ｂは、表示装置の斜視図である。
図６９Ａ乃至図６９Ｃは、表示モジュールの斜視概略図である。
図７０は、表示装置の一例を示す断面図である。
図７１は、表示装置の一例を示す断面図である。
図７２は、表示装置の一例を示す断面図である。
図７３は、表示装置の一例を示す断面図である。
図７４は、表示装置の一例を示す断面図である。
図７５は、表示装置の一例を示す断面図である。
図７６Ａは、表示装置のブロック図である。図７６Ｂは表示装置の動作を説明するタイミングチャートである。
図７７Ａは、表示装置のブロック図である。図７７Ｂは表示装置の動作を説明するタイミングチャートである。
図７８Ａは、表示装置のブロック図である。図７８Ｂは表示装置の動作を説明するタイミングチャートである。
図７９Ａは、トランジスタの構成例を示す上面図である。図７９Ｂおよび図７９Ｃは、トランジスタの構成例を示す断面図である。
図８０Ａは、結晶構造の分類を説明する図である。図８０Ｂは、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図８０Ｃは、ＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図８１Ａ乃至図８１Ｆは、電子機器の一例を説明する図である。
図８２Ａ乃至図８２Ｆは、電子機器の一例を説明する図である。
図８３Ａおよび図８３Ｂは、電子機器の一例を説明する図である。
図８４は、電子機器の一例を説明する図である。
図８５Ａ乃至図８５Ｃは、トランジスタのＩｄ−Ｖｄ特性の評価結果を示す図である。
図８６は、トランジスタの絶縁耐圧の評価結果を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、かつ、半導体装置を有している場合がある。
また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。
また、例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、１対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に生じる寄生容量、トランジスタのソースまたはドレインの一方とゲートとの間に生じるゲート容量などを含むものとする。また、「容量素子」「寄生容量」「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」「寄生容量」「ゲート容量」などの用語に言い換えることができる。また、「容量」の「１対の電極」という用語は、「一対の導電体」「一対の導電領域」「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、ソースとドレインの間に流れる電流量を制御する制御端子である。ソースまたはドレインとして機能する二つの端子は、トランジスタの入出力端子である。二つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）およびトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースおよびドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲートまたはバックゲートの一方を第１ゲートと呼称し、トランジスタのゲートまたはバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
また、本明細書等において、「ノード」は、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等を「ノード」と言い換えることが可能である。
また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書などの実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲などにおいて「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲などにおいて省略することもありうる。
また、本明細書等において、「上に」、「下に」、「上方に」、または「下方に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」および「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「重なる」などの用語は、構成要素の積層順などの状態を限定するものではない。例えば、「絶縁層Ａに重なる電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが形成されている状態に限らず、絶縁層Ａの下に電極Ｂが形成されている状態または絶縁層Ａの右側（もしくは左側）に電極Ｂが形成されている状態などを除外しない。
また、本明細書等において、「隣接」および「近接」の用語は、構成要素が直接接していることを限定するものではない。例えば、「絶縁層Ａに隣接する電極Ｂ」の表現であれば、絶縁層Ａと電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。または、場合によっては、または、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」または「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。または、「導電体」という用語を、「導電層」または「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁層」または「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。または、「絶縁体」という用語を、「絶縁層」または「絶縁膜」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」「配線」「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、複数の「電極」または「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」または「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」または「端子」の一部とすることができ、また、例えば、「端子」は「配線」または「電極」の一部とすることができる。また、「電極」「配線」「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、または、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
また、本明細書等において、「スイッチ」とは、複数の端子を備え、端子間の導通および非導通を切り換える（選択する）機能を備える。例えば、スイッチが二つの端子を備え、両端子間が導通している場合、当該スイッチは「導通状態である」または「オン状態である」という。また、両端子間が非導通である場合、当該スイッチは「非導通状態である」または「オフ状態である」という。なお、導通状態または非導通状態の一方の状態に切り換えること、もしくは、導通状態または非導通状態の一方の状態を維持することを、「導通状態を制御する」という場合がある。
つまり、スイッチとは電流を流すか流さないかを制御する機能を備えるものをいう。または、スイッチとは、電流を流す経路を選択して切り換える機能を備えるものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を備え、その電極が動くことによって、導通または非導通を選択する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。また、図面を理解しやすくするため、斜視図または上面図などにおいて、一部の構成要素の記載を省略している場合がある。
また、本明細書に係る図面等において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもその大きさもしくは縦横比などに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、本明細書に係る図面等において、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付す場合がある。本明細書等において、「Ｘ方向」とはＸ軸に沿う方向であり、明示する場合を除き順方向と逆方向を区別しない場合がある。「Ｙ方向」および「Ｚ方向」についても同様である。また、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに交差する方向である。より具体的には、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。本明細書などでは、Ｘ方向、Ｙ方向、またはＺ方向の１つを「第１方向」または「第１の方向」と呼ぶ場合がある。また、他の１つを「第２方向」または「第２の方向」と呼ぶ場合がある。また、残りの１つを「第３方向」または「第３の方向」と呼ぶ場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“Ａ”、“ｂ”、“＿１”、“［ｎ］”、“［ｍ，ｎ］”などの識別用の符号を付記して記載する場合がある。
（実施の形態１）
本発明の一態様に係る半導体装置１００Ａについて説明する。本発明の一態様に係る半導体装置１００Ａは、例えば表示装置の画素に用いることができる。
＜構成例＞
半導体装置１００Ａの回路構成例を図１に示す。半導体装置１００Ａは、画素回路５１Ａおよび発光素子６１を備える。画素回路５１Ａは、トランジスタＭ１乃至トランジスタＭ８、および、容量Ｃ１乃至容量Ｃ３を備える。本実施の形態などでは、トランジスタＭ１乃至トランジスタＭ８は明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）のｎチャネル型電界効果トランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、０Ｖより大きいものとする。
トランジスタＭ１のゲートは配線ＧＬａと電気的に接続され、ソースまたはドレインの一方は配線ＤＬと電気的に接続され、ソースまたはドレインの他方はトランジスタＭ２のゲートと電気的に接続される。トランジスタＭ１は、トランジスタＭ２のゲートと配線ＤＬの間を、導通状態にするか非導通状態にするか選択する機能を備える。
また、トランジスタＭ２のゲートは容量Ｃ１の一方の端子と電気的に接続され、ソースまたはドレインの一方は配線１０１と電気的に接続され、ソースまたはドレインの他方は、容量Ｃ１の他方の端子と電気的に接続される。また、トランジスタＭ２はバックゲートを備える。トランジスタＭ２のバックゲートは容量Ｃ２の一方の端子と電気的に接続される。また、容量Ｃ２の他方の端子はトランジスタＭ２のソースまたはドレインの他方と電気的に接続される。
トランジスタＭ３のゲートは配線ＧＬｂと電気的に接続され、ソースまたはドレインの一方は容量Ｃ１の一方の端子と電気的に接続され、ソースまたはドレインの他方は容量Ｃ１の他方の端子と電気的に接続される。トランジスタＭ３は、トランジスタＭ２のゲートとソースの間を導通状態にするか非導通状態にするか選択する機能を備える。
また、トランジスタＭ４のゲートは配線ＧＬｂと電気的に接続され、ソースまたはドレインの一方は配線１０２と電気的に接続され、ソースまたはドレインの他方は容量Ｃ２の一方の端子と電気的に接続される。トランジスタＭ４は、配線１０２と容量Ｃ２の一方の端子の間を導通状態にするか非導通状態にするか選択する機能を備える。
トランジスタＭ５のゲートは容量Ｃ３の一方の端子と電気的に接続され、ソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続される。また、トランジスタＭ５のソースまたはドレインの他方は、容量Ｃ３の他方の端子、および、発光素子６１の一方の端子（例えば、アノード端子）と電気的に接続される。また、発光素子６１の他方の端子（例えば、カソード端子）は配線１０４と電気的に接続される。
トランジスタＭ６のゲートは配線ＧＬａと電気的に接続され、ソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続され、ソースまたはドレインの他方は、配線１０３と電気的に接続される。トランジスタＭ６は、トランジスタＭ２のソースまたはドレインの他方と、配線１０３の間を導通状態にするか非導通状態にするか選択する機能を備える。
トランジスタＭ７のゲートは配線ＧＬｃと電気的に接続され、ソースまたはドレインの一方は、配線１０２と電気的に接続され、ソースまたはドレインの他方は、トランジスタＭ５のゲートと電気的に接続される。トランジスタＭ７は、トランジスタＭ５のゲートと、配線１０２の間を導通状態にするか非導通状態にするか選択する機能を備える。
トランジスタＭ８のゲートは配線ＧＬｄと電気的に接続され、ソースまたはドレインの一方は、トランジスタＭ５のゲートと電気的に接続され、ソースまたはドレインの他方は、配線１０３と電気的に接続される。トランジスタＭ８は、トランジスタＭ５のゲートと、配線１０３の間を導通状態にするか非導通状態にするか選択する機能を備える。
また、容量Ｃ１および容量Ｃ２それぞれの他方の端子、トランジスタＭ２のソースまたはドレインの他方、トランジスタＭ３のソースまたはドレインの他方、トランジスタＭ５のソースまたはドレインの一方、および、トランジスタＭ６のソースまたはドレインの一方が電気的に接続する領域をノードＮＤ１ともいう。
また、容量Ｃ２の一方の端子、トランジスタＭ２のバックゲート、トランジスタＭ４のソースまたはドレインの他方が電気的に接続する領域をノードＮＤ２ともいう。
また、トランジスタＭ１のソースまたはドレインの他方、トランジスタＭ３のソースまたはドレインの一方、容量Ｃ１の一方の端子、および、トランジスタＭ２のゲートが電気的に接続する領域をノードＮＤ３ともいう。
また、トランジスタＭ５のゲート、容量Ｃ３の一方の端子、トランジスタＭ７のソースまたはドレインの他方、および、トランジスタＭ８のソースまたはドレインの一方が電気的に接続する領域をノードＮＤ４ともいう。
容量Ｃ１は、ノードＮＤ３がフローティング状態の時に、トランジスタＭ２のソースまたはドレインの他方と、トランジスタＭ２のゲートの電位差を保持する機能を備える。容量Ｃ２は、ノードＮＤ２がフローティング状態の時に、トランジスタＭ２のソースまたはドレインの他方と、トランジスタＭ２のバックゲートの電位差を保持する機能を備える。容量Ｃ３は、ノードＮＤ４がフローティング状態の時に、トランジスタＭ５のソースまたはドレインの他方と、トランジスタＭ５のゲートの電位差を保持する機能を備える。
本発明の一態様に係る画素回路５１Ａには、様々な半導体を含むトランジスタを用いることができる。例えば、チャネル形成領域に、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体を含むトランジスタを用いることができる。また、主成分が単一の元素で構成される単体の半導体（例えば、シリコン（Ｓｉ）、またはゲルマニウム（Ｇｅ））に限らず、化合物半導体（例えば、シリコンゲルマニウム（ＳｉＧｅ）、またはヒ化ガリウム（ＧａＡｓ））または酸化物半導体などを用いることが出来る。
また、本実施の形態などでは、ｎチャネル型のトランジスタを用いて半導体装置１００Ａを構成する例を示しているが、本発明の一態様はこれに限定されない。半導体装置１００Ａを構成するトランジスタの一部または全部にｐチャネル型のトランジスタを用いてもよい。
一例として、図２に、画素回路５１Ａを構成するトランジスタのうち、トランジスタＭ６乃至トランジスタＭ８にｐチャネル型のトランジスタを用いた半導体装置１００Ａの回路構成例を示す。図２に示す回路構成では、トランジスタＭ６のゲートは配線ＧＬｅと電気的に接続される。
また、本発明の一態様に係る画素回路５１Ａには、様々な構造のトランジスタを用いることができる。例えば、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ型（トライゲート型）、トップゲート型、ボトムゲート型、ダブルゲート型（チャネルの上下にゲートが配置されている構造）、など、様々な構成のトランジスタを用いることが出来る。また、本発明の一態様に係るトランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることが出来る。
例えば、画素回路５１Ａを構成するトランジスタとして、ＯＳトランジスタ（チャネルが形成される半導体層に酸化物半導体を含むトランジスタ）を用いてもよい。酸化物半導体はバンドギャップが２ｅＶ以上であるため、オフ電流が著しく少ない。
室温下における、チャネル幅１μｍあたりのＯＳトランジスタのオフ電流値は、１ａＡ（１×１０−１８Ａ）以下、１ｚＡ（１×１０−２１Ａ）以下、または１ｙＡ（１×１０−２４Ａ）以下とすることができる。なお、室温下における、チャネル幅１μｍあたりのＳｉトランジスタ（チャネルが形成される半導体層にシリコンを含むトランジスタ）のオフ電流値は、１ｆＡ（１×１０−１５Ａ）以上１ｐＡ（１×１０−１２Ａ）以下である。したがって、ＯＳトランジスタのオフ電流は、Ｓｉトランジスタのオフ電流よりも１０桁程度低いともいえる。
画素回路５１Ａを構成するトランジスタにＯＳトランジスタを用いると、各ノードに書き込まれた電荷を長期間保持することができる。例えば、フレームごとの書き換えが不要な静止画像を表示する場合に、周辺駆動回路の動作を停止しても画像表示を継続することが可能になる。このような、静止画像の表示中に周辺駆動回路の動作を停止する駆動方法を「アイドリングストップ駆動」ともいう。アイドリングストップ駆動を行なうことにより、表示装置の消費電力を低減できる。
また、ＯＳトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。ＯＳトランジスタを含む半導体装置は、高温環境下においても動作が安定し、高い信頼性が得られる。
また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。画素回路５１Ａを構成するトランジスタにＯＳトランジスタを用いることで、電位Ｖａと電位Ｖｃの電位差が大きい場合でも動作が安定し、信頼性の良好な半導体装置が実現できる。特に、トランジスタＭ２およびトランジスタＭ５の一方または双方にＯＳトランジスタを用いることが好ましい。
ＯＳトランジスタの半導体層は、例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、およびスズから選ばれた一種または複数種であることが好ましい。
特に、半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＧＺＯ」とも記す）を用いることが好ましい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＺＯ」とも記す）を用いてもよい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＧＺＯ」とも記す）を用いてもよい。
半導体層がＩｎ−Ｍ−Ｚｎ酸化物の場合、当該Ｉｎ−Ｍ−Ｚｎ酸化物におけるＩｎの原子数比はＭの原子数比以上であることが好ましい。このようなＩｎ−Ｍ−Ｚｎ酸化物の金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：３：２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：３：４またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝２：１：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝３：１：２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：７またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：８またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝６：１：６またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：２：５またはその近傍の組成、等が挙げられる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。
例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍の組成と記載する場合、Ｉｎの原子数比を４としたとき、Ｇａの原子数比が１以上３以下であり、Ｚｎの原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍の組成と記載する場合、Ｉｎの原子数比を５としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍の組成と記載する場合、Ｉｎの原子数比を１としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が０．１より大きく２以下である場合を含む。
なお、トランジスタＭ２は、発光素子６１に流れる電流Ｉｅの量を制御する機能を備える。すなわち、トランジスタＭ２は、発光素子６１の発光量を制御する機能を備える。よって、トランジスタＭ２を「駆動トランジスタ」ともいう。
また、トランジスタＭ５は、トランジスタＭ２と発光素子６１間の導通と非導通を切り換える機能を備える。トランジスタＭ５がオフ状態の時に発光素子６１が消光し、トランジスタＭ５がオン状態の時に発光素子６１が発光できる。よって、トランジスタＭ５を「発光トランジスタ」ともいう。駆動トランジスタで決定された電流量を確実に発光素子６１に流すため、トランジスタＭ５は、ソース電位およびドレイン電位がどのような値であっても、確実にオン状態になる必要がある。
画素回路５１Ａを構成するトランジスタのうち、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、トランジスタＭ７、およびトランジスタＭ８はスイッチとして機能する。よって、半導体装置１００Ａを図３のように示すことができる。
また、トランジスタＭ５もスイッチとして機能する。よって、半導体装置１００Ａを図４のように示すこともできる。トランジスタＭ１、および、トランジスタＭ３乃至トランジスタＭ８は、スイッチの機能を実現できる素子に置き換えることができる。
画素回路５１Ａを構成するトランジスタは、バックゲートを有するトランジスタであってもよい。バックゲートを設けることで、トランジスタの外部で生じる電界が、チャネル形成領域に作用しにくくなるため、半導体装置の動作が安定し、半導体装置の信頼性を高めることができる。また、バックゲートの電位を制御することで、トランジスタのしきい値電圧を変化させることができる。
図５に、トランジスタＭ２だけでなく、トランジスタＭ１、および、トランジスタＭ３乃至トランジスタＭ８をバックゲートを有するトランジスタで構成する半導体装置１００Ａの回路構成例を示す。図５では、トランジスタＭ１、および、トランジスタＭ３乃至トランジスタＭ８それぞれにおいて、ゲートとバックゲートを電気的に接続する例を示している。ただし、半導体装置を構成する全てのトランジスタにバックゲートを設ける必要はない。
また、ゲートとバックゲートを電気的に接続せず、バックゲートに任意の電位を供給してもよい。なお、バックゲートに供給する電位は固定電位に限らない。半導体装置を構成するトランジスタのバックゲートに供給する電位は、トランジスタ毎に異なってもよいし、同じでもよい。
図５に示した半導体装置１００Ａの平面レイアウト図を図６に示す。図６に示す平面レイアウト図において、配線ＧＬａ上にトランジスタＭ１の半導体層１１１が設けられている。配線ＧＬａと半導体層１１１は互いに重なる領域を有する。また、配線ＧＬａの一部がトランジスタＭ１のバックゲートとして機能する。導電体１１２はトランジスタＭ１のゲートとして機能し、コンタクトホール１１３において配線ＧＬａと電気的に接続される。
また、配線ＧＬｂ上にトランジスタＭ３の半導体層１１４が設けられている。配線ＧＬｂと半導体層１１４は互いに重なる領域を有する。また、配線ＧＬｂの一部がトランジスタＭ３のバックゲートとして機能する。導電体１１５はトランジスタＭ３のゲートとして機能し、コンタクトホール１１６において配線ＧＬｂと電気的に接続される。
また、配線ＧＬｂ上にトランジスタＭ４の半導体層１１７が設けられている。配線ＧＬｂと半導体層１１７は互いに重なる領域を有する。また、配線ＧＬｂの一部がトランジスタＭ４のバックゲートとして機能する。導電体１１８はトランジスタＭ４のゲートとして機能し、コンタクトホール１１９において配線ＧＬｂと電気的に接続される。
また、配線ＧＬａ上にトランジスタＭ６の半導体層１２１が設けられている。配線ＧＬａと半導体層１２１は互いに重なる領域を有する。また、配線ＧＬａの一部がトランジスタＭ６のバックゲートとして機能する。導電体１２２はトランジスタＭ６のゲートとして機能し、コンタクトホール１２３において配線ＧＬａと電気的に接続される。
また、配線ＧＬｃ上にトランジスタＭ７の半導体層１２４が設けられている。配線ＧＬｃと半導体層１２４は互いに重なる領域を有する。また、配線ＧＬｃの一部がトランジスタＭ７のバックゲートとして機能する。導電体１２５はトランジスタＭ７のゲートとして機能し、コンタクトホール１２６において配線ＧＬｃと電気的に接続される。
また、配線ＧＬｄ上にトランジスタＭ８の半導体層１２７が設けられている。配線ＧＬｄと半導体層１２７は互いに重なる領域を有する。また、配線ＧＬｄの一部がトランジスタＭ８のバックゲートとして機能する。導電体１２８はトランジスタＭ８のゲートとして機能し、コンタクトホール１２９において配線ＧＬｄと電気的に接続される。
トランジスタＭ１のソースまたはドレインの一方は、導電層１３１を介して配線ＤＬと電気的に接続されている。トランジスタＭ１のソースまたはドレインの他方は、導電層１３２を介して導電層１３３と電気的に接続されている。
また、導電層１３６上にトランジスタＭ２の半導体層１３４が設けられている。導電層１３６と半導体層１３４は互いに重なる領域を有する。導電層１３６の一部がトランジスタＭ２のバックゲートとして機能する。また、導電層１３３と電気的に接続される導電層１３５がトランジスタＭ２のゲートとして機能する。
トランジスタＭ２のソースまたはドレインの一方は、導電層１３７を介して配線１０１と電気的に接続される。トランジスタＭ２のソースまたはドレインの他方は、導電層１３８と電気的に接続される。導電層１３３と導電層１３８が重なる領域が容量Ｃ１として機能する。導電層１３６と導電層１３８が重なる領域が容量Ｃ２として機能する。
また、導電層１４１上にトランジスタＭ５の半導体層１４２が設けられている。導電層１４１と半導体層１４２は互いに重なる領域を有する。導電層１４１の一部がトランジスタＭ５のバックゲートとして機能する。導電体１４３はトランジスタＭ５のゲートとして機能し、コンタクトホール１４４において配線ＧＬｃと電気的に接続される。
トランジスタＭ５のソースまたはドレインの一方は、導電層１３８と電気的に接続される。トランジスタＭ５のソースまたはドレインの他方は、導電層１４５と電気的に接続される。導電層１４１と導電層１４５が重なる領域が容量Ｃ３として機能する。導電層１４５は発光素子６１と電気的に接続される。
また、トランジスタＭ５のソースまたはドレインの一方は、導電層１４６を介して配線１０２と電気的に接続される。トランジスタＭ５のソースまたはドレインの他方と、トランジスタＭ８のソースまたはドレインの一方は、導電層１４７を介して導電層１４１と電気的に接続される。トランジスタＭ８のソースまたはドレインの他方は、導電層１４８を介して配線１０３と電気的に接続される。
また、導電層１３８はノードＮＤ１として機能する。、導電層１３６はノードＮＤ２として機能する。導電層１３３はノードＮＤ３として機能する。導電層１４１はノードＮＤ４として機能する。
また、図７に示すように、配線ＧＬｅを設けてトランジスタＭ６のゲートと配線ＧＬｅを電気的に接続してもよい。また、配線ＧＬｆを設けてトランジスタＭ４のゲートと配線ＧＬｆを電気的に接続してもよい。配線ＧＬｅおよび配線ＧＬｆを設けることにより、トランジスタＭ１乃至トランジスタＭ８それぞれのオン状態とオフ状態を、独立して制御できる。
また、図８に示す様に、トランジスタＭ２のソースまたはドレインの一方、およびトランジスタＭ７のソースまたはドレインの一方を配線１０１と電気的に接続してもよい。また、配線１０３と配線１０４を電気的に接続してもよい。すなわち、発光素子６１のカソードと配線１０３を電気的に接続してもよい。
また、トランジスタＭ２のゲート容量が十分に大きい場合は、容量Ｃ１を形成しなくてもよい。トランジスタＭ２のバックゲート容量が十分に大きい場合は、容量Ｃ２を形成しなくてもよい。トランジスタＭ５のゲート容量が十分に大きい場合は、容量Ｃ３を形成しなくてもよい。
また、図９に示す様に、トランジスタＭ２のソースまたはドレインの一方、トランジスタＭ４のソースまたはドレインの一方、およびトランジスタＭ７のソースまたはドレインの一方を配線１０１と電気的に接続してもよい。
また、図１０に示す様に、トランジスタＭ２のソースまたはドレインの一方、トランジスタＭ７のソースまたはドレインの一方、およびトランジスタＭ６のソースまたはドレインの他方を配線１０１と電気的に接続してもよい。
また、図１１に示す様に、トランジスタＭ２のソースまたはドレインの一方、トランジスタＭ４のソースまたはドレインの一方、トランジスタＭ７のソースまたはドレインの一方、およびトランジスタＭ６のソースまたはドレインの他方を配線１０１と電気的に接続してもよい。図１０および図１１に示す回路構成では、トランジスタＭ８および配線ＧＬｄの形成を省略できる。
また、図１２に示す様に、トランジスタＭ４のソースまたはドレインの一方を配線１０２と電気的に接続し、トランジスタＭ７のソースまたはドレインの一方を配線１０６と電気的に接続してもよい。トランジスタＭ６のソースまたはドレインの他方を配線１０３と電気的に接続し、トランジスタＭ８のソースまたはドレインの一方を配線１０７と電気的に接続してもよい。
また、図１３に示す様に、トランジスタＭ６、トランジスタＭ７、およびトランジスタＭ８の一部または全部をダイオードで置き換えてもよい。トランジスタＭ７をダイオードに置き換えることで、配線ＧＬｃの形成を省略できる。トランジスタＭ８をダイオードに置き換えることで、配線ＧＬｄの形成を省略できる。
また、図１４に示す様に、トランジスタＭ４、トランジスタＭ６、トランジスタＭ７、およびトランジスタＭ８の一部または全部をダイオードで置き換えてもよい。
また、図１５に示す様に、トランジスタＭ２のゲートと配線１０３の間に、トランジスタＭ９を設けてもよい。
画素回路５１Ａを構成するトランジスタは、ソースとドレインの間に１つのゲートを備えるシングルゲート型のトランジスタであってもよいし、ダブルゲート型のトランジスタであってもよい。図１６Ａに、ダブルゲート型のトランジスタ１８０Ａの回路記号例を示す。
トランジスタ１８０Ａは、トランジスタＴｒ１とトランジスタＴｒ２を直列に接続した構成を有する。図１６Ａでは、トランジスタＴｒ１のソースまたはドレインの一方が端子Ｓと電気的に接続され、トランジスタＴｒ１のソースまたはドレインの他方がトランジスタＴｒ２のソースまたはドレインの一方と電気的に接続され、トランジスタＴｒ２のソースまたはドレインの他方が端子Ｄと電気的に接続されている状態を示している。また、図１６Ａでは、トランジスタＴｒ１とトランジスタＴｒ２のゲートが電気的に接続され、かつ、端子Ｇと電気的に接続されている状態を示している。
図１６Ａに示すトランジスタ１８０Ａは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄ間の導通または非導通を切り換える機能を有する。よって、ダブルゲート型のトランジスタであるトランジスタ１８０Ａは、トランジスタＴｒ１とトランジスタＴｒ２を内在し、かつ、１つのトランジスタとして機能する。すなわち、図１６Ａにおいて、トランジスタ１８０Ａのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
また、画素回路５１Ａを構成するトランジスタは、トリプルゲート型のトランジスタであってもよい。図１６Ｂに、トリプルゲート型のトランジスタ１８０Ｂの回路記号例を示す。
トランジスタ１８０Ｂは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３を直列に接続した構成を有する。図１６Ｂでは、トランジスタＴｒ１のソースまたはドレインの一方が端子Ｓと電気的に接続され、トランジスタＴｒ１のソースまたはドレインの他方がトランジスタＴｒ２のソースまたはドレインの一方と電気的に接続され、トランジスタＴｒ２のソースまたはドレインの他方がトランジスタＴｒ３のソースまたはドレインの一方と電気的に接続され、トランジスタＴｒ３のソースまたはドレインの他方が端子Ｄと電気的に接続されている状態を示している。また、図１６Ｂでは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３のゲートが電気的に接続され、かつ、端子Ｇと電気的に接続されている状態を示している。
図１６Ｂに示すトランジスタ１８０Ｂは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄ間の導通または非導通を切り換える機能を有する。よって、トリプルゲート型のトランジスタであるトランジスタ１８０Ｂは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３を内在し、かつ、１つのトランジスタとして機能する。すなわち、図１６Ｂにおいて、トランジスタ１８０Ｂのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
また、画素回路５１Ａを構成するトランジスタは、４つ以上のトランジスタが直列に接続した構成であってもよい。図１６Ｃに示すトランジスタ１８０Ｃは、６つのトランジスタ（トランジスタＴｒ１乃至トランジスタＴｒ６）が直列に接続されている態を示している。また、６つのトランジスタのゲートが電気的に接続され、かつ、端子Ｇと電気的に接続されている状態を示している。
図１６Ｃに示すトランジスタ１８０Ｃは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄ間の導通または非導通を切り換える機能を有する。よって、トランジスタ１８０Ｃは、トランジスタＴｒ１乃至トランジスタＴｒ６を内在し、かつ、１つのトランジスタとして機能する。すなわち、図１６Ｃにおいて、トランジスタ１８０Ｃのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
トランジスタ１８０Ａ、トランジスタ１８０Ｂ、およびトランジスタ１８０Ｃのように、複数のゲートを有し、かつ、複数のゲートが電気的に接続されているトランジスタを「マルチゲート型のトランジスタ」または「マルチゲートトランジスタ」と呼ぶ場合がある。
例えば、トランジスタを飽和領域で動作させる場合、飽和領域における電気特性を向上させるため、トランジスタのチャネル長を長くする場合がある。チャネル長の長いトランジスタを実現するためにマルチゲートトランジスタを用いてもよい。
発光素子６１としては、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、電子放出素子などの様々な表示素子を用いることができる。
＜動作例＞
次に、図面を用いて図１に示す半導体装置１００Ａの動作例を説明する。図１７は半導体装置１００Ａの動作例を説明するためのタイミングチャートである。図１８乃至図２４は、半導体装置１００Ａの動作例を説明するための回路図である。
配線ＤＬにはビデオ信号Ｖｄａｔａが供給されるものとする。配線１０１には電位Ｖａが供給され、配線１０２には電位Ｖ１が供給され、配線１０３には電位Ｖ０が供給され、配線１０４には電位Ｖｃが供給されるものとする。また、配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃ、および配線ＧＬｄのそれぞれには、電位Ｈまたは電位Ｌのどちらかが供給されるものとする。
電位Ｖａはアノード電位であり、電位Ｖｃはカソード電位である。また、電位Ｖ１は電位Ｖ０よりも高い電位であり、トランジスタのゲートに電位Ｖ１を供給することで、当該トランジスタをオン状態にできる電位とする。また、電位Ｖ０は、トランジスタのゲートに電位Ｖ０を供給することで、当該トランジスタをオフ状態にできる電位とする。電位Ｖ０は、例えば０Ｖまたは電位Ｌである。本実施の形態などでは、電位Ｖ０を０Ｖとし、電位Ｖ１を３Ｖとする。また、電位Ｖａを１５Ｖとし、電位Ｖｃを０Ｖとする。
半導体装置１００Ａは、配線ＤＬから供給されたビデオ信号Ｖｄａｔａに応じて、発光素子６１に流れる電流Ｉｅ（図２３参照）の大きさを制御する機能を備える。発光素子６１の発光輝度は、電流Ｉｅの大きさで制御される。
なお、図面において、端子または配線などに隣接して、“Ｈ”、“Ｌ”、“Ｖ０”、または“Ｖ１”などの電位を示す記号（「電位記号」ともいう。）を記す場合がある。また、端子および配線などの電位変化をわかりやすくするため、電位変化があった端子および配線などに付記する電位記号を、囲み文字で記す場合がある。また、オフ状態のトランジスタに重ねて“×”記号を付す場合がある。
発光素子６１に流れる電流Ｉｅは、主にビデオ信号ＶｄａｔａとトランジスタＭ２のＶｔｈによって決定される。よって、同じビデオ信号Ｖｄａｔａを複数の画素回路に供給しても、それぞれの画素回路が備えるトランジスタＭ２のＶｔｈが異なると、画素毎に電流Ｉｅが異なる。よって、トランジスタＭ２のＶｔｈばらつきが表示品位低下の一因となる。
そこで、画素毎にトランジスタＭ２のＶｔｈを取得することによって、電流Ｉｅのばらつきを低減する。なお、トランジスタＭ２のＶｔｈを取得する動作を「しきい値補整動作」と言う場合がある。
〔Ｖｔｈ補整動作〕
まず、期間Ｔ１１において、リセット動作を行なう。具体的には、配線ＧＬａ、配線ＧＬｂ、および配線ＧＬｄに電位Ｈを供給し、配線ＧＬｃに電位Ｌを供給する（図１８参照。）。なお、本明細書などにおいて、「電位Ｈ」とはｎチャネル型のトランジスタをオン状態にする電位であり、ｐチャネル型のトランジスタをオフ状態にする電位である。また、「電位Ｌ」とはｎチャネル型のトランジスタをオフ状態にする電位であり、ｐチャネル型のトランジスタをオン状態にする電位である。
よって、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ８がオン状態となり、トランジスタＭ７がオフ状態となる。
また、ノードＮＤ１には、トランジスタＭ６を介して電位Ｖ０が供給される。さらに、ノードＮＤ３には、トランジスタＭ６およびトランジスタＭ３を介して電位Ｖ０が供給される。また、ノードＮＤ２にはトランジスタＭ４を介して電位Ｖ１が供給される。また、ノードＮＤ４にはトランジスタＭ８を介して電位Ｖ０が供給される。よって、トランジスタＭ５はオフ状態になる。
また、期間Ｔ１１において、トランジスタＭ１、トランジスタＭ３、およびトランジスタＭ６を介して、配線ＤＬと配線１０３が導通状態になる。よって、期間Ｔ１１では、配線ＤＬと配線１０３を同電位にするか、配線ＤＬをフローティング状態にすることが好ましい。また、画素回路５１Ａを図７の構成とする場合、配線ＧＬａと配線ＧＬｅが分離されているため、配線ＧＬａに電位Ｌを、配線ＧＬｅに電位Ｈを供給することで、期間Ｔ１１のリセット動作が行える。
次に、期間Ｔ１２において、配線ＧＬａに電位Ｌを供給する（図１９参照。）。すると、トランジスタＭ１およびトランジスタＭ６がオフ状態になる。
ノードＮＤ２の電位が電位Ｖ１であるため、トランジスタＭ２はオン状態である。よって、配線１０１およびトランジスタＭ２を介して、ノードＮＤ１の電位が上昇する。また、トランジスタＭ３もオン状態であるため、ノードＮＤ３の電位も上昇する。具体的には、ノードＮＤ１およびノードＮＤ３の電位は、電位Ｖ１からトランジスタＭ２のＶｔｈを引いた値まで上昇する。
次に、期間Ｔ１３において、配線ＧＬｂに電位Ｌを供給する（図２０参照。）。すると、トランジスタＭ３およびトランジスタＭ４がオフ状態になる。よって、ノードＮＤ１、ノードＮＤ２、およびノードＮＤ３がフローティング状態になり、それぞれのノードに供給された電荷が保持される。
〔データ書き込み動作〕
期間Ｔ１４において、配線ＧＬａに電位Ｈを供給し、配線ＧＬｃに電位Ｈを供給し、配線ＧＬｄに電位Ｌを供給する（図２１参照。）。すると、トランジスタＭ１がオン状態になり、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給される。また、トランジスタＭ６がオン状態になり、ノードＮＤ１に電位Ｖ０が供給される。
ノードＮＤ１とノードＮＤ２は容量Ｃ２を介して容量結合しているため、ノードＮＤ１の電位がＶ１−ＶｔｈからＶ０に変化すると、ノードＮＤ２の電位も同様に変化する。本実施の形態などでは、電位Ｖ０は０Ｖであるため、ノードＮＤ２の電位は、電位Ｖ１−（電位Ｖ１−Ｖｔｈ）で表される。すなわち、ノードＮＤ２の電位はＶｔｈとなる。
また、トランジスタＭ７がオン状態になり、トランジスタＭ８がオフ状態になるため、ノードＮＤ４に電位Ｖ１が供給される。また、トランジスタＭ５がオン状態になり、発光素子６１のアノード端子の電位が電位Ｖ０になる。
次に、期間Ｔ１５において、配線ＧＬｃに電位Ｌを供給する（図２２参照。）。すると、トランジスタＭ７がオフ状態になり、ノードＮＤ４がフローティング状態になる。
〔発光動作〕
期間Ｔ１６において、配線ＧＬａに電位Ｌを供給する（図２３参照。）。すると、トランジスタＭ１およびトランジスタＭ６がオフ状態になる。配線１０１から配線１０４に電流が流れる。すなわち、発光素子６１に電流Ｉｅが流れ、発光素子６１は電流Ｉｅに応じた輝度で発光する。また、配線１０１から配線１０４に電流が流れると、ノードＮＤ１および発光素子６１のアノード端子の電位が上昇する。
また、ノードＮＤ２およびノードＮＤ３がフローティング状態になる。ノードＮＤ１とノードＮＤ３は容量Ｃ１を介して容量結合している。期間Ｔ１６において、ノードＮＤ１の電位が電位Ｖ０から電位Ｖａ１に変化すると、ノードＮＤ３の電位も同様に変化する。ここでは、ノードＮＤ３の電位がビデオ信号Ｖｄａｔａ＋電位Ｖａ１になる。すなわち、トランジスタＭ２のソース電位が変化しても、トランジスタＭ２のゲートとソース間の電位差（電圧）はビデオ信号Ｖｄａｔａのまま維持される。
同様に、ノードＮＤ１の電位変化に追従してノードＮＤ２の電位がＶｔｈ＋電位Ｖａ１になる。よって、トランジスタＭ２のバックゲートとソース間の電位差はＶｔｈのまま維持される。
また、発光素子６１のアノード端子とノードＮＤ４は容量Ｃ３を介して容量結合している。よって、発光素子６１のアノード端子の電位が電位Ｖ０から電位Ｖａ２に変化すると、ノードＮＤ４の電位も同様に変化する。ここでは、ノードＮＤ４の電位が電位Ｖ１＋電位Ｖａ２になる。すなわち、発光素子６１のアノード端子の電位が変化しても、トランジスタＭ５のゲートとソースの間の電位差（電圧）は電位Ｖ１−電位Ｖ０が維持される。
例えば、トランジスタＭ５のゲートが固定電位である場合、トランジスタＭ５のソース電位が上昇するとゲートとソースの間の電位差が小さくなる。ゲートとソースの間の電位差がトランジスタＭ５のしきい値電圧を下回ると、トランジスタＭ５がオフ状態になる。このため、アノード電位を高くする場合は、ゲートにも高い電位を供給する必要があり、そのための電源または電源回路を追加する必要がある。
本発明の一態様に係る半導体装置１００Ａでは、トランジスタＭ５のゲートとソースの間に容量Ｃ３を設けてブートストラップ回路を構成することで、アノード電位を大きくしても、電源回路を追加することなくトランジスタＭ５のオン状態を維持できる。よって、安定して発光素子６１に電流Ｉｅを供給できる。なお、容量Ｃ３を「ブートストラップ容量」と呼ぶ場合がある。また、容量Ｃ１および容量Ｃ２のそれぞれもブートストラップ容量として機能する。
本発明の一態様に係る半導体装置１００Ａは、シングル構造の発光素子だけでなく、シングル構造の発光素子よりも大きな駆動電圧が必要になるタンデム構造の発光素子にも好適に用いることができる。なお、発光素子の構造については、追って説明する。
また、前述した通り、発光素子６１に流れる電流Ｉｅの量は、ビデオ信号ＶｄａｔａとトランジスタＭ２のＶｔｈによって決定される。本発明の一態様に係る半導体装置１００Ａでは、しきい値補整動作を行うことで、発光素子６１に流れる電流Ｉｅの量をビデオ信号Ｖｄａｔａにより制御できる。
発光素子６１の発光輝度をビデオ信号Ｖｄａｔａにより制御するため、発光動作時はトランジスタＭ５を確実にオン状態にしておく必要がある。本発明の一態様に係る半導体装置１００Ａでは、発光動作時にトランジスタＭ５を確実にオン状態にすることができる。本発明の一態様に係る半導体装置１００Ａを表示装置に用いると、正確な電流Ｉｅの制御が可能になるため、中間調の色再現性を高めることができる。よって、当該表示装置の表示品位を高めることができる。
〔消光動作〕
期間Ｔ１７において、配線ＧＬｄに電位Ｈを供給する（図２４参照。）。すると、トランジスタＭ８がオン状態になる。すると、配線１０３からノードＮＤ４に電位Ｖ０が供給され、トランジスタＭ５がオフ状態になる。トランジスタＭ５がオフ状態になると、発光素子６１に電流が流れなくなるため、発光素子６１の発光が停止する。
表示素子としてＥＬ素子などの発光素子を用いた表示装置は、１フレーム期間中に発光素子を点灯し続けることができる。このような駆動方法を「ホールド型」または「ホールド型駆動」ともいう。表示装置の駆動方法をホールド型駆動にすることで、表示画面のフリッカ現象などを軽減できる。一方でホールド型駆動では、動画表示において残像感および画像のぼやけなどが生じやすい。動画を表示したときに人が感じる解像度を「動画解像度」ともいう。すなわち、ホールド型駆動は動画解像度が低下しやすい。
また、動画表示における残像感および画像のぼやけなどを改善する「黒挿入駆動」が知られている。「黒挿入駆動」は、「疑似インパルス型」または「疑似インパルス型駆動」とも呼ばれる。黒挿入駆動は、１フレームおきに黒表示を行なう、もしくは、１フレーム中の一定期間黒表示を行なう駆動方法である。
本発明の一態様に係る半導体装置１００Ａは、消光動作によって黒挿入駆動の実現が容易である。本発明の一態様に係る半導体装置１００Ａを用いた表示装置は、動画解像度が低下しにくく、表示品位の高い動画表示が実現できる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置１００Ｂについて説明する。半導体装置１００Ｂは、半導体装置１００Ａの変形例である。よって、説明の繰り返しを減らすため、主に、半導体装置１００Ｂの半導体装置１００Ａと異なる点について説明する。
＜構成例＞
半導体装置１００Ｂの回路構成例を図２５に示す。半導体装置１００Ｂは、画素回路５１Ｂおよび発光素子６１を備える。画素回路５１Ｂは、画素回路５１ＡからトランジスタＭ８を除いた構成を備える。よって、トランジスタＭ８のゲートと電気的に接続する配線ＧＬｄを削減できる。また、トランジスタＭ７のソースまたはドレインの一方が配線ＧＬｃと電気的に接続され、トランジスタＭ７のゲートが配線１０５と電気的に接続される。
＜動作例＞
次に、図面を用いて半導体装置１００Ｂの動作例を説明する。図２６は半導体装置１００Ｂの動作例を説明するためのタイミングチャートである。図２７乃至図３２は、半導体装置１００Ｂの動作例を説明するための回路図である。
配線１０５には電位Ｖ２が供給されるものとする。電位Ｖ２は電位Ｖ１より高い電位である。また、電位Ｖ２は電位Ｈ以下の電位である。本実施の形態などでは、電位Ｖ２を６Ｖとする。
〔Ｖｔｈ補整動作〕
まず、期間Ｔ２１において、リセット動作を行なう。具体的には、配線ＧＬａおよび配線ＧＬｂに電位Ｈを供給し、配線ＧＬｃに電位Ｌを供給する（図２７参照。）。よって、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ７がオン状態となる。
また、ノードＮＤ１には、トランジスタＭ６を介して電位Ｖ０が供給される。さらに、ノードＮＤ３には、トランジスタＭ６およびトランジスタＭ３を介して電位Ｖ０が供給される。また、ノードＮＤ２にはトランジスタＭ４を介して電位Ｖ１が供給される。また、ノードＮＤ４にはトランジスタＭ７を介して電位Ｌが供給される。よって、トランジスタＭ５はオフ状態になる。
また、前述した期間Ｔ１１と同様に、期間Ｔ２１においても、配線ＤＬと配線１０３を同電位にするか、配線ＤＬをフローティング状態にすることが好ましい。
次に、期間Ｔ２２において、配線ＧＬａに電位Ｌを供給する（図２８参照。）。すると、トランジスタＭ１およびトランジスタＭ６がオフ状態になる。前述した期間Ｔ１２と同様に、ノードＮＤ１およびノードＮＤ３の電位は、電位Ｖ１からトランジスタＭ２のＶｔｈを引いた値まで上昇する。
次に、期間Ｔ２３において、配線ＧＬｂに電位Ｌを供給する（図２９参照。）。すると、トランジスタＭ３およびトランジスタＭ４がオフ状態になる。ノードＮＤ１、ノードＮＤ２、およびノードＮＤ３がフローティング状態になり、それぞれのノードに供給された電荷が保持される。
〔データ書き込み動作〕
期間Ｔ２４において、配線ＧＬａに電位Ｈを供給し、配線ＧＬｃに電位Ｈを供給する（図３０参照。）。すると、トランジスタＭ１がオン状態になり、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給される。また、トランジスタＭ６がオン状態になり、ノードＮＤ１に電位Ｖ０が供給される。前述した期間Ｔ１４と同様に、ノードＮＤ２の電位はＶｔｈとなる。
また、トランジスタＭ７がオン状態であるため、配線ＧＬｃからノードＮＤ４に電荷が供給される。ノードＮＤ４の電位は電位ＨからトランジスタＭ７のＶｔｈを引いた値まで上昇する。本実施の形態などにおいて、電位Ｈは６Ｖである。トランジスタＭ５およびトランジスタＭ７のＶｔｈを１Ｖとすると、ノードＮＤ４の電位（電位Ｈ−Ｖｔｈ）は５Ｖになる。よって、トランジスタＭ５はオン状態になる。
〔発光動作〕
期間Ｔ２５において、配線ＧＬａに電位Ｌを供給する（図３１参照。）。すると、トランジスタＭ１およびトランジスタＭ６がオフ状態になる。前述した期間Ｔ１６と同様に、配線１０１から配線１０４に電流が流れ、発光素子６１が電流Ｉｅに応じた輝度で発光する。また、ノードＮＤ１および発光素子６１のアノード端子の電位が上昇する。ノードＮＤ１の電位が電位Ｖａ１になり、アノード端子の電位が電位Ｖａ２になる。また、ノードＮＤ３の電位がビデオ信号Ｖｄａｔａ＋電位Ｖａ１になり、ノードＮＤ２の電位がＶｔｈ＋電位Ｖａ１になる。
ノードＮＤ４はフローティング状態であり、容量Ｃ３を介してノードＮＤ４とアノード端子の電位差が維持される。よって、発光素子６１のアノード端子の電位変化に追従してノードＮＤ４の電位も変化する。アノード端子の電位が電位Ｖ０から電位Ｖａ２に上昇すると、ノードＮＤ４の電位は電位Ｈ−Ｖｔｈ＋電位Ｖａ２になる。すなわち、トランジスタＭ５のソース側に相当するアノード端子の電位が上昇しても、トランジスタＭ５のオン状態が確実に維持される。
本実施の形態では、電位Ｈおよび電位Ｖ２はどちらも６Ｖ（同電位）である。よって、トランジスタＭ７のソースまたはドレインの一方の電位、および、ゲートの電位よりもノードＮＤ４の電位が高くなり、トランジスタＭ７がオフ状態になる。
〔消光動作〕
期間Ｔ２６において、配線ＧＬｃに電位Ｌを供給する（図３２参照。）。すると、トランジスタＭ７がオン状態になり、ノードＮＤ４の電位がＬ電位になる。ノードＮＤ４の電位がＬ電位になると、トランジスタＭ５がオフ態になり、発光素子６１の発光が停止する。
半導体装置１００Ｂは、半導体装置１００Ａと同様に、シングル構造の発光素子だけでなく、シングル構造よりも大きな駆動電圧が必要になるタンデム構造の発光素子にも好適に用いることができる。また、半導体装置１００Ａと同様に、黒挿入駆動を行なうことができる。本発明の一態様に係る半導体装置１００Ｂを用いた表示装置は、動画解像度が低下しにくく、表示品位の高い動画表示が実現できる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置１００Ｃについて説明する。半導体装置１００Ｃは、半導体装置１００Ｂの変形例である。よって、半導体装置１００Ｃは、半導体装置１００Ａの変形例でもある。説明の繰り返しを減らすため、主に、半導体装置１００Ｃの、半導体装置１００Ａおよび半導体装置１００Ｂと異なる点について説明する。
＜構成例＞
半導体装置１００Ｃの回路構成例を図３３に示す。半導体装置１００Ｃは、画素回路５１Ｃおよび発光素子６１を備える。画素回路５１Ｃは、トランジスタＭ７のゲートを配線ＧＬａと電気的に接続している点が画素回路５１Ｂと異なる。よって、図２５に示した配線１０５を設けなくてもよい。よって、配線１０５の形成を省略できる。
なお、画素回路５１Ｃを構成するトランジスタのうち、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ７はスイッチとして機能する。よって、半導体装置１００Ｃを図３４のように示すことができる。
＜動作例＞
次に、図面を用いて半導体装置１００Ｃの動作例を説明する。図３５は半導体装置１００Ｃの動作例を説明するためのタイミングチャートである。図３６乃至図４１は、半導体装置１００Ｃの動作例を説明するための回路図である。
〔Ｖｔｈ補整動作〕
まず、期間Ｔ３１において、期間Ｔ２１と同様のリセット動作を行なう。具体的には、配線ＧＬａおよび配線ＧＬｂに電位Ｈを供給し、配線ＧＬｃに電位Ｌを供給する（図３６参照。）。期間Ｔ３１において、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ７がオン状態となる。
また、ノードＮＤ１には、トランジスタＭ６を介して電位Ｖ０が供給される。さらに、ノードＮＤ３には、トランジスタＭ６およびトランジスタＭ３を介して電位Ｖ０が供給される。また、ノードＮＤ２にはトランジスタＭ４を介して電位Ｖ１が供給される。また、ノードＮＤ４にはトランジスタＭ７を介して電位Ｌが供給される。よって、トランジスタＭ５はオフ状態になる。
また、前述した期間Ｔ２１と同様に、期間Ｔ３１においても、配線ＤＬと配線１０３を同電位にするか、配線ＤＬをフローティング状態にすることが好ましい。
次に、期間Ｔ３２において、配線ＧＬａに電位Ｌを供給する（図３７参照。）。すると、トランジスタＭ１、トランジスタＭ６およびトランジスタＭ７がオフ状態になる。前述した期間Ｔ１２と同様に、ノードＮＤ１およびノードＮＤ３の電位は、電位Ｖ１からトランジスタＭ２のＶｔｈを引いた値まで上昇する。また、ノードＮＤ４がフローティング状態になり、ノードＮＤ４に供給された電荷が保持される。
次に、期間Ｔ３３において、配線ＧＬｂに電位Ｌを供給する（図３８参照。）。すると、トランジスタＭ３およびトランジスタＭ４がオフ状態になる。ノードＮＤ１、ノードＮＤ２、およびノードＮＤ３がフローティング状態になり、それぞれのノードに供給された電荷が保持される。
〔データ書き込み動作〕
期間Ｔ３４において、配線ＧＬａに電位Ｈを供給し、配線ＧＬｃに電位Ｈを供給する（図３９参照。）。すると、トランジスタＭ１がオン状態になり、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給される。また、トランジスタＭ６がオン状態になり、ノードＮＤ１に電位Ｖ０が供給される。前述した期間Ｔ２４と同様に、ノードＮＤ２の電位はＶｔｈとなる。
また、トランジスタＭ７がオン状態になり、配線ＧＬｃからノードＮＤ４に電荷が供給される。ノードＮＤ４の電位は電位ＨからトランジスタＭ７のＶｔｈを引いた値まで上昇する。本実施の形態などにおいて、電位Ｈは６Ｖであり、トランジスタＭ５およびトランジスタＭ７のＶｔｈを１Ｖとすると、ノードＮＤ４の電位（電位Ｈ−Ｖｔｈ）は５Ｖになる。よって、トランジスタＭ５はオン状態になる。
〔発光動作〕
期間Ｔ３５において、配線ＧＬａに電位Ｌを供給する（図４０参照。）。すると、トランジスタＭ１およびトランジスタＭ６がオフ状態になる。前述した期間Ｔ２５と同様に、配線１０１から配線１０４に電流が流れ、発光素子６１が電流Ｉｅに応じた輝度で発光する。また、この時、ノードＮＤ１および発光素子６１のアノード端子の電位が上昇する。ノードＮＤ１の電位が電位Ｖａ１になり、アノード端子の電位が電位Ｖａ２になる。また、ノードＮＤ３の電位がビデオ信号Ｖｄａｔａ＋電位Ｖａ１になり、ノードＮＤ２の電位がＶｔｈ＋電位Ｖａ１になる。
ノードＮＤ４はフローティング状態であり、容量Ｃ３を介してノードＮＤ４とアノード端子の電位差が維持される。よって、アノード端子の電位変化に追従してノードＮＤ４の電位も変化する。アノード端子の電位が電位Ｖ０から電位Ｖａ２に上昇すると、ノードＮＤ４の電位は電位Ｈ−Ｖｔｈ＋電位Ｖａ２になる。すなわち、トランジスタＭ５のソース側に相当するアノード端子の電位が上昇しても、トランジスタＭ５のオン状態が確実に維持される。
〔消光動作〕
期間Ｔ３６において、配線ＧＬａに電位Ｈを供給し、配線ＧＬｃに電位Ｌを供給する（図４１参照。）。すると、トランジスタＭ１、トランジスタＭ６、およびトランジスタＭ７がオン状態になり、ノードＮＤ１の電位が電位Ｖ０になり、ノードＮＤ４の電位がＬ電位になる。ノードＮＤ４の電位がＬ電位になると、トランジスタＭ５がオフ態になり、発光素子６１の発光が停止する。
なお、期間Ｔ３６では、トランジスタＭ１を介してノードＮＤ３に、配線ＤＬと電気的に接続する他の半導体装置１００Ｃに書き込むためのビデオ信号Ｖｄａｔａが供給される場合があるが、トランジスタＭ５がオフ状態であるため、消光動作に支障はない。
半導体装置１００Ｃは、半導体装置１００Ａおよび半導体装置１００Ｂと同様に、シングル構造の発光素子だけでなく、シングル構造よりも大きな駆動電圧が必要になるタンデム構造の発光素子にも好適に用いることができる。また、半導体装置１００Ａおよび半導体装置１００Ｂと同様に、黒挿入駆動を行なうことができる。本発明の一態様に係る半導体装置１００Ｃを用いた表示装置は、動画解像度が低下しにくく、表示品位の高い動画表示が実現できる。
＜変形例１＞
図４２に半導体装置１００Ｃの変形例である半導体装置１００Ｃａを示す。図４２に示す半導体装置１００Ｃａは、画素回路５１Ｃａを備える。画素回路５１Ｃａは、配線ＧＬｃとノードＮＤ４の間にトランジスタＭ８を備える点が、図３３に示した画素回路５１Ｃと異なる。
具体的には、トランジスタＭ８のゲートが配線ＧＬｂと電気的に接続され、ソースまたはドレインの一方が配線ＧＬｃと電気的に接続され、ソースまたはドレインの他方がノードＮＤ４と電気的に接続されている。
図３３に示した回路構成例では、Ｖｔｈ補整動作を行なう期間Ｔ３２において、ノードＮＤ４がフローティング状態になるため、ノードＮＤ４の電位が変動して、トランジスタＭ５がオン状態に近い状態になる恐れがある。
図４３は、期間Ｔ３２における図４２に示す半導体装置１００Ｃａの動作状態を示す回路図である。トランジスタＭ８を備えることで、Ｖｔｈ補整動作を行なう期間Ｔ３２において、ノードＮＤ４がフローティング状態になることを防ぎ、ノードＮＤ４の電位を電位Ｌに固定できる。トランジスタＭ８を備えることで、正確なＶｔｈ補整動作が実現できる。よって、半導体装置１００Ｃａの表示品位を高めることができる。
＜変形例２＞
図４４に図３３に示した半導体装置１００Ｃの変形例である半導体装置１００Ｃｂを示す。半導体装置１００Ｃｂは画素回路５１Ｃｂを備える。画素回路５１Ｃｂは、トランジスタＭ６とトランジスタＭ７にｐチャネル型トランジスタを用いる点が画素回路５１Ｃと異なる。また、トランジスタＭ６とトランジスタＭ７のゲートは、配線ＧＬｄと電気的に接続される。上記実施の形態に示したように、半導体装置１００Ｃを構成するトランジスタの少なくとも一部にｐチャネル型トランジスタを用いてもよい。
また、上記実施の形態に示したように、半導体装置を構成するトランジスタとして様々な半導体を含むトランジスタを用いることができる。ｐチャネル型トランジスタとしては、例えば、単結晶シリコン、または、多結晶シリコンなどを用いればよい。多結晶シリコンとしては、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ）を用いてもよい。
トランジスタＭ１乃至トランジスタＭ５をｎチャネル型トランジスタで形成し、トランジスタＭ６およびトランジスタＭ７をｐチャネル型トランジスタで形成する場合は、例えば、半導体層に単結晶シリコンを用いたｐチャネル型のＳｉトランジスタの上に、ｎチャネル型のＯＳトランジスタを積層してもよい。
図４４では、画素回路５１Ｃｂが有する、Ｓｉトランジスタを含む領域５１ａと、ＯＳトランジスタを含む領域５１ｂを二点鎖線で示している。
例えば、半導体装置１００Ｃｂを層４０、層５０、および層６０の積層構成にしてもよい。図４５は、半導体装置１００Ｃｂを層４０、層５０、および層６０の積層構成にした場合の斜視概略図である。図４５では、層４０にｐチャネル型のＳｉトランジスタであるトランジスタＭ６とトランジスタＭ７を形成し、層５０にｎチャネル型のＯＳトランジスタであるトランジスタＭ１乃至トランジスタＭ５を形成する例を示している。よって、層４０に領域５１ａが形成され、層５０に領域５１ｂが形成される（図４５に図示せず。）。すなわち、領域５１ａと領域５１ｂは重ねて設けることができる。また、図４５では、層６０に発光素子６１を形成する例を示している。
図４５では、画素回路５１Ｃｂを構成するトランジスタの一部が層４０に設けられ、他の一部が層５０に設けられている。画素回路５１Ｃｂを構成するトランジスタを積層して設けることで、半導体装置１００Ｃｂの占有面積を低減できる。よって、半導体装置１００Ｃｂの実装密度を高めることができる。また、半導体装置１００Ｃｂを構成するトランジスタの配置およびトランジスタサイズの制約が緩和されるため、半導体装置の設計自由度が高まる。よって、半導体装置の信頼性を高めることができる。
また、半導体装置１００Ｃｂに、ＯＳトランジスタよりも動作速度が速いＳｉトランジスタと、オフ電流が低いＯＳトランジスタを組み合わせて用いることで、動作速度の向上と消費電力の低減が実現できる。
例えば、半導体装置１００Ｃｂなどでは、Ｓｉトランジスタを用いることにより、高速なリセット動作が実現できる。また、ＯＳトランジスタを用いることにより、ノードＮＤ３に書き込まれたビデオ信号Ｖｄａｔａを長時間保持できる。よって、半導体装置１００Ｃｂなどを画素に用いた表示装置では、静止画表示時にアイドリングストップ駆動を行なう、もしくは、フレーム周波数を小さくすることで、消費電力を低減できる。ＯＳトランジスタを用いることにより、フレーム周波数を著しく小さく（例えば１ｆｐｓ以下）しても、画素の階調を維持することができる。
また、発光素子６１がボトムエミッション型の発光素子である場合は、層４０および層５０の下層に層６０を設ければよい。また、層５０の上に層４０を形成してもよい。
＜変形例３＞
図４６に、半導体装置１００Ｃの変形例である半導体装置１００Ｃｃを示す。半導体装置１００Ｃｃは画素回路５１Ｃｃを備える。画素回路５１Ｃｃは、画素回路５１Ｃが備えるトランジスタＭ１乃至トランジスタＭ７のうち、トランジスタＭ２とトランジスタＭ５にｎチャネル型のＯＳトランジスタを用い、他のトランジスタにｐチャネル型のＳｉトランジスタを用いている。
＜変形例４＞
図４７に、半導体装置１００Ｃの変形例である半導体装置１００Ｃｄを示す。半導体装置１００Ｃｄは画素回路５１Ｃｄを備える。また、画素回路５１Ｃｄは、画素回路５１Ｃが備えるトランジスタＭ１乃至トランジスタＭ７のうち、トランジスタＭ５とトランジスタＭ６にｐチャネル型のＳｉトランジスタを用い、トランジスタＭ１乃至トランジスタＭ４にｎチャネル型のＯＳトランジスタを用いている。また、トランジスタＭ６のゲートは、配線ＧＬｄと電気的に接続される。また、トランジスタＭ７および容量Ｃ３を設けていない。トランジスタＭ５をｐチャネル型のトランジスタとすることで、トランジスタＭ７および容量Ｃ３の形成を省略できる。
＜変形例５＞
図４８に、半導体装置１００Ｃｄの変形例である半導体装置１００Ｃｅを示す。図４８に示す様に、トランジスタＭ５にｐチャネル型のＳｉトランジスタを用い、トランジスタＭ１乃至トランジスタＭ４およびトランジスタＭ６にｎチャネル型のＯＳトランジスタを用いてもよい。トランジスタＭ６のゲートは配線ＧＬａと電気的に接続される。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、４つのトランジスタと、１つの容量と、１つの発光素子と、を備える半導体装置１００Ｄについて説明する。半導体装置１００Ｄの回路構成例を図４９Ａに示す。半導体装置１００Ｄは、画素回路５１Ｄおよび発光素子６１を備える。画素回路５１Ｄは、トランジスタＭ１乃至トランジスタＭ４、および、容量Ｃ１を備える。
トランジスタＭ１のゲートは配線ＧＬａと電気的に接続され、ソースまたはドレインの一方は配線ＤＬと電気的に接続され、ソースまたはドレインの他方はトランジスタＭ２のゲートと電気的に接続される。トランジスタＭ１は、トランジスタＭ２のゲートと配線ＤＬの間を、導通状態にするか非導通状態にするか選択する機能を備える。
また、トランジスタＭ２のゲートは容量Ｃ１の一方の端子と電気的に接続され、ソースまたはドレインの一方は配線１０１と電気的に接続され、ソースまたはドレインの他方は、容量Ｃ１の他方の端子と電気的に接続される。また、トランジスタＭ２はバックゲートを備える。トランジスタＭ２のバックゲートは、容量Ｃ１の他方の端子と電気的に接続される。
トランジスタＭ３のゲートは配線ＧＬｃと電気的に接続され、ソースまたはドレインの一方は容量Ｃ１の一方の端子と電気的に接続され、ソースまたはドレインの他方は配線１０３と電気的に接続される。トランジスタＭ３は、トランジスタＭ２のゲートと配線１０３の間を導通状態にするか非導通状態にするか選択する機能を備える。
また、トランジスタＭ４のゲートは配線ＧＬｂと電気的に接続され、トランジスタＭ４のソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続される。また、トランジスタＭ４のソースまたはドレインの他方は配線１０３と電気的に接続される。トランジスタＭ４は、配線１０３とトランジスタＭ２のソースまたはドレインの他方の間を導通状態にするか非導通状態にするか選択する機能を備える。
また、トランジスタＭ２のソースまたはドレインの他方は、発光素子６１の一方の端子（例えば、アノード端子）と電気的に接続される。また、発光素子６１の他方の端子（例えば、カソード端子）は配線１０４と電気的に接続される。
また、容量Ｃ１の一方の端子、トランジスタＭ１のソースまたはドレインの他方、トランジスタＭ２のゲート、トランジスタＭ３のソースまたはドレインの一方が電気的に接続する領域をノードＮＤ１ともいう。
また、容量Ｃ１の他方の端子、トランジスタＭ２のソースまたはドレインの他方、発光素子６１の一方の端子が電気的に接続する領域をノードＮＤ２ともいう。
また、図４９Ｂに示すように、トランジスタＭ２にｐチャネル型のトランジスタを用いてもよい。この場合、容量Ｃ１の他方の端子は配線１０１と電気的に接続する。
本実施の形態に示す半導体装置１００Ｄによれば、トランジスタ数を低減できるため、占有面積が低減できる。
また、図５０Ａに示すような、４つのｐチャネル型のトランジスタと、２つの容量と、１つの発光素子と、を備える半導体装置１００Ｅとしてもよい。半導体装置１００Ｅは、画素回路５１Ｅおよび発光素子６１を備える。画素回路５１Ｅは、トランジスタＭ１乃至トランジスタＭ４、容量Ｃ１、および容量Ｃ２を備える。
トランジスタＭ１のゲートは配線ＧＬａと電気的に接続され、ソースまたはドレインの一方は配線ＤＬと電気的に接続され、ソースまたはドレインの他方はトランジスタＭ３のゲートと電気的に接続される。トランジスタＭ１は、トランジスタＭ３のゲートと配線ＤＬの間を、導通状態にするか非導通状態にするか選択する機能を備える。
また、トランジスタＭ２のゲートは配線ＧＬｂと電気的に接続され、ソースまたはドレインの一方は配線１０１と電気的に接続され、ソースまたはドレインの他方はトランジスタＭ３のソースまたはドレインの一方と電気的に接続される。
トランジスタＭ３のソースまたはドレインの他方はトランジスタＭ４のソースまたはドレインの一方と電気的に接続される。トランジスタＭ４のゲートは配線ＧＬｃと電気的に接続され、ソースまたはドレインの他方は配線１０３と電気的に接続される。
また、トランジスタＭ３のソースまたはドレインの他方は、発光素子６１の一方の端子と電気的に接続される。また、発光素子６１の他方の端子は配線１０４と電気的に接続される。
容量Ｃ１の一方の端子は、トランジスタＭ３のソースまたはドレインの一方と電気的に接続される。容量Ｃ１の他方の端子は、トランジスタＭ３のゲートと電気的に接続される。容量Ｃ２の一方の端子は、配線１０１と電気的に接続される。容量Ｃ２の他方の端子は、容量Ｃ１の一方の端子と電気的に接続される。
また、図５０Ｂに示すように、トランジスタＭ１、およびトランジスタＭ４に、ｎチャネル型のトランジスタを用いてもよい。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様に係る半導体装置１００Ｆについて説明する。半導体装置１００Ｆは、図４１に示す半導体装置１００Ｃの変形例である。説明の繰り返しを減らすため、主に、半導体装置１００Ｆの、図４１に示す半導体装置１００Ｃと異なる点について説明する。
＜構成例＞
半導体装置１００Ｆの回路構成例を図５１に示す。半導体装置１００Ｆは、画素回路５１Ｆ、発光素子６１ａ、および発光素子６１ｂを備える。画素回路５１Ｆは、図４１に示す画素回路５１Ｃと同じ構成を備えるが、トランジスタＭ５のソースまたはドレインの他方と、発光素子６１ａの一方の端子（例えば、アノード端子）および発光素子６１ｂの一方の端子（例えば、アノード端子）が電気的に接続する点が異なる。
また、発光素子６１ａの他方の端子（例えば、カソード端子）は配線１０４ａと電気的に接続される。発光素子６１ｂの他方の端子（例えば、カソード端子）は配線１０４ｂと電気的に接続される。
なお、画素回路５１Ｆを構成するトランジスタのうち、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ７はスイッチとして機能する。よって、半導体装置１００Ｆを図５２のように示すことができる。
＜動作例＞
半導体装置１００Ｆは、配線１０４ａおよび配線１０４ｂの電位を制御することで、発光素子６１ａおよび発光素子６１ｂの発光を制御できる。例えば、発光素子６１ａを発光させたい場合は、配線１０４ａに電位Ｖｃを供給し、配線１０４ｂに電位Ｖａ以上の電位を供給すればよい。また、発光素子６１ｂを発光させたい場合は、配線１０４ｂに電位Ｖｃを供給し、配線１０４ａに電位Ｖａ以上の電位を供給すればよい。
また、発光素子６１ａと発光素子６１ｂの双方を発光させたい場合は、配線１０４ａと配線１０４ｂの双方に電位Ｖｃを供給すればよい。
半導体装置１００Ｆは、１つの画素回路５１Ｆで２つの発光素子６１（発光素子６１ａおよび発光素子６１ｂ）の発光を制御できる。よって、１画素当たりの画素回路の占有面積が小さくなるため、表示装置の画素密度の向上が容易となる。また、１つの画素回路に必要な面積が小さくなることによって、半導体装置および表示装置の設計自由度が高くなる。よって、半導体装置および表示装置の高機能化ならびに信頼性向上の実現が容易となる。
本実施の形態に示した構成は、半導体装置１００Ａおよび半導体装置１００Ｂにも応用可能である。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置１００Ｇについて説明する。半導体装置１００Ｇは、図４１に示す半導体装置１００Ｃの変形例である。よって、半導体装置１００Ｆの変形例でもある。説明の繰り返しを減らすため、主に、半導体装置１００Ｇの、図４１に示す半導体装置１００Ｃと異なる点について説明する。
＜構成例＞
半導体装置１００Ｇの回路構成例を図５３に示す。半導体装置１００Ｇは、画素回路５１Ｇ、発光素子６１ａ、および発光素子６１ｂを備える。また、画素回路５１Ｇは、回路５２ａおよび回路５２ｂを備える。
回路５２ａは、トランジスタＭ５ａ、トランジスタＭ７ａ、および容量Ｃ３ａを備える。トランジスタＭ５ａのゲートは容量Ｃ３ａの一方の端子と電気的に接続され、ソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続される。また、トランジスタＭ５ａのソースまたはドレインの他方は、容量Ｃ３ａの他方の端子、および、発光素子６１ａの一方の端子（例えば、アノード端子）と電気的に接続される。また、発光素子６１ａの他方の端子（例えば、カソード端子）は配線１０４ａと電気的に接続される。また、トランジスタＭ７ａのゲートは配線ＧＬａと電気的に接続され、ソースまたはドレインの一方は配線ＧＬｃと電気的に接続され、ソースまたはドレインの他方はトランジスタＭ５ａのゲートと電気的に接続される。
また、トランジスタＭ５ａのゲート、容量Ｃ３ａの一方の端子、および、トランジスタＭ７ａのソースまたはドレインの他方が電気的に接続する領域をノードＮＤ４ａともいう。
回路５２ｂは、トランジスタＭ５ｂ、トランジスタＭ７ｂ、および容量Ｃ３ｂを備える。トランジスタＭ５ｂのゲートは容量Ｃ３ｂの一方の端子と電気的に接続され、ソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続される。また、トランジスタＭ５ｂのソースまたはドレインの他方は、容量Ｃ３ｂの他方の端子、および、発光素子６１ｂの一方の端子（例えば、アノード端子）と電気的に接続される。また、発光素子６１ｂの他方の端子（例えば、カソード端子）は配線１０４ｂと電気的に接続される。また、トランジスタＭ７ｂのゲートは配線ＧＬａと電気的に接続され、ソースまたはドレインの一方は配線ＧＬｃと電気的に接続され、ソースまたはドレインの他方はトランジスタＭ５ｂのゲートと電気的に接続される。
また、トランジスタＭ５ｂのゲート、容量Ｃ３ｂの一方の端子、および、トランジスタＭ７ｂのソースまたはドレインの他方が電気的に接続する領域をノードＮＤ４ｂともいう。
すなわち、トランジスタＭ５ａおよびトランジスタＭ５ｂは、トランジスタＭ５に相当する。トランジスタＭ７ａおよびトランジスタＭ７ｂは、トランジスタＭ７に相当する。容量Ｃ３ａおよび容量Ｃ３ｂは、容量Ｃ３に相当する。ノードＮＤ４ａおよびノードＮＤ４ｂは、ノードＮＤ４に相当する。また、発光素子６１ａおよび発光素子６１ｂは、発光素子６１に相当し、配線１０４ａおよび配線１０４ｂは配線１０４に相当する。
＜動作例＞
半導体装置１００Ｇは、配線１０４ａおよび配線１０４ｂの電位を制御することで、発光素子６１ａおよび発光素子６１ｂの発光を制御できる。例えば、発光素子６１ａを発光させたい場合は、配線１０４ａに電位Ｖｃを供給し、配線１０４ｂに電位Ｖａ以上の電位を供給すればよい。また、発光素子６１ｂを発光させたい場合は、配線１０４ｂに電位Ｖｃを供給し、配線１０４ａに電位Ｖａ以上の電位を供給すればよい。
また、発光素子６１ａと発光素子６１ｂの双方を発光させたい場合は、配線１０４ａと配線１０４ｂの双方に電位Ｖｃを供給すればよい。
半導体装置１００Ｇは、一組の、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、容量Ｃ１、および容量Ｃ２を用いて、２つの発光素子６１（発光素子６１ａおよび発光素子６１ｂ）の発光を制御できる。よって、１画素当たりの画素回路の占有面積が小さくなるため、表示装置の画素密度の向上が容易となる。また、１つの画素回路に必要な面積が小さくなることによって、半導体装置および表示装置の設計自由度が高くなる。よって、半導体装置および表示装置の高機能化ならびに信頼性向上の実現が容易となる。
本実施の形態に示した構成は、半導体装置１００Ａおよび半導体装置１００Ｂにも応用可能である。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体装置１００Ｈについて説明する。半導体装置１００Ｈは、図５３に示す半導体装置１００Ｇの変形例である。説明の繰り返しを減らすため、主に、半導体装置１００Ｈの、半導体装置１００Ｇと異なる点について説明する。
＜構成例＞
半導体装置１００Ｈの回路構成例を図５４に示す。半導体装置１００Ｈは、画素回路５１Ｈ、発光素子６１ａ、および発光素子６１ｂを備える。また、画素回路５１Ｈは、回路５２ａおよび回路５２ｂを備える。
半導体装置１００Ｈでは、回路５２ｂが備えるトランジスタＭ７ｂのソースまたはドレインの一方が配線ＧＬｄと電気的に接続される点が半導体装置１００Ｇと異なる。また、発光素子６１ａのカソードと発光素子６１ｂのカソードの双方が、配線１０４と電気的に接続される。
＜動作例＞
半導体装置１００Ｈは、配線ＧＬｃおよび配線ＧＬｄの電位を制御することで、発光素子６１ａおよび発光素子６１ｂの発光を制御できる。例えば、発光素子６１ａのみを発光させたい場合は、上記実施の形態に示した期間Ｔ３４において、配線ＧＬｃに電位Ｈを供給し、配線ＧＬｄに電位Ｌを供給すればよい。また、発光素子６１ｂのみを発光させたい場合は、上記実施の形態に示した期間Ｔ３４において、配線ＧＬｃに電位Ｌを供給し、配線ＧＬｄに電位Ｈを供給すればよい。
また、発光素子６１ａと発光素子６１ｂの双方を発光させたい場合は、上記実施の形態に示した期間Ｔ３４において、配線ＧＬｃと配線ＧＬｄの双方に電位Ｈを供給すればよい。
半導体装置１００Ｇと同様に、半導体装置１００Ｈにおいても、一組の、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、容量Ｃ１、および容量Ｃ２を用いて、２つの発光素子６１（発光素子６１ａおよび発光素子６１ｂ）の発光を制御できる。よって、１画素当たりの画素回路の占有面積が小さくなるため、表示装置の画素密度の向上が容易となる。また、１つの画素回路に必要な面積が小さくなることによって、半導体装置および表示装置の設計自由度が高くなる。よって、半導体装置および表示装置の高機能化ならびに信頼性向上の実現が容易となる。
本実施の形態に示した構成は、半導体装置１００Ａおよび半導体装置１００Ｂにも応用可能である。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、半導体装置１００（半導体装置１００Ａ、半導体装置１００Ｂ、半導体装置１００Ｃ、半導体装置１００Ｃａ、半導体装置１００Ｃｂ、半導体装置１００Ｃｃ、半導体装置１００Ｃｄ、半導体装置１００Ｃｅ、半導体装置１００Ｄ、半導体装置１００Ｅ、半導体装置１００Ｆ、半導体装置１００Ｇ、または半導体装置１００Ｈ）を用いた表示装置１０の構成例について説明する。図５５Ａは、表示装置１０を説明するブロック図である。表示装置１０は、表示領域２３５、第１駆動回路部２３１、および第２駆動回路部２３２を有する。表示領域２３５はマトリクス状に配置された複数の画素２３０を有する。画素２３０に本発明の一態様に係る半導体装置１００を用いることができる。
第１駆動回路部２３１に含まれる回路は、例えば走査線駆動回路として機能する。第２駆動回路部２３２に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示領域２３５を挟んで第１駆動回路部２３１と向き合う位置に、何らかの回路を設けてもよい。表示領域２３５を挟んで第２駆動回路部２３２と向き合う位置に、何らかの回路を設けてもよい。なお、第１駆動回路部２３１および第２駆動回路部２３２に含まれる回路の総称を、「周辺駆動回路」または「駆動回路」という場合がある。
周辺駆動回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、論理回路等の様々な回路を用いることができる。周辺駆動回路には、トランジスタおよび容量素子等を用いることができる。周辺駆動回路が有するトランジスタを、画素２３０に含まれるトランジスタと同じ工程で形成してもよい。
例えば、画素２３０を構成するトランジスタにＯＳトランジスタを用い、周辺駆動回路を構成するトランジスタにＳｉトランジスタを用いてもよい。ＯＳトランジスタはオフ電流が低いため、消費電力を低減できる。また、ＳｉトランジスタはＯＳトランジスタよりも動作速度が速いため、周辺駆動回路に用いると好適である。また、表示装置によっては、画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタの双方にＯＳトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタの双方にＳｉトランジスタを用いてもよい。または、表示装置によっては、画素２３０を構成するトランジスタにＳｉトランジスタを用い、周辺駆動回路を構成するトランジスタにＯＳトランジスタを用いてもよい。
また、画素２３０を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。また、周辺駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。
また、表示装置１０は、各々が略平行に配設され、且つ、第１駆動回路部２３１に含まれる回路によって電位が制御されるｍ本（ｍは１以上の整数）の配線２３６と、各々が略平行に配設され、且つ、第２駆動回路部２３２に含まれる回路によって電位が制御されるｎ本（ｎは１以上の整数）の配線２３７と、を有する。
なお、図５５Ａでは、画素２３０に配線２３６と配線２３７が接続している例を示している。ただし、配線２３６と配線２３７は一例であり、画素２３０と接続する配線は、配線２３６と配線２３７に限らない。
表示領域２３５はｍ行ｎ列のマトリクス状に配設された複数の画素２３０を備える。例えば、ｒ行目（ｒは任意の数を示し、本実施の形態などでは１以上ｍ以下の整数である。）に配置されている画素２３０は、ｒ番目の配線２３６を介して第１駆動回路部２３１と電気的に接続される。また、ｓ列目（ｓは任意の数を示し、本実施の形態などでは１以上ｎ以下の整数である。）に配置されている画素２３０は、ｓ番目の配線２３７を介して第２駆動回路部２３２と電気的に接続される。
赤色光を制御する画素２３０、緑色光を制御する画素２３０、および青色光を制御する画素２３０をストライプ状に配置し、これらをまとめて１つの画素２４０として機能させ、それぞれの画素２３０の発光量（発光輝度）を制御することで、フルカラー表示を実現することができる。よって、当該３つの画素２３０はそれぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図５５Ｂ１参照。）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図５５Ｂ２参照。）。
また、１つの画素２４０を構成する３つの画素２３０の配置は、デルタ配置でもよい（図５５Ｂ３参照。）。具体的には、１つの画素２４０を構成する３つの画素２３０それぞれの中心点を結ぶ線が、三角形になるように配置してもよい。
また、３つの副画素（画素２３０）それぞれの面積は同じでなくてもよい。発光色によって発光効率および信頼性などが異なる場合、発光色毎に副画素の面積を変えてもよい（図５５Ｂ４参照。）。なお、図５５Ｂ４に示す副画素の配置を、「Ｓストライプ配列」などと呼称してもよい。
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図５５Ｂ５参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図５５Ｂ６参照。）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図５５Ｂ７参照。）。
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、表示品位を高めることができる。
また、図５６に示す様に、Ｓストライプ配列の副画素（画素２３０）を、隣接する画素２４０間で、同じ発光色の副画素が隣接するように配置してもよい。
また、図５７Ａ１および図５７Ａ２に示すように、画素２３０をストライプ状に配置する画素２４０において、隣接する画素２４０間で、同じ発光色を制御する画素２３０を隣接して設けてもよい。
図５７Ａ１および図５７Ａ２では、赤色光を制御する画素２３０ａおよび画素２３０ｂが行方向に隣接し、緑色光を制御する画素２３０ａおよび画素２３０ｂが行方向に隣接し、青色光を制御する画素２３０ａおよび画素２３０ｂが行方向に隣接している。図５７Ａ１および図５７Ａ２に示す画素２４０は、１つの画素２３０を列方向に沿って２つに分割した構成とも言える。なお、同じ発光色の画素２３０が３つ以上隣接してもよい。すなわち、１つの画素２３０を３以上に分割してもよい。
図５７Ａ１に示す様に、赤色光を制御する画素２３０ａ、緑色光を制御する画素２３０ａ、および青色光を制御する画素２３０ａで１つの画素２４０を構成してもよい。また、図５７Ａ２に示す様に、赤色光を制御する画素２３０ａおよび画素２３０ｂ、緑色光を制御する画素２３０ａおよび画素２３０ｂ、ならびに、青色光を制御する画素２３０ａおよび画素２３０ｂで１つの画素２４０を構成してもよい。
１つの画素２４０に同じ発光色を制御する副画素を複数設けることで、表示装置１０で再現可能な階調数を増やすことができる。よって、表示装置の表示品位を高めることができる。
また、図５７Ｂに示すように、同じ発光色を制御する画素２３０ａおよび画素２３０ｂを列方向に隣接して設けてもよい。図５７Ｂに示す画素構成は、図５５Ｂ１に示した画素２４０を行方向に２分割した構成とも言える。画素２４０を分割することで、表示領域２３５の画素密度を高めることができる。よって、より高精細な画像表示が実現できる。
また、図５７Ａ１および図５７Ａ２と同様に、Ｓストライプ配列の画素２４０においても、副画素である画素２３０を複数に分割してもよい（図５７Ｃ参照）。図５７Ｃに示す画素２４０は、図５７Ａ１および図５７Ａ２に示す画素２４０と同様に機能できる。
また、本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格およびＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格などの色域を再現することができる。
また、画素２４０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を実現することができる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を実現することができる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を実現することができる。画素２４０を増やすことで、１６Ｋまたは３２Ｋの解像度でフルカラー表示可能な表示装置１０を実現することも可能である。
また、表示領域２３５の画素密度は、１００ｐｐｉ以上１００００ｐｐｉ以下が好ましく、１０００ｐｐｉ以上１００００ｐｐｉ以下がより好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
なお、表示領域２３５の縦横比（アスペクト比）については、特に限定はない。表示装置１０の表示領域２３５は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な縦横比に対応できる。
表示領域２３５の対角サイズは、０．１インチ以上１００インチ以下であればよく、１００インチ以上であってもよい。
なお、表示装置１０を仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）または拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）用の表示装置として用いる場合、表示領域２３５の対角サイズは、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすることができる。例えば、表示領域２３５の対角サイズを１．５インチ、または１．５インチ近傍にしてもよい。表示領域２３５の対角サイズを２．０インチ以下、好ましくは１．５インチ近傍とすることで、露光装置（代表的にはスキャナー装置）で行なう露光処理を１回で済ませることが可能となるため、製造プロセスの生産性を向上させることができる。
また、表示領域２３５の対角サイズに応じて、表示領域２３５に用いるトランジスタの構成を適宜選択してもよい。例えば、表示領域２３５に単結晶Ｓｉトランジスタを用いる場合、表示領域２３５の対角のサイズは０．１インチ以上３インチ以下が好ましい。また、表示領域２３５にＬＴＰＳトランジスタを用いる場合、表示領域２３５の対角のサイズは０．１インチ以上３０インチ以下が好ましく、１インチ以上３０インチ以下がより好ましい。また、表示領域２３５にＬＴＰＯ（ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成）を用いる場合、表示領域２３５の対角のサイズは０．１インチ以上５０インチ以下が好ましく１インチ以上５０インチ以下がより好ましい。また、表示領域２３５にＯＳトランジスタを用いる場合、表示領域２３５の対角のサイズは０．１インチ以上２００インチ以下が好ましく、５０インチ以上１００インチ以下がより好ましい。
単結晶Ｓｉトランジスタは、単結晶Ｓｉ基板の大きさより、大型化が非常に困難である。また、ＬＴＰＳトランジスタは、製造工程にてレーザ結晶化装置を用いるため、大型化（代表的には、対角のサイズにて３０インチを超える画面サイズ）への対応が難しい。一方でＯＳトランジスタは、製造工程にてレーザ結晶化装置などを用いる制約がない、または比較的低温のプロセス温度（代表的には４５０℃以下）で製造することが可能なため、比較的大面積（代表的には、対角のサイズにて５０インチ以上１００インチ以下）の表示パネルまで対応することが可能である。また、ＬＴＰＯについては、ＬＴＰＳトランジスタを用いる場合と、ＯＳトランジスタを用いる場合との間の領域の表示パネルのサイズ（代表的には、対角のサイズにて１インチ以上５０インチ以下）に適用することが可能となる。
＜発光素子の構成例＞
本発明の一態様に係る半導体装置に用いることができる発光素子（発光デバイスともいう）について説明する。
図５８Ａに示すように、発光素子６１は、一対の電極（導電層１７１、導電層１７３）の間に、ＥＬ層１７２を備える。ＥＬ層１７２は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層４４１１は、例えば発光性の化合物を備える。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。
一対の電極間に設けられた層４４２０、発光層４４１１および層４４３０を備える構成は単一の発光ユニットとして機能することができ、本明細書などでは図５８Ａの構成をシングル構造と呼ぶ。
また、図５８Ｂは、図５８Ａに示す発光素子６１が備えるＥＬ層１７２の変形例である。具体的には、図５８Ｂに示す発光素子６１は、導電層１７１上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の導電層１７３と、を備える。例えば、導電層１７１を陽極とし、導電層１７３を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、導電層１７１を陰極とし、導電層１７３を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
なお、図５８Ｃに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、発光層４４１３）が設けられる構成も、シングル構造の一例である。
また、図５８Ｄに示すように、複数の発光ユニット（ＥＬ層１７２ａ、ＥＬ層１７２ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などではタンデム構造またはスタック構造と呼ぶ。なお、タンデム構造とすることで、高輝度発光が可能な発光素子が実現できる。
また、発光素子６１を図５８Ｄに示すタンデム構造にする場合、ＥＬ層１７２ａとＥＬ層１７２ｂそれぞれの発光色を同じにしてもよい。例えば、ＥＬ層１７２ａおよびＥＬ層１７２ｂの発光色を、どちらも緑色にしてもよい。なお、表示領域２３５がＲ、Ｇ、Ｂの３つの副画素を含み、それぞれの副画素が発光素子を備える場合、それぞれの副画素の発光素子をタンデム構造としてもよい。具体的には、Ｒの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、赤色発光が可能な材料を有し、Ｇの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、緑色発光が可能な材料を有し、Ｂの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、青色発光が可能な材料を備える。言い換えると、発光層４４１１と発光層４４１２の材料が同じでもよい。ＥＬ層１７２ａとＥＬ層１７２ｂの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、発光素子６１の信頼性を高めることができる。
発光素子の発光色は、ＥＬ層１７２を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）などの発光を示す発光物質を２以上含んでもよい。白色の光を発する発光素子は、発光層に２種類以上の発光物質を含む構成とすることが好ましい。２種類の発光物質を用いて白色発光を得るには、それぞれの発光物質の発光色が補色の関係となるような発光物質を選択すればよい。または、例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、発光層を３つ以上備える発光素子の場合も同様である。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質を２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。
発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。なお、ＴＡＤＦ材料としては、一重項励起状態と三重項励起状態間が熱平衡状態にある材料を用いてもよい。このようなＴＡＤＦ材料は発光寿命（励起寿命）が短くなるため、発光素子における高輝度領域での効率低下を抑制することができる。
＜発光素子の形成方法＞
以下では、発光素子６１の形成方法の一例について説明する。
図５９Ａに、発光素子６１の上面概略図を示す。図５９Ａなどでは、赤色を呈する発光素子６１を発光素子６１Ｒ、緑色を呈する発光素子６１を発光素子６１Ｇ、および青色を呈する発光素子６１を発光素子６１Ｂと示している。図５９Ａでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、Ｂの符号を付している。なお、図５９Ａに示す発光素子６１の構成をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼称してもよい。また、図５９Ａでは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの発光色を有する構成について例示したがこれに限定されない。例えば、４つ以上の色を有する構成としてもよい。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列している。図５９Ａは、一方向に同一の色の発光素子が配列する、いわゆるストライプ配列を示しているが、発光素子の配列方法はこれに限定されない。発光素子の配列方法として、デルタ配列、ジグザグ配列、Ｓストライプ配列、またはペンタイル配列などを用いることができる。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとしては、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＱＯＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの有機ＥＬデバイスを用いることが好ましい。発光素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。
図５９Ｂは、図５９Ａ中の一点鎖線Ａ１−Ａ２に対応する断面概略図である。図５９Ｂには、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁層３６３上に設けられ、画素電極として機能する導電層１７１、および共通電極として機能する導電層１７３を有する。絶縁層３６３としては、無機絶縁膜および有機絶縁膜の一方または双方を用いることができる。絶縁層３６３として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物絶縁膜および窒化物絶縁膜が挙げられる。
発光素子６１Ｒは、画素電極として機能する導電層１７１と共通電極として機能する導電層１７３との間に、ＥＬ層１７２Ｒを有する。ＥＬ層１７２Ｒは、少なくとも赤色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｇが有するＥＬ層１７２Ｇは、少なくとも緑色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｂが有するＥＬ層１７２Ｂは、少なくとも青色の波長域に強度を有する光を発する発光性の有機化合物を有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。
画素電極として機能する導電層１７１は、発光素子毎に設けられている。また、共通電極として機能する導電層１７３は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電層１７１と共通電極として機能する導電層１７３のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極として機能する導電層１７１を透光性、共通電極として機能する導電層１７３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に画素電極として機能する導電層１７１を反射性、共通電極として機能する導電層１７３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電層１７１と共通電極として機能する導電層１７３の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
例えば、発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｒから射出される光１７５Ｒは、導電層１７３側に射出される。発光素子６１Ｇがトップエミッション型である場合、発光素子６１Ｇから射出される光１７５Ｇは、導電層１７３側に射出される。発光素子６１Ｂがトップエミッション型である場合、発光素子６１Ｂから射出される光１７５Ｂは、導電層１７３側に射出される。
画素電極として機能する導電層１７１の端部を覆って、絶縁層２７２が設けられている。絶縁層２７２の端部は、テーパー形状であることが好ましい。絶縁層２７２には、絶縁層３６３に用いることができる材料と同様の材料を用いることができる。
絶縁層２７２は、隣接する発光素子６１が意図せず電気的に短絡し、誤発光することを防ぐために設ける。また、ＥＬ層１７２の形成にメタルマスクを用いる場合、メタルマスクが導電層１７１に接触しないようにする機能も有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ画素電極として機能する導電層１７１の上面に接する領域と、絶縁層２７２の表面に接する領域と、を有する。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの端部は、絶縁層２７２上に位置する。
図５９Ｂに示すように、異なる２つの色を呈する発光素子のＥＬ層の間に隙間が設けられている。このように、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。
なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。ＭＭＬ構造の表示装置は、メタルマスクを用いずに作製するため、ＭＭ構造の表示装置よりも画素配置および画素形状などの設計自由度が高い。
また、共通電極として機能する導電層１７３上には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、保護層２７１が設けられている。保護層２７１は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。
保護層２７１としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層２７１としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１としては、ＡＬＤ法、ＣＶＤ法、およびスパッタリング法を用いて形成すればよい。なお、保護層２７１として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層２７１として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
保護層２７１として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１として、ＩＧＺＯを用いる場合、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いることができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７近傍の配合とすることができる。
図５９Ｃには、上記とは異なる例を示している。具体的には、図５９Ｃでは、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電層１７１と共通電極として機能する導電層１７３との間に白色の光を呈するＥＬ層１７２Ｗを有する。
ＥＬ層１７２Ｗとしては、例えば、それぞれの発光色が補色の関係になるように選択された、２の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。また、ＥＬ層１７２Ｗは３以上の発光層を有してもよい。
図５９Ｃには、３つの発光素子６１Ｗを並べて示している。左の発光素子６１Ｗの上部には着色層２６４Ｒが設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子６１Ｗの上部には緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗの上部には、青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。
ここで、隣接する２つの発光素子６１Ｗ間において、ＥＬ層１７２Ｗと、共通電極として機能する導電層１７３とがそれぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層１７２Ｗを介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、ＥＬ層１７２Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。
ＥＬ層１７２Ｗおよび共通電極として機能する導電層１７３の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
なお、ボトムエミッション型の発光素子の場合は、画素電極として機能する導電層１７１と絶縁層３６３との間に、着色層を設ければよい。
図５９Ｄには、上記とは異なる例を示している。具体的には、図５９Ｄは、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に絶縁層２７２が設けられていない構成である。当該構成とすることで、開口率の高い表示装置とすることができる。また、絶縁層２７２を設けないことで、発光素子６１の凹凸が低減されるため、表示装置の視野角が向上する。具体的には、視野角を１５０°以上１８０°度未満、好ましくは１６０°以上１８０°度未満、より好ましくは１６０°以上１８０°度未満にできる。
また、保護層２７１は、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面を覆っている。当該構成とすることで、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面から入り込みうる不純物（代表的には水など）を抑制することができる。また、隣接する発光素子６１間のリーク電流が低減されるため、彩度およびコントラスト比が向上し、かつ、消費電力が低減する。
また、図５９Ｄに示す構成においては、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３の上面形状が概略一致する。このような構造は、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３を形成したのち、レジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電層１７３をマスクとして、ＥＬ層１７２Ｒ、および導電層１７３を加工することから、セルファラインパターニングと呼称することもできる。なお、ここではＥＬ層１７２Ｒについて説明したが、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂについても同様の構成とすることができる。
また、図５９Ｄにおいては、保護層２７１上に、さらに保護層２７３が設けられる構造である。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（代表的にはＡＬＤ装置など）を用いて形成し、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）にて形成することにより、保護層２７１と、保護層２７３との間に領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層１７２ＲとＥＬ層１７２Ｇとの間、およびＥＬ層１７２ＧとＥＬ層１７２Ｂとの間に位置する。
なお、領域２７５は、例えば空気、窒素、酸素、二酸化炭素、および第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５には、例えば保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５には上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、ガスクロマトグラフィー法等により気体の同定等を行うことができる。または、スパッタリング法により保護層２７３を成膜する場合、保護層２７３の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層２７３をエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、アルゴン等の元素が検出される場合がある。
また、領域２７５の屈折率が、保護層２７１の屈折率より低い場合、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。
なお、図５９Ｄに示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、ＥＬ層１７２Ｒの側面とＥＬ層１７２Ｇの側面との間隔、またはＥＬ層１７２Ｇの側面とＥＬ層１７２Ｂの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
また、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ各発光素子からの光の混色またはクロストークなどを抑制できる。
また、領域２７５を充填材で埋めてもよい。充填材としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、フォトレジストを用いてもよい。充填材として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、または製造歩留まりを高くすることができるため、好適である。
図６０Ａには、上記とは異なる例を示している。具体的には、図６０Ａに示す構成は、図５９Ｄに示す構成と、絶縁層３６３の構成が異なる。絶縁層３６３は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層２７１が形成される。別言すると、断面視において、導電層１７１の下面よりも保護層２７１の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（代表的には、水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）をウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。
また、図６０Ｂには、上記とは異なる例を示している。具体的には、図６０Ｂに示す構成は、図６０Ａに示す構成に加え、絶縁層２７６と、マイクロレンズアレイ２７７と、を有する。絶縁層２７６は、接着層としての機能を有する。なお、絶縁層２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、使用者が表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁層２７６としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、図６０Ｃには、上記とは異なる例を示している。具体的には、図６０Ｃに示す構成は、図６０Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁層２７６を有し、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。図６０Ｃに示す構成は、図５９Ｃに示す構成の変形例でもある。
また、図６０Ｄには、上記とは異なる例を示している。具体的には、図６０Ｄに示す構成は、保護層２７１が導電層１７１およびＥＬ層１７２の側面に隣接して設けられている。また、導電層１７３は、各発光素子に共通な一続きの層として設けられている。また、図６０Ｄに示す構成では、領域２７５が充填材で埋められていることが好ましい。
発光素子６１に微小光共振器（マイクロキャビティ）構造を付与することにより発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与するには、導電層１７１と導電層１７３間の距離ｄとＥＬ層１７２の屈折率ｎの積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように構成すればよい。距離ｄは数式１で求めることができる。
ｄ＝ｍ×λ／（２×ｎ）　・・・　数式１。
数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて距離ｄが決定される。距離ｄは、ＥＬ層１７２の厚さに相当する。よって、ＥＬ層１７２ＧはＥＬ層１７２Ｂよりも厚く設けられ、ＥＬ層１７２ＲはＥＬ層１７２Ｇよりも厚く設けられる場合がある。
なお、厳密には、距離ｄは、反射電極として機能する導電層１７１における反射領域から半透過・半反射電極として機能する導電層１７３における反射領域までの距離である。例えば、導電層１７１が銀と透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）の積層であり、ＩＴＯがＥＬ層１７２側にある場合、ＩＴＯの膜厚を調整することで発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの厚さが同じであっても、該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。
しかしながら、導電層１７１および導電層１７３における反射領域の位置を厳密に決定することが困難な場合がある。この場合、導電層１７１と導電層１７３の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。
発光素子６１は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などにより構成される。発光素子６１の詳細な構成例については、他の実施の形態で説明する。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電層１７１から発光層までの光学距離をλ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを適宜調整することが好ましい。
また、光を導電層１７３側から射出する場合は、導電層１７３の反射率が透過率よりも大きいことが好ましい。導電層１７３の光の透過率を好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電層１７３の透過率を小さく（反射率を大きく）することで、マイクロキャビティの効果を高めることができる。
図６１Ａには、上記とは異なる例を示している。具体的には、図６１Ａに示す構成は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２が導電層１７１の端部を越えて延在している。例えば、発光素子６１ＲにおいてＥＬ層１７２Ｒが導電層１７１の端部を越えて延在している。また、発光素子６１ＧにおいてＥＬ層１７２Ｇが導電層１７１の端部を越えて延在している。発光素子６１ＢにおいてＥＬ層１７２Ｂが導電層１７１の端部を越えて延在している。
また、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２と保護層２７１は、絶縁層２７０を介して重なる領域を有する。また、隣接する発光素子６１の間の領域において、保護層２７１の上に絶縁層２７８が設けられている。
絶縁層２７８としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、絶縁層２７８として、フォトレジストを用いてもよい。絶縁層２７８として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
また、発光素子６１Ｒ、発光素子６１Ｇ、発光素子６１Ｂ、および絶縁層２７８の上に共通層１７４が設けられ、共通層１７４上に導電層１７３が設けられている。共通層１７４は、ＥＬ層１７２Ｒと接する領域と、ＥＬ層１７２Ｇと接する領域と、ＥＬ層１７２Ｂと接する領域と、を有する。共通層１７４は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂで共有されている。
共通層１７４としては、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、及び電子注入層のうち１つ以上を適用することができる。例えば、共通層１７４は、キャリア注入層（正孔注入層または電子注入層）であってもよい。また、共通層１７４は、ＥＬ層１７２の一部と言うこともできる。なお、共通層１７４は必要に応じて設ければよい。共通層１７４を設ける場合、ＥＬ層１７２に含まれる層のうち、共通層１７４と同じ機能を有する層を設けなくてもよい。
また、導電層１７３上に保護層２７３が設けられ、保護層２７３上に絶縁層２７６が設けられている。
また、図６１Ｂには、上記とは異なる例を示している。具体的には、図６１Ｂに示す構成は、図６１Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁層２７６を有し、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。図６１Ｂに示す構成は、図６０Ｃに示す構成の変形例でもある。
図６２Ａに、発光素子６１の上面概略図を示す。図５７Ａ１と同様に、図６２Ａは、複数の同じ発光色の発光素子６１を隣接して配置する例を示している。図６２Ａでは、２つの発光素子６１Ｒが隣接し、２つの発光素子６１Ｇが隣接し、２つの発光素子６１Ｂが隣接している。なお、３以上の同じ発光色の発光素子６１が隣接してもよい。また、図６２Ａでは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの発光色を有する構成について例示したがこれに限定されない。例えば、４つ以上の発光色を有する構成としてもよい。
なお、図６２Ａでは、発光素子６１の配置をストライプ配列で示していが、発光素子６１の配列方法はこれに限定されない。発光素子６１の配列方法として、デルタ配列、ジグザグ配列、Ｓストライプ配列、またはペンタイル配列などを用いることができる。
図６２Ｂおよび図６２Ｃは、図６２Ａ中の一点鎖線Ａ３−Ａ４に対応する断面概略図である。図６２Ｂは、図６０Ｃに示した構成の変形例に相当する。図６２Ｃは、図６０Ｄに示した構成の変形例に相当する。
同じ発光色の発光素子６１を複数まとめて１つの副画素として用いることで、再現可能な階調数を増やすことができる。よって、表示装置の表示品位を高めることができる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、表示装置１０の積層構成例について説明する。
図６３Ａおよび図６３Ｂに表示装置１０の斜視図を示す。図６３Ａに示す表示装置１０は、層５０に重ねて層６０を備える。層５０は、マトリクス状に配置された複数の画素回路５１と、第１駆動回路部２３１と、第２駆動回路部２３２と、入出力端子部２９と、を備える。層６０は、マトリクス状に配置された複数の発光素子６１を備える。
図６３Ａおよび図６３Ｂに示す表示装置１０は、１つの画素回路５１と１つの発光素子６１が電気的に接続されて、１つの画素２３０として機能する。よって、層５０が備える複数の画素回路５１と、層６０が備える複数の発光素子６１が重なる領域が表示領域２３５として機能する。図６３Ａおよび図６３Ｂに示す表示装置１０が備える画素２３０として、例えば、上記実施の形態に示した半導体装置１００Ａ、半導体装置１００Ｂ、または半導体装置１００Ｃを用いることができる。
表示装置１０の動作に必要な電力および信号などは、入出力端子部２９を介して表示装置１０に供給される。図６３Ａに示す表示装置１０では、周辺駆動回路が有するトランジスタと、画素２３０に含まれるトランジスタを同じ工程で形成できる。
また、図６３Ｂに示すように、表示装置１０を、層４０、層５０、および層６０を重ねて設ける構成としてもよい。図６３Ｂでは、層５０にマトリクス状に配置された複数の画素回路５１を設け、第１駆動回路部２３１と第２駆動回路部２３２は層４０に設けている。第１駆動回路部２３１と第２駆動回路部２３２を画素回路５１と異なる層に設けることで、表示領域２３５周囲の額縁の幅を狭くすることができるため、表示領域２３５の占有面積を拡大できる。
表示領域２３５の占有面積が拡大することで、表示領域２３５の解像度を高めることができる。表示領域２３５の解像度が一定の場合、１画素あたりの占有面積を増やすことができる。よって、表示領域２３５の発光輝度を高めることができる。また、１画素の占有面積に対する発光面積の割合（「開口率」ともいう。）を高めることができる。例えば、画素の開口率を、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、１画素あたりの占有面積の拡大によって、発光素子６１に供給する電流密度を低減できる。よって、発光素子６１に加わる負荷が軽減され、半導体装置１００の信頼性を高めることができる。よって、半導体装置１００を含む表示装置１０の信頼性を高めることができる。
また、表示領域２３５と周辺駆動回路などを積層することにより、それぞれを電気的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、半導体装置１００の動作速度を高めることができる。また、半導体装置１００の消費電力が低減される。
また、層４０は、周辺駆動回路だけでなく、ＣＰＵ２３（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＧＰＵ２４（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、記憶回路部２５を備えてもよい。本実施の形態などでは、ＣＰＵ２３、ＧＰＵ２４、および記憶回路部２５などの総称として「機能回路」という場合がある。
例えば、ＣＰＵ２３は、記憶回路部２５に記憶されたプログラムに従い、ＧＰＵ２４および層４０に設けられた回路の動作を制御する機能を備える。ＧＰＵ２４は、画像データを形成するための演算処理を行なう機能を備える。また、ＧＰＵ２４は、多くの行列演算（積和演算）を並列して行うことができるため、例えば、ニューラルネットワークを用いた演算処理を高速に行うことができる。ＧＰＵ２４は、例えば、記憶回路部２５に記憶されている補整データを用いて、画像データを補整する機能を備える。例えば、ＧＰＵ２４は、明るさ、色合い、および／またはコントラストなどを補正した画像データを生成する機能を備える。
ＧＰＵ２４を用いて画像データのアップコンバートまたはダウンコンバートを行なってもよい。また、層４０に超解像回路を設けてもよい。超解像回路は、表示領域２３５が備える任意の画素の電位を、当該画素の周囲の画素の電位と重みの積和演算によって決定する機能を備える。超解像回路は、表示領域２３５よりも解像度が小さい画像データを、アップコンバートする機能を備える。また、超解像回路は、表示領域２３５よりも解像度が大きい画像データを、ダウンコンバートする機能を備える。
超解像回路を備えることにより、ＧＰＵ２４の負荷を低減できる。例えば、ＧＰＵ２４では２Ｋ解像度（または４Ｋ解像度）までの処理を行い、超解像回路で４Ｋ解像度（または８Ｋ解像度）にアップコンバートすることで、ＧＰＵ２４の負荷を低減できる。ダウンコンバートも同様に行えばよい。
なお、層４０が備える機能回路は、これらの構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。例えば、複数の異なる電位を生成する電位生成回路、および／または、表示装置１０が備える回路毎に電力の供給および停止を制御するパワーマネージメント回路などを備えてもよい。
電力の供給および停止は、ＣＰＵ２３を構成する回路毎に行ってもよい。例えば、ＣＰＵ２３を構成する回路のうち、しばらく使用しないと判断された回路への電力供給を停止し、必要な時に電力供給を再開することで消費電力を低減できる。電力供給の再開時に必要なデータは、当該回路の停止前にＣＰＵ２３内の記憶回路、または記憶回路部２５などに記憶しておけばよい。回路の復帰時に必要なデータを記憶しておくことで、停止している回路の高速復帰が実現できる。なお、クロック信号の供給を停止することで、回路動作を停止させてもよい。
また、機能回路として、ＤＳＰ回路、センサ回路、通信回路および／またはＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などを備えてもよい。
周辺駆動回路と表示領域２３５を重ねて設ける場合は、周辺駆動回路と表示領域２３５の間に導電層７０１を設けてもよい。また、周辺駆動回路および機能回路と表示領域２３５を重ねて設ける場合は、周辺駆動回路および機能回路と表示領域２３５の間に導電層７０１を設けてもよい。
図６４Ａに、周辺駆動回路および機能回路と表示領域２３５の間に導電層７０１を有する表示装置１０の斜視図を示す。図６４Ｂは、図６４Ａに示した表示装置１０を表示領域２３５側から見た平面図である。なお、図６４Ｂでは、表示領域２３５と導電層７０１の関係を理解しやすくするため、表示領域２３５の一部の記載を省略している。
周辺駆動回路および機能回路のそれぞれは、動作時に電磁ノイズを発する恐れがある。当該電磁ノイズが表示領域２３５に達すると、表示装置１０の表示品位が低下する恐れがある。具体的には、表示領域２３５が有する画素回路５１のフローティングノード（ノードＮＤ１乃至ＮＤ４）に当該電磁ノイズが影響し、正確な電位保持が妨げられる場合がある。その結果、画素回路５１の安定動作が損なわれ、表示装置１０の表示品位が低下する。
周辺駆動回路および機能回路と表示領域２３５の間に導電層７０１を設けることで、周辺駆動回路および機能回路の動作時に生じる電磁ノイズを遮断し、表示品位の低下を防ぐことができる。また、電磁ノイズを遮断することで画素回路５１の動作が安定し、より高精度な電位制御が実現できる。よって、表示装置１０の表示品位を高めることができる。
また、導電層７０１側から見たときに、導電層７０１が表示領域２３５全体を覆うことが好ましい。よって、導電層７０１と表示領域２３５は、互いに重なる領域を有することが好ましい。また、表示領域２３５は、複数の画素回路５１を有する。よって、導電層７０１と複数の画素回路５１は、互いに重なる領域を有することが好ましい。
なお、導電層７０１は面状に限らず、網状またはストライプ状などであってもよい。導電層７０１の内部応力が大きい場合は、導電層７０１を広範囲の面状に設けると表示装置１０を構成する層に歪みが生じ、表示装置１０の信頼性が低下する場合がある。導電層７０１を網状またはストライプ状などにすることで、電磁ノイズの遮断と導電層７０１の応力緩和を実現できる。
図６５は、周辺駆動回路および機能回路と表示領域２３５の間に導電層７０２（導電層７０２ａ、導電層７０２ｂ、導電層７０２ｃ、導電層７０２ｄ、導電層７０２ｅ）を有する表示装置１０の斜視図である。図６５では、第１駆動回路部２３１と重ねて導電層７０２ａを設け、第２駆動回路部２３２と重ねて導電層７０２ｂを設け、ＣＰＵ２３と重ねて導電層７０２ｃを設け、ＧＰＵ２４と重ねて導電層７０２ｄを設け、記憶回路部２５と重ねて導電層７０２ｅを設ける例を示している。導電層７０２のそれぞれは、周辺駆動回路および機能回路のそれぞれを完全に覆うことが好ましい。ただし、周辺駆動回路および機能回路のそれぞれの一部を覆う構成としてもよい。
図６６Ａは、周辺駆動回路および機能回路と表示領域２３５の間に、導電層７０１および導電層７０２を有する表示装置１０の斜視図である。導電層７０２に加えて導電層７０１を設けることで、電磁ノイズの遮断効果をより高めることができる。
このように、導電層７０１および導電層７０２は、電磁シールド（「シールド層」または「遮蔽層」という場合がある。）として機能する。導電層７０１および導電層７０２は、フローティング状態であってもよいが、高電源電位ＶＤＤ、低電源電位ＶＳＳ、共通電位ＣＯＭ、または接地電位ＧＮＤなどの固定電位を供給されることが好ましい。例えば、導電層７０１および導電層７０２に接地電位ＧＮＤを供給すればよい。表示装置１０が導電層７０１および導電層７０２の双方を有する場合は、導電層７０１および導電層７０２を同電位としてもよいが、異なる電位としてもよい。また、導電層７０１および導電層７０２の一方をフローティング状態としてもよい。
また、図６６Ａでは、表示装置１０が電磁シールドとして機能する導電体を２層有する例を示しているが、電磁シールドとして機能する導電体を３層以上有してもよい。電磁シールドを多層にすることで、電磁ノイズの遮断効果を高めることができる。多層の電磁シールドを設ける場合は、電磁シールドの各層を、絶縁体を介して積層すればよい。
また、導電層７０１と同様に、導電層７０２も面状に限らず、網状（図６６Ｂ参照）またはストライプ状（図６６Ｃ参照）などであってもよい。
また、導電層７０１および導電層７０２に替えて、配線として機能する導電層を電磁シールドとして用いてもよい。例えば、アノード電位またはカソード電位などの固定電位を供給する配線を複数の画素回路５１よりも下層に形成し、当該配線を電磁シールドとして用いてもよい。配線として機能する導電層を電磁シールドとして用いることで、表示装置１０を構成する層の数を低減できる。よって、表示装置１０の生産性を高めることができる。
また、層４０が備える機能回路を構成するトランジスタの一部を層５０に設けてもよい。また、層５０が備える画素回路５１を構成するトランジスタの一部を層４０に設けてもよい。よって、機能回路を、ＳｉトランジスタとＯＳトランジスタを含んで構成してもよい。また、画素回路５１をＳｉトランジスタとＯＳトランジスタを含んで構成してもよい。
表示装置１０が備えるトランジスタは、ｎチャネル型トランジスタであってもよいし、ｐチャネル型トランジスタであってもよい。ｎチャネル型トランジスタとｐチャネル型トランジスタの双方を用いてもよい。例えば、表示装置１０が備える回路に、ｎチャネル型トランジスタとｐチャネル型トランジスタを組み合わせたＣＭＯＳ構造の構成を用いてもよい。
また、例えば、画素回路５１が、異なる半導体材料を用いた複数種類のトランジスタで構成される場合、トランジスタの種類毎に異なる層にトランジスタを設けてもよい。例えば、画素回路５１が、Ｓｉトランジスタを含む領域５１ａと、ＯＳトランジスタを含む領域５１ｂで構成される場合、領域５１ａを層４０に形成し、領域５１ｂを層５０に形成すればよい（図６７参照。）。また、領域５１ａと領域５１ｂを重ねて設けることで、画素回路５１の占有面積が低減される。よって、表示装置１０の精細度を高めることができる。
なお、領域５１ａに含まれるトランジスタとして、半導体層に低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ））を有するトランジスタ（以下、ＬＴＰＳトランジスタともいう。）を用いてもよい。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成をＬＴＰＯと呼称する場合がある。
領域５１ａと領域５１ｂが備えるトランジスタの導電型は異なっていてもよいし、同じであってもよい。例えば、領域５１ａがｐチャネル型トランジスタを備え、領域５１ｂがｎチャネル型トランジスタを備えてもよい。また、領域５１ａと領域５１ｂのそれぞれがｎチャネル型トランジスタを備えてもよい。また、領域５１ａと領域５１ｂのそれぞれが、ｎチャネル型トランジスタとｐチャネル型トランジスタを備えてもよい。
また、例えば、周辺駆動回路が、異なる半導体材料を用いた複数種類のトランジスタで構成される場合、トランジスタの種類毎に異なる層にトランジスタを設けてもよい。例えば、第１駆動回路部２３１が、Ｓｉトランジスタを含む領域２３１ａと、ＯＳトランジスタを含む領域２３１ｂで構成される場合、領域２３１ａを層４０に形成し、領域２３１ｂを層５０に形成すればよい。また、例えば、第２駆動回路部２３２が、Ｓｉトランジスタを含む領域２３２ａと、ＯＳトランジスタを含む領域２３２ｂで構成される場合、領域２３２ａを層４０に形成し、領域２３２ｂを層５０に形成すればよい。例えば、周辺駆動回路をＬＴＰＯで構成してもよい。
領域２３１ａと領域２３１ｂが備えるトランジスタの導電型は異なっていてもよいし、同じであってもよい。例えば、領域２３１ａがｐチャネル型トランジスタを備え、領域２３１ｂがｎチャネル型トランジスタを備えてもよい。また、領域２３１ａと領域２３１ｂのそれぞれがｎチャネル型トランジスタを備えてもよい。また、領域２３１ａと領域２３１ｂのそれぞれが、ｎチャネル型トランジスタとｐチャネル型トランジスタを備えてもよい。
領域２３２ａと領域２３２ｂが備えるトランジスタの導電型は異なっていてもよいし、同じであってもよい。例えば、領域２３２ａがｐチャネル型トランジスタを備え、領域２３２ｂがｎチャネル型トランジスタを備えてもよい。また、領域２３２ａと領域２３２ｂのそれぞれが、ｎチャネル型トランジスタとｐチャネル型トランジスタを備えてもよい。
図６３Ａおよび図６３Ｂに示した表示装置１０の変形例を図６８Ａおよび図６８Ｂに示す。図６８Ａに示す表示装置１０は、１つの画素回路５１と２つの発光素子６１（発光素子６１ａおよび発光素子６１ｂ）が電気的に接続される構成を備える。１つの画素回路５１で２つの発光素子６１の発光を交互に制御できる。すなわち、１つの画素回路５１で２つの画素２３０（画素２３０ａおよび画素２３０ｂ）の動作を制御できる。また、発光素子６１ａおよび発光素子６１ｂを同時に発光させることで、１つの画素２３０として機能することも可能である。
図６８Ａおよび図６８Ｂに示す表示装置１０が備える画素２３０として、例えば、上記実施の形態に示した半導体装置１００Ｆ、半導体装置１００Ｇ、または半導体装置１００Ｈを用いることができる。前述した通り、半導体装置１００Ｆ、半導体装置１００Ｇ、および半導体装置１００Ｈは画素密度の高い表示装置に好適である。
また、図６３Ｂに示す表示装置１０と同様に、図６８Ａに示す表示装置１０に層４０を設けてもよい（図６８Ｂ参照。）。
なお、本実施の形態では、１つの画素回路５１で２つの発光素子６１を制御する構成を示したが、１つの画素回路５１で３つ以上の発光素子６１を制御することも可能である。
＜表示モジュールの構成例＞
続いて、本発明の一態様に係る表示装置を含む表示モジュールの構成例について説明する。
図６９Ａ乃至図６９Ｃは、表示モジュール４００の斜視概略図である。表示モジュール４００は、表示装置１０の入出力端子部２９にＦＰＣ４０４（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔｓ）を備えた構造を有する。ＦＰＣ４０４は絶縁体でできたフィルムに配線を備えた構造を有する。また、ＦＰＣ４０４は、可撓性を有する。ＦＰＣ４０４は、外部から表示装置１０にビデオ信号、制御信号、および電源電位などを供給するための配線として機能する。また、ＦＰＣ４０４上にＩＣが実装されていてもよい。
図６９Ｂに示す表示モジュール４００は、プリント配線板４０１上に表示装置１０を備える構成を有する。プリント配線板４０１は、絶縁体でできた基板の内部または表面、もしくは、内部と表面に配線を備えた構造を有する。
図６９Ｂに示す表示モジュール４００では、表示装置１０の入出力端子部２９と、プリント配線板４０１の端子部４０２がワイヤ４０３を介して電気的に接続している。ワイヤ４０３はワイヤボンディングで形成できる。また、ワイヤボンディングは、ボールボンディングまたはウェッジボンディングを用いることができる。
ワイヤ４０３の形成後、樹脂材料などでワイヤ４０３を覆ってもよい。なお、表示装置１０とプリント配線板４０１の電気的な接続は、ワイヤボンディング以外の方法で行なってもよい。例えば、表示装置１０とプリント配線板４０１の電気的な接続を、異方性導電接着剤またはバンプなどで実現してもよい。
また、図６９Ｂに示す表示モジュール４００は、プリント配線板４０１の端子部４０２がＦＰＣ４０４と電気的に接続している。例えば、表示装置１０の入出力端子部２９が備える電極のピッチと、ＦＰＣ４０４が備える電極のピッチが異なる場合は、プリント配線板４０１を介して、入出力端子部２９とＦＰＣ４０４を電気的に接続してもよい。具体的には、プリント配線板４０１に形成された配線を用いて、入出力端子部２９が備える複数の電極の間隔（ピッチ）を、端子部４０２が備える複数の電極の間隔に変換できる。すなわち、入出力端子部２９が備える電極のピッチとＦＰＣ４０４が備える電極のピッチが異なる場合においても、両者の電極の電気的な接続を実現できる。
また、プリント配線板４０１には、抵抗素子、容量素子、半導体素子などの様々な素子を設けることができる。
また、図６９Ｃに示す表示モジュール４００のように、端子部４０２をプリント配線板４０１の下面（表示装置１０が設けられていない側の面）に設けられた接続部４０５と電気的に接続してもよい。例えば、接続部４０５をソケット形式の接続部にすることで、表示モジュール４００と他の機器との脱着を容易に行える。
図７０に、図６３Ａに示した表示装置１０の一部の断面構成例を示す。図７０に示す表示装置１０は、基板３０１、容量２４６、および、トランジスタ３１０を含む層５０と、発光素子６１Ｒ、発光素子６１Ｇ、発光素子６１Ｂを含む層６０を備える。層６０は、層５０が備える絶縁層３６３上に設けられている。
トランジスタ３１０は、基板３０１にチャネル形成領域を備えるトランジスタである。基板３０１としては、例えば単結晶シリコン基板などの半導体基板を用いることができる。トランジスタ３１０は、基板３０１の一部、導電層３１１、低抵抗領域３１２、絶縁層３１３、および、絶縁層３１４を備える。導電層３１１は、ゲート電極として機能する。絶縁層３１３は、基板３０１と導電層３１１の間に位置し、ゲート絶縁層として機能する。低抵抗領域３１２は、基板３０１に不純物がドープされた領域であり、ソースまたはドレインの一方として機能する。絶縁層３１４は、導電層３１１の側面を覆って設けられ、絶縁層として機能する。
また、基板３０１に埋め込まれるように、隣接する２つのトランジスタ３１０の間に素子分離層３１５が設けられている。
また、トランジスタ３１０を覆って絶縁層２６１が設けられ、絶縁層２６１上に容量２４６が設けられている。
容量２４６は、導電層２４１と、導電層２４５と、これらの間に位置する絶縁層２４３を備える。導電層２４１は容量２４６の一方の電極として機能し、導電層２４５は容量２４６の他方の電極として機能し、絶縁層２４３は容量２４６の誘電体として機能する。
導電層２４１は絶縁層２６１上に設けられ、絶縁層２５４に埋め込まれている。導電層２４１は、絶縁層２６１に埋め込まれたプラグ２６６によってトランジスタ３１０のソースまたはドレインの一方と電気的に接続されている。絶縁層２４３は導電層２４１を覆って設けられる。導電層２４５は、絶縁層２４３を介して導電層２４１と重なる領域に設けられている。
容量２４６を覆って、絶縁層２５５が設けられ、絶縁層２５５上に絶縁層３６３が設けられ、絶縁層３６３上に発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂが設けられている。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂ上には保護層４１５が設けられており、保護層４１５の上面には、樹脂層４１９を介して基板４２０が設けられている。
発光素子の画素電極は、絶縁層２５５および絶縁層３６３に埋め込まれたプラグ２５６、絶縁層２５４に埋め込まれた導電層２４１、および絶縁層２６１に埋め込まれたプラグ２６６によってトランジスタ３１０のソースまたはドレインの一方と電気的に接続されている。
図７１に、図７０に示した断面構成例の変形例を示す。図７１に示す表示装置１０の断面構成例では、トランジスタ３１０にかえてトランジスタ３２０を備える点が、図７０に示す断面構成例と主に相違する。なお、図７０と同様の部分については説明を省略することがある。
トランジスタ３２０は、チャネルが形成される半導体層に、金属酸化物（酸化物半導体ともいう）が適用されたトランジスタである。
トランジスタ３２０は、半導体層３２１、絶縁層３２３、導電層３２４、一対の導電層３２５、絶縁層３２６、および、導電層３２７を備える。
基板３３１としては、絶縁性基板または半導体基板を用いることができる。
基板３３１上に、絶縁層３３２が設けられている。絶縁層３３２は、基板３３１から水または水素などの不純物がトランジスタ３２０に拡散すること、および半導体層３２１から絶縁層３３２側に酸素が脱離することを防ぐバリア層として機能する。絶縁層３３２としては、例えば酸化アルミニウム膜、酸化ハフニウム膜、窒化シリコン膜などの、酸化シリコン膜よりも水素または酸素が拡散しにくい膜を用いることができる。
絶縁層３３２上に導電層３２７が設けられ、導電層３２７を覆って絶縁層３２６が設けられている。導電層３２７は、トランジスタ３２０の第１のゲート電極として機能し、絶縁層３２６の一部は、第１のゲート絶縁層として機能する。絶縁層３２６の少なくとも半導体層３２１と接する部分には、酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁層３２６の上面は、平坦化されていることが好ましい。
半導体層３２１は、絶縁層３２６上に設けられる。半導体層３２１は、半導体特性を備える金属酸化物（酸化物半導体ともいう）膜を備えることが好ましい。半導体層３２１に好適に用いることのできる材料の詳細については後述する。
一対の導電層３２５は、半導体層３２１上に接して設けられ、ソース電極およびドレイン電極として機能する。
また、一対の導電層３２５の上面および側面、並びに半導体層３２１の側面等を覆って絶縁層３２８が設けられ、絶縁層３２８上に絶縁層２６４が設けられている。絶縁層３２８は、半導体層３２１に絶縁層２６４等から水または水素などの不純物が拡散すること、および半導体層３２１から酸素が脱離することを防ぐバリア層として機能する。絶縁層３２８としては、上記絶縁層３３２と同様の絶縁膜を用いることができる。
絶縁層３２８および絶縁層２６４に、半導体層３２１に達する開口が設けられている。当該開口の内部において、絶縁層２６４、絶縁層３２８、および導電層３２５の側面、並びに半導体層３２１の上面に接する絶縁層３２３と、導電層３２４とが埋め込まれている。導電層３２４は、第２のゲート電極として機能し、絶縁層３２３は第２のゲート絶縁層として機能する。
導電層３２４の上面、絶縁層３２３の上面、および絶縁層２６４の上面は、それぞれ高さが概略一致するように平坦化処理され、これらを覆って絶縁層３２９および絶縁層２６５が設けられている。
絶縁層２６４および絶縁層２６５は、層間絶縁層として機能する。絶縁層３２９は、トランジスタ３２０に絶縁層２６５等から水または水素などの不純物が拡散することを防ぐバリア層として機能する。絶縁層３２９としては、上記絶縁層３２８および絶縁層３３２と同様の絶縁膜を用いることができる。
一対の導電層３２５の一方と電気的に接続するプラグ２７４は、絶縁層２６５、絶縁層３２９、および絶縁層２６４に埋め込まれるように設けられている。ここで、プラグ２７４は、絶縁層２６５、絶縁層３２９、絶縁層２６４、および絶縁層３２８のそれぞれの開口の側面、および導電層３２５の上面の一部を覆う導電層２７４ａと、導電層２７４ａの上面に接する導電層２７４ｂとを備えることが好ましい。このとき、導電層２７４ａとして、水素および酸素が拡散しにくい導電材料を用いることが好ましい。
図７２に、図６３Ｂに示した表示装置１０の一部の断面構成例を示す。図７２に示す表示装置１０は、層４０が備える基板３０１Ａにチャネルが形成されるトランジスタ３１０Ａと、層４０が備える基板３０１Ａにチャネルが形成されるトランジスタ３１０Ｂが積層された構成を備える。基板３０１Ａに基板３０１と同様の材料を用いることができる。
図７２に示す表示装置１０は、発光素子６１が設けられた層６０と、基板３０１Ｂ、トランジスタ３１０Ｂ、および容量２４６が設けられた層５０と、基板３０１Ａ、トランジスタ３１０Ａが設けられた層４０と、が貼り合された構成を備える。
基板３０１Ｂには、基板３０１Ｂを貫通するプラグ３４３が設けられる。プラグ３４３は、Ｓｉ貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）として機能する。また、プラグ３４３は、基板３０１Ｂの裏面（基板４２０側とは反対側の表面）に設けられる導電層３４２と電気的に接続されている。一方、基板３０１Ａには、絶縁層２６１上に導電層３４１が設けられている。
導電層３４１と、導電層３４２が接合されることで、層４０と層５０が電気的に接続される。
導電層３４１および導電層３４２としては、同じ導電性材料を用いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｓｎ、Ｚｎ、Ａｕ、Ａｇ、Ｐｔ、Ｔｉ、Ｍｏ、およびＷから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。特に、導電層３４１および導電層３４２に、銅を用いることが好ましい。これにより、Ｃｕ−Ｃｕ（カッパー・カッパー）直接接合技術（Ｃｕ（銅）のパッド同士を接続することで電気的導通を図る技術）を適用することができる。なお、導電層３４１と導電層３４２とは、バンプを介して接合されてもよい。
図７３に、図７２に示した断面構成例の変形例を示す。図７３に示す表示装置１０の断面構成例は、基板３０１Ａにチャネルが形成されるトランジスタ３１０Ａと、チャネルが形成される半導体層に金属酸化物を含むトランジスタ３２０とが積層された構成を備える。なお、図７０乃至図７２と同様の部分については説明を省略することがある。
図７３に示す層５０は、図７１に示した層５０から基板３３１を除いた構成を備える。また、図７３に示す層４０では、トランジスタ３１０Ａを覆って絶縁層２６１が設けられ、絶縁層２６１上に導電層２５１が設けられている。また導電層２５１を覆って絶縁層２６２が設けられ、絶縁層２６２上に導電層２５２が設けられている。導電層２５１および導電層２５２は、それぞれ配線として機能する。また、導電層２５２を覆って絶縁層２６３および絶縁層３３２が設けられ、絶縁層３３２上にトランジスタ３２０が設けられている。また、トランジスタ３２０を覆って絶縁層２６５が設けられ、絶縁層２６５上に容量２４６が設けられている。容量２４６とトランジスタ３２０とは、プラグ２７４により電気的に接続されている。層５０は、層４０が備える絶縁層２６３に重ねて設けられている。
トランジスタ３２０は、画素回路５１を構成するトランジスタとして用いることができる。また、トランジスタ３１０は、画素回路５１を構成するトランジスタ、または周辺駆動回路を構成するトランジスタとして用いることができる。また、トランジスタ３１０およびトランジスタ３２０は、演算回路または記憶回路などの機能回路を構成するトランジスタとして用いることができる。
このような構成とすることで、発光素子６１を含む層６０の直下に画素回路５１だけでなく周辺駆動回路などを形成することができる。よって、表示領域の周辺に駆動回路を設ける場合に比べて、表示装置を小型化することが可能となる。
図７４に、図６４Ａおよび図６４Ｂに示した表示装置１０の一部の断面構成例を示す。図７４は、図７０示した断面構成例の変形例である。図７４は、絶縁層２６３の上に導電層７０１が設けられ、導電層７０１上に絶縁層３３３が設けられている。また、絶縁層３３３の上に絶縁層３３２が設けられている。
導電層７０１は、層４０に含まれる回路から層５０に含まれる回路へ信号を供給するための導電体（プラグなど）とは電気的に接続しない。同様に、導電層７０１は、層５０に含まれる回路から層４０に含まれる回路へ信号を供給するための導電体（プラグなど）とは電気的に接続しない。
図７４では、導電層７０１を層４０と層５０の間に設ける断面構成例を示しているが、導電層７０１は層４０に設けてもよく、層５０に設けてもよい。
図７５に、図６６に示した表示装置１０の一部の断面構成例を示す。図７５は、図７４示した断面構成例の変形例でもある。図７５は、絶縁層２６３の上に導電層７０２が設けられ、導電層７０２上に絶縁層３３４が設けられている。また、絶縁層３３４の上に導電層７０１が設けられ、導電層７０１上に絶縁層３３３が設けられている。また、絶縁層３３３の上に絶縁層３３２が設けられている。
導電層７０１と同様に、導電層７０２は、層４０に含まれる回路から層５０に含まれる回路へ信号を供給するための導電体（プラグなど）とは電気的に接続しない。また、導電層７０２は、層５０に含まれる回路から層４０に含まれる回路へ信号を供給するための導電体（プラグなど）とは電気的に接続しない。なお、導電層７０１と導電層７０２は、電気的に接続してもよい。
図７５では、導電層７０１および導電層７０２を層４０と層５０の間に設ける断面構成例を示しているが、導電層７０１および導電層７０２を層４０に設けてもよく、層５０に設けてもよい。また、導電層７０２を層４０に設け、導電層７０１を層５０に設けてもよい。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態１０）
本発明の一態様に係る表示装置１０は、インターレース駆動を用いた画像表示を実現できる。本実施の形態では、表示装置１０のインターレース駆動について説明する。
［駆動方法１］
図７６Ａに表示装置１０のブロック図を示す。図７６Ａでは、ｍ行ｎ列のマトリクス状に配置された画素２３０のうち、４行３列分の画素２３０を示している。１行目の画素２３０は配線ＧＬａ［１］を介して第１駆動回路部２３１と電気的に接続されている。２行目の画素２３０は配線ＧＬａ［２］を介して第１駆動回路部２３１と電気的に接続されている。３行目の画素２３０は配線ＧＬａ［３］を介して第１駆動回路部２３１と電気的に接続されている。４行目の画素２３０は配線ＧＬａ［４］を介して第１駆動回路部２３１と電気的に接続されている。配線ＧＬａは走査線として機能する。
また、１列目の画素２３０は配線ＤＬ［１］を介して第２駆動回路部２３２と電気的に接続されている。２列目の画素２３０は配線ＤＬ［２］を介して第２駆動回路部２３２と電気的に接続されている。３列目の画素２３０は配線ＤＬ［３］を介して第２駆動回路部２３２と電気的に接続されている。配線ＤＬはビデオ信号線として機能する。
図７６Ａでは、４行３列目の画素２３０を画素２３０［４，３］と示している。また、ｍ行３列目の画素２３０を画素２３０［ｍ，３］と示している。なお、図７６Ａでは、配線ＧＬａおよび配線ＤＬ以外の配線の記載を省略している。
第１駆動回路部２３１にはスタートパルスＶＳＰおよびクロック信号ＶＣＬＫが供給される。
図７６Ｂは、図７６Ａに示した表示装置１０の動作を説明するタイミングチャートである。第１駆動回路部２３１にスタートパルスＶＳＰが供給されると、クロック信号ＶＣＬＫと同期して配線ＧＬａが順に選択される。配線ＧＬａが選択されている期間中に、第２駆動回路部２３２から画素２３０にビデオ信号が供給される。配線ＧＬａ［１］から配線ＧＬａ［ｍ］までを順次選択する期間のことを、「フレーム」または「フレーム期間」という。一般に、画像表示期間中は配線ＧＬａ［１］から配線ＧＬａ［ｍ］までの選択が繰り返し行われる。よって、スタートパルスＶＳＰはフレーム期間ごとに供給される。
例えば、表示する映像ソースなどによっては、表示装置１０の画素密度よりも低い画素密度であっても表示品位に遜色がない場合がある。この時、１フレーム毎に奇数行と偶数行の配線ＧＬａの選択を切り換えることで、表示品位を維持しながら発光素子６１への負荷を軽減できる。よって、表示装置１０の信頼性を高めることができる。
図７６Ｂに示すタイミングチャートでは、第１フレーム（奇数フレーム）では奇数行の配線ＧＬａが順次選択され、偶数行の配線ＧＬａは選択されない動作例を示している。また、第２フレーム（偶数フレーム）では偶数行の配線ＧＬａが順次選択され、奇数行の配線ＧＬａは選択されない動作例を示している。なお、奇数フレームに偶数行の配線ＧＬａを順次選択し、偶数フレームに奇数行の配線ＧＬａを順次選択してもよい。このように、フレーム毎にビデオ信号を書き込む行を切り換える駆動方法を「インターレース」または「インターレース駆動」という。また、１フレームで全ての画素にビデオ信号を書き込む駆動方法を「プログレッシブ」または「プログレッシブ駆動」という。
なお、発光輝度を大きくしたい場合などでは、インターレース駆動を行なわずに、発光素子６１ａと発光素子６１ｂを同時に発光させ、プログレッシブ駆動で表示動作を行なえばよい。または、インターレース駆動時のフレーム周波数を高くしてもよい。フレーム周波数は、６０Ｈｚ以上が好ましく、１２０Ｈｚ以上がより好ましく、２４０Ｈｚ以上がさらに好ましい。インターレース駆動とプログレッシブ駆動は、適宜切り替えて用いることができる。
［駆動方法２］
続いて、画素２３０として、半導体装置１００Ｆまたは半導体装置１００Ｇを用いる場合のインターレース駆動について図７７を用いて説明する。なお、説明の繰り返しを減らすため、主に図７６と異なる部分について説明する。
上記実施の形態に示したように、半導体装置１００Ｆおよび半導体装置１００Ｇのそれぞれは、カソードが配線１０４ａと電気的に接続する発光素子６１ａ、およびカソードが配線１０４ｂと電気的に接続する発光素子６１ｂを備える。
図７７Ａは、画素２３０として、半導体装置１００Ｆまたは半導体装置１００Ｇを用いた表示装置１０のブロック図である。図７７Ａでは、奇数行の画素２３０が配線１０４ａと電気的に接続し、偶数行の画素２３０が配線１０４ｂと電気的に接続している。なお、偶数行の画素２３０が配線１０４ａと電気的に接続し、奇数行の画素２３０が配線１０４ｂと電気的に接続してもよい。
なお、図７７Ａでは、配線ＧＬａおよび配線ＤＬ以外の配線の記載を省略している。
また、半導体装置１００Ｆおよび半導体装置１００Ｇは、１つの画素回路５１で発光素子６１ａおよび発光素子６１ｂを駆動可能なため、配線ＧＬａの数を半減できる。図７７Ａでは、１行目の画素２３０と２行目の画素２３０が１本目の配線ＧＬａである配線ＧＬａ［１］と電気的に接続し、３行目の画素２３０と４行目の画素２３０が２本目の配線ＧＬａである配線ＧＬａ［２］と電気的に接続している。
図７７Ａでは、ｍ行目の画素２３０と電気的に接続する配線ＧＬａを配線ＧＬａ［ｐ］と示している。ｍが偶数の場合、ｐはｍの半数であり、ｍが奇数の場合、ｐはｍ＋１の半数である。
また、奇数行の画素２３０に発光素子６１ａを用い、偶数行の画素２３０に発光素子６１ｂを用いる。なお、偶数行の画素２３０に発光素子６１ａを用い、奇数行の画素２３０に発光素子６１ｂを用いてもよい。
図７７Ｂは、図７７Ａに示した表示装置１０の動作を説明するタイミングチャートである。１本目からｐ本目までの配線ＧＬａは、フレーム毎にクロック信号ＶＣＬＫと同期しながら順次選択される。また、第１フレーム（奇数フレーム）において、配線１０４ａに電位Ｖｃを供給し、配線１０４ｂに電位Ｖａを供給する。また、第２フレーム（偶数フレーム）において、配線１０４ａに電位Ｖａを供給し、配線１０４ｂに電位Ｖｃを供給する。このようにしてインターレース駆動を実現できる。
上記実施の形態に示した様に、半導体装置１００Ｆおよび半導体装置１００Ｇは、発光素子６１の発光を制御する画素回路５１Ｆおよび画素回路５１Ｇの占有面積が小さいため、表示装置の精細度の向上に好適である。画素２３０に半導体装置１００Ｆまたは半導体装置１００Ｇを用いる表示装置１０を、インターレース駆動で動作させることによって、画素密度の高い表示装置を実現できる。
［駆動方法３］
続いて、画素２３０として、半導体装置１００Ｈを用いる場合のインターレース駆動について図７８を用いて説明する。なお、図７８は図７７の変形例である。よって、説明の繰り返しを減らすため、主に図７７と異なる部分について説明する。
上記実施の形態に示したように、半導体装置１００Ｈは、回路５２ａ、回路５２ｂ、発光素子６１ａ、および発光素子６１ｂを備える。回路５２ａは発光素子６１ａを発光させるかさせないかを選択するスイッチとして機能し、回路５２ｂは発光素子６１ｂを発光させるかさせないかを選択するスイッチとして機能する。また、回路５２ａは配線ＧＬｃと電気的に接続され、回路５２ｂは配線ＧＬｄと電気的に接続される。
奇数行の画素２３０に発光素子６１ａを用いる場合、奇数行の画素２３０に配線ＧＬｃが電気的に接続される。また、偶数行の画素２３０に発光素子６１ｂを用いる場合、偶数行の画素２３０に配線ＧＬｄが電気的に接続される。
図７８Ｂは、図７８Ａに示した表示装置１０の動作を説明するタイミングチャートである。１本目からｐ本目までの配線ＧＬａは、フレーム毎にクロック信号ＶＣＬＫと同期しながら順次選択される。また、第１フレーム（奇数フレーム）において、配線ＧＬａと同期して配線ＧＬｃが順次選択される。例えば、配線ＧＬａ［１］が選択された場合に、配線ＧＬｃ［１］も選択される。第１フレーム（奇数フレーム）において、全ての配線ＧＬｄは選択されない。よって、発光素子６１ａが発光し、発光素子６１ｂは発光しない。
第２フレーム（偶数フレーム）において、配線ＧＬａと同期して配線ＧＬｄが順次選択される。例えば、配線ＧＬａ［１］が選択された場合に、配線ＧＬｄ［１］も選択される。第２フレーム（偶数フレーム）において、全ての配線ＧＬｃは選択されない。よって、発光素子６１ｂが発光し、発光素子６１ａは発光しない。このようにしてインターレース駆動を実現できる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態１１）
本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例＞
図７９Ａ、図７９Ｂ、および図７９Ｃは、本発明の一態様に係る半導体装置に用いることができるトランジスタ５００の上面図および断面図である。本発明の一態様に係る半導体装置に、トランジスタ５００を適用できる。
図７９Ａは、トランジスタ５００の上面図である。また、図７９Ｂ、および図７９Ｃは、トランジスタ５００の断面図である。ここで、図７９Ｂは、図７９ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル長方向の断面図でもある。また、図７９Ｃは、図７９ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル幅方向の断面図でもある。なお、図７９Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図７９に示すように、トランジスタ５００は、基板（図示しない。）の上に配置された金属酸化物５３１ａと、金属酸化物５３１ａの上に配置された金属酸化物５３１ｂと、金属酸化物５３１ｂの上に、互いに離隔して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された金属酸化物５３１ｃと、を有する。ここで、図７９Ｂおよび図７９Ｃに示すように、導電体５６０の上面は、絶縁体５５０、絶縁体５５４、金属酸化物５３１ｃ、および絶縁体５８０の上面と略一致することが好ましい。なお、以下において、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃをまとめて金属酸化物５３１という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
図７９に示すトランジスタ５００では、導電体５４２ａおよび導電体５４２ｂの導電体５６０側の側面が、概略垂直な形状を有している。なお、図７９に示すトランジスタ５００は、これに限られるものではなく、導電体５４２ａおよび導電体５４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体５４２ａおよび導電体５４２ｂの対向する側面が、複数の面を有していてもよい。
図７９に示すように、絶縁体５２４、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および金属酸化物５３１ｃと、絶縁体５８０と、の間に絶縁体５５４が配置されることが好ましい。ここで、絶縁体５５４は、図７９Ｂおよび図７９Ｃに示すように、金属酸化物５３１ｃの側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａおよび金属酸化物５３１ｂの側面、並びに絶縁体５２４の上面に接することが好ましい。
なお、トランジスタ５００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物５３１ｂと金属酸化物５３１ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物５３１ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物５３１ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物５３１ａと同様の組成を有することが好ましい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ５００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
図７９に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。
トランジスタ５００は、基板（図示しない。）の上に配置された絶縁体５１４と、絶縁体５１４の上に配置された絶縁体５１６と、絶縁体５１６に埋め込まれるように配置された導電体５０５と、絶縁体５１６と導電体５０５の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、を有することが好ましい。絶縁体５２４の上に金属酸化物５３１ａが配置されることが好ましい。
トランジスタ５００の上に、層間膜として機能する絶縁体５７４、および絶縁体５８１が配置されることが好ましい。ここで、絶縁体５７４は、導電体５６０、絶縁体５５０、絶縁体５５４、金属酸化物５３１ｃ、および絶縁体５８０の上面に接して配置されることが好ましい。
絶縁体５２２、絶縁体５５４、および絶縁体５７４は、水素（例えば、水素原子、水素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、絶縁体５５４、および絶縁体５７４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より水素透過性が低いことが好ましい。また、絶縁体５２２、および絶縁体５５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、および絶縁体５５４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より酸素透過性が低いことが好ましい。
ここで、絶縁体５２４、金属酸化物５３１、および絶縁体５５０は、絶縁体５８０および絶縁体５８１と、絶縁体５５４、および絶縁体５７４によって離隔されている。ゆえに、絶縁体５２４、金属酸化物５３１、および絶縁体５５０に、絶縁体５８０および絶縁体５８１に含まれる水素等の不純物および過剰な酸素が混入することを抑制できる。
トランジスタ５００と電気的に接続し、プラグとして機能する導電体５４５（導電体５４５ａ、および導電体５４５ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体５４５の側面に接して絶縁体５４１（絶縁体５４１ａ、および絶縁体５４１ｂ）が設けられる。つまり、絶縁体５５４、絶縁体５８０、絶縁体５７４、および絶縁体５８１の開口の内壁に接して絶縁体５４１が設けられる。また、絶縁体５４１の側面に接して導電体５４５の第１の導電体が設けられ、さらに内側に導電体５４５の第２の導電体が設けられる構成にしてもよい。ここで、導電体５４５の上面の高さと、絶縁体５８１の上面の高さは同程度にできる。なお、トランジスタ５００では、導電体５４５の第１の導電体および導電体５４５の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５４５を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ５００は、チャネル形成領域を含む金属酸化物５３１（金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物５３１のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）またはコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、またはスズ（Ｓｎ）の一以上とすることが好ましい。また、元素Ｍは、ＧａおよびＳｎのいずれか一方または双方を有することがさらに好ましい。
また、図７９Ｂに示すように、金属酸化物５３１ｂは、導電体５４２と重ならない領域の膜厚が、導電体５４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体５４２ａおよび導電体５４２ｂを形成する際に、金属酸化物５３１ｂの上面の一部を除去することにより形成される。金属酸化物５３１ｂの上面には、導電体５４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物５３１ｂの上面の導電体５４２ａと導電体５４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ５００の詳細な構成について説明する。
導電体５０５は、金属酸化物５３１、および導電体５６０と、重なる領域を有するように配置する。また、導電体５０５は、絶縁体５１６に埋め込まれて設けることが好ましい。
導電体５０５は、導電体５０５ａ、導電体５０５ｂ、および導電体５０５ｃを有する。導電体５０５ａは、絶縁体５１６に設けられた開口の底面および側壁に接して設けられる。導電体５０５ｂは、導電体５０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体５０５ｂの上面は、導電体５０５ａの上面および絶縁体５１６の上面より低くなる。導電体５０５ｃは、導電体５０５ｂの上面、および導電体５０５ａの側面に接して設けられる。ここで、導電体５０５ｃの上面の高さは、導電体５０５ａの上面の高さおよび絶縁体５１６の上面の高さと略一致する。つまり、導電体５０５ｂは、導電体５０５ａおよび導電体５０５ｃに包み込まれる構成になる。
導電体５０５ａおよび導電体５０５ｃは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５０５ａおよび導電体５０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体５０５ｂに含まれる水素等の不純物が、絶縁体５２４等を介して、金属酸化物５３１に拡散することを抑制できる。また、導電体５０５ａおよび導電体５０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体５０５ｂが酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウム等を用いることが好ましい。したがって、導電体５０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体５０５ａは、窒化チタンを用いればよい。
また、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体５０５ｂは、タングステンを用いればよい。
ここで、導電体５６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０５は、金属酸化物５３１におけるチャネル形成領域よりも、大きく設けるとよい。特に、図７９Ｃに示すように、導電体５０５は、金属酸化物５３１のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物５３１のチャネル幅方向における側面の外側において、導電体５０５と、導電体５６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、金属酸化物５３１のチャネル形成領域を電気的に取り囲むことができる。
図７９Ｃに示すように、導電体５０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体５０５の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体５１４は、水または水素等の不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体５１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体５１４として、酸化アルミニウムまたは窒化シリコン等を用いることが好ましい。これにより、水または水素等の不純物が絶縁体５１４よりも基板側からトランジスタ５００側に拡散することを抑制できる。または、絶縁体５２４等に含まれる酸素が、絶縁体５１４よりも基板側に、拡散することを抑制できる。
層間膜として機能する絶縁体５１６、絶縁体５８０、および絶縁体５８１は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１６、絶縁体５８０、および絶縁体５８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体５２２および絶縁体５２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物５３１と接する絶縁体５２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体５２４は、酸化シリコンまたは酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物５３１に接して設けることにより、金属酸化物５３１中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
絶縁体５２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
図７９Ｃに示すように、絶縁体５２４は、絶縁体５５４と重ならず、且つ金属酸化物５３１ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体５２４において、絶縁体５５４と重ならず、且つ金属酸化物５３１ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体５２２は、絶縁体５１４等と同様に、水または水素等の不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５２２は、絶縁体５２４より水素透過性が低いことが好ましい。絶縁体５２２、絶縁体５５４、および絶縁体５７４によって、絶縁体５２４、金属酸化物５３１、および絶縁体５５０等を囲むことにより、外方から水または水素等の不純物がトランジスタ５００に侵入することを抑制することができる。
さらに、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５２２は、絶縁体５２４より酸素透過性が低いことが好ましい。絶縁体５２２が、酸素および不純物の拡散を抑制する機能を有することで、金属酸化物５３１が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体５０５が、絶縁体５２４および金属酸化物５３１が有する酸素と反応することを抑制することができる。
絶縁体５２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、金属酸化物５３１からの酸素の放出、ならびに、トランジスタ５００の周辺部から金属酸化物５３１への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体５２２の下に絶縁体５２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物５３１は、金属酸化物５３１ａと、金属酸化物５３１ａ上の金属酸化物５３１ｂと、金属酸化物５３１ｂ上の金属酸化物５３１ｃと、を有する。金属酸化物５３１ｂ下に金属酸化物５３１ａを有することで、金属酸化物５３１ａよりも下方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。また、金属酸化物５３１ｂ上に金属酸化物５３１ｃを有することで、金属酸化物５３１ｃよりも上方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物５３１は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物５３１が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物５３１ａを構成する全元素の原子数に対する、金属酸化物５３１ａに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。ここで、金属酸化物５３１ｃは、金属酸化物５３１ａまたは金属酸化物５３１ｂに用いることができる金属酸化物を用いることができる。
金属酸化物５３１ａおよび金属酸化物５３１ｃの伝導帯下端のエネルギーが、金属酸化物５３１ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物５３１ａおよび金属酸化物５３１ｃの電子親和力が、金属酸化物５３１ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物５３１ｃは、金属酸化物５３１ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物５３１ｃを構成する全元素の原子数に対する、金属酸化物５３１ｃに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ｃに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
ここで、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物５３１ａと金属酸化物５３１ｂとの界面、および金属酸化物５３１ｂと金属酸化物５３１ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物５３１ａと金属酸化物５３１ｂ、金属酸化物５３１ｂと金属酸化物５３１ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物５３１ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物５３１ａおよび金属酸化物５３１ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物５３１ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、またはＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物５３１ｃとして用いてもよい。
具体的には、金属酸化物５３１ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｃを積層構造とする場合の具体例として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物５３１ｂとなる。金属酸化物５３１ａ、金属酸化物５３１ｃを上述の構成とすることで、金属酸化物５３１ａと金属酸化物５３１ｂとの界面、および金属酸化物５３１ｂと金属酸化物５３１ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流、および高い周波数特性を得ることができる。なお、金属酸化物５３１ｃを積層構造とした場合、上述の金属酸化物５３１ｂと、金属酸化物５３１ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物５３１ｃが有する構成元素が、絶縁体５５０側に拡散することを抑制することが期待される。より具体的には、金属酸化物５３１ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体５５０側に拡散しうるＩｎを抑制することができる。絶縁体５５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物５３１ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
金属酸化物５３１ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物５３１と接するように上記導電体５４２を設けることで、金属酸化物５３１の導電体５４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物５３１の導電体５４２近傍において、導電体５４２に含まれる金属と、金属酸化物５３１の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物５３１の導電体５４２近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体５４２ａと導電体５４２ｂの間の領域は、絶縁体５８０の開口に重畳して形成される。これにより、導電体５４２ａと導電体５４２ｂの間に導電体５６０を自己整合的に配置することができる。
絶縁体５５０は、ゲート絶縁体として機能する。絶縁体５５０は、金属酸化物５３１ｃの上面に接して配置することが好ましい。絶縁体５５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体５５０は、絶縁体５２４と同様に、絶縁体５５０中の水または水素等の不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。これにより、絶縁体５５０の酸素による導電体５６０の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンまたは酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体５５０と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウム等から選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体５６０は、図７９では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
図７９Ａおよび図７９Ｃに示すように、金属酸化物５３１ｂの導電体５４２と重ならない領域、言い換えると、金属酸化物５３１のチャネル形成領域において、金属酸化物５３１の側面が導電体５６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体５６０の電界を、金属酸化物５３１の側面に作用させやすくなる。よって、トランジスタ５００のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体５５４は、絶縁体５１４等と同様に、水または水素等の不純物が、絶縁体５８０側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５５４は、絶縁体５２４より水素透過性が低いことが好ましい。さらに、図７９Ｂおよび図７９Ｃに示すように、絶縁体５５４は、金属酸化物５３１ｃの側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａおよび金属酸化物５３１ｂの側面、並びに絶縁体５２４の上面に接することが好ましい。このような構成にすることで、絶縁体５８０に含まれる水素が、導電体５４２ａ、導電体５４２ｂ、金属酸化物５３１ａ、金属酸化物５３１ｂおよび絶縁体５２４の上面または側面から金属酸化物５３１に侵入することを抑制できる。
さらに、絶縁体５５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５５４は、絶縁体５８０または絶縁体５２４より酸素透過性が低いことが好ましい。
絶縁体５５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体５５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体５２４の絶縁体５５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体５２４を介して金属酸化物５３１中に酸素を供給することができる。ここで、絶縁体５５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から絶縁体５８０へ拡散することを防ぐことができる。また、絶縁体５２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物５３１のチャネル形成領域に酸素が供給される。これにより、金属酸化物５３１の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体５５４として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体５５４によって、絶縁体５２４、絶縁体５５０、および金属酸化物５３１が覆うことで、絶縁体５８０は、絶縁体５５４によって、絶縁体５２４、金属酸化物５３１、および絶縁体５５０と離隔されている。これにより、トランジスタ５００の外方から水素等の不純物が浸入することを抑制できるため、トランジスタ５００に良好な電気特性および信頼性を与えることができる。
絶縁体５８０は、絶縁体５５４を介して、絶縁体５２４、金属酸化物５３１、および導電体５４２上に設けられる。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体５８０中の水または水素等の不純物濃度が低減されていることが好ましい。また、絶縁体５８０の上面は、平坦化されていてもよい。
絶縁体５７４は、絶縁体５１４等と同様に、水または水素等の不純物が、上方から絶縁体５８０に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５７４として、例えば、絶縁体５１４、絶縁体５５４等に用いることができる絶縁体を用いればよい。
絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４等と同様に、膜中の水または水素等の不純物濃度が低減されていることが好ましい。
絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４に形成された開口に、導電体５４５ａおよび導電体５４５ｂを配置する。導電体５４５ａおよび導電体５４５ｂは、導電体５６０を挟んで対向して設ける。なお、導電体５４５ａおよび導電体５４５ｂの上面の高さは、絶縁体５８１の上面と、同一平面上としてもよい。
なお、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して、絶縁体５４１ａが設けられ、その側面に接して導電体５４５ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体５４２ａが位置しており、導電体５４５ａが導電体５４２ａと接する。同様に、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して、絶縁体５４１ｂが設けられ、その側面に接して導電体５４５ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体５４２ｂが位置しており、導電体５４５ｂが導電体５４２ｂと接する。
導電体５４５ａおよび導電体５４５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５４５ａおよび導電体５４５ｂは積層構造としてもよい。
導電体５４５を積層構造とする場合、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２、絶縁体５５４、絶縁体５８０、絶縁体５７４、絶縁体５８１と接する導電体には、上述の、水または水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウム等を用いることが好ましい。また、水または水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体５８０に添加された酸素が導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。また、絶縁体５８１より上層から水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。
絶縁体５４１ａおよび絶縁体５４１ｂとして、例えば、絶縁体５５４等に用いることができる絶縁体を用いればよい。絶縁体５４１ａおよび絶縁体５４１ｂは、絶縁体５５４に接して設けられるため、絶縁体５８０等から水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。また、絶縁体５８０に含まれる酸素が導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。
図示しないが、導電体５４５ａの上面、および導電体５４５ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
［基板］
トランジスタ５００を形成する基板として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板として、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板等がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
［絶縁体］
絶縁体として、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
比誘電率の高い絶縁体として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物等がある。
比誘電率が低い絶縁体として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂等がある。
酸化物半導体を用いたトランジスタは、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体５１４、絶縁体５２２、絶縁体５５４、および絶縁体５７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコン等の金属窒化物を用いることができる。
ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを金属酸化物５３１と接する構造とすることで、金属酸化物５３１が有する酸素欠損を補償することができる。
［導電体］
導電体として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態１２）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図８０Ａを用いて説明を行う。図８０Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図８０Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、およびＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、およびｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、およびｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
なお、図８０Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、「Ｃｒｙｓｔａｌ（結晶）」もしくはエネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図８０Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図８０Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図８０Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図８０Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
図８０Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図８０Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度（Ｉｎｔｅｎｓｉｔｙ）が検出された角度を軸に左右非対称である。
膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図８０Ｃに示す。図８０Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図８０Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図８０Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
〔酸化物半導体の構造〕
なお、酸化物半導体は、結晶構造に着目した場合、図８０Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ−ＯＳ、およびｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、およびａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成等により変動する場合がある。
例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、およびＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入および／または欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物および欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
［酸化物半導体の構成］
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
特に、チャネルが形成される半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＧＺＯ」とも記す）を用いることが好ましい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＺＯ」とも記す）を用いてもよい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＧＺＯ」とも記す）を用いてもよい。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンおよび／または炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンおよび炭素の濃度と、酸化物半導体との界面近傍のシリコンおよび炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態１３）
本実施の形態では、本発明の一態様に係る半導体装置を適用可能な電子機器について説明する。
本発明の一態様に係る半導体装置を、電子機器の表示部に適用することができる。したがって、表示品位の高い電子機器を実現できる。または、極めて高精細な電子機器を実現できる。または、信頼性の高い電子機器を実現できる。
本発明の一態様に係る半導体装置などを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化とスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジン、または蓄電体からの電力を用いた電動機により推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、宇宙船などが挙げられる。
本発明の一態様に係る電子機器は、二次電池（バッテリ）を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、リチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様に係る電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、表示部の一部を主として画像情報を表示し、別の一部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
本発明の一態様に係る半導体装置は、高精細な画像を表示することができる。そのため、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、および電子書籍端末などに好適に用いることができる。例えば、ＶＲ機器またはＡＲ機器などのｘＲ機器に好適に用いることができる。
図８１Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。なお、カメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタン等としての機能を有する。
カメラ８０００の表示部８００２、およびファインダー８１００の表示部８１０２に、本発明の一態様に係る半導体装置を適用できる。なお、ファインダー８１００は、カメラ８０００に内蔵されていてもよい。
図８１Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
表示部８２０４に、本発明の一態様に係る半導体装置を適用できる。
図８１Ｃ乃至図８１Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
表示部８３０２に、本発明の一態様に係る半導体装置を適用できる。本発明の一態様に係る半導体装置は、極めて高い精細度を実現することも可能である。例えば、図８１Ｅのようにレンズ８３０５を用いて表示を拡大して視認される場合でも、使用者に画素が視認されにくい。つまり、表示部８３０２を用いて、使用者に現実感の高い映像を視認させることができる。
図８１Ｆは、ゴーグル型のヘッドマウントディスプレイ８４００の外観を示す図である。ヘッドマウントディスプレイ８４００は、一対の筐体８４０１と、装着部８４０２と、緩衝部材８４０３と、を有する。一対の筐体８４０１内には、それぞれ、表示部８４０４およびレンズ８４０５が設けられる。一対の表示部８４０４に互いに異なる画像を表示させることで、視差を用いた３次元表示を行うことができる。
使用者は、レンズ８４０５を通して表示部８４０４を視認することができる。レンズ８４０５はピント調整機構を有し、使用者の視力に応じて位置を調整することができる。表示部８４０４は、正方形または横長の長方形であることが好ましい。これにより、臨場感を高めることができる。
装着部８４０２は、使用者の顔のサイズに応じて調整でき、かつ、ずれ落ちることのないよう、可塑性および弾性を有することが好ましい。また、装着部８４０２の一部は、骨伝導イヤフォンとして機能する振動機構を有していることが好ましい。これにより、別途イヤフォン、スピーカなどの音響機器を必要とせず、装着しただけで映像と音声を楽しむことができる。なお、筐体８４０１内に、無線通信により音声データを出力する機能を有していてもよい。
装着部８４０２と緩衝部材８４０３は、使用者の顔（額、頬など）に接触する部分である。緩衝部材８４０３が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材８４０３は、使用者がヘッドマウントディスプレイ８４００を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、スポンジなどの素材を用いることができる。また、スポンジ等の表面を布、革（天然皮革または合成皮革）、などで覆ったものを用いると、使用者の顔と緩衝部材８４０３との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材８４０３または装着部８４０２などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
図８２Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
表示部７０００に、本発明の一態様の半導体装置を適用することができる。
図８２Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、および、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネルおよび音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
なお、テレビジョン装置７１００は、受信機およびモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図８２Ｂに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
表示部７０００に、本発明の一態様の半導体装置を適用することができる。
図８２Ｃおよび図８２Ｄに、デジタルサイネージの一例を示す。
図８２Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、およびスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイク等を有することができる。
図８２Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
図８２Ｃおよび図８２Ｄにおいて、表示部７０００に、本発明の一態様の半導体装置を適用することができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
また、図８２Ｃおよび図８２Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
図８２Ｅに示す情報端末７５５０は、筐体７５５１、表示部７５５２、マイク７５５７、スピーカ部７５５４、カメラ７５５３、および操作スイッチ７５５５などを有する。表示部７５５２に、本発明の一態様に係る半導体装置を適用できる。また、表示部７５５２は、タッチパネルとしての機能を有する。また、情報端末７５５０は、筐体７５５１の内側にアンテナ、バッテリなどを備える。情報端末７５５０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図８２Ｆに腕時計型の情報端末の一例を示す。情報端末７６６０は、筐体７６６１、表示部７６６２、バンド７６６３、バックル７６６４、操作スイッチ７６６５、入出力端子７６６６などを備える。また、情報端末７６６０は、筐体７６６１の内側にアンテナおよびバッテリなどを備える。情報端末７６６０は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
また、表示部７６６２はタッチセンサを備え、指またはスタイラスなどで画面に触れることで操作できる。例えば、表示部７６６２に表示されたアイコン７６６７に触れることで、アプリケーションを起動できる。操作スイッチ７６６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行および解除、省電力モードの実行および解除など、様々な機能を持たせることができる。例えば、情報端末７６６０に組み込まれたオペレーティングシステムにより、操作スイッチ７６６５の機能を設定することもできる。
また、情報端末７６６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末７６６０は入出力端子７６６６を備え、入出力端子７６６６を介して他の情報端末とデータの送受信を行うことができる。また入出力端子７６６６を介して充電を行うこともできる。なお、充電動作は入出力端子７６６６を介さずに無線給電により行ってもよい。
図８３Ａに自動車９７００の外観を示す。図８３Ｂに自動車９７００の運転席を示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ライト９７０４等を備える。本発明の一態様にかかる表示装置は、自動車９７００の表示部などに用いることができる。例えば、図８３Ｂに示す表示部９７１０乃至表示部９７１５に本発明の一態様にかかる表示装置を設けることができる。
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置である。本発明の一態様に係る表示装置は、表示装置が備える電極を、透光性を備える導電性材料で作製することによって、反対側が透けて見える、いわゆるシースルー状態の表示装置とすることができる。シースルー状態の表示装置であれば、自動車９７００の運転時にも視界の妨げになることがない。よって、本発明の一態様にかかる表示装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置に、表示装置を駆動するためのトランジスタなどを設ける場合には、有機半導体材料を用いた有機トランジスタ、または酸化物半導体を用いたトランジスタなど、透光性を備えるトランジスタを用いるとよい。
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによって、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側に設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。
また、図８４は、運転席と助手席にベンチシートを採用した自動車の室内を示している。表示部９７２１は、ドア部に設けられた表示装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けられた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示装置である。
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、走行速度、エンジンの回転数、走行距離、燃料の残量、ギアの状態、エアコンの設定などを表示することで、様々な情報を提供できる。また、表示部に表示される表示項目およびレイアウトは、使用者の好みに合わせて適宜変更できる。なお、上記情報は、表示部９７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示できる。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照明装置として用いることも可能である。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
本実施例では、シミュレーションにより想定したＳｉトランジスタと実際に作製したＯＳトランジスタのＩｄ−Ｖｄ特性の評価結果について説明する。
図８５Ａ、図８５Ｂ、および図８５Ｃは、Ｉｄ−Ｖｄ特性の評価結果を示すグラフである。図８５Ａ、図８５Ｂ、および図８５Ｃのそれぞれにおいて、横軸はソースとドレインの間の電圧（「電圧Ｖｄ」ともいう。）の絶対値を示し、縦軸はソースとドレインの間に流れる電流（「電流Ｉｄ」ともいう。）の絶対値を示している。また、図８５Ａ、図８５Ｂ、および図８５Ｃのそれぞれでは、ソースとゲートの間の電圧（「電圧Ｖｇ」ともいう。）を０．０２５Ｖずつ変化させて評価した複数のＩｄ−Ｖｄ特性を示している。
図８５Ａに、シミュレーションにより想定したＳｉトランジスタ８０１の、Ｉｄ−Ｖｄ特性の計算結果を示す。Ｓｉトランジスタ８０１は、チャネル長Ｌが１．５μｍで、チャネル幅Ｗが１．４μｍのシングルゲート型のｐチャネル型トランジスタである。なお、シミュレーションソフトウェアにはＳＰＩＣＥを用いた。
図８５Ａに示すＩｄ−Ｖｄ曲線８１１ａは、電圧Ｖｇが０．７７５Ｖの場合のＩｄ−Ｖｄ特性を示している。Ｉｄ−Ｖｄ曲線８１１ｂは、電圧Ｖｇが０．７５０Ｖの場合のＩｄ−Ｖｄ特性を示している。Ｉｄ−Ｖｄ曲線８１１ｃは、電圧Ｖｇが０．７２５Ｖの場合のＩｄ−Ｖｄ特性を示している。図８５Ａでは、他にも、電圧Ｖｇを０．０２５Ｖずつ変化させたＩｄ−Ｖｄ特性の計算結果を複数示している。
図８５Ｂに、実際に作製したＯＳトランジスタ８０２のＩｄ−Ｖｄ特性測定結果を示す。ＯＳトランジスタ８０２は、チャネル長Ｌが２００ｎｍ、チャネル幅Ｗが６０ｎｍのシングルゲート型のｎチャネル型トランジスタである。ＯＳトランジスタ８０２は、ＯＳトランジスタ８０２のソースとして機能する端子と電気的に接続するバックゲートを備える。
図８５Ｂに示すＩｄ−Ｖｄ曲線８２１ａは、電圧Ｖｇが０．９２５Ｖの場合のＩｄ−Ｖｄ特性を示している。Ｉｄ−Ｖｄ曲線８２１ｂは、電圧Ｖｇが０．９００Ｖの場合のＩｄ−Ｖｄ特性を示している。Ｉｄ−Ｖｄ曲線８２１ｃは、電圧Ｖｇが０．８７５Ｖの場合のＩｄ−Ｖｄ特性を示している。図８５Ｂでは、他にも、電圧Ｖｇを０．０２５Ｖずつ変化させて測定したＩｄ−Ｖｄ特性を複数示している。
図８５Ｃに、実際に作製したＯＳトランジスタ８０３のＩｄ−Ｖｄ特性測定結果を示す。ＯＳトランジスタ８０３は、チャネル長Ｌが２００ｎｍ、チャネル幅Ｗが６０ｎｍのシングルゲート型のｎチャネル型ＯＳトランジスタを６個直列に接続し、それぞれのゲートを電気的に接続したマルチゲート型のトランジスタである。ＯＳトランジスタ８０３に含まれる６個のトランジスタは、それぞれがバックゲートを備える。それぞれのバックゲートは、ＯＳトランジスタ８０３のソースとして機能する端子と電気的に接続している。
図８５Ｃに示すＩｄ−Ｖｄ曲線８３１ａは、電圧Ｖｇが２．１２５Ｖの場合のＩｄ−Ｖｄ特性を示している。Ｉｄ−Ｖｄ曲線８３１ｂは、電圧Ｖｇが２．１００Ｖの場合のＩｄ−Ｖｄ特性を示している。Ｉｄ−Ｖｄ曲線８３１ｃは、電圧Ｖｇが２．０７５Ｖの場合のＩｄ−Ｖｄ特性を示している。図８５Ｃでは、他にも、電圧Ｖｇを０．０２５Ｖずつ変化させて測定したＩｄ−Ｖｄ特性を複数示している。
図８５Ａおよび図８５Ｂより、ＯＳトランジスタ８０２はＳｉトランジスタ８０１よりもノイズ成分が多いが、両者とも、電圧Ｖｇにより電流Ｉｄを制御できることがわかる。一方で、両者とも、電圧Ｖｄの変化に電流Ｉｄが影響を受けやすく、良好な飽和特性が得られていない。
また、図８５Ｃより、マルチゲート型のトランジスタであるＯＳトランジスタ８０３は、Ｓｉトランジスタ８０１およびＯＳトランジスタ８０２よりも、電圧Ｖｄの変化に対する電流Ｉｄの変化が少ないことがわかる。すなわち、マルチゲート型のトランジスタであるＯＳトランジスタ８０３は、Ｓｉトランジスタ８０１およびＯＳトランジスタ８０２よりも飽和特性が良好である。
また、ＯＳトランジスタ８０３は、ＯＳトランジスタ８０２よりもノイズ成分が抑えられており、電圧Ｖｇによる電流Ｉｄのより正確な制御が可能になる。例えば、ＯＳトランジスタ８０３を上記実施の形態に示したトランジスタＭ２に用いることにより、発光素子６１の発光輝度のより精密な制御が可能になる。
トランジスタＭ２として、Ｓｉトランジスタ８０１またはＯＳトランジスタ８０２のような、シングルゲート型のトランジスタを用いてもよいが、ＯＳトランジスタ８０３のようなマルチゲート型のトランジスタを用いることが好ましい。マルチゲート型のトランジスタに含まれるトランジスタの数（直列数）は２以上が好ましく、４以上がより好ましく、６以上がさらに好ましい。
本実施例では、実際に作製したＯＳトランジスタの、ソースとドレイン間の絶縁耐圧の評価結果について説明する。
図８６は、実際に作製したＯＳトランジスタ８０２の絶縁耐圧の評価結果を示すグラフである。上記実施例で説明した通り、ＯＳトランジスタ８０２は、チャネル長Ｌが２００ｎｍ、チャネル幅Ｗが６０ｎｍのシングルゲート型のｎチャネル型トランジスタである。ＯＳトランジスタ８０２は、ＯＳトランジスタ８０２のソースとして機能する端子と電気的に接続するバックゲートを備える。
図８６の横軸は電圧Ｖｄを示し、縦軸は電流Ｉｄを示している。図８６は、電圧Ｖｇを０Ｖにして、電圧Ｖｄを０Ｖから３０Ｖまで変化させた時の電流Ｉｄの変化を示している。すなわち、ＯＳトランジスタ８０２がオフ状態の時の、電圧Ｖｄに対する電流Ｉｄの変化を示している。
図８６より、ＯＳトランジスタ８０２では、電圧Ｖｄが約２０Ｖの時に絶縁破壊が生じていることがわかる。また、電圧Ｖｄが上昇しても、絶縁破壊が生じるまで電流Ｉｄの上昇がわずかであることがわかる。このことから、ＯＳトランジスタは、電圧Ｖｄが上昇してもオフ電流の増加が少なく、ソースとドレイン間の絶縁耐圧が高いトランジスタであることがわかる。
例えば、上記実施の形態に示したトランジスタＭ２およびトランジスタＭ５の一方または双方にＯＳトランジスタを用いることが好ましい。ＯＳトランジスタを用いることで、上記実施の形態に示した電位Ｖａと電位Ｖｃの電位差が大きい場合でも半導体装置の動作が安定し、信頼性の良好な半導体装置が実現できる。
１０：表示装置、２３：ＣＰＵ、２４：ＧＰＵ、２５：記憶回路部、２９：入出力端子部、４０：層、５０：層、５１：画素回路、６０：層、６１：発光素子、１００：半導体装置、１０１：配線、１０２：配線、１０３：配線、１０４：配線、１０５：配線、１７１：導電層、１７２：ＥＬ層、１７３：導電層、２３０：画素

Claims (42)

  1. 　第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、表示素子と、を備え、
    　前記第１トランジスタはバックゲートを備え、
    　前記第１トランジスタのゲートは前記第１スイッチと電気的に接続され、
    　前記第１トランジスタのゲートとソースの間に、前記第２スイッチおよび前記第１容量を備え、
    　前記第１トランジスタのバックゲートは前記第３スイッチと電気的に接続され、
    　前記第１トランジスタのバックゲートとソースの間に前記第２容量を備え、
    　前記第１トランジスタのソースは、前記第４スイッチおよび前記第２トランジスタのドレインと電気的に接続され、
    　前記第２トランジスタのゲートは、前記第５スイッチと電気的に接続され、
    　前記第２トランジスタのゲートとソースの間に前記第３容量を備え、
    　前記第２トランジスタのソースは、前記表示素子の一方の端子と電気的に接続される半導体装置。
  2. 　請求項１において、
    　前記第１スイッチは、第１配線と第１トランジスタのゲート間の導通または非導通を選択する機能を備え、
    　前記第２スイッチは、第１トランジスタのゲートとソース間の導通または非導通を選択する機能を備え、
    　前記第３スイッチは、第２配線と第１トランジスタのバックゲート間の導通または非導通を選択する機能を備え、
    　前記第４スイッチは、第３配線と第１トランジスタのソース間の導通または非導通を選択する機能を備え、
    　前記第５スイッチは、第４配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備える半導体装置。
  3. 　請求項１または請求項２において、
    　前記第１乃至第５スイッチはトランジスタである半導体装置。
  4. 　請求項１乃至請求項３のいずれか一項において、
    　前記第４スイッチおよび前記第５スイッチは、ｐチャネル型のトランジスタである半導体装置。
  5. 　請求項１乃至請求項４のいずれか一項において、
    　前記第４スイッチおよび前記第５スイッチは、
    　チャネルが形成される半導体層にシリコンを含むトランジスタである半導体装置。
  6. 　請求項１乃至請求項５のいずれか一項において、
    　前記第１トランジスタおよび前記第２トランジスタは、
    　チャネルが形成される半導体層に酸化物半導体を含む半導体装置。
  7. 　請求項６において、
    　前記酸化物半導体は、インジウムおよび亜鉛の少なくとも一を含む半導体装置。
  8. 　請求項１乃至請求項７のいずれか一項において、
    　前記表示素子は、タンデム構造の有機ＥＬ素子である半導体装置。
  9. 　第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、第１表示素子と、第２表示素子と、を備え、
    　前記第１トランジスタはバックゲートを備え、
    　前記第１トランジスタのゲートは前記第１スイッチと電気的に接続され、
    　前記第１トランジスタのゲートとソースの間に、前記第２スイッチおよび前記第１容量を備え、
    　前記第１トランジスタのバックゲートは前記第３スイッチと電気的に接続され、
    　前記第１トランジスタのバックゲートとソースの間に前記第２容量を備え、
    　前記第１トランジスタのソースは、前記第４スイッチおよび前記第２トランジスタのドレインと電気的に接続され、
    　前記第２トランジスタのゲートは、前記第５スイッチと電気的に接続され、
    　前記第２トランジスタのゲートとソースの間に前記第３容量を備え、
    　前記第２トランジスタのソースは、前記第１表示素子の一方の端子および前記第２表示素子の一方の端子と電気的に接続される半導体装置。
  10. 　請求項９において、
    　前記第１スイッチは、第１配線と第１トランジスタのゲート間の導通または非導通を選択する機能を備え、
    　前記第２スイッチは、第１トランジスタのゲートとソース間の導通または非導通を選択する機能を備え、
    　前記第３スイッチは、第２配線と第１トランジスタのバックゲート間の導通または非導通を選択する機能を備え、
    　前記第４スイッチは、第３配線と第１トランジスタのソース間の導通または非導通を選択する機能を備え、
    　前記第５スイッチは、第４配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備える半導体装置。
  11. 　請求項９または請求項１０において、
    　前記第１容量は、第１トランジスタのゲートとソース間の電位差を保持する機能を備え、
    　前記第２容量は、第１トランジスタのバックゲートとソース間の電位差を保持する機能を備え、
    　前記第３容量は、第２トランジスタのゲートとソース間の電位差を保持する機能を備える半導体装置。
  12. 　請求項９乃至請求項１１のいずれか一項において、
    　前記第１トランジスタのドレインは、第５配線と電気的に接続される半導体装置。
  13. 　請求項９乃至請求項１２のいずれか一項において、
    　前記第１表示素子の他方の端子は第６配線と電気的に接続され、
    　前記第２表示素子の他方の端子は第７配線と電気的に接続される半導体装置。
  14. 　請求項９乃至請求項１３のいずれか一項において、
    　前記第１トランジスタのチャネルが形成される半導体は、酸化物半導体を含む半導体装置。
  15. 　請求項１４において、
    　前記酸化物半導体は、インジウムおよび亜鉛の少なくとも一を含む半導体装置。
  16. 　請求項９乃至請求項１５のいずれか一項において、
    　前記第２トランジスタのチャネルが形成される半導体は、酸化物半導体を含む半導体装置。
  17. 　請求項１６において、
    　前記酸化物半導体は、インジウムおよび亜鉛の少なくとも一を含む半導体装置。
  18. 　請求項９乃至請求項１７のいずれか一項において、
    　前記表示素子は、タンデム構造の有機ＥＬ素子である半導体装置。
  19. 　請求項９乃至請求項１８のいずれか一項に記載の半導体装置がマトリクス状に配置され、
    　前記第１表示素子が奇数行に配置され、
    　前記第２表示素子が偶数行に配置され、
    　奇数フレーム期間に前記第１表示素子を発光させる機能と、
    　偶数フレーム期間に前記第２表示素子を発光させる機能と、を備える表示装置。
  20. 　第１乃至第８トランジスタと、第１乃至第３容量と、表示素子と、を備え、
    　前記第１トランジスタのゲートおよび前記第６トランジスタのゲートは、第１配線と電気的に接続され、
    　前記第３トランジスタのゲートおよび前記第４トランジスタのゲートは、第２配線と電気的に接続され、
    　前記第７トランジスタのゲートは、第３配線と電気的に接続され、
    　前記第８トランジスタのゲートは、第４配線と電気的に接続され、
    　前記第１トランジスタのソースまたはドレインの一方は、第５配線と電気的に接続され、
    　前記第１トランジスタのソースまたはドレインの他方は、
    　前記第２トランジスタのゲート、前記第３トランジスタのソースまたはドレインの一方、および前記第１容量の一方の端子と電気的に接続され、
    　前記第２トランジスタのソースまたはドレインの一方は、第６配線と電気的に接続され、
    　前記第４トランジスタのソースまたはドレインの一方は、第７配線と電気的に接続され、
    　前記第４トランジスタのソースまたはドレインの他方は、前記第２容量の一方の端子と電気的に接続され、
    　前記第２トランジスタのソースまたはドレインの他方は、
    　前記第３トランジスタのソースまたはドレインの他方、前記第１容量の他方の端子、前記第２容量の他方の端子、前記第５トランジスタのソースまたはドレインの一方、および前記第６トランジスタのソースまたはドレインの一方と電気的に接続され、
    　前記第７トランジスタのソースまたはドレインの一方は、前記第７配線と電気的に接続され、
    　前記第５トランジスタのゲートは、
    　前記第７トランジスタのソースまたはドレインの他方、前記第８トランジスタのソースまたはドレインの一方、および前記第３容量の一方の端子と電気的に接続され、
    　前記第６トランジスタのソースまたはドレインの他方および前記第８トランジスタのソースまたはドレインの他方は、第８配線と電気的に接続され、
    　前記第５トランジスタのソースまたはドレインの他方は、前記第３容量の他方の端子および前記表示素子の一方の端子と電気的に接続され、
    　前記表示素子の他方の端子は第９配線と電気的に接続され、
    　前記第２トランジスタはバックゲートを備え、
    　前記バックゲートは、前記第４トランジスタのソースまたはドレインの他方および前記第２容量の一方の端子と電気的に接続する半導体装置。
  21. 　請求項２０において、
    　前記第２トランジスタのチャネルが形成される半導体は、酸化物半導体を含む半導体装置。
  22. 　請求項２１において、
    　前記酸化物半導体は、インジウムおよび亜鉛の少なくとも一を含む半導体装置。
  23. 　請求項２０乃至請求項２２のいずれか一項において、
    　前記第５トランジスタのチャネルが形成される半導体は、酸化物半導体を含む半導体装置。
  24. 　請求項２３において、
    　前記酸化物半導体は、インジウムおよび亜鉛の少なくとも一方を含む半導体装置。
  25. 　請求項２０乃至請求項２４のいずれか一項において、
    　前記表示素子は、タンデム構造の有機ＥＬ素子である半導体装置。
  26. 　請求項２０乃至請求項２５のいずれか一項において、
    　前記第２トランジスタのソースまたはドレインの他方の電位変化に応じて、
    　前記第２トランジスタのゲート電位、およびバックゲート電位が変化する機能を備える半導体装置。
  27. 　請求項２０乃至請求項２６のいずれか一項において、
    　前記表示素子の一方の端子の電位変化に応じて、
    　前記第５トランジスタのゲート電位が変化する機能を備える半導体装置。
  28. 　第１および第２トランジスタと、第１乃至第６スイッチと、第１乃至第３容量と、表示素子と、を備え、
    　前記第１トランジスタはバックゲートを備え、
    　前記第１トランジスタのゲートは前記第１スイッチと電気的に接続され、
    　前記第１トランジスタのゲートとソースの間に、前記第２スイッチおよび前記第１容量を備え、
    　前記第１トランジスタのバックゲートは前記第３スイッチと電気的に接続され、
    　前記第１トランジスタのバックゲートとソースの間に前記第２容量を備え、
    　前記第１トランジスタのソースは、前記第４スイッチおよび前記第２トランジスタのドレインと電気的に接続され、
    　前記第２トランジスタのゲートは、前記第５スイッチおよび前記第６スイッチと電気的に接続され、
    　前記第２トランジスタのゲートとソースの間に前記第３容量を備え、
    　前記第２トランジスタのソースは、前記表示素子と電気的に接続される半導体装置。
  29. 　請求項２８において、
    　前記第１スイッチは、第１配線と第１トランジスタのゲート間の導通または非導通を選択する機能を備え、
    　前記第２スイッチは、第１トランジスタのゲートとソース間の導通または非導通を選択する機能を備え、
    　前記第３スイッチは、第２配線と第１トランジスタのバックゲート間の導通または非導通を選択する機能を備え、
    　前記第４スイッチは、第３配線と第１トランジスタのソース間の導通または非導通を選択する機能を備え、
    　前記第５スイッチは、第２配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備え、
    　前記第６スイッチは、第３配線と第２トランジスタのゲート間の導通または非導通を選択する機能を備える半導体装置。
  30. 　請求項２８または請求項２９において、
    　前記第１容量は、第１トランジスタのゲートとソース間の電位差を保持する機能を備え、
    　前記第２容量は、第１トランジスタのバックゲートとソース間の電位差を保持する機能を備え、
    　前記第３容量は、第２トランジスタのゲートとソース間の電位差を保持する機能を備える半導体装置。
  31. 　請求項２８乃至請求項３０のいずれか一項において、
    　前記第１トランジスタのチャネルが形成される半導体は、酸化物半導体を含む半導体装置。
  32. 　請求項３１において、
    　前記酸化物半導体は、インジウムおよび亜鉛の少なくとも一を含む半導体装置。
  33. 　請求項２８乃至請求項３２のいずれか一項において、
    　前記第２トランジスタのチャネルが形成される半導体は、酸化物半導体を含む半導体装置。
  34. 　請求項３３において、
    　前記酸化物半導体は、インジウムおよび亜鉛の少なくとも一を含む半導体装置。
  35. 　請求項２８乃至請求項３４のいずれか一項において、
    　前記表示素子は、タンデム構造の有機ＥＬ素子である半導体装置。
  36. 　駆動回路を含む第１層と、
    　複数の画素回路を含む第２層と、
    　複数の発光素子を含む第３層と、を有し、
    　前記第２層は前記第１層上に設けられ、
    　前記第３層は前記第２層上に設けられ、
    　前記駆動回路は、前記複数の画素回路の動作を制御する機能を有し、
    　前記複数の画素回路の一は、前記複数の発光素子の一と電気的に接続され、
    　前記画素回路は、前記発光素子の発光輝度を制御する機能を有し、
    　前記駆動回路と前記複数の画素回路の間に、導電層を有する表示装置。
  37. 　請求項３６において、
    　前記導電層と前記複数の画素回路は、互いに重なる領域を有する表示装置。
  38. 　請求項３６または請求項３７において、
    　前記導電層は網状の導電層である表示装置。
  39. 　請求項３６乃至請求項３８のいずれか一において、
    　前記導電層に固定電位が供給される表示装置。
  40. 　請求項３６乃至請求項３９のいずれか一において、
    　前記駆動回路はＳｉトランジスタを有し、
    　前記画素回路はＯＳトランジスタを有する表示装置。
  41. 　請求項３６乃至請求項４０のいずれか一において、
    　前記発光素子は有機ＥＬ素子である表示装置。
  42. 　請求項４１において、
    　前記発光素子はタンデム構造の発光素子である表示装置。
PCT/IB2022/053053 2021-04-16 2022-04-01 表示装置 WO2022219447A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020237037728A KR20230168207A (ko) 2021-04-16 2022-04-01 표시 장치
CN202280028422.2A CN117203696A (zh) 2021-04-16 2022-04-01 显示装置
JP2023514172A JPWO2022219447A1 (ja) 2021-04-16 2022-04-01
US18/555,286 US20240196653A1 (en) 2021-04-16 2022-04-01 Display device

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2021069693 2021-04-16
JP2021-069693 2021-04-16
JP2021081559 2021-05-13
JP2021-081559 2021-05-13
JP2021100982 2021-06-17
JP2021-100982 2021-06-17
JP2021132894 2021-08-17
JP2021-132894 2021-08-17
JP2021208061 2021-12-22
JP2021-208061 2021-12-22
JP2022001844 2022-01-07
JP2022-001844 2022-01-07

Publications (1)

Publication Number Publication Date
WO2022219447A1 true WO2022219447A1 (ja) 2022-10-20

Family

ID=83639487

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/053053 WO2022219447A1 (ja) 2021-04-16 2022-04-01 表示装置

Country Status (4)

Country Link
US (1) US20240196653A1 (ja)
JP (1) JPWO2022219447A1 (ja)
KR (1) KR20230168207A (ja)
WO (1) WO2022219447A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012113980A (ja) * 2010-11-25 2012-06-14 Canon Inc 有機ｅｌ表示装置
JP2013076994A (ja) * 2011-09-14 2013-04-25 Semiconductor Energy Lab Co Ltd 発光装置
JP2014219440A (ja) * 2013-05-01 2014-11-20 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 映像表示装置及び画素回路の制御方法
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
JP2019113728A (ja) * 2017-12-25 2019-07-11 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012113980A (ja) * 2010-11-25 2012-06-14 Canon Inc 有機ｅｌ表示装置
JP2013076994A (ja) * 2011-09-14 2013-04-25 Semiconductor Energy Lab Co Ltd 発光装置
JP2014219440A (ja) * 2013-05-01 2014-11-20 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 映像表示装置及び画素回路の制御方法
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
JP2019113728A (ja) * 2017-12-25 2019-07-11 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
KR20230168207A (ko) 2023-12-12
JPWO2022219447A1 (ja) 2022-10-20
US20240196653A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
US11948515B2 (en) Display device and electronic device
US20240179946A1 (en) Semiconductor device
US20240090284A1 (en) Display device and electronic device
WO2022118141A1 (ja) 表示装置、および表示補正システム
WO2022118151A1 (ja) 表示システム、及び電子機器
US20230335605A1 (en) Semiconductor device
US20230197004A1 (en) Display apparatus and electronic device
WO2022219447A1 (ja) 表示装置
WO2023037203A1 (ja) 半導体装置
WO2023002291A1 (ja) 半導体装置
WO2023275676A1 (ja) 半導体装置、および半導体装置の駆動方法
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
US20240373709A1 (en) Semiconductor device
US20240234310A1 (en) Semiconductor device
CN117203696A (zh) 显示装置
US20240306423A1 (en) Light-Emitting Element, Display Apparatus, and Electronic Device
WO2023089444A1 (ja) 半導体装置
WO2022172124A1 (ja) 表示装置、電子機器
WO2023144644A1 (ja) 表示装置、および表示装置の駆動方法
US20240161695A1 (en) Display apparatus and electronic device
US20240057382A1 (en) Display device and electronic device
US20240147761A1 (en) Method for manufacturing display apparatus
US20230409264A1 (en) Method for operating display system
CN117529770A (zh) 半导体装置及半导体装置的驱动方法
CN117678345A (zh) 半导体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22787708

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023514172

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280028422.2

Country of ref document: CN

Ref document number: 18555286

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237037728

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237037728

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22787708

Country of ref document: EP

Kind code of ref document: A1