JP6049764B2 - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP6049764B2
JP6049764B2 JP2014556389A JP2014556389A JP6049764B2 JP 6049764 B2 JP6049764 B2 JP 6049764B2 JP 2014556389 A JP2014556389 A JP 2014556389A JP 2014556389 A JP2014556389 A JP 2014556389A JP 6049764 B2 JP6049764 B2 JP 6049764B2
Authority
JP
Japan
Prior art keywords
display panel
layer
insulating layer
substrate
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014556389A
Other languages
English (en)
Other versions
JPWO2014109259A1 (ja
Inventor
弘幸 森脇
弘幸 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of JP6049764B2 publication Critical patent/JP6049764B2/ja
Publication of JPWO2014109259A1 publication Critical patent/JPWO2014109259A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

本発明は、表示パネルに関し、特に、駆動回路の少なくとも一部が表示パネルに一体に形成されたドライバーモノリシック型表示パネル（以下、「モノリシック型表示パネル」という。）に関する。
現在、液晶表示パネルや有機ＥＬ表示パネルが、携帯電話、スマートフォン、タブレット型ＰＣ用の中小型表示パネルから、テレビジョンセット用等の大型表示パネルに至るまで、広く利用されている。液晶表示パネルや有機ＥＬ表示パネルの多くは、画素毎にＴＦＴ（「画素ＴＦＴ」という。）を有するアクティブマトリクス型（あるいはＴＦＴ型）の表示パネルであり、表示品位が高く、薄型、軽量という特長を有している。
近年、表示パネルの額縁領域を狭くする技術が進んでいる。額縁領域とは、表示領域の周辺に存在する、表示に寄与しない領域をいう。駆動回路の少なくとも一部を、表示パネルが有するＴＦＴ基板上に形成したモノリシック型表示パネルが実用化されている。モノリシック型表示パネルは、狭額縁であり、かつ、低コストであるという利点を有している。例えば、特許文献１にモノリシック型液晶表示パネルが開示されている。
以下では、液晶表示パネルを例に、従来のモノリシック型表示パネルの問題点を説明するが、この問題は、ＴＦＴ基板を有する他の表示パネルにも共通の問題である。例えば、ＴＦＴ基板を有する有機ＥＬ表示パネルは、ＴＦＴ基板に実質的に全ての回路要素が形成されるが、有機ＥＬ素子を外部環境から保護するために、ＴＦＴ基板に対向するように保護基板を配置し、これらをシール部で接着した構造を有するものが多い。
特開２００２−６３３１号公報 国際公開第２００９／０７２３３６号
しかしながら、特許文献１に開示されているモノリシック型液晶表示パネルは、シール部の外側に駆動回路が形成されており、さらなる狭額縁化の余地が残されていた。
そこで、本発明者が、ＴＦＴ基板の額縁領域に形成された駆動回路の少なくとも一部にシール部が重なる構成を採用することによって、さらに狭額縁化された液晶表示パネルを試作したところ、駆動回路に含まれるＴＦＴ（「駆動ＴＦＴ」ということにする。）の電気特性が変動し、駆動回路が誤動作するという問題が発生することがあった。これは、ＴＦＴ基板の額縁領域に形成された駆動ＴＦＴを空気中の水分から十分に保護することができないことに起因する問題であることが分かった。
なお、特許文献２には、ＴＦＴ基板の額縁領域に形成された駆動回路の少なくとも一部にシール部が重なる構成において、シール部と駆動回路との間に水分遮断膜を設けることによって、信頼性の低下を抑制できると記載されている。しかしながら、特許文献２の構成を採用しても、信頼性の低下を十分に抑制できない場合がある。また、水分遮断膜を別途形成する工程が必要となるので、コストを上昇させる要因となる。
本発明は、モノリシック型表示パネルにおける駆動ＴＦＴの電気特性の変動を抑制し、駆動回路の誤動作の発生を低減しつつ、狭額縁化された表示パネルを提供することを目的とする。
本発明の実施形態による表示パネルは、第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に設けられた表示媒体層と、前記第１基板と前記第２基板との間に、前記表示媒体層を包囲するように設けられたシール部と、それぞれが、前記表示媒体層に電圧を印加する第１および第２電極と、前記第１電極に接続された画素ＴＦＴとを有する、複数の画素領域と、前記複数の画素領域のそれぞれが有する前記画素ＴＦＴに所定の信号電圧を供給する駆動回路であって、複数の駆動ＴＦＴを有する駆動回路とを有する表示パネルであって、前記表示パネルは、前記複数の画素領域を含む表示領域および前記表示領域の周辺に設けられた額縁領域を備え、前記表示領域は、前記画素ＴＦＴの前記表示媒体層側に形成された有機絶縁層をさらに有し、前記額縁領域は、前記シール部と、前記駆動回路と、前記有機絶縁層の延設部とを有し、前記有機絶縁層の前記延設部は、前記複数の駆動ＴＦＴの前記表示媒体層側に形成されており、かつ、前記複数の駆動ＴＦＴよりも外側に、下地に至る少なくとも１つの開口部を有し、前記シール部は、前記複数の駆動ＴＦＴの少なくとも一部と重なり、かつ、前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部の少なくとも一部を覆っている。「開口部の一部を覆う」とは、開口部によって形成される段差（開口部内と開口部外との間の段差）の一部を覆うことを指し、シール部が開口部内にのみ存在する場合を含まない。
ある実施形態において、前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、平行に設けられた複数の溝を含む。もちろん、前記少なくとも１つの開口部は、前記第１基板の辺に平行に配置された１本の溝であってもよい。
ある実施形態において、前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、前記第１基板の少なくとも１つの辺まで連続している。
ある実施形態において、前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、前記表示領域を包囲するように形成されている。
ある実施形態において、前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、無機層または金属層に覆われている。
ある実施形態において、前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部内に、無機層または金属層が形成されている。
ある実施形態において、前記シール部は、導電性粒子を含まない。
ある実施形態において、前記複数の駆動ＴＦＴは、ボトムゲート型ＴＦＴを含む。
ある実施形態において、前記ボトムゲート型ＴＦＴは、エッチストップ構造を有する。
ある実施形態において、前記複数の駆動ＴＦＴは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層を有する。
ある実施形態において、前記表示媒体層は、液晶層である。
ある実施形態において、前記第１および第２電極は、前記第１基板に形成されており、前記表示パネルは、横電界モードで動作する。
本発明の実施形態によると、モノリシック型表示パネルにおける駆動ＴＦＴの電気特性の変動を抑制し、駆動回路の誤動作の発生が低減され、狭額縁化された表示パネルが提供される。
（ａ）は、本発明の実施形態による液晶表示パネル１００Ａを示す平面図であり、（ｂ）は（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル１００Ａが有するＴＦＴ基板１１０Ａの断面図である。 （ａ）は本発明の実施形態による他の液晶表示パネルが有するＴＦＴ基板１１０Ｂの断面図であり、（ｂ）は本発明の実施形態によるさらに他の液晶表示パネルが有するＴＦＴ基板１１０Ｃの断面図である。 ＴＦＴ基板１１０Ｃの画素部の構造を示す図であり、（ａ）はＴＦＴ基板１１０Ｃの平面図であり、（ｂ）は（ａ）中のＣ−Ｄ線に沿ったＴＦＴ基板１１０Ｃの断面図である。 本発明の実施形態によるさらに他の液晶表示パネルが有するＴＦＴ基板１１０Ｄの画素部の構造を示す図であり、（ａ）はＴＦＴ基板１１０Ｄの平面図であり、（ｂ）は（ａ）中のＣ−Ｄ線に沿ったＴＦＴ基板１１０Ｄの断面図である。 （ａ）は、本発明のさらに他の実施形態による液晶表示パネル１００Ｅを示す平面図であり、（ｂ）は（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル１００Ｅが有するＴＦＴ基板１１０Ｅの断面図である。 （ａ）は、本発明のさらに他の実施形態による液晶表示パネル１００Ｆを示す平面図であり、（ｂ）は（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル１００Ｆが有するＴＦＴ基板１１０Ｆの断面図である。 ＴＦＴ基板１１０Ｆの画素部の構造を示す図であり、（ａ）はＴＦＴ基板１１０Ｆの平面図であり、（ｂ）は（ａ）中のＣ−Ｄ線に沿ったＴＦＴ基板１１０Ｆの断面図である。 （ａ）は、本発明のさらに他の実施形態による液晶表示パネル１００Ｇを示す平面図であり、（ｂ）は（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル１００Ｇが有するＴＦＴ基板１１０Ｇの断面図である。 本発明の実施形態によるさらに他の液晶表示パネルが有するＴＦＴ基板１１０Ｇの画素部の構造を示す図であり、（ａ）はＴＦＴ基板１１０Ｇの平面図であり、（ｂ）は（ａ）中のＣ−Ｄ線に沿ったＴＦＴ基板１１０Ｇの断面図である。 （ａ）は比較例の液晶表示パネル２００を示す平面図であり、（ｂ）は（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル２００が有するＴＦＴ基板２１０の断面図である。
以下、図面を参照して、本発明の実施形態による表示パネルの構造を詳細に説明する。なお、以下では、液晶表示パネルを例示するが、本発明の実施形態による表示パネルは、液晶表示パネルに限られない。例えば、本発明の実施形態は、ＴＦＴ基板を有する有機ＥＬ表示パネル、電気泳動表示パネルにも適用できる。
また、以下で例示する液晶表示パネルは、同一の基板に形成された２つの電極（画素電極および共通電極という。）で液晶層に電圧を印加する横電界モードの液晶表示パネル（例えば、ＩＰＳモードおよびＦＦＳモードの液晶表示パネル）であるが、ＶＡモードなど他の表示モードの液晶表示パネルに、本発明を適用することができる。
まず、図１０（ａ）および（ｂ）を参照して、本発明の実施形態による表示パネルによって解決しようとする課題を説明する。この課題は、本願の発明者によって見出されたものである。
図１０（ａ）に、比較例の液晶表示パネル２００の平面図を示し、図１０（ｂ）に、図１０（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル２００が有するＴＦＴ基板２１０の断面図を示す。
図１０（ａ）に示すように、液晶表示パネル２００は、ＴＦＴ基板２１０と、対向基板２２０とを有し、ＴＦＴ基板２１０と対向基板２２０との間に設けられた液晶層（不図示）と、ＴＦＴ基板２１０と対向基板２２０との間に、液晶層を包囲するように設けられたシール部３２とを有している。液晶表示パネル２００のシール部３２で包囲された領域内に、複数の画素が配列されており、複数の画素が表示領域ＤＡを構成している。表示領域ＤＡには、液晶分子の初期配向（プレチルト角およびプレチルト方位）を制御するために、典型的には配向膜が形成されている。表示領域ＤＡと配向膜形成領域とはほぼ一致する。
複数の画素のそれぞれは、画素電極および画素ＴＦＴを有している（いずれも不図示）。画素ＴＦＴには、ゲートバスラインおよびソースバスラインが接続されている。ゲートバスラインには、ゲートドライバから所定の信号電圧（走査信号電圧）が所定のタイミングで供給される。ソースバスラインには、ソースドライバから所定の信号電圧（表示信号電圧）が所定のタイミングで供給される。ＴＦＴ型液晶表示パネルの構造は良く知られているので詳細な説明は省略する。
液晶表示パネル２００は、額縁領域（表示領域ＤＡ以外の領域）にゲートドライバ領域ＧＤＲおよびソースドライバ領域ＳＤＲを有している。ゲートドライバ領域ＧＤＲは表示領域ＤＡの左右両側に設けられることもある。ゲートドライバ領域ＧＤＲには、複数の駆動ＴＦＴを有するゲート用駆動回路（ゲートドライバともいう。）が形成されており、ソースドライバ領域ＳＤＲには、複数の駆動ＴＦＴを有するソース用駆動回路（ソースドライバともいう。）が形成されている。
ＴＦＴ基板２１０は、対向基板２２０よりも縦長の矩形形状を有し、ＴＦＴ基板２１０の露出された端子領域ＴＲを有している。この端子領域ＴＲには、外部回路との電気的な接続に用いられる端子部が形成される。ゲートドライバの端子も端子領域ＴＲに形成され得る。もちろん、ＴＦＴ基板２１０および対向基板２２０の形状は、縦長の矩形に限られない。
図１０（ａ）に示すように、液晶表示パネル２００は、ＴＦＴ基板２１０の額縁領域に形成された駆動回路（ゲートドライバ領域ＧＤＲまたはソースドライバ領域ＳＤＲに存在する）の少なくとも一部にシール部３２が重なる構成を有している。従って、液晶表示パネル２００は、特許文献１に記載の液晶表示パネルよりも狭額縁化されている。
しかしながら、液晶表示パネル２００を試作したところ、駆動ＴＦＴが誤動作するという問題が発生することがあった。図１０（ｂ）を参照してこの問題を説明する。
図１０（ｂ）に、図１０（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル２００が有するＴＦＴ基板２１０の断面図を示す。
図１０（ｂ）に示すように、液晶表示パネル２００の額縁領域は、シール部３２と、駆動ＴＦＴ３０Ａおよび３０Ｂを有する駆動回路３０と、駆動ＴＦＴ３０Ａおよび３０Ｂの液晶層側に形成された有機絶縁層２２’とを有している。なお、有機絶縁層２２’は、画素ＴＦＴの液晶層側に形成された有機絶縁層の延設部であり、表示領域ＤＡから額縁領域まで一体に形成されている。この有機絶縁層２２’は、表示領域ＤＡを含むＴＦＴ基板２１０のほぼ全面を覆うように形成され、表面を平坦化する機能を有している。表示領域ＤＡにおいては、有機絶縁層上に、例えば画素電極および／または共通電極が形成されている。
駆動回路（ここでは、ゲートドライバ）３０に含まれる駆動ＴＦＴ３０Ａおよび３０Ｂは、トップゲート型ＴＦＴであり、以下のように構成されている。
駆動ＴＦＴ３０Ａおよび３０Ｂは、基板（例えばガラス基板）１１上に形成された下地無機絶縁層１２上に形成されている。
駆動ＴＦＴ３０Ａおよび３０Ｂは、下地無機絶縁層１２上に形成された半導体層１３と、ゲート絶縁層１４と、ゲート絶縁層１４上に形成されたゲート電極１５ｇと、ゲート電極１５ｇ上に形成された無機絶縁層１６と、無機絶縁層１６上に形成されたソース電極およびドレイン電極とを有している。ソース電極およびドレイン電極は、ソースメタル層１７から形成されており、無機絶縁層１６に形成されたコンタクトホール内において半導体層１３に電気的に接続されている。また、ゲート電極１５ｇを含むゲートメタル層１５は、ゲート電極１５ｇと一体に形成されたゲートバスラインや、必要に応じて設けられる補助容量（ＣＳ）の一方の電極（ＣＳ対向電極ということがある）やそれに接続されたＣＳバスラインをさらに含み得る。
下地無機絶縁層１２は、例えば、ＳｉＯ2層／ＳｉＮＯ層（厚さは、例えば１００ｎｍ／５０ｎｍ）である。ＳｉＯ2およびＳｉＮＯは、いずれも厳密な化学量論比（１：２または１：１：１）を表すものではない。また、ＳｉＯ2層は、例えばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料とするＣＶＤ法で形成され得る。
半導体層１３は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層（厚さは、例えば４５ｎｍ）である。酸化物半導体層は、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体が好ましい。このようなＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体の結晶構造は、例えば、特開２０１２−１３４４７５号公報に開示されている。参考のために、特開２０１２−１３４４７５号公報の開示内容の全てを本明細書に援用する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴ（以下、「ＩＧＺＯ＿ＴＦＴ」という。）は、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴおよび画素ＴＦＴとして好適に用いられる。
なお、半導体層１３の材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体以外の酸化物半導体、低温ポリシリコン、ＣＧシリコン（Continuous Grain Silicon、連続粒界結晶シリコン）、アモルファスシリコン、マイクロクリスタルシリコン等が挙げられる。この内、トップゲート型のトランジスタには、低温ポリシリコン、ＣＧシリコンが好適に用いられる。また、後に例示するボトムゲート型のトランジスタには、酸化物半導体、アモルファスシリコン、マイクロクリスタルシリコンが好適に用いられる。
ゲート絶縁層１４は、例えば、ＳｉＯ2層（厚さは、例えば１００ｎｍ）であり、上述のようにＴＥＯＳを原料とするＣＶＤ法で形成され得る。ゲート絶縁層１４は、ＳｉＯ2層に限られず、ＳｉＮＯ層またはＳｉＮ層、およびこれらの積層膜であってもよい。
ゲートメタル層１５は、例えば、Ｗ層／ＴａＮ層（上層／下層）の積層膜から形成され得る。Ｗ層／ＴａＮ層の厚さは、例えば、３７０ｎｍ／３０ｎｍである。ゲートメタル層１５は、上記のほか、公知の導電材料を用いて形成され得、単層膜であっても、積層膜であってもよいし、さらに、一部を単層膜または積層膜としてもよい。
無機絶縁層１６は、例えば、ＳｉＯ2層／ＳｉＮ層／ＳｉＯ2層の積層膜から形成され得る。ＳｉＯ2層／ＳｉＮ層／ＳｉＯ2層の厚さは、例えば、７００ｎｍ／２５０ｎｍ／５０ｎｍである。
ソースメタル層１７は、例えば、Ｔｉ層／Ａｌ層／Ｔｉ層（上層／中間層／下層）の積層膜から形成され得る。Ｔｉ層／Ａｌ層／Ｔｉ層の厚さは、例えば、１００ｎｍ／４００ｎｍ／１００ｎｍである。ソースメタル層１７は、上記のほか、公知の導電材料（例えばＭｏ）を用いて形成され得、単層膜であっても、積層膜であってもよいし、さらに、一部を単層膜または積層膜としてもよい。
ＴＦＴ３０Ａおよび３０Ｂは、有機絶縁層２２’および無機絶縁層２４に覆われている。
有機絶縁層２２’は、例えば、厚さが２．５μｍの感光性アクリル樹脂層である。有機絶縁層２２’は、ＴＦＴ３０Ａおよび３０Ｂが形成された基板の表面を平坦化する機能を有しており、種々の絶縁性樹脂を用いて形成することができる。ただし、絶縁性樹脂が感光性（ポジ型またはネガ型）を有していると、パターニング（コンタクトホールの形成を含む）のためのフォトリソグラフィ工程を簡略化できる。
無機絶縁層２４は、例えば、ＳｉＮ層で形成され得る。ＳｉＮ層の厚さは、例えば、１００ｎｍである。無機絶縁層２４は、ＳｉＮ層に限られず、ＳｉＮＯ層またはＳｉＯ2層、およびこれらを積層したものであってもよい。
シール部３２は、公知のシール材を硬化することによって形成される。シール材は、光または熱によって硬化させられる硬化性樹脂を含む。
液晶表示パネル２００は、額縁領域に形成された駆動ＴＦＴの少なくとも一部（ここでは、ＴＦＴ３０Ａおよび３０Ｂ）にシール部３２が重なる構成を有している。従って、ＴＦＴ基板２１０の端辺からＴＦＴ３０Ａおよび／またはＴＦＴ３０Ｂまでの距離が小さく、狭額縁となっている。そのため、特に有機絶縁層２２’を介して水分（空気中の湿気）がＴＦＴ３０Ａおよび／またはＴＦＴ３０Ｂまで到達し、ＴＦＴ３０Ａおよび／またはＴＦＴ３０Ｂの電気特性が変動することがある。ＴＦＴ３０Ａおよび／またはＴＦＴ３０Ｂの電気特性が変動すると、駆動回路３０が誤動作することがある。特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層は、水分の影響を受けやすいので、この問題が顕著である。
以下に説明する、本発明の実施形態による液晶表示パネルは、液晶表示パネル２００における有機絶縁層２２’を介した水分の侵入を抑制する構造を有し、それによって、駆動ＴＦＴの電気特性の変動を抑制し、駆動回路の誤動作の発生を低減している。
図１に、本発明の実施形態による液晶表示パネル１００Ａを模式的に示す。図１（ａ）は液晶表示パネル１００Ａの平面図であり、図１（ｂ）は図１（ａ）中のＡ−Ｂ線に沿った、液晶表示パネル１００Ａが有するＴＦＴ基板１１０Ａの断面図である。なお、液晶表示パネル１００Ａにおいて、液晶表示パネル２００と実質的に同じ機能を有する構成要素は共通の参照符号で示し、その説明を省略することがある。
図１（ａ）に示すように、液晶表示パネル１００Ａは、ＴＦＴ基板１１０Ａと、対向基板１２０Ａとを有し、ＴＦＴ基板１１０Ａと対向基板１２０Ａとの間に設けられた液晶層（不図示）と、ＴＦＴ基板１１０Ａと対向基板１２０Ａとの間に、液晶層を包囲するように設けられたシール部３２とを有している。液晶表示パネル１００Ａのシール部３２で包囲された領域内に、複数の画素が配列されており、複数の画素が表示領域ＤＡを構成している。表示領域ＤＡには、液晶分子の初期配向を制御するために、典型的には配向膜が形成されている。表示領域ＤＡと配向膜形成領域とはほぼ一致する。
液晶表示パネル１００Ａは、額縁領域（表示領域ＤＡ以外の領域）にゲートドライバ領域ＧＤＲおよびソースドライバ領域ＳＤＲを有している。ゲートドライバ領域ＧＤＲは表示領域ＤＡの左右両側に設けられることもある。ゲートドライバ領域ＧＤＲには、複数の駆動ＴＦＴを有するゲート用駆動回路（ゲートドライバともいう。）が形成されており、ソースドライバ領域ＳＤＲには、複数の駆動ＴＦＴを有するソース用駆動回路（ソースドライバともいう。）が形成されている。
ＴＦＴ基板１１０Ａは、対向基板１２０Ａよりも縦長の矩形形状を有し、ＴＦＴ基板１１０Ａの露出された端子領域ＴＲを有している。この端子領域ＴＲには、外部回路との電気的な接続に用いられる端子部が形成される。ゲートドライバの端子も端子領域ＴＲに形成され得る。もちろん、ＴＦＴ基板１１０Ａおよび対向基板１２０Ａの形状は、縦長の矩形に限られない。
図１（ａ）に示すように、液晶表示パネル１００Ａは、ＴＦＴ基板１１０Ａの額縁領域に形成された駆動回路（ゲートドライバ領域ＧＤＲまたはソースドライバ領域ＳＤＲに存在する）の少なくとも一部にシール部３２が重なる構成を有している。従って、液晶表示パネル２００と同様に、特許文献１に記載の液晶表示パネルよりも狭額縁化されている。なお、液晶表示パネル１００Ａが７型の場合、シール部３２の幅は、例えば０．４ｍｍである。一般に、液晶表示パネル１００Ａが４型〜１０型のとき、シール部３２の幅は、０．２ｍｍ以上０．５ｍｍ以下であり、４０型〜７０型のとき、０．８ｍｍ以上１．５ｍｍ以下である。
液晶表示パネル１００Ａは、有機絶縁層２２の延設部に開口部２２ａを有している点において、液晶表示パネル２００と異なっている。有機絶縁層２２は、後述するように、画素ＴＦＴの液晶層側に形成された有機絶縁層の延設部であり、表示領域ＤＡから額縁領域まで一体に形成されている。有機絶縁層２２は、表示領域ＤＡを含むＴＦＴ基板１１０Ａのほぼ全面を覆うように形成され、表面を平坦化する機能を有している。表示領域ＤＡにおいては、有機絶縁層２２上に、例えば画素電極または共通電極が形成されている。
液晶表示パネル１００Ａの有機絶縁層２２の延設部が有する開口部２２ａは、駆動ＴＦＴ３０Ａおよび３０Ｂよりも外側に形成されており、かつ、下地に至る貫通孔である。開口部２２ａは、平行に設けられた３本の溝状の開口部２２ａとして形成されている。このような開口部２２ａを単に「溝」ということがある。液晶表示パネル１００Ａの有機絶縁層２２が有する開口部２２ａは、表示領域ＤＡを包囲するように、すなわち環状に、形成されている。もちろん、開口部２２ａの数は３に限られず、少なくとも１つあればよい。また、表示領域ＤＡを完全に包囲する必要はなく、部分的に断続していてもよい。駆動ＴＦＴ３０Ａおよび３０Ｂの配置等を考慮して、十分に保護すべき領域に、開口部２２ａを複数形成することが好ましい。
図１（ｂ）に示すように、液晶表示パネル１００Ａの額縁領域は、シール部３２と、駆動ＴＦＴ３０Ａおよび３０Ｂを有する駆動回路３０と、駆動ＴＦＴ３０Ａおよび３０Ｂの液晶層側に形成された有機絶縁層２２とを有している。ＴＦＴ基板１１０Ａにおいて、ＴＦＴ３０Ａおよび３０Ｂは、無機絶縁層１８、有機絶縁層２２および無機絶縁層２４に覆われている。
無機絶縁層１８は、例えば、ＳｉＮ層で形成され得る。ＳｉＮ層の厚さは、例えば、２５０ｎｍである。無機絶縁層１８は、ＳｉＮ層に限られず、ＳｉＮＯ層またはＳｉＯ2層、およびこれらを積層したものであってもよい。有機絶縁層２２および無機絶縁層２４は、液晶表示パネル２００と同様の材料で同様に形成され得る。
有機絶縁層２２の延設部は、下地の無機絶縁層１８に至る開口部２２ａを有し、開口部２２ａ内には無機絶縁層１８が形成されている。有機絶縁層２２上に形成された無機絶縁層２４は、開口部２２ａを覆っており、有機絶縁層２２の開口部２２ａ内で、無機絶縁層１８と接触している。
シール部３２は、駆動ＴＦＴ３０Ａおよび３０Ｂと重なり、かつ、有機絶縁層２２の延設部が有する開口部２２ａを覆っている。シール部３２は、駆動回路３０が有する複数の駆動ＴＦＴの全てと重なる必要は必ずしもない。ただし、シール部３２は、最も外側の駆動ＴＦＴ（ここでは、駆動ＴＦＴ３０Ａ）と重なることが好ましい。無機絶縁層２４を省略した場合には、有機絶縁層２２の開口部２２ａ内で、シール部３２が有機絶縁層２２の下地と接触することになる。
図１０を比較参照しながら、図１（ｂ）に示したＴＦＴ基板１１０Ａの端面（図１（ｂ）の左側）から、有機絶縁層２２を介して侵入する水分を考える。有機絶縁層２２中を左から右へ侵入する水分は、開口部２２ａに到達する。ここで、水分は、有機絶縁層２２の開口部２２ａ内に形成された無機絶縁層１８および２４によってその進行が抑制される。無機絶縁層１８および２４を省略した場合には、開口部２２ａに充填されたシール部３２と、開口部２２ａ内の下地（無機層または金属層）とによって、水分の進行が抑制されることになる。なお、シール部３２を構成する硬化された樹脂よりも、無機絶縁層２４の方が、水分の進行を抑制する効果が高い。
ＴＦＴ基板１１０Ａの有機絶縁層２２には、溝状の開口部２２ａが表示領域ＤＡを包囲するように環状に形成されているので、ＴＦＴ基板１１０Ａのどの端面からの水分の進行も抑制することができる。さらに、溝状の開口部２２ａは三重に形成されているので、水分の進行を抑制する効果が一段と高い。なお、図１（ｂ）の断面図において、各開口部２２ａの大きさ（幅）は例えば１０μｍであり、隣接する開口部２２ａ間の距離は例えば１０μｍである。従って、図１（ｂ）の断面図において、三重に形成された開口部２２ａの全体の幅は例えば約５０μｍである。溝（開口部２２ａ）の幅や、平行に配列する溝の数や、隣接する溝間の距離は、必要に応じて適宜変更され得る。例えば、溝状の開口部２２ａを環状に設けるのではなく、開口部２２ａが部分的に存在しない領域を形成してもよいし、また、平行に配列された複数の溝を形成する代わりに、１本の溝をスパイラル状に形成しても平行に配列された複数の溝を形成したのと同様の効果を得ることができる。１本の溝をＴＦＴ基板１１０Ａの辺と平行に配置するだけでもよいが、複数の溝を形成することによって、水分の進行を抑制する効果を高めることができる。
なお、有機絶縁層２２の材料として、上述したように、例えば、感光性アクリル樹脂が用いられ、例えば、ＪＳＲ社製 耐熱透明感光型保護膜オプトマーＰＣ・ＮＮシリーズを好適に用いることができる（オプトマーは登録商標）。有機絶縁層２２の厚さは、１．５μｍ以上３．５μｍ以下が好ましく、２．０μｍ以上２．５μｍ以下がより好ましい。有機絶縁層２２が薄過ぎると、表面の平坦化が困難であり、逆に、厚すぎると、表面にむらができることがある。また、厚くなるほど材料のコストが上昇する。
有機絶縁層２２に形成される溝（開口部）２２ａの幅および互いに隣接する２つの溝（２２ａ）間の距離は、それぞれ独立に、１．５μｍ以上３０．０μｍ以下であることが好ましく、４．０μｍ以上２０．０μｍ以下であることがより好ましい。溝（開口部）２２ａの幅と、互いに隣接する２つの溝（２２ａ）間の距離との比は、例えば、約１：１である。溝の幅（および／または隣接溝間距離）の下限は、例えば、感光性アクリル樹脂の加工精度できまる。溝の幅の上限は、特に無いが、溝の幅が大きすぎると、例えば、シール材に混合した粒子状のスペーサ（球状またはファイバー状）を用いて基板間のギャップを制御することが困難になるという問題が生じることがある。従って、粒子状のスペーサの大きさを考慮して、溝の幅を小さくする、あるいは、溝の幅が小さい部分を設けるなどすればよい。また、シール部３２に対する溝の占有率を２０％以下にするなどしてもよい。もちろん、フォトスペーサ（柱状スペーサ）を用いて、予め決められた位置にスペーサを配置する場合には、上記の問題を回避できる。
次に、図２（ａ）および（ｂ）を参照して、本発明の実施形態による他の液晶表示パネルが有するＴＦＴ基板１１０ＢおよびＴＦＴ基板１１０Ｃの構造を説明する。図２（ａ）はＴＦＴ基板１１０Ｂの断面図であり、図２（ｂ）はＴＦＴ基板１１０Ｃの断面図である。
図２（ａ）に示すＴＦＴ基板１１０Ｂは、図１に示したＴＦＴ１１０Ａと比べ、有機絶縁層２２の開口部２２ａ上に形成された無機絶縁層２４の上に、さらに上層導電層２５を有する点において異なっている。上層導電層２５は、例えば、ＦＦＳモードの液晶表示パネルにおける画素電極または共通電極である。開口部２２ａは無機絶縁層２４に加えて上層導電層２５でも覆われているので、水分の進行を抑制する効果がさらに大きくなる。上層導電層２５は、例えば、ＩＴＯ層などの酸化物導電層（無機層）や、金属層で形成され得る。
なお、シール部３２の接着強度の観点からは、有機絶縁層２２の開口部２２ａ内の表面（有機絶縁層２２の下地の表面）は、ガラス基板であることが最も好ましく、以下、金属層、ＩＴＯ層、無機絶縁層の順で好ましい。接着状態が最も良い状態は、シール部３２とガラス基板とが直接接合している状態であるので、できるだけ単純な構造にすることが好ましい。
図２（ｂ）に示すＴＦＴ基板１１０Ｃは、図２（ａ）に示したＴＦＴ１１０Ｂと比べ、有機絶縁層２２の開口部２２ａ上に形成された無機絶縁層２４の下に、さらに下層導電層２３を有する点において異なっている。下層導電層２３は、例えば、ＦＦＳモードの液晶表示パネルにおける共通電極または画素電極である（このとき、上層導電層２５は、画素電極または共通電極である。）。開口部２２ａは、下層導電層２３、無機絶縁層２４および上層導電層２５で覆われているので、水分の進行を抑制する効果がさらに大きくなる。下層導電層２３も、上層導電層２５と同様に、例えば、ＩＴＯ層などの酸化物導電層（無機層）や、金属層で形成され得る。
ここで、図３（ａ）および（ｂ）を参照して、ＴＦＴ基板１１０Ｃの画素部の構造を説明する。図３（ａ）はＴＦＴ基板１１０Ｃの画素部の平面図であり、図３（ｂ）は図３（ａ）中のＣ−Ｄ線に沿ったＴＦＴ基板１１０Ｃの断面図である。なお、図２（ｂ）に示したＴＦＴ基板１１０Ｂの画素部の構造も、図３（ａ）および（ｂ）に示す構造であり得る。
図３（ａ）に示すように、ＴＦＴ基板１１０Ｃは、共通電極（下層導電層）２３と、画素電極（上層導電層）２５とを有するＦＦＳモードの液晶表示パネル用のＴＦＴ基板である。画素電極２５は、２本の平行に延びるスリット２５ａを有し、無機絶縁層２４を介して、共通電極２３と対向している。共通電極２３は、画素電極２５を画素ＴＦＴのドレイン電極と接続するためのコンタクト部のための開口部２３ａを除き、表示領域ＤＡのほぼ全面に形成されている。共通電極２３と画素電極２５との電位差に応じた電界が、ＴＦＴ基板１１０Ｃ上に設けられる液晶層に生成される。液晶層に生成される電界は、画素電極２５が有する開口部（スリット）２３ａのために横成分（液晶層面内に平行な成分）を有する。
画素ＴＦＴは、駆動ＴＦＴの半導体層と同じ半導体膜をパターニングすることによって形成された半導体層１３と、ゲートメタル層１５をパターニングすることによって形成された、ゲート電極１５を含むゲートバスライン１５ｇと、ソースメタル層１７をパターニングすることによって形成された、ソース電極を含むソースバスライン１７ｓおよびドレイン電極１７ｄとを有している。図３（ａ）に示すように、半導体層１３は、Ｕ字状に形成されており、ゲートバスライン１５ｇと２箇所で交差している。ゲートバスライン１５ｇが、ゲート絶縁層１４を介して半導体層１３と重なる部分がゲート電極として機能する。例示した画素ＴＦＴは、ダブルゲート構造を有しているが、もちろんこれに限られるわけではない。画素電極２５は、無機絶縁層１８に形成されたコンタクトホール１８ａおよび有機絶縁層２２に形成された開口部（コンタクトホール）２２ａにおいて、ドレイン電極１７ｄに接続されている。
上記のＦＦＳモードの液晶表示パネルのＴＦＴ基板１１０Ｃにおいては、上層導電層２５が画素電極として機能し、下層導電層２３が共通電極として機能していたが、逆にしてもよい。
図４（ａ）および（ｂ）に示すＴＦＴ基板１１０Ｄは、上層導電層２５が共通電極として機能し、下層導電層２３が画素電極として機能する。ＴＦＴ基板１１０Ｄでは、共通電極２５が２本の平行に延びるスリット２５ａを有し、画素電極２３が無機絶縁層２４を介して、共通電極２５と対向している。画素電極２３は、スリットを有しない。画素電極２３は、無機絶縁層１８に形成されたコンタクトホール１８ａおよび有機絶縁層２２に形成された開口部（コンタクトホール）２２ａにおいて、ドレイン電極１７ｄに接続されている。
ＦＦＳモードの液晶表示パネルとしては、上記の例に限られず、種々の構造のものが知られており、上記の例に限られず、種々の無機層や金属層を用いて、有機絶縁層２２の開口部２２ａを覆うことによって、水分の進行を抑制することができる。なお、無機層は、無機絶縁層だけでなく、ＩＴＯなどの無機導電層を含む。
次に、図５（ａ）および（ｂ）を参照して、本発明のさらに他の実施形態による液晶表示パネル１００Ｅおよび液晶表示パネル１００Ｅが有するＴＦＴ基板１１０Ｅの構造を説明する。図５（ａ）は、液晶表示パネル１００Ｅを示す平面図であり、図５（ｂ）は図５（ａ）中のＡ−Ｂ線に沿ったＴＦＴ基板１１０Ｅの断面図である。
図５（ａ）に示すように、液晶表示パネル１００Ｅは、ＴＦＴ基板１１０Ｅと、対向基板１２０Ｅとを有し、ＴＦＴ基板１１０Ｅと対向基板１２０Ｅとの間に設けられた液晶層（不図示）と、ＴＦＴ基板１１０Ｅと対向基板１２０Ｅとの間に、液晶層を包囲するように設けられたシール部３２とを有している。
ＴＦＴ基板１１０Ｅが有する有機絶縁層２２の延設部が有する開口部２２ｂは、基板１１の４つの辺の全てにおいて、有機絶縁層２２の延設部の開口部（除去部）２２ｂは、駆動回路３０の駆動ＴＦＴ３０Ａおよび３０Ｂの外側から基板１１の辺まで連続している。もちろん、基板１１の４つの辺の全てにおいて、基板１１の辺まで連続した開口部２２ｂを設ける必要は必ずしもなく、少なくとも１つの辺に開口部２２ｂを設けてもよい。また、このような開口部２２ｂと、先のＴＦＴ基板１１０Ａの有機絶縁層２２が有する開口部２２ａとを組み合わせてもよい。
なお、シール部３２は、開口部２２ｂの少なくとも一部を覆ってもよい。ここで、「開口部の一部を覆う」とは、開口部によって形成される段差（開口部内と開口部外との間の段差）の一部を覆うことをいう。このように、シール部３２が有機絶縁層２２の開口部２２ｂの一部を覆う構造を採用すれば、有機絶縁層２２の側面がシール部３２によって保護されるので、有機絶縁層２２を介した水分の浸入を抑制する効果が得られる。
また、ＴＦＴ基板１１０Ｅにおいては、無機絶縁層１８にシール部３２が直接接触した構造が得られ、シール部３２を構成する硬化された樹脂は、有機絶縁層２２よりも水分の進行を抑制する効果に優れるので、駆動ＴＦＴ３０Ａおよび３０Ｂに水分が到達するのを抑制することができる。また、シール部３２を構成する硬化された樹脂は、有機絶縁層２２よりも、下地の無機絶縁層１８との接着性に優れるので、界面における水分の進行を抑制する効果においても優れる。また、ＴＦＴ基板１１０Ｅの構成を採用すると、有機絶縁層２２をマスクとして利用し、下地の無機絶縁層１８などをエッチングすることができるので、フォトマスクの数を減らすことができるという利点が得られる。
上述した実施形態の液晶表示パネルは、トップゲート型のＴＦＴを有しているが、本発明による実施形態の液晶表示パネルは、これに限られず、ボトムゲート型のＴＦＴを有するものにも適用できる。
図６および図７を参照して、ボトムゲート型のＴＦＴを有する液晶表示パネル１００Ｆおよび液晶表示パネル１００Ｆが有するＴＦＴ基板１１０Ｆの構造を説明する。ここで例示する液晶表示パネル１００Ｆは、ＩＰＳモードの液晶表示パネルである。
図６（ａ）は、液晶表示パネル１００Ｆを示す平面図であり、図６（ｂ）は図６（ａ）中のＡ−Ｂ線に沿ったＴＦＴ基板１１０Ｆの断面図である。図６（ａ）に示すように、液晶表示パネル１００Ｆは、ＴＦＴ基板１１０Ｆと、対向基板１２０Ｆとを有し、ＴＦＴ基板１１０Ｆと対向基板１２０Ｆとの間に設けられた液晶層（不図示）と、ＴＦＴ基板１１０Ｆと対向基板１２０Ｆとの間に、液晶層を包囲するように設けられたシール部３２とを有している。
ＴＦＴ基板１１０Ｆが有する有機絶縁層２２の延設部が有する開口部２２ａは、図１に示したＴＦＴ基板１１０Ａが有する有機絶縁層２２の延設部が有する開口部２２ａと同様に、駆動ＴＦＴ３０Ａおよび３０Ｂよりも外側に形成されており、かつ、下地に至る貫通孔である。開口部２２ａは、平行に設けられた３本の溝状の開口部２２ａとして形成されている。ここで、有機絶縁層の開口部２２ａの下地の無機絶縁層１８にも開口部が形成されており、無機絶縁層１８の開口部内に、ソースメタル層１７で形成された下地金属層１７ａが形成されている。有機絶縁層２２上に形成されたシール部３２は、有機絶縁層２２の開口部２２ａを覆っており、開口部２２ａ内において、下地金属層１７ａと接触している。このような構成を採用することによって、有機絶縁層２２を介して侵入する水分の進行が有機絶縁層２２の開口部２２ａ内に形成されたシール部３２によって抑制される。また、シール部３２と下地金属層１７ａとの接着性が優れるので、界面からの水分の侵入も抑制される。また、下地金属層１７ａは、有機絶縁層２２に開口部２２ａを形成するためのエッチング工程において、エッチストップ層として機能するので、下地金属層１７ａの下側に、ゲート絶縁層１４を介して、ゲートメタル層１５で形成された配線を配置することもできる。
ＴＦＴ基板１１０Ｆが有するＴＦＴ３０Ａおよび３０Ｂは、ボトムゲート型のＴＦＴであり、基板（例えばガラス基板）１１上に形成されたゲート電極１５ｇを含むゲートメタル層１５と、ゲートメタル層１５上に形成されたゲート絶縁層１４と、ゲート絶縁層１４上に形成された半導体層１３と、半導体層１３上に部分的に重なるように形成されたソース電極・ドレイン電極を含むソースメタル層１７とを有する。ボトムゲート型のＴＦＴは、トップゲート型のＴＦＴに比べ半導体層１３が上層（液晶層側）に形成されているので、トップゲート型ＴＦＴよりも水分による電気特性の変動が起こりやすい。したがって、本実施形態のような有機絶縁層２２に開口部２２ａを設け、水分の進行を抑制することによる効果がより顕著になる。
また、図６（ｂ）に示したように、ゲートメタル層１５とソースメタル層１７とを接続する電極２３を有機絶縁層２２上に形成する構成を採用すると、シール部３２に導電性粒子３４ｂが含まれていると短絡を生じることがある。これを防止するために、導電性粒子を含まないシール材を用いることが好ましい。なお、液晶表示パネル１００Ｆのような横電界モードの液晶表示パネルは、対向基板に共通電極（図６（ｂ）に参照符号５２として図示）を有しないので、対向電極と駆動回路３０の電極２３とが短絡することもない。
次に、図７（ａ）および（ｂ）を参照して、ＴＦＴ基板１１０Ｆの画素部の構造を説明する。図７（ａ）はＴＦＴ基板１１０Ｆの画素部の平面図であり、図７（ｂ）は図７（ａ）中のＣ−Ｄ線に沿ったＴＦＴ基板１１０Ｆの断面図である。
図７（ａ）に示すように、ＴＦＴ基板１１０Ｆは、共通電極２３ｃと画素電極２３ｐとが相互に噛みあった櫛歯状の電極を形成するＩＰＳモードの液晶表示パネル用のＴＦＴ基板である。共通電極２３ｃは、ゲートメタル層１５から形成されたＣＳバスライン１５ｃとコンタクトホール１４ａ内で電気的に接続されている。画素電極２３ｐは、図７（ｂ）に示すように、有機絶縁層２２の開口部（コンタクトホール）２２ａおよび無機絶縁層１８の開口部（コンタクトホール）１８ａ内で、ソースメタル層１７で形成されたドレイン電極１７ｄに接続されている。ゲート電極１５ｇは、ゲート絶縁層１４を介して半導体層１３の下に形成されており、この画素ＴＦＴもボトムゲート型ＴＦＴである。
上述のＴＦＴ基板１１０Ｆが有する駆動ＴＦＴおよび画素ＴＦＴはいずれもチャネルエッチ（ＣＥ型）のＴＦＴであり、半導体層１３と有機絶縁層２２との間には、無機絶縁層１８が存在するだけであり、半導体層１３に水分が到達しやすい。これに対し、半導体層のチャネル領域の上にエッチストップ層を有するボトムゲート型のＴＦＴを採用すると、エッチストップ層が半導体層１３のチャネル領域を水分から保護する機能を果たす。
図８および図９を参照して、エッチストップ型のＴＦＴを有する液晶表示パネル１００Ｇおよび液晶表示パネル１００Ｇが有するＴＦＴ基板１１０Ｇの構造を説明する。なお、液晶表示パネル１００Ｇは、ＦＦＳモードの液晶表示パネルである。
図８（ａ）は、液晶表示パネル１００Ｇを示す平面図であり、図８（ｂ）は図８（ａ）中のＡ−Ｂ線に沿ったＴＦＴ基板１１０Ｇの断面図である。図８（ａ）に示すように、液晶表示パネル１００Ｇは、ＴＦＴ基板１１０Ｇと、対向基板１２０Ｇとを有し、ＴＦＴ基板１１０Ｇと対向基板１２０Ｇとの間に設けられた液晶層（不図示）と、ＴＦＴ基板１１０Ｇと対向基板１２０Ｇとの間に、液晶層を包囲するように設けられたシール部３２とを有している。
ＴＦＴ基板１１０Ｇは、図１（ｂ）に示したＴＦＴ基板１１０Ａと同様に、有機絶縁層２２の延設部が有する開口部２２ａが、駆動ＴＦＴ３０Ａおよび３０Ｂよりも外側に、平行な３本の溝状に形成されている。溝状の開口部２２ａは、表示領域ＤＡを包囲するように、すなわち環状に、形成されている。
ＴＦＴ基板１１０Ｇが有するＴＦＴ３０Ａおよび３０Ｂは、図８（ｂ）に示すように、ボトムゲート型のＴＦＴであり、基板（例えばガラス基板）１１上に形成されたゲート電極１５ｇを含むゲートメタル層１５と、ゲートメタル層１５上に形成されたゲート絶縁層１４と、ゲート絶縁層１４上に形成された半導体層１３と、半導体層１３を覆う無機絶縁層１６と、無機絶縁層１６上に形成され、無機絶縁層１６のコンタクトホール内において半導体層１３と接触するように形成されたソース電極・ドレイン電極を含むソースメタル層１７とを有する。無機絶縁層１６の、半導体層１３のチャネル領域上に位置する部分が、エッチストップ層１６ｅｓとして機能する。すなわち、エッチストップ層１６ｅｓは、無機絶縁層１６上に堆積されたソースメタル膜をパターニングすることによってソース電極・ドレイン電極を形成する際に、半導体層１３のチャネル領域がエッチングされるのを防止する。
次に、図９（ａ）および（ｂ）を参照して、ＴＦＴ基板１１０Ｇの画素部の構造を説明する。図９（ａ）はＴＦＴ基板１１０Ｇの画素部の平面図であり、図９（ｂ）は図９（ａ）中のＣ−Ｄ線に沿ったＴＦＴ基板１１０Ｇの断面図である。
図９（ａ）および（ｂ）に示すＴＦＴ基板１１０Ｇは、上層導電層２５が共通電極として機能し、下層導電層２３が画素電極として機能する。ＴＦＴ基板１１０Ｇでは、共通電極２５が２本の平行に延びるスリット２５ａを有し、画素電極２３が無機絶縁層２４を介して、共通電極２５と対向している。画素電極２３は、スリットを有しない。画素電極２３は、無機絶縁層１８に形成されたコンタクトホール１８ａおよび有機絶縁層２２に形成された開口部（コンタクトホール）２２ａ内において、ドレイン電極１７ｄに接続されている。ドレイン電極１７ｄおよびソース電極１７ｓは、無機絶縁層１６のコンタクトホール内において、半導体層１３と電気的に接続されている。ゲート電極１５ｇは、ゲート絶縁層１４を介して半導体層１３と対向するように配置されている。この画素ＴＦＴも、図８（ｂ）に示した駆動ＴＦＴと同様に、エッチストップ層（無機絶縁層１６）を有する、ボトムゲート型のＴＦＴである。
このように、ボトムゲート型ＴＦＴを採用する場合は、エッチストップ構造を有するＴＦＴとすると、水分による電気特性の変動に対する耐性を向上させることができる点において、チャネルエッチ構造を有するＴＦＴとするよりも有利である。
上記の実施形態は、種々の改変が可能であり、例えば、上記の実施形態で例示したＴＦＴの構造と、水分の侵入を抑制するための有機絶縁層の開口部およびその開口部の上下の構造とは、適宜組合せることができる。
また、ＴＦＴ基板に、ゲートドライバおよびソースドライバを形成した例を示したが、ゲートドライバおよびソースドライバの一方だけを形成してもよい。この場合、ドライバに含まれるＴＦＴを水分から保護するための構造は、ドライバの配置に応じて適宜変更すればよい。例えば、ゲートドライバを基板のある一辺に沿って配置する場合には、有機絶縁層に形成する開口部（溝）は、当該辺にのみ設けてもよい。
さらに、表示パネルとして、横電界モードの液晶表示パネルを例示したが、本発明による実施形態は、例えばＶＡモードの液晶表示パネルなどの他の表示モードの液晶表示パネルに適用することもできる。さらに、本発明による実施形態は、液晶表示パネルに限られず、有機ＥＬ表示パネルなどＴＦＴ基板に駆動回路の少なくとも一部を形成したモノリシック型表示パネルにも適用できる。すなわち、本発明による実施形態の表示パネルが有する表示媒体層は、液晶層、有機ＥＬまたは他の表示媒体層であってもよい。
本発明による実施形態の表示パネルは、液晶表示パネル、有機ＥＬ表示パネルや電気泳動表示パネルなどのモノリシック型表示パネルに広く適用できる。
１１ 基板（ガラス基板）
１２ 下地無機絶縁層
１３ 半導体層
１４ ゲート絶縁層
１５ ゲートメタル層
１５ｇ ゲート電極
１６ 無機絶縁層
１７ ソースメタル層
１７ｓ ソース電極
１７ｄ ドレイン電極
１８ 無機絶縁層
２２ 有機絶縁層
２２ａ 有機絶縁層の開口部（溝）
２３ 下層導電層（共通電極または画素電極）
２４ 無機絶縁層
２５ 上層導電層（画素電極または共通電極）
３０ 駆動回路
３０Ａ、３０Ｂ 駆動ＴＦＴ
３２ シール部
１００Ａ、１００Ｅ、１００Ｆ、１００Ｇ、２００ 液晶表示パネル
１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄ、１１０Ｅ、１１０Ｆ、１１０Ｇ、２１０ ＴＦＴ基板
１２０Ａ、１２０Ｅ、１２０Ｆ、１２０Ｇ、２２０ 対向基板

Claims (11)

  1. 第１基板と、
    前記第１基板と対向するように配置された第２基板と、
    前記第１基板と前記第２基板との間に設けられた表示媒体層と、
    前記第１基板と前記第２基板との間に、前記表示媒体層を包囲するように設けられたシール部と、
    それぞれが、前記表示媒体層に電圧を印加する第１および第２電極と、前記第１電極に接続された画素ＴＦＴとを有する、複数の画素領域と、
    前記複数の画素領域のそれぞれが有する前記画素ＴＦＴに所定の信号電圧を供給する駆動回路であって、複数の駆動ＴＦＴを有する駆動回路と、
    を有する表示パネルであって、
    前記表示パネルは、前記複数の画素領域を含む表示領域および前記表示領域の周辺に設けられた額縁領域を備え、
    前記表示領域は、前記画素ＴＦＴの前記表示媒体層側に形成された有機絶縁層をさらに有し、
    前記額縁領域は、前記シール部と、前記駆動回路と、前記有機絶縁層の延設部とを有し、
    前記有機絶縁層の前記延設部は、前記複数の駆動ＴＦＴの前記表示媒体層側に形成されており、かつ、前記複数の駆動ＴＦＴよりも外側に、下地に至る少なくとも１つの開口部を有し、
    前記シール部は、前記複数の駆動ＴＦＴの少なくとも一部と重なり、かつ、前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部の少なくとも一部を覆っており、
    前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、無機絶縁層に覆われている、表示パネル。
  2. 前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、平行に設けられた複数の溝を含む、請求項１に記載の表示パネル。
  3. 前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、前記第１基板の少なくとも１つの辺まで連続している、請求項１に記載の表示パネル。
  4. 前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部は、前記表示領域を包囲するように形成されている、請求項１から３のいずれかに記載の表示パネル。
  5. 前記有機絶縁層の前記延設部が有する前記少なくとも１つの開口部内に、無機層または金属層が形成されている、請求項１から４のいずれかに記載の表示パネル。
  6. 前記シール部は、導電性粒子を含まない、請求項１から５のいずれかに記載の表示パネル。
  7. 前記複数の駆動ＴＦＴは、ボトムゲート型ＴＦＴを含む、請求項１から６のいずれかに記載の表示パネル。
  8. 前記ボトムゲート型ＴＦＴは、エッチストップ構造を有する、請求項７に記載の表示パネル。
  9. 前記複数の駆動ＴＦＴは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層を有する、請求項１から８のいずれかに記載の表示パネル。
  10. 前記表示媒体層は、液晶層である、請求項１から９のいずれかに記載の表示パネル。
  11. 前記第１および第２電極は、前記第１基板に形成されており、横電界モードで動作する、請求項１０に記載の表示パネル。
JP2014556389A 2013-01-11 2013-12-27 表示パネル Active JP6049764B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013003221 2013-01-11
JP2013003221 2013-01-11
PCT/JP2013/085058 WO2014109259A1 (ja) 2013-01-11 2013-12-27 表示パネル

Publications (2)

Publication Number Publication Date
JP6049764B2 true JP6049764B2 (ja) 2016-12-21
JPWO2014109259A1 JPWO2014109259A1 (ja) 2017-01-19

Family

ID=51166915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014556389A Active JP6049764B2 (ja) 2013-01-11 2013-12-27 表示パネル

Country Status (4)

Country Link
US (1) US9651835B2 (ja)
JP (1) JP6049764B2 (ja)
CN (1) CN104903949B (ja)
WO (1) WO2014109259A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160048064A1 (en) * 2013-05-28 2016-02-18 Sakai Display Products Corporation Display Apparatus
US10031361B2 (en) * 2013-06-11 2018-07-24 Sakai Display Products Corporation Liquid crystal panel
WO2014199839A1 (ja) * 2013-06-11 2014-12-18 堺ディスプレイプロダクト株式会社 液晶パネル及び絶縁膜の溝部形成方法
JP6223809B2 (ja) * 2013-12-18 2017-11-01 株式会社ジャパンディスプレイ 表示装置
TWI553877B (zh) * 2014-01-17 2016-10-11 群創光電股份有限公司 薄膜電晶體基板、顯示面板及顯示裝置
US10395612B2 (en) * 2015-12-03 2019-08-27 Innolux Corporation Driver circuit
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
JP2018124481A (ja) * 2017-02-02 2018-08-09 株式会社ジャパンディスプレイ 表示装置
JP2018124480A (ja) * 2017-02-02 2018-08-09 株式会社ジャパンディスプレイ 表示装置
CN111095385B (zh) * 2017-09-21 2021-06-22 夏普株式会社 显示装置
CN108196386A (zh) * 2017-12-28 2018-06-22 惠州市华星光电技术有限公司 一种液晶面板及其制作方法
CN112119446A (zh) * 2018-05-17 2020-12-22 株式会社半导体能源研究所 显示装置及电子设备
JP6705469B2 (ja) * 2018-05-23 2020-06-03 セイコーエプソン株式会社 電気光学装置、電子機器
JP7070784B2 (ja) * 2018-05-23 2022-05-18 セイコーエプソン株式会社 電気光学装置、電子機器
JP7139179B2 (ja) * 2018-07-23 2022-09-20 株式会社ジャパンディスプレイ 液晶表示装置
JP6564919B2 (ja) * 2018-09-05 2019-08-21 株式会社ジャパンディスプレイ 表示装置
JP7242340B2 (ja) * 2019-02-22 2023-03-20 株式会社ジャパンディスプレイ 表示装置
JP7237665B2 (ja) * 2019-03-11 2023-03-13 株式会社ジャパンディスプレイ 表示装置
US11500248B2 (en) 2020-07-31 2022-11-15 Innolux Corporation Sealing structure and an electronic device having the same
US11527555B2 (en) * 2021-03-30 2022-12-13 Innolux Corporation Driving substrate and electronic device with a thin film transistor that is divided into multiple active blocks

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053815A (ja) * 2002-07-18 2004-02-19 Sharp Corp 液晶表示装置
JP2004335267A (ja) * 2003-05-08 2004-11-25 Sanyo Electric Co Ltd 有機ｅｌ表示装置
JP2005165051A (ja) * 2003-12-03 2005-06-23 Seiko Epson Corp 電気光学装置及び電子機器
JP2006301115A (ja) * 2005-04-18 2006-11-02 Nec Corp 液晶表示装置及びその製造方法
JP2008083308A (ja) * 2006-09-27 2008-04-10 Nec Lcd Technologies Ltd 液晶表示装置およびその製造方法
WO2009072336A1 (ja) * 2007-12-04 2009-06-11 Sharp Kabushiki Kaisha 表示装置及びその製造方法
WO2010021105A1 (ja) * 2008-08-19 2010-02-25 シャープ株式会社 液晶表示パネル
JP2010091896A (ja) * 2008-10-10 2010-04-22 Hitachi Displays Ltd 液晶表示装置
JP2010170119A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948883B2 (ja) 2000-06-19 2007-07-25 シャープ株式会社 液晶表示装置
JP3926231B2 (ja) * 2002-07-18 2007-06-06 鹿児島日本電気株式会社 液晶表示装置の製造方法
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101252001B1 (ko) * 2006-06-15 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
WO2009110136A1 (ja) * 2008-03-04 2009-09-11 シャープ株式会社 表示装置用基板、その製造方法、表示装置、多層配線の形成方法及び多層配線基板
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP5627768B2 (ja) * 2011-04-22 2014-11-19 京セラ株式会社 表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053815A (ja) * 2002-07-18 2004-02-19 Sharp Corp 液晶表示装置
JP2004335267A (ja) * 2003-05-08 2004-11-25 Sanyo Electric Co Ltd 有機ｅｌ表示装置
JP2005165051A (ja) * 2003-12-03 2005-06-23 Seiko Epson Corp 電気光学装置及び電子機器
JP2006301115A (ja) * 2005-04-18 2006-11-02 Nec Corp 液晶表示装置及びその製造方法
JP2008083308A (ja) * 2006-09-27 2008-04-10 Nec Lcd Technologies Ltd 液晶表示装置およびその製造方法
WO2009072336A1 (ja) * 2007-12-04 2009-06-11 Sharp Kabushiki Kaisha 表示装置及びその製造方法
WO2010021105A1 (ja) * 2008-08-19 2010-02-25 シャープ株式会社 液晶表示パネル
JP2010091896A (ja) * 2008-10-10 2010-04-22 Hitachi Displays Ltd 液晶表示装置
JP2010170119A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US9651835B2 (en) 2017-05-16
JPWO2014109259A1 (ja) 2017-01-19
CN104903949B (zh) 2018-02-13
WO2014109259A1 (ja) 2014-07-17
US20150346535A1 (en) 2015-12-03
CN104903949A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
JP6049764B2 (ja) 表示パネル
US10481717B2 (en) Display device
US9465495B2 (en) Display device having a reduced bezel width
JP5318302B2 (ja) 表示装置
JP7085352B2 (ja) 表示装置
JP5352333B2 (ja) アクティブマトリクス型表示装置
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
JP6235021B2 (ja) 半導体装置、表示装置および半導体装置の製造方法
JP7350903B2 (ja) Ｔｆｔ回路基板
US8890157B2 (en) Pixel structure having patterned transparent conductive layer
JP2017146450A (ja) 表示装置
JP2017097040A (ja) 液晶表示装置
US10128279B2 (en) Display apparatus having a stepped part
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
WO2014115810A1 (ja) 半導体装置
JP2018194640A (ja) 液晶表示装置
JP2015176800A (ja) 発光表示装置
TWI540371B (zh) 顯示面板及顯示裝置
JP3203749U (ja) 表示パネル
JP2009069725A (ja) 液晶パネル
US20180053791A1 (en) Array substrate and display device with the array substrate
KR102271231B1 (ko) 액정표시장치 및 그 제조방법
US11966137B2 (en) Display device
US9337215B2 (en) Method for fabricating active matrix substrate and method for fabricating display device
JP4007412B2 (ja) 薄膜半導体装置及び液晶表示装置とこれらの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161122

R150 Certificate of patent or registration of utility model

Ref document number: 6049764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150