JP2005165051A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2005165051A JP2005165051A JP2003404986A JP2003404986A JP2005165051A JP 2005165051 A JP2005165051 A JP 2005165051A JP 2003404986 A JP2003404986 A JP 2003404986A JP 2003404986 A JP2003404986 A JP 2003404986A JP 2005165051 A JP2005165051 A JP 2005165051A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scanning line
- pixels
- data line
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000011159 matrix material Substances 0.000 claims abstract description 37
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000001934 delay Effects 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 電気光学装置においてよりいっそうの狭額縁化を可能にする。
【解決手段】 ブラックマトリクス40は、TFTの配列面(つまりTFT基板10及び対向基板20の基板面)に垂直な方向から視て、走査線駆動回路60a,60bの一部と重なるような位置に設けられている。このような構成を採ることによって、ブラックマトリクス40と走査線駆動回路60a,60bとの間に形成された寄生容量によって動作遅延が発生したとしても、データ線DL或いは走査線GLの両端側でほぼ均等な動作遅延となるので、駆動動作に及ぼす影響は小さくなることが期待できる。
【選択図】 図1
【解決手段】 ブラックマトリクス40は、TFTの配列面(つまりTFT基板10及び対向基板20の基板面)に垂直な方向から視て、走査線駆動回路60a,60bの一部と重なるような位置に設けられている。このような構成を採ることによって、ブラックマトリクス40と走査線駆動回路60a,60bとの間に形成された寄生容量によって動作遅延が発生したとしても、データ線DL或いは走査線GLの両端側でほぼ均等な動作遅延となるので、駆動動作に及ぼす影響は小さくなることが期待できる。
【選択図】 図1
Description
本発明は、電気光学装置の基板上の非表示領域を狭小化するための技術に関する。
液晶装置や有機EL(Electro Luminescence)装置などの電気光学装置は、多数の画素やこれら画素を駆動するための駆動回路が基板上に設けられて形成されている。従来から、この基板上の非表示領域をできる限り小さくすること(いわゆる狭額縁化)が望ましいとされており、そのための様々な技術が提案されている。この狭額縁化を阻む要因は幾つかあるが、例えば次のようなものが知られている。
図6は従来の液晶装置10Lの平面図である。図6において、多数のTFT回路がマトリクス状に形成されたTFT基板1(紙面向こう側)と、ITO等の透明電極が設けられた対向基板2(紙面手前側)とがシール部3によって貼り合わされている。このTFT基板1と対向基板2との間に形成されている細隙には液晶が封入されており、この液晶を介したTFT回路と透明電極とによって各々の画素が形成されている。対向基板2には、画素以外の部分からの光を遮ったり又は表示不良領域を隠すための黒色の遮光膜(ブラックマトリクス4)が設けられている。このブラックマトリクス4によって囲まれた領域が、ユーザによって視認可能な有効表示領域5となる。この有効表示領域5の紙面左右両側には、画素に走査信号を供給する走査線駆動回路6a、6bが設けられおり、有効表示領域5の紙面下方には、上記走査信号に同期して画素にデータ信号を供給するデータ線駆動回路7が設けられている。また、データ線駆動回路7の紙面下方には、走査線駆動回路6a、6bやデータ線駆動回路7の信号入力端子8が設けられている。
一般に、ブラックマトリクス4は、画素の配列面(つまりTFT基板1や対向基板2の基板面)に垂直な方向から視て、走査線駆動回路6a、6bやデータ線駆動回路7と重ならない位置に配置されるように設計されている。なぜなら、ブラックマトリクス4は導電性材料によって形成されているため、このブラックマトリクス4と走査線駆動回路6a、6bやデータ線駆動回路7との間に寄生容量が形成されてしまい、その結果、これらの回路において動作遅延などの問題が生じるからである(例えば特許文献1参照)。このような問題を回避するためには、ブラックマトリクス4の外側領域に走査線駆動回路6a、6bやデータ線駆動回路7を配置せざるを得なくなるが、このような構成は狭額縁化の妨げとなってしまう。
また、TFT基板1と対向基板2との間に封入されている液晶に異物などが混入するのを防止するため、シール部3を走査線駆動回路6a、6bやデータ線駆動回路7の外側領域に設けることが望ましいとされている(例えば特許文献2参照)。しかし、このような構成を採ることも狭額縁化を阻む要因になる。
本発明はこれらの事情に鑑みてなされたものであり、電気光学装置において、よりいっそうの狭額縁化を可能にするための技術を提案するものである。
この課題を解決するため、本発明は、複数のデータ線および複数の走査線に接続されてマトリクス状に配列された複数の画素を有する画素部と、前記データ線または前記走査線の両端側にそれぞれ形成され、前記データ線または前記走査線を介して前記画素を駆動するための複数種類の回路部を有する駆動回路と、前記複数の画素の配列面に垂直な方向から視て、前記両端側に形成された駆動回路の各々が有する回路部のうち同一種類の回路部に重なるような位置に設けられた遮光膜とを備えた電気光学装置を提供する。
この電気光学装置によれば、データ線両端側のデータ線駆動回路における同一種類の回路部が遮光膜と重なるか、又は、走査線の両端側の走査線駆動回路における同一種類の回路部が遮光膜と重なることになるので、その重なり合った分だけ狭額縁化が可能となる。さらに、遮光膜が同一種類の回路部に重なっていれば、遮光膜と駆動回路との間に寄生容量が形成されて動作遅延が発生したとしても、その動作遅延はデータ線或いは走査線の両端側でほぼ均等に発生するであろうから、動作遅延の影響を低減させることができる。
また、本発明は、複数のデータ線および複数の走査線に接続されてマトリクス状に配列された複数の画素を有する画素部と、前記データ線の少なくとも一端側に形成され、当該データ線を介して前記画素を駆動するための複数種類の回路部を有するデータ線駆動回路と、前記走査線の少なくとも一端側に形成され、前記走査線を介して前記画素を駆動するための複数種類の回路部を有する走査線駆動回路と、前記複数の画素の配列面に垂直な方向から視て、前記データ線駆動回路または前記走査線駆動回路が有する回路部のうち、各々の駆動回路内において他の回路部よりも低い動作周波数に基づいて動作を行う回路部に重なるような位置に設けられた遮光膜とを備えた電気光学装置を提供する。
この電気光学装置によれば、データ線駆動回路において比較的低い動作周波数に基づいて動作を行う回路部が遮光膜と重なるか、又は、走査線の両端側の走査線駆動回路において比較的低い動作周波数に基づいて動作を行う回路部が遮光膜と重なることになるので、その重なり合った分だけ狭額縁化が可能となる。さらに、遮光膜と駆動回路との間に寄生容量が形成されて動作遅延が発生したとしても、重なっている回路部においては元々動作周波数が低いので動作遅延の影響があまり問題とならない。
なお、好ましい態様においては、前記複数の画素の配列面に垂直な方向から視て前記遮光膜と重なる回路部は、前記走査線駆動回路におけるレベルシフタまたは前記データ線駆動回路におけるマルチプレクサである。
また、本発明は、第1の基板と第2の基板との間に設けられ、複数のデータ線および複数の走査線に接続されてマトリクス状に配列された複数の画素を有する画素部と、前記データ線または前記走査線の両端側にそれぞれ形成され、前記データ線または前記走査線を介して前記画素を駆動するための複数種類の回路部を有する駆動回路と、前記複数の画素の配列面に垂直な方向から視て、前記両端側に形成された駆動回路の各々が有する回路部のうち同一種類の回路部に重なるような位置に設けられ、第1の基板と第2の基板とを接着するシール部とを備えた電気光学装置を提供する。
この電気光学装置によれば、データ線両端側のデータ線駆動回路における同一種類の回路部がシール部と重なるか、又は、走査線の両端側の走査線駆動回路における同一種類の回路部がシール部と重なることになるので、その重なり合った分だけ狭額縁化が可能となる。さらに、同一種類の回路部であれば素子密度や配線密度が同じであるから、基板面からの高さも同じである。よって、それらの回路部の上に均等な厚さのシール部を形成するだけで第1の基板と第2の基板とを平行に保つことができる。
好ましい態様においては、前記複数の画素の配列面に垂直な方向から視て前記シール部と重なる回路部は、前記走査線駆動回路におけるシフトレジスタである。
なお、電子機器一般は上記の電気光学装置を表示装置として備えることができる。
なお、電子機器一般は上記の電気光学装置を表示装置として備えることができる。
以下、本発明の実施の形態について説明する。
図1は、本実施形態に係る液晶装置100の平面図である。図1において、TFT基板10には、複数のデータ線DLおよび複数の走査線GLが設けられており、多数のTFT回路がこれらのデータ線DL及び走査線GLに接続されてマトリクス状に配列するように形成されている。対向基板20にはITO等の透明電極が設けられている。これらTFT基板1と対向基板2とは、エポキシ樹脂等の熱硬化性のシール部30によって張り合わされており、これらの基板間に形成されている細隙には液晶が封入されている。この液晶を介したTFT回路と透明電極とによって各々の画素PXが形成されている。また、対向基板20には黒色の遮光膜であるブラックマトリクス40が設けられている。このブラックマトリクス40によって囲まれた領域が、ユーザによって視認可能な有効表示領域50となる。有効表示領域50の左右両側、つまり、走査線GLの両端側には、走査線GLに走査信号を供給して画素PXを駆動する走査線駆動回路60a,60bがそれぞれ設けられている。有効表示領域50の紙面下方には、上記走査信号に同期してデータ線DLにデータ信号を供給し、画素PXを駆動するデータ線駆動回路70が設けられている。また、データ線駆動回路70の紙面下方には、走査線駆動回路60a,60bやデータ線駆動回路70に対して信号を入力するための信号入力端子80が設けられている。
図1は、本実施形態に係る液晶装置100の平面図である。図1において、TFT基板10には、複数のデータ線DLおよび複数の走査線GLが設けられており、多数のTFT回路がこれらのデータ線DL及び走査線GLに接続されてマトリクス状に配列するように形成されている。対向基板20にはITO等の透明電極が設けられている。これらTFT基板1と対向基板2とは、エポキシ樹脂等の熱硬化性のシール部30によって張り合わされており、これらの基板間に形成されている細隙には液晶が封入されている。この液晶を介したTFT回路と透明電極とによって各々の画素PXが形成されている。また、対向基板20には黒色の遮光膜であるブラックマトリクス40が設けられている。このブラックマトリクス40によって囲まれた領域が、ユーザによって視認可能な有効表示領域50となる。有効表示領域50の左右両側、つまり、走査線GLの両端側には、走査線GLに走査信号を供給して画素PXを駆動する走査線駆動回路60a,60bがそれぞれ設けられている。有効表示領域50の紙面下方には、上記走査信号に同期してデータ線DLにデータ信号を供給し、画素PXを駆動するデータ線駆動回路70が設けられている。また、データ線駆動回路70の紙面下方には、走査線駆動回路60a,60bやデータ線駆動回路70に対して信号を入力するための信号入力端子80が設けられている。
ブラックマトリクス40は、例えばカーボンブラックが分散された黒色樹脂材料や、クロムやモリブデン或いはニッケル合金など金属材料によって形成されている。このブラックマトリクス40は、画素PXの配列面(つまりTFT基板10及び対向基板20の基板面)に垂直な方向から視て、走査線駆動回路60a,60bの一部と重なるような位置に設けられている。図1では、ブラックマトリクス40が走査線駆動回路60aと領域600aで重なっており、走査線駆動回路60bと領域600bで重なっていることが示されている。
この重なり具合の詳細について、図1のA−A’線から視た場合の断面図(図2)を参照しながら説明する。走査線駆動回路60aは主として、駆動動作のタイミングをコントロールするためのシフトレジスタ601aと、シフトレジスタ601aからの出力信号の電圧を昇圧して走査線GLに供給するレベルシフタ602aという2種類の回路部を備えている。図2に示すように、ブラックマトリクス40は、画素の配列面に垂直な方向(図中Z方向)から視てレベルシフタ602aのみと重なるような位置に配置されている。なお、図2においては、TFT基板10の上面にTFT11が設けられており、対向基板20の下面にブラックマトリクス40が設けられており、TFT基板10と対向基板20とがシール部30によって接着されている様子が示されている。また、図示は省略しているが、走査線GLの他端側に接続されている走査線駆動回路60bにおいても、ブラックマトリクス40は、この走査線駆動回路60bが有するレベルシフタ(レベルシフタ602bという)のみと重なるように配置されている。
レベルシフタ602aが果たすべき役割は信号電圧を昇圧することであるので、例えばシフトレジスタ601aに要求されるような高速動作までは必要とされない。従って、レベルシフタ602aは、走査線駆動回路60aを構成する複数の回路部の中では相対的に低い動作周波数に基づいて動作するようになっている。よって、仮にこのレベルシフタ602aとブラックマトリクス40との間に寄生容量が形成されたとしても、そもそもレベルシフタ602aの動作周波数は低く動作も遅いので、その駆動動作に関して重大な動作遅延が問題となる可能性は低い。
さらに、ブラックマトリクス40は、走査線駆動回路60aのレベルシフタ602aと走査線駆動回路60bのレベルシフタ602bという、同じ種類の回路部に対し、同じような面積で重なっている。従って、これらのレベルシフタ602a,602bとブラックマトリクス40との間に寄生容量が形成されたとしても、その寄生容量の大きさは走査線GLの左右両側でほぼ均等である。よって、仮に動作遅延が多少なりとも発生したとしても、走査線GLの左右両端側でほぼ均等な動作遅延となるはずであるから、画素PXに対する駆動に対する影響はより小さくなる。
また、さらなる狭額縁化のためには、次のような構成を採ってもよい。
図3に示した液晶装置101において、前述した液晶装置100と異なる点は、走査線駆動回路61a、61bとシール部31との位置関係である。なお、図3においては、図1と同じ構成要素には同一の符号を付しているが、有効表示領域50内の走査線、データ線及び画素などについては簡略化のため図示を省いている。
図3に示した液晶装置101において、前述した液晶装置100と異なる点は、走査線駆動回路61a、61bとシール部31との位置関係である。なお、図3においては、図1と同じ構成要素には同一の符号を付しているが、有効表示領域50内の走査線、データ線及び画素などについては簡略化のため図示を省いている。
シール部31と走査線駆動回路61a,61bとは、画素の配列面(つまりTFT基板10及び対向基板20の基板面)に垂直な方向から視て、互いに重なり合うような位置にそれぞれ設けられている。図4は、図3のA1−A1’線から視た場合の断面図である。図4に示すように、シール部31は、走査線駆動回路61aが有する回路部のうちのシフトレジスタ611aと、対向基板20との間に設けられている。つまり、画素の配列面に垂直な方向(Z方向)から視ると、シフトレジスタ611aとシール部31とが重なり合っていることになる。一方、走査線GLの他端側に接続されている走査線駆動回路61bにおいても、シール部31は、この走査線駆動回路61bにおけるシフトレジスタ(シフトレジスタ611bという)と対向基板20との間に設けられている。つまり、画素の配列面に垂直な方向から視ると、シフトレジスタ611bとシール部31とが重なり合っていることになる。
同一種類の回路部であれば素子密度や配線密度はほぼ同じであるが、種類が異なる回路部であれば素子密度なども異なる。シフトレジスタ611aとレベルシフタ612aは異なる種類の回路部であり、素子密度や配線密度も異なるから、図4に示すように、基板面垂直方向の高さがシフトレジスタ611aでは“l1”であるの対し、レベルシフタ612aでは“l2”となっており、少し異なっている。
ここで、仮に走査線の左右両端側の走査線駆動回路61a,62bにおいて、異なる種類の回路部がシール部31と重なるように配置された場合を想定する。これは、例えば左側の走査線駆動回路61aにおいてはシフトレジスタ611aとシール部が重なっているのに対し、右側の走査線駆動回路61bにおいてはレベルシフタ(レベルシフタ612bという)とシール部が重なるような場合である。このような場合には、シフトレジスタ611aとレベルシフタ612bとの高さの違いに合わせてシール部の厚みをうまく調整しなければ、TFT基板10と対向基板20とを平行に保つことができない。
これに対し、図4に示すように。双方の走査線駆動回路61a,61bにおいて、基板面垂直方向の高さが同じである回路部上にシール部31を設けるようにすれば、上記のような調整作業を行わなくても、TFT基板10と対向基板20とを平行に保つことは容易である。なお、基板間への異物混入を防ぐという観点からは、シール部31はできるだけ外側に設けた方がよい。従って、一般にレベルシフタよりも外側に配置されるシフトレジスタとシール部とが重なり合うのが好ましい。
以上説明したように、本実施形態では、ブラックマトリクス40が走査線駆動回路60a,60bにおける同一種類の回路部(レベルシフタ602a,602b)に重なるように配置されているので、その重なり合った分だけ狭額縁化が可能となる。さらに、ブラックマトリクス40と上記回路部(レベルシフタ602a,602b)との間に寄生容量が形成されて動作遅延が発生したとしても、その動作遅延は走査線GLの左右両側でほぼ均等に発生するであろうから、動作遅延の影響を低減させることが期待できる。
また、本実施形態では、走査線駆動回路61a,61bにおいて比較的低い動作周波数に基づいて動作を行う回路部(レベルシフタ602a,602b)がブラックマトリクス40と重なるように配置されている。よって、これらの間に寄生容量が形成されて動作遅延が発生したとしても、上記回路部(レベルシフタ602a,602b)の動作周波数がもともと低いので、動作遅延はあまり問題とならない。
また、本実施形態では、走査線駆動回路61a,61bにおける同一種類の回路部(シフトレジスタ611a,611b)がシール部31と重なるように配置されている。従って、その重なり合った分だけ狭額縁化が可能となるし、それらの回路部(シフトレジスタ611a,611b)の上に均等な厚さのシール部31を形成するだけで、TFT基板10と対向基板20とを平行に保つことができる。
なお、上述した実施形態は次のような変形が可能である。
例えば、実施形態では走査線の両端に走査線駆動回路が設けられている例を説明したが、これに限らず、走査線の一端側だけに走査線駆動回路が設けられていてもよい。この場合には、一端側に設けられた走査線駆動回路が有する比較的動作周波数が低い回路部(例えばレベルシフタ)とブラックマトリクスとが重なるように配置すれば、前述と同様の理由から動作遅延の問題は重大なものにはならない。
例えば、実施形態では走査線の両端に走査線駆動回路が設けられている例を説明したが、これに限らず、走査線の一端側だけに走査線駆動回路が設けられていてもよい。この場合には、一端側に設けられた走査線駆動回路が有する比較的動作周波数が低い回路部(例えばレベルシフタ)とブラックマトリクスとが重なるように配置すれば、前述と同様の理由から動作遅延の問題は重大なものにはならない。
実施形態では、データ線駆動回路がデータ線の一端側にのみ設けられている例を説明したが、このデータ線駆動回路はデータ線の両端側に設けられていてもよい。そして、実施形態では、走査線駆動回路とブラックマトリクスとの位置関係や、走査線駆動回路とシール部との位置関係についての技術を説明したが、これに限らず、データ線駆動回路とブラックマトリクスとの位置関係や、データ線駆動回路とシール部との位置関係についても同様の技術を適用し得る。より具体的には、データ線駆動回路において比較的動作周波数が低い回路部としてはマルチプレクサが挙げられるので、このマルチプレクサとブラックマトリクスが重なり合うように配置すれば、動作遅延の問題は生じにくい。また、データ線駆動回路がデータ線の両端側に設けられている場合には、これらのデータ線駆動回路の各々が有する回路部のうち同一種類の回路部と、ブラックマトリクスとが重なり合うように配置すればよい。
また、本発明は、液晶装置に限らず、有機EL装置やプラズマ装置などの電気光学装置に適用することも可能である。また、このような電気光学装置を電子機器に適用することも可能である。ここでいう電子機器は、特に限定されるものではないが、本発明に係る電気光学装置を表示部として含んで構成される装置一般をいう。図5は、本発明を適用した液晶装置100(ないし101)を有する携帯電話機120の構成を示す斜視図である。この図に示されるように、携帯電話機120は、利用者により操作される複数の操作ボタン122、他の端末装置から受信した音声を出力する受話口124、および他の端末装置に送信される音声を入力する送話口126のほかに、各種の画像を表示する液晶装置100(ないし101)を有する。なお、本発明に係る液晶装置が利用され得る電子機器としては、図5に示される携帯電話機のほかにも、ノートパソコンや、液晶テレビ、ビューファインダ型(またはモニタ直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。
100,101…液晶装置(電気光学装置)、10…TFT基板、11…TFT、20…対向基板、30,31…シール部、40…ブラックマトリクス、50…有効表示領域、60a,60b,61a,61b…走査線駆動回路、601a,611a…シフトレジスタ、602a,612a…レベルシフタ、70…データ線駆動回路、80…信号入力端子、90…液晶、PX…画素、GL…走査線、DL…データ線。
Claims (6)
- 複数のデータ線および複数の走査線に接続されてマトリクス状に配列された複数の画素と、
前記データ線または前記走査線の両端側にそれぞれ形成され、前記データ線または前記走査線を介して前記画素を駆動するための複数種類の回路部を有する駆動回路と、
前記複数の画素の配列面に垂直な方向から視て、前記駆動回路の各々が有する回路部のうち同一種類の回路部に重なるような位置に設けられた遮光膜と
を備えた電気光学装置。 - 複数のデータ線および複数の走査線に接続されてマトリクス状に配列された複数の画素と、
前記データ線の少なくとも一端側に形成され、当該データ線を介して前記画素を駆動するための複数種類の回路部を有するデータ線駆動回路と、
前記走査線の少なくとも一端側に形成され、前記走査線を介して前記画素を駆動するための複数種類の回路部を有する走査線駆動回路と、
前記複数の画素の配列面に垂直な方向から視て、前記データ線駆動回路または前記走査線駆動回路が有する回路部のうち、各々の駆動回路内において他の回路部よりも低い動作周波数に基づいて動作を行う回路部に重なるような位置に設けられた遮光膜と
を備えた電気光学装置。 - 前記複数の画素の配列面に垂直な方向から視て前記遮光膜と重なる回路部は、前記走査線駆動回路におけるレベルシフタまたは前記データ線駆動回路におけるマルチプレクサである請求項1または2記載の電気光学装置。
- 第1の基板と第2の基板との隙間に、複数のデータ線および複数の走査線に接続されてマトリクス状に配列された複数の画素と、
前記データ線または前記走査線の両端側にそれぞれ形成され、前記データ線または前記走査線を介して前記画素を駆動するための複数種類の回路部を有する駆動回路と、
前記複数の画素の配列面に垂直な方向から視て、前記駆動回路の各々が有する回路部のうち同一種類の回路部に重なるような位置に設けられ、第1の基板と第2の基板とを接着するシール部と
を備えた電気光学装置。 - 前記複数の画素の配列面に垂直な方向から視て前記シール部と重なる回路部は、前記走査線駆動回路におけるシフトレジスタである請求項4記載の電気光学装置。
- 請求項1から5のいずれか1に記載の電気光学装置を表示装置として備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003404986A JP2005165051A (ja) | 2003-12-03 | 2003-12-03 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003404986A JP2005165051A (ja) | 2003-12-03 | 2003-12-03 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005165051A true JP2005165051A (ja) | 2005-06-23 |
Family
ID=34727821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003404986A Pending JP2005165051A (ja) | 2003-12-03 | 2003-12-03 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005165051A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003380A (ja) * | 2006-06-23 | 2008-01-10 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2010009002A (ja) * | 2008-06-25 | 2010-01-14 | Lg Display Co Ltd | 最小面積の液晶表示素子 |
JP2012128443A (ja) * | 2012-02-07 | 2012-07-05 | Seiko Epson Corp | 電気光学装置及び電子機器 |
CN102956672A (zh) * | 2011-08-18 | 2013-03-06 | 乐金显示有限公司 | 显示装置及其制造方法 |
CN103869561A (zh) * | 2012-12-18 | 2014-06-18 | 乐金显示有限公司 | 具有双连接结构的液晶显示装置及其制造方法 |
WO2014109259A1 (ja) * | 2013-01-11 | 2014-07-17 | シャープ株式会社 | 表示パネル |
CN105572936A (zh) * | 2015-12-22 | 2016-05-11 | 武汉华星光电技术有限公司 | 窄边框In Cell型触控显示面板结构 |
CN109976058A (zh) * | 2019-04-17 | 2019-07-05 | 深圳市华星光电半导体显示技术有限公司 | 超窄边框液晶显示器及电子装置 |
-
2003
- 2003-12-03 JP JP2003404986A patent/JP2005165051A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003380A (ja) * | 2006-06-23 | 2008-01-10 | Seiko Epson Corp | 電気光学装置及び電子機器 |
TWI414850B (zh) * | 2008-06-25 | 2013-11-11 | Lg Display Co Ltd | 具有最小顯示區之液晶顯示裝置 |
JP2010009002A (ja) * | 2008-06-25 | 2010-01-14 | Lg Display Co Ltd | 最小面積の液晶表示素子 |
US9190421B2 (en) | 2011-08-18 | 2015-11-17 | Lg Display Co., Ltd. | Display device and fabrication method thereof |
CN102956672A (zh) * | 2011-08-18 | 2013-03-06 | 乐金显示有限公司 | 显示装置及其制造方法 |
JP2012128443A (ja) * | 2012-02-07 | 2012-07-05 | Seiko Epson Corp | 電気光学装置及び電子機器 |
CN103869561A (zh) * | 2012-12-18 | 2014-06-18 | 乐金显示有限公司 | 具有双连接结构的液晶显示装置及其制造方法 |
US9261743B2 (en) | 2012-12-18 | 2016-02-16 | Lg Display Co., Ltd. | Liquid crystal display device having dual link structure and method of manufacturing the same |
US9658502B2 (en) | 2012-12-18 | 2017-05-23 | Lg Display Co., Ltd. | Liquid crystal display device having dual link structure and method of manufacturing the same |
WO2014109259A1 (ja) * | 2013-01-11 | 2014-07-17 | シャープ株式会社 | 表示パネル |
CN104903949A (zh) * | 2013-01-11 | 2015-09-09 | 夏普株式会社 | 显示面板 |
JP6049764B2 (ja) * | 2013-01-11 | 2016-12-21 | シャープ株式会社 | 表示パネル |
JPWO2014109259A1 (ja) * | 2013-01-11 | 2017-01-19 | シャープ株式会社 | 表示パネル |
US9651835B2 (en) | 2013-01-11 | 2017-05-16 | Sharp Kabushiki Kaisha | Display panel |
CN105572936A (zh) * | 2015-12-22 | 2016-05-11 | 武汉华星光电技术有限公司 | 窄边框In Cell型触控显示面板结构 |
CN109976058A (zh) * | 2019-04-17 | 2019-07-05 | 深圳市华星光电半导体显示技术有限公司 | 超窄边框液晶显示器及电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10310331B2 (en) | Liquid crystal panel with pixel electrode pattern bent at bend point, and electronic apparatus | |
KR101387837B1 (ko) | 플렉시블 기판 및 이를 구비한 전기 광학 장치, 그리고전자 기기 | |
JP4093258B2 (ja) | 電気光学装置及び電子機器 | |
US6657696B2 (en) | Flexible substrate, electro-optical device and electronic equipment | |
KR102483379B1 (ko) | 표시장치 | |
US11367698B2 (en) | Method of bonding integrated circuit chip to display panel, and display apparatus | |
US8421979B2 (en) | Display panel and display device including the same | |
JP2006267786A (ja) | 液晶装置及び電子機器 | |
JP2018054852A (ja) | 電気光学装置および電子機器 | |
JP2005165051A (ja) | 電気光学装置及び電子機器 | |
US11815757B2 (en) | Liquid crystal display panel | |
US20200348573A1 (en) | Display device and method of manufacturing the same | |
JP2006215377A (ja) | 電気光学装置及び電子機器 | |
KR100965185B1 (ko) | 더미필름을 이용한 액정표시장치 | |
JP4218734B2 (ja) | 電気光学装置及び電子機器 | |
JP5381282B2 (ja) | 電気光学装置及び電子機器 | |
JP2007212914A (ja) | 液晶表示装置、及びその駆動方法、並びに電子機器 | |
JP2008203483A (ja) | 電気光学装置及び電子機器 | |
JP2010108981A (ja) | 半導体装置、電気光学装置及び電子機器 | |
JP4626694B2 (ja) | 電気光学装置及び電子機器 | |
JP2004152984A (ja) | 配線基板、電気光学装置及び電子機器 | |
JP5282544B2 (ja) | 電気光学装置及び電子機器 | |
JP2006171387A (ja) | 電気光学装置及び電子機器 | |
JP2008165034A (ja) | 集積モジュール、表示装置、および電子機器 | |
JP2007193219A (ja) | 電気光学装置及び電子機器 |