以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る電気光学装置について、図1から図7を参照して説明する。
先ず、本実施形態に係る電気光学装置の全体構成について、図1及び図2を参照して説明する。
図1は、本実施形態に係る電気光学装置の構成を示す平面図であり、図2は、図1のH−H’線での断面図である。
図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素が配列された画素領域たる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び本発明に係る「接続端子」の一例である外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路301が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO(Indium Tin Oxide)等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、後述する位相差補正回路108等が形成されている。これに加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
次に、本実施形態における、外部回路接続端子の配列及び引回配線のレイアウトについて、図3及び図4を参照して説明する。
図3は、図1の電気光学装置における外部回路接続端子の配列及び引回配線のレイアウトを示す部分拡大平面図である。図4は、変形例における画像信号線のレイアウトを示す部分拡大図である。
図3に示すように、本実施形態に係る電気光学装置は、複数の外部回路接続端子102と、複数の外部回路接続端子102からデータ線駆動回路101へ引き回される、画像信号VIDを供給するための画像信号線91、クロック信号CLXを供給するためのクロック信号線92、クロック信号CLXに対して位相が反転している反転クロックを供給するための反転クロック信号線93、第1電源電位VSSXを供給するための第1電源配線81、及び第1電源電位VSSXよりも高い第2電源電位VDDXを供給するための第2電源配線82を含む、複数の引回配線90を備えている。更に、本実施形態に係る電気光学装置は、クロック信号線92及び反転クロック信号線93に電気的に接続されており、クロック信号CLX及び反転クロック信号CLXBの位相が互いに反転位相に近付けるように(望ましくは完全な反転位相となるように)、クロック信号CLX及び反転クロック信号CLXBの位相差を補正する位相差補正回路108を備えている。
位相差補正回路108は、データ線駆動回路101に対して、TFTアレイ基板10の第2辺(外部回路接続端子102が配列された第1辺に隣接する2つの辺の一方)側、即ち、図3中、データ線駆動回路101より右側に配置されている。
画像信号線91は、TFTアレイ基板10上で平面的に見て、外部回路接続端子102から、データ線駆動回路101における第3辺(外部回路接続端子102が配列された第1辺に隣接する2つの辺の他方、即ち、第2辺に対向する辺)側、即ち、図3中、データ線駆動回路101の左側へ引き回されている。クロック信号線92、反転クロック信号線93、第1電源配線81及び第2電源配線82は、TFTアレイ基板10上で平面的に見て、外部回路接続端子102から、データ線駆動回路101における第2辺側(図3中、右側)へ引き回されている。
データ線駆動回路101は、シフトレジスタ401、選択回路402及びバッファ回路403を含んで構成されている。シフトレジスタ401は、シフトレジスタ401の各段から転送信号を出力し、選択回路402及びバッファ回路403を介してサンプリング回路301に供給する機能を有している。
複数の引回配線90は、データ線駆動回路101が画像信号VIDをサンプリングする際のサンプリング期間を制限するイネーブル信号ENBを供給するためのイネーブル供給線95を更に含み、イネーブル供給線95は、TFTアレイ基板10上で平面的に見て、データ線駆動回路101における第2辺側(図3中、右側)に引き回されている。
更にまた、複数の引回配線90は、走査線駆動回路104に接続された複数の走査線駆動用配線99を含んでいる。複数の走査線駆動用配線99のうち、制御信号DYを供給するため走査線駆動用配線99は、複数の外部回路接続端子102のうち、TFTアレイ基板10上で平面的に見て、画像信号端子102vと比べて第3辺側(図3中、左側)に近い端子から引き回されている。走査線駆動用配線99のうち、制御信号DIRY、電源信号VDDYを供給するための走査線駆動用配線99は、複数の外部回路接続端子102のうち、TFTアレイ基板10上で平面的に見て、クロック信号線92、反転クロック信号線93、第1電源配線81が接続された端子と比べて第2辺(図3中、右側)に近い端子から引き回されている。
次に、このように構成された本実施形態に係る電気光学装置の動作について、図3及び図4を参照して説明する。
図3及び図4において、本実施形態に係る電気光学装置の動作時には、外部回路接続端子102にFPC(Flexible Printed Circuits:フレキシブルプリント基板)等を介して接続された外部回路から外部回路接続端子102及び引回配線90を経由して、データ線駆動回路101を動作させるための、クロック信号CLX、反転クロック信号CLXB、第1電源電位VSSX、第2電源電位VDDX及び画像信号VID等の各種信号がデータ線駆動回路101に供給される。これと並行して、外部回路から外部回路接続端子102及び引回配線90を経由して、走査線駆動回路104を動作させるための、クロック信号CLY、反転クロック信号CLYB、第1電源電位VSSY、第2電源電位VDDY等の各種信号が走査線駆動回路104に供給される。これらにより、データ線駆動回路101によりデータ線6を介して画像信号VIDが画素部に供給されると共に、走査線駆動回路104により走査線3を介して走査信号が画素部に供給され、電気光学物質の一例である液晶を各画素部で駆動することで、アクティブマトリクス駆動が行なわれる。
尚、ここでは説明の簡便のために画像信号線91は一本とし、サンプリング回路301を構成するいずれのサンプリングスイッチもこの画像信号線91から画像信号VIDを供給されるようにしているが、図4に変形例として示すように、画像信号は、シリアル−パラレル展開(即ち、相展開)されていてもよい。画像信号線91からの分岐配線116は、サンプリング回路301を構成するTFT等からなるサンプリングスイッチ302のソースに接続されており、データ線駆動回路101からのサンプリング回路駆動信号線117は、サンプリングスイッチ302のゲートに接続されている。よって、電気光学装置の動作時には、外部回路から画像信号端子102vに印加される画像信号は、画像信号線91からの分岐配線116を経てサンプリング回路301へ供給される。ここで、サンプリング回路301へ供給される画像信号は、6相にシリアル−パラレル展開された画像信号の夫々に対応して、6本のデータ線6の組に対してグループ毎に供給される。そして、画像信号は、データ線駆動回路101からサンプリング回路駆動信号線117を経て供給される、シフトレジスタ出力に基づくサンプリング回路駆動信号に応じたタイミングで、サンプリングされる。サンプリングされた画像信号は、各データ線6に供給されることになる。従って、本変形例によれば、サンプリング回路301におけるサンプリングの周波数、言い換えればデータ線駆動回路101における駆動周波数の上昇を抑えつつ、次に詳述するように位相差補正回路108に起因した電源信号におけるノイズを低減することで、より一層高品位の画像表示を行うことが可能となる。
この際、クロック信号線92及び反転クロック信号線93に電気的に接続された位相差補正回路108による補正動作によって、クロック信号CLX(言い換えれば、正転クロック信号)と反転クロック信号CLXBとの間のタイミングの調整は適切に行なわれている。即ち、クロック信号CLXと反転クロック信号CLXBの位相は、相互に反転位相とされている。尚、このような走査線3及びデータ線6は、TFTアレイ基板10上に相互に交差するように且つ夫々複数配線されている。また、画像表示領域10aにマトリクス状に配列される画素部は、夫々、画素毎に設けられた画素電極9aと、走査線3にゲートが接続され且つデータ線6から供給される画像信号VIDを走査線から供給される走査信号に応じて画素電極9aへ選択的に供給する、画素毎に設けられた画素スイッチング用のTFTとを有している。
次に、位相差補正回路108について、図3、図5及び図6を参照して説明する。
図5は、位相差補正回路の回路図であり、図6は、図5の回路における各位置での信号波形を示すタイミングチャートである。
図3において、本実施形態に係る電気光学装置は、TFTアレイ基板10上に、クロック信号CLX及び反転クロック信号CLXB間の位相差を低減する位相差補正回路108を備えている。
図5において、位相差補正回路108は、第1バッファ回路501と、双安定性回路502と、第2バッファ回路503とを備えている。第1バッファ回路はインバータ501a及び501bから、双安定性回路502はインバータ502a及び502bから、第2バッファ回路503はインバータ503a、503a’、503b及び503b’から夫々、構成されている。各インバータを構成する一方のトランジスタのソースは、第2電源配線82と電気的に接続され、第2電源電位VDDXが供給される。また、他方のトランジスタのドレインは、第1電源配線81と電気的に接続され、第1電源電位VSSXが供給される。
尚、図5に示した位相差補正回路108の回路構成は、一例であり、他の回路構成を採用することは勿論可能である。
図6に示すように、反転クロック信号CLXBの位相が、クロック信号CLXの位相に対し、R1及びR1’の地点で期間Tだけ位相差が生じたとしても、双安定性回路502により、位相差が補正され、当該双安定性回路502から出力した地点R3及びR3’では位相差が、殆ど発生しない。
図5において、位相差補正回路108では、インバータ501a及び501bから構成されるバッファ回路501において、クロック信号CLXと反転クロック信号CLXBを供給する回路におけるトランジスタの駆動能力を補うと共に、双方向性回路502の一方のインバータ502aの出力を他方のインバータ502bの入力に、また他方のインバータ502bの出力を一方のインバータ502aの入力に夫々供給することによって、夫々のインバータ502a及び502bの入力信号に正帰還をかけて位相差を無くす構成となっている。
更に、双安定性回路502の後に、第2バッファ回路503が設けてあり、この第2バッファ回路503の働きにより、双安定性回路502の駆動能力の低下を防止している。つまり、双安定性回路502からクロック信号線92及び反転クロック信号線93を引き回すことにより各回路にクロック信号CLX及び反転クロック信号CLXBを供給した場合には、クロック信号線92及び反転クロック信号線93の容量により、クロック信号CLX及び反転クロック信号CLXBが劣化することが考えられる。しかし、双安定性回路502の駆動能力の低下は第2バッファ回路503により防止され、クロック信号CLX及び反転クロック信号CLXBが良好にデータ線駆動回路101に供給されることになる。
上述のように双安定性回路502の駆動能力の低下を防止するためには、第2バッファ回路503のインバータ503a、503a’、503b及び503b’のオン抵抗は、できる限り低い値に設定することが必要となる。同様に、第1バッファ回路501の駆動能力の低下を防止するためには、双安定性回路502のインバータ502a及び502bのオン抵抗を、できる限り低い値に設定することが必要となる。このため、本実施形態のように、複数のインバータがカスケード接続された構成においては、各インバータを構成するトランジスタのチャネル長は一定で、後段のインバータを構成するトランジスタほどより大きなゲート幅Wで設計する必要がある。図5に示すように、本実施形態では、例えば、インバータを構成するトランジスタのゲート幅Wは、前段から順に、100um、200um、500、1500umのように設計されている。このように特に、最終段でのトランジスタを大きく設計する必要がある。
次に、本実施形態における、外部回路接続端子の配列及び引回配線のレイアウト、特に第1電源配線81のレイアウトについて、図7を参照して詳細に説明する。
図7は、図1の電気光学装置における外部回路接続端子の配列及び引回配線のレイアウト、特に第1電源配線のレイアウトを示す平面図である。尚、図7では、複数の引回配線90については、第1電源配線81、第2電源配線82、クロック信号線92、イネーブル供給線95及び走査線駆動回路用配線99bのみを図示し、他の引回配線の図示を省略している。また、複数の引回配線90は、互いに交差する部分においては、TFTアレイ基板10上における互いに異なる層に配置された導電膜から形成されている。走査線駆動回路用配線99bは、図3を参照して上述した走査線駆動回路用配線99であって、複数の外部回路接続端子102のうち、TFTアレイ基板10上で平面的に見て、第1電源配線81が接続された端子と比べて第2辺(図3中、右側)に近い端子から引き回されているものである。
図7において、第1電源電位VSSXを供給する第1電源配線81は、外部回路接続端子102から、位相差補正回路108の第2辺側(図7中、右側)に沿って延在し、データ線駆動回路101(具体的には、データ線駆動回路101のバッファ回路403)における外部回路接続端子102とは反対側(図7中、上側)へ引き回された本線部810aと、本線部810aから分岐され、本線部810a及び位相差補正回路108を電気的に接続する分岐配線部810bとを有している。
本線部810aは、第1本線部分811と、第2本線部分812と、第3本線部分813とを有している。
第1本線部分811は、バッファ回路403における外部回路接続端子102とは反対側(言い換えれば、データ線駆動回路101における外部回路接続端子102とは反対側、即ち、図7中、バッファ回路403より上側)において、第1辺に沿うように(図7中、X方向に沿って延びるように)形成されている。
第2本線部分812は、データ線駆動回路101に対して外部回路接続端子102と同じ側(即ち、図7中、データ線駆動回路101より下側)において、第1辺に沿うように(図7中、X方向に沿って延びるように)形成されている。
第3本線部分813は、位相差補正回路108と、走査線駆動回路用配線99bにおける第2辺に沿うように(即ち、Y方向に沿って延びるように)形成された配線部分との間に、第2辺に沿うように形成されている。
図7に示すように、本実施形態では特に、分岐配線部810bは、本線部810aにおける第1本線部分811よりも外部回路接続端子102に近い側から分岐されている。即ち、分岐配線部810bは、本線部810aのうち、外部回路接続端子102からデータ線駆動回路101へ引き回される経路上で見て、第1本線部分811よりも外部回路接続端子102に近い側において分岐されている。よって、第1電源配線81は、当該第1電源配線81が電気的に接続されている外部回路接続端子102から見れば、データ線駆動回路101(より具体的には、バッファ回路403)よりも先に位相差補正回路108に電気的に接続されている。言い換えれば、第1電源配線81のうち、外部回路接続端子102から位相差補正回路108に至る配線部分の配線長は、外部回路接続端子102からデータ線駆動回路101に至る配線部分の配線長よりも短い。よって、第1電源配線81における、位相差補正回路108に対して第1電源電位VSSXを供給する配線部分の配線抵抗を小さくすることができ、位相差補正回路108に起因した第1電源電位VSSXにおけるノイズ(例えば、第1電源配線81上の第1電源電位VSSXに対して、クロック信号CLX及び反転クロック信号CLXBの立ち上がりや立下りに応じて発生するスパイク状のノイズ)を低減することができる。従って、データ線駆動回路101及び位相補正回路108に、外部回路から外部回路接続端子102及び第1電源配線81を介して安定して第1電源電位VSSXを供給することができる。この結果、第1電源電位VSSXにおけるノイズによって表示上の不具合が発生することを低減或いは防止することができる。
更に、本実施形態では特に、本線部810aは、外部回路接続端子102から、位相差補正回路108の第2辺側(図7中、右側)に沿って延在し、データ線駆動回路101における外部回路接続端子102とは反対側(図7中、上側)へ引き回されており、位相差補正回路108と走査線駆動回路用配線99bとの間に、第2辺に沿うように(即ち、Y方向に沿って延びるように)形成された第3本線部分813を有しているので、位相差補正回路108と、走査線駆動回路用配線99bとの間での電磁的な悪影響を及ぼし合うことを低減或いは防止することができる。即ち、本線部810aの一部である第3本線部分830は、位相差補正回路108と走査線駆動回路用配線99bとの間における電磁シールドとして機能することができる。従って、位相差補正回路108及び走査線駆動回路104を、殆ど或いは全く不具合なく動作させることが可能となり、結果的に、画像表示領域10aにおいて高品位な表示を行うことが可能となる。
加えて、図3及び図7において、本実施形態では特に、クロック信号線92及び反転クロック信号線93の各々は、複数の外部回路接続端子102のうち、第1電源配線81が電気的に接続される端子と第2電源配線82が電気的に接続される端子との間に位置する端子に電気的に接続され、且つ、少なくとも部分的に、TFTアレイ基板10上で平面的に見て、第1電源配線81及び第2電源配線82の間に形成されている。よって、第1電源配線81、第2電源配線82、クロック信号線92及び反転クロック信号線93を、外部回路接続端子102からデータ線駆動回路101に至るまで、殆ど互いに交差しないように、TFTアレイ基板10上に平面レイアウトすることができる。
ここで図8及び図9を参照して、本実施形態に係る比較例と比較することで、上述の如く構成された本実施形態の作用効果について更に検討する。
図8は、本実施形態の比較例における、図7と同趣旨の平面図である。図9は、比較例における、第1電源電位VSSX(グランド電位)の変動を示すタイミングチャートである。
図8に示す比較例では、第1電源配線81は、TFTアレイ基板10上で平面的に見て、外部回路接続端子102から、データ線駆動回路101における第3辺側(図8中、左側)へ引き回されており、その終端部において位相差補正回路108に電気的に接続されている。その他の構成については、図7を参照して上述した第1実施形態と概ね同様である。
言い換えれば、この比較例では、第1電源配線81は、外部回路接続端子102から、データ線駆動回路101に対して位相差補正回路108とは反対側に引き回されると共に、当該第1電源配線81が電気的に接続されている外部回路接続端子102から見て、データ線駆動回路101(より具体的には、バッファ回路403)よりも後に位相差補正回路108に電気的に接続されている。よって、第1電源配線81における外部回路接続端子102から位相差補正回路108に至る配線部分の配線長は、本実施形態の場合と比較して顕著に長い。
図9に示すように、このように構成された比較例においては、第1電源電位VSSX(GND)が、クロック信号CLX及び反転クロック信号CLXBの立ち上がりや立下りに応じて大きく振られる事態が発生する。或いは、クロック信号CLX及び反転クロック信号CLXBの立ち上がりや立下りに応じて、第1電源電位VSSXが振られて変動する。言い換えれば、第1電源配線81上の第1電源電位VSSXに対して、クロック信号CLX及び反転クロック信号CLXBの立ち上がりや立下りに応じたスパイク状のノイズが発生する。即ち、例えばグランド電位に設定された第1電源電位VSSXにおいて、クロック信号CLX及び反転クロック信号CLXBの立ち上がりや立下りに応じて発生するスパイク状のノイズが発生してしまう。
このようなノイズの発生は、位相差補正回路108における最終段のトランジスタが大きいことに起因している。上述したように位相差補正回路108を構成する第1バッファ回路501及び双安定性回路502の駆動能力の低下を防止するためには、最終段でのトランジスタを大きく設計する必要がある。このため、そのグランド電位側に流れる電流が無視し得ないほどに大きくなる。従って、比較例のように第1電源配線81の外部回路接続端子102から位相差補正回路108の配線長が長い場合には、上述のように、グランド電位に設定された第1電源信号VSSXにおいて、クロック信号CLX及び反転クロック信号CLXBの立ち上がりや立下りに応じて発生するスパイク状のノイズが発生してしまうのである。
これに対して、本実施形態では、第1電源配線81は、データ線駆動回路101よりも先に位相差補正回路108に電気的に接続されており、第1電源配線81の外部回路接続端子102から位相差補正回路108に至る配線長は、比較例と比べて顕著に短い。よって、位相差補正回路108を構成するトランジスタが大きく、より具体的には複数段からなるインバータの最終段で特にトランジスタが大きく、そのグランド電位側に流れる電流が無視し得ないほどに大きい場合であっても、外部回路接続端子102及び第1電源配線81を介して、外部回路から極めて安定な電源の供給を行うことが可能となる。
従って、クロック信号CLX及び反転クロック信号CLXBによる画像信号VIDに対する高周波ノイズを低減しつつ、第1電源信号VSSXが、クロック信号CLX及び反転クロック信号CLXBの立ち上がりや立下りに応じて大きく振られる事態を回避できる。
以上説明したように、本実施形態に係る電気光学装置によれば、位相差補正回路108に起因した、第1電源電位VSSXにおけるノイズや走査線駆動回路用信号線99b上の信号におけるノイズが低減されており、高品位な表示を行うことが可能となる。
<第2実施形態>
次に、第2実施形態に係る電気光学装置について、図10を参照して説明する。
図10は、第2実施形態における、図7と同趣旨の平面図である。尚、図10において、図1から図7に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
第2実施形態に係る電気光学装置は、上述した第1実施形態における分岐配線部810bに代えて分岐配線部810cを備える点で、上述した第1実施形態に係る電気光学装置と異なり、その他の点については、上述した第1実施形態に係る電気光学装置と概ね同様に構成されている。
図10に示すように、本実施形態では特に、分岐配線部810cは、本線部810aにおける第2本線部分812から分岐され、位相差補正回路108に電気的に接続されている。よって、上述した第1実施形態と同様に、第1電源配線81は、当該第1電源配線81が電気的に接続されている外部回路接続端子102から見れば、データ線駆動回路101(より具体的には、バッファ回路403)よりも先に位相差補正回路108に電気的に接続されている。更に、第1電源配線81のうち、外部回路接続端子102から位相差補正回路108に至る配線部分の配線長が、上述した第1実施形態と比べて短い。従って、第1電源配線81における、位相差補正回路108に対して第1電源電位VSSXを供給する配線部分の配線抵抗を、より一層小さくすることができ、位相差補正回路108に起因した第1電源電位VSSXにおけるノイズをより一層確実に低減することができる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
先ず、この液晶装置をライトバルブとして用いたプロジェクタについて、図11を参照して説明する。図11は、プロジェクタの構成例を示す平面図である。この図11に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図11を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
3…走査線、6…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、21…対向電極、50…液晶層、81…第1電源配線、82…第2電源配線、92…クロック信号線、93…反転クロック信号線、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、108…位相差補正回路、810a…本線部、810b…分岐配線部、811…第1本線部分、812…第2本線部分、813…第3本線部分