JP3832495B2 - 電気光学装置の駆動回路及び電気光学装置並びに電子機器 - Google Patents

電気光学装置の駆動回路及び電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP3832495B2
JP3832495B2 JP2005135070A JP2005135070A JP3832495B2 JP 3832495 B2 JP3832495 B2 JP 3832495B2 JP 2005135070 A JP2005135070 A JP 2005135070A JP 2005135070 A JP2005135070 A JP 2005135070A JP 3832495 B2 JP3832495 B2 JP 3832495B2
Authority
JP
Japan
Prior art keywords
wiring
electro
sampling
optical device
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005135070A
Other languages
English (en)
Other versions
JP2005242387A (ja
Inventor
正夫 村出
賢哉 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005135070A priority Critical patent/JP3832495B2/ja
Publication of JP2005242387A publication Critical patent/JP2005242387A/ja
Application granted granted Critical
Publication of JP3832495B2 publication Critical patent/JP3832495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、アクティブマトリクス型の電気光学装置等に用いられる駆動回路の構成に関する。詳しくは、複数のデータ線に同時に画像信号をサンプリングして同時書き込みを行う電気光学装置の低抵抗化技術に関する。
例えば、電気光学装置の一例としてアクティブマトリクス型の液晶装置では、一走査線に複数接続された薄膜トランジスタ(Thin Film Transistor:以下TFTと称す。)等のスイッチング素子を介して、各画素の液晶層に画像信号を書き込む動作を、点順次駆動により実施している。
このようなアクティブマトリクス型の液晶装置では、上述の点順次駆動のために、データ線ごとに設けられたサンプリングスイッチを点順次駆動の速度で順次スイッチングさせ、画像信号をサンプリングする必要がある。このとき、サンプリングスイッチのスイッチング特性が入力画像信号の周波数に対して十分に追従できないという問題が生ずる。一般に駆動回路を画素の薄膜トランジスタと一緒に作り込む駆動回路内蔵の表示装置の場合は、外付けドライバを用いた表示装置の場合に比べてサンプリングスイッチの能力が低く、その問題がより顕著となる。また、多数の画素を有する高精細な表示装置の場合は、入力画像信号の周波数が高くなることから、上記問題がより顕著となる。
このため、シリアルな入力画像信号を例えば6つのパラレル信号に変換し、1画素あたりのデータ長を長くして、液晶装置に入力される信号周波数を低くする技術が開示されている。このシリアル−パラレル変換回路により、例えばサンプリングスイッチとしてTFTを利用した場合、周波数特性が十分でなくても、1画素あたりのデータ長を長くして、解像度を高くできる。
図20および図21に示す液晶装置では、シフトレジスタ101の出力を受けるバッファ回路102には、それぞれ6つのサンプリングスイッチ60が接続され、これら6つのサンプリングスイッチ60を同時に切替可能に構成されている。そして、6つのサンプリングスイッチ60を同時にオンさせることにより、6本のデータ線6にそれぞれ画像信号線305からシリアル−パラレル変換された画像信号VID1〜VID6を同時に出力するようにしている。このような構成を採ることにより、サンプリングスイッチ60によるサンプリングの間隔を長くすることができ、TFTをサンプリングスイッチ60として使用することが容易となる。
しかしながら、液晶装置の構造上、バッファ回路102をサンプリングスイッチ60に接近して配置することは困難であり、図20に示すように、バッファ回路102からサンプリングスイッチ60までのサンプリング制御信号線40はある程度長くなるため、サンプリング制御信号線40のインピーダンスは上昇しがちである。このため、サンプリング制御信号線40に負荷される容量の増加(例えばサンプリングスイッチ60を並列接続することによる寄生容量の増加等)とあいまってその時定数が大きくなる。したがってサンプリングスイッチ60を安定してスイッチングさせることが困難となり、データ線6の電圧の変動要因となる。データ線6の電圧が変動すると、例えば表示画像にゴーストが発生するなどして画質を悪化させてしまう。
本発明は、複数のデータ線に同時に画像信号を出力することにより複数画素について同時書き込みを行う電気光学装置の画質を向上させることを目的とする。
本発明の電気光学装置の駆動回路は、上記課題を解決するため、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを具備する電気光学装置の駆動回路であって、前記電気光学装置の駆動回路は、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給された画像信号をサンプリングして夫々のデータ線に供給する複数のサンプリングスイッチとを有し、前記複数のサンプリングスイッチは、n個(nは2以上の自然数)毎にブロックに分けられ、前記ブロック毎にサンプリング制御信号線を介して共通にサンプリング制御信号が供給されてなり、且つ前記複数のサンプリングスイッチの夫々は中継配線を介して前記複数の画像信号線に接続されてなり、前記各サンプリング制御信号線は、前記ブロック毎にサンプリングスイッチの配列方向の両側に引き回されるように分岐した配線と、前記分岐した配線の分岐の根元を含まない部分において、前記分岐した配線を互いに接続する接続配線と、を介して前記サンプリングスイッチに接続されるとともに、前記配列方向の両側から共に同一の前記サンプリング制御信号を供給することを特徴とする。
また、前記接続配線は、前記分岐した配線において分岐の先端側において接続されていることを特徴とする。また、前記分岐した配線は二股に分岐していることを特徴とする。また、前記接続配線と前記ブロック内の各前記サンプリングスイッチとをそれぞれ接続する複数の配線を有することを特徴とする
本発明の電気光学装置の駆動回路によれば、サンプリング制御信号線はブロック毎にサンプリングスイッチの配列方向の両側からサンプリングスイッチに接続されるように引きまわされているため、サンプリング制御信号線の配列方向の一方の側から他方の側への伝搬においては信号遅延が生ずる場合でも、当該他方の側から同じ信号が供給されることになるので、サンプリング制御信号線において信号遅延を生じることなくブロック毎に同時にサンプリング制御信号を供給することができる。よって、サンプリングスイッチを安定して駆動することができる。このため、データ線の電圧が安定するので、ゴーストの発生等が抑制されて表示画像の画質を向上させることができる。
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを具備する電気光学装置の駆動回路であって、 前記電気光学装置の駆動回路は、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして夫々のデータ線に供給する複数のサンプリングスイッチとを有し、前記複数のサンプリングスイッチは、n個(nは2以上の自然数)のブロック毎にサンプリング制御信号線を介して共通にサンプリング制御信号が供給されてなり、且つ前記複数のサンプリングスイッチの夫々は中継配線を介して前記複数の画像信号線に接続されてなり、ブロック毎に共通にサンプリング制御信号が供給されるサンプリング制御信号線は前記画像信号線を交差する前に分岐された第1配線と、前記第1配線に接続されて前記画像信号線を交差する複数の第2配線と、前記複数の第2配線に接続されて夫々に延設された第3配線と、複数の第3配線同士を互いに接続する接続配線と、前記接続配線からn個に分岐してブロック内の複数のサンプリングスイッチに接続するための複数の第4配線とを有することを特徴とする。
この態様によれば、サンプリングスイッチ同士は第2接続配線を介して互いに接続されるので、サンプリングスイッチ同士を低インピーダンスの配線で接続することができる。このため、各サンプリングスイッチに入力されるサンプリング制御信号の均一性を高めることができ、データ線ごとの表示のばらつきが抑制されて、表示画像の画質を向上させることができる。
本発明の電気光学装置の駆動回路の一態様では、前記第1配線と第3配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で同時に形成されてなることを特徴とする。
この態様によれば、サンプリングスイッチ同士をさらに低インピーダンスの配線で接続することができる。このため、各サンプリングスイッチに入力されるサンプリング制御信号の均一性を一層高めることができ、データ線ごとの表示のばらつきが抑制されて、表示画像の画質を向上させることができる。
本発明の電気光学装置の駆動回路の一態様では、前記複数の画像信号線は第2配線よりも低抵抗な金属からなるとともに、前記第1配線と第3配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で同時に形成されてなることを特徴とする。
この態様によれば、サンプリング制御信号線全体としての低インピーダンス化を推し進めることができるとともに、各サンプリングスイッチに入力されるサンプリング制御信号の均一性を高めることができる。このため、表示画像の画質を向上させることができる。
本発明の電気光学装置の駆動回路の一態様は、ブロック内のサンプリングスイッチに接続されたサンプリング制御信号線の第1及び第2配線は前記中継配線の間隙に沿って延設されてなることを特徴とする。
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、n個(nは2以上の自然数)のサンプリングスイッチからなるブロック毎に共通にサンプリング制御信号を供給するサンプリング制御信号線とを具備し、前記サンプリング制御信号線は、複数の画像信号線を交差する前の第1配線と、前記複数の画像信号線を交差する第2配線と、前記複数の画像信号線を交差した後に前記第2配線に延設された第3配線と、前記第3配線に接続されて前記ブロック内の中継配線を交差する接続配線と、前記接続配線からn個(nは2以上の自然数)に分岐してブロック内の複数のサンプリングスイッチに接続するための第4配線とを有し、前記第1配線と第3配線と接続配線のうちの少なくとも一部は前記第2配線よりも低抵抗な材料で形成されてなることを特徴とする。
本発明の電気光学装置の駆動回路によれば、画像信号線と交差する配線部分以外である第1配線、第3配線、接続配線のうちの少なくとも一部を低抵抗な材料で形成する。したがってサンプリング制御信号線の抵抗を低くすることができ、、各サンプリングスイッチを均一な条件下に置くことができ、データ線ごとの表示のばらつきが抑制されて、表示画像の画質を向上させることができる。
本発明の電気光学装置の駆動回路の一態様は、前記第1配線と第3配線と接続配線のうちの少なくとも一部は前記画像信号線と同一材料であり、同時に形成されてなることを特徴とする。
本発明のかかる手段によれば、第1配線と第3配線と接続配線のうちの少なくとも一部は画像信号線と同一材料であり同時に形成されているため、工程を増やすことなく、サンプリング制御信号線の抵抗を下げることができる。
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、n個(nは2以上の自然数)のブロック毎に複数のサンプリングスイッチに共通にサンプリング制御信号を供給するサンプリング制御信号線とを具備し、ブロック毎に共通にサンプリング制御信号が供給されるサンプリング制御信号線は前記画像信号線を交差する前の第1配線と、前記第1配線に接続されて前記画像信号線を交差する複数の第2配線と、前記複数の第2配線に接続されて夫々に延設された第3配線と、複数の第3配線からn個に分岐してブロック内の複数のサンプリングスイッチに接続するための第4配線とを有し、前記第1配線あるいは第3配線中にはサンプリング回路に夫々接続されるバッファ回路が設けられてなり、前記第1配線と第3配線と接続配線のうちの少なくとも一部は前記第2配線よりも低抵抗な材料で形成されてなる。
本発明の電気光学装置の駆動回路によれば、第1配線あるいは第3配線中にバッファ回路が設けられているので、サンプリング制御信号線を低インピーダンス駆動することができ、よってサンプリングスイッチを安定して駆動することができる。このため、データ線の電圧が安定するので、ゴーストの発生等が抑制されて表示画像の画質を向上させることができる。
本発明の電気光学装置の一態様では、前記第1配線と第3配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で同時に形成されてなることを特徴とする。
この態様によれば、工程を増やすことなく、第1配線と第3配線と接続配線のうちの少なくとも一部を低抵抗にすることができるので、データ線に供給される電圧が安定にあり、ゴーストの発生等を抑制することができる。
本発明の電気光学装置の駆動回路の一態様では、1つの前記サンプリングスイッチに対して1つの前記バッファ回路を設けることを特徴とする。
この態様によれば、1つのサンプリングスイッチを1つのインピーダンス変換器により駆動するので、サンプリングスイッチをきわめて低いインピーダンスで駆動することができる。よってサンプリングスイッチをより安定して駆動することができる。
本発明の電気光学装置の駆動回路の一態様では、複数の前記サンプリングスイッチに対して1つの前記バッファ回路を設け、前記バッファ回路の出力経路を前記複数のサンプリングスイッチに向けてさらに分岐させた。
この態様によれば、複数のサンプリングスイッチについて1つのバッファ回路を設ければよいので、バッファ回路の個数を減らすことができる。
本発明の電気光学装置の駆動回路は、前記サンプリングスイッチは相補型薄膜トランジスタからなることを特徴とする。
本発明の電気光学装置によれば、サンプリングスイッチをPチャネル型TFTおよびNチャネル型TFTからなる相補型薄膜トランジスタで構成することにより、薄膜トランジスタの寄生容量に起因するデータ線の電圧シフトを緩和することができる。これにより、フリッカ等のない高表示品位の液晶装置を実現できる。
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置の駆動回路を備える。
本発明の電気光学装置によれば、上述した本発明の駆動回路を備えているので、
サンプリングスイッチの駆動能力低下によるゴースト等の画質表示品位の劣化を防止し、高品位の画像表示が可能な液晶装置等の電気光学装置を実現できる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備える。
この態様によれば、高品位な画像が可能な電気光学装置を備えた電子機器を提供することができる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
(第1実施形態)
(液晶装置の構成)
以下、図1〜図3を用いて、本発明による電気光学装置をアクティブマトリクス型の液晶装置に適用した第1実施形態について説明する。図1は第1の実施形態の液晶装置用基板の等価回路図であり、図2はデータ線、走査線、画素電極等が形成された液晶装置用基板の画素群の平面図である。図3は図2のC−C’断面図である。
図1において、本実施の形態による電気光学装置の画像表示領域DAを構成する複数の画素は、画素電極9と当該画素電極9を制御するためのスイッチング素子の一例であるTFT30とがマトリクス状に複数形成されている。画像信号が供給されるデータ線6は当該TFT30のソース電極に電気的に接続されている。データ線6に書き込む画像信号S1、S2、…、Snは、相隣接する複数(本実施の形態では一例として6本とする)のデータ線6を一単位として、所定の画像信号線305に接続されている。また、TFT30のゲート電極には走査線3aが電気的に接続されている。走査線駆動回路104は外部制御回路から供給される電源、基準クロックCLY及びその反転信号CLYB、スタート信号DYに基づいて所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを順次印加するように構成されている。画素電極9は、TFT30のドレイン電極に電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6に供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する)に形成された対向電極(後述する)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。
図1に示すように、画像表示領域DAに隣接した基板上の領域には、サンプリングスイッチ60が形成され、データ線6は、それぞれサンプリングスイッチ60の一方の電極に接続されている。
データ線駆動回路201はシフトレジスタ101とバッファ回路102とからなり、外部制御回路から供給される電源、基準クロックCLX、及びその反転信号CLXB、スタート信号DYに基づいて出力された信号をバッファ回路102を介してサンプリングスイッチ60にサンプリング制御信号として出力する。
画像信号線305にはシリアルデータをパラレルに変換したシリアル−パラレル変換信号が画像信号VID1〜VID6としてそれぞれ供給される。即ち、画像信号線305には、順次6画素分の画像信号がパラレルに出力される。通常、このようなシリアル−パラレル変換処理は、液晶装置に外付けされたICにおいて実行される。
サンプリングスイッチ60のもう一方の電極は、画像信号線305から延設された中継配線80に順次接続され、これによりデータ線6は、サンプリングスイッチ60を介して画像信号線305に接続される。すなわち、第1番目のデータ線6にはサンプリングスイッチ60を介して画像信号VID1が、第2番目のデータ線6にはサンプリングスイッチ60を介して画像信号VID2がそれぞれ供給され、同様にして第3〜第6番目のデータ線6には、それぞれサンプリングスイッチ60を介して画像信号線305がそれぞれ供給される。以下同様にして、データ線6はサンプリングスイッチ60を介して、6本ずつ繰り返し画像信号線305に接続される。
このように、(6N+1番目)のデータ線6には画像信号VID1が、(6N+2番目)のデータ線6には画像信号VID2が、(6N+3番目)のデータ線6には画像信号VID3が、(6N+4番目)のデータ線6には画像信号VID4が、(6N+5番目)のデータ線6には第5番目の画像信号VID5が、(6N+6番目)のデータ線6には第6番目の画像信号VID6が、それぞれサンプリングスイッチ60を介して供給される。ただし、「N」は0以上の整数である(以下、同様)。尚、上述のように複数画素を同時にサンプリング駆動を行なう場合、一単位として6本に限られるものではない。例えば、パーソナルコンピュータのモニターに用いられるアクティブマトリクス型の液晶装置では、XGA規格のように高精細化された場合には12本のデータ線を一単位として同時サンプリング駆動を行なうこともできる。或いは、6本ではなく、18本、24本を一単位として同時サンプリング駆動を行なうことも可能である。
図1に示すように、シフトレジスタ回路101は多段にわたり接続された遅延型フリップフロップ等のラッチ回路101a、101b,…を備え、ラッチ回路101a、101b…の各段の出力側には、それぞれバッファ回路102(102a,102b,…)が接続されている。
また、第1番目のバッファ回路102aの出力端は第1〜6番目のサンプリングスイッチ60のゲート電極に、第2番目のバッファ回路102bの出力端は第7〜第12番目のサンプリングスイッチ60のゲート電極に、それぞれ接続される。以下同様にして、第(N+1)番目のバッファ回路102の出力端は第(6N+1)〜(6N+6)番目のサンプリングスイッチにそれぞれ接続される。
(画素領域の構成)
次に上述の等価回路により構成された液晶装置用基板の画素の構成について、図2及び図3を参照して説明する。
図2は、データ線、走査線、画素電極が形成された液晶装置用基板10の隣接した画素群の平面図である。図3は、図2のC−C’断面図である。
図2及び図3において、各画素は、マトリクス状に複数の透明な画素電極9と各画素電極9に接続されたスイッチング素子の一例である画素スイッチング用TFT30とにより構成されている。画素電極9の縦横の境界に各々沿ってデータ線6、走査線3a及び容量線3bが設けられており、データ線6を構成する第1導電層は、アルミニウム、クロム等の金属からなり、第1層間絶縁膜4に形成されたコンタクトホール5aを介してTFT30のアモルファスシリコン膜やポリシリコン膜等からなる半導体層1aのうち後述のソース領域1dに電気的接続されている。画素電極9は、第1層間絶縁膜4及び第2層間絶縁膜7に形成されたコンタクトホール8を介して薄膜トランジスタ30の半導体層1aのうち後述のドレイン領域1eに電気的接続されている。また、ゲート絶縁膜2を介して半導体層1aのうちのチャネル形成用領域1a’(図2中右下りの斜線の領域)に対向するように走査線3a(ゲート電極)が配置されている。走査線3aを構成する第2導電層はアルミニウム、クロムのような金属で形成する場合もあるが、製造工程において600℃以上の高温にさらされる場合はポリシリコンで形成する場合がある。蓄積容量は、画素スイッチング用TFT30の半導体層1aから延設された第1蓄積容量電極1fを一方の電極とし、ゲート絶縁膜2と同時に形成された絶縁膜を誘電体膜とし、走査線3aと同時に形成された容量線3bを他方の電極(第2蓄積容量電極)として構成されている。このような構成を採れば、薄膜で緻密なゲート絶縁膜2を誘電体とすることで、第1蓄積容量電極1fと第2蓄積容量電極3bの重なり面積が小さくても、十分な蓄積容量が得られるため、画素の高開口率化や微細化が容易に実現することができる。
画素電極9の上側には、図3に示すようにラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9は例えば、ITO膜(Indium Tin Oxide膜)などの透明導電性薄膜からなる。また配向膜16は例えば、ポリイミド薄膜などの有機薄膜からなる。
他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性薄膜からなる。また配向膜22は、ポリイミド薄膜などの有機薄膜からなる。更に、画素スイッチング用TFT30や液晶のディスクリネーションが発生する領域を覆うように非光透過性の金属膜、金属合金膜、或いは黒色有機膜等により遮光膜23を設けても良い。これにより、コントラスト比の高い画像表示を実現することができる。遮光膜23は液晶装置用基板10に設けるようにしても良い。このような構成を採れば、液晶装置用基板10と対向基板20を貼り合わせる際の精度を考慮する必要がないため、透過率のばらつかない液晶装置を安定して提供することができる。
上記の構成を有する液晶装置用基板10と、対向基板20との間には、液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9からの電界が印加されていない状態で配向膜により所定の配向状態を採る。
ここで、一般には、半導体層1aのチャネル形成用領域1a’、低濃度ソース領域1b及び低濃度ドレイン領域1c等を形成するアモルファスシリコン膜あるいはポリシリコン膜は、光が入射すると光電変換効果により光電流が発生してしまいTFT30のトランジスタ特性が劣化するが、第1実施形態では、走査線3aを上側から覆うようにデータ線6がAl(アルミニウム)等の遮光性の金属薄膜から形成されているので、少なくとも半導体層1aのチャネル形成用領域1a’及びソース側LDD(Lightly Doped Drain)領域1b、ドレイン側LDD領域1cへの投射光(即ち、図3で上側からの光)の入射を効果的に防ぐことが出来る。また、TFT30の下側に、層間絶縁膜を介して、少なくとも半導体層1aのチャネル形成用領域1a’及びLDD領域1b、1cを覆うように遮光膜(図示せず)を設ければ戻り光(即ち、図3で下側からの光)の入射を効果的に防ぐことが出来る。
(サンプリングスイッチ領域の構成)
このように構成した液晶装置100において、次に、サンプリングスイッチ60の近傍のレイアウトについて図4及び図5を用いて説明する。
図4は、画像信号をサンプリングするサンプリングスイッチの平面図であり、図5は図4のD−D’断面図である。各種配線は、上述の図2及び図3で説明したように、TFT30を形成する膜とともに同時に形成すれば、工程数を増やすことなく形成することができる。
図4に示すように、画像信号線305には外部から供給される画像信号VID1〜VID6が供給される。
画像信号線305はアルミニウム等の比較的低抵抗な金属を含有する材料、例えばデータ線6と同一の第1導電層で同時に形成されている。中継配線80は画像信号線305とサンプリングスイッチ60の各ソース電極を互いに結線するために設けられており、画像信号線305を交差して延長されている。
中継配線80は、図4に示されるように、コンタクトホール84により画像信号線305と中継配線80と接続されている。少なくとも画像信号線305と交差する第1中継部82は第1導電層とは別層で形成する必要があるため、例えば上述の走査線3aと同一層からなる第2導電層により形成され、また画像信号線305と交差しない第2中継部81はできるだけ低抵抗にするために、例えば上述のデータ線6を形成するために用いた第1導電層により形成すると良い。第1中継部81と第2中継部82とはコンタクトホール83を介して互いに接続され、また第2中継部82と画像信号線305とはコンタクトホール84を介して互いに接続されている。
なお、各中継配線80の第2中継部82の長さを一致させることにより、中継配線80の抵抗値及び画像信号線305との重なり容量を揃えることができる。
各ブロック内のサンプリングスイッチ60の各ゲート電極はサンプリング制御信号線40を介してバッファ回路102に接続されている。
サンプリング制御信号線40は、画像信号線305を交差する前に画像信号線の配線方向に延長されて「コ」の字型に分岐した第1配線41と、第1配線41から延在して画像信号線305に交差する複数の第2配線42と、画像信号線305を交差した後に延長された第3配線43と、複数の第3配線43同士を互いに接続する接続配線44と、接続配線44からブロック内の各サンプリングスイッチ60に接続されるように櫛型に延長された第4配線45からなる。接続配線44はブロック内のサンプリングスイッチ60に接続されるすべての中継配線を平面的に交差し、ブロック内のサンプリングスイッチ60の各ゲート電極に接続されるようにさらに第4配線45により櫛型に延長されている。要するに、サンプリング制御信号線40は、画像信号線305と交差するとともにブロック毎にサンプリングスイッチ60の配列方向の両側からサンプリングスイッチ60に接続されるように引き回されている。
サンプリング制御信号線40は少なくとも画像信号線と交差する第2配線は画像信号線305を構成する第1導電層とは異なる層、例えば第2導電層で形成する。また、交差しない部分、例えば第1配線、第3配線は第1導電層と第2導電層との両方に平面的に重なるように形成し、コンタクトホール46及び47で互いに接続するようにすれば、第3配線を低抵抗化できるとともに冗長構造とすることができる。
図5は図4のD−D’線における断面を示す。図5に示すように、液晶装置用基板10上に走査線3aと同時に形成された第4配線44が、その上層に第1層間絶縁膜4を介してデータ線と同時に形成された第2導電層からなる第2中継部81が形成されており、その上には第2層間絶縁膜7が形成されている。
図4において斜線を付した領域は第1導電層を、白抜きの領域は第2導電層を示しているが、いずれも図5に示す共通の第1導電層、および共通の第2導電層から形成されている。図4において交差した第1導電層と第2導電層との間には第1層間絶縁膜4が形成されている。コンタクトホール46,47により第1絶縁膜4に開孔が形成され、これにより第1導電層と第2導電層とが互いに接続される(図3)。
上述のように図5に示す各層として、画像表示領域DAのTFT30、その他の構造を構成する層を用いることができる。その場合には同一層の成膜およびパターニングを同一工程で行うことができる。
次に、図1を用いて、画像表示領域DAへの書き込み動作について説明する。
画像信号線305には6画素分ずつの画像信号が同時に出力される。そして、例えば1〜6番目の画像信号VID1〜VID6がシリアル−パラレル変換信号として画像信号線305に同時に出力される期間にはラッチ回路101aからサンプリング制御信号が出力される。次の7〜12番目の画像信号が出力される期間にはラッチ回路101bからサンプリング制御信号が出力される。このように、画像信号VID1〜VID6に6画素分ずつの新たなシリアル−パラレル信号が出力される度に、ラッチ回路101a、101b,…から順次サンプリング制御信号が出力される。
ラッチ回路101から出力されたサンプリング制御信号が、バッファ回路102を介してサンプリングスイッチ60のゲート電極に入力されると、当該サンプリングスイッチ60がオンし、データ線6が順次画像信号線305に接続されて、所定の6画素分の画像信号がデータ線6に供給される。これにより、走査信号が出力される走査線3aと、画像信号が供給される6本のデータ線6とによって選択された6つの画素について、同時に書き込みが行われる。このようにラッチ回路101からサンプリング制御信号が出力されるごとに、1本の走査線3aに接続された6画素について、一度に書き込みを行うようにしている。
隣接する6個のサンプリングスイッチ60をグループ(ブロック)化して順次オンさせることにより、1本の走査線3aの全画素について書き込みが終了すると、次の走査線3aが選択されて、同様に書き込み動作が実行される。すべての走査線についてこのような書き込み動作を繰り返すことにより、1フレームの画像を表示することができる。
なお、走査線3aには走査線駆動回路104が接続されており、上記走査信号は走査駆動回路104から走査線3aに出力される。
図4に示すように、第1実施形態では、バッファ回路102に接続されたサンプリング制御信号線40を構成する第1配線41は2経路に分岐されて、画像信号線を交差して延長され、しかも第3配線43の一部は例えば、第1導電層と第2導電層の二重配線とされている。さらに、上記2経路に分岐された第3配線はサンプリングスイッチ60に隣接した接続配線44によって図1において左右方向に接続されている。このため、サンプリングスイッチ60のゲート電極部分におけるインピーダンスの上昇が抑制される。また、サンプリングスイッチ60のゲート電極同士は接続配線44によって短距離で結ばれているので、サンプリングスイッチ60のゲート電極部分のインピーダンスのばらつきが小さくなる。
以上のように、第1実施形態では、サンプリングスイッチ60にサンプリング制御信号を供給するためのサンプリング制御信号線40のインピーダンスを低く抑えることができるので、回路に形成される時定数が小さく、またそのばらつきも小さくなるので、サンプリングスイッチ60をほぼ均一な動作条件によってスイッチングさせることができる。したがって、データ線6の電圧を適切に制御することができ、よって画素間の表示のばらつきが生じにくく、ゴースト等の発生のない良好な表示画像を得ることができる。
(第2実施形態)
以下、図6を用いて、本発明による電気光学装置の第2実施形態について説明する。第2実施形態は第1実施形態と同様な構成を有するものであり、異なる部分のみ説明する。
図5に示すように、第2実施形態では、サンプリング制御信号線40のうちバッファ回路102に隣接した第1配線41には第1導電層と第2導電層による二重配線となっており、第1配線41の両端に設けられたコンタクトホール48を介して第1導電層および第2導電層が互いに接続される。
このように第1配線41の一部に二重配線を設けることにより、第1配線41の抵抗値を下げ、サンプリング制御信号線40全体としてさらに低インピーダンス化を図ることができる。
また、二重配線を構成する第1導電層は画像信号線305、データ線6と同じプロセスによって同時に形成されるので、第1実施形態と比較して、とくに製造工程が複雑化することはない。
(第3実施形態)
以下、図7を用いて、本発明による電気光学装置の第3実施形態について説明する。第3実施形態は、第1及び第2実施形態と同様な構成を有し、異なる構成についてのみ説明する。
図7に示すように、第3実施形態では第2実施形態における第3配線43の一部を第1導電層に置き換えている。また、中継配線80と接続配線44との交差領域88は第1層間絶縁膜4(図3)を介して絶縁されるようにするとともに、接続配線44の一部は第2導電層に置き換えている。なお、第1導電層は接続配線44から第2配線42と第3配線43との接続点であるコンタクトホール46の位置まで延設されており、コンタクトホール46とコンタクトホール47との間は第1及び第2導電層の二重配線とされている。
第3実施形態では、サンプリング制御信号線40に、他の電極との絶縁を確保できる範囲で可能な限り第1導電層、あるいは第1導電層と第2導電層の二重配線を用いた構成となっている。
このように、第1配線41の一部を低抵抗の第2導電層に置き換えることにより、さらにサンプリング制御信号線40全体としてのインピーダンスを低下させることができる。また、第2導電層はサンプリングスイッチ60のゲート電極に近い位置に設けられており、各ゲート電極から引き出された第1導電層はコンタクトホール49を介して第2導電層に最短距離で接続されている。このため、各ゲート電極は極めて低いインピーダンスの配線で互いに接続されることになるので、各サンプリングスイッチ60がほぼ同一条件の下でスイッチングされることになり、6本のデータ線6に対する書き込みをより均一なものにできる。
また、第1導電層は画像信号線305等と同じプロセスによって同時に形成されるので、第1および第2実施形態と比較して、とくに製造工程が複雑化することはない。尚、本実施の形態では4経路に分離する構成であるが、これに限るものではない。サンプリングスイッチのブロック数が多くなれば分岐させる数を増やす場合もある。
(第4実施形態)
以下、図8および図9を用いて、本発明による電気光学装置の第4実施形態について説明する。第4実施形態は、第1実施形態と同様な構成を有し、異なる構成について説明する。図8は第4実施形態の電気光学装置のレイアウト図であり、図9は第4実施形態の等価回路図である。
図8に示すように、第4実施形態では、第1実施形態における2経路に分岐された第2配線42に代えて、4経路に分岐された第2配線42及び第2配線に接続された第3配線43を備える。すなわち、この第2配線42は中継配線80に沿って4つに分岐され、中継配線80の間隙に沿って延設されている。さらに、4つに分岐された第3配線43は、第1実施形態のように第1導電層と第2導電層の2重配線としてもよい。また、第2実施形態のように、第1配線41を第1導電層と第2導電層の2重配線としてコンタクトホール48を介して互いに接続するようにしてもよい。このようにサンプリング制御信号線40の少なくとも一部を二重配線とすることにより、更にサンプリング制御信号線40を低抵抗にすることができる。
図8および図9に示すように、第4実施形態では、4経路に分岐された第2配線42及び第3配線43を介して、バッファ回路102の出力端子とサンプリングスイッチ60のゲート電極とを接続しているので、第3実施形態と比較して、より一層サンプリング制御信号線40の低インピーダンス化を図ることができる。尚、分岐させる数は4経路に限るものではない。
(第5実施形態)
以下、図10〜図12を用いて、本発明による電気光学装置の第5実施形態について説明する。第5実施形態は第4実施形態と同様な構成を有し、異なる構成についてのみ説明する。図10は第5実施形態の電気光学装置のレイアウト図であり、図11は第5実施形態の等価回路図であり、図12は図10のX−X’断面図である。
図10に示すように、サンプリング制御信号線40は、バッファ回路102の出力端子からサンプリングスイッチ60に向けて形成された第1配線41と、中継配線80と平行に画像信号線305に交差された第2配線42と、第2配線42と接続されてさらに延設された第3配線43と、画像信号線305と平行に延設された接続配線44と、接続配線44に接続されて櫛型に延設され各サンプリングスイッチ60のゲート電極となる第4配線45とからなる。すなわち、本実施形態では、第3実施形態と異なり、第1配線41がバッファ回路102に接続された第1配線41が分岐することなく、第2及び第3配線へと延びてさらに第3配線43はブロック内のすべての中継配線80を交差するように延設されたL字型で構成されている。
接続配線44は第1導電層で形成されており、接続配線44と第4配線45とはコンタクトホール49を介して接続されているとともに、中継配線80と第1層間絶縁膜4を介して絶縁されている。また、第3配線43は第1及び第2導電層からなり、コンタクトホール46、47を介して接続されている。
第5実施形態によれば、接続配線44をデータ線と同時に形成した低抵抗な第1導電層で形成されている。また、サンプリングスイッチ60の各ゲート電極が引き回しの短い第4配線45と、抵抗値の低い接続配線44とによって互いに接続されるため、各ゲート電極は極めて低いインピーダンスの配線で互いに接続されることになる。つまり、第5実施形態では、ブロック内のサンプリングスイッチの配列方向の一方側から他方側に接続配線44が延設されているが、接続配線44は抵抗値が低いため、各サンプリングスイッチ60がほぼ同一条件下でスイッチされることになり、6本のデータ線に対する書き込みを均一なものにできる。
中継配線80は、第1実施形態と同様に、少なくとも画像信号線305と交差する第1中継部82は第1導電層とは別層で形成する必要があるため、例えば上述の走査線3aと同一層からなる第2導電層により形成され、また画像信号線305と交差しない第2中継部81はできるだけ低抵抗にするために、例えば上述のデータ線6を形成するために用いた第1導電層により形成すると良い。
第5実施形態では、サンプリングスイッチ60の各ゲート電極から引き出された第4配線45を抵抗の低い金属材料により互いに接続しているので、バッファ回路102から引き出される第2配線42及び第3配線43が一本であっても6本のデータ線6に対する書き込みを均一なものにでき、よって表示画像の画質を向上させることができる。尚、本実施形態では第1、第2、第3配線及び接続配線をL字型としたが、このような形状に限るものではなく、1つのブロック内の画像信号線に交差する複数の中継配線80の間に形成しても同様な効果が得られる。
(第5実施形態の変形例)
第5実施形態の変形例を図13を参照して説明する。図13は第5実施形態の変形例の電気光学装置のレイアウト図である。尚、第5実施形態と異なる点のみ説明し、共通な構成についてはその説明を省略する。
本変形例のサンプリングスイッチ60はPチャネル型TFT60’とNチャネル型TFT60’’との相補型のトランジスタからなり、図13に示されるように各データ線6に接続されるPチャネル型TFT60’とNチャネル型TFT60’’が並列に形成されている。サンプリングスイッチ60をPチャネル型TFT60’およびNチャネル型TFT60’’からなる相補型TFTで構成することにより、TFTの寄生容量に起因するデータ線6の電圧シフトを緩和することができる。これにより、フリッカ等のない高表示品位の液晶装置を実現できる。
Pチャネル型TFT60’とNチャネル型TFT60’’のゲート電極はそれぞれ中継配線80を挟んで両側に並列に設けられており、さらに各ゲート電極45、45’の外側にPチャネル型TFT60’とNチャネル型TFT60’’の夫々のドレイン電極が設けられ、2つのドレイン電極はデータ線6として共通接続されて画像表示領域に延設されている。このような構成において、サンプリング制御信号線40、40’は、バッファ回路102の出力端子からサンプリングスイッチ60に向けてブロック内のサンプリングスイッチ60の配列方向の一方側と他方側に形成された第1配線41、41’と、第1配線41、41’の夫々に接続されて画像信号線305を交差する第2配線42、42’と、第2配線42、42’の夫々に接続されてさらに延設された第3配線43、43’と、第3配線43、43’に夫々接続されて画像信号線305と平行にサンプリングスイッチ60の配列方向の一方側から他方側に延設された接続配線44と、サンプリングスイッチ60の配列方向の他方側から一方側に延設された接続配線44’と、接続配線44、44’に接続されて夫々櫛型に延設されてPチャネル型TFT60’とNチャネル型TFT60’’のそれぞれのゲート電極となる第4配線45、45’とからなる。すなわち、本実施形態では、第5実施形態と異なり、Pチャネル型TFT60’のサンプリング制御信号線がブロック内のサンプリングスイッチ60の配列方向の一方側から他方側にL字型に延設され、Nチャネル型TFT60’’のサンプリング制御信号線がブロック内のサンプリングスイッチ60の配列方向の他方側から一方側に逆L字型に延設されている。
接続配線44、44’は第5実施形態と同様に第1導電層で形成されており、接続配線44、44’と第4配線45、45’とはコンタクトホール49、49’を介して接続されているとともに、中継配線80と第1層間絶縁膜4を介して絶縁されている。また、第3配線43、43’は第1及び第2導電層からなり、コンタクトホール46と47、46’と47’を介して接続されている。このように接続配線44、44’をデータ線と同時に形成した低抵抗な第1導電層で形成されている。また、サンプリングスイッチ60の各ゲート電極が引き回しの短い第4配線45と、抵抗値の低い接続配線44とによって互いに接続されているため、各サンプリングスイッチのゲート電極は極めて低いインピーダンスの配線で互いに接続されることになる。従って、本変形例でも、ブロック内のサンプリングスイッチの配列方向の一方側から他方側に、そして他方側から一方側に接続配線44、44’が延設されているが、接続配線44、44’は抵抗値が低いため、各サンプリングスイッチ60がほぼ同一条件下でスイッチされることになり、6本のデータ線に対する書き込みを均一なものにできる。また、サンプリングスイッチ60を構成するPチャネル型TFT60’とNチャネル型TFT60’’のソース電極である中継配線80が共通化されているため、並列にTFTを設けているにもかかわらず、占有面積を少なくすることができる。
尚、本変形例でも第1、第2、第3配線及び接続配線をL字型、逆L字型としたが、このような形状に限るものではなく、1つのブロック内の画像信号線に交差する複数の中継配線80の間に平行に形成しても同様な効果が得られる。
(第6実施形態)
以下、図14および図15を用いて、本発明による電気光学装置の第6実施形態について説明する。図14は第6実施形態の電気光学装置のレイアウト図であり、図15は第6実施形態の等価回路図である。
図14および図15に示すように、第6実施形態では各サンプリングスイッチ60毎に第1バッファ回路102(第1〜第6実施形態のバッファ回路102)に接続された複数の第2バッファ回路103を設けており、第1バッファ回路102と第2バッファ回路103とを接続する6つの分岐配線を第1導電層で形成するとともにパラレルに6つの第2バッファ回路103に入力し、第2バッファ回路103の出力信号(サンプリング制御信号)が、第2及び第3配線42、43を介してサンプリングスイッチ60のゲート電極に入力するようにしている。
図14に示すように、第2バッファ回路103の出力端子に接続された第2配線42及び第3配線43は、画像信号線305に接続された中継配線80と平行に設けられ、また、第2配線42及び第3配線43および中継配線80は1配線ずつ交互に配置されている。
第3配線43は、上述のように第1導電層及び第2導電層の2層構造にしてコンタクトホール46、47を介して接続すれば、さらに低抵抗化される。
第6実施形態では、サンプリングスイッチ60毎に独立したバッファ回路102を用いているので、サンプリング制御信号線40のインピーダンスを低くすることができる。このため、サンプリングスイッチ60を安定してスイッチングさせることができ、よって表示画像の画質を向上させることができる。
(第7実施形態)
以下、図16および図17を用いて、本発明による電気光学装置の第7実施形態について説明する。第7実施形態は第6実施形態と同様な構成を有し、異なる点のみ説明する。図16は第7実施形態の電気光学装置のレイアウト図であり、図17は第7実施形態の等価回路図である。
第6実施形態では、サンプリングスイッチ60毎に1つの第2バッファ回路103を設けているが、第6実施形態では隣接する2つのサンプリングスイッチ60毎に1つずつ第2バッファ回路103を設けている。
図16に示すように、第7実施形態では、隣接する2つのサンプリングスイッチ60毎に第2バッファ回路103を1つずつ、すなわち1つのバッファ回路102に対して第2バッファ回路103を3つずつ設けており、第1バッファ回路102の出力信号をパラレルに3つの終段バッファ回路103に入力し、終段バッファ回路103の出力信号(サンプリング制御信号)を2つのサンプリングスイッチ60のゲート電極に入力するようにしている。
図16に示すように、サンプリング制御信号線40は、第2バッファ回路103の出力端子からサンプリングスイッチ60に向けて、中継配線80と平行に交差された第2配線42と、第2配線42に接続されてさらに延設された第3配線43と、画像信号線305と平行に延設された接続配線44と、各サンプリングスイッチ60の各ゲート電極から引き出され、接続配線44と接続された第4配線45とからなる。第2配線42と第2配線に接続された第3配線43の間隙には2本の中継配線80が第2及び第3配線42及び43に平行に延設されている。
第1導電層は、コンタクトホール46から接続配線44まで延設されている。また、第3配線43はコンタクトホール46と47の間は第1導電層と第2導電層の二重配線となっている。サンプリングスイッチ60の各ゲート電極から引き出された第4配線45はコンタクトホール47を介して第1導電層からなる接続配線44に接続されている。
第7実施形態では、2つのサンプリングスイッチ60毎に独立した終段バッファ回路103を用いているので、サンプリング制御信号線40のインピーダンスを低くすることができる。このため、サンプリングスイッチ60を安定してスイッチングさせることができ、よって表示画像の画質を向上させることができる。また、第6実施形態に比較すれば終段バッファ回路の数を減らすことができる。
第7実施形態では、2つのサンプリングスイッチ60毎に独立した終段バッファ回路103を設けているが、3つ以上のサンプリングスイッチに対して1つの終段バッファ回路を設けてもよい。
尚、上述の第1実施形態乃至第7実施形態で説明したサンプリング制御信号線と中継配線のそれぞれの一部は、低抵抗にするために、データ線と同一層からなる第1導電層と、走査線と同一層からなる第2導電層との二重配線となっているが、これらの第1及び第2導電層に限るものではない。例えば薄膜トランジスタのチャネル領域の下層に設ける低抵抗な導電層を二重配線の一部として利用することにより、工程を増やすことなく各配線を低抵抗にすることができる。
以下、図18および図19を用いて、本発明が適用されるアクティブマトリクス型の液晶装置の全体レイアウトについて説明する。
図18において、液晶装置用基板10の上には、シール材52がその縁に沿って設けられており、その内側に並行して、周辺見切りとしての遮光膜53が設けられている。シール材52の外側の領域には、データ線駆動回路201及び実装端子108が液晶装置用基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路201を画像表示領域DAの辺に沿って両側に配列してもよい。例えば奇数列のデータ線6は画像表示領域DAの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線6は画像表示領域DAの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線6を櫛歯状に駆動するようにすれば、データ線駆動回路201の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に液晶装置用基板10の残る一辺には、画像表示領域DAの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、液晶装置用基板10と対向基板20との間で電気的導通をとるための導通材106が設けられている。そして、図19に示すように、図18に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52により液晶装置用基板10に固着され、内部に液晶150が封入される。
以上、図1〜図19を参照して説明した各実施の形態における液晶装置の液晶装置用基板10上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路201及び走査線駆動回路104を液晶装置用基板10の上に設ける代わりに、例えばTAB(Tape Automated Bonding基板)上に実装された駆動用LSIに、液晶装置用基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及び液晶装置用基板10の出射光が出射する側には各々、例えば、TN(Twisted Nematic)モード、STN(SuperTN)モード、D−STN(Double−STN)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
上記実施の形態では、TFTを用いて各画素を駆動するようにしているが、TFT以外の、例えば2端子型非線形素子等のアクティブ素子を用いることも可能であり、さらに液晶装置をパッシブマトリクス型の液晶装置として構成することも可能である。さらに、本発明は液晶装置以外のエレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置の駆動回路についても、広く適用することができる。
(電子機器)
次に、以上詳細に説明した電気光学装置の一例として液晶装置100を備えた電子機器の実施の形態について図22から図24を参照して説明する。
先ず図22に、このように液晶装置100を備えた電子機器の概略構成を示す。
図22において、電子機器は、表示情報出力源1000、表示情報処理回路1002、駆動回路1004、液晶装置100、クロック発生回路1008並びに電源回路1010を備えて構成されている。表示情報出力源1000は、ROM(Read Only Memory)、RAM(Random Access Memory)、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。表示情報処理回路1002は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路1004に出力する。駆動回路1004は、液晶装置100を駆動する。電源回路1010は、上述の各回路に所定電源を供給する。尚、液晶装置100を構成する液晶装置用基板の上に、駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。
次に図23から図24に、このように構成された電子機器の具体例を各々示す。
図23において、電子機器の一例たる液晶プロジェクタ1100は、上述した駆動回路1004が液晶装置用基板上に搭載された液晶装置100を含む液晶表示モジュールを3個用意し、各々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、100G及び100Bに各々導かれる。この際特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより各々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
図24において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ(PC)1200は、上述した液晶装置100がトップカバーケース内に設けられており、更にCPU、メモリ、モデム等を収容すると共にキーボード1202が組み込まれた本体1204を備えている。
以上図23から図24を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション(EWS)、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが図22に示した電子機器の例として挙げられる。
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
本発明による電気光学装置の第1実施形態を示す等価回路図。 本発明の電気光学装置の第1実施形態の画素群の平面図。 図2のC−C’の断面図。 図1の電気光学装置のレイアウトを示す図。 図1のD−D’線における断面図。 第2実施形態の電気光学装置のレイアウトを示す図。 第3実施形態の電気光学装置の構成を示す図。 第4実施形態の電気光学装置のレイアウトを示す図。 第4実施形態の電気光学装置の等価回路図。 第5実施形態の電気光学装置のレイアウトを示す図。 第5実施形態の電気光学装置の等価回路図。 図10のX−X’線における断面図。 第5実施形態の変形例の電気光学装置のレイアウトを示す図。 第6実施形態の電気光学装置のレイアウトを示す図。 第6実施形態の電気光学装置の等価回路図。 第7実施形態の電気光学装置のレイアウトを示す図。 第7実施形態の電気光学装置の等価回路図。 アクティブマトリクス型の液晶装置全体のレイアウトを示す図。 図18のH−H’線における断面図。 従来の液晶装置の構成を示す図。 従来の液晶装置の等価回路図。 本発明による電子機器の実施の形態の概略構成を示すブロック図である。 電子機器の一例として液晶プロジェクタを示す断面図である。 電子機器の他の例としてパーソナルコンピュータを示す正面図である。
符号の説明
シフトレジスタ 101
バッファ回路 102
走査線駆動回路 104
データ線駆動回路 201
走査線 3a
薄膜トランジスタ(TFT)30
画像信号線 305
サンプリング制御信号線 40
第1配線 41
第2配線 42
第3配線 43
接続配線 44
第4配線 45
データ線 6
サンプリングスイッチ 60
中継配線 80

Claims (6)

  1. 複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを具備する電気光学装置の駆動回路であって、
    前記電気光学装置の駆動回路は、画像信号を供給する複数の画像信号線と、前記複数の
    画像信号線に供給された画像信号をサンプリングして夫々のデータ線に供給する複数のサ
    ンプリングスイッチとを有し、
    前記複数のサンプリングスイッチは、n個(nは2以上の自然数)毎にブロックに分け
    られ、前記ブロック毎にサンプリング制御信号線を介して共通にサンプリング制御信号が
    供給されてなり、且つ前記複数のサンプリングスイッチの夫々は中継配線を介して前記複
    数の画像信号線に接続されてなり、
    前記各サンプリング制御信号線は、前記ブロック毎にサンプリングスイッチの配列方向
    の両側に引き回されるように分岐した配線と、前記分岐した配線の分岐の根元を含まない
    部分において、前記分岐した配線を互いに接続する接続配線と、を介して前記サンプリン
    グスイッチに接続されるとともに、前記配列方向の両側から共に同一の前記サンプリング
    制御信号を供給する
    ことを特徴とする電気光学装置の駆動回路。
  2. 前記接続配線は、前記分岐した配線において分岐の先端側において接続されていることを特徴とする請求項1に記載の電気光学装置の駆動回路。
  3. 前記分岐した配線は二股に分岐していることを特徴とする請求項1または2に記載の電気光学装置の駆動回路。
  4. 前記接続配線と前記ブロック内の各前記サンプリングスイッチとをそれぞれ接続する複数の配線を有することを特徴とする請求項1乃至3のいずれかに記載の電気光学装置の駆動回路
  5. 請求項1乃至4のいずれかに記載の電気光学装置の駆動回路を備えた電気光学装置。
  6. 請求項5に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2005135070A 2005-05-06 2005-05-06 電気光学装置の駆動回路及び電気光学装置並びに電子機器 Expired - Fee Related JP3832495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005135070A JP3832495B2 (ja) 2005-05-06 2005-05-06 電気光学装置の駆動回路及び電気光学装置並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135070A JP3832495B2 (ja) 2005-05-06 2005-05-06 電気光学装置の駆動回路及び電気光学装置並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28021298A Division JP3791208B2 (ja) 1998-10-01 1998-10-01 電気光学装置の駆動回路

Publications (2)

Publication Number Publication Date
JP2005242387A JP2005242387A (ja) 2005-09-08
JP3832495B2 true JP3832495B2 (ja) 2006-10-11

Family

ID=35024104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135070A Expired - Fee Related JP3832495B2 (ja) 2005-05-06 2005-05-06 電気光学装置の駆動回路及び電気光学装置並びに電子機器

Country Status (1)

Country Link
JP (1) JP3832495B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064144B (zh) * 2014-06-13 2016-03-09 北京京东方视讯科技有限公司 一种显示面板的显示控制电路、显示装置及显示控制方法

Also Published As

Publication number Publication date
JP2005242387A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4179199B2 (ja) 電気光学装置及びこれを備えた電子機器
JP3791208B2 (ja) 電気光学装置の駆動回路
JP3846057B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
KR100524834B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전자기기
JP5120066B2 (ja) 電気光学装置及び電子機器
KR20090004614A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP4946203B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP3648976B2 (ja) アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法
KR100767906B1 (ko) 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기
JP4961790B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP2008026348A (ja) 電気光学装置及び電子機器
JP3669282B2 (ja) 電気光学装置及び電子機器
JP3832495B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP3966326B2 (ja) アクティブマトリクス基板の検査方法
JP3757646B2 (ja) 電気光学装置の駆動回路及び電気光学装置
JP2007272162A (ja) 電気光学装置、及びこれを備えた電子機器
JP5347412B2 (ja) 電気光学装置及び電子機器
JP5194714B2 (ja) 電気光学装置及びこれを備えた電子機器
JP4945985B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP3804596B2 (ja) 走査線駆動回路、それを用いた電気光学装置及び電子機器
JP4935326B2 (ja) 電気光学装置及びこれを備えた電子機器
JP4088123B2 (ja) 電気光学装置および電子機器
JP4720654B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2007249134A (ja) 電気光学装置及びこれを備えた電子機器
JP2004004541A (ja) 電気光学装置、電気光学装置の駆動回路及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060710

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees