JP2010108981A - 半導体装置、電気光学装置及び電子機器 - Google Patents
半導体装置、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2010108981A JP2010108981A JP2008276672A JP2008276672A JP2010108981A JP 2010108981 A JP2010108981 A JP 2010108981A JP 2008276672 A JP2008276672 A JP 2008276672A JP 2008276672 A JP2008276672 A JP 2008276672A JP 2010108981 A JP2010108981 A JP 2010108981A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- circuit
- unused
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】半導体装置において、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高める。
【解決手段】半導体装置は、(i)被保護回路(151)と、(ii)複数の端子(160)と、(iii)複数の端子の各々に対応して設けられており、端子と被保護回路との間に夫々電気的に接続された複数の静電保護回路(155)とを含む集積回路(150)と、複数の端子のうち被保護回路に対する信号の入力又は出力に使用される使用端子(160a)と、複数の端子のうち被保護回路に対する信号の入力及び出力に使用されない未使用端子(160b)とを互いに電気的に接続する接続配線(190)とを備える。
【選択図】図7
【解決手段】半導体装置は、(i)被保護回路(151)と、(ii)複数の端子(160)と、(iii)複数の端子の各々に対応して設けられており、端子と被保護回路との間に夫々電気的に接続された複数の静電保護回路(155)とを含む集積回路(150)と、複数の端子のうち被保護回路に対する信号の入力又は出力に使用される使用端子(160a)と、複数の端子のうち被保護回路に対する信号の入力及び出力に使用されない未使用端子(160b)とを互いに電気的に接続する接続配線(190)とを備える。
【選択図】図7
Description
本発明は、例えばIC(Integrated Circuit)等の集積回路を備える半導体装置、このような半導体装置を備える液晶装置等の電気光学装置、及びこのような電気光学装置を備える電子機器の技術分野に関する。
例えばIC、LSI(Large Scale Integration)等の集積回路として、その内部回路を静電気放電(ESD:Electro-Static Discharge)から保護する静電保護回路が組み込まれたものが知られている(例えば特許文献1参照)。静電保護回路は、一般的に、ESD保護回路とも呼ばれる。静電保護回路は、通常、集積回路の端子と内部回路との間に設けられており、ESDによって発生した高電圧パルス(いわゆるESDサージ)が集積回路の端子を介して内部回路に入力されてしまうのを防ぐ。具体的には、静電保護回路は、例えば、集積回路の端子に入力されたESDサージを、例えば接地電位等の定電位とされた定電位線へと流す。このため、ESDサージが内部回路に流れずに済むので、内部回路に高電圧が印加されない。この結果、集積回路は、ESDによる破損から守られる。
また、例えば液晶装置等の電気光学装置では、例えば液晶パネル等の電気光学パネルを駆動するための駆動回路を含む集積回路(例えばLCD(Liquid Crystal Display)ドライバIC)が設けられる。この集積回路は、一般的に、接続されるホストの多様な機能要求に対応するため、例えば、(1)パラレルインターフェース用端子(例えば、24ビットパラレルインターフェースとしての24個の端子)、(2)シリアルインターフェース用端子、(3)汎用入出力用端子などの複数の端子を有している。この集積回路が電気光学装置において用いられる際には、接続されるホストに応じて、集積回路の複数の端子のうち一部の端子のみが使用される。即ち、集積回路が、例えば8ビットパラレルインターフェースを要求するホストに接続される場合には、パラレルインターフェース用端子として設けられた24個の端子のうち8ビットパラレルインターフェースに対応する8個の端子が信号の入力或いは出力に使用され、これら8個以外の端子は使用されない。
上述したような静電保護回路が組み込まれた集積回路を備える半導体装置において、集積回路の静電気耐圧を向上させる一つの手段として、静電保護回路の回路規模を大きくすることが考えられる。しかしながら、静電保護回路の回路規模を大きくすれば、集積回路のチップサイズが大きくなってしまったり、集積回路の製造コストが増大してしまうおそれがあるという技術的問題点がある。
本発明は、例えば上述した問題点に鑑みなされたものであり、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることが可能な半導体装置、電気光学装置、及びこのような電気光学装置を備える電子機器を提供することを課題とする。
本発明の半導体装置は上記課題を解決するために、(i)被保護回路と、(ii)複数の端子と、(iii)前記複数の端子の各々に対応して設けられており、前記端子と前記被保護回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路と、前記複数の端子のうち前記被保護回路に対する信号の入力又は出力に使用される使用端子と、前記複数の端子のうち前記被保護回路に対する信号の入力及び出力に使用されない未使用端子とを互いに電気的に接続する接続配線とを備える。
本発明の半導体装置によれば、その動作時には、例えばIC、LSI等の集積回路の複数の端子のうち使用端子を介して、例えば内部回路等の被保護回路と外部との間で信号の入力或いは出力が行われる。即ち、被保護回路に入力される信号は、集積回路の外部から使用端子を介して入力され、被保護回路から出力される信号は、使用端子を介して集積回路の外部に出力される。ここで、複数の端子のうち使用端子以外の端子は、未使用端子(或いは「不使用端子」と呼ぶこともできる)であり、被保護回路に対する信号の入力及び出力に使用されない。
本発明では、集積回路には、複数の静電保護回路が含まれる。静電保護回路は、集積回路の複数の端子に印加される静電気放電(ESD)から被保護回路を保護するための回路である。静電保護回路は、集積回路の複数の端子の各々に対応して例えば1つずつ設けられており、端子と被保護回路との間に電気的に接続される。
本発明では特に、集積回路の複数の端子のうち使用端子と、集積回路の複数の端子のうち未使用端子とが、接続配線によって電気的に接続されている。接続配線は、例えば、集積回路が実装される基板上の配線パターンの一部として形成される。尚、接続配線は、集積回路上で、使用端子と未使用端子との間を直接接続するように(言い換えれば、使用端子と未使用端子とを互いに繋ぐように)形成されてもよい。
よって、複数の静電保護回路のうち、使用端子に対応して設けられた静電保護回路(言い換えれば、使用端子と被保護回路との間に電気的に接続された静電保護回路)と、未使用端子に対応して設けられた静電保護回路(言い換えれば、未使用端子と被保護回路との間に電気的に接続された静電保護回路)とを互いに電気的に並列に接続することができる。言い換えれば、使用端子に対して、当該使用端子に対応して設けられた静電保護回路に加えて、未使用端子に対応して設けられた静電保護回路を電気的に接続することができる。つまり、一の使用端子に対して、集積回路に含まれる複数の静電保護回路のうち2以上の静電保護回路を電気的に接続することができる。
従って、集積回路に含まれる複数の静電保護回路の各々の回路規模を大きくすることなく、被保護回路を静電気放電から保護する静電気耐圧を高めることができる。言い換えれば、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本発明によれば、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子に対応して設けられた静電保護回路を利用して、静電気耐圧を高めることができる。
ここで特に、本発明によれば、集積回路とは別に設けられた(言い換えれば、集積回路の内部に含まれない)接続配線によって、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続することができるので、集積回路の内部構造を変えることなく、静電気耐圧を高めることができ、実践上大変有利である。つまり、例えば仮に、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続する接続配線を集積回路の内部に形成する場合と比較して、例えば集積回路の設計変更を殆ど或いは全く伴わないので、当該半導体装置を製造する製造管理が容易であり、製造コストを抑制することもできる。
尚、本時発明は、集積回路が基板に実装される場合には、実装方法として、フェースダウン実装及びフェースアップ実装のいずれにも適用可能である。例えば、フェースタウン実装を採用し、集積回路の複数の端子と、該複数の端子に対応して基板上に形成された複数の基板端子とが対向するように、集積回路と基板とを配置し、集積回路を例えばACF(Anisotropic Conductive Film:異方性導電膜)等の接着材によって基板に実装してもよい。フェースダウン実装が採用される場合には、集積回路の複数の端子を基板側(より具体的には、複数の基板端子)に一括して接続することができるので、接続配線が増えたとしても集積回路を基板に実装するのに要する時間は殆ど或いは全く変わらないというメリットがある。一方、フェースアップ実装を採用し、集積回路の複数の端子を基板上の複数の基板端子にワイヤボンディングにより接続し、接続配線をボンディングワイヤとして形成する場合には、接続配線をボンディングワイヤとして形成する分だけ、ワイヤボンディングに要する時間が増加してしまうおそれがあることに留意するとよい。但し、本発明によれば、フェースアップ実装を採用した場合であっても、上述したような接続配線を備えるので、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。
以上説明したように、本発明の半導体装置によれば、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。
本発明の半導体装置の一態様では、前記集積回路が実装される基板を更に備え、前記接続配線は、前記基板上に形成される。
この態様によれば、接続配線は、集積回路が実装される基板上に形成される配線パターンの一部として形成される。よって、集積回路が実装される基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。言い換えれば、集積回路が実装される基板上に配線を形成する際に用いるマスクパターンを変更することで、集積回路が実装される基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線を形成することができる。
尚、具体的には、集積回路が実装される基板上に、使用端子に対応する使用基板端子を形成すると共に未使用端子に対応する未使用基板端子を形成し、使用基板端子及び未使用基板端子間を接続するように、使用基板端子及び未使用基板端子と一体的に接続配線を形成するとよい。
本発明の半導体装置の他の態様では、前記接続配線は、一の前記使用端子に対して複数の前記未使用端子が電気的に接続されるように形成される。
この態様によれば、接続配線によって、一の使用端子に対して複数の未使用端子が電気的に接続される。よって、複数の静電保護回路のうち、一の使用端子に対応して設けられた一の静電保護回路と、2以上の未使用端子に対応して夫々設けられた2以上の静電保護回路とを互いに電気的に並列に接続することができる。言い換えれば、一の使用端子に対して、当該一の使用端子に対応して設けられた一の静電保護回路に加えて、2以上の未使用端子に夫々対応して設けられた2以上の静電保護回路を電気的に接続することができる。つまり、一の使用端子に対して、集積回路に含まれる複数の静電保護回路のうち3以上の静電保護回路を電気的に接続することができる。従って、集積回路に含まれる複数の静電保護回路の各々の回路規模を大きくすることなく、被保護回路を静電気放電から保護する静電気耐圧をより一層確実に高めることができる。
本発明に係る第1の電気光学装置は上記課題を解決するために、複数の画素部を有する電気光学パネルと、前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動部として、上述した本発明の半導体装置(但し、その各種態様も含む)とを備える。
本発明に係る第1の電気光学装置は、上述した本発明の半導体装置を、例えばドライバIC等の集積回路を含む駆動部として備えるので、集積回路のチップサイズや製造コストを抑えつつ、駆動部に含まれる集積回路を静電気放電から保護する静電気耐圧を高めることが可能な、例えば液晶装置、有機EL(Electro-Luminescence)装置等の電気光学装置を実現できる。
尚、本発明では、半導体装置の集積回路を、(1)電気光学パネルを構成する例えばガラス基板等の基板上に実装してもよいし、(2)電気光学パネルに接続された例えばフレキシブルプリント基板(FPC:Flexible Printed Circuits)等の配線基板上に実装してもよい。言い換えれば、本発明では、半導体装置の集積回路を、電気光学装置に実装する方法として、(1)例えばCOG(Chip On Glass)実装を採用することもできるし、(2)例えばCOF(Chip On Film)実装を採用することもできる。
本発明に係る第2の電気光学装置は上記課題を解決するために、複数の画素部を有する電気光学パネルと、(i)前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動回路と、(ii)複数の端子と、(iii)前記複数の端子の各々に対応して設けられており、前記端子と前記駆動回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路とを備え、前記電気光学パネルは、(i)前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力又は出力に使用される使用端子に対応して設けられ、前記使用端子に電気的に接続される使用パネル端子と、(ii)前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力及び出力に使用されない未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用パネル端子とを有し、前記使用パネル端子と前記未使用パネル端子とを互いに電気的に接続する接続配線を更に備える。
本発明に係る第2の電気光学装置によれば、その動作時には、例えばIC、LSI等の集積回路の複数の端子のうち使用端子を介して、集積回路内の駆動回路と外部(例えば、ホスト、電気光学パネル)との間で駆動信号の入力或いは出力が行われる。即ち、例えば、駆動回路に入力される駆動信号は、集積回路の外部(例えばホスト)から使用端子を介して入力され、駆動回路から出力される駆動信号は、使用端子を介して集積回路の外部(例えば電気光学パネルの複数の画素部)に出力される。ここで、複数の端子のうち使用端子以外の端子は、未使用端子であり、駆動回路に対する信号の入力及び出力に使用されない。複数の端子は、当該電気光学装置に接続されるホストの多様な機能要求に対応するため、例えば、(1)パラレルインターフェース用端子(例えば、24ビットパラレルインターフェースとしての24個の端子)、(2)シリアルインターフェース用端子、(3)汎用入出力用端子などとして、集積回路に設けられる。例えば、当該電気光学装置が、例えば8ビットパラレルインターフェースを要求するホストに接続される場合には、パラレルインターフェース用端子として設けられた24個の端子のうち8ビットパラレルインターフェースに対応する8個の端子が、駆動信号の入力或いは出力に使用され、これら8個以外の端子は使用されない。つまり、この場合、パラレルインターフェース用端子として設けられた24個の端子のうち8ビットパラレルインターフェースに対応する8個の端子が、本発明に係る「使用端子」に相当し、これら8個以外の端子が、本発明に係る「未使用端子」に相当する。尚、「これら8個以外の端子」には、パラレルインターフェース用端子として設けられた24個の端子のうち8ビットパラレルインターフェースに対応する8個の端子以外の16個のパラレルインターフェース用端子に加えて、シリアルインターフェース用端子、汎用入出力用端子が含まれる。
本発明では、集積回路には、複数の静電保護回路が含まれる。静電保護回路は、集積回路の複数の端子に印加される静電気放電(ESD)から駆動回路を保護するための回路である。静電保護回路は、集積回路の複数の端子の各々に対応して例えば1つずつ設けられており、端子と駆動回路との間に電気的に接続される。
本発明では、電気光学パネルは、(i)集積回路の複数の端子のうち使用端子に対応して設けられた使用パネル端子と、(ii)集積回路の複数の端子のうち未使用端子に対応して設けられた未使用パネル端子とを有する。使用パネル端子は、対応する使用端子に電気的に接続され、未使用パネル端子は、対応する未使用端子に電気的に接続される。
本発明では特に、使用パネル端子と未使用パネル端子とが、接続配線によって電気的に接続されている。接続配線は、例えば、電気光学パネルを構成する基板上の配線パターンの一部として、或いは、電気光学パネルに接続される配線基板上の配線パターンの一部として形成される。
よって、複数の静電保護回路のうち、使用パネル端子に電気的に接続される使用端子に対応して設けられた静電保護回路(言い換えれば、使用端子と駆動回路との間に電気的に接続された静電保護回路)と、未使用パネル端子に電気的に接続される未使用端子に対応して設けられた静電保護回路(言い換えれば、未使用端子と駆動回路との間に電気的に接続された静電保護回路)とを互いに電気的に並列に接続することができる。言い換えれば、使用端子に対して、当該使用端子に対応して設けられた静電保護回路に加えて、未使用端子に対応して設けられた静電保護回路を電気的に接続することができる。つまり、一の使用端子に対して、集積回路に含まれる複数の静電保護回路のうち2以上の静電保護回路を電気的に接続することができる。
従って、集積回路に含まれる複数の静電保護回路の各々の回路規模を大きくすることなく、駆動回路を静電気放電から保護する静電気耐圧を高めることができる。言い換えれば、駆動用の集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本発明によれば、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子に対応して設けられた静電保護回路を利用して、静電気耐圧を高めることができる。これにより、当該電気光学装置を製造する製造コストを抑えつつ、信頼性の高い電気光学装置を実現可能である。
ここで特に、本発明によれば、集積回路とは別に設けられた(言い換えれば、集積回路の内部に含まれない)接続配線によって、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続することができるので、集積回路の内部構造を変えることなく、静電気耐圧を高めることができ、実践上大変有利である。つまり、例えば仮に、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続する接続配線を集積回路の内部に形成する場合と比較して、当該電気光学装置を製造する製造管理が容易であり、製造コストを抑制することもできる。
以上説明したように、本発明の電気光学装置によれば、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。この結果、装置の信頼性を高めることができる。
本発明に係る第2の電気光学装置の一態様では、前記電気光学パネルは、電気光学物質を挟持する一対の基板を有し、前記集積回路は、前記一対の基板のうち一方の基板に実装され、前記接続配線は、前記一方の基板上に、前記使用パネル端子及び前記未使用パネル端子間を接続するように形成される。
この態様によれば、接続配線は、電気光学パネルを構成する一対の基板のうち、集積回路が実装される一方の基板上の配線パターンの一部として形成される。よって、集積回路が実装される一方の基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。言い換えれば、集積回路が実装される一方の基板上に配線を形成する際に用いるマスクパターンを変更することで、集積回路が実装される一方の基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線を形成することができる。
本発明に係る第2の電気光学装置の他の態様では、前記電気光学パネルに電気的に接続される配線基板を更に備え、前記集積回路は、前記配線基板に実装され、前記配線基板上には、(i)前記使用端子に対応して設けられ、前記使用端子に電気的に接続される使用配線基板端子と、(ii)前記未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用配線基板端子とが形成され、前記接続配線は、前記配線基板上に、前記使用配線基板端子及び前記未使用配線基板端子間を接続するように形成される。
この態様によれば、集積回路は、電気光学パネルに電気的に接続された例えばフレキシブルプリント基板等の配線基板に実装され、接続配線は、この配線基板上の配線パターンの一部として形成される。よって、集積回路が実装される配線基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。言い換えれば、集積回路が実装される配線基板上に配線を形成する際に用いるマスクパターンを変更することで、集積回路が実装される一方の基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線を形成することができる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、低コストで製造可能であると共に静電気耐圧が高められ、信頼性の高い、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の半導体装置が適用された電気光学装置の一例として、TFT(Thin Film Transistor)アクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図7を参照して説明する。
第1実施形態に係る液晶装置について、図1から図7を参照して説明する。
図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H’線断面図である。
図1及び図2において、本実施形態に係る液晶装置は、液晶パネル100に、本発明に係る「集積回路」の一例としてのドライバIC150が内蔵されてなる。液晶パネル100では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、ドライバIC150及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。ドライバIC150には、図3を参照して後述するデータ線駆動回路101、走査線駆動回路104、電源回路300、表示コントローラ400等の駆動回路151が含まれている。ドライバIC150は、例えばACF(異方性導電膜)等の接着材によって、TFTアレイ基板10に実装されている(即ち、フェースダウン実装されている)。尚、ここでは図示しないが、TFTアレイ基板10上には、ドライバIC150の複数の端子160(図3参照)に対応して、複数のパネル端子170(図6参照)が設けられている。複数の端子160の各々は、対応するパネル端子170に電気的に接続される。
TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。また、TFTアレイ基板10上には、外部回路接続端子102と、ドライバIC150、上下導通端子106等とを電気的に接続するための配線が形成されている。本実施形態に係る液晶装置は、例えば、その外部回路接続端子102を介して外部のホスト(図示省略)と接続され、ホストから画像データ等が入力される。
図2において、TFTアレイ基板10上には、画素スイッチング用TFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に、例えばITO(Indium Tin Oxide)等の透明材料からなる画素電極9がマトリクス状に設けられている。画素電極9上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、例えばITO等の透明材料からなる対向電極21が複数の画素電極9と対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、ここでは図示しないが、TFTアレイ基板10上には、ドライバIC150の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。また、ドライバIC150は、複数のICとして構成されてもよい。
次に、本実施形態に係る液晶装置の電気的な構成について、図3を参照して説明する。
図3は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。
図3において、本実施形態に係る液晶装置は、液晶パネル100における画像表示領域10aにマトリクス状に設けられた複数の画素部72を駆動するために、走査線駆動回路104と、データ線駆動回路101と、電源回路300と、表示コントローラ400とを含む駆動回路151を備えている。駆動回路151は、図1及び図2を参照して上述したドライバIC150に含まれている(言い換えれば、駆動回路151は、ドライバIC150の内部回路として構成されている)。
表示コントローラ400は、図示しない中央演算処理装置(CPU:Central Processing Unit)等のホストにより設定された内容に従って、データ線駆動回路101、走査線駆動回路104及び電源回路300を制御する。例えば、表示コントローラ400は、最小単位のクロックであって各画素を走査するためのドットクロックを作成し、このドットクロックに基づいて、Yクロック信号CLY(及び反転Yクロック信号CLYinv)、Xクロック信号CLX(及び反転Xクロック信号XCLinv)、YスタートパルスDY及びXスタートパルスDX等の各種タイミング信号を生成する。
走査線駆動回路104は、表示コントローラ400からYクロック信号CLY、反転Yクロック信号CLYinv及びYスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Gi(但し、i=1、・・・、m)を順次生成して走査線11に出力する。
データ線駆動回路101は、表示コントローラ400からXクロック信号CLX、反転Xクロック信号CLXinv及びXスタートパルスDXが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、外部から供給される画像データ(或いは階調データ)に応じた画像信号Di(但し、i=1、2、・・・、n)をデータ線6に順次に出力する。
電源回路300は、外部から供給されるシステム電源電圧を昇圧するなどして、複数の画素部72を駆動するのに必要な各種の電圧(例えば階調電圧)を生成可能に構成されている。
図3において、液晶パネル100における画像表示領域10aにマトリクス状に形成された複数の画素部72には、それぞれ、画素電極9と、この画素電極9をスイッチング制御するための画素スイッチング用TFT30とが形成されており、画像信号Diが供給されるデータ線6が当該画素スイッチング用TFT30のソースに電気的に接続されている。データ線6に書き込むデータ信号Diは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線6同士に対して、グループ毎に供給するようにしてもよい。また、画素スイッチング用TFT30のゲートに走査線11が電気的に接続されている。走査線11には、上述したように、走査線駆動回路104から所定のタイミングで走査信号G1、G2、・・・、Gmが、この順に線順次で印加される。尚、本実施形態では、説明の簡単のため、走査信号G1、G2、・・・、Gmがこの順に線順次で走査線11に印加されるように構成しているが、走査信号Gi(但し、i=1、2、・・・、m)が走査線11に印加される順序は、任意の順序であってもよい。画素電極9は、画素スイッチング用TFT30のドレインに電気的に接続されており、スイッチング素子である画素スイッチング用TFT30を一定期間だけそのスイッチを閉じることにより、データ線6から供給される画像信号Diを所定のタイミングで書き込む。
画素電極9を介して液晶に書き込まれた所定レベルの画像信号Di(但し、i=1、2、・・・、n)は、対向基板20(図2参照)に形成された対向電極21(図2参照)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極9と対向電極21との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70の一方の電極は、画素電極9と並列して画素スイッチング用TFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量配線8に電気的に接続されている。
次に、本実施形態に係るドライバICの電気的な構成について、図4及び図5を参照して説明する。
図4は、本実施形態に係るドライバICの電気的な構成を示すブロック図である。
図4において、ドライバIC150には、図3を参照して上述した駆動回路151と、複数の端子160と、本発明に係る「複数の静電保護回路」の一例としての複数のESD保護回路155とが含まれている。
複数の端子160は、例えば、(1)パラレルインターフェース用端子(例えば、24ビットパラレルインターフェースとしての24個の端子)、(2)シリアルインターフェース用端子、(3)汎用入出力用端子などを含む複数の端子(言い換えれば、ドライバICの複数のバンプ或いは外部電極)であり、本実施形態に係る液晶装置が接続されるホストに応じて、その一部の端子160のみが使用される。例えば、本実施形態に係る液晶装置が、例えば8ビットパラレルインターフェースを要求するホストに接続される場合には、24ビットパラレルインターフェース用端子として設けられた24個の端子160のうち8ビットパラレルインターフェースに対応する8個の端子160aが、駆動信号の入力或いは出力に使用され、これら8個以外の端子160bは使用されない。つまり、この場合、パラレルインターフェース用端子として設けられた24個の端子160のうち8ビットパラレルインターフェースに対応する8個の端子160aが、本発明に係る「使用端子」の一例に相当し、これら8個以外の端子160bが、本発明に係る「未使用端子」の一例に相当する。尚、以下では、複数の端子160のうち、駆動信号の入力或いは出力に使用される端子160aを「使用端子160a」と適宜呼び、駆動信号の入力及び出力に使用されない端子160bを「未使用端子160b」と適宜呼ぶ。
ESD保護回路155は、ドライバIC150の端子160に印加される静電気放電(ESD)から駆動回路150を保護するための回路である。尚、駆動回路150は、本発明に係る「被保護回路」の一例である。ESD保護回路155は、ドライバIC150の複数の端子160の各々に対応して1つずつ設けられており、端子160及びESD保護回路155間に電気的に接続されている。
図5は、本実施形態に係るドライバIC内に設けられたESD保護回路の電気的な構成を示す回路図である。
図5において、ESD保護回路155は、Pチャネル型TFT510p及びNチャネル型TFT510nを備えている。
Pチャネル型TFT510pのソースは、端子160と駆動回路151とを電気的に接続する配線91に電気的に接続されており、Pチャネル型TFT510pのゲート及びドレインは、第1電源信号VDDを供給する電源信号線94と電気的に接続されている。一方、Nチャネル型TFT510nのソースは、端子160と駆動回路151とを電気的に接続する配線91に電気的に接続されており、Nチャネル型TFT510nのゲートは、第2電源信号VSSを供給する接地電位線93と電気的に接続されている。このようにダイオード接続されているため、Pチャネル型TFT510p及びNチャネル型TFT510nは夫々、ダイオードとして機能する。よって、静電気放電(ESD)によって発生したESDサージ(高電圧パルス)が、端子160を介して配線91に印加されてしまった場合には、Pチャネル型TFT510pを介してESDサージを速やかに放出することができる。従って、ESD保護回路155は、ESDサージ160が端子160を介して配線91に印加されてしまうことにより、駆動回路151(例えば、駆動回路151を構成する例えばTFT等の回路素子)が静電破壊されてしまうことを防止できる。
次に、本実施形態に係る液晶装置の特徴的な構成である、ドライバICと液晶パネルを構成するTFTアレイ基板との接続構成について、図6及び図7を参照して説明する。
図6は、本実施形態における、ドライバICと液晶パネルを構成するTFTアレイ基板との接続構成を概念的に示す分解斜視図であり、図7は、本実施形態における、ドライバICと液晶パネルを構成するTFTアレイ基板との電気的な接続構成を概念的に示すブロック図である。
図6において、ドライバIC150は、液晶パネル100(図1参照)を構成するTFTアレイ基板10上に実装される。
本実施形態では、TFTアレイ基板10上には、ドライバIC150の複数の端子160に対応して複数のパネル端子170が設けられている。パネル端子170は、複数の端子160の各々に対応して1つずつ設けられている。より具体的には、複数の端子160のうち駆動信号の入力或いは出力に使用される使用端子160aに対応して使用パネル端子170aが設けられており、複数の端子160のうち駆動信号の入力及び出力に使用されない未使用端子160bに対応して未使用パネル端子170bが設けられている。ドライバIC150がTFTアレイ基板10に実装された状態では、使用パネル端子170aは、対応する使用端子160aに電気的に接続され、未使用パネル端子170bは、対応する未使用端子160bに電気的に接続される。使用パネル端子170aは、配線99を介して外部回路接続端子102(図1参照)と電気的に接続されている。
本実施形態では特に、TFTアレイ基板10上に、使用パネル端子170aと未使用パネル端子170bとを互いに電気的に接続する接続配線190が形成されている。即ち、使用パネル端子170aと未使用パネル端子170bとが、接続配線190によって電気的に接続されている。接続配線190は、液晶パネル100を構成するTFTアレイ基板10上の配線パターンの一部として形成されている。
よって、図7に示すように、複数のESD保護回路155(図4も参照)のうち、使用パネル端子170aに電気的に接続される使用端子160aに対応して設けられたESD保護回路155aと、未使用パネル端子170bに電気的に接続される未使用端子160bに対応して設けられたESD保護回路155bとを、接続配線190によって、互いに電気的に並列に接続することができる。言い換えれば、使用端子160aに対して、当該使用端子160aに対応して設けられたESD保護回路155aに加えて、未使用端子160bに対応して設けられたESD保護回路155bを電気的に接続することができる。つまり、一の使用端子160aに対して、ドライバIC150に含まれる複数のESD保護回路155のうち2以上のESD保護回路155を電気的に接続することができる。
従って、ドライバIC150に含まれる複数のESD保護回路155の各々の回路規模を大きくすることなく、駆動回路151を静電気放電(ESD)から保護する静電気耐圧を高めることができる。言い換えれば、ドライバIC150のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本実施形態によれば、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子160bに対応して設けられたESD保護回路155bを利用して、静電気耐圧を高めることができる。これにより、当該液晶装置を製造する製造コストを抑えつつ、信頼性の高い液晶装置を実現可能である。
ここで特に、本実施形態によれば、ドライバIC150とは別に設けられた(言い換えれば、ドライバICの内部に含まれない)接続配線190によって、使用端子160aに対応して設けられたESD保護回路155aと、未使用端子160bに対応して設けられたESD保護回路155bとを互いに電気的に接続することができるので、ドライバIC150の内部構造を変えることなく、静電気耐圧を高めることができ、実践上大変有利である。つまり、例えば仮に、使用端子160aに対応して設けられたESD保護回路155aと、未使用端子160bに対応して設けられたESD保護回路155bとを互いに電気的に接続する接続配線をドライバIC150の内部に形成する場合と比較して、例えばドライバIC150の設計変更を殆ど或いは全く伴わないので、当該液晶装置を製造する製造管理が容易であり、製造コストを抑制することもできる。
更に、本実施形態では特に、接続配線190は、液晶パネル100を構成するTFTアレイ基板10上の配線パターンの一部として形成されている。よって、TFTアレイ基板10上に他の配線(例えば、配線91、99)を形成する工程と同一の工程によって、接続配線190を形成することができる。言い換えれば、ドライバIC150が実装されるTFTアレイ基板10上に配線を形成する際に用いるマスクパターンを変更することで、TFTアレイ基板10上に他の配線を形成する工程と同一の工程によって、接続配線190を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線190を形成することができる。
加えて、図6及び図7において、本実施形態では特に、接続配線190は、一の使用端子160aに対して2つの未使用端子160bが電気的に接続されるように形成されている。言い換えれば、接続配線190によって、一の使用パネル端子170aに対して2つの未使用パネル端子170bが電気的に接続されている。よって、複数のESD保護回路155のうち、一の使用端子160aに対応して設けられた一のESD保護回路155aと、2つの未使用端子160bに対応して夫々設けられた2つのESD保護回路155bとを互いに電気的に並列に接続することができる。言い換えれば、一の使用端子160aに対して、当該一の使用端子160aに対応して設けられた一のESD保護回路155aに加えて、2つの未使用端子160bに夫々対応して設けられた2つのESD保護回路155bを電気的に接続することができる。つまり、一の使用端子160aに対して、ドライバIC150に含まれる複数のESD保護回路155のうち3つのESD保護回路155を電気的に接続することができる。従って、ドライバIC150に含まれる複数のESD保護回路155の各々の回路規模を大きくすることなく、駆動回路151を静電気放電(ESD)から保護する静電気耐圧を確実に高めることができる。
尚、図6及び図7では、一の使用端子160aに対して2つの未使用端子160bが電気的に接続されるように、接続配線190を形成する例を示したが、接続配線190は、一の使用端子160aに対して3つ以上の未使用端子160bが電気的に接続されるように形成されてもよい。一の使用端子160aに対して、より多くの未使用端子160bが電気的に接続されることで、より多くのESD保護回路155を電気的に接続することができ、静電気耐圧をより一層高めることができる。更に、接続配線190は、一の使用端子160aに対して1つの未使用端子160bが電気的に接続されるように形成されてもよい。この場合には、一の使用端子160aに対して、2つのESD保護回路155を電気的に接続することができ、静電気耐圧を相応に高めることができる。加えて、複数の端子160に含まれる複数の使用端子160aの各々に対して接続配線190が設けられてもよいし、複数の使用端子160aのうちの一部の使用端子160aに対して接続配線190が設けられてもよい。即ち、複数の使用端子160aの全てがそれぞれ、複数の端子160に含まれる複数の未使用端子160bのいずれかに接続配線190によって電気的に接続されてもよいし、複数の使用端子160aのいくつかのみがそれぞれ、複数の未使用端子160bのいずれかに接続配線190によって電気的に接続されてもよい。更に加えて、複数の使用端子160aの各々に対して接続配線190によって電気的に接続される未使用端子160bの数は、互いに同じであってもよいし、互いに異なってもよい。いずれの場合にも、静電気耐圧を相応に高めることができる。
以上説明したように、本実施形態に係る液晶装置によれば、ドライバIC150のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。この結果、装置の信頼性を高めることができる。
<第2実施形態>
第2実施形態に係る液晶装置について、図8及び図9を参照して説明する。尚、図8及び図9において、図1から図7に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
第2実施形態に係る液晶装置について、図8及び図9を参照して説明する。尚、図8及び図9において、図1から図7に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図8は、第2実施形態に係る液晶装置の全体構成を概略的に示す斜視図である。
図8において、第2実施形態に係る液晶装置は、ドライバIC150が、液晶パネル100に接続されたフレキシブルプリント基板(FPC)210に実装されている点で、図1を参照して上述したように、ドライバIC150が液晶パネル100に内蔵された第1実施形態に係る液晶装置と異なり、その他の点については、上述した第1実施形態に係る液晶装置と概ね同様に構成されている。
図8において、第2実施形態に係る液晶装置は、液晶パネル100と、FPC210と、ドライバIC150とを備えている。
FPC210は、液晶パネル100における外部回路接続端子102に電気的に接続されている。
ドライバIC150は、FPC210に実装されている。ドライバIC150は、FPC210上に形成された配線を介して、液晶パネル100における外部回路接続端子102に電気的に接続され、更に、液晶パネル100における例えば走査線11、データ線6等の配線に電気的に接続されている。
図9は、第2実施形態における、ドライバICとフレキシブルプリント基板との接続構成を概念的に示す分解斜視図である。
図9において、本実施形態では、FPC210上には、ドライバIC150の複数の端子160に対応して複数の配線基板端子172が設けられている。配線基板端子172は、複数の端子160の各々に対応して1つずつ設けられている。より具体的には、複数の端子160のうち駆動信号の入力或いは出力に使用される使用端子160aに対応して使用配線基板端子172aが設けられており、複数の端子160のうち駆動信号の入力及び出力に使用されない未使用端子160bに対応して未使用配線基板端子172bが設けられている。ドライバIC150がFPC210に実装された状態では、使用配線基板端子172aは、対応する使用端子160aに電気的に接続され、未使用配線基板端子172bは、対応する未使用端子160bに電気的に接続される。使用配線基板端子172aは、配線299を介して外部のホストと電気的に接続される。
本実施形態では特に、FPC210上に、使用配線基板端子172aと未使用配線基板端子172bとを互いに電気的に接続する接続配線192が形成されている。即ち、使用配線基板端子172aと未使用配線基板端子172bとが、接続配線192によって電気的に接続されている。接続配線192は、FPC210上の配線パターンの一部として形成されている。
よって、複数のESD保護回路155(図4も参照)のうち、使用配線基板端子172aに電気的に接続される使用端子160aに対応して設けられたESD保護回路155aと、未使用配線基板端子172bに電気的に接続される未使用端子160bに対応して設けられたESD保護回路155bとを、接続配線192によって、互いに電気的に並列に接続することができる。言い換えれば、使用端子160aに対して、当該使用端子160aに対応して設けられたESD保護回路155aに加えて、未使用端子160bに対応して設けられたESD保護回路155bを電気的に接続することができる。つまり、一の使用端子160aに対して、ドライバIC150に含まれる複数のESD保護回路155のうち2以上のESD保護回路155を電気的に接続することができる。
従って、ドライバIC150に含まれる複数のESD保護回路155の各々の回路規模を大きくすることなく、駆動回路151を静電気放電(ESD)から保護する静電気耐圧を高めることができる。言い換えれば、ドライバIC150のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本実施形態によれば、上述した第1実施形態と概ね同様に、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子160bに対応して設けられたESD保護回路155を利用して、静電気耐圧を高めることができる。
<電子機器>
次に、上述した各実施形態に係る液晶装置を適用可能な電子機器の具体例について、図10及び図11を参照して説明する。
次に、上述した各実施形態に係る液晶装置を適用可能な電子機器の具体例について、図10及び図11を参照して説明する。
先ず、上述した各実施形態に係る液晶装置を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図10は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、上述した各実施形態に係る液晶装置を適用した表示部1205とを備えている。
続いて、上述した各実施形態に係る液晶装置を、携帯電話機の表示部に適用した例について説明する。図11は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機1300は、複数の操作ボタン1302のほか、受話口1303、送話口1304とともに、上述した各実施形態に係る液晶装置を適用した表示部1305を備えている。
尚、図10及び図11を参照して説明した電子機器の他にも、プロジェクタや、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
10…TFTアレイ基板、72…画素部、100…液晶パネル、101…データ線駆動回路、104…走査線駆動回路、150…ドライバIC、151…駆動回路、155、155a、155b…ESD保護回路、160…端子、160a…使用端子、160b…未使用端子、170…パネル端子、170a…使用パネル端子、170b…未使用パネル端子、172…配線基板端子、172a…使用配線基板端子、172b…未使用配線基板端子、190、192…接続配線、210…FPC、300…電源回路、400…表示コントローラ
Claims (8)
- (i)被保護回路と、(ii)複数の端子と、(iii)前記複数の端子の各々に対応して設けられており、前記端子と前記被保護回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路と、
前記複数の端子のうち前記被保護回路に対する信号の入力又は出力に使用される使用端子と、前記複数の端子のうち前記被保護回路に対する信号の入力及び出力に使用されない未使用端子とを互いに電気的に接続する接続配線と
を備えることを特徴とする半導体装置。 - 前記集積回路が実装される基板を更に備え、
前記接続配線は、前記基板上に形成される
ことを特徴とする請求項1に記載の半導体装置。 - 前記接続配線は、一の前記使用端子に対して複数の前記未使用端子が電気的に接続されるように形成されることを特徴とする請求項1又は2に記載の半導体装置。
- 複数の画素部を有する電気光学パネルと、
前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動部として、請求項1から3のいずれか一項に記載の半導体装置と
を備えることを特徴とする電気光学装置。 - 複数の画素部を有する電気光学パネルと、
(i)前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動回路と、(ii)複数の端子と、(iii)前記複数の端子の各々に対応して設けられており、前記端子と前記駆動回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路と
を備え、
前記電気光学パネルは、(i)前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力又は出力に使用される使用端子に対応して設けられ、前記使用端子に電気的に接続される使用パネル端子と、(ii)前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力及び出力に使用されない未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用パネル端子とを有し、
前記使用パネル端子と前記未使用パネル端子とを互いに電気的に接続する接続配線を更に備える
ことを特徴とする電気光学装置。 - 前記電気光学パネルは、電気光学物質を挟持する一対の基板を有し、
前記集積回路は、前記一対の基板のうち一方の基板に実装され、
前記接続配線は、前記一方の基板上に、前記使用パネル端子及び前記未使用パネル端子間を接続するように形成される
ことを特徴とする請求項5に記載の電気光学装置。 - 前記電気光学パネルに電気的に接続される配線基板を更に備え、
前記集積回路は、前記配線基板に実装され、
前記配線基板上には、(i)前記使用端子に対応して設けられ、前記使用端子に電気的に接続される使用配線基板端子と、(ii)前記未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用配線基板端子とが形成され、
前記接続配線は、前記配線基板上に、前記使用配線基板端子及び前記未使用配線基板端子間を接続するように形成される
ことを特徴とする請求項5に記載の電気光学装置。 - 請求項4から7のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276672A JP2010108981A (ja) | 2008-10-28 | 2008-10-28 | 半導体装置、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276672A JP2010108981A (ja) | 2008-10-28 | 2008-10-28 | 半導体装置、電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010108981A true JP2010108981A (ja) | 2010-05-13 |
Family
ID=42298159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008276672A Withdrawn JP2010108981A (ja) | 2008-10-28 | 2008-10-28 | 半導体装置、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010108981A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105404035A (zh) * | 2015-12-08 | 2016-03-16 | 昆山龙腾光电有限公司 | 液晶显示面板 |
CN109979371A (zh) * | 2019-04-15 | 2019-07-05 | 武汉华星光电技术有限公司 | 一种显示面板及装置 |
JP2020154250A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2008
- 2008-10-28 JP JP2008276672A patent/JP2010108981A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105404035A (zh) * | 2015-12-08 | 2016-03-16 | 昆山龙腾光电有限公司 | 液晶显示面板 |
JP2020154250A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7181824B2 (ja) | 2019-03-22 | 2022-12-01 | 株式会社ジャパンディスプレイ | 表示装置 |
CN109979371A (zh) * | 2019-04-15 | 2019-07-05 | 武汉华星光电技术有限公司 | 一种显示面板及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9766518B2 (en) | Display device with signal lines routed to decrease size of non-display area | |
US9875699B2 (en) | Display device | |
US6657696B2 (en) | Flexible substrate, electro-optical device and electronic equipment | |
JP2009198874A (ja) | 電気光学装置及び電子機器 | |
US10108057B2 (en) | Electro-optical device and electronic apparatus | |
US20180088387A1 (en) | Electrooptical device and electronic apparatus | |
JP2010223690A (ja) | フレキシブル基板、並びに電気光学装置及び電子機器 | |
JP4111174B2 (ja) | 電気光学パネル、電気光学装置及び電子機器 | |
US20130328840A1 (en) | Display panel, display device provided with display panel, and electronic device provided with display panel | |
JP2009168877A (ja) | 電気光学装置及び電子機器 | |
JP2010210734A (ja) | 液晶装置及び電子機器 | |
JP2005049637A (ja) | 駆動回路及びその保護方法、電気光学装置並びに電子機器 | |
JP2010108981A (ja) | 半導体装置、電気光学装置及び電子機器 | |
KR102381908B1 (ko) | 표시패널과 그 정전기 방전 방법 | |
US20210223598A1 (en) | Display device | |
JP5381282B2 (ja) | 電気光学装置及び電子機器 | |
JP2010210786A (ja) | 電気光学装置及び電子機器 | |
JP2005181830A (ja) | 電気光学装置及び電子機器 | |
JP5124974B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2007093846A (ja) | 電気光学装置、および電子機器 | |
KR100827261B1 (ko) | 전기 광학 장치, 및 이것을 구비한 전자 기기 | |
JP5540502B2 (ja) | 液晶表示パネル及びそれを備えた電子機器 | |
JP2010128253A (ja) | 電気光学装置及び電子機器 | |
JP2010204567A (ja) | 電気光学装置及び電子機器 | |
JP2006066674A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110428 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111214 |