JP2018054852A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2018054852A JP2018054852A JP2016190419A JP2016190419A JP2018054852A JP 2018054852 A JP2018054852 A JP 2018054852A JP 2016190419 A JP2016190419 A JP 2016190419A JP 2016190419 A JP2016190419 A JP 2016190419A JP 2018054852 A JP2018054852 A JP 2018054852A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit board
- flexible circuit
- video signal
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】製造コストを大幅に上昇させることなく、差動信号に対するインピーダンスマッチングおよびEMI抑制を実現しつつ、フレキシブル基板上のレイアウト効率を向上させる。【解決手段】一端が電気光学パネル100と接続され集積回路200の装着部と単層の配線層とを有する第1フレキシブル基板300と、一端が外部の装置と接続され多層の配線層を有する第2フレキシブル基板320とを備え、第1フレキシブル基板300の他端と第2フレキシブル基板320の他端とは接続され、前記単層の配線層には、映像信号を供給する第1映像信号配線301と、接地電位に接続される第1接地配線302とが含まれ、前記多層の配線層の第1配線層には、第1映像信号配線301に接続される第2映像信号配線321が含まれ、第2配線層には、第1接地配線301に接続され第2映像信号配線321に対向する位置に形成される第2接地配線323が含まれる。【選択図】図6
Description
本発明は、電気光学装置および該電気光学装置を備えて構成される電子機器の技術分野に関する。
液晶素子を用いて画像を表示させる電気光学装置が広く開発されている。この電気光学装置では、各画素の指定階調に応じた電圧を、データ線を介して各画素に供給することで、各画素が具備する液晶の透過率を指定階調に応じた透過率に制御し、これにより各画素に指定階調を表示させる。
ところで、前記画素を配列した液晶パネルに内蔵した駆動回路と、フレキシブル回路基板上に設けた駆動回路であるドライバーICとにより液晶パネルを駆動する方式においては、液晶パネルの高解像度化に伴って、ドライバーICの駆動能力の向上や、ドライバーICを複数個備えることが行われている。
以上のような駆動回路に対して外部の装置から入力される映像信号は、大容量のデータを必要とするために差動信号を用いている。したがって、映像信号を供給する配線は一対の配線が用いられており、一対の配線の直近には、インピーダンスマッチングおよびEMI(Electro-Magnetic Interference)抑制の観点から、接地配線を設けることが必要となる。
一般的に、このような差動信号を供給する配線のインピーダンスマッチングおよびEMI抑制を実現するためには、一対の配線の両側に接地配線を設けたり、あるいは、特許文献1のようにマイクロストリップ構造が用いられる。
しかしながら、液晶パネルを取り付けるフレキシブル回路基板は、製造コストの上昇を抑える等の理由のために、一般的に片面配線基板が用いられており、特許文献1のようにマイクロストリップ構造を採用することができない。また、片面配線基板のフレキシブル回路基板において、一対の配線の両側に接地配線を設ける場合には、フレキシブル回路基板と、映像信号を出力する外部の装置との接続のために設けられるコネクターにも、一対の配線の両側に設けられた接地配線に対応する接地端子を設ける必要がある。これらは、高解像度化に伴って、さらに顕著となってきている。その結果、フレキシブル回路基板上における配線のレイアウトにも制約が生じ、レイアウト効率が低下するという課題があった。
本発明は、上記課題に鑑みて、高解像度化においても、製造コストを大幅に上昇させることなく、差動信号に対するインピーダンスマッチングおよびEMI抑制を実現しつつ、フレキシブル基板上のレイアウト効率を向上させることのできる電気光学装置および該電気光学装置を備えた電子機器を提供することを課題とする。
上記課題を解決するために本発明の電気光学装置の一態様は、外部の装置から差動信号として供給される映像信号に係る画像を表示する電気光学パネルと、前記映像信号に基づいて、前記画像を表示させるための画像信号を前記電気光学パネルに供給する集積回路と、一端が前記電気光学パネルと接続され、前記集積回路の装着部と単層の配線層とを有する第1フレキシブル回路基板と、一端が前記外部の装置と接続され、多層の配線層を有する第2フレキシブル回路基板と、を備え、前記第1フレキシブル回路基板の他端と前記第2フレキシブル回路基板の他端とは接続されており、前記第1フレキシブル回路基板の前記単層の配線層には、前記集積回路に前記映像信号を供給するための第1映像信号配線と、接地電位に接続される第1接地配線とが含まれ、前記第2フレキシブル回路基板の前記多層の配線層は、少なくとも第1配線層と第2配線層とを備え、前記第1配線層には、前記外部の装置から前記映像信号が供給され、前記第1映像信号配線と接続される第2映像信号配線が含まれ、前記第2配線層には、前記第1接地配線に接続され、前記第2映像信号配線に対向する位置に形成される第2接地配線が含まれる、ことを特徴とする。
この態様によれば、一端が電気光学パネルと接続され、集積回路の装着部と単層の配線層とを有する第1フレキシブル回路基板の他端と、一端が外部の装置と接続され、多層の配線層を有する第2フレキシブル回路基板の他端とは接続される。外部の装置から差動信号として供給される映像信号は、第2フレキシブル回路基板の第1配線層に含まれる第2映像信号配線に供給され、第2映像信号配線と接続され、第1フレキシブル回路基板の配線層に含まれる第1映像信号配線に供給される。第2フレキシブル回路基板の第2配線層には、第1フレキシブル回路基板の配線層に含まれる第1接地配線に接続され、第2映像信号配線に対向する位置に形成される第2接地配線が含まれる。したがって、第2映像信号配線に差動信号としての映像信号が供給される場合でも、第2映像信号配線に対向する位置に形成される第2接地配線によって、インピーダンスマッチングおよびEMI抑制が図られる。また、この態様によれば、フレキシブル回路基板の全体を多層のフレキシブル回路基板とするのではく、単層の配線層を有する第1フレキシブル回路基板と、多層の配線層を有する第2フレキシブル回路基板とを接続したので、製造コストを大幅に上昇させることなく、上述の構成を実現できる。さらに、この態様によれば、第2フレキシブル回路基板の第2映像信号配線が設けられた側に、第1フレキシブル回路基板の他端に接続される第2フレキシブル回路基板の他端から、外部の装置に接続される第2フレキシブル回路基板の一端までの全域に亘って接地配線を設ける必要がない。その結果、第2フレキシブル回路基板と外部の装置との接続部に設けられるコネクターの接地端子の数を減少させ、第2フレキシブル回路基板上のレイアウト効率を向上させることができる。
上述した電気光学装置の一態様において、前記第1配線層には、前記第2映像信号配線と、前記第1接地配線に接続される第3接地配線とが含まれ、前記第3接地配線は、スルーホールを介して前記第2接地配線に接続されていてもよい。この態様によれば、第1配線層には、第2映像信号配線と、第1接地配線に接続される第3接地配線が含まれるが、第3接地配線は、スルーホールを介して第2接地配線に接続される。したがって、第2フレキシブル回路基板と外部の装置との接続部に設けられるコネクターの接地端子の数を減少させ、第2フレキシブル回路基板上のレイアウト効率を向上させることができる。また、第2映像信号配線に差動信号としての映像信号が供給される場合でも、第2映像信号配線に対向する位置に形成される第2接地配線によって、インピーダンスマッチングおよびEMI抑制が図られる。さらに、この態様によれば、フレキシブル回路基板の全体を多層のフレキシブル回路基板とするのではく、単層の配線層を有する第1フレキシブル回路基板と、多層の配線層を有する第2フレキシブル回路基板とを接続したので、製造コストを大幅に上昇させることなく、上述の構成を実現できる。
上述した電気光学装置の一態様において、前記スルーホールは、前記第1フレキシブル回路基板の他端と前記第2フレキシブル回路基板の他端との接続部の近傍に設けられ、前記第2映像信号配線と前記第2接地配線とは、マイクロストリップ線路を形成してもよい。この態様によれば、第1配線層には、ほぼ第2映像信号配線のみが含まれることになり、第2フレキシブル回路基板上のレイアウト効率を向上させることができる。はた、マイクロストリップ線路を形成することにより、第2映像信号配線に差動信号としての映像信号が供給される場合でも、第2映像信号配線に対向する位置に形成される第2接地配線によって、インピーダンスマッチングおよびEMI抑制が図られる。さらに、この態様によれば、フレキシブル回路基板の全体を多層のフレキシブル基板とするのではく、単層の配線層を有する第1フレキシブル回路基板と、多層の配線層を有する第2フレキシブル回路基板とを接続したので、製造コストを大幅に上昇させることなく、上述の構成を実現できる。
次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、表示品位の良好な電子機器となる。
<第1実施形態>
本発明の第1実施形態について図1から図14を参照しつつ説明する。図1は電気光学装置1に対する信号伝送系の構成を示す図である。
図1に示すように、電気光学装置1は、電気光学パネル100と、映像信号に基づいて電気光学パネル100に画像を表示させるための駆動用集積回路(ドライバーIC)200と、第1フレキシブル回路基板300と、第2フレキシブル回路基板320と、を備える。電気光学パネル100は、駆動用集積回路200が搭載された第1フレキシブル回路基板300の一端に接続されている。また、第2フレキシブル回路基板320の一端は、図示しないホストCPU装置の基板400にコネクター500を介して接続されている。そして、第1フレキシブル回路基板300の他端と、第2フレキシブル回路基板320の他端とは、図1に示すように接続されている。
本発明の第1実施形態について図1から図14を参照しつつ説明する。図1は電気光学装置1に対する信号伝送系の構成を示す図である。
図1に示すように、電気光学装置1は、電気光学パネル100と、映像信号に基づいて電気光学パネル100に画像を表示させるための駆動用集積回路(ドライバーIC)200と、第1フレキシブル回路基板300と、第2フレキシブル回路基板320と、を備える。電気光学パネル100は、駆動用集積回路200が搭載された第1フレキシブル回路基板300の一端に接続されている。また、第2フレキシブル回路基板320の一端は、図示しないホストCPU装置の基板400にコネクター500を介して接続されている。そして、第1フレキシブル回路基板300の他端と、第2フレキシブル回路基板320の他端とは、図1に示すように接続されている。
第1フレキシブル回路基板300は、駆動用集積回路200をCOF(Chip On Film)実装型式で搭載するFPC(Flexible Printed Circuits)である。第1フレキシブル回路基板300には、単層の配線層が形成されている。配線層には、駆動用集積回路200に映像信号を供給するための複数の第1映像信号配線301が形成されている。また、配線層には、接地電位に接続される複数の第1接地配線302が形成されている。
駆動用集積回路200は、TAB(Tape Automated Bonding)技術を用いて、電気的および機械的に第1フレキシブル回路基板300に、COF実装型式で固着されている。
第2フレキシブル回路基板320は、2層の配線増を有するPFCであり、第2フレキシブル回路基板320を図1に示すZ方向から見た時の表面側の第1配線層と、裏面側の第2配線層とを備えている。また、第2フレキシブル回路基板320は、第2映像信号配線321と、第2接地配線323と、第3接地配線322とを備えている。第1配線層には、ホストCPU装置からコネクター500を介して映像信号が供給され、第1映像信号配線301と接続される複数の第2映像信号配線321が形成されている。また、第1配線層には、第1接地配線302と接続される複数の第3接地配線322が形成されている。図1においては図示を省略するが、第2配線層には、第3接地配線322とスルーホールを介して接続され、第3接地配線322を介して前記第1接地配線に接続される第2接地配線が形成されている。第2接地配線は、第2フレキシブル基板320の裏面側において、第2映像信号配線321に対向する位置に形成される。
図2は、電気光学パネル100および駆動用集積回路200の構成を示すブロック図である。図2に示すように、電気光学パネル100は、画素部10と、走査線駆動回路20と、J個のデマルチプレクサー57[1]〜57[J]とを備えている(Jは自然数)。駆動用集積回路200は、データ線駆動回路30と、制御回路40とを備えている。
画素部10には、相互に交差するM本の走査線12とN本のデータ線14とが形成されている(M,Nは自然数)。複数の画素回路(画素)PIXは、各走査線12と各データ線14との交差に対応して設けられており、縦M行×横N列の行列状に配列されている。
図3は、各画素回路PIXの回路図である。図3に示すように、各画素回路PIXは、液晶素子60とTFT等のスイッチング素子SWとを含む。本実施形態では、スイッチング素子SWの一例としてTFTを用いている。液晶素子60は、相互に対向する画素電極62およびコモン電極64と両電極間の液晶66とで構成された電気光学素子である。画素電極62とコモン電極64との間の印加電圧に応じて液晶66の透過率(表示階調)が変化する。なお、液晶素子60に並列に補助容量を接続した構成も採用され得る。スイッチング素子SWは、例えば、走査線12にゲートが接続されたNチャネル型のトランジスターで構成され、液晶素子60とデータ線14との間に設けられ両者の電気的な接続(導通/非導通)を制御する。走査信号G[m]が選択電位に設定されることで第m行の各画素回路PIXにおけるスイッチング素子SWが同時にオン状態に遷移する(mは1〜Mの自然数)。
画素回路PIXに対応する走査線12が選択され、当該画素回路PIXのスイッチング素子SWがオン状態に制御されたとき、液晶素子60には、データ線14から当該画素回路PIXに供給される画像信号D[n]に応じた電圧が印加される(nは1〜Jの自然数)。その結果、当該画素回路PIXの液晶66は、画像信号D[n]に応じた透過率に設定される。また、図示しない光源がオン(点灯)状態となり、光源から光が出射されると、当該光は、画素回路PIXが備える液晶素子60の液晶66を透過して、観察者側に進行する。すなわち、液晶素子60に画像信号D[n]に応じた電圧が印加され、且つ、光源がオン状態となることで、当該画素回路PIXに対応する画素は、画像信号D[n]に応じた階調を表示することになる。
画素回路PIXの液晶素子60に画像信号D[n]に応じた電圧が印加された後、スイッチング素子SWがオフ状態となると、理想的には当該画像信号D[n]に対応する印加電圧が保持される。したがって、理想的には、各画素は、スイッチング素子SWがオン状態となった後から、次にオン状態となるまでの期間において、画像信号D[n]に応じた階調を表示する。
図3に示すように、データ線14と画素電極62との間(または、データ線14と、画素電極62およびスイッチング素子SWを電気的に接続する配線との間)には、容量Caが寄生する。そのため、スイッチング素子SWがオフ状態である間に、データ線14の電位変動が容量Caを介して画素電極62に伝播し、液晶素子60の印加電圧が変動することがある。
また、コモン電極64には、図示しないコモン線を介して、一定の電圧であるコモン電圧LCCOMが供給される。コモン電圧LCCOMとしては、画像信号D[n]の振幅の中心電圧を0Vとしたとき−0.5V程度の電圧が用いられる。これは、スイッチング素子SW等の特性によるものである。
本実施形態では、いわゆる焼き付きを防止するため、液晶素子60に印加する電圧の極性を所定周期で反転する極性反転駆動を採用する。この例では、データ線14を介して画素回路PIXに供給する画像信号D[n]のレベルを、画像信号D[n]の中心電圧に対して単位期間ごとに反転する。単位期間は、画素回路PIXを駆動する動作の1単位となる期間である。この例では、単位期間は垂直走査期間Vとなっている。但し、単位期間は任意に設定することができ、例えば、垂直走査期間Vの自然数倍であってもよい。本実施形態においては、画像信号D[n]が中心電圧に対して高電圧となる場合を正極性とし、画像信号D[n]が中心電圧に対して低電圧となる場合を負極性とする。
説明を図2に戻す。制御回路40には、図示しない外部のホストCPU装置から、垂直走査期間Vを規定する垂直同期信号Vs、水平走査期間Hを規定する水平同期信号Hs、ドットクロック信号DCLK、および映像信号Vid−inが入力される。制御回路40は、これらの信号に基づいて、走査線駆動回路20およびデータ線駆動回路30を同期制御する。この同期制御の下、走査線駆動回路20およびデータ線駆動回路30は、互いに協働して画素部10の表示制御を行う。
通常、一つの表示画面を構成する表示データはフレーム単位で処理され、この処理期間が1フレーム期間(1F)である。フレーム期間Fは、一つの表示画面が1回の垂直走査で構成される場合、垂直走査期間Vに相当する。
走査線駆動回路20は、走査信号G[1]〜G[M]をM本の走査線12の各々に出力する。走査線駆動回路20は、制御回路40から水平同期信号Hsが出力されるのに応じて、垂直走査期間V内に各走査線12に対する走査信号G[1]〜G[M]を一水平走査期間(1H)ずつ順次アクティブレベルとする。
ここで、第m行に対応した走査信号G[m]がアクティブレベルであり、当該行に対応した走査線が選択されている期間は、第m行のN個の画素回路PIXの各スイッチング素子SWがON状態となる。その結果、これらのスイッチング素子SWを各々介してN本のデータ線14が第m行のN個の画素回路PIXの各画素電極62に各々電気的に接続される。
本実施形態では、画素部10内のN本のデータ線14は、相隣接する4本を単位としてJ個の配線ブロックB[1]〜B[J]に区分されている(J=N/4)。換言すると、データ線14は配線ブロックB毎にグループ化される。デマルチプレクサー57[1]〜57[J]は、このJ個の配線ブロックB[1]〜B[J]に各々対応している。後述するように、本実施形態では、データ線14を4本単位で区分しているので、画像信号D[n]は、4画素分のデータ電圧が含まれる。
デマルチプレクサー57[j]の各々は、4個のスイッチ58[1]〜58[4]により構成されている(jは1〜Jの自然数)。デマルチプレクサー57[j]の各々において、4個のスイッチ58[1]〜58[4]の各々の一方の接点は共通接続されている。そして、デマルチプレクサー57[j]の各々の4個のスイッチ58[1]〜58[4]の一方の接点の共通接続点は、J本のVID信号線15に各々接続されている。このJ本のVID信号線15は、第1フレキシブル回路基板300を介して駆動用集積回路200のデータ線駆動回路30に接続されている。
また、デマルチプレクサー57[j]の各々において、4個のスイッチ58[1]〜58[4]の各々の他方の接点は、当該デマルチプレクサー57[j]に対応した配線ブロックB[j]を構成する4本のデータ線14に各々接続されている。
各デマルチプレクサー57[j]の4個のスイッチ58[1]〜58[4]のON/OFFは、4個の選択信号S1〜S4により各々切り換えられる。この4個の選択信号S1〜S4は、フレキシブル基板300を介して駆動用の集積回路200の制御回路40から供給される。ここで、例えば1個の選択信号S1がアクティブレベル、他の3個の選択信号S2〜S4が非アクティブレベルである場合には、デマルチプレクサー57[j]に各々属するJ個のスイッチ58[1]のみがONとなる。したがって、デマルチプレクサー57[j]の各々は、J本のVID信号線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の1番目のデータ線14に各々出力する。以下、同様にして、J本のVID信号線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の2番目、3番目、4番目のデータ線14に各々出力する。
制御回路40は、各種の制御信号を生成して、垂直同期信号Vs、水平同期信号Hs、およびドットクロック信号DCLKに同期して各部を制御する。制御回路40は、詳細については後述するが、ホストCPU装置から供給されるデジタルの映像信号Vid−inを処理して、アナログのデータ信号Vxを出力する。
映像信号Vid−inは、電気光学パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、垂直同期信号Vs、水平同期信号Hs、およびドットクロック信号DCLKに従った走査の順番で供給される。
データ線駆動回路30は、走査線駆動回路20と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線14に出力する。データ線駆動回路30は、制御回路40から出力される選択信号S1〜S4に基づいてラッチ信号を生成し、シリアルデータとして供給されたデータ信号Vxを順次ラッチする。データ信号Vxは、4画素分ごとに時系列的なデータとしてグループ化される。また、データ線駆動回路30には、D/A変換部としてのD/A(Digital to Analog)変換回路と、電圧増幅部とが備えられている。D/A変換回路は、グループ化されたデジタルデータと、アナログ電圧生成回路(図示せず)によって生成されるアナログ電圧に基づいてD/A変換を行い、さらに電圧増幅部により増幅を行ってアナログデータとしての電圧を生成する。これにより、4画素単位で時系列化されたデータ信号Vxも所定のデータ電圧に変換される。4画素分のデータ電圧は、画像信号D[1]〜D[J]として、出力端子d1〜dJから各VID信号線15に供給される。
デマルチプレクサー57[j]の各スイッチ58[1]〜58[4]は、制御回路40から出力される選択信号S1〜S4によって導通制御(ON/OFF)され、所定のタイミングでONしていく。また、プリチャージ信号の印加期間においては、制御回路40から出力される選択信号S1〜S4によって導通制御され、デマルチプレクサー57[j]の各スイッチ58[1]〜58[4]は、一斉にONする。
これによって、一水平走査期間(1H)において、各VID信号線15に供給された4画素分のデータ電圧は、スイッチ58[1]〜58[4]により時系列的にデータ線14に出力される。
次に、電気光学パネル100について、図4および図5を参照して説明を加える。図4は、TFTアレイ基板70をその上に形成された各構成要素と共に対向基板80の側からみた平面図であり、図5は、図4のH−H’線断面図である。
図4および図5において、本実施形態の電気光学パネル100では、TFTのスイッチング素子SWが配列されたTFTアレイ基板70および対向基板80が対向配置されている。TFTアレイ基板70は、例えば、石英基板、ガラス基板等の透明基板又はシリコン基板からなり、対向基板80は、例えば、石英基板、ガラス基板等の透明基板からなる。TFTアレイ基板70と対向基板80との間に液晶66が封入されており、TFTアレイ基板70と対向基板80とは、複数の画素PIXが設けられた領域である画素部10に対応する、画像表示領域70aの周囲に位置するシール領域に設けられたシール材91により相互に接着されている。
シール材91は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、または紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板70上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材91中には、TFTアレイ基板70と対向基板80との間隔を所定値とするためのグラスファイバあるいはガラスビーズ等のギャップ材が散布されている。なお、ギャップ材を、シール材91に混入されるものに加えて若しくは代えて、画像表示領域70aまたは画像表示領域70aの周辺に位置する周辺領域に、配置するようにしてもよい。
図4において、シール材91が配置されたシール領域の内側に並行して、画像表示領域70aの額縁領域を規定する遮光性の額縁遮光膜92が、対向基板80側に設けられている。但し、このような額縁遮光膜92の一部または全部は、TFTアレイ基板70側に内蔵遮光膜として設けられてもよい。
周辺領域のうち、シール材91が配置されたシール領域の外側に位置する領域には、外部回路接続端子102が、TFTアレイ基板70の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、デマルチプレクサー57が額縁遮光膜92に覆われるようにして設けられている。走査線駆動回路20は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜92に覆われるようにして設けられている。外部回路接続端子102には、選択信号S1〜S4、画像信号D[1]〜D[J]、電源等の入力端子および接地端子が含まれる。
TFTアレイ基板70上には、対向基板80の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板70と対向基板80との間で電気的な導通をとることができる。さらに、外部回路接続端子102と、走査線駆動回路20、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図5において、TFTアレイ基板70上には、スイッチングSWや走査線12、データ線14等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図5では図示を省略してあるが、この積層構造の上に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極62が、画素毎に所定のパターンで島状に形成されている。
画素電極62は、後述する対向電極82に対向するように、TFTアレイ基板70上の画像表示領域70aに形成されている。TFTアレイ基板70における液晶66の面する側の表面、即ち画素電極62上には、配向膜71が画素電極62を覆うように形成されている。
対向基板80におけるTFTアレイ基板70との対向面上に、遮光膜81が形成されている。遮光膜81は、例えば対向基板80における対向面上に平面的に見て、格子状に形成されている。対向基板80において、遮光膜81によって非開口領域が規定され、遮光膜81によって区切られた領域が、例えばプロジェクター用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜81をストライプ状に形成し、該遮光膜81と、TFTアレイ基板70側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
遮光膜81上に、ITO等の透明材料からなる対向電極82が複数の画素電極62と対向して形成されている。遮光膜81上に、画像表示領域70aにおいてカラー表示を行うために、開口領域および非開口領域の一部を含む領域に、図5には図示しないカラーフィルターが形成されるようにしてもよい。対向基板80の対向面上における、対向電極82上には、配向膜83が形成されている。
なお、図4および図5に示したTFTアレイ基板70上には、これらの走査線駆動回路20、デマルチプレクサー57等に加えて、複数のデータ線14に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路を形成してもよい。また、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、本実施形態における第1フレキシブル回路基板300および第2フレキシブル回路基板320について図6から図12を参照しつつ詳細に説明する。図6は、図1に示すホストCPU装置の基板400に接続された電気光学装置1を、図1に示すZ方向から見た場合の平面図であり、図7は図6のI−I’線断面図である。図8は図6のJ−J’線断面図であり、図9は図6のK−K’線断面図である。図10は図6のL−L’線断面図である。
図6に示すように、第1フレキシブル回路基板300の一端は、電気光学パネル100と接続され、第2フレキシブル回路基板320の一端は、外部の装置としてのホストCPU装置の基板400にコネクター500を介して接続される。第1フレキシブル回路基板300の他端と、第2フレキシブル回路基板320の他端とは、圧着されて接続される。
図6のJ−J’線断面図である図8に示すように、第1フレキシブル回路基板300は、ポリイミド等で形成されたベース材料310と、ベース材料310上に形成された配線層としての銅箔311と、接続端子を形成するAuメッキ312とから構成されている。また、銅箔311上には、適宜、ソルダーレジスト313が設けられている。このように、第1フレキシブル回路基板300は、単層の配線層を有する、いわゆる片面配線基板である。
駆動用集積回路200は、所定の誘電率を有するアンダーフィル314を接着剤として、第1フレキシブル回路基板300の接着面304に接着される。また、アンダーフィル314は、駆動用集積回路200の端子とAuメッキ312で形成される接続端子との接続部を覆うように設けられる。
図6に示すように、第1フレキシブル回路基板300において銅箔311により形成される配線層には、駆動用集積回路200に映像信号Vid−inを供給するための第1映像信号配線301と、接地電位に接続される第1接地配線302とが含まれる。映像信号Vid−inは、差動信号として供給されるため、2つの配線が一対となっており、一対の第1映像信号配線301の両側(図6におけるX方向の両側)に、第1接地配線302が配置される。
図6のK−K’線断面図である図9、および図6のL−L’線断面図である図10に示すように、第2フレキシブル回路基板320は、ポリイミド等で形成されたベース材料330を備えている。ベース材料330の表面(図6および図9のZ方向から見た表面)には、第1配線層としての銅箔331が形成され、ベース材料330の裏面(図6および図9のZ方向から見た裏面)には第2配線層としての銅箔332が形成される。第2配線層としての銅箔332の裏面には、接続端子を形成するAuメッキ333が形成される。このように、第2フレキシブル回路基板320は、二層の配線層を有する、いわゆる両面配線基板である。
図6に示すように、第2フレキシブル回路基板320において銅箔331により形成される第1配線層には、外部の装置としてのホストCPU装置の基板400から映像信号Vid−inが供給される第2映像信号配線321と、第3接地配線322とが含まれる。映像信号Vid−inは、差動信号として供給されるため、2つの配線が一対となっており、一対の第2映像信号配線321の両側(図6におけるX方向の両側)に、第3接地配線322が配置される。但し、第3接地配線322は、図6および図10に示すように、第2映像信号配線321と等しい長さ(図6および図10におけるY方向の長さ)を有して形成されているのではなく、第2映像信号配線321よりも短く、コネクター500との間に所定間隔を有するように形成される。
図9および図10に示すように、第2フレキシブル回路基板320においては、接続端子を形成するAuメッキ333は、ベース材料330の裏面(図9および図10のZ方向から見た裏面)に形成される。接続端子を形成するAuメッキ333は、銅箔332およびスルーホール334を介して第2映像信号配線321と接続される。
図6に二点鎖線で示すように、ベース材料330の裏面(図6のZ方向から見た裏面)に形成された第2配線層としての銅箔332には、第2接地配線323が含まれる。図6および図6のI−I’線断面図である図7に示すように、第2接地配線323は、図6および図7のZ方向から見て、第2映像信号配線321に対向する位置に形成される。図7および図10に示すように、第2接地配線323は、スルーホール334を介して第3接地配線322と接続される。
次に、図11および図12を参照して、第1フレキシブル回路基板300と電気光学パネル100との接続、および第1フレキシブル回路基板300と第2フレキシブル回路基板320との接続、ならびに第2フレキシブル回路基板320とコネクター500との接続の方法について説明する。図11は第1フレキシブル回路基板300と電気光学パネル100との接続、および第1フレキシブル回路基板300と第2フレキシブル回路基板320との接続の方法を説明する図である。図12は第2フレキシブル回路基板320とコネクター500との接続の方法を説明する図である。
図11および図12に示すように、第1フレキシブル回路基板300の表面(図11および図12に示すZ方向から見た表面)において、電気光学パネル100側の端部(即ち、図11における左端部)には、第1映像信号配線301および第1接地配線302に接続された複数の接続端子304aが形成される。接続端子304aは、図8に示すAuメッキ312により形成される。また、第1フレキシブル基板300の表面において、第2フレキシブル回路基板320側の端部(即ち、図11における右端部)には、第1映像信号配線301および第1接地配線302に接続された複数の接続端子304bが形成される。接続端子304bは、図8に示すAuメッキ312により形成される。
第2フレキシブル回路基板320の裏面(図11および図12に示すZ方向から見た裏面)において、第1フレキシブル回路基板300側の端部(即ち、図11における左端部)には、第2映像信号配線321、第3接地配線322、および第2接地配線323と接続される複数の接続端子324aが形成される。接続端子324aは、図9および図10に示すAuメッキ333により形成される。また、第2フレキシブル回路基板320の裏面において、コネクター500側の端部(即ち、図11における右端部)には、第2映像信号配線321および第2接地配線323と接続される複数の接続端子324bが形成される。接続端子324bは、図9および図10に示すAuメッキ333により形成される。
以上のように構成された第1フレキシブル回路基板300および第2フレキシブル回路基板320は、製造途中に、図11において矢印Q,Rで示される方向に加圧され、圧着あるいは熱圧着により相互に接続される。その結果、第1フレキシブル回路基板300の接続端子304bと、第2フレキシブル回路基板320の接続端子324aとが接続され、第1映像信号配線301と第2映像信号配線321とが接続される。また、同様に、第1接地配線302と第2接地配線323とが接続される。
図11に示すように、第1フレキシブル回路基板300は、電気光学パネル100に対して図11において矢印Pで示される方向に加圧され、圧着あるいは熱圧着により相互に接続される。その結果、電気光学パネル100の外部回路接続端子102と、第1フレキシブル回路基板300の接続端子304aとが接続され、電気光学パネル100と駆動用集積回路200とが電気的に接続される。
以上のようにして、電気光学パネル100と、第1フレキシブル回路基板300と、第2フレキシブル回路基板320と、駆動用集積回路200とを備える電気光学装置1が組立てられる。電気光学装置1をホストCPU装置に実装する際には、図12に示すように、第2フレキシブル回路基板320の先端をコネクター500に差し込む。その結果、第2フレキシブル回路基板320の接続端子324bと、ホストCPU装置の基板400の信号配線に接続されたコネクター500の信号端子、およびホストCPU装置の基板400の接地電位に接続されたコネクター500の接地端子とが接続される。その結果、第2映像信号配線321とホストCPU装置側の信号配線が接続される。また、第2接地配線323はホストCPU装置側の接地電位に接続される。
図6に示すように、ホストCPU装置の基板400から、差動信号としての映像信号が供給される第2映像信号配線321は、一対の信号配線となっている。したがって、コネクター500の信号端子も一対の信号端子となっており、第2映像信号配線321の数に応じて設けられている。本実施形態においては、第2接地配線323は、一対の第2映像信号配線321の両側に設けるのではなく、第2フレキシブル回路基板320の裏面に共通に設けられている。このため、コネクター500の接地端子は、各一対の信号端子の両側に独立して設ける必要がなく、例えば、コネクター500の接地端子は、図6に示すX方向におけるコネクター500の左端と右端に設ければよい。したがって、本実施形態では、コネクター500の接地端子の数を減らすことができる。
なお、本実施形態においては、第1フレキシブル回路基板300の接続端子304a,304bを第1フレキシブル回路基板300の表面側に設け、第2フレキシブル回路基板320の接続端子324a,324bを第2フレキシブル回路基板320の裏面側に設けた。しかし、各接続端子の設置位置は適宜変更可能である。
以上のように、本実施形態によれば、片面配線基板の第1フレキシブル回路基板300と、両面配線基板の第2フレキシブル回路基板320とを接続し、第1フレキシブル回路基板300および第2フレキシブル回路基板320の表面に第1映像信号配線301と第2映像信号配線321とを配置した。また、第2フレキシブル回路基板320の裏面に第2映像信号配線321と対向する第2接地配線323を配置した。
第1映像信号配線301および第2映像信号配線321は、一対の信号配線となっており、大容量のデータを必要とするために差動信号としての映像信号が供給される。このような差動信号が供給される一対の信号配線の直近には、インピーダンスマッチングおよびEMI抑制の観点から、接地配線を設けることが必要となる。
本実施形態においては、第2接地配線323を一対の第2映像信号配線321の両側に設けるのではなく、第2フレキシブル回路基板320の裏面に設けることにより、インピーダンスマッチングおよびEMI抑制を図っている。その結果、コネクター500においては、一対の第2映像信号配線321に対応する一対の信号端子の両側に、第2接地配線323に対応する接地端子を設ける必要がなく、コネクター500における接地端子の数を減らすことができる。
第1映像信号配線301および第2映像信号配線321は、一対の信号配線となっており、大容量のデータを必要とするために差動信号としての映像信号が供給される。このような差動信号が供給される一対の信号配線の直近には、インピーダンスマッチングおよびEMI抑制の観点から、接地配線を設けることが必要となる。
本実施形態においては、第2接地配線323を一対の第2映像信号配線321の両側に設けるのではなく、第2フレキシブル回路基板320の裏面に設けることにより、インピーダンスマッチングおよびEMI抑制を図っている。その結果、コネクター500においては、一対の第2映像信号配線321に対応する一対の信号端子の両側に、第2接地配線323に対応する接地端子を設ける必要がなく、コネクター500における接地端子の数を減らすことができる。
図18および図19に比較例を示す。図18は比較例における、ホストCPU装置の基板400に接続された電気光学装置1’を示す平面図であり、図19は図18のI−I’線断面図である。
図18および図19に示すように、片面配線基板の第1フレキシブル回路基板300のみを用いており、第1フレキシブル回路基板300の表面に、一対の第1映像信号配線301と、一対の第1映像信号配線301の両側に設けられた接地配線302’とを備えている。
比較例のように構成した場合には、コネクター500においては、一対の第1映像信号配線301に対応する一対の信号端子の両側に、接地配線302’に対応する一対の接地端子を設ける必要があり、コネクター500における接地端子の数が増加してしまう。
図18および図19に示すように、片面配線基板の第1フレキシブル回路基板300のみを用いており、第1フレキシブル回路基板300の表面に、一対の第1映像信号配線301と、一対の第1映像信号配線301の両側に設けられた接地配線302’とを備えている。
比較例のように構成した場合には、コネクター500においては、一対の第1映像信号配線301に対応する一対の信号端子の両側に、接地配線302’に対応する一対の接地端子を設ける必要があり、コネクター500における接地端子の数が増加してしまう。
以上のように、本実施形態によれば、フレキシブル回路基板の全体を多層のフレキシブル回路基板とするのではく、単層の配線層を有する第1フレキシブル回路基板300と、二層の配線層を有する第2フレキシブル回路基板320とを接続したので、製造コストを大幅に上昇させることなく、上述の構成を実現できる。また、本実施形態によれば、片面配線基板の第1フレキシブル回路基板300に接続する両面基板の第2フレキシブル回路基板320の裏面に、複数設けられた一対の第2映像信号配線321に対向する第2接地配線323を配置する。したがって、複数設けられた一対の第2映像信号配線321に差動信号としての映像信号を供給する場合でも、インピーダンスマッチングおよびEMI抑制を図りつつ、コネクター500の接地端子の数を減らすことができる。その結果、第2フレキシブル回路基板320におけるレイアウト効率を向上させることができる。
また、本実施形態では、第2フレキシブル回路基板320の表面側においても、複数設けられた一対の第2映像信号配線321の両側に、コネクター500の近傍の位置まで第3接地配線322を設けている。したがって、より有効なインピーダンスマッチングおよびEMI抑制を図りつつ、コネクター500の接地端子の数を減らすことができる。その結果、第2フレキシブル回路基板320におけるレイアウト効率を向上させることができる。
<第2実施形態>
次に、本発明の第2実施形態について図13および図14を参照しつつ説明する。図13は本実施形態における、ホストCPU装置の基板400に接続された電気光学装置1を示す平面図であり、図14は図13のI−I’線断面図である。
図13に示すように、本実施形態においては、第2フレキシブル回路基板320の表面には、第3接地配線322が第1フレキシブル回路基板300の他端と第2フレキシブル回路基板320の他端との接続部の近傍にのみ設けられている。また、第2フレキシブル回路基板320の裏面に設けられた第2接地配線323と第3接地配線322とを接続するためのスルーホールも、第1フレキシブル回路基板300の他端と第2フレキシブル回路基板320の他端との接続部の近傍にのみ設けられている。
次に、本発明の第2実施形態について図13および図14を参照しつつ説明する。図13は本実施形態における、ホストCPU装置の基板400に接続された電気光学装置1を示す平面図であり、図14は図13のI−I’線断面図である。
図13に示すように、本実施形態においては、第2フレキシブル回路基板320の表面には、第3接地配線322が第1フレキシブル回路基板300の他端と第2フレキシブル回路基板320の他端との接続部の近傍にのみ設けられている。また、第2フレキシブル回路基板320の裏面に設けられた第2接地配線323と第3接地配線322とを接続するためのスルーホールも、第1フレキシブル回路基板300の他端と第2フレキシブル回路基板320の他端との接続部の近傍にのみ設けられている。
本実施形態においては、第2フレキシブル回路基板320の表面においては、ほぼ全域に亘って第2映像信号配線321のみが設けられている。したがって、図13のI−I’線断面図である図14に示すように、第2映像信号配線321と第2接地配線323とは、第2フレキシブル回路基板320を介してマイクロストリップ線路を形成することになる。
本実施形態においても、複数設けられた一対の第2映像信号配線321に差動信号としての映像信号を供給する場合に、第2フレキシブル回路基板320の裏面に、第2映像信号配線321と対向する第2接地配線323を設けたので、インピーダンスマッチングおよびEMI抑制を図ることができる。また、コネクター500の接地端子の数を減らすことができる。
特に、本実施形態においては、第2フレキシブル回路基板320の表面には、第3接地配線322を第1フレキシブル基板300の他端と第2フレキシブル回路基板320の他端との接続部の近傍にのみ設けたので、第2フレキシブル回路基板320におけるレイアウト効率をさらに向上させることができる。また、第2映像信号配線321を含めた配線の太さを大きくすることができる。
<変形例>
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態および各変形例を適宜組み合わせてもよいことは勿論である。
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態および各変形例を適宜組み合わせてもよいことは勿論である。
(変形例1)
上述した各実施形態においては、第2フレキシブル回路基板320として、二層の両面配線基板を用いた態様について説明したが、本発明はこのような態様に限定される訳ではない。第2フレキシブル回路基板320としては、二層以上の多層の基板を用いてもよい。
上述した各実施形態においては、第2フレキシブル回路基板320として、二層の両面配線基板を用いた態様について説明したが、本発明はこのような態様に限定される訳ではない。第2フレキシブル回路基板320としては、二層以上の多層の基板を用いてもよい。
(変形例2)
上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機EL(ElectroLuminescent)、無機ELや発光ポリマーなどの発光素子を用いた表示パネルに対しても上記実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネルに対しても上記実施形態と同様に本発明が適用され得る。さらに、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上記実施形態と同様に本発明が適用され得る。黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機EL(ElectroLuminescent)、無機ELや発光ポリマーなどの発光素子を用いた表示パネルに対しても上記実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネルに対しても上記実施形態と同様に本発明が適用され得る。さらに、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上記実施形態と同様に本発明が適用され得る。黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
<応用例>
この発明は、各種の電子機器に利用され得る。図15から図17は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
この発明は、各種の電子機器に利用され得る。図15から図17は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
図15は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。
図16は、携帯電話機の斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002と、各種の画像を表示する電気光学装置1とを備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。
図17は、電気光学装置を採用した投射型表示装置(3板式のプロジェクター)4000の構成を示す模式図である。この投射型表示装置4000は、相異なる表示色R、G、Bに各々対応する3個の電気光学装置1(1R,1G,1B)を含んでいる。照明光学系4001は、照明装置(光源)4002からの出射光のうち赤色成分rを電気光学装置1Rに供給し、緑色成分gを電気光学装置1Gに供給し、青色成分bを電気光学装置1Bに供給する。各電気光学装置1は、照明光学系4001から供給される各単色光を表示画像に応じて変調する光変調器(ライトバルブ)として機能する。投射光学系4003は、各電気光学装置1からの出射光を合成して投射面4004に投射する。本発明はこのような液晶プロジェクターにも適用可能である。
なお、本発明が適用される電子機器としては、図1、図15から図17に例示した機器のほか、携帯情報端末(PDA:Personal Digital Assistants)が挙げられる。その他にも、デジタルスチルカメラ,テレビ,ビデオカメラ,カーナビゲーション装置,車載用の表示器(インパネ),電子手帳,電子ペーパー,電卓,ワードプロセッサー,ワークステーション,テレビ電話,POS端末が挙げられる。さらに、プリンター,スキャナー,複写機,ビデオプレーヤー,タッチパネルを備えた機器等などが挙げられる。
1…電気光学装置、10…画素部、12…走査線、14…データ線、15…VID信号線、20…走査線駆動回路、30…データ線駆動回路、40…制御回路、57…デマルチプレクサー、58…スイッチ、60…液晶素子、62…画素電極、64…コモン電極、66…液晶、70…TFTアレイ基板、70a…画像表示領域、71…配向膜、80…対向基板、81…遮光膜、82…対向電極、83…配向膜、90…引回配線、91…シール材、92…額縁遮光膜、100…電気光学パネル、102…外部回路接続端子、106…上下導通端子、107…上下導通材、200…駆動用集積回路、200a…接着位置、201…配線層、300…第1フレキシブル回路基板、301…第1映像信号配線、302…第1接地配線、304a,304b…接続端子、310…ベース材料、311…銅箔、312…Auメッキ、313…ソルダーレジスト、314…アンダーフィル、320…第2フレキシブル回路基板、321…第2映像信号配線、322…第3接地配線、323…第2接地配線、324a…接続端子、324b…接続端子、330…ベース材料、331…銅箔、332…銅箔、333…Auメッキ、334…スルーホール、2000…パーソナルコンピューター、3000…携帯電話機、4000…投射型表示装置、B…配線ブロック、CLX…Xクロック信号、CLY…Yクロック信号、D…画像信号、DCLK…ドットクロック信号、DX…X転送開始パルス、DY…Y転送開始パルス、G…走査信号、Hs…水平同期信号、LCCOM…コモン電圧、PIX…画素回路、S1〜S4…選択信号、SW…スイッチング素子。
Claims (4)
- 外部の装置から差動信号として供給される映像信号に係る画像を表示する電気光学パネルと、
前記映像信号に基づいて、前記画像を表示させるための画像信号を前記電気光学パネルに供給する集積回路と、
一端が前記電気光学パネルと接続され、前記集積回路の装着部と単層の配線層とを有する第1フレキシブル回路基板と、
一端が前記外部の装置と接続され、多層の配線層を有する第2フレキシブル回路基板と、を備え、
前記第1フレキシブル回路基板の他端と前記第2フレキシブル回路基板の他端とは接続されており、
前記第1フレキシブル回路基板の前記単層の配線層には、前記集積回路に前記映像信号を供給するための第1映像信号配線と、接地電位に接続される第1接地配線とが含まれ、
前記第2フレキシブル回路基板の前記多層の配線層は、少なくとも第1配線層と第2配線層とを備え、前記第1配線層には、前記外部の装置から前記映像信号が供給され、前記第1映像信号配線と接続される第2映像信号配線が含まれ、前記第2配線層には、前記第1接地配線に接続され、前記第2映像信号配線に対向する位置に形成される第2接地配線が含まれる、
ことを特徴とする電気光学装置。 - 前記第1配線層には、前記第2映像信号配線と、前記第1接地配線に接続される第3接地配線とが含まれ、前記第3接地配線は、スルーホールを介して前記第2接地配線に接続される、
ことを特徴とする請求項1に記載の電気光学装置。 - 前記スルーホールは、前記第1フレキシブル回路基板の他端と前記第2フレキシブル回路基板の他端との接続部の近傍に設けられ、
前記第2映像信号配線と前記第2接地配線とは、マイクロストリップ線路を形成する、
ことを特徴とする請求項2に記載の電気光学装置。 - 請求項1ないし請求項3のいずれか一に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190419A JP2018054852A (ja) | 2016-09-28 | 2016-09-28 | 電気光学装置および電子機器 |
US15/696,465 US10108057B2 (en) | 2016-09-28 | 2017-09-06 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190419A JP2018054852A (ja) | 2016-09-28 | 2016-09-28 | 電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018054852A true JP2018054852A (ja) | 2018-04-05 |
Family
ID=61687933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016190419A Pending JP2018054852A (ja) | 2016-09-28 | 2016-09-28 | 電気光学装置および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10108057B2 (ja) |
JP (1) | JP2018054852A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022519959A (ja) * | 2019-01-30 | 2022-03-28 | 京東方科技集團股▲ふん▼有限公司 | フレキシブル回路基板及び製造方法、電子機器モジュール及び電子機器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN209248493U (zh) * | 2018-07-27 | 2019-08-13 | 京东方科技集团股份有限公司 | 功能面板及终端 |
US11227532B2 (en) * | 2018-07-27 | 2022-01-18 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Panel, manufacturing method thereof, and terminal |
US11335238B2 (en) | 2018-07-27 | 2022-05-17 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Signal transmission method and apparatus, and display device |
JP6942679B2 (ja) | 2018-09-21 | 2021-09-29 | キヤノン株式会社 | 伝送回路、電子機器、及び撮像装置 |
TWI703553B (zh) * | 2019-03-14 | 2020-09-01 | 佳世達科技股份有限公司 | 顯示裝置 |
JP7367006B2 (ja) * | 2019-04-12 | 2023-10-23 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び表示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11305205A (ja) * | 1998-04-22 | 1999-11-05 | Hitachi Ltd | 液晶表示装置 |
KR102020982B1 (ko) * | 2013-02-28 | 2019-09-16 | 엘지디스플레이 주식회사 | 플렉서블 디스플레이 장치 및 그 제조 방법 |
JP6080729B2 (ja) | 2013-09-11 | 2017-02-15 | 三菱電機株式会社 | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 |
KR102553177B1 (ko) * | 2016-06-13 | 2023-07-10 | 삼성전자주식회사 | 고주파 전송회로를 포함하는 전자 장치 |
-
2016
- 2016-09-28 JP JP2016190419A patent/JP2018054852A/ja active Pending
-
2017
- 2017-09-06 US US15/696,465 patent/US10108057B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022519959A (ja) * | 2019-01-30 | 2022-03-28 | 京東方科技集團股▲ふん▼有限公司 | フレキシブル回路基板及び製造方法、電子機器モジュール及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20180088386A1 (en) | 2018-03-29 |
US10108057B2 (en) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10802358B2 (en) | Display device with signal lines routed to decrease size of non-display area | |
US10108057B2 (en) | Electro-optical device and electronic apparatus | |
US9875699B2 (en) | Display device | |
US20180088387A1 (en) | Electrooptical device and electronic apparatus | |
US10001682B2 (en) | Electrooptic device and electronic device | |
US10319316B2 (en) | Electro-optical device including a plurality of scanning lines | |
CN107167971A (zh) | 显示面板和显示装置 | |
KR20070105245A (ko) | 전기 광학 장치 및 이를 구비한 전자 기기 | |
CN100414420C (zh) | 电光装置及其检查方法以及电子设备 | |
JP2009168877A (ja) | 電気光学装置及び電子機器 | |
KR102381908B1 (ko) | 표시패널과 그 정전기 방전 방법 | |
JP2009224505A (ja) | 電気光学装置及び電子機器 | |
JP2010108981A (ja) | 半導体装置、電気光学装置及び電子機器 | |
JP4207768B2 (ja) | 電気光学装置並びに電子機器 | |
JP2009210674A (ja) | 電気光学装置及び電子機器 | |
KR100827261B1 (ko) | 전기 광학 장치, 및 이것을 구비한 전자 기기 | |
KR102262709B1 (ko) | 평판표시장치 | |
JP5540502B2 (ja) | 液晶表示パネル及びそれを備えた電子機器 | |
JP2008058769A (ja) | 実装構造体、電気光学装置及び電子機器 | |
JP2005070338A (ja) | 電気光学装置及び電子機器 | |
KR20130022287A (ko) | 전기영동 표시장치 | |
JP2007304388A (ja) | 電気光学装置及びカラーフィルター基板並びに電子機器 | |
KR20070041943A (ko) | 액정 표시 장치 | |
KR20060092425A (ko) | 표시장치 | |
JP2009288714A (ja) | 液晶表示パネル及びそれを備えた電子機器 |