JP2008058769A - 実装構造体、電気光学装置及び電子機器 - Google Patents

実装構造体、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2008058769A
JP2008058769A JP2006237427A JP2006237427A JP2008058769A JP 2008058769 A JP2008058769 A JP 2008058769A JP 2006237427 A JP2006237427 A JP 2006237427A JP 2006237427 A JP2006237427 A JP 2006237427A JP 2008058769 A JP2008058769 A JP 2008058769A
Authority
JP
Japan
Prior art keywords
electrode
terminal
conductive particles
electrodes
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006237427A
Other languages
English (en)
Inventor
Masahiko Nakazawa
政彦 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006237427A priority Critical patent/JP2008058769A/ja
Publication of JP2008058769A publication Critical patent/JP2008058769A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】電子部品の端子間、及び電極間における短絡防止を図ることが可能な実装構造体等を提供する。
【解決手段】実装構造体は、基板と、基板上に設けられた電極と、導電性粒子を有し、少なくとも電極を覆う位置に設けられた接着剤と、電極に対応する位置に設けられ導電性粒子を介して電極に電気的に接続される端子を有し、接着剤を通じて基板上に実装された電子部品と、を備え、電極、導電性粒子及び端子のうち少なくとも1つは磁性を有する。これにより、その製造過程において、導電性粒子は、その磁力の働きによって電極と端子の間に集まる。その結果、導電性粒子を通じて電極と端子の電気的な接続を確実なものとすることができる。また、これにより、隣接する電極間及び隣接する端子間には導電性粒子が殆ど存在しなくなり、隣接する電極間及び隣接する端子間等にて短絡が生じるのを防止できる。
【選択図】図1

Description

本発明は、電子部品の実装構造及びその実装構造を適用した電気光学装置等に関する。
従来より、ICなどに代表される電子部品が、COG(Chip On Glass)などの方法によりACF(Anisotropic Conductive Film;異方性導電膜)を介して基板上に実装されてなる実装構造が知られている。
例えば、電気光学装置の一例としての液晶装置の場合には、液晶を駆動するための電子部品(例えば、ドライバIC)がCOGなどの方法によりACFを介して基板上に実装されている。
かかる構成において、ドライバICの入出力用の端子(バンプ)は、ACF中の導電性粒子を介して、データ信号が供給されるソース電極、走査信号が供給されるゲート電極、及び外部接続用電極などと夫々電気的に接続されている。このように、ACF中の導電粒子は、電子部品の端子と、そのような各種の電極とを電気的に接続するための重要な役割を有している。
この種の実装構造を有する液晶装置の一例が特許文献1に記載されている。特に、この文献には、ICチップのバンプに関する中心線がICチップの外形の中心線からずれる構造のICチップを基板に実装する際に、個々のIC側端子にほぼ均一な押圧力を加えることで導電接続の信頼性の向上を図ることが可能なICチップの接続方法が記載されている。
特開2000−340613号公報
そのような液晶装置は、近年益々高精細化し、これに伴い、電子部品の端子や電極も狭ピッチ化の傾向にある。そのため、かかる液晶装置では、ACF中の導電性粒子を介して、隣り合う端子間、或いは隣り合う電極間にて短絡する不具合が発生している。
本発明は、以上の点に鑑みてなされたものであり、電子部品の端子間、及び電極間における短絡防止を図ることが可能な実装構造体及びそれを用いた電気光学装置並びに電子機器を提供することを課題とする。
本発明の1つの観点では、実装構造体は、基板と、前記基板上に設けられた電極と、導電性粒子を有し、少なくとも前記電極を覆う位置に設けられた接着剤と、前記電極に対応する位置に設けられ、前記導電性粒子を介して前記電極に電気的に接続された端子を有し、前記接着剤を通じて前基板上に実装された電子部品と、を備え、前記電極、前記導電性粒子及び前記端子のうち少なくとも1つは磁性を有する。
上記の実装構造体は、基板と、その基板上に設けられた電極と、例えば金属などよりなる導電性粒子を有し、少なくとも電極を覆う位置に設けられた接着剤と、電極に対応する位置に設けられ、導電性粒子を介して電極に電気的に接続される端子を有し、接着剤を通じて基板上に実装された電子部品と、を備えている。
ここで、基板は、例えばガラスや石英などの絶縁性を有する材料にて形成されているのが好ましい。また、電極は、金属などの導電性を有する材料にて形成されるのが好ましく、基板上において、一定の方向に一定の間隔をおいて設けられているのが好ましい。また、導電性粒子を有する接着剤は、例えば異方性導電膜とすることができる。また、電子部品は、例えばICを対象とすることができる。また、端子は、金などの金属をベースとした導電性材料にて構成されているのが好ましい。
特に、この実装構造体では、電極、導電性粒子及び端子のうち少なくとも1つは磁性を有する。これにより、実装構造体の製造過程において、導電性粒子は、その磁力の働きによって、電極と、それに対応する位置に設けられた端子の間に集まる。つまり、各電極、各導電性粒子及び各端子は夫々金属などの導電性を有する材料にて形成されているため、各電極、各導電性粒子及び各端子の少なくとも1つが磁性を有すれば、各電極と、対応する各端子の間に導電性粒子を集めることができる。
よって、実装構造体の電極及び端子の狭ピッチ化により、隣り合う電極間、及び、隣り合う端子間の距離が夫々狭くなるような構成の下でも、導電性粒子を、電極と、それに対応する位置に設けられた端子の間に確実に捕捉することができる。
その結果、導電性粒子を通じて、電極と、端子との電気的な接続を確実なものとすることができる。また、かかる構成によれば、接着剤に対応する位置において、隣り合う電極の間、隣り合う端子の間には導電性粒子が殆ど存在しなくなり、それらの相隣接する電極間、及び、相隣接する端子間、及び、電極とそれに隣接する端子の間にて短絡が生じるのを防止できる。
また、上記のように電極と端子との電気的な接続が確実となるので、接着剤中の導電性粒子の使用量を減らすことができ、その分、実装構造体のコストダウンに寄与し得ると共に、相隣接する電極間、及び、相隣接する端子間、及び、電極とそれに隣接する端子の間において、より絶縁性の向上を図ることができる。
ここで、上記の構成における好適な例では、電極及び/又は端子は、導電性を有する硬磁性材料(永久磁石よりなる材料)により形成され、若しくは、導電体(金など)と、前記導電体の表面に被覆された硬磁性材料と、を有して構成されているのが好ましい。また、導電性粒子は、導電性を有する硬磁性材料、若しくは軟磁性材料(電磁石よりなる材料)により形成され、若しくは、導電体と、前記導電体の表面に被覆された硬磁性材料若しくは軟磁性材料と、を有して構成されているのが好ましい。
或いは、導電性粒子は、弾性を有するプラスチックなどの弾性体と、導電性を有し、弾性体の表面に被覆された磁性体と、を備えて構成されているのが好ましい。この構成によれば、環境悪化や経年劣化などの理由により、基板上から電子部品が浮き上がるような不具合が発生した場合であっても、導電性粒子は、その要素である弾性体の弾性力により、その浮き上がりに追従するように電極及び端子との電気的な接触を保持するように変形する。その結果、導電性粒子を通じて、電極と、対応する端子との電気的な接続を確実なものとすることができる。
また、好適な例では、電極、導電性粒子及び端子の各々は磁性を有し、電極及び端子は同一の極性を有すると共に、導電性粒子は、電極及び端子と異なる極性を有するのが好ましい。
上記の実装構造体の一つの態様では、前記端子は、前記電極と対向する対向面にのみ磁性を有する。これにより、端子の側面部に捕捉される導電性粒子の数を減少させることができ、相隣接する電極間、及び、相隣接する端子間、及び、電極とそれに隣接する端子の間において絶縁性が低下するのを防止できる。
上記の実装構造体の他の態様では、前記接着剤は、熱硬化性を有し、所定の温度で粘度が低下する性質を有する。このような性質を有する接着剤を用いれば、実装構造体の製造過程において、その実装構造体を恒温槽などにて加熱することにより、接着剤の粘度を低下させて流動化させ、端子及び電極側への導電性粒子の移動を円滑にすることができ、端子と電極の間における導電性粒子の捕捉効率を向上させることができる。但し、磁性体は、一般的に、温度の上昇と共に磁力が低下する性質を有するので、磁力が低下しない程度の温度設定条件の下で接着剤の粘度を低下させて流動化させ、端子と電極の間へ導電性粒子の移動をさせるのが望ましい。
本発明の他の観点では、上記の実装構造体を備える電気光学装置を構成することができる。また、本発明のさらに他の観点では、上記の電気光学装置を表示部として備える電子機器を構成することができる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
[実装構造体]
まず、図1等を参照して、本発明の実施形態に係る実装構造体50の構成等について説明する。
図1(a)は、本実施形態に係る実装構造体50の構成を模式的に示す平面図である。図1(b)は、図1(a)の切断線A−A’に沿った実装構造体50の要部拡大断面図である。
実装構造体50は、基板51と、基板51上に設けられた複数の電極52及び電極53と、例えば金属などの導電性を有する材料にて形成された複数の導電性粒子54aを有し、少なくとも各電極52及び各電極53を覆う位置に設けられた接着剤54(図1(a)では一点鎖線にて囲まれる領域)と、各電極52及び各電極53の各一端側に対応する位置に設けられ、導電性粒子54aを介して各電極52及び各電極53の各々に電気的に接続される複数の端子55a及び端子55bを有し、接着剤54を通じて基板51上に実装された電子部品55と、を備えて構成される。
基板51は、例えばガラスや石英などの絶縁性を有する材料にて形成されているのが好ましい。
各電極52は、金属などの導電性を有する材料にて形成されているのが好ましく、矢印Y1に示すように、外部からFPC(Flexible Printed Circuit)などを介して電気信号が入力される信号入力用の電極(以下、「信号入力用電極52」又は単に「電極」と称する)である一方、各電極53は、金属などの導電性を有する材料にて形成されているのが好ましく、矢印Y2に示すように、電子部品55を介して電気信号が出力される信号出力用の電極(以下、「信号出力用電極53」又は単に「電極」と称する)である。各電極52及び各電極53は、基板51上において、一定の方向(紙面右方向)に一定の間隔をおいて設けられている。なお、各信号出力用電極53から出力された電気信号は、例えば、図示しない信号処理回路などによる処理の用に供される。
複数の導電性粒子54aを有する接着剤54は、例えば異方性導電膜(ACF)であるのが好ましい。
電子部品55の一例としては、実装構造体50を駆動するIC(Integrated Circuit)などを挙げることができる。各端子55a及び各端子55bは、例えば、金(Au)などの金属よりなる導電性材料をベースとして構成されているのが好ましい。ここで、各端子55aは、信号入力用電極52側から電気信号が入力される信号入力用の端子(以下、「信号入力用端子55a」又は単に「端子」と称する)である一方、各端子55bは、信号出力用電極53側へ電気信号を出力する信号出力用の端子(以下、「信号出力用端子55b」又は単に「端子」と称する)である。
以上の構成を有する実装構造体50では、特に、各電極(各信号入力用電極52及び各信号出力用電極53)、各導電性粒子54a、及び、各端子(各信号入力用端子55a及び各信号出力用端子55b)のうち少なくとも1つは磁性を有している。
これにより、実装構造体50の製造過程において、導電性粒子54aは、図1(b)の矢印に示すように、その磁力の働きによって、各信号入力用端子55a、及びそれに対向する各信号入力用電極52の一端側に夫々集まる。また、この場合、図示を省略しているが、導電性粒子54aは、各信号出力用端子55b、及びそれに対向する各信号入力用電極53の一端側にも夫々集まる。つまり、各電極、各導電性粒子54a及び各端子は夫々金属などの導電性を有する材料にて形成されているため、各電極、各導電性粒子54a及び各端子の少なくとも1つが磁性を有すれば、各電極と、対応する各端子の間に導電性粒子54aを集めることができる。
よって、実装構造体50の電極及び端子の狭ピッチ化により、隣り合う信号入力用電極52間の距離が狭くなると共に、隣り合う信号入力用電極53間の距離が狭くなり、また、これに伴って、隣り合う信号入力用端子55a間の距離が狭くなると共に、隣り合う信号出力用端子55b間の距離が狭くなるような構成の下でも、導電性粒子54aを、各信号入力用端子55aと、それに対向する各信号入力用電極52との間、及び、各信号出力用端子55bと、それに対向する各信号入力用電極53との間に確実に捕捉することができる。
その結果、各導電性粒子54aを通じて、各信号入力用電極52と、各信号入力用端子55aとの電気的な接続、及び、各導電性粒子54aを通じて、各信号入力用電極53と、各信号出力用端子55bとの電気的な接続を確実なものとすることができる。また、かかる構成によれば、接着剤54に対応する位置において、隣り合う信号入力用電極52の間、隣り合う信号入力用端子55aの間、隣り合う信号出力用電極53の間、及び、隣り合う信号出力用端子55bの間には導電性粒子54aが殆ど存在しなくなり、それらの相隣接する電極間、及び、相隣接する端子間、及び、電極とそれに隣接する端子の間にて短絡が生じるのを防止できる。
また、上記のように電極と端子との電気的な接続が確実となるので、接着剤54中の導電性粒子54aの使用量を減らすことができ、その分、実装構造体50のコストダウンに寄与し得ると共に、相隣接する電極間、及び、相隣接する端子間、及び、電極とそれに隣接する端子の間において、より絶縁性の向上を図ることができる。
ここで、上記の構成における好適な例では、各電極及び/又は各端子は、導電性を有する硬磁性材料(永久磁石よりなる材料)により形成され、若しくは、導電体(金など)と、前記導電体の表面に被覆された硬磁性材料と、を有して構成されているのが好ましい。また、各導電性粒子54aは、導電性を有する硬磁性材料、若しくは軟磁性材料(電磁石よりなる材料)により形成され、若しくは、導電体と、前記導電体の表面に被覆された硬磁性材料若しくは軟磁性材料と、を有して構成されているのが好ましい。
或いは、各導電性粒子54aは、図2(a)に示すように、弾性を有するプラスチックなどの弾性体60と、導電性を有し、弾性体60の表面に被覆された磁性体61と、を備えて構成されているのが好ましい。この構成によれば、環境悪化や経年劣化などの理由により、基板51上から電子部品55が浮き上がるような不具合が発生した場合であっても、各導電性粒子54aは、その要素である弾性体60の弾性力により、その浮き上がりに追従するように各電極及び各端子との電気的な接触を保持するように変形する。その結果、導電性粒子54aを通じて、各電極と、対応する各端子との電気的な接続を確実なものとすることができる。
また、各電極、各導電性粒子54a、及び、各端子の各々は磁性を有し、当該各電極及び当該各端子は同一の極性を有すると共に、導電性粒子54aは、当該各電極及び当該各端子と異なる極性を有するのが好ましい。
また、本実施形態において、端子全体を磁性体として構成した場合、図1(b)に示す破線領域E2の部分、即ち各信号入力用端子55aの側面部にも、また、図示を省略するが、各信号出力用端子55bの側面部にも、それぞれ導電性粒子54aが集まり、相隣接する電極間、及び、相隣接する端子間、及び、電極とそれに隣接する端子の間において絶縁性が低下する虞がある。
そこで、このような問題の発生を防止するべく、端子を磁性体にて構成する場合には、図2(b)に示すように、端子は、電極と対向する対向面にのみ磁性を有するのが好ましい。具体的には、各信号入力用電極52に対向する、各信号入力用端子55aの対向面57、及び、図示を略すが、各信号出力用電極53に対向する、各信号出力用端子55bの対向面にのみ磁性を有するのが好ましい。これにより、各信号入力用端子55aの側面部、及び、各信号出力用端子55bの側面部に夫々捕捉される導電性粒子54aの数を減少させることができ、相隣接する電極間、及び、相隣接する端子間、及び、電極とそれに隣接する端子の間において絶縁性が低下するのを防止できる。
また、本実施形態では、接着剤54は、熱硬化性を有し、所定の温度で粘度が低下する性質を有するのが好ましい。本実施形態に係る接着剤54の好ましい特性を、図3にグラフとして示す。図3において、縦軸は接着剤54の粘度{Pa・Sec(パスカル・秒)}を、また、横軸は温度(℃)を夫々示す。
この接着剤54は、図3のグラフに示されるように、温度の上昇と共に粘度が低下し、さらに温度T(℃)に至った時点で粘度が最も低下し、さらに温度の上昇に伴って粘度が高まり硬化する性質を有する。ここで、温度Tは、約100℃前後程度とすることができる。このような性質を有する接着剤54を用いれば、実装構造体50の製造過程において、その実装構造体50を恒温槽などにて加熱することにより、接着剤54の粘度を低下させて流動化させ、端子及び電極側への導電性粒子54aの移動を円滑にすることができ、端子及び電極における導電性粒子54aの捕捉効率を向上させることができる。但し、磁性体は、一般的に、温度の上昇と共に磁力が低下する性質を有するので、本実施形態では、磁力が低下しない程度の温度設定条件の下で接着剤54の粘度を低下させて流動化させ、端子と電極の間へ導電性粒子54aの移動をさせるのが望ましい。
[電気光学装置への適用例]
次に、図4を参照して、上記した実装構造体50の構造を適用した電気光学装置の一例としての液晶装置の構成について説明する。なお、本発明では、液晶装置の構成及び駆動方法等に限定はなく、以下の構成等はあくまで一例を示すものである。
(液晶装置の構成)
図4は、本実施形態に係る液晶装置100の構成を模式的に示す平面図である。図4では、紙面手前側(観察側)にカラーフィルタ基板92が、また、紙面奥側に素子基板91が夫々配置されている。なお、図4では、紙面縦方向(列方向)をY方向と、また、紙面横方向(行方向)をX方向と規定する。また、図4において、3色の各着色層6に対応する領域は1つのサブ画素領域SGを示していると共に、それら3つのサブ画素領域SGにより構成される1行3列の画素配列は、1つの画素領域AGを示している。なお、以下では、1つのサブ画素領域SG内に存在する1つの表示領域を「サブ画素」と称し、また、1つの画素領域AG内に対応する表示領域を「1画素」と称する。
液晶装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール材5を介して貼り合わされ、そのシール材5の内側に、例えば、TN(Twisted Nematic)型の液晶が封入されて液晶層4が形成されてなる。
液晶装置100は、3色の色相の着色領域に対応する複数の着色層6を用いて構成されるカラー表示用の液晶装置であると共に、スイッチング素子としてα−Si型のTFT素子を用いたアクティブマトリクス駆動方式の液晶装置である。また、液晶装置100は、透過型表示のみを行う透過型の液晶装置である。
まず、素子基板91の平面構成について説明する。素子基板91の内面上には、主として、複数のソース線32、複数のゲート線33、複数のα−Si型TFT素子21、複数の画素電極10、ドライバIC40、外部接続用配線35、配線15及びFPC41などが形成若しくは実装されている。ここで、外部接続用配線35は、上記の実装構造体50の信号入力用電極52に対応している。一方、素子基板91の外面上には照明装置としてのバックライト(図示略)が配置されている。
図1に示すように、素子基板91は、カラーフィルタ基板92の一辺側から外側へ張り出してなる張り出し領域36を有しており、その張り出し領域36上には、COGなどの方法によりACF(図示略)を介してドライバIC40が実装されている。ここで、ドライバIC40は、上記の実装構造体50の電子部品55に対応している。ドライバIC40の入力側の端子(図示略)は、上記の実装構造体50の信号入力用端子55aに対応しており、複数の外部接続用配線35の一端側と図示しない接着剤54中の導電性粒子54aを介して電気的に接続されていると共に、複数の外部接続用配線35の他端側はFPC41と電気的に接続されている。FPC41の一端側は、後述する電子機器と接続されている。
各ソース線32は、上記の実装構造体50の信号出力用電極53に対応しており、Y方向に延在するように且つX方向に適宜の間隔をおいて形成されている。そして、各ソース線32の一端側は、ドライバIC40の出力側の端子(図示略;上記の実装構造体50の信号出力用端子55bに対応)に、図示しない接着剤54中の導電性粒子54aを介して電気的に接続されている。
各ゲート線33は、上記の実装構造体50の信号出力用電極53に対応しており、Y方向に延在するように形成された第1配線33aと、その第1配線33aの終端部からX方向に且つ後述する有効表示領域V内に延在するように形成された第2配線33bとを備えている。各ゲート線33の第2配線33bは、各ソース線32と交差する方向、即ちX方向に延在するように且つY方向に適宜の間隔をおいて形成されており、各ゲート線33の第1配線33aの一端側は、ドライバIC40の出力側の端子(図示略;上記の実装構造体50の信号出力用端子55bに対応)に、図示しない接着剤54中の導電性粒子54aを介して電気的に接続されている。
各α−Si型TFT素子21は、各ソース線32と各ゲート線33の第2配線33bの交差位置付近に対応して設けられている。そして、各α−Si型TFT素子21は、各ソース線32、各ゲート線33及び各画素電極10等に電気的に接続されている。各画素電極10は、各サブ画素領域SG内に設けられている。
配線15の一端側は、ドライバIC40のCOMに対応する出力端子(接地用端子;上記の実装構造体50の信号出力用端子55bに対応)に図示しない接着剤54中の導電性粒子54aを介して電気的に接続されている。
1つの画素領域AGがX方向及びY方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、有効表示領域Vの外側の領域は表示に寄与しない額縁領域38となっている。
次に、カラーフィルタ基板92の平面構成について説明する。カラーフィルタ基板92は、遮光層(一般に「ブラックマトリクス」と呼ばれ、以下では、単に「BM」と略記する)、3色の色相の着色領域に対応する複数の着色層6、及び共通電極8などを備える。
3色の色相の着色領域に対応する複数の着色層は、赤(R)の色相の着色領域を有する着色層6Rと、緑(G)の色相の着色領域を有する着色層6Gと、青(B)の色相の着色領域を有する着色層6Bと、を備えている。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。BMは、各ゲート線33の第2配線3b及び各α−Si型TFT素子21に対応する位置などに形成されている。共通電極8は、画素電極と同様にITOなどの透明導電材料からなり、シール材5の内側の領域に略一面に亘って形成されている。共通電極8は、シール材5の隅の領域E1において配線15の他端側と電気的に接続されている。
以上の構成を有する液晶装置100は、その駆動時に次のようにして動作を行う。
まず、画像信号を供給するソース線32はα−Si型TFT素子21のソース電極(図示略)に繋がっており、画素電極10は、α−Si型TFT素子21のドレイン電極(図示略)に接続されている。そして、α−Si型TFT素子21のゲート電極(図示略)にはゲート線33が繋がっており、スイッチング素子であるα−Si型TFT素子21を一定期間だけそのスイッチを閉じることにより、ソース線32から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。この画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、或いは、相隣接する複数のゲート線32同士に対して、グループ毎に供給するようにしても良い。また、ゲート信号G1、G2、…、Gmは、ゲート線33に所定のタイミングでパルス的に、この順に線順次で印加される。
このような駆動方法によって透過型表示がなされる場合、バックライトから出射した照明光は、画素電極10及びR、G、Bの各着色層6等を通過して観察者に至る。この場合、その照明光は、その各着色層6を通過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
かかる構成を有する液晶装置100では、特に、電極(各外部接続用配線35、各ソース線32、各ゲート線33及び配線15)、端子(ドライバIC40の出力側の端子、ドライバIC40の接地用端子及びドライバIC40の入力側の端子)、及び、導電性粒子54aのうち少なくとも1つは磁性を有する。そのため、上記した実装構造体50と同様の作用効果を得ることができる。なお、上記した実装構造体50の好適な例は、液晶装置100に適用可能であることは言うまでもない。
[実装構造体の製造方法]
次に、図5及び図6を参照して、上記した実装構造体50の製造方法について説明する。
図5は、本実施形態に係る実装構造体50の製造方法のフローチャートの一例を示す。図6(a)及び図6(b)は、本フローチャートの工程P1〜工程P3に対応する工程図であると共に、図1(a)及び図1(b)の夫々に対応する図である。
まず、ガラスや石英などの絶縁性を有する基板51上に、紙面右側へ一定の間隔(ピッチ)をおいて、各信号入力用電極52及び各信号入力用電極53を夫々形成する(工程P1)。なお、本例では、各電極(各信号入力用電極52及び各信号出力用電極53)、各導電性粒子54a、及び、各端子(各信号入力用端子55a及び各信号出力用端子55b)のうち少なくとも1つは磁性を有している。
次に、基板51上であって、少なくとも各信号入力用電極52及び各信号入力用電極53の各一端側を覆う位置に、複数の導電性粒子54aを有する接着剤54(ACF;異方性導電膜)を貼り付ける(工程P2)。次に、かかる基板51を、図示しない恒温槽などに投入して磁力が低下しない程度の所定の温度、例えば図3のグラフの温度T(℃)前後まで加熱し、接着剤54の粘度を低下させ流動化させる。これにより、図6(b)の矢印に示すように、導電性粒子54aを、その磁力の働きによって、各信号入力用電極52及び各信号入力用電極53の各上面に円滑に移動させることができる。
次に、電子部品55を実装する(工程P4)。具体的には、電子部品55の各信号入力用端子55aが各信号入力用電極52の一端側に位置するように、且つ、電子部品55の各信号出力用端子55bが各信号入力用電極53の一端側に位置するように、当該電子部品55を、COGなどの方法により、接着剤54を通じて基板51上に実装する。こうして、図1に示す実装構造体50が製造される。
なお、上記の実装構造体50の製造方法は一例であり、本発明では、上記の製造方法において、電子部品55の仮実装(単に、電子部品55を上記の所定位置に載置した状態)後に、基板51を加熱することで接着剤54の粘度を低下させて流動化させ、各電極と、対応する各端子との間に磁力の働きによって導電性粒子54aが集まるようにし、その後、電子部品55の本実装を行うように構成しても構わない。
[電子機器]
次に、上述した実施形態に係る実装構造体50の構造を適用した液晶装置100を備える電子機器の具体例について図7を参照して説明する。
まず、各実施形態に係る液晶装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図7(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶装置100等を適用した表示部713とを備えている。
続いて、各実施形態に係る液晶装置100を、携帯電話機の表示部に適用した例について説明する。図7(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶装置100を適用した表示部724を備える。
なお、各実施形態に係る液晶装置100を適用可能な電子機器としては、図7(a)に示したパーソナルコンピュータや図7(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。
本発明の実施形態に係る実装構造体の平面図及び要部拡大断面図。 本実施形態に係る導電性粒子及び実装構造体の他の構成例を示す断面図。 本実施形態に係る接着剤の粘度と温度の関係を示すグラフの例。 実装構造体の構成を適用した液晶装置の平面図。 実装構造体の製造方法を示すフローチャート。 実装構造体の製造工程図。 本発明の実装構造体の構成を適用した液晶装置を備える電子機器の例。
符号の説明
50 実装構造体、 51 基板、 52、53 電極、 54 接着剤、 54a 導電性粒子、 55 電子部品、 55a、55b 端子、 100 液晶装置

Claims (7)

  1. 基板と、
    前記基板上に設けられた電極と、
    導電性粒子を有し、少なくとも前記電極を覆う位置に設けられた接着剤と、
    前記電極に対応する位置に設けられ、前記導電性粒子を介して前記電極に電気的に接続される端子を有し、前記接着剤を通じて前記基板上に実装された電子部品と、を備え、
    前記電極、前記導電性粒子及び前記端子のうち少なくとも1つは磁性を有することを特徴とする実装構造体。
  2. 前記電極、前記導電性粒子及び前記端子の各々は前記磁性を有し、
    前記電極及び前記端子は同一の極性を有すると共に、前記導電性粒子は、前記電極及び前記端子と異なる極性を有することを特徴とする請求項1に記載の実装構造体。
  3. 前記端子は、前記電極と対向する対向面にのみ磁性を有することを特徴とする請求項1又は2に記載の実装構造体。
  4. 前記導電性粒子は、弾性を有する弾性体と、導電性を有し、前記弾性体の表面に被覆された磁性体と、を備えていることを特徴とする請求項1又は2に記載の実装構造体。
  5. 前記接着剤は、熱硬化性を有し、所定の温度で粘度が低下する性質を有することを特徴とする請求項1に記載の実装構造体。
  6. 請求項1乃至5のいずれか一項に記載の実装構造体を備えることを特徴とする電気光学装置。
  7. 請求項6に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
JP2006237427A 2006-09-01 2006-09-01 実装構造体、電気光学装置及び電子機器 Withdrawn JP2008058769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006237427A JP2008058769A (ja) 2006-09-01 2006-09-01 実装構造体、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006237427A JP2008058769A (ja) 2006-09-01 2006-09-01 実装構造体、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2008058769A true JP2008058769A (ja) 2008-03-13

Family

ID=39241543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006237427A Withdrawn JP2008058769A (ja) 2006-09-01 2006-09-01 実装構造体、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2008058769A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243344A (ja) * 2012-04-23 2013-12-05 Nichia Chem Ind Ltd 発光装置
JP2017195408A (ja) * 2012-04-23 2017-10-26 日亜化学工業株式会社 発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243344A (ja) * 2012-04-23 2013-12-05 Nichia Chem Ind Ltd 発光装置
JP2017195408A (ja) * 2012-04-23 2017-10-26 日亜化学工業株式会社 発光装置

Similar Documents

Publication Publication Date Title
US11841568B2 (en) Display panel and tiled display apparatus having the same
US8467028B2 (en) Electro-optical device and electronic apparatus
US20180299719A1 (en) Display device with signal lines routed to decrease size of non-display area
JP5454872B2 (ja) 液晶装置、電子機器
JP4879781B2 (ja) 表示パネル
KR20090101838A (ko) 실장 구조체, 전기 광학 장치 및 전자 기기
KR20020067660A (ko) 가요성 기판, 전기 광학 장치 및 전자 기기
CN109557733B (zh) 阵列基板、显示面板和显示装置
JP6880623B2 (ja) 電気光学装置および電子機器
KR100961268B1 (ko) 액정표시장치용 어레이 기판
JP2018054852A (ja) 電気光学装置および電子機器
JP2009098407A (ja) 表示装置
US9063385B2 (en) Display panel
JP5110991B2 (ja) 液晶装置及び電子機器
JP5610710B2 (ja) 液晶装置、電子機器
US11520200B2 (en) Display device and method of manufacturing the same
JP2008294290A (ja) 基板及び電気光学装置並びに電子機器
KR100885378B1 (ko) 액정표시장치
KR101424037B1 (ko) 액정표시장치
JP2008058769A (ja) 実装構造体、電気光学装置及び電子機器
KR100639455B1 (ko) 전기 광학 장치 및 전자 기기
CN109509403A (zh) 显示屏及显示装置
CN1492262A (zh) 液晶装置、其驱动方法及电子设备
JP2006323097A (ja) 液晶表示装置
JP4352733B2 (ja) 電気光学装置用基板、電気光学装置、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090724

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100720