JP6080729B2

JP6080729B2 - 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置

Info

Publication number: JP6080729B2
Application number: JP2013188008A
Authority: JP
Inventors: 圭太郎山岸
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-09-11
Filing date: 2013-09-11
Publication date: 2017-02-15
Anticipated expiration: 2033-09-11
Also published as: JP2015056465A

Description

この発明は、多層基板、多層基板を用いたプリント回路基板および半導体パッケージ基板、半導体パッケージ基板を用いた半導体パッケージ、再配線層を有する半導体チップおよび半導体チップをパッケージに封止した半導体デバイス、並びにプリント回路基板、半導体チップおよび半導体デバイスの少なくとも１つを用いた情報処理装置および通信装置に関する。

樹脂製のプリント回路基板やパッケージ基板等を構成する多層基板、または半導体チップの再配線層では、ＧＮＤ（グランド）層または層内のＧＮＤプレーンを基準電位として、別の層に信号配線（以下、単に「配線」とも称する）を設けた伝送線路構造となっている。

ここで、高速な信号、または高い耐ノイズ性が求められる場合には、正相および逆相からなる差動信号が用いられ、配線も２本のペア配線となる。このとき、ドライバは、差動信号を出力し、レシーバは、差動振幅（正相−逆相）の正負で論理信号を識別する。

差動信号は、１Ｇｂｐｓを超える高速な信号を伝送する場合、またはケーブル等で長い距離を伝送する場合に多く用いられる。そのため、低周波から、信号周波数またはその数倍までの周波数範囲で、伝送路における周波数依存性の損失が小さいことが必要である。特に、周波数が１ＧＨｚを超えると、周波数依存性により、データパターンによる振幅の違いが生じ、受信側波形の振幅低下や、ジッタの増大等の問題が生じやすい。

なお、周波数依存性の損失には、伝送路の信号導体を囲む誘電体による誘電体損失、および導体の表皮効果による導体損失がある。そこで、これらの損失を低減するために、基板やケーブルについて、材料や製造方法の改善が進められてきた。

すなわち、基板やケーブルの誘電体損失を低減するために、誘電体材料の物性値である誘電正接（ｔａｎδ）の小さい材料が使用されるようになってきた。

また、基板の導体損失を低減するために、誘電体材料との密着性の強化を目的として設けられた導体表面の凹凸（アンカー）の高さを抑え、表面を滑らかにする基板製造方法を採用することにより、高周波電流が導体表面付近に集中する表皮効果による抵抗増大を、導体表面が滑らかな場合の理論値と同程度にまで抑えられるようになってきた。

しかしながら、高速差動信号について、低損失であることは、必ずしも利点ばかりではない。以下、この点について説明する。まず、差動信号は、本来コモンノイズが小さい、ひいては放射ノイズを出しにくい信号伝送方式である。また、基準電位であるＧＮＤプレーンにコモンノイズがあっても、差動振幅は、コモン振幅に影響されないので、差動信号は、コモンノイズに対する耐性の高い信号伝送方式である。

ここで、プリント回路基板やパッケージ基板の伝送路設計、または半導体の入出力バッファ設計での非対称性によって、差動振幅の一部がコモン振幅に変わるモード変換により、コモンノイズが発生し、ひいては放射ノイズを生じる場合がある。また、同じ理由により、基準電位であるＧＮＤプレーンに発生したコモンノイズの一部が、差動信号の差動振幅に変換され、レシーバでの差動波形を乱す場合がある。

したがって、差動信号伝送を用いるメリットを十分に生かすには、半導体、パッケージ、プリント回路基板、コネクタ、半導体チップ内配線等の信号伝送経路全体で対称性を保つことが重要である。

しかしながら、現実には、モード変換が全く生じない伝送路を実現することは困難である。また、回路は、必ずしも差動信号のみで構成される訳ではなく、シングルエンド信号で構成される回路もあり、この回路で生じたコモンノイズを、高速差動信号に対して完全に遮断することは困難である。また、空間からのノイズを受けて生じたコモンノイズも、同様に完全に遮断することは困難である。

そのため、高速差動信号を扱う各種規格の１つであるＳｅｒｉａｌ−ＡＴＡでは、送受信ＬＳＩまたはＬＳＩが搭載されたカード基板に対して、周波数ごとにモード変換に対する規制値が設けられていて、ある程度まではモード変換を許容している。

ここで、このような問題に対する１つの解決策として、高速な差動信号の伝送路において、差動成分にとっては低損失であるが、一方でコモン成分にとっては高損失である伝送路を実現することが考えられる。

そこで、このような伝送路を実現するために、差動信号を伝送する信号配線を含む配線層と、全面または部分的なＧＮＤプレーンを含むＧＮＤ層と、配線層とＧＮＤ層との間に設けられた誘電体層と、を備え、誘電体層は、誘電正接の互いに異なる配線層側の第１誘電体層およびＧＮＤ層側の第２誘電体層を有し、第１誘電体層の誘電正接は、第２誘電体層の誘電正接よりも小さい多層基板が提案されている。

この多層基板によれば、差動成分については、電気力線の一部が誘電正接の小さい第１誘電体層の中だけを通過するので、誘電体損失が低損失となり、コモン成分については、すべての電気力線が第２誘電体層を必ず通過するので、誘電体損失が高損失となる。

また、導体損失については、誘電体の上面に配置された線状の第１の導体と、第１の導体に対向し、誘電体の下面を広く覆うように形成された面状の第２の導体とを有し、第１の導体の下面または上面、または第２の導体の第１の導体と対向する表面に、第１の導体の長手方向に沿って縞状の凹凸を形成したマイクロストリップ線路が提案されている（例えば、特許文献１参照）。

また、絶縁層の一方の面に形成されたグラウンド層または電源層と、絶縁層の他方の面に形成された信号ラインとを備え、グラウンド層または電源層が、信号ラインのアンカー層非形成面と対向して配置されているマイクロストリップライン構造が提案されている（例えば、特許文献２参照）。

また、絶縁層を挟んで互いに対向して配置された配線導体層により高周波信号を伝送する高周波伝送部を有し、高周波伝送部における配線導体層の互いに対向した表面について、高周波信号に対する表皮効果による表面抵抗に対して表面抵抗に互いに対向した表面の凹凸の影響を含んだ表面部抵抗を１．５倍以下の大きさとした多層配線基板が提案されている（例えば、特許文献３参照）。

特開平９−２３２８２０号公報特開２００４−８７９２８号公報特開２００６−６６５６３号公報

しかしながら、従来技術には、以下のような課題がある。
特許文献１〜３に記載された手段は、基板の導体表面の凹凸を減らすか、または電流方向に対して凹凸を減らすものであり、差動成分にとっても、コモン成分にとっても、等しく導体損失を低損失とするものである。

そのため、差動信号からモード変換により生じたコモン成分は減衰せず、ひいては変換されたコモン成分に起因する放射ノイズも抑制されない。また、シングルエンド信号で構成された回路で生じたコモンノイズ、または空間からのノイズを受けて生じたコモンノイズが差動信号の伝送路に伝わった場合にも、コモンノイズが減衰せず、モード変換箇所に達したときに生じる差動ノイズが抑制されない。さらに、導体表面の凹凸が少ない、または凹凸がない層を用いて基板を製造することは、基板材料や基板製造のコストアップの要因となる。

この発明は、上記のような課題を解決するためになされたものであり、差動成分に対する導体損失をコモン成分に対する導体損失よりも小さくするとともに、差動損失を小さくしてコモンノイズを減衰させ、さらにコストの上昇を抑制することができる多層基板を得ることを目的とする。

この発明に係る多層基板は、差動信号を伝送する複数の信号配線を含み、複数の信号配線はペア配線を構成する配線層と、配線層と対向し、全面または部分的なＧＮＤプレーンを含むＧＮＤ層と、配線層とＧＮＤ層との間に設けられた誘電体層とを備え、複数の信号配線間の配線幅は、１本の信号配線についての特性インピーダンスが、ペア配線の差動インピーダンスの半分となる場合の配線幅よりも狭く、複数の信号配線の表面で表皮効果により生じる抵抗増大が、ＧＮＤ層の表面で表皮効果により生じる抵抗増大よりも小さく、ペア配線の導体のＤＣ抵抗値が、ＧＮＤプレーンの導体のＤＣ抵抗値よりも小さく、ペア配線の導体の主な材料と、ＧＮＤプレーンの導体の主な材料とが、それぞれ金、銅、アルミニウムおよびタングステンのうちの何れかであって、ペア配線の導体の材料の抵抗率が、ＧＮＤプレーンの導体の材料の抵抗率よりも小さいものである。

この発明に係る多層基板によれば、複数の信号配線間の配線幅は、１本の信号配線についての特性インピーダンスが、ペア配線の差動インピーダンスの半分となる場合の配線幅よりも狭く、複数の信号配線の表面で表皮効果により生じる抵抗増大が、ＧＮＤ層の表面で表皮効果により生じる抵抗増大よりも小さい。
そのため、差動成分に対する導体損失をコモン成分に対する導体損失よりも小さくするとともに、差動損失を小さくしてコモンノイズを減衰させ、さらにコストの上昇を抑制することができる。

（ａ）、（ｂ）は、一般的な従来の多層基板のペア配線を示す断面図である。（ａ）、（ｂ）は、図１における差動時の電流分布を示す断面図である。（ａ）、（ｂ）は、図１における同相時の電流分布を示す断面図である。（ａ）、（ｂ）は、この発明の実施の形態１に係る多層基板のペア配線を示す断面図である。（ａ）、（ｂ）は、図４における差動時の電流分布を示す断面図である。（ａ）、（ｂ）は、図４における同相時の電流分布を示す断面図である。この発明の実施の形態２に係る多層基板における基板配線を例示する説明図である。

以下、この発明に係る多層基板の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
この多層基板は、例えば高周波信号を伝送するプリント回路基板および半導体パッケージ基板、半導体パッケージ基板を用いた半導体パッケージ、再配線層を有する半導体チップおよび半導体デバイス、並びにプリント回路基板、半導体チップおよび半導体デバイスの少なくとも１つを用いた情報処理装置および通信装置に用いられる。

なお、基板の導体表面の凹凸に関する呼称については、今後、下記の用語を使用する。
アンカー：表面の突起形状
表面粗さ：アンカーの長さ（の平均値）
プロファイル：表面粗さとほぼ同義
プロファイルフリー：表面がほぼ平坦な様子
低プロファイル：表面粗さが小さい様子

実施の形態１．
図１は、一般的な従来の多層基板における、高速信号でよく用いられるペア配線を示す断面図である。図１（ａ）は、ストリップライン構造を示し、図１（ｂ）は、マイクロストリップ構造を示している。

図１において、この多層基板は、基板の誘電体材料１、配線層２０およびＧＮＤ層３０またはその層内に設けられたＧＮＤプレーン３１（以下、代表して「ＧＮＤプレーン３１」と称する）から構成されている。

配線層２０は、それぞれ差動信号の正相信号配線および逆相信号配線となる配線２１、２２（以下、それぞれ「正相信号配線２１」および「逆相信号配線２２」とも称する）を有している。また、配線２１、２２の表面には、アンカー２５が設けられ、ＧＮＤプレーン３１の表面には、アンカー３５が設けられている。

なお、アンカー２５、３５は、配線２１、２２については、ＧＮＤプレーン３１と対向する面のみに示し、ＧＮＤプレーン３１については、配線２１、２２と対向する面のみに示している。また、上記特許文献１とは異なり、図中の導体表面の突起（アンカー）は、配線方向（紙面奥行き方向）に対して連続していない。

ここで、ストリップライン構造とは、配線層２０の上下に、ＧＮＤプレーン３１を有する層があり、その間が基板の誘電体材料１で満たされている構造を意味する。また、マイクロストリップ構造とは、配線層２０に対して、上下の何れか一方にのみＧＮＤプレーン３１を有する層があり、その間が基板の誘電体材料１で満たされていて、かつ配線層２０の反対側には、基板の誘電体材料１の有無にかかわらずＧＮＤプレーン３１がない構造を意味する（（ｂ）は、配線層２０の上に基板の誘電体材料１がない場合を示す）。

また、それぞれの構造において、それぞれ正相信号配線２１および逆相信号配線２２を形成したペア配線を、ストリップラインペア配線およびマイクロストリップペア配線と称する。また、マイクロストリップ構造の多層基板では、表面の配線層２０の上、またはその上の基板の誘電体材料１の上部がソルダーレジストで覆われていることが多いが、ここでは省略する。以上の内容は、他の図においても共通である。

図２は、図１のペア配線に差動交流電流が流れた場合の、導体内の電流密度分布を示す断面図である。図２（ａ）は、ストリップライン構造の場合を示し、図２（ｂ）は、マイクロストリップ構造の場合を示している。

図２において、Ｉｐは正相信号の交流電流（正相信号電流）を示し、Ｉｎは逆相信号の交流電流（逆相信号電流）を示し、Ｉｇｐは正相信号電流Ｉｐに対向するＧＮＤ電流を示し、Ｉｇｎは逆相信号電流Ｉｎに対向するＧＮＤ電流を示している。また、図２において、○中に・を合わせた記号は、紙面手前から奥への電流の流れを示し、○中に×を合わせた記号は、紙面奥から手前への電流の流れを示している。

これらの交流電流Ｉｐ、Ｉｎ、Ｉｇｐ、Ｉｇｎは、特にＧＨｚを超える交流電流の場合には、表皮効果で導体の表面付近に電流が集まり、かつＧＮＤ電流Ｉｇｐ、Ｉｇｎは、導体幅とほぼ等しい範囲に集中する。そのため、電流が流れる断面の厚みが、表皮効果の分だけ薄くなって断面積が小さくなり、この結果高周波で導体抵抗が増大する。さらに、導体表面に細かい凹凸があると、表皮効果の理論値以上に抵抗が増大する。

また、正相信号電流Ｉｐと逆相信号電流Ｉｎと、正相信号電流ＩｐとそのＧＮＤ電流Ｉｇｐと、および逆相信号電流ＩｎとそのＧＮＤ電流Ｉｇｎとは、それぞれ常に互いに逆向きの関係にある。

ここで、差動伝送路とその周辺のＧＮＤの形状とが対称形である場合、次式（１）の関係が成立する。

｜Ｉｐ｜＝｜Ｉｎ｜（１）

さらに、図２に示すような正相信号配線２１と逆相信号配線２２との結合が弱い場合には、次式（２）、（３）の関係が成立する。

｜Ｉｐ｜＝｜Ｉｇｐ｜（２）
｜Ｉｎ｜＝｜Ｉｇｎ｜（３）

また、式（１）〜（３）から、次式（４）の関係が成立する。

｜Ｉｇｐ｜＝｜Ｉｇｎ｜（４）

結果的に、式（１）〜（４）から、次式（５）の関係が成立する。すなわち、すべての交流電流が等しくなる。

｜Ｉｐ｜＝｜Ｉｎ｜
＝｜Ｉｇｐ｜
＝｜Ｉｇｎ｜（５）

図３は、図１のペア配線に同相（コモン）交流電流が流れた場合の、導体内の電流密度分布を示す断面図である。図３（ａ）は、ストリップライン構造の場合を示し、図３（ｂ）は、マイクロストリップ構造の場合を示している。

図３において、図２との違いは、逆相信号電流Ｉｎの向きが正相信号電流Ｉｐと同じ向きになっていること、および信号電流Ｉｐ、Ｉｎと逆向きであるＧＮＤ電流Ｉｇｐ、Ｉｇｎが、互いに同じ向きになっていることである。この場合も、図４と同様に、上記式（５）の関係が成立する。

図２、３から、差動交流電流であれ、同相交流電流であれ、４つの交流電流Ｉｐ、Ｉｎ、Ｉｇｐ、Ｉｇｎが常に互いに等しくなる。そのため、信号電流のみを減衰させる、またはＧＮＤ電流のみを減衰させるといった手段を用いても、差動時と同相時との電流の減衰割合に、差が生じないことがわかる。

図４は、この発明の実施の形態１に係る多層基板のペア配線を示す断面図であり、上述した課題を解決するためのものである。図４（ａ）は、ストリップライン構造を示し、図４（ｂ）は、マイクロストリップ構造を示している。

図４において、ペア配線を形成する正相信号配線２１と逆相信号配線２２とは、互いに近接しており、図２、３と比較して、同じ差動インピーダンスであっても、正相信号配線２１と逆相信号配線２２との結合が強く、相対的に差動時の配線２１、２２とＧＮＤプレーン３１との結合が弱くなっている。

具体的には、正相信号配線２１と逆相信号配線２２との配線幅は、１本の信号配線についての特性インピーダンスが、ペア配線の差動インピーダンスの半分となる場合の配線幅よりも狭く、配線２１、２２の表面で表皮効果により生じる抵抗増大が、ＧＮＤプレーン３１の表面で表皮効果により生じる抵抗増大よりも小さくなるような構造となっている。

また、ＧＮＤプレーン３１の、配線２１、２２と対向する表面には、アンカー３５が設けられているが、配線２１、２２の表面には、アンカーが少ないか、またはアンカーがない構造となっている。そのため、図４の配線２１、２２は、厚みの均一な部分が、図１〜３に示した配線２１、２２と比較して厚くなっている。

図５は、図４のペア配線に差動交流電流が流れた場合の、導体内の電流密度分布を示す断面図であり、図６は、図４のペア配線に同相（コモン）交流電流が流れた場合の、導体内の電流密度分布を示す断面図である。図５（ａ）、６（ａ）は、ストリップライン構造の場合を示し、図５（ｂ）、６（ｂ）は、マイクロストリップ構造の場合を示している。

ここで、図４において、正相信号配線２１と逆相信号配線２２との結合を強くする構造としたことにより、ペア配線に差動交流電流が流れた図５の場合には、上記式（１）、（４）の関係は成立するものの、上記式（２）、（３）の関係は成立せず、式（２）、（３）に代えて、次式（６）、（７）の関係が成立する。

｜Ｉｐ｜＞＞｜Ｉｇｐ｜（６）
｜Ｉｎ｜＞＞｜Ｉｇｎ｜（７）

これに対して、図４において、ペア配線に同相交流電流が流れた図６の場合には、上記式（１）〜（４）の関係が成立する。

また、図４において、正相信号配線２１および逆相信号配線２２の表面を、凹凸が少ないか、または凹凸がない構造としたことで、配線２１、２２では、表皮効果により交流電流が流れる深さが浅くなる以上の抵抗増大は生じないが、ＧＮＤプレーン３１では、表面の凹凸によって、表皮効果により交流電流が流れる深さが浅くなる以上の抵抗増大が生じる。

以上の現象から、ペア配線に差動交流電流が流れた場合と同相交流電流が流れた場合とで、高周波電流および抵抗増大について、次のような違いが生じる。まず、正相信号電流Ｉｐと逆相信号電流Ｉｎとが、差動時および同相時で互いに等しい場合には、次式（８）の関係が成立する。

｜差動時のＩｇｐ、Ｉｇｎ｜＜＜｜同相時のＩｇｐ、Ｉｇｎ｜（８）

そのため、差動時と同相時とで、ＧＮＤ電流の減衰量に差が生じる。すなわち、減衰する割合は同じであるが、同相時のＧＮＤ電流Ｉｇｐ、Ｉｇｎが、差動時のＧＮＤ電流Ｉｇｐ、Ｉｇｎよりも大きいので、同相時の方が、減衰量が大きくなる。したがって、信号電流Ｉｐ、ＩｎとＧＮＤ電流Ｉｇｐ、Ｉｇｎとのトータルで定義される交流電流の減衰量について、差動時と同相時とで差が生じる。

以上説明したように、差動時よりも同相時の方が高損失になる信号配線を得ることができる。また、上述した構造を高速な差動信号配線を有する基板に適用することで、同相交流電流の減衰量が、差動交流電流の減衰量よりも大きくなる基板を実現することができる。さらに、高速な差動信号配線がある層のみを、凹凸が少ない（低プロファイルな）層、または凹凸がない（プロファイルフリーな）層とすることで、基板コストの上昇を最小限に抑えることができる。

また、この基板を用いることにより、差動信号配線に対する同相ノイズを基板で減衰させることができる。また、基板の他の部位から入り込んできたノイズや、空間から伝搬してきたノイズが、差動信号配線に対して同相ノイズとなった場合であっても、このノイズを減衰させることができ、モード変換により生じる差動ノイズも抑制することができる。

一方、モード変換信号の差動成分がコモン成分（コモンノイズ）に変換された場合であっても、このコモンノイズは、基板上で減衰させることができ、ひいては他の部位へのノイズの伝搬、および放射ノイズを抑制することができる。

また、このような基板を半導体ＩＣのパッケージ基板として用いることにより、コモンノイズを出しにくく、かつコモンノイズへの耐性が高い半導体デバイスを実現することができる。

さらに、このような基板を用いることにより、高周波の放射ノイズを抑制することができるので、装置内の空間をノイズが伝搬して別の基板に伝わり、誤動作を生じることを防止することができる。また、このような効果を得るために、例えばノイズ抑制シート等を用いる必要がないので、製品コストおよび組み立てコストを抑制することができる。

また、このような基板を、高周波の無線通信を行う装置に適用することにより、アンテナの出力電力を小さくすることができ、低消費電力化を実現することができる。さらに、アンテナの受信感度の低下を防止することができる。

以上のように、実施の形態１によれば、複数の信号配線間の配線幅は、１本の信号配線についての特性インピーダンスが、ペア配線の差動インピーダンスの半分となる場合の配線幅よりも狭く、複数の信号配線の表面で表皮効果により生じる抵抗増大が、ＧＮＤ層の表面で表皮効果により生じる抵抗増大よりも小さい。
また、ペア配線の、少なくともＧＮＤプレーンに対向する表面の凹凸が、ＧＮＤプレーンの、少なくともペア配線に対向する表面の凹凸よりも小さい。
そのため、差動信号の正相信号電流および逆相信号電流の損失は、正相信号電流に対するＧＮＤ電流および逆相信号電流に対するＧＮＤ電流の損失よりも小さくなる。
よって、差動信号の正相信号配線と逆相信号配線とが強く結合しているほど、正相および逆相に対するＧＮＤ電流が小さくなるので、差動信号の減衰が抑えられる。
一方、コモンノイズの場合は、正相信号電流および逆相信号電流に同位相の振幅変動が生じ、それと同じだけのＧＮＤ電流が生じるが、ＧＮＤ電流の損失が大きくなるので、ひいてはコモンノイズが減衰する。
また、表面の凹凸が大きい（表面が粗い）導体層としては、従来の低コストの材料および製造方法を適用できるので、コストの上昇を抑制することができる。
すなわち、差動成分に対する導体損失をコモン成分に対する導体損失よりも小さくするとともに、差動損失を小さくしてコモンノイズを減衰させ、さらにコストの上昇を抑制することができる。

なお、上記実施の形態１では、信号電流およびＧＮＤ電流に対する高周波での抵抗増大の差を、表面粗さの程度または表面粗さの有無で実現する例を示したが、これに限定されず、抵抗値が異なる導体材料を用いて実現してもよい。また、ＧＮＤプレーン３１に、配線幅よりも小さいサイズおよびピッチの穴を多数設けて、実質的にＧＮＤプレーンの抵抗値を上げて実現してもよい。また、これらの手段の組合せによって実現してもよい。

具体的には、ペア配線の導体のＤＣ抵抗値を、ＧＮＤプレーン３１の導体のＤＣ抵抗値よりも小さくすることが考えられる。このとき、例えばペア配線の導体の主な材料と、ＧＮＤプレーン３１の導体の主な材料とが、それぞれ金、銅、アルミニウムおよびタングステンのうちの何れかであって、ペア配線の導体の材料の抵抗率を、ＧＮＤプレーン３１の導体の材料の抵抗率よりも小さくすればよい。

また、ＧＮＤプレーン３１の、少なくとも配線２１、２２と対向する範囲に、ペア配線の配線幅よりも直径および間隔の小さな複数の穴を設けることが考えられる。

実施の形態２．
図７は、この発明の実施の形態２に係る多層基板における基板配線を例示する説明図である。図７において、この基板配線は、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）パッケージ用パッド６０、コネクタピン（図示せず）が挿入されるコネクタピン用スルーホール７０、正相信号配線２１および逆相信号配線２２からなる一組のペア配線８０、並びに別の正相信号配線２１および逆相信号配線２２からなるもう一組のペア配線８１から構成されている。なお、これらのペア配線８０、８１は、それぞれ図４に示したこの発明の実施の形態１に係る断面構造を有している。

ペア配線８０では、コネクタピンおよびコネクタピン用スルーホール７０を介して、別の基板からＢＧＡパッケージ用パッド６０へ信号が伝送されている。また、ペア配線８１では、逆にＢＧＡパッケージ用パッド６０から、コネクタピン用スルーホール７０およびコネクタピンを介して、別の基板へ信号が伝送されている。

ここで、ペア配線８０、８１は、何れもＢＧＡパッケージ用パッド６０やコネクタピン用スルーホール７０からペア配線８０、８１を形成するまでは、この基板内の受信側（信号伝送方向の上流側端）のみ等長処理され、送信側（信号伝送方向の下流側端）はされていない。

一般的に、ペア配線８０、８１を形成するまでの正相信号と逆相信号との長さが異なると、差動振幅の一部がコモン振幅に変わるモード変換が発生し、ＧＮＤバウンス等のコモンノイズが誘発され、それが基板上で共振すると、コモンノイズの周波数で大きな放射ノイズが発生する。

そのため、ペア配線８０、８１を形成するまでの正相信号と逆相信号との配線（引き出し線）の長さをそろえるのが望ましい。しかしながら、このためには、個別の引き出し線をわざわざ遠回りさせる必要があり、本来は不要な配線領域を占めてしまう。また、差動信号が多数ある場合には、他の信号の配線引き出しを困難にする場合がある。さらに、基板の設計に時間を要し、開発コストの上昇を招くことになる。

これに対して、上記実施の形態１で示した多層基板であれば、送信側でのモード変換で発生したコモンノイズは、伝搬中に減衰し、共振が発生しにくい。そのため、送信側の引き出し線における等長処理が不要となり、余計な配線領域を必要とせず、さらに基板設計に要する時間をも短縮することができる。

以上説明したように、このような基板を半導体ＩＣのパッケージ基板として用いることにより、コモンノイズを出しにくく、かつコモンノイズへの耐性が高い半導体デバイスを実現することができる。

なお、受信側のパッケージ基板、または受信側のコネクタに接続された別の基板も、上記実施の形態１で示した断面構造であれば、受信側の引き出し線における等長処理が不要となり、さらに設計に要する時間と開発コストを削減することができる。また、この形態は、半導体チップ内の再配線層に対しても、同じ効果を得ることができる。

１誘電体材料、２０配線層、２１正相信号配線、２２逆相信号配線、２５配線表面のアンカー、３０ＧＮＤ層、３１ＧＮＤプレーン、３５ＧＮＤプレーン表面のアンカー、６０ＢＧＡパッケージ用パッド、７０コネクタピン用スルーホール、８０、８１ペア配線、Ｉｐ正相信号電流、Ｉｎ逆相信号電流、Ｉｇｐ正相信号電流に対するＧＮＤ電流、Ｉｇｎ逆相信号電流に対するＧＮＤ電流。

Claims

差動信号を伝送する複数の信号配線を含み、前記複数の信号配線はペア配線を構成する配線層と、
前記配線層と対向し、全面または部分的なＧＮＤプレーンを含むＧＮＤ層と、
前記配線層と前記ＧＮＤ層との間に設けられた誘電体層と、を備え、
前記複数の信号配線間の配線幅は、１本の信号配線についての特性インピーダンスが、前記ペア配線の差動インピーダンスの半分となる場合の配線幅よりも狭く、
前記複数の信号配線の表面で表皮効果により生じる抵抗増大が、前記ＧＮＤ層の表面で表皮効果により生じる抵抗増大よりも小さく、
前記ペア配線の導体のＤＣ抵抗値が、前記ＧＮＤプレーンの導体のＤＣ抵抗値よりも小さく、
前記ペア配線の導体の主な材料と、前記ＧＮＤプレーンの導体の主な材料とが、それぞれ金、銅、アルミニウムおよびタングステンのうちの何れかであって、
前記ペア配線の導体の材料の抵抗率が、前記ＧＮＤプレーンの導体の材料の抵抗率よりも小さい
多層基板。
１つまたは２つ以上の前記配線層に対して、前記ＧＮＤ層が上下に配置されている
請求項１に記載の多層基板。
１つまたは２つ以上の前記配線層に対して、前記ＧＮＤ層が片側に配置されている
請求項１に記載の多層基板。
基板の表面に保護膜が形成された
請求項３に記載の多層基板。
前記ペア配線は、前記ペア配線の両端で、信号受信側のペア配線端から先の正相と逆相との配線長がほぼ等しく、信号送信側のペア配線端から先の正相と逆相との配線長に差がある配線形状を有する
請求項１から請求項４までの何れか１項に記載の多層基板。
前記ペア配線は、前記ペア配線の両端で、信号送信側のペア配線端から先の正相と逆相との配線長がほぼ等しく、信号受信側のペア配線端から先の正相と逆相との配線長に差がある配線形状を有する
請求項１から請求項４までの何れか１項に記載の多層基板。
前記ペア配線は、前記ペア配線の両端のそれぞれで、ペア配線端から正相と逆相との配線長に差がある配線形状を有する
請求項１から請求項４までの何れか１項に記載の多層基板。
請求項１から請求項７までの何れか１項に記載の多層基板に部品を実装したプリント回路基板。
請求項１から請求項７までの何れか１項に記載の多層基板を含む半導体パッケージ基板。
請求項９に記載の半導体パッケージ基板を用いた半導体デバイス。
請求項９に記載の半導体パッケージ基板を用いた半導体パッケージ。
請求項１１に記載の半導体パッケージに半導体チップを実装した半導体デバイス。
請求項１２に記載の半導体デバイスを実装したプリント回路基板。
差動信号を伝送する複数の信号配線を含み、前記複数の信号配線はペア配線を構成する配線層と、
前記配線層と対向し、全面または部分的なＧＮＤプレーンを含むＧＮＤ層と、
前記配線層と前記ＧＮＤ層との間に設けられた誘電体層と、を備え、
前記複数の信号配線間の配線幅は、１本の信号配線についての特性インピーダンスが、前記ペア配線の差動インピーダンスの半分となる場合の配線幅よりも狭く、
前記複数の信号配線の表面で表皮効果により生じる抵抗増大が、前記ＧＮＤ層の表面で表皮効果により生じる抵抗増大よりも小さく、
前記ペア配線の導体のＤＣ抵抗値が、前記ＧＮＤプレーンの導体のＤＣ抵抗値よりも小さく、
前記ペア配線の導体の主な材料と、前記ＧＮＤプレーンの導体の主な材料とが、それぞれ金、銅、アルミニウムおよびタングステンのうちの何れかであって、
前記ペア配線の導体の材料の抵抗率が、前記ＧＮＤプレーンの導体の材料の抵抗率よりも小さい
半導体チップ。
前記ペア配線は、前記ペア配線の両端で、信号受信側のペア配線端から先の正相と逆相との配線長がほぼ等しく、信号送信側のペア配線端から先の正相と逆相との配線長に差がある配線形状を有する
請求項１４に記載の半導体チップ。
前記ペア配線は、前記ペア配線の両端で、信号送信側のペア配線端から先の正相と逆相との配線長がほぼ等しく、信号受信側のペア配線端から先の正相と逆相との配線長に差がある配線形状を有する
請求項１４に記載の半導体チップ。
前記ペア配線は、前記ペア配線の両端のそれぞれで、ペア配線端から正相と逆相との配線長に差がある配線形状を有する
請求項１４に記載の半導体チップ。
請求項１４から請求項１７までの何れか１項に記載の半導体チップをパッケージに搭載した半導体デバイス。
請求項１８に記載の半導体デバイスを実装したプリント回路基板。
請求項８、請求項１３および請求項１９に記載のプリント回路基板の少なくとも１つを用いた情報処理装置。
請求項８、請求項１３および請求項１９に記載のプリント回路基板の少なくとも１つを用いた通信装置。