JP6133884B2 - 高域伝送用電気工学受動素子を埋め込んだプリント回路基板 - Google Patents
高域伝送用電気工学受動素子を埋め込んだプリント回路基板 Download PDFInfo
- Publication number
- JP6133884B2 JP6133884B2 JP2014541357A JP2014541357A JP6133884B2 JP 6133884 B2 JP6133884 B2 JP 6133884B2 JP 2014541357 A JP2014541357 A JP 2014541357A JP 2014541357 A JP2014541357 A JP 2014541357A JP 6133884 B2 JP6133884 B2 JP 6133884B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- printed circuit
- circuit board
- conductive
- electromagnetic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims description 31
- 238000000034 method Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 12
- 230000005284 excitation Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 71
- 238000004088 simulation Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 13
- 238000013459 approach Methods 0.000 description 11
- 230000005672 electromagnetic field Effects 0.000 description 10
- 229910018487 Ni—Cr Inorganic materials 0.000 description 8
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 8
- BWWVXHRLMPBDCK-UHFFFAOYSA-N 1,2,4-trichloro-5-(2,6-dichlorophenyl)benzene Chemical compound C1=C(Cl)C(Cl)=CC(Cl)=C1C1=C(Cl)C=CC=C1Cl BWWVXHRLMPBDCK-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本特許出願は、2011年11月9日に出願した米国暫定特許出願第61/557,883号の優先権を主張する。この出願は、引用によりここに組み込まれている。
一の態様では、電気−光学受動(EOP)素子が、電気的及び光学的ドメインで同時に作動する部品/デバイスとして導入されている。電気−光学受動(EOP)素子は、電気的ドメインでは電気素子として作動して、信号ビアを流れる信号電流を基準/接地ビアに再度方向付けして信号層の下で電磁波が更に励起することを防止する。EOP素子は、また、光学ドメインでは、ミラーとして作動して、予め決められた態様で入射電磁波を反射して、信号トレースがつながっているVIAチャネルの特定地点における総電磁場に正又は負の干渉を提供する。
図5は、EOP素子又は部品をPCB500に使用していない場合のビアチャネル502における電流フローを示す図である。PCB500は、間に導電層(例えば、単一層、基準層)を有する複数の非導電層を具える。電流508は、信号源507から信号ビア504、信号ビア504の終端開放スタブを取って流れ、変位電流522としてビアチャネル誘電体516を通って流れ続け、基準/接地電流509として基準/接地ビア506を通って信号源507に戻る。ここで明らかなとおり、入射電磁波512は、信号電流508によって誘導される。入射電磁波512は、PCB500の端部を超えて伝搬し、及び/又は、反射電磁波514を生じさせる。入射電磁波512及び/又は反射電磁波514は、信号ロス及び/又は周波数ノッチとなる望ましくない干渉を生じさせる。
図6は、終端開放スタブを有するが、ビア対の間の選択された位置に沿ってEOP素子601が接続されているビアチャネル600を流れる電流フローを示す図である。PCB600は、間に導電層(例えば、信号層、基準層)を有する複数の非導電層を具える。ビアチャネル600は、電流搬送レール(例えば、信号ビア604や、一またはそれ以上の基準/リターンビア606)によって結合されている誘電媒体を具える。信号ビア604は、PCB600の複数の導電及び/又は非導電層を通っている。第1の実装では、信号ビア604及び/又は反射/リターンビア606が、PCB層を通って延在している(例えば、PCB600の第1表面から反対側の第2表面へ)。第2の実装では、信号ビア604及び/又は基準/リターンビア606が、ホールがPCB内を部分的にのみ延在している(例えば、PCB600の層サブセットに亘って)ブラインドビアである。第3の実装では、信号ビア604及び/又は基準/リターンビア606は、スルーホールビア(例えば、PCB層に亘って延在している)であるが、バックドリルされており、このビアの導電材料のみが、PCB600の層サブセットを通って延在している。なお、いくつかの実装では、信号ビア604及び/又は基準/リターンビア606が、同じタイプのビア(例えば、スルーホールビア、ブラインドビア、あるいはバックドリルビア、その他)であってもよく、あるいは、異なるタイプのビア(例えば、スルーホールビア、ブラインドビア、バックドリルビア、その他の組み合わせ)であってもよい。
図9は、エア−ラミネート−エア媒体を通る電磁波伝搬のシミュレーションを示す。ここに述べた反射と補償の減少をより完全に理解するために、このシミュレーションでは、EOP素子を用いておらずビアチャネル中の電磁波の伝搬に合致している、エア−ラミネート−エア媒体900(例えば、エア−Megtron 6−エア媒体)を通る電磁波901の伝搬をモデルにしている。この補助構造の電磁シミュレーションは、実施にプレートしたスルーホールビアとバックドリルビアについての理想的なケース/上位の評価を示す。この例では、シミュレーション900は、エア媒体対904と906の間にMegtron 6ラミネート902を具えている。第1及び第2の平面908と910は、異なる伝搬媒体間に位置する微小の電磁境界を示す。ここで、境界O1とO3は、電磁境界の上側を示し、O2とO4は、同じ電磁境界の下側を示す。例えば、境界O1は、第1のエア媒体908を有する電磁境界の上側を示す。
図11は、ビルトイン/埋め込み型EOP素子を有するエア−ラミネート−エア媒体を通る電磁波伝搬のシミュレーションを示す。このシミュレーションモデルは、例えば、図6に示すように実装したEOP素子を有するビアチャネル中の電磁波伝搬に合致したAir−Megtron 6−NiCr−Megtron 6−Air媒体を具える。より詳しくいうと、シミュレーションモデル1100は、第1のエア媒体1102と、第1のエア媒体1102の下にある第1のMegtron 6ラミネート1104と、第1のMegtron 6ラミネート1104の底にあるEOP素子1006と、EOP素子1006の底にある第2のMegtron 6 スラブ1108と、第2のMegtron 6ラミネート1108の下にある第2のエア媒体1110を具える。一実施例では、EOP素子1106は、例えばニッケルクロム(NiCr)でできた層であってもよい。しかしながら、EOP素子1106は、例えば、信号ロスを最小にする低インピーダンスといった、所望の電気的特性に合った公知の材料で実現することができる。例えば、0.05オーム乃至1オームのインピーダンスを第1の場合に用いて、1オーム乃至5オームのインピーダンスをその他に用い、5オーム乃至100オームのインピーダンスをその他のケースに用いることができる。
Claims (18)
- プリント回路基板において:
導電層又は信号層を間に有する複数の非導電層と;
前記複数の非導電層及び導電層又は信号層にわたる第1の導電ビアと;
前記複数の非導電層及び導電層又は信号層にわたる第2の電電ビアであって、前記第1の導電ビアとほぼ平行に配置された第2の導電ビアと;
前記第1の導電ビアと前記第2の導電ビアに垂直に及びこれらの間に延在し、前記プリント回路基板中の選択された層に第1の深さで埋め込まれた電気−光学受動素子であって、入射電磁波を前記プリント回路基板に反射して、正又は負の電磁干渉を作ることによって前記第1の導電ビアで電気信号を強化又は減衰させるように、前記第1の深さが選択されている電気−光学受動素子と;
を具えることを特徴とするプリント回路基板。 - 請求項1に記載のプリント回路基板において、前記第1の導電ビアが第1の層中の第1の信号トレースと第2の層中の第2の信号トレースに接続されており、電源信号が、前記第1の信号トレースから前記第1の導電ビアへ流れることを特徴とするプリント回路基板。
- 請求項2に記載のプリント回路基板において、前記第1の導電ビアが第1の層において信号源に接続されており、前記第2の導電ビアが第2の層に接続されており、前記信号源からの信号電流が、前記第1の導電ビアから前記第2の導電ビアへ流れることを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記第1の導電ビアと前記第2の導電ビアの少なくともいずれか一方が終端開放ビアであることを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記第1の導電ビアと前記第2の導電ビアの少なくともいずれか一方がバックドリルビアであることを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記第1の導電ビアと、第2の導電ビアの少なくともいずれか一方がブラインドビアであることを特徴とする基板。
- 請求項1に記載のプリント回路基板において、前記電気−光学受動素子が前記第2の導電ビアを通る信号電流を再度方向付けし、前記第1の導電ビアの開放端へ信号電流が流れないようにして、信号層の下での電磁波の更なる励起を防止することを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記電気−光学受動素子が埋め込まれている深さが、入射電磁波と負に干渉して入射電磁波を実質的に打ち消す反射電磁波として、前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記前記電気−光学受動素子が埋め込まれている深さが、前記入射電磁波と正に干渉して入射電磁波を増やす反射電磁波として、前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記電気−光学受動素子が埋め込まれている深さが、信号ロスを小さくする反射電磁波として前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記電気−光学受動素子が埋め込まれている深さが、伝送路の周波数応答におけるノッチをシフトする又は取り除く反射電磁波として、前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
- 請求項1に記載のプリント回路基板において、前記電気−光学受動素子の幅が、前記第1の導電ビアの直径と、前記第1の導電ビアの直径の2倍の間であることを特徴とするプリント回路基板。
- プリント回路基板を製造する方法において:
導電層又は信号層を間に有する複数の非導電層を形成するステップと;
前記複数の非導電層と導電層又は信号層をまたいで第1の導電ビアを形成するステップと;
前記複数の非導電層と導電層又は信号層をまたいで第2の導電ビアを形成するステップであって、当該第2の導電ビアが前記第1の導電ビアにほぼ平行に配置されているステップと;
前記第1の導電ビアと第2の導電ビアに垂直に、かつ、これらのビアの間に延在する電気−光学受動素子を形成するステップであって、当該電気−光学受動素子が前記プリント回路基板の第1の深さの選択された層内に埋め込まれているステップと;を具え、
前記第1の深さが、入射電磁波をプリント回路基板に反射して、前記第1の導電ビア内の電気信号を、正又は負の電磁干渉を作ることによって強化する又は減衰させるように選択されていることを特徴とする方法。 - 請求項13に記載の方法において、前記第1の導電ビアが第1層の第1の信号トレースと第2層の第2の信号トレースに接続されており、電源信号が前記第1の信号トレースから前記第1の導電ビアへ流れることを特徴とする方法。
- 請求項13に記載の方法において、前記電気−光学受動素子が埋め込まれている深さが、前記入射電磁波と負に干渉して前記入射電磁波を実質的に打ち消す反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
- 請求項13に記載の方法において、前記電気−光学受動素子が埋め込まれている深さが、前記入射電磁波と正に干渉して前記入射電磁波を増やす反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
- 請求項13に記載の方法において、前記電気−光学受動素子が埋め込まれている深さが、信号ロスを低減する反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
- 請求項13に記載の方法において、前記電気−光学受動素子が埋め込まれている深さが、伝送路の周波数応答におけるノッチをシフトする又は取り除く反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161557883P | 2011-11-09 | 2011-11-09 | |
US61/557,883 | 2011-11-09 | ||
PCT/US2012/064562 WO2013071197A2 (en) | 2011-11-09 | 2012-11-09 | Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014534642A JP2014534642A (ja) | 2014-12-18 |
JP6133884B2 true JP6133884B2 (ja) | 2017-05-24 |
Family
ID=48222943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014541357A Active JP6133884B2 (ja) | 2011-11-09 | 2012-11-09 | 高域伝送用電気工学受動素子を埋め込んだプリント回路基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9433078B2 (ja) |
EP (1) | EP2777370A4 (ja) |
JP (1) | JP6133884B2 (ja) |
KR (1) | KR102000804B1 (ja) |
CN (1) | CN104041200B (ja) |
WO (1) | WO2013071197A2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8889999B2 (en) * | 2011-10-24 | 2014-11-18 | Cisco Technology, Inc. | Multiple layer printed circuit board with unplated vias |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
US9955568B2 (en) | 2014-01-24 | 2018-04-24 | Dell Products, Lp | Structure to dampen barrel resonance of unused portion of printed circuit board via |
US10079202B2 (en) * | 2014-05-27 | 2018-09-18 | R&D Circuits, Inc. | Structure for isolating high speed digital signals in a high density grid array |
WO2016081855A1 (en) | 2014-11-21 | 2016-05-26 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US9571059B2 (en) * | 2015-03-28 | 2017-02-14 | Intel Corporation | Parallel via to improve the impedance match for embedded common mode filter design |
US10187972B2 (en) | 2016-03-08 | 2019-01-22 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
TWI619302B (zh) * | 2016-05-06 | 2018-03-21 | 明泰科技股份有限公司 | 傳輸線的阻抗匹配架構 |
CN106102308B (zh) * | 2016-06-28 | 2019-05-10 | Oppo广东移动通信有限公司 | 移动终端的屏蔽支架的接地结构及移动终端 |
US10122057B2 (en) | 2016-09-25 | 2018-11-06 | International Business Machines Corporation | Bandwidth increase method for differential passive elements |
US10091873B1 (en) * | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
US10917976B1 (en) | 2017-07-12 | 2021-02-09 | Juniper Networks, Inc. | Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB |
US10524351B2 (en) * | 2018-01-02 | 2019-12-31 | Qualcomm Incorporated | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material |
US10477672B2 (en) | 2018-01-29 | 2019-11-12 | Hewlett Packard Enterprise Development Lp | Single ended vias with shared voids |
KR102063470B1 (ko) * | 2018-05-03 | 2020-01-09 | 삼성전자주식회사 | 반도체 패키지 |
TWI830739B (zh) | 2018-06-11 | 2024-02-01 | 美商安芬諾股份有限公司 | 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法 |
CN108633172B (zh) * | 2018-08-23 | 2019-11-26 | 合肥鑫晟光电科技有限公司 | 印刷电路板和显示装置 |
CN114128053A (zh) | 2019-05-20 | 2022-03-01 | 安费诺有限公司 | 高密度高速电连接器 |
CN110416177B (zh) * | 2019-06-25 | 2021-08-10 | 苏州浪潮智能科技有限公司 | 一种内存模组 |
TW202147717A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
TW202147718A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
CN113597100A (zh) * | 2021-06-23 | 2021-11-02 | 浪潮电子信息产业股份有限公司 | 一种优化差分过孔阻抗的方法、电路板、设备和存储介质 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5161086A (en) | 1989-08-23 | 1992-11-03 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
JPH06232562A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | プリント配線板及びそのプリント配線板の生産方法 |
JP3201345B2 (ja) * | 1998-05-13 | 2001-08-20 | 日本電気株式会社 | 多層プリント配線板 |
US6593535B2 (en) | 2001-06-26 | 2003-07-15 | Teradyne, Inc. | Direct inner layer interconnect for a high speed printed circuit board |
US7613010B2 (en) * | 2004-02-02 | 2009-11-03 | Panasonic Corporation | Stereoscopic electronic circuit device, and relay board and relay frame used therein |
US20050231927A1 (en) * | 2004-04-20 | 2005-10-20 | Dell Products L.P. | Method, system and apparatus for controlled impedance at transitional plated-through hole via sites using barrel inductance minimization |
US7323762B2 (en) * | 2004-11-01 | 2008-01-29 | Phoenix Precision Technology Corporation | Semiconductor package substrate with embedded resistors and method for fabricating the same |
KR100598118B1 (ko) | 2005-01-12 | 2006-07-10 | 삼성전자주식회사 | 적층형 인쇄회로기판 |
US20060286696A1 (en) * | 2005-06-21 | 2006-12-21 | Peiffer Joel S | Passive electrical article |
US7457132B2 (en) * | 2005-10-20 | 2008-11-25 | Sanmina-Sci Corporation | Via stub termination structures and methods for making same |
JP4834385B2 (ja) * | 2005-11-22 | 2011-12-14 | 株式会社日立製作所 | プリント基板および電子装置 |
US8134084B2 (en) * | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
US7449641B2 (en) * | 2006-07-24 | 2008-11-11 | Inventec Corporation | High-speed signal transmission structure having parallel disposed and serially connected vias |
US7375290B1 (en) * | 2006-10-11 | 2008-05-20 | Young Hoon Kwark | Printed circuit board via with radio frequency absorber |
US8063316B2 (en) | 2007-06-14 | 2011-11-22 | Flextronics Ap Llc | Split wave compensation for open stubs |
US8158892B2 (en) * | 2007-08-13 | 2012-04-17 | Force10 Networks, Inc. | High-speed router with backplane using muli-diameter drilled thru-holes and vias |
JP2009111658A (ja) * | 2007-10-30 | 2009-05-21 | Kyocera Corp | 多層配線基板 |
US7897880B1 (en) | 2007-12-07 | 2011-03-01 | Force 10 Networks, Inc | Inductance-tuned circuit board via crosstalk structures |
US8431834B2 (en) * | 2009-06-16 | 2013-04-30 | Ciena Corporation | Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly |
KR101009152B1 (ko) | 2009-06-23 | 2011-01-18 | 삼성전기주식회사 | 인쇄회로기판 |
CN102056400B (zh) * | 2009-10-27 | 2013-12-11 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
-
2012
- 2012-11-09 KR KR1020147015368A patent/KR102000804B1/ko active IP Right Grant
- 2012-11-09 JP JP2014541357A patent/JP6133884B2/ja active Active
- 2012-11-09 CN CN201280066454.8A patent/CN104041200B/zh active Active
- 2012-11-09 WO PCT/US2012/064562 patent/WO2013071197A2/en active Application Filing
- 2012-11-09 US US13/673,986 patent/US9433078B2/en active Active
- 2012-11-09 EP EP12847074.7A patent/EP2777370A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2013071197A3 (en) | 2013-07-11 |
EP2777370A4 (en) | 2015-07-22 |
KR20140097313A (ko) | 2014-08-06 |
US9433078B2 (en) | 2016-08-30 |
US20130112465A1 (en) | 2013-05-09 |
JP2014534642A (ja) | 2014-12-18 |
WO2013071197A2 (en) | 2013-05-16 |
CN104041200A (zh) | 2014-09-10 |
EP2777370A2 (en) | 2014-09-17 |
KR102000804B1 (ko) | 2019-07-16 |
CN104041200B (zh) | 2017-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6133884B2 (ja) | 高域伝送用電気工学受動素子を埋め込んだプリント回路基板 | |
JP5194440B2 (ja) | プリント配線基板 | |
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
JP4930590B2 (ja) | 多層基板 | |
US7999192B2 (en) | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards | |
US10524351B2 (en) | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
US20150180107A1 (en) | Reduced emi with quarter wavelength transmission line stubs | |
TW201834513A (zh) | 減少損耗的印刷電路板傳輸線 | |
JP6281151B2 (ja) | 高速データ伝送用の電気リード線を接続するための電気接続インタフェース | |
JP6892126B2 (ja) | 積層基板に形成した高速差動伝送線路 | |
Shiue et al. | Significant reduction of common-mode noise in weakly coupled differential serpentine delay microstrip lines using different-layer-routing-turned traces | |
Nam et al. | Performance analysis of signal vias using virtual islands with shorting vias in multilayer PCBs | |
CN205921814U (zh) | 一种电路板装置及电子设备 | |
Yokesh et al. | Defected microstrip structure-based near-end and far-end crosstalk mitigation in high-speed PCBs for mixed signals | |
US11477890B2 (en) | Plated pads and leads for surface mount technology connections | |
JP2008160751A (ja) | マイクロ波回路基板 | |
WO2023036320A1 (zh) | 一种多层电路板、电路板组件及电子设备 | |
Kavitha et al. | 16-Layer PCB Channel Design with Minimum Crosstalk and Optimization of VIA and TDR Analysis | |
US8952260B1 (en) | Circuit boards defining regions for controlling a dielectric constant of a dielectric material | |
CN116390339A (zh) | 一种高性能金手指及电路板 | |
KR20120072116A (ko) | 신호 특성 개선을 위한 전력분배회로망 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6133884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |