CN102056400B - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN102056400B
CN102056400B CN2009103089158A CN200910308915A CN102056400B CN 102056400 B CN102056400 B CN 102056400B CN 2009103089158 A CN2009103089158 A CN 2009103089158A CN 200910308915 A CN200910308915 A CN 200910308915A CN 102056400 B CN102056400 B CN 102056400B
Authority
CN
China
Prior art keywords
signal
circuit board
printed circuit
post
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009103089158A
Other languages
English (en)
Other versions
CN102056400A (zh
Inventor
刘建宏
许寿国
白育彰
谢博全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2009103089158A priority Critical patent/CN102056400B/zh
Priority to US12/646,888 priority patent/US8270180B2/en
Publication of CN102056400A publication Critical patent/CN102056400A/zh
Application granted granted Critical
Publication of CN102056400B publication Critical patent/CN102056400B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种印刷电路板，包括若干信号层、若干接地层、一信号连通柱、一接地连通柱、一位于一信号层上的第一信号线及一位于另一信号层上的第二信号线，所述信号连通柱贯穿整个印刷电路板且与所述第一及第二信号线均相连通，所述接地连通柱贯穿整个印刷电路板且设置于所述信号连通柱的一侧，并与若干接地层均相连。上述印刷电路板通过在信号连通柱的一侧设置接地连通柱，使得开路残段的信号由接地连通柱回流，从而形成完整路径，避免开路残段的信号反射回流至第二信号线，从而提升传输信号质量。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板。
背景技术
高速数字电路的制造通常是采用一种多层式电路板。在此多层式电路板中，不同板层之间的信号传输通常采用一种导电性的连通柱（via）连接不同板层上的信号线。然而，上述连通柱在实际使用时，仅有顶端的一小段被实际用来作为传输信号，其下方的长段则形成一开路残段（open stub）。在高频数字信号的传输上，此底部的开路残段则会将信号反射回流至上方的信号线，从而影响传输信号的质量。
发明内容
鉴于以上内容，有必要提供一种提升传输信号的质量的印刷电路板。
一种印刷电路板，包括一位于顶层的第一信号层、一位于底层的第二信号层、一位于第一与第二信号层之间的第三信号层、若干位于第一与第二信号层之间的接地层、一位于第一信号层上的第一信号线、一位于所述第三信号层上的第二信号线、一信号连通柱以及一第一接地连通柱，所述信号连通柱贯穿整个印刷电路板且与第一及第二信号线均相连，所述第一接地连通柱贯穿整个印刷电路板且设置于所述信号连通柱的一侧，并与所述若干接地层均相连。
一种印刷电路板，包括一位于顶层的第一信号层、一位于底层的第二信号层、一位于第一与第二信号层之间的第三信号层、若干位于第一与第二信号层之间的接地层、一位于第一信号层上的第一信号线、一位于所述第三信号层上的第二信号线、一信号连通柱以及一第一接地连通柱，所述信号连通柱贯穿整个印刷电路板且与第一及第二信号线均相连，所述第一接地连通柱贯穿整个印刷电路板且设置于所述信号连通柱的一侧，并与紧邻所述第一信号层的接地层以及紧邻第二信号层的接地层相连且与其他接地层断开。
上述印刷电路板通过在信号连通柱的一侧设置第一接地连通柱，使得开路残段的信号由第一接地连通柱回流，从而形成完整回路，避免开路残段的信号反射回流至所述第二信号线，从而提高传输信号的质量。
附图说明
图1是本发明印刷电路板的第一较佳实施方式的示意图。
图2是本发明印刷电路板的第二较佳实施方式的示意图。
图3是本发明印刷电路板的第三较佳实施方式的示意图。
图4是图1-3中印刷电路板及现有印刷电路板上的信号传输的输入损耗仿真模拟图。
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述：
请参考图1，本发明印刷电路板为一多层板，其第一较佳实施方式包括一第一信号层10、一第二信号层12、一第三信号层15、若干接地层16、一信号连通柱18及两接地连通柱19。所述第一信号层10上设置一信号线100，所述第三信号层15上设置一信号线150。其他实施方式中，所述印刷电路板还包括若干其他层。
所述第一信号层10及第二信号层12分别位于印刷电路板的顶层与底层，若干接地层16位于顶层与底层之间，所述第三信号层15则位于任意两接地层16之间。
所述信号连通柱18贯穿整个印刷电路板。所述信号线100的一端用于与一电子元件（图未示）相连，另一端与所述信号连通柱18相连。所述信号线150的一端与所述信号连通柱18相连，另一端与另一电子元件（图未示）相连。所述信号连通柱18用于将信号线100上的信号传输至信号线150。
所述两接地连通柱19贯穿整个印刷电路板且对称设置于信号连通柱18的两侧，并与所述若干接地层16均相连。
此时，当信号连通柱18将信号线100上的信号传输至信号线150时，其位于所述第二信号层12与第三信号层15之间的长段即为开路残段。该开路残段上的信号则会通过辐射耦合到达信号连通柱18两侧的接地层16，并由两接地连通柱19回流，从而形成多个如图1中虚线箭头所示的路径，避免该开路残段上的信号反射回流至信号线150，从而提升传输信号的质量。其中，图1中实线箭头所示为信号从所述信号线100传输至信号线150的示意图。
请继续参考图2，本发明印刷电路板的第二较佳实施方式包括第一信号层20、第二信号层22、第三信号层25、一第一接地层26a、一第二接地层26b、一第三接地层26c、信号连通柱28及两接地连通柱29。所述第一信号层20上设置信号线200，第三信号层25上设置信号线250。
所述信号连通柱28贯穿整个印刷电路板。所述信号线200的一端用于与一电子元件相连，另一端与所述信号连通柱28相连。所述信号线250的一端与所述信号连通柱28相连，另一端与另一电子元件相连。所述信号连通柱28用于将信号线200上的信号传输至信号线250。
所述两接地连通柱29贯穿印刷电路板且对称设置于信号连通柱28的两侧，并与第一、第三接地层26a、26c相连、与第二接地层26b断开。
此时，当信号连通柱28将信号线200上的信号传输至信号线250时，其位于所述第二信号层22与第三信号层25之间的长段即为开路残段。该开路残段上的信号则会通过辐射耦合到达信号连通柱28两侧的第三接地层26c，并由两接地连通柱29回流，形成一如图2中虚线箭头所形成的路径，断开第三接地层26c与接地连通柱29可增加电感量，以补偿开路残段的电容效应，且可避免开路残段的信号反射回流至信号线250，从而提升传输信号的质量。其中，图2中实线箭头所示为信号从所述信号线200传输至信号线250的示意图。
请继续参考图3，本发明印刷电路板的第三较佳实施方式包括第一信号层30、第二信号层32、第三信号层35、若干接地层36、信号连通柱38及接地连通柱39。所述第一信号层30上设置信号线300，所述第三信号层35上设置信号线350。
所述第一信号层30及第二信号层32分别位于印刷电路板的顶层与底层，若干接地层36位于顶层与底层之间，所述第三信号层35则位于任意两接地层36之间。
所述信号连通柱38贯穿整个印刷电路板。所述信号线300的一端用于与一电子元件相连，另一端与所述信号连通柱38相连。所述信号线350的一端与所述信号连通柱38相连，另一端与另一电子元件相连。所述信号连通柱38用于将信号线300上的信号传输至信号线350。
所述接地连通柱39贯穿整个印刷电路板且设置于信号连通柱38的一侧，并与所述若干接地层36均相连。
此时，当信号连通柱38将信号线300上的信号传输至信号线350时，其位于所述第二信号层32与第三信号层35之间的长段即为开路残段。该开路残段上的信号则会通过辐射耦合达到信号连通柱38一侧的接地层36，并由接地连通柱39回流，从而形成多个如图3中虚线箭头所示的路径，避免该开路残段上的信号反射回流至信号线350，从而提升传输信号的质量。其中，图3中实线箭头所示为信号从所述信号线300传输至信号线350的示意图。
另外，也可将第三实施方式中的接地连通柱39与位于第二信号层32与第三信号层35之间且紧邻第三信号层35的接地层36断开，如同第二实施方式，此时亦可避免开路残段的信号反射回流至信号线350，从而提升传输信号的质量。
请参考图4，其为现有印刷电路板、第一至第三实施方式中印刷电路板上的信号传输的输入损耗仿真模拟图，其中曲线A为现有印刷电路板即无接地连通柱时信号传输的输入损耗仿真模拟曲线，曲线B为第一实施方式中印刷电路板即两侧均设置接地连通柱时信号传输的输入损耗仿真模拟曲线，曲线C为第二实施方式中印刷电路板即两侧均设置接地连通柱且断开部分接地层时信号传输的输入损耗仿真模拟曲线，曲线D为第三实施方式中印刷电路板即一侧设置接地连通柱时信号传输的输入损耗仿真模拟曲线。在输入损耗仿真模拟图中，横坐标表示信号频率，纵坐标表示输入损耗。
从图4中可以看出，整体而言，第一至第三实施方式中印刷电路板上信号传输的输入损耗相对于现有印刷电路板上信号传输的输入损耗均有显著的改善。
上述印刷电路板通过在信号连通柱的一侧或者两侧设置接地连通柱，使得开路残段的信号由接地连通柱回流，从而形成完整回路，避免开路残段的信号反射回信号线，从而提升传输信号的质量。

Claims (6)

1.一种印刷电路板，包括一位于顶层的第一信号层、一位于底层的第二信号层、一位于第一与第二信号层之间的第三信号层、若干位于第一与第二信号层之间的接地层、一位于第一信号层上的第一信号线、一位于所述第三信号层上的第二信号线、一信号连通柱以及一第一接地连通柱，所述信号连通柱贯穿整个印刷电路板且与第一及第二信号线均相连，所述第一接地连通柱贯穿整个印刷电路板且设置于所述信号连通柱的一侧，并与所述若干接地层均相连。
2.如权利要求1所述的印刷电路板，其特征在于：所述印刷电路板还包括一第二接地连通柱，所述第二接地连通柱贯穿整个印刷电路板且设置于所述信号连通柱的另一侧，并与若干接地层均相连。
3.如权利要求2所述的印刷电路板，其特征在于：所述第一接地连通柱与第二接地连通柱相对于所述信号连通柱对称设置。
4.一种印刷电路板，包括一位于顶层的第一信号层、一位于底层的第二信号层、一位于第一与第二信号层之间的第三信号层、若干位于第一与第二信号层之间的接地层、一位于第一信号层上的第一信号线、一位于所述第三信号层上的第二信号线、一信号连通柱以及一第一接地连通柱，所述信号连通柱贯穿整个印刷电路板且与第一及第二信号线均相连，所述第一接地连通柱贯穿整个印刷电路板且设置于所述信号连通柱的一侧，并与紧邻所述第一信号层的接地层以及紧邻第二信号层的接地层相连且与其他接地层断开。
5.如权利要求4所述的印刷电路板，其特征在于：所述印刷电路板还包括一第二接地连通柱，所述第二接地连通柱贯穿整个印刷电路板且设置于所述信号连通柱的另一侧，并与紧邻所述第一信号层的接地层以及紧邻第二信号层的接地层相连且与其他接地层断开。
6.如权利要求5所述的印刷电路板，其特征在于：所述第一接地连通柱与第二接地连通柱相对于所述信号连通柱对称设置。
CN2009103089158A 2009-10-27 2009-10-27 印刷电路板 Expired - Fee Related CN102056400B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009103089158A CN102056400B (zh) 2009-10-27 2009-10-27 印刷电路板
US12/646,888 US8270180B2 (en) 2009-10-27 2009-12-23 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103089158A CN102056400B (zh) 2009-10-27 2009-10-27 印刷电路板

Publications (2)

Publication Number Publication Date
CN102056400A CN102056400A (zh) 2011-05-11
CN102056400B true CN102056400B (zh) 2013-12-11

Family

ID=43897434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103089158A Expired - Fee Related CN102056400B (zh) 2009-10-27 2009-10-27 印刷电路板

Country Status (2)

Country Link
US (1) US8270180B2 (zh)
CN (1) CN102056400B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012080843A2 (en) * 2010-12-13 2012-06-21 Fci High speed edge card connector
US9433078B2 (en) 2011-11-09 2016-08-30 Sanmina Corporation Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission
CN103778266A (zh) * 2012-10-18 2014-05-07 鸿富锦精密工业（深圳）有限公司 信号线走线检查系统及方法
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
CN104219871A (zh) * 2013-06-05 2014-12-17 鸿富锦精密工业（深圳）有限公司 印刷电路板
US10297893B2 (en) 2017-03-02 2019-05-21 Toshiba Memory Corporation High frequency transmission line with an open-ended stub
US10218098B1 (en) * 2017-08-28 2019-02-26 Finisar Corporation Module mount interposer
CN107704659A (zh) * 2017-09-08 2018-02-16 北京理工雷科电子信息技术有限公司 一种针对多负载ddrx互连的三维菊花链拓扑
CN109980400B (zh) * 2017-12-28 2021-07-23 泰科电子(上海)有限公司 连接器
CN109982504B (zh) * 2017-12-28 2021-06-25 泰科电子(上海)有限公司 电路板和板卡
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
CN110611990A (zh) * 2018-06-14 2019-12-24 鸿富锦精密工业(武汉)有限公司 印刷电路板组合及应用所述印刷电路板组合的电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602078B2 (en) * 2001-03-16 2003-08-05 Cenix, Inc. Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching
CN101142860A (zh) * 2005-03-23 2008-03-12 富士通株式会社 印刷线路板
CN100407877C (zh) * 2002-03-20 2008-07-30 诺泰尔网络有限公司 用于减少多层电路板的层数的技术

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063316B2 (en) * 2007-06-14 2011-11-22 Flextronics Ap Llc Split wave compensation for open stubs
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602078B2 (en) * 2001-03-16 2003-08-05 Cenix, Inc. Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching
CN100407877C (zh) * 2002-03-20 2008-07-30 诺泰尔网络有限公司 用于减少多层电路板的层数的技术
CN101142860A (zh) * 2005-03-23 2008-03-12 富士通株式会社 印刷线路板

Also Published As

Publication number Publication date
US8270180B2 (en) 2012-09-18
US20110094786A1 (en) 2011-04-28
CN102056400A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN102056400B (zh) 印刷电路板
US20090015345A1 (en) Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate
US20080308313A1 (en) Split wave compensation for open stubs
WO2012111639A1 (ja) モジュール間通信装置
WO2006050286A3 (en) An apparatus and method for improving printed circuit board signal layer transitions
CA2600894A1 (en) A radio frequency circuit board topology
JP2006245291A (ja) 伝送線路及び配線形成方法
CN101384130B (zh) 印刷电路板
WO2010013819A1 (ja) 整合回路、配線基板、整合回路を備える送信器、受信器、送受信器およびレーダ装置
US20140022030A1 (en) Signal transmission circuit and signal transmission cell thereof
US20190208619A1 (en) Printed circuit board (pcb) with stubs coupled to electromagnetic absorbing material
CN103945023A (zh) 层叠基板模块
CN103442513A (zh) 一种实现高频线路特性阻抗连续的方法
US20170150594A1 (en) Concentric Vias and Printed Circuit Board Containing Same
CN100561487C (zh) 具有多重负载拓扑布线架构的印刷电路板
CN204045707U (zh) 新型和差器
CN100574553C (zh) 印刷电路板
US7449641B2 (en) High-speed signal transmission structure having parallel disposed and serially connected vias
CN104717827A (zh) 印刷电路板
KR20150057673A (ko) 격리 특성이 높은 방향성 결합기
US8049575B2 (en) Directional coupler with inductively-compensated sharpness of directivity
CN207896253U (zh) 射频前端及包含其的电子设备
US20140119422A1 (en) Multi-stage equalizer
TW201117685A (en) Printed circuit board
CN205017687U (zh) 一种基板的连接装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131211

Termination date: 20141027

EXPY Termination of patent right or utility model