CN101384130B - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN101384130B
CN101384130B CN2007102016076A CN200710201607A CN101384130B CN 101384130 B CN101384130 B CN 101384130B CN 2007102016076 A CN2007102016076 A CN 2007102016076A CN 200710201607 A CN200710201607 A CN 200710201607A CN 101384130 B CN101384130 B CN 101384130B
Authority
CN
China
Prior art keywords
layer
differential pair
circuit board
printed circuit
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007102016076A
Other languages
English (en)
Other versions
CN101384130A (zh
Inventor
刘建宏
许寿国
白家南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2007102016076A priority Critical patent/CN101384130B/zh
Priority to US11/957,416 priority patent/US8058557B2/en
Publication of CN101384130A publication Critical patent/CN101384130A/zh
Application granted granted Critical
Publication of CN101384130B publication Critical patent/CN101384130B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Abstract

一种印刷电路板，包括层叠的一第一参考层、一第一信号层、一第二信号层、一第三信号层，所述第一信号层上以边缘耦合方式布设一第一差分对，所述第一差分对以第一参考层为参考层，所述第一信号层与第二信号层的间距大于所述第一参考层与所述第一信号层的间距，所述第二及第三信号层中以宽边耦合方式布设一第二差分对。所述印刷电路板适当减小了第一信号层与第一参考层的间距，加大第一信号层与第二信号层的间距，并在第二及第三信号层上以宽边耦合方式布设差分对，与传统布线方式相比，在印刷电路板中减少额外参考层的使用，增加了信号层的层数，提高了印刷电路板的布线密度。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板，特别涉及一种具有高布线密度的印刷电路板。
背景技术
在现今多层印刷电路板中，经常使用内层的差分对来传输信号。如图1所示，传统印刷电路板中的差分对大多采用边缘耦合(edge-couple)的方式布设，所述边缘耦合的方式是指差分对的两条差分传输线在印刷电路板的同一信号层中相互耦合。在实际布线时为保证信号传输品质在差分对的上方或下方必须要设有参考层。如差分对17的两条差分传输线171、172在印刷电路板的同一信号层12中相互耦合，且在差分对17的上下方设有参考层11、13。差分对18的两条差分传输线181、182在印刷电路板的同一信号层15中相互耦合，且在差分对18的上下方设有参考层14、16。在如图1所示的六层印刷电路板中，有四层参考层11、13、14及16，只有两层信号层12及15用于布设信号线。如图2所示，为另一传统印刷电路板的布线示意图，在信号层22、23及25中分别以边缘耦合的方式布设差分对27、28、29，在差分对27的上方布设参考层21，差分对28的下方布设参考层24，在差分对29的上下方布设参考层24、26，在六层印刷电路板中有三层参考层21、24及26，只有三层信号层22、23及25可用以布设信号线。因此，由于传统的以边缘耦合方式布设的差分对的两条差分传输线均要布设在同一层面上，对于六层以上的印刷电路板，至少需占用印刷电路板的一个中间层面作为参考层，必然占用较大布线空间，导致印刷电路板的布线密度较低，不符合现今资讯产品体积越来越小的趋势。
发明内容
鉴于上述内容，有必要提供一种具有高布线密度的印刷电路板。
一种印刷电路板，包括层叠的一第一参考层、一第一信号层、一第二信号层、一第三信号层，所述第一信号层上以边缘耦合方式布设一第一差分对，所述第一差分对以第一参考层为参考层，所述第一信号层与第二信号层的间距大于所述第一参考层与所述第一信号层的间距，所述第二及第三信号层中以宽边耦合方式布设一第二差分对，所述印刷电路板的第三信号层下方还依次层叠一第四信号层及一第二参考层。
所述印刷电路板适当减小第一信号层与第一参考层的间距，加大第一信号层与第二信号层的间距，并在第二及第三信号层上以宽边耦合方式布设差分对，与传统布线方式相比，在印刷电路板中减少额外参考层的使用，增加了信号层的层数，提高了印刷电路板的布线密度。
附图说明
下面参照附图结合具体实施方式对本发明作进一步的描述。
图1为一种现有技术印刷电路板的布线结构示意图。
图2为另一种现有技术印刷电路板的布线结构示意图。
图3为本发明印刷电路板的第一较佳实施方式的布线结构示意图。
图4为本发明印刷电路板的第二较佳实施方式的布线结构示意图。
图5为本发明印刷电路板的第三较佳实施方式的布线结构示意图。
具体实施方式
请参照图3，本发明印刷电路板的第一较佳实施方式包括层叠的一第一参考层31、一第一信号层32、一第二信号层33、一第三信号层34、一第四信号层35及一第二参考层36。所述第一参考层31及第二参考层36可为接地层或电源层。所述第一信号层32上以边缘耦合方式布设一差分对37，该差分对37包括两条差分传输线371及372。所述第二信号层33和第三信号层34上以宽边耦合(broadside-couple)方式布设一差分对38。所述宽边耦合方式是指一差分对中的两条差分传输线在印刷电路板的两个相邻层间耦合。所述差分对38包括两条差分传输线381及382，所述差分传输线381布设于所述第二信号层33上，所述差分传输线382布设于所述第三信号层34上。所述第四信号层35上以边缘耦合方式布设一差分对39，该差分对39包括两条差分传输线391及392。所述差分对38位于所述差分对37的两条差分传输线371及372的垂直平分线上。图3所示的印刷电路板与传统印刷电路板结构相比，适当减小了第一信号层32与第一参考层31的间距，使第一信号层32中的差分对37只以第一参考层31为参考层，并适当加大第一信号层32与第二信号层33的间距，此时，差分对37的电场大多分布在第一参考层31和差分对37之间，以及差分对37的两条差分传输线371及372之间，较少串扰到第二信号层33和第三信号层34的差分对38上。因为所述第二信号层33和第三信号层34上的差分对38以宽边耦合方式布线，所以所述差分对38电场大多分布于差分对38内部的差分传输线381及382之间，较少串扰到第一信号层32和第四信号层35上。而且由于差分对38位于差分对37的两条差分传输线371及372的垂直平分线上，由差分对37串扰到差分对38的较少的杂讯也会由于差分传输线371和372传输为大小相等方向相反的信号，而使得在差分对38上的串扰相互抵消至很小甚至为零。同时，因为在第四信号层35上布设有差分对39，所以也要适当减小第四信号层35与第二参考层36的间距，加大第三信号层34与第四信号层35的间距，使第四信号层35上的差分对39只以第二参考层36为参考层，差分对39的电场大多分布在第二参考层36和差分对39之间，以及差分对39的两条差分传输线391及392之间，不会耦合到第二及第三信号层33及34中。以上的印刷电路板的布线方式与传统布线方式相比，在印刷电路板中减少了参考层的使用，增加了信号层的层数，提升了印刷电路板的布线密度。
在印刷电路板布线时，可根据上述方式在第二信号层33及第三信号层34上布置多对差分对。而且，在第一信号层32与第二信号层33的间距大于第一信号层32与第一参考层31的间距的4倍，以及第三信号层34与第四信号层35的间距大于第四信号层35与第二参考层36的间距的4倍时，第二信号层33与第三信号层34中的以宽边耦合方式布置的差分对的位置可任意布置，只要每相邻两差分对间取适当间隔，减少彼此间的影响即可。图4及图5示出了在第二信号层33与第三信号层34上以宽边耦合的方式布设多对差分对时的几种实施例。
图4所示的印刷电路板与图3所示的印刷电路板具有相似的结构，包括层叠的一第一参考层41、一第一信号层42、一第二信号层43、一第三信号层44、一第四信号层45及一第二参考层46。不同点在于第二及第三信号层43及44上以宽边耦合方式布设的差分对61、62、63与第一信号层42及第四信号层45中的差分对47、48、64、65以交错形式布线，相较于图3所示的印刷电路板的布线方式进一步提高了印刷电路板的布线密度。
图5所示的印刷电路板与图3所示的印刷电路板也具有相似的结构，包括层叠的一第一参考层51、一第一信号层52、一第二信号层53、一第三信号层54、一第四信号层55及一第二参考层56。在第一信号层52中以边缘耦合方式布设一差分对57，所述差分对57包括两条差分传输线571及572。在第二信号层53与第三信号层54中以宽边耦合方式布置一差分对59及一差分对72，所述差分对59与差分对57的一条差分传输线571竖直对应，所述差分对72与差分对57的另一条差分传输线572竖直对应。在第二信号层53与第三信号层54中采用上述布线方式可获得更大的布线密度。在测试差分对周围的电场时，以上的布线方式均可在容许范围内保证信号的传输质量。
采用本发明较佳实施方式的布线方式，适当减小第一信号层与第一参考层的间距，加大第一信号层与第二信号层的间距，在第一信号层上以边缘耦合方式布设差分对，使第一信号层上的差分对只以第一参考层作为参考，在第二及第三信号层上以宽边耦合方式布设差分对，并可根据实际布线需求适当调整第二信号层及第三信号层中差分对的位置，与传统布线方式相比，在印刷电路板中减少额外参考层的使用，增加了信号层的层数，提高了印刷电路板的布线密度。

Claims (8)

1.一种印刷电路板，包括层叠的一第一参考层、一第一信号层、一第二信号层、一第三信号层，所述第一信号层上以边缘耦合方式布设一第一差分对，所述第一差分对以第一参考层为参考层，所述第一信号层与第二信号层的间距大于所述第一参考层与所述第一信号层的间距，所述第二及第三信号层中以宽边耦合方式布设一第二差分对，所述印刷电路板的第三信号层下方还依次层叠一第四信号层及一第二参考层。
2.如权利要求1所述的印刷电路板，其特征在于：所述第一信号层与第二信号层的间距大于所述第一参考层与所述第一信号层的间距的四倍。
3.如权利要求1所述的印刷电路板，其特征在于：所述第一差分对包括两条差分传输线，所述第二差分对位于所述第一差分对两条差分传输线的垂直平分线上。
4.如权利要求1所述的印刷电路板，其特征在于：所述第一差分对包括两条差分传输线，所述第二差分对与所述第一差分对中其中一条差分传输线竖直对应。
5.如权利要求3所述的印刷电路板，其特征在于：所述第二及第三信号层上还以宽边耦合方式布设一第三差分对，所述第三差分对与所述第一差分对中另一条差分传输线竖直对应。
6.如权利要求1所述的印刷电路板，其特征在于：所述参考层为接地层或电源层。
7.如权利要求1所述的印刷电路板，其特征在于：所述第四信号层上以边缘耦合方式布设一第四差分对，所述第三信号层与第四信号层的间距大于所述第二参考层与所述第四信号层的间距。
8.如权利要求7所述的印刷电路板，其特征在于：所述第三信号层与第四信号层的间距大于所述第二参考层与所述第四信号层的间距的四倍。
CN2007102016076A 2007-09-06 2007-09-06 印刷电路板 Expired - Fee Related CN101384130B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007102016076A CN101384130B (zh) 2007-09-06 2007-09-06 印刷电路板
US11/957,416 US8058557B2 (en) 2007-09-06 2007-12-15 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007102016076A CN101384130B (zh) 2007-09-06 2007-09-06 印刷电路板

Publications (2)

Publication Number Publication Date
CN101384130A CN101384130A (zh) 2009-03-11
CN101384130B true CN101384130B (zh) 2011-03-30

Family

ID=40430623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007102016076A Expired - Fee Related CN101384130B (zh) 2007-09-06 2007-09-06 印刷电路板

Country Status (2)

Country Link
US (1) US8058557B2 (zh)
CN (1) CN101384130B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
CN105472868B (zh) * 2015-11-20 2019-02-12 Oppo广东移动通信有限公司 一种柔性印制电路板及移动终端
CN106941758A (zh) * 2016-01-04 2017-07-11 中兴通讯股份有限公司 一种电路板
US10634700B2 (en) * 2018-04-18 2020-04-28 The Boeing Company Dual stripline test fixture apparatuses and methods
CN109451651A (zh) * 2018-10-23 2019-03-08 惠科股份有限公司 一种电路板的差分走线及电路板
CN111277291A (zh) * 2018-11-16 2020-06-12 英业达科技有限公司 电路装置
CN110446332A (zh) * 2019-08-23 2019-11-12 苏州浪潮智能科技有限公司 用于设计印刷电路板的方法和装置以及印刷电路板
JP2021145061A (ja) * 2020-03-12 2021-09-24 京セラ株式会社 フレキシブル配線板
CN112738981B (zh) * 2020-12-21 2022-04-12 苏州精濑光电有限公司 一种fpc板及测试系统
KR20230033122A (ko) 2021-08-27 2023-03-08 삼성전자주식회사 회로기판 및 반도체 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284835A (zh) * 1999-08-13 2001-02-21 日本电气株式会社 多层印刷电路板
KR20030006400A (ko) * 2001-07-12 2003-01-23 삼성전기주식회사 시트형태의 충진용 수지 및 이를 이용한 다층인쇄회로기판의 제조방법
CN1534833A (zh) * 1999-11-24 2004-10-06 泰拉丁公司 差分信号电接插件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844505B1 (en) * 2002-11-04 2005-01-18 Ncr Corporation Reducing noise effects in circuit boards
TWI237536B (en) * 2003-09-30 2005-08-01 Hon Hai Prec Ind Co Ltd PCB and layout thereof
US20060244124A1 (en) * 2005-04-27 2006-11-02 Teradyne, Inc. Reduced cost printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284835A (zh) * 1999-08-13 2001-02-21 日本电气株式会社 多层印刷电路板
CN1534833A (zh) * 1999-11-24 2004-10-06 泰拉丁公司 差分信号电接插件
KR20030006400A (ko) * 2001-07-12 2003-01-23 삼성전기주식회사 시트형태의 충진용 수지 및 이를 이용한 다층인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN101384130A (zh) 2009-03-11
US20090065238A1 (en) 2009-03-12
US8058557B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
CN101384130B (zh) 印刷电路板
CN101547552B (zh) 印刷电路板
CN101378618B (zh) 印刷电路板
US8022309B2 (en) Flexible printed circuit board
CN100531511C (zh) 具有改良差分过孔的印刷电路板
US7402085B2 (en) Telecommunications jack with crosstalk compensation provided on a multi-layer circuit board
US7381098B2 (en) Telecommunications jack with crosstalk multi-zone crosstalk compensation and method for designing
TWI418105B (zh) 用於補償串擾與返回損失之電信插座及方法
CN102238810B (zh) 印刷电路板及其布线方法
US20090084584A1 (en) Printed circuit board
US8270180B2 (en) Printed circuit board
WO2016056496A1 (ja) 伝送線路およびフラットケーブル
US8053679B2 (en) Printed circuit board
US9258886B2 (en) Printed circuit board having differential line pairs with a percentage of their lengths disposed as an outer signal layer
CN101958450A (zh) 表面贴装式耦合器中内部耦合结构
CN101547555B (zh) 印刷电路板
US20090078452A1 (en) Flexible printed circuit board
CN101420818A (zh) 差分布线架构
US20140177150A1 (en) Crosstalk cancelation in striplines
CN108633172A (zh) 印刷电路板和显示装置
TW201244577A (en) Printed circuit board
CN104619112A (zh) 多电路层电路板
JP2014154593A (ja) 高周波パッケージ
TWI393510B (zh) 印刷電路板
CN102762025A (zh) 印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110330

Termination date: 20140906

EXPY Termination of patent right or utility model