CN1284835A - 多层印刷电路板 - Google Patents

多层印刷电路板 Download PDF

Info

Publication number
CN1284835A
CN1284835A CN00121558A CN00121558A CN1284835A CN 1284835 A CN1284835 A CN 1284835A CN 00121558 A CN00121558 A CN 00121558A CN 00121558 A CN00121558 A CN 00121558A CN 1284835 A CN1284835 A CN 1284835A
Authority
CN
China
Prior art keywords
power
multilayer board
supply wiring
supply
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00121558A
Other languages
English (en)
Inventor
远矢弘和
吉田史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1284835A publication Critical patent/CN1284835A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

在装载多个高速、高频电路元件的多层印刷电路板中降低基于电源电流的电磁感应干扰。本发明所公开的多层印刷电路板具有这样的结构,在设有电源布线6的电源层1的上下两侧上分别通过电源绝缘材料层4层叠接地层,而且在这些层的上下单侧或两侧上通过基体绝缘材料层5层叠设有信号布线的信号层3。

Description

多层印刷电路板
本发明涉及在装载多个高速高频电路元件的情况下可降低基于电源电流的电磁感应干扰的多层印刷电路板。
在装载IC(集成电路)和LSI(大规模集成电路)等高速高频电路元件的多层印刷电路板上，众所周知，由于产生电磁噪声，所以形成对该印刷电路板上装载的电子装置本身或其它电子装置的EMI(电磁干扰)，存在发生错误动作的问题。
在EMI中，特别重要的一种情况是共模噪声，是以大地或接地作为基准电位产生的高频源造成的电磁噪声。但是，由于共模噪声的估计的发生原因涉及多方面，同时各自的发生机理复杂，所以即使接近发生源，也没有有效的对策方法。因此，以往仅有防止向作为共模噪声的主传输路径或发射天线的电缆泄漏或发射的措施。
与此相对，根据最近的研究结果可以表明，在高速数字电路中的共模噪声的最大产生原因之一是有对于印刷电路板上装载的高速高频电路元件的电源电流。基于该事实，作为发明的技术，例如有根据第273447号专利所记载的技术和根据特愿平9-253519号专利申请的技术。
这些技术是这样的，通过在线路中途插入高频时呈现高阻抗的电感元件的电源布线来向印刷电路板装载的高速高频的电路元件供给直流电源，或者通过用磁性体来包围线路的周围，利用供电线路来提高特性阻抗，以及通过在电路元件的电源、地之间连接电容器，一方面使印刷电路板上装载的电路元件的高速高频工作顺利地进行，一方面可防止伴随其工作产生的高频电源电流向整个印刷电路板的扩散。
通过在高性能计算机中采用这种技术，确认可大幅度地抑制电磁发射水平，同时提高对来自外部的电的或电磁的外部干扰的抵抗能力的研究论文，例如发表在‘磁性体内藏デヵツプリ ソダ强化多层プリ ント基板’(内置磁体的去耦合强化多层印刷电路板)(电气学会マダネティクス研究会(电气学会磁研究会)；1997-12)，和‘Noveldecoupling circuit enabling notable electromagnetic noise suppression andhigh-density packing in a digital printed circuit board’(具有显著的电磁噪声抑制效果和在数字印刷电路板中可密度组装的新型去耦电路)(IEEE International Symposium on Electromagnetic Compatibility(IEEE国际电磁兼容性研讨会)；1998-8，Denver)等中。
在上述现有技术中，采用在高频区域提高印刷电路板的直流供电线路阻抗的线路结构(以下称为去耦电感器)，同时为了高效率地分流伴随电路元件的高速高频工作产生的高频电源电流，使用电容器(以下称为旁路电容器)。
以下，作为EMI抑制效果显著的众所周知的技术，说明第273447号专利的例子。
图5是表示现有技术的印刷电路板的剖面图，图6是表示现有技术的印刷电路板中电源层的平面图，图7是表示采用现有技术的电源电路的等效电路(去耦电路)的图，图8是说明采用现有技术的印刷电路板的高频电源电流的扩散抑制效果的图。
如图5的剖面图所示，现有技术的印刷电路板由电源层101、接地层102、信号层103、磁性绝缘层104、电介质绝缘层105构成，按从上至下方向的顺序，形成信号层103、电介质绝缘层105、接地层102、磁性绝缘层104、电源层101、磁性绝缘层104、接地层102、电介质绝缘层105和信号层103。
其中，磁性绝缘层104由混合有磁性体的绝缘材料组成，电介质绝缘层105由只有电介质特性的绝缘材料组成。
此外，在现有技术的印刷电路板的电源层101中，如图6的平面图所示，配置主干布线106和从主干布线106分支的支布线107，在支布线107的前端，通过布线孔(未示出)与印刷电路板的部件面(例如信号层103的表面)上安装的IC/LSI 108连接，同时在支布线107和IC/LSI 108的连接部分上，与印刷电路板的部件面(例如信号层103的表面)上安装的去耦电容器109连接。
在现有技术的印刷电路板中，各IC/LSI的电源电路的等效电路如图7所示，相对于IC/LSI 110来说，其通过电源布线112与电源111连接，IC/LSI 110和电源111的回路与接地层113连接。
此时，在电源层的上下，由于配置了磁性绝缘层104，所以电源层上形成的电源布线的阻抗变高，如图7所示，变为与插入去耦电感器(L)114等效。利用该电感器114和去耦电容器产生的电容(C)115，由于可形成低通滤波器，所以可以抑制伴随IC/LSI 110工作的供电线路中流动的高频电源电流。而且，在电源布线112上，使用弯曲细小部分110等构成的阻抗附加电路，也可以具有增大去耦电感器的结构。
在该现有技术中，由上述各图可知，利用在布线结构中插入的电感器来阻止伴随着IC和LSI工作的流入电源层的高频电流，同时利用IC和LSI附近配置的旁路电容器来分流高频电流。
采用图5～图7所示的现有技术的印刷电路板中的高频电源电流的扩散抑制效果如图8所示。在图8中，按磁场越强颜色越浓来表示印刷电路板附近的磁场分布。
在图8(a)所示的现有技术例中，由于电源层是由整块平板组成的印刷电路板，所以高频电源电流在整个印刷电路板上扩散，同时在一部分上用浓颜色表示作为噪声发生源的电子装置，而在图8(b)所示的第273447号专利的情况中，由于对电源层进行布线，所以显示高频电源电流的扩散减少，来自电子装置的共模发射也被抑制。
可以认为，这是由于对电源层进行布线，使来自IC和LSI的高频电源电流的扩散减少，利用与电源布线相邻的接地层形成带状线路，减少电源层(线)与信号线的电磁结合，从而减少共模电流的缘故。
但是，上述第273447号专利的技术从以往的去耦技术的观点看是完全正确的，但从实用方面看，有许多问题。
第一个问题是如何发觉伴随高速高频工作产生的高频电源电流。只有了解它，才可以设计去耦电感器和旁路电容器。原来，电路设计是将电路电压、电流和阻抗中的任何两个设定为适当值的操作，但尤其在数字电路的情况下，作为输入信号，由于仅使用“1”和“0”两个状态，所以电路设计仅考虑电压来进行，在设计上几乎未考虑电流和阻抗。因此，实际上，从作为世界性标准的设计至用户规格的设计，基本上对于所有的半导体IC和LSI来说，没有进行阻抗与电流的有关特性的明确表达，也难以在不久的将来对此有明确表达。
因此，不仅半导体厂家，而且在用户中，都在考虑可以测定高频电源电流的方法，同时正在推进向着世界范围标准化的工作，但工作条件的设定和测定环境的设定都比较困难，因此，在设计线路上不容易进行高效率地测定。所以在目前，在估计某种程度的设计误差后，根据可得到的特性数据，必须估计电源电流以代替高频电源电流数据。
第二个问题是基本上必须对各个半导体IC和LSI设计去耦电感器和旁路电容器的参数。为了半导体IC和LSI的高速高频工作，必须有将伴随它产生的高频电源电流高效率地分流给旁路电容器的电路。作为电路设计的基础，该电路根据半导体IC和LSI的类型及使用条件的变化应该个别地设计是理所当然的，但如上所述，在数字电路中，由于以往基本上未进行这样的设计，所以短期内设计者的负担加大，由于这种负担的增加，所以设计期间变长，同时设计错误也增加。就是说，为了将去耦设计用于产品设计，必须有进行设计工具的改良和设计者的再教育等的准备期间。
图9是表示LSI高频电源电流特性一例的图。为了解决上述第一和第二问题，对于印刷电路板上装载的所有IC和LSI来说，如图9所示，测定高频电源电流特性，求出作为其一个周期波形积分值的电荷量Q，考虑各个IC、LSI的容许电压变动，必须求出必要的旁路电容器的容量。而且，根据旁路电容器与去耦电感器之间的阻抗比，计算期望的阻抗值，转换成布线图形长度，必须进行电源的布线设计。
第三个问题是与半导体IC、LSI的高速高频化相比，去耦电感器和旁路电容器的材料技术和制造技术滞后。例如，目前个人计算机中使用的CPU(中央处理器)的开关频率上升至500MHz左右，在进行这样高速开关的情况下，在构成CPU的半导体IC和LSI的电源电流中包含几GHz以上的高次谐波。
但是，在目前的电容器制造技术中，对于半导体IC和LSI电源所必需的具有0.1μF左右的静电容量的电容器谐振频率限制于几十MHz以下，对于几十MHz以上的频率，起不到电容器的作用，而变为电感器的工作。
为了可以进行今后的数字电路的高速化，必须提高旁路电容器的高频特性，但不久就可以从市场得到谐振频率达到几GHz级的大容量小型电容器的可能性小。对于去耦电感器来说，也必须推进结构和材料方面的研究开发，而不久从市场上就可以得到有GHz左右的谐振频率、有几百nH左右的电感、同时电流容量可达到几A的电感器的可能性小。
在电源电路中，尽管有这样的各种问题，但是还必须推进数字电路的高速化。因此，至少在当前需要比较容易实用化的代替措施。
本发明是鉴于上述情况的发明，其第一目的在于提供这样的多层印刷电路板，其所具有的直流供电线路结构即使在不明确表示伴随电路高速高频工作产生的高频电源电流、并且即使去耦电感器和旁路电容器的高频性能不充分的情况下，仍可以使用，而且其不过分依赖于半导体IC和LSI的类型及使用条件，可使半导体IC、LSI的电源高速高频地工作。
此外，本发明的第二目的在于提供根据半导体IC和LSI的高频电源电流、可以抑制共模噪声的具有直流供电线路结构的多层印刷电路板。
为了解决上述问题，方案1所述的发明与多层印刷电路板有关，其特征在于，在设有电源布线的电源层的上下两侧，分别通过第一绝缘材料层与接地层层叠，而且在这些接地层的上下单侧或两侧上，通过第二绝缘材料层层叠设有信号布线的信号层。
此外，方案2所述的发明与方案1所述的多层印刷电路板有关，其特征在于，所述第一绝缘材料层由薄的绝缘材料构成。
此外，方案3所述的发明与方案1所述的多层印刷电路板有关，其特征在于，所述第一绝缘材料层由高介电常数的薄膜构成。
此外，方案4所述的发明与方案1所述的多层印刷电路板有关，其特征在于，所述接地层由通孔和布线孔以外的切除或不包括独立布线的整面平板的导体层构成。
此外，方案5所述的发明与方案1所述的多层印刷电路板有关，其特征在于，所述电源布线有在电路电流产生的电压降达到预定值以下的线路宽度和使该电源布线的特性阻抗达到预定值以下的线路宽度中较宽的线路宽度。
此外，方案6所述的发明与方案5所述的多层印刷电路板有关，其特征在于，所述电源布线由所述电源层内的直流电源输入端子和各电路元件之间设置的独立线路结构构成，对于该电路元件所对应的电源电流包含的高频成分的该线路上的波长，具有乘以由该线路终端条件确定的值以上的长度。
此外，方案7所述的发明与方案5或方案6所述的多层印刷电路板有关，其特征在于，所述电源布线由在一定面积内具有一定宽度的可包含最长布线的线路图形构成。
此外，方案8所述的发明与方案7所述的多层印刷电路板有关，其特征在于，所述线路图形由弯曲的细布线构成。
此外，方案9所述的发明与方案5至8其中任何一项所述的多层印刷电路板有关，其特征在于，所述电源布线在电路元件的连接点和接地层之间、以及该电源布线连接的直流电源输入端子和接地层之间连接各自的电容器。
此外，方案10所述的发明与方案9所述的多层印刷电路板有关，其特征在于，所述电源布线在电路元件侧用在电源电流包含的高频成分的高频带中具有低特性阻抗的电容器作为终端，而在直流电源输入端子侧，用在所述电源电流包含的高频成分的低频带中具有低特性阻抗的电容器作为终端。
此外，方案11所述的发明与方案5至10的其中任何一项所述的多层印刷电路板有关，其特征在于，连接所述直流电源输入端子和外部电源单元的直流供给电缆有比所述电源布线高的共模阻抗。
此外，方案12所述的发明与方案1所述的多层印刷电路板有关，其特征在于，所述第二绝缘材料层由玻璃环氧树脂板构成。
此外，方案13所述的发明与方案1所述的多层印刷电路板有关，其特征在于，所述第二绝缘材料层由陶瓷板构成。
在本发明中，形成用接地层夹住电源层的低阻抗线路结构的理由如下。就是说，对于印刷电路板上装载的IC、LSI等那样的高速高频电路元件来说，理想的直流电源形态是在整个宽频带中内部阻抗有充分小的值，并对每个IC、LSI等电路元件设置这样的电源。因此，使伴随着IC、LSI等电路元件的高速高频工作的高频电源电流顺利地接地，其结果是，可以抑制信号波形的失真，同时通过共用直流电源，可以排除由于电压稳定性劣化造成的IC、LSI等电路元件的相互间的干扰。
但是，对每个电路元件单独设置电源的方法使电路部件数增大，装置的成本上升，同时装置的尺寸增大，而且，由于产生装置的故障概率高的问题，所以不现实。因此，在比较小规模的电子装置的情况下，除非特别需要，同一电压的电源大多集中成一个。就是说，印刷电路板使用的直流电源一般是用与印刷电路板独立的单元来产生，通过不受高频影响的电线来供给。
因此，在这种形态下必须形成对印刷电路板供给的直流电源，以便在印刷电路板内按接近上述理想的形式供给IC和LSI。
在接近理想的形式中，为了分配直流电流，可考虑大致划分为两种方法。一种方法是优先进行直流电源的单独设置，同时尽可能降低电源阻抗的考虑方法，包括在以往的电源层上形成附加阻抗电路的方法(例如，参照特愿平8-137904号公报)。另一种考虑方法是优先进行电源的低阻抗化，同时保持电源独立性的方法，本发明是基于后一种考虑方法。
按照本发明的结构，通过象上述那样构成多层印刷电路板，对于印刷电路板上装载的IC、LSI等电路元件来说，由于外表上可以分别地供给理想的直流电源，所以对IC、LSI等电路元件的高速工作来说可以排除因电源部分造成的制约因素，同时可以抑制流过高频电流的印刷电路板的供电线路和信号线路之间的电磁耦合，以及从印刷电路板的供电线路向装置内的供电电缆的高频电流的流动。由此，保证印刷电路板上装载的IC、LSI等电路元件的高速高频工作，同时抑制以数字装置为主的来自高速高频电子装置的电磁发射，此外，可以提高对来自外部的电的或电磁干扰的抗干扰能力。
图1是表示本发明一实施例的多层印刷电路板结构的剖面图。
图2是表示本发明一实施例的多层印刷电路板中电源层结构的平面图。
图3是表示弯曲细布线例的图。
图4是说明带状线路结构的图。
图5是现有技术的印刷电路板的剖面图。
图6是表示现有技术的印刷电路板中电源层的平面图。
图7是表示采用现有技术的电源电路的等效电路(去耦电路)的图。
图8是说明采用现有技术的印刷电路板中的高频电源电流的扩散抑制效果的图。
图9是表示LSI的高频电源电流特性一例的图。
以下，参照附图说明本发明的实施例。说明采用实施例来进行。
图1是表示本发明一实施例的多层印刷电路板结构的剖面图，图2是表示本发明一实施例的多层印刷电路板中电源层结构的平面图，图3是表示弯曲细小布线例的图，图4是说明带状线路结构的图。
如图1所示，本例的多层印刷电路板由电源层1、接地层2、信号层3、电源绝缘材料层4和基体绝缘材料层5构成。
在本例中，按从上到下方向的顺序，形成信号层3、基体绝缘材料层5、接地层2、电源绝缘材料层4、电源层1、电源绝缘材料层4、接地层2、基体绝缘材料层5和信号层3，但也可以形成减少一个信号层3和基体绝缘材料层5的结构。
电源层1是利用铜箔图形从直流电源输入端子形成对各电路元件的电源布线的层。接地层2是利用铜箔形成的用于接地的层，期望形成通孔和布线孔以外的切除或不包括独立布线的整面平板。信号层3是利用铜箔图形形成对各电路元件的信号线路的层。
电源绝缘材料层4是将电源层1和接地层2进行绝缘的绝缘材料层，由具有大介电常数的充分薄的绝缘材料来形成。基体绝缘材料层5构成印刷电路板的基体层，同时也是对信号层5和接地层3进行绝缘的绝缘材料层。
如图2所示，本例中的电源层1由电源布线6、弯曲细小的布线7和直流电源输入端子8组成。
各电源布线6由铜箔图形构成，在一端上通过通孔和布线孔(未示出)与印刷电路板部件面(例如信号层3的表面)上安装的IC/LSI 9连接，而另一端与直流电源输入端子8连接。在一部分电源布线6上，也有设置弯曲细小布线7的情况。
在电源布线6和IC/LSI9的连接部分上，通过通孔和布线孔(未示出)，与印刷电路板部件面(例如信号层3的表面)上安装的旁路电容器10连接。而且，在直流电源输入端子8上，通过通孔和布线孔(未示出)，与印刷电路板部件面(例如信号层3的表面)上安装的终端电容器11连接。
在直流电源输入端子8上，通过直流供给电缆13与外部设置的电源单元12连接。
在电源布线6上，在一定的面积内，使用具有一定宽度的可以包含最长布线的线路图形。作为这种线路图形的例子，例如有如图3所示的形成弯曲细小状的线路图形，有弯曲细小布线14。该线路图形与单纯地连接两点之间的直线状的布线图形相比，可以有效地增加线路长度。
电源布线的特性阻抗是线路宽度越宽就越低，线路和接地层之间的间隔越窄就越低，此外，线路和接地层之间的绝缘材料的介电常数越大就越低。保证电源布线特性阻抗的频率下限与线路长度成比例地下降。此外，可以某种程度保证电源布线特性阻抗的频率上限由于在使用一般的玻璃纤维强化环氧树脂材料的印刷电路板中有望达到几GHz，所以在某个频率以上的高频区域中可以形成低阻抗的线路。再有，电源布线的形状不限于图3所示的弯曲细小布线，按照比单纯的两点间直线布线长度(主布线长度)长的布线方法，也可以是任意的形状。
在进行电源层设计的情况下，在印刷电路板材料设计时决定线路和接地层之间的间隔以及绝缘材料的介电常数，接着，根据消耗功率将印刷电路板上装载的半导体IC和LSI自由分类，在对各个组决定了电源布线的线路宽度后，依据适当的规则进行布线设计，根据其结果，选定每个半导体IC、LSI的旁路电容器，通过比较简单的作业，就可以进一步设计。
与旁路电容器的选定有关，为了保证电源布线的高频带的阻抗，其选定自由度高，因此可认为造成成本增加和设计错误的可能性小。
在本例中，在电源布线的宽度达到某种程度后，通过将电源层1和接地层2之间的电源绝缘材料层4形成得薄，使电源布线的特性阻抗在宽范围的高频带中下降。如图4所示的电源布线那样，通过将电源布线作为带状导体15，将接地层作为上下的接地导体16，将电源绝缘材料层作为接地绝缘体17的带状线路，可求出这种情况下的电源布线的特性阻抗。
这种情况下的带状线路的特性阻抗(Zo)通过采用众所周知的以下的简易等式就可以容易地决定。
Figure 0012155800151
t：带状导体的厚度
a：带状导体的宽度
b：接地绝缘体的厚度
但是0.05＜t/b＜0.5
εr：夹住带状导体的绝缘体的介电常数(=有效介电常数εeff)
作为降低电源布线的特性阻抗的方法，为了使电源绝缘材料层4形成得薄，例如可以利用印刷(喷涂)方法来形成，可以使用薄膜或厚膜的电介质构成的绝缘材料。
而且，在本例中，通过提高形成电源绝缘材料层4的绝缘材料的介电常数，可进一步降低特性阻抗。具体地说，例如，可以采用用高介电常数材料构成的绝缘膜夹住电源布线，而且从其两侧利用接地层进行层叠，形成多层印刷电路板的方法。
这样一来，在同一布线宽度的情况下，决定电源布线的特性阻抗变得非常小的多层印刷电路板结构，而且，在按消耗功率分类印刷电路板上装载的IC、LSI等电路元件的组中，从允许电流的角度来决定最小布线宽度。
决定布线宽度的其它条件有特性阻抗值，但对于它来说，也按消耗功率来分组，根据式(1)来决定最小布线宽度。
实际上，从这样决定的布线宽度中采用其中任何一个宽度值都可以。
利用电源布线的线路长度来规定保证特性阻抗值的最低频率。具体地说，在比预计电介质产生的波长缩短的为原波长的1/4或1/2的情况下，大致可保证特性阻抗。达到波长的1/4还是达到1/2取决于线路的终端条件(断路或短路)。在图1的例中，由于供电线路的两端以具有充分低阻抗的(例如，0.1欧姆左右)电容器作为终端，所以这种情况下的线路长度为1/2波长。
在IC、LSI等电路元件侧的电源布线中使用的电容器以比较高的频率区域(例如，从30MHz至100MHz)的供电线路作为终端，而在印刷电路板的直流电源输入端子侧的电源布线中使用的电容器以比较低的频率区域(例如，从150KHz至30MHz)的供电线路作为终端。因此，在这些电路元件侧将伴随半导体IC、LSI的高速高频工作的高频电源电流平滑地分流给旁路电容器和电源布线，同时利用特性阻抗的差，可以抑制从电源布线高频区域至低频区域的宽频带的电源电流向印刷电路板供给的直流流入直流电源输入端子8中。
此外，为了使得从印刷电路板的直流电源输入端子8难以向直流供给电缆13泄漏高频电流，需要使直流供给电缆13的共模阻抗充分大(例如几十欧姆以上)。
以上，按照附图详细说明了本发明的实施例，但具体的结构并不限于这些实施例的结构，所有不脱离本发明主要精神范围的设计变更等都包括在本发明内。例如，作为构成基体绝缘材料层5的绝缘材料，可以使用玻璃环氧树脂板，也可以使用陶瓷板。形成电源绝缘材料层4的薄膜电介质可以利用镀敷来形成，也可以利用溅射来形成膜厚相同的电介质。
如以上说明，按照本发明，对于多层印刷电路板上装载的半导体IC和LSI等电路元件来说，可以按与分别设置低阻抗独立电源情况相同的状态供给直流电源，同时不阻碍印刷电路板上装载的IC、LSI等电路元件的高速高频工作，可以抑制以数字装置为主的来自高速高频电子装置的电磁发射，而且，可以提高对来自外部的电的或电磁干扰的抗干扰能力。

Claims (13)

1．一种多层印刷电路板，其特征在于，在设有电源布线的电源层的上下两侧，分别通过第一绝缘材料层层叠接地层，而且在这些接地层的上下单侧或两侧上，通过第二绝缘材料层层叠设有信号布线的信号层。
2．如权利要求1所述的多层印刷电路板，其特征在于，所述第一绝缘材料层由薄的绝缘材料构成。
3．如权利要求1所述的多层印刷电路板，其特征在于，所述第一绝缘材料层由高介电常数的薄膜构成。
4．如权利要求1所述的多层印刷电路板，其特征在于，所述接地层由通孔和布线孔以外的切除或不包括独立布线的整面平板的导体层构成。
5．如权利要求1所述的多层印刷电路板，其特征在于，所述电源布线的宽度为使电路电流产生的电压降达到预定值以下的线路宽度和使该电源布线的特性阻抗达到预定值以下的线路宽度中的较宽的一个线路宽度。
6．如权利要求5所述的多层印刷电路板，其特征在于，所述电源布线由所述电源层内的直流电源输入端子和各电路元件之间设置的独立线路结构构成，对于该电路元件所对应的电源电流包含的高频成分来说，其在该线路上的波长具有比乘以由该线路终端条件确定的值更大的长度。
7．如权利要求5或6所述的多层印刷电路板，其特征在于，所述电源布线由在一定面积内具有一定宽度的可包含最长布线的线路图形构成。
8．如权利要求7所述的多层印刷电路板，其特征在于，所述线路图形由弯曲的细布线构成。
9．如权利要求5至8中任何一项所述的多层印刷电路板，其特征在于，所述电源布线在电路元件的连接点和接地层之间、以及该电源布线连接的直流电源输入端子和接地层之间连接各自的电容器。
10．如权利要求9所述的多层印刷电路板，其特征在于，所述电源布线在电路元件侧用在电源电流包含的高频成分的高频带中具有低特性阻抗的电容器作为终端，而在直流电源输入端子侧，用在所述电源电流包含的高频成分的低频带中具有低特性阻抗的电容器作为终端。
11．如权利要求5至10中任何一项所述的多层印刷电路板，其特征在于，连接所述直流电源输入端子和外部电源单元的直流供电电缆有比所述电源布线高的共模阻抗。
12．如权利要求1所述的多层印刷电路板，其特征在于，所述第二绝缘材料层由玻璃环氧树脂板构成。
13．如权利要求1所述的多层印刷电路板，其特征在于，所述第二绝缘材料层由陶瓷板构成。
CN00121558A 1999-08-13 2000-08-10 多层印刷电路板 Pending CN1284835A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22952599A JP3267274B2 (ja) 1999-08-13 1999-08-13 多層プリント基板
JP229525/1999 1999-08-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101763739A Division CN101448360A (zh) 1999-08-13 2000-08-10 多层印刷电路板

Publications (1)

Publication Number Publication Date
CN1284835A true CN1284835A (zh) 2001-02-21

Family

ID=16893545

Family Applications (2)

Application Number Title Priority Date Filing Date
CN00121558A Pending CN1284835A (zh) 1999-08-13 2000-08-10 多层印刷电路板
CNA2008101763739A Pending CN101448360A (zh) 1999-08-13 2000-08-10 多层印刷电路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2008101763739A Pending CN101448360A (zh) 1999-08-13 2000-08-10 多层印刷电路板

Country Status (6)

Country Link
US (1) US6359237B1 (zh)
JP (1) JP3267274B2 (zh)
KR (1) KR100382804B1 (zh)
CN (2) CN1284835A (zh)
DE (1) DE10039392A1 (zh)
TW (1) TWI238688B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397702C (zh) * 2003-07-30 2008-06-25 日本电气株式会社 平行平板线型元件、电路板
CN100438727C (zh) * 2005-06-17 2008-11-26 鸿富锦精密工业（深圳）有限公司 印刷电路板传输线的布线结构
US7656036B2 (en) 2003-02-14 2010-02-02 Nec Corporation Line component and semiconductor circuit using line component
CN101384130B (zh) * 2007-09-06 2011-03-30 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN102149248A (zh) * 2010-02-05 2011-08-10 鸿富锦精密工业（深圳）有限公司 电路板
CN103167719A (zh) * 2011-12-19 2013-06-19 联想(北京)有限公司 印刷电路板的新型布线方法、印刷电路板和电子设备
CN103906284A (zh) * 2014-04-22 2014-07-02 王斯光 高频电磁熔合定位多层印制电路板装置
CN104247587A (zh) * 2012-03-01 2014-12-24 奥托立夫开发公司 具有pcb和两个外壳部分的电子单元
CN109803482A (zh) * 2017-11-17 2019-05-24 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
CN114976609A (zh) * 2021-02-26 2022-08-30 华为技术有限公司 一种印刷电路板及电子设备
CN115913207A (zh) * 2021-09-29 2023-04-04 合肥本源量子计算科技有限责任公司 超导射频开关、量子计算集成组件及量子计算机

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125943A (ja) * 1999-10-28 2001-05-11 Nec Corp 電源デカップリング回路の設計方法および設計支援システム
JP2001167139A (ja) * 1999-12-06 2001-06-22 Nec Corp 電源デカップリング設計方法及び設計支援システム
JP4098459B2 (ja) * 2000-05-23 2008-06-11 株式会社日立製作所 電気長を考慮した信号線路の配線方法
JP3840883B2 (ja) * 2000-07-12 2006-11-01 日本電気株式会社 プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体
US6944292B2 (en) * 2001-03-22 2005-09-13 Adc Telecommunications, Inc. Insulation strip for a pots splitter card
JP2002335107A (ja) 2001-05-08 2002-11-22 Nec Corp 伝送線路型コンポーネント
TW200409153A (en) 2002-09-04 2004-06-01 Nec Corp Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same
US6765366B2 (en) * 2002-10-25 2004-07-20 Motorola, Inc. Dual mount charger with inverting display
WO2004082065A1 (ja) * 2003-03-12 2004-09-23 Nec Corporation 電源分配回路
JP4506303B2 (ja) * 2003-08-29 2010-07-21 株式会社デンソー 電子制御装置
US7671298B2 (en) * 2004-06-29 2010-03-02 Fujitsu Ten Limited Heating line pattern structure of defogger formed on rear window glass panel of motor vehicle and rear glass panel
JP2007096223A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 電気部品の電源ピンへのコンデンサ内蔵型給電装置
KR100723531B1 (ko) * 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판
US20070291462A1 (en) * 2006-06-14 2007-12-20 Hsin Chih Peng Apparatus For Suppressing EMI Generated In Differential High Frequency Data Transmission
KR101272332B1 (ko) 2006-07-26 2013-06-07 삼성디스플레이 주식회사 유기 발광 표시 장치
JP4801538B2 (ja) 2006-09-01 2011-10-26 株式会社日立製作所 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器
KR101352344B1 (ko) * 2006-09-13 2014-01-15 삼성디스플레이 주식회사 신호전송 부재 및 이를 갖는 표시장치
DE102007032092A1 (de) * 2006-11-27 2008-05-29 Conti Temic Microelectronic Gmbh Schaltungsanordnung zur Energieversorgung eines integrierten Schaltkreises
KR101385094B1 (ko) * 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
KR100970659B1 (ko) 2008-03-21 2010-07-15 주식회사 탑 엔지니어링 고 신뢰성 다층 기판
JP2010183042A (ja) 2009-02-09 2010-08-19 Sony Corp 配線基板
WO2010106977A1 (ja) 2009-03-16 2010-09-23 株式会社村田製作所 高周波スイッチモジュール
CN102523693A (zh) * 2011-12-30 2012-06-27 深圳崇达多层线路板有限公司 一种高频-低频混合板材结构印制电路板制作工艺
KR101947813B1 (ko) * 2012-12-17 2019-02-14 한국전자통신연구원 전자 칩 및 그 제조 방법
JP6108887B2 (ja) * 2013-03-13 2017-04-05 キヤノン株式会社 半導体パッケージ及びプリント回路板
JP6221629B2 (ja) * 2013-10-29 2017-11-01 セイコーエプソン株式会社 液体吐出装置、および液体吐出装置の制御回路基板
JPWO2017006552A1 (ja) 2015-07-08 2018-04-05 日本電気株式会社 プリント基板
CN112188723A (zh) * 2019-07-04 2021-01-05 广州汽车集团股份有限公司 一种高速多层平面电路板
CN112888145B (zh) * 2020-12-25 2022-04-12 安徽广德威正光电科技有限公司 一种5g通信用pcb板
KR20230037171A (ko) * 2021-09-09 2023-03-16 삼성전자주식회사 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치
EP4326010A4 (en) 2021-09-09 2024-09-25 Samsung Electronics Co Ltd PRINTED CIRCUIT BOARD FOR REDUCING POWER SOURCE NOISE, AND ELECTRONIC DEVICE COMPRISING SAME
GB2618320A (en) * 2022-04-28 2023-11-08 Energy Res Lab Ltd Electronic device with an embedded HFAC power distribution bus
CN114615797B (zh) * 2022-05-11 2022-07-29 成都英思嘉半导体技术有限公司 一种多通道高速柔板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158966A (ja) 1982-03-16 1983-09-21 Nec Corp 半導体装置
JPS63202090A (ja) 1987-02-18 1988-08-22 株式会社日立製作所 多層印刷配線板
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
JPH06302960A (ja) 1993-04-19 1994-10-28 Toshiba Chem Corp 多層板
US5384387A (en) 1993-05-04 1995-01-24 General Electric Company Amine-functionalized polyester
JPH0722757A (ja) 1993-06-24 1995-01-24 Sumitomo Metal Ind Ltd 薄膜多層回路基板用ベース基板
JP2724447B2 (ja) 1995-08-11 1998-03-09 三工電機株式会社 分電盤
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
JP3055488B2 (ja) * 1997-03-03 2000-06-26 日本電気株式会社 多層プリント基板及びその製造方法
JP3058121B2 (ja) 1997-05-19 2000-07-04 日本電気株式会社 プリント基板
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656036B2 (en) 2003-02-14 2010-02-02 Nec Corporation Line component and semiconductor circuit using line component
CN100397702C (zh) * 2003-07-30 2008-06-25 日本电气株式会社 平行平板线型元件、电路板
CN100438727C (zh) * 2005-06-17 2008-11-26 鸿富锦精密工业（深圳）有限公司 印刷电路板传输线的布线结构
CN101384130B (zh) * 2007-09-06 2011-03-30 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN102149248A (zh) * 2010-02-05 2011-08-10 鸿富锦精密工业（深圳）有限公司 电路板
CN103167719B (zh) * 2011-12-19 2016-07-06 联想(北京)有限公司 印刷电路板的布线方法、印刷电路板和电子设备
CN103167719A (zh) * 2011-12-19 2013-06-19 联想(北京)有限公司 印刷电路板的新型布线方法、印刷电路板和电子设备
CN104247587A (zh) * 2012-03-01 2014-12-24 奥托立夫开发公司 具有pcb和两个外壳部分的电子单元
CN103906284A (zh) * 2014-04-22 2014-07-02 王斯光 高频电磁熔合定位多层印制电路板装置
CN109803482A (zh) * 2017-11-17 2019-05-24 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
CN114976609A (zh) * 2021-02-26 2022-08-30 华为技术有限公司 一种印刷电路板及电子设备
CN114976609B (zh) * 2021-02-26 2024-04-12 华为技术有限公司 一种印刷电路板及电子设备
CN115913207A (zh) * 2021-09-29 2023-04-04 合肥本源量子计算科技有限责任公司 超导射频开关、量子计算集成组件及量子计算机

Also Published As

Publication number Publication date
KR20010021267A (ko) 2001-03-15
KR100382804B1 (ko) 2003-05-09
TWI238688B (en) 2005-08-21
CN101448360A (zh) 2009-06-03
JP3267274B2 (ja) 2002-03-18
DE10039392A1 (de) 2001-03-15
US6359237B1 (en) 2002-03-19
JP2001053449A (ja) 2001-02-23

Similar Documents

Publication Publication Date Title
CN1284835A (zh) 多层印刷电路板
US7509615B2 (en) Circuit layout structure and method
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
US7271348B1 (en) Providing decoupling capacitors in a circuit board
CN1253965C (zh) 传输线型组件
US7531751B2 (en) Method and system for an improved package substrate for use with a semiconductor package
JP2006196859A (ja) 多層プリント回路板
KR20100045461A (ko) 쉴드 및 방열성을 가지는 고주파 모듈 및 그의 제조 방법
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1210661A (zh) 印刷电路板装置
TWI393155B (zh) 電容器裝置與電路
US6442041B2 (en) MCM—MLC technology
JP4865850B2 (ja) 無線データ端末機器の無線性能を改善する方法および装置
CN1543297A (zh) 布线板和电路模块
CN102036469A (zh) 信号通道之间具有接地通道的印刷电路
KR100543853B1 (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
JP2011155176A (ja) 配線構造
KR20060116419A (ko) 다층 기판 및 그 제조 방법
CN105657962A (zh) 一种多层pcb电路板
US7709929B2 (en) Capacitor sheet and electronic circuit board
JP2007250928A (ja) 多層プリント配線板
US8779298B2 (en) Electronic circuit
US7129417B2 (en) Method and structures for implementing customizable dielectric printed circuit card traces
US6888218B2 (en) Embedded capacitor multi-chip modules
US20160276091A1 (en) Inductors for circuit board through hole structures

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication