JP2001125943A

JP2001125943A - 電源デカップリング回路の設計方法および設計支援システム

Info

Publication number: JP2001125943A
Application number: JP30748399A
Authority: JP
Inventors: Hitoshi Irino; 仁入野; Tokuaki Ando; 徳昭安道; Yutaka Wabuka; 裕和深; Hirokazu Toya; 弘和遠矢
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-10-28
Filing date: 1999-10-28
Publication date: 2001-05-11
Also published as: KR100402521B1; EP1096839A2; EP1096839A3; US6477694B1; KR20010060218A; TW527548B; CN1294365A

Abstract

(57)【要約】【課題】プリント基板設計を自動化するときに、放射
電磁波の不要輻射を少なくした電源供給系が容易に設計
できる電源デカップリング回路の設計方法および設計支
援システムを提供する。【解決手段】本発明に係る設計支援システム１００
は、ＬＳＩライブラリ作成手段７０によって各種ＬＳＩ
の定格特性を記録したＬＳＩライブラリ１０、各種コン
デンサの定格特性を記録したデカップリングコンデンサ
ライブラリ２０、各種電源配線の断面構造を記録したＰ
ＣＢライブラリ３０を設け、ＬＳＩライブラリ１０、デ
カップリングコンデンサライブラリ２０を用いたデカッ
プリングコンデンサ検索手段４０と、デカップリングコ
ンデンサ検索手段４０の検索結果、ＬＳＩライブラリ１
０、ＰＣＢライブラリ３０を用いた電源配線決定手段５
０と、この電源配線決定手段５０からの設計結果出力手
段６０とを有している。各ライブラリの記憶情報を任意
に更新または追加できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリント基板の電
源配線をインダクタとして用いた電源デカップリング回
路の設計方法および設計支援システムに関する。

【０００２】

【従来の技術】一般に、ディジタル回路用の信号配線
は、周囲に不要電磁波を放射して放射電磁波障害（以
下、ＥＭＩという）を起こし易い。特に多層プリント基
板では、電源層とグランド層を含む電源供給系が共振器
となって、これにより放射電磁波が形成されることが多
い。このため、電源供給系におけるＥＭＩ対策が設計上
の重要事項となり、その中でも、電源デカップリング回
路は、従来からＥＭＩ低減のための有効な手段として知
られている。

【０００３】例えば、特開平１０−９７５６０号、特開
平１１−１５８７０号の各公報には、「設計支援システ
ム」の従来例が開示され、電源デカップリングコンデン
サ（以下、デカップリングコンデンサという）によって
ＥＭＩ対策を実現している。これによれば、プリント基
板の配線レイアウトを図面上に表示し、デカップリング
コンデンサの効果的な配置範囲を視覚的に図示させてい
る。しかし、プリント基板上の大規模集積回路（以下、
ＬＳＩという）に適したデカップリングコンデンサを、
どのようにしたら選べるかについては考慮していない。

【０００４】デカップリングコンデンサで電源デカップ
リング回路を構成すると、各ＬＳＩを動作させる電源電
流の高周波成分のほとんどがデカップリングコンデンサ
から供給され、その電荷量がＬＳＩ内部の回路構成、回
路規模によって大きく異なってくる。このため、デカッ
プリングコンデンサの選定は、ＬＳＩごとに個別に行う
方が効果があり、通常、プリント基板設計者が、ＬＳＩ
の回路構成などに基づいて設計しなければならない。

【０００５】しかし、ＬＳＩ内部の回路情報はプリント
基板設計者に公開されないのが通例であり、仮に、これ
らＬＳＩの回路データを設計者が知り得たとしても、デ
カップリングコンデンサを設計する具体的な指標までは
持ち合わせていないのが現状である。また、プリント基
板に実装されるＬＳＩが通常多数あるため、それぞれの
ＬＳＩに配慮したデカップリングコンデンサを決定する
のは、非常に繁雑な作業になってしまうという問題があ
った。

【０００６】また、特開平９−１３９５７３号公報に
は、別の従来例による「多層プリント基板」が開示して
あり、一般に平板であった電源層を電源配線網から構成
し、この電源配線網を介して高周波の直流電流を各ＬＳ
Ｉに供給している。これによれば、電源配線に寄生した
電源デカップリングインダクタ（以下、デカップリング
インダクタという）によって、高周波の直流電流が電源
配線網を流れにくくし、電源供給系からの放射電磁波を
小さくしている。

【０００７】しかし、平板の電源層を用いる場合と違っ
て、多層プリント基板を設計するときに、各ＬＳＩの電
源端子までの電源配線の配線長を決定しなければならな
い。ところが、どのようにして配線長を決定するかが明
らかにされていないため、この電源配線の設計は困難で
ある。たとえば、ＥＭＩ対策の設計を行う立場からみる
と、プリント基板に面積などの現実的な制限があるた
め、一般にはなるべく必要最小限の長さにする必要があ
る。またＥＭＩを低減しようとすると逆に配線長を長く
しなくてはならない。したがって、ＬＳＩとプリント基
板を設計する際に最適な配線長を決定しなくてはなら
ず、電源配線の設計が極めて困難となる。

【０００８】その上、前述したデカップリングコンデン
サを用いた場合と同様、電源供給系に流れる高周波の直
流電流は、ＬＳＩの回路構成などに大きく依存する。こ
のため、各電源配線の直流電流とインダクタンスを、回
路構成などに応じて決定する必要がある。しかし、プリ
ント基板当たりのＬＳＩの実装数が同様に年々多くなる
ため、個々の配線レイアウトが煩雑化して非常に設計の
手間がかかるのも問題であった。

【０００９】

【発明が解決しようとする課題】上記のように、これら
従来例を用いて電源デカップリング回路を設計すれば、
各ＬＳＩの電源端子ごとに、デカップリングコンデンサ
のキャパシタンスと電源配線のインダクタンスを大きく
して効果的に放射電磁波を低減できる。ところが前述し
た種々の問題点は避けられないため、これら問題点を一
括して解決しておくことが重要な技術上の課題であっ
た。

【００１０】つまり、その第１は、デカップリングコン
デンサに必要なキャパシタンスを簡単に設計し得ること
である。それには、多数のＬＳＩをプリント基板上に実
装しても、各ＬＳＩに配慮しながら、デカップリングコ
ンデンサのキャパシタンスを決定する指標が設計者に提
示される必要がある。

【００１１】第２は、デカップリングインダクタとして
用いる電源配線の配線長も簡単に得られ、電源配線のレ
イアウト設計を容易にすることである。それには、やは
り設計者に電源配線の配線長を決定できる指標が提示さ
れなければならない。

【００１２】従って、本発明の目的は、プリント基板設
計を自動化するときに、放射電磁波の不要輻射を少なく
した電源供給系が容易に設計できる電源デカップリング
回路の設計方法および設計支援システムを提供すること
にある。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る電源デカップリング設計方法は、プリ
ント基板の電源層および電源幹線のいずれか一つを介し
て直流電流が供給されるＬＳＩの電源端子から、電源層
または電源幹線に至る電源配線のプリント基板配線パタ
ーン、および電源端子とプリント基板のグランド層また
はグランド配線とに介在させるデカップリングコンデン
サを設計する電源デカップリング回路の設計方法であっ
て、ＬＳＩの動作によって直流電源から電源端子に流入
する電荷量、直流電源の直流電圧と電源端子の端子電
圧、電源デカップリング回路の許容電圧変動、ＬＳＩの
動作に伴う高調波成分の電流低減比を予め設定してお
き、電荷量を端子電圧で除算してＬＳＩの負荷容量を算
出し、この負荷容量に直流電圧を乗算して許容電圧変動
で除算し、この除算結果からデカップリングコンデンサ
を設計するとともに、このデカップリングコンデンサか
ら求めたインピーダンスに電流低減比を乗算し、この乗
算結果によるデカップリングインダクタからプリント基
板配線パターンを設計する方法としてある。

【００１４】この電源デカップリング回路の設計方法に
よれば、ＬＳＩの設計情報または回路情報から求めたＬ
ＳＩの負荷容量から、デカップリングコンデンサが設計
される。そして、このデカップリングコンデンサのイン
ピーダンス特性から、電源配線のプリント基板配線パタ
ーンを自動的に設計される。

【００１５】本発明の請求項２に係る電源デカップリン
グ設計方法は、負荷容量が、ＬＳＩの出力端子に接続す
る外部負荷容量と、ＬＳＩを構成する各ゲート回路の内
部負荷容量の総和となるようにしてある。これによれ
ば、実際のＬＳＩの回路構成に適合した負荷容量が求ま
る。

【００１６】本発明の請求項３に係る電源デカップリン
グ設計方法は、負荷容量が、ＬＳＩの複数の動作タイミ
ングにおいて充電される各内部負荷容量および外部負荷
容量の総和の最大値となるようにしてある。これによれ
ば、実際のＬＳＩの動作状況に適合した負荷容量が求ま
る。

【００１７】本発明の請求項４に係る電源デカップリン
グ設計方法は、負荷容量が、ＬＳＩにおける複数の動作
タイミングに充電される各内部負荷容量および外部負荷
容量の総和の平均値となるようにしてある。これによれ
ば、実際のＬＳＩの標準動作に適合した負荷容量が求ま
る。

【００１８】本発明の請求項５に係る電源デカップリン
グ設計方法は、デカップリングインダクタが、設計すべ
き対象周波数帯域の下限周波数をデカップリングコンデ
ンサの自己共振周波数よりも低いかまたは自己共振周波
数に等しくしたとき、デカップリングコンデンサのイン
ピーダンスとして容量性インピーダンスを用いて決定さ
れるようにしてある。これによれば、比較的に低周波帯
でのデカップリングインダクタが求まる。

【００１９】本発明の請求項６に係る電源デカップリン
グ設計方法は、デカップリングインダクタが、設計すべ
き対象周波数帯域の下限周波数をデカップリングコンデ
ンサの自己共振周波数よりも高いかまたは自己共振周波
数に等しくしたとき、デカップリングコンデンサのイン
ピーダンスとして誘導性インピーダンスを用いて決定さ
れるようにしてある。これによれば、比較的に高周波帯
でのデカップリングインダクタが求まる。

【００２０】本発明の請求項７に係る電源デカップリン
グ設計方法は、デカップリングインダクタが、デカップ
リングコンデンサの直列インダクタンス成分と、デカッ
プリングコンデンサを接続する接続パッドのインダクタ
ンスとの和によるインピーダンスから決定されるように
してある。これによれば、実装状態の回路構成に適合し
たデカップリングインダクタが求まる。

【００２１】本発明の請求項８に係る電源デカップリン
グ設計方法は、プリント基板配線パターンの配線長が、
プリント基板配線パターンの導体の厚み、配線幅、誘電
体の厚みおよび透磁率によるインダクタンスから決定さ
れるようにしてある。これによれば、電源配線の配線レ
イアウトが求まる。

【００２２】本発明に係る電源デカップリング回路の設
計支援システムは、各種ＬＳＩの電気特性をＬＳＩごと
に記録したＬＳＩライブラリ、各種コンデンサの電気特
性をコンデンサごとに記録したデカップリングコンデン
サライブラリ、各種電源配線の断面構造を電源配線後と
に記録したＰＣＢライブラリと、ＬＳＩライブラリ、デ
カップリングコンデンサライブラリによるデカップリン
グコンデンサ検索手段と、デカップリングコンデンサ検
索手段の検索結果、ＬＳＩライブラリ、ＰＣＢライブラ
リによる電源配線決定手段とを有した構成としてある。
これによれば、本発明の電源デカップリング回路の設計
方法が用いられる。

【００２３】

【発明の実施の形態】以下、本発明に係る実施の形態に
ついて図面を参照しながら詳細に説明する。図１は、本
発明の実施形態に係る電源デカップリング回路の設計支
援システムの一構成例を図示したブロック図である。こ
の実施形態では、各種ＬＳＩの定格特性を記録したＬＳ
Ｉライブラリ１０、各種コンデンサの定格特性を記録し
たデカップリングコンデンサライブラリ２０、各種電源
配線の断面構造を記録したＰＣＢライブラリ３０を設け
てある。

【００２４】また、ＬＳＩライブラリ１０、デカップリ
ングコンデンサライブラリ２０を用いたデカップリング
コンデンサ検索手段４０と、デカップリングコンデンサ
検索手段４０の検索結果、ＬＳＩライブラリ１０、ＰＣ
Ｂライブラリ３０を用いた電源配線決定手段５０と、こ
の電源配線決定手段５０からの設計結果出力手段６０と
を有した一電源デカップリング回路の設計支援システム
１００が構成される。三つのライブラリでは、それぞれ
の記憶情報を任意に更新または追加できる。

【００２５】ＬＳＩライブラリ１０には、プリント基板
に実装される各ＬＳＩについて、それぞれの部品名、電
源端子名、電源電圧ＶDD、ＬＳＩの負荷容量Ｃe、平均
消費電流Ｉaveを予め登録しておくＬＳＩライブラリ作
成手段７０を設けてある。部品名、電源端子名にはそれ
ぞれの番号が含まれ、一つのＬＳＩが複数の電源端子を
有すれば、各記憶情報を電源端子ごとに構成しておく。

【００２６】ＬＳＩの負荷容量Ｃeは、ＬＳＩの各ゲー
ト回路における内部負荷容量Ｃiと、ＬＳＩ出力端子に
接続した外部負荷容量Ｃoを用いて、これらのいずれか
または両方の負荷容量の総和としてある。例えば、ＣＭ
ＯＳで構成したＬＳＩでは、このようにゲート回路に着
目することが重要である。

【００２７】図２は、ＬＳＩの配線領域の一例を模式的
に図示し、図１に示すＬＳＩライブラリの格納情報を説
明するための図である。プリント基板上の各ＬＳＩ８０
には、ＬＳＩにおける内部ゲート回路のゲート電極領域
８１と内部配線領域８２とをＬＳＩレイアウト情報に設
定できる。このため、これらゲート電極領域８１、内部
配線領域８２、単位面積当たりの容量からＬＳＩレイア
ウト情報に基づいて内部負荷容量Ｃiが求まる。そし
て、各内部ゲート回路の電源端子ごとにＬＳＩライブラ
リ１０に登録される。

【００２８】また、ＬＳＩの外部負荷容量Ｃoについて
は、ＬＳＩカタログなどからＬＳＩ外部に接続される負
荷容量を予め読み取るか、または実際のプリント基板上
でＬＳＩの出力端子に接続される負荷容量を測定して決
定しておく。この他、ＳＰＩＣＥネットリストなどの回
路情報から、ＬＳＩ全体、またはＬＳＩ内部の各ゲート
回路について負荷容量を形成する回路部分のみを抽出
し、これら回路部分について、各ゲート回路の負荷容量
を求めてもよい。

【００２９】図３は、デカップリングコンデンサの一等
価回路モデルを図示し、図１に示すデカップリングコン
デンサライブラリの格納情報について説明するための図
である。デカップリングコンデンサ２１の等価回路モデ
ルとしては、容量２２（容量値Ｃp）と抵抗２３（抵抗
値Ｒp）とインダクタ２４（インダクタンスＬp）を直列
に接続させたモデルを採用してある。

【００３０】従って、この等価回路モデルによって、各
種デカップリングコンデンサの部品番号、容量値Ｃp、
抵抗値Ｒp、インダクタンスＬpを特定し、前述したデカ
ップリングコンデンサライブラリ２０にデカップリング
コンデンサごとに予め登録しておく。

【００３１】図４は、プリント基板の一断面構造を図示
し、図１に示すＰＣＢライブラリの格納情報について説
明するための図である。このプリント基板の断面構造に
は、電源配線網の一電源導体部３１と、グランド層の一
グランド導体部３２と、それぞれの導体部３２、５４に
挟まれた誘電体部３３とを積層してある。

【００３２】例えば、図４（ａ）に示したマイクロスト
リップ線路構造では、一つの誘電体部３３を挟んだ一方
の面に電源導体部３１を、他方の面にグランド導体部３
２を形成してある。また、図４（ｂ）に示した一般のス
トリップ線路構造では、電源導体部３１の両面を各誘電
体部３３で挟み、さらに各誘電体部３３の外面に各グラ
ンド導体部３２を積層させた二層構造に形成してある。

【００３３】これらのうち電源導体部３１が、各ＬＳＩ
の電源端子に接続されて電源配線を構成し、前述したデ
カップリングインダクタとしての役割を果たす。従っ
て、プリント基板の断面構造から、電源導体部３１の単
位長さ当たりのインダクタンスを求めれば、これを電源
配線の単位インダクタンスＬunitとして定義できる。

【００３４】例えば、電源導体部３１の厚みｔ、配線幅
Ｗ、誘電体部３３の厚みｈ、その比誘電率εr、比透磁
率μrに基づいて有限要素法による数値計算から、簡易
には所定の数式から直接に求めることもできる。そし
て、得られた電源導体部３１の単位インダクタンスＬun
itを、電源配線の断面構造ごとに電源配線情報としてＰ
ＣＢライブラリ３０に予め登録しておく。以上は前準備
の段階であり、続いて具体的な設計段階の各手段につい
て述べる。

【００３５】図５は、図１に示すデカップリングコンデ
ンサ検索手段の一例のフローチャートである。このデカ
ップリングコンデンサ検索手段４０は、開始処理に続け
た電源電圧変動値読取処理４１と、電源電圧変動値読取
処理４１の読取結果とＬＳＩライブラリ１０を用いたデ
カップリングコンデンサ容量算出処理４２と、デカップ
リングコンデンサ容量算出処理４２の算出結果とデカッ
プリングコンデンサライブラリ２０を用いたデカップリ
ングコンデンサライブラリ検索処理４３とを有する。

【００３６】さらに、デカップリングコンデンサライブ
ラリ検索処理４３の検索結果に対するデカップリングコ
ンデンサライブラリ検査処理４４と、デカップリングコ
ンデンサライブラリ検査処理４４の検査結果による警告
表示処理４５とを有している。そして、警告表示処理４
５の警告内容によっては、デカップリングコンデンサ容
量算出処理４２が繰り返され、また、デカップリングコ
ンデンサライブラリ検査処理４３の検査結果をデカップ
リングコンデンサ情報４９として用いる。

【００３７】図６は、図１に示す電源配線決定手段の一
例のフローチャートである。この電源配線決定手段５０
は、前述したデカップリングコンデンサ検索手段４０に
続けた電流低減比読取処理５１と、電流低減比読取処理
５１による電流低減比を用いたデカップリングインダク
タンス算出処理５２と、ＬＳＩライブラリ１０を用いた
配線幅決定処理５３とを有する。

【００３８】さらに、配線幅決定処理５３による配線
幅、デカップリングインダクタンス算出処理５２の算出
結果、ＰＣＢライブラリ３０を用いた配線長決定処理５
４と、配線長決定処理５４の配線長に対する配線長検査
処理５５と、配線長検査処理５５の検査結果による警告
表示処理４５とを有している。そして、配線長検査処理
５５の検査結果によっては、配線長決定処理５４の配線
長、警告表示処理４５の表示内容をデカップリングイン
ダクタ情報として用いる。

【００３９】図７は、図１に示すＬＳＩライブラリ作成
手段の一例のフローチャートである。このＬＳＩライブ
ラリ作成手段７０は、ＬＳＩのＣＡＤデータ７２を用い
たＬＳＩ等価容量算出処理７１を有している。ＬＳＩ等
価容量算出処理７１の算出結果をＬＳＩの内部負荷容量
Ｃiとし、ＬＳＩの外部負荷容量データ７３による外部
負荷容量ＣoとともにＬＳＩごとに、前述したＬＳＩラ
イブラリ１０に登録する。

【００４０】〔動作の説明〕次に、この実施形態による
作用を説明する。前述したように、各ライブラリの登録
を前提として、本発明による電源デカップリング回路設
計支援システムを起動する。最初に、デカップリングコ
ンデンサ検索手段４０の各処理を開始する（図７参
照）。このデカップリングコンデンサ検索手段４０で
は、デカップリングコンデンサライブラリ２０から、ユ
ーザーに設計対象とするデカップリングコンデンサ２１
を選択させる。

【００４１】先ず、電源電圧変動値読取処理４１を実行
する。この電源電圧変動値読取処理４１では、各ＬＳＩ
８０の電源端子における直流電圧Ｖhの許容変動値△Ｖ
をユーザーに入力させる。例えばユーザーは、各ＬＳＩ
８０の機能仕様書を参照して許容変動値△Ｖを入力すれ
ばよい。続いて、デカップリングコンデンサ容量算出処
理４２を実行してデカップリングコンデンサを設計す
る。

【００４２】図８は、電源デカップリング回路とＬＳＩ
を模式的に図示し、デカップリングコンデンサ容量算出
処理による作用を説明するための図である。この電源デ
カップリング回路９０は、プリント基板の電源配線によ
るデカップリングインダクタ９１と、この電源配線に接
続するデカップリングコンデンサ２１とを有した等価回
路として構成してある。

【００４３】電源デカップリング回路９０によれば、プ
リント基板の直流電源９２から電源配線２２を介してデ
カップリングコンデンサ２１に所定の充電電流９３が流
入する。また、デカップリングコンデンサ２１からは、
放電電流９４がＬＳＩ８０に流出する。このため、前述
したデカップリングインダクタンスから電源配線２２
を、また、デカップリングコンデンサ２１から等価容量
を設計することができる。

【００４４】また、ＬＳＩ８０は、その内部のゲート回
路８３、８３・・・と、各ゲート回路８３に寄生した寄
生容量８４と、ＬＳＩ８０の出力端子に接続した出力容
量８５とを有している。前述した内部負荷容量Ｃiは、
この寄生コンデンサ８４から、また、外部負荷容量Ｃo
は出力コンデンサ８５から決まる所定値である。

【００４５】このＬＳＩ８０によれば、各ゲート回路８
３のスイッチング動作に伴って、寄生容量８４と出力容
量８５に所定の電荷量が充電される。このため、これら
の電荷量をデカップリングコンデンサ２１からの放電電
流９４でまかなえば、電源配線２２によるＥＭＩを低減
させることができる。

【００４６】そのためには、デカップリングコンデンサ
２１から各ＬＳＩ８０の負荷容量Ｃeに、次の式１によ
る全電荷量Ｑを供給させる必要がある。Ｑ＝Ｃ×△Ｖ≧ΣＣe×Ｖh ・・・式１言い換えると、デカップリングコンデンサ２１の等価容
量Ｃを、それぞれの負荷容量Ｃeを全て充電させ得る値
に設定し、全てのＬＳＩ８０が動作できる電荷量Ｑを供
給させる必要がある。

【００４７】このため式１では、デカップリングコンデ
ンサ２１の充電量を全電荷量Ｑに等しくし、併せて、不
等号の左辺を全負荷容量Ｃeの充電量である右辺に等し
いかまたは大きく設定する。なお、電源配線２２による
デカップリングインダクタンスＣは、ＬＳＩ８０の内部
配線のインダクタンスより十分に大きい値である。

【００４８】また、負荷容量Ｃeは、ＬＳＩ８０の外部
負荷容量Ｃoと内部負荷容量Ｃiの和であるから、式１を
下記の式２に変形でき、さらに式３が得られる。Ｃ×△Ｖ≧（ΣＣo＋ΣＣi）×Ｖh ・・・式２Ｃ≧（ΣＣo＋ΣＣi）×Ｖh／△Ｖ・・・式３

【００４９】従って、式３における右辺の演算を、デカ
ップリングコンデンサ容量算出処理４２で行って等価容
量Ｃの下限値を算出する。続いて、その算出結果により
デカップリングコンデンサライブラリ検索処理４３を実
行し、前述したデカップリングコンデンサライブラリ２
０から、式３の不等式を満たす等価容量Ｃのデカップリ
ングコンデンサ２１を検索する。

【００５０】続いて、デカップリングコンデンサライブ
ラリ検査処理４４を実行する。このデカップリングコン
デンサライブラリ検査処理４４では、デカップリングコ
ンデンサライブラリ２０内に、式３の条件を満たすデカ
ップリングコンデンサ２１が存在したかどうかを判定す
る。そして、適切なデカップリングコンデンサ２１が存
在すれば（ＯＫ）、該当番号などからなるデカップリン
グコンデンサ情報４９を編成し、前述した電源配線決定
手段５０に引き渡す。

【００５１】しかし、デカップリングコンデンサライブ
ラリ２０内に、式３の条件を満たすデカップリングコン
デンサ２１が存在しなければ（ＮＧ）、ユーザーに対す
る警告表示処理４５を実行する。そして、図示しない表
示装置などで所定の警告を促してから、前述したデカッ
プリングコンデンサ容量算出処理４２を繰り返し実行
し、例えば、式３の条件に近似した値の別のデカップリ
ングコンデンサ２１を選ばせる。以上、デカップリング
コンデンサ検索手段４０によりデカップリングコンデン
サ２１が設計できた。

【００５２】次に、前述した電源配線決定手段５０につ
いて述べる。図６に示す電源配線決定手段５０は、デカ
ップリングコンデンサ検索手段４０で決定したデカップ
リングコンデンサ情報４９を用いて、電源デカップリン
グ回路における電源配線２２を設計するための手段であ
る。

【００５３】この場合に、デカップリングコンデンサ２
１に流入する充電電流９３の流入値Ｉcに比べて、ＬＳ
Ｉ８０に流出する流出電流９４の流出値Ｉpsを十分に小
さな値に設定することが重要である。このため、流入値
Ｉcに対する流出値Ｉpsの電流低減比Ｎを定義する。

【００５４】従って、先ず、電流低減比Ｎを求める電流
低減比読取処理５１を実行する。この電流低減比読取処
理５１では、ユーザーが入力した電流低減比Ｎを読み取
って、次に実行すべきデカップリングインダクタンス算
出処理５２に引き渡す。

【００５５】デカップリングインダクタンス算出処理５
２では、前述したデカップリングコンデンサ情報４９か
らデカップリングコンデンサ２１の等価容量Ｃを読み取
って、デカップリングコンデンサ２１への流入値Ｉcの
スペクトルＩc（ｆ）を演算する。

【００５６】そして、この演算結果を下記の式４によっ
て電流低減比Ｎで除算しながら流出値Ｉpsのスペクトル
Ｉps（ｆ）を求め、下限周波数ｆdwから上限周波数ｆup
までを設計対象とする対象周波数帯域Ｂで、式４を満た
すべく検証する。Ｉc（ｆ）≧Ｎ×Ｉps（ｆ）・・・式４

【００５７】また、この式４によれば、電源配線２２の
インピーダンスＺlが、デカップリングコンデンサ２１
のインピーダンスＺcに対して対象周波数帯域Ｂで下記
の式５の関係にあることと等価である。Ｚl≧Ｎ×Ｚc ・・・式５

【００５８】図９は、図８に示す電源配線とデカップリ
ングコンデンサによるインピーダンスの周波数特性を説
明する図である。この周波数特性２７（実線）には、デ
カップリングコンデンサ２１によるインピーダンスＺc
が絶対値で図示されている。前述したように、このデカ
ップリングコンデンサ２１の等価回路モデル（図３参
照）としては、直列回路の構成（容量値Ｃp、抵抗値Ｒ
p、インダクタンスＬp）を用いている。

【００５９】このため、周波数特性２７（実線）が、デ
カップリングコンデンサ２１の自己共振周波数ｆ0を境
界として、一方の周波数領域（ｆdec≧ｆ0）で誘導性と
なり、他方の周波数領域（ｆdec≦ｆ0）で容量性とな
る。従って、上記の式５を満たす条件は、電源配線２２
のデカップリングインダクタンスＬについて下記の式６
の関係にある。Ｌ≧Ｎ×Ｌp ：（ｆdec≧ｆ0）・・・式６Ｌ≧Ｎ／｛（２πｆdec）²×Ｃp｝：（ｆdec≦ｆ0）・・・式７

【００６０】ここで下限周波数ｆdwは、電源デカップリ
ング回路によってＥＭＩ低減の対象とする対象周波数帯
域Ｂの下限値である。この下限周波数ｆdecを次のよう
にして決定すればよい。先ず、下限周波数ｆdwが、ＥＭ
Ｉの法規制の対象となる規制帯域の下限値より低ければ
規制を受けないから、この下限値より高い値を採れば十
分である。

【００６１】また、放射電磁波によるＥＭＩは、そのス
ペクトルから見る限り、ＬＳＩ８０の動作周波数に伴う
高調波成分がほとんどである。このため、この動作周波
数よりも低い帯域でのＥＭＩは無視しても構わない。し
たがって、これら規性帯域の下限値、ＬＳＩ８０の動作
周波数のうち、いずれか高い方を対象周波数帯域Ｂの下
限周波数ｆdwとして採用する。

【００６２】例えば、現在日本ではＥＭＩの規性帯域が
３０ＭHz〜１ＧHzの帯域であり、また、ＬＳＩ８０の動
作周波数が２５ＭHzであれば、３０ＭHz〜１ＧHzの帯域
を電源デカップリング回路の対象周波数帯域Ｂとする。
つまり、３０ＭHzがその下限周波数ｆdwとなるからであ
る。また、ＬＳＩ８０の動作周波数が５０ＭHzであれ
ば、５０ＭHzが下限周波数ｆdwとなるため、５０ＭHz〜
１ＧHzを対象周波数帯域Ｂとすればよい。

【００６３】このようなデカップリングインダクタンス
算出処理５２と並行させて、配線幅決定処理５３を実行
する。この配線幅決定処理５３では、ＬＳＩライブラリ
１０から登録済のＬＳＩ８０の平均消費電流Ｉaveを取
得して、下記の式８を満たす電源配線２２の配線幅Ｗを
決定する。Ｗ≧Ｋ×Ｉave ・・・式８ここで、Ｋは、平均消費電流Ｉaveの単位あたりの電流
に許容される配線幅Ｗの最小値である。

【００６４】続いて、配線幅決定処理５３から配線幅Ｗ
を、また、デカップリングインダクタンス算出処理５２
からデカップリングインダクタンスＬを導入し、配線長
決定処理５４を実行する。この配線長決定処理５４で
は、前述したＰＣＢライブラリ１０を配線幅Ｗによって
検索し、該当するプリント基板の配線構造から単位イン
ダクタンスＬunitを取得する。そして、下記の式９によ
ってデカップリングインダクタンスＬを単位インダクタ
ンスＬunitで除算し、電源配線２２の配線長ｌpを求め
る。ｌp＝Ｌ／Ｌunit ・・・式９

【００６５】続いて、配線長決定処理５４から配線長ｌ
pを導入して配線長検査処理５５を実行する。この配線
長検査処理５５では、予め配線長上限値ｌmaxを設定し
ておき、配線長ｌpが配線長上限値ｌmaxより長すぎない
かチェックする。その結果長すぎなければ（ＯＫ）、こ
れら配線幅Ｗと配線長ｌpをデカップリングインダクタ
情報５９としてファイルしておく。また、長すぎれば
（ＮＧ）、前述した警告表示処理４５を実行して設計者
に所定の警告を促しながら同様にファイルする。

【００６６】配線長上限値ｌmaxは、プリント基板の配
線設計における制限値として、配線レイアウトが決まれ
ば自ずと与えられる長さであり、下記の式１０によっ
て、前述した対象周波数帯域Ｂにおける上限周波数ｆma
xの波長λと、配線長上限係数αとを乗算して求められ
る。Ｌmax＝α×λ ・・・式１０
ここで、αは設計者が経験的に任意の値を設定できる。

【００６７】以上、プリント基板における電源配線２２
のデカップリングインダクタ情報５９が決定され、その
他の電源デカップリング回路の設計に必要な情報ともに
前述した回路設計結果出力手段６０（図１参照）に送出
される。そして、回路設計結果出力手段６０によって、
図示しない表示装置、記録装置その他の記録媒体に、所
望の設計結果情報をＬＳＩ８０の電源端子ごとに出力す
る。

【００６８】この設計結果情報には、前述したデカップ
リングコンデンサ情報（部品番号を含む部品名、その容
量値、抵抗値、インダクタンス）、デカップリングイン
ダクタ情報（電源配線の配線構造、配線長、配線幅）を
含んでいる。このため設計結果を、図示しない自動配線
レイアウト装置（いわゆるＣＡＤ）に読み込ませれば、
プリント基板上の全てのＬＳＩの電源配線２２を自動的
にレイアウトすることができる。

【００６９】図１０は、図８に示す電源配線の一配線レ
イアウトの部分拡大図である。この配線レイアウトで
は、前述した直流電源９２に接続した幹配線９６と、こ
の幹配線９６から枝分かれした二本の枝配線９７と、各
枝配線９７に接続したデカップリングコンデンサ２１と
が図示してある。

【００７０】設計者は、予め全てのＬＳＩ８０、１９・
・・と幹配線９６の配線レイアウトを決定しておき、そ
れぞれの枝配線９７とデカップリングコンデンサ２１と
を、前述した回路設計結果を用いて設計する。この配線
レイアウトでは、各枝配線９７のレイアウト面積を小さ
くするため、枝配線９７を葛折状に形成してある。

【００７１】図１１は、図１０に示す配線レイアウトの
別の一例の部分拡大図であり、図１１（ａ）に渦巻状の
枝配線を、また、図１１（ｂ）に螺旋状の枝配線を図示
してある。この別の配線レイアウトでは、別の枝配線９
８、９９を、異なる高さで形成した二つの配線パターン
からなる２層構造とした。

【００７２】図１１（ａ）に示す一方の別の枝配線９８
は、基板層の一方の面の配線パターン９８Ａを中央部か
ら周辺部に向けて渦巻状に形成し、スルーホール６１を
介して他方の面の配線パターン９８Ｂと接続させた形態
の配線である。また、他方の別の枝配線９９は、同じく
一方の配線パターン９９Ａ、９９Ａ・・・を、各スルー
ホール９８Ｃを介して同じく他方の配線パターン９９
Ｂ、９９Ｂ・・・と一連に接続させ、全体を螺旋状に形
成した形態の配線である。

【００７３】以上、前述した負荷容量Ｃeを、ＬＳＩ８
０内部の各ゲート回路における内部負荷容量Ｃiと、Ｌ
ＳＩ８０の外部負荷容量Ｃoの総和として求めた。しか
し、実際には全ゲート回路などが同時に動作することは
ないに等しい。むしろ、外部からの入力信号や内部のク
ロック信号が組み合わさって、各ゲート回路が異なる動
作タイミングで順に動作しながら、各負荷容量の充放電
を行うのが普通である。したがって、負荷容量Ｃeとし
ては、各ＬＳＩ８０における通常運用時の値を用いるこ
とが望ましい。

【００７４】図１２は、図７に示すＬＳＩライブラリ作
成手段の別の一例を説明する図である。この別のＬＳＩ
ライブラリ作成手段は、動作するゲート回路（ゲート
１、２・・・ｎ）の組合せを動作タイミング８６ごとに
配列したテーブル８７を有する手段である。このテーブ
ル８７を、別のＬＳＩ等価容量算出処理で検索しなが
ら、各動作タイミング８６における負荷容量Ｃeを求め
る。

【００７５】これら負荷容量Ｃe群によれば、そのうち
から最大値８８または平均値８９を選ぶことができる。
このため、前述したもとのＬＳＩ等価容量算出処理より
実際的な等価容量Ｃeを決定でき、必要以上に大きな概
算値を用いることがなくなる。

【００７６】以上の他にも、図３に示すデカップリング
コンデンサの等価回路モデルの別の一例について説明す
る。この別の等価回路モデルには、プリント基板の配線
パターンの一つであって、前述したデカップリングコン
デンサ２１を接続する接続パッドのインダクタンスをも
予め求めておく。そして下記の式１１によって、この接
続パッドのインダクタンスを、前述したインダクタ２４
のインダクタンスＬpに加算する。Ｌpp＝Ｌp＋Ｌpad ・・・式１１

【００７７】この等価回路モデルによれば、加算結果に
よる新たなインダクタンスＬppをデカップリングコンデ
ンサ情報４９とし、デカップリングコンデンサライブラ
リ２０に格納しておくことができる。このため、プリン
ト基板の接続パッドによる影響も考慮した設計ができ、
その結果、電源配線の配線長ｌpをさらに実際値に近い
小さな値にできる。

【００７８】

【発明の効果】以上、詳細に述べたように、本発明に係
る電源デカップリング回路の設計方法では、ＬＳＩ内部
の各ゲート回路などの負荷容量から自動的に最適なデカ
ップリングコンデンサを選択できる。また、電源配線に
おけデカップリングインダクタのインピータンスを、デ
カップリングコンデンサのインピーダンスより大きな値
に設定し、各ＬＳＩに最適な電源配線の配線長を決定で
きるため、電源デカップリング回路の実用的な設計が実
現できる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る電源デカップリング回
路の設計支援システムの一構成例を図示したブロック
図。

【図２】ＬＳＩの配線領域の一例を模式的に示した図。

【図３】デカップリングコンデンサの一等価回路モデル
を示した図。

【図４】プリント基板の一断面構造を示した図。

【図５】図１に示すデカップリングコンデンサ検索手段
の一例のフローチャート。

【図６】図１に示す電源配線決定手段の一例のフローチ
ャート。

【図７】図１に示すＬＳＩライブラリ作成手段の一例の
フローチャート。

【図８】電源デカップリング回路とＬＳＩを模式的に示
した図。

【図９】図８に示す電源配線とデカップリングコンデン
サによるインピーダンスの周波数特性を説明する図。

【図１０】図８に示す電源配線の一配線レイアウトの部
分拡大図。

【図１１】図１０に示す配線レイアウトの別の一例の部
分拡大図。

【図１２】図７に示すＬＳＩライブラリ作成手段の別の
一例を説明する図。

【符号の説明】

１００設計支援システム１０ＬＳＩライブラリ２０デカップリングコンデンサライブラリ３０ＰＣＢライブラリ４０デカップリングコンデンサ検索手段５０電源配線決定手段６０設計結果出力手段７０ＬＳＩライブラリ作成手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者和深裕東京都港区芝五丁目７番１号日本電気株式会社内 (72)発明者遠矢弘和東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 5B046 AA08 BA06 JA01 JA03 KA05 KA06

Claims

【特許請求の範囲】

【請求項１】プリント基板の電源層および電源幹線の
いずれか一つを介して直流電流が供給される半導体集積
回路の電源端子から、電源層または電源幹線に至る電源
配線のプリント基板配線パターン、および電源端子とプ
リント基板のグランド層またはグランド配線とに介在さ
せる電源デカップリングコンデンサを設計する電源デカ
ップリング回路の設計方法であって、前記半導体集積回路の動作によって直流電源から前記電
源端子に流入する電荷量、直流電源の直流電圧と電源端
子の端子電圧、前記電源デカップリング回路の許容電圧
変動、半導体集積回路の動作に伴う高調波成分の電流低
減比を予め設定しておき、前記電荷量を前記端子電圧で除算して前記半導体集積回
路の負荷容量を算出し、この負荷容量に前記直流電圧を
乗算して前記許容電圧変動で除算し、この除算結果から
前記電源デカップリングコンデンサを設計するととも
に、この電源デカップリングコンデンサから求めたインピー
ダンスに前記電流低減比を乗算し、この乗算結果による
電源デカップリングインダクタから前記プリント基板配
線パターンを設計する電源デカップリング回路の設計方
法。
【請求項２】前記負荷容量が、前記半導体集積回路の出力端子に接続する外部負荷容量
と、半導体集積回路を構成する各ゲート回路の内部負荷
容量の総和であることを特徴とする請求項１記載の電源
デカップリング回路の設計方法。
【請求項３】前記負荷容量が、前記半導体集積回路における複数の動作タイミングに充
電される前記各内部負荷容量および前記外部負荷容量の
総和の最大値であることを特徴とする請求項２記載の電
源デカップリング回路の設計方法。
【請求項４】前記負荷容量が、前記半導体集積回路の複数の動作タイミングにおいて充
電される前記各内部負荷容量および前記外部負荷容量の
総和の平均値であることを特徴とする請求項２記載の電
源デカップリング回路の設計方法。
【請求項５】前記電源デカップリングインダクタが、設計すべき対象周波数帯域の下限周波数を前記電源デカ
ップリングコンデンサの自己共振周波数よりも低いかま
たは自己共振周波数に等しくしたとき、電源デカップリ
ングコンデンサのインピーダンスとして容量性インピー
ダンスを用いて決定されることを特徴とする請求項１記
載の電源デカップリング回路の設計方法。
【請求項６】前記電源デカップリングインダクタが、設計すべき対象周波数帯域の下限周波数を前記電源デカ
ップリングコンデンサの自己共振周波数よりも高いかま
たは自己共振周波数に等しくしたとき、電源デカップリ
ングコンデンサのインピーダンスとして誘導性インピー
ダンスを用いて決定されることを特徴とする請求項１記
載の電源デカップリング回路の設計方法。
【請求項７】前記電源デカップリングインダクタが、前記電源デカップリングコンデンサの直列インダクタン
ス成分と、前記電源デカップリングコンデンサを接続す
る接続パッドのインダクタンスとの和によるインピーダ
ンスから決定されることを特徴とする請求項６記載の電
源デカップリング回路の設計方法。
【請求項８】前記プリント基板配線パターンの配線長
が、プリント基板配線パターンの導体の厚み、配線幅、誘電
体の厚みおよび透磁率によるインダクタンスから決定さ
れることを特徴とする請求項１記載の電源デカップリン
グ回路の設計方法。
【請求項９】前記請求項１〜８のいずれかに記載の電
源デカップリング回路の設計方法を用いた電源デカップ
リング回路の設計支援システムであって、各種ＬＳＩの物理特性をＬＳＩごとに記録したＬＳＩラ
イブラリ、各種コンデンサの電気特性をコンデンサごと
に記録した電源デカップリングコンデンサライブラリ、
各種電源配線の断面構造を電源配線後とに記録したＰＣ
Ｂライブラリと、前記ＬＳＩライブラリ、電源デカップリングコンデンサ
ライブラリによる電源デカップリングコンデンサ検索手
段と、前記電源デカップリングコンデンサ検索手段の検索結
果、ＬＳＩライブラリ、ＰＣＢライブラリによる電源配
線決定手段とを有した電源デカップリング回路の設計支
援システム。