CN1294365A

CN1294365A - 电源去耦电路设计方法

Info

Publication number: CN1294365A
Application number: CN00130215A
Authority: CN
Inventors: 入野仁; 安道德昭; 和深裕; 远矢弘和
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-10-28
Filing date: 2000-10-27
Publication date: 2001-05-09
Also published as: EP1096839A2; JP2001125943A; KR100402521B1; KR20010060218A; EP1096839A3; US6477694B1; TW527548B

Abstract

本发明的设计支持系统100包括:LSI库10,储存各LSI的额定特性;去耦电容器库20,储存各电容器的额定特性;PCB库30,储存各电源布线的截面结构;去耦电容器搜索单元40,其使用LSI库10和去耦电容器库20;电源布线确定单元50,其使用去耦电容器搜索单元40、LSI库10和PCB库30所得到的结果;以及设计结果输出单元60,其输出从电源布线确定单元50收到的结果。这三个库中的数据可以被更新或加入新数据。

Description

电源去耦电路设计方法

本发明一般涉及用于设计电源去耦电路的方法，该去耦电路采用了印刷电路板的电源布线作为电感。

通常，数字电路的信号布线容易在电路中传播不想要的电磁波，并引起电磁干扰(下面称为EMI)。特别是当使用多层印刷电路板时，包括电源层和接电层的电源系统可作为振荡器并产生电磁波。因此，当设计电源系统时，重要的是要包括一些防护措施来防止不必要的振荡，而去耦电路是公知的能够有效地减少EMI的电路。

例如，日本未审查公开专利申请No．Hei 10-97560和No．Hei 11-15870公开了设计支持系统，它们各自都通过采用电源去耦电容器(此后称为去耦电容器)作为防护措施。在这些系统中，印刷电路板的布线布局在图中被描绘出来以使观察者能够直观地理解包含去耦电容器的布局的范围。但是，根据现有技术，并没有考虑提供一种为印刷电路板上的大规模集成电路(此后称为LSI)选择合适的去耦电容器的方法。

当电源去耦电路由去耦电容器构成时，驱动LSI的电源电流的大多数高频成份以及电荷容量随着电路结构和LSI电路的规模而有很大差别。这样，为每个LSI选择去耦电容器是有效的方法，而一般而言，印刷电路板设计者必须根据LSI的电路结构设计去耦电容器。

但是，在通常情况下，印刷电路板设计者是不对公众公开LSI的电路信息的，而目前，即使别的设计者得到了LSI电路数据，这些设计者也没有设计去耦电容器的具体指标。而且，因为多个LSI被安装在印刷电路板上，为每个LSI确定合适的去耦电容器也是非常繁琐的工作。

作为另一个现有例子，日本未审查公开专利申请No．Hei 9-139573公开了一种多层印刷电路板。在该例子中，通常为一块平板的电源层由电源布线网构成，而具有高频的直流通过该网络被提供给每个LSI。根据该例子，电源去耦电感(此后称为去耦电感)是相对于电源布线寄生的，其防止了高频直流流经电源布线网，并减少了电源系统所产生的电磁波。

但是，与电源层的平板应用不同，当设计多层印刷电路板时必须为每个LSI的电源端确定电源布线的长度，并且因为确定使用何种布线长度的方法在上述现有例子中并未给出，电源布线的设计是困难的。

例如，从EMI防护措施的设计者的观点来看，因为印刷电路板上的可用区域一般是受到限制的，通常只能使用尽可能最小的布线长度。而另一方面，为了减少EMI又需要延长的布线长度。因此，当设计LSI和印刷电路板时，必须确定最佳布线长度，而这将使电源布线的设计成为极其困难的任务。

此外，当采用去耦电路时，流经电源系统的高频直流在很大程度上取决于LSI的电路结构，因此，必须事先为每个电源线确定直流和电感。这样，因为安装在印刷电路板上的LSI的数目一直在逐年地增加，独立布线的布局已经变得极为复杂，并且它们的设计涉及到大量工作。

如上所述，如果用这些现有的例子来设计电源去耦电路，去耦电容器的电容和电源布线的电感对于每个LSI的电源端都增加，而电磁波的传播就可以有效地减少。但是，也无法避免上述的种种问题，而找到有效地解决这些问题的方法在技术上是十分重要的。

具体地说，首先，去耦电容器的电容必须是容易设计的。为此目的，即使当在一块印刷电路板上安装多个LSI，将每个LSI考虑进去而准备的用于确定去耦电容器电容的指标必须提供给设计者。

其次，用作去耦电感的电源线的长度必须容易地得到，而电源布线必须易于设计。为此目的，用于确定电源布线长度的指标也必须提供给设计者。

因此，本发明的一个目的是提供一种设计电源去耦电路的方法，使得在自动设计印刷电路板时，可以容易地设计出减少不想要的电磁波辐射的电源系统。

为了实现这个目的，根据本发明，提供一种电源去耦电路设计方法，用于电源布线的印刷电路板布线图形，该电源布线从半导体集成电路的电源端伸出到电源层或主电源线；还用于一种印刷电路板，其中通过电源层和主电源线之一向该印刷电路板提供直流；以及用于设计去耦电容器，其位于电源端和接地层或用于印刷电路板的接地布线之间，该方法包括如下步骤：

根据半导体集成电路的操作，事先设置从直流电源流向电源端的电荷量、直流的直流电压，以及用于电源端的端电压，在电源去耦电路中允许的电压变化、以及伴随半导体集成电路操作的高频电流成分中电流减小的比率；

将电荷量除以端电压以获得半导体集成电路的负载电容；

将直流电压与负载电容相乘，并将乘积除以允许的电压变化；

用相除的结果设计电源去耦电容器；

将电流减少的比率乘上由电源去耦电容器得到的阻抗；和

用采用相乘结果得到的电源去耦电感设计印刷电路板布线图形。

本发明的上述目的和其它目的、特征和优点将从参考附图对本发明的详细说明中得到更好地理解，图中：

图1是根据本发明一实施例的用于电源去耦电路的设计支持系统示例性布局的方框图；

图2是用于LSI的示例性布线区域的具体的图；

图3去耦电容器的等效电路模型；

图4A和4B是印刷电路板的剖视图；

图5是图1所示的去耦电容器搜索装置执行的处理的流程图；

图6是图1所示的电源布线确定装置执行的处理的流程图；

图7是图1所示的LSI库准备装置执行的处理的流程图；

图8是显示电源去耦电路和LSI的具体的图；

图9A和9B是用于解释由图8所示的电源布线和去耦电容器所提供的阻抗频率特性的图；

图10是图8所示的电源布线的示例性布局的局部放大图；

图1IA和11B是图8所示的电源布线的另一示例性布局的局部放大图；和

图12是用于解释图7所示的LSI库准备装置的另一个例子的图。

下面将参考附图说明本发明的优选实施例。

图1是根据本发明一实施例的用于电源去耦电路100的设计支持系统示例性布局的方框图。

在该实施例中，系统100包括：一LSI库10，其中储存有各种LSI的额定特性；一去耦电容器库20，其中储存有各种电容器的额定特性；以及一PCB库30，其中储存有各电源布线的截面结构。

设计支持包括：去耦电容器搜索单元40，其使用LSI库10和去耦电容器库20；电源布线确定单元50，其使用通过去耦电容器搜索单元40、LSI库10和PCB库30所得到的结果；以及设计结果输出单元60，用于输出从电源布线确定单元50收到的结果。在这三个库中的数据可以被更新或是加入新数据。

为LSI库10和安装在印刷电路板上的每个LSI设置一LSI库准备单元70，LSI库准备单元70事先寄存一个部件的名称、电源端的名称、电源电压VDD、LSI负荷电容Ce、以及平均消耗电流Iave。部件名称和电源端名称包括它们的编号，而当一个LSI包括多个电源端子时，准备关于每个端子的信息。

负载电容Ce要么定义为在LSI的各门电路的内部负载电容Ci，要么定义为加载到LSI输出端上的外部负载电容Co，或是定义为这些负载电容之和。例如，对于由CMOS构成的LSI，重要的是要把焦点集中在门电路上。

图2是用于显示LSI的示例性布线区域的具体的图，并用于解释储存在图1所示的LSI库10中所储存的信息。

对于印刷电路板上的每个LSI 80，可以将内部门电路的栅电极区81以及内部布线区82指定为LSI布局信息。因此，每个单元区域的栅电极区81、内部布线区82以及电容可用于根据LSI布局信息获得内部负载电容Ci。用于各内部门电路的每个电源端子的负载电容器Ci被寄存在LSI库10中。

用于LSI的外部负载电容Co通过事先从LSI目录中读取从外部加到该LSI上的负载电容来确定，或是通过测量加到已准备好的印刷电路板上LSI输出端子的负载电容来取得。作为另一方面，为LSI中的每个门电路提供负载电容的电路部分可以从电路信息(例如SPICE网络清单)中提取出来，并且可以得到用于电路部分中每个门电路的负载电容。

图3是去耦电容器的等效电路模型，用于解释在图1所示电容器库20中所储存的信息。

作为去耦电容器21的等效电路模型，电容器22(电容Cp)、电阻器23(电阻Rp)以及电感器24(电感Lp)被串联在一起。

因此，在该模型中，每个去耦电容器的部件编号、电容Cp、电阻Rp、以及电感Lp被指定，并且对每个去耦电容器将它们事先寄存在去耦电容器库20中。

图4A和4B是印刷电路板的截面图；用于解释在图1所示PCB库30中所储存的信息。

在印刷电路板的横截面中，用于电源网络的电源导电层31、用于接地层的接地导电层32以及夹在它们之间的介电层33层叠在一起。

在图4A的微型带状布线结构中，在介电层33的一面上形成电源导电层31，在介电层33的另一面上形成接地导电层32。在图4B的一般的带状布线结构中，电源导电层31的两面都夹在介电层33之间，而接地导电层32则层叠在介电层33的外侧面上，以提供双层结构。

电源导电层31与各LSI的电源端子连接以形成电源布线，并作为去耦电感器。因此，当根据印刷电路板的截面结构计算电源导电层31单位长度的电感时，所获得的电感可以被定义为对电源布线的单位电感Lunit。

例如，电源导电层31的厚度t、布线宽度W、介电层33的厚度h、相对介电常数εr以及相对导磁率μr可被用于通过使用有限元方法或简单地通过预定等式进行数值计算而直接获得单位电感。电源导电层31的单位电感Lunit事先寄存在PCB库30中，作为对于电源布线每个横截面结构的电源布线信息。已经说明了准备过程，下面将说明用于具体设计的个别单元。

图5是图1所示的去耦电容器搜索单元40执行的处理的流程图。

去耦电容器搜索单元40执行电源电压变化值读取处理41；去耦电容器电容计算处理42，其采用LSI库10和电源电压变化值读取处理41所得的结果；以及去耦电容器库搜索处理43，其采用去耦电容器库20和去耦电容器电容计算处理42所得的结果。

此外，去耦电容器搜索单元40还执行去耦电容器库检查处理44，其采用去耦电容器库搜索处理43所得的结果；以及警告显示处理45，其采用去耦电容器库检查处理44所得的结果。去耦电容器电容计算处理42根据作为去耦电容器库检查处理44的结果显示的警告来重复执行，而去耦电容器库检查处理44所得的结果用作去耦电容器信息49。

图6是图1所示的电源布线确定单元50执行的处理的流程图。

电源布线确定单元50执行电流减少比率读取处理51，该处理接在去耦电容器搜索处理40之后；去耦电感计算处理52，其采用电流减少比率读取处理51所得的结果；以及布线宽度确定处理53，其采用LSI库10。

电源布线确定单元50还执行布线长度确定处理54，其采用PCB库30和由去耦电感计算处理52所得的结果；布线长度检查处理55，其采用布线长度确定处理54所得到的布线长度；以及警告显示处理56，其采用布线长度检查处理55所得的结果。根据布线长度检查处理55所得的结果，在布线长度确定处理54中所得的布线长度与警告显示处理56显示的警告内容被用作去耦电感器信息。

图7的流程图显示了由图1中的LSI库预备单元70所执行的处理。

该LSI库预备单元70执行一个等效电容计算过程71，其采用LSI的CAD数据72。从LSI等效电容计算过程71中所获得的结果被定义为LSI的内部负载电容Ci，而且各LSI的电容Ci都与通过利用LSI的外部负载电容数据73而获得的外部负载电容Co一起被登记在LSI库10内。

现在将对本实施例所执行的操作进行说明。

如上所述，在存在库登记的假设条件下，电源去耦电路设计支持系统被激活。首先，去耦电容器搜索单元40启动单个处理过程(见图7)，然后，去耦电容器搜索单元40允许用户从去耦电容器库20中选择一个去耦电容器21。

首先执行的是电源电压变化值读取处理41。在此处理41期间，用户在各LSI 80的电源端上输入一个直流电压Vh的可允许变化值△V。为了输入可允许变化值△V，用户只需参考各LSI 80的功能说明书。在此之后，执行去耦电容器电容计算处理42，以设计去耦电容器21。

图8显示了电源去耦电路和LSI的具体结构，其目的是为了说明去耦电容器容量计算过程。

电源去耦电路90是一个等效电路，它包括一个由印刷电路板上的电源布线提供的去耦电感91以及一个与电源布线相连的去耦电容器21。

在电源去耦电路90中，从印刷电路板上的直流电源92发出的预定充电电流93通过电源布线22被提供给去耦电容器21。另外，从去耦电容器21出来的放电电流94被输出给LSI80。因此，可通过利用去耦电感而设计出电源布线22，并且可通过去耦电容器21设计出一个等效电容。

LSI80含有内部门电路83；寄生电容84，它寄生于门电路83；以及一个输出电容器85，它与LSI80的输出端相连接。内部负载电容Ci是由寄生电容84定义的预定值，而外部负载电容Co则是由输出电容器85定义的预定值。

根据LSI80，当门电路83进行切换之后，预定的电荷被提供给各个寄生电容器84以及输出电容器85。当去耦电容器21所输出的放电电流94被用作这些电荷时，就可减少因电源布线22而造成的EMI现象。

因此，由以下表达式1所得到的电荷Q的总量必须通过去耦电容器21被提供给各LSI80的负载电容Ce。

Q=C×△V≥∑Ce×Vh …式1

也就是说，必须将去耦电容器21的等效电容C设定为一个可允许全部负载电容Ce得到充电的数值，而且必须提供足够的电荷Q以使全部LSI80能够得到操作。

因此，在表达式1中，去耦电容器21的电荷输出被设定成等于电荷Q的总量，而且不等式左侧的数值被设定成等于或大于其右侧的数值(即，用于全部负载电容Ce的总电荷)。应该说明，布线22的去耦电感C充分大于LSI80内部布线的电感。

由于负载电容Ce是LSI 80外部负载电容Co与内部负载电容Ci的总和，所以表达式1可被变换成表达式2，进而就可以得到表达式3。

C×△V≥(∑Co+∑Ci)×Vh …式2

C≥(∑Co+∑Ci)×Vh／△V …式3

因此，通过利用去耦电容器电容计算处理42可计算出表达式3的右侧，这样就能获得等效电容C的下限值。在此之后，去耦电容器库搜索处理43通过利用上述计算结果而得到执行，并且对用于去耦电容器21(它具有满足表达式3的等效电容C)的去耦电容器库20的搜索也得到执行。

接下来，去耦电容器库检查处理44得到执行。在此处理44执行期间，进行检查以确定满足表达式3的去耦电容器21是否出现在去耦电容器库20之中。如果寻找到一个适当的去耦电容器21(OK)，则含有相关数字的去耦电容器信息49得到编辑并被发送给电源布线确定单元50。

如果在去耦电容器库20中没有寻找到满足表达式3的去耦电容器21(NG)，则系统将向用户执行警告显示处理45。在此过程中，一个预定的警告信息出现在显示设备(未示出)上，并且去耦电容器电容计算处理42将被重复执行以允许用户选取数值与表达式3近似相等的另一个去耦电容器21。在这种方式中，可通过去耦电容器搜索单元40来指定去耦电容器21。

现在将对电源布线确定单元50进行说明。

图6所示的电源布线确定单元50利用由去耦电容器搜索单元40所确定的去耦电容器信息49设计出用于电源去耦电路的电源布线22。

在这种情况下，使数值Ips(它被设定为输出给LSI 80的放电电流94)远远小于数值Ic(即，输入给去耦电容器21的充电电流93)是十分重要的。因此，输出值Ips与输入值Ic的电流减小比率N就被定义出来。

首先，执行电流减小分配过程51，以获得电流减小比率N。在此过程51期间，由用户输入的电流减小比率N被读出并被发送给接下来的去耦电感计算过程52。

在去耦电感计算过程52期间，去耦电容器21的等效电容C被从去耦电容器信息49中提取出来，并且计算去耦电容器21输入值Ic的频谱Ic(f)。

该计算结果被除以电流减小比率N，并且利用表达式4就可获得输出值Ips的频谱Ips(f)。然后，覆盖了从下限频率fdw至上限频率fup的频带B(它作为设计目标)将受到检查以确定是否已建立表达式4。

Ic(f)≥N×Ips(f) …式4

另外，根据表达式4所述，这个关系与由方程5所代表的目标频带B中电源布线22的阻抗Z1与去耦电容器21的阻抗Zc之间的关系是等价的。

ZI≥N×Zc …式5

图9A和9B用于说明由图8中的电源布线和去耦电容器所提供的阻抗频率特性。

频率特性27(实线)表示去耦电容器21的阻抗Zc的绝对值。如上所述，去耦电容器21的等效电路模型采用了串联电路结构(电容Cp、电阻Rp和电感Lp)(见图3)。

这样，在以去耦电容器21的自谐振频率f0为边界的情况下，频率特性27(实线)在一个频率区域(fdec≥f0)中表现为感性，而在另一个频率区域(fedc≤f0)中则表现为容性。因此，表达式5的成立条件就是要为电源布线22的去耦电感L建立表达式6和7中的关系。

L≥N×Lp ：(fdec≥f0) …式6

L≥N／{(2πfdec)2×Cp}：(fedc≤f0) …式7

下限频率fdw是利用电源去耦电路进行EMI衰减的目标频带B的下限值。可通过以下方式来确定下限频率fdw。首先，由于如果低于用于EMI规则限制的目标频带中的下限值，则下限频率fdw不受限制，所以只能采用高于下限值的数值作为下限频率fdec。

另外，只要检查一下它的频谱，就可发现由电磁波引起的EMI基本上都含有与LSI 80的操作频率相伴随的高频成份。因此，低于操作频率的频带中的EMI可被忽略，而高于限制频带的下限值或者高于LSI 80的操作频率的数值则可被采纳作为目标频带B的下限频率fdw。

例如，当前日本的EMI限制频带为30MHz至1GHz，并且当LSI80的操作频率为25MHz时，30MHz至1GHz的频带将被定义为电源去耦电路的目标频带B。这是因为30MHz是下限频率fdw。但是，当LSI 80的操作频率为50MHz时，它将被用作下限频率fdw，并且50MHz至1GHz的频带将被作为目标频带B。

布线宽度确定过程53与去耦电感计算过程52并行执行。在布线宽度确定过程53期间，从LSI库10获得用于寄存LSI80的平均消耗电流Iave，并且确定了满足表达式8的电源布线22的布线宽度。

W≥K×Iave …式8其中K代表了被允许流过平均消耗电流Iave的单位电流的布线宽度W的最小值，

接下来，通过利用分别在布线宽度确定过程53和去耦电感计算过程52中所获得的布线宽度W和去耦电感L而执行布线长度确定过程54。在布线长度确定过程54中，系统利用布线宽度W对PCB库30进行检查，并且根据相关印刷电路板的布线结构获得了单位电感Lunit。然后，利用表达式9，通过将去耦电感L除以单位电感Lunit就可得到电源布线22的布线长度。

lp=L／Lunit …式9

此后，布线长度检查过程55通过利用在布线长度确定过程54执行期间所获得的布线长度lp而被执行。在布线长度检查过程55中，布线长度的上限值已被预先设定好，并且系统将确定布线长度lp是否大于此上限值Lmax。如果布线长度lp不大于此值(OK)，布线宽度W和布线长度lp将被归档以作为去耦电感信息59。如果布线长度lp太长(NG)，则将执行警告显示处理45以向设计者发出一个预定的警告，并且布线宽度W和布线长度lp也会被归档。

一旦线路布局得到确定，布线长度的上限值Lmax会自动提供以作为印刷电路板布线设计的限制值。然后，就可利用表达式10，通过将一个布线长度上限系数α与目标频带B中上限频率fmax的波长λ相乘，从而获得布线长度的上限值Lmax。

Lmax=α×λ …式10其中，设计者可根据他或她以前的经验而给α设定一个任意数值。

因此，用于印刷电路板上电源布线22的去耦电感信息59就得到确定，并被与用来设计电源去耦电路所需的其它信息一起发送给电路设计结果输出单元60(见图1)。电路设计结果输出单元60把LSI80的各个电源端的所需设计结果信息输出给显示设备、存储设备、或者另一个存储设备(图中都未示出)。

设计结果信息包括去耦电容器信息(部件名称，包括部件号，电容、电阻及电感)和去耦电感信息(电源布线的布线结构、布线长度以及布线宽度)。因此，当设计结果被一自动布线设备(即，所谓的CAD)(未示出)读出时，则印刷电路板上所有LSI的电源布线22都可得到自动布置。

图10是用于图8所示电源布线的布线布局的一个局部放大图。

在此布线布局中显示了一个与直流电源92相连的主干线96、两个从主干线96分支出来的分支线97以及与分支线97相连的去耦电容器21。

设计者预先为所有的LSI 80和主干线96确定好线路布局，并利用电路设计结果来设计分支线97和去耦电容器21。在此线路布局中，分支线97被按照之字型设计布置，其目的是为了减少其布局面积。

图11A和11B是局部放大图，它显示出了用于图10所示线路布局的另一个设计实例。图11A中显示出了一条涡旋型分支线，而图11B中则显示出了一条螺旋型分支线。

在这些布线布局中，分支线98或99被形成于不同的高度上，从而提供出一个由两个布线图形组成的双层结构。

图11A中的分支线98是这样设计的，即，在衬底层一面上的布线图形98A被从中心向周边形成为涡旋状，并通过一个通孔61与另一面上的布线图形98B相连。而图11B中的分支线99则是这样设计的，即，布线图形99A通过通孔98C与另一个布线图形99B相连，从而形成了一个整体具有螺旋形状的线。

如上所述，负载电容Ce是作为LSI 80的各门电路的内部负载电容Ci与LSI 80的外部负载电容Co之和而获得的。但是，事实上，并不是全部门电路都在同一时间上进行操作。相反地，将外部输入信号与内部时钟信号混合起来以使各门电路按照不同的操作周期进行顺序操作从而达到给各负载电容充电或放电的目的却是十分正常的。因此，最好采用正常操作值以作为负载电容Ce。

图12用于说明图7所示LSI库预备单元的另一个实例。

LSI库预备单元含有一个表87，在该表中，根据各门的操作周期86而安排有门电路(门1、2、…和n)的操作组合。当表87在另一个LSI等效电容计算过程执行期间得到检查时，得到用于各操作定时86的负载电容Ce。

在所获得的负载电容Ce之中可以选择一个最大值88和一个平均值89。因此，其等效电容Ce的获得过程就比利用前面所述的LSI等效电容计算过程来获得等效电容的过程更为实用。而且也不需使用大于所需值的粗略估计值。

现在将对去耦电容器的等效电路模型的另一个实例进行说明。

在这个模型中，连接焊盘(它是印刷电路板的布线图形之一，并且与去耦电容器21相连接)的电感也已被预先获得。然后，下面的表达式11被采纳以将连接焊盘的电感与电感器24的电感Lp相加起来。

Lpp=Lp+Lpad …式11

根据这个等效电路模型，新的电感Lpp(它是通过相加而获得的结果)可被定义作为去耦电容器信息49，并可被保存在去耦电容器库20之中。因此，可在设计时将印刷电路板的连接焊点上的效果考虑在内，作为结果，电源布线的布线长度lp可以是一个小的数值，它几乎与实际值完全相等。

根据以上的详细说明，在根据本发明所述的用于设计电源去耦电路的方法中，可以根据LSI的门电路的负载电容来自动选择一个最佳的去耦电容器。另外，由于电源布线去耦电感的阻抗可被设定成高于去耦电容器的阻抗，并且由于各LSI的最佳布线长度都可得到确定，所以就可以实现电源去耦电路的实用设计。

尽管对本发明所做的说明是参考具体实施例来进行的，但不能因此就将上述说明的意图看成是对本发明应用的任何一种限制。另外，在参考附图阅读本发明的说明书时，对上述实施例的各种修改对于本领域的技术人员都是显而易见的，因此，以下的附加权利要求涵盖了在本发明实际范围之内的各种修改或实施例。

Claims

1．一种电源去耦电路设计方法，用于电源布线的印刷电路板布线图形，该电源布线从半导体集成电路的电源端伸出到电源层或主电源线；还用于一种印刷电路板，其中通过所述电源层和主电源线之一向该印刷电路板提供直流；以及用于设计去耦电容器，其位于所述电源端和接地层或用于印刷电路板的接地布线之间，该方法包括如下步骤：

根据所述半导体集成电路的操作，事先设置从直流电源流向所述电源端的电荷量、所述直流的直流电压和所述电源端的端电压、在所述电源去耦电路中允许的电压变化、以及伴随所述半导体集成电路操作的高频电流成分中电流减小的比率；

将所述电荷量除以所述端电压，以获得所述半导体集成电路的负载电容；

将所述直流电压与所述负载电容相乘，并将乘积除以所述允许的电压变化；

用所述相除的结果设计所述电源去耦电容器；

将所述电流减少的比率乘上由所述电源去耦电容器得到的阻抗；和

用采用所述相乘的结果得到的电源去耦电感器设计所述印刷电路板布线图形。

2．根据权利要求1所述的电源去耦电路设计方法，其中所述负载电容是加载到所述半导体集成电路输出端的外部负载电容与构成所述半导体集成电路的各所述门电路内部负载电容之和。

3．根据权利要求2所述的电源去耦电路设计方法，其中所述负载电容是所述外部负载电容与所述内部负载电容之和的最大值，对于所述半导体集成电路在多个操作定时对负载电容进行充电。

4．根据权利要求2所述的电源去耦电路设计方法，其中所述负载电容是所述外部负载电容与所述内部负载电容之和的平均值，对于所述半导体集成电路在多个操作定时对负载电容进行充电。

5．根据权利要求1所述的电源去耦电路设计方法，其中当被设计的目标频带的下限频率被设置为等于或低于所述电源去耦电容器的自谐振频率时，所述电源去耦电感器用容抗值确定，该容抗值是所述电源去耦电容器的阻抗。

6．根据权利要求1所述的电源去耦电路设计方法，其中当被设计的目标频带的下限频率被设置为等于或高于所述电源去耦电容器的自谐振频率时，所述电源去耦电感器用感抗值确定，该感抗值是所述电源去耦电容器的阻抗。

7．根据权利要求6所述的电源去耦电路设计方法，其中所述电源去耦电感器由阻抗确定，该阻抗是所述电源去耦电容器的一系列电感分量与用于连接所述电源去耦电容器的焊盘的电感之和。

8．根据权利要求1所述的电源去耦电路设计方法，其中所述印刷电路板布线图形的布线长度由从所述印刷电路板布线图形的导体粗细所得到的电感值、布线宽度、以及介电部分的厚度和所述介电部分的导磁率决定。