JP5664649B2 - コンデンサ配置支援方法及びコンデンサ配置支援装置 - Google Patents

Description

本発明は、コンデンサ配置支援方法及びコンデンサ配置支援装置に関する。

ディジタル回路では、ディジタルＩＣ（以下、単に「ＩＣ」という）の電源インピーダンスを下げるとともに、ノイズを除去するために、ＩＣの電源端子周辺にデカップリングコンデンサ（以下、単に「コンデンサ」ともいう）が使用される（例えば非特許文献１参照）。通常、電圧変動を抑制する観点から、電源インピーダンスは低い方がよく、よってデカップリングコンデンサのインピーダンスも低い方が望ましいため、ＩＣが必要とする電源インピーダンスに応じて十分な静電容量を持ったコンデンサが使用される。ところが、数ＭＨｚ以上の高周波領域では、コンデンサが持つ微小な等価直列インダクタンス（ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）、以下「ＥＳＬ_ｃａｐ」という）の影響により、静電容量だけではインピーダンスが下がらなくなる。このため、ＥＳＬ_ｃａｐの小さいコンデンサが高周波領域では適している。

また、高周波領域では、ＥＳＬ_ｃａｐの他に、ＩＣの電源端子とコンデンサとをつなぐ配線のインダクタンス（以下「ＥＳＬ_ｐｃｂ」という）も問題となる（例えば非特許文献２参照）。このため、図１３に示されるように、電源インピーダンスは、通常、数ＭＨｚ（図１３では約４．３ＭＨｚ）を境にして、低周波側では、コンデンサの静電容量により周波数が高くなるにしたがって低くなるが、高周波側では、周波数が高くなるほど高くなる傾向を示す。高周波側でインピーダンスが高くなる主要因としては、上述したＥＳＬ_ｃａｐとＥＳＬ_ｐｃｂが挙げられる。よって、数ＭＨｚ以上の高周波領域で低い電源インピーダンスを得るためには、ＥＳＬ_ｃａｐとＥＳＬ_ｐｃｂとを低減する必要がある。

矢口貴宏、「プリント配線板のパワーインテグリティ設計」、エレクトロニクス実装学会誌、ｖｏｌ．１２、Ｎｏ．３、２００９ 久保寺忠、「高速ディジタル回路実装ノウハウ」、ＣＱ出版社、２００２、第８章

ところで、配線のインダクタンスＥＳＬ_ｐｃｂは、簡単な計算では導出できないため、電源インピーダンスを目標値（以下「ターゲットインピーダンス」という）以下になるように設計する際の支障となっていた。また、電源インピーダンスをターゲットインピーダンス以下となるように設計するには、コンデンサの配置も問題となる。これは、コンデンサの配置によって、ＩＣとコンデンサとをつなぐ配線の形状が異なるため、ＥＳＬ_ｐｃｂが異なるためである。

そのため、従来の手法では、一旦コンデンサの配置を決めた後、電源インピーダンスを計算し、電源インピーダンスがターゲットインピーダンスを満たさない場合は、コンデンサの配置を変更し、再度電源インピーダンスを計算するなどの試行錯誤が必要であった。また、このようにコンデンサの配置を適切に変更するには熟練した技術が必要であった。そのため、これらの要因が、電子回路基板の開発期間の短縮やコスト削減の妨げとなっていた。そこで、試行錯誤を重ねることなく、簡易に、コンデンサの適切な配置を設定することができる技術が望まれていた。

本発明は、上記問題点を解消する為になされたものであり、試行錯誤を重ねることなく、より簡易に、コンデンサの適切な配置を設定することが可能なコンデンサ配置支援方法及びコンデンサ配置支援装置を提供することを目的とする。

本発明に係るコンデンサ配置支援方法は、ＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みに基づいて、該電源配線の単位長さ当たりのインダクタンスを演算する単位インダクタンス演算ステップと、電源配線の単位長さ当たりのインダクタンス及び電源配線の配線長に応じて定まる電源配線のインダクタンスから求められるインピーダンスと、コンデンサのインピーダンスとの合成インピーダンスが、ターゲット周波数におけるＩＣのターゲットインピーダンス以下となる電源配線の配線長を取得する配線長取得ステップとを備えることを特徴とする。

また、本発明に係るコンデンサ配置支援装置は、ＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みに基づいて、該電源配線の単位長さ当たりのインダクタンスを演算する単位インダクタンス演算手段と、電源配線の単位長さ当たりのインダクタンス及び電源配線の配線長に応じて定まる電源配線のインダクタンスから求められるインピーダンスと、コンデンサのインピーダンスとの合成インピーダンスが、ターゲット周波数におけるＩＣのターゲットインピーダンス以下となる電源配線の配線長を取得する配線長取得手段とを備えることを特徴とする。

本発明に係るコンデンサ配置支援方法又はコンデンサ配置支援装置によれば、電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みに基づいて、該電源配線の単位長さ当たりのインダクタンスが算出される。よって、高度なシミュレーションなどを用いることなく、簡易に電源配線のインダクタンスを求めることができる。また、電源配線の単位長さ当たりのインダクタンス及び電源配線の配線長に応じて定まる電源配線のインダクタンスから求められるインピーダンスと、コンデンサのインピーダンスとの合成インピーダンスが、ターゲット周波数におけるＩＣのターゲットインピーダンス以下となる電源配線の配線長が取得される。すなわち、コンデンサの配置可能な範囲を予め把握した上で、配置を設定することができる。よって、試行錯誤を重ねることなく、より簡易に、コンデンサの適切な配置を設定することが可能となる。その結果、コンデンサが実装される配線基板の開発期間を短縮でき、開発コストを低減することが可能となる。

本発明に係るコンデンサ配置支援方法では、単位インダクタンス演算ステップにおいて、次式（１）に基づいて、電源配線の単位長さ当たりのインダクタンスＬ_０（Ｈ／ｍ、以下同じ）を演算することが好ましい。

ただし、ｈ（ｍ、以下同じ）は誘電体の厚み、ｗ（ｍ、以下同じ）は電源配線の幅、μ_０は真空の透磁率

また、本発明に係るコンデンサ配置支援装置では、単位インダクタンス演算手段が、次式（１）に基づいて、電源配線の単位長さ当たりのインダクタンスＬ_０を演算することが好ましい。

ただし、ｈは誘電体の厚み、ｗは電源配線の幅、μ_０は真空の透磁率

この場合、比較的簡易な式（１）を用いることにより、電源配線の単位長さ当たりのインダクタンスＬ_０を求めることができる。よって、高度なシミュレーションなどを用いることなく、より簡易に電源配線のインダクタンスを求めることが可能となる。

本発明に係るコンデンサ配置支援方法では、単位インダクタンス演算ステップにおいて、次式（２）に基づいて、電源配線の単位長さ当たりのインダクタンスＬ_０を演算することが好ましい。

ただし、ｈは誘電体の厚み、ｗは電源配線の幅、μ_０は真空の透磁率

また、本発明に係るコンデンサ配置支援装置では、単位インダクタンス演算手段が、次式（２）に基づいて、電源配線の単位長さ当たりのインダクタンスＬ_０を演算することが好ましい。

ただし、ｈは誘電体の厚み、ｗは電源配線の幅、μ_０は真空の透磁率

この場合、高度なべき乗計算が不要なため、より簡易に電源配線の単位長さ当たりのインダクタンスを求めることができる。

本発明に係るコンデンサ配置支援方法では、コンデンサのインピーダンスが、該コンデンサの等価直列インダクタンスから求められることが好ましい。

また、本発明に係るコンデンサ配置支援装置では、コンデンサのインピーダンスが、該コンデンサの等価直列インダクタンスから求められることが好ましい。

このようにすれば、コンデンサのインピーダンスを算出する際に、等価直列インダクタンス（ＥＳＬ_ｃａｐ）のみを考慮すればよいため、演算がより簡単になる。

本発明に係るコンデンサ配置支援方法は、ＩＣの電源端子とコンデンサとを接続する電源配線の幅、該電源配線とグランドプレーンとの間に設けられる誘電体の厚み、コンデンサのインピーダンス、及び、ターゲット周波数におけるＩＣのターゲットインピーダンスの入力を受付ける入力ステップと、入力ステップにおいて入力された、電源配線の幅ｗ、誘電体の厚みｈ、コンデンサのインピーダンスＺ_ｃ（Ω、以下同じ）、ターゲット周波数ｆ_Ｔ（Ｈｚ、以下同じ）におけるＩＣのターゲットインピーダンスＺ_Ｔ（Ω、以下同じ）から、次式（３）に基づいて、電源配線の最大許容配線長ｌ_ｍａｘ（ｍ、以下同じ）を演算する最大許容配線長演算ステップと、

ただし、μ_０は真空の透磁率
最大許容配線長演算ステップにおいて算出された最大許容配線長を表示する表示ステップとを備えることを特徴とする。

また、本発明に係るコンデンサ配置支援装置は、ＩＣの電源端子とコンデンサとを接続する電源配線の幅、該電源配線とグランドプレーンとの間に設けられる誘電体の厚み、コンデンサのインピーダンス、及び、ターゲット周波数におけるＩＣのターゲットインピーダンスの入力を受付ける入力手段と、入力手段により入力された、電源配線の幅ｗ、誘電体の厚みｈ、コンデンサのインピーダンスＺ_ｃ、ターゲット周波数ｆ_ＴにおけるＩＣのターゲットインピーダンスＺ_Ｔから、次式（３）に基づいて、電源配線の最大許容配線長ｌ_ｍａｘを演算する最大許容配線長演算手段と、

ただし、μ_０は真空の透磁率
最大許容配線長演算手段により算出された最大許容配線長を表示する表示手段とを備えることを特徴とする。

本発明に係るコンデンサ配置支援方法、又はコンデンサ配置支援装置によれば、電源配線の幅や誘電体の厚みなどの所定のデータが入力されると、上式（３）から、電源配線の最大許容配線長、すなわち、コンデンサを配置することが可能な範囲が直接算出されて表示される。よって、試行錯誤を重ねることなく、より簡易に、コンデンサの適切な配置を設定することが可能となる。その結果、コンデンサが実装される配線基板の開発期間をより短縮でき、開発コストをより低減することが可能となる。

本発明に係るコンデンサ配置支援方法では、最大許容配線長演算ステップにおいて、上式（３）に代えて、次式（４）に基づいて、最大許容配線長ｌ_ｍａｘを演算することが好ましい。

また、本発明に係るコンデンサ配置支援装置では、最大許容配線長演算手段が、上式（３）に代えて、次式（４）に基づいて、最大許容配線長ｌ_ｍａｘを演算することが好ましい。

この場合、高度なべき乗計算が不要なため、より簡易に最大許容配線長を求めることができる。

本発明に係るコンデンサ配置支援方法では、最大許容配線長演算ステップにおいて、

ただし、μ_０は真空の透磁率（４π×１０^−７）
として最大許容配線長を演算することが好ましい。

また、本発明に係るコンデンサ配置支援装置では、最大許容配線長演算手段が、

ただし、μ_０は真空の透磁率（４π×１０^−７）
として最大許容配線長を演算することが好ましい。

このようにすれば、最大許容配線長を求めるための演算式がより簡略化されるため、演算をより簡易に行うことができる。

本発明に係るコンデンサ配置支援方法では、最大許容配線長演算ステップにおいて、コンデンサのインピーダンスＺ_ｃを

ただし、ＥＳＬ_ｃａｐはコンデンサの等価直列インダクタンス
として最大許容配線長を演算することが好ましい。

また、本発明に係るコンデンサ配置支援装置では、最大許容配線長演算手段が、コンデンサのインピーダンスＺ_ｃを

ただし、ＥＳＬ_ｃａｐはコンデンサの等価直列インダクタンス
として最大許容配線長を演算することが好ましい。

このようにすれば、最大許容配線長を演算する際に、コンデンサのインピーダンスに関し、等価直列インダクタンス（ＥＳＬ_ｃａｐ）のみを考慮すればよいため、演算がより簡単になる。

本発明によれば、試行錯誤を重ねることなく、より簡易に、コンデンサの適切な配置を設定することが可能となる。

第１実施形態に係るコンデンサ配置支援装置の構成を示すブロック図である。 電源配線の一例を示す図である。 合成インピーダンスを説明するための図である。 電源配線の最大許容配線長を示す図である。 第１実施形態に係るコンデンサ配置支援装置による配線長取得処理の処理手順を示すフローチャートである。 第２実施形態に係るコンデンサ配置支援装置の構成を示すブロック図である。 第２実施形態に係るコンデンサ配置支援装置による最大許容配線長演算処理の処理手順を示すフローチャートである。 実施例１の測定結果を示す図である。 実施例２の測定結果を示す図である。 実施例３の測定結果を示す図である。 実施例４の測定結果を示す図である。 実施例５の測定結果を示す図である。 電源インピーダンスの周波数特性を示す図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。

（第１実施形態）
まず、図１を用いて、第１実施形態に係るコンデンサ配置支援装置１の構成について説明する。図１は、コンデンサ配置支援装置１の構成を示すブロック図である。

コンデンサ配置支援装置１は、電源配線の幅や電源配線とグランドプレーンとの間の誘電体の厚みなどの所定のデータに基づいて、ターゲットインピーダンス以下となるように、デカップリングコンデンサを配置することができる範囲（電源配線長）を提示することにより、配線基板の設計を支援するものである。そのために、コンデンサ配置支援装置１は、入力部１０、情報処理ユニット２０、及び、表示部３０を備えている。また、情報処理ユニット２０は、単位インダクタンス演算部２１、及び配線長取得部２２を有している。以下、各構成について詳細に説明する。

なお、ここでは、図２に示される電源配線１００にコンデンサ１２０を配置する場合を例にして説明する。電源配線１００は、例えば銅箔などから形成されている。電源配線１００は、グランドプレーンに対して誘電体（基板）を介してマイクロストリップ線路状に形成されている。電源配線１００の幅をｗ、電源配線１００とグランドプレーンとの間に設けられた誘電体の厚み（電源配線１００とグランドプレーンとの基板厚み方向の距離）をｈとする。電源配線１００には、ディジタルＩＣ１１０の電源端子１１０ａ及びコンデンサ１２０の第１端子１２０ａが接続される。なお、コンデンサ１２０の第２端子１２０ｂは、ビア１３０を介してグランドプレーンに接続される。

コンデンサ１２０は、ＩＣ１１０の動作に必要な電気を供給するとともに、電源配線１００を経由して入り込むノイズや、ＩＣ１１０の動作により発生するノイズを除去する。ここで、コンデンサ１２０は、数ＭＨｚ以下の低周波域のインピーダンスを下げるに十分な静電容量を持ち、かつ数ＭＨｚ以上の高周波域のインピーダンスを下げることを妨げるＥＳＬ_ｃａｐを持つものとする。また、ＩＣ１１０の電源に要求されるターゲットインピーダンスＺ_Ｔと、このターゲットインピーダンスＺ_Ｔを満足させる周波数の上限（ターゲット周波数ｆ_Ｔ）は予め開示されているものとする。

入力部１０は、例えば、キーボードやタッチパネルなどから構成され、ユーザから入力される電源配線１００の幅ｗ（ｍ、以下同じ）、電源配線１００とグランドプレーンとの間の誘電体の厚みｈ（ｍ、以下同じ）、コンデンサ１２０のインピーダンスＺ_ｃ（Ω、以下同じ）（又はＥＳＬ_ｃａｐ（Ｈ、以下同じ））、ＩＣ１１０のターゲット周波数ｆ_Ｔ（Ｈｚ、以下同じ）やターゲットインピーダンスＺ_Ｔ（Ω、以下同じ）などのデータを受け付ける。なお、これらのデータは、予め入力され、メモリに記憶されていてもよい。

情報処理ユニット２０は、入力部１０により受け付けられた電願配線１００の幅ｗや誘電体の厚みｈなどのデータから、演算式に従ってコンデンサ１２０を配置することができる範囲（配線長）を演算するものである。情報処理ユニット２０は、受け付けられた入力データに対して演算処理を行うマイクロプロセッサ、該マイクロプロセッサに各処理を実行させるためのプログラム（演算式を含む）やデータを記憶するＲＯＭ、演算結果などの各種データを一時的に記憶するＲＡＭ等により構成されている。情報処理ユニット２０では、ＲＯＭに記憶されているプログラムが、マイクロプロセッサによって実行されることにより、単位インダクタンス演算部２１及び配線長取得部２２の機能が実現される。

単位インダクタンス演算部２１は、ＩＣ１１０の電源端子１１０ａとコンデンサ１２０とを接続する電源配線１００の断面寸法、すなわち、電源配線１００の幅ｗ、及び誘電体の厚みｈから、次式（１）に基づいて、電源配線１００の単位長さ当たりのインダクタンスＬ_０（Ｈ／ｍ、以下同じ）を演算する。

ただし、μ_０は真空の透磁率
すなわち、単位インダクタンス演算部２１は、請求の範囲に記載の単位インダクタンス演算手段として機能する。なお、算出された電源配線１００の単位長さ当たりのインダクタンスＬ_０は、配線長取得部２２に出力される。

配線長取得部２２は、電源配線１００の単位長さ当たりのインダクタンスＬ_０及び電源配線１００の配線長ｌ（ｍ、以下同じ）に応じて定まる電源配線１００のインダクタンスから求められるインピーダンスＺ_ｐと、コンデンサ１２０のインピーダンスＺ_Ｃとの合成インピーダンス（以下「電源インピーダンス」ともいう）Ｚ_ａｌｌ（Ω、以下同じ）を求める。また、配線長取得部２２は、求められた合成インピーダンスＺ_ａｌｌが、ターゲット周波数ｆ_ＴにおけるＩＣ１１０のターゲットインピーダンスＺ_Ｔ以下となる電源配線１００の配線長ｌを取得する。すなわち、配線長取得部２２は、請求の範囲に記載の配線長取得手段として機能する。以下、より具体的に説明する。

ＩＣ１１０の電源インピーダンスＺ_ａｌｌ（Ω、以下同じ）の高周波部分は、図３に示すように、ＩＣ１１０とコンデンサ１２０とをつなぐ電源配線１００のインピーダンスＺ_ｐ（Ω、以下同じ）と、コンデンサ１２０のインピーダンスＺ_ｃとを直列接続したインピーダンスで近似することができる。ここで、電源配線１００のインピーダンスＺ_ｐは、コンデンサ１２０が接続されている場合、電源配線１００の長さが波長に比べて十分短い高周波域では、電源配線１００の単位長さ当たりのインダクタンスＬ_０に電源配線１００の配線長ｌ（ｍ、以下同じ）を乗算した値で近似することができる。これは、数ＭＨｚ以上の高周波域ではコンデンサ１２０がショートとみなせるためである。

そこで、式（１）を元に、電源インピーダンスＺ_ａｌｌをインピーダンスの大きさだけを考慮して計算すると、次式（７）のようになる。

式（７）を変形して、電源配線１００の配線長（コンデンサ１２０とＩＣ１１０の電源端子１１０ａとの距離）ｌについて求めると、次式（８）のようになる。

式（８）から、電源インピーダンスＺ_ａｌｌを、ターゲット周波数ｆ_Ｔにおいて、ターゲットインピーダンスＺ_Ｔよりも小さくするには、電源配線１００の配線長ｌを次式（３）の最大許容配線長ｌ_ｍａｘ（ｍ、以下同じ）以下にすればよいことがわかる。

すなわち、図４に示されるように、電源配線１００の配線長ｌを、式（３）から求められた最大許容配線長ｌ_ｍａｘ以下とすることにより、電源インピーダンスがターゲットインピーダンスＺ_Ｔ以下になるようにコンデンサ１２０の配置を設定することができる。

ここで、μ_０に数値（４π×１０^−７）を代入し、概数で表し、式（３）を簡略化すると、次式（９）となる。

また、数ＭＨｚ以上の高周波域では、コンデンサ１２０のインピーダンスＺ_ｃは、ＥＳＬ_ｃａｐ（Ｈ、以下同じ）に支配されると考えられるため、次式（６）で表すことができる。

ここで、式（６）を上式（３）に反映させると、次式（１０）となる。

一方、式（６）を上式（９）に反映させると、次式（１１）となる。

よって、上式（３）に代えて、より簡略化された上式（９）（１０）又は（１１）を用いて最大許容配線長ｌ_ｍａｘを演算し、電源配線１００の配線長ｌが最大許容配線長ｌ_ｍａｘ以下となるようにコンデンサ１２０を配置することによっても、電源インピーダンスがターゲットインピーダンスＺ_Ｔ以下になるように設計することができる。なお、算出された最大許容配線長ｌ_ｍａｘは、表示部３０に出力される。

表示部３０は、例えば、ＬＣＤディスプレイなどから構成され、入力部１０によって受け付けられた入力データや、最大許容配線長ｌ_ｍａｘなどの演算結果を表示する。

次に、図５を参照しつつ、コンデンサ配置支援装置１の動作、及びコンデンサ配置支援方法について説明する。図５は、コンデンサ配置支援装置１による配線長取得処理の処理手順を示すフローチャートである。

ステップＳ１００では、ユーザから入力される電源配線１００の幅ｗ、電源配線１００とグランドプレーンとの間の誘電体の厚みｈ、コンデンサ１２０のインピーダンスＺ_Ｃ（又はＥＳＬ_ｃａｐ）、ＩＣ１１０のターゲット周波数ｆ_ＴやターゲットインピーダンスＺ_Ｔなどのデータが受け付けられる。

次に、ステップＳ１０２（請求の範囲に記載の単位インダクタンス演算ステップに相当）では、ステップＳ１００で受け付けられた、ＩＣ１１０の電源端子１１０ａとコンデンサ１２０とを接続する電源配線１００の幅ｗ、及び誘電体の厚みｈから、次式（１）に基づいて、電源配線１００の単位長さ当たりのインダクタンスＬ_０が演算される。

続くステップＳ１０４（請求の範囲に記載の配線長取得ステップに相当）では、まず、ステップＳ１０２で算出された電源配線１００の単位長さ当たりのインダクタンスＬ_０、及び電源配線１００の配線長ｌに応じて定まる電源配線１００のインダクタンスから求められるインピーダンスＺ_ｐと、コンデンサ１２０のインピーダンスＺ_Ｃとの合成インピーダンス（電源インピーダンス）Ｚ_ａｌｌが求められる。そして、求められた合成インピーダンスＺ_ａｌｌが、ターゲット周波数ｆ_ＴにおけるＩＣ１１０のターゲットインピーダンスＺ_Ｔ以下となる電源配線１００の配線長ｌが取得される。

より具体的には、まず、電源配線１００の単位長さ当たりのインダクタンスＬ_０（上式（１））を元に、合成インピーダンスＺ_ａｌｌを計算すると次式（７）となる。

次に、式（７）を変形して、電源配線１００の配線長ｌについて求めると、次式（８）となる。

そして、電源インピーダンスＺ_ａｌｌを、ターゲット周波数ｆ_Ｔにおいて、ターゲットインピーダンスＺ_Ｔよりも小さくするために要求される、電源配線１００の配線長ｌの最大許容配線長ｌ_ｍａｘが次式（３）から取得される。

なお、ステップＳ１０４では、式（３）に代えて、より簡略化された上式（９）（１０）又は（１１）を用いて、配線長ｌの最大許容配線長ｌ_ｍａｘを取得してもよい。

続くステップＳ１０６では、ステップＳ１０４で取得された最大許容配線長ｌ_ｍａｘなどの結果が表示される（図４参照）。

本実施形態によれば、電源配線１００の幅ｗ、及び電源配線１００とグランドプレーンとの間に設けられた誘電体の厚みｈに基づいて、電源配線１００の単位長さ当たりのインダクタンスＬ_０が算出される。よって、高度なシミュレーションなどを用いることなく、簡易に電源配線１００のインダクタンスを求めることができる。また、電源配線１００の単位長さ当たりのインダクタンスＬ_０及び電源配線１００の配線長ｌに応じて定まる電源配線１００のインダクタンスから求められるインピーダンスＺ_ｐと、コンデンサ１２０のインピーダンスＺ_ｃとの合成インピーダンスＺ_ａｌｌが、ターゲット周波数ｆ_ＴにおけるＩＣ１１０のターゲットインピーダンスＺＴ以下となる電源配線１００の配線長ｌが取得される。すなわち、コンデンサ１２０の配置可能な範囲を予め把握した上で、配置を設定することができる。よって、試行錯誤を重ねることなく、より簡易に、コンデンサ１２０の適切な配置を設定することが可能となる。その結果、コンデンサ１２０が実装される配線基板の開発期間を短縮でき、開発コストを低減することが可能となる。

また、本実施形態によれば、比較的簡易な上式（１）を用いることにより、電源配線１００の単位長さ当たりのインダクタンスＬ_０を求めることができる。よって、高度なシミュレーションなどを用いることなく、より簡易に電源配線１００のインダクタンスを求めることが可能となる。

また、本実施形態によれば、コンデンサ１２０のインピーダンスを、上式（６）で置き換えることができるため、コンデンサ１２０のインピーダンスを算出する際に、ＥＳＬ_ｃａｐのみを考慮すればよく、演算をより簡単にすることができる。

次に、第１実施形態の変形例について説明する。上式（１）は、比較的精度が要求されない場合には、次式（２）のように簡略化することができる。

そのため、上式（１）に代えて、式（２）を用いて電源配線１００の単位長さ当たりのインダクタンスＬ_０を算出してもよい。

また、式（２）を元に、上述した各式（３）（７）（８）（９）〜（１１）を変形すると、次のように表される。すなわち、上式（７）は、次式（１２）となる。

上式（８）は、次式（１３）となる。

上式（３）は、次式（４）となる。

上式（９）は、次式（１４）となる。

上式（１０）は、次式（１５）となる。

上式（１１）は、次式（１６）となる。

そのため、上式（３）に代えて、式（４）（１４）〜（１６）のいずれかを用いて最大許容配線長ｌ_ｍａｘを算出してもよい。

本変形例によれば、高度なべき乗計算が不要なため、演算をより簡易に行うことができる。

（第２実施形態）
次に、図６を用いて、第２実施形態に係るコンデンサ配置支援装置２の構成について説明する。図６は、コンデンサ配置支援装置２の構成を示すブロック図である。なお、図６において第１実施形態と同一又は同等の構成要素については同一の符号が付されている。

コンデンサ配置支援装置２は、情報処理ユニット２０が、単位インダクタンス演算部２１及び配線長取得部２２に代えて、最大許容配線長演算部２３を備えている点で、上述したコンデンサ配置支援装置１と異なっている。その他の構成は、上述したコンデンサ配置支援装置１と同一または同様であるので、ここでは詳細な説明を省略する。なお、本実施形態において、入力部１０は請求の範囲に記載の入力手段として機能し、表示部３０は請求の範囲に記載の表示手段として機能する。

最大許容配線長演算部２３は、入力部１０により入力された、電源配線１００の幅ｗ、電源配線１００とグランドプレーンとの間に設けられた誘電体の厚みｈ、コンデンサ１２０のインピーダンスＺ_ｃ（又はＥＳＬ_ｃａｐ）、ターゲット周波数ｆ_ＴにおけるＩＣ１１０のターゲットインピーダンスＺ_Ｔから、次式（３）に基づいて、電源配線１００の最大許容配線長ｌ_ｍａｘを演算する。

すなわち、最大許容配線長演算部２３は、請求の範囲に記載の最大許容配線長演算手段として機能する。

なお、上式（３）に代えて、より簡略化された上式（９）（１０）又は（１１）を用いて最大許容配線長ｌ_ｍａｘを算出してもよい。また、算出された最大許容配線長ｌ_ｍａｘなどの演算結果は、表示部３０によって表示される。

次に、図７を参照しつつ、コンデンサ配置支援装置２の動作、及びコンデンサ配置支援方法について説明する。図７は、コンデンサ配置支援装置２による最大配線長演算処理の処理手順を示すフローチャートである。

ステップＳ２００では、ユーザから入力される電源配線１００の幅ｗ、電源配線１００とグランドプレーンとの間の誘電体の厚みｈ、コンデンサ１２０のインピーダンスＺ_ｃ（又はＥＳＬ_ｃａｐ）、ＩＣ１１０のターゲット周波数ｆ_ＴやターゲットインピーダンスＺ_Ｔなどのデータが受け付けられる。

ステップＳ２０２（請求の範囲に記載の最大許容配線長演算ステップに相当）では、ステップＳ２００で受け付けられた、電源配線１００の幅ｗ、誘電体の厚みｈ、コンデンサ１２０のインピーダンスＺ_ｃ（又はＥＳＬ_ｃａｐ）、ターゲット周波数ｆ_ＴにおけるＩＣ１１０のターゲットインピーダンスＺ_Ｔから、次式（３）（又は上式（９）（１０）（１１））に基づいて、電源配線１００の最大許容配線長ｌ_ｍａｘが演算される。

設計者は、配線長ｌが最大許容配線長ｌ_ｍａｘ以下になるようにコンデンサ１２０を配置することにより、電源インピーダンスがターゲットインピーダンスＺ_Ｔ以下となるように設計することができる。

続くステップＳ２０４では、ステップＳ２０２で算出された最大許容配線長ｌ_ｍａｘなどの結果が表示される（図４参照）。

本実施形態によれば、電源配線１００の幅ｗや誘電体の厚みｈなどの所定のデータが入力されると、上式（３）から、電源配線１００の最大許容配線長ｌ_ｍａｘ、すなわち、コンデンサ１２０を配置することが可能な範囲が直接算出されて表示される。よって、試行錯誤を重ねることなく、より簡易に、コンデンサ１２０の適切な配置を設定することが可能となる。その結果、コンデンサ１２０が実装される配線基板の開発期間をより短縮でき、開発コストをより低減することが可能となる。

また、本実施形態によれば、真空の透磁率μ_０を概数で表し、上式（３）を簡略化することにより、最大許容配線長ｌ_ｍａｘを求めるための演算式をより簡略化することができ、演算をより簡易に行うことが可能となる。

本実施形態によれば、コンデンサ１２０のインピーダンスＺ_ｃを上式（６）で置き換えることにより、コンデンサ１２０のインピーダンスを算出する際に、ＥＳＬ_ｃａｐのみを考慮すればよくなるため、演算をより簡易に行うことが可能となる。

ここで、本実施形態に係るコンデンサ配置支援装置２又はコンデンサ配置支援方法の効果を確認するために、電源配線１００の幅ｗ、誘電体の厚みｈ、ターゲット周波数ｆ_Ｔ、及びターゲットインピーダンスＺ_Ｔを変えて、最大許容配線長ｌ_ｍａｘを演算するとともに、その演算結果に応じてコンデンサ１２０を配置して電源インピーダンスを測定した（実施例１〜５）。図８〜図１２に、実施例１〜５のインピーダンスの測定結果を示す。図８〜図１２に示されたグラフの横軸は周波数（ＭＨｚ）であり、縦軸はインピーダンス（Ω）である。なお、測定では、１μＦの積層セラミックコンデンサを用いた。また、演算ではＥＳＬ_ｃａｐを０．６ｎＨとし、次式（１１）を用いて最大許容配線長ｌ_ｍａｘを求めた。

（実施例１）
実施例１では、４層の多層基板を想定し、幅ｗが１ｍｍ、グランドプレーンとの距離（誘電体の厚み）ｈが０．４ｍｍの電源配線１００において、ターゲット周波数ｆ_Ｔが１５０ＭＨｚでターゲットインピーダンスＺ_Ｔが２Ω以下となるように設計した。式（１１）による演算結果では、最大許容配線長ｌｍａｘは６．６ｍｍと求められた。これに応じて、測定ではＩＣ１１０の電源端子１１０ａから６．０ｍｍの位置にコンデンサ１２０を配置した。その結果、測定された電源インピーダンスは、図８に示されるように、１５０ＭＨｚで１．９Ωであり、ターゲットインピーダンスＺ_Ｔ以下となっていることが確認された。

（実施例２）
実施例２では、両面基板を想定し、幅ｗが１ｍｍ、グランドプレーンとの距離（誘電体の厚み）ｈが１．２ｍｍの電源配線１００において、ターゲット周波数ｆ_Ｔが５０ＭＨｚでターゲットインピーダンスＺ_Ｔが１．５Ω以下となるように設計した。式（１１）による演算結果では、最大許容配線長ｌ_ｍａｘは９．４ｍｍと求められた。これに応じて、測定ではＩＣ１１０の電源端子１１０ａから９．０ｍｍの位置にコンデンサ１２０を配置した。その結果、測定された電源インピーダンスは、図９に示されるように、５０ＭＨｚで１．４Ωであり、ターゲットインピーダンスＺ_Ｔ以下となっていることが確認された。

（実施例３）
実施例３では、６層の多層基板を想定し、幅ｗが２ｍｍ、グランドプレーンとの距離（誘電体の厚み）ｈが０．２ｍｍの電源配線１００において、ターゲット周波数ｆ_Ｔが１００ＭＨｚでターゲットインピーダンスＺ_Ｔが１Ω以下となるように設計した。式（１１）による演算結果では、最大許容配線長ｌ_ｍａｘは９．９ｍｍと求められた。これに応じて、測定ではＩＣ１１０の電源端子１１０ａから９．０ｍｍの位置にコンデンサ１２０を配置した。その結果、測定された電源インピーダンスは１００ＭＨｚで０．９Ωであり、ターゲットインピーダンスＺ_Ｔ以下となっていることが確認された。

（実施例４）
実施例４では、大電流が通電される電源配線を想定し、幅ｗが５ｍｍ、グランドプレーンとの距離（誘電体の厚み）ｈが０．２ｍｍの電源配線１００において、ターゲット周波数ｆ_Ｔが７０ＭＨｚでターゲットインピーダンスＺ_Ｔが０．８Ω以下となるよう設計した。式（１１）による演算結果では、最大許容配線長ｌ_ｍａｘは２１．１ｍｍと求められた。これに応じて、測定ではＩＣ１１０の電源端子１１０ａから２１．０ｍｍの位置にコンデンサ１２０を配置した。その結果、測定された電源インピーダンスは７０ＭＨｚで０．７３Ωであり、ターゲットインピーダンスＺ_Ｔ以下となっていることが確認された。

（実施例５）
実施例５では、さらに大電流が流される電源配線を想定し、幅ｗが１０ｍｍ、グランドプレーンとの距離（誘電体の厚み）ｈが０．２ｍｍである電源配線１００において、ターゲット周波数ｆ_Ｔが８０ＭＨｚでターゲットインピーダンスＺ_Ｔが０．７Ω以下となるよう設計した。式（１１）による演算結果では、最大許容配線長ｌ_ｍａｘは２０．８ｍｍと求められた。これに応じて、測定ではＩＣ１１０の電源端子１１０ａから２１．０ｍｍの位置にコンデンサを配置した。その結果、測定された電源インピーダンスは８０ＭＨｚで０．６７Ωであり、ターゲットインピーダンスＺ_Ｔ以下となっていることが確認された。以上のように、本実施形態によれば、様々な電源配線の断面寸法（幅ｗ、誘電体の厚みｈ）、ターゲットインピーダンスＺ_Ｔに対して適切な最大許容配線長ｌ_ｍａｘが得られることが確認された。

ところで、上述したように、上式（１）は、比較的精度が要求されない場合には、次式（２）のように簡略化することができる。

そこで、式（２）を用いると、上述した式（１１）は、次式（１６）と変形することができる。

よって、式（１６）を用いて最大許容配線長ｌ_ｍａｘを算出する構成としてもよい。

ここで、式（１６）を用いて、上述した実施例１〜実施例５の条件で最大許容配線長ｌ_ｍａｘを演算した結果（区別するために、以下「最大許容配線長ｌ_ｍａｘ２」という）と、式（１１）により演算した結果との比較を、表１に示す。

表１に示されるように、最大許容配線長ｌ_ｍａｘと比較して、より簡易な演算で求めることができる最大許容配線長ｌ_ｍａｘ２は、演算結果が若干小さくなる傾向がある。しかしながら、最大許容配線長ｌ_ｍａｘ２に従ってコンデンサ１２０を配置した場合には、電源インピーダンスが小さい方向、すなわち安全サイドへ動くため、許容することができる。

このように、上式（１６）を用いた場合には、上式（１１）を用いたときと比較して、精度が若干落ちるものの、容易に演算を行うことができるため、より簡易にコンデンサ１２０の適切な配置を設定することができる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記第２実施形態の変形例では、上式（１６）を用いて最大許容配線長ｌ_ｍａｘ２を算出したが、式（１６）に代えて、上式（４）（１４）又は（１５）を用いてもよい。また、例えば、電源配線１００の形状などは上記実施形態には限られない。

１，２ コンデンサ配置支援装置
１０ 入力部
２０ 情報処理ユニット
２１ 単位インダクタンス演算部
２２ 配線長取得部
２３ 最大許容配線長演算部
３０ 表示部
１００ 電源配線
１１０ ＩＣ
１２０ コンデンサ
１３０ ビア

Claims (14)

1. ＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みの入力を入力部が受付ける入力ステップと、
   前記入力ステップにおいて入力されたＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みに基づいて、該電源配線の単位長さ当たりのインダクタンスを単位インダクタンス演算部が演算する単位インダクタンス演算ステップと、
   前記電源配線の単位長さ当たりのインダクタンス及び前記電源配線の配線長に応じて定まる前記電源配線のインダクタンスから求められるインピーダンスと、前記コンデンサのインピーダンスとの合成インピーダンスが、ターゲット周波数における前記ＩＣのターゲットインピーダンス以下となる前記電源配線の配線長を配線長取得部が取得する配線長取得ステップと、
   前記配線長取得ステップにおいて算出された前記配線長を表示部が表示する表示ステップと、を備え、
   前記単位インダクタンス演算ステップでは、次式（１）に基づいて、前記電源配線の単位長さ当たりのインダクタンスＬ_０を演算することを特徴とするコンデンサ配置支援方法。
   

   

   ただし、ｈは誘電体の厚み、ｗは電源配線の幅、μ_０は真空の透磁率
2. ＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みの入力を入力部が受付ける入力ステップと、
   前記入力ステップにおいて入力されたＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みに基づいて、該電源配線の単位長さ当たりのインダクタンスを単位インダクタンス演算部が演算する単位インダクタンス演算ステップと、
   前記電源配線の単位長さ当たりのインダクタンス及び前記電源配線の配線長に応じて定まる前記電源配線のインダクタンスから求められるインピーダンスと、前記コンデンサのインピーダンスとの合成インピーダンスが、ターゲット周波数における前記ＩＣのターゲットインピーダンス以下となる前記電源配線の配線長を配線長取得部が取得する配線長取得ステップと、
   前記配線長取得ステップにおいて算出された前記配線長を表示部が表示する表示ステップと、を備え、
   前記単位インダクタンス演算ステップでは、次式（２）に基づいて、前記電源配線の単位長さ当たりのインダクタンスＬ_０を演算することを特徴とするコンデンサ配置支援方法。
   

   

   ただし、ｈは誘電体の厚み、ｗは電源配線の幅、μ_０は真空の透磁率
3. 前記コンデンサのインピーダンスは、該コンデンサの等価直列インダクタンスから求められることを特徴とする請求項１又は２に記載のコンデンサ配置支援方法。
4. ＩＣの電源端子とコンデンサとを接続する電源配線の幅、該電源配線とグランドプレーンとの間に設けられる誘電体の厚み、前記コンデンサのインピーダンス、及び、ターゲット周波数における前記ＩＣのターゲットインピーダンスの入力を入力部が受付ける入力ステップと、
   前記入力ステップにおいて入力された、前記電源配線の幅ｗ、前記誘電体の厚みｈ、前記コンデンサのインピーダンスＺ_ｃ、ターゲット周波数ｆ_Ｔにおける前記ＩＣのターゲットインピーダンスＺ_Ｔから、次式（３）に基づいて、前記電源配線の最大許容配線長ｌ_ｍａｘを最大許容配線長演算部が演算する最大許容配線長演算ステップと、
   

   

   ただし、μ_０は真空の透磁率
   前記最大許容配線長演算ステップにおいて算出された前記最大許容配線長を表示部が表示する表示ステップと、を備えることを特徴とするコンデンサ配置支援方法。
5. 前記最大許容配線長演算ステップでは、前記式（３）に代えて、次式（４）に基づいて、前記最大許容配線長ｌ_ｍａｘを演算することを特徴とする請求項４に記載のコンデンサ配置支援方法。
   

   
6. 前記最大許容配線長演算ステップでは、
   

   

   として前記最大許容配線長を演算することを特徴とする請求項４又は５に記載のコンデンサ配置支援方法。
7. 前記最大許容配線長演算ステップでは、前記コンデンサのインピーダンスＺ_ｃを
   

   

   ただし、ＥＳＬ_ｃａｐはコンデンサの等価直列インダクタンス
   として前記最大許容配線長を演算することを特徴とする請求項４〜６のいずれか１項に記載のコンデンサ配置支援方法。
8. ＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みに基づいて、該電源配線の単位長さ当たりのインダクタンスを演算する単位インダクタンス演算手段と、
   前記電源配線の単位長さ当たりのインダクタンス及び前記電源配線の配線長に応じて定まる前記電源配線のインダクタンスから求められるインピーダンスと、前記コンデンサのインピーダンスとの合成インピーダンスが、ターゲット周波数における前記ＩＣのターゲットインピーダンス以下となる前記電源配線の配線長を取得する配線長取得手段と、を備え、
   前記単位インダクタンス演算手段は、次式（１）に基づいて、前記電源配線の単位長さ当たりのインダクタンスＬ_０を演算することを特徴とするコンデンサ配置支援装置。
   

   

   ただし、ｈは誘電体の厚み、ｗは電源配線の幅、μ_０は真空の透磁率
9. ＩＣの電源端子とコンデンサとを接続する電源配線の幅、及び該電源配線とグランドプレーンとの間に設けられる誘電体の厚みに基づいて、該電源配線の単位長さ当たりのインダクタンスを演算する単位インダクタンス演算手段と、
   前記電源配線の単位長さ当たりのインダクタンス及び前記電源配線の配線長に応じて定まる前記電源配線のインダクタンスから求められるインピーダンスと、前記コンデンサのインピーダンスとの合成インピーダンスが、ターゲット周波数における前記ＩＣのターゲットインピーダンス以下となる前記電源配線の配線長を取得する配線長取得手段と、を備え、
   前記単位インダクタンス演算手段は、次式（２）に基づいて、前記電源配線の単位長さ当たりのインダクタンスＬ_０を演算することを特徴とするコンデンサ配置支援装置。
   

   

   ただし、ｈは誘電体の厚み、ｗは電源配線の幅、μ_０は真空の透磁率
10. 前記コンデンサのインピーダンスは、該コンデンサの等価直列インダクタンスから求められることを特徴とする請求項８又は９のいずれか１項に記載のコンデンサ配置支援装置。
11. ＩＣの電源端子とコンデンサとを接続する電源配線の幅、該電源配線とグランドプレーンとの間に設けられる誘電体の厚み、前記コンデンサのインピーダンス、及び、ターゲット周波数における前記ＩＣのターゲットインピーダンスの入力を受付ける入力手段と、
    前記入力手段により入力された、前記電源配線の幅ｗ、前記誘電体の厚みｈ、前記コンデンサのインピーダンスＺ_ｃ、ターゲット周波数ｆ_Ｔにおける前記ＩＣのターゲットインピーダンスＺ_Ｔから、次式（３）に基づいて、前記電源配線の最大許容配線長ｌ_ｍａｘを演算する最大許容配線長演算手段と、
    

    

    ただし、μ_０は真空の透磁率
    前記最大許容配線長演算手段により算出された前記最大許容配線長を表示する表示手段と、を備えることを特徴とするコンデンサ配置支援装置。
12. 前記最大許容配線長演算手段は、前記式（３）に代えて、次式（４）に基づいて、前記最大許容配線長ｌ_ｍａｘを演算することを特徴とする請求項１１に記載のコンデンサ配置支援装置。
    

    
13. 前記最大許容配線長演算手段は、
    

    

    として前記最大許容配線長を演算することを特徴とする請求項１１又は１２に記載のコンデンサ配置支援装置。
14. 前記最大許容配線長演算手段は、前記コンデンサのインピーダンスＺ_ｃを
    

    

    ただし、ＥＳＬ_ｃａｐはコンデンサの等価直列インダクタンス
    として前記最大許容配線長を演算することを特徴とする請求項１１〜１３のいずれか１項に記載のコンデンサ配置支援装置。

Images