CN109922594A - 印刷电路板结构 - Google Patents
印刷电路板结构 Download PDFInfo
- Publication number
- CN109922594A CN109922594A CN201711430406.3A CN201711430406A CN109922594A CN 109922594 A CN109922594 A CN 109922594A CN 201711430406 A CN201711430406 A CN 201711430406A CN 109922594 A CN109922594 A CN 109922594A
- Authority
- CN
- China
- Prior art keywords
- plane
- circuit board
- printed circuit
- board arrangement
- earth element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005855 radiation Effects 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种印刷电路板结构，至少包括一电源层。该电源层包括一第一电源平面和多个接地元件，其中该第一电源平面由该接地元件包围。该接地元件的任相邻二者的间距均小于一既定频率的0.1倍波长，以降低该既定频率的电磁噪声辐射。
Description
技术领域
本发明涉及一种印刷电路板结构(Printed Circuit Board(PCB)Structure)，特别涉及一种可降低电磁噪声辐射(Electromagnetic Noise Radiation)的印刷电路板结构。
背景技术
现今的电子产品通常支持无线通信功能。举例而言，电子产品的一高频电路板上可以搭载一些无线通信元件，例如一Wi-Fi模块、一蓝牙(Bluetooth)模块，以及一LTE(LongTerm Evolution)模块等等。然而，高频电路板上的一电源层(Power Layer)却因各种电路元件的高速切换而容易产生电磁噪声，此将导致电子产品的无线通信功能受到严重干扰。
有鉴于此，必须提出一种全新的解决方案，以克服现有技术所面临的问题。
发明内容
在优选实施例中，本发明提供一种印刷电路板结构，包括：一电源层，包括一第一电源平面和多个接地元件，其中该第一电源平面由该接地元件包围；其中该接地元件的任相邻二者的间距均小于一既定频率的0.1倍波长，以降低该既定频率的电磁噪声辐射。
在一些实施例中，该印刷电路板结构为一多层印刷电路板。
在一些实施例中，该接地元件为多个金属片或多条金属线。
在一些实施例中，该第一电源平面和该接地元件的每一者之间形成寄生电容(Parasitic Capacitance)，使得该电磁噪声辐射的电力线始于该第一电源平面、通过该寄生电容，最终达该接地元件。
在一些实施例中，印刷电路板结构还包括：一第一接地层；以及一第二接地层，其中该电源层介于该第一接地层和该第二接地层之间。
在一些实施例中，印刷电路板结构还包括：多个导电贯通元件，其中该接地元件经由该导电贯通元件耦接至该第一接地层和该第二接地层的至少一者。
在一些实施例中，该第一电源平面和该第一接地层和该第二接地层的每一者之间形成层间电容(Interlayer Capacitance)，使得该电磁噪声辐射的电力线始于该第一电源平面、通过该层间电容，最终达该第一接地层或该第二接地层。
在一些实施例中，该电源层还包括一第二电源平面。
在一些实施例中，该第一电源平面和该第二电源平面具有不同供应电位。
在一些实施例中，该第二电源平面由该接地元件包围。
附图说明
图1是显示根据本发明一实施例所述的印刷电路板结构的俯视图。
图2是显示根据本发明一实施例所述的印刷电路板结构的剖面图。
图3是显示未包括任何接地元件的印刷电路板结构的剖面图。
图4是显示根据本发明一实施例所述的电源层的电路布局图。
图5是显示根据本发明一实施例所述的电源层的平均电磁噪声图。
图6是显示根据本发明另一实施例所述的电源层的电路布局图。
图7是显示根据本发明另一实施例所述的电源层的平均电磁噪声图。
标号说明
100、200 印刷电路板结构
110、410、610 电源层
120、420 第一电源平面
130、430、690 接地元件
150 电力线
235 导电贯通元件
260 第一接地层
270 第二接地层
380 虚线框
440 第二电源平面
555、556 电磁噪声辐射极大值
CP 寄生电容
CT 层间电容
D1、D2、D3 间距
X X轴
Y Y轴
Z Z轴
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合附图，详细说明如下。
在说明书及权利要求书中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述的基本技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电连接至该第二装置，或经由其它装置或连接手段而间接地电连接至该第二装置。
图1是显示根据本发明一实施例所述的印刷电路板结构(Printed Circuit Board(PCB)Structure)100的俯视图。例如，印刷电路板结构100可以是一多层印刷电路板(Multilayer PCB)。如图1所示，印刷电路板结构100至少包括一电源层(Power Layer)110，其中电源层110包括一第一电源平面(Power Shape)120和多个接地元件(Ground Element)130，其中第一电源平面120大致由该接地元件130包围。第一电源平面120和该接地元件130的形状、种类，以及总数量在本发明中皆不特别作限制。第一电源平面120可为一金属平面(Metal Plane)，其可耦接至一供应电位(Supply Voltage)，例如：1.8V、3V，或5V。该接地元件130可为多个金属片(Metal Piece)或多条金属线(Metal Line)，其可耦接至一接地电位，例如：0V。该接地元件130与第一电源平面110可设置于同一平面上，但它们可彼此完全分离。在一些实施例中，电源层110还可包括一介质基板(Dielectric Substrate)，例如：一FR4(Flame Retardant 4)基板，用于搭载第一电源平面120和该接地元件130。此介质基板可大致为一矩形或一不规则形，以兼容于第一电源平面120和该接地元件130的不同形状。
印刷电路板结构100的电源层110可用于提供不同供应电位给各种无线通信元件。然而，电源层110的每一电源平面(例如：第一电源平面120)却因无线通信元件的高速切换而容易产生电磁噪声辐射(Electromagnetic Noise Radiation)，从而导致整体通信质量降低。有鉴于此，在本发明优选实施例中，以多个接地元件130包围住第一电源平面120，其中该接地元件130的任相邻二者(或所有相邻二者)的间距D1均小于一既定频率的0.1倍波长(λ/10)。前述各个间距D1可具有相同长度或是不同长度。根据实际测量结果，若前述的间距D1均小于既定频率的0.1倍波长，则任意相邻的二个接地元件130在既定频率下将产生近似完美的一法拉第笼(Faraday Cage)，所以此种设计有助于防止电磁噪声外溢，并可降低前述既定频率的电磁噪声辐射。
必须理解的是，前述的电磁噪声辐射同时包括互相正交的电力线(Electric Lineof Force)和磁力线(Line of Magnetic Field)，但以下实施例将仅介绍电力线的分布方式以说明本发明的效果(磁力线被隐藏以简化附图)。电磁噪声辐射由第一电源平面120产生，其传递方式可模拟为多条电力线150。详细而言，第一电源平面120和该接地元件130的每一者之间皆可形成寄生电容(Parasitic Capacitance)CP，使得电磁噪声辐射的电力线150始于第一电源平面120、通过前述的寄生电容CP进行传递，最终达该接地元件130。因此，所提的设计方式可将电磁噪声辐射限制于第一电源平面120和该接地元件130之间，从而可避免电磁噪声辐射外溢并对其他无线通信元件造成负面影响。
图2是显示根据本发明一实施例所述的印刷电路板结构200的剖面图。图2和图1相似。在图2的实施例中，印刷电路板结构200还包括一第一接地层(Ground Layer)260和一第二接地层270。第一接地层260和第二接地层270可以是印刷电路板结构200中最大的接地金属平面，其可耦接至一接地电位。前述的电源层110介于第一接地层260和第二接地层270之间。第一接地层260、电源层110，以及第二接地层270三者可以大致互相平行。在一些实施例中，印刷电路板结构200还包括多个导电贯通元件(Conductive Via Element)235，其中电源层110的该接地元件130经由该导电贯通元件235耦接至第一接地层260、第二接地层270，或两者同时，使得该接地元件130可与第一接地层260、第二接地层270共享相同的接地电位。
如前所述，电磁噪声辐射由第一电源平面120产生，其传递方式可模拟为多条电力线150。详细而言，第一电源平面120和第一接地层260和第二接地层270的每一者之间均可形成层间电容(Interlayer Capacitance)CT，使得电磁噪声辐射的电力线150始于第一电源平面120、通过前述的层间电容CT进行传递，最终达第一接地层260或第二接地层270。另外，第一接地层260或第二接地层270与该接地元件130的对应一者之间也可形成层间电容CT，以将电力线150最终导引至第一接地层260或第二接地层270。整体而言，该接地元件130的加入可避免水平方向(例如：XY平面)的电磁噪声辐射发生外溢，而第一接地层260和第二接地层270的加入可避免垂直方向(例如：+Z轴、-Z轴)的电磁噪声辐射发生外溢，所以印刷电路板结构200的信噪比(Signal-to-noise ratio，SNR)将能大幅度提升。在另一些实施例中，第一接地层260和第二接地层270也可用其他种类的金属层所取代，例如：信号层(Signal Layer)，但也不仅限于此。
图3是显示未包括任何接地元件130的印刷电路板结构200的剖面图。如图3所示，若将该接地元件130自印刷电路板结构200中完全移除，则电磁噪声辐射的一部分电力线150将会发生侧边外溢(如虚线框380所指示处)，从而导致水平方向(例如：XY平面)的电磁噪声辐射上升。比较图2、3可知，本发明的该接地元件130可有效抑制电源层110在侧边或水平方向处的电磁噪声辐射，其可与各个邻近接地层发挥相似的功效。
图4是显示根据本发明一实施例所述的电源层410的电路布局(Circuit Layout)图。在图4的实施例中，电源层410包括一第一电源平面420、一第二电源平面440，以及多个接地元件430。第一电源平面420和第二电源平面440可为不同的金属平面，其可耦接至不同的供应电位。例如，第一电源平面420可具有3V的一供应电位，而第二电源平面440可具有5V的另一供应电位，但不仅限于此。如图4所示，该接地元件430并未完全包围住第一电源平面420和第二电源平面440；亦即，该接地元件430的任相邻二者的间距D2可能远大于电磁噪声辐射的频率的0.1倍波长(λ/10)。
图5是显示根据本发明一实施例所述的电源层410的平均电磁噪声图，其中横轴代表操作频率(MHz)，而纵轴代表平均电磁噪声值(dBm)。如图5所示，若未适当地设计该接地元件430的间距D2，则电源层410的周围于874MHz至879MHz之间将测量到一电磁噪声辐射极大值555，且电源层410的周围于873MHz至887MHz之间也将测量到另一电磁噪声辐射极大值556，此二极大值均高于标准值(例如：约-112dB)。
图6是显示根据本发明另一实施例所述的电源层610的电路布局图。图6和图4相似，其中图6的电源层610可视为图4的电源层410的一改良版本。在图6的实施例中，电源层610额外包括多个接地元件690，其中第一电源平面420和第二电源平面440均大致由该接地元件430、690包围。例如，该接地元件690可为多条金属线，而这些金属线可具有不同长度，以及同约为40mil的宽度。详细而言，该接地元件690的任一者可呈现一直条形、一L字形、一蜿蜒形、一U字形，或是一S字形。该接地元件690的长度、宽度，以及形状均可根据不同需要进行调整。在加入该接地元件690之后，该接地元件430、690的任相邻二者(或所有相邻二者)的间距D3均小于一既定频率的0.1倍波长(λ/10)，以降低前述既定频率的电磁噪声辐射。举例而言，若电源层610的最高操作频率为894.2MHz，则关于电磁噪声辐射的前述既定频率可定义为894.2MHz，其可对应至最短的0.1倍波长(约为3.356cm)。亦即，该接地元件430、690的任相邻二者(或所有相邻二者)的间距D3可均小于3.356cm。以上频率、波长、以及间距的范围均可根据不同需求进行调整。
图7是显示根据本发明另一实施例所述的电源层610的平均电磁噪声图，其中横轴代表操作频率(MHz)，而纵轴代表平均电磁噪声值(dBm)。如图7所示，若已适当地设计该接地元件430、690的间距D3，则电源层610于869MHz至894MHz之间的所有电磁噪声辐射极大值均可低于标准值。比较图5、7的测量结果可知，本发明的该接地元件690的加入可使前述的电磁噪声辐射极大值555、556下降至少5dB，其具有明显的噪声辐射抑制功效。
本发明提出一种新颖的印刷电路板结构。藉由加入接地元件及适当设计其间距，本发明能有效地避免来自电源层的电磁噪声辐射发生外溢及干扰其他无线通信元件。必须注意的是，本发明至少具有低成本、高改良幅度等优势，故其很适合应用于各种高灵敏度的无线通信装置当中。
值得注意的是，以上所述的元件尺寸、元件形状，以及频率范围均非本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的印刷电路板结构并不仅限于图1-7所图示的状态。本发明可以仅包括图1-7的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的印刷电路板结构当中。
在本说明书以及权利要求书中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。
本发明虽以优选实施例公开如上，但其并非用于限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围应以权利要求书所界定者为准。
Claims (10)
1.一种印刷电路板结构，包括：
一电源层，包括一第一电源平面和多个接地元件，其中该第一电源平面由该接地元件包围；
其中该接地元件的任相邻二者的间距均小于一既定频率的0.1倍波长，以降低该既定频率的电磁噪声辐射。
2.如权利要求1所述的印刷电路板结构，其中该印刷电路板结构为一多层印刷电路板。
3.如权利要求1所述的印刷电路板结构，其中该接地元件为多个金属片或多条金属线。
4.如权利要求1所述的印刷电路板结构，其中该第一电源平面和该接地元件的每一者之间形成寄生电容(Parasitic Capacitance)，使得该电磁噪声辐射的电力线始于该第一电源平面、通过该寄生电容，最终达该接地元件。
5.如权利要求1所述的印刷电路板结构，还包括：
一第一接地层；以及
一第二接地层，其中该电源层介于该第一接地层和该第二接地层之间。
6.如权利要求5所述的印刷电路板结构，还包括：
多个导电贯通元件，其中该接地元件经由该导电贯通元件耦接至该第一接地层和该第二接地层的至少一者。
7.如权利要求5所述的印刷电路板结构，其中该第一电源平面和该第一接地层和该第二接地层的每一者之间形成层间电容(Interlayer Capacitance)，使得该电磁噪声辐射的电力线始于该第一电源平面、通过该层间电容，最终达该第一接地层或该第二接地层。
8.如权利要求1所述的印刷电路板结构，其中该电源层还包括一第二电源平面。
9.如权利要求8所述的印刷电路板结构，其中该第一电源平面和该第二电源平面具有不同供应电位。
10.如权利要求8所述的印刷电路板结构，其中该第二电源平面由该接地元件包围。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106143518 | 2017-12-12 | ||
| TW106143518A TW201929616A (zh) | 2017-12-12 | 2017-12-12 | 印刷電路板結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109922594A true CN109922594A (zh) | 2019-06-21 |
Family
ID=64315963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711430406.3A Pending CN109922594A (zh) | 2017-12-12 | 2017-12-26 | 印刷电路板结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10143077B1 (zh) |
| CN (1) | CN109922594A (zh) |
| TW (1) | TW201929616A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11259403B1 (en) * | 2020-10-30 | 2022-02-22 | SK Hynix Inc. | Printed circuit board structure for solid state drives |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1575522A (zh) * | 2001-11-05 | 2005-02-02 | 英特尔公司 | 用于降低电磁发射的衬底设计与工艺 |
| CN101170866A (zh) * | 2006-10-25 | 2008-04-30 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| US20130341772A1 (en) * | 2012-06-26 | 2013-12-26 | Harold Ryan Chase | Substrate conductor structure and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030123238A1 (en) * | 2001-12-27 | 2003-07-03 | Chia-Hsing Yu | Enhanced PCB and stacked substrate structure |
| JP2009224491A (ja) * | 2008-03-14 | 2009-10-01 | Toshiba Corp | 多層基板 |
| US8436785B1 (en) * | 2010-11-03 | 2013-05-07 | Hrl Laboratories, Llc | Electrically tunable surface impedance structure with suppressed backward wave |
| US10103440B2 (en) * | 2014-11-06 | 2018-10-16 | Sony Mobile Communications Inc. | Stripline coupled antenna with periodic slots for wireless electronic devices |
-
2017
- 2017-12-12 TW TW106143518A patent/TW201929616A/zh unknown
- 2017-12-26 CN CN201711430406.3A patent/CN109922594A/zh active Pending
-
2018
- 2018-06-08 US US16/003,238 patent/US10143077B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1575522A (zh) * | 2001-11-05 | 2005-02-02 | 英特尔公司 | 用于降低电磁发射的衬底设计与工艺 |
| CN101170866A (zh) * | 2006-10-25 | 2008-04-30 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| CN100574553C (zh) * | 2006-10-25 | 2009-12-23 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| US20130341772A1 (en) * | 2012-06-26 | 2013-12-26 | Harold Ryan Chase | Substrate conductor structure and method |
Also Published As
| Publication number | Publication date |
|---|---|
| US10143077B1 (en) | 2018-11-27 |
| TW201929616A (zh) | 2019-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8199522B2 (en) | Printed circuit board | |
| US8913401B2 (en) | Multilayer wiring board | |
| US9967969B2 (en) | Multilayer printed circuit board with switching power supply capacitors, broad patterns, and TT-type filter | |
| US9577448B2 (en) | Integration of wireless charging unit in a wireless device | |
| US6794581B2 (en) | Method and apparatus for distributing power to integrated circuits | |
| CN109922594A (zh) | 印刷电路板结构 | |
| CN110177423A (zh) | 基板电路装置以及印刷布线基板 | |
| US20150155845A1 (en) | Structural body and wiring board | |
| EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| WO2012039120A4 (en) | Printed circuit board | |
| CN101877936A (zh) | 挠性布线电路基板 | |
| US8125794B2 (en) | Multilayer printed wiring board and electronic device using the same | |
| US20140104800A1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| WO2011151992A1 (ja) | コンデンサ配置支援方法及びコンデンサ配置支援装置 | |
| US20160352243A1 (en) | Converter mounting board | |
| JP6612008B1 (ja) | 電子機器 | |
| JP2012156184A (ja) | 実装基板及びその製造方法 | |
| JP2016174079A (ja) | 基板装置および電子機器 | |
| KR20160112121A (ko) | 연성회로기판 | |
| JP5881849B2 (ja) | 電子機器および電磁ノイズ対策方法 | |
| CN107135600A (zh) | WiFi模组电路板 | |
| JP6576109B2 (ja) | 基板とその基板を有する画像形成装置 | |
| JP2016219639A (ja) | プリント基板 | |
| JP2019195226A (ja) | 基板とその基板を有する画像形成装置 | |
| JP6421467B2 (ja) | Ｅｍｉ対策用コンデンサの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190621 |
|
| WD01 | Invention patent application deemed withdrawn after publication |