JP2009224491A - 多層基板 - Google Patents
多層基板 Download PDFInfo
- Publication number
- JP2009224491A JP2009224491A JP2008066245A JP2008066245A JP2009224491A JP 2009224491 A JP2009224491 A JP 2009224491A JP 2008066245 A JP2008066245 A JP 2008066245A JP 2008066245 A JP2008066245 A JP 2008066245A JP 2009224491 A JP2009224491 A JP 2009224491A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- strip
- layer
- strip line
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】ストリップ線路の電磁波伝搬特性の悪化なくストリップ線路の層変換及び接地導体間の距離の変換をする。
【解決手段】領域10と領域30との間に、延伸方向の長さが伝送信号の1/4波長相当であるストリップ線路21を形成する領域20を設ける。ストリップ線路21は、ストリップ導体22と接地導体23,24とからなる。ストリップ導体22は、ストリップ導体12を同一パターン幅で延設されたものである。接地導体23は接地導体13と同層であり、接地導体24は接地導体34と同層である。ストリップ導体22とストリップ導体32とは、スルーホール16−1により電気的に接続される。これにより、ストリップ線路21の長さに対応した伝送信号を伝搬する場合、ストリップ線路11とストリップ線路31とにおける線路の特性インピーダンスの差異が、ストリップ線路21で整合されることになる。
【選択図】 図2
【解決手段】領域10と領域30との間に、延伸方向の長さが伝送信号の1/4波長相当であるストリップ線路21を形成する領域20を設ける。ストリップ線路21は、ストリップ導体22と接地導体23,24とからなる。ストリップ導体22は、ストリップ導体12を同一パターン幅で延設されたものである。接地導体23は接地導体13と同層であり、接地導体24は接地導体34と同層である。ストリップ導体22とストリップ導体32とは、スルーホール16−1により電気的に接続される。これにより、ストリップ線路21の長さに対応した伝送信号を伝搬する場合、ストリップ線路11とストリップ線路31とにおける線路の特性インピーダンスの差異が、ストリップ線路21で整合されることになる。
【選択図】 図2
Description
本発明は、例えば、高周波信号を伝送する多層基板に関する。
従来の技術では、積層基板内のストリップ線路におけるストリップ導体の層変換、及び接地導体間の距離の変換の際には、変換の前後の線路の特性インピーダンスが同じになるように設計していた。
しかしながら、特性インピーダンスを一致させるように設計しようとしても、層変換部のビアホール等の層間接続用導体や、層変換部近傍の製造時の設計制限のため、層変換部の特性インピーダンスを所望の値に完全に一致させることは困難であった。そして、この特性インピーダンスの不一致のため、ストリップ線路には定在波が発生し、ストリップ線路の電磁波伝搬特性が悪化してしまっていた。
ところで、変換前後の線路の特性インピーダンスを一致させる方法として、変換前後の線路の特性インピーダンスを考慮して、変換前後で線路のパターン幅を変更する方法がある。しかしながら、高周波回路や小面積の回路では、パターン幅の設計について様々な問題が生じる。例えば、パターン幅が小さすぎると製造プロセスによる性能の信頼性の劣化が生じる問題、パターン幅が小さすぎると線路の伝搬損失が大きくなる問題、密集したパターニングではパターン幅が大きすぎると他の線路と接近しすぎて信号品質が劣化する問題等である。
なお、ストリップ線路同士をスルーホールで接続する際に、ストリップ線路の接地導体間に抜き部を形成してその間にスルーホールを設けることで、高周波において良好な反射特性を有する例が提案されている(例えば、特許文献1参照)。しかしながら、特許文献1の層変換は、層変換後のストリップ導体が層変換前のストリップ導体からみて、層変換前の接地導体よりも離れた場所に位置するという構造から成り立っている。このことから、層変換前と層変換後で接地導体の同一の面を共有する変換は、応用の対象とならない。また、特許文献1で示される層変換部では、接地導体パターン接続用スルーホールを設ける必要があるため、その設置位置等の設計をせねばならず、設計の際の負担となる場合があった。
特開2003−168903号公報。
以上のように、従来の多層基板では、層変換及び接地導体間の距離の変換の際にストリップ線路の電磁波伝搬特性が悪化してしまいやすかった。また、この電磁波伝搬特性の悪化を回避しようとすると、多くの設計事項を考慮する必要があった。
本発明は、上記事情によりなされたもので、その目的は、基板設計時の負担を軽減でき、ストリップ線路の電磁波伝搬特性の悪化なくストリップ線路の層変換及び接地導体間の距離の変換をすることが可能な多層基板を提供することにある。
上記目的を達成するため、本発明は、複数の導体層がそれぞれ誘電体層を介して積層される多層基板において、前記複数の導体層のうちの第1の中間導体層に第1のストリップ導体を形成し、前記第1の中間導体層の両側にある任意の導体層を第1及び第2の接地導体とする第1のストリップ線路が形成される第1の領域と、前記複数の導体層のうちの前記第1の中間導体層とは異なる第2の中間導体層に第2のストリップ導体を形成し、前記第2の中間導体層の両側であって前記第1の接地導体と同一層及び前記第2の接地導体とは異なる導体層をそれぞれ第3及び第4の接地導体とする第2のストリップ線路が形成される第2の領域と、前記第1の中間導体層に前記第1のストリップ導体を同一のパターン幅で伝送信号の1/4波長相当延設して接続用ストリップ導体を形成し、前記第1の接地導体と同一の導体層及び前記第4の接地導体と同一の導体層をそれぞれ第5及び第6の接地導体とする接続用ストリップ線路が形成される、前記第1及び第2の領域の間に位置する第3の領域と、前記第3の領域の接続用ストリップ導体の端部と前記第2の領域の第2のストリップ導体の端部とを接続する接続手段とを具備する。
上記構成による多層基板は、第1のストリップ線路が形成された第1の領域と、第1のストリップ導体と異層に位置する第2のストリップ導体が形成される第2の領域とを、接続用ストリップ線路が形成される第3の領域を介して接続するようにしている。接続用ストリップ線路は、第1のストリップ導体を同一のパターン幅で伝送信号の1/4波長相当延設してなる。このとき、接続用ストリップ導体の端部と第2のストリップ導体の端部とは接続手段により電気的に接続されている。このように第1及び第2の領域を第3の領域を介して接続することにより、多層基板は、第3の領域の接続用ストリップ導体において特性インピーダンスの差異が整合されることとなる。
本発明によれば、基板設計時の負担を軽減でき、ストリップ線路の電磁波伝搬特性の悪化なくストリップ線路の層変換及び接地導体間の距離の変換をすることが可能な多層基板を提供することができる。
以下、図面を参照しながら本発明に係る多層基板について詳細に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る多層基板の斜視図である。また、図2は、図1における多層基板の断面図を示す。図1における多層基板は、導体層がそれぞれ誘電体層15を介して積層されてなる5層基板構造である。多層基板は、それぞれにストリップ線路が形成される領域10,20,30を具備する。
図1は、本発明の第1の実施形態に係る多層基板の斜視図である。また、図2は、図1における多層基板の断面図を示す。図1における多層基板は、導体層がそれぞれ誘電体層15を介して積層されてなる5層基板構造である。多層基板は、それぞれにストリップ線路が形成される領域10,20,30を具備する。
領域10には、ストリップ線路11が形成される。ストリップ線路11は、ストリップ導体12と、接地導体13,14とを具備する。ストリップ導体12と接地導体13との間の距離と、ストリップ導体12と接地導体14との間の距離とは等しい。
領域30には、ストリップ線路31が形成される。ストリップ線路31は、ストリップ導体32と、接地導体33,34とを具備する。ここで、ストリップ導体32は、ストリップ導体12と同一のパターン幅であり、ストリップ導体12とは異なる層に位置する。また、接地導体33は接地導体13と同層であり、接地導体34は接地導体14と異なる層である。ストリップ導体32は、接地導体14と同一の導体層に形成されている。ストリップ導体32と接地導体33との間の距離と、ストリップ導体32と接地導体34との間の距離とは等しい。
領域20には、ストリップ線路21が形成される。ストリップ線路21は、ストリップ導体22と、接地導体23,24とを具備する。ここで、ストリップ導体22は、ストリップ導体12と同一のパターン幅であり、ストリップ導体12を伝送信号の1/4波長相当延設してなるものである。また、接地導体23は接地導体13と同層であり、接地導体24は接地導体34と同層である。このとき、ストリップ導体22と接地導体23との間の距離は、ストリップ導体22と接地導体24との間の距離よりも小さくなっている。
スルーホール16−1は、領域20と領域30との間に配置され、多層基板の積層上下方向に垂直に設けられる。スルーホール16−1は、ストリップ導体22とストリップ導体32とを電気的に接続する。
上記構成の多層基板における信号の伝送について詳細に説明する。
多層基板は、伝送信号をストリップ導体12から、ストリップ導体22を介して、スルーホール16−1により接続されたストリップ導体32に伝送する。このとき、ストリップ線路11の特性インピーダンスとストリップ線路31の特性インピーダンスとは、互いに異なっている。ストリップ線路21は、これらの特性インピーダンスを整合させる条件を満たしている。異なる特性インピーダンスを整合させる条件とは、ストリップ線路21の特性インピーダンスがストリップ線路11の特性インピーダンスとストリップ線路31の特性インピーダンスの積の平方根であり、ストリップ線路21の長さが伝送信号の波長の(2n−1)1/4(nは整数)であることである。本実施形態では、ストリップ導体12を伝送信号の1/4波長相当延設してストリップ導体22とし、接地導体23を接地導体13と同層及び接地導体24を接地導体34と同層とすることで上記条件を満たすようにしている。
以上のように、上記第1の実施形態における多層基板は、領域10のストリップ線路11を、領域20のストリップ線路21を介して、領域30のストリップ線路31と電気的に接続する。このとき、ストリップ線路21は、ストリップ線路11の特性インピーダンスとストリップ線路31の特性インピーダンスを整合させる条件を満たしている。
これにより、多層基板がストリップ線路21の長さに対応した周波数の伝送信号を伝搬する場合、ストリップ線路11の特性インピーダンスとストリップ線路31の特性インピーダンスとの差異が、ストリップ線路21で整合されることになる。つまり、使用周波数での線路伝搬における電磁波の反射が低減されることとなる。
また、上記条件より、使用周波数以外の周波数の高周波信号では、特性インピーダンスの整合は起こらない場合が多いため、電磁波の反射は増大する傾向を持つ。つまり、使用周波数以外の周波数の電磁波伝搬を抑制することが可能となる。これにより、ストリップ線路における層変換の際に、周波数フィルタの効果を付加することができる。
また、ストリップ線路11とストリップ線路31との間にストリップ線路21を設けることにより、電磁波の反射の発生を抑えることができるようになるため、層変換部における厳密な特性インピーダンスの調整を行う必要がなくなる。つまり、ビアホール等の層間接続用導体の設計条件や、その近傍の設計条件に制限されず、より自由にストリップ線路の層変換を設計することが可能となる。
また、ストリップ線路21をストリップ線路11とストリップ線路31との間に設けることにより、ストリップ線路11の特性インピーダンスとストリップ線路31の特性インピーダンスを一致させる必要がなくなる。これにより、全てのストリップ導体のパターン幅を同一にすることが可能となる。つまり、本発明に係る多層基板は、パターン幅に関する設計事項の問題を解消することができる。
また、ストリップ線路における接地導体の構造が変化する線路においては、この構造変化に対する整合を実現するための設計要素を新たに設ける必要性が少なくなる。このため、不整合を発生させる可能性のある要素が少ない状態で、より簡易な構造で電磁波の反射が発生しない良好な電磁波伝搬特性を得ることができる。
したがって、上記第1の実施形態に係る多層基板は、基板設計時の負担を軽減でき、ストリップ線路の電磁波伝搬特性の悪化なくストリップ線路の層変換及び接地導体間の距離の変換をすることができる。
(第2の実施形態)
図3は、本発明の第2の実施形態に係る多層基板の斜視図を示す。図4は、図3における多層基板の断面図を示す。図3における多層基板は、図1の多層基板に加えて領域40,50を有しており、層変換が2回ある。このとき、領域30におけるストリップ線路31の長さは任意である。
図3は、本発明の第2の実施形態に係る多層基板の斜視図を示す。図4は、図3における多層基板の断面図を示す。図3における多層基板は、図1の多層基板に加えて領域40,50を有しており、層変換が2回ある。このとき、領域30におけるストリップ線路31の長さは任意である。
領域50には、ストリップ線路51が形成される。ストリップ線路51は、ストリップ導体52と、接地導体53,54とを具備する。ここで、ストリップ導体52は、ストリップ導体32と同一のパターン幅であり、ストリップ導体32とは異なる層に位置する。また、接地導体54は接地導体34と同層であり、接地導体53は接地導体33と異なる層である。接地導体53は、ストリップ導体32と同一の導体層に形成されている。ストリップ導体52と接地導体53との間の距離と、ストリップ導体52と接地導体54との間の距離とは等しい。
領域40には、ストリップ線路41が形成される。ストリップ線路41は、ストリップ導体42と、接地導体43,44とを具備する。ここで、ストリップ導体42は、ストリップ導体52と同一のパターン幅であり、ストリップ導体52を伝送信号の1/4波長相当延設してなるものである。また、接地導体43は接地導体33と同層であり、接地導体44は接地導体54と同層である。このとき、ストリップ導体42と接地導体44との間の距離は、ストリップ導体42と接地導体43との間の距離よりも小さくなっている。
なお、伝送信号を入力するストリップ線路11のストリップ導体12の層と、出力するストリップ線路51のストリップ導体52の層とは、それぞれ異なっている。
スルーホール16−2は、領域30と領域40との間に配置され、多層基板の積層上下方向に垂直に設けられる。スルーホール16−1は、ストリップ導体32とストリップ導体42とを電気的に接続する。
以上のように、上記第2の実施形態における多層基板は、領域10のストリップ線路11を、領域20のストリップ線路21を介して、領域30のストリップ線路31と電気的に接続し、領域30のストリップ線路31を、領域40のストリップ線路41を介して、領域50のストリップ線路51と電気的に接続する。このとき、ストリップ線路21は、ストリップ線路11の特性インピーダンスとストリップ線路31の特性インピーダンスを整合させる条件を満たし、ストリップ線路41は、ストリップ線路31の特性インピーダンスとストリップ線路51の特性インピーダンスを整合させる条件を満たしている。
これにより、ストリップ線路21,41の長さに対応した高周波信号を伝送する場合、ストリップ線路11とストリップ線路31とにおける線路の特性インピーダンスの差異がストリップ線路21で整合される。また、ストリップ線路31とストリップ線路51とにおける特性インピーダンスの差異がストリップ線路41で整合されることになる。つまり、使用周波数での線路伝搬における電磁波の反射が低減されることとなる。
また、使用周波数以外の周波数の高周波信号では、特性インピーダンスの整合は起こらない場合が多く、使用周波数以外の周波数の電磁波伝搬を抑制することが可能となる。これにより、ストリップ線路における層変換の際に、周波数フィルタの効果を付加することができる。
さらに、本実施形態では、多層基板は、層変換を2回行っているため、高周波信号をこの周波数フィルタに2回透過させていることになる。これにより、多層基板は、使用周波数以外の周波数の電磁波伝搬を抑制する効果をより顕著にすることが可能となる。
また、ストリップ線路11とストリップ線路31との間にストリップ線路21を設け、ストリップ線路31とストリップ線路51との間にストリップ線路41を設けることにより、電磁波の反射の発生を抑えることができるようになるため、層変換部における厳密な特性インピーダンスの調整を行う必要がなくなる。つまり、ビアホール等の層間接続用導体の設計条件や、その近傍の設計条件に制限されず、より自由にストリップ線路の層変換を設計することが可能となる。
また、ストリップ線路21をストリップ線路11とストリップ線路31との間に設けることにより、ストリップ線路11の特性インピーダンスとストリップ線路31の特性インピーダンスを一致させる必要がなくなり、ストリップ線路41をストリップ線路31とストリップ線路51との間に設けることにより、ストリップ線路31の特性インピーダンスとストリップ線路51の特性インピーダンスを一致させる必要がなくなる。これにより、全てのストリップ導体のパターン幅を同一にすることが可能となる。つまり、本発明に係る多層基板は、パターン幅に関する設計事項の問題を解消することができる。
また、ストリップ線路における接地導体の構造が変化する線路においては、この構造変化に対する整合を実現するための設計要素を新たに設ける必要性が少なくなる。このため、不整合を発生させる可能性のある要素が少ない状態で、より簡易な構造で電磁波の反射が発生しない良好な電磁波伝搬特性を得ることができる。
したがって、上記第2の実施形態に係る多層基板は、基板設計時の負担を軽減でき、ストリップ線路の電磁波伝搬特性の悪化なくストリップ線路の層変換及び接地導体間の距離の変換をすることができる。
(その他の実施形態)
なお、本発明に係る多層基板は、上記各実施形態で記載されたものに限定されるわけではない。例えば、上記各実施形態では、5層基板構造の多層基板の例について説明しているが、5層基板構造の多層基板に制限されるわけではない。
なお、本発明に係る多層基板は、上記各実施形態で記載されたものに限定されるわけではない。例えば、上記各実施形態では、5層基板構造の多層基板の例について説明しているが、5層基板構造の多層基板に制限されるわけではない。
また、上記各実施形態では、層変換を1回または、2回行う例について説明したが、変換回数に制限があるわけではない。なお、この層変換の回数を増やすことにより、使用周波数のみの電磁波を伝搬する効果を、より顕著にすることができる。
さらに、本発明は、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10,20,30,40,50…領域
11,21,31,41,51…ストリップ線路
12,22,32,42,52…ストリップ導体
13,14,23,24,33,34,43,44,53,54…接地導体
15…誘電体層
16−1,16−2…スルーホール
11,21,31,41,51…ストリップ線路
12,22,32,42,52…ストリップ導体
13,14,23,24,33,34,43,44,53,54…接地導体
15…誘電体層
16−1,16−2…スルーホール
Claims (5)
- 複数の導体層がそれぞれ誘電体層を介して積層される多層基板において、
前記複数の導体層のうちの第1の中間導体層に第1のストリップ導体を形成し、前記第1の中間導体層の両側にある任意の導体層を第1及び第2の接地導体とする第1のストリップ線路が形成される第1の領域と、
前記複数の導体層のうちの前記第1の中間導体層とは異なる第2の中間導体層に第2のストリップ導体を形成し、前記第2の中間導体層の両側であって前記第1の接地導体と同一層及び前記第2の接地導体とは異なる導体層をそれぞれ第3及び第4の接地導体とする第2のストリップ線路が形成される第2の領域と、
前記第1の中間導体層に前記第1のストリップ導体を同一のパターン幅で伝送信号の1/4波長相当延設して接続用ストリップ導体を形成し、前記第1の接地導体と同一の導体層及び前記第4の接地導体と同一の導体層をそれぞれ第5及び第6の接地導体とする接続用ストリップ線路が形成される、前記第1及び第2の領域の間に位置する第3の領域と、
前記第3の領域の接続用ストリップ導体の端部と前記第2の領域の第2のストリップ導体の端部とを接続する接続手段と
を具備することを特徴とする多層基板。 - 前記第1のストリップ導体が形成される第1の中間導体層は、前記第1及び第2の接地導体となる導体層と等距離の層とし、
前記第2のストリップ導体が形成される第2の中間導体層は、前記第3及び第4の接地導体となる導体層と等距離の層とすることを特徴とする請求項1記載の多層基板。 - 前記第2のストリップ導体が形成される第2の中間導体層は、前記第2の接地導体となる導体層と同一の導体層であることを特徴とする請求項1記載の多層基板。
- 前記接続手段はビアホールであることを特徴とする請求項1記載の多層基板。
- 前記第2のストリップ導体のパターン幅は、前記第1のストリップ導体及び前記接続用ストリップ導体のパターン幅と同一であることを特徴とする請求項1記載の多層基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066245A JP2009224491A (ja) | 2008-03-14 | 2008-03-14 | 多層基板 |
US12/331,769 US20090231819A1 (en) | 2008-03-14 | 2008-12-10 | Multilayer substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066245A JP2009224491A (ja) | 2008-03-14 | 2008-03-14 | 多層基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224491A true JP2009224491A (ja) | 2009-10-01 |
Family
ID=41062825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066245A Abandoned JP2009224491A (ja) | 2008-03-14 | 2008-03-14 | 多層基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090231819A1 (ja) |
JP (1) | JP2009224491A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014204057A (ja) * | 2013-04-09 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び配線基板 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5794218B2 (ja) * | 2012-02-14 | 2015-10-14 | 株式会社村田製作所 | 高周波信号線路及びこれを備えた電子機器 |
TW201929616A (zh) * | 2017-12-12 | 2019-07-16 | 廣達電腦股份有限公司 | 印刷電路板結構 |
-
2008
- 2008-03-14 JP JP2008066245A patent/JP2009224491A/ja not_active Abandoned
- 2008-12-10 US US12/331,769 patent/US20090231819A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014204057A (ja) * | 2013-04-09 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び配線基板 |
Also Published As
Publication number | Publication date |
---|---|
US20090231819A1 (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
JP6395980B2 (ja) | 電力分配合成器 | |
JP2006245291A (ja) | 伝送線路及び配線形成方法 | |
JP2004320109A (ja) | 高周波伝送線路及び高周波基板 | |
JP2007043547A (ja) | 方向性結合器及び180°ハイブリッドカプラ | |
US20170346188A1 (en) | Filter | |
US7688164B2 (en) | High frequency circuit board converting a transmission mode of high frequency signals | |
JP2009224491A (ja) | 多層基板 | |
US10594012B2 (en) | Multilayer substrate including plural ground plane layers, where there are fewer ground plane layers in input and output regions than in an intermediate region and a radar device formed therefrom | |
JP2008219476A (ja) | 伝送線路変換部並びにこれを有する高周波回路及び高周波モジュール | |
JP6125886B2 (ja) | 不平衡平衡変換器 | |
JP2011044961A (ja) | 薄膜バラン | |
JP6282367B2 (ja) | 不平衡平衡変換器 | |
JP5377075B2 (ja) | 実時間遅延線路 | |
JP6343222B2 (ja) | 回路基板 | |
TWI757979B (zh) | 電路板 | |
JP6437779B2 (ja) | 回路基板 | |
JP2004281120A (ja) | 同軸コネクタと多相基板との接続構造 | |
WO2023042466A1 (ja) | 導波路 | |
KR100760193B1 (ko) | 분기 선로가 구비된 다층형 브로드사이드 커플러 | |
JP2010232266A (ja) | プリント基板モジュール | |
JP2005347924A (ja) | 高周波信号伝送線路基板 | |
JP2004349741A (ja) | Nrdガイド変換器 | |
JP5049841B2 (ja) | 多層基板 | |
WO2016110945A1 (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100616 |