JP6282367B2 - 不平衡平衡変換器 - Google Patents

不平衡平衡変換器 Download PDF

Info

Publication number
JP6282367B2
JP6282367B2 JP2017076307A JP2017076307A JP6282367B2 JP 6282367 B2 JP6282367 B2 JP 6282367B2 JP 2017076307 A JP2017076307 A JP 2017076307A JP 2017076307 A JP2017076307 A JP 2017076307A JP 6282367 B2 JP6282367 B2 JP 6282367B2
Authority
JP
Japan
Prior art keywords
line
terminal
inner layer
unbalanced
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017076307A
Other languages
English (en)
Other versions
JP2017121088A5 (ja
JP2017121088A (ja
Inventor
鈴木 拓也
拓也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017076307A priority Critical patent/JP6282367B2/ja
Publication of JP2017121088A publication Critical patent/JP2017121088A/ja
Publication of JP2017121088A5 publication Critical patent/JP2017121088A5/ja
Application granted granted Critical
Publication of JP6282367B2 publication Critical patent/JP6282367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)

Description

本発明は、不平衡平衡変換器に関する。
差動線路とシングルエンドの変換のための分布定数変換器としてバラン(Balun)が従来から知られている。バランには、ウィルキンソン(Wilkinson)分配器を用いたものや、ラットレースハイブリッド(Rat−race Hybrid)を用いたものがある。
特許文献1には、平衡型ミクサに用いられるバランにおいて、マーチャントバランから2つの出力端子へ逆相のRF信号を伝送する2つの出力信号線の間にそれぞれ抵抗を介して1/2波長の電気長を有する伝送線路を接続することが記載されている。これにより、特許文献1によれば、非逆相成分が抵抗で終端され逆相のRF信号のみを2つの出力端子から出力するので、2つの出力端子間のアイソレーション特性が良好なバランを得ることができるとされている。
特許第3501949号公報
特許文献1には、バランを実装する際にどのようにレイアウトを行うのかについて一切記載がない。
一方、ウィルキンソン分配器やラットレースハイブリッドを用いたバラン(不平衡平衡変換器)は、同一平面上に表層回路のみでレイアウトして構成できるため、製造精度が高い(逆相/等振幅分配を実現しやすい)等の利点がある。
しかし、ウィルキンソン分配器やラットレースハイブリッドを用いたバランは、同一平面上に表層回路のみでレイアウトして構成した場合、平面方向における回路のサイズ(面積)が大きくなりやすい。例えば、ウィルキンソン分配器を用いたバランでは、180°(λ/2:基本波波長の半分)インバータが必要であるため、平面方向における回路のサイズが大きくなりやすい。例えば、ラットレースハイブリッドを用いたバランでは、全長1.5λ(基本波波長の1.5倍の長さ)のリング回路が必要であるため、平面方向における回路のサイズが大きくなりやすい。
また、同一平面上に構成したラットレースハイブリッドを用いたバランでは、全長1.5λのリング回路によって、狭帯域になりやすい。
また、ラットレースハイブリッドを用いたバランは、シングルエンド(single−end)入力ポートと差動(Differential)出力ポートとが幾何学上略同一直線状とならないので、入出力ポート(single−end→Differential)の取り出し方向が略直線上となるようにレイアウトすることが困難である。入出力ポートの取り出し方向が略直線上にレイアウトできないと、不平衡平衡変換器を実装する際に配線を引き回さなければならなくなり、不平衡平衡変換器をコンパクトに実装することが困難になる。
本発明は、上記に鑑みてなされたものであって、ラットレースハイブリッドに基づく構成において、回路のサイズを縮小でき、入出力ポートの取り出し方向を略直線上にレイアウトできる不平衡平衡変換器を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明の1つの側面にかかる不平衡平衡変換器は、表層及び裏層の間に複数層の内層が積層された多層誘電体基板に設けられ、不平衡線路ポートから入力された高周波信号を差動信号に変換して一対の平衡線路ポートを介して出力する不平衡平衡変換器であって、不平衡線路ポートとして表層に配された第1端子と、一対の平衡線路ポートとして表層に配された第2端子及び第3端子と、第1端子と第2端子とを接続するように表層に配され、第1の内層よりも下層に位置する第2の内層下面に設けられる接地導体を有し、高周波信号の伝搬波長の1/4の電気長を有するマイクロストリップ線路と、第1端子と第3端子とを電気的に接続するように表層の導体線路と第1の内層上面の導体線路とで電磁結合により構成され、他端が先端短絡された分布結合線路と、第2端子と第3端子とを接続するように、第2端子、第3端子それぞれから第1の内層上面の導体へ接続されたスルーホールと第1の内層上面の導体とにより構成され、第2の内層下面に設けられる接地導体を有し、高周波信号の伝搬波長の1/2の電気長を有するストリップ線路と、第2端子及び第3端子のそれぞれから互いに近づくように表層上を延びており、第2の内層下面に設けられる接地導体を有し、互いに均等な電気長を有する一対のマイクロストリップ線路と、一対のマイクロストリップ線路から、表層に垂直な方向から透視した場合にストリップ線路と略直交するように表層上を延びた平行2線路と、を備える。
本発明によれば、分布結合線路が、第1端子と第3端子とを電気的に接続するように表層の導体線路と内層の導体線路とで電磁結合により構成され、高周波信号で位相反転する。これにより、分布結合線路を高周波信号の伝搬波長λの1/4の電気長で構成することができ、リング線路の全長をλの電気長に短縮できる。また、一対のマイクロストリップ線路は、第2端子及び第3端子のそれぞれから互いに近づくように表層上を延びており、互いに均等な電気長を有する。平行2線路は、一対のマイクロストリップ線路から、表層に垂直な方向から透視した場合にストリップ線路と略直交するように表層上を延びている。これにより、第1端子と平行2線路との距離を短縮でき、第1端子(入力ポート)と平行2線路(出力ポート)とを略一直線上にレイアウトできる。したがって、ラットレースハイブリッドに基づく構成において、回路のサイズを縮小でき、入出力ポートの取り出し方向を略直線上にレイアウトできる。
実施の形態1にかかる不平衡平衡変換器のレイアウト構成を示す図 実施の形態1にかかる不平衡平衡変換器の層毎のレイアウト構成を示す図 実施の形態1にかかるラットレースハイブリッドの等価回路を示す図 実施の形態1にかかる不平衡平衡変換器の動作を示す図 実施の形態2にかかる不平衡平衡変換器の層毎のレイアウト構成を示す図 実施の形態2にかかる不平衡平衡変換器の断面構成を示す図 基本の形態にかかる不平衡平衡変換器のレイアウト構成を示す図 基本の形態にかかるラットレースハイブリッドの等価回路を示す図 基本の形態にかかる不平衡平衡変換器の動作を示す図
以下に、本発明にかかる不平衡平衡変換器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
実施の形態1にかかる不平衡平衡変換器100iについて説明する前に、基本の形態にかかる不平衡平衡変換器100について説明する。
例えば通信装置等では、SiGeやCMOSで構成される伝送線路として、広く差動線路が用いられているが、接続先の高周波モジュールの回路(伝送線路やアンテナ給電線路)ではシングルエンド線路で構成される。この場合、シングルエンド線路と差動線路との間のインターフェースとして、シングルエンド線路で伝送された高周波信号を差動信号に変換して差動線路へ供給する不平衡平衡変換器が必要である。
不平衡平衡変換器には、ウィルキンソン(Wilkinson)分配器が用いたものや、ラットレースハイブリッド(Rat−race Hybrid)を用いたものがある。
基本の形態では、図7に示すように、ラットレースハイブリッドRHを用いて不平衡平衡変換器100を構成する。ラットレースハイブリッドRHは、リング線路RLに対して放射状に4つのポートP1〜P4が設けられたものである。高周波信号の伝搬波長をλとすると、リング線路RLにおいて、ポートP1,P2間、ポートP2,P4間、ポートP4,P3間の部分がそれぞれλ/4の電気長を有し、ポートP1,P3間の部分が3λ/4の電気長を有する。
ラットレースハイブリッドRHでは、ポートP1から信号を入力した場合、ポートP2には、ポートP1から時計回りにλ/4だけリング線路RLを進んだ波とポートP1から反時計回りに5λ/4だけリング線路RLを進んだ波とが到達する。これらの2つの波は、同相になるので、互いに足し合わされてポートP2から出力される。
ポートP3には、ポートP1から時計回りに3λ/4だけリング線路RLを進んだ波とポートP1から反時計回りに3λ/4だけリング線路RLを進んだ波とが到達する。これらの2つの波は、同相になるので、互いに足し合わされてポートP3から出力される。
ポートP4には、ポートP1から時計回りにλ/2だけリング線路RLを進んだ波とポートP1から反時計回りにλだけリング線路RLを進んだ波とが到達する。これらの2つの波は、逆相になるので、互いに打ち消し合う。これにより、ポートP4は、ポートP1からアイソレートされた形になる。
このように、ラットレースハイブリッドRHでは、ポートP1から信号を入力した場合、ポートP2及びポートP3間の線路長はλ/2のため、互いに逆相の信号が出力されるので、ポートP1を不平衡線路ポートとして用いることができ、ポートP2及びポートP3を一対の平衡線路ポートとして用いることができる。このとき、アイソレートされたポートP4は、図7に破線で示すように使用しない。
具体的には、不平衡平衡変換器100は、例えば多層誘電体基板に設けられ、例えば、第1端子11、第2端子12、第3端子13、マイクロストリップ線路1〜5、及び平行2線路6を備える。多層誘電体基板は、表層FL及び裏層BLの間に複数層の内層L2〜Lk−1が積層されている(図6参照)。
なお、ラットレースハイブリッドRHが表層回路のみで構成できるため、不平衡平衡変換器100は、単層誘電体基板に設けられてもよい。
第1端子11は、ラットレースハイブリッドRHにおける不平衡線路ポート(ポートP1)として機能する部分であり、例えば表層FLに配されている。
第2端子12及び第3端子13は、ラットレースハイブリッドRHにおける一対の平衡線路ポート(ポートP2,P3)として機能する部分であり、例えば表層FLに配されている。
マイクロストリップ線路1は、第1端子11と第2端子12とを接続するように例えば表層FLに配されている。マイクロストリップ線路1は、高周波信号の伝搬波長λの1/4の電気長を有する。
マイクロストリップ線路2は、第1端子11と第3端子13とを接続するように例えば表層FLに配されている。マイクロストリップ線路2は、高周波信号の伝搬波長λの3/4の電気長を有する。
マイクロストリップ線路3は、第2端子12と第3端子13とを接続するように例えば表層FLに配されている。マイクロストリップ線路3は、高周波信号の伝搬波長λの1/2の電気長を有する。マイクロストリップ線路3は、ポートP2,P4間の部分3aとポートP4,P3間の部分3bとを含む。
マイクロストリップ線路1〜3は、リング線路RLを形成している。
マイクロストリップ線路4は、第2端子12と平行2線路6とを接続するように例えば表層に配されている。マイクロストリップ線路4は、マイクロストリップ線路5と均等な電気長を有する。
マイクロストリップ線路5は、第3端子13と平行2線路6とを接続するように例えば表層に配されている。マイクロストリップ線路5は、マイクロストリップ線路4と均等な電気長を有する。
平行2線路6は、互いに略平行な2つの線路6a,6bを有する。線路6aは、マイクロストリップ線路4を介して第2端子12に接続されている。線路6bは、マイクロストリップ線路5を介して第3端子13に接続されている。2つの線路6a,6bは、互いに均等な電気長を有する。
不平衡平衡変換器100の等価回路は、例えば、図8に示すようになる。図8は、基本の形態にかかる不平衡平衡変換器の等価回路を示す図である。なお、図8には、特性の数値を一例として示している。例えば、E=90は、λg/4を示す。インピーダンスについて、Za=50*√(2)である。
不平衡平衡変換器100では、第1端子11に高周波信号が入力されると、第2端子12及び第3端子13に互いに逆相の一対の信号が現れる。各信号は、一対のマイクロストリップ線路4,5を介して平行2線路6へ伝達され、平行2線路6から、差動信号として出力される。すなわち、不平衡平衡変換器100は、不平衡線路ポート(第1端子11)から入力された高周波信号を差動信号に変換して一対の平衡線路ポート(第2端子12及び第3端子13)を介して出力する。なお、差動信号における一対の信号は、その振幅が互いに均等であることが好ましい。
ラットレースハイブリッドRHの通過特性は、例えば、図9(a)、(b)のようになる。図9(a)は、ラットレースハイブリッドRHの通過電力の特性を示し、図9(b)は、ラットレースハイブリッドRHの通過位相の特性を示す。図9(a)に示したハッチング部分がラットレースハイブリッドRHの通過帯域(通過周波数範囲)BDを示し、通過帯域BDの比帯域(=帯域幅/周波数)は、例えば、−3.5dB以上について27%である。
ラットレースハイブリッドRHを用いた不平衡平衡変換器100は、図7に示されるように、同一平面上に表層回路のみでレイアウトして構成することができる。しかし、同一平面上に表層回路のみでレイアウトして構成した場合、平面方向における回路のサイズ(面積)が大きくなりやすい。例えば、ラットレースハイブリッドRHを用いた不平衡平衡変換器100では、図7に示すように、全長1.5λ(基本波波長λの1.5倍の長さ)のリング線路RLが必要であるため、平面方向における回路のサイズが大きくなりやすい。
また、ラットレースハイブリッドRHを用いた不平衡平衡変換器100は、図7に示すように、入力ポート(第1端子11)と出力ポート(平行2線路6)とが幾何学上略同一直線状とならないので、入出力ポートの取り出し方向が略直線上となるようにレイアウトすることが困難である。入出力ポートの取り出し方向が略直線上となるようにレイアウトできないと、不平衡平衡変換器を実装する際に配線を引き回さなければならなくなり(線路損失増大の要因になり)、不平衡平衡変換器をコンパクトに実装することが困難になる。
そこで、実施の形態1では、ラットレースハイブリッドRHを基本構成としながら、以下の工夫を行うことで、回路のサイズを縮小するとともに入出力ポートの取り出し方向を略直線上にレイアウトすることを目指す。以下では、基本の形態と異なる部分を中心に説明する。
具体的には、不平衡平衡変換器100iは、図1及び図2に示すように、マイクロストリップ線路2(図7参照)に代えて分布結合線路2iを備える。図1は、不平衡平衡変換器100iのレイアウト構成を示す図である。図2(a)は、不平衡平衡変換器100iの表層FL(第1層L1)のレイアウト構成を示す図である。図2(b)は、不平衡平衡変換器100iの内層(第2層)L2のレイアウト構成を示す図である。図2(c)は、不平衡平衡変換器100iの内層(第3層)L3のレイアウト構成を示す図である。図1では、各層の構成を重ねて示している。
分布結合線路2iは、図1に示すように、先端短絡の位相反転分布結合線路である。分布結合線路2iは、第1端子11と第3端子13とを電気的に接続するように、表層FL(第1層L1)の導体線路2i1と内層(第2層)L2の導体線路2i2とで電磁結合により構成されている。
表層FLの導体線路2i1は、図2(a)に示すように、高周波信号の伝搬波長λの1/4の電気長を有する。内層L2の導体線路2i2は、図2(b)に示すように、高周波信号の伝搬波長λの1/4の電気長を有する。表層FLに垂直な方向から透視した場合(図1参照)、内層L2の導体線路2i2は、その一端側の部分が第1端子11に重なっている。また、表層FLの導体線路2i1及び内層L2の導体線路2i2は、高周波信号の伝搬波長λの1/4の電気長を有する。表層FLに垂直な方向から透視した場合(図1参照)、表層FLの導体線路2i1の主要部と内層L2の導体線路2i2の主要部とが互いに重なっている。表層FLの導体線路2i1及び内層L2の導体線路2i2は、リング線路RLiの一部を成すように、例えば円弧状に延びている。
表層FLの導体線路2i1は、その一端側の部分が第3端子13に電気的に接続されており、その他端側の部分がスルーホール2i4及びスルーホール2i5を介して内層L3の接地導体に接続されている。これにより、表層FLの導体線路2i1は、その他端側が接地されている。内層L2の導体線路2i2は、その一端側の部分がスルーホール2i3を介して第1端子11に電気的に接続されており、その他端側の部分がスルーホール2i6を介して内層L3の接地導体に接続されている。これにより、内層L2の導体線路2i2は、その他端側が接地されている。すなわち、表層FLの導体線路2i1の他端側と内層L2の導体線路2i2の他端側とは、内層L3の接地導体を介して互いに短絡(先端短絡)されている。
表層FLの導体線路2i1及び内層L2の導体線路2i2は、内層L2の導体線路2i2の線幅が表層FLの導体線路2i1の線幅を含むように構成されている。なお、表層FLの導体線路2i1の線幅が内層L2の導体線路2i2の線幅を含むように構成されていてもよい。
内層L2の導体線路2i2は、その一端側で第1端子11の信号をスルーホール2i3経由で受けてその他端側へ伝達する。このとき、表層FLの導体線路2i1は、内層L2の導体線路2i2内の信号を電磁結合により受けて第3端子13へ伝達する。これにより、分布結合線路2iは、電磁結合により信号が伝達される際に高周波信号で位相反転(180°シフト)するように構成されている。すなわち、分布結合線路2iでは、位相反転(180°シフト)が可能で、平衡出力の逆相を得るための電気長はλ/4となる。
不平衡平衡変換器100iは、図1及び図2に示すように、接地導体抜き部7iをさらに備える。接地導体抜き部7iは、分布結合線路2iの直下に設けられている。接地導体抜き部7iは、図2(c)に示すように、内層L3の接地導体において分布結合線路2iに対応してくり抜かれた部分である。接地導体抜き部7iは、高周波信号の伝搬波長λの約1/4の電気長を有する。表層FLに垂直な方向から透視した場合(図1参照)、接地導体抜き部7iの主要部は、表層FLの導体線路2i1の主要部と内層L2の導体線路2i2の主要部とにそれぞれ重なっている。接地導体抜き部7iは、表層FLの導体線路2i1及び内層L2の導体線路2i2に対応するように、例えば円弧状に延びている。
接地導体抜き部7iの幅は、内層L2の導体線路2i2の線幅及び表層FLの導体線路2i1の線幅をそれぞれ含むように構成されている。
接地導体抜き部7iにより内層L3の接地導体を分布結合線路2iから遠ざけることができるので、分布結合線路2iにおける表層FLの導体線路2i1及び内層L2の導体線路2i2の電磁結合の結合度を高めることができる。
不平衡平衡変換器100iは、図1及び図2に示すように、マイクロストリップ線路3(図7参照)に代えてストリップ線路3iを備える。ストリップ線路3iは、内層L2下面に設けられた接地導体を有し、高周波信号の伝搬波長λの1/2の電気長を有する。ストリップ線路3iは、表層FLからスルーホールを介して2層線路として形成する。ストリップ線路3iは、第2端子12と第3端子13とを接続するように、表層FLの導体から内層L2の導体へ接続されたスルーホール3i2,3i3と内層L2の導体3i1とにより構成されて、高周波信号の伝搬波長λの約1/2の電気長を有する。スルーホール3i2は、第2端子12から内層L2の導体3i1の一端側の部分へ接続されている。スルーホール3i3は、第3端子13から内層L2の導体3i1の他端側の部分へ接続されている。内層L2の導体3i1は、リング線路RLiの一部を成すように、例えば円弧状に延びている。
マイクロストリップ線路1、分布結合線路2i、及びストリップ線路3iは、リング線路RLiを形成している。リング線路RLiの全長は、λ(基本波波長λの1倍の長さ)であり、基本の形態に比べて短くなっている。
不平衡平衡変換器100iは、図1及び図2に示すように、一対のマイクロストリップ線路4,5(図7参照)に代えて一対のマイクロストリップ線路4i,5iを備える。一対のマイクロストリップ線路4i,5iは、リング線路RLiの内側へ引き出されている。一対のマイクロストリップ線路4i,5iは、内層L2下面に設けられた接地導体を有し、第2端子12及び第3端子13のそれぞれから互いに近づくように表層FL上を延びており、互いに均等な電気長を有する。例えば、マイクロストリップ線路4iは、第2端子12から第3端子13に近づくように延びている。マイクロストリップ線路5iは、第3端子13から第2端子12に近づくように延びている。
不平衡平衡変換器100iは、図1及び図2に示すように、平行2線路6(図7参照)に代えて平行2線路6iを備える。平行2線路6iは、ストリップ線路3iと別層で線路伝送方向が直交関係となるように配置する。平行2線路6iは、一対のマイクロストリップ線路4i,5iから、表層FLに垂直な方向から透視した場合にストリップ線路3iと略直交するように表層FL上を延びている。平行2線路6iは、互いに略平行な2つの線路6ai,6biを有する。2つの線路6ai,6biは、それぞれ、表層FLに垂直な方向から透視した場合にストリップ線路3iと略直交するように表層FL上を延びている。ストリップ線路3iにおける2つの線路6ai,6biがそれぞれ略直交する部分は、アイソレートされたポートP3(図7参照)近傍の部分である。これにより、2つの線路6ai,6bi内で伝達される信号へのストリップ線路3iからの影響を抑制できる。言い換えると、平行2線路6iとストリップ線路3iとの結合を最小限にすることが可能である。
なお、各導体の線路長が上記のように構成され、平行2線路6iが上記のように構成されていれば、表層FLの導体線路2i1、内層L2の導体線路2i2、接地導体抜き部7i、内層L2の導体3i1は、円弧状以外の形状であってもよい。
不平衡平衡変換器100iの等価回路は、例えば、図3に示すようになる。図3は、実施の形態1にかかる不平衡平衡変換器100iの等価回路を示す図である。なお、図3には、特性の数値を一例として示している。例えば、E=90は、λg/4を示す。インピーダンスについて、Za=50*√(2)であり、Zee=50*3.414であり、Zoo=50*0.585である。
不平衡平衡変換器100iでは、第1端子11に高周波信号が入力されると、第2端子12及び第3端子13に互いに逆相の一対の信号が現れる。各信号は、一対のマイクロストリップ線路4i,5iを介して平行2線路6iへ伝達され、平行2線路6iから差動信号として出力される。すなわち、不平衡平衡変換器100iは、不平衡線路ポート(第1端子11)から入力された高周波信号を差動信号に変換して一対の平衡線路ポート(第2端子12及び第3端子13)を介して出力する。なお、差動信号における一対の信号は、その振幅が互いに均等であることが好ましい。
本願のリングハイブリッドRHiの通過特性は、例えば、図4(a)、(b)のようになる。図4(a)は、本願のリングハイブリッドRHiの通過電力の特性を示し、図4(b)は、本願のリングハイブリッドRHiの通過位相の特性を示す。図4(a)に示したハッチング部分が本願のリングハイブリッドRHiの通過帯域(通過周波数範囲)BDiを示し、通過帯域BDiの比帯域(=帯域幅/周波数)は、例えば、−3.5dB以上について58%であり、基本の形態における比帯域(27%)に比べて大幅に大きくなっている。
不平衡平衡変換器100iでは、図1に示すように、入出力ポート(Single−EndポートとDifferentialポート)を一直線上にレイアウトすることが可能である。また、不平衡平衡変換器100iでは、図1に示すように、全体として、基本の形態の構成に比べて小形の不平衡平衡変換器を構成できる。
以上のように、実施の形態1では、不平衡平衡変換器100iにおいて、先端短絡の分布結合線路2iが、第1端子11と第3端子13とを接続するように表層FLの導体線路2i1と内層L2の導体線路2i2とで電磁結合により構成され、高周波信号で位相反転する。これにより、基本の形態のリング線路RLでは、高周波信号の伝搬波長λの1.5倍の電気長を必要としていたが、実施の形態1では、リング線路RLiの全長をλの電気長に短縮でき、通過特性を広帯域化することができる(図4(a)、(b)参照)。また、一対のマイクロストリップ線路4i,5iは、第2端子12及び第3端子13のそれぞれから互いに近づくように表層FL上を延びており、互いに均等な電気長を有する。平行2線路6は、一対のマイクロストリップ線路4i,5iから、表層FLに垂直な方向から透視した場合にストリップ線路3iと略直交するように表層FL上を延びている。これにより、第1端子11と平行2線路6との距離を短縮でき、第1端子(入力ポート)11と平行2線路(出力ポート)6とを略一直線上にレイアウトできる。したがって、ラットレースハイブリッドRH(図7参照)に基づく構成において、回路のサイズを縮小でき、入出力ポートの取り出し方向を略直線上にレイアウトできる。
また、実施の形態1では、不平衡平衡変換器100iにおいて、差動信号が、均等な振幅を有し互いに逆の位相を有する一対の信号を含む。これにより、不平衡平衡変換器100iが平衡性の高い信号を出力することができる。
また、実施の形態1では、不平衡平衡変換器100iにおいて、接地導体抜き部7iが、内層L3の接地導体において分布結合線路2iに対応してくり抜かれたものである。これにより、内層L3の接地導体を分布結合線路2iから遠ざけることができるので、分布結合線路2iにおける表層FLの導体線路2i1及び内層L2の導体線路2i2の電磁結合の結合度を高めることができる。
実施の形態2.
次に、実施の形態2にかかる不平衡平衡変換器100jについて説明する。以下では、実施の形態1と異なる部分を中心に説明する。
実施の形態1では、分布結合線路2iの直下に接地導体抜き部7iを設けることで分布結合線路2iの結合度の改善を図っているが、実施の形態2では、接地導体抜き部7iの直下に誘電体共振器を追加することで分布結合線路2iの周波数特性の安定化を図る。
具体的には、不平衡平衡変換器100jは、図5及び図6に示すように、誘電体共振器8jをさらに備える。図5(a)は、不平衡平衡変換器100jのレイアウト構成を示す図である。図5(b)は、不平衡平衡変換器100jの内層(第3層)L3のレイアウト構成を示す図である。図5(c)は、不平衡平衡変換器100jの内層(第4層)L4のレイアウト構成を示す図である。図5(a)では、各層の構成を重ねて示している。図6は、不平衡平衡変換器100jの断面構成を示す図である。
誘電体共振器8jは、接地導体抜き部7iの直下に設けられている。誘電体共振器8jは、接地導体抜き部7iに対応するように、内層L3の接地導体L3aから内層L4の接地導体へ接続されたスルーホール8j3〜8jnと内層L3の接地導体L3a及び内層L4の接地導体8j1の間に配された誘電体8j2と内層L4の接地導体8j1とにより構成されている。これにより、誘電体共振器8jは、第1端子11に入力された高周波信号の略2倍の周波数にて共振する。すなわち、誘電体共振器8jが高周波信号の2倍の周波数で共振するため、信号周波数帯ではカットオフでかつ負荷として周波数特性を(例えば、最も)安定化させることができる。
以上のように、実施の形態2では、不平衡平衡変換器100jにおいて、誘電体共振器8jが高周波信号の2倍の周波数で共振するため、信号周波数帯ではカットオフとなり、安定な周波数特性を得ることができる。
以上のように、本発明にかかる不平衡平衡変換器は、シングルエンド線路から差動線路への変換に有用である。
1〜5,4i,5i マイクロストリップ線路、3i ストリップ線路、6,6i 平行2線路、7i 接地導体抜き部、8j 誘電体共振器、11 第1端子、12 第2端子、13 第3端子、100,100i,100j 不平衡平衡変換器。

Claims (4)

  1. 表層及び裏層の間に複数層の内層が積層された多層誘電体基板に設けられ、不平衡線路ポートから入力された高周波信号を差動信号に変換して一対の平衡線路ポートを介して出力する不平衡平衡変換器であって、
    前記不平衡線路ポートとして表層に配された第1端子と、
    前記一対の平衡線路ポートとして表層に配された第2端子及び第3端子と、
    前記第1端子と前記第2端子とを接続するように表層に配され、第1の内層よりも下層に位置する第2の内層下面に設けられる接地導体を有し、前記高周波信号の伝搬波長の1/4の電気長を有するマイクロストリップ線路と、
    前記第1端子と前記第3端子とを電気的に接続するように表層の導体線路と前記第1の内層上面の導体線路とで電磁結合により構成され、他端が先端短絡された分布結合線路と、
    前記第2端子と前記第3端子とを接続するように、前記第2端子、前記第3端子それぞれから前記第1の内層上面の導体へ接続されたスルーホールと前記第1の内層上面の導体とにより構成され、前記第2の内層下面に設けられる接地導体を有し、前記高周波信号の伝搬波長の1/2の電気長を有するストリップ線路と、
    前記第2端子及び前記第3端子のそれぞれから互いに近づくように表層上を延びており、前記第2の内層下面に設けられる接地導体を有し、互いに均等な電気長を有する一対のマイクロストリップ線路と、
    前記一対のマイクロストリップ線路から、表層に垂直な方向から透視した場合に前記ストリップ線路と略直交するように表層上を延びた平行2線路と、
    を備えたことを特徴とする不平衡平衡変換器。
  2. 前記差動信号は、均等な振幅を有し互いに逆の位相を有する一対の信号を含む
    ことを特徴とする請求項1に記載の不平衡平衡変換器。
  3. 前記第2の内層下面に設けられる接地導体において前記分布結合線路に対応してくり抜かれた接地導体抜き部をさらに備えた
    ことを特徴とする請求項1又は2に記載の不平衡平衡変換器。
  4. 前記接地導体抜き部に対応するように、前記第2の内層下面に設けられる接地導体から前記第2の内層よりも下層に位置する第3の内層下面に設けられる接地導体へ接続されたスルーホールと、前記多層誘電体基板の一部を成して前記第2の内層下面に設けられる接地導体及び前記第3の内層下面に設けられる接地導体の間に配される誘電体と、前記第3の内層下面に設けられる接地導体とにより構成された、信号周波数帯ではカットオフとなる共振器をさらに備えた
    ことを特徴とする請求項3に記載の不平衡平衡変換器。
JP2017076307A 2017-04-06 2017-04-06 不平衡平衡変換器 Expired - Fee Related JP6282367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017076307A JP6282367B2 (ja) 2017-04-06 2017-04-06 不平衡平衡変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017076307A JP6282367B2 (ja) 2017-04-06 2017-04-06 不平衡平衡変換器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013093900A Division JP6125886B2 (ja) 2013-04-26 2013-04-26 不平衡平衡変換器

Publications (3)

Publication Number Publication Date
JP2017121088A JP2017121088A (ja) 2017-07-06
JP2017121088A5 JP2017121088A5 (ja) 2018-01-25
JP6282367B2 true JP6282367B2 (ja) 2018-02-21

Family

ID=59272370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076307A Expired - Fee Related JP6282367B2 (ja) 2017-04-06 2017-04-06 不平衡平衡変換器

Country Status (1)

Country Link
JP (1) JP6282367B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11405012B2 (en) * 2018-07-18 2022-08-02 Telefonaktiebolaget Lm Ericsson (Publ) Balun and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148405A (ja) * 1983-02-14 1984-08-25 Matsushita Electric Ind Co Ltd 平衡不平衡変換器
JPH01117503A (ja) * 1987-10-30 1989-05-10 Murata Mfg Co Ltd 位相反転器
JPH0998005A (ja) * 1995-09-29 1997-04-08 Nec Corp 配線基板
TW201228090A (en) * 2010-12-31 2012-07-01 Ind Tech Res Inst Input apparatus on chip for differential signals and balun thereof

Also Published As

Publication number Publication date
JP2017121088A (ja) 2017-07-06

Similar Documents

Publication Publication Date Title
CN109314300B (zh) 功率分配/合成器
US9030369B2 (en) Terminationless power splitter/combiner
US9214715B2 (en) Hybrid coupler device having plural transmission line structures with unwound-rewound geometry
WO2009125492A1 (ja) 電力分配器
WO2019008852A1 (ja) 導波路型スロットアレイアンテナ
JP4636950B2 (ja) 伝送回路、アンテナ共用器、高周波スイッチ回路
RU2494502C2 (ru) Миниатюрный широкополосный квадратурный направленный ответвитель на элементах с сосредоточенными параметрами
JP2014039258A (ja) 相互接続構造を用いた合成器/分配器
JP4645976B2 (ja) バラン
JP6125886B2 (ja) 不平衡平衡変換器
JP6282367B2 (ja) 不平衡平衡変換器
JP5854878B2 (ja) 電力分配器
JP2017135465A (ja) シングルエンド型マイクロストリップ線路、差動型マイクロストリップ線路、及び平衡不平衡変換素子
JP5118597B2 (ja) 電力分配合成器
JP5465102B2 (ja) 電力合成分配器
JP5713197B2 (ja) バラン
US20110227667A1 (en) Waveguide type rat-race circuit and mixer using same
JP3660973B2 (ja) 電力分配合成器
JP6772754B2 (ja) マーチャントバラン
JP2009224491A (ja) 多層基板
WO2024023903A1 (ja) マイクロストリップ線路-導波管変換器
JP6419878B2 (ja) 回路基板
JP2007201596A (ja) 電力分配回路
CN109428143B (zh) 基于180°理想反相器的三频平衡式耦合器
JP2023168665A (ja) 高周波回路、および、レーダ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180123

R150 Certificate of patent or registration of utility model

Ref document number: 6282367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees