CN109314300B - 功率分配/合成器 - Google Patents

Abstract

提供实现了反射特性和隔离特性的提高的功率分配/合成器。功率分配/合成器由多层基板构成，在多层基板的内层配置有条带导体，在表层配置有芯片电阻器，并具有连接双方的通路，其中，通过在输入/输出端子与通路之间装配短截线，能够在偶奇模式动作中主要在奇模式时调节为感性，因此能够使输入/输出端子侧的反射特性和输入/输出端子之间的隔离特性良好。

Description

功率分配/合成器

技术领域

本发明主要涉及分配或合成微波波段和毫米波波段的高频信号的功率分配/合成器。

背景技术

功率分配/合成器一般被广泛用于分配或合成高频信号。其中，威尔金森(Wilkinson)型功率分配/合成器在如下情况下使用：当其作为分配器发挥功能时，需要确保输出端子之间的隔离性；或者作为合成器发挥功能时，需要确保输入端子之间的隔离性。

现有的威尔金森型功率分配/合成器具备一个公共端子和两个输入/输出端子。在分配信号时，公共端子为输入端子，在合成信号时，公共端子为输出端子。在分配信号时，两个输入/输出端子为输出端子，在合成信号时，两个输入/输出端子为输入端子。公共端子和各输入/输出端子分别通过四分之一波长(λ/4)阻抗变换器(impedance transformer)连接起来。此外，各输入/输出端子之间经由一个被称作吸收电阻的隔离电阻连接起来。

例如，在下述专利文献1中公开了如下这样的结构：在这样的威尔金森型功率分配/合成器中，在各个输入/输出端子与隔离电阻之间设置传输线路，该传输线路的电长度为工作频率的半波长(λ/2)或半波长的整数倍。专利文献1中记载的功率分配/合成器通过以如下方式构成传输线路而实现了设计自由度的提高：在连接输入/输出端子之间的功率传输路径中，使得经由两个四分之一波长阻抗变换器连接两个输入/输出端子而成的路径与经由隔离电阻(吸收电阻)连接两个输入/输出端子而成的路径之间的相位差为180度的奇数倍。

这里，由于是频率，因此，严格地说，半波长的整数倍是指除零和负数外的自然数(1，2，3，...)倍(以下相同)。

此外，例如，在下述专利文献2中公开了在各个输入/输出端子与隔离电阻之间设置传输线路和短截线(stub)的结构的威尔金森型功率分配/合成器。在该专利文献2中记载的功率分配/合成器中，作为传输线路，在各个输入/输出端子与隔离电阻之间设置有分布常数线路(distributed constant line)。由此，能够提供改善了由于隔离电阻的寄生电抗分量的影响而恶化的各输入/输出端子的反射特性以及输入/输出端子之间的隔离性的功率分配/合成器。此外，通过将短截线插入设置于各个输入/输出端子与隔离电阻之间的传输线路中，能够提供可缩短分布常数线路的线路长度从而能够使电路小型化的功率分配/合成器。

在先技术文献

专利文献

专利文献1:美国专利第4875024号说明书

专利文献2：日本特开2000-106501号公报

发明内容

发明要解决的课题

由多层基板构成的威尔金森型功率分配/合成器有时构成为如下结构：在多层基板的内层设置四分之一波长阻抗变换器等条带导体(strip conductor)图案，在表层设置芯片电阻器作为隔离电阻，并利用被称作通路(via)的层间连接用导体连接这些条带导体图案和芯片电阻器。在这样结构的功率分配/合成器中，随着基板厚度越增加，条带导体图案在内层被配置得越深，而由于通路的电长度以及在通路部分产生的阻抗不连续导致的影响变得越不能被忽略，公共端子的反射特性、各输入/输出端子的反射特性以及输入/输出端子之间的隔离性恶化。

在上述专利文献1所示的结构的功率分配/合成器中，在各个输入/输出端子与隔离电阻之间设置传输线路，该传输线路的电长度为工作频率的半波长或半波长的整数倍，因此，能够吸收连接表层的隔离用芯片电阻器和内层的条带导体图案的通路的电长度的影响。然而，存在如下的问题：由于在通路部分产生的阻抗不连续的影响，导致各输入/输出端子的反射特性以及输入/输出之间的隔离性恶化。

此外，在上述专利文献2所示的结构的功率分配/合成器中，在各个输入/输出端子与隔离电阻之间，将分布常数线路设置为电长度(约164deg(物理长度：42.6mm))接近工作频率(2.16GHz)的半波长的传输线路，因此，能够吸收连接表层的隔离用芯片电阻器和内层的条带导体图案的通路的电长度的影响。然而，存在如下的问题：由于在通路部分产生的阻抗的不连续的影响，导致各输入/输出端子的反射特性以及输入/输出端子之间的隔离性恶化。

此外，在专利文献2所示的结构的功率分配/合成器中，通过将短截线插入设置在各个输入/输出端子与隔离电阻之间的传输线路中，虽然能够实现作为接近工作频率的半波长的电长度的传输线路的缩短，但是，关于对由于在通路部分产生的阻抗的不连续的影响导致各输入/输出端子的反射特性以及输入/输出端子之间的隔离性恶化的改善，却既没有启示也没有明示。

本发明是为了解决上述那样的课题而完成的，其目的在于，在使用多层基板构成功率分配/合成器的情况下，获得小型且结构适于层叠结构并且公共端子和各输入/输出端子的反射特性和隔离特性良好的功率分配/合成器。

用于解决课题的手段

本发明是如下的功率分配/合成器等，其中，该功率分配/合成器具备：公共端子，其输入要分配的高频信号或者输出所合成的高频信号；第1输入/输出端子和第2输入/输出端子，它们输出所分配的高频信号或者输入要合成的高频信号；第1四分之一波长阻抗变换器，其一端与所述公共端子连接，另一端与所述第1输入/输出端子连接；第2四分之一波长阻抗变换器，其一端与所述公共端子连接，另一端与所述第2输入/输出端子连接；隔离电阻，其防止和所述第1输入/输出端子有关的高频信号与和所述第2输入/输出端子有关的高频信号之间的干扰；第1线路，其连接所述隔离电阻和所述第1输入/输出端子，长度为半波长的整数倍；以及第2线路，其连接所述隔离电阻和所述第2输入/输出端子，长度为半波长的整数倍，所述第1线路和所述第2线路分别由至少两个以上的阻抗不相同的线路部级联连接而构成，所述第1线路在位于线路的长度方向上的中心或比中心靠所述第1输入/输出端子侧的线路部设置有第1短截线，所述第2线路在位于线路的长度方向上的中心或比中心靠所述第2输入/输出端子侧的线路部设置有第2短截线。

发明效果

在本发明中，在使用多层基板构成功率分配/合成器的情况下，能够提供小型且结构适于层叠结构并且公共端子和各输入/输出端子的反射特性和隔离特性良好的功率分配/合成器。

附图说明

图1是示出本发明的实施方式1的功率分配/合成器的结构的一例的透视立体图。

图2是示出与图3的由多层基板构成的现有结构的功率分配/合成器和图1的本发明的结构的功率分配/合成器有关的偶奇模式动作时的仿真结果的说明图。

图3是示出由多层基板构成的现有结构的功率分配/合成器的结构的一例的透视立体图。

图4是示出与图3的由多层基板构成的现有结构的功率分配/合成器和图1的本发明的结构的功率分配/合成器有关的反射特性和隔离特性的功率分配时的仿真结果的图。

图5是本发明的实施方式1的功率分配/合成器的等效电路图。

图6是由多层基板构成的现有结构的功率分配/合成器的等效电路图。

图7是示出本发明的实施方式1的功率分配/合成器的结构的另一例的透视立体图。

图8是示出本发明的实施方式1的功率分配/合成器的结构的又一例的透视立体图。

图9是示出本发明的实施方式1的功率分配/合成器的结构的又一例的图。

图10是示出本发明的实施方式1的功率分配/合成器的结构的又一例的透视立体图。

图11是示出本发明的实施方式2的功率分配/合成器的结构的一例的透视立体图。

图12是示出本发明的实施方式3的功率分配/合成器的结构的一例的透视立体图。

图13是示出本发明的实施方式4的功率分配/合成器的结构的一例的透视立体图。

图14是示出本发明的实施方式3的功率分配/合成器的结构的另一例的透视立体图。

图15是示出本发明的实施方式5的功率分配/合成器的结构的一例的透视立体图。

图16是示出本发明的实施方式5的功率分配/合成器的结构的另一例的透视立体图。

具体实施方式

根据本发明，功率分配/合成器构成为由多层基板形成的威尔金森型功率分配/合成器。在威尔金森型功率分配/合成器的多层基板的内层设置有构成四分之一波长(λ/4)阻抗变换器的条带导体图案，在威尔金森型功率分配/合成器的表层设置有芯片电阻器作为隔离电阻。条带导体图案和芯片电阻器通过由通路和条带导体构成的半波长(λ/2)的整数倍的传输线路连接。并且，特别是，在配置在通路与输入/输出端子之间的条带导体中设置短截线。根据该结构，在功率分配/合成器的偶奇模式动作中，能够实现主要在奇模式动作时改善输入/输出端子的反射特性，因此，能够抑制由于通路产生的阻抗的不连续导致的影响，从而能够良好地保持公共端子和各输入/输出端子的反射特性以及输入/输出端子之间的隔离性。

在上述说明中，示出了条带导体图案和芯片电阻器通过由通路和条带导体构成的、长度为半波长(λ/2)的整数倍且为半波长的奇数倍的传输线路连接起来的示例，但是不限于此，条带导体图案和芯片电阻器也可以通过由通路和条带导体构成的、长度为半波长(λ/2)的整数倍且为半波长的偶数倍的传输线路连接起来。在半波长(λ/2)的偶数倍的传输线路中，根据该结构，在功率分配/合成器的偶奇模式动作中，能够实现主要在偶模式动作时改善输入/输出端子的反射特性，因此，能够抑制由于通路产生的阻抗的不连续导致的影响，从而能够良好地保持公共端子和各输入/输出端子的反射特性以及输入/输出端子之间的隔离性。

以下，根据各实施方式，使用附图对本发明的功率分配/合成器进行说明。另外，在各实施方式中，用相同的标号表示相同或相当部分，并且省略重复的说明。

实施方式1.

图1是示出本发明的实施方式1的功率分配/合成器的一例的结构图，作为透视立体图示出。在该实施方式1中，主要对具有如下结构的威尔金森型功率分配/合成器进行说明：所述威尔金森型功率分配/合成器由多层基板构成，在多层基板的内层设置作为四分之一波长(λ/4)阻抗变换器的条带导体图案，在表层设置芯片电阻器作为隔离电阻，条带导体图案和芯片电阻器通过由通路和条带导体构成的半波长(λ/2)的整数倍的传输线路连接。

在图1中，公共端子1001、输入/输出端子1011、输入/输出端子1012、四分之一波长阻抗变换器条带导体2001、四分之一波长阻抗变换器条带导体2002、传输线路条带导体2111、传输线路条带导体2112、传输线路条带导体2121、传输线路条带导体2122、短截线2401和短截线2402配置在介电层5001与介电层5002之间。

由点状阴影表示的接地导体3002、芯片电阻器安装用导体图案2301、芯片电阻器安装用导体图案2302和芯片电阻器4001配置在介电层5002的、与配置有介电层5001的面相反的面上。

接地导体3001配置在介电层5001的、与配置有介电层5002的面相反的面上。

通路2201、通路2202以贯穿介电层5002的方式进行配置。

λ/4阻抗变换器条带导体2001连接公共端子1001和输入/输出端子1011。

λ/4阻抗变换器条带导体2002连接公共端子1001和输入/输出端子1012。

传输线路条带导体2111、短截线2401、传输线路条带导体2121、通路2201和芯片电阻器安装用导体图案2301连接输入/输出端子1011和芯片电阻器4001。

传输线路条带导体2112、短截线2402、传输线路条带导体2122、通路2202和芯片电阻器安装用导体图案2302连接输入/输出端子1012和芯片电阻器4001。

芯片电阻器安装用导体图案2301、芯片电阻器安装用导体图案2302配置在设置于接地导体3002的切口6001内。

作为隔离电阻的芯片电阻器4001被安装成连接芯片电阻器安装用导体图案2301和芯片电阻器安装用导体图案2302，芯片电阻器4001的一端位于芯片电阻器安装用导体图案2301之上，芯片电阻器4001的另一端位于芯片电阻器安装用导体图案2302之上。

短截线2401设置在传输线路条带导体2111与传输线路条带导体2121之间。短截线2402设置在传输线路条带导体2112与传输线路条带导体2122之间。

图2是示出由多层基板构成专利文献1中公开的现有结构的功率分配/合成器时的在图3中由透视立体图所例示的功率分配/合成器和图1所示的本发明的实施方式1的功率分配/合成器在偶奇模式动作时的、由史密斯圆图示出的仿真结果的图。用A表示专利文献1的情况，用B表示本发明的实施方式1的情况。

此外，关于与本仿真有关的实施方式1的功率分配/合成器，示出传输线路条带导体2111、传输线路条带导体2121、芯片电阻器安装用导体图案2301和通路2201合起来的长度以及传输线路条带导体2112、传输线路条带导体2122、芯片电阻器安装用导体图案2302和通路2202合起来的长度是半波长(λ/2)的奇数倍的情况。

另外，在该仿真中，用对称面平均地分割图3的现有的功率分配/合成器的示例和图1的本发明的功率分配/合成器，并将分割得到的面作为电壁(electric wall)(奇模式动作时)或磁壁(magnetic wall)(偶模式动作时)进行计算。图2的(a)用分数带(fractionalband)20％的范围示出奇模式动作时的输入/输出端子1011或输入/输出端子1012的反射特性，(b)用分数带20％的范围示出偶模式动作时的输入/输出端子1011或输入/输出端子1012的反射特性，(c)用分数带20％的范围示出偶模式动作时的公共端子1001的反射特性。

在图2的(a)中，着眼于奇模式动作时的输入/输出端子1011或输入/输出端子1012的反射特性时，可知：与图3的现有的功率分配/合成器相比，图1的本发明的功率分配/合成器能够获得接近史密斯圆图的中央(反射零点)的特性。

此外，可知：图3的现有的功率分配/合成器和图1的本发明的功率分配/合成器在(b)的偶模式动作时的输入/输出端子1011或输入/输出端子1012的反射特性以及(c)的偶模式动作时的公共端子1001的反射特性上没有发生较大的变化。

图4是示出关于图3的由多层基板构成的现有的功率分配/合成器和图1的本发明的结构的功率分配/合成器的反射特性和隔离特性的、在功率分配时的仿真结果的图。(a)示出图3的现有的功率分配/合成器的结果，(b)示出图1的本发明的功率分配/合成器的结果。

在图4的(a)、(b)中，虚线A示出公共端子1001的反射特性，长虚线B示出输入/输出端子1011或输入/输出端子1012的反射特性，实线C示出从公共端子1001到输入/输出端子1011或输入/输出端子1012的通过特性(分配特性)，单点划线D示出输入/输出端子1011与输入/输出端子1012之间的隔离特性。

在图4的(a)中，例如，着眼于标准化频率(Normalized Frequency)为1处的、由长虚线B示出的输入/输出端子1011或输入/输出端子1012的反射特性以及由单点划线D示出的输入/输出端子1011与输入/输出端子1012之间的隔离特性时，可知：现有的功率分配/合成器的仿真结果分别为劣化到反射量-17dB、隔离量-16dB的值。

在图4的(b)中，例如，着眼于标准化频率为1处的、由长虚线B示出的输入/输出端子1011或输入/输出端子1012的反射特性以及由单点划线D示出的输入/输出端子1011与输入/输出端子1012之间的隔离特性时，可知：本发明的功率分配/合成器的仿真结果分别为反射量-34dB、隔离量-27dB这样的良好的值。

根据以上情况可知，根据该实施方式1中的功率分配/合成器，起到了如下效果：通过设置短截线2401和短截线2402，能够改善由于传输线路条带导体2121、通路2201、芯片电阻器安装用导体图案2301而产生的阻抗不连续、以及由于传输线路条带导体2122、通路2202和芯片电阻器安装用导体图案2302而产生的阻抗不连续的影响而恶化的奇模式动作时的输入/输出端子的反射特性，能够获得在功率分配动作和功率合成动作时具有良好的各种反射特性和隔离特性的功率分配/合成器。

图5是图1的本发明的实施方式1的功率分配/合成器的等效电路图。

图6是图3的由多层基板构成的现有结构的功率分配/合成器的等效电路图。

比较图5和图6的等效电路图，作为图6的输入/输出端子0011、0012侧的传输线路的传输线路0131和传输线路0132在图5中被分别替换为传输线路0331、传输线路0431、短截线0051和传输线路0332、传输线路0432、短截线0052。

在图5中，传输线路0231的阻抗与传输线路0331、传输线路0431的阻抗不同，传输线路0232的阻抗与传输线路0332和传输线路0432的阻抗不同，由此产生阻抗不连续。

在该实施方式1中，设为由包括两层介电层5001、5002而构成的多层基板构成的功率分配/合成器。但是不限于此，也可以设为由包括三层以上的介电层而构成的多层基板构成的功率分配/合成器。

图7是示出由包括四层介电层而构成的多层基板构成的本发明的实施方式1的功率分配/合成器的结构图，作为透视立体图示出。

在图7的示例中，介电层5003配置在介电层5002的、与配置有介电层5001的面相反的面上，介电层5004配置在介电层5003的、与配置有介电层5002的面相反的面上。

此外，接地导体3011配置在介电层5002与介电层5003之间，接地导体3012配置在介电层5003与介电层5004之间。

接地导体3002、芯片电阻器安装用导体图案2301、芯片电阻器安装用导体图案2302和芯片电阻器4001配置在介电层5004的、与配置有介电层5003的面相反的面上。

接地导体3011设有切口6111、切口6112，接地导体3012设有切口6121、切口6122。

通路2211和通路2212贯穿介电层5002、介电层5003和介电层5004，切口6111和切口6112贯穿接地导体3011地进行配置，切口6121和切口6122贯穿接地导体3012地进行配置。

传输线路条带导体2111、短截线2401、传输线路条带导体2121、通路2211和芯片电阻器安装用导体图案2301连接输入/输出端子1011和芯片电阻器4001。

传输线路条带导体2112、短截线2402、传输线路条带导体2122、通路2212和芯片电阻器安装用导体图案2302连接输入/输出端子1012和芯片电阻器4001。

在图7的示例中，即使多层基板的基板总数和基板厚度增加，通路的电长度超过工作频率的半波长，也能够获得与上述示例相同的效果。

此外，在图1的结构中，示出了以通路2201和通路2202仅贯穿介电层5002的方式进行制造的示例，但是不限于此，如图8所示，也可以构成为以贯穿介电层5001的方式制造而成的结构。在图8中作为透视立体图示出的功率分配/合成器中，在制造上，通路2201具有短截线2501，通路2202具有短截线2502，在短截线2501和短截线2502作为阻抗不连续部动作的情况下，也能够获得与上述示例相同的效果。

介电层5011配置在介电层5001的、与配置有介电层5002的面相反的面上。此外，接地导体3001配置在介电层5011的、与配置有介电层5001的面相反的面上。

另外，在图7的结构中也能够实施该结构，可以构成为通路2201具有短截线2501、通路2202具有短截线2502、短截线2501和短截线2502如图8所示以贯穿介电层5001的方式制造而成的结构。此外，如图8所示，介电层5011配置在介电层5001的、与配置有介电层5002的面相反的面上。

此外，在上述示例中，设为了使用传输电力和信号的通路的功率分配/合成器。但是不限于此，也可以设为还使用了作为接地导体动作的通路的功率分配/合成器。图9是示出还使用了作为接地导体动作的通路的本发明的实施方式1的功率分配/合成器的结构图。图9的(a)是与图1等相同的透视立体图，(b)是在没有介电层和接地导体的情况下示出配置于介电层5001和介电层5002的作为条带导体和接地导体动作的通路的俯视图。

在图9的示例中，接地外导体用通路7001和接地外导体用通路7002贯穿介电层5001和介电层5002，连接接地导体3001和接地导体3002。此外，多个接地外导体用通路7001以在与通路2201的轴向垂直的面内围绕通路2201的周围的方式与通路2201平行地配置。同样，多个接地外导体用通路7002也以在与通路2202的轴向垂直的面内围绕通路2202的周围的方式与通路2202平行地配置。

在图9所示的功率分配/合成器中，通过在作为信号导体发挥作用的通路2201、2202周围设置作为接地导体发挥作用的通路7001、7002，从而能够在层间连接部中实现同轴模式下的信号传输，可以得到能够抑制功率泄漏的低损耗的功率分配/合成器，并且能够获得与上述示例相同的效果。

此外，在上述示例中，示出了设置在偶奇模式动作中仅在奇模式时能够调节的短截线的示例。然而不限于此，也可以通过同时设置仅在偶模式时能够调节的短截线的方式而独立地进行偶奇模式的调节。图10是示出设置在偶奇模式动作中仅在各模式时能够调节的短截线的本发明的实施方式1的功率分配/合成器的结构图，作为透视立体图示出。

在图10的示例中，在λ/4阻抗变换器条带导体2001和λ/4阻抗变换器条带导体2002进行连接的点处配置有短截线2400。

在图10所示的功率分配/合成器中，通过设置短截线2400、短截线2401和短截线2402，能够获得设计自由度较高的功率分配/合成器，并且能够获得与上述示例相同的效果。

实施方式2.

在上述实施方式1中，对使用条带线路的结构的功率分配/合成器进行了说明，但是，也可以设为使用微条带线路(microstrip lines)的结构的功率分配/合成器。

图11是示出本发明的实施方式2的使用微条带线路的功率分配/合成器的结构图，作为透视立体图示出。微条带线路是指在上述各例的条带线路中不需要内部导体上部的介电层和外部导体的结构。

在图11的功率分配/合成器中，由上述各例的标号1001、2001、1011、2111、2401、2121、2122、2402、2112、1012、2002表示的内部导体由微条带线路构成。因此，在介电层5002的、与配置有介电层5001的面相反的面上没有配置接地导体。

根据该实施方式2，通过使用微条带线路，能够扩大各传输线路中的阻抗的控制范围，能够提高设计自由度，并且能够获得与上述实施方式1相同的效果。

实施方式3.

在上述实施方式1和2中，对分别通过λ/4阻抗变换器连接公共端子1001和输入/输出端子1011和1012的功率分配/合成器进行了说明。在本发明中，也可以设为如下的功率分配/合成器：将λ/4阻抗变换器的一端与公共端子1001连接，并且，分别通过λ/4传输线路连接λ/4阻抗变换器的另一端和输入/输出端子1011和1012。

图12是示出本发明的实施方式3的功率分配/合成器的结构图，作为透视立体图示出。

在该实施方式3中的图12的示例中，将四分之一波长(λ/4)阻抗变换器条带导体2010与公共端子1001连接，通过四分之一波长(λ/4)条带导体2011连接λ/4阻抗变换器条带导体2010的、与和公共端子1001连接的端子相反的端子和输入/输出端子1011，通过四分之一波长(λ/4)条带导体2012连接λ/4阻抗变换器条带导体2010的、与和公共端子1001连接的端子相反的端子和输入/输出端子1012。

根据该实施方式3，通过在公共端子1001与λ/4条带导体2011和λ/4条带导体2012之间设置λ/4阻抗变换器条带导体2010，能够利用λ/4阻抗变换器条带导体2010构成低阻抗的传输线路，因此能够提高功率分配/合成器的设计自由度，并且能够获得与上述实施方式1相同的效果。

另外，也可以与图10的功率分配/合成器同样，如图14所示，在λ/4条带导体2011与λ/4条带导体2012之间设置短截线2400。

实施方式4.

在上述实施方式1、2和3中，对芯片电阻器4001安装在多层基板的表层的功率分配/合成器进行了说明，但是，也可以设为芯片电阻器4001安装在多层基板内层的功率分配组合器。

图13是示出本发明的实施方式4的功率分配/合成器的结构图，作为透视立体图示出。

在该实施方式4中的图13的示例中，芯片电阻器4001配置在介电层5003内，接地导体3003配置在介电层5003的、与配置有介电层5002的面相反的面上。

根据该实施方式4，通过将芯片电阻器4001配置在介电层5003内，能够削减多层基板表层的占用面积，并获得与上述实施方式1相同的效果。

另外，作为本发明的特征，在上述各实施方式中，

例如，传输线路条带导体2111和传输线路条带导体2121构成第1导体级联线路(cascade line)(2111，2121)。

此外，例如，传输线路条带导体2112和传输线路条带导体2122构成第2导体级联线路(2112，2122)。

第1导体级联线路(2111，2121)和第2导体级联线路(2112，2122)均可以通过级联连接至少两个以上的阻抗不同的线路部而构成。

并且，第1导体级联线路(2111，2121)可以在位于线路的长度方向上的中心或比中心靠第1输入/输出端子1011侧的线路部设置第1短截线(2401)。

此外，第2导体级联线路(2112，2122)可以在位于线路的长度方向上的中心或比中心靠第2输入/输出端子1012侧的线路部设置第2短截线(2402)。

此外，通路2201，2202构成垂直连接导体，接地外导体用通路7001和接地外导体用通路7002构成接地垂直导体。

实施方式5.

在上述各实施方式的说明中，主要对在输入/输出端子1011至芯片电阻器安装用导体图案2301之间、以及输入/输出端子1012至芯片电阻器安装用导体图案2302之间各设置一个短截线的情况进行了说明，但是，也可以各设置两个以上的短截线。

另外，作为本发明的特征，在上述各实施方式中，在传输线路条带导体2111、传输线路条带导体2121、芯片电阻器安装用导体图案2301和通路2201合起来的长度以及传输线路条带导体2112、传输线路条带导体2122、芯片电阻器安装用导体图案2302和通路2202合起来的长度是半波长(λ/2)的整数倍中的奇数倍的情况下，起到了能够调节奇模式动作时的输入/输出端子的反射特性，从而能够获得在功率分配动作和功率合成动作时具有良好的各种反射特性和隔离特性的功率分配/合成器的效果。

此外，在传输线路条带导体2111、传输线路条带导体2121、芯片电阻器安装用导体图案2301和通路2201合起来的长度以及传输线路条带导体2112、传输线路条带导体2122、芯片电阻器安装用导体图案2302和通路2202合起来的长度是半波长(λ/2)的整数倍中的偶数倍的情况下，起到了能够调节偶模式动作时的输入/输出端子的反射特性，从而能够获得在功率分配动作和功率合成动作时具有良好的各种反射特性和隔离特性的功率分配/合成器的效果。

另外，在上述线路的长度是半波长(λ/2)的奇数倍的情况下、或者线路的长度是半波长(λ/2)的偶数倍的情况下，都能够在各个情况下将短截线的数量设为一个或多个。

在输入/输出端子1011至芯片电阻器安装用导体图案2301之间、以及输入/输出端子1012至芯片电阻器安装用导体图案2302之间以λ/4波长间隔各设置两个以上的短截线，起到了能够分别调节偶模式动作时的输入/输出端子的反射特性，从而能够获得在功率分配动作和功率合成动作时具有良好的各种反射特性和隔离特性的功率分配/合成器的效果。

在该实施方式5中的图15的示例中，虽然根据图15难以获知长度的关系，但是，在由传输线路条带导体2111、传输线路条带导体2121、传输线路条带导体2131、芯片电阻器安装用导体图案2301和通路2201构成的、长度为半波长的偶数倍的第1线路中，在位于长度方向上的中心或比中心靠输入/输出端子1011侧的线路部设置有短截线2401，并且，在朝输入/输出端子1011侧从短截线2401离开四分之一波长的线路部设置有短截线2411。

此外，在由传输线路条带导体2112、传输线路条带导体2122、传输线路条带导体2132、芯片电阻器安装用导体图案2302和通路2202构成的、长度为半波长的偶数倍的第2线路中，在位于长度方向上的中心或比中心靠输入/输出端子1012侧的线路部设置有短截线2402，并且，在朝输入/输出端子1012侧从短截线2402离开四分之一波长的线路部设置有短截线2412。

在该实施方式5中的图15的示例中，对使用条带线路的情况进行了说明，但是不限于此，也可以使用微条带线路。图16是示出本发明的实施方式5的使用微条带线路的功率分配/合成器的结构图，作为透视立体图示出。微条带线路由如下的结构构成：在上述各例的条带线路中不需要作为接地导体3002等示出的内部导体上部介电层和外部导体。

此外，在图5中，

公共端子0001相当于公共端子1001，传输线路0021、0022相当于λ/4阻抗变换器条带导体2001、2002，输入/输出端子0011、0012相当于输入/输出端子1011、1012，电阻器0041相当于芯片电阻器4001。

图5的传输线路0331、0431、0231相当于传输线路条带导体2111、2121、芯片电阻器安装用导体图案2301和通路2201，在图15、16的情况下，还包含传输线路条带导体2131。

传输线路0332、0432、0232相当于传输线路条带导体2112、2122、芯片电阻器安装用导体图案2302和通路2202，在图15、16的情况下，还包含传输线路条带导体2132。

短截线0051相当于短截线2401，在图15、16的情况下，还包含短截线2411。短截线0052相当于短截线2402，在图15、16的情况下，还包含短截线2412。

此外，本发明不限于上述各实施方式的示例，包括这些实施方式的全部的可能的组合。

本发明是一种功率分配/合成器，其中，该功率分配/合成器具备：

公共端子(1001)，其输入要分配的高频信号或者输出所合成的高频信号；

第1和第2输入/输出端子(1011，1012)，它们输出所分配的高频信号或者输入要合成的高频信号；

第1四分之一波长阻抗变换器(2001)，其一端与所述公共端子连接，另一端与所述第1输入/输出端子连接；

第2四分之一波长阻抗变换器(2002)，其一端与所述公共端子连接，另一端与所述第2输入/输出端子连接；

隔离电阻(4001)，其防止和所述第1输入/输出端子有关的高频信号与和所述第2输入/输出端子有关的高频信号之间的干扰；

第1线路(2111，2121，2201，2301)，其连接所述隔离电阻和所述第1输入/输出端子，长度为半波长的整数倍；以及

第2线路(2112，2122，2202，2302)，其连接所述隔离电阻和所述第2输入/输出端子，长度为半波长的整数倍，

所述第1线路(2111，2121，2201，2301)和所述第2线路(2112，2122，2202，2302)分别由至少两个以上的阻抗不相同的线路部级联连接而成，

所述第1线路(2111，2121，2201，2301)在位于线路的长度方向上的中心或比中心靠所述第1输入/输出端子侧的线路部设置有第1短截线(2401)，

所述第2线路(2112，2122，2202，2302)在位于线路的长度方向上的中心或比中心靠所述第2输入/输出端子侧的线路部设置有第2短截线(2402)。

此外，本发明是一种功率分配/合成器，其中，该功率分配/合成器具备：

公共端子(1001)，其输入要分配的高频信号或者输出所合成的高频信号；

第1和第2输入/输出端子(1011，1012)，它们输出所分配的高频信号或者输入要合成的高频信号；

四分之一波长阻抗变换器(2010)，其一端与所述公共端子连接；

第1四分之一波长线路(2011)，其一端与所述阻抗变换器连接，另一端与所述第1输入/输出端子连接；

第2四分之一波长线路(2012)，其一端与所述阻抗变换器连接，另一端与所述第2输入/输出端子连接；

隔离电阻(4001)，其防止和所述第1输入/输出端子有关的高频信号与和所述第2输入/输出端子有关的高频信号之间的干扰；

第1线路(2111，2121，2201，2301)，其连接所述隔离电阻和所述第1输入/输出端子，长度为半波长的整数倍；以及

第2线路(2112，2122，2202，2302)，其连接所述隔离电阻和所述第2输入/输出端子，长度为半波长的整数倍，

所述第1线路(2111，2121，2201，2301)和所述第2线路(2112，2122，2202，2302)分别由至少两个以上的阻抗不相同的线路部级联连接而成，

所述第1线路(2111，2121，2201，2301)在位于线路的长度方向上的中心或比中心靠所述第1输入/输出端子侧的线路部设置有第1短截线(2401)，

所述第2线路(2112，2122，2202，2302)在位于线路的长度方向上的中心或比中心靠所述第2输入/输出端子侧的线路部设置有第2短截线(2402)。

此外，在所述第1阻抗变换器(2001)与所述第2阻抗变换器(2002)之间设置有第3短截线(2400)。

此外，在所述第1四分之一波长线路(2011)与所述第2四分之一波长线路(2012)之间设置有第3短截线(2400)。

此外，该功率分配/合成器由多层基板中的如下部分构成：

多层基板的内层的条带导体，其分别形成所述各端子、变换器、线路和短截线；

表面安装的芯片电阻器(4001)，其形成所述电阻；以及

垂直连接导体(2201，2202)，其连接所述条带导体和所述芯片电阻器。

此外，该功率分配/合成器由多层基板中的如下部分构成：

多层基板的内层的条带导体，其分别形成所述各端子、变换器、线路和短截线；

芯片电阻器(4001)，其安装在多层基板的内层，形成所述电阻；以及

垂直连接导体(2201，2202)，其连接所述条带导体和所述芯片电阻器。

此外，在所述垂直连接导体(2201，2202)的周围具有接地垂直导体(7001，7002)。

此外，所述第1线路(2111，2121，2201，2301)和所述第2线路(2112，2122，2202，2302)具有半波长的奇数倍的长度。

此外，所述第1线路(2111，2121，2201，2301)和所述第2线路(2112，2122，2202，2302)具有半波长的偶数倍的长度。

此外，所述第1线路(2111，2121，2201，2301)在所述第1短截线与所述第1输入/输出端子侧之间的线路部设置有第4短截线(2411)，

所述第2线路(2112，2122，2202，2302)在所述第2短截线与所述第2输入/输出端子侧之间的线路部设置有第5短截线(2412)。

产业上的可利用性

本发明的功率分配/合成器能够能够适用于许多领域中使用的功率分配/合成器。

标号说明

0001，1001：公共端子；0011，0012，1011，1012：输入/输出端子；0021，0022，0131，0132，0231，0232，0331，0332，0431，0432：传输线路；0041：电阻；0051，0052，2400，2401，2402，2411，2412，2501，2502短截线；2111，2112，2121，2122，2131，2132：传导线路条带导体；2001，2002：λ/4阻抗变换器条带导体(λ/4阻抗变换器)；2010：λ/4阻抗变换器条带导体(λ/4阻抗变换器)；2011，2012：λ/4条带导体(λ/4线路)；2201，2202，2211，2212，2501：通路；2301，2302：芯片电阻器安装用导体图案；3001，3002，3003，3011，3012：接地导体；4001：芯片电阻器；5001-5004，5011：介电层；7001，7002：接地外导体用通路。

Claims (9)

1.一种功率分配/合成器，其中，该功率分配/合成器具备：

公共端子，其输入要分配的高频信号或者输出所合成的高频信号；

第1输入/输出端子和第2输入/输出端子，它们输出所分配的高频信号或者输入要合成的高频信号；

第1四分之一波长阻抗变换器，其一端与所述公共端子连接，另一端与所述第1输入/输出端子连接；

第2四分之一波长阻抗变换器，其一端与所述公共端子连接，另一端与所述第2输入/输出端子连接；

隔离电阻，其防止和所述第1输入/输出端子有关的高频信号与和所述第2输入/输出端子有关的高频信号之间的干扰；

第1线路，其连接所述隔离电阻和所述第1输入/输出端子，长度为半波长的整数倍；以及

第2线路，其连接所述隔离电阻和所述第2输入/输出端子，长度为半波长的整数倍，

所述第1线路和所述第2线路分别由至少两个以上的阻抗不相同的线路部级联连接而构成，

所述第1线路在位于线路的长度方向上的中心或比中心靠所述第1输入/输出端子侧的线路部设置有第1短截线，

所述第2线路在位于线路的长度方向上的中心或比中心靠所述第2输入/输出端子侧的线路部设置有第2短截线，

其中，该功率分配/合成器由多层基板的如下部分构成：

多层基板的内层的条带导体，其分别形成所述各端子、变换器、线路和短截线；

芯片电阻器，其形成所述电阻，所述芯片电阻器是表面安装的芯片电阻器或安装在多层基板的内层；以及

垂直连接导体，其连接所述条带导体和所述芯片电阻器，

在所述垂直连接导体的周围具有接地垂直导体。

2.根据权利要求1所述的功率分配/合成器，其中，

在所述第1四分之一波长阻抗变换器与所述第2四分之一波长阻抗变换器之间设置有第3短截线。

3.一种功率分配/合成器，其中，该功率分配/合成器具备：

公共端子，其输入要分配的高频信号或者输出所合成的高频信号；

第1输入/输出端子和第2输入/输出端子，它们输出所分配的高频信号或者输入要合成的高频信号；

四分之一波长阻抗变换器，其一端与所述公共端子连接；

第1四分之一波长线路，其一端与所述阻抗变换器连接，另一端与所述第1输入/输出端子连接；

第2四分之一波长线路，其一端与所述阻抗变换器连接，另一端与所述第2输入/输出端子连接；

隔离电阻，其防止和所述第1输入/输出端子有关的高频信号与和所述第2输入/输出端子有关的高频信号之间的干扰；

第1线路，其连接所述隔离电阻和所述第1输入/输出端子，长度为半波长的整数倍；以及

第2线路，其连接所述隔离电阻和所述第2输入/输出端子，长度为半波长的整数倍，

所述第1线路和所述第2线路分别由至少两个以上的阻抗不相同的线路部级联连接而成，

所述第1线路在位于线路的长度方向上的中心或比中心靠所述第1输入/输出端子侧的线路部设置有第1短截线，

所述第2线路在位于线路的长度方向上的中心或比中心靠所述第2输入/输出端子侧的线路部设置有第2短截线，

其中，该功率分配/合成器由多层基板的如下部分构成：

多层基板的内层的条带导体，其分别形成所述各端子、变换器、线路和短截线；

芯片电阻器，其形成所述电阻，所述芯片电阻器是表面安装的芯片电阻器或安装在多层基板的内层；以及

垂直连接导体，其连接所述条带导体和所述芯片电阻器，

在所述垂直连接导体的周围具有接地垂直导体。

4.根据权利要求3所述的功率分配/合成器，其中，

在所述第1四分之一波长线路与所述第2四分之一波长线路之间设置有第3短截线。

5.根据权利要求1～4中的任一项所述的功率分配/合成器，其中，

所述第1线路和所述第2线路具有半波长的奇数倍的长度。

6.根据权利要求1～4中的任一项所述的功率分配/合成器，其中，

所述第1线路和所述第2线路具有半波长的偶数倍的长度。

7.根据权利要求1～4中的任一项所述的功率分配/合成器，其中，

所述第1线路在所述第1短截线与所述第1输入/输出端子侧之间的线路部设置有第4短截线，

所述第2线路在所述第2短截线与所述第2输入/输出端子侧之间的线路部设置有第5短截线。

8.根据权利要求5所述的功率分配/合成器，其中，

所述第1线路在所述第1短截线与所述第1输入/输出端子侧之间的线路部设置有第4短截线，

所述第2线路在所述第2短截线与所述第2输入/输出端子侧之间的线路部设置有第5短截线。

9.根据权利要求6所述的功率分配/合成器，其中，

所述第1线路在所述第1短截线与所述第1输入/输出端子侧之间的线路部设置有第4短截线，

所述第2线路在所述第2短截线与所述第2输入/输出端子侧之间的线路部设置有第5短截线。

Images