CN117280541A - 分离器-组合器和级联连接电路 - Google Patents
分离器-组合器和级联连接电路 Download PDFInfo
- Publication number
- CN117280541A CN117280541A CN202280004017.7A CN202280004017A CN117280541A CN 117280541 A CN117280541 A CN 117280541A CN 202280004017 A CN202280004017 A CN 202280004017A CN 117280541 A CN117280541 A CN 117280541A
- Authority
- CN
- China
- Prior art keywords
- circuit
- combiner
- stage
- splitter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005452 bending Methods 0.000 claims abstract description 30
- 238000010521 absorption reaction Methods 0.000 claims abstract description 24
- 238000000926 separation method Methods 0.000 claims description 85
- 239000002184 metal Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 12
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
本发明的分离器‑组合器包括:第一四分之一波长线、第二四分之一波长线、吸收电阻、组合端子和线弯曲电路。线弯曲电路包括线平行区域和线弯曲区域。线平行区域具有第一四分之一波长线和第二四分之一波长线。第一四分之一波长线和第二四分之一波长线在平行区域中彼此平行。线弯曲区域具有第一四分之一波长线和第二四分之一波长线。第一四分之一波长线和第二四分之一波长线在线弯曲区域中彼此向同一方向弯曲。
Description
技术领域
本发明涉及分离器-组合器和级联连接电路。
背景技术
专利文献1公开了一种将诸如微波、毫米波等的高频信号的功率组合为一个或者将功率分离为多个功率的分离器-组合器。专利文献1的分离器-组合器通过在多个级中提供多个威尔金森分离器-组合器电路(在下文中,简称分离器-组合器电路)而包括与一个组合端子的二次幂对应的多个分离端子(2n:n为大于或等于2的整数,n为分离器-组合器的级数)。分离器-组合器电路中的每一个包括:电气长度为四分之一波长的两条四分之一波长线;设置在形成分离端子的两条四分之一波长线的第一端之间吸收电阻器;以及将两条四分之一波长线的第二端彼此连接的组合端子。
在专利文献1的分离器-组合器中,四分之一波长线相对于穿过一个组合端子和两个分离端子的中点的直线对称设置,并且第一级的两个分离器-组合器电路的组合端子连接至第二级的一个分离器-组合器电路的两个分离端子。
类似地,第(S-1)级(S为大于或等于2且小于或等于n的整数)的两个分离器-组合器电路的组合端子连接至第S级的一个分离器-组合器电路的两个分离端子。在这样的分离器-组合器中,分离器-组合器电路的四分之一波长线中流动的高频信号的功率随着级变得更高(随着S的值变得更大)而增加。
[引用列表]
[专利文献]
[专利文献1]
日本专利第3209086号
发明内容
[技术问题]
另外,随着在分离器-组合器中处理的高频信号的频率变得更高,在分离器-组合器电路中,两条四分之一波长线的分离端子之间的距离(吸收电阻的电气长度)优选地更小。这是因为,当两个分离端子之间的距离变大时,通过吸收电阻器的环绕信号的相位旋转量不会变成180度,环绕信号不会在四分之一波长线中的一条的第一端处被抵消,并且端子之间的隔离特性劣化。
然而,在专利文献1的分离器-组合器中,如果第S级的分离器-组合器电路的两个分离端子之间的距离(吸收电阻的电气长度)减小,则第(S-1)级(S大于或等于二且小于或等于n)的分离器-组合器电路的组合端子与第S级的分离器-组合器电路的分离端子之间的距离变大,并且连接第(S-1)级的组合端子与第S级的分离端子的连接线变得更长。因此,在分离器-组合器中,存在占用面积(占用空间)增加和功率传输损失增加的问题。
此外,在上述分离器-组合器中,存在第n级(最终级)的一个组合端子处的组合阻抗大于第一级的2n个分离端子处的分离阻抗的情况。除了对功率进行组合或分离的功能之外,这种分离器-组合器还承载将分离阻抗与组合阻抗之间的阻抗进行转换的功能。
此处,每个分离器-组合器电路的四分之一波长线的特征阻抗由分离阻抗和组合阻抗确定。当分离阻抗为Zin(Ω)并且组合阻抗为Zout(Ω)时,每个分离器-组合器电路的四分之一波长线的特征阻抗Zo(Ω)由以下表达式表示。
Zo=(2×Zin×Zout)1/2···(1)
例如,为了配置还承载上述阻抗转换功能的分离器-组合器,可以想象可以从第一级到第n级逐渐增加分离器-组合器电路的四分之一波长线的特征阻抗(第S级的四分之一波长线的特征阻抗大于第(S-1)级的四分之一波长线的特征阻抗)。在这种情况下,分离器-组合器电路的四分之一波长线的线宽从第一级到第n级逐渐减小(第S级的四分之一波长线的线宽变得小于第(S-1)级的四分之一波长线的线宽)。
此外,分离器-组合器电路的四分之一波长线可以由例如如图6所示的侧屏蔽微带线500形成。图6所示的侧屏蔽微带线500包括:形成在基板2的第一表面2a上以用于形成四分之一波长线的信号线501和两个侧接地布线502;以及形成在基板2的第二表面2b(面对第一表面2a的相对侧的表面)上的接地布线503。侧接地布线502以一定间隔设置在信号线501的两侧,并且平行于信号线501延伸。接地布线503设置成在基板2的厚度方向上与信号线501交叠,并且沿信号线501延伸。接地布线503的线宽L由以下表达式(2)表示,其中,W是信号线501的线宽,并且S是信号线501与侧接地布线502中的每一个之间的距离。
L>W+2×S (2)
另外,为了减少分离器-组合器电路(特别是四分之一波长线)的占用区域(占用空间),例如可以设想将两个四分之一波长线进行弯曲(例如,将彼此平行延伸的两个四分之一波长线在其纵向方向上在中间部分处在相同方向上进行弯曲)。
然而,当四分之一波长线由侧屏蔽微带线500形成时,由于信号线501与每个侧接地布线502之间的距离S变得更大,而四分之一波长线(信号线501)的线宽W随着四分之一波长线的特征阻抗变得更大而变得更小,因此接地布线503的线宽L变得更大。因此,在还承载阻抗转换功能的分离器-组合器中,即使每个级的四分之一波长线以相同的方式弯曲,在相对高的级(例如,从第二级到第(n-1)级)中,四分之一波长线弯曲部分处的金属密度可能超过制造时的金属密度的限制。
如上所述,在分离器-组合器中,随着级变得更高(随着S的值变得更大),在分离器-组合器电路的四分之一波长线中流动的高频信号的功率变得更大。因此,如上所述,如果四分之一波长线的线宽被设置为随着级变得更高而逐渐减小,则随着级变得更高,大量功率在具有小的线宽的四分之一波长线中流动。因此,存在以下问题:由于在高的级(例如,第n级,第(n-1)级等)处焦耳功率损失的比例增加而导致这种类型的分离器-组合器的可靠性降低以及在高的级处分离器-组合器电路中(特别是在四分之一波长线中)的功率耐久性降低。
鉴于上述情况做出了本发明,并且其目的是提供一种可以实现小型化并且可以减少功率传输损失的分离器-组合器。
鉴于上述情况做出了本发明,并且其目的是提供这样的分离器-组合器:即使当高的级中的分离器-组合器电路的四分之一波长线以与低的级中的分离器-组合器电路的四分之一波长线相同的方式弯曲时,高的级的分离器-组合器电路的金属密度也可以降低到与低的级中的分离器-组合器电路的金属密度相同的水平。
鉴于上述情况做出了本发明,并且其目标是提供一种可以通过增强功率耐久性来提高可靠性的分离器-组合器。
[问题的解决方案]
根据本发明的一个方面的分离器-组合器包括:第一四分之一波长线,第一四分之一波长线包括第一端和第二端,第一端形成第一分离端子,第二端位于第一端的相对侧处;第二四分之一波长线,第二四分之一波长线包括第三端和第四端,第二四分之一波长线远离第一四分之一波长线,第三端形成第二分离端子,第四端位于第三端的相对侧处;吸收电阻,吸收电阻设置在第一端与第三端之间;组合端子,该组合端子通过第二端和第四端的连接来形成;以及线弯曲电路,线弯曲电路包括线平行区域和线弯曲区域,线平行区域具有第一四分之一波长线和第二四分之一波长线,第一四分之一波长线和第二四分之一波长线在线平行区域中彼此平行,线弯曲区域具有第一四分之一波长线和第二四分之一波长线,第一四分之一波长线和第二四分之一波长线在线弯曲区域中彼此向同一方向弯曲。
在根据本发明的一个方面的分离器-组合器中,第一四分之一波长线可以包括弯曲部分,第一四分之一波长线的一部分可以在弯曲部分处弯曲,并且弯曲部分可以包括与第二四分之一波长线不平行的部分。
在根据本发明的一个方面的分离器-组合器中,第一四分之一波长线可以包括位于第一端与第二端之间的第一弯曲部分,第一四分之一波长线可以在第一弯曲部分处弯曲180度,从第一端到第一弯曲部分的波长线方向和从第一弯曲部分到第二端的波长线方向可以彼此相反,第二四分之一波长线可以包括位于第三端与第四端之间的第二弯曲部分,第二四分之一波长线可以在第二弯曲部分处弯曲180度,并且从第三端到第二弯曲部分的波长线方向和从第二弯曲部分到第四端的波长线方向可以彼此相反。
根据本发明的一个方面的分离器-组合器还可以包括:第一电路块,第一电路块包括第一连接端子,第一连接端子连接至第一四分之一波长线的第一端;以及第二电路块,第二电路块包括第二连接端子,第二连接端子连接至第二四分之一波长线的第三端,其中,第一电路块和第二电路块可以在第一端和第三端对准的阵列方向上对准,并且第一连接端子和第二连接端子可以在第一端和第三端的阵列方向上彼此面对。
根据本发明的一个方面的分离器-组合器还可以包括:分离器-组合器电路部,分离器-组合器电路部包括S为大于或等于2且小于或等于n的整数的S个电路级和n为大于或等于2的整数的(2n-1)个分离器-组合器电路,(2n-1)个分离器-组合器电路在S个电路级中逐级连接;以及2n个电路块,其中,(2n-1)个分离器-组合器电路中的每一个可以包括第一分离端子、第二分离端子、第一四分之一波长线、第二四分之一波长线、吸收电阻以及组合端子,第一电路级可以包括总共2n个包括第一分离端子和第二分离端子的分离端子并且可以包括2n/2个分离器-组合器电路,形成第S电路级的一个分离器-组合器电路的第一分离端子和第二分离端子中的每一个可以连接至形成第S-1电路级的一个分离器-组合器电路的组合端子,(2n-1)个分离器-组合器电路中的至少一个可以是线弯曲电路,2n个电路块可以以一对一的对应关系连接至第一电路级的2n个分离端子,2n个电路块可以形成第一电路块组和第二电路块组,2n/2个电路块可以在第一电路块组中在第一方向上沿直线并排排列,2n/2个电路块可以在第二电路块组中在第一方向上沿直线并排排列,第一电路块组可以在与第一方向正交的第二方向上与第二电路块组间隔一定距离,并且分离器-组合器电路部可以设置在第一电路块组与第二电路块组之间。
根据本发明的一个方面的分离器-组合器还可以包括:分离器-组合器电路部,分离器-组合器电路部包括S为大于或等于2且小于或等于n的整数的S个电路级和n为大于或等于2的整数的(2n-1)个分离器-组合器电路,(2n-1)个分离器-组合器电路在S个电路级中逐级连接,其中,(2n-1)个分离器-组合器电路中的每一个可以包括第一分离端子、第二分离端子、第一四分之一波长线、第二四分之一波长线、吸收电阻以及组合端子,第一电路级可以包括总共2n个包括第一分离端子和第二分离端子的分离端子并且可以包括2n/2个分离器-组合器电路,形成第S电路级的一个分离器-组合器电路的第一分离端子和第二分离端子中的每一个可以连接至形成第S-1电路级的一个分离器-组合器电路的组合端子,至少构成第一电路级的分离器-组合器电路可以是线弯曲电路,并且至少构成选自从第二电路级到第(n-1)电路级的多个级中的一个电路级的分离器-组合器电路的第一四分之一波长线和第二四分之一波长线在彼此相对的侧上从第一分离端子和第二分离端子延伸,以形成环路形状。
根据本发明的一个方面的分离器-组合器还可以包括:分离器-组合器电路部,分离器-组合器电路部包括S为大于或等于2且小于或等于n的整数的S个电路级和n为大于或等于2的整数的(2n-1)个分离器-组合器电路,(2n-1)个分离器-组合器电路在S个电路级中逐级连接,其中,(2n-1)个分离器-组合器电路中的每一个可以包括第一分离端子、第二分离端子、第一四分之一波长线、第二四分之一波长线、吸收电阻以及组合端子,第一电路级可以包括总共2n个包括第一分离端子和第二分离端子的分离端子并且可以包括2n/2个分离器-组合器电路,形成第S电路级的一个分离器-组合器电路的第一分离端子和第二分离端子中的每一个可以连接至形成第S-1电路级的一个分离器-组合器电路的组合端子,(2n-1)个分离器-组合器电路的中的至少一个可以是线弯曲电路,并且在构成第S-1电路级的一个分离器-组合器电路的第一分离端子和第二分离端子中的每个分离端子与构成第(S-1)电路级的一个分离器-组合器电路的组合端子之间的连接中,连接第一分离端子和组合端子的连接线的长度可以与连接第二分离端子和组合端子的连接线的长度不同。
根据本发明的一个方面的级联连接电路包括:(2n-1)个分离器-组合器电路,每个分离器-组合器电路形成上述分离器-组合器;以及n为大于或等于2的整数的n个电路级,在n个电路级中,(2n-1)个分离器-组合器电路逐级连接,其中,构成第n电路级的分离器-组合器电路的组合端子处的组合阻抗可以高于构成第一电路级的分离器-组合器电路的分离端子处的分离阻抗。
在根据本发明的一个方面的级联连接电路中,在n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级中,第一电路级可以包括总共2n个包括第一分离端子和第二分离端子的分离端子并且可以由2n/2个分离器-组合器电路构成,构成第S电路级的分离器-组合器电路的第一分离端子和第二分离端子可以连接至构成第S-1电路级的两个分离器-组合器电路的组合端子,构成第n电路级的分离器-组合器电路的组合端子处的组合阻抗可以高于构成第一电路级的分离器-组合器电路的分离端子处的分离阻抗,第一四分之一波长线和第二四分之一波长线可以各自由具有侧遮蔽的微带线形成,并且在至少构成一组两个连续电路级的分离器-组合器电路中,构成级中的一个级的分离器-组合器电路的第一四分之一波长线的线宽和构成级中的另一个级的分离器-组合器电路的第一四分之一波长线的线宽可以彼此相等,而构成级中的一个级的分离器-组合器电路的第二四分之一波长线的线宽和构成级中的另一个级的分离器-组合器电路的第二四分之一波长线的线宽可以彼此相等。
在根据本发明的一个方面的级联连接电路中,在n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级和i为大于或等于2且小于或等于(n-1)的整数的i个电路级中,第一电路级可以包括总共2n个包括第一分离端子和第二分离端子的分离端子并且可以由2n/2个分离器-组合器电路构成,构成第S电路级的分离器-组合器电路的第一分离端子和第二分离端子可以连接至构成第S-1电路级的两个分离器-组合器电路的组合端子,构成从第i级到第n级的电路级的多个分离器-组合器电路的多个第一四分之一波长线的线宽可以彼此相等,构成从第i级到第n级的电路级的多个分离器-组合器电路的多个第二四分之一波长线的线宽可以彼此相等,构成从第i级到第n级的电路级的多个分离器-组合器电路中的每分离器-组合器电路的第一四分之一波长线和第二四分之一波长线可以具有第一线宽,构成从第一级到第i-1级的电路级的多个分离器-组合器电路中的分离器-组合器电路的第一四分之一波长线和第二四分之一波长线的多个线宽中的最大线宽可以是第二线宽,并且第一线宽可以大于第二线宽。
在根据本发明的一个方面的级联连接电路中,在n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级中,第一电路级可以包括总共2n个包括第一分离端子和第二分离端子的分离端子并且可以由2n/2个分离器-组合器电路构成,构成第S电路级的分离器-组合器电路的第一分离端子和第二分离端子可以连接至构成第S-1电路级的两个分离器-组合器电路的组合端子,并且在选自从第一电路级到第n电路级的多个级并连续并排排列的两个或更多个电路级中,构成电路级的分离器-组合器电路的第一四分之一波长线的线宽和第二四分之一波长线的线宽可以随着电路级的级数的增加而顺序地增加。
在根据本发明的一个方面的级联连接电路中,在n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级和j为大于或等于2且小于或等于n的整数的j个电路级中,第一电路级可以包括总共2n个包括第一分离端子和第二分离端子的分离端子并且可以由2n/2个分离器-组合器电路构成,构成第S电路级的分离器-组合器电路的第一分离端子和第二分离端子可以连接至构成第S-1电路级的两个分离器-组合器电路的组合端子,第一四分之一波长线和第二四分之一波长线可以各自由微带线形成,并且构成第j电路级的至少一个分离器-组合器电路的第一分离端子和第二分离端子处的分离阻抗可以高于第一级的第一分离端子和第二分离端子处的分离阻抗和第n级的分离器-组合器电路的组合端子处的组合阻抗。
根据本发明的一个方面的分离器-组合器包括:第一四分之一波长线,第一四分之一波长线包括第一端和第二端,第一端形成第一分离端子,第二端位于第一端的相对侧处;第二四分之一波长线,第二四分之一波长线包括第三端和第四端,第二四分之一波长线远离第一四分之一波长线,第三端形成第二分离端子,第四端位于第三端的相对侧处;吸收电阻,吸收电阻设置在第一端与第三端之间;以及组合端子,组合端子由第二端和第四端的连接来形成;其中,第一四分之一波长线包括位于第一端与第二端之间的第一弯曲部分,第一四分之一波长线在第一弯曲部分处弯曲180度,从第一端到第一弯曲部分的波长线方向和从第一弯曲部分到第二端的波长线方向彼此相反,第二四分之一波长线包括第三端与第四端之间的第二弯曲部分,第二四分之一波长线在第二弯曲部分处弯曲180度,并且从第三端到第二弯曲部分的波长线方向和从第二弯曲部分到第四端的波长线方向彼此相反。
[发明的有利效果]
根据本发明的一个方面,可以实现小型化并且可以减少分离器-组合器中的功率损失。
根据本发明的一个方面,在分离器-组合器中,即使当高的级的分离器-组合器电路的四分之一波长线以与低的级的分离器-组合器电路的四分之一波长线相同的方式进行弯曲时,高的级中的分离器-组合器电路的金属密度也降低至与低的级中的分离器-组合器电路的金属密度相同的水平。
根据本发明的一个方面,可以增强分离器-组合器的功率耐久性,并且可以提高可靠性。
附图说明
图1是示出了根据本发明的第一实施方式的分离器-组合器的平面图。
图2是示意性地示出了图1的分离器-组合器的视图。
图3是示出了图1的分离器-组合器中两个第一级分离器-组合器电路连接至一个第二级分离器-组合器电路的放大视图。
图4是示出了图1的分离器-组合器中的第二级和第三级分离器-组合器电路的放大视图。
图5是示出了根据本发明的第二实施方式的分离器-组合器的平面图。
图6是示意性地示出了构成第二实施方式中的分离器-组合器电路的四分之一波长线的截面图。
图7是示出了根据本发明的第三实施方式的分离器-组合器的示意图。
图8是示出了构成图7的分离器-组合器的分离器-组合器电路的示意图。
具体实施方式
(第一实施方式)
在下文中,将参照附图描述根据本发明的第一实施方式的分离器-组合器。
如图1和图2所示,分离器-组合器1包括设置在基板2上的多个分离电路块3A至3H(电路块)、一个组合电路块4、以及将多个分离电路块3A至3H连接至组合电路块4的分离器-组合器电路部5。
分离电路块3中的每一个输出(或发射)例如微波、毫米波等的高频信号,或者具有从外部向其输入(接收到)的高频信号。分离电路块3的数目为2n(n为大于或等于2的整数)。
多个分离电路块3各自包括连接至四分之一波长线51的连接端子31。连接端子31对应于稍后将描述的第一连接端子31F或第二连接端子31S。
在分离器-组合器1中,从2n个分离电路块3输入至分离器-组合器电路部5的高频信号的功率可以在分离器-组合器电路部5中被组合为一个,并且然后可以输出至组合电路块4。此外,在分离器-组合器1中,从组合电路块4输入至分离器-组合器电路部5的高频信号的功率可以在分离器-组合器电路部5中被分离为2n个,并且然后可以输出至2n个分离电路块3。
分离器-组合器电路部5包括用于2n个分离电路块3的(2n-1)个分离器-组合器电路50。具体地,分离器-组合器电路部5包括其中(2n-1)个分离器-组合器电路50逐级连接的S个电路级60(S为大于或等于两且小于或等于n的整数)。在所示示例的结构中,n为3。因此,分离电路块3的数目为八,分离器-组合器电路50的数目为七,并且电路级60的级数为三。
在下面的描述中,具有三个级的电路级60可以称为“第一电路60级”、“第二电路级60”和“第三电路级60”,或者可以简称为“第一级”、“第二级”和“第三级”。
第S电路级60可以简称为“第S级”。
第(S-1)电路级60可以简称为“第(S-1)级”。
第n电路级60可以简称为“第n级”。
第(n-1)电路级60可以简称为“第(n-1)级”。
第i电路级60可以简称为“第i级”。
第(i-1)电路级60可以简称为“第(i-1)级”。
第j电路级60可以简称为“第j级”。
此外,分离电路块3A至3H可以简单称为分离电路块3或电路块3。
此外,组合电路块4可以简称为电路块4。
如图3和图4所示,七个分离器-组合器电路50各自包括两条四分之一波长线51、一个吸收电阻52和一个组合端子53。
两条四分之一波长线51中的一条是第一四分之波长线51F。两条四分之一波长线51中的另一条是第二四分之一波长线51S。
第一四分之一波长线51F包括形成第一分离端子54的第一端54F和位于第一端54F的相对侧处的第二端53S。换句话说,第一四分之一波长线51F的在长度方向上的第一端54F是第一分离端子54。
第二四分之一波长线51S包括形成第二分离端子54的第三端54T和位于第三端54T的相对侧处的第四端53F。第二四分之一波长线51S与第一四分之一波长线51F间隔开。换句话说,第二四分之一波长线51S的在长度方向上的第三端54T是第二分离端子54。
在下面的描述中,第一四分之一波长线51F和第二四分之一波长线51S各自可以简称为四分之一波长线51。
此外,第一分离端子54和第二分离端子54各自可以简称为分离端子54。
四分之一波长线51由例如形成在基板2的第一表面2a(见图1和图2)上的导体制成,并且线性延伸。两条四分之一波长线51的长度彼此相等。在第一四分之一波长线51F的第一端54F(分离端子54)与第二四分之一波长线51S的第三端54T(分离端子54)之间设置吸收电阻52。
组合端子53由第一四分之一波长线51F的第二端53和第二四分之一波长线51S的第四端53F的连接来形成。
如图1和图2所示,第一电路级60包括总共2n个包括第一分离端子54和第二分离端子54的分离端子,并且由2n/2个分离器-组合器电路组成。也就是说,在本实施方式中,由于n=3,第一电路级60包括总共八个分离端子和四个分离器-组合器电路50(50AL和50AR)。也就是说,七个分离器-组合器电路50中的四个是第一级的分离器-组合器电路50AL和50AR。四个第一级的分离器-组合器电路50AL和50AR具有总共八个分离端子54。这八个分离端子54分别连接至八个分离电路块3。
七个分离器-组合器电路50中的另外两个是第(S-1)电路级60,即第二级的分离器-组合器电路50B。如图3所示,第二级的分离器-组合器电路50B包括具有第一端54F的第一四分之一波长线51F和具有第三端54T的第二四分之一波长线51S。第一端54F是第一分离端子54,并且第三端54T是第二分离端子54。分离器-组合器电路50B的两个分离端子54中的一个(第一分离端子)连接至第一级的分离器-组合器电路50AL的组合端子53。分离器-组合器电路50B的两个分离端子54中的另一个(第二分离端子)连接至第一级的分离器-组合器电路50AR的组合端子53。
分离器-组合器1包括:电路块3(第一电路块),其第一连接端子31F连接至第一四分之一波长线51F的第一端54F;以及电路块3(第二电路块),其第二连接端子31S连接至第二四分之一波长线51S的第三端54T。
在图1所示的示例中,电路块3A、3C、3E和3G对应于第一电路块。电路块3B、3D、3F和3H对应于第二电路块。
参照图3,与第一电路块对应的电路块3A和与第二电路块对应的电路块3B在设置有第一端54F和第三端54T的设置方向上对准。在电路块3A和3B中,第一连接端子31F和第二连接端子31S在第一端54F和第三端54T的设置方向上彼此面对。也就是说,第一连接端子31F和第二连接端子31S位于在上述设置方向上彼此面对(即彼此接近)的部分处。
类似地,作为第一电路块的电路块3C、3E和3G和作为第二电路块的电路块3D、3F和3H也采用上述构造。
如图1和图2所示,第S电路级60,即构成第三级的一个分离器-组合器电路(即,七个分离器-组合器电路50中剩余的一个)是第三级的分离器-组合器电路50C。如图4所示,第三级的分离器-组合器电路50C的两个分离端子54(第一分离端子和第二分离端子)各自连接至构成第二电路级60的一个分离器-组合器电路50B的组合端子53。
换句话说,分离器-组合器电路50C的第一分离端子连接至两个第二级的分离器-组合器电路50B中的一个的组合端子53。分离器-组合器电路50C的第二分离端子连接至两个第二级的分离器-组合器电路50B中的另一个的组合端子53。另外,如图1和图2所示,第三级的分离器-组合器电路50C的组合端子53连接至组合电路块4。
所示示例的分离器-组合器电路部5被配置成在三个级中对高频信号的功率进行组合或分离。注意,根据分离电路块的数目(2n)适当地改变在分离器-组合器电路部5中对高频信号的功率进行组合或分离的级的数目。当分离电路块3的数目为2n时,用于对高频信号的功率进行组合和分离的级的数目为n(n为整数)。
如图1和图2所示,在第一实施方式中,四个(2n/2)分离电路块3在第一方向(在下文中,也称为左右方向)沿直线并排排列,以构造一个电路块组300(第一电路块组和第二电路块组)。然后,作为两个电路块组300的第一电路块组300A和第二电路块组300B在垂直于第一方向的第二方向(在下文中,也称为竖直方向)上以一定距离设置。分离器-组合器电路部5位于这两个电路块组300之间。
在下面的描述中,两个电路块组300中的一个可以称为上电路块组300A,并且两个电路块组300中的另一个可以称为下电路块组300B。此外,从上电路块组300A到下电路块组300B的方向可以称为向下方向,与之相反的方向可以称为向上方向。
在图1至图5中,示出了向上方向UD、向下方向DD、向左方向LD和向右方向RD。也就是说,竖直方向对应于向上方向UD和向下方向DD。左右方向对应于向左方向LD和向右方向RD。
如图1和图3所示,在第一级中,分离器-组合器电路50AL和50AR具有相同的构造。连接至分离器-组合器电路50AL的两个分离端子54的两个分离电路块3A和3B在两个分离端子54的设置方向(在下文中,也称为左右方向)上对准。
类似地,连接至分离器-组合器电路50AR的两个分离端子54的两个分离电路块3C和3D设置在两个分离端子54的设置方向(在下文中,也称为左右方向)上。
连接八个电路块以对应于第一电路级60中的2n个分离端子54。
具体地,作为分离器-组合器电路50AL的两个分离端子54中的一个端子的第一端54F连接至分离电路块3A的第一连接端子31F,并且作为其另一个端子的第三端54T连接至分离电路块3B的第二连接端子31S。在设置有分离电路块3A和3B的方向(左右方向)上,分离电路块3A的第一连接端子31F的一部分面对分离电路块3B的第二连接端子31S的一部分。
因此,即使分离器-组合器电路50AL的两个分离端子54直接连接至分离电路块3A和3B的连接端子31,也可以减小两个分离端子54之间的距离(吸收电阻52的电气长度)。
类似地,作为分离器-组合器电路50AR的两个分离端子54的一个端子的第一端54F连接至分离电路块3C的第一连接端子31F,并且作为其另一个端子的第三端54T连接至分离电路块3D的第二连接端子31S。在设置有分离电路块3C和3D的方向(左右方向)上,分离电路块3C的第一连接端子31F的一部分面对分离电路块3D的第二连接端子31S的一部分。
因此,即使分离器-组合器电路50AR的两个分离端子54直接连接至分离电路块3C和3D的连接端子31,也可以减小两个分离端子54之间的距离(吸收电阻52的电气长度)。
构成分离器-组合器电路部5的七个分离器-组合器电路50中的至少一个包括线弯曲电路5C。线弯曲电路5C包括线平行区域5A和线弯曲区域5B。在线平行区域5A中,第一四分之一波长线51F和第二四分之一波长线51S彼此平行地延伸。在线弯曲区域5B中,第一四分之一波长线51F和第二四分之一波长线51在相同方向上弯曲。
特别地,在线平行区域5A中,在第一级分离器-组合器电路50AL和50AR中,两个四分之一波长线51彼此平行地延伸。在线弯曲区域5B中,两个四分之一波长线51在纵向的中间部分5D处在相同方向上弯曲。
例如,如图3所示,连接至上电路块组300A中的分离电路块3A至3D的两个第一级分离器-组合器电路50AL和50AR中的每一个的两个四分之一波长线51从上电路块组300A向下延伸,其中第一四分之一波长线51F在部分5E处以直角弯曲并且在左右方向上延伸至一侧,并且第二四分之一波长线51S在部分5F处以直角弯曲并且在左右方向上延伸至一侧。
在左右方向上对准的两个第一级分离器-组合器电路50AL和50AR的四分之一波长线51延伸至在左右方向上彼此接近。由此,即使在左右方向上对准的两个第一级分离器-组合器电路50AL和50AR的分离端子54在左右方向上彼此间隔开,两个第一级分离器-组合器电路50AL和50AR的组合端子53也可以彼此靠近地定位。
在图3中,位于左侧的左分离器-组合器电路50AL的四分之一波长线51仅在向右方向上延伸,并且左分离器-组合器电路50AL的组合端子53定位于靠近位于右侧的右分离器-组合器电路50AR的分离端子54的位置。因此,右分离器-组合器电路50AR的四分之一波长线51从分离端子54在向右方向(预定方向)上延伸,然后在中间部分5D处折回180度,并且在向左方向(接近左分离器-组合器电路50AL的组合端子53的方向,即,与预定方向相反的方向)上延伸。由此,确保了右分离器-组合器电路50AR的四分之一波长线51的长度。
即,第一四分之一波长线51F具有第一弯曲部分5G。第一弯曲部分5G位于第一端54F与第二端53S之间并且弯曲,使得第一四分之一波长线51F折回180度。此处,从第一端54F朝向第一弯曲部分5G的波长线方向与从第一弯曲部分5G朝向第二端53S的波长线方向彼此相反。
此外,第二四分之一波长线51S具有第二弯曲部分5H。第二弯曲部分5H位于第三端54T与第四端53F之间并且弯曲,使得第二四分之一波长线51S折回180度。此处,从第三端54T朝向第二弯曲部分5H的波长线方向与从第二弯曲部分5H至第四端53F的波长线方向彼此相反。
当以这种方式配置左分离器-组合器电路50AL和右分离器-组合器电路50AR的四分之一波长线51的布局时,在确保分离器-组合器电路50中的每一个的四分之一波长线51的长度的同时,可以减小在左右方向上对准的四个分离电路块3之间的间隔。
尽管在图3中未示出,但是连接至下电路块组300B(见图1)中的分离电路块3的两个第一级分离器-组合器电路50AL和50AR的两个四分之一波长线51的布局具有其中图3所示的结构垂直翻转的结构。即,上电路块组300A和下电路块组300B具有将在后面描述的相对于连接线59的线对称关系。
如图3所示,与一个第二级分离器-组合器电路50B的两个分离端子54(第一分离端子和第二分离端子)对应的第一端54F和第三端54T连接至在左侧和右侧上对准的两个第一级分离器-组合器电路50AL和50AR的组合端子53。在图3中,第二级(第S级)的分离端子54和第一级(第(S-1)级)的组合端子53经由连接线57连接。第二级的分离端子54和第一级的组合端子53可以例如直接连接。此外,在图3中,连接一个第二级分离器-组合器电路50B的第一分离端子54与第一级分离器-组合器电路50AL的组合端子53的连接线57的长度不同于连接一个第二级分离器-组合器电路50B的第二分离端子54与第一级分离器-组合器电路50AR的组合端子53的连接线57的长度。
如图4所示,第二级分离器-组合器电路50B具有与第一级分离器-组合器电路50AL和50AR的四分之一波长线51类似的两个彼此平行延伸的四分之一波长线51。分离器-组合器电路50B包括具有线弯曲区域5B的线弯曲电路5C,在该线弯曲区域5B中两个四分之一波长线51在纵向的中间部分5D处在相同方向上弯曲。第二级分离器-组合器电路50B具有与第一级的右分离器-组合器电路50AR相同的配置(见图3)。即,分离器-组合器电路50B的四分之一波长线51从分离端子54在向右方向(预定方向)上延伸,然后在中间部分5D处折回180度,并且在向左方向(接近左分离器-组合器电路50AL的组合端子53的方向,即,与预定方向相反的方向)上延伸。由此,第二级分离器-组合器电路50B被设置成基本上对准在如图1和图2所示的第一级的右分离器-组合器电路50AR的下方(或上方)。因此,在第一级的左分离器-组合器电路50AL的下方(或上方)存在空的空间。
如在上述的第一级和第二级中,如图3和图4所示,两个四分之一波长线51中的一个包括弯曲部分55,该弯曲部分55形成为具有不平行于另一个四分之一波长线51的形状、曲折形状、或其中两个四分之一波长线51在相同方向上弯曲的分离器-组合器电路50中的弯曲形状。
即,第一四分之一波长线51F包括其中第一四分之一波长线51F的一部分形成为弯曲的弯曲部分55。弯曲部分55具有不平行于第二四分之一波长线51S的部分。适当地选择弯曲部分55的形状,使得两个四分之一波长线51的长度不存在差别。
当形成弯曲部分55时,即使两个四分之一波长线51在相同方向上弯曲,也可以防止两个四分之一波长线51之间出现长度差。
如图1和图2所示,在上电路块组300A与第二级分离器-组合器电路50B之间,第一级分离器-组合器电路50AL和50AR以及第二级分离器-组合器电路50B在向下方向上从上电路块组300A依次对准。
类似地,在下电路块组300B与第二级分离器-组合器电路50B之间,第一级分离器-组合器电路50AL和50AR以及第二级分离器-组合器电路50B在向上方向上从下电路块组300B依次对准。
因此,第三级(最终级)分离器-组合器电路50C被设置在在垂直方向上对准的两个第二级分离器-组合器电路50B之间。
如图4所示,第三级分离器-组合器电路50C包括两个四分之一波长线51,即,第一四分之一波长线51F和第二四分之一波长线51S。两个四分之一波长线51从分离端子54在向左方向上延伸。具体地,第三级分离器-组合器电路50C的两个四分之一波长线51中的每一个是在向左方向上延伸同时在垂直方向上曲折的曲折线。由此,在确保第三级分离器-组合器电路50C的两个四分之一波长线51的长度的同时,可以减小在左右方向上由四分之一波长线51占据的区域。
如图1和图2所示,第三级分离器-组合器电路50C的组合端子53和组合电路块4经由连接线59连接。
在第一实施方式的分离器-组合器1中,第二级和第三级的分离器-组合器电路50B和50C被设置得更靠近位于垂直方向上的一段距离处的第一级分离器-组合器电路50AL和50AR之间的区域的右部。由此,组合电路块4可以被设置在垂直方向上的第一级分离器-组合器电路50AL和50AR之间的区域的左部上的空的空间中。此外,连接第三级分离器-组合器电路50C的组合端子53与组合电路块4的连接线59的长度可以较小。注意,例如,IC的外部连接端子、凸块等(未示出)可以被设置在垂直方向上的第一级分离器-组合器电路50AL和50AR之间的区域的左部上的另一个空的空间中。
如上所述,在第一实施方式的分离器-组合器1中,可以减小其中两个第(S-1)级(S为大于或等于2且小于或等于n的整数)分离器-组合器电路50的组合端子53连接至一个第S级分离器-组合器电路50的两个分离端子54的分离器-组合器1中的功率传输损耗。
具体地,由于四分之一波长线51相对于穿过一个组合端子53和两个分离端子54的中点的直线不对称地设置,因此组合端子53和分离端子54的位置可以在一定程度上自由地设置。因此,即使两个第(S-1)级(例如第一级)分离器-组合器电路50的分离端子54彼此间隔开,第(S-1)级的预定分离器-组合器电路50的两个四分之一波长线51也被弯曲成靠近第(S-1)级的另一个分离器-组合器电路50,从而两个第(S-1)级分离器-组合器电路50的组合端子53可以彼此靠近地定位。由此,可以减小连接至两个第(S-1)级分离器-组合器电路50的组合端子53的一个第S级(例如第二级)分离器-组合器电路50的两个分离端子54之间的距离(吸收电阻52的电长度)。即,由于可以缩短或消除连接第(S-1)级分离器-组合器电路50的组合端子53与第S级分离器-组合器电路50的分离端子54的连接线57,因此可以减小功率传输损耗。
由上可知,能够使分离器-组合器1小型化,并且能够减小功率传输损耗。
此外,在第一实施方式的分离器-组合器1中,连接至作为分离端子54的第一端54F的分离电路块3(第一电路块)的第一连接端子31F和连接至作为分离端子54的第三端54T的分离电路块3(第二电路块)的第二连接端子31S在其中两个分离电路块3(第一电路块和第二电路块)对准的方向上位于彼此面对(即,彼此靠近)的部分处。因此,由于与其中两个分离电路块3的连接端子31彼此远离地定位的情况相比,在第一实施方式中不需要用于连接分离端子54与分离电路块3的连接端子31的连接线,因此能够使分离器-组合器1小型化,并且能够减小功率传输损耗。
此外,在第一实施方式的分离器-组合器1中,2n/2(n是大于或等于2的整数)个分离电路块3构成了在左右方向(第一方向)上对准成一行的两个电路块组300。两个电路块组300被设置在垂直方向(第二方向)上的一段距离处。
在上电路块组300A与第二级分离器-组合器电路50B之间,第一级分离器-组合器电路50AL和50AR以及第二级分离器-组合器电路50B在向下方向上从上电路块组300A依次对准。
类似地,在下电路块组300B与第二级分离器-组合器电路50B之间,第一级分离器-组合器电路50AL和50AR以及第二级分离器-组合器电路50B在向上方向上从下电路块组300B依次对准。
此外,第n级(例如第三级)分离器-组合器电路50被设置在垂直方向上对准的两个第(n-1)级(例如第二级)的两个分离器-组合器电路50之间。
因此,与其中所有2n个分离电路块3在左右方向(第一方向)上对准成一行的情况相比,即使第n级(最终级)分离器-组合器电路50的两个分离端子54之间的距离(吸收电阻52的电长度)减小,仍可以缩短连接第n-1级分离器-组合器电路50的组合端子53与第n级(最终级)分离器-组合器电路50的分离端子54的连接线,或者可以消除连接线。由此,能够进一步使分离器-组合器1小型化,并且能够进一步减小功率传输损耗。
(第二实施方式)
接下来,将主要参照图5和图6描述根据本发明的第二实施方式的分离器-组合器。在以下描述中,与已经描述的配置相同的配置将由相同的附图标记表示,并且将省略其重复描述。
在根据第二实施方式的分离器-组合器1X中,构成第一电路级的至少一个分离器-组合器电路50包括线弯曲电路5C。构成从电路级60的第二级至第(n-1)级的多个电路级中选择的至少一级的分离器-组合器电路50的第一四分之一波长线51F和第二四分之一波长线51S在彼此相对的两侧上从第一分离端子和第二分离端子延伸,并且形成为环形。
例如,如图5所示,在根据第二实施方式的分离器-组合器1X的分离器-组合器电路部5’中,第一级分离器-组合器电路50AL和50AR为线弯曲电路5C,在该线弯曲电路5C中两个四分之一波长线51在与第一实施方式中相同的方向上弯曲。另一方面,与第一实施方式不同,第二级分离器-组合器电路50B’不是线弯曲电路5C。
在根据第二实施方式的第二级分离器-组合器电路50B’中,两个四分之一波长线51从两个分离端子54在彼此相反的方向上延伸,并且形成为环形。
具体地,分离器-组合器电路50B’包括第一四分之一波长线51F和第二四分之一波长线51S。第一四分之一波长线51F从形成第一分离端子54的第一端54F朝向组合端子53延伸以基本上形成U形。第二四分之一波长线51S从形成第二分离端子54的第三端54T朝向组合端子53延伸,以基本上形成与第一四分之一波长线51F相反的U形。由此,第一四分之一波长线51F和第二四分之一波长线51S形成环形线。
此外,在根据第二实施方式的分离器-组合器1X中,第三级(最终级)分离器-组合器电路50C的两个四分之一波长线51如在第一实施方式中那样从分离端子54在向左方向上延伸。此处,分离端子54是分离器-组合器电路50B’的分离端子54。分离器-组合器电路50C的组合端子53经由连接线59连接至组合电路块4。
在图5中,分离器-组合器电路50C的两个四分之一波长线51没有曲折地延伸,但是可以例如在如在第一实施方式中那样曲折的同时延伸。
根据第二实施方式的分离器-组合器1X,实现了与第一实施方式的效果相同的效果。
此外,在第二实施方式的分离器-组合器1X中,在第二级分离器-组合器电路50B’中,两个四分之一波长线51从两个分离端子54在彼此相对的两侧上延伸以成为环形。由此,即使在分离器-组合器电路50的四分之一波长线51由所附的图6所示的侧屏蔽微带线500形成时,第二级分离器-组合器电路50B’中的金属密度也可以减小至低。这一点将在下面进行描述。
如图6所示,侧屏蔽微带线500包括形成在基板2的第一表面2a上以形成四分之一波长线51的信号线501和两个侧接地布线502、以及形成在基板2的第二表面2b(面对第一表面2a的相对侧的表面)上的接地布线503。侧接地布线502以一定间隔设置在信号线501的两侧,并且平行于信号线501延伸。接地布线503被为在基板2的厚度方向上与信号线501交叠,并且沿信号线501延伸。接地布线503的线宽L由下面的表达式(2)表示,其中W为信号线501的线宽,并且S为信号线501与侧接地布线502中的每一个之间的距离。
L>W+2×S··· (2)
在侧屏蔽微带线500中,接地布线503的线宽L随着特性阻抗的增加而增加。因此,在四分之一波长线51由侧屏蔽微带线500配置的情况下,当第二级分离器-组合器电路50B’中的特性阻抗高于第一级分离器-组合器电路50AL和50AR的特性阻抗时,与第二级的四分之一波长线51(信号线501)对应的接地布线503的线宽L大于第一级的接地布线503的线宽L。因此,如在图1至图4所示的第一实施方式中,当第二级分离器-组合器电路50B具有线弯曲电路5C时,具有比第一级的线宽L更大的线宽L的第二级的四个接地布线503如在四分之一波长线51中一样在垂直方向上对准。因此,第二级分离器-组合器电路50B的金属密度高于第一级右分离器-组合器电路50AR的金属密度,在第一级右分离器-组合器电路50AR中,具有小线宽L的四个接地布线503在垂直方向上对准。因此,第二级分离器-组合器电路50B的金属密度可以超过制造中的金属密度的限制。
另一方面,在第二实施方式的分离器-组合器1X中,构成第二级分离器-组合器电路50B’的两个四分之一波长线51形成为环形。因此,在其中接地布线503的线宽L较大的第二级分离器-组合器电路50B’中,可以减小在垂直方向上对准的接地布线503的数量(在图5的示例中为两个)。因此,第二级分离器-组合器电路50B’中的金属密度可以减小为低。
在第二实施方式中,其中高频信号的功率在分离器-组合器电路部5中被组合或分离的级的数量不限于第三级,并且可以根据分离电路块3的数量(2n)适当地改变。当分离电路块3的数量为2n时,用于组合和分离高频信号的功率的级的数量可以为n(n为整数)。然后,其中两个四分之一波长线51形成为环形的分离器-组合器电路50不限于应用于第二级分离器-组合器电路50B’,并且可以在从第二级至第(n-1)级的至少一级中应用于分离器-组合器电路50。即使在这种情况下,也可以实现上述效果。
(第三实施方式)
在下文中,将参照附图描述根据本发明的第三实施方式的级联连接电路。
根据第三实施方式的级联连接电路200包括:(2n-1)个分离器-组合器电路150,该(2n-1)个分离器-组合器电路150形成与根据第一实施方式的分离器-组合器1相对应的分离器-组合器101;以及n个电路级160(n为大于或等于2的整数),在该n个电路级160中逐步连接(2n-1)个分离器-组合器电路150。在本实施方式中,n为3。因此,级联连接电路200包括三个电路级160。
如图7所示,分离器-组合器101包括设置在基板102上的分离器-组合器电路部105。分离器-组合器电路部105包括(2n-1)个分离器-组合器电路150。分离器-组合器电路150中的每一个对应于根据第一实施方式的分离器-组合器电路50。
此外,n可以为2或者可以为4或更大。
分离器-组合器电路部105包括2n个(n为大于或等于2的整数)分离输入/输出端子103和一个组合输入/输出端子104。在分离器-组合器电路部105中,已经输入(或接收)至2n个分离输入/输出端子103的诸如微波、毫米波等的高频信号的功率可以组合成一个,然后可以从组合输入/输出端子104输出(或传送)至外部。此外,在分离器-组合器电路部105中,输入(或接收)至组合输入/输出端子104的高频信号的功率可以被分离成2n个,然后可以从2n个分离输入/输出端子103输出(或传送)至外部。
分离器-组合器电路部105包括用于2n个分离输入/输出端子103的(2n-1)个分离器-组合器电路150。在所示的示例中,分离器-组合器电路150的数量为七个。
如图7所示,在三个电路级160的第S级(S为大于或等于2且小于或等于n的整数)中,第一电路级160总共包括2n个分离端子154,所述2n个分离端子154包括第一分离端子和第二分离端子。此外,第一电路级160由2n/2个分离器-组合器电路150构成。构成第S电路级160的分离器-组合器电路150的第一分离端子和第二分离端子连接至构成第(S-1)电路级160的两个分离器-组合器电路150的组合端子。
如图7和图8所示,分离器-组合器电路150包括两个四分之一波长线151、一个吸收电阻152和一个组合端子153。
在下面的描述中,将通过将图7中由附图标记P指示的一个分离器-组合器电路150作为示例来描述分离器-组合器电路150的结构。由附图标记P指示的分离器-组合器电路150的结构也应用于其它六个分离器-组合器电路150。
在分离器-组合器电路150中,两个四分之一波长线151中的一个为第一四分之一波长线151F。两个四分之一波长线151中的另一个为第二四分之一波长线151S。
第一四分之一波长线151F包括形成第一分离端子154的第一端154F和位于第一端154F的相对侧上的第二端153S。
第二四分之一波长线151S包括形成第二分离端子154的第三端154T和位于第三端154T的相对侧上的第四端153F。
在下面的描述中,第一四分之一波长线151F和第二四分之一波长线151S可以分别简称为四分之一波长线151。
四分之一波长线151由例如形成在基板102的第一表面102a上的导体制成并且线性延伸。两个四分之一波长线151的长度彼此相等。第一四分之一波长线151F在长度方向上的第一端154F为分离端子154。类似地,第二四分之一波长线151S在长度方向上的第三端154T为分离端子154。
吸收电阻152被设置在第一四分之一波长线151F的第一端154F(分离端子154)与第二四分之一波长线151S的第三端154T(分离端子154)之间。通过连接两个四分之一波长线151的第二端153S和第四端153F形成组合端子153。
在第三实施方式中,分离器-组合器电路150的第一四分之一波长线151F和第二四分之一波长线151S均由图6所示的侧屏蔽微带线500形成。接地布线503的线宽L、构成四分之一波长线151的信号线501的线宽W、以及信号线501与侧接地布线502中的每一个之间的距离S之间的关系由上述表达式(2)表示。
如图7所示,七个分离器-组合器电路150中的四个为第一级分离器-组合器电路150A。四个第一级分离器-组合器电路150A总共包括八个分离端子154。这八个分离端子154连接至八个分离输入/输出端子103以具有一一对应关系。
七个分离器-组合器电路150中的另外两个是第二级分离器-组合器电路150B。第二级分离器-组合器电路150B的两个分离端子154分别连接至两个第一级分离器-组合器电路150A的组合端子153。
七个分离器-组合器电路150中的其余一个是第三级分离器-组合器电路150C。第三级分离器-组合器电路150C的两个分离端子154分别连接至两个第二级分离器-组合器电路150B的组合端子153。此外,第三级分离器-组合器电路150C的组合端子153连接至组合输入/输出端子104。
图7的分离器-组合器电路部105被配置成在三级中组合或分离高频信号的功率。注意,根据分离输入/输出端子103的数量(2n),适当地改变用于在分离器-组合器电路部105中组合或分离高频信号的功率的级的数量。当分离输入/输出端子103的数量为2n时,用于组合和分离高频信号的功率的级的数量为n(n为大于或等于2的整数)。在这种情况下,每个第S级(S为大于或等于2且小于或等于n的整数)分离器-组合器电路150的两个分离端子154可以连接至两个第(S-1)级分离器-组合器电路150的组合端子153。
在第三实施方式的分离器-组合器101中,第三级(最终级,第n级)分离器-组合器电路150C的组合端子153中的组合阻抗(在下文中,也称为最终组合阻抗)高于第一级分离器-组合器电路150A的分离端子154中的分离阻抗(在下文中,也称为最终分离阻抗)。即,除了组合或分离功率的功能之外,分离器-组合器101还承载在最终分离阻抗与最终组合阻抗之间转换阻抗的功能。
具体地,如表1所示,在第三级分离器-组合器电路150C的组合端子153处的最终组合阻抗为50(Ω),并且在第一级分离器-组合器电路150A的分离端子154处的最终分离阻抗为25(Ω)。
[表1]
在第三实施方式的分离器-组合器101中,如表1所示,第一级和第二级(从第一级至第(n-1)级的两个连续级)的四分之一波长线151的线宽W(见图6)彼此相等。即,在电路级160中,在构成至少一组两个连续级的分离器-组合器电路150中,构成一级的分离器-组合器电路150的第一四分之一波长线151F的线宽和构成另一级的分离器-组合器电路150的第一四分之一波长线151F的线宽彼此相等,并且构成一级的分离器-组合器电路150的第二四分之一波长线151S的线宽和构成另一级的分离器-组合器电路150的第二四分之一波长线151S的线宽彼此相等。
此外,第一级和第二级的四分之一波长线151(第一四分之一波长线151F和第二四分之一波长线151S)的线宽W大于第三级(第n级)的四分之一波长线151(第一四分之一波长线151F和第二四分之一波长线151S)的线宽W。在表1中,第一级和第二级的四分之一波长线151的线宽W为10(μm),并且第三级的四分之一波长线151的线宽W为8(μm)。
为了如上所述地设置每一级的四分之一波长线151的线宽W,第一级和第二级的四分之一波长线151的特性阻抗可以彼此相等。此外,第一级和第二级的四分之一波长线151的特性阻抗可以小于第三级的四分之一波长线151的特性阻抗。在表1中,第一级和第二级的四分之一波长线151的特性阻抗分别设置为40(Ω),并且第三级的四分之一波长线151的特性阻抗设置为50(Ω)。
为了如上所述地设置每一级的四分之一波长线151的特性阻抗,可以基于上述表达式(1)(该表达式示出了在每个分离器-组合器电路150中的四分之一波长线151的特性阻抗Zo(Ω)、分离端子154的分离阻抗Zin(Ω)、和组合端子153的组合阻抗Zout(Ω)之间的关系)来设置每一级处的分离阻抗Zin和组合阻抗Zout。
此外,第(S-1)级的组合端子153和第S级的分离端子154彼此连接。因此,第(S-1)级的组合阻抗Zout等于第S级的分离阻抗Zin。
具体地,在第一级中,由于特性阻抗Zo被确定为40(Ω),并且分离阻抗Zin被确定为作为最终分离阻抗的25(Ω),第一级的组合阻抗Zout根据表达式(1)被设置为32(Ω)。
在第二级中,特性阻抗Zo被设置为40(Ω),并且分离阻抗Zin被设置为32(Ω),该分离阻抗Zin等于第一级的组合阻抗Zout。因此,第二级的组合阻抗Zout根据表达式(1)被设置为25(Ω)。
在第三级中,特性阻抗Zo被设置为50(Ω),并且分离阻抗Zin被设置为25(Ω),该分离阻抗Zin等于第二级的组合阻抗Zout。因此,第三级的组合阻抗Zout可以根据上述表达式(1)被设置为50(Ω),该组合阻抗Zout为最终组合阻抗。
如在以下描述中使用的术语“终端阻抗”是指两个连续级的低的级中的组合阻抗和高的级的分离阻抗。
在第三实施方式的分离器-组合器电路部105中,第一级与第二级之间的终端阻抗的值(第一级的组合阻抗Zout=第二级的分离阻抗Zin)大于最终分离阻抗的值并且小于最终组合阻抗的值。此外,第二级与第三级之间的终端阻抗的值(第二级的组合阻抗Zout=第三级的分离阻抗Zin)等于最终分离阻抗的值。
第三实施方式的四分之一波长线151由图6所示的侧屏蔽微带线500形成。因此,由于信号线501与每个侧接地布线502之间的距离S变大,而四分之一波长线151的线宽W随着四分之一波长线151的特性阻抗变大而变小,因此接地布线503的线宽L变大。例如,如表1所示,当四分之一波长线151的特性阻抗为40(Ω)时(当四分之一波长线151的线宽W为10(μm)时),接地布线503的线宽L大于20(μm)。此外,当四分之一波长线151的特性阻抗为50(Ω)时(当四分之一波长线151的线宽W为8(μm)时),接地布线503的线宽L大于28(μm)。
在第三实施方式中,由于第一级和第二级的四分之一波长线151的特性阻抗(线宽W)彼此相等,因此第一级和第二级的接地布线503的线宽L可以彼此相等。
[表2]
表2为示出当与传统的分离器-组合器一样,每当级从第一级至第三级变得更高,分离器-组合器电路150的四分之一波长线151的线宽W减小时的每一级的四分之一波长线151的特性阻抗Zo、接地布线503的线宽L、分离阻抗Zin和组合阻抗Zout。在表2所示的参考示例中,从第一级至第三级,每当级变得更高时特性阻抗Zo增加,并且每当级变得更高时接地布线503的线宽L也增加。此外,每当级在大于第一级的最终分离阻抗的值且小于第三级的最终组合阻抗的值的范围内变得更高时,两个相邻级之间的终端阻抗的值(较低的级的组合阻抗Zout=较高的级的分离阻抗Zin)增加。
如上所述,在第三实施方式的分离器-组合器101中,第一级和第二级(从第一级至第(n-1)级的至少一组两个相邻级)的四分之一波长线151的线宽W彼此相等。因此,即使在四分之一波长线151由侧屏蔽微带线500形成时,第一级和第二级的接地布线503的线宽L也可以彼此相等。由此,即使在第一级和第二级的四分之一波长线151类似地弯曲时,第二级(两个相邻级的高的级)分离器-组合器电路150B中的金属密度也可以减小至与第一级(两个相邻级的低的级)分离器-组合器电路150A中的金属密度相同的水平。这一点将在下面进行描述。
如上所述,在侧屏蔽微带线500中,由于信号线501与每个侧接地布线502之间的距离S变大,而四分之一波长线151的线宽W随着特性阻抗变大而变小,因此接地布线503的线宽L变大。
因此,在四分之一波长线151由侧屏蔽微带线500形成的情况下,如表2所示,当第二级分离器-组合器电路150B中的特性阻抗高于第一级分离器-组合器电路150A中的特性阻抗时,与第二级的四分之一波长线151(信号线501)对应的接地布线503的线宽L大于第一级的接地布线503的线宽L。因此,当第二级分离器-组合器电路150B的四分之一波长线151与第一级的右分离器-组合器电路150AR的四分之一波长线151类似地弯曲时,具有比第一级的线宽L更大的线宽L的第二级的四个接地布线503与四分之一波长线151类似地在垂直方向上对准。因此,第二级分离器-组合器电路150B的金属密度高于第一级的右分离器-组合器电路150AR的金属密度,在第一级的右分离器-组合器电路150AR中,具有小线宽L的四个接地布线503在垂直方向上对准。因此,第二级分离器-组合器电路150B的金属密度可以超过制造中的金属密度的限制。
另一方面,如表1所示,在第三实施方式的分离器-组合器101中,第一级和第二级的四分之一波长线151的线宽W彼此相等。因此,第一级和第二级的接地布线503的线宽L可以彼此相等。因此,即使在第二级分离器-组合器电路150B的四分之一波长线151与第一级的右分离器-组合器电路150AR的四分之一波长线151类似地弯曲时,第二级分离器-组合器电路150B的金属密度也可以与第一级的右分离器-组合器电路150AR的金属密度相同。即,第二级分离器-组合器电路150B的金属密度可以减小为低。
(第四实施方式)
在下文中,将参照附图描述根据本发明的第四实施方式的级联连接电路。在第四实施方式中,与第一至第三实施方式中的构件相同的构件将由相同的附图标记表示,并且将省略或简化其描述。
如图7所示,根据第四实施方式的分离器-组合器101具有与根据第三实施方式的分离器-组合器101相同的配置。
在电路级160中,在构成至少一组两个连续级的分离器-组合器电路150中,分离器-组合器电路150的第一四分之一波长线151F的线宽和分离器-组合器电路150的第二四分之一波长线151S的线宽彼此相等。
[表3]
/>
具体地,在第四实施方式的分离器-组合器101中,如表3所示,从第一级至第三级的所有级的四分之一波长线151的线宽W(见图6)彼此相等。在表3中,所有级的四分之一波长线151的线宽W为8(μm)。
为了使所有级的四分之一波长线151的线宽W彼此相等,所有级的四分之一波长线151的特性阻抗可以彼此相等。在表3中,所有级的四分之一波长线151的特性阻抗被设置为50(Ω),该特性阻抗与第三级分离器-组合器电路150C的组合端子153处的最终组合阻抗相同。
为了使所有级的四分之一波长线151的特性阻抗彼此相等,可以基于上述表达式(1)(该表达式示出了每个分离器-组合器电路150中的四分之一波长线151的特性阻抗Zo(Ω)、分离端子154的分离阻抗Zin(Ω)、和组合端子153的组合阻抗Zout(Ω)之间的关系)来设置每一级的分离阻抗Zin和组合阻抗Zout。
此外,第(S-1)级的组合端子153和第S级的分离端子154彼此连接。因此,第(S-1)级的组合阻抗Zout等于第S级的分离阻抗Zin。
具体地,在第一级中,由于特性阻抗Zo被确定为50(Ω),并且分离阻抗Zin被确定为作为最终分离阻抗的25(Ω),因此第一级的组合阻抗Zout可以根据上述表达式(1)被设置为50(Ω)。
在第二级中,特性阻抗Zo被确定为50(Ω),并且分离阻抗Zin被确定为50(Ω),该分离阻抗Zin等于第一级的组合阻抗Zout。因此,第二级的组合阻抗Zout根据上述表达式(1)被设置为25(Ω)。
在第三级中,特性阻抗Zo被确定为50(Ω),并且分离阻抗Zin被确定为25(Ω),该分离阻抗Zin等于第二级的组合阻抗Zout。因此,第三级的组合阻抗Zout可以根据上述表达式(1)被设置为50(Ω),该组合阻抗Zout为最终组合阻抗。
在第四实施方式的分离器-组合器电路部105中,设置彼此相邻的级之间的终端阻抗的值(第(S-1)级的组合阻抗Zout=第S级的分离阻抗Zin),使得最终组合阻抗的值和最终分离阻抗的值从分离侧至组合侧进行重复。
在第四实施方式的分离器-组合器101中,从第一级至第n级的所有级的四分之一波长线151的线宽W彼此相等。因此,即使当在四分之一波长线151中流动的功率随着级从分离侧看变得更高而增加时,由于在高的级(例如第三级)处的焦耳功率损耗的比例减小,因此可以增强高的级中的功率耐久性,并且因此可以提高分离器-组合器101的可靠性。
此外,从第一级至第n级的所有级的四分之一波长线151的线宽W彼此相等的配置不仅适用于最终组合阻抗高于最终分离阻抗的分离器-组合器,而且适用于最终组合阻抗和最终分离阻抗相等的分离器-组合器。
(第五实施方式)
接下来,将描述根据本发明的第五实施方式的级联连接电路。在第五实施方式中,与第一至第四实施方式中的构件相同的构件将由相同的附图标记表示,并且将省略或简化其描述。
如图7所示,根据第五实施方式的分离器-组合器101具有与第三实施方式的分离器-组合器101相同的配置。另一方面,第五实施方式在线宽方面与第三实施方式不同。
在第五实施方式中,将描述具有n个级的电路级160的S为大于或等于2且小于或等于n的整数的S个电路级和i为大于或等于2且小于或等于(n-1)的整数的i个电路级。
构成从第i级至第n级的电路级160的多个分离器-组合器电路150的多个第一四分之一波长线151F的线宽彼此相等。
构成从第i级至第n级的电路级160的多个分离器-组合器电路150的多个第二四分之一波长线151S的线宽彼此相等。
构成从第i级至第n级的电路级160的多个分离器-组合器电路150中的每一个的第一四分之一波长线151F和第二四分之一波长线151S具有第一线宽。
在构成从第一级至第(i-1)级的电路级160的多个分离器-组合器电路150中的分离器-组合器电路150的第一四分之一波长线151F和第二四分之一波长线151S的多个线宽中,最大线宽为第二线宽。第一线宽大于第二线宽。下面将描述细节。
此外,在第五实施方式的分离器-组合器101中,与第三实施方式类似地,第三级(最终级)的组合端子153处的组合阻抗(最终组合阻抗)高于第一级的分离端子154处的分离阻抗(最终分离阻抗)。具体地,如表4所示,在第五实施方式的分离器-组合器101中,最终组合阻抗为50(Ω),并且最终分离阻抗为25(Ω)。
[表4]
在第五实施方式的分离器-组合器101中,如表4所示,从第二级至第三级的级的四分之一波长线151的线宽W(见图6)彼此相等并且大于第一级的四分之一波长线151的线宽W。在表4中,第一级的四分之一波长线151的线宽W(第二线宽)为8(μm),并且第二和第三级的四分之一波长线151的线宽W(第一线宽)为10(μm)。
为了如上所述地设置每一级的四分之一波长线151的线宽W,从第二级至第三级的级的四分之一波长线151的特性阻抗可以彼此相等并且小于第一级的四分之一波长线151的特性阻抗。在表4中,第一级的四分之一波长线151的特性阻抗被设置为50(Ω),并且第二和第三级的特性阻抗被设置为40(Ω)。
为了如上所述地设置每一级的四分之一波长线151的特性阻抗,可以基于第四实施方式中描述的表达式(1)来设置每一级的分离阻抗Zin和组合阻抗Zout。注意,第(S-1)级的组合阻抗Zout等于第S级的分离阻抗Zin。
具体地,在第一级中,由于特性阻抗Zo被确定为50(Ω),并且分离阻抗Zin被确定为作为最终分离阻抗的25(Ω),第一级的组合阻抗Zout根据表达式(1)被设置为50(Ω)。
在第二级中,特性阻抗Zo被确定为40(Ω),并且分离阻抗Zin被确定为50(Ω),该分离阻抗Zin等于第一级的组合阻抗Zout。因此,第二级的组合阻抗Zout根据表达式(1)被设置为16(Ω)。
在第三级中,特性阻抗Zo被确定为40(Ω),并且分离阻抗Zin被确定为16(Ω),该分离阻抗Zin等于第二级的组合阻抗Zout。因此,第三级的组合阻抗Zout可以根据上述表达式(1)被设置为50(Ω),该组合阻抗Zout为最终组合阻抗。
在第五实施方式的分离器-组合器电路部105中,第一级与第二级之间的端子阻抗的值(第一级的组合阻抗Zout=第二级的分离阻抗Zin)等于最终组合阻抗的值。此外,第二级与第三级之间的端子阻抗的值(第二级的组合阻抗Zout=第三级的分离阻抗Zin)小于最终分离阻抗的值。
在第五实施方式的分离器-组合器101中,从第二级至第n级的级的四分之一波长线151的线宽W彼此相等并且大于第一级的四分之一波长线151的线宽W。因此,即使当在四分之一波长线151中流动的功率随着级从分离侧看变得更高而增加时,由于在高的级(例如第三级)处的焦耳功率损耗的比例减小,因此可以增强高的级中的功率耐久性,并且因此可以提高分离器-组合器101的可靠性。
在第五实施方式中,从第i级(i为大于或等于2并且小于或等于(n-1)的整数)至第n级的级的四分之一波长线151的线宽W可以彼此相等并且至少大于从第一级至第i-1级的级的四分之一波长线151的线宽W。例如,当分离器-组合器电路部105被配置成组合或分离例如五个级的高频信号的功率时,从第四级至第五级的级的四分之一波长线151的线宽W可以彼此相等并且大于从第一级至第三级的级的四分之一波长线151的线宽W。即使采用这样的配置,也能实现上述效果。
此外,从第i级至第n级的级的四分之一波长线151的线宽W彼此相等并且大于从第一级至第(i-1)级的级的四分之一波长线151的线宽W的配置不仅适用于最终组合阻抗高于最终分离阻抗的分离器-组合器,而且适用于最终组合阻抗和最终分离阻抗相等的分离器-组合器。
(第六实施方式)
接下来,将描述根据本发明的第六实施方式的级联连接电路。在第六实施方式中,与第一至第五实施方式中的构件相同的构件将由相同的附图标记表示,并且将省略或简化其描述。
如图7所示,根据第六实施方式的分离器-组合器101具有与第三实施方式的分离器-组合器101相同的配置。另一方面,第六实施方式在线宽方面与第三实施方式不同。
在从具有从第一级至第n级的多个级并且对准为连续的电路级160中选择的两个或更多个电路级160中,构成电路级160的分离器-组合器电路150的第一四分之一波长线151F的线宽和第二四分之一波长线151S的线宽随着电路级160的级的数量的增加而顺序地增加。
此外,在第六实施方式的分离器-组合器101中,与第三实施方式类似地,第三级(最终级)的组合端子153处的组合阻抗(最终组合阻抗)高于第一级的分离端子154处的分离阻抗(最终分离阻抗)。具体地,如表5所示,在第六实施方式的分离器-组合器101中,最终组合阻抗为50(Ω),并且最终分离阻抗为25(Ω)。
[表5]
在第六实施方式的分离器-组合器101中,如表5所示,从第一级至第三级的级的四分之一波长线151的线宽W(见图6)彼此不同,并且线宽W从第一级至第三级增加。在表5中,第一级的四分之一波长线151的线宽W为3.5(μm),并且第二级的四分之一波长线151的线宽W为10(μm)。此外,第三级的四分之一波长线151的线宽W为20(μm)。
为了如上所述地设置每一级的四分之一波长线151的线宽W,四分之一波长线151的特性阻抗可以从第一级至第三级减小。在表5中,第一级的四分之一波长线151的特性阻抗被设置为57(Ω),并且第二级的特性阻抗被设置为40(Ω)。此外,第三级的特性阻抗被设置为35(Ω)。
为了如上所述地设置每一级的四分之一波长线151的特性阻抗,可以基于第四实施方式中描述的表达式(1)来设置每一级的分离阻抗Zin和组合阻抗Zout。注意,第(S-1)级的组合阻抗Zout等于第S级的分离阻抗Zin。
具体地,在第一级中,由于特性阻抗Zo被确定为57(Ω),并且分离阻抗Zin被确定为作为最终分离阻抗的25(Ω),第一级的组合阻抗Zout根据表达式(1)被设置为65.3(Ω)。
在第二级中,特性阻抗Zo被确定为40(Ω),并且分离阻抗Zin被确定为65.3(Ω),该分离阻抗Zin等于第一级的组合阻抗Zout。因此,第二级的组合阻抗Zout根据表达式(1)被设置为12.25(Ω)。
在第三级中,特性阻抗Zo被确定为35(Ω),并且分离阻抗Zin被确定为12.25(Ω),该分离阻抗Zin等于第二级的组合阻抗Zout。因此,第三级的组合阻抗Zout可以根据上述表达式(1)被设置为50(Ω),该组合阻抗Zout为最终组合阻抗。
在第六实施方式的分离器-组合器电路部105中,第一级与第二级之间的端子阻抗的值(第一级的组合阻抗Zout=第二级的分离阻抗Zin)大于最终组合阻抗的值。此外,第二级与第三级之间的端子阻抗的值(第二级的组合阻抗Zout=第三级的分离阻抗Zin)小于最终分离阻抗的值。
在第六实施方式的分离器-组合器101中,从第一级至第n级的级的四分之一波长线151的线宽W彼此不同,并且线宽W从第一级至第n级增加。因此,即使当在四分之一波长线151中流动的功率随着级从分离侧看变得更高而增加时,由于在高的级(例如第三级)处的焦耳功率损耗的比例减小,因此可以增强高的级中的功率耐久性,并且因此可以提高分离器-组合器101的可靠性。
在第六实施方式的分离器-组合器101中,从第一级至第n级的级中的对准为两个或更多个级的四分之一波长线151的线宽W可以至少从分离侧看从低的级至高的级增加。例如,第六实施方式的分离器-组合器101可以包括线宽增加部分和线宽保持部分,在线宽增加部分中,四分之一波长线151的线宽W从对准为连续的两个或更多个级的低的级(分离侧级)至高的级(组合侧级)增加,并且在线宽保持部分中,对准为连续的两个或更多个级的四分之一波长线151的线宽W彼此相等。在这种情况下,当从低的级侧看时,一个线宽增加部分和一个线宽保持部分可以按顺序对准,或者一个线宽保持部分和一个线宽增加部分可以按顺序对准。此外,多个线宽增加部分和线宽保持部分可以交替地对准。即使采用这样的配置,也能实现上述效果。
此外,从第一级至第n级的级中的对准为连续的两个或更多个级的四分之一波长线151的线宽从低的级至高的级增加的配置不仅适用于最终组合阻抗高于最终分离阻抗的分离器-组合器,而且适用于最终组合阻抗和最终分离阻抗相等的分离器-组合器。
(第七实施方式)
接下来,将描述根据本发明的第七实施方式的级联连接电路。在第七实施方式中,与第一至第六实施方式中的构件相同的构件将由相同的附图标记表示,并且将省略或简化其描述。
如图7所示,根据第七实施方式的分离器-组合器101具有与第三实施方式的分离器-组合器101相同的配置。另一方面,第七实施方式在分离阻抗和组合阻抗方面与第三实施方式不同。
此处,低的级的组合阻抗Zout等于高的级的分离阻抗Zin。
例如,在第一级和第二级中,第一级的组合阻抗Zout和第二级的分离阻抗Zin是端子阻抗。类似地,在第二级和第三级中,第二级的组合阻抗Zout和第三级的分离阻抗Zin是端子阻抗。
接下来,在第七实施方式中,将描述具有n个级的电路级160的S为大于或等于2且小于或等于n的整数的S个电路级和j为大于或等于2且小于或等于n的整数的j个电路级。
构成第S电路级160的分离器-组合器电路150的第一分离端子154和第二分离端子154连接至构成第(S-1)级的两个分离器-组合器电路150的组合端子153。第一四分之一波长线151F和第二四分之一波长线151S均由微带线形成。在构成第j电路级160的分离器-组合器电路150的第一分离端子154和第二分离端子154处的分离阻抗高于在第一级分离器-组合器电路150的第一分离端子154和第二分离端子154处的分离阻抗和在第n级分离器-组合器电路150的组合端子153处的组合阻抗。
(修改示例1)
[表6]
如表6所示,修改示例1的分离器-组合器101具有第三级的组合端子处的端子阻抗略高于第一级的分离端子处的端子阻抗的配置。除了第一级的分离端子和第三级的组合端子之外的端子处的端子阻抗被设置为高于第一级的分离端子和第三级的组合端子处的端子阻抗。因此,第一级、第二级和第三级的四分之一波长线的特性阻抗分别为50Ω,70.7Ω和54.7Ω。四分之一波长线151的线宽W分别为15μm、6μm和12.5μm。因此,作为接地布线的线宽L之和的∑L为201μm。
由于当所有端子处的端子阻抗为25Ω时,接地布线的线宽L之和为540μm,因此在修改示例1的分离器-组合器101中可以减小接地布线的线宽L。因此,在修改示例1的分离器-组合器101中,可以减小分离器-组合器电路中的金属密度。
(修改示例2)
[表7]
如表7所示,修改示例2的分离器-组合器101具有第三级的组合端子处的端子阻抗略高于第一级的分离端子处的端子阻抗的配置。除了第一级的分离端子和第三级的组合端子之外的端子包括:端子阻抗高于第一级的分离端子的端子阻抗的一个端子;以及端子阻抗低于第三级的组合端子的端子阻抗的一个端子。因此,第一级、第二级和第三级的四分之一波长线的特性阻抗分别为50Ω,50Ω和38.7Ω。四分之一波长线151的线宽W分别为15μm、15μm和25.3μm。因此,作为接地布线的线宽L之和的∑L为332μm。
由于当所有端子处的端子阻抗为25Ω时,接地布线的线宽L之和为540μm,因此在修改示例2的分离器-组合器101中可以减小接地布线的线宽L之和。因此,可以减小分离器-组合器电路中的金属密度。此外,由于最终级(第三级)分离器-组合器电路的线宽大,因此存在功率耐久性优异的优点。
尽管上面已经描述了本发明的细节,但是本发明不限于上述实施方式,并且在不脱离本发明的精神的情况下可以进行各种修改。
例如,本发明的分离器-组合器可以包括用于将分离器-组合器电路部5连接至外部电路的连接端子(外部连接端子),而不是包括例如组合电路块4。
在本发明的分离器-组合器中,每一级的四分之一波长线151(信号线501)的线宽W可以被设置为至少从第一级至第三级不减小。即使具有这样的配置,也存在如下效果:如在上述所有实施方式中一样,能够增强分离器-组合器(特别是在高的级处的分离器-组合器)的功率耐久性并且能够提高可靠性。
在本发明的分离器-组合器中,形成四分之一波长线151的微带线可以至少包括:形成在基板202的第一表面202a上以形成四分之一波长线151的信号线501;以及形成在基板202的第二表面202b上的接地布线503。即,在本发明的分离器-组合器中形成四分之一波长线151的微带线可以不包括侧接地布线502。此外,四分之一波长线151不限于由微带线形成,并且可以由例如共面线形成。
[附图标记列表]
1,1X 分离器-组合器
3 分离电路块(电路块)
31 连接端子
5,5’ 分离器-组合器电路部
50 分离器-组合器电路
50AL,50AR 第一级分离器-组合器电路(线弯曲电路)
50B 第二级分离器-组合器电路(线弯曲电路)
50B’ 第二级分离器-组合器电路
50C 第三级分离器-组合器电路
51 四分之一波长线
52 吸收电阻
53 组合端子
54 分离端子
55 弯曲部分
[表1]
[表2]
[表3]
[表4]
[表5]
[表6]
[表7]
/>
Claims (13)
1.一种分离器-组合器,包括:
第一四分之一波长线,所述第一四分之一波长线包括第一端和第二端,所述第一端形成第一分离端子,所述第二端位于所述第一端的相对侧处;
第二四分之一波长线,所述第二四分之一波长线包括第三端和第四端,所述第二四分之一波长线远离所述第一四分之一波长线,所述第三端形成第二分离端子,所述第四端位于所述第三端的相对侧处;
吸收电阻,所述吸收电阻设置在所述第一端与所述第三端之间;
组合端子,所述组合端子通过所述第二端和所述第四端的连接来形成;以及
线弯曲电路,所述线弯曲电路包括线平行区域和线弯曲区域,所述线平行区域具有所述第一四分之一波长线和所述第二四分之一波长线,所述第一四分之一波长线和所述第二四分之一波长线在所述线平行区域中彼此平行,所述线弯曲区域具有所述第一四分之一波长线和所述第二四分之一波长线,所述第一四分之一波长线和所述第二四分之一波长线在所述线弯曲区域中彼此向同一方向弯曲。
2.根据权利要求1所述的分离器-组合器,其中,
所述第一四分之一波长线包括弯曲部分,
所述第一四分之一波长线的一部分在所述弯曲部分处弯曲,并且
所述弯曲部分包括与所述第二四分之一波长线不平行的部分。
3.根据权利要求1所述的分离器-组合器,其中,
所述第一四分之一波长线包括位于所述第一端与所述第二端之间的第一弯曲部分,
所述第一四分之一波长线在所述第一弯曲部分处弯曲180度,
从所述第一端到所述第一弯曲部分的波长线方向和从所述第一弯曲部分到所述第二端的波长线方向彼此相反,
所述第二四分之一波长线包括位于所述第三端与所述第四端之间的第二弯曲部分,
所述第二四分之一波长线在所述第二弯曲部分处弯曲180度,并且
从所述第三端到所述第二弯曲部分的波长线方向和从所述第二弯曲部分到所述第四端的波长线方向彼此相反。
4.根据权利要求1所述的分离器-组合器,还包括:
第一电路块,所述第一电路块包括第一连接端子,所述第一连接端子连接至所述第一四分之一波长线的所述第一端;以及
第二电路块,所述第二电路块包括第二连接端子,所述第二连接端子连接至所述第二四分之一波长线的所述第三端,其中,
所述第一电路块和所述第二电路块在所述第一端和所述第三端对准的阵列方向上对准,并且
所述第一连接端子和所述第二连接端子在所述第一端和所述第三端的所述阵列方向上彼此面对。
5.根据权利要求1所述的分离器-组合器,还包括:
分离器-组合器电路部,所述分离器-组合器电路部包括S个电路级和(2n-1)个分离器-组合器电路,其中,S为大于或等于2且小于或等于n的整数,n为大于或等于2的整数,所述(2n-1)个分离器-组合器电路在所述S个电路级中逐级连接;以及
2n个电路块,其中,
所述(2n-1)个分离器-组合器电路中的每一个包括所述第一分离端子、所述第二分离端子、所述第一四分之一波长线、所述第二四分之一波长线、所述吸收电阻以及所述组合端子,
第一电路级包括总共2n个包括所述第一分离端子和所述第二分离端子的分离端子并且包括2n/2个分离器-组合器电路,
形成第S电路级的一个分离器-组合器电路的所述第一分离端子和所述第二分离端子中的每一个连接至形成第S-1电路级的一个分离器-组合器电路的所述组合端子,
所述(2n-1)个分离器-组合器电路中的至少一个是线弯曲电路,
所述2n个电路块以一对一的对应关系连接至第一电路级的所述2n个分离端子,
所述2n个电路块形成第一电路块组和第二电路块组,2n/2个电路块在所述第一电路块组中在第一方向上沿直线并排排列,2n/2个电路块在所述第二电路块组中在所述第一方向上沿直线并排排列,
所述第一电路块组在与所述第一方向正交的第二方向上与所述第二电路块组间隔一定距离,并且
所述分离器-组合器电路部设置在所述第一电路块组与所述第二电路块组之间。
6.根据权利要求1所述的分离器-组合器,还包括:
分离器-组合器电路部,所述分离器-组合器电路部包括S个电路级和(2n-1)个分离器-组合器电路,其中,S为大于或等于2且小于或等于n的整数,n为大于或等于2的整数,所述(2n-1)个分离器-组合器电路在所述S个电路级中逐级连接,其中,
所述(2n-1)个分离器-组合器电路中的每一个包括所述第一分离端子、所述第二分离端子、所述第一四分之一波长线、所述第二四分之一波长线、所述吸收电阻以及所述组合端子,
第一电路级包括总共2n个包括所述第一分离端子和所述第二分离端子的分离端子并且包括2n/2个分离器-组合器电路,
形成第S电路级的一个分离器-组合器电路的所述第一分离端子和所述第二分离端子中的每一个连接至形成第S-1电路级的一个分离器-组合器电路的所述组合端子,
至少构成所述第一电路级的所述分离器-组合器电路是所述线弯曲电路,并且
至少构成选自从所述第二电路级到第(n-1)电路级的多个级中的一个电路级的所述分离器-组合器电路的所述第一四分之一波长线和所述第二四分之一波长线在彼此相对的侧上从所述第一分离端子和所述第二分离端子延伸,以形成环路形状。
7.根据权利要求1所述的分离器-组合器,还包括:
分离器-组合器电路部,所述分离器-组合器电路部包括S个电路级和(2n-1)个分离器-组合器电路,其中,S为大于或等于2且小于或等于n的整数,n为大于或等于2的整数,所述(2n-1)个分离器-组合器电路在所述S个电路级中逐级连接,其中,
所述(2n-1)个分离器-组合器电路中的每一个包括所述第一分离端子、所述第二分离端子、所述第一四分之一波长线、所述第二四分之一波长线、所述吸收电阻以及所述组合端子,
第一电路级包括总共2n个包括所述第一分离端子和所述第二分离端子的分离端子并且包括2n/2个分离器-组合器电路,
形成第S电路级的一个分离器-组合器电路的所述第一分离端子和所述第二分离端子中的每一个连接至形成第S-1电路级的一个分离器-组合器电路的所述组合端子,
所述(2n-1)个分离器-组合器电路中的至少一个是所述线弯曲电路,并且
在构成所述第S电路级的一个分离器-组合器电路的所述第一分离端子和所述第二分离端子中的每个分离端子与构成所述第(S-1)电路级的一个分离器-组合器电路的所述组合端子之间的连接中,连接所述第一分离端子和所述组合端子的连接线的长度与连接所述第二分离端子和所述组合端子的连接线的长度不同。
8.一种级联连接电路,包括:
(2n-1)个分离器-组合器电路,所述每个分离器-组合器电路形成根据权利要求1所述的分离器-组合器;以及
n为大于或等于2的整数的n个电路级,在所述n个电路级中,所述(2n-1)个分离器-组合器电路逐级连接,其中,
构成第n电路级的所述分离器-组合器电路的所述组合端子处的组合阻抗高于构成第一电路级的所述分离器-组合器电路的所述分离端子处的分离阻抗。
9.根据权利要求8所述的级联连接电路,其中,在所述n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级中,
第一电路级包括总共2n个包括所述第一分离端子和所述第二分离端子的分离端子并且由2n/2个分离器-组合器电路构成,
构成第S电路级的所述分离器-组合器电路的所述第一分离端子和所述第二分离端子连接至构成第S-1电路级的两个分离器-组合器电路的所述组合端子,
构成第n电路级的所述分离器-组合器电路的所述组合端子处的组合阻抗高于构成所述第一电路级的所述分离器-组合器电路的所述分离端子处的分离阻抗,
所述第一四分之一波长线和所述第二四分之一波长线各自由具有侧遮蔽的微带线形成,并且
在至少构成一组两个连续电路级的所述分离器-组合器电路中,构成所述两个连续电路级中的一个级的所述分离器-组合器电路的所述第一四分之一波长线的线宽和构成所述两个连续电路级中的另一个级的所述分离器-组合器电路的所述第一四分之一波长线的线宽彼此相等,而构成所述两个连续电路级中的一个级的所述分离器-组合器电路的所述第二四分之一波长线的线宽和构成所述两个连续电路级中的另一个级的所述分离器-组合器电路的所述第二四分之一波长线的线宽彼此相等。
10.根据权利要求8所述的级联连接电路,其中,在所述n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级和i为大于或等于2且小于或等于(n-1)的整数的i个电路级中,
第一电路级包括总共2n个包括所述第一分离端子和所述第二分离端子的分离端子并且由2n/2个分离器-组合器电路构成,
构成第S电路级的所述分离器-组合器电路的所述第一分离端子和所述第二分离端子连接至构成第S-1电路级的两个分离器-组合器电路的所述组合端子,
构成从第i级到第n级的电路级的多个分离器-组合器电路的多个第一四分之一波长线的线宽彼此相等,
构成从所述第i级到所述第n级的电路级的所述多个分离器-组合器电路的多个第二四分之一波长线的线宽彼此相等,
构成从所述第i级到所述第n级的电路级的所述多个分离器-组合器电路中的每个分离器-组合器电路的所述第一四分之一波长线和所述第二四分之一波长线具有第一线宽,
构成从所述第一级到所述第i-1级的电路级的所述多个分离器-组合器电路中的所述分离器-组合器电路的所述第一四分之一波长线和所述第二四分之一波长线的多个线宽中的最大线宽是第二线宽,并且
所述第一线宽大于所述第二线宽。
11.根据权利要求8所述的级联连接电路,其中,在所述n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级中,
第一电路级包括总共2n个包括所述第一分离端子和所述第二分离端子的分离端子并且由2n/2个分离器-组合器电路构成,
构成第S电路级的所述分离器-组合器电路的所述第一分离端子和所述第二分离端子连接至构成第S-1电路级的两个分离器-组合器电路的所述组合端子,并且
在选自从所述第一电路级到所述第n电路级的多个级并连续并排排列的两个或更多个电路级中,构成所述电路级的所述分离器-组合器电路的所述第一四分之一波长线的线宽和所述第二四分之一波长线的线宽随着所述电路级的级数的增加而顺序地增加。
12.根据权利要求8所述的级联连接电路,其中,在所述n个电路级中包括的S为大于或等于2且小于或等于n的整数的S个电路级和j为大于或等于2且小于或等于n的整数的j个电路级中,
第一电路级包括总共2n个包括所述第一分离端子和所述第二分离端子的分离端子并且由2n/2个分离器-组合器电路构成,
构成第S电路级的所述分离器-组合器电路的所述第一分离端子和所述第二分离端子连接至构成第S-1电路级的两个分离器-组合器电路的所述组合端子,
所述第一四分之一波长线和所述第二四分之一波长线各自由微带线形成,并且
构成第j电路级的至少一个分离器-组合器电路的所述第一分离端子和所述第二分离端子处的分离阻抗高于所述第一级的所述第一分离端子和所述第二分离端子处的分离阻抗和第n级的所述分离器-组合器电路的所述组合端子处的组合阻抗。
13.一种分离器-组合器,包括:
第一四分之一波长线,所述第一四分之一波长线包括第一端和第二端,所述第一端形成第一分离端子,所述第二端位于所述第一端的相对侧处;
第二四分之一波长线,所述第二四分之一波长线包括第三端和第四端,所述第二四分之一波长线远离所述第一四分之一波长线,所述第三端形成第二分离端子,所述第四端位于所述第三端的相对侧处;
吸收电阻,所述吸收电阻设置在所述第一端与所述第三端之间;以及
组合端子,所述组合端子通过所述第二端和所述第四端的连接来形成;其中,
所述第一四分之一波长线包括位于所述第一端与所述第二端之间的第一弯曲部分,
所述第一四分之一波长线在所述第一弯曲部分处弯曲180度,
从所述第一端到所述第一弯曲部分的波长线方向和从所述第一弯曲部分到所述第二端的波长线方向彼此相反,
所述第二四分之一波长线包括位于所述第三端与所述第四端之间的第二弯曲部分,
所述第二四分之一波长线在所述第二弯曲部分处弯曲180度,并且
从所述第三端到所述第二弯曲部分的波长线方向和从所述第二弯曲部分到所述第四端的波长线方向彼此相反。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2022/015728 WO2023154038A1 (en) | 2022-02-09 | 2022-02-09 | Splitter-combiner and cascade connection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117280541A true CN117280541A (zh) | 2023-12-22 |
Family
ID=87564840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280004017.7A Pending CN117280541A (zh) | 2022-02-09 | 2022-02-09 | 分离器-组合器和级联连接电路 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP4252312A4 (zh) |
JP (1) | JP2024510056A (zh) |
CN (1) | CN117280541A (zh) |
WO (1) | WO2023154038A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3209086B2 (ja) | 1996-04-24 | 2001-09-17 | 松下電器産業株式会社 | 電力合成器及び電力分配器 |
CN205122743U (zh) * | 2015-08-14 | 2016-03-30 | 四川九洲电器集团有限责任公司 | 一种功率分配器 |
WO2017208432A1 (ja) * | 2016-06-03 | 2017-12-07 | 三菱電機株式会社 | 電力分配合成器 |
CN107134626B (zh) * | 2017-03-17 | 2019-06-18 | 宁波大学 | 一种毫米波空间功率分配/合成器 |
US20240030574A1 (en) * | 2021-05-31 | 2024-01-25 | Fujikura Ltd. | Power splitter-combiner |
-
2022
- 2022-02-09 WO PCT/US2022/015728 patent/WO2023154038A1/en active Application Filing
- 2022-02-09 JP JP2022570462A patent/JP2024510056A/ja active Pending
- 2022-02-09 CN CN202280004017.7A patent/CN117280541A/zh active Pending
- 2022-02-09 EP EP22793621.8A patent/EP4252312A4/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4252312A1 (en) | 2023-10-04 |
WO2023154038A1 (en) | 2023-08-17 |
JP2024510056A (ja) | 2024-03-06 |
EP4252312A4 (en) | 2023-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941448B2 (en) | M-way coupler | |
EP1810363B1 (en) | Distributed matrix switch | |
EP0463746B1 (en) | Segmentation of tracks in FPGA routing channels | |
JP5393675B2 (ja) | スローウェーブ伝送線路 | |
US8723618B2 (en) | Power combiner/distributor and transmitter using the power combiner/distributor | |
JP2007123740A (ja) | フレキシブル基板、光送受信モジュール及び光送受信装置 | |
US9456514B2 (en) | Phase shifting device | |
US20030016096A1 (en) | Splitter/ combiner using artificial transmission lines, and paralleled amplifier using same | |
WO2018125773A1 (en) | Circuits and techniques for a via-less beamformer | |
CN117280541A (zh) | 分离器-组合器和级联连接电路 | |
US8665052B2 (en) | Transformer-based circuit with compact and/or symmetrical layout design | |
US20210297051A1 (en) | Power combiner/divider | |
WO2013024273A1 (en) | Power divider | |
CN111952726B (zh) | 多波束相控阵芯片、接收机模块以及发射机模块 | |
US11128024B2 (en) | Combiner-divider | |
JP7282252B2 (ja) | 電力分配合成器 | |
US9024703B2 (en) | Signal directing means for dividing an input signal into at least two output signals or combining at least two input signals into one output signal | |
KR20210125429A (ko) | 등화된 크로스-스위치 rf 성능을 위한 lc 분산 매칭 | |
KR100594913B1 (ko) | 반도체 송신기 회로 | |
KR102171191B1 (ko) | 도파관 전력 결합기 | |
US20030034854A1 (en) | Differential transmission line for high bandwidth signals | |
CN111710948A (zh) | 一种合路器 | |
EP2597722B1 (en) | Interdigital filter in strip line technology | |
US20230411819A1 (en) | High frequency power divider | |
KR100659287B1 (ko) | 1차측과 2차측이 서로 맞물린 형태의 전송선 변압기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |