JP2016082387A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2016082387A
JP2016082387A JP2014211807A JP2014211807A JP2016082387A JP 2016082387 A JP2016082387 A JP 2016082387A JP 2014211807 A JP2014211807 A JP 2014211807A JP 2014211807 A JP2014211807 A JP 2014211807A JP 2016082387 A JP2016082387 A JP 2016082387A
Authority
JP
Japan
Prior art keywords
line
circuit board
notch
substrate
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014211807A
Other languages
English (en)
Other versions
JP6437779B2 (ja
Inventor
剛 奥長
Go Okunaga
剛 奥長
彰 中津
Akira Nakatsu
彰 中津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Pillar Packing Co Ltd
Original Assignee
Nippon Pillar Packing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Pillar Packing Co Ltd filed Critical Nippon Pillar Packing Co Ltd
Priority to JP2014211807A priority Critical patent/JP6437779B2/ja
Publication of JP2016082387A publication Critical patent/JP2016082387A/ja
Application granted granted Critical
Publication of JP6437779B2 publication Critical patent/JP6437779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

【課題】マイクロストリップラインとストリップラインとを接続することで構成される回路基板において、反射の発生を抑える。
【解決手段】マイクロストリップライン2は、第1基板部10、第1基板部10の一方側の面の第1グランド12、及び、第1基板部10の他方側の面10bの第1線路11を有している。ストリップライン3は、第2基板部20、第2基板部20のうち第1グランド12と同じ側となる一方側の面の第2グランド、第2基板部20の他方側の面の第3グランド23、及び、第2基板部20の内部に設けられている第2線路21を有している。第1線路11と第2線路21とが一繋がりとなって一つの線路9が構成されている。第3グランド23のうちの第2線路21とオーバーラップする部分に、マイクロストリップライン2との境界E側で開口する切り欠き部27が設けられている。
【選択図】 図1

Description

本発明は、回路基板に関する。
例えばミリ波を利用したレーダや通信装置では、送受信アンテナとミリ波発振回路とを接続するために伝送線路が必要となる。そこで、伝送線路を回路基板に設けたものがある。
このような回路基板として、マイクロストリップラインを成す基板と、ストリップラインを成す基板とを接続し、所望の高周波回路を構成したものがある。更に、例えば、特許文献1の図5には、種類が異なる基板を積層して、相互を接続した回路基板が開示されている。
特表2012−521716号公報
前記のとおり、マイクロストリップラインを成す基板とストリップラインを成す基板とを接続して回路基板を構成する場合、マイクロストリップラインとストリップラインとの間の線路の変化点でインピーダンス不整合により反射が生じ、伝送効率が低下するという問題点がある。
更に、線路の変化点での反射波が大きい場合、反射波が入射波と干渉して定在波(共振)が発生したり、リンギング(信号歪)が発生したりする。その他として、電磁両立性の観点からも共振周波数でノイズが増大して好ましくなく、また、伝送線路における共振は、デジタル信号の波形を正しく伝えるうえで好ましくない。
そこで、本発明は、マイクロストリップラインとストリップラインとを接続することで構成される回路基板において、反射の発生を抑えることを目的とする。
本発明の回路基板は、第1基板部、前記第1基板部の一方側の面に設けられている導体箔からなる第1グランド、及び、前記第1基板部の他方側に設けられている線状の導体箔からなる第1線路を有するマイクロストリップラインと、前記第1基板部と並んで設けられている第2基板部、前記第2基板部のうち前記第1グランドと同じ側となる一方側の面に設けられている導体箔からなる第2グランド、前記第2基板部の他方側の面に設けられている導体箔からなる第3グランド、及び、前記第2基板部の内部に設けられている線状の導体箔からなる第2線路を有するストリップラインと、を備え、前記第1線路と前記第2線路とが一繋がりとなって一つの線路が構成されている回路基板であって、前記ストリップラインが有する前記第3グランドのうちの前記第2線路とオーバーラップする部分に、前記マイクロストリップラインとの境界側で開口する切り欠き部が設けられている。
本発明によれば、ストリップラインが有する第3グランドに設けられている前記切り欠き部によって、マイクロストリップラインとストリップラインとの間の線路の変化点におけるインピーダンス不整合を緩和することができ、反射の発生を抑えることができる。
また、前記切り欠き部は、開口側に向かうにしたがって間隔が広くなっている部分を有しているのが好ましい。この場合、線路の変化点でインピーダンス不整合により生じる反射を、より効果的に抑えることができる。
本発明によれば、マイクロストリップラインとストリップラインとの間の線路の変化点におけるインピーダンス不整合を緩和することができ、反射の発生を抑えることができる。この結果、ロスが低減され、伝送効率を向上させることが可能となる。
本発明の回路基板の実施の一形態を示す平面図である。 図1に示す回路基板の横断面図である。 図1に示す回路基板のV1矢視の断面図である。 図1に示す回路基板のV2矢視の断面図である。 図1に示す回路基板の背面図である。 切り欠き部の説明図である。 回路基板における反射量及び透過量についてのシミュレーション結果である。 回路基板における透過量についてのシミュレーション結果である。 回路基板における反射量についてのシミュレーション結果である。 回路基板における透過量についてのシミュレーション結果である。 切り欠き部の変形例を説明する説明図である。 切り欠き部の更に別の変形例を説明する説明図である。
以下、本発明の実施の形態を図面に基づいて説明する。
本発明の回路基板1は、例えばミリ波を利用したレーダや通信装置に用いられ、(送受信)アンテナと(ミリ波)発振回路とを接続するための伝送路を備えている基板である。なお、以下に説明する回路基板1では、使用周波数帯を60GHzとしている。
図1は、本発明の回路基板1の実施の一形態を示す平面図である。図2は、図1に示す回路基板1の横断面図である。図3は、図1に示す回路基板1のV1矢視の断面図である。図4は、図1に示す回路基板1のV2矢視の断面図である。この回路基板1は、一つの基板からなり、この一つの基板にマイクロストリップライン2とストリップライン3とを有している。ここでは、マイクロストリップライン2側を入力側とし、ストリップライン3側を出力側としている。
マイクロストリップライン2は、第1基板部10、第1基板部10の一方側の面10aに設けられている導体箔からなる第1グランド12、及び、第1基板部10の他方側の面10bに設けられている線状の導体箔からなる第1線路11を有しており、高周波を伝送する伝送路を構成している。
ストリップライン3は、第2基板部20、第2基板部20のうち第1グランド12と同じ側となる一方側の面20aに設けられている導体箔からなる第2グランド22、第2基板部20の他方側の面20bに設けられている導体箔からなる第3グランド23、及び、第2基板部20の内部に設けられている線状の導体箔からなる第2線路21を有しており、高周波を伝送する伝送路を構成している。
そして、この回路基板1では、第1線路11と第2線路21とが一繋がりとなって一つの直線状である線路9が構成されている。
本実施形態では、第1基板部10と第2基板部20とは、同一面(5−1a)上に並んで設けられており、共通する誘電体基板5から構成されている。誘電体基板5は、ガラスエポキシ樹脂やフッ素樹脂等を含む誘電体からなる。
本実施形態では、第1基板部10の他方側の面10bに誘電体層13が設けられており、第1線路11は誘電体基板5の内部に設けられた構成となっている。また、本実施形態では、誘電体基板5の厚さは一方側(図2の左側)と他方側(図2の右側)とで同じである。
なお、図示しないが、誘電体基板5の一方側(図2では左側)は他方側(図2では右側)よりも薄く構成され、板厚が薄い部分が第1基板部10となり、厚い部分が第2基板部20となっていてもよい。つまり、前記誘電体層13は省略されていてもよい。
以上より、誘電体基板5の一方側(図2の左側)にマイクロストリップライン2が設けられ、その他方側(図2の右側)にストリップライン3が設けられた回路基板1となる。
誘電体基板5は、第1層部5−1と第2層部5−2とを積層して構成されたものであり、第1層部5−1の一方側の面5−1aに、マイクロストリップライン2が有する第1グランド12、及び、ストリップライン3が有する第2グランド22が、導体箔により形成されている。
また、第1層部5−1の他方側の面5−1bに、マイクロストリップライン2が有する第1線路11、及び、ストリップライン3が有する第2線路21が、線状の導体箔により形成されている。
そして、図4に示すように、第2層部5−2の一方側の面5−2aと、第1層部5−1の他方側の面5−1bとが、第1層部5−1と第2層部5−2との合わせ面となる。第2層部5−2の他方側の面5−2bに、ストリップライン3が有する第3グランド23が、導体箔により形成されている。
図5は、図1に示す回路基板1の背面図である。マイクロストリップライン2の第1グランド12と、ストリップライン3の第2グランド22とは、誘電体基板5の一方側の面(5−1a)に設けられている導体箔により形成されており、これらグランド12,22は相互に連続している。つまり、一つのグランドの一部が、マイクロストリップライン2用であり、他部が、ストリップライン3用である。
このように、回路基板1は三層の導体箔を有しており、第一層として、第1グランド12及び第2グランド22が設けられ、第二層(中間層)として、第1線路11及び第2線路21が設けられ、第三層として、第3グランド23が設けられた構成となる。第1線路11と第2線路21とは、同じ層(第二層)に存在している。前記各導体箔は、金属箔であり、本実施形態では銅箔である。
そして、図1、図2及び図4に示すように、ストリップライン3が有する第3グランド23に、切り欠き部27が設けられている。切り欠き部27は、図2及び図6に示すように、第3グランド23のうちの第2線路21とオーバーラップする部分の一部Kに設けられており、マイクロストリップライン2との境界Eで開口する形状を有している。なお、マイクロストリップライン2とストリップライン3との境界Eを、各図において二点鎖線で示している。
図6に示す切り欠き部27はV形状を有しており、全体として開口側(境界E:入力側)に向かうにしたがって間隔が広くなっている。本実施形態では、線路9(第1線路11及び第2線路21)の幅寸法Wを0.2ミリとしており、切り欠き部27の開き角度をθとしている。開き角度θは、線路9の長手方向の直線に対する傾斜角度である。また、図6において、切り欠き部27の深さ(線路9の長手方向の距離)をhとしている。
図7は、前記構成を有する回路基板1における反射量及び透過量についてのシミュレーション結果である。なお、図7では、切り欠き部27の深さhは2ミリであり、切り欠き部27の開き角度θを4°から24°まで変化させている。また、切り欠き部27を設けない場合の反射量は−10.93dBであり、透過量は−2.04dBであり、図7において反射量(−10.93dB)を一点鎖線で示し、透過量(−2.04dB)を二点鎖線で示している。
図7に示すように、切り欠き部27を有する回路基板1によれば、反射特性及び透過特性が共に(切り欠き部27が無い場合と比較して)向上している。また、切り欠き部27の開き角度θの値によって反射量及び透過量は共に変化する。
図8は、前記構成を有する回路基板1における透過量についてのシミュレーション結果であり、切り欠き部27の深さhを、2ミリ、3ミリ、4ミリとした場合の結果である。図9は、前記構成を有する回路基板1における反射量についてのシミュレーション結果であり、切り欠き部27の深さhを、2ミリ、3ミリ、4ミリとした場合の結果である。なお、図8及び図9では、線路9の幅寸法Wは0.2ミリであり、切り欠き部27の開き角度θを変化させている。
図8及び図9によれば、切り欠き部27の深さhを大きくすれば(4ミリ)、切り欠き部27の開き角度θが小さい場合に、透過量が大きくなり、反射量が小さくなる。
また、切り欠き部27の開口端における幅寸法B(図6参照)は、線路9の幅寸法Wに対して所定の比率となっているのが好ましい。具体的には、切り欠き部27の幅寸法Bは、線路9の幅寸法Wの2倍以上であり4倍以下であるのが好ましい(2×W≦B≦4×W)。また、切り欠き部27の開き角度θは、3°以上であり10°以下であるのが好ましい。切り欠き部27の幅寸法Bが、小さすぎる場合や大きすぎる場合、切り欠き部27が設けられていない形態に近似することとなって、効果が低減すると推測される。なお、切り欠き部27の開口端における幅寸法Bが、切り欠き部27の間隔(切り欠き幅)の最大値となっている。
以上のように、前記構成を有する回路基板1によれば、切り欠き部27により、マイクロストリップライン2とストリップライン3との間の変化が徐々に行われる構成が得られ、マイクロストリップライン2とストリップライン3との間の線路9の変化点におけるインピーダンス不整合を緩和することができ、反射の発生を抑えて、回路基板1の反射特性を向上させることができる。この結果、ロスが低減され、伝送効率の向上が可能となる。
図10は、回路基板1における透過量についてのシミュレーション結果であり、切り欠き部27の深さh(図6参照)を2ミリとして、線路9の幅寸法Wを、0.2ミリ、0.3ミリ、0.4ミリとした場合の結果である。
図10によれば、線路9の幅寸法Wを小さくするほど、透過量が多くなり、特に線路9の幅寸法Wを小さくすれば、切り欠き部27の開き角度θが小さい場合に、透過量が大きくなる。
図11は、切り欠き部27の変形例を説明する説明図である。図11に示す切り欠き部27は、図6に示す形態と同様に、第2線路21とオーバーラップする部分の一部Kに、マイクロストリップライン2との境界Eで開口する形状を有しており、全体として開口側(境界E)に向かうにしたがって間隔(切り欠き幅)が広くなっている。そして、図11に示す切り欠き部27は、開口側に、更に間隔が広くなる部分としてアール部27aを有している。この構成によれば、線路9の変化点におけるインピーダンス不整合を緩和することができ、反射特性を向上させることができる。
図12は、切り欠き部27の更に別の変形例を説明する説明図である。図12に示す切り欠き部27は、図6に示す形態と同様に、第2線路21とオーバーラップする部分の一部Kに、マイクロストリップライン2との境界Eで開口する形状を有しており、全体として開口側(境界E)に向かうにしたがって間隔が広くなっている。そして、図12に示す切り欠き部27は、V形状ではなく、U形状を有している。
なお、切り欠き部27は、他の形状であってもよく、図6、図11及び図12に示す形態のように、開口側(境界E)に向かうにしたがって連続的に間隔(切り欠き幅)が広くなる形状以外であってもよく、例えば、図示しないが、切り欠き部27は階段形状であり、開口側(境界E)に向かうにしたがって段階的に間隔が広くなる形状であってもよい。
また、切り欠き部27は、全体として開口側(境界E)に向かうにしたがって間隔が広くなっている以外に、一部では線路9と平行であって間隔(切り欠き幅)が一定であるが、他部では開口側(境界E)に向かうにしたがって間隔が広くなっている形状であってもよい。
以上より、切り欠き部27は、開口側に向かうにしたがって間隔が広くなっている部分を有していればよく、この切り欠き部27によれば、線路9の変化点でインピーダンス不整合により生じる反射を、より効果的に抑えることができる。
以上、前記各形態の回路基板1によれば、マイクロストリップライン2とストリップライン3とを接続し、インピーダンス特性の不連続が緩和され、反射特性を向上させることが可能となる。つまり、回路基板1には、マイクロストリップライン2とストリップライン3との伝送効率を向上させた変換部が構成されていると言える。
本発明の回路基板1は、図示する形態に限らず本発明の範囲内において他の形態のものであってもよい。例えば、回路基板1をミリ波帯(60GHz)で使用できるものとして説明したが、電波帯(周波数帯)としては、ミリ波以外であってもよい。
1:回路基板 2:マイクロストリップライン 3:ストリップライン
9:線路 10:第1基板部 10a:一方側の面
10b:他方側の面 11:第1線路 12:第1グランド
20:第2基板部 20a:一方側の面 20b:他方側の面
21:第2線路 22:第2グランド 23:第3グランド
27:切り欠き部

Claims (2)

  1. 第1基板部、前記第1基板部の一方側の面に設けられている導体箔からなる第1グランド、及び、前記第1基板部の他方側に設けられている線状の導体箔からなる第1線路を有するマイクロストリップラインと、
    前記第1基板部と並んで設けられている第2基板部、前記第2基板部のうち前記第1グランドと同じ側となる一方側の面に設けられている導体箔からなる第2グランド、前記第2基板部の他方側の面に設けられている導体箔からなる第3グランド、及び、前記第2基板部の内部に設けられている線状の導体箔からなる第2線路を有するストリップラインと、
    を備え、前記第1線路と前記第2線路とが一繋がりとなって一つの線路が構成されている回路基板であって、
    前記ストリップラインが有する前記第3グランドのうちの前記第2線路とオーバーラップする部分に、前記マイクロストリップラインとの境界側で開口する切り欠き部が設けられていることを特徴とする回路基板。
  2. 前記切り欠き部は、開口側に向かうにしたがって間隔が広くなっている部分を有している請求項1に記載の回路基板。
JP2014211807A 2014-10-16 2014-10-16 回路基板 Active JP6437779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014211807A JP6437779B2 (ja) 2014-10-16 2014-10-16 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014211807A JP6437779B2 (ja) 2014-10-16 2014-10-16 回路基板

Publications (2)

Publication Number Publication Date
JP2016082387A true JP2016082387A (ja) 2016-05-16
JP6437779B2 JP6437779B2 (ja) 2018-12-12

Family

ID=55956583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014211807A Active JP6437779B2 (ja) 2014-10-16 2014-10-16 回路基板

Country Status (1)

Country Link
JP (1) JP6437779B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026801A (ja) * 2003-06-30 2005-01-27 Opnext Japan Inc 光伝送モジュール
JP2005277023A (ja) * 2004-03-24 2005-10-06 Nec Corp プリント回路基板、およびプリント配線基板とコネクタとの接着方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026801A (ja) * 2003-06-30 2005-01-27 Opnext Japan Inc 光伝送モジュール
JP2005277023A (ja) * 2004-03-24 2005-10-06 Nec Corp プリント回路基板、およびプリント配線基板とコネクタとの接着方法

Also Published As

Publication number Publication date
JP6437779B2 (ja) 2018-12-12

Similar Documents

Publication Publication Date Title
JP5072968B2 (ja) 導波管の接続構造
US11316240B2 (en) Transition structure for coupling first and second transmission lines through a multi-layer structure and including a cavity corresponding to the second transmission line
JP5566169B2 (ja) アンテナ装置
US10930995B2 (en) Power divider/combiner
JP5801362B2 (ja) 誘電体導波管入出力構造、および、それを用いた誘電体導波管デュプレクサ
US9564868B2 (en) Balun
EP3361570A1 (en) Split ring resonator antenna
JP6353762B2 (ja) 回路基板
JP4687731B2 (ja) 高周波装置
JP6437779B2 (ja) 回路基板
CN107896420B (zh) 电路板及其电磁带隙结构
US10594012B2 (en) Multilayer substrate including plural ground plane layers, where there are fewer ground plane layers in input and output regions than in an intermediate region and a radar device formed therefrom
JP5550489B2 (ja) 無反射終端抵抗回路
JP6523124B2 (ja) マイクロストリップ線路・ストリップ線路変換器及び平面アンテナ装置
JP6343222B2 (ja) 回路基板
JP2009224491A (ja) 多層基板
JP2010199992A (ja) 導波管装置
WO2023042466A1 (ja) 導波路
JP5455703B2 (ja) 高周波伝送構造およびそれを用いたアンテナ
JP6484155B2 (ja) マイクロストリップ線路・ストリップ線路変換器及び平面アンテナ装置
JP4203405B2 (ja) 導波管構造体の分岐構造およびアンテナ基板
JP7060971B2 (ja) 積層基板及びアンテナ装置
JP2016136666A (ja) 伝送線路
JP2009111837A (ja) 基板貫通導波管
JP2017085420A (ja) 導波管・マイクロストリップ線路変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181115

R150 Certificate of patent or registration of utility model

Ref document number: 6437779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150