JP2005277023A - プリント回路基板、およびプリント配線基板とコネクタとの接着方法 - Google Patents

プリント回路基板、およびプリント配線基板とコネクタとの接着方法 Download PDF

Info

Publication number
JP2005277023A
JP2005277023A JP2004086874A JP2004086874A JP2005277023A JP 2005277023 A JP2005277023 A JP 2005277023A JP 2004086874 A JP2004086874 A JP 2004086874A JP 2004086874 A JP2004086874 A JP 2004086874A JP 2005277023 A JP2005277023 A JP 2005277023A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
layer
dielectric layer
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004086874A
Other languages
English (en)
Inventor
Seigo Takahashi
成五 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004086874A priority Critical patent/JP2005277023A/ja
Publication of JP2005277023A publication Critical patent/JP2005277023A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

【課題】プリント回路基板の特性・性能の向上と信頼性の向上とを図る。
【解決手段】プリント配線基板10は、積層方向下面に第1の接地面2bを有する第1の誘導体層5aの一部と、積層方向上面に第2の接地面2cを有する第2の誘導体層5bとが、少なくとも1組、この順序で積層され、第1の誘導体層5aの積層方向上面を露出して延びる表層線路1aと、第1の誘導体層5aの積層方向上面を第2の誘導体層5bに覆われて延びる内層線路1bとを有する信号配線1を有している。第2の接地面2cは、内層線路1bを第2の接地2cに積層方向に投影して得られる内層線路投影部を中心に設けられ、表層線路1aと内層線路1bとの境界部8から、境界部8から離れる方向に幅が縮小する切欠部2dを有している。
【選択図】 図1

Description

本発明は、高周波デバイスの実装基板、評価用基板をはじめとする、マイクロ波や数Gbps以上の高速信号を伝送するプリント回路基板に関し、特に、多層プリント配線基板のモード変換部分の構造、および多層プリント配線基板とコネクタとの接着方法に関する。
近年、コプレーナ線路等を用いたプリント配線基板が多く用いられており、マイクロ波などの信号を扱う場合、プリント配線基板と外部回路との接続には一般に同軸コネクタが用いられている。同軸コネクタには、大きく分けてプリント配線基板表面に搭載しスルーホールなどを介して信号配線と接続する垂直型と、中心導体がプリント基板に水平に接続するコプレーナ型とがある。この垂直型のうち、特にスルーホールを用いるタイプは、中心導体がプリント配線基板に設けられた開口を貫通した状態で、中心導体とプリント配線基板とを半田付けすることが可能であり、同軸コネクタとプリント配線基板とをより強固に接合することができるため、接合強度の観点からは有利である。しかし、中心導体が内層の信号配線に対して垂直になるため、スタブ構造(分岐構造)が発生し、インピーダンス不整合となりやすい。そこで、インピーダンス整合を重視する場合には、表面実装型が用いられることが多い。
表面実装型の同軸コネクタを用いたプリント配線基板の一例を図12に示す。(a)はプリント配線基板の平面図を、(b)は横断面図を各々示す。プリント配線基板110は誘電体層105a、105b、105cの間に信号配線101やコプレーナ接地面102a、裏面接地面102b、表層接地面102cが設けられた多層プリント配線基板である。信号配線101は、誘電体層105aの上部を露出して延びる表層信号配線101aと、誘電体層105bに覆われて延びる内層信号配線101bとに区分される。表層信号配線101aはコプレーナ接地面102aとともにコプレーナ線路を形成し、内層信号配線101bはストリップ線路を形成する。表層信号配線101aが誘電体層105aの上部を露出して延びる理由は、同軸コネクタ107との接続のためであり、表面実装型コネクタを採用する場合、通常このようなコプレーナ線路が発生することになる。同軸コネクタ107の中心導体107aは信号配線101aの表面部に接続し、半田付け等で固定される。また、接地導体107bはコプレーナ接地面102aと接続し、接触部が同様に半田付け等で固定される。誘電体層105cの裏面にも裏面接地面102bが設けられ、スルーホール104で電気的に導通されている。
このようなコプレーナ線路では、スルーホール104の持つ寄生インダクタンス成分のため、インピーダンス不整合が生じやすい。このため、例えばコプレーナ線路と内層線路との境界面に表層接地面とコプレーナ接地面とを接続する半円柱の金属電極を形成して、寄生インダクタンス成分を除去する技術も開示されている(例えば、特許文献1参照。)。
特開2001−144509号公報(図1、図2、図3)
このような表面実装型の同軸コネクタを用いたプリント配線基板には以下のような問題があった。
第1の問題点は、表層信号配線101aから内層信号配線101bへのモード変換、すなわち、コプレーナ線路からストリップ線路へのモード変換において、インピーダンス不整合が発生することである。その理由は、高周波信号では、従来は無視することのできた、多層プリント配線基板の製造誤差に起因する局所的なインピーダンス不整合が、信号の伝達特性に大きく影響するためである。特に、汎用の多層プリント配線基板では、エッチング工程に起因するプリント配線のパタン幅の誤差や、伸縮による配線パタンの位置ずれ、積層プレス工程に起因する層間厚の製造誤差がセラミック基板と比較して大きい。その結果、同等の設計をプリント配線基板に適用すると、表層部と内層部の特性インピーダンスの誤差が拡大し、それにより、高速信号や高周波帯域では、インピーダンス不整合が顕在化し、信号の伝達特性の劣化を生じるという問題が生じる。
例として、図12に示す構造の、表層信号線路101aから内層信号線路101bへのモード変換回路について検討する。一般的に使用される難燃性エポキシプリント配線基板を用いる場合、表層信号線路101aと裏面接地面102bとの層間厚H=0.2mm、表層信号線路101aのパタン幅Wa=0.1mm、表層信号線路101aとコプレーナ接地面102aとの間隙Sa=0.05mmとすると、特性インピーダンスは約50Ωとなる。これに連続する内層信号線路101bが、信号線路101aと同じ50Ωの特性インピーダンスを得るためには、パタン幅Wb=0.02mm、コプレーナ接地面102aとの間隙Sb=0.09mmとする必要がある(なお、コプレーナ接地面102aから連続して延び、内層信号線路101bの両脇にある接地面の、内層信号線路101bに面する周縁部は直線状とする。)。
しかし、このような構造では、表層信号線路101aと内層信号線路101bの信号配線幅Wa、Wbに5倍の差があり、電磁界分布の形状に極端な差違が発生する。また、通常、プリント配線基板はエッチング工程に製造誤差を持つが、表層信号線路101aと内層信号線路101bのそれぞれの特性インピーダンスの誤差は、製造誤差に比例するとは限らず、表層信号線路101aと内層信号線路101bの接続点でのインピーダンスミスマッチが広がるおそれがある。
第2の問題点は、表面実装型の同軸コネクタは、信号配線101と同軸コネクタ107とのインピーダンス整合と、プリント配線基板110と同軸コネクタ107との接合強度の両立が困難なことであった。すなわち、表面実装型のコネクタは、中心導体107aが信号配線101aと、接地導体107bがコプレーナ接地面102aと、各々同一平面上で半田付けによって固定されているだけであるため、同軸コネクタ107が中心導体107aの軸方向に引っ張られたような場合、半田のせん断抵抗力以外に抵抗力が期待できず、引き剥がし強度の観点でスルーホール型に比較して大きく劣る。ねじり力を受けた場合も同様である。特に配線が錯綜するような場合、同軸コネクタが不用意に引っ張られることも多く、操作性や信頼性の観点から改善が望まれている。
また、表面実装型の同軸コネクタは、信号配線101と対向する裏面接地面102bとの接続にスルーホール104を用いるために、以上の引き剥がし強度の問題とは別に、接地面の不連続性に起因するインピーダンス不整合が生じやすかった。例えば、図12において、表層信号配線101aに対してはインピーダンス整合が取れるが、裏面接地面102bへは、コネクタ周囲のスルーホール104を介して接続するため、スルーホール104の持つ寄生インダクタンス成分により、同軸コネクタ107の接地導体107bと基板裏面の接地面102bとの間で、高周波的な連続性が絶たれることになる。
このため、前述のように、コプレーナ線路と内層線路との境界面に表層接地面とコプレーナ接地面とを接続する半円柱の金属電極を形成して、寄生インダクタンス成分を除去する技術も開示されている(特許文献1参照。)。しかし、このような技術を用いても引き剥がし強度の向上には限界があり、かといって、引き剥がし強度の観点から有利なスルーホール型の同軸コネクタを用いればインピーダンス不整合が発生しやすく、両者を両立させることは困難であった。
さらに、この他、第3の問題点として、プリント配線基板の高密度化が困難であるとともに、同軸ケーブルの取り回しや、付け外しの操作性に劣るという問題もあった。すなわち、帯域特性を重視した場合には、同軸コネクタは基板の辺縁部にのみ配置されるため、多数の信号線を扱う場合には、プリント配線基板の周囲から放射状に多数の同軸ケーブルが延びる形態となってしまい、高密度化のためには基板面積の拡大が必要となっていた。
以上の状況に鑑み、本発明は、特性・性能の向上と信頼性の向上を図ったプリント回路基板を提供することを目的とする。
まず、第1の目的である特性・性能の向上については、プリント回路基板の高速化と高集積化を図ることを具体的な目的とする。すなわち、従来の回路パタンでは、数GHzを越える帯域でインピーダンス不整合による性能劣化が見られたが、本発明では、その課題を解決し、広帯域化を図りつつ、信号速度の高速化を目的とする(第1の問題点の解決)。また、これと併せて、基板の内部表面にもコネクタ搭載を可能として、高密度化を図ることを目的とする(第3の問題点の解決)。
第2の目的である信頼性の向上については、同軸コネクタの引き剥がし強度の向上と、操作性の向上を図ることを具体的な目的とする。すなわち、同軸コネクタには、接続された同軸ケーブルの荷重などから、プリント配線基板に搭載した同軸コネクタに引張り力や捻り力が加わることがあるが、信号帯域特性上有利な表面実装型同軸コネクタはこのような荷重に対する引き剥がし強度が弱かった。そこで、本発明は、表面実装型の同軸コネクタのインピーダンス整合を維持しながら、引き剥がし強度を強化することを目的とする(第2の問題点の解決)。また、プリント配線基板の内部表面に垂直に表面実装型の同軸ケーブルを取り付ける構造とし、同軸ケーブルの取り回しや、付け外しの操作性を向上させることを目的とする(第3の問題点の解決)。
本発明のプリント配線基板は、積層方向下面に第1の接地面を有する第1の誘導体層の一部と、積層方向上面に第2の接地面を有する第2の誘導体層とが、少なくとも1組、この順序で積層され、第1の誘導体層の積層方向上面を露出して延びる表層線路と、第1の誘導体層の積層方向上面を第2の誘導体層に覆われて延びる内層線路とを有する信号配線を有している。第2の接地面は、内層線路を第2の接地面に積層方向に投影して得られる内層線路投影部を中心に設けられ、表層線路と内層線路との境界部から、境界部から離れる方向に幅が縮小する切欠部を有している。
表層線路から内層線路に接続した部分では、第2の接地面は切欠部を有しているため、内層線路から見て第2の接地面は電気的に十分遠方にあり、電気的な結合が表層線路と大差のない構造とすることができる。このため、境界部での急激なインピーダンス変化を回避することが可能となり、内層線路の幅を急激に変化させずに、内層線路の幅を極端に細くするのと同等の効果を発生させることができる。その結果、エッチング誤差による特性インピーダンスの誤差が発生しても、急激な変化は生じず、インピーダンス不整合による信号反射による波形劣化の影響を抑圧することが可能となる。また、従来に較べて、より高速な信号帯域での使用も可能となる。
第1の誘導体層は、第2の誘導体層の積層されていない縁部に、第1の誘導体層を貫通し、内部の少なくとも一部に第1の誘導体層とコネクタとを接着する接着要素が充填されたスルーホールを有していてもよい。これによって、第1の誘導体層とコネクタとの接着強度を増加させることができる。
第1の誘導体層の積層方向上面に、信号配線と分離した第3の接地面をさらに有していてもよい。
また、第1の誘導体層の積層方向上面に、信号配線と分離した第3の接地面をさらに有し、第1の誘導体層は、コネクタと接合する縁部に、第1の誘導体層を貫通し、内壁に第1の接地面と第3の接地面とを電気的に接続する被覆を有し、内部の少なくとも一部に第1の誘導体層とコネクタとを接着する接着要素が充填されたスルーホールを有していてもよい。
第3の接地面は、第2の誘導体層が積層されていない第1の誘導体層上では、櫛状に互いに分離した複数の櫛状接地面として設けられ、櫛状接地面の各々がスルーホールを有する構造とすることもできる。
縁部は、互いに対向する第1、第2の辺と、コネクタとの接合部を含み、第1、第2の辺を結ぶ第3の辺とを有するように構成することも可能である。縁部は、プリント配線基板の内部に設けられた開口部の縁部であってもよい。
境界部と接する第2の誘導体層の側壁は、境界部から離れる方向に斜面になっていてもよく、斜面は、複数の段差によって形成されていてもよい。
プリント配線基板は高周波素子評価基板とすることができる。
プリント配線基板とコネクタとの接着方法は、一方の面に接地面を、他方の面に信号配線を有するプリント配線基板と、接地面と接続する接地導体と信号配線と接続する中心導体端子とを有する表面実装型の同軸コネクタとの接着方法である。本方法は、第1の誘導体層の、接地導体が接合する縁部に、第1の誘導体層を貫通するスルーホールを設ける工程と、縁部およびスルーホールに接して同軸コネクタを装着する工程と、スルーホールの内部の少なくとも一部に第1の誘導体層と接地導体とを接着する接着要素を充填する工程とを有している。
以上説明したように、本発明によれば、インピーダンス不整合を抑え、より高速な信号帯域での使用が可能となるとともに、基板の内部表面にもコネクタ搭載が可能となり、高密度化を図ることができる。この結果、特性・性能の向上が図られる。また、同軸コネクタの引き剥がし強度の向上と操作性の向上を図ることができ、信頼性が向上する。
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。まず、図1〜5に基づいて、本発明のプリント配線基板の第1の実施形態を説明する。
図1には、本発明のプリント配線基板の部分斜視図を示す。図中、右上方向が、プリント配線基板10の中心方向である。プリント配線基板10は、積層方向下面に第1の接地面(以下、裏面接地面2bという)を有する第1の誘導体層5aの一部と、積層方向上面に第2の接地面(以下、表層接地面2cという)を有する第2の誘導体層5bとが、この順序で積層されている。また、第1の誘導体層5aの積層方向上面には、信号配線1と、信号配線1から電気的に絶縁された第3の接地面(以下、コプレーナ接地面2aという)とが設けられている。なお、積層方向は図1に白抜き矢印で示した方向であるが、説明の便宜上のものであり、製造時や使用時の上下方向とは必ずしも対応しない。
第1の誘導体層5aは、同軸コネクタを接続するためプリント配線基板10の中心に向かって一部が切欠かれ、コネクタ取付け部6が形成されている。コネクタ取付け部6は、互いに対向する第1、第2の辺と、同軸コネクタとの接合部を含み、第1、第2の辺を結ぶ第3の辺とを有している。コネクタ取付け部6の隅部および周縁部には第1の誘導体層5aを貫通するスルーホール4が複数個設けられている。また、第2の誘導体層5bはコネクタ取付け部6から見て第1の誘導体層5aの奥に周縁部があり、コネクタ取付け部6を中心に、第1の誘導体層5aと第2の誘導体層5bとは段差状の形状をなしている。
信号配線1は、第1の誘導体層5aの積層方向上面を、この段差部を貫通して延びている。すなわち、信号配線1は、第1の誘導体層5aの積層方向上面を露出して延びる表層線路(以下、表層信号配線1aという)と、第1の誘導体層5aの積層方向上面を第2の誘導体層5bに覆われて延びる内層線路(以下、内層信号配線1bという)とを有している。コプレーナ接地面2aは、信号配線1の両側を、信号配線1から電気的に絶縁されて、信号配線1と平行して延びている。裏面接地面2bは、第1の誘導体層5aの積層方向下面の全面に広がっている。表層接地面2cは、第2の誘導体層5bの積層方向上面の全面に広がっているが、第1の誘導体層5aと第2の誘導体層5bとの境界部8から、境界部8から離れる方向に幅が縮小する切欠部2dを有している。
第1の誘導体層5aと第2の誘導体層5bは、エポキシ樹脂などの誘電体であり、信号配線1、コプレーナ接地面2a、裏面接地面2b、および表層接地面2cはこれらの誘導体層5a、5bによって相互に絶縁されている。
スルーホール4は、本明細書においては、円筒断面の一部が切り欠かれた軸方向断面形状を有する孔を意味し、具体的には、コネクタ取付け部6の周縁部にそって第1の誘導体層5aを貫通し、内部がコネクタ取付け部6に開口した、円筒形の孔の一部を意味する。スルーホール4は切削加工により形成される。円筒の内面には、コプレーナ接地面2aと裏面接地面2bとを電気的に接続する銅箔からなる被覆4aが設けられ、コプレーナ接地面2aと裏面接地面2bとの電気的な導通を十分に確保している。また、被覆4aの内側には空間が形成され、その少なくとも一部には、後述するように、同軸コネクタを接続する際に、半田等の接着要素が充填される。
次に、切欠部2d、信号配線1の形状を、図2、3を用いてさらに詳細に説明する。図2は、第2の誘導体層を信号配線の中心軸を中心に片面を切り取って表示した、図1の部分拡大斜視図であり、スルーホールの記載は省略している。また、図3は、プリント配線基板の切欠部を中心とした平面図である。なお、図中、A〜Dについては後述するので、ここでは述べない。
切欠部2dは、内層信号配線1bを表層接地面2cに積層方向に投影して得られる内層線路投影部1dを中心に、境界部8から、境界部8から離れる方向にV字型に徐々に幅が狭幅化(縮小)する形状をなしている。図3において、内層信号配線1bは、内層線路投影部1dと完全に重なって表示されていない。切欠部2dは、コプレーナ接地面2aの境界部が境界部8を通過する点8a、8bを結ぶ線を底辺とし、内層線路投影部1dの中心軸1eにそってほぼ対称な、略2等辺三角形の形状を有している。
内層信号配線1bは、境界部8から第2の誘導体層5bに覆われる内層部に入ると、表層信号配線1aの幅に対して徐々に狭幅化して延びている。その形状は図3における内層線路投影部1dと同じであり、境界部8から切欠部2dのV字の頂点2eの直下に向かって徐々に細くなり、ストリップ線路へと変換される。なお、この間の区間は、コプレーナ線路からストリップ線路へのモード変換回路を構成する。
なお、コプレーナ接地面2aは、境界部8から第2の誘導体層5bに覆われる内層部に入ってから、しばらくは中心軸1eにそって直線状に延びるが、さらに進んだ位置で中心軸1eから離れるように斜め形状となる。
信号配線1は、表層部でその両側のコプレーナ接地面2aと裏面接地面2bとの間で、ある一定の(例えば50Ω)特性インピーダンスを持つ。内層信号配線1bは、信号の伝搬方向に沿って、全ての位置での特性インピーダンスが均一(例えば50Ω)となっており、インピーダンス整合が図られている。
図4には、本プリント配線基板に同軸コネクタを搭載したときの平面図および断面図を示す。同軸コネクタ7は、信号配線1と同一平面内の、信号配線1の延長線上に中心導体7aを持つように配置される。同軸コネクタ7の接地導体7bの断面形状は、直径の異なる半月状の断面を結合したような形状であるが、円筒や方形でもかまわない。
同軸コネクタ7を接続するときは、同軸コネクタ7を、中心導体7aを先端にして、中心導体7aが表層信号配線1aと接触し、接地導体7bがコネクタ取付け部6および各スルーホール4に接する位置まで、コネクタ取付け部6に挿入する。スルーホール4と接地導体7bは双方とも半田濡れ性を持つので、スルーホール4の一部に半田を流し込むことで、接地導体7bとスルーホール4とを広い面積で半田付けすることが可能となり、接地導体7bとコプレーナ接地面2aと裏面接地面2bとが連続的に接続可能となる。また、中心導体7aと表層信号配線1aも半田付けで固定される。なお、接着方法としては半田付けに限定されるものではなく、鑞付け、焼結ペースト付けなども可能であり、本明細書では、これらを総称して半田付けという。
次に、本実施形態の効果を詳述する。本実施形態の第1の効果は、表層信号配線1aから内層信号配線1bへのモード変換部におけるインピーダンス不整合を効果的に抑制することができることである。第2の効果は、信号特性の有利な表面実装型の同軸コネクタを用いて、インピーダンス不整合を抑制しつつ、引き剥がし強度を増加することができることである。
まず、第1の効果について説明する。図5には、図2,3に示す各位置A〜Dでの、電界分布の概念的断面図を示す。信号配線1の表層部の位置Aでは、電界は裏面接地を伴うコプレーナ線路としての電界分布を持っている。信号配線1が内層部に導入された境界部8近傍の位置Bでは、内層信号配線1bの上部は誘電体で覆われるが、表面接地面2cは十分に遠方にあり、電界分布は位置Aと較べて大きく変化することはない。表層接地面2cがV字型に狭幅化した途中の位置Cでは、内層信号配線1bから見る表面接地面2cへの距離が位置Bと較べて縮まり、容量が増加するために、内層信号配線1bの幅は狭くなる。このとき、電界分布は、コプレーナ接地面2aへの結合は弱まり、上下の表面接地面2cおよび裏面接地面2bに対する結合の度合いが強くなっている。表層接地面2cのV字型の頂点2eより先の位置Dでは、電界分布の大半が上下の表面接地面2cおよび裏面接地面2bに対して結合しており、コプレーナ接地面2aとの結合は弱まる。その結果、信号配線1はストリップ線路に変換される。断面A〜Dのそれぞれの断面での局所的な特性インピーダンスは、全て等しい値(例えば50Ω)である。
このように、表層信号配線1aから内層信号配線1bへのモード変換部において、インピーダンス不整合の発生を抑制し、各位置A〜Dにおいて特性インピーダンスの急激な変化を避けることができる理由は、表層接地面2cの一部を除去し、立体的なフィードスルー構造としたことにある。すなわち、従来技術においては、図12に示すように、表層信号配線101aと内層信号配線101bの境界部108には、表層接地面102cが存在するため、高周波的な容量成分が増大しており、それを補償するために内層信号配線101bの幅を極端に細くしていた。これに対し本発明では、内層信号配線1bの上面を、セラミックと比較して誘電率が低いエポキシ系誘電体からなる誘電体だけで覆えば、大きな容量成分の増加は回避できるのではないかという点に着目した。この性質を利用して、表層接地面2cの形状を上記実施形態のように切欠部2dを有するように構成することで、信号配線1が表層から内層に接続した部分では、内層部の表面接地面2cは、内層信号配線1bから見て電気的に十分遠方にあり、電気的な結合は、表層信号配線1aと大差ない構造とすることができる。そして、徐々に表層接地面2cの間隙を狭め、同時に内層信号配線1bの幅を少しずつ狭幅化し、特性インピーダンスを等しく保ちつつ、完全な内層コプレーナ構造あるいはストリップ線路構造に変換することができる。
このように、本発明では、表層接地面2cの構成を変えることによって、境界部8での急激なインピーダンス変化を回避することが可能となり、内層信号配線1bの幅を急激に変化させずに、内層信号配線1bの幅を極端に細くするのと同等の効果を発生させることができる。また、表層信号配線1aと内層信号配線1bの境界部8での両者の信号配線幅を同程度の幅にすることが可能であり、その結果、エッチング誤差による特性インピーダンスの誤差が発生しても、急激なインピーダンス変化は生じず、インピーダンス不整合による信号反射による波形劣化の影響を抑圧することが可能となる。したがって、従来に較べて、より高速な信号帯域での使用も可能となる。
表層信号配線1aと内層信号配線1bの信号配線幅の差を減少させることは、付随して、製造精度の緩和にもつながる。内層信号配線1bの上面にある第2の誘電体層5bおよび表層接地面2cを作成するには、切削加工または貼り合わせ加工を用いるが、その加工位置精度は、プリント配線基板10全体の伸縮により若干の誤差を持つ。従来の設計では、表層信号配線幅と内層信号配線幅の差が大きいために、内層信号配線を覆う誘電体層の境界部の位置の誤差により、局所的に特性インピーダンスが大きく狂う可能性があった。それに対して、本発明では、表層信号配線1aと内層信号配線1bの配線幅の差が少ないために、境界部8の位置の誤差が特性インピーダンスに与える影響を軽減できる。その結果、付随的な効果として、従来に較べて製造精度の緩和も可能となり、コスト低減も期待できる。
次に、第2の効果、すなわち、インピーダンス不整合をより解消しつつ、引き剥がし強度を増加することができる点について説明する。
まず、引き剥がし強度を増加することができる理由は、第1に、従来行われていた基板端面のメッキに代わり、内層接地面2bに接続して半円状のスルーホール4を作成し、この中に半田等の接着部材を流し込むことで、半田付け等による固定をより強固にできるからである。第2に、同軸コネクタ7の接地導体7bをプリント配線基板10で取り囲むことによって、接地導体7bと裏面接地面2bとの接触長さが増加し、スルーホール4を多数設けることができるからである。すなわち、このような構造とすることによって、各固定箇所での接着強度が増加するとともに、固定箇所自体も大幅に増え、これらの複合的な効果によって固定強度の増加が可能となるためである。
インピーダンス不整合を解消できる理由は、スルーホール4を介して裏面接地面2bとコプレーナ接地面2aとが直接接続できるために、従来のスルーホールが不要となり、寄生インダクタンス成分を除去できるからである。すなわち、従来は、基板の内層で、スルーホール(例えば図12のスルーホール104)を介して、コプレーナ接地面と裏面接地面とが接続していたが、本実施形態では、コプレーナ接地面2aと裏面接地面2bとが、スルーホール4の被覆4aを介して、表層部で連続的に接続可能となるため、従来のスルーホールが不要となり、寄生インダクタンス成分を発生が抑えられるからである。
さらに、インピーダンス不整合の解消と、引き剥がし強度を増加とを両立することができる理由は、本実施形態におけるスルーホール4は、内表面にコプレーナ接地面2aと裏面接地面2bとの導通用の被覆4aを、その内側に半田等の接着要素を充填できる空間を有する、複合的な機能を有する構造であるからである。このようにして、同軸コネクタの引き剥がし強度の増加と、インピーダンス整合の両立が可能となる。
次に、本発明の他の実施形態を、図6〜11を用いて説明する。
図6は、プリント配線基板のコネクタ取付け部を基板端ではなく、基板内部に作成した第2の実施形態を示す平面図および断面図である。また、図7は、図6に示すプリント配線基板に垂直挿入型の同軸コネクタを接続した状態を示す平面図および断面図である。
図6において、コネクタ取付け部26は、プリント配線基板20の内部に設けられた矩形の開口部である。開口部の1辺は表層信号配線21aと接続しており、コネクタ取付け部26の隅部および周縁部には複数個のスルーホール24が設けられている。これらの構造は第1の実施形態と同様であり、プリント配線基板20の製造工程において、切削により製造可能である。また、表層接地面22cは、第1の実施形態と同様、切欠部22dを有している。
図7において、垂直挿入型の同軸コネクタ27が上部からプリント配線基板20に装着されている。同軸コネクタ27は、図7(b)に示すように、中心導体27aおよび接地導体27bが90°屈曲した構造を有しており、プリント基板20の装着部では中心導体27aは、第1の実施形態と同様、コプレーナ線路の一部である表層信号配線21aに平行に接続されている。一方、中心導体27aおよび接地導体27bの反対側の端部はプリント配線基板20に対して垂直な角度を向いている。このような構造によって、コネクタ取付け部26はプリント配線基板20の内部に設けることができ、実装密度の向上を図ることができる。また、接地導体27bの4辺が固定支持されているので、同軸コネクタ27はプリント配線基板20の外周部に向けて引っ張られにくく、同軸コネクタ27の接着強度も向上する。
図8は、本発明の第3の実施形態を示すプリント配線基板の断面図である。本実施形態では、多層プリント配線基板において、異なる内層の信号配線にコネクタを接続している。プリント配線基板40は2層のストリップ線路構造が積層されて形成されており、誘電体層を挟んで、上から第1のストリップ線路構造51の表層接地面421c、信号配線411、裏面接地面421b、第2のストリップ線路構造52の表層接地面422c、信号配線412、裏面接地面422bが積層されている。表層接地面421c、422cは各々、第1の実施形態と同様に、切欠部421d、422dを有している。図示していないが、信号配線411、412の両脇には実施形態1と同様のコプレーナ接地面が各々延びている。また、第1のストリップ線路51構造には、切削によりコネクタ取付け部461が、第2のストリップ線路構造52には、切削によりコネクタ取付け部462が各々形成されている。これらの取付け部461、462は、あらかじめ開口を設けた上で、貼り合わせ加工で製作することもできる。コネクタ取付け部461には同軸コネクタ471が、コネクタ取付け部462には同軸コネクタ472が各々接続している。接続方法は第2の実施形態と同様である。このような構造とすることで、任意の内層部に信号配線を収容することが可能となる。本実施形態は2層のストリップ線路を例として説明したが、3層以上の場合も全く同様である。
このように、本実施形態では、信号配線を内層に収容し、表面実装型の同軸コネクタとの接続部のみを表出させることができるため、従来基板の周縁部に配置していた同軸コネクタを基板内部に配置することが可能となる。このような構成は多層プリント配線基板の任意の信号配線に適用できるため、多層化が容易となり、配線密度の向上が図れる。また、接続する同軸ケーブルを、放射状に広がる形態から、基板から垂直に一方向に配線することができるため、多数の同軸ケーブルを束ねるなど取扱が容易になる。これらの理由によって一層の実装密度の向上が図れ、同時に、操作性の向上も可能となる。
図9は、本発明の第4の実施形態を示すプリント配線基板の斜視図である。第2の誘電体層65bが、境界部68を始点とし、境界部68から離れる方向に延びる斜面65sを有している点が、本実施形態の特徴である。信号配線61は第2の誘電体層65bに覆われない表層信号配線61aと、第2の誘電体層65bに覆われている内層信号配線61bとを有し、内層信号配線61bは一部が斜面65sの下を延びている。斜面65sを設けることによって、境界部68における内層信号配線61aから内層信号配線61bへの遷移部の幅を完全に連続的に変化させ、インピーダンス不整合を回避することが容易になる。
図10は、本発明の第5の実施形態を示すプリント配線基板の斜視図である。本実施形態では、第4の実施形態において、斜面65sを、複数の段差によって形成されるステップ状の段差75tとしている。このように第2の誘電体層75bに段差75tを設けることによっても、境界部78の信号配線71の幅を擬似連続的に変化させ、インピーダンス不整合を回避することが可能となる。また、図9に示した第4の実施形態に比べて、基板の加工が容易である。
図11は、本発明の第6の実施形態を示すプリント配線基板の平面図である。多層プリント配線基板の内層を、切削により表出させる工程では、基板の高い平面性が要求される。しかしながら、多層プリント配線基板は、内層配線の密度の多少により、その厚さの絶対値が変動し、平面性を確保することが困難な場合がある。そのような場合、内層配線を切削により表出させる加工で、ある一カ所から切削する場合に、加工機による切削の平面精度では、配線を形成する銅箔面を全て削り去り、同時に周囲の銅箔面を巻き込んで、より広い面積の銅箔面を剥ぎ取ってしまうことがありうる。これは特に、平面状に広がるコプレーナ接地面の表出加工を行う場合に問題となる。
そこで、本実施形態では、コプレーナ接地面82aの表出部分に、コネクタ取付け部86の周縁部に向けて垂直に延びる欠損部82fを設け、コプレーナ接地面82aに櫛状接地面86gを形成している。また、櫛状接地面86gとコネクタ取付け部86の周縁部との交点にスルーホール84を配置するように形成している。切削加工は、櫛状接地面86gの毎にその深さを検出して、帯状の狭い面積で行う。このような構造および切削加工方法によって、切削工程中に、周囲の銅箔面を巻き込み、過剰に剥ぎ取る事態を回避することができる。また、櫛状接地面86gの全てに、スルーホール84を配置しているので、接地面の高周波的な特性も維持される。なお、欠損部82fや櫛状接地面86gは、コネクタ取付け部86の周縁部に向けて垂直に延びる必要はなく、上記の加工方法が適用できるように適宜分離されていればよい。
以上、本発明のプリント配線基板の実施形態に説明したが、本発明は以上の実施形態に限定されるものではない。例えば、実施形態1ではコプレーナ線路を例として説明したが、図1においてコプレーナ接地面2aを除く構成にすることによって、表層マイクロストリップ線路から内層ストリップ線路への変換に関しても、同様の構成を適用することが可能である。また、本発明のプリント配線基板は、実装基板だけでなく、評価用基板に適用することも可能である。
本発明の第1の実施形態に係るプリント配線基板の部分斜視図である。 図1に示すプリント配線基板の部分拡大斜視図である。 図1に示すプリント配線基板の切欠部を中心とした平面図である。 図1に示すプリント配線基板に同軸コネクタを搭載したときの平面および断面図である。 図2,3に示す各位置A〜Dでの、電界分布の概念的断面図である。 本発明の第2の実施形態に係るプリント配線基板の平面図および断面図である。 図6に示すプリント配線基板に同軸コネクタを搭載したときの平面および断面図である。 本発明の第3の実施形態に係るプリント配線基板の断面図である。 本発明の第4の実施形態に係るプリント配線基板の斜視図である。 本発明の第5の実施形態に係るプリント配線基板の斜視図である。 本発明の第6の実施形態に係るプリント配線基板の平面図である。 表面実装型の同軸コネクタを用いた従来のプリント配線基板の平面図と横断面図である。
符号の説明
1a、21a、61a 表層信号配線
1b 内層信号配線
1d 内層線路投影部
1e 中心軸
2a、82a コプレーナ接地面
2b 裏面接地面
2c、22c 表面接地面
2d、22d 切欠部
3 モード変換部
4、24、84 スルーホール
4a 被覆
5a 第1の誘導体層
5b、65b、75b 第2の誘導体層
65s 斜面
75t 段差
6、26 コネクタ取付け部
7、27 同軸コネクタ
7a,27a 中心導体
7b、27b 外部接地導体
8、68、78 境界部
8a、8b 点
10、20、40 プリント配線基板
51 第1のストリップ線路構造
52 第2のストリップ線路構造

Claims (11)

  1. 積層方向下面に第1の接地面を有する第1の誘導体層の一部と、積層方向上面に第2の接地面を有する第2の誘導体層とが、少なくとも1組、この順序で積層され、該第1の誘導体層の積層方向上面を露出して延びる表層線路と、該第1の誘導体層の積層方向上面を前記第2の誘導体層に覆われて延びる内層線路とを有する信号配線を有するプリント配線基板であって、
    前記第2の接地面は、前記内層線路を前記第2の接地面に積層方向に投影して得られる内層線路投影部を中心に設けられ、該表層線路と該内層線路との境界部から、該境界部から離れる方向に幅が縮小する切欠部を有するプリント配線基板。
  2. 前記第1の誘導体層は、前記第2の誘導体層の積層されていない縁部に、該第1の誘導体層を貫通し、内部の少なくとも一部に該第1の誘導体層とコネクタとを接着する接着要素が充填されたスルーホールを有する、請求項1に記載のプリント配線基板。
  3. 前記第1の誘導体層の積層方向上面に、前記信号配線と分離した第3の接地面をさらに有する、請求項1または2に記載のプリント配線基板。
  4. 前記第1の誘導体層の積層方向上面に、前記信号配線と分離した第3の接地面をさらに有し、
    前記第1の誘導体層は、コネクタと接合する縁部に、該第1の誘導体層を貫通し、内壁に前記第1の接地面と前記第3の接地面とを電気的に接続する被覆を有し、内部の少なくとも一部に該第1の誘導体層とコネクタとを接着する接着要素が充填されたスルーホールを有する、請求項2に記載のプリント配線基板。
  5. 前記第3の接地面は、前記第2の誘導体層が積層されていない前記第1の誘導体層上では、櫛状に互いに分離した複数の櫛状接地面として設けられ、該櫛状接地面の各々が前記スルーホールを有する、請求項4に記載のプリント配線基板。
  6. 前記縁部は、互いに対向する第1、第2の辺と、前記コネクタとの接合部を含み、該第1、第2の辺を結ぶ第3の辺とを有する、請求項2、4、または5に記載のプリント配線基板。
  7. 前記縁部は、前記プリント配線基板の内部に設けられた開口部の縁部である、請求項6に記載のプリント配線基板。
  8. 前記境界部と接する前記第2の誘導体層の側壁は、該境界部から離れる方向に斜面になっている、請求項1から7のいずれか1項に記載のプリント配線基板。
  9. 前記斜面は、複数の段差によって形成されている、請求項8に記載のプリント配線基板。
  10. 前記プリント配線基板は高周波素子評価基板である、請求項1から9のいずれか1項に記載のプリント配線基板。
  11. 一方の面に接地面を、他方の面に信号配線を有するプリント配線基板と、該接地面と接続する接地導体と該信号配線と接続する中心導体端子とを有する表面実装型の同軸コネクタとの接着方法であって、
    前記第1の誘導体層の、前記接地導体が接合する縁部に、該第1の誘導体層を貫通するスルーホールを設ける工程と、
    前記縁部および前記スルーホールに接して前記同軸コネクタを装着する工程と、
    前記スルーホールの内部の少なくとも一部に前記第1の誘導体層と前記接地導体とを接着する接着要素を充填する工程とを有する、プリント配線基板とコネクタとの接着方法。
JP2004086874A 2004-03-24 2004-03-24 プリント回路基板、およびプリント配線基板とコネクタとの接着方法 Pending JP2005277023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086874A JP2005277023A (ja) 2004-03-24 2004-03-24 プリント回路基板、およびプリント配線基板とコネクタとの接着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086874A JP2005277023A (ja) 2004-03-24 2004-03-24 プリント回路基板、およびプリント配線基板とコネクタとの接着方法

Publications (1)

Publication Number Publication Date
JP2005277023A true JP2005277023A (ja) 2005-10-06

Family

ID=35176375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086874A Pending JP2005277023A (ja) 2004-03-24 2004-03-24 プリント回路基板、およびプリント配線基板とコネクタとの接着方法

Country Status (1)

Country Link
JP (1) JP2005277023A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005433A (ja) * 2011-06-10 2013-01-07 Raytheon Co 同相電磁界を拒否するための広帯域、差動信号バラン
WO2015087893A1 (ja) * 2013-12-12 2015-06-18 株式会社村田製作所 信号伝送部品および電子機器
JP2016082387A (ja) * 2014-10-16 2016-05-16 日本ピラー工業株式会社 回路基板
WO2024071069A1 (ja) * 2022-09-28 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005433A (ja) * 2011-06-10 2013-01-07 Raytheon Co 同相電磁界を拒否するための広帯域、差動信号バラン
WO2015087893A1 (ja) * 2013-12-12 2015-06-18 株式会社村田製作所 信号伝送部品および電子機器
JP2016034026A (ja) * 2013-12-12 2016-03-10 株式会社村田製作所 信号伝送部品および電子機器
US9899719B2 (en) 2013-12-12 2018-02-20 Murata Manufacturing Co., Ltd. Signal transmission component and electronic device
JP2016082387A (ja) * 2014-10-16 2016-05-16 日本ピラー工業株式会社 回路基板
WO2024071069A1 (ja) * 2022-09-28 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体

Similar Documents

Publication Publication Date Title
JP6432590B2 (ja) 高周波伝送線路基板
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
US5517747A (en) Method and apparatus for the interconnection of radio frequency (RF) monolithic microwave integrated circuits
JP6853655B2 (ja) 基板とコネクタとの接続構造および基板
JP5273246B2 (ja) 信号線路及び回路基板
JPH09107208A (ja) マイクロ波伝送線
JP4985894B2 (ja) 信号線路
US6696133B2 (en) Wiring boards and processes for manufacturing wiring boards
WO2019098011A1 (ja) 樹脂多層基板、電子部品およびその実装構造
WO2013114975A1 (ja) 高周波信号伝送線路及び電子機器
WO2019082714A1 (ja) 多層基板、インターポーザおよび電子機器
JPWO2020189699A1 (ja) 伝送路基板、および伝送路基板の実装構造
JP3347607B2 (ja) 積層型導波管線路
JP2005277023A (ja) プリント回路基板、およびプリント配線基板とコネクタとの接着方法
JP2015015513A (ja) Fpc基板及びその接続方法、ならびに電子部品収納用パッケージ
JPH10327004A (ja) 同軸コネクタを有する回路モジュール
JP4838034B2 (ja) プリント配線基板およびその製造方法
JP3620821B2 (ja) 同軸混在フレキシブルフラットケーブル
JP7205667B2 (ja) 信号伝送線路
CN112752390B (zh) 多层电路板及其制作方法
JP3229385U (ja) フレキシブルフラットケーブル構造
WO2015186537A1 (ja) 伝送線路部材
WO2018074078A1 (ja) コネクタ付きプリント配線板
JP2006186149A (ja) プリント基板および電子機器
JP5049841B2 (ja) 多層基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060207