JP5273246B2 - 信号線路及び回路基板 - Google Patents

信号線路及び回路基板 Download PDF

Info

Publication number
JP5273246B2
JP5273246B2 JP2011513282A JP2011513282A JP5273246B2 JP 5273246 B2 JP5273246 B2 JP 5273246B2 JP 2011513282 A JP2011513282 A JP 2011513282A JP 2011513282 A JP2011513282 A JP 2011513282A JP 5273246 B2 JP5273246 B2 JP 5273246B2
Authority
JP
Japan
Prior art keywords
line
ground
signal line
signal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011513282A
Other languages
English (en)
Other versions
JPWO2010131523A1 (ja
Inventor
登 加藤
純 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011513282A priority Critical patent/JP5273246B2/ja
Publication of JPWO2010131523A1 publication Critical patent/JPWO2010131523A1/ja
Application granted granted Critical
Publication of JP5273246B2 publication Critical patent/JP5273246B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/081Microstriplines
    • H01P3/082Multilayer dielectric
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、信号線路及び回路基板に関し、より特定的には、高周波信号が伝送される信号線路及び回路基板に関する。
従来の信号線路として、例えば、特許文献1に記載のマイクロストリップライン及びストリップラインが知られている。図8(a)は、特許文献1に記載のマイクロストリップライン200aの断面構造図であり、図8(b)は、特許文献1に記載のストリップライン200bの断面構造図である。図8において、上下方向を積層方向と定義する。
図8(a)に示すマイクロストリップライン200aは、本体202、信号線204及びグランド導体206により構成されている。本体202は、例えば、可撓性材料からなる複数の絶縁シートが積層されて構成されている。信号線204は、高周波信号が伝送される配線であり、図8(a)の紙面の垂直方向に延在している。グランド導体206は、グランド電位が印加され、信号線204の積層方向の下側に設けられている。そして、信号線204とグランド導体206とは、積層方向から平面視したときに重なっている。
以上のようなマイクロストリップライン200aは、例えば、信号発生源と負荷回路とをインピーダンス整合させた状態で接続するために用いられる。より具体的には、マイクロストリップライン200aでは、信号線204とグランド導体206との間に容量が発生し、信号線204のインピーダンスが低下する。これにより、信号発生源と信号線204と負荷回路とのインピーダンス整合がとられる。
しかしながら、マイクロストリップライン200aでは、不要輻射が発生してしまう。より詳細には、高周波信号はマイクロストリップライン200aの電気長よりも短い波長を有している。よって、信号線204内を高周波信号が伝送されると、信号線204内に複数の定在波が存在するようになる。該定在波により、信号線204からノイズが輻射される。この内の積層方向の下側に輻射されたノイズは、グランド導体206により吸収される。しかしながら、積層方向の上側に輻射されたノイズは、信号線204から本体202外へと輻射されてしまう。
一方、図8(b)に示すストリップライン200bでは、不要輻射を抑制できる。より詳細には、ストリップライン200bは、マイクロストリップライン200aに対してグランド導体208が設けられた構造を有している。グランド導体208は、図8(b)に示すように、信号線204の積層方向の上側に設けられている。そして、信号線204とグランド導体208とは、積層方向から平面視したときに重なっている。以上のような構造を有するストリップライン200bでは、信号線204から輻射されたノイズは、グランド導体208に吸収されるようになる。そのため、ストリップライン200bでは、不要輻射を抑制できる。
しかしながら、ストリップライン200bは、U字状に曲げにくいという問題を有している。より詳細には、ストリップライン200bは、信号線204及びグランド導体206,208の3層の導体層により構成されている。信号線204及びグランド導体206,208は、一般的に、銅箔のような金属膜で作製されているので、本体202を構成している絶縁シートに比べて曲げにくい。そのため、ストリップライン200bは、比較的にU字状に曲げにくいという問題を有している。
以上のように、従来のマイクロストリップライン200a及びストリップライン200bでは、不要輻射を抑制することと、U字状に曲げ易くすることとを両立することは困難であった。
特開2004−152963号公報
そこで、本発明の目的は、容易にU字状に曲げることができ、かつ、不要輻射を抑制できる信号線路及び回路基板を提供することである。
本発明の一形態に係る信号線路は、可撓性材料からなる複数の絶縁シートが積層されてなる線路部と、前記線路部内において延在している信号線と、前記線路部内において前記信号線よりも積層方向の一方側に設けられ、かつ、該信号線の線幅以下の線幅を有する第1のグランド線と、前記線路部内において前記信号線よりも積層方向の他方側に設けられ、かつ、前記信号線の線幅よりも大きな線幅を有している第2のグランド線と、を備え、前記信号線は、積層方向から平面視したときに、前記第1のグランド線及び前記第2のグランド線と重なっていること、を特徴とする。
本発明のその他の形態に係る回路基板は、電子部品が実装される第1の基板部及び第2の基板部、並びに、該第1の基板部と該第2の基板部とを接続する線路部を有し、かつ、可撓性材料からなる複数の絶縁シートが積層されてなる本体と、前記線路部内に設けられ、前記第1の基板部と前記第2の基板部との間において延在している信号線と、前記線路部内において前記信号線よりも積層方向の一方側に設けられ、かつ、該信号線の線幅以下の線幅を有する第1のグランド線と、前記線路部内において前記信号線よりも積層方向の他方側に設けられ、かつ、前記信号線の線幅よりも大きな線幅を有している第2のグランド線と、を備え、前記信号線は、積層方向から平面視したときに、前記第1のグランド線及び前記第2のグランド線と重なっており、前記第1の基板部及び前記第2の基板部は、前記線路部よりも変形しにくい構造を有していること、を特徴とする。
本発明によれば、容易にU字状に曲げることができ、かつ、不要輻射を抑制できる。
本発明の一実施形態に係る回路基板の外観斜視図である。 図1の回路基板の分解斜視図である。 回路基板のフレキシブルシートの製造過程における斜視図である。 図1のA−Aにおける断面構造図である。 図5(a)は、U字状に曲げられた回路基板の断面構造図である。図5(b)は、図5(a)のBにおける拡大図である。 第1の変形例に係る線路部の断面構造図である。 第2の変形例に係る線路部の断面構造図である。 図8(a)は、特許文献1に記載のマイクロストリップラインの断面構造図であり、図8(b)は、特許文献1に記載のストリップラインの断面構造図である。
以下に、本発明の実施形態に係る信号線路及び回路基板について図面を参照しながら説明する。
(回路基板の構成)
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る回路基板10の外観斜視図である。図2は、図1の回路基板10の分解斜視図である。図3は、回路基板10のフレキシブルシート26aの製造過程における斜視図である。図3(a)は、フレキシブルシート26aの裏面を示し、図3(b)は、レジスト膜20,24が形成されていない状態でのフレキシブルシート26aの表面を示している。図4は、図1のA−Aにおける断面構造図である。図1ないし図4において、回路基板10の積層方向をz軸方向と定義し、回路基板10の線路部16の長手方向をx軸方向と定義する。そして、x軸方向及びz軸方向に直交する方向をy軸方向と定義する。なお、回路基板10及びフレキシブルシート26の表面とは、z軸方向の正方向側に位置する面を指し、回路基板10及びフレキシブルシート26の裏面とは、z軸方向の負方向側に位置する面を指す。
回路基板10は、図1に示すように、基板部12,14及び線路部(信号線路)16を備えている。基板部12は、長方形状をなしており、表面において、複数のチップ部品(電子部品)50及び集積回路(電子部品)52が実装される実装面を有している。基板部14は、基板部12よりも小さな長方形状をなしており、表面において、コネクタ(電子部品)54が実装される実装面を有している。線路部16は、基板部12と基板部14とを接続している。基板部12,14及び線路部16は、図2に示すように、複数(図2では4枚)の可撓性材料(例えば、液晶ポリマー等の熱可塑性樹脂)からなるフレキシブルシート26(26a〜26d)が積層されてなる。
まず、基板部12について説明する。基板部12は、図2に示すように、フレキシブルシート26a〜26dの基板部シート27a〜27dが重ねられることにより構成されている。また、基板部12は、図1ないし図3に示すように、レジスト膜20、ランド28、配線導体30(30c)、グランド導体37及びビアホール導体b1〜b3,b21〜b26を備えている。図1ないし図3において、ランド28、配線導体30及びビアホール導体b1〜b3には、図面が煩雑になることを防止するために、代表的なものにのみ参照符号を付してある。
ランド28は、図2に示すように、基板部シート27aの表面に設けられた導体層である。該ランド28には、図1に示すように、チップ部品50及び集積回路52がはんだ付けにより実装される。
レジスト膜20は、基板部シート27aの表面を覆うように設けられ、該基板部シート27aを保護する絶縁膜である。ただし、レジスト膜20は、ランド28上には設けられていない。該レジスト膜20は、例えば、樹脂が塗布されることにより作製されている。
配線導体30cはそれぞれ、図2に示すように、基板部シート27cの表面に設けられた導体層である。ビアホール導体b1〜b3はそれぞれ、図2及び図3(a)に示すように、基板部シート27a〜27cをz軸方向に貫通するように設けられている。ランド28、配線導体30c及びビアホール導体b1〜b3は、基板部シート27a〜27dが積層されることによって、互いに接続されて回路を構成している。
ビアホール導体b21〜b23は、図2に示すように、基板部シート27bをz軸方向に貫通するように設けられている。また、ビアホール導体b24〜b26は、図2に示すように、基板部シート27cをz軸方向に貫通するように設けられている。ビアホール導体b24〜b26はそれぞれ、ビアホール導体b21〜b23と接続されている。
グランド導体37は、基板部12内に設けられている導体層である。具体的には、グランド導体37は、基板部シート27dの表面を覆うように設けられている長方形状の1枚の膜状の電極である。ただし、図2に示すように、グランド導体37は、基板部シート27dの全面を覆っておらず、基板部シート27dの外周近傍には設けられていない。また、グランド導体37は、接地されることにより、接地電位に保たれている。グランド導体37は、ビアホール導体b3を介して、ランド28、配線導体30c及びビアホール導体b1〜b3からなる回路に接続されている。
なお、z軸方向から平面視したときには、図2に示すように、レジスト膜20及びグランド導体37は、同じ形状を有し、かつ、一致した状態で互いに重なり合っている。そして、ランド28は、z軸方向から平面視したときに、レジスト膜20及びグランド導体37が設けられている領域内に設けられている。これにより、チップ部品50及び集積回路52は、図1に示すように、レジスト膜20及びグランド導体37が設けられている領域内に実装されている。
次に、基板部14について説明する。基板部14は、図2に示すように、フレキシブルシート26a〜26dの基板部シート29a〜29dが重ねられることにより構成されている。また、基板部14は、図1ないし図3に示すように、レジスト膜24、ランド35、配線導体36(36c)、グランド導体40及びビアホール導体b11,b12,b31〜b36を備えている。図1ないし図3において、ランド35、配線導体36c及びビアホール導体b11,b12は、図面が煩雑になることを防止するために、代表的なものにのみ参照符号を付してある。
ランド35は、図2に示すように、基板部シート29aの表面に設けられた導体層である。該ランド35には、図1に示すように、コネクタ54がはんだ付けにより実装される。
レジスト膜24は、基板部シート29aの表面を覆うように設けられ、該基板部シート29aを保護する絶縁膜である。ただし、レジスト膜24は、ランド35上には設けられていない。該レジスト膜24は、例えば、樹脂が塗布されることにより作製されている。
配線導体36cはそれぞれ、図2に示すように、基板部シート29cの表面に設けられた線状の導体層である。ビアホール導体b11,b12はそれぞれ、図2及び図3(a)に示すように、基板部シート29a,29bをz軸方向に貫通するように設けられている。ランド35、配線導体36c及びビアホール導体b11,b12は、基板部シート29a〜29dが積層されることによって、互いに接続されて回路を構成している。
ビアホール導体b31〜b33は、図2に示すように、基板部シート29bをz軸方向に貫通するように設けられている。また、ビアホール導体b34〜b36は、図2に示すように、基板部シート29cをz軸方向に貫通するように設けられている。ビアホール導体b34〜b36はそれぞれ、ビアホール導体b31〜b33と接続されている。
グランド導体40は、基板部12内に設けられている導体層である。具体的には、グランド導体40は、基板部シート29dの表面を覆うように設けられている長方形状の1枚の膜状の電極である。ただし、図2に示すように、グランド導体40は、基板部シート29dの全面を覆っておらず、基板部シート29dの外周近傍には設けられていない。また、グランド導体40は、接地されることにより、接地電位に保たれている。
なお、z軸方向から平面視したときには、図2に示すように、レジスト膜24及びグランド導体40は、同じ形状を有し、かつ、一致した状態で互いに重なり合っている。そして、ランド35は、z軸方向から平面視したときに、レジスト膜24及びグランド導体40が設けられている領域内に設けられている。これにより、コネクタ54は、図1に示すように、レジスト膜24及びグランド導体40が設けられている領域内に実装されている。
次に、線路部16について説明する。線路部16は、図2に示すように、フレキシブルシート26a〜26dの線路部シート31a〜31dが重ねられることにより構成されている。また、線路部16は、図1及び図2に示すように、グランド線32(32b,32d),33(33b,33d),34(34b,34d)及び信号線42c,43c,44cを備えている。
信号線42c,43c,44cは、それぞれ、線路部16内に設けられ、基板部12,14間において延在している。具体的には、信号線42c,43c,44cは、図2に示すように、線路部シート31cの表面に設けられた線状の導体層である。該信号線42c,43c,44cには、高周波信号(例えば、800MHz〜900MHz)が伝送される。そして、信号線42c,43c,44cは、図2に示すように、配線導体30cと配線導体36cとを接続している。
グランド線32b,33b,34bはそれぞれ、線路部16内に設けられ、信号線42c,43c,44cよりもz軸方向の正方向側に設けられている。具体的には、図2に示すように、グランド線32b,33b,34bはそれぞれ、線路部シート31bの表面に設けられ、ビアホール導体b21,b22,b23とビアホール導体b31,b32,b33とを接続している。これにより、グランド線32b,33b,34bはそれぞれ、ビアホール導体b21〜b26を介してグランド導体37に接続されている。また、グランド線32b,33b,34bはそれぞれ、ビアホール導体b31〜b36を介してグランド導体40に接続されている。
また、グランド線32b,33b,34bはそれぞれ、図4に示すように、信号線42c,43c,44cと等しい線幅(すなわち、y軸方向の幅)を有している(なお、図4では、グランド線33b及び信号線43cのみを記載)。そして、グランド線32b,33b,34bはそれぞれ、z軸方向から平面視したときに、信号線42c,43c,44cと一致した状態で重なっている。
グランド線32d,33d,34dはそれぞれ、線路部16内に設けられ、信号線42c,43c,44cよりもz軸方向の負方向側に設けられている。具体的には、図2に示すように、グランド線32d,33d,34dはそれぞれ、線路部シート31dの表面に設けられ、グランド導体37とグランド導体40とを接続している。
また、グランド線32d,33d,34dはそれぞれ、図4に示すように、信号線42c,43c,44cよりも大きな線幅を有している(なお、図4では、グランド線33d及び信号線43cのみを記載)。これにより、信号線42c,43c,44cはそれぞれ、z軸方向から平面視したときに、グランド線32d,33d,34dからはみ出すことなく、グランド線32d,33d,34dと重なっている。
以上のように、グランド線32b,33b,34bと信号線42c,43c,44cとグランド線32d,33d,34dとは重なり合っている。これにより、グランド線32b、信号線42c及びグランド線32dは、ストリップラインを構成している。同様に、グランド線33b、信号線43c及びグランド線33dは、ストリップラインを構成している。グランド線34b、信号線44c及びグランド線34dは、ストリップラインを構成している。これにより、基板部12内の回路と、基板部14内の回路との間のインピーダンス整合を取っている。
また、回路基板10では、図1及び図2に示すように、基板部12,14には、グランド導体37,40が設けられている。グランド導体37,40は、基板部12,14を補強する役割を果たす。そのため、基板部12,14は、線路部16に比べて変形しにくい構造を有している。そして、チップ部品50、集積回路52及びコネクタ54は、この変形しにくい基板部12,14に実装されている。
ここで、回路基板10は、電子機器に搭載される際には、U字状に曲げられる。そこで、以下に、U字状に曲げられた回路基板10について図面を参照しながら説明する。図5(a)は、U字状に曲げられた回路基板10の断面構造図である。図5(b)は、図5(a)のBにおける拡大図である。
回路基板10は、図5(a)に示すように、U字状をなした状態で、電子機器に搭載される。すなわち、基板部14は、線路部16がU字状に1回だけ湾曲させられることにより、基板部12の下側に回りこんでいる。このとき、グランド線32b,33b,34bは、図5(b)に示すように、グランド線32d,33d,34dよりも、湾曲させられている線路部16の外周側に設けられている。
(回路基板の製造方法)
以下に、回路基板10の製造方法について図面を参照しながら説明する。以下では、一つの回路基板10が作製される場合を例にとって説明するが、実際には、大判のフレキシブルシートが積層及びカットされることにより、同時に複数の回路基板10が作製される。
まず、表面の全面に銅箔が形成されたフレキシブルシート26を準備する。次に、フレキシブルシート26a〜26cのビアホール導体b1〜b3,b11,b12,b21〜b26,b31〜b36が形成される位置(図2及び図3(a)参照)に対して、裏面側からレーザービームを照射して、ビアホールを形成する。
次に、フォトリソグラフィ工程により、図3(b)に示すランド28,35をフレキシブルシート26aの表面に形成する。具体的には、フレキシブルシート26aの銅箔上に、図3(b)に示すランド28,35と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図3(b)に示すような、ランド28,35がフレキシブルシート26aの表面に形成される。更に、フレキシブルシート26aの表面に樹脂を塗布することにより、図1及び図2に示すレジスト膜20,24を形成する。
次に、フォトリソグラフィ工程により、図2に示すグランド線32b,33b,34bをフレキシブルシート26bの表面に形成する。また、フォトリソグラフィ工程により、図2に示す配線導体30c,36c及び信号線42c,43c,44cをフレキシブルシート26cの表面に形成する。また、フォトリソグラフィ工程により、図2に示すグランド線32d,33d,34d及びグランド導体37,40をフレキシブルシート26dの表面に形成する。なお、これらのフォトリソグラフィ工程は、ランド28,35を形成する際のフォトリソグラフィ工程と同様であるので、説明を省略する。
次に、フレキシブルシート26a〜26cに形成したビアホールに対して、銅を主成分とする導電性ペーストを充填し、図2及び図3(a)に示すビアホール導体b1〜b3,b11,b12,b21〜b26,b31〜b36を形成する。
次に、フレキシブルシート26a〜26dをこの順に積み重ねる。そして、フレキシブルシート26a〜26dに対してz軸方向の上下方向から力を加えることにより、フレキシブルシート26a〜26dを圧着する。これにより、図1に示す回路基板10が得られる。
(効果)
以上のような回路基板10によれば、以下に説明するように、不要輻射を抑制することができる。より詳細には、図4に示すように、グランド線32b,33b,34bは、信号線42c,43c,44cよりもz軸方向の正方向側に設けられ、グランド線32d,33d,34dは、信号線42c,43c,44cよりもz軸方向の負方向側に設けられている。そして、グランド線32b,33b,34bと、信号線42c,43c,44cと、グランド線32d,33d,34dとは、z軸方向から平面視したときに重なり合っている。そのため、信号線42c,43c,44cから輻射されたノイズは、グランド線32b,32d,33b,33d,34b,34dにより吸収され、回路基板10外に殆ど輻射されない。
なお、回路基板10では、グランド線32b,33b,34bの線幅は、信号線42c,43c,44cの線幅と同じである。よって、図8(b)に示すストリップライン200bに比べて、十分に不要輻射を抑制できていないとも考えられる。しかしながら、回路基板10は、以下の理由により、十分に不要輻射を抑制できている。より詳細には、回路基板10では、図4に示すように、グランド線32b,33b,34bの角部と信号線42c,43c,44cの角部とが近接している。その結果、縁端効果により、信号線42c,43c,44cの角部から発生した電気力線Eの大半は、グランド線32b,33b,34bの角部へと向かうようになる。したがって、信号線42c,43c,44cから発生した電気力線Eは、グランド線32b,33b,34bのy軸方向の正方向側又は負方向側を通過して、回路基板10外へと向かうことが殆どなくなる。以上より、回路基板10では、不要輻射を抑制することができる。
更に、回路基板10では、以下に説明するように、グランド線32b,33b,34bと、信号線42c,43c,44cと、グランド線32d,33d,34dとがストリップラインを構成していても、線路部16をU字状に容易に曲げることができる。より詳細には、回路基板10では、グランド線32b,33b,34bは、信号線42c,43c,44cと同じ線幅を有している。一方、図8(b)に示す従来のストリップライン200bにおけるグランド導体208は、信号線204よりも大きな線幅を有している。よって、信号線43cと信号線204とが等しい線幅を有しているとした場合には、グランド線32b,33b,34bは、グランド導体208よりも小さな線幅を有するようになる。その結果、回路基板10では、ストリップライン200bに比べて、線路部16をU字状に容易に曲げることが可能となる。以上のように、回路基板10では、不要輻射を抑制することができ、かつ、U字状に容易に曲げることができる。
また、回路基板10では、以下に説明する理由によっても、容易にU字状に曲げることができる。より詳細には、図5(b)に示すように、湾曲した線路部16内では、内周側から外周側にいくにしたがって、グランド線32b,33b,34b、信号線42c,43c,44c及びグランド線32d,33d,34dの伸び量が大きくなる。そこで、回路基板10では、グランド線32b,32d,33b,33d,34b,34dの内、線幅が小さいことにより伸び縮みし易いグランド線32b,33b,34bを、グランド線32d,33d,34dよりも外周側に設けている。これにより、回路基板10を容易にU字状に曲げることが可能となる。
また、回路基板10では、チップ部品50及び集積回路52が発生したノイズがコネクタ54に侵入すること、及び、コネクタ54が発生したノイズがチップ部品50及び集積回路52に侵入することを抑制できる。より詳細には、図5に示すように、基板部12,14の実装面は、互いに対向していない。そのため、基板部12の実装面と基板部14の実装面との間には、グランド導体37,40が存在する。該グランド導体37,40は、接地されるので、シールドとして機能する。したがって、チップ部品50及び集積回路52が発生したノイズは、グランド導体37,40により吸収され、コネクタ54に侵入することが抑制される。同様に、コネクタ54が発生したノイズは、グランド導体37,40により吸収され、チップ部品50及び集積回路52に侵入することが抑制される。
(変形例)
以下に、線路部16の変形例について図面を参照しながら説明する。図6は、第1の変形例に係る線路部16aの断面構造図である。図7は、第2の変形例に係る線路部16bの断面構造図である。
図6に示すように、グランド線32b,33b,34bは、信号線42c,43c,44cよりも小さな線幅を有していてもよい(図6では、グランド線33b及び信号線43cのみ記載)。この場合、z軸方向から平面視したときに、信号線42c,43c,44cがグランド線32b,33b,34bからはみ出している部分のy軸方向(線幅方向)の幅d1は、グランド線32b,33b,34bと信号線42c,43c,44cとのz軸方向における間隔d2よりも小さい。これは、幅d1が間隔d2よりも大きくなってしまうと、縁端効果が薄くなり、信号線42c,43c,44cから発生した電気力線が、グランド線32b,33b,34bに向かわなくなってしまうからである。
なお、図6に示す線路部16aでは、グランド線32b,33b,34bは、z軸方向から平面視したときに、信号線42c,43c,44cからはみ出すことなく、該信号線42c,43c,44cと重なっていることが望ましい。これにより、信号線42c,43c,44cの角部とグランド線32b,33b,34bの角部とを近づけることができ、縁端効果を顕著にすることが可能となる。
ただし、上記記載は、図7に示す線路部16bように、グランド線32b,33b,34bが、z軸方向から平面視したときに、信号線42c,43c,44cからはみ出すことを除外するものではない。
図6に示すグランド線32d,33d,34dの幅は、最低でも信号線42c,43c,44cからグランド線32d,33d,34dに向かう電気力線が、グランド線32d,33d,34dの信号線42c,43c,44cに対向する面に垂直に入るようになる幅にする必要がある。つまり、z軸方向から平面視したときに、グランド線32d,33d,34dが信号線42c,43c,44cからはみ出している部分のy軸方向(線幅方向)の幅d3は、信号線42c,43c,44cとグランド線32d,33d,34dとのz軸方向における間隔d4のほぼ半分だけ大きくする必要がある。例えば、d4が100μmの場合、d3は50μm確保する必要がある。これにより信号線42c,43c,44cからグランド線32d,33d,34dに向かう電気力線は、グランド線32d,33d,34dの信号線42c,43c,44cに対向する面に垂直に入り、グランド線32d,33d,34dのz軸方向と平行な面や、信号線42c,43c,44cと対向する面と反対側の面に回りこむことがない。このため、マイクロストリップ線路とストリップ線路の間の構成となる本信号線路のインピーダンス設計が行い易くなる。更に、信号線路のインピーダンスの加工バラツキも低減することができ、安定した信号線路を実現することができる。
なお、ここまでは、回路基板10について説明を行った。しかしながら、前記線路部16,16a,16bの構造は、回路基板10以外のものにも適用可能である。具体的には、線路部16,16a,16bの構造は、回路基板間を接続する信号線路(ケーブル)に用いられてもよい。
本発明は、信号線路及び回路基板に有用であり、特に、容易にU字状に曲げることができ、かつ、不要輻射を低減できる点において優れている。
b1〜b3,b11,b12,b21〜b26,b31〜b36 ビアホール導体
10 回路基板
12,14 基板部
16,16a,16b 線路部
26a〜26d フレキシブルシート
32b,32d,33b,33d,34b,34d グランド線
37,40 グランド導体
42c,43c,44c 信号線

Claims (7)

  1. 可撓性材料からなる複数の絶縁シートが積層されてなる線路部と、
    前記線路部内において延在している信号線と、
    前記線路部内において前記信号線よりも積層方向の一方側に設けられ、かつ、該信号線の線幅以下の線幅を有する第1のグランド線と、
    前記線路部内において前記信号線よりも積層方向の他方側に設けられ、かつ、前記信号線の線幅よりも大きな線幅を有している第2のグランド線と、
    を備え、
    前記信号線は、積層方向から平面視したときに、前記第1のグランド線及び前記第2のグランド線と重なっていること、
    を特徴とする信号線路。
  2. 記信号線は、積層方向から平面視したときに、前記第2のグランド線からはみ出すことなく、該第2のグランド線と重なっていること、
    を特徴とする請求項1に記載の信号線路。
  3. 前記第1のグランド線は、積層方向から平面視したときに、前記信号線からはみ出すことなく、該信号線と重なっていること、
    を特徴とする請求項1又は請求項2のいずれかに記載の信号線路。
  4. 積層方向から平面視したときに前記信号線が前記第1のグランド線からはみ出している部分の線幅方向の幅は、該信号線と該第1のグランド線との積層方向における間隔よりも小さいこと、
    を特徴とする請求項1ないし請求項3のいずれかに記載の信号線路。
  5. 前記線路部は湾曲させられており、
    前記第1のグランド線は、前記第2のグランド線よりも、湾曲させられている前記線路部の外周側に設けられていること、
    を特徴とする請求項2ないし請求項4のいずれかに記載の信号線路。
  6. 電子部品が実装される第1の基板部及び第2の基板部、並びに、該第1の基板部と該第2の基板部とを接続する線路部を有し、かつ、可撓性材料からなる複数の絶縁シートが積層されてなる本体と、
    前記線路部内に設けられ、前記第1の基板部と前記第2の基板部との間において延在している信号線と、
    前記線路部内において前記信号線よりも積層方向の一方側に設けられ、かつ、該信号線の線幅以下の線幅を有する第1のグランド線と、
    前記線路部内において前記信号線よりも積層方向の他方側に設けられ、かつ、前記信号線の線幅よりも大きな線幅を有している第2のグランド線と、
    を備え、
    前記信号線は、積層方向から平面視したときに、前記第1のグランド線及び前記第2のグランド線と重なっており、
    前記第1の基板部及び前記第2の基板部は、前記線路部よりも変形しにくい構造を有していること、
    を特徴とする回路基板。
  7. 前記第1の基板部内に設けられ、かつ、前記第2のグランド線と接続されている第1のグランド導体と、
    前記第2の基板部内に設けられ、かつ、前記第2のグランド線と接続されている第2のグランド導体と、
    を更に備え、
    前記第1の基板部及び前記第2の基板部はそれぞれ、前記第1のグランド導体及び前記第2のグランド導体が設けられていることにより、前記線路部より変形しにくい構造を有していること、
    を特徴とする請求項6に記載の回路基板。
JP2011513282A 2009-05-11 2010-03-24 信号線路及び回路基板 Expired - Fee Related JP5273246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011513282A JP5273246B2 (ja) 2009-05-11 2010-03-24 信号線路及び回路基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009114378 2009-05-11
JP2009114378 2009-05-11
JP2011513282A JP5273246B2 (ja) 2009-05-11 2010-03-24 信号線路及び回路基板
PCT/JP2010/055087 WO2010131523A1 (ja) 2009-05-11 2010-03-24 信号線路及び回路基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013101906A Division JP2013153229A (ja) 2009-05-11 2013-05-14 信号線路及び回路基板

Publications (2)

Publication Number Publication Date
JPWO2010131523A1 JPWO2010131523A1 (ja) 2012-11-01
JP5273246B2 true JP5273246B2 (ja) 2013-08-28

Family

ID=43084902

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011513282A Expired - Fee Related JP5273246B2 (ja) 2009-05-11 2010-03-24 信号線路及び回路基板
JP2013101906A Pending JP2013153229A (ja) 2009-05-11 2013-05-14 信号線路及び回路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013101906A Pending JP2013153229A (ja) 2009-05-11 2013-05-14 信号線路及び回路基板

Country Status (5)

Country Link
US (2) US8450614B2 (ja)
JP (2) JP5273246B2 (ja)
CN (1) CN102422725A (ja)
GB (1) GB2482093B (ja)
WO (1) WO2010131523A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2482093B (en) * 2009-05-11 2014-02-12 Murata Manufacturing Co Signal transmission line and circuit board
US8894439B2 (en) 2010-11-22 2014-11-25 Andrew Llc Capacitivly coupled flat conductor connector
US9577305B2 (en) 2011-08-12 2017-02-21 Commscope Technologies Llc Low attenuation stripline RF transmission cable
US9419321B2 (en) 2011-08-12 2016-08-16 Commscope Technologies Llc Self-supporting stripline RF transmission cable
US9209510B2 (en) 2011-08-12 2015-12-08 Commscope Technologies Llc Corrugated stripline RF transmission cable
WO2014011243A1 (en) * 2012-07-12 2014-01-16 Eaton Corporation Load buss assembly and method of manufacturing the same
US9021173B2 (en) * 2012-10-26 2015-04-28 International Business Machines Corporation High speed differential wiring strategy for serially attached SCSI systems
JP6426067B2 (ja) * 2015-08-06 2018-11-21 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
JP2017045882A (ja) * 2015-08-27 2017-03-02 富士通株式会社 フレキシブル基板及びその製造方法並びに電子装置
CN105930010B (zh) * 2016-05-11 2019-04-09 华勤通讯技术有限公司 触摸屏的传感器的布线方法和触摸屏的传感器
CN107295743B (zh) * 2017-08-01 2019-07-30 晶晨半导体(上海)股份有限公司 一种双层印制电路板及电子设备
CN114449748B (zh) * 2020-10-30 2024-03-15 鹏鼎控股(深圳)股份有限公司 传输线结构及其制备方法
CN220776134U (zh) * 2021-02-12 2024-04-12 株式会社村田制作所 电路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152963A (ja) * 2002-10-30 2004-05-27 Denso Corp 電子回路と外部部品との接続方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
JP2001085805A (ja) * 1999-09-17 2001-03-30 Kyoden:Kk プリント基板
JP2001313444A (ja) * 2000-03-22 2001-11-09 Hewlett Packard Co <Hp> フレキシブルプリント回路基板およびそのシールド方法
JP4552565B2 (ja) * 2004-09-03 2010-09-29 日本電気株式会社 フレキシブル配線基板及び折り畳み式電子機器
GB2482093B (en) * 2009-05-11 2014-02-12 Murata Manufacturing Co Signal transmission line and circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152963A (ja) * 2002-10-30 2004-05-27 Denso Corp 電子回路と外部部品との接続方法

Also Published As

Publication number Publication date
GB2482093B (en) 2014-02-12
JP2013153229A (ja) 2013-08-08
US20120043117A1 (en) 2012-02-23
WO2010131523A1 (ja) 2010-11-18
GB201119589D0 (en) 2011-12-28
US8450614B2 (en) 2013-05-28
US20130234808A1 (en) 2013-09-12
GB2482093A (en) 2012-01-18
JPWO2010131523A1 (ja) 2012-11-01
CN102422725A (zh) 2012-04-18
US8933340B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
JP5273246B2 (ja) 信号線路及び回路基板
JP5201270B2 (ja) 回路基板及びその製造方法
JP5360223B2 (ja) 回路基板
JP5505455B2 (ja) 信号線路
JP5472555B2 (ja) 高周波信号伝送線路及び電子機器
JP5375962B2 (ja) アンテナモジュール
JP5741781B1 (ja) 高周波信号伝送線路及び電子機器
JP6233473B2 (ja) 高周波信号伝送線路及び電子機器
JP4930655B2 (ja) 信号線路及びその製造方法
JP5434167B2 (ja) 回路基板
US20080066953A1 (en) Circuit board assembly and manufacturing method thereof, electronic part assembly and manufacturing method thereof, and electronic device
JP5472551B2 (ja) 高周波信号線路及び電子機器
JP5375319B2 (ja) 信号線路及びその製造方法
JP5472552B2 (ja) 高周波信号線路及び電子機器
JP2003283131A (ja) 積層回路及びその製造方法
JP2011071442A (ja) 回路基板
JP5660182B2 (ja) 信号線路の製造方法
JP2013135173A (ja) 高周波信号線路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Ref document number: 5273246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees