JP2001085805A

JP2001085805A - プリント基板

Info

Publication number: JP2001085805A
Application number: JP26307699A
Authority: JP
Inventors: Kanji Otsuka; 寛治大塚; Nobutetsu Iwamoto; 信徹岩本; Akira Konno; 彰今野
Original assignee: KYODEN ELECTRONICS KK; Kyoden Co Ltd
Current assignee: KYODEN ELECTRONICS KK; Kyoden Co Ltd
Priority date: 1999-09-17
Filing date: 1999-09-17
Publication date: 2001-03-30

Abstract

(57)【要約】【課題】プリント基板上のＩＣ間を接続する複数の信
号線の高周波特性を良くし、プリント基板上の回路の動
作周波数を高くできるようにする。【解決手段】プリント基板１上に設けられる複数のＩ
Ｃ間を接続するための信号線５１が前記ＩＣのそれぞれ
について複数ずつ設けられ、信号線５１のそれぞれと略
同パターンの複数のグランド線（または電源線）５２が
信号線５１のそれぞれに対してプリント基板１を構成す
る絶縁層１ｂを介して一対一に対向して平行に設けられ
る。グランド線５２において信号線５１の信号電荷と反
対位相の電荷が追従することにより、信号線５１の高周
波特性が良くなる。また、電源線とグランド線も同様に
絶縁層を介して一対一に対向して平行に設けられる。こ
れにより同様に高周波特性が良くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリント基板に関
し、特に例えばコンピュータのマザーボードなどに用い
られ、プリント基板上の回路の動作周波数が高いプリン
ト基板に関するものである。

【０００２】

【従来の技術】コンピュータは近年、高性能にするた
め、動作周波数（クロック周波数）をどんどん引き上
げ、現時点の最高周波数は６００ＭＨｚ程度となってい
る。ところが、この周波数で動く部分はコンピュータに
おける制御、演算処理の主体となるＣＰＵチップの中だ
けに限られている。ＣＰＵチップの外は最高でも１００
ＭＨｚ程度のクロック周波数でしかなく、ＣＰＵへのデ
ータ取り込み速度が遅く、ＣＰＵは遊んでしまうことに
なる。これを防止するため、ＣＰＵにキャッシュメモリ
を埋め込んだり、アウト・オブ・オーダーなどの複雑な
アーキテクチャを採用したりしているが、これによりシ
ステム全体が複雑になる傾向がますます助長されてい
る。

【０００３】この対策として、メモリとバス制御用チッ
プセットの間のデータ転送を高速にするＲＡＭＢＵＳ社
のプロトコルなどが発表され、４００ＭＨｚのクロック
でデータ転送が可能なようになっているが、これには特
殊なチップと配線形態が必要である。他にもいろいろな
バスプロトコルが出回っているが、１３３ＭＨｚ程度の
周波数に止まっている。

【０００４】ところで、高周波信号を通す一般的な線路
として同軸ケーブルがある。この基本原理は、ケーブル
の中心の信号線に正（時として負）の電荷としての信号
エネルギが通るとき、それに伴う形で周辺のグランドリ
ングに逆位相（負）の電荷が等価で同期して追従してい
ることにある。これを一般にリターン電流と呼んでいる
が、戻り方向に走るわけではなく電磁気学的原理から見
ると間違えやすいため、ここでは逆位相（負）の電荷の
進行と表現する。同軸ケーブルでは、外周のグランドが
リングであることから、電荷の移動に伴う電磁界をリン
グ内に閉じ込めることができ、逆位相の電荷が正位相電
荷とペアになって走るとき、数十ＧＨｚという優れた高
周波特性を持つ。

【０００５】これに似た原理をプリント基板に適用した
ものとしてマイクロストリップラインが使用されてお
り、これをプリント基板全体に作る便法として、幅の広
い、いわゆるべたのグランド層あるいは電源層を信号線
に対向するように設けることが一般的な常識となってい
る。この場合、信号線に対向するべた層が反対位相の電
荷を進行させる働きをする。

【０００６】マイクロストリップラインでは、同軸ケー
ブルと同様に、反対位相電荷の同期は行われるが、電荷
の移動に伴う電磁界が閉じておらず、その広がりは隣接
した信号線を横切り、その信号線に電磁誘導する。電磁
誘導されたエネルギ分信号エネルギは減衰し、信号波形
も乱れることになる。しかしこれでも隣接の構造を配慮
すれば、数ＧＨｚのクロック周波数の信号は通すことが
できる。

【０００７】

【発明が解決しようとする課題】しかしながら、実際の
プリント基板の設計においては、多くの場合、上記のマ
イクロストリップラインの概念が安易に考えられ、べた
グランド層の信号線直下の部位に穴をあけるとかスリッ
トを設けるとかして、反対位相の電荷の進行を妨げる設
計が横行している。これに対して信号線に印加される信
号が数百ＭＨｚの信号ともなると、べたグランド層にお
ける反対位相の電荷のパスを少しでも妨げるような穴や
スリットなどの切り欠き部は致命的な電磁界の乱れを生
じさせ、それにより信号波形が乱れて用を成さなくな
る。すなわち、数百ＭＨｚの信号の伝送はできなくな
る。

【０００８】そこで本発明の課題は、プリント基板にお
いて、簡単で安価に実施できる構造により、プリント基
板上の回路の動作周波数を高くできるようにすることに
ある。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、プリント基板上に設けられる複数
のＩＣ間を接続するための信号線が前記ＩＣのそれぞれ
について複数ずつ設けられたプリント基板において、前
記信号線のそれぞれと略同パターンの複数のグランド線
または電源線が前記信号線のそれぞれに対してプリント
基板を構成する絶縁層を介して一対一に対向して平行に
設けられた構成を採用した。

【００１０】さらに、前記ＩＣのそれぞれの１個に接続
される前記複数の信号線に対向する前記複数のグランド
線または電源線において、前記複数の信号線のＩＣに接
続される端部に対向する前記グランド線または電源線の
部分は共通に接続されており、該部分にバイパスコンデ
ンサが接続されている構成を採用した。

【００１１】さらに、プリント基板上の回路は電源回路
部と複数の回路部に分けて配置されており、前記電源回
路部から分岐した複数の電源線とグランド線が前記複数
の回路部のそれぞれに対して接続されており、該複数の
電源線とグランド線は、略同パターンのものどうしがプ
リント基板を構成する絶縁層を介して一対一に対向して
平行に設けられた構成を採用した。

【００１２】さらに、前記複数の回路部の内の少なくと
も１つの回路部に対して前記電源回路部から分岐した２
系統の電源線とグランド線が接続されており、該２系統
の電源線とグランド線の内で１系統は当該回路部に設け
られたＩＣの内部回路への電力供給に用いられ、他の１
系統は該ＩＣの外部回路への電力供給に用いられる構成
を採用した。

【００１３】さらに、前記電源回路部から分岐して前記
複数の回路部に接続される電源線とグランド線は、当該
回路部内で複数に分岐しており、分岐していない幹線部
分の幅が分岐した複数の配線の幅の合計以上である構成
を採用した。

【００１４】

【発明の実施の形態】以下、図を参照して本発明の実施
の形態を説明する。

【００１５】図１は本発明の一実施形態におけるプリン
ト基板上の各回路部と電力線（電源線とグランド線）の
配置の概略を示している。なお、プリント基板１は複数
の絶縁層を積層した積層体として構成されている。

【００１６】一般的なディジタル制御機器のプリント基
板では、プリント基板上の各回路の配置で信号の動作周
波数が高いＣＰＵを含む高速信号回路部と、それ以外の
回路部に分けるのが常識である。ここでもこの常識にし
たがって、プリント基板１上で高速信号回路部２とＩ／
Ｏインターフェース部３、その他の回路部４、及び電源
回路部５を分けて配置し、電源回路部５は各回路部１〜
４に電力を供給する。

【００１７】この電力供給を行うための電力線は、後述
する図５（ｄ）ないし図７に示すように、それぞれ略同
パターンの電源線とグランド線がプリント基板１を構成
する絶縁層を介して一対一に対向して平行に配置された
２層の電源・グランドペア線として構成されている。な
お、対向する電源線とグランド線の間に介在する絶縁層
は１層、複数層、ないし全層であり、全層の場合は、電
源線とグランド線の一方がプリント基板１の表面、他方
がプリント基板１の裏面に設けられて互いに対向するこ
とになる。

【００１８】ここで各回路部１〜４に対して、電源回路
部５から分岐した複数の電力線のそれぞれが接続され、
これらを介して電力供給がなされる。すなわち、高速信
号回路部２には電力線６，７、Ｉ／Ｏインターフェース
部３には電力線８，８’、その他の回路部４には電力線
９,１０というそれぞれ２系統の電力線が接続され、こ
れらを介して電力供給がなされる。前記の２系統の電力
線の内で６，８，９はそれぞれの回路部のＬＳＩの内部
回路用であり、７，８’，１０は外部ドライバー（ＬＳ
Ｉの外部回路）用である。

【００１９】次に、プリント基板１の高速信号回路部２
などに設けられる複数のＬＳＩ間とその周囲における信
号線、電源線、グランド線の配線構造を説明する。

【００２０】図２はプリント基板１上に設けられる複数
のＬＳＩ間の信号線の配線を示している。ここで２１〜
２４はＣＰＵ、メモリ、コントローラなどのＬＳＩであ
り、ＬＳＩ２１とＬＳＩ２２〜２４の間がそれぞれ３本
ずつの信号線２５〜２７で接続され、ＬＳＩ２４とＬＳ
Ｉ２２,２３の間がそれぞれ３本ずつの信号線２８,２９
で接続されている。信号線２６の一部はＬＳＩ２２を透
視して示してある。これらの信号線２５〜２９のそれぞ
れの３本は互いに平行に這っており、等長配線で各ＬＳ
Ｉ２１〜２４間を接続している。これにより、電磁干渉
の単純化が行われ、問題解析の際に威力を発揮する。な
お、信号線２５〜２９は、ここでは便宜上それぞれ３本
ずつとしてあるが、実際にはより多数であり、接続され
るＬＳＩのピン数等により同数でないことは勿論であ
る。

【００２１】次に、図３は上記ＬＳＩ２１〜２４間およ
びその周囲における電源線とグランド線の配線を示して
いる。ここで３５〜３９は、上記信号線２５〜２９のそ
れぞれに対応するグランド線であり、信号線２５〜２９
と全く同じパターンで同じ３本のものとして配置され、
プリント基板１を構成する絶縁層を介して信号線２５〜
２９の３本の信号線に一対一に対向して平行に設けられ
ている。その例を図５（ａ）に示してある。ここで５１
は信号線２５〜２９を代表して示し、５２はグランド線
３５〜３９を代表して示している。そして、ここではプ
リント基板１が例えば３層の絶縁層１ａ〜１ｃの積層か
らなるものとして、それぞれ３本で同パターンの信号線
５１とグランド線５２が絶縁層１ｂを介して一対一に対
向して平行に設けられている。

【００２２】なお、図５(ａ）では、グランド線５２の
幅を信号線５１と等しくしているが、これでは絶縁層１
ａ,１ｂ間のズレに厳しいため、図５（ｂ）に示すよう
に、グランド線５２の幅を信号線５１より広くした方が
よい。

【００２３】さらに、これを拡張し、３本のグランド線
５２の間をつないで、図５（ｃ）に示すようにべたの共
通のグランド線５３とし、その幅は３本の信号線５１の
全体の幅より若干広くしてもよい。グランド線３５〜３
９をこの共通のグランド線５３とした場合の配線を図４
に示してある。ここに示すように、グランド線３５〜３
９のパターンは信号線２５〜２９のそれぞれの全体と同
パターンとする。なお、この共通のグランド線５３とし
たグランド線３５〜３９のいずれかにビアホールを設け
る場合、図９に符号９５で示すように、グランド線５３
において３本の信号線５１の線どうしの間のスペース部
分に正対する部分に設け、決して符号９６で示すように
信号線５１に正対する部分には設けないようにする。

【００２４】再び図３において、３本ずつのグランド線
３５〜３９において信号線２５〜３９の各ＬＳＩ２１〜
２４に接続される端部に対向する端部は共通に接続、す
なわちショートされており、その端部のそれぞれにバイ
パスコンデンサ４０〜４７が接続され、さらに前記端部
のそれぞれから延長された共通の、すなわち１本のグラ
ンド線３１〜３４がバイパスコンデンサ４０〜４７を接
続するためのパスコン用グランド線として、先述した電
源回路部５に接続された電源・グランドペア線としての
電力線６のグランド線まで延びてこれに接続されてい
る。

【００２５】さらに、図３には示していないが、図４に
示すように、パスコン用グランド線３１〜３４のそれぞ
れに対して同パターンのパスコン用電源線６１〜６４が
パスコン用グランド線３１〜３４に平行に延びて電力線
６の電源線に接続されている。図４ではパスコン用電源
線６１〜６４が見えるように、その位置を左ないし右に
ずらして示しているが、実際にはパスコン用電源線６１
〜６４はパスコン用グランド線３１〜３４の直下に設け
られており、プリント基板１を構成する絶縁層を介して
パスコン用グランド線３１〜３４に対して一対一に対向
して平行に設けられている。そしてパスコン用電源線６
１〜６４とパスコン用グランド線３１〜３４にバイパス
コンデンサ４０〜４７が接続されている。

【００２６】その接続例を図５（ｄ）に示してある。こ
こで７１はパスコン用グランド線３１〜３４を代表して
示し、７２はパスコン用電源線６１〜６４を代表して示
し、７３はバイパスコンデンサ４０〜４７を代表して示
している。そして、ここではプリント基板１が例えば５
層の絶縁層１ａ〜１ｅの積層からなるものとして、パス
コン用グランド線７１とパスコン用電源線７２が絶縁層
１ｄを介して対向して設けられており、このそれぞれに
対してプリント基板１の表面に設けられたバイパスコン
デンサ７３が図の紙面と平行に這う梨地で示すアプロー
チ配線７４,７５により接続されている。

【００２７】なお、図５（ｄ）において、符号７６,７
７は先述のように絶縁層１ｂを介して一対一に対向して
平行に設けられたペアの信号線とグランド線である。

【００２８】ところで、先述した図１の電源・グランド
ペア線としての電力線６〜１０は、電源回路部５から分
岐しているが、これらは図６に符号１１で代表して示す
ように、各回路部内で各種の回路素子１０１,１０２な
どに接続される細部に到るときは分岐する。このとき、
図６に示すように、電力線１１の分岐していない幹線部
分の幅は、分岐配線１１ａ〜１１ｄの幅の合計幅、ない
しはそれ以上の幅とする。これにより電力供給を支障な
く行うことができる。

【００２９】以上のような実施形態によれば、信号線２
５〜２９に対してグランド線３５〜３９が図５（ａ）な
いし（ｂ）で説明したようにペアで設けられており、信
号線２５〜２９のそれぞれの信号電荷に対してグランド
線３５〜３９のそれぞれで反対位相の電荷が追従し、そ
の電荷のパスを妨げるような部分がないので、信号線２
５〜２９の高周波特性がよくなり、プリント基板１上の
回路の動作周波数（クロック周波数）を高くすることが
できる。

【００３０】なお、グランド線３５〜３９を図５（ｃ）
のようにべたの共通のグランド線５３としても、先述の
ように、これにビアホール等を設ける場合、３本の信号
線２５〜２９の線どうしの間のスペース部分に正対する
部分に設け、各信号線に正対する部分には設けないよう
にすれば、同様に信号線２５〜２９の高周波特性がよく
なり、プリント基板１の回路の動作周波数を高くするこ
とができる。

【００３１】また、電力線６〜１０のグランド線と電源
線、及びパスコン用のグランド線３１〜３４と電源線６
１〜６４がペアで設けられているので、この点からも高
周波特性を良くすることができる。

【００３２】ここで、回路に電荷をチャージする時に電
源線に電荷が流れ、ディスチャージされるときにグラン
ド線に電荷が戻され、そのタイミングは合わないとする
概念は間違っている。信号線の概念と同じく、電荷が流
れるとき、反対位相の電荷が流れなければならない。こ
れはこれに伴う電磁波を考えれば必然であり、チャージ
のときも反対位相の電荷がグランド線に、ディスチャー
ジのときも反対位相の電荷が電源線に流れている。した
がって、電源線、グランド線も２層のペアにすべきであ
る。

【００３３】〈他の実施形態〉次に、他の実施形態を図
７により説明する。図７は、プリント基板１の表裏両面
にＬＳＩ８１,８２などの電子部品を実装する場合の信
号線、電源線、グランド線の配線構造を示す断面図であ
る。ここでは、プリント基板１の表側の半分の断面だけ
示してあり、裏側は図中に一点鎖線で示す中心線に関し
て表側と対称とする。

【００３４】ここでは、複数の同パターンの信号線８３
と電源線８４が複数のペアの配線として、プリント基板
１を構成する２層目の絶縁層１ｂを介して一対一に対向
して平行に設けられている。また、複数の同パターンの
電源線８５とグランド線８６が複数のペアの配線とし
て、中央の４層目の絶縁層１ｄを介して一対一に対向し
て平行に設けられている。なお、信号線と電源線のペア
の配線が２層でまかなえないときは４層設けることは云
うまでもない。また、さらにクロック信号を導くクロッ
ク信号線が必要なときはさらに２層設ける。すなわち、
クロック信号線に対しても同パターンの電源線またはグ
ランド線をペアとしてプリント基板の絶縁層を介して一
対一に対向して平行に設ける。

【００３５】なお、この場合、ＬＳＩ８１,８２などを
実装するプリント基板１の表面ないし裏面には、配線を
設けず、ビアホールで上げたパッド電極８７だけを有す
るものとする。ここでは配線がなくペア線路という概念
がないため、最短で結合する。

【００３６】このようにプリント基板の表裏両面に実装
する場合も本発明に係るペアの配線構造を適用できるこ
とは勿論である。

【００３７】更に、他の実施形態を図８により説明す
る。上述のように、信号線とグランド線または電源線の
ペア配線、及び電源線とグランド線のペア配線を構成す
るにあたり、その欠点は配線の総数が増えることであ
る。本実施形態はその配線数を節約するものである。

【００３８】図８（ａ）に示すプリント基板１の配線構
造では、プリント基板１を構成する１層目の絶縁層１ａ
の下面に複数の信号線９１、２層目の絶縁層１ｂの下面
に複数のグランド線９２、３層目の絶縁層１ｃの下面に
複数の電源線９３、４層目の絶縁層１ｄの下面に複数の
信号線９４が設けられている。そして、信号線９１とグ
ランド線９２、グランド線９２と電源線９３、電源線９
３と信号線９４がそれぞれがペアとして絶縁層１ｂ,１
ｃ,１ｄを介し一対一に対向して平行に設けられてい
る。

【００３９】このように、信号線に対するペアのグラン
ド線と、電源線に対するペアのグランド線を共通にす
る、ないしは信号線に対するペアの電源線と、グランド
線に対するペアの電源線を共通にすることにより、ペア
の配線構造の割に配線数を少なくすることができる。

【００４０】なお、この場合、グランド線９２と電源線
９３の幅が信号線９１,９４よりかなり広くても何ら問
題はない。また、図８（ｂ）に示すように、グランド線
９２のパターンまたは電源線９３のパターンがクロスし
ていても何ら問題はない。

【００４１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、プリント基板上の複数のＩＣ間を接続する複
数の信号線のそれぞれに対してグランド線または電源線
を２層のペアとなるように配線する、さらには複数の電
源線とグランド線どうしを２層のペアとなるように配線
するという簡単で安価に実施できる構造により、信号線
の高周波特性を良くし、プリント基板上の回路の動作周
波数を高くすることができるという優れた効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態におけるプリント基板上の
複数の回路部と電力線（電源・グランドペア線）の配置
の概略を示す平面図である。

【図２】同実施形態におけるＬＳＩ間の信号線の配線を
示す配線図である。

【図３】同実施形態におけるＬＳＩ周りの電力線（電源
・グランドペア線）とグランド線の配線を示す配線図で
ある。

【図４】同実施形態で信号線とペアのグランド線を共通
にした場合と、パスコン用電源線の配線を示す配線図で
ある。

【図５】（ａ）〜（ｄ）は同実施形態に採用される信号
線とグランド線の異なるペアの配線構造、電源線とグラ
ンド線のペアの配線構造、バイパスコンデンサの接続構
造などを示す断面図である。

【図６】同実施形態における電力線の分岐構造を示す説
明図である。

【図７】他の実施形態におけるプリント基板のペアの配
線構造を示す断面図である。

【図８】（ａ）は更に他の実施形態におけるプリント基
板のペアの配線構造を示す断面図、（ｂ）はクロスした
グランド線または電源線のパターンを示す説明図であ
る。

【図９】複数の信号線とペアで配線される共通のグラン
ド線におけるビアホールの配置を示す平面図である。

【符号の説明】

１プリント基板２高速信号回路部３Ｉ／Ｏインターフェース部４その他の回路部５電源回路部６〜１１電力線（電源・グランドペア線）２１〜２４,８１,８２ＬＳＩ２５〜２９,５１,７６,７７,９１,９４信号線３１〜３４,７１パスコン用グランド線３５〜３９,５２,５３,８６,９２グランド線４０〜４７,７３バイパスコンデンサ６１〜６４,７２パスコン用電源線７４,７５バイパスコンデンサ用のアプローチ配線８４,８５,９３電源線９５ビアホール

───────────────────────────────────────────────────── フロントページの続き (72)発明者大塚寛治東京都東大和市湖畔２丁目1074番地の38 (72)発明者岩本信徹埼玉県大宮市大字南中野395番地の１グローブコートＢ棟309号 (72)発明者今野彰埼玉県狭山市大字水野434番地の13 Ｆターム(参考） 5E338 AA03 BB75 CC01 CC04 CC06 CD02 CD08 CD13 CD14 EE11 EE13

Claims

【特許請求の範囲】

【請求項１】プリント基板上に設けられる複数のＩＣ
間を接続するための信号線が前記ＩＣのそれぞれについ
て複数ずつ設けられたプリント基板において、前記信号線のそれぞれと略同パターンの複数のグランド
線または電源線が前記信号線のそれぞれに対してプリン
ト基板を構成する絶縁層を介して一対一に対向して平行
に設けられたことを特徴とするプリント基板。
【請求項２】前記ＩＣのそれぞれの１個に接続される
前記複数の信号線に対向する前記複数のグランド線また
は電源線において、前記複数の信号線のＩＣに接続され
る端部に対向する前記グランド線または電源線の部分は
共通に接続されており、該部分にバイパスコンデンサが
接続されていることを特徴とする請求項１に記載のプリ
ント基板。
【請求項３】プリント基板上の回路は電源回路部と複
数の回路部に分けて配置されており、前記電源回路部か
ら分岐した複数の電源線とグランド線が前記複数の回路
部のそれぞれに対して接続されており、該複数の電源線
とグランド線は、略同パターンのものどうしがプリント
基板を構成する絶縁層を介して一対一に対向して平行に
設けられたことを特徴とする請求項１または２に記載の
プリント基板。
【請求項４】前記複数の回路部の内の少なくとも１つ
の回路部に対して前記電源回路部から分岐した２系統の
電源線とグランド線が接続されており、該２系統の電源
線とグランド線の内で１系統は当該回路部に設けられた
ＩＣの内部回路への電力供給に用いられ、他の１系統は
該ＩＣの外部回路への電力供給に用いられることを特徴
とする請求項３に記載のプリント基板。
【請求項５】前記電源回路部から分岐して前記複数の
回路部に接続される電源線とグランド線は、当該回路部
内で複数に分岐しており、分岐していない幹線部分の幅
が分岐した複数の配線の幅の合計以上であることを特徴
とする請求項３または４に記載のプリント基板。