JP5773452B2 - プリント配線基板及びプリント配線基板の給電配線方法 - Google Patents
プリント配線基板及びプリント配線基板の給電配線方法 Download PDFInfo
- Publication number
- JP5773452B2 JP5773452B2 JP2012534984A JP2012534984A JP5773452B2 JP 5773452 B2 JP5773452 B2 JP 5773452B2 JP 2012534984 A JP2012534984 A JP 2012534984A JP 2012534984 A JP2012534984 A JP 2012534984A JP 5773452 B2 JP5773452 B2 JP 5773452B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- lsi
- power
- lsis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0776—Resistance and impedance
- H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Description
例えば、近年では電源電圧1V、消費電力40〜50Wという超LSIも市場に投入されている。この場合、電源電流は40〜50A相当になる。1Vの印加範囲を±5%とすると許容できる電圧降下は50mV以下であるが、これを実現する設計手法を確立するのが困難なのが現状である。
給電配線に関する関連技術としては、例えば、特開平10−270862号公報、特開2005−183790号公報がある。両技術ともLSI周囲にスリットを挿入することで高周波成分を分断しEMI(Electromagnetic Interference:電磁波妨害)の抑制を狙った技術である。しかし、オンボード電源からLSIへの給電配線が示されておらず、直流電圧降下の抑制には効果がないという問題がある。
電源と、
少なくとも一つのLSIと、
前記電源から前記LSIに給電を行うための平面状の電源配線を有し、
前記電源配線に間隙を形成することにより、前記電源から前記LSIに向かう電流経路を形成する複数の部分配線パターンを設けたことを特徴とする。
また、本発明に係るプリント配線基板の給電配線方法は、
電源と、少なくとも一つのLSIと、前記電源から前記LSIに給電を行うための平面状の電源配線を有するプリント配線基板の給電配線方法であって、
前記電源配線に間隙を形成し、
前記電源から前記LSIに向かう電流経路を形成する複数の部分配線パターンを設けることを特徴とする。
図2は、本発明の第1の実施の形態に係るプリント配線基板の構成を示す図である。
図3は、間隙を広くしスター型を強調したプリント配線基板の構成を示す図である。
図4は、本発明の第1の実施の形態の動作・原理を説明するための図である。
図5は、導体材料に銅を用いた場合の配線幅に対する配線抵抗(導体抵抗)の関係を示すグラフである。
図6は、給電点と負荷点に所望の電位差を与えたときの電圧分布を示した図である。
図7は、図6の等価回路である。
図8は、配線長に対する配線抵抗の関係を示すグラフである。
図9は、本発明の第2の実施の形態の理解を容易にするための関連技術に係るプリント配線基板の構成を示す図である。
図10は、本発明の第2の実施の形態に係るプリント配線基板の構成を示す図である。
図11は、図10に示すプリント配線基板の変形例を示すものである。
図12は、図11のLSI部を拡大した図である。
最初に、本発明の特徴がより明確になるように、関連技術について図1を参照して説明する。
図1は、電源から複数のLSIへ給電する一般的な設計手法を示すものである。
図1に示すように、プリント配線基板10は、電源11と、複数のLSI12と、電源11からLSI12に給電を行うための電源配線13を有する。
近年のLSI等の半導体デバイスは高速化のため低電圧化・高密度化が進んでいる。近年、5Vや3.3Vの電源電圧から1.0Vあるいは0.9Vへと低下している。それとは逆に、LSIの処理能力は進みLSIの大規模化に至り、電源電流は増加の一途をたどっている。更に、LSIへ給電する電源電圧範囲は電源電圧に対するパーセンテージで示され、一般には±5%程度であるが、低電圧になってもこの値は変わらない。
すなわち、給電ラインで許容できる電圧降下は、電源電圧5Vで250mV以内、電源電圧1Vで50mVと許容範囲の絶対値は激減し、設計難易度は増加している。
このような状況下、図1に示すプリント配線基板10の構成では、電源配線13に電源11からLSI12への給電配線が示されていないので、電源11からLSI12に向かう電流経路を制御できない。この結果、給電時の直流電圧降下を低減することは困難である。
本発明は、上記関連技術の問題点を解決するものである。
つまり、本発明は、電子回路基板における電源(オンボード電源、DCーDCコンバータ、レギュレータ等)からLSIへ給電する電源配線(平面状配線)に対し、LSI毎あるいはLSIの電源端子毎あるいは端子ブロック毎に間隙を挿入することにより平面状配線を分断し、平面状配線特有の抵抗特性を改善することでLSIに効率よく給電することを特徴とする。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
(第1の実施の形態)
図2を参照して、本発明の第1の実施の形態に係るプリント配線基板の構成について説明する。
図2に示すように、プリント配線基板20は、電源21と、複数のLSI22と、電源21からLSI22に給電を行うための電源配線23を有する。ここで、本発明の第1の実施の形態では、電源配線23に複数の間隙24が形成されている。この点が、図1に示す関連技術に係るプリント配線基板10と大きく異なる点である。
本発明の第1の実施の形態では、電源配線23に間隙24を形成することにより、電源21からLSI22に向かう電流経路を形成する複数の部分配線パターン25を設ける。
具体的には、1つの電源21から複数のLSI22へ給電する場合、各LSI22の間に間隙24を形成し、電源21からみるとスター(星)型の配線構造になっている。
ここで、図3に、間隙24を広くしスター型を強調したプリント配線基板20の構成を示す。
図3に示されているように、電源21は一つのみ存在し、部分配線パターン25は、電源21を中心としたスター型の配線パターンを形成している。このように、電源21を中心にスター型配線にすることで、給電時の直流電圧降下を効果的に低減することができる。
ここで、電源21は、例えば、オンボード電源、DCーDCコンバータ、レギュレータなどである。
次に、図4から図8を参照して、本発明の第1の実施の形態の動作・原理について説明する。
一般に、電源配線を設計する際には、図1のように「電源プレーンを広くする」ことが必要といわれている。これは、図4で示されるとおり導体抵抗Rは、導体幅W、導体厚T、導体長L、抵抗率ρとすると、
R=ρ×L/(W×T) … (1)
で示されるとおり、配線幅が広いほど導体抵抗Rは小さくなることに由来する。ここで、一例として、図5に、導体材料に銅を用いた場合の配線幅に対する配線抵抗(導体抵抗)の関係を示す。
しかしながら、(1)式が成り立つのは、導体断面を電流が一様に流れる場合であって、図1のような電子回路(プリント配線基板10)の給電ではこの関係が成り立たない。
その理由を、図6及び図7を参照して説明する。
図6は、給電点60と負荷点61に所望の電位差を与え、そのときの電圧分布を示したものである。ここで、62は擬似LSIであり、63は配線(導体)を示している。
図7は、図6の等価回路である。
給電点60と負荷点61の間を流れる電流は、まず、最短ルート(すなわち2点間を結んだ直線上)を流れる。この最短ルート上にだけ電流が流れると周囲との電圧降下が発生するためそれを補償するように最短ルートのやや外側の経路に電流が流れだす。
同様に、更にその外側との電位差を補償するため電流が流れ、全体としては最短距離ほど電流密度70(図7の矢印参照)が高く、周囲に広がるほど電流密度70が薄くなる。
この現象は、電源投入後の瞬時に起こるのであり、実際に観測することはできないが、図7の等価回路により電流分布は計算が可能である。ここで、図7において71は抵抗を示す。
この現象を基に、配線幅をパラメータにして、配線長に対する導体抵抗(配線抵抗)をプロットしたものが図8である。
図8によると、ある配線長が短いと配線幅を広げても導体抵抗を小さくすることができないことがわかる。例えば、配線長100mmの場合を考えてみる。配線幅が50mmのとき配線抵抗は2.5mΩ、配線幅が100mmのとき配線抵抗は2.1mΩが読み取れるはずである。
式(1)に従うのであれば、配線幅が2倍になれば配線抵抗が1/2倍になるはずであるがそれには従わない。前述したとおり、式(1)は電流密度が断面に対して一様に分布している場合の関係式のためである。
本発明の第1の実施の形態によれば、LSI22毎に給電領域を分離し、電流密度を一様にすることができるため、直流電圧降下を抑制することができる。特に、電源21を中心にスター型配線にする(図3参照)ことで、給電時の直流電圧降下を効果的に低減することができる。
(第2の実施の形態)
次に、図9〜図12を参照して、本発明の第2の実施の形態に係るプリント配線基板の構成について説明する。ただし、図9は、本発明の第2の実施の形態の理解を容易にするための関連技術に係るプリント配線基板の構成を示す図である。
図9に示すように、プリント配線基板90は、電源91と、LSI92と、電源91からLSI92に給電を行うための電源配線93を有する。このように、1つの電源91から1つのLSI92に電流を供給する。
このような構成の下、LSI92の消費電力が増大しているため、前述と同様に電圧降下の問題が発生している。具体的には、図9に示すプリント配線基板90の構成では、電源配線93に電源91からLSI92への給電配線が示されていないので、電源91からLSI92に向かう電流経路を制御できない。この結果、給電時の直流電圧降下を低減することは困難である。つまり、図8に示したとおり、配線幅を広げすぎると電流密度の一様性が失われ、電圧降下が増大する。
本発明の第2の実施の形態は、このような関連技術の問題点を解決するものである。
図10〜図12を参照して、本発明の第2の実施の形態に係るプリント配線基板の構成について説明する。
図10に示すように、プリント配線基板100は、電源110と、LSI120と、電源110からLSI120に給電を行うための電源配線130を有する。ここで、本発明の第2の実施の形態では、電源配線130に複数の間隙140が形成されている。このように、電源110とLSI120とは対向するように一対のみ設けられており、一対の電源110とLSI120との間に、間隙140が線状に複数本形成され、短冊状の部分配線パターン150が形成されている。この点が、図9に示す関連技術に係るプリント配線基板90と大きく異なる点である。
本発明の第2の実施の形態では、電源配線130に線状の間隙140を複数本形成することにより、電源110からLSI120に向かう電流経路を形成する短冊状の部分配線パターン150を設ける。
このように、1つの電源110から1つのLSI120へ給電する場合に、給電配線を適正化するため、電源110とLSI120との間に短冊状の部分配線パターン150が形成する。複数の短冊状の給電配線とすることにより、短冊状の1つ1つの部分配線パターン150の電流密度が一様になり、結果として電圧降下の抑制につながる。
ここで、電源120は、例えば、オンボード電源、DCーDCコンバータ、レギュレータなどである。
図11は、図10に示すプリント配線基板100の変形例(改良例)を示すものである。
図11に示すプリント配線基板100では、間隙160によって、LSI120の電源端子170(図12参照)をも分離する点が、図11に示すプリント配線基板100と異なる。
ここで、図12は図11のLSI120の部分を拡大し、LSI120の電源端子170の分離例を示したものである。ここで、180はLSI120の端子である。
図12において、電源端子170は全て同一電源であることを想定している。LSI120の内部では全ての電源は共通に接続されているので、プリント配線基板100上で共通に接続する必要はない。
このような構成の下、短冊状に分離した電源配線130(短冊状の部分配線パターン150)に効率よく電流を分配することができる。
以上、本発明の実施の形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明技術的思想に基づく各種の変形が可能である。
本願は、2010年9月21日出願の日本国特許出願2010−210462を基礎とするものであり、同特許出願の開示内容は全て本願に組み込まれる。
Claims (7)
- 電源と、
複数個のLSIと、
前記電源から前記LSIに給電を行うための平面状の電源配線を有し、
前記電源配線に複数の間隙を形成することにより、前記電源から前記LSIに向かう電流経路を形成する複数の部分配線パターンを設け、
前記間隙は、前記複数の部分配線パターンの各々の電流密度が部分配線パターンの幅方向の断面で互いに一様になるように形成されており、
前記間隙は、前記複数のLSIの中の隣接する一対のLSIの間に形成され、
前記部分配線パターンは前記LSI毎にそれぞれ設けられていることを特徴とするプリント配線基板。 - 前記電源は一つのみ存在し、
前記複数の部分配線パターンは、前記電源を中心としたスター型の配線パターンを形成していることを特徴とする請求項1に記載のプリント配線基板。 - 1つの電源と、
前記電源と対向するよう設けられた1つのLSIと、
前記電源から前記LSIに給電を行うための平面状の電源配線を有し、
前記電源と前記LSIとの間に間隙を線状に複数本形成することにより、前記電源から前記LSIに向かう電流経路を形成する複数の部分配線パターンを設け、
前記間隙は、前記複数の部分配線パターンの各々の電流密度が部分配線パターンの幅方向の断面で互いに一様になるように形成されていることを特徴とするプリント配線基板。 - 前記複数の部分配線パターンは、短冊状の配線パターンを形成していることを特徴とする請求項3に記載のプリント配線基板。
- 前記LSIは複数の電源端子を有し、
前記間隙は、前記複数の電源端子を分離するように形成されていることを特徴とする請求項3又は4に記載のプリント配線基板。 - 前記電源は、オンボード電源、DCーDCコンバータ又はレギュレータであることを特徴とする請求項1から5のいずれか1項に記載のプリント配線基板。
- 電源と、複数個のLSIと、前記電源から前記LSIに給電を行うための平面状の電源配線を有するプリント配線基板の給電配線方法であって、
前記電源配線に複数の間隙を形成し、
前記電源から前記LSIに向かう電流経路を形成する複数の部分配線パターンを設け、前記間隙は、前記複数の部分配線パターンの各々の電流密度が部分配線パターンの幅方向の断面で互いに一様になるように形成されており、
前記間隙は、前記複数のLSIの中の隣接する一対のLSIの間に形成され、
前記部分配線パターンは前記LSI毎にそれぞれ設けられていることを特徴とするプリント配線基板の給電配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012534984A JP5773452B2 (ja) | 2010-09-21 | 2011-08-30 | プリント配線基板及びプリント配線基板の給電配線方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010210462 | 2010-09-21 | ||
JP2010210462 | 2010-09-21 | ||
JP2012534984A JP5773452B2 (ja) | 2010-09-21 | 2011-08-30 | プリント配線基板及びプリント配線基板の給電配線方法 |
PCT/JP2011/070096 WO2012039269A1 (ja) | 2010-09-21 | 2011-08-30 | プリント配線基板及びプリント配線基板の給電配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012039269A1 JPWO2012039269A1 (ja) | 2014-02-03 |
JP5773452B2 true JP5773452B2 (ja) | 2015-09-02 |
Family
ID=45873758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012534984A Expired - Fee Related JP5773452B2 (ja) | 2010-09-21 | 2011-08-30 | プリント配線基板及びプリント配線基板の給電配線方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8982576B2 (ja) |
JP (1) | JP5773452B2 (ja) |
WO (1) | WO2012039269A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9468090B2 (en) * | 2012-10-29 | 2016-10-11 | Cisco Technology, Inc. | Current redistribution in a printed circuit board |
DE102014207596A1 (de) | 2014-04-23 | 2015-10-29 | Zf Friedrichshafen Ag | Mehrfunktionale Hochstromleiterplatte |
JP6227130B2 (ja) * | 2014-05-22 | 2017-11-08 | 三菱電機株式会社 | 電動モータ用制御装置 |
JP2018107307A (ja) | 2016-12-27 | 2018-07-05 | 富士通株式会社 | プリント基板及び電子装置 |
US11950377B1 (en) * | 2022-04-15 | 2024-04-02 | Cellink Corporation | Flexible interconnect circuits for battery packs |
CN115345124A (zh) * | 2022-10-13 | 2022-11-15 | 井芯微电子技术(天津)有限公司 | 电流密度优化方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270862A (ja) * | 1997-03-24 | 1998-10-09 | Nec Corp | Emi抑制多層プリント基板 |
JP2001085805A (ja) * | 1999-09-17 | 2001-03-30 | Kyoden:Kk | プリント基板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183790A (ja) | 2003-12-22 | 2005-07-07 | Denso Corp | プリント配線基板 |
US7418779B2 (en) * | 2005-02-03 | 2008-09-02 | International Business Machines Corporation | Method for balancing power plane pin currents in a printed wiring board using collinear slots |
JP4689461B2 (ja) * | 2005-12-26 | 2011-05-25 | 富士通株式会社 | プリント基板 |
JP5079378B2 (ja) | 2007-04-16 | 2012-11-21 | 日本写真印刷株式会社 | 携帯機器 |
-
2011
- 2011-08-30 JP JP2012534984A patent/JP5773452B2/ja not_active Expired - Fee Related
- 2011-08-30 US US13/821,895 patent/US8982576B2/en not_active Expired - Fee Related
- 2011-08-30 WO PCT/JP2011/070096 patent/WO2012039269A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270862A (ja) * | 1997-03-24 | 1998-10-09 | Nec Corp | Emi抑制多層プリント基板 |
JP2001085805A (ja) * | 1999-09-17 | 2001-03-30 | Kyoden:Kk | プリント基板 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012039269A1 (ja) | 2014-02-03 |
US20130170155A1 (en) | 2013-07-04 |
WO2012039269A1 (ja) | 2012-03-29 |
US8982576B2 (en) | 2015-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5773452B2 (ja) | プリント配線基板及びプリント配線基板の給電配線方法 | |
US9326370B2 (en) | Printed circuit board | |
CN112783246B (zh) | 半导体设备和功率管理ic | |
US8441807B2 (en) | Electronic circuit | |
JP2005051248A (ja) | 集積回路上の電力格子配置技術 | |
JP6108887B2 (ja) | 半導体パッケージ及びプリント回路板 | |
JP6355302B2 (ja) | プリント回路板、プリント配線板及び電子機器 | |
JP2007096212A (ja) | 電気部品の電源ピンへの給電装置 | |
TW202031106A (zh) | 多層印刷基板 | |
JP2015149336A (ja) | プリント回路板 | |
US20090184778A1 (en) | Substrate having a structure for suppressing noise generated in a power plane and/or a ground plane, and an electronic system including the same | |
EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
JP2010183042A (ja) | 配線基板 | |
US7405919B2 (en) | Electronic circuit having transmission line type noise filter | |
US20120188729A1 (en) | Printed circuit board and manufacturing method thereof | |
US10251294B2 (en) | Power supply structure | |
JP2006302944A (ja) | 多層プリント配線基板 | |
JP2013236360A (ja) | プリント基板およびその設計手法 | |
JP6871752B2 (ja) | プリント回路基板及びプリント回路装置 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP2008227076A (ja) | 半導体装置 | |
JP5742235B2 (ja) | 接続部品 | |
CN112420689B (zh) | 集成电路 | |
WO2024079979A1 (ja) | 配線、および電子機器 | |
JP2009224631A (ja) | プリント回路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140613 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140728 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5773452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |