JPH10270862A - Ｅｍｉ抑制多層プリント基板 - Google Patents

Abstract

(57)【要約】 【課題】ＩＣやＬＳＩなどの複数の回路素子を搭載する
多層プリント基板であって、省スペースかつ電磁ノイズ
発生を大幅に低減し得るものを提供する。 【解決手段】搭載される回路素子をその動作速度に応じ
て、例えば、高速ＩＣ／ＬＳＩ３_H、中速ＩＣ／ＬＳＩ
３_M、低速ＩＣ／ＬＳＩ３_Lに分類する。多層プリント基
板の電源層を、高速、中速及び低速ＩＣ／ＬＳＩ３_H,３
_M,３_Lの別に応じて、高速用、中速用及び低速用の電源
パターン１_H,１_M,１_Lに分け、各電源パターン１_H,１_M,
１_Lの間は、相互に高周波的に分離するような電源配線
パターン２によって接続する。各ＩＣ／ＬＳＩ３_H,３_M,
３_Lにはデカップリングコンデンサ４を接続し、さら
に、電源層をはさむ上下両側の絶縁層は、電源配線パタ
ーン２の高周波インピーダンスＺを高めるために、磁性
体を混合した絶縁材で構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタ、集
積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの回路
素子が搭載され、これら回路素子に給電するための電源
層を有する多層プリント基板に関し、特に、ＥＭＩ（El
ectromagnetic Interference; 電磁波妨害）を抑制でき
る多層プリント基板に関する。

【０００２】

【従来の技術】トランジスタ、ＩＣ、ＬＳＩなどの回路
素子が搭載されたプリント基板がこれら回路素子の動作
時に電磁ノイズを発生することは、よく知られている。
プリント基板が発生する電磁ノイズは、その低減のため
の適切な処置を行わないと、そのプリント基板を含む電
子機器自身に、あるいは他の電子機器における誤動作の
原因となり得る。

【０００３】このような電磁ノイズの中で特に大きなウ
ェートを占めるのは、コモンモードと言われる、回路の
寄生容量や寄生相互インダクタンスによって流れる電流
（廻り込み電流）や電源供給線に流れ込む高周波電流に
よる放射である。これらの電磁ノイズに対しては、その
発生機構が複雑なため、その発生源に近い所での有効な
対策方法がなかった。そのため、従来は、この種の電磁
ノイズに対し、電子機器全体を金属筐体で覆って電磁遮
蔽を行う対策がとられている。

【０００４】また、高周波電源電流による放射を防ぐた
めに、その発生源であるＩＣやＬＳＩなどの回路素子の
近傍にデカップリングコンデンサを配置することがよく
行われている。これは、プリント基板に搭載されたＩＣ
／ＬＳＩのスイッチング動作に伴って電源層に流れる高
周波電源電流を、そのＩＣ／ＬＳＩ近傍でデカップリン
グコンデンサを介してグランド（接地）にバイパスさせ
るとともに、ＩＣ／ＬＳＩのスイッチング動作に伴うＩ
Ｃ／ＬＳＩの電源端子部の電圧変動を抑制するためのも
のである。

【０００５】ところで、信号配線のための配線パターン
（信号層）とは別の層としてグランド（接地）層や電源
層が積層される多層プリント基板では、その多くのもの
において、各回路素子への電源供給線となる電源層は、
全面導電膜の層、すなわち全面平板の電源層として構成
されている。このように電源層を構成することにより、
電流の流れる面を最大にして電源供給線の抵抗値を小さ
くし、直流電源電圧変動を抑圧する効果を得ている。

【０００６】しかしながら、全面導体膜として形成され
た電源層を有する従来の多層プリント基板では、設計者
が、ＩＣ／ＬＳＩの動作に伴いデカップリングコンデン
サを介して電源層に流れ込む高周波電源電流をコントロ
ールできない、という問題がある。このような多層プリ
ント基板の場合、電源層のインピーダンスが小さいこと
から、多層プリント基板上に搭載されたあるＩＣ／ＬＳ
Ｉに流れる高周波電源電流は、そのＩＣ／ＬＳＩの近傍
に配置したデカップリングコンデンサだけでなく、その
他のＩＣ／ＬＳＩの近傍に配置したデカップリングコン
デンサにも流れ込むことになる。そのため、多層プリン
ト基板全体では、高周波電源電流の分布は、非常に複雑
であって解析が困難であり、その結果、ＩＣやＬＳＩな
どの回路素子ごとに配置するデカップリングコンデンサ
の容量値を最適値に決定することができなかった。ま
た、電源層に流れ込んだ高周波電源電流は、電源層自身
が全面平板となっているため、その経路が複雑であり、
場合によっては、大きなループを形成し、電磁放射やイ
ミュニティ劣化の要因になるという問題があった。

【０００７】そこで本願出願人は、先に、全面平板の電
源層を配線化して高周波電流をコントロールできるよう
にした多層プリント基板を発明し、特願平８−１３７９
０４として出願した。図５は、特願平８−１３７９０４
の多層プリント基板を説明する図であって、電源層での
導体パターンを示す図である。

【０００８】図５に示す多層プリント基板５１では、主
幹となる導体部である幹線パターン５２と、この幹線パ
ターン５２から分岐した多数の櫛形状やつづら折り（ジ
グザグ）状の分枝５５とからなる導体パターン（図示斜
線部）によって、電源層を構成している。そして、各分
枝５５の先端に回路素子（ＩＣ）５３を配置して、幹線
パターン５２及び分枝５５を介して各回路素子（ＩＣ）
５３が給電されるようにしている。また、回路素子（Ｉ
Ｃ）５３ごとにその給電点の近傍にデカップリングコン
デンサ５４が設けられている。デカップリングコンデン
サ５４は、幹線パターン５２と分枝５５との接続点にも
設けられている。なお、電源層自体は、多層プリント基
板のいくつかある導体層の中ほどに位置し、回路素子
（ＩＣ）５３やデカップリングコンデンサ５４は、多層
プリント基板の表面（部品面）に実装されている。この
多層プリント基板では、分枝５５がインピーダンス（イ
ンダクタンス）付加回路として機能するので、ディスク
リートのインダクタンス素子を用いることなく、各回路
素子への電源回路に比較的大きな値のインダクタンスを
確保することができる。このため、あるＩＣ／ＬＳＩの
動作に伴って、周辺にある別のＩＣ／ＬＳＩに対応する
デカップリングコンデンサに流れ込む高周波電源電流を
従来の多層プリント基板に比べて小さくできる。また、
電源層に廻り込む電流の経路を設計者が特定でき、高周
波電源電流の発生源であるＩＣ／ＬＳＩごとに最適なデ
カップリングコンデンサの容量値を決定できる。最適な
容量値を決定できることにより、ＩＣ／ＬＳＩ電源端子
部の交流電圧変動を小さくすることが容易であり、ＩＣ
／ＬＳＩの動作の安定化が図られる。

【０００９】さらに、特願平８−１３７９０４に示す多
層プリント基板では、電源層をはさむ上下両側の絶縁材
を磁性体を含む絶縁材で形成することにより、電源層の
インピーダンスがさらに大きくなり、上記の効果をより
一層高めることができる。

【００１０】結局、特願平８−１３７９０４の多層プリ
ント基板では、電源層のインピーダンス付加回路による
配線化によって、デカップリングコンデンサのフィルタ
効果を高めるようにしたため、放射ノイズを抑制するこ
とができ、これに電源層の上下両側の絶縁材を磁性体を
含む絶縁材で形成することと相俟って、多層プリント基
板からの電磁放射を大幅に抑制することができる。

【００１１】

【発明が解決しようとする課題】しかしながら、特願平
８−１３７９０４の多層プリント基板には、電源層の配
線化方法が複雑であって、限られた領域で最大限のイン
ダクタンスが得られるような配線方法の実現には、櫛歯
状やジグザグ状の導体パターンを形成するための領域確
保が必要であって、実装密度の高いプリント基板におい
ては、配線のための十分な領域が確保できないことがあ
るという問題点がある。

【００１２】本発明は、以上の点に鑑みてなされたもの
で、プリント基板上のＩＣやＬＳＩなどの回路素子の配
置及び電源層の配線化（パターン形状）の方法を工夫す
ることにより、省スペースであってかつ電磁ノイズ発生
を大幅に低減し得る多層プリント基板を提供することを
目的とする。

【００１３】また、本発明の他の目的は、あるＩＣ／Ｌ
ＳＩから電源層に廻り込んで放射の原因となる高周波電
源電流の、他のＩＣ／ＬＳＩへの拡散を抑制でき、また
搭載されたＩＣやＬＳＩの動作の安定化を可能とする多
層プリント基板を提供することにある。

【００１４】

【課題を解決するための手段】本発明の多層プリント基
板は、複数の回路素子を搭載し、グランド層と信号層と
回路素子に電源電圧を供給するための電源層とがそれぞ
れ絶縁材を介して積層された多層プリント基板におい
て、各回路素子は、その動作速度に応じて複数のグルー
プに分類され、グループごとに多層プリント基板におけ
る搭載領域が決定され、電源層では、グループごとに電
源パターンが形成され、異なるグループに対応する電源
パターン間が、当該電源パターン間を高周波的に分離す
る電源配線パターンによって接続している。

【００１５】すなわち本発明では、電磁放射ノイズの発
生源であるＩＣやＬＳＩなどの回路素子を、その回路素
子の動作速度（高周波電源電流の大きさ）に応じてグル
ープに分類し、各グループごとにプリント基板上に配置
することにより、大きな高周波電源電流を発生する高速
動作の回路素子、それよりやや低い周波数の電源電流を
発生する回路素子、さらにそれより低い周波数の電源電
流を発生する低速の回路素子といった形で、周波数帯域
により、回路素子群を物理的な実装配置で区分けする。
回路素子の分類は、例えば高速、中速、低速とに分けら
れるが、上記３段階に分類することに制限されるもので
はなく、基板の実装密度等の条件に応じ、数段階に分類
してもよい。また、電源層では、回路素子の各分類、す
なわち、動作速度の分類ごとに高周波的に分離された電
源パターンが形成されるように、銅箔などで導体パター
ンを形成する。すなわち、高周波電源電流の大きな高速
のＩＣやＬＳＩから電源層に流れ込む高周波電源電流
が、より低い周波数のＩＣやＬＳＩの搭載領域側に拡散
しないように電源パターンを構成する。

【００１６】電磁ノイズ放射は、一般に、ノーマルモー
ドの放射とコモンモードの放射とに分類され、その放射
エネルギーは、ノーマルモード放射の場合は周波数の２
乗の関数として表され、コモンノード放射の場合には周
波数に比例する。いずれの場合であっても、周波数が高
い程、放射レベルが大きくなる。本発明では、高周波成
分を含む電流をアイソレート（分離）することによっ
て、電磁ノイズの放射レベルを抑えているのである。

【００１７】本発明では、相対的に動作速度の高い回路
素子のグループが多層プリント基板の中央部に配置し、
相対的に動作速度の低い回路素子のグループが、順次、
多層プリント基板の周辺部に向って側に配置するように
することが好ましい。このように構成することにより、
基板の周辺部側に取り付けられた外部コネクタ（Ｉ／Ｏ
ポート等）から大きな高周波電源電流が流出することが
防止され、大きな電磁放射ノイズの要因となる高周波電
流が接続ケーブル上を伝搬することを阻止することがで
きる。上述したように電磁ノイズの放射レベルが周波数
が高い程大きくなることから、中央部に高速の回路素子
を配置することによって、ノイズの原因となる高周波電
源電流を封じ込めることができる。すなわち、高い周波
数の電源電流を有するＩＣやＬＳＩを基板上の中央部に
隔離することによって、これら高速のＩＣやＬＳＩから
発生する大きな高周波電源電流の基板外部への流出を阻
止することができる。

【００１８】本発明では、グループごとの電源パターン
間の上述した高周波的な分離を効果的なものとするため
に、直流電圧降下の許容値の範囲内で高周波インピーダ
ンスＺを高めるように電源配線パターンをパターニング
することが好ましい。

【００１９】また本発明では、電源層のインピーダンス
Ｚを高めるために、電源層を直接はさむ上下両側の前記
絶縁材を、磁性体を含む磁性体混合絶縁材で形成するこ
とが好ましい。さらに本発明では、電源層をはさんで両
側にそれぞれグランド層を配置し、スルーホール及びヴ
ィアホールを除く孔を含まない全面平板の導電膜によっ
てグランド層を構成することが好ましい。このように構
成は、信号線のリターンパス、すなわち信号の帰路電流
のルートを最短に確保する意味で望ましい。さらにま
た、各回路素子の近傍にデカップリングコンデンサを配
置し、各回路素子からの電磁放射ノイズの原因となる高
周波電源電流がこのデカップリングコンデンサによって
グランドにバイパスされるようにすることが望ましい。

【００２０】

【発明の実施の形態】次に、本発明の好ましい実施の形
態について図面を参照して説明する。図１は本発明の実
施の一形態の多層プリント基板の構成を示す断面図、図
２は図１の多層プリント基板での電源層の導体パターン
の一例を示す平面図である。

【００２１】この多層プリント基板は、５層の信号層
５、２層のグランド層６及び１層の電源層７の合計８層
の導体層を有し、各導体層が絶縁材８あるいは磁性体混
合絶縁材９を介して積層した８層プリント基板である。
具体的には、図示下方から上方に向け、信号層５、絶縁
材８、グランド層６、磁性体混合絶縁材９、電源層７、
磁性体混合絶縁材９、グランド層６の順で積層し、さら
に、その上に、絶縁材８及び信号層５がそれぞれ４層ず
つ交互に積層している。ここで、絶縁材８には、例えば
ガラス−エポキシなどの、誘電特性のみを有する材料が
使用されている。一方、電源層７を上下にはさむ絶縁材
料層である磁性体混合絶縁材９には、磁性体を分散させ
た絶縁材料が使用される。磁性体としては、例えば、セ
ンダストやフェライトの粉砕物が使用でき、絶縁材料と
しては、ガラス−エポキシなどが使用できる。ただし、
センダスト自体は金属材料なので、分散量を調節し、磁
性体混合絶縁材９として絶縁性能が保たれるようにす
る。

【００２２】さて、この多層プリント基板には、回路素
子として複数のＩＣやＬＳＩが搭載される。ここでこれ
ら回路素子をその動作速度に応じて、高速、中速及び低
速の３種類に分類する。動作速度は、回路素子の内部動
作クロック周波数を基準にして分類してもよいが、本発
明の目的が電磁ノイズの発生量を減らしまた高周波電源
電流を減らすことであることにより、高周波電源電流の
周波数を考慮した動作時の高周波電源電流の大きさによ
って分類してもよい。このようにして動作速度に応じて
分類した回路素子を、それぞれ、高速ＩＣ／ＬＳＩ
３_H、中速ＩＣ／ＬＳＩ３_M、低速ＩＣ／ＬＳＩ３_Lとす
る。

【００２３】電源層７には銅箔による導体パターンが形
成されており、図２に示すように、この導体パターン
は、高速ＩＣ／ＬＳＩ３_Hに給電する部分の電源パター
ン１_Hと、中速ＩＣ／ＬＳＩ３_Mに給電する部分の電源パ
ターン１_Mと、低速ＩＣ／ＬＳＩ３_Lに給電する部分の電
源パターン１_Lと、これら各電源パターン１_H,１_M,１_Lの
間を接続する電源配線パターン２とによって構成されて
いる。図示したものでは、多層プリント基板の中央部に
高速用の電源パターン１_Hが矩形に形成されており、そ
の外側にロの字型に中速用の電源パターン１_Mが形成さ
れている。これら電源パターン１_H,１_Mの間は、帯状の
導体パターンをつづら折れ状にパターン形成して高周波
電源電流に対するインピーダンスを高めた電源配線パタ
ーン２によって接続している。中速用の電源パターン１
_Mの外側には、多層プリンタ基板の外周に沿ってかつ電
源パターン１_Mを囲むように、ロの字型に低速用の電源
パターン１_Lが形成されている。中速用と低速用の電源
パターン１_M,１_Lの間も、つづら折れ状にパターン形成
されて高周波電源電流に対するインピーダンスを高めた
電源配線パターン２で接続している。この多層プリンタ
基板への外部電源からの給電は、図示矢印で示すよう
に、低速用の電源パターン１_Lの部分にまず行われるよ
うになっている。

【００２４】高速、中速及び低速の各ＩＣ／ＬＳＩ３_H,
３_M,３_Lは、電源層７ではなく、それぞれ、多層プリン
ト基板の部品面（表面）であって、高速用、中速用及び
低速用の電源パターン１_H,１_M,１_Lに対応する領域に実
装され、多層プリント基板に形成されたヴィアホールを
介して、対応する電源パターン１_H,１_M,１_Lに接続して
いる。また、部品面においては、各ＩＣ／ＬＳＩ３_H,３
_M,３_Lに近接してデカップリングコンデンサ４が実装さ
れている。このデカップリングコンデンサ４は、ヴィア
ホールを介し、各ＩＣ／ＬＳＩ３_H,３_M,３_Lの給電点と
グランド層６とをを高周波的に接続し、各ＩＣ／ＬＳＩ
３_H,３_M,３_Lからの高周波電源電流をグランド（接地）
側にバイパスしている。なお、グランド層６は、多層プ
リント基板による部品実装に不可欠となるヴィアホール
あるいはスルーホール以外の孔を含まず、また、線状の
導体パターンを含まない、全面平板構成の導電膜として
形成されている。このようにグランド層６を形成するこ
とにより、信号線のリターンパス、すなわち信号の帰路
電流のルートを最短に確保している。

【００２５】本実施の形態では、各電源パターン１_H,１
_M,１_L間を、直流電圧降下を許容値以内に抑えつつプリ
ント基板全体に直流を分配する範囲内で高周波インピー
ダンスを高くすることを目的とする電源配線パターン２
で接続することにより、各電源パターン１_H,１_M,１_L間
を高周波的に分離し、ある電源パターンの範囲内で発生
する高周波電源電流が他の電源パターンの範囲に拡散す
ることを防いでいる。特に、多層プリント基板の中央部
を高速ＩＣ／ＬＳＩ３_Hの領域とし、その外側に、順
次、中速用、低速用の領域を配することによって、高周
波電源電流の大きな高速ＩＣ／ＬＳＩからの流出する高
周波電源電流が低速側に拡散するのを防ぎ、多層プリン
ト基板上の外周に沿って取り付けられたＩ／Ｏポートな
どの外部コネクタに大きな高周波電源電流が流れるのを
防いでいる。その結果、高速ＩＣ／ＬＳＩから発生する
大きな高周波電流が外部コネクタを介して接続ケーブル
に流れ、この高周波電流が大きな電磁放射ノイズの要因
になることを阻止している。

【００２６】さて、本実施の形態の多層プリント基板で
は、電源層７をはさむ上下の絶縁層として磁性体混合絶
縁層９を用いることにより、非磁性の絶縁材を用いる場
合に比べ、電源層７の線路インピーダンス、特に電源配
線パターン２の線路インピーダンスを高めることができ
る。なお、グランド層６や各信号層５については、一般
的には線路インピーダンスが小さい方が好ましいから、
電源層７を上下にはさむ２つの絶縁層以外の各層間絶縁
層には、非磁性の絶縁材を用いることが好ましい。ま
た、電源層７とグランド層６をはさむ絶縁層（この場
合、磁性体混合絶縁材９）には、電源層７での線路イン
ピーダンスを高めるという観点から、比較的誘電率の小
さい材料を使用することが好ましい。

【００２７】図３は、このように構成した多層プリント
基板における、搭載されたＩＣ／ＬＳＩ３への電源回路
の等価回路を示している。ＩＣ／ＬＳＩ３は、電源層７
による電源供給線とグランド層６による接地との間を接
続するように搭載されており、ＩＣ／ＬＳＩ３の近傍に
はデカップリングコンデンサ４を配置している。このよ
うな構成では、電源層７での高インピーダンスの電源配
線パターン２により、ＩＣ／ＬＳＩ動作に伴って電源供
給線に流れ込む高周波電源電流は、低インピーダンスの
デカップリングコンデンサ４側に流れ込みグランドにバ
イパスされる。このため、多層プリント基板からの電磁
放射を大きく抑制することができる。したがって、本実
施の形態の多層プリント基板を用いれば、従来の金属筐
体から外部へもれる電磁放射を十分抑制でき、場合によ
っては金属筐体をも不要にできる。

【００２８】ここで、電源層７において各電源パターン
１_H,１_M,１_Lの領域間を接続する電源配線パターン２の
好ましい形状について、図４を用いて検討する。電源層
７は、コア材１０の上に銅箔からなる導体パターン１１
により形成されており、上下を磁性体混合絶縁材９によ
ってはさまれている。この条件で、導体パターン１１の
線路インピーダンスと磁性体の厚さ（断面積）との間に
は、 Ｌ＝Φ／Ｉ＝（ｎＢＳ）／Ｉ …(1) の関係が成立する。ここで、Ｌは線路のインダクタン
ス、Φは磁束、Ｉは直流電流、ｎは配線の巻数、Ｂは磁
束密度、Ｓは磁束が交差する面積を表す。電源層の導体
パターン１１では立体交差（ジャンパ）を認めないとす
ると、ｎは、ｎ＝１と一定である。磁束密度Ｂは、使用
される磁性材料の特性によって決定するので、各ＩＣ／
ＬＳＩに供給する直流電流で飽和しない範囲で、できる
だけ大きな飽和磁束密度が望ましい。したがって、イン
ダクタンスＬを大きくするためには、磁束が交差する電
源配線パターン（導体パターン１１）の断面積Ｓ（配線
厚と配線幅のアスペクト比）が大きい程効果がある。

【００２９】また、上述の実施の形態では、電源配線パ
ターン２の平面形状は、直角の角部（コーナ）を有する
ように帯状の導体パターンをつづら折れ状にパターン形
成し、これによって電源配線パターン２の実質的な配線
長が長くなり、その高周波インピーダンス（インダクタ
ンス）が大きくなるようにしているが、電源配線パター
ン２の平面形状はこれに限定されるものではない。各動
作速度に対応して低インピーダンスの領域としてパター
ン形成される電源パターンに対し、十分なインピーダン
スを有するような形状であれば、任意の形状とすること
ができる。ただし、電源層に廻り込む電流の径路を適切
に制御するという要求からは、電源配線パターンのイン
ダクタンスやインピーダンスを正確に推定できるような
形状に設計することが好ましい。

【００３０】以上、本発明の実施の形態について説明し
たが、本発明は上述した形態に限定されるものではな
い。特に、各動作速度のグループごとの領域の配置や、
多層プリント基板の層数や層構成は、上述したものに限
定されるものではない。

【００３１】

【発明の効果】以上説明したように本発明は、多層プリ
ント基板に搭載される回路素子をその動作速度に応じて
グループに分類し、高インピーダンスの電源配線パター
ンを介して高周波的に分離した電源パターンがそれぞれ
のグループに対応するようにして、グループごとに回路
素子が基板上に実装されるような構成とすることによ
り、各グループの回路素子からの高周波電源電流を各電
源パターン内に隔離でき、他への流出を防ぐことがで
き、電磁ノイズの発生を大幅に抑制できるという効果が
ある。また、グループごとに分離するため、電源層にお
いて高インピーダンス配線を形成するための領域を小さ
くすることができ、このため、高密度実装基板において
も、回路素子の動作に伴う高周波電源電流を小さくでき
る。さらに、電源層に廻り込む電流の経路を設計者が特
定でき、高周波電源電流の発生源である回路素子ごと
に、デカップリングコンデンサの最適な容量値を決定で
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の一形態の多層プリント基板の構
成を示す断面図である。

【図２】本発明の実施の一形態の多層プリント基板にお
ける電源層の導体パターンの一例を示す平面図である。

【図３】電源層及び各回路素子によって構成される電源
回路の等価回路の一例を示す回路図である。

【図４】電源層とその上下の磁性体混合絶縁材との関係
を模式的に示す斜視図である。

【図５】従来の多層プリント基板における電源層の導体
パターンの一例を示す平面図である。

【符号の説明】

１_H,１_M,１_L 電源パターン ２ 電源配線パターン ３ ＩＣ／ＬＳＩ ３_H 高速動作ＩＣ／ＬＳＩ ３_M 中速動作ＩＣ／ＬＳＩ ３_L 低速動作ＩＣ／ＬＳＩ ４,５４ デカップリングコンデンサ ５ 信号層 ６ グランド（接地）層 ７ 電源層 ８ 絶縁材 ９ 磁性体混合絶縁材 １０ コア材 １１ 導体パターン ５１ 多層プリント基板 ５２ 幹線パターン ５３ 回路素子（ＩＣ） ５５ 分枝

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 芳嗣 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 齋藤 光雄 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 金子 俊之 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数の回路素子を搭載し、グランド層と
   信号層と前記回路素子に電源電圧を供給するための電源
   層とがそれぞれ絶縁材を介して積層された多層プリント
   基板において、 前記各回路素子は、その動作速度に応じて複数のグルー
   プに分類され、前記グループごとに前記多層プリント基
   板における搭載領域が決定され、 前記電源層では、前記グループごとに電源パターンが形
   成され、異なる前記グループに対応する前記電源パター
   ン間が、当該電源パターン間を高周波的に分離する電源
   配線パターンによって接続していることを特徴とする多
   層プリント基板。
2. 【請求項２】 相対的に動作速度の高い前記回路素子の
   グループが前記多層プリント基板の中央部に配置し、相
   対的に動作速度の低い前記回路素子のグループが、順
   次、前記多層プリント基板の周辺部に向って配置してい
   る請求項１に記載の多層プリント基板。
3. 【請求項３】 前記電源配線パターンは、直流電圧降下
   の許容値の範囲内で高周波インピーダンスを高めるよう
   にパターニングされている請求項１または２に記載の多
   層プリント配線基板。
4. 【請求項４】 前記電源層の上下両側の前記絶縁材が、
   磁性体を含む磁性体混合絶縁材で形成されている、請求
   項１乃至３いずれか１項に記載の多層プリント基板。
5. 【請求項５】 前記電源層をはさんで両側にそれぞれ前
   記グランド層が配置している請求項１乃至４いずれか１
   項に記載の多層プリント基板。
6. 【請求項６】 前記グランド層が、スルーホール及びヴ
   ィアホールを除く孔を含まない全面平板の導電膜からな
   る、請求項５に記載の多層プリント基板。
7. 【請求項７】 前記各回路素子の近傍にデカップリング
   コンデンサが配置されている請求項１乃至６いずれか１
   項に記載の多層プリント基板。