JPH10303568A - 多層プリント基板の配線構造 - Google Patents

多層プリント基板の配線構造

Info

Publication number
JPH10303568A
JPH10303568A JP9109330A JP10933097A JPH10303568A JP H10303568 A JPH10303568 A JP H10303568A JP 9109330 A JP9109330 A JP 9109330A JP 10933097 A JP10933097 A JP 10933097A JP H10303568 A JPH10303568 A JP H10303568A
Authority
JP
Japan
Prior art keywords
power supply
circuit board
multilayer printed
printed circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9109330A
Other languages
English (en)
Other versions
JP2988431B2 (ja
Inventor
Shiro Yoshida
史郎 吉田
Hirokazu Toya
弘和 遠矢
Yoshitsugu Okada
芳嗣 岡田
Yuzo Shimada
勇三 嶋田
Toshiyuki Kaneko
俊之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9109330A priority Critical patent/JP2988431B2/ja
Publication of JPH10303568A publication Critical patent/JPH10303568A/ja
Application granted granted Critical
Publication of JP2988431B2 publication Critical patent/JP2988431B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 多層プリント基板の配線構造からの電磁ノイ
ズの放射を低減させる。 【解決手段】 多層プリント配線1の電源層3には電源
供給線4が形成され、グラウンド層10にはグラウンド
線11が形成されている。電源供給線4とグラウンド線
11との間には、スルーホール9,16を介してデカッ
プリングコンデンサ8や回路素子(不図示)が接続され
ている。電源供給線4は、電源装置(不図示)が接続さ
れる電源供給端子5を有する幹配線6と、細線状に形成
されてインダクタとして機能する複数の枝配線7とによ
り構成され、枝配線7の先端に前記のスルーホール9が
設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層プリント基板
の配線構造に関する。さらに詳しくは、トランジスタ、
IC(集積回路)、LSI(大規模集積回路)等の回路
素子が搭載された多層プリント基板の配線構造に関す
る。
【0002】
【従来の技術】トランジスタ、IC、LSI等の回路素
子が搭載された多層プリント基板の配線構造では、回路
素子から発生した高周波電流や、多層プリント基板の回
路が有する寄生容量や寄生相互インダクタによって流れ
る廻り込み電流等のいわゆるコモンモードによって、電
磁ノイズが放射される。一方、回路素子のスイッチング
動作に起因して回路素子の電源端子部に電圧変動が発生
すると、回路素子の誤作動を引き起こすおそれがある。
そこで、従来は、図9に示す回路配線の構成によって上
記の問題の解決を図っていた。
【0003】図9は、従来の多層プリント基板の配線構
造における等価回路図である。
【0004】図9に示すように、従来の多層プリント基
板の配線構造101では、発生する高周波電流の大きさ
が互いに異なる回路素子102a,102b,102c
が、それぞれ電源供給線103およびグラウンド線10
4に並列に接続されている。発生する高周波電流は、回
路素子102aが一番大きく、次いで回路素子102
b、その次に回路素子102cである。電源供給線10
3は多層プリント基板の電源層(不図示)に形成され、
グラウンド線104は多層プリント基板のグラウンド層
(不図示)に形成されている。なお、電源層は、導電膜
層が基板の全面に渡って形成され、平板状に構成されて
いる。また、多層プリント基板の配線構造101には、
電源装置106から電源が供給されている。
【0005】さらに、各回路素子102a,102b,
102cの近傍には、各回路素子から発生する高周波電
流の大きさに対応する容量を備えたデカップリングコン
デンサ105a,105b,105cが、電源供給線1
03およびグラウンド線104に配線されている。各デ
カップリングコンデンサの容量は、デカップリングコン
デンサ105aが一番大きく、次いでデカップリングコ
ンデンサ105b、その次にデカップリングコンデンサ
105cである。なお、デカップリングコンデンサ10
5a,105b,105cにおけるインピーダンスは容
量の大きさに反比例するため、デカップリングコンデン
サ105aにおけるインピーダンスが一番小さく、次い
でデカップリングコンデンサ105b、その次にデカッ
プリングコンデンサ105cである。
【0006】上記のように構成された多層プリント基板
の配線構造101では、各回路素子102a,102
b,102cから発生した高周波電流は、各々の近傍に
配置されているデカップリングコンデンサ105a,1
05b,105cを迂回してグラウンド線104に排除
される。また、回路素子102a,102b,102c
でのスイッチング動作により回路素子102a,102
b,102cに電圧変動が生じた場合でも、デカップリ
ングコンデンサ105a,105b,105cの作用に
より、各回路素子102a,102b,102cの電源
端子部での電圧変動が抑制される。
【0007】さらに、多層プリント基板の電源層は、基
板全面に平板状に構成されているので、電源供給線10
3の抵抗が小さいため、高周波電流の流入や回路素子の
電圧変動があっても、電源層における直流的な電圧変動
が抑制される。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来の多層プリント基板の配線構造では、多層プリン
ト基板の電源層におけるインピーダンスはデカップリン
グコンデンサのインピーダンスよりも小さいため、回路
素子から発生した高周波電流は、その回路素子の近傍に
配置されたデカップリングコンデンサを迂回されず、電
源層を通って他の回路素子やデカップリングコンデンサ
に流れ込んでしまうことがある。
【0009】そのため、各々のデカップリングコンデン
サを流れる高周波電流は非常に複雑になるので、各デカ
ップリングコンデンサの容量値を正確に設定することが
困難である。また、平板状に構成された電源層に高周波
電流が流れ込むと、場合によっては電源層で高周波電流
が大きなループ電流を形成し、電磁ノイズ放射の要因と
なることがある。さらに、回路素子から発生した高周波
電流が、その回路素子の近傍に配置されたデカップリン
グコンデンサを迂回せずに他の経路に流れ込むと、その
経路のインピーダンスが大きくなる。すると、他の回路
素子での交流的な電圧変動が大きくなるので、回路素子
の安定動作にも悪影響を及ぼすおそれがある。
【0010】一方、このような多層プリント基板の配線
構造が多数組み合わされて構成される電子機器は、金属
性の筐体内に収納されることにより、外部への電磁ノイ
ズの漏洩が防止されている。しかし、電子機器の操作部
等を設ける必要があるため、筐体には開口部を設けなけ
ればならない。そのため、筐体外部への電磁ノイズの漏
洩を完全に防止することは困難である。
【0011】そこで本発明は、電磁ノイズの放射が一層
低減される多層プリント基板の配線構造を提供すること
を目的とする。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明の多層プリント基板の配線構造は、電源層と
グラウンド層とが積層された多層プリント基板を有し、
前記電源層には、電源装置から前記電源層に供給される
電源を前記多層プリント基板に実装される回路素子に供
給する電源供給線が形成され、前記グラウンド層には、
前記回路素子が接続されるグラウンド線が形成され、前
記電源供給線と前記グラウンド線との間には、前記回路
素子が接続される部分の近傍にデカップリングコンデン
サが接続され、前記電源供給線には前記電源装置が接続
される電源供給端子が形成されている多層プリント基板
の配線構造において、前記電源供給線には、前記デカッ
プリングコンデンサの接続部と前記電源供給端子との間
にインピーダンス付加回路が設けられている。
【0013】これにより、電源供給線のインピーダンス
が大きくなるので、回路素子から発生した高周波電流は
デカップリングコンデンサを迂回してグラウンド線に排
除される。
【0014】また、前記電源供給線は平板状に形成され
た幹配線部と、細線状に形成され前記インピーダンス付
加回路として機能する枝配線部とを有し、前記回路素子
は前記枝配線部に接続されていることにより、幹配線部
での抵抗が小さいので、回路素子から発生した高周波電
流が幹配線に流入したり、回路素子に電圧変動が発生し
た場合でも、幹配線における直流的な電圧変動が抑制さ
れる。さらに、電源供給線のインピーダンスが大きくな
るので、回路素子から発生した高周波電流はデカップリ
ングコンデンサを迂回してグラウンド線に排除される。
【0015】さらに、前記幹配線部と前記グラウンド線
との間にデカップリングコンデンサが配線されているこ
とにより、枝配線と、回路素子近傍に配線されたデカッ
プリングコンデンサと、幹配線とグラウンド層との間に
配線されたデカップリングコンデンサとによって、電源
層とグラウンド層との間にいわゆるπ型フィルタが形成
される。
【0016】また、前記電源層上に、磁性体を含有する
磁性体混合絶縁層が設けられていることにより、電源供
給線の枝配線におけるインダクタンス値が増幅され、枝
配線でのインピーダンスが大きくなる。
【0017】さらに、前記磁性体の比透磁率は、前記イ
ンピーダンス付加回路を流れる高周波電流が抑止される
値となるように前記インピーダンス付加回路のインピー
ダンス値を増幅することができる周波数特性を有するこ
とにより、インピーダンス付加回路は高周波域でも高い
インピーダンスを有し、インピーダンス付加回路を流れ
る高周波電流がさらに抑止される。
【0018】加えて、前記磁性体は、前記インピーダン
ス付加回路を流れる電流によって発生する磁界によって
は飽和しない飽和磁束密度を有することにより、インピ
ーダンス付加回路に瞬間的に大きな電流が流れた場合で
も、インピーダンス付加回路におけるインピーダンス
は、瞬間的に流れる電流の大きさに応じて増幅される。
【0019】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【0020】(第1の実施形態)図1は、本発明の多層
プリント基板の配線構造の第1の実施形態における多層
プリント基板の電源層およびグラウンド層を示す斜視図
である。図1に示すように、多層プリント基板1の絶縁
層2a上に設けられた電源層3に形成されている電源供
給線4は、電源装置(不図示)に接続される電源供給端
子5を有する平板状の幹配線6と、幹配線6に接続され
た多数本の枝配線7とから構成されている。各枝配線7
の先端には、デカップリングコンデンサ8および回路素
子等の電子部品の電源端子(不図示)が接続されるスル
ーホール9が設けられている。さらに、幹配線6にもデ
カップリングコンデンサ8dが配設されている。各デカ
ップリングコンデンサ8,8dの他端は、後述するグラ
ウンド線11に接続される。なお、枝配線7の線幅は幹
配線6よりも細く、細線状に形成されている。これによ
り、枝配線7はインダクタとしての機能を有する。ま
た、枝配線7同士が接続されることはない。
【0021】一方、多層プリント基板1の絶縁層2b上
に設けられたグラウンド層10に形成されているグラウ
ンド線11は、電源装置(不図示)に接続される電源供
給グラウンド端子12を有し、絶縁層2b上に全面に渡
って平板状に形成されている。グラウンド線11には、
電子部品のグラウンド端子(不図示)やデカップリング
コンデンサ8,8dが接続されるスルーホール16がさ
らに設けられている。グラウンド層10は、上記の電源
層3に対向する一方もしくは両方の絶縁層上に設けられ
る。なお、電源層3およびグラウンド層10は、銅箔等
からなる導電性部材によって形成されている。
【0022】図2は、図1に示した多層プリント基板の
配線構造における等価回路図である。
【0023】図2に示すように、本実施形態の多層プリ
ント基板の配線構造1’では、デカップリングコンデン
サ8a,8b,8cと電源供給線4との接続部の近傍で
あって電源装置13に近い側の電源供給線4に、インピ
ーダンス付加回路としてのインダクタ14a,14b,
14cが配線されている。なお、インダクタ14a,1
4b,14cは、前述したように枝配線7(図1参照)
によって構成される。さらに、電源供給線4とグラウン
ド線11との間には、デカップリングコンデンサ8dが
配線されている。その他、回路素子15a,15b,1
5c、グラウンド線11、デカップリングコンデンサ8
a,8b,8c、電源装置13の各構成は、図9に示し
た従来の多層プリント基板の配線構造101と同様であ
るので、詳しい説明は省略する。
【0024】従来の多層プリント基板の配線構造では、
前述したように、多層プリント基板の電源層におけるイ
ンピーダンスがデカップリングコンデンサのインピーダ
ンスよりも小さいため、回路素子から発生した高周波電
流は、その回路素子の近傍に配置されたデカップリング
コンデンサを迂回せず、電源層を通って他の回路素子や
デカップリングコンデンサに流れ込んでしまうことがあ
った。
【0025】一方、上記のような本実施形態の多層プリ
ント基板の配線構造1’の構成によれば、枝配線7(図
1参照)で構成されるインダクタ14a,14b,14
cによって、電源供給線4のインピーダンスが大きくな
る。そのため、回路素子15a,15b,15cから発
生した高周波電流は、電源供給線4を通過せずにデカッ
プリングコンデンサ8a,8b,8cを迂回して、グラ
ウンド線11に排除される。従って、ある回路素子15
a,15b,15cから発生した高周波電流が、電源層
を通って他の回路素子15a,15b,15cやデカッ
プリングコンデンサ8a,8b,8cに流れ込むことが
従来よりも一層抑制される。
【0026】従って、各々のデカップリングコンデンサ
8a,8b,8cには、近傍に配置された回路素子15
a,15b,15cからの高周波電流だけが流れるの
で、その高周波電流の大きさを予知でき、各デカップリ
ングコンデンサ8a,8b,8cの容量値を正確に設定
することができる。また、電源層に流れ込む高周波電流
が一層抑制されるので、電源層で高周波電流がループ電
流を形成して電磁ノイズを放射することを防止すること
ができる。さらに、ある回路素子15a,15b,15
cから発生した高周波電流が他の回路素子15a,15
b,15cが接続された経路に流れ込むことが防止され
るので、回路素子15a,15b,15cにおける交流
的な電圧変動が抑えられ、回路素子15a,15b,1
5cの動作をより安定させることができる。
【0027】また、図1に示すように、幹配線6は平板
状に形成されているので、幹配線6での抵抗が小さいた
め、幹配線6(すなわち電源層3)における直流的な電
圧変動が抑制される。さらに、電源供給線4の枝配線7
によってインダクタが構成されるので、インダクタ素子
を多層プリント基板1に別途搭載する必要がないため、
多層プリント基板1上の配線スペースを有効に活用する
ことができる。
【0028】さらに、図1に示すように電源供給線4の
幹配線6とグラウンド線11との間にデカップリングコ
ンデンサ8dが配設されていることにより、図2に示す
ように、枝配線7(図1参照)で構成されたインダクタ
14a,14b,14cと、回路素子の近傍に配線され
たデカップリングコンデンサ8a,8b,8cと、デカ
ップリングコンデンサ8dとによって、電源層3(図1
参照)とグラウンド層10(図1参照)との間にいわゆ
るπ型フィルタが形成される。従って、電源層に流入す
る高周波電流の抑止効果をより向上させることができ
る。
【0029】次に、図1および図2に示した多層プリン
ト基板の配線構造の変形例を図3に示す。図3は、図1
および図2に示した多層プリント基板の配線構造の変形
例における電源層を示す斜視図である。
【0030】図3に示すように、本変形例の多層プリン
ト基板21の電源層23における幹配線26は、可能な
限り広くなるように設けられることが望ましい。その
他、電源供給線24、絶縁層22a、電源供給端子2
5、枝配線27およびスルーホール29の各構成は、図
1に示した多層プリント基板1の構成と同様であるの
で、説明は省略する。
【0031】上記の構成により、幹配線26の抵抗が一
層小さくなるため、幹配線26(すなわち電源層23)
における直流的な電圧変動を、より一層抑制することが
できる。
【0032】次に、図1および図2に示した多層プリン
ト基板の配線構造の他の変形例を図4に示す。図4は、
図1および図2に示した多層プリント基板の配線構造の
他の変形例における電源層を示す斜視図である。
【0033】図4に示すように、本変形例の多層プリン
ト基板41の電源層43には、複数の電源供給線44が
各々独立して設けられている。各電源供給線44におけ
る絶縁層42a、電源供給端子45、幹配線46、枝配
線47およびスルーホール49の各構成は、図1に示し
た多層プリント基板1の構成と同様であるので、説明は
省略する。
【0034】上記の構成により、それぞれの電源供給線
44ごとに独立して電源を供給することができる。
【0035】(第2の実施形態)図5は、本発明の多層
プリント基板の配線構造の第2の実施形態の構成を示す
断面図である。
【0036】図5に示すように、本実施形態の多層プリ
ント基板の配線構造における多層プリント基板61で
は、電源層69の両面に第1の絶縁層62aが設けら
れ、各第1の絶縁層62aの表面にはグラウンド層70
が設けられている。さらに、各グラウンド層70の表面
には第2の絶縁層62bが設けられ、各第2の絶縁層6
2bの表面には、信号を伝送するための配線回路が形成
された信号層77が設けられている。第1の絶縁層62
aは、飽和磁束密度が十分大きい磁性体と、残留磁束密
度が十分小さい磁性体とを含有する磁性体混合絶縁材に
よって形成されている。また、第2の絶縁層62bは、
エポキシ樹脂等からなる一般的な絶縁材料によって形成
されている。
【0037】電源層69における電源供給線、電源供給
端子、幹配線、枝配線およびスルーホール等(いずれも
不図示)は、図1に示した多層プリント基板1の電源層
3と同様の構成であるので、説明は省略する。また、各
グラウンド層70におけるグラウンド線、電源供給グラ
ウンド端子、スルーホール、回路素子およびデカップリ
ングコンデンサ等(いずれも不図示)も、図1に示した
多層プリント基板1のグラウンド層10と同様の構成で
あるので、説明は省略する。
【0038】なお、多層プリント基板における電源層、
グラウンド層、信号層の層数は図5に示した多層プリン
ト基板61の層数に限られず、任意の層数に設けてもよ
い。また、磁性体混合絶縁材からなる絶縁層は電源層の
両面に設けられている必要はなく、少なくとも片面に設
けられていればよい。
【0039】このように、電源層69の表面に磁性体混
合絶縁材からなる絶縁層62aが設けられていることに
より、電源供給線の枝配線におけるインダクタンス値が
増幅される。従って、枝配線でのインピーダンスが大き
くなるので、電源層69を通って他の回路素子やデカッ
プリングコンデンサに流れ込む高周波電流を、さらに低
減することができる。
【0040】ここで、上述した磁性体混合絶縁材の特性
を説明する。
【0041】図6は、金属板80の表面に磁性体混合絶
縁材からなる磁性体層81が形成された構造体モデル8
2を示す斜視図である。図6に示す構造体モデル82に
おける、Y軸方向の単位長さあたりのインピーダンスZ
は、 Z=Psd+jωμ0(μa−1)d と表される。ただし、Psdは表皮効果によるインピーダ
ンス、jωμ0(μa−1)dは磁性体層81の効果によ
るインピーダンス、μ0は真空中の透磁率、μaは磁性体
混合絶縁材の比透磁率、dは磁性体層81の厚さであ
る。
【0042】なお、磁性体混合絶縁材の比透磁率μa
複素透磁率として表され、 μa=μa’−iμa” の関係を有する。図7に、磁性体混合絶縁材の比透磁率
の周波数特性を示す。
【0043】前述したように、電源層の表面に磁性体混
合絶縁材からなる絶縁層が設けられると、電源供給線の
インピーダンス付加回路における分布インダクタンスが
増幅される。この分布インダクタンス値は、磁性体混合
絶縁材の比透磁率μaの実数部μa’の大きさに比例して
大きくなるという特性を有する。インピーダンス付加回
路は高周波電流を除去するために設けられているので、
数百MHz以上の高周波域でも高いインダクタンス値を
有することが必要とされる。そのため、比透磁率μa
実数部μa’は、図7に示すように、高周波域での低下
傾向が小さいことが望ましい。
【0044】一方、磁性体混合絶縁材の比透磁率μa
虚数部μa”は、比透磁率μaにおける抵抗成分であり、
インピーダンス付加回路におけるインピーダンスを低下
させる作用がある。そのため、比透磁率μaの虚数部
μa”は、図7に示すように、数百MHz以上の高周波
数域での増加傾向が小さいことが望ましい。
【0045】このように、インピーダンス付加回路は、
数百MHz以上の高周波域でも高いインダクタンス値を
有することが求められている。そのため、磁性体混合絶
縁材には、高周波域における比透磁率の周波数特性が良
好な磁性体材料を用いることが好ましい。つまり、磁性
体混合絶縁材の比透磁率は、高周波電流が抑止される値
にインピーダンス付加回路でのインピーダンスを増幅す
ることができる周波数特性を有することが望ましい。こ
れにより、インピーダンス付加回路を流れる高周波電流
をさらに抑止することができる。
【0046】図8は、磁性体混合絶縁材の磁化曲線
(「B−H曲線」ともいう。)を示す図である。図8に
おいて、縦軸のBは磁束密度を表し、横軸のHは磁界を
表す。磁界Hは、磁性体混合絶縁材の近傍を流れる電流
によって励磁され、磁界Hの大きさはその電流の大きさ
に比例する。また、図8に示すように、磁性体混合絶縁
材の磁化曲線はヒステリシス曲線を描く。
【0047】インピーダンス付加回路には、回路素子の
スイッチング動作時に発生する貫通電流等のように瞬間
的に数アンペア程度の大きな電流が流れることがある。
しかし、前述したように、磁性体混合絶縁材は飽和磁束
密度Bsが十分大きい磁性体を含有するので、前記の貫
通電流のような電流がインピーダンス付加回路を流れて
比較的大きな磁界Hmが発生しても、磁束密度Bmは飽
和しない。そのため、インピーダンス付加回路における
インピーダンスは、瞬間的に流れる電流の大きさに応じ
て増幅されるので、インピーダンス付加回路に瞬間的に
大きな電流が流れても、その電流が電源層を通って他の
回路素子やデカップリングコンデンサに流れ込むことを
防ぐことができる。
【0048】
【発明の効果】以上説明したように、本発明の多層プリ
ント基板の配線構造は、前記電源供給線には、電源供給
線とグラウンド線との間に配線されたデカップリングコ
ンデンサの接続部と電源供給端子との間における電源供
給線にインピーダンス付加回路が設けられているので、
ある回路素子から発生した高周波電流が、電源層を通っ
て他の回路素子やデカップリングコンデンサに流れ込む
ことを従来よりも一層抑制することができる。
【0049】また、電源供給線を平板状の幹配線部と細
線状に形成されインピーダンス付加回路として機能する
枝配線部とで構成し、枝配線部に回路素子を接続するこ
とにより、幹配線における直流的な電圧変動を抑制する
ことができるとともに、回路素子から発生した高周波電
流をデカップリングコンデンサを迂回してグラウンド線
に排除させることができる。
【0050】さらに、幹配線部とグラウンド線との間に
デカップリングコンデンサを配線することにより、電源
層とグラウンド層との間にπ型フィルタが形成されるの
で、電源層に流入する高周波電流の抑止効果をより向上
させることができる。
【0051】また、電源層上に磁性体を含有する磁性体
混合絶縁層を設けることにより、枝配線でのインピーダ
ンスが大きくなるので、電源層を通って他の回路素子や
デカップリングコンデンサに流れ込む高周波電流をさら
に低減することができる。
【0052】さらに、磁性体の比透磁率は、インピーダ
ンス付加回路を流れる高周波電流が抑止される値となる
ようにインピーダンス付加回路のインピーダンス値を増
幅することができる周波数特性を有することにより、イ
ンピーダンス付加回路を流れる高周波電流をさらに抑止
することができる。
【0053】加えて、磁性体は、インピーダンス付加回
路を流れる電流によって発生する磁界によっては飽和し
ない飽和磁束密度を有することにより、インピーダンス
付加回路に瞬間的に大きな電流が流れても、その電流が
電源層を通って他の回路素子やデカップリングコンデン
サに流れ込むことを防ぐことができる。
【図面の簡単な説明】
【図1】本実施形態の多層プリント基板の配線構造にお
ける多層プリント基板の電源層およびグラウンド層を示
す斜視図である。
【図2】図1に示した多層プリント基板の配線構造にお
ける等価回路図である。
【図3】図1および図2に示した多層プリント基板の配
線構造の変形例における多層プリント基板の電源層を示
す斜視図である。
【図4】図1および図2に示した多層プリント基板の配
線構造の他の変形例における多層プリント基板の電源層
を示す斜視図である。
【図5】本発明の多層プリント基板の配線構造の第2の
実施形態の構成を示す断面図である。
【図6】金属板の表面に磁性体混合絶縁材からなる磁性
体層が形成された構造体モデルを示す斜視図である。
【図7】磁性体混合絶縁材の比透磁率の周波数特性を示
す図である。
【図8】磁性体混合絶縁材の磁化曲線を示す図である。
【図9】従来の多層プリント基板の配線構造における等
価回路図である。
【符号の説明】
1,21,41,61 多層プリント基板 1’ 多層プリント基板の配線構造 2a,2b,22a,42a 絶縁層 3,23,43,69 電源層 4,24,44 電源供給線 5,25,45 電源供給端子 6,26,46 幹配線 7,27,47 枝配線 8,8a,8b,8c,8d デカップリングコンデ
ンサ 9,16,29,49 スルーホール 10,70 グラウンド層 11 グラウンド線 12 電源供給グラウンド端子 13 電源装置 14a,14b,14c インダクタ 15a,15b,15c 回路素子 62a 第1の絶縁層 62b 第2の絶縁層 77 信号層 80 金属板 81 磁性体層 82 構造体モデル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 嶋田 勇三 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 金子 俊之 東京都港区芝五丁目7番1号 日本電気株 式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電源層とグラウンド層とが積層された多
    層プリント基板を有し、前記電源層には、電源装置から
    前記電源層に供給される電源を前記多層プリント基板に
    実装される回路素子に供給する電源供給線が形成され、
    前記グラウンド層には、前記回路素子が接続されるグラ
    ウンド線が形成され、前記電源供給線と前記グラウンド
    線との間には、前記回路素子が接続される部分の近傍に
    デカップリングコンデンサが接続され、前記電源供給線
    には前記電源装置が接続される電源供給端子が形成され
    ている多層プリント基板の配線構造において、 前記電源供給線には、前記デカップリングコンデンサの
    接続部と前記電源供給端子との間にインピーダンス付加
    回路が設けられていることを特徴とする多層プリント基
    板の配線構造。
  2. 【請求項2】 前記電源供給線は平板状に形成された幹
    配線部と、細線状に形成され前記インピーダンス付加回
    路として機能する枝配線部とを有し、前記回路素子は前
    記枝配線部に接続されている請求項1記載の多層プリン
    ト基板の配線構造。
  3. 【請求項3】 前記幹配線部と前記グラウンド線との間
    にデカップリングコンデンサが配線されている請求項2
    記載の多層プリント基板の配線構造。
  4. 【請求項4】 前記電源層上に、磁性体を含有する磁性
    体混合絶縁層が設けられている請求項2または3記載の
    多層プリント基板の配線構造。
  5. 【請求項5】 前記磁性体の比透磁率は、前記インピー
    ダンス付加回路を流れる高周波電流が抑止される値とな
    るように前記インピーダンス付加回路のインピーダンス
    値を増幅することができる周波数特性を有する請求項4
    記載の多層プリント基板の配線構造。
  6. 【請求項6】 前記磁性体は、前記インピーダンス付加
    回路を流れる電流によって発生する磁界によっては飽和
    しない飽和磁束密度を有する請求項4または5記載の多
    層プリント基板の配線構造。
JP9109330A 1997-04-25 1997-04-25 多層プリント基板の配線構造 Expired - Fee Related JP2988431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9109330A JP2988431B2 (ja) 1997-04-25 1997-04-25 多層プリント基板の配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9109330A JP2988431B2 (ja) 1997-04-25 1997-04-25 多層プリント基板の配線構造

Publications (2)

Publication Number Publication Date
JPH10303568A true JPH10303568A (ja) 1998-11-13
JP2988431B2 JP2988431B2 (ja) 1999-12-13

Family

ID=14507498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9109330A Expired - Fee Related JP2988431B2 (ja) 1997-04-25 1997-04-25 多層プリント基板の配線構造

Country Status (1)

Country Link
JP (1) JP2988431B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091310A (en) * 1997-03-26 2000-07-18 Nec Corporation Multi-layer printed board with an inductor providing a high impedance at high frequency
JP2001127387A (ja) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd プリント配線基板
US6418032B2 (en) 2000-03-14 2002-07-09 Fuji Xerox Co., Ltd. Printed wiring board
US6557154B1 (en) 1999-11-24 2003-04-29 Nec Corporation Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same
US6621012B2 (en) 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091310A (en) * 1997-03-26 2000-07-18 Nec Corporation Multi-layer printed board with an inductor providing a high impedance at high frequency
JP2001127387A (ja) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd プリント配線基板
US6557154B1 (en) 1999-11-24 2003-04-29 Nec Corporation Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same
US6418032B2 (en) 2000-03-14 2002-07-09 Fuji Xerox Co., Ltd. Printed wiring board
US6621012B2 (en) 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board

Also Published As

Publication number Publication date
JP2988431B2 (ja) 1999-12-13

Similar Documents

Publication Publication Date Title
JP2734447B2 (ja) 多層プリント基板
JP3058121B2 (ja) プリント基板
JP3055488B2 (ja) 多層プリント基板及びその製造方法
JP3232562B2 (ja) 電磁干渉抑制部品および電磁干渉抑制回路
JP2877132B2 (ja) 多層プリント基板とその製造方法
JP3214472B2 (ja) 多層プリント回路基板
JP2000323844A (ja) 多層プリント回路基板
JP2001127387A (ja) プリント配線基板
JP2988421B2 (ja) Emi抑制多層プリント基板
JP2991136B2 (ja) 多層プリント基板及びその製造方法
JP2988431B2 (ja) 多層プリント基板の配線構造
JP2017034115A (ja) プリント基板
KR20030076346A (ko) Dc 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치
JP3697382B2 (ja) 多層配線基板
JP2002057418A (ja) プリント配線基板
JP2005183790A (ja) プリント配線基板
JP2006310435A (ja) 多層プリント基板
JP6425632B2 (ja) プリント基板
JP2000216343A (ja) 半導体集積回路
JP4213529B2 (ja) 積層モジュール基板及びその製造方法並びに半導体ic搭載モジュール
JP2000332507A (ja) フィルタ
JP3159445B2 (ja) 高周波発振装置
JP2000031650A (ja) プリント基板
JPH11298096A (ja) 低emi給電・配線構造及びこれを用いた回路基板並びに低emi電子装置
JPH11259172A (ja) 電子機器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees