KR20030076346A - Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치 - Google Patents

Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치 Download PDF

Info

Publication number
KR20030076346A
KR20030076346A KR10-2003-0016883A KR20030016883A KR20030076346A KR 20030076346 A KR20030076346 A KR 20030076346A KR 20030016883 A KR20030016883 A KR 20030016883A KR 20030076346 A KR20030076346 A KR 20030076346A
Authority
KR
South Korea
Prior art keywords
circuit board
ground
power
conductive
layer
Prior art date
Application number
KR10-2003-0016883A
Other languages
English (en)
Other versions
KR100711365B1 (ko
Inventor
사토시 아라이
카즈마사 오야
타카유키 이노이
요시히코 사이키
Original Assignee
엔이씨 도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 도낀 가부시끼가이샤 filed Critical 엔이씨 도낀 가부시끼가이샤
Publication of KR20030076346A publication Critical patent/KR20030076346A/ko
Application granted granted Critical
Publication of KR100711365B1 publication Critical patent/KR100711365B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

DC 전력을 LSI 칩(20)에 공급하는 전자장치에 있어서, 입력 포트(2, 3) 및 출력 포트(5, 4)를 구비하는 분포정수형 노이즈 필터(1)가 회로보드(6)에 장착된다. 노이즈 필터(1)는 입력되는 고주파수 노이즈를 감소시켜 DC 전류를 통과시킨다. 입력 포트(2, 3)는 회로보드(6)상의 DC 전력 라인(7a) 및 접지 도전체(8a)에 접속된다. 출력 포트(5, 4)는 회로보드(6)상에 장착된 LSI(20)에 접속된 개별 전력 도전체(7b) 및 개별 접지 도전체(8b)에 접속된다. 또 다른 실시예에서, LSI 칩(20)은 상이한 회로보드(17)에 장착되며, 출력 포트(5, 4)는 회로보드(6)의 도전체 핀(18, 19)을 통해서 상기 상이한 회로보드(17)에 접속된다.

Description

ＤＣ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를 구비하는 전자장치{ELECTRONIC DEVICE FOR SUPPLYING DC POWER AND HAVING NOISE FILTER MOUNTED WITH EXCELLENT NOISE REDUCTION}
본 출원은 일본특허출원 제2002-76318호에 관하여 우선권을 주장하며, 상기 일본특허출원은 본 명세서에서 참조되어 통합된다.
본 발명은 DC 전원에서 부하회로로 DC 전력을 공급하는 전자장치에 관한 것으로, 특히 회로보드에 장착된 노이즈 필터를 구비한 DC 전력공급 전자장치에 관한 것이다.
최근, LSI(Large Scale Integrated Circuit)를 포함하는 디지털 회로 기술이 컴퓨터, 통신용 기기, 가정용 기기, 자동차용 기기 등과 같이 다양한 분야에서 널리 이용되고 있다. 이러한 응용에 있어서, 사용되는 디지털 회로는 전력 라인을 통해서 전원으로 흐르는 고주파수 노이즈 전류를 발생시키는, 소위 전자기간섭(EMI) 문제를 야기한다. 전력 라인은 노이즈와 같은 원하지 않는 전자기파를 발생시킨다. 그리고, 노이즈 전류는 전원과 연결된 다른 회로로 흘러들어 간다.
EMI 문제를 해결하기 위하여는 소위 파워 디커플링(power decoupling) 기술이 효과적인데, 이는 LSI 칩과 같은 디지털 회로로부터 나오는 노이즈 전류가 제거되거나 감쇠된다. 다시 말하면, 전원과 전력 라인은 고주파수에 대하여 LSI 칩과 분리된다. 파워 디커플링 기술에서, 노이즈 필터는 다양한 형태의 커피시터를 포함하는 디커플링 칩으로 사용된다. 이에 대하여는 예컨대 JP-A 2000-77852에서 도 5와 관련하여 설명되어 있다.
도 1을 참조하면, 노이즈 필터로서 역할하는 커패시터(25)가 회로보드(6)의 접지 도전층(GND층; 8) 및 전력 라인 도전층(VCC층; 7) 사이에 접속되고, LSI 칩(20)이 회로보드(6)에 장착되어 VCC층(7) 및 GND층(8)에 접속된다. VCC층(7) 및 GND층(8)은 DC 전력 라인(미도시)에 접속되며, 따라서 LSI 칩(20)은 VCC층(7) 및 GND층(8)을 통해서 DC 전원으로부터 DC 전력을 공급받는다. 회로 구조에서, VCC층(7) 및 GND층(8)은 커패시터(25)에 의해서 고주파수에 대하여 단락된다. LSI 칩(20)으로부터 루프를 통하여 흐르는 고주파수 노이즈 전류는 실선으로 도시되었으며, VCC층(7) 및 GND층(8)을 포함하는 전력 라인 회로로부터 제거된다. 그러나, 커패시터(25)가 보다 더 높은 고주파수에 이르기까지 저 임피던스를 유지하는 것은 어렵다. 이는 커패시터의 자기-공진(self-resonance) 현상 때문이다. 그러므로, 노이즈 전류의 주파수가 점점 더 높아질수록, 커패시터(25)의 임피던스는 더 높아져서, 그 결과 노이즈 전류는 커패시터(25)를 통해서 흐르지 않고 회로보드(6)의전체 영역으로 확장된 VCC층(7) 및 GND층(8)을 통해서 전원(미도시)으로 흘러 간다(점선으로 표시). 따라서, 불행하게도 원하지 않는 전자기파가 발생된다. 그러므로, 디지털 회로에 있어 신호 전송속도가 더욱 향상된 최근에 있어서는, 노이즈 전류를 감쇠시키기 위하여 커패시터와 같은 기존의 노이즈 필터는 파워 디커플링에 비효율적이다.
그러므로, 고속에서 동작하는 디지털 회로에서 사용될 수 있는, 더욱더 높는 고주파수에서도 낮은 임피던스를 갖는 노이즈 필터가 요구된다. 상기 요구사항을 만족하는 노이즈 필터가 본 출원의 양수인에게 양도된 2001년 8월 29일자 일본특허출원 제2001-259453호의 발명자와 본 발명의 발명자에 의해 제안되었다. 이전 특허출원에서 제안된 노이즈 필터는 구조체내의 커패시터이지만, 고주파수에 대하여 분포정수형(distributed-constant) 회로 형태의 노이즈 필터이다. 그러므로, 제안된 노이즈 필터는 도 1의 커패시터(25)와 유사한 방식으로 사용될 수 있다.
도 2를 참조하여, 도 6에 도시된 회로보드(6)와 유사한 회로보드 상에 커패시터를 포함하는 종래 노이즈 필터(25) 대신에 분포정수형 회로 형태의 제안된 노이즈 필터(1)를 사용하는 예를 설명한다. 노이즈 필터(1) 및 부하회로(20)가 회로보드(6)상에 장착된다. 노이즈 필터(1)는 전력 입력 단자(2), 접지 입력 단자(3), 전력 출력 단자(5), 및 접지 출력 단자(4)를 구비한다.
회로보드(6)는 도 1의 회로보드와는 상이하며, 전력 입력 단자(2), 접지 입력 단자(3), 접지 출력 단자(4), 및 전력 출력 단자(5)와 각각 접속된 제1, 제2, 제3, 제4 도전영역(13, 14, 15, 16)을 구비한다. 제1 및 제4 도전영역(13, 16)은각각 관통홀(9, 12)을 통해서 VCC층(7)에 접속된다. 제 2 및 제3 도전영역(14, 15)은 각각 관통홀(10, 11)을 통해서 GND층(8)에 접속된다.
그러나, 제안된 노이즈 필터(1)를 사용하는 도 2에 도시된 구조에 있어서도, 전술한 이유로 인하여 고주파수 노이즈 감쇠가 불충분한 문제점이 여전히 존재한다.
회로보드(6)에서, VCC층(7) 및 GND층(8)은 통상적을 넓고 연속적인 패턴으로 형성된다. 그러므로, VCC층(7) 및 GND층(8)의 임피던스는 일반적으로 매우 낮다. 대조적으로, 관통홀(9-12)을 통해서 VCC층(7) 및 GND층(8)을 제1 내지 제4 도전영역(13-16)에 각각 접속시킬 때의 임피던스는 일반적으로 VCC층(7) 및 GND층(8)의 임피던스보다 더 높다. 더욱이, 관통홀(9-12)의 임피던스는 노이즈 전류의 주파수가 상승함에 따라 더 높아지는 경향이 있다.
그러므로, 노이즈 전류의 주파수가 높아지면 높아질수록, 노이즈 전류가 관통홀(9-12)을 통해서 노이즈 필터(1)로 흘러가는 것이 어렵게 된다. 따라서, 노이즈 전류는 감소되지 않고 VCC층(7) 및 GND층(8)을 통해서 흘러간다.
따라서, 전술한 상황을 고려하여, 본 발명의 목적은 DC 전원에서 부하회로로 DC 전력을 제공할 때 부하회로로부터 발생되는 고주파수 노이즈를 충분히 감쇠시킬 수 있는 전자장치를 제공하는 것이다.
도 1은 부하회로로 DC 전력을 공급하기 위한, 노이즈 필터를 구비하는 회로보드를 포함하는 종래 전자장치의 단면도를 도시한다.
도 2는 이전 특허출원에서 제안된 또 다른 노이즈 필터을 사용하는 회로보드의 단면도를 도시한다.
도 3은 본 발명의 제1 실시예에 따른 전자장치의 단면도를 도시한다.
도 4는 본 발명의 제2 실시예에 따른 전자장치의 단면도를 도시한다.
도 5는 본 발명의 제3 실시예에 따른 전자장치의 단면도를 도시한다.
도 6은 본 발명의 제4 실시예에 따른 전자장치의 단면도를 도시한다.
도 7은 본 발명의 제5 실시예에 따른 전자장치의 단면도를 도시한다.
도 8은 본 발명의 제6 실시예에 따른 전자장치의 단면도를 도시한다.
도 9는 본 발명의 제7 실시예에 따른 전자장치의 단면도를 도시한다.
도 10은 본 발명의 제8 실시예에 따른 전자장치의 단면도를 도시한다.
도 11은 본 발명의 제9 실시예에 따른 전자장치의 단면도를 도시한다.
도 12는 본 발명의 제10 실시예에 따른 전자장치의 단면도를 도시한다.
도 13은 본 발명의 제11 실시예에 따른 전자장치의 단면도를 도시한다.
도 14는 본 발명의 제12 실시예에 따른 전자장치의 단면도를 도시한다.
도 15는 도 2 내지 도 14에 사용된 노이즈 필터의 사시도로서, 필터 소자의 구조를 도시한다.
도 16은 도 15에 도시된 노이즈 필터의 4단자 등가회로를 도시한다.
도 17은 도 15에 도시된 노이즈 필터의 3단자 등가회로를 도시한다.
도 18은 도 1의 전자장치 및 도 3의 전자장치의 노이즈 감쇠 주파수 응답을 도시한 그래프이다.
본 발명은 전원으로부터 부하회로로 DC 전력을 공급하고, 고주파수에 있어서전원을 포함하는 전력 라인 회로를 고주파수 노이즈를 발생시키는 부하회로와 분리시키는 전자장치를 제공한다. 전자장치는 회로보드 및 노이즈 필터를 포함한다. 회로보드는 그 표면에 형성된 제1 및 제4 도전영역, 상기 제1 도전영역에 접속된 전력 라인 도전층, 및 상기 제2 도전영역에 접속된 접지 도전층을 포함한다. 전력 라인 도전층은 전원과 접속되기 위해 사용된다. 접지 도전층은 접지로서 사용된다. 회로보드에는 상기 제1 내지 제4 도전영역에 각각 접속되는 전력 입력 단자, 접지 입력 단자, 접지 출력 단자, 및 전력 출력 단자를 포함하는 노이즈 필터가 장착된다. 노이즈 필터는 입력되는 DC 전류는 통과시키고 고주파수 노이즈는 감소시키는 고주파수 필터링 회로를 구비한다. 장치는 또한 전력 및 접지 도전체를 더 포함한다. 전력 및 접지 도전체는, 제4 및 제3 도전영역을 전력 라인 도전층 및 접지 도전층에 접속시키지 않고 부하회로에 접속시키는, 제4 및 제3 도전영역에 접속된다.
접지 입력 단자 및 접지 출력 단자는 서로 접합되어 하나의 접지 단자를 형성한다.
전력 라인 도전층은 회로보드내의 내부층으로서 형성되며, 회로보드내에 형성된 제1 관통홀을 통해서 제1 도전영역에 접속된다.
접지 도전층은 회로보드내의 내부층으로서 형성되며, 회로보드내에 형성된 제2 관통홀을 통해서 상기 제2 도전영역에 접속된다.
전력 라인 도전층은 회로보드의 표면에 형성되며, 제1 도전영역에 접속된다.
접지 도전층은 회로보드의 하면(뒷면)에 형성되며, 회로보드에 형성된 제4관통홀을 통해서 제4 도전영역에 접속된다.
전력 라인 도전체는 회로보드내에 내부층으로서 형성되며, 회로보드내에 형성된 제4 관통홀을 통해서 제4 도전영역에 접속된다.
접지 도전체는 상기 회로보드내에 내부층으로서 형성되며, 회로보드내에 형성된 제5 관통홀을 통해서 제3 도전영역에 접속된다.
전력 도전층은 회로보드의 표면에 형성되며, 회로보드상의 제4 도전영역에 접속된다.
접지 도전층은 회로보드의 하면(뒷면)에 형성되며, 회로보드내에 형성된 제6 관통홀을 통해서 제3 도전영역에 접속된다.
부하회로는 회로보드의 표면에 장착되며, 전력 도전체 및 접지 도전체에 접속된다.
부하회로는 회로보드와는 분리된 상이한 회로보드상에 장착된다. 전력 및 접지 도전체는 제4 및 제3 도전영역에 접속된 전력 도전체 핀 및 접지 도전체 핀을 포함하여, 상기 제4 및 제3 도전영역은 상이한 회로보드와 접속되어 상기 제4 및 제3 도전영역을 부하회로에 전기접속시킨다.
부하 회로는 상이한 회로보드상에 표면 장착되며, 전력 및 접지 도전체 핀은 상기 상이한 회로보드의 하면에서 상면으로 관통할 수 있다.
노이즈 필터는 분포정수형이다.
본 발명의 또 다른 목적들, 특징들, 및 장점들은 하기의 상세한 설명을 통해서 이해될 수 있을 것이다.
이하에서는, 첨부도면 및 다양한 실시예를 참조하여 본 발명을 상세히 설명한다. 도면상에서 유사한 부분에 대하여는 동일한 참조부호로 표시하였다. 또한, 상기 실시예에서 사용된 노이즈 필터(1)는 본 명세서의 전제부에서 인용된 이전 특허출원에서 제안된 분포정수형이며, 이하에서는 도 15 내지 도 17과 관련하여 그 내부 구조 및 다양한 등가회로를 설명한다.
제1 실시예
도 3에는 회로보드(6) 및 이에 장착된 노이즈 필터(1)를 포함하는 전자장치를 도시하였다. 상기 실시예에서, LSI 칩과 같은 부하회로(20)가 또한 회로보드(6)에 장착된다.
노이즈 필터(1)는 전력 입력 단자(2), 접지 입력 단자(3), 전력 출력 단자(5), 및 접지 출력 단자(4)를 구비한다.
회로보드(6)는 노이즈 필터(1)의 전력 입력 단자(2), 접지 입력 단자(3), 전력 출력 단자(5), 및 접지 출력 단자(4)에 각각 접속되는 제1 내지 제4 도전영역(13-16)을 그 표면에 구비한다. 회로보드(6)는 회로보드(6)내의 분리된 내부 도전층으로서 전력 라인 도전층(VCC층; 7a) 및 접지층(GND층; 8a)을 구비한다. VCC층(7a) 및 GND층(8a)은 각각 제1 및 제2 도전영역(13, 14) 하부 위치로 확장되며, 회로보드(6)의 VCC층(7a) 및 GND층(8a)으로부터 각각 제1 및 제2 도전영역(13, 14)으로 수직으로 확장되는 제1 및 제2 관통홀(9, 10)을 통해서 각각 제1 및 제2 도전영역(13, 14)에 접속된다. VCC층(7a) 및 GND층(8a)은 DC 전원(미도시)에 접속된다. 그러므로, 노이즈 필터(1)는 전위 로프(7a-9-13) 및 접지루프(8a-10-3)을 통해서 전력 및 접지 입력 단자(2, 3)에서 DC 전원에 접속된다.
회로보드(6)는 그 내부의 VCC층(7a) 및 GND층(8a)으로부터 분리되어 형성된 내부 도전층으로서 전력 도전체 또는 출력 전력 도전체(O-VCC층; 7b) 및 출력 접지 도전체(O-GND층; 8b)를 더 포함한다. O-VCC층(7b) 및 O-GND층(8b)은 각각 제4 및 제3 도전영역(16, 15) 하부로 확장된다. 제3 및 제4 도전영역(15, 16)은 회로보드(6)에 형성된 관통홀(11, 12)를 통해서 O-GND층(8b) 및 O-VCC층(7b)에 접속된다.
따라서, 전력 및 접지 입력 단자(2, 3)에서 DC 전원으로부터 노이즈 필터(1)로 인가되는 DC 전력은 전력 및 접지 출력 단자(5, 4)에 존재하게 되며, 제4 및 제3 도전영역(16, 15) 및 제4 및 제3 관통홀(12, 11)을 통해서 O-VCC층(7b) 및 O-GND층(8b)에 공급된다.
상기 실시예에서, LSI 칩(20)은 회로보드(6)의 표면상에 장착된다.
LSI 칩(20)은 전력 및 접지 단자(21, 22)를 구비한다.
회로보드(6)는 그 표면에 제5 및 제6 도전영역(23, 24)을 구비하며, 이들은 LSI 칩(20)의 전력 및 접지 단자와 접속된다. 제5 및 제6 도전영역(23, 24)은 제5 및 제6 관통홀(25, 26)을 통해서 O-VCC층(7b) 및 O-GND층(8b)에 접속된다. 따라서, O-VCC층(7b) 및 O-GND층(8b)의 DC 전력은 LSI 칩(20)으로 공급된다.
만약 고주파수의 노이즈 전류가 동작중인 LSI 칩(20)에서 발생되어 O-VCC층(7b) 및 O-GND층(8b)을 통해서 흘러가면, 노이즈 전류는 전력 및 접지 출력 단자(5, 4)에서 노이즈 필터(1)로 흘러가는데, 이는 O-VCC층 및 O-GND층이VCC층(7a) 및 GND층(8a)에 접속되지 않고 단지 관통홀(12, 11)을 통해서 전력 및 접지 출력 단자(5, 4)에 접속되기 때문이다. 따라서, 노이즈 필터(1)에서 노이즈 전류는 감소된다.
제2 실시예
도 4를 참조하면, 여기에 도시된 전자장치는 도 3의 접지 입력 및 출력 단자(3, 4)가 접합되어 하나의 접지 단자(3)를 구성하는 점을 제외하고는 제1 실시예와 유사하다.
본 실시예에서, 도 4에 도시된 본 발명에 따른 전자장치는 도 3에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
제3 실시예
도 5를 참조하면, 여기에 도시된 본 발명에 따른 제3 실시예는 다른 종류의 회로보드(17)에 장착된 LSI 칩(20)으로 DC 전력을 공급하는 전자장치이다. 상기 다른 종류의 회로보드(17)는 LSI 칩(20)의 전력 및 접지 단자(21, 22)를 수용하여 이를 회로보드(17)에 접속시키는 도전영역(27, 28)을 포함한다. 상기 다른 종류의 회로보드(17)는 그 표면에 도전영역(27, 28)에 각각 접속된 또 다른 도전영역(30, 29)을 더 포함한다.
상기 실시예에서, 회로보드(6)는 O-VCC층 및 O-GND층과 같은 내부층 대신에 O-VCC 핀(19) 및 O-GND 핀(18)과 같은 도전체 핀으로 전력 도전체(7b) 및 접지 도전체(8b)를 포함한다. O-VCC 핀(19) 및 O-GND 핀(18)은 제4 및 제3 도전영역(16, 15)상에 구비된다.
O-VCC 핀(19) 및 O-GND 핀(18)은 다른 종류의 회로보드(17)의 도전영역(30, 29)에 접속된다. 따라서, SLI 칩(20)의 전력 및 접지 단자(21, 22)는 VCC층(7a) 및 GND층(8a)에 접속되지 않고 노이즈 필터(1)의 전력 및 접지 출력 단자(5, 4)에 접속된다.
그러므로, 전력 및 접지 입력 단자(2, 3)에서 노이즈 필터(1)로 인가되는 DC 전력은 LSI 칩(20)으로 공급된다. 또한, LSI 칩(20)에서 발생된 고주파수의 노이즈 전류는 노이즈 필터(1)로 흘러가고, 그곳에서 감쇠된다.
본 실시예서, 다른 종류의 회로보드(17)는 메인 보드인 회로보드(6)상의 서브-보드로서 장착되고, 그 결과 O-VCC 및 O-GND 핀(19, 18)은 서브-보드(17)의 주위의 상부로 확장되어 서브-보드(17) 표면의 도전영역(30, 29)에 접속된다.
제4 실시예
도 6을 참조하면, 여기에 도시된 제4 실시예는 도 5의 접지 입력 및 출력 단자(3, 4)가 접합되어 하나의 접지 단자(3)를 구성하는 점을 제외하고는 제3 실시예와 유사하다.
본 실시예에서, 도 6에 도시된 본 발명에 따른 전자장치는 도 5에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
제5 실시예
도 7을 참조하면, 여기에 도시된 제5 실시예는 O-VCC 핀(19) 및 O-GND 핀(18)은 상승하여 서브-보드(17)를 관통하여 서브-보드(17)상의 도전영역(30, 29)에 접속된다는 점을 제외하고는 제3 실시예와 유사하다. 그러므로, 서브-보드(17)는 메인 보드(6)상에 장착되어, 도전영역(29, 30)이 메인 보드(6)의 제3 및 제4 도전영역(15, 16) 상부에 구비된다.
본 실시예에서, 도 7에 도시된 본 발명에 따른 전자장치는 도 5에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
제6 실시예
도 8을 참조하면, 여기에 도시된 제6 실시예는 도 7의 접지 입력 및 출력 단자(3, 4)가 접합되어 하나의 접지 단자(3)를 구성하는 점을 제외하고는 제5 실시예와 유사하다.
본 실시예에서, 도 8에 도시된 본 발명에 따른 전자장치는 도 7에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
제7 실시예
도 9를 참조하면, 여기에 도시된 제7 실시예는 VCC층(7a)과 GND층(8a) 및 O-VCC층(7b)과 O-GND층(8b)이 회로보드(6)의 내부층이 아니라 회로보드(6)의 반대측 표면상에 형성된다는 점을 제외하고는 도 3의 제1 실시예와 유사하다.
도시된 바와 같이, VCC층(7a) 및 O-VCC층(7b)은 회로보드(6)의 일측 표면에 형성된다. VCC층(7a)은 회로보드(6) 표면상의 제1 도전영역(13)에 접속된다. O-VCC층(7b)은 회로보드(6) 표면상의 제4 도전영역(16) 및 제5 도전영역(23)에 접속된다.
GND층(8a) 및 O-GND층(8b)은 회로보드(6)의 뒷면 또는 하면에 떨어져서 형성된다. 하면의 GND층(8a)은 관통홀(10)을 통해서 회로보드(6) 표면상의 제2 도전영역(14)에 접속된다. 하면의 O-GND층(8b)은 회로보드(6) 표면상의 제3 도전영역(15) 및 제6 도전영역(24)에 접속된다.
전술한 구조에 있어서, DC 전력은 또한 회로보드(6)의 반대측 표면상의 표면층인 VCC층(7a) 및 GND층(8a)을 통해서 전력 및 접지 입력 단자(2, 3)에서 노이즈 필터(1)로 인가된다. 그리고, DC 전력은 전력 및 접지 출력 단자(5, 4)에서 노이즈 필터(1)로부터 O-VCC 도전체(7b) 및 O-GND 도전체(8b)로 인가되며, 상기 O-VCC 도전체(7b) 및 O-GND 도전체(8b)은 회로보드(6)의 상면 및 하면상에 표면층으로서 형성되고, 이로부터 LSI 칩(20)으로 공급된다.
만약 고주파수 노이즈 전류가 LSI 칩(20)에서 생성되어 O-VCC 표면층(7b) 및 O-GND 표면층(8b)으로 흘러가면, 노이즈 전류는 노이즈 필터로 흘러가 여기에서 감쇠될 것이다.
제8 실시예
도 10을 참조하면, 여기에 도시된 전자장치는 도 9의 접지 입력 및 출력 단자(3, 4)가 접합되어 하나의 접지 단자(3)를 구성하는 점을 제외하고는 제7 실시예와 유사하다.
본 실시예에서, 도 10에 도시된 본 발명에 따른 전자장치는 도 9에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
제9 실시예
도 11을 참조하면, 여기에 도시된 전자장치는 도 5에 도시된 제3 실시예의 변형이며, 도 10에 도시된 실시예와 유사하게 VCC층(7a) 및 GND층(8a)이 내부층이아닌 표면층으로 형성되었다는 점을 제외하고는 제3 실시예와 유사하다.
본 실시예에서, 도 11에 도시된 본 발명에 따른 전자장치는 도 5 및 도 10에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
제10 실시예
도 12을 참조하면, 여기에 도시된 전자장치는 도 11의 접지 입력 및 출력 단자(3, 4)가 접합되어 하나의 접지 단자(3)를 구성하는 점을 제외하고는 제9 실시예와 유사하다.
본 실시예에서, 도 12에 도시된 본 발명에 따른 전자장치는 도 11에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
제11 실시예
도 13을 참조하면, 여기에 도시된 전자장치는 도 6에 도시된 실시예와 유사한 도 11에 도시된 실시예의 변형이다. 즉, O-VCC 핀(19) 및 O-GND 핀(18)은 서브-보드(17)를 관통한다.
제12 실시예
도 14을 참조하면, 여기에 도시된 전자장치는 도 13에 도시된 실시예의 변형으로서, 접지 입력 및 출력 단자(3, 4)가 접합되어 하나의 접지 단자(3)를 구성한다.
제11 및 제12 실시예에서, 도 13 및 도 14에 도시된 본 발명에 따른 전자장치는 도 11에 도시된 실시예와 유사한 방식으로 동작한다는 것을 당업자는 알 것이다.
이하에서는, 상기 실시예들에 사용된 노이즈 필터(1)의 예를 도 15를 참조하여 설명한다.
도 15에 도시된 노이즈 필터(1)는 분포정수형이며, 3단자 또는 4단자의 2포트 분산정수형 커패시터로 구성된다. 노이즈 필터(1)는 소위 "스트립 라인(strip line)"으로 불리는 전송라인의 형태로 형성된 커패시터를 포함한다. 커패시터는 양 단부를 제외하고는 대향하는 유전체 부재(1b) 사이에 삽입(sandwich)된 평평한 금속판 또는 스트립(1a)을 포함하고, 상기 유전체 부재(1b)는 접혀져서 대향하는 산화층(1c) 사이에 삽입된다. 그리고, 흑연/은 페이스트층(graphite/silver paste layer; 1d)이 산화층(1c)에 코팅되고 양생(cure)되어 분산정수형 커패시터 소자를 형성한다. 평평한 금속판(1a)의 양 단부는 중첩층(1b-1c-1d)으로부터 노출된다. 커패시터 소자는 외부 하우징으로서의 플라스틱 수지로 주조되어 칩 형태의 노이즈 필터를 형성한다. 외부 하우징은 입력 및 출력 단자(2, 5) 그리고 접지 단자(3, 4)를 가진다. 입력 및 출력 단자(2, 5)는 금속 스트립(1a)의 양 단부에 접속되고, 접지 단자(3, 4)는 주조되기 전에 흑연/은 층(1d)에 접속된다. 따라서, 도 3에 도시된 4단자 노이즈 필터(1)를 얻을 수 있다. 2개의 접지 단자(3, 4) 대신에 1개의 접지 단자(3)을 사용하면 도 4에 도시된 3단자 노이즈 필터(1)를 얻을 수 있다.
전술한 분포정수형 노이즈 필터(1)는 고주파수에 대하여 도 16 및 도 17에 도시된 등가회로로 표현될 수 있다. 도 16 및 도 17의 회로는 각각 4단자 구조 및 3단자 구조에 대응한다. 각각의 경우, 노이즈 필터는 L 및 C 소자를 포함하여, 하나의 포트(2-3) 및 또 다른 포트(5-4 또는 5-3)를 구비하는 2포트 필터 회로를 형성한다.
만약 고주파수 신호 또는 노이즈 전류가 여기로 입력되면, 노이즈 전류는 필터에 의해 감쇠되어, 2개의 포트 중 다른 하나의 포트로는 출력되지 않는다는 것을 당업자는 알 것이다
또한, 입력 및 출력 단자(2, 5)는 DC 전류에 대하여 직접적으로 접속된다는 것도 알 것이다. 접지 단자(3, 4)도 또한 DC 전류에 대하여 서로 접속된다.
따라서, 입력 단자(2-3) 및 출력 단자(5-4 또는 5-3)를 각각 DC 전원 및 부하회로에 연결함으로써, DC 전력이 노이즈 필터(1)를 통해서 부하회로로 공급될 수 있으며, 부하회로로부터의 고주파수 노이즈 전류가 노이즈 필터에서 감쇠될 수 있다.
노이즈 필터는 전술한 일본특허출원 제2001-259453호에 개시되어 있다. 따라서, 보다 상세한 설명은 생략하지만 상기 특허출원의 명세서 및 도면은 참조될 수 있을 것이다. 그러므로, 상기 특허출원의 명세서 및 도면은 본 명세서에서 참조되어 통합된다.
본 발명에 사용된 노이즈 필터(1)는 상기 특허출원에 개시된 것에 제한되지 않으며, 2개의 포트 중 하나의 포트로부터 입력되는 고주파수 노이즈 전류를 감쇠할 수 있고 하나의 포트에서 다른 포트로 DC 전력을 전송할 수 있는 다른 형태의 2포트 노이즈 필터도 가능하다.
도 18은 도 3에 도시된 제1 실시예에 따른 전자장치의 노이즈 감쇠 주파수 응답을 도시한 것이다. 굵은 곡선은 응답을 도시한다. 이와 비교를 위하여, 얇은곡선은 도 1에 도시된 종래 장치에 의한 노이즈 감쇠 주파수 응답을 도시한다.
도 18을 참조하면, 본 발명에 따른 전자장치는 종래 장치와 비교하여 폭넓은 주파수 대역에 대하여 노이즈 감쇠가 우수하다. 특히, 본 발명에 따른 전자장치는 약 10MHz 이상의 주파수 대역에 대하여 노이즈 감쇠가 아주 우수하다.
지금까지 본 발명을 바람직한 실시예를 참조하여 상세히 설명하였지만, 본 발명은 다른 방식으로도 실행될 수 있다는 것을 당업자는 알 것이다.
본 발명에 따른 전자장치는 노이즈 필터를 구비하여 DC 전원에서 부하회로로 DC 전력을 제공할 때 부하회로로부터 발생되는 고주파수 노이즈를 충분히 감쇠시킬 수 있는 효과가 있다.

Claims (14)

  1. 전원으로부터 부하회로로 DC 전력을 공급하고, 고주파수에 대하여 전원을 포함하는 전력 라인 회로를 고주파수 노이즈를 발생시키는 부하회로와 분리시키는 전자장치에 있어서,
    회로보드(6)의 표면에 형성된 제1 및 제4 도전영역(13, 14, 15, 16), 상기 제1 도전영역(13)에 접속되며 전원과 접속되어 사용되는 전력 라인 도전층(7a), 및 상기 제2 도전영역(14)에 접속되며 접지로 사용되는 접지 도전층(8a)을 포함하는 회로보드(6);
    상기 회로보드(6)에 장착되며, 상기 제1 내지 제4 도전영역(13, 14, 15, 16)에 각각 접속되는 전력 입력 단자(2), 접지 입력 단자(3), 접지 출력 단자(4), 및 전력 출력 단자(5)를 포함하고, 입력되는 DC 전류는 통과시키고 고주파수 노이즈는 감소시키는 고주파수 필터링 회로를 구비하는 노이즈 필터(1);
    상기 제4 및 제3 도전영역(16, 15)을 상기 전력 라인 도전층(7a) 및 접지 도전층(8a)에 접속시키지 않고 부하회로에 접속시키는, 상기 제4 및 제3 도전영역(16, 15)에 접속된 전력 및 접지 도전체(7b, 8b, 19, 18)를 포함하는 것을 특징으로 하는 전자장치.
  2. 제1항에 있어서,
    상기 접지 입력 단자(3) 및 상기 접지 출력 단자(4)은 서로 접합되어 하나의접지 단자(3)를 형성하는 것을 특징으로 하는 전자장치.
  3. 제1항에 있어서,
    상기 전력 라인 도전층(7a)은 상기 회로보드(6)내의 내부층으로서 형성되며, 상기 회로보드(6)내에 형성된 제1 관통홀(9)을 통해서 상기 제1 도전영역(13)에 접속되는 것을 특징으로 하는 전자장치.
  4. 제1항에 있어서,
    상기 접지 도전층(8a)은 상기 회로보드(6)내의 내부층으로서 형성되며, 상기 회로보드(6)내에 형성된 제2 관통홀(10)을 통해서 상기 제2 도전영역(14)에 접속되는 것을 특징으로 하는 전자장치.
  5. 제1항에 있어서,
    상기 전력 라인 도전층(7a)은 상기 회로보드(6)의 표면에 형성되며, 상기 제1 도전영역에 접속되는 것을 특징으로 하는 전자장치.
  6. 제1항에 있어서,
    상기 접지 도전층(8a)은 상기 회로보드(6)의 하면에 형성되며, 상기 회로보드(6)에 형성된 제4 관통홀(12)을 통해서 상기 제4 도전영역(16)에 접속되는 것을 특징으로 하는 전자장치.
  7. 제1항에 있어서,
    상기 전력 라인 도전체(7b)는 상기 회로보드(6)내에 내부층으로서 형성되며, 상기 회로보드(6)내에 형성된 제4 관통홀(12)을 통해서 상기 제4 도전영역(16)에 접속되는 것을 특징으로 하는 전자장치.
  8. 제1항에 있어서,
    상기 접지 도전체(8b)는 상기 회로보드(6)내에 내부층으로서 형성되며, 상기 회로보드(6)내에 형성된 제5 관통홀(11)을 통해서 상기 제3 도전영역(15)에 접속되는 것을 특징으로 하는 전자장치.
  9. 제1항에 있어서,
    상기 전력 도전층(7b)은 상기 회로보드(6)의 표면에 형성되며, 상기 회로보드(6)상의 제4 도전영역에 접속되는 것을 특징으로 하는 전자장치.
  10. 제1항에 있어서,
    상기 접지 도전층(8b)은 상기 회로보드(6)의 하면에 형성되며, 상기 회로보드(6)내에 형성된 제6 관통홀(11)을 통해서 상기 제3 도전영역(15)에 접속되는 것을 특징으로 하는 전자장치.
  11. 제1항에 있어서,
    상기 부하회로(20)는 상기 회로보드(6)의 표면에 장착되며, 상기 전력 도전체(7b) 및 상기 접지 도전체(8b)에 접속되는 것을 특징으로 하는 전자장치.
  12. 제1항에 있어서,
    상이한 회로보드(17)상에 장착된 부하회로(20)가 상기 회로보드(6)와는 분리되며, 상기 전력 및 접지 도전체는 상기 제4 및 제3 도전영역(16, 15)에 접속된 전력 도전체 핀(19) 및 접지 도전체 핀(18)을 포함하여, 상기 제4 및 제3 도전영역(16, 15)은 상기 상이한 회로보드(17)와 접속되어 상기 제4 및 제3 도전영역(16, 15)을 상기 부하회로(20)에 전기접속시키는 것을 특징으로 하는 전자장치.
  13. 제12항에 있어서,
    상기 부하 회로(20)는 상이한 회로보드(17)상에 표면 장착되며, 상기 전력 및 접지 도전체 핀(18, 19)은 상기 상이한 회로보드(17)의 하면에서 상면으로 관통하는 것을 특징으로 하는 전자장치.
  14. 제1항에 있어서,
    상기 노이즈 필터(1)는 분포정수형인 것을 특징으로 하는 전자장치.
KR1020030016883A 2002-03-19 2003-03-18 Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치 KR100711365B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002076318 2002-03-19
JPJP-P-2002-00076318 2002-03-19

Publications (2)

Publication Number Publication Date
KR20030076346A true KR20030076346A (ko) 2003-09-26
KR100711365B1 KR100711365B1 (ko) 2007-04-27

Family

ID=27800371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016883A KR100711365B1 (ko) 2002-03-19 2003-03-18 Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치

Country Status (6)

Country Link
US (1) US6809583B2 (ko)
EP (1) EP1349271B1 (ko)
KR (1) KR100711365B1 (ko)
CN (1) CN100441072C (ko)
DE (1) DE60326505D1 (ko)
TW (1) TWI304718B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583458B1 (ko) * 2004-01-28 2006-05-26 삼성전자주식회사 Ｅｍｉ를 고려한 인쇄회로기판
KR100690260B1 (ko) * 2005-02-24 2007-03-12 쿄세라 코포레이션 탄성표면파 소자 실장기판, 그것을 사용한 고주파 모듈 및통신기기

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459105B2 (en) * 2005-05-10 2008-12-02 University Of Utah Research Foundation Nanostructured titanium monoboride monolithic material and associated methods
AU2005332852A1 (en) * 2005-06-13 2006-12-21 Daikin Industries, Ltd. Semiconductor circuit board and semiconductor circuit
JP2007096147A (ja) * 2005-09-30 2007-04-12 Toshiba Corp コンデンサ
CN101346787B (zh) * 2005-12-26 2011-07-20 三洋电机株式会社 电路装置
CN102474976B (zh) 2009-07-27 2015-05-20 株式会社丰田自动织机 布线基板以及布线基板的制造方法
CN102970814B (zh) * 2011-08-31 2015-06-17 英业达股份有限公司 一种印刷电路板
CN106163087B (zh) * 2016-06-28 2019-06-07 Oppo广东移动通信有限公司 Pcb板及移动终端
CN110268627B (zh) * 2017-02-10 2023-06-30 松下知识产权经营株式会社 多层基板滤波器
US11210446B1 (en) 2020-07-28 2021-12-28 Management Services Group, Inc. Isolation of compartments in a layered printed circuit board, and apparatus and methods for the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
JPH05165055A (ja) * 1991-12-13 1993-06-29 Hosiden Corp 画素分割液晶表示素子
JP3265669B2 (ja) * 1993-01-19 2002-03-11 株式会社デンソー プリント基板
JPH08288462A (ja) * 1995-04-14 1996-11-01 Mitsubishi Electric Corp 半導体集積回路装置
JPH11150343A (ja) * 1997-11-18 1999-06-02 Advantest Corp ノイズ抑制回路とそのプリント配線板
US6052012A (en) * 1998-06-29 2000-04-18 Cisco Technology, Inc. Method and apparatus for clock uncertainly minimization
JP2000077852A (ja) 1998-08-31 2000-03-14 Kyocera Corp 配線基板
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
JP3856671B2 (ja) 2000-08-30 2006-12-13 Ｎｅｃトーキン株式会社 分布定数型ノイズフィルタ
TW499793B (en) * 2000-08-30 2002-08-21 Nec Tokin Corp Distributed constant type noise filter
KR100412599B1 (ko) * 2001-08-22 2003-12-31 현대자동차주식회사 배기가스 유동 제어를 위한 가변밸브장치를 구비한 머플러

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583458B1 (ko) * 2004-01-28 2006-05-26 삼성전자주식회사 Ｅｍｉ를 고려한 인쇄회로기판
KR100690260B1 (ko) * 2005-02-24 2007-03-12 쿄세라 코포레이션 탄성표면파 소자 실장기판, 그것을 사용한 고주파 모듈 및통신기기

Also Published As

Publication number Publication date
TWI304718B (en) 2008-12-21
DE60326505D1 (de) 2009-04-23
US6809583B2 (en) 2004-10-26
EP1349271A3 (en) 2005-03-09
TW200304766A (en) 2003-10-01
CN1446041A (zh) 2003-10-01
EP1349271B1 (en) 2009-03-11
EP1349271A2 (en) 2003-10-01
CN100441072C (zh) 2008-12-03
KR100711365B1 (ko) 2007-04-27
US20040008531A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
US7064623B2 (en) Coaxial line type components with low characteristic impedance
US5488540A (en) Printed circuit board for reducing noise
US9220165B2 (en) Printed circuit board
US8184447B2 (en) Multi-layer electronic part built-in board
JPH02187093A (ja) 印刷配線板
KR100711365B1 (ko) Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치
US6281756B1 (en) Transistor with internal matching circuit
US5532658A (en) Mounting structure for electronic component
US7791210B2 (en) Semiconductor package having discrete non-active electrical components incorporated into the package
US6016083A (en) Electronic circuit apparatus for suppressing electromagnetic radiation
JPH0318113A (ja) ノイズフィルタの取付け構造
JP3868386B2 (ja) ノイズフィルタ実装基板
US6300677B1 (en) Electronic assembly having improved power supply bus voltage integrity
JP4795154B2 (ja) ノイズフィルタ実装基板
JP2001015885A (ja) 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造
JPH03258101A (ja) 回路基板
JP2002368355A (ja) プリント配線板
JP2000244128A (ja) 多層プリント配線基板及びそれを用いたチップ型３端子ノイズフィルタの実装構造
US6534844B1 (en) Integrated decoupling networks fabricated on a substrate having shielded quasi-coaxial conductors
JP2002184898A (ja) 高周波モジュール
JP3983711B2 (ja) 表面実装型高周波モジュール
JP2001136042A (ja) プリント回路基板
JP2002100724A (ja) 貫通型ｅｍｉフィルタ付き半導体デバイス
JPH0974276A (ja) 表面実装プリント配線基板
JPH07283582A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee