TWI304718B - Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction - Google Patents

Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction Download PDF

Info

Publication number
TWI304718B
TWI304718B TW092105885A TW92105885A TWI304718B TW I304718 B TWI304718 B TW I304718B TW 092105885 A TW092105885 A TW 092105885A TW 92105885 A TW92105885 A TW 92105885A TW I304718 B TWI304718 B TW I304718B
Authority
TW
Taiwan
Prior art keywords
circuit board
ground
conductive
conductive layer
layer
Prior art date
Application number
TW092105885A
Other languages
English (en)
Other versions
TW200304766A (en
Inventor
Ohya Kazumasa
Arai Satoshi
Inoi Takayuki
Saiki Yoshihiko
Original Assignee
Nec Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Tokin Corp filed Critical Nec Tokin Corp
Publication of TW200304766A publication Critical patent/TW200304766A/zh
Application granted granted Critical
Publication of TWI304718B publication Critical patent/TWI304718B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1304718
發明所屬之技術領域： 本發明係有關於一種供給直流電 流電源供給電源至負截I 電子衣置，自直 子裝置之電路板上以ϊ此類供給直流電源電 入入有雜汛/慮波器（n〇ise filter )。 先前技術： 技衍ί ΐ地ί Ϊ !lLSI (大型積體電路）<類的數位電路 ^ 類技術中，如電腦、通訊設備…
ί:自在此類裝置中，因使用數位電路击 產，自電源線傳向電源端的高頻雜訊，引發電磁介面 上umgnetlc interface，emi)問題。電源線可類 連接之其他電路。雜㈣可能流入與電㈣ 為解決EMI問題可採用所謂「電源去耦技術」（—π decoupling technique)有效地解決，數位電路如lsi晶 片之雜汛電流得以消除、縮減或降低。換言之，電源幾以 及電源線可與高頻操作之LS丨隔離。在電源去耦技術中，
雜訊濾波器為存在的去耦晶片，其中包括多種形式的電 容。=日本專利申請第Jp 2〇〇2一76 3 1 8號中第5圖所示。 請參考第1圖，纟電路板6中，做為雜訊渡波器之電容 25連接於地端導電層（GND層）8與電源線導電層（vcc 層）7之間’其中LSI晶片20嵌於電路板6上，並與vcc層7 以及GND層8相連接。VCC層7與GND層8連接至直流'(DC )電 源線（未示於圖中），故LSI晶片20可經由VCC層7與GND層
2130-5537-PF(Nl).ptd 第7頁 1304718
五、發明說明（2)
8獲得來自直流電流源供給之直流電源。在此電路結構 中，VCC層7與GND層8因高頻操作下的電容25而形成短路 (short-circui ted )。高頻雜訊電流自LSI晶片20沿圖示 中實線箭頭之迴路流動，並於包含VCC層7與GND層8之電源 線電路中被消除。然而，電容25很難在高頻操作下保持低 阻抗。此即因電容之自我共振（self-resonance)現象所 致。因此，當雜訊電流之頻率逐漸升高時，電容2 5之阻抗 亦會P逍之增加’使得雜電流無法再通過電容2 5，而需從 電路板6上整面延伸的VCC層與GMD層通過，如圖示中虛線 箭頭所示，而到達電源端（未示於圖中）。不幸地，此時 將輻射出未預期的電磁波。故就現有的雜訊濾波器如電^ 等並無法有效地去耦電源而減弱雜訊電流，符合數位電路 中信號傳遞速度日益快速之趨勢。 因此’為讓數位電路的操作日益快速，需要一種即使 操作在高頻丁仍具低阻抗之雜訊濾波器。兩位本發明之共 同發明人與另一專利之共同發明人（在200 1年8月29號提 出申請之日本專利申請第2001-259453號，印製於2 〇〇2年6
月7日之第JP-A 2002-1 64760號，具有與本發明相同的讓 渡人（assignee))揭示了上述所需的雜訊濾波器。先前 專利申請中所揭示之雜訊濾波器為電容結構，但在高頻下 為離散常數（diStribUted-c〇nstant )電路型態。故此所 揭示之雜訊滤波器可以與第i圖所示之電容25相類似的方 式操作。 ' 請參考第2圖 以下將詳述利用離散常數電路形式之
2130-5537-PF(Nl).ptd 1304718 雜訊濾波器1取代第1圖中電路板6上現存含一電容25之雜 訊濾波器。雜訊濾波器1與負載電路2〇嵌於電路板6上。雜 訊濾波器1具有電源輸入端2、地端輸入端3、電源輸出端 4、與地端輸出端5。 ^ 與第1圖所示之電路板不同的是，此電路板6具有四組 導電塾（conductor land ) 13、14、15、16，分^ 連接至 電源輸入端2、地端輸入端3、電源輸出端4、與地端輸出 端5。第一與第四導電墊13與16分別經由穿越與12與 vcc層相連接。第二與第三導電墊14與15分別經由穿越洞 10與11與GND層相連接。 第2圖所示之結構係採用離散常數電路形式之雜訊滤 波器1，但仍因下述原因而不足以降低高頻雜訊。 “ 在電路板6中通常採用寬且連續的圖案分別形成vcc層 7與GND層8。因此VCC層7與GND層8之阻抗相當地低。相對曰 地’連接VCC層7與GND層8至第一至第四導電墊13:16之穿 越洞9-12阻抗則高於VCC層7與(；〇層8。再者，穿越洞9—牙12 之阻抗會根據雜訊電流頻率的提升而變得更高。/ 因此，當雜訊電流頻率越來越高時’雜=電流將難以 經由穿越洞9-12流至雜訊濾波器i。故此舉無法降低雜訊 電流’部使雜訊電流穿越VCC層7與GND層8。 發明内容： f發明之一目的在提供一種用於供給直流電源及具 極佳減低雜訊效果的雜訊濾波器之電子裝置。
1304718 五、發明說明（4) 種電子裝置，用 離含該電源 負載電路。 電路板包括 源線導電層 至該第二導 該地端導電 该電路板 源輸出端、 導電墊。該 訊的進入， 個電源與地 第四與該 導電層即可 祀據本發明之一特徵，本發明 路，隔 訊之該 器。此 、一電 層連接 電源。 ，嵌於 、一電 該第四 高頻雜 括複數 ’使該 該地端 以自一電源俾认 古、六兩 ^ 供給一直流電源至一負載電 線電路與產生-高頻雜 端相結合成為一單 # Α π e ® L括一電路板與一雜訊濾波 :成亥電路板上之第一至第四導電墊 連接至該第一導電墊、以及一地端導電 電塾 4電源線導電層被調整連接至該 層則被調整連接至接地。此雜訊濾波器 上具有一電源輸入端、一地端輸入端 與一地端輸出端，分別連接至該第一至 雜δίΐ遽波器具有一高頻濾波電路以降低 而使一直流電源通過。此電子裝置還包 端導體，連接至該第四與該第三導電墊 第三導電塾不需連接該電源線導電層與 與該墊電路（pad circuit)相連接。 其中，該地端輸入端與該地端輸出 地端 其中，該電源線導電層係形成於該電路板中做為一内 層（inner layer )，且該電源線導電層經由該電路板上 之一第一穿越洞連接至該第一導電墊。 其中，該地端導電層係形成於該電路板中做為一内層 (i nner 1 ayer )，且該地端導電層經由該電路板上之一 第二穿越洞（10)連接至該第二導電墊。 其中，該電源線導電層形成於電路板表面上，且連接
2130-5537-PF(Nl).ptd 第10頁 1304718 五、發明說明（5) 至該第一導電墊。 第 其中，該地％ V電層係形成於該電路板之一北 (rear face )，且該地端導電層經由該電路月面 三穿越洞連接至該第二導電墊。 、 其中’該電源線導電層係形成於該電路板 層，且該電源線導電層經由該電路板上之一 =馬一内 接至該第四導電墊。 牙越洞連 其中，該地端導電層係形成於該電路板中做一 層，且該地端導電層經由該電路板上之_第五 至該第三導電墊。 越/冋連接 其中，該電源線導電層形成於電路板表面上， 至該第四導電墊。 且連接 其中，該地端導電層係形成於該電路板之一 該地端導電層經由該電路板上之一第六穿越 ^ 三導電墊。 牧王忒第 其中，該負載電路嵌於該電路板之表面，並 電源導電層與該地端導電層。 t ^ 其中，孩負載電路嵌於一另一電路板之表面，哕一 電：板相互分離，其中該電源導電層與該地端 導電層包括一電源導電接腳與一地端導電接腳，連接至該 電路板上之該第三與該第四導電墊，使該第三與該第四導 電墊與該另一電路板相連接，於該第三與該第四導電墊與 該負載電路間形成一電性連接。 /、 其中，忒負載電路嵌於該另一電路板之表面，該電源
第11頁 1304718 五 發明說明（6) 與該地端接腳自該另一 " 八中，該雜訊濾波器為 —者面穿透至該表面 本發明仍有其他c常數型式。 推演。 、k ，可根據下列發明說明予以 為讓本發明之上述和其他 顯易懂，下文特舉一較佳奋目的、特徵、和優點能更明 細纟兄明如下。 彳 並配合所附圖式，作詳 實施方式： 各圖中相同，請參閱第3-“圖。 各實施例中所採用之雜訊濟波表示…卜’下述 離散常數形式，將於第15：；7[；。士為丽述習知已申請專利之 的等效電路。 、 回中嫌數其内部結構與不同 ι一實施你丨： 山明參考第3圖，係顯示一電子裝置，包含有一電路板6 一甘入於電路板上之雜訊濾波器^。在本實施例中，如工晶 片之負載電路20亦會嵌於電路板6上。 • 雜訊濾波器1具有電源輸入端2、地端輸入端3、電源 輸出端4、與地端輸出端5。 電路板6具有四組導電墊13、14、15、16，分別連接 至電源輸入端2、地端輸入端3、電源輸出端4、與地端輸 出端5。電路板6具有電源線導電層（VCC層）7a與地端導
第12頁 213〇.5537-PF(Nl).ptd 1304718
電層（GND層）8a作為分離的 層8a分別延伸至第一導雷^内部導電層。VCC層7a與GND 別經由垂直的第-穿越洞9盘3與第*二導電墊14下方’並分 13與第二導電墊14相連接；vc第:牙J洞1〇與第-導電塾 電源（未示於圖中）。因t|_ '7a “GND層8a連接至直流 輸入端2與3分別經由電位迴路H波器1在電源與地端 連接至9 —13)與地端迴路 、7κΓϊ板6還包含電源導電或輸出電源導電層（o-vcc層 )7b與輸出地端導電層— v , 侧層8a分離之内部導電(声。e Dv= h’^為層與 延伸至第四導電墊〗6與第層三導0電 ^ _ 電塾15下方’並分別經由垂 直的弟三穿越洞11與第四穿越洞12與第三 導電墊16相連接。 〒电災H、弟四 因此，在電源與地端輸入端2與3由直流電源端供應至 雜訊濾波器1之直流電源，在此後表示為電源與地端輸“入 端5與4，且直流電源經由第四與第三導電墊丨6與丨5以及第 四與第三穿越洞12與11供應至〇-VCC層7b與0-GND層8b。 在實施例中，LS I晶片2 0嵌於電路板6之表面。 此LSI晶片20具有一電源端21與一地端22。 電路板6之表面上具有第五與第六導電墊23與24，連 接至LSI晶片20之電源端與地端。第五與第六導電塾23與 24經由第五與第六穿越洞25與26連接至0-VCC層7b盘〇-GND 層8b。因此，〇-VCC層7b與0-GND層8b之電源可供應至LSI 晶片2 0 。
2130-5537-PF(Nl).ptd 第13頁 1304718 五、發明說明（8) 若LS I晶片20產生高頻雜訊電流並流經〇_
層7b與8b，因0-VCC層與0-GND層僅妹穿抽，n1<) GND ’故可確信雜訊電流流入雜訊渡波器1之電源端5 /、也為4。戶斤以雜訊電流可於雜訊濾波器i處得以降低。 弟二實施例： 請參閱第4圖，此處之電子裝置盥笙一给 除第3圖中地端輸入與輸出端3與4結：：：m: 圖示符號則標記為3。 7 早一 i端’ =施例中，熟悉此項技藝者可根據第3圖所示之 只鈀例祝明，以相同的方式理解第4圖所示之實施例。 Ά三實施^i 第5圖，此電子裝置係用以供給直流電源至嵌 : “路板17上之LSI晶片20。此電路板17之導電墊27 盘接ϋ於電路板17上⑶晶片2〇之電源與地端端點21 3 :電：板17尚提供導電塾3〇與29以分別連接電路板η 表面上之導電墊27與28。 在此實施例中，電路板6之電源導電層7b與地端導電 :8二為〇-VCC與〇_GND層之内層，而是做為如"CC 接腳19與〇-GND接腳18之類的導電接腳。〇vcc接腳^與 〇 一 GND接腳18係立於第四與第三導電墊16與15上。 〇 一VCC接腳19與〇 —GND接腳18連接至電路板丨了之導電墊 30與29上。因此，電源與地端端點21與22不需連接至VCc
1304718 五、發明說明（9) 層7a與GND層8a，即可直接連接雜訊濾波器〗之電源與地 輸出端點5與4。 因此，於電源與地端輸入端點2與3導入雜訊濾波器1 之直流電源可供應至LSI晶片20。LSI晶片20所產生之高頻 雜讯電流亦會流入雜訊濾波器〗，可確信地得以降低。 士“'此實施例中，電路板17係嵌於主板（main board) 做為子板（sub-board)，故0—vcc與〇—GND接腳 19 18向上延伸於子板17之周圍，並連接至 之導電墊30與29。 丁攸1丨衣囬上 第四實施例： 請參閱第6圖，此處之電子步罟盥笙一… 除第5圖中地端輸入與輸出端3與:㈡工例 圖示符號則標記為3。 *早一地， —在此實施例中，熟悉此項技藝者可根據 貫施例說明，以相同的方式理解第6圖所示之實^例了 第五實施例： 請參閱第7圖，此實施例盘第三者 與0-GND接腳19與18向上延伸並穿;相似，除〇^以 17表面上之導電墊30與29。因此，子板17 連接至子板 上，而導電墊29與30即配置於主板6之楚一配置於母板6 15與16上方。 < 弟二與第四導電墊 在此實施例中，熟悉此項技藝者 、孜农者可根據第5圖所示之 I麵 第15頁 2130-5537-PF(Nl).ptd 1304718 五、發明說明（10) 實施例說明，以相同的方式理 示之實施例 鮮第7圖所 第六實施例 ·· 請參閱第8圖，此處之電子裳 除第7圖中地端輸入與輸出端3與4社’、第五實施例相似， 圖示符號則標記為3。 ^結合形成一單一地端， 在此實施例中，熟悉此項技蓺 實施例說明，以相同的方式理=者可根據第5圖所示之 解弟8圖所示之實施例。 第七實施例：
凊參閱第9圖，此處之電子梦# 除VCC與GND層7a與8a _-Vcc與0、置/、弟一乃施例相似， 層，而是形成於電路板6之相^面上/ ’、b亚非為内 如圖所示，VCC層7a與〇-¥“層713係形成於電路板6表 面上。因此，VCC層7a連接至電路板6表面上之第一導電^ 13。0-VCC層7b則連接至電路板6表面上之第四導電墊16美 第五導電墊23。 ’
GND層8a與0-GND層8b係分離地形成於電路板6之背面 或下表面。背面之GND層8a經由穿越洞1 0連接至電路板6表 面上之第二導電墊14。背面之0-GND層8b則連接至電路板6 表面上之第三導電墊15與第六導電墊2 4。 在上述結構中，直流電源經由電路板6上做為對應面 表層之VCC與GND層7a與8a，於電源與地端端點2與3供應至 雜訊濾波器1。接著，直流電源自電源與地端輸出端點5與
2130-5537-PF(Nl).ptd 第16頁 1304718 五、發明說明（11) 4傳送至0-VCC與0-GND層7b與8b，其係分別做為電路板6之 表面層與背面層，最後再傳送至LSI晶片20。 若L S I晶片2 0產生高頻雜訊電流並流經〇 κ； C與〇 - G N D 表面層7b與8b，則可確信雜訊電流流入雜訊濾波器i並尸 以降低。 、卯、’于 弟八實施例 ： 广第第10圖，此處之電子裝置與第七實施例相似 除第9圖中地端輸入與輸出端3與4結合形一时 圖示符號則標記為3。 早一地端’
在此實施例中，熟悉此項技藝者可根 實施例說明，以相同的方式理解第1G圖所示之實圖之 第九貫施例 : 請參閱第11圖，此處之電子裝 例之改良，除VCC與GND層7a與几並^弟5圖中第三實骑 圖所示之相似做為表層。、 馮内層，而是與第] 在此實施例中，熟悉此項技蓺 示之實施例說明，以相同的方$ 了根據第5與1〇圖件 例。 解弟11圖所
第十實施你丨： 置與第九實 結合形成一 施例相似， 單一地端， 請參閱第12圖，此處之電 除第11圖中地端輪人與輸“ 1304718 五、發明說明（12) 圖示符號則標記為3。 在此實施例中，熟悉此項技藝者可根據第11圖所示之 實施例說明，以相同的方式理解第1 2圖所示之實施例。 第十一實施例： 請參考第1 3圖，本實施例為第11圖所示裝置之改良， 與第6圖相類似。亦即0-VCC與0-GND接腳19與18穿越突出 子板17。 第十二實施例： 請參考第1 4圖，本實施例亦為第1 3圖所示裝置之改 良，第13圖中地端輸入與輸出端3與4結合形成一單一地 端，圖示符號則標記為3。 在第十一與第十二實施例中，熟悉此項技藝者可根據 第1 1圖所示之實施例說明，以相同的方式理解第1 3與1 4圖 所示之實施例。 請參考第1 5圖以說明實施例中雜訊濾波器1之實例。 第1 5圖所示之雜訊濾波器1 5為離散常數式，且為3端 點或4端點之兩埠（port )離散常數式電容所構成。雜訊 濾波器1具有一電容，其形成為稱為「條線」（s t r i p line)之傳輸線型式。此電容包含被相對之介電層lb包夾 之平面金屬板或條1 a，除其兩相對端點未被包夾，且上述 相對之介電層1 b亦進一步地被相對的氧化層1 c所包夾。接 著覆蓋一石墨/銀覆蓋層Id於氧化層lc上，固化形成一離
2130-5537-PF(Nl).ptd 第18頁 1304718
五、發明說明（13) 散常數型式之電容元件。平面金屬板^之 堆疊層m以外。電容元件被模置於塑㈣; t ’ H Λ 4 ΐ &成為晶片型式。此外殼具有輸人斑輸ΐ 私：2與5以及地端端點3與4。輸入與輪出端點2與5 金-條1 a之兩對應、點部 >，而地端3 Μ ，至石墨/銀層ld。所以可形成第3圖 】:成^ Ϊ波器1。將山地端^點3與4取代成單—端點3則可形成^ 圖所示之二*而點雜訊濾波器1。 第1 6與1 7圖所示為hM ^ 之高頻等效電路。第16盘=:;:式之雜訊渡波器1 點與三端點結構。在每電路分別對應至四端 成分以形成具-為埠二且〜例—中為之』=二器包含有… 路。 力為垾5 — 4或5-3之兩埠型電 熟知此項技藝者應可理解的是 高頻信號或雜訊電流，嗆油哭# ^攸右於，、中埠輸入 會輸入另外一埠。^ 慮波為將會減弱此雜訊電流，而不 此外，此處亦可清楚理θ 直接地連接直流電源。地端點H入與輸出端點2與5係 源。因此，藉由輸入埠2-3與乂巧4亦相互連接至直流電 接至直流電源與負載的方式，'直、、:=(或5-3 )分別連 1供應至負載電路，來白备IL電源可經由雜訊濾波器 雜訊濾波器處得以抑制。、電路之高頻雜訊電流亦可於 此雜訊濾、波器係揭示於前 200 1 -259453號中。因此，^本專利申請第 匕’略更詳細描述，可進一
2130-5537-PF(Nl).ptd 第19頁 1304718 五、發明說明（14) 步參閱該專利申請書之發明說明與圖示，以與本發明說明 對照。 ^ 本發明所採用之雜訊濾波器1並未限定於習知專利申 凊所揭不之種類，任何具雙埠、可抑制輸入任一埠之高頻 雜f電流、且可將直流電源自該埠傳送至另一蟑之雜訊濾 波器皆符合本發明之需求。 ^、第1 8圖係顯示第3圖之第一實施例中電子裝置之雜訊 衰減的頻率響應（n〇lse ⑽卜 response )。粗線即顯示此響應。 另 第!圖現存電子裝置之雜訊衰減的頻率響？，痛為 從第1 8圖可得知本發明夕雪工 具有極佳寬頻域的雜訊抑制表；以知技術相較下 置在大於10MHz的頻域附近擁右卵虹j疋本發明之電子裝 任何熟習此技藝者，在不有脫7本^ 内，當可作更動與潤飾，因此本發ς ^月之精神和範圍 之申請專利範圍所界定者為準。χ月之保護範圍當視後附 2130-5537-PF(Nl).ptd 第20頁 1304718 圖式簡單說明 第1圖係顯示一種現存電子裝置之剖示圖，其中包括 用以供應直流電源至負載電路之含雜訊濾波器的電路板； 第2圖係顯示習知專利申請案中採用另一雜訊濾波器 之電路板剖面圖； 第3圖係顯示本發明第一實施例中一電子裝置之剖面 圖； 第4圖係顯示本發明第二實施例中一電子裝置之剖面 圖， 第5圖係顯示本發明第三實施例中一電子裝置之剖面 圖； 第6圖係顯示本發明第四實施例中一電子裝置之剖面 圖， 第7圖係顯示本發明第五實施例中一電子裝置之剖面 圖； 第8圖係顯示本發明第六實施例中一電子裝置之剖面 圖； 第9圖係顯示，本發明第七實施例中一電子裝置之剖面 圖； 第1 0圖係顯示本發明第八實施例中一電子裝置之剖面 圖； 第11圖係顯示本發明第九實施例中一電子裝置之剖面 圖； 第1 2圖係顯示本發明第十實施例中一電子裝置之剖面 圖；
2130-5537-PF(Nl).ptd 第21頁 13〒職修龜換頁 ?7年2月20曰 修正曼 圖式簡單說明 第1 3圖係顯示本發明第十一實施例中一電子裝置之剖 面圖； 第1 4圖係顯示本發明第十二實施例中一電子裝置之剖 面圖； 第1 5圖係顯示第2- 1 4圖中雜訊濾波器之俯視圖，顯示 此濾波器元件之結構； 第1 6圖係顯示第1 5圖所示之雜訊濾波器之等效電路， 其為四端點形式； 第1 7圖係顯示第1 5圖所示之雜訊濾波器之另一等效電 路，其為三端點形式；以及 第1 8圖係顯示第3圖與第1圖相較雜訊減弱之頻率響應 圖。 符號說明： 1〜雜訊濾波器； 2〜電源輸入端； 3〜地端輸入端； 4〜電源輸出端； 5〜地端輸出端； 6〜電路板； 7、7 a〜電源線導電層 (VCC 層）； 7b〜輸出電源導電層 (0-VCC層）； 8、8a〜地端導電層（GND層）； 8b〜輸出地端導電層 (Ο-GND層）； 9、10、11、12、25、26 〜穿越洞； 13、：14、15、16、23、24、27、28、29、30 〜導電 墊；
2130-5537-PFl(Nl).ptc 第22頁 1304718
2130-5537-PF(Nl).ptd 第23頁

Claims (1)

130推私月> 案號 —η年 月曰 六、申請專利範圍 一種電子裝置，用以 路，隔離含該電源之 訊之該負載電路，其中該電子裝置包括·· 電路板（6)，包括形成於該電路板上之第一至第 墊（1 3、14、1 5、1 6 )、一電源線導電層（)連 第一導電墊（13)、以及一地端導電層（8a)連接 二導電墊（1 4 )，該電源線導電層（7a )被調整連 電源，該地端導電層（8a )則被調整連接至接地； 雜訊濾波器（1 )，嵌於該電路板（6 )上，具有一 入端（2 )、一地端輸入端（3 )、一電源輸出端 _與一地端輸出端（5 )，分別連接至該第一至該第 墊（1 3、1 4、1 5、i 6 )，該雜訊濾波器具有一高頻 路以降低兩頻雜訊的進入，而使一直流電源通過； 數個電源與地端導體（7b、8b、19、18)，連接至 與該第三導電墊（16、15)，使該第四與該第三 (1 6、1 5 )不需連接該電源線導電層（7 a )與該地 層（8a )即可與該墊電路（pad circuit )相連 1. 負載電 高頻雜 四導電 接至該 至該第 接至該 _ 一 電源輸 (4 )、 四導電 濾波電 以及 複 該第四 導電墊 端導電 接； 其中該地端輸入端成為一單一地端（3) t 2 ·如申請專利範圍第1項所述之電子裝置，其中該電 源線導電層（7a )係形成於該電路板（6 )中做為一内層 (inner layer )’且該電源線導電層)經由該電路 /電源供給一直流電源至一 高頻一電源線電路與產生一 )與該地端輸出端（4 )相結合
2130-5537-PFl(Nl).ptc 第24頁 130471 §7年x月上日修(%正替換頁 六、申請專利範圍
板（6)上之一第一穿越洞（9)連接至該第一導電塾 (13 )。 3 ·如申請專利範圍第1項所述之電子裝置，其中該地^ 端導電層（8 a )係形成於該電路板（6 )中做為一内層Λ (inner layer)，且該地端導電層（8a)經由該電路板 (6)上之一第二穿越洞（1〇)連接至該第二導電塾 (14 )。 其中該電 且連接至 4 ·如申請專利範圍第1項所述之電子裝置， 源線導電層（7 a )形成於電路板（6 )表面上， 該第一導電墊。 5 ·如申請專利範圍第1項所述之電子裝置，其中該地 端導電層（8a )係形成於該電路板（6 )之一背面（二^ face )，且該地端導電層（8a )經由該電路板上之一第_ 穿越洞（1 0 )連接至該第二導電墊（1 4 )。 一 6 ·如申請專利範圍第1項所述之電子裝置，其中該電 源線導電層（7b )係形成於該電路板（6 )中做為一内層 (7b )，且該電源線導電層（7b )經由該電路板（6 ) ^ 之一第一穿越洞（12)連接至該第四導電墊（16)。 7 ·如申請專利範圍第1項所述之電子裝置，其中該地 端導電層（8b )係形成於該電路板（6 )中做為一内層， 且該地端導電層（8b)經由該電路板（6)上之一第^穿 越洞（11)連接至該第三導電墊（15)。 8·如申請專利範圍第1項所述之電子裝置，其中該電 源線導電層（7b )形成於電路板（6 )表面上，且連接至
2130-5537-PFl(Nl).ptc 第25頁 1304718 卜#夂月 > 日修(勒正皆換頁| 月
----^ ^10 ¾^ 车 六、申請專利範圍 該第四導電墊。 9 ·如申請專利範圍第1項所述之電子裝置，其中 端導電層（8 b )係形成於該電路板（6 )之一背^^地 地端導電層（8b )經由該電路板（6 )上之一繁丄# f；該 (ii)連接至該第三導電墊（15)。 牙同 I 0 ·如申請專利範圍第1項所述之電子I置，其中談 載電路（20)嵌於該電路板（6)之表面，並連接至該該負 源導電層（7 b )與該地端導電層（8 b ) 。 ^ ^ II ·如申請專利範圍第丨項所述之電子裝置，其 載電路（20)嵌於一另一電路板U7)之表面，該另二電 路板與該電路板相互分離，其中該電源導電層與^地端導 電層包括一電源導電接腳（丨9 )與一地端導電接腳 (18) ’連接至該電路板（6)上之該第三與該第四導電 墊（16、15)，使該第三與該第四導電墊（16、15)與該 另一電路板（17)相連接，於該第三與該第四導電塾 (1 6、1 5 )與該負載電路（2〇 )間形成一電性連接。 、1 2 .如申請專利範圍第丨丨所述之電子裝置，其中該負 載電路（20)肷於該另一電路板（17)之表面，該電源與 該地端接腳（1 8、1 9 )自該另一電路板（1 7 )之一背面穿 透至該表面。 1 3 ·如申請專利範圍第1項所述之電子裝置，其中該雜 訊濾波器（1 )為離散常數型式。
第26頁 2130-5537-PFl(Nl).ptc
TW092105885A 2002-03-19 2003-03-18 Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction TWI304718B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002076318 2002-03-19

Publications (2)

Publication Number Publication Date
TW200304766A TW200304766A (en) 2003-10-01
TWI304718B true TWI304718B (en) 2008-12-21

Family

ID=27800371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092105885A TWI304718B (en) 2002-03-19 2003-03-18 Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction

Country Status (6)

Country Link
US (1) US6809583B2 (zh)
EP (1) EP1349271B1 (zh)
KR (1) KR100711365B1 (zh)
CN (1) CN100441072C (zh)
DE (1) DE60326505D1 (zh)
TW (1) TWI304718B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583458B1 (ko) * 2004-01-28 2006-05-26 삼성전자주식회사 Ｅｍｉ를 고려한 인쇄회로기판
JP2006238014A (ja) * 2005-02-24 2006-09-07 Kyocera Corp 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
US7459105B2 (en) * 2005-05-10 2008-12-02 University Of Utah Research Foundation Nanostructured titanium monoboride monolithic material and associated methods
ES2388290T3 (es) * 2005-06-13 2012-10-11 Daikin Industries, Ltd. Placa de circuitos semiconductores y un circuito semiconductor
JP2007096147A (ja) * 2005-09-30 2007-04-12 Toshiba Corp コンデンサ
US8027146B2 (en) * 2005-12-26 2011-09-27 Sanyo Electric Co., Ltd. Electric circuit device enabling impedance reduction
CN102474976B (zh) 2009-07-27 2015-05-20 株式会社丰田自动织机 布线基板以及布线基板的制造方法
CN102970814B (zh) * 2011-08-31 2015-06-17 英业达股份有限公司 一种印刷电路板
CN106163087B (zh) * 2016-06-28 2019-06-07 Oppo广东移动通信有限公司 Pcb板及移动终端
WO2018147397A1 (ja) * 2017-02-10 2018-08-16 パナソニックＩｐマネジメント株式会社 多層基板のフィルタ
US11210446B1 (en) 2020-07-28 2021-12-28 Management Services Group, Inc. Isolation of compartments in a layered printed circuit board, and apparatus and methods for the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
JPH05165055A (ja) * 1991-12-13 1993-06-29 Hosiden Corp 画素分割液晶表示素子
JP3265669B2 (ja) * 1993-01-19 2002-03-11 株式会社デンソー プリント基板
JPH08288462A (ja) * 1995-04-14 1996-11-01 Mitsubishi Electric Corp 半導体集積回路装置
JPH11150343A (ja) * 1997-11-18 1999-06-02 Advantest Corp ノイズ抑制回路とそのプリント配線板
US6052012A (en) * 1998-06-29 2000-04-18 Cisco Technology, Inc. Method and apparatus for clock uncertainly minimization
JP2000077852A (ja) 1998-08-31 2000-03-14 Kyocera Corp 配線基板
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
TW499793B (en) * 2000-08-30 2002-08-21 Nec Tokin Corp Distributed constant type noise filter
JP3856671B2 (ja) 2000-08-30 2006-12-13 Ｎｅｃトーキン株式会社 分布定数型ノイズフィルタ
KR100412599B1 (ko) * 2001-08-22 2003-12-31 현대자동차주식회사 배기가스 유동 제어를 위한 가변밸브장치를 구비한 머플러

Also Published As

Publication number Publication date
EP1349271A3 (en) 2005-03-09
CN100441072C (zh) 2008-12-03
KR100711365B1 (ko) 2007-04-27
TW200304766A (en) 2003-10-01
DE60326505D1 (de) 2009-04-23
KR20030076346A (ko) 2003-09-26
CN1446041A (zh) 2003-10-01
EP1349271A2 (en) 2003-10-01
US20040008531A1 (en) 2004-01-15
US6809583B2 (en) 2004-10-26
EP1349271B1 (en) 2009-03-11

Similar Documents

Publication Publication Date Title
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
US6650525B2 (en) Component carrier
TWI304718B (en) Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction
JPH07176453A (ja) 薄膜型キャパシタとその製造方法
KR100543853B1 (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
US6677832B1 (en) Connector for differential-mode transmission line providing virtual ground
JP2013197435A (ja) 配線基板
JP2860211B2 (ja) ノイズ・フィルタ
JP3868386B2 (ja) ノイズフィルタ実装基板
JPH06208872A (ja) フィルタコネクタ
JP2967564B2 (ja) 圧電トランス
JPS61290794A (ja) 配線基板
JPH03258101A (ja) 回路基板
JP2004112143A (ja) 高周波信号用導体の接続構造、および半導体集積回路パッケージ
JPS6369295A (ja) 配線基板
JP4795154B2 (ja) ノイズフィルタ実装基板
US6534844B1 (en) Integrated decoupling networks fabricated on a substrate having shielded quasi-coaxial conductors
JP2969024B2 (ja) ノイズ・フィルタ
JPS62259500A (ja) 回路基板
JP2024062668A (ja) コイル部品及びコイル部品の製造方法
JPH1084082A (ja) Ｍｃｍ用シリコン基板
JP2001035604A (ja) コネクタ内蔵型ノイズフィルタおよびその製造方法
JPH1051257A (ja) Ｌｃローパスフィルタ
JP3592875B2 (ja) 誘電体フィルタ
JP2007103560A (ja) フレキシブル配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees