JP3055488B2 - 多層プリント基板及びその製造方法 - Google Patents
多層プリント基板及びその製造方法Info
- Publication number
- JP3055488B2 JP3055488B2 JP9047870A JP4787097A JP3055488B2 JP 3055488 B2 JP3055488 B2 JP 3055488B2 JP 9047870 A JP9047870 A JP 9047870A JP 4787097 A JP4787097 A JP 4787097A JP 3055488 B2 JP3055488 B2 JP 3055488B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- adding circuit
- circuit board
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は多層プリント基板に
係り、特にトランジスタ、集積回路（ＩＣ）、大規模集
積回路（ＬＳＩ）などのような回路素子が搭載された多
層プリント基板及びその製造方法に関する。
係り、特にトランジスタ、集積回路（ＩＣ）、大規模集
積回路（ＬＳＩ）などのような回路素子が搭載された多
層プリント基板及びその製造方法に関する。
【０００２】
【従来の技術】トランジスタ、ＩＣ、ＬＳＩなどのよう
な回路素子が搭載された多層プリント基板は電磁ノイズ
を発生するため、そのプリント基板が電子機器自身にあ
るいは他の電子機器に誤動作を引き起こす問題があるこ
とはよく知られている。
な回路素子が搭載された多層プリント基板は電磁ノイズ
を発生するため、そのプリント基板が電子機器自身にあ
るいは他の電子機器に誤動作を引き起こす問題があるこ
とはよく知られている。
【０００３】特に大きなウェートを占めるのは、コモン
モードと言われる、回路の寄生容量や寄生相互インダク
タンスによって流れる電流（廻り込み電流）や電源供給
線に流れ込む高周波電流、による放射であり、その発生
機構が複雑なため、発生源に近い所での有効な対策方法
がなかった。そのため、従来は電子機器全体を金属筐体
で電磁遮蔽をする対策がとられている。
モードと言われる、回路の寄生容量や寄生相互インダク
タンスによって流れる電流（廻り込み電流）や電源供給
線に流れ込む高周波電流、による放射であり、その発生
機構が複雑なため、発生源に近い所での有効な対策方法
がなかった。そのため、従来は電子機器全体を金属筐体
で電磁遮蔽をする対策がとられている。
【０００４】従来、図１２に示すようにプリント基板の
電源層１５による電源供給線とグランド層１６によるグ
ランド線との間に接続された、高周波電源電流発生源で
あるＩＣ／ＬＳＩ３ｃ、３ｄ及び３ｅの近傍に各々デカ
ップリングコンデンサ４ｄ、４ｅ及び４ｆを並列に接続
することがよく行われている。これは、例えばＩＣ／Ｌ
ＳＩ３ｃのスイッチング動作に伴って、電源層１５に流
れる高周波電源電流をＩＣ／ＬＳＩ３ｃ近傍でデカップ
リングコンデンサ４ｄを介してバイパスさせると共に、
ＩＣ／ＬＳＩ３ｃのスイッチング動作に伴うＩＣ／ＬＳ
Ｉ３ｃの電源端子部の電圧変動を抑制しようとしてい
た。
電源層１５による電源供給線とグランド層１６によるグ
ランド線との間に接続された、高周波電源電流発生源で
あるＩＣ／ＬＳＩ３ｃ、３ｄ及び３ｅの近傍に各々デカ
ップリングコンデンサ４ｄ、４ｅ及び４ｆを並列に接続
することがよく行われている。これは、例えばＩＣ／Ｌ
ＳＩ３ｃのスイッチング動作に伴って、電源層１５に流
れる高周波電源電流をＩＣ／ＬＳＩ３ｃ近傍でデカップ
リングコンデンサ４ｄを介してバイパスさせると共に、
ＩＣ／ＬＳＩ３ｃのスイッチング動作に伴うＩＣ／ＬＳ
Ｉ３ｃの電源端子部の電圧変動を抑制しようとしてい
た。
【０００５】一方、従来の多層プリント基板の電源供給
線となる電源層１５は、全面導電膜の層で構成された、
いわゆる全面平板の電源層である。これにより、電流の
流れる面を最大にして電源供給線の抵抗値を小さくし、
直流電源電圧変動を抑圧する効果を得ている。
線となる電源層１５は、全面導電膜の層で構成された、
いわゆる全面平板の電源層である。これにより、電流の
流れる面を最大にして電源供給線の抵抗値を小さくし、
直流電源電圧変動を抑圧する効果を得ている。
【０００６】
【発明が解決しようとする課題】しかるに、上記の従来
の多層プリント基板では、ＩＣ／ＬＳＩの動作に伴い電
源層に流れ込む高周波電源電流を設計者がコントロール
出来ないという問題がある。
の多層プリント基板では、ＩＣ／ＬＳＩの動作に伴い電
源層に流れ込む高周波電源電流を設計者がコントロール
出来ないという問題がある。
【０００７】すなわち、全面平板の場合、電源層のイン
ピーダンスが小さいことから、ＩＣ／ＬＳＩの高周波電
源電流は、一つのＩＣ／ＬＳＩの近傍に配置したデカッ
プリングコンデンサだけでなく、その他のＩＣ／ＬＳＩ
の近傍に配置したデカップリングコンデンサにも流れ込
むことにより、多層プリント基板全体では、高周波電源
電流の分布は非常に複雑であり、解析が困難であった。
ピーダンスが小さいことから、ＩＣ／ＬＳＩの高周波電
源電流は、一つのＩＣ／ＬＳＩの近傍に配置したデカッ
プリングコンデンサだけでなく、その他のＩＣ／ＬＳＩ
の近傍に配置したデカップリングコンデンサにも流れ込
むことにより、多層プリント基板全体では、高周波電源
電流の分布は非常に複雑であり、解析が困難であった。
【０００８】このため、ＩＣ／ＬＳＩ毎に配置するデカ
ップリングコンデンサ容量値を決定することが出来なか
った。
ップリングコンデンサ容量値を決定することが出来なか
った。
【０００９】また、電源層に流れ込んだ高周波電源電流
は、電源層自身が全面平板となっているため、その経路
が複雑であり、場合によっては、大きなループを形成
し、電磁放射やイミュニティ劣化の要因になるという問
題がある。
は、電源層自身が全面平板となっているため、その経路
が複雑であり、場合によっては、大きなループを形成
し、電磁放射やイミュニティ劣化の要因になるという問
題がある。
【００１０】例えば、図１２に示すように、高周波電源
電流の異なるＩＣ／ＬＳＩ３ｃ（電流大）、３ｄ（電流
中）、３ｅ（電流小）がそれぞれ電源層１５およびグラ
ンド層１６に並列に接続されており、また、それぞれの
ＩＣ／ＬＳＩの高周波電源電流量に応じて、ＩＣ／ＬＳ
Ｉ３ｃの近傍には容量の大きいデカップリングコンデン
サ４ｄ（インピーダンスＺは小）、ＩＣ／ＬＳＩ３ｄの
近傍には容量が中程度のデカップリングコンデンサ４ｅ
（インピーダンスは中）、ＩＣ／ＬＳＩ３ｅの近傍には
容量の小さいデカップリングコンデンサ４ｆ（インピー
ダンスは大）が配置されている。例えば、ＩＣ／ＬＳＩ
３ｅの近傍に配置したデカップリングコンデンサ４ｆの
インピーダンスが大きいため、ＩＣ／ＬＳＩ３ｅからの
全ての高周波電源電流が、デカップリングコンデンサ４
ｆでグランド層１６にバイパスされず、ＩＣ／ＬＳＩ３
ｃまたは３ｄに流れ込んでしまい、電流ループ面積が大
きくなり、結果として、放射電磁ノイズが増大し、イミ
ュニティが劣化する問題が起こり得る。また、ＩＣ／Ｌ
ＳＩの高周波電源電流が近傍のデカップリングコンデン
サでバイパスされない場合、高周波電源電流の他経路へ
の流れ込みにより、経路のインピーダンスが大きくな
り、その結果、交流電圧変動も大きくなり、ＩＣ／ＬＳ
Ｉ自身の安定動作にも影響することすらあり得る。
電流の異なるＩＣ／ＬＳＩ３ｃ（電流大）、３ｄ（電流
中）、３ｅ（電流小）がそれぞれ電源層１５およびグラ
ンド層１６に並列に接続されており、また、それぞれの
ＩＣ／ＬＳＩの高周波電源電流量に応じて、ＩＣ／ＬＳ
Ｉ３ｃの近傍には容量の大きいデカップリングコンデン
サ４ｄ（インピーダンスＺは小）、ＩＣ／ＬＳＩ３ｄの
近傍には容量が中程度のデカップリングコンデンサ４ｅ
（インピーダンスは中）、ＩＣ／ＬＳＩ３ｅの近傍には
容量の小さいデカップリングコンデンサ４ｆ（インピー
ダンスは大）が配置されている。例えば、ＩＣ／ＬＳＩ
３ｅの近傍に配置したデカップリングコンデンサ４ｆの
インピーダンスが大きいため、ＩＣ／ＬＳＩ３ｅからの
全ての高周波電源電流が、デカップリングコンデンサ４
ｆでグランド層１６にバイパスされず、ＩＣ／ＬＳＩ３
ｃまたは３ｄに流れ込んでしまい、電流ループ面積が大
きくなり、結果として、放射電磁ノイズが増大し、イミ
ュニティが劣化する問題が起こり得る。また、ＩＣ／Ｌ
ＳＩの高周波電源電流が近傍のデカップリングコンデン
サでバイパスされない場合、高周波電源電流の他経路へ
の流れ込みにより、経路のインピーダンスが大きくな
り、その結果、交流電圧変動も大きくなり、ＩＣ／ＬＳ
Ｉ自身の安定動作にも影響することすらあり得る。
【００１１】そのため、前記したように、従来は電子機
器全体を金属筐体に収納することにより、電磁遮蔽をし
ているが、金属筐体には電子機器の操作部その他を設け
る必要上、開口部を設けなければならないために、完全
に電磁ノイズの外部への漏れを防止することは困難であ
る。
器全体を金属筐体に収納することにより、電磁遮蔽をし
ているが、金属筐体には電子機器の操作部その他を設け
る必要上、開口部を設けなければならないために、完全
に電磁ノイズの外部への漏れを防止することは困難であ
る。
【００１２】本発明は以上の点に鑑みなされたもので、
電磁ノイズ発生を大幅に低減し得る多層プリント基板を
提供することを目的とする。
電磁ノイズ発生を大幅に低減し得る多層プリント基板を
提供することを目的とする。
【００１３】また、本発明の他の目的は、放射の原因と
なる電源層に廻り込むＩＣ／ＬＳＩの高周波電源電流を
コントロールできる多層プリント基板を提供することに
ある。
なる電源層に廻り込むＩＣ／ＬＳＩの高周波電源電流を
コントロールできる多層プリント基板を提供することに
ある。
【００１４】
【課題を解決するための手段】本発明は、第一の信号
層、第一のグランド層、配線化したインピーダンス付加
回路を有する電源層、第二のグランド層、第二の信号層
が、互いに絶縁されて積層された多層プリント基板にお
いて、前記インピーダンス付加回路と前記第一のグラン
ド層の間、もしくは前記インピーダンス付加回路と前記
第二のグランド層との間の少なくともいずれか一方に高
飽和磁束密度を有する磁性体層を設けたことを特徴とす
るものである。ここで、磁性体層はインピーダンス付加
回路上のみに設けられても、前記磁性体層が、前記電源
層上の全面に形成されていてもよく、前記インピーダン
ス付加回路と直接接していても、絶縁材料を介して接し
ていても良い。このようにしてノイズの発生源となって
いる電源層を改善することによって、多層プリント基板
内部からのノイズの発生を本質的に抑制することができ
る。
層、第一のグランド層、配線化したインピーダンス付加
回路を有する電源層、第二のグランド層、第二の信号層
が、互いに絶縁されて積層された多層プリント基板にお
いて、前記インピーダンス付加回路と前記第一のグラン
ド層の間、もしくは前記インピーダンス付加回路と前記
第二のグランド層との間の少なくともいずれか一方に高
飽和磁束密度を有する磁性体層を設けたことを特徴とす
るものである。ここで、磁性体層はインピーダンス付加
回路上のみに設けられても、前記磁性体層が、前記電源
層上の全面に形成されていてもよく、前記インピーダン
ス付加回路と直接接していても、絶縁材料を介して接し
ていても良い。このようにしてノイズの発生源となって
いる電源層を改善することによって、多層プリント基板
内部からのノイズの発生を本質的に抑制することができ
る。
【００１５】さらに、前記インピーダンス付加回路を構
成する導体の少なくとも側面が高飽和磁束密度を有する
酸化物磁性体材料、もしくは絶縁体によって覆われてい
てもよい。またこれら磁性体層もしくは磁性体材料が針
状の磁性粉末より形成されており、前記インピーダンス
付加回路に流れる電流の向きと垂直な方向に配向されて
いてもよい。この場合磁性粉末の長軸と短軸の比が３以
上１０以下であることが望ましい。
成する導体の少なくとも側面が高飽和磁束密度を有する
酸化物磁性体材料、もしくは絶縁体によって覆われてい
てもよい。またこれら磁性体層もしくは磁性体材料が針
状の磁性粉末より形成されており、前記インピーダンス
付加回路に流れる電流の向きと垂直な方向に配向されて
いてもよい。この場合磁性粉末の長軸と短軸の比が３以
上１０以下であることが望ましい。
【００１６】これらの構造においてグランド層は、スル
ーホールやヴィアホール以外の切り抜きや独立配線を含
まない全面平板のほうが、信号線のリターンパス、すな
わち信号の帰路電流のルートを最短に確保する意味で望
ましい。また電源層には上下あるいは周囲に磁性体を配
置したインピーダンス付加回路が形成されているので、
大きな値のインダクタンスを確保することができること
に加え、広い範囲にわたって実装されているデカップリ
ングコンデンサに流れ込んでしまうＩＣ／ＬＳＩ動作に
伴う高周波電源電流を従来に比べ小さくできる。同時
に、ＩＣ／ＬＳＩ毎に最適のデカップリングコンデンサ
容量を決定することが出来るため、ＩＣ／ＬＳＩ電源端
子部の交流電圧変動を小さくすることが容易となり、こ
の結果、ＩＣ／ＬＳＩの動作安定化が計られる。
ーホールやヴィアホール以外の切り抜きや独立配線を含
まない全面平板のほうが、信号線のリターンパス、すな
わち信号の帰路電流のルートを最短に確保する意味で望
ましい。また電源層には上下あるいは周囲に磁性体を配
置したインピーダンス付加回路が形成されているので、
大きな値のインダクタンスを確保することができること
に加え、広い範囲にわたって実装されているデカップリ
ングコンデンサに流れ込んでしまうＩＣ／ＬＳＩ動作に
伴う高周波電源電流を従来に比べ小さくできる。同時
に、ＩＣ／ＬＳＩ毎に最適のデカップリングコンデンサ
容量を決定することが出来るため、ＩＣ／ＬＳＩ電源端
子部の交流電圧変動を小さくすることが容易となり、こ
の結果、ＩＣ／ＬＳＩの動作安定化が計られる。
【００１７】前記インピーダンス付加回路は、限られた
領域で最大のインダクタンスを得られる線路パターンと
該線路パターンの上下あるいは該線路パターンの周囲に
高飽和磁束密度を有する磁性体で構成される。従来の全
面平板電源層と、本発明の線路の上下あるいは周囲に磁
性体を配置したインピーダンス付加回路が形成された電
源層を比較すると、インピーダンス付加回路が形成され
た電源層の方が、電流の流れる経路を設計者が特定で
き、高周波電源電流の発生源であるＩＣ／ＬＳＩ毎に最
適デカップリングコンデンサを決定できるという特徴が
ある。
領域で最大のインダクタンスを得られる線路パターンと
該線路パターンの上下あるいは該線路パターンの周囲に
高飽和磁束密度を有する磁性体で構成される。従来の全
面平板電源層と、本発明の線路の上下あるいは周囲に磁
性体を配置したインピーダンス付加回路が形成された電
源層を比較すると、インピーダンス付加回路が形成され
た電源層の方が、電流の流れる経路を設計者が特定で
き、高周波電源電流の発生源であるＩＣ／ＬＳＩ毎に最
適デカップリングコンデンサを決定できるという特徴が
ある。
【００１８】このインピーダンス付加回路の線路パター
ンとしては特に限定されないが、例えば図９（ａ）に示
すようにつづら折り状に形成した線路パターン１０があ
る。この線路パターンは単純に２点間を結ぶ直線状の線
路パターンよりも線路長が長い。線路パターンのインダ
クタンスは線路長に応じて大きくなるので、この線路パ
ターン１０で構成されるインピーダンス付加回路はイン
ダクタンスが直線状パターンのみで構成した場合より大
きい。且つ、高飽和磁束密度の磁性体を本発明の配置に
形成することで大きなインダクタンスを実現でき、とそ
の効果は著しく大きくなり、結果的に実際の部品を使用
せずに大きな値のインダクタンスを確保することができ
る。
ンとしては特に限定されないが、例えば図９（ａ）に示
すようにつづら折り状に形成した線路パターン１０があ
る。この線路パターンは単純に２点間を結ぶ直線状の線
路パターンよりも線路長が長い。線路パターンのインダ
クタンスは線路長に応じて大きくなるので、この線路パ
ターン１０で構成されるインピーダンス付加回路はイン
ダクタンスが直線状パターンのみで構成した場合より大
きい。且つ、高飽和磁束密度の磁性体を本発明の配置に
形成することで大きなインダクタンスを実現でき、とそ
の効果は著しく大きくなり、結果的に実際の部品を使用
せずに大きな値のインダクタンスを確保することができ
る。
【００１９】また、インピーダンス付加回路の線路パタ
ーンの応用例として、図９（ｃ）に示すように、特に大
きな線路インダクタンスを得たい場合において、基板配
線領域上の制約を受ける場合には、スパイラル状線路パ
ターン１２が有効である。つづら折りに代表される配線
例では、配線インダクタンスは線路長に応じて大きくな
るが、スパイラル状に配線した場合は、巻き数の二乗に
応じた大きなインダクタンスを得られるという利点があ
る。この場合、スパイラル状配線の内側の端点１７より
の配線は、グランド層にヴィアホールを介して引き出し
て、できる限り短い線長で配線パターンを形成するか、
ヴィアホールを介して、部品を搭載している表面層まで
配線を引き出して、その引き出し点に、コンデンサを低
インピーダンスで接続した上で、電源層に戻すという配
線処理が必要となる。
ーンの応用例として、図９（ｃ）に示すように、特に大
きな線路インダクタンスを得たい場合において、基板配
線領域上の制約を受ける場合には、スパイラル状線路パ
ターン１２が有効である。つづら折りに代表される配線
例では、配線インダクタンスは線路長に応じて大きくな
るが、スパイラル状に配線した場合は、巻き数の二乗に
応じた大きなインダクタンスを得られるという利点があ
る。この場合、スパイラル状配線の内側の端点１７より
の配線は、グランド層にヴィアホールを介して引き出し
て、できる限り短い線長で配線パターンを形成するか、
ヴィアホールを介して、部品を搭載している表面層まで
配線を引き出して、その引き出し点に、コンデンサを低
インピーダンスで接続した上で、電源層に戻すという配
線処理が必要となる。
【００２０】なお、インピーダンス付加回路の線路パタ
ーンとして、図９（ｂ）に示すような交差状の線路パタ
ーン１１を用いることもでき、また、この線路パターン
１１と線路パターン１０又は線路パターン１２と組み合
わせて用いることもできるし、線路パターンの形状も図
９に示されるものに限定されない。線路パターン１１は
線路パターン１０を簡略化したパターンである。
ーンとして、図９（ｂ）に示すような交差状の線路パタ
ーン１１を用いることもでき、また、この線路パターン
１１と線路パターン１０又は線路パターン１２と組み合
わせて用いることもできるし、線路パターンの形状も図
９に示されるものに限定されない。線路パターン１１は
線路パターン１０を簡略化したパターンである。
【００２１】なお、電源層にインピーダンス付加回路を
用い、配線分布インダクタンスを確保する理由として
は、本出願人による特願平８−１３７９０４号にて詳細
に説明しているとおりであるが、以下に簡単に説明をし
ておく。
用い、配線分布インダクタンスを確保する理由として
は、本出願人による特願平８−１３７９０４号にて詳細
に説明しているとおりであるが、以下に簡単に説明をし
ておく。
【００２２】図１０に示すように、高周波電源電流の異
なるＩＣ／ＬＳＩ３ｃ（電流大）、３ｄ（電流中）、３
ｅ（電流小）がそれぞれ電源供給線１５およびグランド
１６に並列に接続されており、また、それぞれのＩＣ／
ＬＳＩの高周波電源電流量に応じて、ＩＣ／ＬＳＩ３ｃ
の近傍には容量の大きいデカップリングコンデンサ４ｄ
（インピーダンスＺは小）、ＩＣ／ＬＳＩ３ｄの近傍に
は容量が中程度のデカップリングコンデンサ４ｅ（イン
ピーダンスは中）、ＩＣ／ＬＳＩ３ｅの近傍には容量の
小さいデカップリングコンデンサ４ｆ（インピーダンス
は大）が配置されている。インダクタンス９が無い場合
は、それぞれのデカップリングコンデンサのインピーダ
ンスが異なるため、例えば、ＩＣ／ＬＳＩ３ｅの近傍に
配置したデカップリングコンデンサ４ｆのインピーダン
スが大きいため、ＩＣ／ＬＳＩ３ｅからの全ての高周波
電源電流が、デカップリングコンデンサ４ｆでグランド
１６にバイパスされず、ＩＣ／ＬＳＩ３ｃまたは３ｄに
流れ込んでしまうことがあり得る。
なるＩＣ／ＬＳＩ３ｃ（電流大）、３ｄ（電流中）、３
ｅ（電流小）がそれぞれ電源供給線１５およびグランド
１６に並列に接続されており、また、それぞれのＩＣ／
ＬＳＩの高周波電源電流量に応じて、ＩＣ／ＬＳＩ３ｃ
の近傍には容量の大きいデカップリングコンデンサ４ｄ
（インピーダンスＺは小）、ＩＣ／ＬＳＩ３ｄの近傍に
は容量が中程度のデカップリングコンデンサ４ｅ（イン
ピーダンスは中）、ＩＣ／ＬＳＩ３ｅの近傍には容量の
小さいデカップリングコンデンサ４ｆ（インピーダンス
は大）が配置されている。インダクタンス９が無い場合
は、それぞれのデカップリングコンデンサのインピーダ
ンスが異なるため、例えば、ＩＣ／ＬＳＩ３ｅの近傍に
配置したデカップリングコンデンサ４ｆのインピーダン
スが大きいため、ＩＣ／ＬＳＩ３ｅからの全ての高周波
電源電流が、デカップリングコンデンサ４ｆでグランド
１６にバイパスされず、ＩＣ／ＬＳＩ３ｃまたは３ｄに
流れ込んでしまうことがあり得る。
【００２３】すなわち、デカップリングコンデンサだけ
では、個々のＩＣ／ＬＳＩを高周波的に分離するには不
十分である。従って、各々インダクタンス９ａ、９ｂ、
９ｃを入れることにより、各ＩＣ／ＬＳＩの高周波電源
電流を近傍に配置したデカップリングコンデンサでバイ
パスさせ、電流ループを小さくし、他のＩＣ／ＬＳＩへ
の流れ込みを遮断するという目的で、個々のＩＣ／ＬＳ
Ｉを高周波的に分離することが可能となる。
では、個々のＩＣ／ＬＳＩを高周波的に分離するには不
十分である。従って、各々インダクタンス９ａ、９ｂ、
９ｃを入れることにより、各ＩＣ／ＬＳＩの高周波電源
電流を近傍に配置したデカップリングコンデンサでバイ
パスさせ、電流ループを小さくし、他のＩＣ／ＬＳＩへ
の流れ込みを遮断するという目的で、個々のＩＣ／ＬＳ
Ｉを高周波的に分離することが可能となる。
【００２４】ところで、図１１に示すように金属板１３
の面上に平板状磁性体１４を重ねた構造体のＡ−Ａ’間
の単位面積あたりのインピーダンスＺは次式で求められ
る。 Ｚ＝Ｐsd＋ｊωμ0 （μa １）ｄ （１） Ｐsd：表皮効果によるインピーダンス ｊωμ0 （μa １）ｄ：磁性体１５の効果によるインピ
ーダンス μ0 ：真空の透磁率 μa ：磁性体１５の比透磁率 ｄ ：磁性体１５の厚さ 前記使用する磁性体は、十分大きな値の高飽和磁束密度
Ｂｓと、十分小さな残留磁束密度Ｂｒを有するものが適
切であり、ある程度の電流（数アンペア）での励磁が可
能であるという特性を有するものが望ましい。すなわ
ち、磁化曲線におけるヒステリシス特性が、ある程度の
電流（数アンペア）で飽和せず、励磁可能であることが
必要である。インピーダンス付加回路に流れる高周波電
源電流は、ＩＣ／ＬＳＩのスイッチング動作時に流れる
貫通電流に代表されるように瞬時にある程度大きな電流
が流れることがあり、その場合にも励磁可能な磁性体で
ある必要がある。
の面上に平板状磁性体１４を重ねた構造体のＡ−Ａ’間
の単位面積あたりのインピーダンスＺは次式で求められ
る。 Ｚ＝Ｐsd＋ｊωμ0 （μa １）ｄ （１） Ｐsd：表皮効果によるインピーダンス ｊωμ0 （μa １）ｄ：磁性体１５の効果によるインピ
ーダンス μ0 ：真空の透磁率 μa ：磁性体１５の比透磁率 ｄ ：磁性体１５の厚さ 前記使用する磁性体は、十分大きな値の高飽和磁束密度
Ｂｓと、十分小さな残留磁束密度Ｂｒを有するものが適
切であり、ある程度の電流（数アンペア）での励磁が可
能であるという特性を有するものが望ましい。すなわ
ち、磁化曲線におけるヒステリシス特性が、ある程度の
電流（数アンペア）で飽和せず、励磁可能であることが
必要である。インピーダンス付加回路に流れる高周波電
源電流は、ＩＣ／ＬＳＩのスイッチング動作時に流れる
貫通電流に代表されるように瞬時にある程度大きな電流
が流れることがあり、その場合にも励磁可能な磁性体で
ある必要がある。
【００２５】なお、特開平６−２４４５８２号公報に開
示された発明は、自己の多層プリント基板から発生する
ノイズの遮蔽、及び他の多層プリント基板から発生した
ノイズの遮蔽によりクロストーク等の防止を目的とした
ものである。一方、本発明は自己の多層プリント基板か
ら本質的にノイズが発生しないようにノイズ発生の源と
なっている電源層を改善するものである。
示された発明は、自己の多層プリント基板から発生する
ノイズの遮蔽、及び他の多層プリント基板から発生した
ノイズの遮蔽によりクロストーク等の防止を目的とした
ものである。一方、本発明は自己の多層プリント基板か
ら本質的にノイズが発生しないようにノイズ発生の源と
なっている電源層を改善するものである。
【００２６】
【発明の実施の形態】以下に、本発明を図面を用いて詳
細に説明する。
細に説明する。
【００２７】
【第一の実施形態】図１は第一の実施の形態として、多
層プリント基板全体を示した図であり、信号層５、グラ
ンド層６、電源層７が絶縁層８を介して積層されてい
る。本発明では、電源層７にインピーダンス付加回路１
が形成されており、さらにこのインピーダンス付加回路
の上下の少なくとも一方に磁性体層２が設けられてい
る。
層プリント基板全体を示した図であり、信号層５、グラ
ンド層６、電源層７が絶縁層８を介して積層されてい
る。本発明では、電源層７にインピーダンス付加回路１
が形成されており、さらにこのインピーダンス付加回路
の上下の少なくとも一方に磁性体層２が設けられてい
る。
【００２８】図１（ａ）の例ではインピーダンス付加回
路１、グランド層６間と磁性体層２それぞれの間には絶
縁層８が存在しているが、例えばインピーダンス付加回
路１の上下に接するようにして磁性体層２を設けても良
く、また図１（ｂ）のようにインピーダンス付加回路１
とグランド層６間に絶縁層を全く設けない形態でも良
い。さらには、図１（ｃ）に示すように、インピーダン
ス付加回路１上のみならず電源層７上全面に磁性体層２
を設けても良い。さらに、これらの図で設けられている
各インピーダンス付加回路間の絶縁体層は設けなくても
良いが、プリント基板の凹凸を低減するためには図のよ
うに絶縁体層があることが好ましい。
路１、グランド層６間と磁性体層２それぞれの間には絶
縁層８が存在しているが、例えばインピーダンス付加回
路１の上下に接するようにして磁性体層２を設けても良
く、また図１（ｂ）のようにインピーダンス付加回路１
とグランド層６間に絶縁層を全く設けない形態でも良
い。さらには、図１（ｃ）に示すように、インピーダン
ス付加回路１上のみならず電源層７上全面に磁性体層２
を設けても良い。さらに、これらの図で設けられている
各インピーダンス付加回路間の絶縁体層は設けなくても
良いが、プリント基板の凹凸を低減するためには図のよ
うに絶縁体層があることが好ましい。
【００２９】図１（ａ）に示した多層プリント基板は以
下のようにして製造することができる。この工程を図２
に示す。まず、絶縁層８上に電源層７を形成し、さらに
この上に導体２０を形成し、インピーダンス付加回路１
を形成する（図２（ａ））。この後、少なくともインピ
ーダンス付加回路１上に絶縁性材料を塗布し（図２
（ｂ））、さらにこの上に磁性体材料を塗布する（図２
（ｃ）。電源層の下方にも磁性体層２を形成する場合に
は、図２（ｃ）において磁性体材料を塗布する際に少な
くともインピーダンス付加回路１の下方に磁性体層２を
形成するか、もしくは電源層７を形成する絶縁層８のイ
ンピーダンス付加回路を形成する箇所に最初から磁性体
材料を埋め込んでおいても良い。
下のようにして製造することができる。この工程を図２
に示す。まず、絶縁層８上に電源層７を形成し、さらに
この上に導体２０を形成し、インピーダンス付加回路１
を形成する（図２（ａ））。この後、少なくともインピ
ーダンス付加回路１上に絶縁性材料を塗布し（図２
（ｂ））、さらにこの上に磁性体材料を塗布する（図２
（ｃ）。電源層の下方にも磁性体層２を形成する場合に
は、図２（ｃ）において磁性体材料を塗布する際に少な
くともインピーダンス付加回路１の下方に磁性体層２を
形成するか、もしくは電源層７を形成する絶縁層８のイ
ンピーダンス付加回路を形成する箇所に最初から磁性体
材料を埋め込んでおいても良い。
【００３０】この後、この上に絶縁層８上に形成された
グランド層６、信号層５を積層すれば図１（ａ）に示す
ような構造の多層プリント基板を製造することができ
る。
グランド層６、信号層５を積層すれば図１（ａ）に示す
ような構造の多層プリント基板を製造することができ
る。
【００３１】また、図２（ｂ）の工程を省いてインピー
ダンス付加回路１に直接磁性体材料を塗布しても良い。
ダンス付加回路１に直接磁性体材料を塗布しても良い。
【００３２】さらに図３に示す工程によっても本発明の
構造を得ることができる。
構造を得ることができる。
【００３３】すなわち、絶縁層８上にそれぞれ信号層
５、グランド層６、電源層７を形成し、インピーダンス
付加回路パターン１、磁性体層パターン２を別に用意し
てこれらを積層・圧着する。ここでインピーダンス回路
パターンは絶縁体や磁性体中に埋め込むようにして形成
してから積層しても良い。
５、グランド層６、電源層７を形成し、インピーダンス
付加回路パターン１、磁性体層パターン２を別に用意し
てこれらを積層・圧着する。ここでインピーダンス回路
パターンは絶縁体や磁性体中に埋め込むようにして形成
してから積層しても良い。
【００３４】図１（ｂ）、（ｃ）の工程についても図１
（ａ）の構造と同様にして製造することができる。
（ａ）の構造と同様にして製造することができる。
【００３５】これらの例において、磁性体２として酸化
物軟磁性フェライト例えば、リチウム系フェライト（Ｂ
ｓ＝５０００ガウス）、ＮｉーＺｎ系フェライト（５３
００ガウス）及び金属軟磁性材料例えばＦｅ−Ｎｉパー
マロイ（Ｂｓ＝１４０００ガウス）、Ｆｅ−Ａｌ−Ｓｉ
センダスト（１００００ガウス）の粉末あるいはそれら
の板を用いることができるが、金属磁性材料は導体であ
るのでこれを用いる場合には図１（ａ）のように絶縁体
を介した構造にする必要がある。
物軟磁性フェライト例えば、リチウム系フェライト（Ｂ
ｓ＝５０００ガウス）、ＮｉーＺｎ系フェライト（５３
００ガウス）及び金属軟磁性材料例えばＦｅ−Ｎｉパー
マロイ（Ｂｓ＝１４０００ガウス）、Ｆｅ−Ａｌ−Ｓｉ
センダスト（１００００ガウス）の粉末あるいはそれら
の板を用いることができるが、金属磁性材料は導体であ
るのでこれを用いる場合には図１（ａ）のように絶縁体
を介した構造にする必要がある。
【００３６】これら磁性粉末の平均粒径は、従来厚膜配
線等を作製する場合に用いられている１μm 以上で４０
μm 以下が適切である。１μm より小さい粉末は作製す
ることが困難であり、４０μm より大きくなると磁性体
が均一に塗布できない可能性があるためである。
線等を作製する場合に用いられている１μm 以上で４０
μm 以下が適切である。１μm より小さい粉末は作製す
ることが困難であり、４０μm より大きくなると磁性体
が均一に塗布できない可能性があるためである。
【００３７】磁性粉末を使用する場合は溶剤で混錬しペ
ースト状にして塗布する。磁性粉末と溶剤の混合比は重
量で３／７以上で９／１以下が適切であった。磁性粉末
の比が３／７より小さいとインダクタンス付加回路とし
て不十分となり、逆に９／１より大きくなると塗布が困
難になり、実用的でないためである。
ースト状にして塗布する。磁性粉末と溶剤の混合比は重
量で３／７以上で９／１以下が適切であった。磁性粉末
の比が３／７より小さいとインダクタンス付加回路とし
て不十分となり、逆に９／１より大きくなると塗布が困
難になり、実用的でないためである。
【００３８】また、長軸と短軸の比が３以上で１０以下
の針状磁性粉末を溶剤と混錬したペーストを使用して、
電流の流れる向きに垂直に配向させて磁性体を形成する
と、針状でない通常の形状をした磁性粉末を使用した場
合と比べてインダクタンス付加回路の効果は顕著であっ
た。なお、長軸と短軸の比が３を下回る場合は針状磁性
粉末を使用する意味が無く、１０を越える場合は均一な
塗布が困難となるため実用的ではない。
の針状磁性粉末を溶剤と混錬したペーストを使用して、
電流の流れる向きに垂直に配向させて磁性体を形成する
と、針状でない通常の形状をした磁性粉末を使用した場
合と比べてインダクタンス付加回路の効果は顕著であっ
た。なお、長軸と短軸の比が３を下回る場合は針状磁性
粉末を使用する意味が無く、１０を越える場合は均一な
塗布が困難となるため実用的ではない。
【００３９】この多層プリント基板の電源層の平面図を
図８に示す。電源層７によるＩＣ／ＬＳＩ３をそれぞれ
電源供給線とグランド層による接地との間に共通接続す
るように搭載し、これらのＩＣ／ＬＳＩ３のそれぞれの
近傍に別々にデカップリングコンデンサ４を配置し、更
に、デカップリングコンデンサ４’に共通接続した構成
の電源回路を設けた場合は、電源層７のインピーダンス
付加回路の配線により分布インダクタンスが確保され
る。
図８に示す。電源層７によるＩＣ／ＬＳＩ３をそれぞれ
電源供給線とグランド層による接地との間に共通接続す
るように搭載し、これらのＩＣ／ＬＳＩ３のそれぞれの
近傍に別々にデカップリングコンデンサ４を配置し、更
に、デカップリングコンデンサ４’に共通接続した構成
の電源回路を設けた場合は、電源層７のインピーダンス
付加回路の配線により分布インダクタンスが確保され
る。
【００４０】この分布インダクタンスはデカップリング
コンデンサ４、４’と共にフィルタを構成し、電源供給
線に流れ込むＩＣ／ＬＳＩ動作に伴う高周波電源電流を
抑制する効果がある。分布インダクタンスの値は、電源
層のインピーダンス付加回路の構成により調整すること
ができるため、上記フィルタの定数を調整できる。
コンデンサ４、４’と共にフィルタを構成し、電源供給
線に流れ込むＩＣ／ＬＳＩ動作に伴う高周波電源電流を
抑制する効果がある。分布インダクタンスの値は、電源
層のインピーダンス付加回路の構成により調整すること
ができるため、上記フィルタの定数を調整できる。
【００４１】このため、スイッチング動作するＩＣ／Ｌ
ＳＩ３の近傍に配置したデカップリングコンデンサ４を
介して、電源供給線に流れ込んでしまうＩＣ／ＬＳＩ動
作に伴う高周波電源電流を従来に比べて大幅に小さくで
き、このため、多層プリント基板からの電磁放射を抑制
することができる。
ＳＩ３の近傍に配置したデカップリングコンデンサ４を
介して、電源供給線に流れ込んでしまうＩＣ／ＬＳＩ動
作に伴う高周波電源電流を従来に比べて大幅に小さくで
き、このため、多層プリント基板からの電磁放射を抑制
することができる。
【００４２】加えて、図８に示す平面図の少なくともイ
ンピーダンス付加回路の上下、周辺等に磁性層を設ける
ことによって、従来の金属筐体から外部へ漏れる電磁放
射を十分抑制でき、場合によっては金属筐体をも不要に
できる。
ンピーダンス付加回路の上下、周辺等に磁性層を設ける
ことによって、従来の金属筐体から外部へ漏れる電磁放
射を十分抑制でき、場合によっては金属筐体をも不要に
できる。
【００４３】
【第二の実施形態】図４は第二の実施形態として、イン
ピーダンス付加回路１の構造を示したものである。図４
（ａ）ではインピーダンス付加回路１を構成する導体２
０の間が絶縁体８’からなる形態である。さらに導体２
０上にも絶縁層を設け、その上に磁性体層２を設ける構
成にすると、磁性体が電気的に導体の場合に電流の漏洩
を防止するのに適切である。
ピーダンス付加回路１の構造を示したものである。図４
（ａ）ではインピーダンス付加回路１を構成する導体２
０の間が絶縁体８’からなる形態である。さらに導体２
０上にも絶縁層を設け、その上に磁性体層２を設ける構
成にすると、磁性体が電気的に導体の場合に電流の漏洩
を防止するのに適切である。
【００４４】また図４（ｂ）はインピーダンス付加回路
１を構成する導体２０の間が磁性体２’からなる形態で
ある。例えば図４（ｂ）の構成と図１（ｂ）の構成とを
組み合わせると、導体２０の全周が磁性体に覆われた構
造となるため、磁気回路として閉ループとすることが可
能となる。また、図４（ｃ）のように導体下のみに磁性
体を設けても良い。
１を構成する導体２０の間が磁性体２’からなる形態で
ある。例えば図４（ｂ）の構成と図１（ｂ）の構成とを
組み合わせると、導体２０の全周が磁性体に覆われた構
造となるため、磁気回路として閉ループとすることが可
能となる。また、図４（ｃ）のように導体下のみに磁性
体を設けても良い。
【００４５】図４（ｄ）はインピーダンス付加回路１の
左右の絶縁材８に形成されているスルーホールに磁性体
を配置し、線路側及び絶縁材を介してその反対側に磁性
体を配置して磁性体を額縁状に形成する構成である。磁
性体は磁気的に閉ループとなり、効率よく大きいインダ
クタンスを実現でき、額縁状磁性体の断面積及び単位長
さ当たりの個数を調整することで、所望のインダクタン
スを得ることができる。この構成は磁性粉末を使用して
磁気的に閉ループとなる磁性体を形成することが必要な
場合に適した構成である。この構造の製造方法を図５に
示す。
左右の絶縁材８に形成されているスルーホールに磁性体
を配置し、線路側及び絶縁材を介してその反対側に磁性
体を配置して磁性体を額縁状に形成する構成である。磁
性体は磁気的に閉ループとなり、効率よく大きいインダ
クタンスを実現でき、額縁状磁性体の断面積及び単位長
さ当たりの個数を調整することで、所望のインダクタン
スを得ることができる。この構成は磁性粉末を使用して
磁気的に閉ループとなる磁性体を形成することが必要な
場合に適した構成である。この構造の製造方法を図５に
示す。
【００４６】絶縁層８上の電源層７に形成されたインピ
ーダンス付加回路１を構成する導体２０の幅方向の左右
にスルーホール２１を形成後、該スルーホール２１に磁
性体２’を充填する。前記充填した磁性体２’上に再度
磁性体２’を導体２０の高さと同程度まで形成する。次
に導体２０上及び導体２０の左右の磁性体２’上及び絶
縁層８を介して反対側に磁性体層２を形成する。
ーダンス付加回路１を構成する導体２０の幅方向の左右
にスルーホール２１を形成後、該スルーホール２１に磁
性体２’を充填する。前記充填した磁性体２’上に再度
磁性体２’を導体２０の高さと同程度まで形成する。次
に導体２０上及び導体２０の左右の磁性体２’上及び絶
縁層８を介して反対側に磁性体層２を形成する。
【００４７】図４（ｄ）の例の場合は、前記線路の長手
方向に平行な断面積が線路の単位長さ（mm）当たり０．
０３mm2 以上で０．４mm2 を下回るのが適切であった。
この限定条件から外れると、インダクタンス付加回路と
して不十分となるか、あるいは均一な塗布が困難となる
ため、実用的ではない。
方向に平行な断面積が線路の単位長さ（mm）当たり０．
０３mm2 以上で０．４mm2 を下回るのが適切であった。
この限定条件から外れると、インダクタンス付加回路と
して不十分となるか、あるいは均一な塗布が困難となる
ため、実用的ではない。
【００４８】
【第三の実施形態】以上の第一及び第二の実施形態に示
した本発明は絶縁体あるいは該記絶縁体に薄く塗布され
た磁性体の表面に形成されたインピーダンス付加回路に
対して磁性体を配置するものである。
した本発明は絶縁体あるいは該記絶縁体に薄く塗布され
た磁性体の表面に形成されたインピーダンス付加回路に
対して磁性体を配置するものである。
【００４９】第３の実施形態は、図６に示すような、前
記導体の形成方法のその他の例を示すもので、磁性体
２’で周囲をコーティングした金属導体または金属ワイ
ヤ３、もしくはこれをさらに絶縁性の高分子樹脂１８で
被覆した磁性体コーティング金属導体または金属ワイヤ
３を使用し、それを引き回して所望のインピーダンス付
加回路を形成する。
記導体の形成方法のその他の例を示すもので、磁性体
２’で周囲をコーティングした金属導体または金属ワイ
ヤ３、もしくはこれをさらに絶縁性の高分子樹脂１８で
被覆した磁性体コーティング金属導体または金属ワイヤ
３を使用し、それを引き回して所望のインピーダンス付
加回路を形成する。
【００５０】前記金属導体または金属ワイヤ３の構成及
び形状は、それらを加圧あるいは圧延して扁平形状にし
て使用するのが適切である。プリント基板上の電極パッ
ドとの接続は図７に示すように前記導体またはワイヤを
被覆している箇所を除去して行うことができる。
び形状は、それらを加圧あるいは圧延して扁平形状にし
て使用するのが適切である。プリント基板上の電極パッ
ドとの接続は図７に示すように前記導体またはワイヤを
被覆している箇所を除去して行うことができる。
【００５１】全面平板の電源層と該電源層を本発明の各
種インピーダンス付加回路を用い配線化し、デカップリ
ング回路を強化した電子機器（ＥＷＳ：エンジニアリン
グワークステーション）の放射磁界を測定した。クロッ
ク周波数（４０ＭＨｚ）の逓倍波のスペクトラムの各周
波数３２０ＭＨｚ、３６０ＭＨｚ、４８０ＭＨｚ、８０
０ＭＨｚ、９２０ＭＨｚで、電源層が全面平板であるオ
リジナル基板と電源層を配線化し磁性体を配置した本発
明の各種基板の測定結果を比較し、改善された数値を表
１に示す。その結果、電源層配線化基板のほうが顕著に
抑制されており、放射磁界の低減効果があることが分か
る。
種インピーダンス付加回路を用い配線化し、デカップリ
ング回路を強化した電子機器（ＥＷＳ：エンジニアリン
グワークステーション）の放射磁界を測定した。クロッ
ク周波数（４０ＭＨｚ）の逓倍波のスペクトラムの各周
波数３２０ＭＨｚ、３６０ＭＨｚ、４８０ＭＨｚ、８０
０ＭＨｚ、９２０ＭＨｚで、電源層が全面平板であるオ
リジナル基板と電源層を配線化し磁性体を配置した本発
明の各種基板の測定結果を比較し、改善された数値を表
１に示す。その結果、電源層配線化基板のほうが顕著に
抑制されており、放射磁界の低減効果があることが分か
る。
【００５２】
【表１】
【００５３】以上の結果は、電源層のインピーダンス付
加回路による配線化と磁性体配置によって、デカップリ
ングコンデンサのフィルタ効果が高まり、放射ノイズ抑
制効果があったことを示している。
加回路による配線化と磁性体配置によって、デカップリ
ングコンデンサのフィルタ効果が高まり、放射ノイズ抑
制効果があったことを示している。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
電源層を線路の上下あるいは周囲に磁性体を配置したイ
ンピーダンス付加回路が形成された構成にすることによ
り、実際の部品を使用せずに大きな値のインダクタンス
を確保することができるため、広い範囲にわたって実装
されているデカップリングコンデンサに流れ込んでしま
うＩＣ／ＬＳＩ動作に伴う高周波電源電流を従来に比べ
小さくできる。
電源層を線路の上下あるいは周囲に磁性体を配置したイ
ンピーダンス付加回路が形成された構成にすることによ
り、実際の部品を使用せずに大きな値のインダクタンス
を確保することができるため、広い範囲にわたって実装
されているデカップリングコンデンサに流れ込んでしま
うＩＣ／ＬＳＩ動作に伴う高周波電源電流を従来に比べ
小さくできる。
【００５５】同時に、ＩＣ／ＬＳＩ毎に最適のデカップ
リングコンデンサ容量を決定することが出来るため、Ｉ
Ｃ／ＬＳＩ電源端子部の交流電圧変動を小さくすること
が容易となり、この結果、ＩＣ／ＬＳＩの動作安定化が
計られる。
リングコンデンサ容量を決定することが出来るため、Ｉ
Ｃ／ＬＳＩ電源端子部の交流電圧変動を小さくすること
が容易となり、この結果、ＩＣ／ＬＳＩの動作安定化が
計られる。
【図１】本発明の第一の実施形態を示す図である。
【図２】本発明の第一の実施形態の製造方法を示す図で
ある。
ある。
【図３】本発明の第一の実施形態の製造方法を示す図で
ある。
ある。
【図４】本発明の第二の実施形態を示す図である。
【図５】本発明の第二の実施形態の製造方法を示す図で
ある。
ある。
【図６】本発明の第三の実施形態を示す図である。
【図７】本発明の第三の実施形態を示す図である。
【図８】本発明の多層プリント基板における電源層を示
す平面図である。
す平面図である。
【図９】インピ−ダンス付加回路の各例を示す図であ
る。
る。
【図１０】本発明のインダクタンスの意味を説明する図
である。
である。
【図１１】本発明の作用の説明図である。
【図１２】従来の課題説明図である。
１ インピーダンス付加回路 ２ 磁性体層 ２’ 磁性体 ３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ ＩＣ／ＬＳＩまた
は他の能動素子からなる独立と見なされる回路 ４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ デカップリ
ングコンデンサ ５ 信号層 ６ グランド層 ７ 電源層 ８ 誘電体特性のみを有する絶縁材 ８’ 不導体としての絶縁層 ９ 分布インダクタンス １０、１１、１２ 線路パターン １３ 金属板 １４ 磁性体 １５ 電源層７による電源供給線 １６ グランド １７ スパイラル状パターンの内側端点 １８ 高分子樹脂 １９ 金属パッド ２０ 導体 ２１ スルーホール
は他の能動素子からなる独立と見なされる回路 ４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ デカップリ
ングコンデンサ ５ 信号層 ６ グランド層 ７ 電源層 ８ 誘電体特性のみを有する絶縁材 ８’ 不導体としての絶縁層 ９ 分布インダクタンス １０、１１、１２ 線路パターン １３ 金属板 １４ 磁性体 １５ 電源層７による電源供給線 １６ グランド １７ スパイラル状パターンの内側端点 １８ 高分子樹脂 １９ 金属パッド ２０ 導体 ２１ スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 嶋田 勇三 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 遠矢 弘和 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 馬庭 亮 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平９−139573（ＪＰ，Ａ) 特開 平10−163636（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/02 H05K 3/46
Claims (27)
- 【請求項１】第一の信号層、第一のグランド層、配線化
したインピーダンス付加回路を有する電源層、第二のグ
ランド層、第二の信号層が、互いに絶縁されて積層され
た多層プリント基板において、前記インピーダンス付加
回路と前記第一のグランド層の間、もしくは前記インピ
ーダンス付加回路と前記第二のグランド層との間の少な
くともいずれか一方に高飽和磁束密度を有する磁性体層
を設け、 前記磁性体層が、絶縁材料を介して前記インピーダンス
付加回路と接していることを特徴とする多層プリント基
板。 - 【請求項２】前記磁性体層が、前記電源層上の全面に形
成されていることを特徴とする請求項１記載の多層プリ
ント基板。 - 【請求項３】第一の信号層、第一のグランド層、配線化
したインピーダンス付加回路を有する電源層、第二のグ
ランド層、第二の信号層が、互いに絶縁されて積層され
た多層プリント基板において、前記インピーダンス付加
回路と前記第一のグランド層の間、もしくは前記インピ
ーダンス付加回路と前記第二のグランド層との間の少な
くともいずれか一方に高飽和磁束密度を有する磁性体層
を設け、 前記インピーダンス付加回路を構成する導体の少なくと
も側面が絶縁体によって覆われていることを特徴とする
多層プリント基板。 - 【請求項４】前記磁性体層が、前記電源層上の全面に形
成されていることを特徴とする請求項３記載の多層プリ
ント基板。 - 【請求項５】前記磁性体層が酸化物材料よりなり、前記
インピーダンス付加回路と接して設けられていることを
特徴とする請求項３または４記載の多層プリント基板。 - 【請求項６】前記インピーダンス付加回路が、前記第一
のグランド層もしくは前記第二のグランド層の少なくと
も一方と前記磁性体層を介して接していることを特徴と
する請求項５記載の多層プリント基板。 - 【請求項７】前記磁性体層が、絶縁材料を介して前記イ
ンピーダンス付加回路と接していることを特徴とする請
求項３または４記載の多層プリント基板。 - 【請求項８】前記磁性体層が金属磁性体よりなることを
特徴とする請求項７記載の多層プリント基板。 - 【請求項９】第一の信号層、第一のグランド層、配線化
したインピーダンス付加回路を有する電源層、第二のグ
ランド層、第二の信号層が、互いに絶縁されて積層され
た多層プリント基板において、前記インピーダンス付加
回路と前記第一のグランド層の間、もしくは前記インピ
ーダンス付加回路と前記第二のグランド層との間の少な
くともいずれか一方に高飽和磁束密度を有する磁性体層
を設け、 前記磁性体層が針状の磁性粉末より形成されており、前
記インピーダンス付加回路に流れる電流の向きと垂直な
方向に配向されていることを特徴とする多層プリント基
板。 - 【請求項１０】前記磁性体層が、前記電源層上の全面に
形成されていることを特徴とする請求項９記載の多層プ
リント基板。 - 【請求項１１】前記磁性体層が酸化物材料よりなり、前
記インピーダンス付加回路と接して設けられていること
を特徴とする請求項９または１０記載の多層プリント基
板。 - 【請求項１２】前記インピーダンス付加回路が、前記第
一のグランド層もしくは前記第二のグランド層の少なく
とも一方と前記磁性体層を介して接していることを特徴
とする請求項１１記載の多層プリント基板。 - 【請求項１３】前記磁性体層が、絶縁材料を介して前記
インピーダンス付加回路と接していることを特徴とする
請求項９または１０記載の多層プリント基板。 - 【請求項１４】前記磁性体層が金属磁性体よりなること
を特徴とする請求項１３記載の多層プリント基板。 - 【請求項１５】前記インピーダンス付加回路を構成する
導体の少なくとも側面が高飽和磁束密度を有する酸化物
磁性体材料によって覆われていることを特徴とする請求
項９ないし１３のいずれかに記載の多層プリント基板。 - 【請求項１６】前記磁性体材料が針状の磁性粉末より形
成されており、前記インピーダンス付加回路に流れる電
流の向きと垂直な方向に配向されていることを特徴とす
る請求項１５記載の多層プリント基板。 - 【請求項１７】前記磁性体層が針状の磁性粉末より形成
されており、前記インピーダンス付加回路に流れる電流
の向きと垂直な方向に配向されていることを特徴とする
請求項３ないし８のいずれかに記載の多層プリント基
板。 - 【請求項１８】前記磁性体層が金属磁性体よりなること
を特徴とする請求項１または２記載の多層プリント基
板。 - 【請求項１９】前記針状の磁性粉末の長軸と短軸の比が
３以上１０以下であることを特徴とする請求項９ないし
１７のいずれかに記載の多層プリント基板。 - 【請求項２０】絶縁層上に形成された電源層上にインピ
ーダンス付加回路を形成する工程と、少なくとも前記イ
ンピーダンス付加回路上に磁性体材料を塗布する工程
と、を有することを特徴とする多層プリント基板の製造
方法。 - 【請求項２１】絶縁層上に形成された電源層上にインピ
ーダンス付加回路を形成する工程と、少なくとも前記イ
ンピーダンス付加回路上に絶縁材料を塗布し、その後少
なくとも前記インピーダンス付加回路上に磁性体材料を
塗布する工程と、を有することを特徴とする多層プリン
ト基板の製造方法。 - 【請求項２２】前記磁性体材料が、平均粒径が１μｍ以
上で４０μｍ以下の磁性粉末と樹脂の混合体よりなるこ
とを特徴とする請求項２０または２１記載の多層プリン
ト基板の製造方法。 - 【請求項２３】前記混合体の磁性粉末と樹脂の充填比が
３／７以上で９／１以下であることを特徴とする請求項
２２記載の多層プリント基板の製造方法。 - 【請求項２４】少なくとも絶縁層上に形成されたインピ
ーダンス付加回路を有する電源層と、少なくとも絶縁層
上に形成されたグランド層と、少なくとも絶縁層上に形
成された信号層とを積層し、少なくとも前記インピーダ
ンス付加回路を覆うように磁性体を塗布し、その後に前
記電源層、前記グランド層、前記信号層とを圧着するこ
とを特徴とする多層プリント基板の製造方法。 - 【請求項２５】前記インピーダンス付加回路パターンが
絶縁材料もしくは磁性材料中に形成されていることを特
徴とする請求項２４記載の多層プリント基板の製造方
法。 - 【請求項２６】少なくとも磁性体で周囲をコーティング
された金属導体または金属ワイヤを用いてインピーダン
ス付加回路パターンを形成することを特徴とする請求項
２４記載の多層プリント基板の製造方法。 - 【請求項２７】前記金属導体または金属ワイヤがさらに
絶縁性の高分子樹脂で被覆されていることを特徴とする
請求項２６記載の多層プリント基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9047870A JP3055488B2 (ja) | 1997-03-03 | 1997-03-03 | 多層プリント基板及びその製造方法 |
| US09/033,554 US6111479A (en) | 1997-03-03 | 1998-03-02 | Laminate printed circuit board with a magnetic layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9047870A JP3055488B2 (ja) | 1997-03-03 | 1997-03-03 | 多層プリント基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242602A JPH10242602A (ja) | 1998-09-11 |
| JP3055488B2 true JP3055488B2 (ja) | 2000-06-26 |
Family
ID=12787422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9047870A Expired - Fee Related JP3055488B2 (ja) | 1997-03-03 | 1997-03-03 | 多層プリント基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6111479A (ja) |
| JP (1) | JP3055488B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| JP2970660B1 (ja) * | 1998-06-30 | 1999-11-02 | 日本電気株式会社 | プリント基板 |
| JP3214472B2 (ja) * | 1998-12-04 | 2001-10-02 | 日本電気株式会社 | 多層プリント回路基板 |
| JP3407694B2 (ja) * | 1999-06-17 | 2003-05-19 | 株式会社村田製作所 | 高周波多層回路部品 |
| JP3267274B2 (ja) * | 1999-08-13 | 2002-03-18 | 日本電気株式会社 | 多層プリント基板 |
| JP2001125943A (ja) * | 1999-10-28 | 2001-05-11 | Nec Corp | 電源デカップリング回路の設計方法および設計支援システム |
| US20020121943A1 (en) * | 2000-05-25 | 2002-09-05 | Alexander Axelrod | EMI filters based on amorphous metals in a form of a microwire, a ribbon and/or a powder |
| JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
| JP4599678B2 (ja) * | 2000-07-19 | 2010-12-15 | 日本電気株式会社 | 多層プリント回路基板 |
| US20040197284A1 (en) * | 2003-04-04 | 2004-10-07 | Frederic Auguste | Cosmetic composition comprising a volatile fatty phase |
| JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
| KR20060120683A (ko) | 2003-12-22 | 2006-11-27 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 내부적으로 차폐된 에너지 컨디셔너 |
| JP4747572B2 (ja) * | 2004-12-16 | 2011-08-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で重なり合った調整器 |
| US7817397B2 (en) | 2005-03-01 | 2010-10-19 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| JP4515342B2 (ja) * | 2005-03-14 | 2010-07-28 | 信越ポリマー株式会社 | 多層回路基板 |
| JP3972951B2 (ja) * | 2005-07-04 | 2007-09-05 | オムロン株式会社 | スイッチング電源、電源装置および電子機器 |
| CN101395683A (zh) | 2006-03-07 | 2009-03-25 | X2Y衰减器有限公司 | 能量调节装置结构 |
| JP5567243B2 (ja) * | 2006-03-10 | 2014-08-06 | 信越ポリマー株式会社 | 多層プリント回路基板およびその製造方法 |
| JP4920336B2 (ja) * | 2006-08-07 | 2012-04-18 | 信越ポリマー株式会社 | 配線部材の製造方法 |
| TWI379621B (en) | 2007-08-02 | 2012-12-11 | Shinetsu Polymer Co | Conductive noise suppressing structure and wiring circuit substrate |
| JP5103088B2 (ja) * | 2007-08-02 | 2012-12-19 | 信越ポリマー株式会社 | 伝導ノイズ抑制構造体および配線回路基板 |
| JP5103131B2 (ja) * | 2007-10-25 | 2012-12-19 | 信越ポリマー株式会社 | 伝導ノイズ抑制構造体および配線回路基板 |
| JP5336913B2 (ja) * | 2009-04-15 | 2013-11-06 | 三菱電機株式会社 | 多層プリント配線板 |
| JP6350513B2 (ja) * | 2013-02-27 | 2018-07-04 | 日本電気株式会社 | 配線基板、半導体装置、プリント基板及び配線基板の製造方法 |
| JP2015191938A (ja) * | 2014-03-27 | 2015-11-02 | 三菱電機株式会社 | 多層セラミック回路基板 |
| KR102580988B1 (ko) | 2016-05-02 | 2023-09-21 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 전자부품패키지 |
| US10974440B2 (en) | 2016-08-12 | 2021-04-13 | Conrad Sun | Adaption of magnetic particles within a resin substrate of a textile article |
| WO2019188875A1 (ja) * | 2018-03-29 | 2019-10-03 | 株式会社村田製作所 | 高周波モジュール |
| US20240224413A1 (en) * | 2021-04-21 | 2024-07-04 | Resonac Corporation | Wiring substrate |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138970A (ja) * | 1984-07-31 | 1986-02-25 | Fuji Photo Optical Co Ltd | 経内視鏡用ホログラム作成装置 |
| JPS61173167A (ja) * | 1985-01-28 | 1986-08-04 | Matsushita Electric Ind Co Ltd | チツプ抵抗器の抵抗値測定方法 |
| US4746557A (en) * | 1985-12-09 | 1988-05-24 | Murata Manufacturing Co., Ltd. | LC composite component |
| JPS63300593A (ja) * | 1987-05-29 | 1988-12-07 | Nec Corp | セラミック複合基板 |
| JPS6425497A (en) * | 1987-07-21 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Inductance element |
| JPH0221700A (ja) * | 1987-12-30 | 1990-01-24 | Sooken:Kk | 静電気発生防止と電磁波ノイズ進入防止機能を備えた電子機器 |
| JP2980629B2 (ja) * | 1990-01-10 | 1999-11-22 | ティーディーケイ株式会社 | 混成集積回路部品の構造 |
| JP3048592B2 (ja) * | 1990-02-20 | 2000-06-05 | ティーディーケイ株式会社 | 積層複合部品 |
| JP2741090B2 (ja) * | 1990-03-23 | 1998-04-15 | キヤノン株式会社 | プリント基板 |
| JPH043489A (ja) * | 1990-04-20 | 1992-01-08 | Hitachi Denshi Techno Syst Kk | プリント基板における伝送線路の形成方法 |
| JPH0443016A (ja) * | 1990-06-08 | 1992-02-13 | Olympus Optical Co Ltd | 射出成形用金型およびその温調方法 |
| JPH04302498A (ja) * | 1991-03-29 | 1992-10-26 | Tatsuta Electric Wire & Cable Co Ltd | プリント配線基板 |
| US5165055A (en) * | 1991-06-28 | 1992-11-17 | Digital Equipment Corporation | Method and apparatus for a PCB and I/O integrated electromagnetic containment |
| JPH05235679A (ja) * | 1992-02-21 | 1993-09-10 | Murata Mfg Co Ltd | 回路基板 |
| JPH0661602A (ja) * | 1992-08-10 | 1994-03-04 | Kao Corp | 電子回路基板の製造方法 |
| JPH06244582A (ja) * | 1993-02-17 | 1994-09-02 | Cmk Corp | 磁性塗膜および電磁波シールド層を有するプリント配 線板とその製造方法 |
| JP2734447B2 (ja) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
| JP2991136B2 (ja) * | 1996-12-02 | 1999-12-20 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
-
1997
- 1997-03-03 JP JP9047870A patent/JP3055488B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-02 US US09/033,554 patent/US6111479A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6111479A (en) | 2000-08-29 |
| JPH10242602A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3055488B2 (ja) | 多層プリント基板及びその製造方法 | |
| JP2734447B2 (ja) | 多層プリント基板 | |
| EP0880150B1 (en) | Printed wiring board | |
| JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
| JP3255151B2 (ja) | 多層プリント回路基板 | |
| US6980074B1 (en) | Low noise full integrated multilayers magnetic for power converters | |
| US9036319B2 (en) | Arrangement for energy conditioning | |
| KR100294956B1 (ko) | 전자기잡음을감쇄시킬수있는인쇄기판 | |
| JP3214472B2 (ja) | 多層プリント回路基板 | |
| JP2013105756A (ja) | 基板内蔵用電子部品および部品内蔵型基板 | |
| US7538653B2 (en) | Grounding of magnetic cores | |
| JPH08222437A (ja) | プレーナーインダクタ | |
| JP2991136B2 (ja) | 多層プリント基板及びその製造方法 | |
| WO2018229978A1 (ja) | プリント配線板 | |
| JP2988421B2 (ja) | Ｅｍｉ抑制多層プリント基板 | |
| JPH10303563A (ja) | 多層プリント配線板およびその製造方法 | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| JP2988431B2 (ja) | 多層プリント基板の配線構造 | |
| JP2850874B2 (ja) | Ｉｃパッケージ | |
| JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
| JP3622428B2 (ja) | 電気回路装置 | |
| US11889616B2 (en) | Circuit board | |
| JPH11297875A (ja) | 多層プリント配線板及び該配線板を備えた電子機器 | |
| JP2004087589A (ja) | Ｅｍｉ低減プリント基板 | |
| CN113345700A (zh) | 线圈部件以及具备其的电路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| LAPS | Cancellation because of no payment of annual fees |