JP2970660B1

JP2970660B1 - プリント基板

Info

Publication number: JP2970660B1
Application number: JP10184469A
Authority: JP
Inventors: 英樹佐々木; 高志原田
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1998-06-30
Filing date: 1998-06-30
Publication date: 1999-11-02
Anticipated expiration: 2018-06-30
Also published as: JP2000022287A; US6297965B1

Abstract

【要約】【課題】プリント基板の電源電圧変動が原因となり、基
板電源配線系から不要な電磁波が放射されることを防止
する。【解決方法】少なくとも１つのグランド層１５とＩＣ
やＬＳＩなどのアクティブ素子を実装する少なくとも１
つの信号層とをもつプリント基板において、各アクティ
ブ素子の電源端子６とグランド層１５との間に接続する
第１のコンデンサ７と、電源端子６に接続する第１の電
源配線９と、第１の電源配線９の、第１のコンデンサ７
と接続していない端部と前記グランド層１５との間に接
続する第２のコンデンサ１０と、第２のコンデンサ１０
と第１の電源配線６との接続ノードに接続する、プリン
ト基板のすべてのアクティブ素子の電源を供給する第２
の電源配線１２とで構成する。第１の電源配線９の特性
インピーダンスを第１のコンデンサ７の電磁波放射で問
題とする上限周波数におけるインピーダンスの３倍以上
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器を構成す
るプリント基板において、特に、その基板から放射され
る不要な電磁波を抑えたプリント基板に関する。

【０００２】

【従来の技術】電子機器の高速化、高集積化に伴い、本
来電磁波を放射する目的でない機器から電磁波が放射さ
れ、社会問題となっている。そのため、電子機器から放
射される特に30MHz〜1GHzの不要な電磁波を規格で規制
しており、電子機器のメーカはこの規格を満足する製品
を設計製造する必要がある。

【０００３】電子機器からの電磁波放射を抑えるには、
その機器内のプリント基板において放射を抑制すること
がもっとも効果的である。そのため、従来から放射抑制
対策を施したプリント基板が数多く考え出されてきた。

【０００４】たとえば、特開平6-244562号公報に記載の
プリント回路基板や、特開平9-205290号公報に記載の低
ＥＭＩ構造を有する回路基板、特開平9-283974号公報に
記載の低ＥＭＩ多層回路基板、及びこれを用いた電子装
置などがあった。

【０００５】上記公報に記載の従来技術について、それ
ぞれの特徴を図２３，図２４，図２５を参照して説明す
る。図２３に示す特開平6-244562号公報に記載のプリン
ト回路基板では、電源平面層133の一部131を分離し、分
離した電源平面層131をグランド平面層132に近い別の基
板134上に配置する。電源平面層133と分離した電源平面
層131とは、接続手段135で接続し、分離した電源平面層
131とグランド平面層132との間の静電容量を増加させて
いる。

【０００６】図２４に示す特開平9-205290号公報に記載
の低ＥＭＩ構造を有する回路基板では、一方の面に電源
層151を、他方の面にグランド層152をそれぞれ設けたプ
リント基板150において、一方の面の周辺部に微細な導
体パターン154、155が、また他方の面には微細な導体パ
ターン153、156が交互に配置され、一方の面の周辺部に
配置される一つおきの導体パターン154はグランド層152
に接続され、他の１つおきの導体パターン155は電源層1
51に接続されており、他方の面の周辺部に配置される導
体パターン133、156のうち、導体パターン154に対向し
た１つおきの導体パターン153は電源層151に接続し、導
体パターン155に対応した１つおきの導体パターン156は
グランド層152に接続している。

【０００７】図２５に示す特開平9-283974号公報に記載
の低ＥＭＩ多層回路基板では、電源層162と第１のグラ
ンド層163で誘電体層166を挟んで容量C1を形成し、電源
層162と第２のグランド層164で誘電体層167を挟んで容
量C2を形成し、さらにグランド層163とグランド層164と
の間に抵抗体165を接続している。

【０００８】図２３〜図２５に示した基板では、ともに
基板からの放射源である電源層とグランド層との間の電
源電圧変動の抑制を目的としている。しかしながら、図
２３に示すプリント基板130では、電源平面層とグラン
ド平面層の一部を互いに近づけて配置する方法を採用し
ても、これにより得られる静電容量の増加は極めて小さ
く、電源電圧変動が十分には抑制できない。図２４に示
したプリント基板150では、導体パターン154と導体パタ
ーン153との間、およびこれに隣接する導体パターン155
と導体パターン156との間に発生する電圧の極性を互い
に逆にし、基板の端部における電界を相殺することによ
る放射抑制を目指している。しかし、電源層151とグラ
ンド層152との間の電圧変動自体は変わらないため、こ
れらの層151、152を放射源とする不要電磁波の放射は抑
制できない問題点がある。また、図２５に示した多層プ
リント回路基板161では、電源−グランド間の電圧変動
に起因する不要電磁波の放射や機器の誤動作を抑制する
ことができるが、通常のグランド層163の他にさらにグ
ランド層164と第２の誘電体層167とを配設する必要があ
り、このため、構造が複雑でコストの増加を招くという
問題点があった。

【０００９】また、上記の従来技術は、何れも基板構造
の大幅な変更を余儀なくするものであり、既に製品とし
て提供されているプリント基板に適用するためには、基
板設計を初めからやり直す必要がある。

【００１０】一方、ＩＣの電源電圧変動を抑えるために
は、従来から、ＩＣやＬＳＩの電源端子−グランド端子
間に容量の大きいコンデンサを取り付ける方法がとられ
てきた。この原理は、図１６に示すように、コンデンサ
ＺＣよりこの端子間を低インピーダンスにすることで、
ＩＣのスイッチング動作による電源電圧変動を小さくす
ることを利用している。

【００１１】

【発明が解決しようとする課題】しかし、不要な電磁波
放射が問題となる30MHz〜1GHzの周波数帯域では、図１
６のコンデンサ素子ＺＣはその寄生インダクタンスのた
めに単なるキャパシタンスと見ることができない。ま
た、ＩＣの電源端子−グランド端子間にはコンデンサ素
子ＺＣ以外に電源配線や他のＩＣにつながるコンデンサ
などが接続されており、この影響が無視できなくなる。

【００１２】図１７に、コンデンサＺＣ１に電源配線と
コンデンサＺＣ２とが接続される電源供給回路を示す。
この回路において電源電圧変動を小さくするには、ＩＣ
から電源供給回路を見たときの入力インピーダンス｜Ｚ
ｉｎ｜を出来るだけ小さくする必要がある。例えば、電
源配線の長さを２００ｍｍ、その特性インピーダンスを
５０オーム、その波長短縮率を０．５とし、ＺＣ１およ
びＺＣ２を実際のコンデンサ部品に近い０．０４オーム
と０．７ｎＨと０．１μＦとの直列回路で表現すると、
｜Ｚｉｎ｜は図１８の実線となる。破線はコンデンサＺ
Ｃ単体のインピーダンスの絶対値｜ＺＣ｜の周波数特性
である。｜Ｚｉｎ｜と｜ＺＣ｜とはともに、約１７ＭＨ
ｚまでは周波数に比例してインピーダンスの絶対値が小
さくなる容量性リアクタンスとして働き、それ以上の周
波数では、コンデンサの寄生インダクタンスの影響が支
配的となるため、周波数に比例してインピーダンスの絶
対値が大きくなる誘導性リアクタンスとして働いている
ことを示している。さらに、｜Ｚｉｎ｜は電源配線やＺ
Ｃ２の影響により、特定の周波数で大きくなる。ＩＣの
動作周波数の高調波がそれらの周波数と一致すると、電
源電圧変動は大きくなる。

【００１３】また、このように｜Ｚｉｎ｜が大きくなる
理由はコンデンサＺＣ１と電源配線とコンデンサＺＣ２
とで構成された電源供給回路の並列共振にある。このた
め、入力インピーダンス｜Ｚｉｎ｜が大きくなる周波数
では電源配線を流れる電流が大きくなり、そこから放射
される電磁波も大きくなるという問題があった。

【００１４】上記問題を解決するための提案が特開平１
０−１１２５７４号公報に記載されている。該公報で
は、プリント配線基板の電源層とグランド層との間に、
基板部分の周辺部に配置し電源層とグランド層とを高周
波的に結合する４つの第１コンデンサと、ＩＣの近傍に
配置しＩＣに過渡的電流を供給する第２コンデンサとを
接続している。しかし、該公報の構造によると、第１の
コンデンサを基板部分の周辺部に沿って複数個実装しな
くてはならず、大きな基板を用いる場合には必要なコン
デンサの数が多くなる。

【００１５】特公平７−４６７４８号公報も同様な問題
を解決するものである。該公報に記載されたプリント基
板では、コンデンサ、フェライトビーズ及びコンデンサ
から成るπ型フィルタを用いている。しかし、フェライ
トビーズを含むπ型フィルタは高価であり、プリント基
板の価格上昇につながる。

【００１６】そこで、本発明の目的は、ＩＣやＬＳＩな
どのアクティブ素子の電源端子−グランド端子間から電
源供給回路を見たときの入力インピーダンスを小さくし
て電源電圧変動を抑えることで、電磁波放射を抑えたプ
リント基板を提供することにある。この場合、ファライ
トビーズなどの高価なフィルタ部品を用いずに、従来か
ら電源電圧変動を抑えるために用いられてきた安価なコ
ンデンサと電源配線との組み合わせだけによって電源電
圧変動および電磁波放射を抑制するプリント基板を提供
することにある。

【００１７】

【課題を解決するための手段】本発明のプリント基板
は、第１の視点において、少なくとも１つのグランド層
とＩＣまたはＬＳＩなどのアクティブ素子を実装する少
なくとも１つの信号層とをもつプリント基板において、
各アクティブ素子の電源端子と前記グランド層との間に
接続する第１のコンデンサと、前記電源端子に接続する
第１の電源配線と、この第１の電源配線の、第１のコン
デンサと接続していない端部と前記グランド層との間に
接続する第２のコンデンサと、この第２のコンデンサと
この第１の電源配線と接続ノードに接続する、プリント
基板のすべてのアクティブ素子の電源を供給する第２の
電源配線とで構成することを特徴とする。

【００１８】また、本発明は、その第２の視点におい
て、少なくとも１つのグランド層とＩＣまたはＬＳＩな
どのアクティブ素子を実装する少なくとも１つの信号層
とをもつプリント基板において、各アクティブ素子の各
電源端子と前記グランド層との間に接続する第１のコン
デンサと、隣り合う前記電源端子相互を接続する第１の
電源配線と、一方が少なくとも１つの前記電源端子と接
続し他方が前記第１のコンデンサと接続しない第２の電
源配線と、この第２の電源配線の第１のコンデンサと接
続していない端部と前記グランド層とを接続する第２の
コンデンサと、前記第２の電源配線と第２のコンデンサ
との接続ノードに接続された、プリント基板上すべての
アクティブ素子の電源を供給する第３の電源配線とで構
成し、第１及び第２の電源配線の特性インピーダンスを
前記第１のコンデンサの電磁波放射で問題とする上限周
波数におけるインピーダンスの３倍以上とすることを特
徴とする。

【００１９】ここで、前記第１の視点における第１の電
源配線、または、前記第２の視点における第１及び第２
の電源配線の幅を、その電源配線の特性インピーダンス
の大きさがコンデンサのインピーダンスの大きさより３
倍以上大きくなるように設定し、かつ、その長さを、20
ｍｍに第１の電源配線の波長短縮率をかけた値以上で、
電磁放射で問題とする上限周波数における波長に第１の
電源配線の波長短縮率をかけた値の１／４以下とするこ
とが好ましい。

【００２０】また、上記すべての電源配線の特性インピ
ーダンスを前記第１のコンデンサの、電磁波放射で問題
とする上限周波数におけるインピーダンスの３倍以上と
することも好ましい態様である。

【００２１】ここで、前記第１のコンデンサと接続する
アクティブ素子と同じ層上に前記第１のコンデンサを実
装することも本発明の好ましい態様である。さらに、前
記第２のコンデンサとの代わりにコンデンサと抵抗との
直列回路をつけることも本発明の好ましい態様である。

【００２２】本発明のプリント基板回路の作用につい
て、その等価回路を示す図１９を参照して説明する。図
１９は、図１７の回路で、コンデンサＺＣ１から長さＬ
の位置にコンデンサＺＣ３を配置した回路である。この
とき、ＩＣから電源配線を見たときの入力インピーダン
ス｜Ｚｉｎ｜を図２０の実線で示す。Ｌ＝１０ｍｍとし
た。また、ＺＣ１単体のインピーダンス特性を破線で示
す。先に図１７で示した回路では、入力インピーダンス
｜Ｚｉｎ｜が特定の周波数で大きくなったが、図１９の
回路では、そのピークが小さくなる。これにより、ＩＣ
のスイッチング動作に伴う電源電圧変動が抑えられるこ
とが予想できる。また、ピークが小さいことから、電源
供給回路における共振のＱも小さくなり、電磁波放射の
原因となる高周波電流も小さくなることが予想できる。

【００２３】コンデンサＺＣ３を付けることで入力イン
ピーダンスの絶対値が小さくなる理由を、図１９及び図
２１を参照して説明する。この図は図１９の電源供給回
路において、ＩＣから電源供給回路を見た入力インピー
ダンスの絶対値｜Ｚｉｎ｜を実線、コンデンサ単体のイ
ンピーダンスの絶対値｜ＺＣ１｜を破線、コンデンサＺ
Ｃ１から電源供給回路を見た入力インピーダンスの絶対
値｜Ｚｉｎ２｜を点線で示した結果である。入力インピ
ーダンスＺｉｎはＺｉｎ２とＺＣ１との並列回路のイン
ピーダンスとして現れる。Ｚｉｎ２がＺＣ１に比べ十分
大きい場合、ＺｉｎはほぼコンデンサＺＣ１のインピー
ダンスに等しくなる。コンデンサＺＣ３を付加すること
で、Ｚｉｎ２ではＺＣ３とＺＣ２の間での共振が３８５
ＭＨｚ付近と７７０ＭＨｚ付近で起こっているが、Ｚｉ
ｎ２がＺＣ１に比べて十分大きくなるために、Ｚｉｎの
共振のピークは低下したのである。

【００２４】ただし、コンデンサＺＣ１とＺＣ３との距
離Ｌが短すぎると｜Ｚｉｎ２｜と｜ＺＣ１｜との差が小
さくなるため、｜Ｚｉｎ２｜が｜ＺＣ１｜に比べ十分大
きいという条件が満足できなくなり、電源供給回路で並
列共振を起こしてしまう。また、距離Ｌが長すぎても共
振が起こる。図２２にＬ＝８０ｍｍの場合のインピーダ
ンスの周波数特性を示す。先の図２１と同様、｜Ｚｉｎ
｜を実線、｜ＺＣ１｜を破線、｜Ｚｉｎ２｜を点線で示
す。｜Ｚｉｎ２｜は約４５０ＭＨｚまでは誘導性リアク
タンスとして働くが、約４５０ＭＨｚから約９００ＭＨ
ｚ以下では、容量性リアクタンスとして働く。そのた
め、約８８０ＭＨｚでは容量性リアクタンスの｜Ｚｉｎ
２｜と誘導性リアクタンスの｜ＺＣ１｜との間で並列共
振が起こり、｜Ｚｉｎ｜が大きくなっている。電磁放射
で問題とする上限周波数までＺｉｎ２を誘導性リアクタ
ンスとして用いれば、このような共振を起こす問題が無
くなる。したがって、ＺＣ１とＺＣ３との距離Ｌをこれ
らの共振が起こらない長さに設計することで、電源電圧
変動を抑え、電磁放射を抑えることができる。

【００２５】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態例に基づいて本発明を更に詳細に説明する。図１
〜図３は、本発明の第１の実施形態のプリント基板の構
造を示すもので、図１はプリント基板１の信号層２の実
装図、図２は信号層２におけるＩＣ３ａ近傍の拡大図、
図３はグランド層１５の実装図である。プリント基板１
は、少なくとも１つの信号層２と、少なくとも１つのグ
ランド層１５とをもつ。信号層２にはＩＣ３を配置して
いる。各ＩＣ３においてその電源端子６近傍にコンデン
サ７を配置する。

【００２６】コンデンサ７は、その一端を電源端子６と
電源配線９とに接続し、他端を、ビアホール８を介し
て、グランド層１５と接続する。この電源配線９の先に
コンデンサ１０を配置する。コンデンサ１０は一端を電
源配線９と基板全体にあるアクティブ素子に電源を供給
する共通電源配線１２とに接続し、他端を、ビアホール
１１を介して、グランド層１５と接続する。また、ＩＣ
のグランド端子１３はビアホール１４を介してグランド
層１５と接続する。グランド層１５は導体で形成する。

【００２７】コンデンサ７及び１０としては、０．００
１μＦ以上の容量のもので、かつ、表面実装タイプのよ
うな、その寄生インダクタンスの小さな部品が望まし
い。

【００２８】電源配線９の形状は、以下のルールに従っ
て設計することで、本発明に従う、入力インピーダンス
を小さくし、電磁波を抑制する効果が得られる。

【００２９】電源配線９の幅Ｗ及び長さＬは、例えば、
比誘電率が４のガラスエポキシ樹脂を基板材として用い
て、電源配線９とグランド層との間の距離ｈと、配線導
体厚ｔと、基板材比誘電率εｒと、電磁波放射を抑えた
い周波数の上限ｆmaxとによって決める。

【００３０】幅Ｗは、電源配線９の特性インピーダンス
Ｚｐがそれにつながるコンデンサ７単体の、電磁波放射
を抑えたい上限周波数fmaxにおけるインピーダンス｜Ｚ
Ｃ１｜より３倍以上大きくなるように選ぶ。その理由
は、Ｚｐ＞｜ＺＣ１｜×３とすることで、コンデンサ７
を電源配線に対し低インピーダンス素子として利用でき
るためである。

【００３１】この特性インピーダンスＺｐは、電源配線
を実装する層、ここでは信号層２とグランド層１５との
間の距離ｈと、この間の基板材の比誘電率εｒと、配線
導体厚ｔとを用い、たとえば文献（ＰＲＯＣＥＥＤＩＮ
ＧＯＦＴＨＥＩＥＥＥ，ＶＯＬ．６５，ＮＯ．１
１、ＮＯＶＥＭＢＥＲ１９７７ｐｐ１６１１−１６
１２）に記載されているような配線の特性インピーダン
スを求める式により求めればよい。例えば、非誘電率が
４のガラスエポキシ樹脂を基板材として用いて、距離ｈ
が０．２ｍｍ、配線導体厚が１２μｍで、｜ＺＣ｜が電
磁波放射で現在問題としている１ＧＨｚで最大８オーム
とすると、特性インピーダンスＺｐを２４オーム以上に
設計する必要がある。この場合には、上記文献の式を用
いることで、幅Ｗは１ｍｍ以下と決まる。

【００３２】電源配線９の長さＬとしては、図２１に示
すように、電源端子近くに実装するコンデンサのインピ
ーダンス｜ＺＣ１｜に比べ、このコンデンサＺＣ１を除
いた電源供給回路の入力インピーダンス｜Ｚｉｎ２｜が
十分大きくなるための最小長さＬｍｉｎと、図２２に示
したように、電源配線で並列共振が起こらないための最
大長さＬｍａｘによって決める。

【００３３】図２１の結果から、最小長さＬｍｉｎは電
源配線９の波長短縮率（波長短縮率は基板材の誘電率ε
rが４の場合１／√εrより、０．５となる）が０．５の
場合には、１０ｍｍとすればよい。波長短縮率が変わっ
た場合には、電源配線９の波長短縮率に２０ｍｍをかけ
た値とすれば、図２１と同様の効果が得られる。

【００３４】一方、その最大長さＬｍａｘは、電源配線
９の波長短縮率を考慮して、電磁放射で問題とする上限
周波数ｆｍａｘの波長の１／４以下にすればよい。先の
図２２の周波数特性で、Ｚｉｎ２が誘導性リアクタンス
から容量性リアクタンスに変わる周波数における波長の
１／４がＬ＝８０ｍｍとなることから、この最大長さＬ
ｍａｘを求めた。たとえば、この上限周波数が１ＧＨｚ
で、電源配線９の波長短縮率が０．５の場合には、最大
長さＬｍａｘが３７．５ｍｍと決まる。

【００３５】共通電源配線１２の実装方法は特に限定す
る必要がない。たとえば、図１，２に示したように信号
層２上に幅０．５ｍｍ〜１０ｍｍの配線として実装して
もよい。また、図４，５に示すように、別に電源層１７
を設けてその上に配線し、ビアホール１８を介して電源
配線９やコンデンサ１０と接続する構造にしてもよい。
また、図６に示すように電源層全体を覆う導体プレーン
とし、ビアホール１８を介して電源配線９やコンデンサ
１０と接続する構造としてもよい。ただし、幅０．５ｍ
ｍ〜１０ｍｍ程度の配線とする方が好ましい。

【００３６】コンデンサ７は接続するＩＣと同じ信号層
上に配置する方が好ましい。別の層に実装すると、ビア
ホールなどを用いなくてはならず、このビアホールの寄
生インダクタンスが本発明の効果を低下させてしまうか
らである。

【００３７】図７に、電源端子が複数あるＬＳＩ２０を
実装する場合の構造を示す。各電源端子にコンデンサ７
と電源配線９とを接続し、電源配線９の他端にコンデン
サ１０とビアホール１６を介して共通電源配線１２のあ
る電源層１７と接続する。先に述べたように、コンデン
サ７は接続するＬＳＩ２０と同じ信号層２に実装する。
電源配線９とコンデンサ１０と共通電源配線１２とは信
号層２に実装する必要はなく、他の層に実装してもかま
わない。

【００３８】図８は、本発明の第２の実施形態例のプリ
ント基板を示す。この実装構造は、図７で示したコンデ
ンサ１０の代わりに、隣り合う電源端子近傍に実装する
コンデンサ７を共有することで、コンデンサの使用数を
減らしたことを特徴とする。コンデンサ７ｅに対して、
コンデンサ７ｆを図７で示したコンデンサ１０ｅと同じ
働きで使用する。隣り合うコンデンサ間の電源配線の幅
と長さ、具体的には、コンデンサ７ｅと７ｆの間、７ｆ
と７ｇとの間、７ｇと７ｈとの間、および７ｈと１０ｅ
との間の電源配線９ｅ、９ｆ、９ｇ、９ｈの幅と長さは
すべて、先に述べた電源配線９の幅Ｗと長さＬの設計方
法によって決める。

【００３９】第２の実施形態例では、図９に示すよう
に、図８で示した電源配線９をＬＳＩ２０の周囲に一周
させ、この電源配線に電源配線９ｈとコンデンサ１０ｅ
とを接続し、共通電源配線１２と接続する構造としても
よい。

【００４０】ここでは複数の電源端子をもつ１つのＬＳ
Ｉを実装する場合を説明したが、複数のＩＣやＬＳＩを
実装する場合に、複数のＩＣやＬＳＩ間でコンデンサを
共有し合ってもかまわない。この場合も隣り合うコンデ
ンサ間の電源配線の幅Ｗや長さＬは、上記記載の方法を
用いればよい。

【００４１】また、パッケージ内にコンデンサを内蔵し
たＬＳＩを実装する場合には、電源端子近傍に実装する
コンデンサ７の代わりにその内蔵コンデンサを用い、電
源端子には、先に述べた設計ルールに基づく電源配線９
を接続し、その先にコンデンサ１０と共通電源配線１２
とを接続すればよい。

【００４２】さらに、コンデンサ１０をコンデンサと抵
抗との直列回路に置き換えてもよい。抵抗を用いない本
発明のプリント基板でも十分電磁放射を抑制できるが、
抵抗とコンデンサとの直列回路に置き換えれば、さらに
コンデンサ１０以降につながる電源供給回路が共振を起
こしてもそれを抑えることができる。

【００４３】電源配線９はそれにつながるＩＣと同じ信
号層に実装する必要はなく、図４のような場合には、電
源層７に設けてもよい。また、その構造としては、直線
に限定したものではなく、例えば、ミアンダ状の構造と
してもよい。これにより、実装スペースを削減すること
ができる。

【００４４】

【実施例】以下に本発明の実施例を示す。本発明による
効果を調べるために、簡単な回路を構成した４層プリン
ト基板を用いた実験を行った。図１０，図１１に、実験
に用いたプリント基板の斜視図及び断面図を示す。層構
成は、信号層−グランド層−電源層−信号層とした。基
板材としては、比誘電率εｒが４のガラスエポキシ樹脂
を用いた。第１層の信号層には、２０ＭＨｚの水晶発振
器、ＨＣ２４４の送／受信ＩＣ、受信ＩＣ終端用の５ｐ
Ｆコンデンサ、水晶発振器と送／受信ＩＣと電源ケーブ
ルとの接続点に配置した０．１μコンデンサで回路を構
成した。第２層のグランド層、第３層の電源層は、とも
に基板全体を覆う導体プレーンで形成した。第４の信号
層には配線も実装もしなかった。

【００４５】図１２（ａ）〜（ｃ）に、水晶発振器及び
送／受信ＩＣでのコンデンサの実装方法を示す。図
（ａ）の実装Ａは、従来手法である。ＩＣ電源端子に
０．１μＦのコンデンサを実装した場合である。第１層
の電源配線の幅は１ｍｍで、その特性インピーダンスは
約３０オームであった。図（ｂ）の実装Ｂは、本発明を
適用した場合で、０．１μＦのコンデンサを２個使い、
コンデンサ間の電源配線の長さＬを１０ｍｍとした場合
である。この１０ｍｍは、先に述べた設計ルールに基づ
き、２０ｍｍに波長短縮率（１／√εｒ=０．５）をか
けた値として求めた。図（ｃ）の実装Ｃは、コンデンサ
２個を重ねて実装した場合、つまり、コンデンサ間の電
源配線の長さＬを０ｍｍとした場合である。

【００４６】図１３〜１５に、実装Ａ、Ｂ、Ｃを適用し
た場合の放射電界特性を示す。３ｍ離れた位置で測定し
た。ここでは放射電界特性の水平偏波成分と垂直偏波成
分の両方を測定したが、ともにほぼ同じ周波数特性を示
したことから、水平偏波成分のみを示した。実装Ａと実
装Ｂの結果を比較すると、実装Ａの方が１６０ＭＨｚ、
２００ＭＨｚ、および４８０ＭＨｚで放射レベルが高
い。実装Ｃと実装Ａとはほぼ同じ特性を示している。こ
の結果から、本発明にはプリント基板からの電磁放射を
抑制する効果があることが確認できる。

【００４７】

【発明の効果】本発明の手法を用いることで、ＩＣやＬ
ＳＩなどのアクティブ素子の電源端子とグランド端子と
の間から電源供給回路を見たときの入力インピーダンス
を小さくすることができ、電源電圧変動を抑え、かつ、
電磁波放射を抑えたプリント基板を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すプリント基板。

【図２】本発明のプリント基板のＩＣ近傍拡大図。

【図３】本発明のプリント基板のグランド層。

【図４】本発明のプリント基板のＩＣ近傍拡大図。

【図５】本発明のプリント基板の電源層。

【図６】本発明のプリント基板の電源層。

【図７】本発明のプリント基板のＬＳＩ近傍拡大図。

【図８】本発明の第２の実施形態を示すプリント基板の
ＬＳＩ近傍拡大図。

【図９】本発明の第２の実施形態を示すプリント基板の
ＬＳＩ近傍拡大図。

【図１０】本発明の実施例を説明するプリント基板の斜
視図。

【図１１】本発明の実施例を説明するプリント基板の断
面図。

【図１２】本発明の実施例を説明するためのＩＣ近傍実
装図。

【図１３】実装Ａを適用した場合の放射電界特性。

【図１４】実装Ｂを適用した場合の放射電界特性。

【図１５】実装Ｃを適用した場合の放射電界特性。

【図１６】ＩＣの電源電圧変動を抑える原理を説明する
回路図。

【図１７】電源配線を考慮しＩＣの電源電圧変動を説明
する回路図。

【図１８】ＩＣから電源配線を見た入力インピーダンス
特性。

【図１９】本発明の効果を説明する回路図。

【図２０】本発明を適用した場合の入力インピーダンス
特性。

【図２１】本発明の効果を説明するためのインピーダン
ス特性。

【図２２】本発明の効果を説明するためのインピーダン
ス特性。

【図２３】従来のプリント基板。

【図２４】従来のプリント基板。

【図２５】従来のプリント基板。

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも１つのグランド層とＩＣまた
はＬＳＩのアクティブ素子を実装する少なくとも１つの
信号層とをもつプリント基板において、各アクティブ素子の電源端子と前記グランド層との間に
接続する第１のコンデンサと、前記電源端子に接続する
第１の電源配線と、この第１の電源配線の、第１のコン
デンサと接続していない端部と前記グランド層との間に
接続する第２のコンデンサと、この第２のコンデンサと
前記第１の電源配線との接続ノードに接続する、プリン
ト基板のすべてのアクティブ素子の電源を供給する第２
の電源配線とで構成し、第１の電源配線の特性インピー
ダンスを前記第１のコンデンサの電磁波放射で問題とす
る上限周波数におけるインピーダンスの３倍以上とする
ことを特徴とするプリント基板。
【請求項２】少なくとも１つのグランド層とＩＣまた
はＬＳＩのアクティブ素子を実装する少なくとも１つの
信号層とをもつプリント基板において、各アクティブ素子の各電源端子と前記グランド層との間
に接続する第１のコンデンサと、隣り合う前記電源端子
相互を接続する第１の電源配線と、一方が少なくとも１
つの前記電源端子と接続し他方が前記第１のコンデンサ
と接続しない第２の電源配線と、この第２の電源配線の
第１のコンデンサと接続していない端部と前記グランド
層とを接続する第２のコンデンサと、前記第２の電源配
線配線と第２のコンデンサとの接続ノードに接続され
た、プリント基板上すべてのアクティブ素子の電源を供
給する第３の電源配線とで構成し、第１及び第２の電源
配線の特性インピーダンスを前記第１のコンデンサの電
磁波放射で問題とする上限周波数におけるインピーダン
スの３倍以上とすることを特徴とするプリント基板。
【請求項３】請求項１に記載の第１の電源配線または
請求項２に記載の第１および第２の電源配線の幅は、そ
の電源配線の特性インピーダンスの大きさがコンデンサ
のインピーダンスの大きさより３倍以上大きくなるよう
に設定し、かつ、その長さを、２０ｍｍに第１の電源配
線の波長短縮率をかけた値以上で、電磁放射で問題とす
る上限周波数における波長に第１の電源配線の波長短縮
率をかけた値の１／４以下とすることを特徴とするプリ
ント基板。
【請求項４】前記すべての電源配線の特性インピーダ
ンスを前記第１のコンデンサの、電磁波放射で問題とす
る上限周波数におけるインピーダンスの３倍以上とする
ことを特徴とする請求項１〜３のいずれか１項に記載の
プリント基板。
【請求項５】前記第１のコンデンサと接続するアクテ
ィブ素子と同じ層上に前記第１のコンデンサを実装する
ことを特徴とする請求項１〜４のいずれか１項に記載の
プリント基板。
【請求項６】前記第２のコンデンサの代わりにコンデ
ンサと抵抗との直列回路を付けることを特徴とする請求
項１〜５のいずれか１項に記載のプリント基板。