JP3646098B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP3646098B2 JP3646098B2 JP2002088164A JP2002088164A JP3646098B2 JP 3646098 B2 JP3646098 B2 JP 3646098B2 JP 2002088164 A JP2002088164 A JP 2002088164A JP 2002088164 A JP2002088164 A JP 2002088164A JP 3646098 B2 JP3646098 B2 JP 3646098B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- plane
- layer
- power
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の電源端子を備える集積回路を搭載する回路基板に関する。
【０００２】
【従来の技術】
集積回路（ＩＣ）を搭載する回路基板においては、近年の動作周波数の上昇に伴い、電磁放射ノイズ（ＥＭＩノイズ）の低減が特に問題となっている。従来より、ＥＭＩノイズの低減の一般的な手法として、ＩＣの電源端子と電源供給用のプレーンとの間であって、電源端子の近傍にバイパスコンデンサ（以下、「パスコン」という。）を接続し、高周波の電源ノイズをグランドにバイパスさせる手法が用いられている。
【０００３】
パスコンによるノイズ低減の原理を考慮すると、ＡＳＩＣ（アプリケーション・スペシフィック・ＩＣ）などのように、複数の電源端子を備えるＩＣを搭載する場合においては、全ての電源端子の近傍にパスコンを設置するのが理想的である。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＡＳＩＣ等における電源端子の配置が一般的にはランダムであって、基板上でのパスコン配置を考慮せずに決定されること、及びパスコンの増加は部品コストの増大を招来すること等の観点より、全ての電源端子にパスコンを接続することは現実的ではない。一方で、全くパスコンの接続されていない電源端子が存在すると、ＡＳＩＣ等の高速スイッチング動作に起因するコモンモードノイズが電源プレーンに漏れ、回路基板から放射されるＥＭＩノイズが増加するという問題が生じる。
【０００５】
本発明は、上記のような問題点に鑑みてなされたものであって、パスコンの数を少なく抑えながら、ノイズの低減を図ることができる回路基板を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る回路基板は、複数の層を有し、その表層上に、複数の電源端子を有する集積回路が搭載される回路基板において、前記集積回路が搭載される表層とは異なる層に形成される第１の電源プレーンと、前記第１の電源プレーンと同一の層において、前記第１の電源プレーンとの間に電気的な接続を絶つ間隙をおいて形成される第２の電源プレーンと、前記表層に形成され、前記第１の電源プレーン及び前記第２の電源プレーンとそれぞれ電気的に接続される第１の電源供給パターンとを含み、前記第１の電源供給パターンにはグランドとの間にバイパスコンデンサが設けられるとともに、前記第１の電源供給パターンに接続されていない電源端子は、バイパスコンデンサを設けることなく前記表層に形成され、前記第２の電源プレーンと電気的に接続される第２の電源供給パターンに接続されることを特徴としている。
【０００７】
この構成では、集積回路に設けられた複数の電源端子の少なくとも一部については、第２の電源供給パターンに接続されることとなるため、当該電源端子につては個別にパスコンを設ける必要がない。従って、パスコンの数を少なく抑えることが可能であるとともに、当該電源端子からのノイズの第１の電源プレーンへの漏洩も、バイパスコンデンサによって抑制することができるため、ノイズ低減を図ることもできる。
【０００８】
なお、前記グランドは、グランド層として、前記第１の電源プレーン及び第２の電源プレーンが設けられた層と、前記第１の電源供給パターン及び前記第２の電源供給パターンが設けられた表層とは別の層に、前記第２の電源プレーンと対向するように設けられているものとすることが好ましい。グランド層と第２の電源プレーンとの間に容量が形成されることにより、ノイズ低減効果を得ることができるからである。
【０００９】
さらに、前記グランド層は、前記第１の電源プレーン及び第２の電源プレーンが設けられた層と、前記表層との間の層に設けられているものとすることが好ましい。グランド層のシールド効果により、さらに放射ノイズの低減を図ることができるからである。
また、前記第２の電源プレーンは、前記集積回路の下部に対応する位置に設けられ、前記間隙は前記集積回路の外周にほぼ沿った位置に設けられるものとすることが好ましい。これは、実際上の第２の電源プレーンの形成態様として、経験的に好ましいものとして規定されたものである。
【００１０】
さらに、前記バイパスコンデンサとして、前記表層上に静電容量の異なる複数の積層コンデンサが搭載され、前記第１の電源プレーンに近いほど静電容量の大きいものが配置されるように、前記第１の電源供給パターンと前記グランドとの間で並列接続されているものとすることができる。
低容量のバイパスコンデンサは、集積回路からバイパスコンデンサに至るパターンインダクタ成分の影響が少なくなるように設置されることにより、バイパスコンデンサの高周波特性の劣化を抑制し、より高周波で減衰効果を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明に係る回路基板の実施の形態について、図面を参照しながら説明する。
図１は、本発明の実施の形態に係る回路基板の概略構成を示す斜視図である。本実施の形態の回路基板は、各層の間に絶縁体をおいて形成される４つの層２０１〜２０４を含む４層基板であり、表層２０１には、複数の電源端子（図示されているのは、１０３ａ〜１０３ｆ）を備えるＡＳＩＣ１０１が搭載されるとともに、ＡＳＩＣ１０１に電源を供給する電源供給パターン及び信号パターンが形成される。
【００１２】
また、表層２０１上には、ノイズ抑制のためのパスコン１０４ａ〜１０４ｈも搭載されている。以下、各パスコンを総称する場合には、単に「パスコン１０４」ともいう。本実施の形態では、パスコン１０４としては積層型のセラミックコンデンサを用いている。各パスコンの静電容量については後述する。
表層２０１の直下の第２層２０２はグランド層である。本実施の形態では、ヴィアホールが形成される部分等以外は全面グランドベタとして構成している。第３層２０３には、外部からの電源供給のための電源プレーンが形成される。電源プレーンは回路基板上に搭載される複数のデバイスにより共通に利用される。外部から供給される電源電圧は一般的には３．３Ｖであり、ＡＳＩＣ１０１の内部ロジック用電源（２．５Ｖ）は、例えば３端子レギュレータにより生成することができる。
【００１３】
図２は、第３層２０３の様子を示す斜視図である。本実施の形態では、主電源プレーン２０３１と、主電源プレーン２０３１との間に電気的な接続を絶つ間隙（以下、「クリアランス」という。）２０３３をおいて島状に形成されるサブ電源プレーン２０３２とが形成される。本実施の形態では、主電源プレーン２０３１には上記２．５Ｖの電源が供給されているものとする。クリアランス２０３３の幅は２ｍｍとしているが、これに限定されるわけではない。もっとも、サブ電源プレーン２０３２と主電源プレーン２０３１との電気的な結合による誘導電流等を考慮すると、０．５ｍｍ〜３ｍｍ程度とすることが好ましい。なお、第４層２０４には、表層２０１と同様な電源供給パターン及び信号パターンが形成される。
【００１４】
次に表層２０１上に形成される電源供給パターンについて詳細に説明する。図３は、表層２０１に形成される電源供給パターンについて説明するための図であり、図４は、その一部拡大図である。
図３に示されるように、表層２０１には合計１２の電源端子を備える一つのＡＳＩＣ１０１に対して、第１の電源供給パターン（パスコンが設置されている電源供給パターン）２０１１〜２０１４、パスコン接続パターン２１１１〜２１１４、第２の電源供給パターン（直接パスコンが設置されていない電源供給パターン）２２１１〜２２１４が、それぞれ４ヶ所ずつ形成されている。図中の点線は、第３層２０３に形成されるクリアランス２０３３を表しており、クリアランス２０３３の外側が主電源プレーン２０３１、内側の点線の内部がサブ電源プレーン２０３２を表す。
【００１５】
図４に、より詳細に示されるように、ＡＳＩＣ１０１の電源端子１０３ｂ及び１０３ｃと電気的に接続される第１の電源供給パターン２０１１は、ヴィアホール１０６ａ及び１０６ｂを介して、主電源プレーン２０３１に電気的に接続されるとともに、ヴィアホール１０５ａ〜１０５ｆを介してサブ電源プレーン２０３２と電気的に接続される。サブ電源プレーン２０３２は、第３層２０３上においては、クリアランス２０３３により主電源プレーン２０３１と電気的な接続を絶たれた状態にある。しかし、サブ電源プレーン２０３２は、表層２０１に形成される第１の電源供給パターン２０１１を介して主電源プレーン２０３１と電気的に接続されることになる。
【００１６】
そして、第１の電源供給パターン２０１１と、ヴィアホール１０７ａ及び１０７ｂにより第２層（グランド層）２０２と接続されたパスコン接続パターン２１１１との間に、パスコン１０４ｇ及び１０４ｈが設置される。このパスコン１０４ｇ及び１０４ｈの作用により、ＡＳＩＣ１０１内の高速スイッチング動作等に起因するコモンモードノイズの主電源プレーン２０３１への漏洩が抑制され、もって回路基板から放射されるＥＭＩノイズの低減に資することになる。
【００１７】
なお、図３及び図４に示されるように、本実施の形態のサブ電源プレーン２０３２はＡＳＩＣ１０１の下部に対応する位置に設けられ、クリアランス２０３３は、矩形状のＡＳＩＣ１０１の外周にほぼ沿った位置に設けられている。これらは、サブ電源プレーン２０３２と、それに対向したグランド層２０２との間に容量が形成されることによるノイズ低減効果とも相俟って、経験的に、より好ましい位置として規定されたものである。なお、本実施の形態では、主電源プレーン２０３１及びサブ電源プレーン２０３２が形成される第３層２０３と、表層２０１との間にグランド層２０２を設けることによるグランド層２０２のシールド効果によってもノイズ低減が図られている。
【００１８】
そして、電源端子１０３ａへの電源供給は、直接パスコンが設置されることなく、ヴィアホール１０８ａ〜１０８ｄによりサブ電源プレーン２０３２と電気的に接続された第２の電源供給パターン２２１１を介して行われる。第２の電源供給パターン２２１１は、直接主電源プレーン２０３１とは接続されていないが、サブ電源プレーン２０３２が第１の電源供給パターン２０１１と接続されているため、第１の電源供給パターン２０１１に接続されたパスコン１０４ｇ及び１０４ｈの作用により、主電源プレーン２０３１へのノイズの漏洩が抑制されることになる。
【００１９】
ここで、パスコン１０４の静電容量について説明する。図５は、パスコン１０４の静電容量について説明するための図である。同図に示されるように、パスコン１０４ａ、１０４ｃ、１０４ｅ及び１０４ｇの静電容量は０．０１μＦ、パスコン１０４ｂ、１０４ｄ、１０４ｆ及び１０４ｈの静電容量は０．１μＦである。このように、本実施の形態では、第１の電源供給パターン２０１１等とパスコン接続パターン２１１１等との間に、静電容量の異なるパスコンを並列接続している。これを特に主電源プレーン２０３１及びサブ電源プレーン２０３２と間の位置関係で見ると、主電源プレーン２０３１に近いほど静電容量の大きいものが配置されるように接続するようにしている。
【００２０】
以上に説明したような本発明の回路基板により、複数の電源端子を備えるＡＳＩＣ等の集積回路を搭載した場合においても、全ての電源端子にパスコンを設置する必要がないため、パスコンの数を少なく抑えることができるとともに、集積回路における高速スイッチング動作等に起因するコモンモードノイズの主電源プレーンへの漏洩を抑制することができるため、ＥＭＩノイズの低減を図ることも可能となる。
【００２１】
最後に本発明による具体的な効果について検討した結果について以下に簡単に説明する。本発明を適用した回路基板と、本発明を適用していない回路基板（パスコンの挿入個数は同じであるが、サブ電源プレーンを有しないもの）について近磁界プローブによる回路基板スキャニング測定装置（ノイズ研究所：ＥＳＶ−３０００）を用いて比較したところ、約１５ｄＢの改善効果が得られ、特にコモンモードノイズの抑制に効果が大きいことが明らかとなった。
【００２２】
＜変形例＞
以上、本発明に係る回路基板を実施の形態に基づいて説明してきたが、本発明の内容が、上記実施の形態に示された具体例に限定されないことは勿論であり、例えば、以下のような変形例を考えることができる。
（１）即ち、上記実施の形態では、例えば電源端子１０３ａへの電源供給を第２の電源供給パターン２２１１を介して行い、電源端子１０３ｂ及び１０３ｃへの電源供給を第１の電源供給パターン２０１１を介して行うようにした（図４参照）。しかし、集積回路に設けられた電源端子への電源供給形態はこれに限定されず、電源端子の少なくとも一部（若しくは全部）に対して、パスコンの設置されていない第２の電源供給パターンを介して電源供給を行うようにすれば本発明の目的を達成することができる。
【００２３】
即ち、パスコンが設置された第１の電源供給パターンを、主電源プレーン２０３１からサブ電源プレーン２０３２への電源供給のみに用い、電源端子への直接の電源供給は、全てサブ電源プレーンから行うようにしても構わない。
（２）また、上記実施の形態では、略全面がグランドベタとなったグランド層を第２層２０２に形成した。このように、主電源プレーン２０３１及びサブ電源プレーン２０３２が形成される層（第３層２０３）と、表層２０１との間の層にグランド層を形成することは、前記したように当該グランド層２０２のシールド効果によりノイズ低減に資することから好ましいと考えられるが、これに限定されるわけではない。また、グランド層２０２として、必ずしも層の略全面を用いなくてもよい。もっとも、サブ電源プレーン２０３２と対向するようにグランド層を設けると、前記したようにグランド層とサブ電源プレーン２０３２との間に容量が形成されることになることから、ノイズ低減のためには好ましいと考えられる。
【００２４】
（３）また、上記実施の形態では、例えばＡＳＩＣのＩ／Ｏ用電源等の３．３Ｖの電源については特に記載していないが、同様に本発明を適用することができることは勿論である。一般にＩ／Ｏ用電源よりも、上記に詳細に説明した内部ロジック用電源（２．５Ｖ）の方が消費電流が大きく、パスコン設置の効果は大きいと考えられるが、Ｉ／Ｏ用電源との両方に本発明を適用することにより、さらに大きなノイズ低減効果が期待できる。
【００２５】
（４）上記実施の形態では、矩形状にパッケージされたＡＳＩＣ１０１に対し、パスコン１０４が接続された第１の電源供給パターン２０１１〜２０１４を、前記矩形の中央から見て略対称となるように４つ形成している。このように第１の電源パターンを複数形成すると、電源端子とパスコンとの間の距離が短縮されることとなるため、ノイズ抑制の観点から好ましいが、第１の電源パターンは一つでも、また、二つでも構わない。また、第１の電源パターンを形成する位置も上記に説明した位置に限定されるわけではなく、矩形の角部に設けたり、各辺の中央部に設けたりすることもできる。
【００２６】
（５）また、上記実施の形態では４層基板に適用した場合について説明したが、これに限定されず、両面基板（一方が表層であり、他方に電源プレーンが設けられる。）や、４層以上の多層基板に適用することもできる。
【００２７】
【発明の効果】
以上のように、本発明に係る回路基板によれば、主電源プレーン及びサブ電源プレーンとそれぞれ電気的に接続される第１の電源供給パターンには、グランドとの間にパスコンが設けられるとともに、第１の電源供給パターンに接続されていない電源端子は、パスコンを設けることなく形成され、サブ電源プレーンと電気的に接続される第２の電源供給パターンに接続されるようにしているので、パスコンの数を抑えながら、ノイズの低減を図ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る回路基板の概略構成を示す斜視図である。
【図２】第３層２０３の様子を示す斜視図である。
【図３】表層２０１に形成される電源供給パターンについて説明するための図である。
【図４】図３の一部を拡大した図である。
【図５】パスコン１０４の静電容量について説明するための図である。
【符号の説明】
１０１ 集積回路（ＡＳＩＣ）
１０３ａ〜１０３ｌ 電源端子
１０４ａ〜１０４ｈ バイパスコンデンサ
１０５ａ〜１０５ｆ ヴィアホール
１０６ａ〜１０６ｂ ヴィアホール
１０７ａ〜１０７ｂ ヴィアホール
１０８ａ〜１０８ｄ ヴィアホール
２０１ 表層
２０１１〜２０１４ 第１の電源供給パターン
２１１１〜２１１４ パスコン接続パターン
２２１１〜２２１４ 第２の電源供給パターン
２０２ 第２層（グランド層）
２０３ 第３層
２０３１ 主電源プレーン
２０３２ サブ電源プレーン
２０３３ クリアランス
２０４ 第４層
【発明の属する技術分野】
本発明は、複数の電源端子を備える集積回路を搭載する回路基板に関する。
【０００２】
【従来の技術】
集積回路（ＩＣ）を搭載する回路基板においては、近年の動作周波数の上昇に伴い、電磁放射ノイズ（ＥＭＩノイズ）の低減が特に問題となっている。従来より、ＥＭＩノイズの低減の一般的な手法として、ＩＣの電源端子と電源供給用のプレーンとの間であって、電源端子の近傍にバイパスコンデンサ（以下、「パスコン」という。）を接続し、高周波の電源ノイズをグランドにバイパスさせる手法が用いられている。
【０００３】
パスコンによるノイズ低減の原理を考慮すると、ＡＳＩＣ（アプリケーション・スペシフィック・ＩＣ）などのように、複数の電源端子を備えるＩＣを搭載する場合においては、全ての電源端子の近傍にパスコンを設置するのが理想的である。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＡＳＩＣ等における電源端子の配置が一般的にはランダムであって、基板上でのパスコン配置を考慮せずに決定されること、及びパスコンの増加は部品コストの増大を招来すること等の観点より、全ての電源端子にパスコンを接続することは現実的ではない。一方で、全くパスコンの接続されていない電源端子が存在すると、ＡＳＩＣ等の高速スイッチング動作に起因するコモンモードノイズが電源プレーンに漏れ、回路基板から放射されるＥＭＩノイズが増加するという問題が生じる。
【０００５】
本発明は、上記のような問題点に鑑みてなされたものであって、パスコンの数を少なく抑えながら、ノイズの低減を図ることができる回路基板を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る回路基板は、複数の層を有し、その表層上に、複数の電源端子を有する集積回路が搭載される回路基板において、前記集積回路が搭載される表層とは異なる層に形成される第１の電源プレーンと、前記第１の電源プレーンと同一の層において、前記第１の電源プレーンとの間に電気的な接続を絶つ間隙をおいて形成される第２の電源プレーンと、前記表層に形成され、前記第１の電源プレーン及び前記第２の電源プレーンとそれぞれ電気的に接続される第１の電源供給パターンとを含み、前記第１の電源供給パターンにはグランドとの間にバイパスコンデンサが設けられるとともに、前記第１の電源供給パターンに接続されていない電源端子は、バイパスコンデンサを設けることなく前記表層に形成され、前記第２の電源プレーンと電気的に接続される第２の電源供給パターンに接続されることを特徴としている。
【０００７】
この構成では、集積回路に設けられた複数の電源端子の少なくとも一部については、第２の電源供給パターンに接続されることとなるため、当該電源端子につては個別にパスコンを設ける必要がない。従って、パスコンの数を少なく抑えることが可能であるとともに、当該電源端子からのノイズの第１の電源プレーンへの漏洩も、バイパスコンデンサによって抑制することができるため、ノイズ低減を図ることもできる。
【０００８】
なお、前記グランドは、グランド層として、前記第１の電源プレーン及び第２の電源プレーンが設けられた層と、前記第１の電源供給パターン及び前記第２の電源供給パターンが設けられた表層とは別の層に、前記第２の電源プレーンと対向するように設けられているものとすることが好ましい。グランド層と第２の電源プレーンとの間に容量が形成されることにより、ノイズ低減効果を得ることができるからである。
【０００９】
さらに、前記グランド層は、前記第１の電源プレーン及び第２の電源プレーンが設けられた層と、前記表層との間の層に設けられているものとすることが好ましい。グランド層のシールド効果により、さらに放射ノイズの低減を図ることができるからである。
また、前記第２の電源プレーンは、前記集積回路の下部に対応する位置に設けられ、前記間隙は前記集積回路の外周にほぼ沿った位置に設けられるものとすることが好ましい。これは、実際上の第２の電源プレーンの形成態様として、経験的に好ましいものとして規定されたものである。
【００１０】
さらに、前記バイパスコンデンサとして、前記表層上に静電容量の異なる複数の積層コンデンサが搭載され、前記第１の電源プレーンに近いほど静電容量の大きいものが配置されるように、前記第１の電源供給パターンと前記グランドとの間で並列接続されているものとすることができる。
低容量のバイパスコンデンサは、集積回路からバイパスコンデンサに至るパターンインダクタ成分の影響が少なくなるように設置されることにより、バイパスコンデンサの高周波特性の劣化を抑制し、より高周波で減衰効果を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明に係る回路基板の実施の形態について、図面を参照しながら説明する。
図１は、本発明の実施の形態に係る回路基板の概略構成を示す斜視図である。本実施の形態の回路基板は、各層の間に絶縁体をおいて形成される４つの層２０１〜２０４を含む４層基板であり、表層２０１には、複数の電源端子（図示されているのは、１０３ａ〜１０３ｆ）を備えるＡＳＩＣ１０１が搭載されるとともに、ＡＳＩＣ１０１に電源を供給する電源供給パターン及び信号パターンが形成される。
【００１２】
また、表層２０１上には、ノイズ抑制のためのパスコン１０４ａ〜１０４ｈも搭載されている。以下、各パスコンを総称する場合には、単に「パスコン１０４」ともいう。本実施の形態では、パスコン１０４としては積層型のセラミックコンデンサを用いている。各パスコンの静電容量については後述する。
表層２０１の直下の第２層２０２はグランド層である。本実施の形態では、ヴィアホールが形成される部分等以外は全面グランドベタとして構成している。第３層２０３には、外部からの電源供給のための電源プレーンが形成される。電源プレーンは回路基板上に搭載される複数のデバイスにより共通に利用される。外部から供給される電源電圧は一般的には３．３Ｖであり、ＡＳＩＣ１０１の内部ロジック用電源（２．５Ｖ）は、例えば３端子レギュレータにより生成することができる。
【００１３】
図２は、第３層２０３の様子を示す斜視図である。本実施の形態では、主電源プレーン２０３１と、主電源プレーン２０３１との間に電気的な接続を絶つ間隙（以下、「クリアランス」という。）２０３３をおいて島状に形成されるサブ電源プレーン２０３２とが形成される。本実施の形態では、主電源プレーン２０３１には上記２．５Ｖの電源が供給されているものとする。クリアランス２０３３の幅は２ｍｍとしているが、これに限定されるわけではない。もっとも、サブ電源プレーン２０３２と主電源プレーン２０３１との電気的な結合による誘導電流等を考慮すると、０．５ｍｍ〜３ｍｍ程度とすることが好ましい。なお、第４層２０４には、表層２０１と同様な電源供給パターン及び信号パターンが形成される。
【００１４】
次に表層２０１上に形成される電源供給パターンについて詳細に説明する。図３は、表層２０１に形成される電源供給パターンについて説明するための図であり、図４は、その一部拡大図である。
図３に示されるように、表層２０１には合計１２の電源端子を備える一つのＡＳＩＣ１０１に対して、第１の電源供給パターン（パスコンが設置されている電源供給パターン）２０１１〜２０１４、パスコン接続パターン２１１１〜２１１４、第２の電源供給パターン（直接パスコンが設置されていない電源供給パターン）２２１１〜２２１４が、それぞれ４ヶ所ずつ形成されている。図中の点線は、第３層２０３に形成されるクリアランス２０３３を表しており、クリアランス２０３３の外側が主電源プレーン２０３１、内側の点線の内部がサブ電源プレーン２０３２を表す。
【００１５】
図４に、より詳細に示されるように、ＡＳＩＣ１０１の電源端子１０３ｂ及び１０３ｃと電気的に接続される第１の電源供給パターン２０１１は、ヴィアホール１０６ａ及び１０６ｂを介して、主電源プレーン２０３１に電気的に接続されるとともに、ヴィアホール１０５ａ〜１０５ｆを介してサブ電源プレーン２０３２と電気的に接続される。サブ電源プレーン２０３２は、第３層２０３上においては、クリアランス２０３３により主電源プレーン２０３１と電気的な接続を絶たれた状態にある。しかし、サブ電源プレーン２０３２は、表層２０１に形成される第１の電源供給パターン２０１１を介して主電源プレーン２０３１と電気的に接続されることになる。
【００１６】
そして、第１の電源供給パターン２０１１と、ヴィアホール１０７ａ及び１０７ｂにより第２層（グランド層）２０２と接続されたパスコン接続パターン２１１１との間に、パスコン１０４ｇ及び１０４ｈが設置される。このパスコン１０４ｇ及び１０４ｈの作用により、ＡＳＩＣ１０１内の高速スイッチング動作等に起因するコモンモードノイズの主電源プレーン２０３１への漏洩が抑制され、もって回路基板から放射されるＥＭＩノイズの低減に資することになる。
【００１７】
なお、図３及び図４に示されるように、本実施の形態のサブ電源プレーン２０３２はＡＳＩＣ１０１の下部に対応する位置に設けられ、クリアランス２０３３は、矩形状のＡＳＩＣ１０１の外周にほぼ沿った位置に設けられている。これらは、サブ電源プレーン２０３２と、それに対向したグランド層２０２との間に容量が形成されることによるノイズ低減効果とも相俟って、経験的に、より好ましい位置として規定されたものである。なお、本実施の形態では、主電源プレーン２０３１及びサブ電源プレーン２０３２が形成される第３層２０３と、表層２０１との間にグランド層２０２を設けることによるグランド層２０２のシールド効果によってもノイズ低減が図られている。
【００１８】
そして、電源端子１０３ａへの電源供給は、直接パスコンが設置されることなく、ヴィアホール１０８ａ〜１０８ｄによりサブ電源プレーン２０３２と電気的に接続された第２の電源供給パターン２２１１を介して行われる。第２の電源供給パターン２２１１は、直接主電源プレーン２０３１とは接続されていないが、サブ電源プレーン２０３２が第１の電源供給パターン２０１１と接続されているため、第１の電源供給パターン２０１１に接続されたパスコン１０４ｇ及び１０４ｈの作用により、主電源プレーン２０３１へのノイズの漏洩が抑制されることになる。
【００１９】
ここで、パスコン１０４の静電容量について説明する。図５は、パスコン１０４の静電容量について説明するための図である。同図に示されるように、パスコン１０４ａ、１０４ｃ、１０４ｅ及び１０４ｇの静電容量は０．０１μＦ、パスコン１０４ｂ、１０４ｄ、１０４ｆ及び１０４ｈの静電容量は０．１μＦである。このように、本実施の形態では、第１の電源供給パターン２０１１等とパスコン接続パターン２１１１等との間に、静電容量の異なるパスコンを並列接続している。これを特に主電源プレーン２０３１及びサブ電源プレーン２０３２と間の位置関係で見ると、主電源プレーン２０３１に近いほど静電容量の大きいものが配置されるように接続するようにしている。
【００２０】
以上に説明したような本発明の回路基板により、複数の電源端子を備えるＡＳＩＣ等の集積回路を搭載した場合においても、全ての電源端子にパスコンを設置する必要がないため、パスコンの数を少なく抑えることができるとともに、集積回路における高速スイッチング動作等に起因するコモンモードノイズの主電源プレーンへの漏洩を抑制することができるため、ＥＭＩノイズの低減を図ることも可能となる。
【００２１】
最後に本発明による具体的な効果について検討した結果について以下に簡単に説明する。本発明を適用した回路基板と、本発明を適用していない回路基板（パスコンの挿入個数は同じであるが、サブ電源プレーンを有しないもの）について近磁界プローブによる回路基板スキャニング測定装置（ノイズ研究所：ＥＳＶ−３０００）を用いて比較したところ、約１５ｄＢの改善効果が得られ、特にコモンモードノイズの抑制に効果が大きいことが明らかとなった。
【００２２】
＜変形例＞
以上、本発明に係る回路基板を実施の形態に基づいて説明してきたが、本発明の内容が、上記実施の形態に示された具体例に限定されないことは勿論であり、例えば、以下のような変形例を考えることができる。
（１）即ち、上記実施の形態では、例えば電源端子１０３ａへの電源供給を第２の電源供給パターン２２１１を介して行い、電源端子１０３ｂ及び１０３ｃへの電源供給を第１の電源供給パターン２０１１を介して行うようにした（図４参照）。しかし、集積回路に設けられた電源端子への電源供給形態はこれに限定されず、電源端子の少なくとも一部（若しくは全部）に対して、パスコンの設置されていない第２の電源供給パターンを介して電源供給を行うようにすれば本発明の目的を達成することができる。
【００２３】
即ち、パスコンが設置された第１の電源供給パターンを、主電源プレーン２０３１からサブ電源プレーン２０３２への電源供給のみに用い、電源端子への直接の電源供給は、全てサブ電源プレーンから行うようにしても構わない。
（２）また、上記実施の形態では、略全面がグランドベタとなったグランド層を第２層２０２に形成した。このように、主電源プレーン２０３１及びサブ電源プレーン２０３２が形成される層（第３層２０３）と、表層２０１との間の層にグランド層を形成することは、前記したように当該グランド層２０２のシールド効果によりノイズ低減に資することから好ましいと考えられるが、これに限定されるわけではない。また、グランド層２０２として、必ずしも層の略全面を用いなくてもよい。もっとも、サブ電源プレーン２０３２と対向するようにグランド層を設けると、前記したようにグランド層とサブ電源プレーン２０３２との間に容量が形成されることになることから、ノイズ低減のためには好ましいと考えられる。
【００２４】
（３）また、上記実施の形態では、例えばＡＳＩＣのＩ／Ｏ用電源等の３．３Ｖの電源については特に記載していないが、同様に本発明を適用することができることは勿論である。一般にＩ／Ｏ用電源よりも、上記に詳細に説明した内部ロジック用電源（２．５Ｖ）の方が消費電流が大きく、パスコン設置の効果は大きいと考えられるが、Ｉ／Ｏ用電源との両方に本発明を適用することにより、さらに大きなノイズ低減効果が期待できる。
【００２５】
（４）上記実施の形態では、矩形状にパッケージされたＡＳＩＣ１０１に対し、パスコン１０４が接続された第１の電源供給パターン２０１１〜２０１４を、前記矩形の中央から見て略対称となるように４つ形成している。このように第１の電源パターンを複数形成すると、電源端子とパスコンとの間の距離が短縮されることとなるため、ノイズ抑制の観点から好ましいが、第１の電源パターンは一つでも、また、二つでも構わない。また、第１の電源パターンを形成する位置も上記に説明した位置に限定されるわけではなく、矩形の角部に設けたり、各辺の中央部に設けたりすることもできる。
【００２６】
（５）また、上記実施の形態では４層基板に適用した場合について説明したが、これに限定されず、両面基板（一方が表層であり、他方に電源プレーンが設けられる。）や、４層以上の多層基板に適用することもできる。
【００２７】
【発明の効果】
以上のように、本発明に係る回路基板によれば、主電源プレーン及びサブ電源プレーンとそれぞれ電気的に接続される第１の電源供給パターンには、グランドとの間にパスコンが設けられるとともに、第１の電源供給パターンに接続されていない電源端子は、パスコンを設けることなく形成され、サブ電源プレーンと電気的に接続される第２の電源供給パターンに接続されるようにしているので、パスコンの数を抑えながら、ノイズの低減を図ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る回路基板の概略構成を示す斜視図である。
【図２】第３層２０３の様子を示す斜視図である。
【図３】表層２０１に形成される電源供給パターンについて説明するための図である。
【図４】図３の一部を拡大した図である。
【図５】パスコン１０４の静電容量について説明するための図である。
【符号の説明】
１０１ 集積回路（ＡＳＩＣ）
１０３ａ〜１０３ｌ 電源端子
１０４ａ〜１０４ｈ バイパスコンデンサ
１０５ａ〜１０５ｆ ヴィアホール
１０６ａ〜１０６ｂ ヴィアホール
１０７ａ〜１０７ｂ ヴィアホール
１０８ａ〜１０８ｄ ヴィアホール
２０１ 表層
２０１１〜２０１４ 第１の電源供給パターン
２１１１〜２１１４ パスコン接続パターン
２２１１〜２２１４ 第２の電源供給パターン
２０２ 第２層（グランド層）
２０３ 第３層
２０３１ 主電源プレーン
２０３２ サブ電源プレーン
２０３３ クリアランス
２０４ 第４層
Claims (5)
- 複数の層を有し、その表層上に、電圧が同じ複数の電源端子を有する集積回路が搭載される回路基板において、
前記集積回路が搭載される表層とは異なる層に形成され、外部から電源電圧が供給される第１の電源プレーンと、
前記第１の電源プレーンと同一の層において、前記第１の電源プレーンとの間に電気的な接続を絶つ間隙をおいて形成される第２の電源プレーンと、
前記表層に形成され、前記第１の電源プレーン及び前記第２の電源プレーンのそれぞれと、ヴィアホールを介して電気的に接続され、前記第１の電源プレーンと前記第２の電源プレーンとを電気的に接続する第１の電源供給パターンと、
前記表層に形成され、直接前記第１の電源プレーンとヴィアホールを介して接続されておらず、前記第２の電源プレーンとヴィアホールを介して電気的に接続されている第２の電源供給パターンとを含み、
前記第１の電源供給パターンとグランドとの間にはバイパスコンデンサが設けられており、
前記第２の電源供給パターンとグランドとの間にはバイパスコンデンサが設けられておらず、
前記複数の電源端子の一部は、前記第１の電源供給パターンに接続されており、
前記複数の電源端子のうち前記第１の電源供給パターンに接続されていない電源端子は全て、前記第２の電源パターンに接続されている
ことを特徴とする回路基板。 - 前記グランドは、
グランド層として、前記第１の電源プレーン及び第２の電源プレーンが設けられた層と、前記第１の電源供給パターン及び前記第２の電源供給パターンが設けられた表層とは別の層に、前記第２の電源プレーンと対向するように設けられている
ことを特徴とする請求項１に記載の回路基板。 - 前記グランド層は、
前記第１の電源プレーン及び第２の電源プレーンが設けられた層と、前記表層との間の層に設けられている
ことを特徴とする請求項２に記載の回路基板。 - 前記第２の電源プレーンは、前記集積回路の下部に対応する位置に設けられ、前記間隙は前記集積回路の外周にほぼ沿った位置に設けられる
ことを特徴とする請求項２又は３に記載の回路基板。 - 複数の層を有し、その表層上に、複数の電源端子を有する集積回路が搭載される回路基板において、
前記集積回路が搭載される表層とは異なる層に形成される第１の電源プレーンと、
前記第１の電源プレーンと同一の層において、前記第１の電源プレーンとの間に電気的な接続を絶つ間隙をおいて形成される第２の電源プレーンと、
前記表層に形成され、前記第１の電源プレーン及び前記第２の電源プレーンとそれぞれ電気的に接続される第１の電源供給パターンとを含み、
前記第１の電源供給パターンにはグランドとの間にバイパスコンデンサが設けられるとともに、前記第１の電源供給パターンに接続されていない電源端子は、バイパスコンデンサを設けることなく前記表層に形成され、前記第２の電源プレーンと電気的に接続される第２の電源供給パターンに接続され、
前記バイパスコンデンサとして、前記表層上に静電容量の異なる複数の積層コンデンサが搭載され、前記第１の電源プレーンに近いほど静電容量の大きいものが配置されるように、前記第１の電源供給パターンと前記グランドとの間で並列接続されている
ことを特徴とする回路基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002088164A JP3646098B2 (ja) | 2002-03-27 | 2002-03-27 | 回路基板 |
| US10/391,795 US6700790B2 (en) | 2002-03-27 | 2003-03-20 | Circuit board with integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002088164A JP3646098B2 (ja) | 2002-03-27 | 2002-03-27 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282781A JP2003282781A (ja) | 2003-10-03 |
| JP3646098B2 true JP3646098B2 (ja) | 2005-05-11 |
Family
ID=28449427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002088164A Expired - Fee Related JP3646098B2 (ja) | 2002-03-27 | 2002-03-27 | 回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6700790B2 (ja) |
| JP (1) | JP3646098B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| US7839654B2 (en) * | 2007-02-28 | 2010-11-23 | International Business Machines Corporation | Method for ultimate noise isolation in high-speed digital systems on packages and printed circuit boards (PCBS) |
| TWI401430B (zh) * | 2010-06-18 | 2013-07-11 | Machvision Inc | 電路板之電源層及接地層之缺陷檢測方法 |
| JP5669499B2 (ja) * | 2010-09-24 | 2015-02-12 | キヤノン株式会社 | プリント回路板 |
| JP6226600B2 (ja) * | 2013-07-18 | 2017-11-08 | キヤノン株式会社 | プリント回路板 |
| WO2015040727A1 (ja) * | 2013-09-20 | 2015-03-26 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP6207422B2 (ja) * | 2014-02-19 | 2017-10-04 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| CN112530933B (zh) | 2019-09-18 | 2024-03-22 | 铠侠股份有限公司 | 半导体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068631A (en) | 1990-08-09 | 1991-11-26 | At&T Bell Laboratories | Sub power plane to provide EMC filtering for VLSI devices |
| US5283717A (en) * | 1992-12-04 | 1994-02-01 | Sgs-Thomson Microelectronics, Inc. | Circuit assembly having interposer lead frame |
| JP3295862B2 (ja) * | 1993-07-28 | 2002-06-24 | 富士通株式会社 | 多層プリント板の電波対策パターン |
| JPH10126014A (ja) * | 1996-10-23 | 1998-05-15 | Sony Corp | 回路基板 |
| JP3610225B2 (ja) * | 1998-02-16 | 2005-01-12 | キヤノン株式会社 | プリント配線板 |
| JP2970660B1 (ja) * | 1998-06-30 | 1999-11-02 | 日本電気株式会社 | プリント基板 |
| US6483714B1 (en) * | 1999-02-24 | 2002-11-19 | Kyocera Corporation | Multilayered wiring board |
| US6215372B1 (en) * | 1999-06-02 | 2001-04-10 | Sun Microsystems, Inc. | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors |
| JP2001144246A (ja) * | 1999-11-17 | 2001-05-25 | Hitachi Ltd | 半導体装置 |
| JP3925032B2 (ja) * | 2000-03-14 | 2007-06-06 | 富士ゼロックス株式会社 | プリント配線基板 |
| JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
| JP3877132B2 (ja) * | 2000-11-20 | 2007-02-07 | 富士通株式会社 | 多層配線基板及び半導体装置 |
-
2002
- 2002-03-27 JP JP2002088164A patent/JP3646098B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-20 US US10/391,795 patent/US6700790B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6700790B2 (en) | 2004-03-02 |
| US20030184980A1 (en) | 2003-10-02 |
| JP2003282781A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
| KR100364009B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
| US6407904B1 (en) | Multi-layer capacitor | |
| JP3988651B2 (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
| US7466560B2 (en) | Multilayered printed circuit board | |
| JP2002335107A (ja) | 伝送線路型コンポーネント | |
| WO2015060216A1 (ja) | 多層回路基板及び半導体装置 | |
| JP2008130584A (ja) | プリント基板の電磁ノイズ対策構造 | |
| JP3646098B2 (ja) | 回路基板 | |
| JP2003152492A (ja) | 多連ノイズ低減フィルター | |
| JP2007048879A (ja) | 電子装置 | |
| JP2007250928A (ja) | 多層プリント配線板 | |
| JPH11340630A (ja) | プリント配線基板 | |
| US8125794B2 (en) | Multilayer printed wiring board and electronic device using the same | |
| JP3514221B2 (ja) | プリント配線基板 | |
| JPH11220263A (ja) | プリント配線板 | |
| JP3697382B2 (ja) | 多層配線基板 | |
| JP4086963B2 (ja) | パワーモジュール | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| JP3781922B2 (ja) | 多層プリント回路基板 | |
| CN209748889U (zh) | 电路结构与器件 | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| JPH07235776A (ja) | 多層プリント配線基板 | |
| JP2006310435A (ja) | 多層プリント基板 | |
| EP1893011B1 (en) | Semiconductor circuit board and semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3646098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |