JP3610225B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP3610225B2 JP3610225B2 JP03316798A JP3316798A JP3610225B2 JP 3610225 B2 JP3610225 B2 JP 3610225B2 JP 03316798 A JP03316798 A JP 03316798A JP 3316798 A JP3316798 A JP 3316798A JP 3610225 B2 JP3610225 B2 JP 3610225B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ground
- signal line
- electrically connected
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント配線板に関する。
【０００２】
【従来の技術】
従来、ＩＣを搭載したプリント配線板において、ＩＣに起因するコモンモードのノイズを防止するために、電源プレーンをメイン電源プレーンとＩＣを搭載するサブ電源プレーンとに分離し、その間をフィルターで電気的に接続することで、コモンモードノイズの伝搬を抑える方法が、特公平７−４６７４８号公報に開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述したように電源プレーンを分離する方法では、ＩＣの電源ピンから伝搬される高周波ノイズをプリント配線板上の他のＩＣに与えにくくしたり、その逆に、他のＩＣの電源ピンからの高周波ノイズを受けないようにするという利点はあるものの、ＩＣの出力信号に起因するディファレンシャルモードによる放射が、分離前よりも増加してしまうという問題点があった。
【０００４】
この現象について、以下に説明する。プリント配線板の、ＩＣからの出力信号線とそれに隣接する層との間に、容量性や誘導性の結合が生じると、ＩＣからの出力信号に含まれる高周波電流が、結合された方の層に流れ込む。流れ込んだ高周波電流は、信号線の直下を通り、信号を出力したＩＣへと流れる。このとき、高周波電流の帰路の途中に切り欠き等があると、高周波電流は切り欠き部を迂回して流れる。その結果、電流ループが拡大され、その分だけ放射ノイズが増大してしまうことになる。
【０００５】
そこで本発明は、コモンモードノイズを抑えつつも、ディファレンシャルモードに起因する放射ノイズを低減可能なプリント配線板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため本発明のプリント配線板は、高周波信号を出力する電子部品が実装され前記電子部品から出力された高周波信号が流れる信号線が設けられた信号線配線層と、前記信号線配線層の下層に設けられた、前記電子部品に電源を供給するための電源層と、前記電源層の下層に設けられたグランド層とを有し、前記電子部品は前記電源層およびグランド層に電気的に接続されるとともに、前記電源層は、前記電子部品に電源を供給するためのサブ電源プレーンと、前記信号線の投影される位置で前記サブ電源プレーンとの不連続部分があるメイン電源プレーンとで構成されたプリント配線板において、
前記電子部品は、グランドピンが前記グランド層と電気的に接続されるとともに、電源ピンが前記サブ電源プレーンと電気的に接続され、
前記信号配線層には、一方の端子が前記サブ電源プレーンと電気的に接続され、他方の端子が前記グランド層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイン電源プレーンと電気的に接続され、他方の端子が前記グランド層と電気的に接続されるコンデンサが実装されていることを特徴とするものである。
【０００７】
また本発明のプリント基板は、高周波信号を出力する電子部品が実装され前記電子部品から出力された高周波信号が流れる信号線が設けられた信号線配線層と、前記信号線配線層の下層に設けられたグランド層と、前記グランド層の下層に設けられた、前記電子部品に電源を供給するための電源層とを有し、前記電子部品は前記グランド層および電源層に電気的に接続されるとともに、前記グランド層は、サブグランドプレーンと、前記信号線の投影される位置で前記サブグランドプレーンとの不連続部分があるメイングランドプレーンとで構成されたプリント配線板において、
前記電子部品は、グランドピンが前記サブグランドプレーンと電気的に接続されるとともに、電源ピンが前記電源層と電気的に接続され、
前記信号配線層には、一方の端子が前記サブグランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイングランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されるコンデンサが実装されていることを特徴とし、
あるいは、
前記電子部品は、グランドピンが前記サブグランドプレーンと電気的に接続されるとともに、電源ピンが前記電源層と電気的に接続され、
前記信号配線層には、一方の端子が前記サブグランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイングランドプレーンと電気的に接続され、他方の端子が前記不連続部分を越えた位置で前記サブグランドプレーンと電気的に接続されるコンデンサが実装されていることを特徴とするものである。
【０００８】
上記のとおり構成された本発明のプリント配線板では、電子部品から信号線に高周波信号が出力されると、信号線配線層の下層の、信号線の直下の部分にリターン電流が流れる。信号配線の下層には、信号線の投影される位置に導電体の不連続部分があるが、信号線配線層には、上記のように電源層およびグランド層間を接続するバイパスコンデンサおよびコンデンサが実装されているので、リターン電流は、これらバイパスコンデンサおよびコンデンサを介して電源層またはグランド層に流れ、最終的には電子部品へ流れる。
【０００９】
この際、コンデンサは、信号線配線層の信号線の近傍に実装され、しかも、一方の端子はリターン電流が流れる方向について不連続部分の手前で信号配線層の下層と接続され、他方の端子は不連続部分を越えた位置で信号配線層の下層と接続されるか、またはさらにその下層と接続されるので、リターン電流は不連続部分を迂回せずに流れる。その結果、リターン電流が流れる経路のループの大きさが小さくなり、ディファレンシャルモードの放射ノイズが低減される。
【００１０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【００１２】
図１に示すように、本実施形態のプリント配線板１は３層構造であり、電子部品を搭載する部品搭載面２を最上層とし、その下層に電源層３を有するとともに、さらに電源層３の下層にグランド層４を有する。各層間の電気的接続はスルーホール２１〜２９によってなされ、それらの接続関係は両矢印線で示している。なお、各層間には、それぞれ絶縁層（図１では不図示）が設けられている。
【００１３】
部品搭載面２には、ドライバＩＣ５と、レシーバＩＣ６と、フィルタ部品７と、バイパスコンデンサ８と、後述するリターン電流経路形成用のコンデンサ９とが実装されている。ドライバＩＣ５の出力ピン５ａとレシーバＩＣ６の入力ピン６ａとは、部品搭載面２に形成された出力信号線１０によって電気的に接続され、ドライバＩＣ５からの出力信号は、レシーバＩＣ６に入力される。
【００１４】
電源層３は、ドライバＩＣ５に電源を供給するためのサブ電源プレーン３ａと、サブ電源プレーン３ａを取り囲んで設けられ、サブ電源プレーン３ａに電源を供給するメイン電源プレーン３ｂとから構成されている。サブ電源プレーン３ａとメイン電源プレーン３ｂとは、電源層３内では電気的に分離しており、出力信号線１０の投影される位置に不連続部分を有する。
【００１５】
フィルタ部品７は、一方の端子がスルーホール２１を介してメイン電源プレーン３ｂと電気的に接続され、他方の端子がスルーホール２３を介してサブ電源プレーン３ａと電気的に接続される。これにより、メイン電源プレーン３ｂとサブ電源プレーン３ａとは、フィルタ部品７によって電気的に接続されている。また、ドライバＩＣ５の電源ピン５ｂはスルーホール２５を介してサブ電源プレーン３ａに電気的に接続され、ドライバＩＣ５へはサブ電源プレーン３ａから電源が供給される。なお、ドライバＩＣ５のグランドピン５ｃはスルーホール２４を介してグランド層４と電気的に接続されるとともに、フィルタ部品７のグランドピンも、スルーホール２２を介してグランド層４と電気的に接続されている。
【００１６】
一方、コンデンサ９は、出力信号線１０の近傍に実装されており、一方の端子がスルーホール２９を介してメイン電源プレーン３ｂと電気的に接続され、他方の端子がスルーホール２８を介してグランド層４と電気的に接続される。また、バイパスコンデンサ８は、ドライバＩＣ５の近傍に実装されており、一方の端子がスルーホール２７を介してサブ電源プレーン３ａと電気的に接続され、他方の端子がスルーホール２６を介してグランド層４と電気的に接続される。
【００１７】
ここで、本実施形態のプリント配線板１での高周波のリターン電流の流れについて、図２および図３を参照して説明する。図２は、図１に示したプリント配線板の、出力信号線に沿った要部断面図である。図３は、図１に示したプリント基板での電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【００１８】
ドライバＩＣ５から、高周波信号を含む信号が出力されるとき、ドライバＩＣ５の出力ピン５ａから出力された信号は、出力信号線１０に流れる。ここで、図２に示すように、出力信号線１０と電源層３との間の絶縁層１１は、容量性や誘導性の結合１２を持つため、電源層３に高周波のリターン電流が流れる。従って、図３に示した出力信号線１０から流れた高周波電流は、電源層３において出力信号線１０の直下のメイン電源プレーン３ｂに流れ、スルーホール２９→コンデンサ９→スルーホール２８→グランド層４という経路で流れる。グランド層４からは二つの経路に分かれて、ドライバＩＣ５のグランドピン５ｃおよび電源ピン５ｂへ向かう。
【００１９】
グランドピン５ｃへは、スルーホール２４によって直接流れる。電源ピン５ｂへは、スルーホール２６→バイパスコンデンサ８→スルーホール２７→サブ電源プレーン３ａ→スルーホール２５→ドライバＩＣ５の電源ピン５ｂという経路で流れる。この流れを上面から見た状態を図４に示す。
【００２０】
ここで、リターン電流経路形成用のコンデンサ９を設けなかった場合の高周波電流の経路について図５を参照して説明する。
【００２１】
電源層３のメイン電源プレーン３ｂに流れ込んだ電流は、スルーホール２１→フィルタ部品７を経由するが、スルーホール２１までの経路では、サブ電源プレーン３ａによって直線的な最短経路が分断されているためサブ電源プレーン３ａに沿って大きく迂回される。そして、フィルタ部品７→スルーホール２２→グランド層４という経路から、スルーホール２６→バイパスコンデンサ８→スルーホール２７→サブ電源プレーン３ａ→スルーホール２５→ドライバＩＣ５の電源ピン５ｂという経路で流れる。この流れを上面から見た状態を図６に示す。
【００２２】
図４と図６のループを比較すると、ループの面積が大きく異なることが明らかである。なお、プリント配線板１の厚さ方向の距離は、プリント配線板１の平面方向の距離に比べて十分に小さいものである。
【００２３】
以上説明したように、出力信号線１０の近傍に、スルーホール２８，２９を介してメイン電源プレーンと３ｂグランド層４とを電気的に接続するコンデンサ９を挿入することで、高周波電流の経路のループを小さくすることができ、ループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することが可能となる。
【００２４】
（第２の実施形態）
図７は、本発明の第２の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【００２５】
本実施形態のプリント配線板３１では、グランド層３４は、最上層である部品搭載面３２の下層に設けられており、電源層３３はグランド層３４の下層に設けられている。グランド層３４は、サブグランドプレーン３４ａとメイングランドプレーン３４ｂとで構成される。サブグランドプレーン３４ａとメイングランドプレーン３４ｂとは、アース部３４ｃで繋がっているが、出力信号線４０の投影される位置では分離されて不連続部分を有する。また、電源層３３は、全面が電源プレーンとなっている。
【００２６】
これに伴い、ドライバＩＣ３５は、電源ピン３５ｂがスルーホール４５を介して電源層３３に電気的に接続されるとともに、グランドピン３５ｃがスルーホール４４を介してサブグランドプレーン３４ａに電気的に接続される。バイパスコンデンサ３８は、一方の端子がスルーホール４７を介してサブグランドプレーン３４ａと電気的に接続され、他方の端子がスルーホール４６を介して電源層３３と電気的に接続される。さらに、リターン電流経路形成用のコンデンサ３９は、一方の端子がスルーホール４９を介してメイングランドプレーン３４ｂと電気的に接続され、他方の端子がスルーホール４８を介して電源層３３と電気的に接続されている。このコンデンサ３９は、出力信号線４０の近傍、かつ、メイングランドプレーン３４ｂの上方のサブグランドプレーン３４ａとの境界の部分に実装される。
【００２７】
なお、ドライバＩＣ３５の出力ピン３５ａとレシーバＩＣ３６の入力ピン３６ａとが、部品搭載面３２に形成された出力信号線４０によって電気的に接続され、ドライバＩＣ３５からの出力信号がレシーバＩＣ３６に入力される点は第１の実施形態と同様である。
【００２８】
ここで、本実施形態のプリント配線板３２での高周波のリターン電流の流れについて、図８を参照して説明する。図８は、図７に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【００２９】
ドライバＩＣ３５から高周波信号を含む信号が出力されるとき、ドライバＩＣ３５の出力ピン３５ａから出力された信号は、出力信号線４０に流れる。ここで、出力信号線４０が設けられた部品搭載面３２と隣接するグランド層３４は、容量性や誘導性の結合を持つため、グランド層３４に高周波のリターン電流が流れる。
【００３０】
従って、出力信号線４０から流れた高周波電流は、グランド層３４内の出力信号線４０の直下の部分を流れ、スルーホール４９→コンデンサ３９→スルーホール４８→電源層３３という経路で流れる。電源層３３からは二つの経路に分かれて、ドライバＩＣ３５のグランドピン３５ｃおよび電源ピン３５ｂへ向かう。
【００３１】
電源ピン３５ｂへは、スルーホール４５によって直接流れる。グランドピン３５ｃへは、スルーホール４６→バイパスコンデンサ３８→スルーホール４７→サブグランドプレーン３４ａ→スルーホール４４→ドライバＩＣ３５のグランドピン３５ｃという経路で流れる。この流れを上面から見た状態を図９に示す。
【００３２】
一方、リターン電流経路形成用のコンデンサ３９を設けなかった場合の高周波電流の経路について図１０を参照して説明する。メイングランドプレーン３４ｂに流れ込んだ電流は、サブグランドプレーン３４ａのスルーホール４４を介してドライバＩＣ３５のグランドピン３５ｃへ流れるが、メイングランドプレーン３４ｂとサブグランドプレーン３４ａとはアース部３４ｃのみによって接続されており直線的な経路が分断されているため、大きく迂回した経路をとることになる。また、電源ピンへ３５ｂは、サブグランドプレーン３４ａ→スルーホール４７→バイパスコンデンサ３８→スルーホール４６→電源層３３→スルーホール４５→ドライバＩＣ３５の電源ピン３５ｂという経路で流れる。この流れを上面から見た状態を図１１に示す。
【００３３】
図９と図１１のループを比較すると、ループの面積が大きく異なることが明らかである。以上説明したように、コンデンサ３９を挿入することで、高周波電流の経路のループを小さくすることができ、ループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することが可能となる。
【００３４】
（第３の実施形態）
図１２は、本発明の第３の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【００３５】
本実施形態のプリント配線板５１も第２の実施形態と同様に、最上層である部品搭載面５２の下層に、互いにアース部５４ｃで繋がるサブグランドプレーン５４ａとメイングランドプレーン５４ｂとで構成されるグランド層５４を有し、さらにグランド層５４の下層に電源層５３を有する構造となっている。
【００３６】
本実施形態と第２の実施形態とが異なる点は、リターン電流経路形成用のコンデンサ５９が、一方の端子がスルーホール６９を介してメイングランドプレーン５４ｂに電気的に接続されるとともに、他方の端子がスルーホール６８を介してサブグランドプレーン５４ａに電気的に接続されている点である。
【００３７】
その他、バイパスコンデンサ５８が、スルーホール６６，６７によってサブグランドプレーン５４ａおよび電源層５３と電気的に接続される点、ドライバＩＣ５５の電源ピン５５ｂがスルーホール６５によって電源層５３と電気的に接続される点、ドライバＩＣ５５のグランドピン５５ｃがスルーホール６４によってサブグランドプレーン５４ａと電気的に接続される点、およびドライバＩＣ５５の出力ピン５５ａが出力信号線６０によってレシーバＩＣ５６の入力ピン５６ａと電気的に接続される点は第２の実施形態と同様である。
【００３８】
ここで、本実施形態のプリント配線板５１での高周波のリターン電流の流れについて、図１３を参照して説明する。図１３は、図１２に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【００３９】
ドライバＩＣ５５から高周波信号を含む信号が出力されるとき、ドライバＩＣ５５の出力ピン５５ａから出力された信号は、出力信号線６０に流れる。ここで、出力信号線６０が設けられた部品搭載面５２と隣接するグランド層５４は、容量性や誘導性の結合６２を持つため、グランド層５４に高周波のリターン電流が流れる。
【００４０】
従って、出力信号線６０から流れた高周波電流は、グランド層５４内の出力信号線６０の直下の部分を流れ、スルーホール６９→コンデンサ５９→スルーホール６８→サブグランドプレーン５４ａという経路で流れる。サブグランドプレーン５４ａからは二つの経路に分かれて、ドライバＩＣ５５のグランドピン５５ｃおよび電源ピン５５ｂへ向かう。
【００４１】
電源ピン５５ｂへは、サブグランドプレーン５４ａ→スルーホール６７→バイパスコンデンサ５８→スルーホール６６→電源層５３→スルーホール６５→ドライバＩＣ５５の電源ピン５５ｂという経路で流れる。グランドピン５５ｃへは、サブグランドプレーン５４ａ→スルーホール６４→ドライバＩＣ５５のグランドピン５５ｃという経路をとる。この流れを上面から見た状態を図１４に示す。
【００４２】
一方、リターン電流経路形成用のコンデンサを設けなかった場合の高周波電流の経路は、図１０および図１１に示したとおりである。図１４と図１１のループを比較すると、ループの面積が大きく異なることが明らかである。以上説明したように、コンデンサ５９によってサブグランドプレーン５４ａとメイングランドプレーン５４ｂとを電気的に接続しても、高周波電流の経路のループを小さくすることができ、ループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することが可能となる。
【００４３】
上述した第１〜第３の実施形態では、出力信号線が１本の場合について説明したが、出力信号線が複数本設けられ、しかも互いに異なる方向に延びている場合には、それぞれの出力信号線ごとにリターン電流経路形成用のコンデンサを設ければ良い。
【００４４】
【発明の効果】
以上説明したように本発明によれば、信号線配線層に、その下層の電源層およびグランド層の特定の部位間を接続するバイパスコンデンサおよびコンデンサを実装することで、信号線を流れる高周波信号のリターン電流の経路のループの大きさを小さくすることができる。その結果、このループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【図２】図１に示したプリント配線板の、出力信号線に沿った要部断面図である。
【図３】図１に示したプリント基板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図４】図３に示した高周波電流の流れを上面から見た図である。
【図５】図１に示したプリント配線板にコンデンサを設けなかった場合の高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図６】図５に示した高周波電流の流れを上面から見た図である。
【図７】本発明の第２の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【図８】図７に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図９】図８に示した高周波電流の流れを上面から見た図である。
【図１０】図７に示したプリント配線板にコンデンサを設けなかった場合の高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図１１】図１０に示した高周波電流の流れを上面から見た図である。
【図１２】本発明の第３の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【図１３】図１２に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図１４】図１３に示した高周波電流の流れを上面から見た図である。
【符号の説明】
１，３１，５１ プリント配線板
２，３２，５２ 部品搭載面
３，３３，５３ 電源層
３ａ サブ電源プレーン
３ｂ メイン電源プレーン
４，３４，５４ グランド層
５，３５，５５ ドライバＩＣ
６，３６，５６ レシーバＩＣ
７ フィルタ部品
８，３８，５８ バイパスコンデンサ
９，３９，５９ コンデンサ
１０，４０，６０ 出力信号線
１１ 絶縁層
１２，４２ 結合
２１〜２９，４４〜４９，６４〜６９ スルーホール
３４ａ，５４ａ サブグランドプレーン
３４ｂ，５４ｂ メイングランドプレーン
３４ｃ，５４ｃ アース部
【発明の属する技術分野】
本発明は、プリント配線板に関する。
【０００２】
【従来の技術】
従来、ＩＣを搭載したプリント配線板において、ＩＣに起因するコモンモードのノイズを防止するために、電源プレーンをメイン電源プレーンとＩＣを搭載するサブ電源プレーンとに分離し、その間をフィルターで電気的に接続することで、コモンモードノイズの伝搬を抑える方法が、特公平７−４６７４８号公報に開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述したように電源プレーンを分離する方法では、ＩＣの電源ピンから伝搬される高周波ノイズをプリント配線板上の他のＩＣに与えにくくしたり、その逆に、他のＩＣの電源ピンからの高周波ノイズを受けないようにするという利点はあるものの、ＩＣの出力信号に起因するディファレンシャルモードによる放射が、分離前よりも増加してしまうという問題点があった。
【０００４】
この現象について、以下に説明する。プリント配線板の、ＩＣからの出力信号線とそれに隣接する層との間に、容量性や誘導性の結合が生じると、ＩＣからの出力信号に含まれる高周波電流が、結合された方の層に流れ込む。流れ込んだ高周波電流は、信号線の直下を通り、信号を出力したＩＣへと流れる。このとき、高周波電流の帰路の途中に切り欠き等があると、高周波電流は切り欠き部を迂回して流れる。その結果、電流ループが拡大され、その分だけ放射ノイズが増大してしまうことになる。
【０００５】
そこで本発明は、コモンモードノイズを抑えつつも、ディファレンシャルモードに起因する放射ノイズを低減可能なプリント配線板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため本発明のプリント配線板は、高周波信号を出力する電子部品が実装され前記電子部品から出力された高周波信号が流れる信号線が設けられた信号線配線層と、前記信号線配線層の下層に設けられた、前記電子部品に電源を供給するための電源層と、前記電源層の下層に設けられたグランド層とを有し、前記電子部品は前記電源層およびグランド層に電気的に接続されるとともに、前記電源層は、前記電子部品に電源を供給するためのサブ電源プレーンと、前記信号線の投影される位置で前記サブ電源プレーンとの不連続部分があるメイン電源プレーンとで構成されたプリント配線板において、
前記電子部品は、グランドピンが前記グランド層と電気的に接続されるとともに、電源ピンが前記サブ電源プレーンと電気的に接続され、
前記信号配線層には、一方の端子が前記サブ電源プレーンと電気的に接続され、他方の端子が前記グランド層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイン電源プレーンと電気的に接続され、他方の端子が前記グランド層と電気的に接続されるコンデンサが実装されていることを特徴とするものである。
【０００７】
また本発明のプリント基板は、高周波信号を出力する電子部品が実装され前記電子部品から出力された高周波信号が流れる信号線が設けられた信号線配線層と、前記信号線配線層の下層に設けられたグランド層と、前記グランド層の下層に設けられた、前記電子部品に電源を供給するための電源層とを有し、前記電子部品は前記グランド層および電源層に電気的に接続されるとともに、前記グランド層は、サブグランドプレーンと、前記信号線の投影される位置で前記サブグランドプレーンとの不連続部分があるメイングランドプレーンとで構成されたプリント配線板において、
前記電子部品は、グランドピンが前記サブグランドプレーンと電気的に接続されるとともに、電源ピンが前記電源層と電気的に接続され、
前記信号配線層には、一方の端子が前記サブグランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイングランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されるコンデンサが実装されていることを特徴とし、
あるいは、
前記電子部品は、グランドピンが前記サブグランドプレーンと電気的に接続されるとともに、電源ピンが前記電源層と電気的に接続され、
前記信号配線層には、一方の端子が前記サブグランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイングランドプレーンと電気的に接続され、他方の端子が前記不連続部分を越えた位置で前記サブグランドプレーンと電気的に接続されるコンデンサが実装されていることを特徴とするものである。
【０００８】
上記のとおり構成された本発明のプリント配線板では、電子部品から信号線に高周波信号が出力されると、信号線配線層の下層の、信号線の直下の部分にリターン電流が流れる。信号配線の下層には、信号線の投影される位置に導電体の不連続部分があるが、信号線配線層には、上記のように電源層およびグランド層間を接続するバイパスコンデンサおよびコンデンサが実装されているので、リターン電流は、これらバイパスコンデンサおよびコンデンサを介して電源層またはグランド層に流れ、最終的には電子部品へ流れる。
【０００９】
この際、コンデンサは、信号線配線層の信号線の近傍に実装され、しかも、一方の端子はリターン電流が流れる方向について不連続部分の手前で信号配線層の下層と接続され、他方の端子は不連続部分を越えた位置で信号配線層の下層と接続されるか、またはさらにその下層と接続されるので、リターン電流は不連続部分を迂回せずに流れる。その結果、リターン電流が流れる経路のループの大きさが小さくなり、ディファレンシャルモードの放射ノイズが低減される。
【００１０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【００１２】
図１に示すように、本実施形態のプリント配線板１は３層構造であり、電子部品を搭載する部品搭載面２を最上層とし、その下層に電源層３を有するとともに、さらに電源層３の下層にグランド層４を有する。各層間の電気的接続はスルーホール２１〜２９によってなされ、それらの接続関係は両矢印線で示している。なお、各層間には、それぞれ絶縁層（図１では不図示）が設けられている。
【００１３】
部品搭載面２には、ドライバＩＣ５と、レシーバＩＣ６と、フィルタ部品７と、バイパスコンデンサ８と、後述するリターン電流経路形成用のコンデンサ９とが実装されている。ドライバＩＣ５の出力ピン５ａとレシーバＩＣ６の入力ピン６ａとは、部品搭載面２に形成された出力信号線１０によって電気的に接続され、ドライバＩＣ５からの出力信号は、レシーバＩＣ６に入力される。
【００１４】
電源層３は、ドライバＩＣ５に電源を供給するためのサブ電源プレーン３ａと、サブ電源プレーン３ａを取り囲んで設けられ、サブ電源プレーン３ａに電源を供給するメイン電源プレーン３ｂとから構成されている。サブ電源プレーン３ａとメイン電源プレーン３ｂとは、電源層３内では電気的に分離しており、出力信号線１０の投影される位置に不連続部分を有する。
【００１５】
フィルタ部品７は、一方の端子がスルーホール２１を介してメイン電源プレーン３ｂと電気的に接続され、他方の端子がスルーホール２３を介してサブ電源プレーン３ａと電気的に接続される。これにより、メイン電源プレーン３ｂとサブ電源プレーン３ａとは、フィルタ部品７によって電気的に接続されている。また、ドライバＩＣ５の電源ピン５ｂはスルーホール２５を介してサブ電源プレーン３ａに電気的に接続され、ドライバＩＣ５へはサブ電源プレーン３ａから電源が供給される。なお、ドライバＩＣ５のグランドピン５ｃはスルーホール２４を介してグランド層４と電気的に接続されるとともに、フィルタ部品７のグランドピンも、スルーホール２２を介してグランド層４と電気的に接続されている。
【００１６】
一方、コンデンサ９は、出力信号線１０の近傍に実装されており、一方の端子がスルーホール２９を介してメイン電源プレーン３ｂと電気的に接続され、他方の端子がスルーホール２８を介してグランド層４と電気的に接続される。また、バイパスコンデンサ８は、ドライバＩＣ５の近傍に実装されており、一方の端子がスルーホール２７を介してサブ電源プレーン３ａと電気的に接続され、他方の端子がスルーホール２６を介してグランド層４と電気的に接続される。
【００１７】
ここで、本実施形態のプリント配線板１での高周波のリターン電流の流れについて、図２および図３を参照して説明する。図２は、図１に示したプリント配線板の、出力信号線に沿った要部断面図である。図３は、図１に示したプリント基板での電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【００１８】
ドライバＩＣ５から、高周波信号を含む信号が出力されるとき、ドライバＩＣ５の出力ピン５ａから出力された信号は、出力信号線１０に流れる。ここで、図２に示すように、出力信号線１０と電源層３との間の絶縁層１１は、容量性や誘導性の結合１２を持つため、電源層３に高周波のリターン電流が流れる。従って、図３に示した出力信号線１０から流れた高周波電流は、電源層３において出力信号線１０の直下のメイン電源プレーン３ｂに流れ、スルーホール２９→コンデンサ９→スルーホール２８→グランド層４という経路で流れる。グランド層４からは二つの経路に分かれて、ドライバＩＣ５のグランドピン５ｃおよび電源ピン５ｂへ向かう。
【００１９】
グランドピン５ｃへは、スルーホール２４によって直接流れる。電源ピン５ｂへは、スルーホール２６→バイパスコンデンサ８→スルーホール２７→サブ電源プレーン３ａ→スルーホール２５→ドライバＩＣ５の電源ピン５ｂという経路で流れる。この流れを上面から見た状態を図４に示す。
【００２０】
ここで、リターン電流経路形成用のコンデンサ９を設けなかった場合の高周波電流の経路について図５を参照して説明する。
【００２１】
電源層３のメイン電源プレーン３ｂに流れ込んだ電流は、スルーホール２１→フィルタ部品７を経由するが、スルーホール２１までの経路では、サブ電源プレーン３ａによって直線的な最短経路が分断されているためサブ電源プレーン３ａに沿って大きく迂回される。そして、フィルタ部品７→スルーホール２２→グランド層４という経路から、スルーホール２６→バイパスコンデンサ８→スルーホール２７→サブ電源プレーン３ａ→スルーホール２５→ドライバＩＣ５の電源ピン５ｂという経路で流れる。この流れを上面から見た状態を図６に示す。
【００２２】
図４と図６のループを比較すると、ループの面積が大きく異なることが明らかである。なお、プリント配線板１の厚さ方向の距離は、プリント配線板１の平面方向の距離に比べて十分に小さいものである。
【００２３】
以上説明したように、出力信号線１０の近傍に、スルーホール２８，２９を介してメイン電源プレーンと３ｂグランド層４とを電気的に接続するコンデンサ９を挿入することで、高周波電流の経路のループを小さくすることができ、ループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することが可能となる。
【００２４】
（第２の実施形態）
図７は、本発明の第２の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【００２５】
本実施形態のプリント配線板３１では、グランド層３４は、最上層である部品搭載面３２の下層に設けられており、電源層３３はグランド層３４の下層に設けられている。グランド層３４は、サブグランドプレーン３４ａとメイングランドプレーン３４ｂとで構成される。サブグランドプレーン３４ａとメイングランドプレーン３４ｂとは、アース部３４ｃで繋がっているが、出力信号線４０の投影される位置では分離されて不連続部分を有する。また、電源層３３は、全面が電源プレーンとなっている。
【００２６】
これに伴い、ドライバＩＣ３５は、電源ピン３５ｂがスルーホール４５を介して電源層３３に電気的に接続されるとともに、グランドピン３５ｃがスルーホール４４を介してサブグランドプレーン３４ａに電気的に接続される。バイパスコンデンサ３８は、一方の端子がスルーホール４７を介してサブグランドプレーン３４ａと電気的に接続され、他方の端子がスルーホール４６を介して電源層３３と電気的に接続される。さらに、リターン電流経路形成用のコンデンサ３９は、一方の端子がスルーホール４９を介してメイングランドプレーン３４ｂと電気的に接続され、他方の端子がスルーホール４８を介して電源層３３と電気的に接続されている。このコンデンサ３９は、出力信号線４０の近傍、かつ、メイングランドプレーン３４ｂの上方のサブグランドプレーン３４ａとの境界の部分に実装される。
【００２７】
なお、ドライバＩＣ３５の出力ピン３５ａとレシーバＩＣ３６の入力ピン３６ａとが、部品搭載面３２に形成された出力信号線４０によって電気的に接続され、ドライバＩＣ３５からの出力信号がレシーバＩＣ３６に入力される点は第１の実施形態と同様である。
【００２８】
ここで、本実施形態のプリント配線板３２での高周波のリターン電流の流れについて、図８を参照して説明する。図８は、図７に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【００２９】
ドライバＩＣ３５から高周波信号を含む信号が出力されるとき、ドライバＩＣ３５の出力ピン３５ａから出力された信号は、出力信号線４０に流れる。ここで、出力信号線４０が設けられた部品搭載面３２と隣接するグランド層３４は、容量性や誘導性の結合を持つため、グランド層３４に高周波のリターン電流が流れる。
【００３０】
従って、出力信号線４０から流れた高周波電流は、グランド層３４内の出力信号線４０の直下の部分を流れ、スルーホール４９→コンデンサ３９→スルーホール４８→電源層３３という経路で流れる。電源層３３からは二つの経路に分かれて、ドライバＩＣ３５のグランドピン３５ｃおよび電源ピン３５ｂへ向かう。
【００３１】
電源ピン３５ｂへは、スルーホール４５によって直接流れる。グランドピン３５ｃへは、スルーホール４６→バイパスコンデンサ３８→スルーホール４７→サブグランドプレーン３４ａ→スルーホール４４→ドライバＩＣ３５のグランドピン３５ｃという経路で流れる。この流れを上面から見た状態を図９に示す。
【００３２】
一方、リターン電流経路形成用のコンデンサ３９を設けなかった場合の高周波電流の経路について図１０を参照して説明する。メイングランドプレーン３４ｂに流れ込んだ電流は、サブグランドプレーン３４ａのスルーホール４４を介してドライバＩＣ３５のグランドピン３５ｃへ流れるが、メイングランドプレーン３４ｂとサブグランドプレーン３４ａとはアース部３４ｃのみによって接続されており直線的な経路が分断されているため、大きく迂回した経路をとることになる。また、電源ピンへ３５ｂは、サブグランドプレーン３４ａ→スルーホール４７→バイパスコンデンサ３８→スルーホール４６→電源層３３→スルーホール４５→ドライバＩＣ３５の電源ピン３５ｂという経路で流れる。この流れを上面から見た状態を図１１に示す。
【００３３】
図９と図１１のループを比較すると、ループの面積が大きく異なることが明らかである。以上説明したように、コンデンサ３９を挿入することで、高周波電流の経路のループを小さくすることができ、ループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することが可能となる。
【００３４】
（第３の実施形態）
図１２は、本発明の第３の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【００３５】
本実施形態のプリント配線板５１も第２の実施形態と同様に、最上層である部品搭載面５２の下層に、互いにアース部５４ｃで繋がるサブグランドプレーン５４ａとメイングランドプレーン５４ｂとで構成されるグランド層５４を有し、さらにグランド層５４の下層に電源層５３を有する構造となっている。
【００３６】
本実施形態と第２の実施形態とが異なる点は、リターン電流経路形成用のコンデンサ５９が、一方の端子がスルーホール６９を介してメイングランドプレーン５４ｂに電気的に接続されるとともに、他方の端子がスルーホール６８を介してサブグランドプレーン５４ａに電気的に接続されている点である。
【００３７】
その他、バイパスコンデンサ５８が、スルーホール６６，６７によってサブグランドプレーン５４ａおよび電源層５３と電気的に接続される点、ドライバＩＣ５５の電源ピン５５ｂがスルーホール６５によって電源層５３と電気的に接続される点、ドライバＩＣ５５のグランドピン５５ｃがスルーホール６４によってサブグランドプレーン５４ａと電気的に接続される点、およびドライバＩＣ５５の出力ピン５５ａが出力信号線６０によってレシーバＩＣ５６の入力ピン５６ａと電気的に接続される点は第２の実施形態と同様である。
【００３８】
ここで、本実施形態のプリント配線板５１での高周波のリターン電流の流れについて、図１３を参照して説明する。図１３は、図１２に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【００３９】
ドライバＩＣ５５から高周波信号を含む信号が出力されるとき、ドライバＩＣ５５の出力ピン５５ａから出力された信号は、出力信号線６０に流れる。ここで、出力信号線６０が設けられた部品搭載面５２と隣接するグランド層５４は、容量性や誘導性の結合６２を持つため、グランド層５４に高周波のリターン電流が流れる。
【００４０】
従って、出力信号線６０から流れた高周波電流は、グランド層５４内の出力信号線６０の直下の部分を流れ、スルーホール６９→コンデンサ５９→スルーホール６８→サブグランドプレーン５４ａという経路で流れる。サブグランドプレーン５４ａからは二つの経路に分かれて、ドライバＩＣ５５のグランドピン５５ｃおよび電源ピン５５ｂへ向かう。
【００４１】
電源ピン５５ｂへは、サブグランドプレーン５４ａ→スルーホール６７→バイパスコンデンサ５８→スルーホール６６→電源層５３→スルーホール６５→ドライバＩＣ５５の電源ピン５５ｂという経路で流れる。グランドピン５５ｃへは、サブグランドプレーン５４ａ→スルーホール６４→ドライバＩＣ５５のグランドピン５５ｃという経路をとる。この流れを上面から見た状態を図１４に示す。
【００４２】
一方、リターン電流経路形成用のコンデンサを設けなかった場合の高周波電流の経路は、図１０および図１１に示したとおりである。図１４と図１１のループを比較すると、ループの面積が大きく異なることが明らかである。以上説明したように、コンデンサ５９によってサブグランドプレーン５４ａとメイングランドプレーン５４ｂとを電気的に接続しても、高周波電流の経路のループを小さくすることができ、ループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することが可能となる。
【００４３】
上述した第１〜第３の実施形態では、出力信号線が１本の場合について説明したが、出力信号線が複数本設けられ、しかも互いに異なる方向に延びている場合には、それぞれの出力信号線ごとにリターン電流経路形成用のコンデンサを設ければ良い。
【００４４】
【発明の効果】
以上説明したように本発明によれば、信号線配線層に、その下層の電源層およびグランド層の特定の部位間を接続するバイパスコンデンサおよびコンデンサを実装することで、信号線を流れる高周波信号のリターン電流の経路のループの大きさを小さくすることができる。その結果、このループ面積に比例するディファレンシャルモードに起因する放射ノイズを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【図２】図１に示したプリント配線板の、出力信号線に沿った要部断面図である。
【図３】図１に示したプリント基板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図４】図３に示した高周波電流の流れを上面から見た図である。
【図５】図１に示したプリント配線板にコンデンサを設けなかった場合の高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図６】図５に示した高周波電流の流れを上面から見た図である。
【図７】本発明の第２の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【図８】図７に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図９】図８に示した高周波電流の流れを上面から見た図である。
【図１０】図７に示したプリント配線板にコンデンサを設けなかった場合の高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図１１】図１０に示した高周波電流の流れを上面から見た図である。
【図１２】本発明の第３の実施形態を表わすプリント配線板を各層ごとに分離した状態で示す斜視図である。
【図１３】図１２に示したプリント配線板での高周波電流の流れを説明するための平面図であり、各層を並べた状態で示している。
【図１４】図１３に示した高周波電流の流れを上面から見た図である。
【符号の説明】
１，３１，５１ プリント配線板
２，３２，５２ 部品搭載面
３，３３，５３ 電源層
３ａ サブ電源プレーン
３ｂ メイン電源プレーン
４，３４，５４ グランド層
５，３５，５５ ドライバＩＣ
６，３６，５６ レシーバＩＣ
７ フィルタ部品
８，３８，５８ バイパスコンデンサ
９，３９，５９ コンデンサ
１０，４０，６０ 出力信号線
１１ 絶縁層
１２，４２ 結合
２１〜２９，４４〜４９，６４〜６９ スルーホール
３４ａ，５４ａ サブグランドプレーン
３４ｂ，５４ｂ メイングランドプレーン
３４ｃ，５４ｃ アース部
Claims (3)
- 高周波信号を出力する電子部品が実装され前記電子部品から出力された高周波信号が流れる信号線が設けられた信号線配線層と、前記信号線配線層の下層に設けられた、前記電子部品に電源を供給するための電源層と、前記電源層の下層に設けられたグランド層とを有し、前記電子部品は前記電源層およびグランド層に電気的に接続されるとともに、前記電源層は、前記電子部品に電源を供給するためのサブ電源プレーンと、前記信号線の投影される位置で前記サブ電源プレーンとの不連続部分があるメイン電源プレーンとで構成されたプリント配線板において、
前記電子部品は、グランドピンが前記グランド層と電気的に接続されるとともに、電源ピンが前記サブ電源プレーンと電気的に接続され、
前記信号配線層には、一方の端子が前記サブ電源プレーンと電気的に接続され、他方の端子が前記グランド層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイン電源プレーンと電気的に接続され、他方の端子が前記グランド層と電気的に接続されるコンデンサが実装されていることを特徴とするプリント配線板。 - 高周波信号を出力する電子部品が実装され前記電子部品から出力された高周波信号が流れる信号線が設けられた信号線配線層と、前記信号線配線層の下層に設けられたグランド層と、前記グランド層の下層に設けられた、前記電子部品に電源を供給するための電源層とを有し、前記電子部品は前記グランド層および電源層に電気的に接続されるとともに、前記グランド層は、サブグランドプレーンと、前記信号線の投影される位置で前記サブグランドプレーンとの不連続部分があるメイングランドプレーンとで構成されたプリント配線板において、
前記電子部品は、グランドピンが前記サブグランドプレーンと電気的に接続されるとともに、電源ピンが前記電源層と電気的に接続され、
前記信号配線層には、一方の端子が前記サブグランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイングランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されるコンデンサが実装されていることを特徴とするプリント配線板。 - 高周波信号を出力する電子部品が実装され前記電子部品から出力された高周波信号が流れる信号線が設けられた信号線配線層と、前記信号線配線層の下層に設けられたグランド層と、前記グランド層の下層に設けられた、前記電子部品に電源を供給するための電源層とを有し、前記電子部品は前記グランド層および電源層に電気的に接続されるとともに、前記グランド層は、サブグランドプレーンと、前記信号線の投影される位置で前記サブグランドプレーンとの不連続部分があるメイングランドプレーンとで構成されたプリント配線板において、
前記電子部品は、グランドピンが前記サブグランドプレーンと電気的に接続されるとともに、電源ピンが前記電源層と電気的に接続され、
前記信号配線層には、一方の端子が前記サブグランドプレーンと電気的に接続され、他方の端子が前記電源層と電気的に接続されたバイパスコンデンサが実装され、
前記信号線配線層の前記信号線の近傍には、一方の端子が前記信号線を流れる高周波信号のリターン電流が流れる方向について前記不連続部分の手前で前記メイングランドプレーンと電気的に接続され、他方の端子が前記不連続部分を越えた位置で前記サブグランドプレーンと電気的に接続されるコンデンサが実装されていることを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03316798A JP3610225B2 (ja) | 1998-02-16 | 1998-02-16 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03316798A JP3610225B2 (ja) | 1998-02-16 | 1998-02-16 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233951A JPH11233951A (ja) | 1999-08-27 |
| JP3610225B2 true JP3610225B2 (ja) | 2005-01-12 |
Family
ID=12378993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03316798A Expired - Fee Related JP3610225B2 (ja) | 1998-02-16 | 1998-02-16 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610225B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1014192C2 (nl) * | 2000-01-26 | 2001-08-08 | Industree B V | Printplaat. |
| JP2001223449A (ja) * | 2000-02-09 | 2001-08-17 | Toshiba Corp | 多層プリント基板 |
| US6937480B2 (en) | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
| JP3646098B2 (ja) * | 2002-03-27 | 2005-05-11 | コニカミノルタビジネステクノロジーズ株式会社 | 回路基板 |
| KR100708378B1 (ko) | 2004-07-24 | 2007-04-18 | 주식회사 대우일렉트로닉스 | Ｄｃ/ｄｃ 컨버터의 접지 및 파워 서플라이 배선 패턴설계 방법 |
| JP4689461B2 (ja) * | 2005-12-26 | 2011-05-25 | 富士通株式会社 | プリント基板 |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| JP5034453B2 (ja) | 2006-11-16 | 2012-09-26 | 株式会社デンソー | 電子部品内蔵型多層基板 |
| JP5354949B2 (ja) * | 2007-06-19 | 2013-11-27 | キヤノン株式会社 | プリント回路板 |
| JP2009260124A (ja) * | 2008-04-18 | 2009-11-05 | Aica Kogyo Co Ltd | プリント基板 |
| JP5669499B2 (ja) * | 2010-09-24 | 2015-02-12 | キヤノン株式会社 | プリント回路板 |
| US8994470B2 (en) * | 2011-04-28 | 2015-03-31 | Lenovo Innovations Limited (Hong Kong) | Circuit substrate having noise suppression structure |
| US8913401B2 (en) | 2012-11-14 | 2014-12-16 | Fuji Xerox Co., Ltd. | Multilayer wiring board |
| US10559561B2 (en) * | 2018-01-19 | 2020-02-11 | Xilinx, Inc. | Isolation enhancement with on-die slot-line on power/ground grid structure |
| WO2023076227A2 (en) * | 2021-10-25 | 2023-05-04 | Resonant Link, Inc. | High performance capacitors and current path arrangements |
-
1998
- 1998-02-16 JP JP03316798A patent/JP3610225B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233951A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610225B2 (ja) | プリント配線板 | |
| US6937480B2 (en) | Printed wiring board | |
| US6617526B2 (en) | UHF ground interconnects | |
| US7501583B2 (en) | Low noise multilayer printed circuit board | |
| US7047515B1 (en) | Method for selecting and placing bypass capacitors on multi-layer printed circuit boards | |
| JPH07326833A (ja) | Ｅｍｉ放射を抑止する配線パターン | |
| JP3666967B2 (ja) | グランド間接続構造 | |
| US5967799A (en) | Structure of printed circuit boards coupled through stacking connectors | |
| JP2007035710A (ja) | 多層プリント配線板 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP2988421B2 (ja) | Ｅｍｉ抑制多層プリント基板 | |
| JP4371766B2 (ja) | プリント配線板 | |
| JP3635873B2 (ja) | ストリップライン給電装置 | |
| JP2001267701A (ja) | プリント基板 | |
| JP2778576B2 (ja) | Ｅｍｉ対策回路 | |
| JP3610221B2 (ja) | 多層プリント配線基板 | |
| JP2002016368A (ja) | 多層配線基板 | |
| JPH11145569A (ja) | プリント配線板及びその設計方法 | |
| JP2001274558A (ja) | プリント配線基板 | |
| JP3847578B2 (ja) | プリント配線板 | |
| KR100969735B1 (ko) | 전원라인을 포함하는 전자장치 | |
| JP3368042B2 (ja) | プリント配線板 | |
| CN219421176U (zh) | 电路板结构和电子设备 | |
| WO2022097424A1 (ja) | 信号電源分離回路が構成される多層回路基板 | |
| JP2006245320A (ja) | 多層回路基板及び多層回路基板のパターニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |