JP5354949B2 - プリント回路板 - Google Patents

プリント回路板 Download PDF

Info

Publication number
JP5354949B2
JP5354949B2 JP2008118808A JP2008118808A JP5354949B2 JP 5354949 B2 JP5354949 B2 JP 5354949B2 JP 2008118808 A JP2008118808 A JP 2008118808A JP 2008118808 A JP2008118808 A JP 2008118808A JP 5354949 B2 JP5354949 B2 JP 5354949B2
Authority
JP
Japan
Prior art keywords
ground
pattern
power supply
conductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008118808A
Other languages
English (en)
Other versions
JP2009027140A (ja
Inventor
靖二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008118808A priority Critical patent/JP5354949B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to PCT/JP2008/060625 priority patent/WO2008156014A1/en
Priority to KR1020097022886A priority patent/KR101106434B1/ko
Priority to EP08765405.9A priority patent/EP2160931B1/en
Priority to CN2008800056724A priority patent/CN101617570B/zh
Priority to US12/522,100 priority patent/US8174843B2/en
Publication of JP2009027140A publication Critical patent/JP2009027140A/ja
Priority to US13/398,784 priority patent/US9220165B2/en
Application granted granted Critical
Publication of JP5354949B2 publication Critical patent/JP5354949B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、プリント配線板にＬＳＩのような半導体素子を実装したプリント回路板に関するものである。
近年のＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の高集積化、高速化によって、ＬＳＩの電源、グラウンドの電位変動に起因した問題が現れるケースが増えている。ＬＳＩ中の回路を動作させるためには、Ｈｉレベルの電位を与えるための電源と、Ｌｏｗレベルの電位を与えるためのグラウンドが必要である。
図１３は、ＣＭＯＳのインバータ回路と、その信号出力と電源、グラウンドの電位変動の関係について説明するものである。図１３（ａ）に示すように構成されたＣＭＯＳインバータの出力がＬｏｗレベルからＨｉレベルに切り替わる際には、ＮＭＯＳ８０５側が閉じ、ＰＭＯＳ８０４側が開く。そして、電源８０２に蓄えられた電荷が、ＰＭＯＳ８０４を通って負荷８０６に蓄えられる、いわゆる充電電流８０７が発生する。このスイッチングが発生した瞬間、電源導体から電荷が失われるために、電源電位が瞬間的に低減するスパイクノイズが発生する。
また、ＣＭＯＳインバータの出力がＨｉレベルからＬｏｗレベルに切り替わる際には、ＰＭＯＳ８０４側が閉じ、ＮＭＯＳ８０５側が開く。これにより、負荷８０６に蓄えられていた電荷がＮＭＯＳ８０５を通ってグラウンド８０３に流れ、いわゆる放電電流８０８が発生する。このスイッチングが発生した瞬間、負荷８０６からグラウンド８０３に電荷が流れ込むために、グラウンド電位が瞬間的に上昇し、いわゆるスパイクノイズが発生する。
従って、図１３（ｂ）に示すようにクロック出力８０９の際に、電源電位波形８１０とグラウンド電位波形８１１には、交互に逆向きのスパイクノイズが発生することになる。回路は、電源電位とグラウンド電位の差分で動作しているので、回路が受ける電位差は、クロックの半分の周期でスパイクノイズ８１２が発生していることになる。この電位変動がＬＳＩの誤動作や、信号の出力タイミング変動などの問題を引き起こす。
そこで、特開２００６−２６１４７０号公報（特許文献１）に記載されているように、近年のＬＳＩの設計においては、電源とグラウンド間にバイパスコンデンサ等の容量性部品を配置する対策が一般的にとられるようになってきている。図１４（ａ）に示すように、スイッチング時に発生する電源８０２の電位低下に対して、対策のために配置された容量８１４により、追従してグラウンド電位も低下する。これにより、図１４（ｂ）に示すように、電源電位波形８１５とグラウンド電位波形８１６が同じように変動するために、電源−グラウンド電位差８１７としては大きく低減される。
しかしながら、プリント配線板上に配置するバイパスコンデンサを用いても、基本的に低減されるのは、電源とグラウンド間のディファレンシャルのノイズである。理想的なグラウンドを確保することが難しい現実では、バイパスコンデンサを用いても、電源とグラウンドの電位が同相で変動するコモンモードノイズによって発生するＥＭＩは抑制できない。
コモンモードノイズは、ディファレンシャルモードノイズと同様に、電源導体、グラウンド導体をアンテナにして、空間に放射され、いわゆるＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁波干渉、放射ノイズ）になる。
コモンモードノイズを低減する手法として、フェライトコアをプリント配線板に取り付けて、コモンモードノイズを熱に変換するものが知られている。
また、２つの導体に発生するコモンモードノイズを低減する手法が、特開２００６−１９１５５１号公報（特許文献２）に開示されている。これは、差動信号伝送における２つの信号導体に対して信号導体間を直列に接続した２つのコンデンサで接続し、さらに２つのコンデンサ同士の接続点とグラウンドを抵抗で接続するセンタータップ終端を行うものである。
特開２００６−２６１４７０号公報 特開２００６−１９１５５１号公報
しかしながら、フェライトコアは所望の周波数帯で効果を得るためには、ある程度の容積が必要になってしまうという課題がある。また、フェライトコアは焼結体であるため、小さく作ることが難しい。またノイズが問題となる複数の箇所に配置しなければならず、コスト上も有効な手段とは言えない。
また、特許文献２に記載の手法は、差動信号に対するコモンモードノイズの低減を目的としたものであり、直流回路における電源とグラウンドの間のコモンモードノイズに対応することはできない。すなわち図１３（ａ）に示した直流回路の場合、コモンモードノイズは、電源配線、グラウンド配線において同一方向に流れることになる。そのため、図１４（ａ）に示すような、センタータップ終端を適応することができない。すなわち、電源とグラウンド間でコモンモードノイズが発生するため、抵抗を介して接続するグラウンドが回路上に存在しない。
このような、電源とグラウンド間で発生するコモンモードノイズは、わずかな電流でも大きなＥＭＩを発生させることが知られている。ゆえに、近年では、ＬＳＩの高速動作のために、電源、グラウンド間のコモンモードノイズによって発生するＥＭＩの低減が重要な課題となってきている。
本発明は、プリント配線板に実装された半導体集積回路の電源、グラウンド間のコモンモードノイズに起因して発生するＥＭＩを安価な構成で低減することのできるプリント回路板を提供することを目的とするものである。
本発明のプリント回路板は、電源端子及びグラウンド端子を有する半導体集積回路が、表面層に前記半導体集積回路の前記電源端子及び前記グラウンド端子にそれぞれ接続される電源パターン及びグラウンドパターンを有するプリント配線板に実装されたプリント回路板において、前記プリント配線板には、前記電源パターン及び前記グラウンドパターンのいずれにも直流的に接続されないプレーン導体が形成されており、前記電源パターンおよび前記グラウンドパターンと前記プレーン導体とは、前記電源パターンおよび前記グラウンドパターンに対してそれぞれの一端が接続された２つのコンデンサと、該２つコンデンサの他端が接続された導体パターンと、一端が前記導体パターンに接続され他端が前記プレーン導体に接続された第１のフィルタとを介して接続されている。
半導体集積回路の電源端子、グラウンド端子から同相で電位変動するコモンモードノイズは、コンデンサ及びフィルタを経てプレーン導体に流れる。これによって、プリント配線板の電源パターンやグラウンドパターンに流れていたコモンモードノイズが低減され、ＥＭＩの発生を抑制することが可能になる。
またプレーン導体の領域は、プリント回路板を鉛直方向から透視した時に、電源端子とグラウンド端子の少なくとも一方と重なる様に配置されている。このため、フィルタから流れ込んだコモンモード電流が出発点たる電源端子またはグラウンド端子までの高周波的なパス、コモンモードノイズを電源プレーン、グラウンドプレーンから引き込むことができる。また、フィルタによってコモンモードノイズを熱に変換し、吸収することが可能である。
本発明を実施するための最良の形態を図面に基づいて説明する。
図１は実施例１によるプリント回路板の模式図である。図２は、図１で示したプリント回路板の主要部を示す平面図であり、半導体集積回路１０２の電源端子１０４と、グラウンド端子１０５の実装部分の詳細を示している。
プリント回路板１０１は、パッケージされた半導体集積回路１０２と多層構成のプリント配線板１０３からなる。ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）パッケージである半導体集積回路１０２は、電源端子１０４と、グラウンド端子１０５と、複数の信号端子１０６とを有している。プリント配線板１０３は、ＦＲ４より形成された多層板であり、その第１層１０３Ａは、グラウンドプレーン１０７を有しているグラウンド層である。第２層１０３Ｂは、基準電位を供給する電源プレーン１０８を有している電源層である。第３層１０３Ｃは、電源プレーン１０８やグラウンドプレーン１０７と直流的に接続されていないプレーン導体１０９を有している配線層である。尚、実施例１のプリント配線板１０３は、第１層１０３Ａ、第２層１０３Ｂ、第３層１０３Ｃの３層から形成されているが、本発明はそれに限られるものではなく、４層以上の多層プリント配線板であってもかまわない。
電源端子１０４は第１層１０３Ａに形成された電源パターン１１０と接続され、グラウンド端子１０５は第１層１０３Ａに形成されたグラウンドパターン１１１と接続されている。電源パターン１１０は電源プレーン１０８とヴィア１１２を介して接続されている。グラウンドパターン１１１はグラウンドプレーン１０７と接続されている。また、電源パターン１１０はコンデンサ１１３を介して導体パターン１１４と接続されている。グラウンドパターン１１１もコンデンサ１１５を介して導体パターン１１４と接続されている。導体パターン１１４は、抵抗やビーズインダクタなどのフィルタ１１６を介してヴィア１１７と接続されており、さらにヴィア１１７はプレーン導体１０９と接続される。第１層１０３Ａには、信号端子１０６に接続される信号パターン１１８も形成されている。
図１に示すプリント回路板１０１では、電源とグラウンドの間のコモンモードノイズは、コンデンサ１１３、１１５、導体パターン１１４、フィルタ１１６（第１のフィルタ）、ヴィア１１７を順に通ってプレーン導体１０９に流れ込む。この際、プリント配線板１０３の第３層１０３Ｃに形成されるプレーン導体１０９は、コモンモードノイズのリファレンスとして考えられる。そのためコモンモードノイズに対するインピーダンスが低くなり、プレーン導体１０９に流れるものである。
なお、プレーン導体１０９をリファレンスプレーンとするためには、プリント回路板１０１を鉛直方向から透視した時に、プレーン導体１０９が電源端子１０４とグラウンド端子１０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体１０９は半導体集積回路１０２の直下にあり、半導体集積回路１０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体１０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
このように、コモンモードノイズがプレーン導体１０９に流れ込むことにより、コモンモードノイズが他の回路基板やケーブルに流れ込むことを抑制し、ＥＭＩの発生を低減するものである。加えて、直列につながれているコンデンサ１１３とコンデンサ１１５は、ディファレンシャルモードノイズにも効果を示す。また、コンデンサ１１３やコンデンサ１１５を並列に複数のコンデンサを並べることにより、コンデンサの自己インダクタンスを低減させ、高周波のノイズ低減効果を増強させることもできる。
尚、プレーン導体１０９に流れ込んだコモンモードノイズは、プレーン導体１０９において重畳する。プレーン導体１０９は、他の回路とは接続されていないため、大きな問題はないが、プレーン導体１０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体１０９重畳するノイズを開放する方法を図３に示す。
図３は、図１に示したプリント回路板に、第２のフィルタ１１９を追加している。第２のフィルタ１１９は第１層１０３Ａに実装され、一端がヴィア１２０を介してプレーン導体１０９に接続されている。また他端は、第１層１０３Ａのグラウンドプレーンに接続されている。プレーン導体１０９に流れ込んだコモンモードノイズは、第２のフィルタ１１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体１０９に重畳することはない。これによりＥＭＩを抑制することができる。
尚、第２のフィルタ１１９としては、抵抗やビーズインダクタが適している。尚、抑制するノイズの周波数が特定されていれば、その周波数に対応した、コンデンサを配置しても良い。また、第２のフィルタ１１９の他端は、第１層１０３Ａのグラウンドプレーンに接続されているが、それに限らず、プリント回路板１０１の、プレーン導体とは独立したグラウンドであればどこと接続してもかまわない。またグラウンドに限らず、同様に電源プレーンと接続されていても良い。
尚、コンデンサ１１３、１１５、フィルタ１１６を使用していない従来のプリント回路板の場合、コモンモードノイズは、電源パターン１１０、グラウンドパターン１１１を介して、グラウンドプレーン１０７と電源プレーン１０８に流れ込む。一般にコモンモードノイズ（電流）のリターン電流は、大地を通ると考えられている。そのため大地をリファレンスとしたコモンモードの回路を考えると、電源プレーン１０８、グラウンドプレーン１０７よりなる信号導体はインピーダンスが非常に高いと考えられる。そのため、グラウンドプレーン１０７と電源プレーン１０８をアンテナとしてＥＭＩを発生させることとなる。また、プリント回路板に接続されるケーブルをアンテナにして、ＥＭＩを発生させることとなる。
図４は、実施例２によるプリント回路板の主要部を示す模式図である。
プリント回路板２０１は、半導体集積回路２０２と多層のプリント配線板２０３からなる。ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）パッケージである半導体集積回路２０２は、電源用はんだボール２０４、グラウンド用はんだボール２０５及び複数の信号用はんだボール２０６を有する。プリント配線板２０３は、ＦＲ４よりなる４層板であり、第１層２０３Ａは、グラウンドプレーン２０７を有する。第２層２０３Ｂは、基準電位を供給する電源プレーン２０８を有する。第３層２０３Ｃは、電源プレーン２０８やグラウンドプレーン１０７と直流的に接続されていないプレーン導体２０９を有する。第４層２０３Ｄは、プリント配線板２０３の裏面であり、各種電子部品が実装される。
プレーン導体２０９の領域は、プリント回路板２０１を鉛直方向から透視した時に、プレーン導体２０９が電源端子２０４とグラウンド端子２０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体２０９は半導体集積回路２０２の直下にあり、半導体集積回路２０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体２０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
電源用はんだボール２０４はプリント配線板２０３上の電源パターン２１０と接続され、グラウンド用はんだボール２０５はプリント配線板２０３上のグラウンドパターン２１１と接続されている。電源パターン２１０はヴィア２１２によって第２層２０３Ｂと接続され、第４層２０３Ｄまで引き出されている。グラウンドパターン２１１は第１層２０３Ａのグラウンドプレーン２０７と接続され、近傍でヴィア２１７によって第４層２０３Ｄまで引き出されている。第４層２０３Ｄでは、ヴィア２１２はコンデンサ２１３を介して、ヴィア２１７はコンデンサ２１５を介して、それぞれ第１の導体パターン２１４と接続している。第１の導体パターン２１４は第２の導体パターン２１９とチップ抵抗２１６を介して接続されている。第２の導体パターン２１９はヴィア２２０によって第３層２０３Ｃのプレーン導体２０９と接続されている。
電源用はんだボール２０４及びグラウンド用はんだボール２０５から発生するコモンモードノイズは、ヴィア２１２、２１７、第４層２０３Ｄのコンデンサ２１３、２１５、第１の導体パターン２１４に流れる。さらに第１の導体パターン２１４からチップ抵抗２１６を介して第２の導体パターン２１９に、さらにヴィア２２０を介して第３層２０３Ｃのプレーン導体２０９に流れ込む。このときチップ抵抗２１６は実施例１のフィルタ１１６と同様にコモンモードノイズをプレーン導体に引き込むためのパスとなる。グラウンドプレーン２０７の大地に対するコモンモードインピーダンスは一般に１５０Ω程度といわれている。プレーン導体２０９へのパスは、それよりもインピーダンスが低くないとコモンモードノイズが流れ込まないので、そのためチップ抵抗２１６の値は少なくとも１５０Ω以下が望ましい。このようにしてフィルタよりも安価な構成でＥＭＩ低減を達成し得る。
プレーン導体２０９に流れ込んだコモンモードノイズは、プレーン導体２０９において重畳する。プレーン導体２０９は、他の回路とは接続されていないため、大きな問題はないが、プレーン導体２０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体２０９重畳するノイズを開放する方法を図５に示す。
図５は、図４に示したプリント回路板に、第２のフィルタ２１９を追加している。第２のフィルタ２１９は第１層２０３Ａに実装され、一端がヴィア２２０を介してプレーン導体２０９に接続されている。また他端は、第１層２０３Ａのグラウンドプレーンに接続されている。プレーン導体２０９に流れ込んだコモンモードノイズは、第２のフィルタ２１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体２０９に重畳することはない。これによりＥＭＩを抑制することができる。
尚、第２のフィルタ２１９としては、抵抗やビーズインダクタが適している。尚、抑制するノイズの周波数が特定されていれば、その周波数に対応した、コンデンサを配置しても良い。また、第２のフィルタ２１９の他端は、第１層２０３Ａのグラウンドプレーンに接続されているが、それに限らず、プリント回路板１０１の、プレーン導体とは独立したグラウンドであればどこと接続してもかまわない。またグラウンドに限らず、同様に電源プレーンと接続されていても良い。
図６は、実施例３によるプリント回路板を示す斜視図である。また図７は、実施例３におけるＥＭＩ低減効果を表すグラフを示す。
プリント回路板３０１は、半導体集積回路３０２と第１のプリント配線板３０３と第２のプリント配線板３０４からなる。半導体集積回路３０２と第１のプリント配線板３０３はボンディングワイヤ３０５によって電気的、物理的に接続されており、樹脂モールド３０６によって被覆されている。第１のプリント配線板３０３と第２のプリント配線板３０４は、電源用及びグラウンド用はんだボール３１９、３２１で接続されている。
半導体集積回路３０２の電源と第１のプリント配線板３０３の電源パターン３０９が電源用ボンディングワイヤ３０７で接続されている。また、半導体集積回路３０２のグラウンドと第１のプリント配線板３０３のグラウンドパターン３１０がグラウンド用ボンディングワイヤ３０８で接続されている。電源パターン３０９と第１の導体パターン３１１がコンデンサ３１２で接続されている。グラウンドパターン３１０と第１の導体パターン３１１はコンデンサ３１３で接続されている。第１の導体パターン３１１と第２の導体パターン３１４はコンデンサ（チップコンデンサ）３１５で接続され、第２の導体パターン３１４からヴィア３１６で第１のプリント配線板３０３のプレーン導体３１７に接続している。
プレーン導体３１７は、第１のプリント配線板３０３の電源パターン３０９、及びグラウンドパターン３１０とは直流的な導通はとられていない。電源パターン３０９はヴィア３１８で電源用はんだボール３１９と導通をとり、第２のプリント配線板３０４の電源導体と接続している。また、グラウンドパターン３１０はヴィア３２０でグラウンド用はんだボール３２１と導通をとり、第２のプリント配線板３０４のグラウンド導体と接続している。
半導体集積回路３０２の電源、グラウンドから発生するコモンモードノイズが、ボンディングワイヤ３０７、３０８を介して第１のプリント配線板３０３の電源パターン３０９、グラウンドパターン３１０に流れ込む。さらにコンデンサ３１２、３１３、第１の導体パターン３１１、コンデンサ３１５、第２のパターン導体３１４、ヴィア３１６を介してプレーン導体３１７にコモンモードノイズが流れ込む。これにより第２のプリント配線板３０４に流れるコモンモードノイズが相対的に低減されるため、第２のプリント配線板３０４がアンテナとなってＥＭＩが発生することを抑制することができる。
ここで、コンデンサ３１２、３１３は電源−グラウンド間のディファレンシャルモードノイズ対策としても作用するため、容量値は０．１μＦ以上の大きな容量をつけることが望ましい。また、本実施例では、実施例１、２のフィルタ１１６、２１６に替えて、コンデンサ３１５を使用している。コンデンサは一般的に、図５に示すような自己共振周波数を有している。抑制するＥＭＩのピーク周波数と、この自己共振周波数がほぼ一致するようにコンデンサ４０５を選定することで、特定周波数のノイズを選択的に低減する対策が可能になる。
このように、フィルタがコンデンサであれば、コンデンサの自己共振周波数を用いて、プレーン導体に引き込みたいコモンモードノイズを選択することが可能である。
図８は、実施例４によるプリント回路板を示す模式図であり、図９は、図８で示したプリント回路板の主要部を示す平面図であり、図８で示す半導体集積回路４０２の電源端子４０４と、グラウンド端子４０５の実装部分の詳細を示している。
プリント回路板４０１は、半導体集積回路４０２と多層プリント配線板４０３からなる。ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）パッケージである半導体集積回路４０２は、電源端子４０４、グラウンド端子４０５及び複数の信号端子４０６を有している。プリント配線板４０３は、ＦＲ４よりなる多層板である。第１層４０３Ａは、信号パターン４１８や、グラウンドプレーン４０７を有している。第２層４０３Ｂは、基準電位を供給する電源プレーン４０８を有している。第３層４０３Ｃは、電源プレーン４０８やグラウンドプレーン４０７と直流的に接続されていないプレーン導体４０９と、グラウンド導体を有している。
電源端子４０４はプリント配線板４０３上の電源パターン４１０と接続され、グラウンド端子４０５はプリント配線板４０３上のグラウンドパターン４１１と接続されている。電源パターン４１０は電源プレーン４０８とヴィア４１２を介して接続されている。グラウンドパターン４１１はグラウンドプレーン４０７と接続されている。また電源パターン４１０はコンデンサ４１３を介して導体パターン４１４と接続されている。グラウンドパターン４１１もまたコンデンサ４１５を介して導体パターン４１４と接続されている。導体パターン４１４はヴィア４１７を介して、プレーン導体４０９と接続されている。
本実施例においては、プレーン導体４０９は、コンデンサ４１３を介して電源パターン４１０と、コンデンサ４１５を介してグラウンドパターン４１１と接続されている。すなわち、図１に示したフィルタ１１６、図４に示したチップ抵抗２１６、図６に示したコンデンサ３１５を使用する事無く、ヴィア４１４とコンデンサ４１３、４１５が直接接続されている。
プレーン導体４０９は、流れ込んだコモンモードノイズが重畳している。しかしながら、プレーン導体４０９は、他の回路とは独立した配置となっており、ＥＭＩが発生することはない。本実施例では、このように簡便な形態で、アンテナとなり得るプリント配線板４０３の電源プレーン４０８やグラウンドプレーン４０７に流れるコモンモードノイズが相対的に低減され、ＥＭＩの発生を抑制することができる。
尚、プレーン導体４０９において重畳するコモンモードノイズは、プレーン導体１０９は、他の回路とは接続されていないため、大きな問題とはならない。ただし、プレーン導体４０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体４０９重畳するノイズを開放する方法を図１０に示す。
図１０は、図８に示したプリント回路板に、第２のフィルタ４１９を追加している。第２のフィルタ４１９は第１層４０３Ａに実装され、一端がヴィア４２０を介してプレーン導体４０９に接続されている。また他端は、第１層４０３Ａのグラウンドプレーンに接続されている。プレーン導体４０９に流れ込んだコモンモードノイズは、第２のフィルタ４１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体４０９に重畳することはない。これによりＥＭＩを抑制することができる。
尚、第２のフィルタ４１９としては、抵抗やビーズインダクタが適している。尚、抑制するノイズの周波数が特定されていれば、その周波数に対応した、コンデンサを配置しても良い。また、第２のフィルタ４１９の他端は、第１層４０３Ａのグラウンドプレーンに接続されているが、それに限らず、プリント回路板１０１の、プレーン導体とは独立したグラウンドであればどこと接続してもかまわない。またグラウンドに限らず、同様に電源プレーンと接続されていても良い。
尚、プレーン導体４０９の領域は、プリント回路板４０１を鉛直方向から透視した時に、プレーン導体４０９が電源端子４０４とグラウンド端子４０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体４０９は半導体集積回路４０２の直下にあり、半導体集積回路４０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体４０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
図１１は、実施例５によるプリント回路板の主要部を示す斜視図である。
プリント回路板６０１は、パッケージされた半導体集積回路６０２と多層プリント配線板６０３からなる。ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）パッケージされた半導体集積回路６０２は、電源端子６０４及びグラウンド端子６０５を有している。プリント配線板６０３は、ＦＲ４よりなる多層板である。第１層６０３Ａは、グラウンドプレーン６０７を有している。第２層６０３Ｂは、基準電位を供給する電源プレーン６０８を有している。第３層６０３Ｃは、電源プレーン６０８やグラウンドプレーン６０７と直流的に接続されていないプレーン導体６０９を有している。
電源端子６０４はプリント配線板６０３上の電源パターン６１０と接続されている。グラウンド端子６０５はプリント配線板６０３上のグラウンドパターン６１１と接続されている。電源パターン６１０は電源プレーン６０８とヴィア６１２を介して接続している。また電源パターン６１０の近傍で、電源とグラウンド間を結ぶコンデンサ６１３が配置されている。
尚、プレーン導体６０９の領域は、プリント回路板６０１を鉛直方向から透視した時に、プレーン導体６０９が電源端子６０４とグラウンド端子６０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体６０９は半導体集積回路６０２の直下にあり、半導体集積回路６０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体６０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
コモンモードノイズは、大地面がリターン経路となるために、ループが非常に大きくなる。つまり、大地面を流れるコモンモードノイズのリターン電流との打ち消し効果が低いために大きなＥＭＩの発生要因となってしまう。しかしながら、プレーン導体６０９を配置することで、大地面よりも大幅にループの小さいコモンモードノイズに対するリターン経路となり、ＥＭＩ低減効果を示すと考えられる。これによりコンデンサやフィルタを用いることなく、電源、グラウンド導体から発生するコモンモードノイズに起因して発生するＥＭＩを抑制する効果をしめす。
プレーン導体６０９が、電源パターン６１０、グラウンドパターン６１１を流れるコモンモードノイズの帰路として作用するため、大地を帰路とするのに比べて、コモンモードノイズのループ経路を短くできるためＥＭＩを低減することができる。
そして、プレーン導体６０９を半導体集積回路６０２の外形寸法に重なるように配置することで、プレーン導体６０９に流れるコモンモードノイズがその発生源である半導体集積回路６０２へ戻るための容量結合を強化することができる。その結果、プレーン導体６０９のコモンモードノイズインピーダンスが低下して、プレーン導体６０９に流れるコモンモードノイズが増加し、相対的に電源プレーン、グラウンドプレーンに流れるコモンモードノイズが低減し、ＥＭＩの発生が抑制される。
尚、プレーン導体４０９において重畳するコモンモードノイズは、プレーン導体１０９は、他の回路とは接続されていないため、大きな問題とはならない。ただし、プレーン導体４０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体４０９重畳するノイズを開放する方法を図１２に示す。
図１２は、図１１に示したプリント回路板に、第２のフィルタ４１９を追加している。第２のフィルタ４１９は第１層４０３Ａに実装され、一端がヴィア４２０を介してプレーン導体４０９に接続されている。また他端は、第１層４０３Ａのグラウンドプレーンに接続されている。プレーン導体４０９に流れ込んだコモンモードノイズは、第２のフィルタ４１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体４０９に重畳することはない。これによりＥＭＩを抑制することができる。
実施例１におけるプリント回路板の模式図 実施例１におけるプリント回路板の主要部の平面図 実施例１におけるプリント回路板の他の形態を示す模式図 実施例２におけるプリント回路板の模式図 実施例２におけるプリント回路板の他の形態を示す模式図 実施例３におけるプリント回路板の斜視図 実施例３におけるプリント回路板のＥＭＩ低減効を示すグラフ 実施例４におけるプリント回路板の模式図 実施例４におけるプリント回路板の主要部の平面図 実施例４におけるプリント回路板の他の形態を示す模式図 実施例５におけるプリント回路板の模式図 実施例５におけるプリント回路板の他の形態を示す模式図 従来例のインバータ回路の構成を示す回路図とグラフ 従来例のインバータ回路の構成を示す回路図とグラフ
符号の説明
１０１、２０１、３０１、４０１、６０１ プリント回路板
１０２、２０２、３０２、４０２、６０２ 半導体集積回路
１０３、２０３、３０３、３０４、４０３、６０３ 多層プリント配線板
１０４、４０４、６０４ 電源端子
１０５、４０５、６０５ グラウンド端子
１０６、４０６、６０６ 信号端子
１０７、２０７、４０７、６０７ グラウンドプレーン
１０８、２０８、４０８、５６０８ 電源プレーン
１０９、２０９、３１７、４０９、６０９ プレーン導体
１１０、２１０、３０９、４１０、６１０ 電源パターン
１１１、３１０、２１１、４１１、６１１ グラウンドパターン
１１３、１１５、２１３、２１５、３１２、３１３、３１５、４１３、４１５、６１３ コンデンサ
１１４、２１４、２１９、３１４、４１４、６１４ 導体パターン
１１６、１１９、２１９、４１９、６１９ フィルタ
２０４、３１９ 電源用はんだボール
２０５、３２１ グラウンド用はんだボール
２０６ 信号用はんだボール
２１６ チップ抵抗

Claims (9)

  1. 電源端子及びグラウンド端子を有する半導体集積回路が、表面層に前記半導体集積回路の前記電源端子及び前記グラウンド端子にそれぞれ接続される電源パターン及びグラウンドパターンを有するプリント配線板に実装されたプリント回路板において、
    前記プリント配線板には、前記電源パターン及び前記グラウンドパターンのいずれにも直流的に接続されないプレーン導体が形成されており、前記電源パターンおよび前記グラウンドパターンと前記プレーン導体とは、前記電源パターンおよび前記グラウンドパターンに対してそれぞれの一端が接続された２つのコンデンサと、該２つコンデンサの他端が接続された導体パターンと、一端が前記導体パターンに接続され他端が前記プレーン導体に接続された第１のフィルタとを介して接続されていることを特徴とするプリント回路板。
  2. 前記プリント配線板は多層板であり、前記プレーン導体は前記表面層とは異なる層に形成されており、前記プリント回路板を鉛直方向から透視した時に、前記電源端子とグラウンド端子の少なくとも一方と重なる様に配置されていることを特徴とする請求項１に記載のプリント回路板。
  3. 前記プレーン導体は、前記半導体集積回路の直下に配置されており、半導体集積回路の外形よりも大きいサイズであることを特徴とする請求項２に記載のプリント回路板。
  4. 前記第１のフィルタがチップ抵抗であることを特徴とする請求項１記載のプリント回路板。
  5. 前記第１のフィルタがチップコンデンサであることを特徴とする請求項１記載のプリント回路板。
  6. 電源端子及びグラウンド端子を有する半導体集積回路が、表面層に前記半導体集積回路の前記電源端子に接続される電源パターンと、前記グラウンド端子に接続されるグラウンドパターンを有するプリント配線板に実装されたプリント回路板において、
    前記プリント配線板には、前記電源パターン及び前記グラウンドパターンのいずれにも直流的に接続されないプレーン導体が形成されており、前記電源パターンおよび前記グラウンドパターンと前記プレーン導体とは、前記電源パターンおよび前記グラウンドパターンに対してそれぞれ一端が接続された２つのコンデンサと、該コンデンサの他端が接続された１つのヴィアとを介して接続されていることを特徴とするプリント回路板。
  7. 前記プリント配線板は多層板であり、前記プレーン導体は前記表面層とは異なる層に形成されており、前記プレーン導体は、第２のフィルタを介して、前記グラウンド層もしくは電源層と接続されていることを特徴とする請求項１または６のいずれかに記載のプリント回路板。
  8. 前記第２のフィルタがチップ抵抗であることを特徴とする請求項７記載のプリント回路板。
  9. 前記第２のフィルタがチップコンデンサであることを特徴とする請求項７記載のプリント回路板。
JP2008118808A 2007-06-19 2008-04-30 プリント回路板 Expired - Fee Related JP5354949B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008118808A JP5354949B2 (ja) 2007-06-19 2008-04-30 プリント回路板
KR1020097022886A KR101106434B1 (ko) 2007-06-19 2008-06-04 프린트 회로판
EP08765405.9A EP2160931B1 (en) 2007-06-19 2008-06-04 Printed circuit board
CN2008800056724A CN101617570B (zh) 2007-06-19 2008-06-04 印刷电路板
PCT/JP2008/060625 WO2008156014A1 (en) 2007-06-19 2008-06-04 Printed circuit board
US12/522,100 US8174843B2 (en) 2007-06-19 2008-06-04 Printed circuit board
US13/398,784 US9220165B2 (en) 2007-06-19 2012-02-16 Printed circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007160907 2007-06-19
JP2007160907 2007-06-19
JP2008118808A JP5354949B2 (ja) 2007-06-19 2008-04-30 プリント回路板

Publications (2)

Publication Number Publication Date
JP2009027140A JP2009027140A (ja) 2009-02-05
JP5354949B2 true JP5354949B2 (ja) 2013-11-27

Family

ID=39720193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118808A Expired - Fee Related JP5354949B2 (ja) 2007-06-19 2008-04-30 プリント回路板

Country Status (6)

Country Link
US (2) US8174843B2 (ja)
EP (1) EP2160931B1 (ja)
JP (1) JP5354949B2 (ja)
KR (1) KR101106434B1 (ja)
CN (1) CN101617570B (ja)
WO (1) WO2008156014A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183042A (ja) * 2009-02-09 2010-08-19 Sony Corp 配線基板
JP4751469B2 (ja) * 2009-12-04 2011-08-17 株式会社東芝 電子機器
JP5240215B2 (ja) * 2010-02-17 2013-07-17 日立電線株式会社 回路基板及びそれを用いた電力変換装置
JP5583081B2 (ja) * 2011-06-13 2014-09-03 三菱電機株式会社 通信用ケーブルのコモンモードインピーダンス安定化治具
JP5904856B2 (ja) * 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板
ITMI20121847A1 (it) * 2012-10-30 2014-05-01 Freescale Semiconductor Inc Piastra a circuito stampato con ridotta emissione di radiazione elettro-magnetica
US9226386B2 (en) * 2012-07-13 2015-12-29 Stmicroelectronics S.R.L. Printed circuit board with reduced emission of electro-magnetic radiation
JP6075834B2 (ja) * 2012-08-16 2017-02-08 キヤノン株式会社 プリント回路板
US9539390B2 (en) 2012-09-06 2017-01-10 Seiko Epson Corporation Medical instrument
JP6098792B2 (ja) * 2012-10-19 2017-03-22 セイコーエプソン株式会社 容量性負荷駆動回路及び液体噴射装置
JP6226552B2 (ja) * 2013-05-09 2017-11-08 キヤノン株式会社 プリント回路板及び電子機器
JP6226600B2 (ja) 2013-07-18 2017-11-08 キヤノン株式会社 プリント回路板
US9185794B1 (en) 2013-07-31 2015-11-10 Juniper Networks, Inc. Apparatus and methods for placement of discrete components on internal printed circuit board layers
WO2015029680A1 (ja) * 2013-09-02 2015-03-05 株式会社村田製作所 アイソレータ
KR102083488B1 (ko) 2013-09-12 2020-03-02 삼성전자 주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
JP6207422B2 (ja) * 2014-02-19 2017-10-04 ルネサスエレクトロニクス株式会社 電子装置
US9967969B2 (en) * 2014-04-21 2018-05-08 Hitachi, Ltd. Multilayer printed circuit board with switching power supply capacitors, broad patterns, and TT-type filter
KR102166882B1 (ko) * 2014-08-06 2020-10-16 엘지이노텍 주식회사 노이즈 필터
CN108463048B (zh) 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
CN108575044B (zh) * 2017-03-13 2023-01-24 富士康(昆山)电脑接插件有限公司 印刷电路板及其组件
JP2019067896A (ja) * 2017-09-29 2019-04-25 日本電産エレシス株式会社 回路基板、および制御装置
CN111064321A (zh) * 2018-10-17 2020-04-24 广东美的白色家电技术创新中心有限公司 电控组件及电器设备
CN110602866B (zh) * 2019-08-01 2021-03-09 苏州浪潮智能科技有限公司 一种减少远端参考电源噪声影响信号质量的方法和系统
CN114448374A (zh) * 2020-11-04 2022-05-06 珠海市海米软件技术有限公司 一种滤波电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068631A (en) * 1990-08-09 1991-11-26 At&T Bell Laboratories Sub power plane to provide EMC filtering for VLSI devices
JP3058121B2 (ja) * 1997-05-19 2000-07-04 日本電気株式会社 プリント基板
JP3610225B2 (ja) * 1998-02-16 2005-01-12 キヤノン株式会社 プリント配線板
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US6870436B2 (en) * 2002-03-11 2005-03-22 Hewlett-Packard Development Company, L.P. Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
JP2003297963A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd 多層回路基板および電子機器
JP4012040B2 (ja) * 2002-10-31 2007-11-21 キヤノン株式会社 センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板
DE102004014439A1 (de) * 2004-03-24 2005-07-07 Siemens Ag Schaltkreis-Anordnung und Schaltkreis-Vorrichtung
JP4273098B2 (ja) 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
US7388449B2 (en) 2004-12-10 2008-06-17 Matsushita Electric Industrial Co., Ltd. Radiation noise suppression circuit for differential transmission line
JP2006261470A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 多層プリント回路基板
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
JP5284194B2 (ja) 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板

Also Published As

Publication number Publication date
EP2160931A1 (en) 2010-03-10
US9220165B2 (en) 2015-12-22
WO2008156014A4 (en) 2009-03-19
CN101617570A (zh) 2009-12-30
KR20090123985A (ko) 2009-12-02
CN101617570B (zh) 2011-04-20
KR101106434B1 (ko) 2012-01-18
JP2009027140A (ja) 2009-02-05
EP2160931B1 (en) 2016-06-01
US20100039784A1 (en) 2010-02-18
US8174843B2 (en) 2012-05-08
WO2008156014A1 (en) 2008-12-24
US20120147580A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5354949B2 (ja) プリント回路板
US7594105B2 (en) Multilayer print circuit board
US7466560B2 (en) Multilayered printed circuit board
JP2877132B2 (ja) 多層プリント基板とその製造方法
KR101385167B1 (ko) 프린트 회로판
JP2004349457A (ja) Ｌｓｉパッケージ
WO2005083786A1 (en) Optimized power delivery to high speed, high pin-count devices
JP2007048879A (ja) 電子装置
JP2007250928A (ja) 多層プリント配線板
JP5190811B2 (ja) 電源モジュール
JP4983906B2 (ja) 電子部品内蔵モジュール
JP6504960B2 (ja) プリント基板
EP2728976B1 (en) Printed circuit board with reduced emission of electro-magnetic radiation
JP6425632B2 (ja) プリント基板
JP2008198761A (ja) 半導体装置
US8786071B2 (en) Wiring pattern having a stub wire
JP3116782B2 (ja) 誘導相殺コンデンサを備えた回路基板
JPH11150343A (ja) ノイズ抑制回路とそのプリント配線板
JP2017108042A (ja) ノイズフィルタ
JP2016178142A (ja) 部品内蔵電源モジュール、部品内蔵モジュール及び部品内蔵モジュールの駆動方法
JP2011138810A (ja) 電子部品内蔵モジュール
KR20060032455A (ko) 이종의 금속층을 구비하는 멀티패스 인쇄회로 기판과 이를구비한 전원 공급 시스템

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R151 Written notification of patent or utility model registration

Ref document number: 5354949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees