DE102004014439A1 - Schaltkreis-Anordnung und Schaltkreis-Vorrichtung - Google Patents

Schaltkreis-Anordnung und Schaltkreis-Vorrichtung Download PDF

Info

Publication number
DE102004014439A1
DE102004014439A1 DE102004014439A DE102004014439A DE102004014439A1 DE 102004014439 A1 DE102004014439 A1 DE 102004014439A1 DE 102004014439 A DE102004014439 A DE 102004014439A DE 102004014439 A DE102004014439 A DE 102004014439A DE 102004014439 A1 DE102004014439 A1 DE 102004014439A1
Authority
DE
Germany
Prior art keywords
circuit
electrically conductive
conductive plate
circuit chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004014439A
Other languages
English (en)
Inventor
Michael Jöster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102004014439A priority Critical patent/DE102004014439A1/de
Publication of DE102004014439A1 publication Critical patent/DE102004014439A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Eine Schaltkreis-Anordnung hat eine Schaltkreis-Vorrichtung und eine Trägervorrichtung. Die Schaltkreis-Vorrichtung (2) hat ein Gehäuse (4), einen integrierten Schaltkreis-Chip (6), der in dem Gehäuse (4) angeordnet ist, und eine elektrisch leitfähige Platte (8), die in dem Gehäuse (4) fluchtend zu dem Schaltkreis-Chip (6) angeordnet ist, und zwar auf der Seite des Schaltkreis-Chips (6), die der Seite des Gehäuses (4) abgewandt ist, die der Trägervorrichtung (1) zugewandt ist. Die Trägervorrichtung (1) weist eine Metallfläche (18) auf, die fluchtend zu dem Schaltkreis-Chip (6) ausgebildet ist. Die elektrisch leitfähige Platte (8) ist elektrisch leitend mit der Metallfläche (18) gekoppelt.

Description

  • Die Erfindung betrifft eine Schaltkreis-Anordnung und eine Schaltkreis-Vorrichtung.
  • Bekannte Schaltkreis-Anordnungen haben eine Trägervorrichtung, in der Leiterbahnen ausgebildet sind und auf der eine oder mehrere Schaltkreis-Vorrichtungen und gegebenenfalls andere elektrische Bauelemente wie Kondensatoren und Widerstände angeordnet sind. Schaltkreis-Vorrichtungen, die häufig auch als IC's bezeichnet werden, haben regelmäßig ein Gehäuse und einen integrierten Schaltkreis-Chip, der in dem Gehäuse angeordnet ist. Ferner sind aus dem Gehäuse der Schaltkreis-Vorrichtung Pins nach außen geführt, die elektrisch leitend sind und mittels derer der Schaltkreis-Chip elektrisch leitend mit Leiterbahnen auf der Trägervorrichtung koppelbar ist. Derartige Schaltkreis-Vorrichtungen, die beispielsweise als Mikrocontroller ausgebildet sind, koppeln elektrische und magnetische Felder aus dem integrierten Schaltkreis-Chip in die Umgebung aus, insbesondere hin zu Leiterbahnen und Schleifen auf der Trägervorrichtung sowie in Metallteile eines gegebenenfalls die Trägervorrichtung und die Schaltkreis-Vorrichtung umgebenden Gehäuses. Dadurch können sogenannte EMV-Störungen entstehen, die gegebenenfalls zu Fehlfunktionen der Schaltkreis-Anordnung führen können. EMV-Störungen sind in diesen Fällen auch in einer weiteren Umgebung des Schaltkreis-Chips möglich, wenn keine oder nur eine teilweise Gehäuseschirmung des die Trägervorrichtung umgebenden Gehäuses vorliegt.
  • Darüber hinaus wird auch der integrierte Schaltkreis-Chip in seiner Funktion gegebenenfalls beeinflusst, wenn elektrische und magnetische Feldlinien diesen durchdringen. Dies ist insbesondere kritisch, wenn auf dem integrierten Schaltkreis-Chip analoge Schaltkreise integriert sind. Die elektrischen Feldlinien können entstehen durch Potentialunterschiede auf dem integrierten Schaltkreis-Chip und der näheren Umgebung. Diese elektrischen Feldlinien bilden sich über dem integrierten Schaltkreis-Chip in dem Raum aus. Die magnetischen Feldlinien umschließen Ströme, die auf dem integrierten Schaltkreis-Chip fließen und bilden sich im metallfreien Raum um den integrierten Schaltkreis-Chip aus. Die magnetischen Feldlinien können Störströme in anderen Leiterbahnen, insbesondere Leiterbahnschleifen hervorrufen.
    •
  • Die Aufgabe der Erfindung ist es, Schaltkreis-Vorrichtung und eine Schaltkreis-Anordnung zu schaffen, die einfach sind und gleichzeitig eine hohe EMV-Sicherheit gewährleisten.
  • Die Aufgabe wird gelöst durch die Merkmale der unabhängigen Patentansprüche. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die Erfindung zeichnet sich aus durch eine Schaltkreis-Vorrichtung mit einem Gehäuse, einem integrierten Schaltkreis-Chip, der in dem Gehäuse angeordnet ist, und einer elektrisch leitfähigen Platte, die in dem Gehäuse fluchtend zu dem Schaltkreis-Chip angeordnet ist und zwar auf der Seite des Schaltkreis-Chips, die der Seite des Gehäuses abgewandt ist, die dazu vorgesehen ist, einer Trägervorrichtung zugewandt zu sein, wenn die Schaltkreis-Vorrichtung auf der Trägervorrichtung montiert ist. Die Schaltkreis-Vorrichtung ist so ausgebildet, dass die elektrisch leitfähige Platte elekt risch leitend mit einer Metallfläche auf der Trägervorrichtung koppelbar ist. Die Metallfläche ist dann fluchtend zu dem Schaltkreis-Chip ausgebildet, wenn die Schaltkreis-Vorrichtung auf der Trägervorrichtung montiert ist.
  • Gemäß eines weiteren Aspekts zeichnet sich die Erfindung aus durch eine Schaltkreis-Anordnung mit der Trägervorrichtung und der Schaltkreis-Vorrichtung, die auf der Trägervorrichtung montiert ist.
  • Durch die elektrisch leitfähige Platte und die Metallfläche auf der Trägervorrichtung, die miteinander elektrisch leitend gekoppelt sind, ist eine einfache aber wirkungsvolle Abschirmung des integrierten Schaltkreis-Chips gewährleistet. So kann auf andere aufwendige Entstörmaßnahmen weitgehend verzichtet werden.
  • Darüber hinaus kann es so aus EMV-Gründen gegebenenfalls nicht notwendig sein, ein die Schaltkreis-Anordnung gegebenenfalls umgebendes Gehäuse aus Metall auszubilden. So kann stattdessen gegebenenfalls ein kostengünstigeres Kunststoffgehäuse eingesetzt werden. Durch die elektrisch leitfähige Platte und die Metallfläche auf der Trägervorrichtung ist der integrierte Schaltkreis-Chip in Form einer "Sandwich"-Anordnung zwischen der Platte und der Metallfläche angeordnet.
  • Gemäß einer vorteilhaften Ausgestaltung der Erfindung hat die elektrisch leitfähige Platte mindestens die gleichen Ausmaße, wie die größte Oberfläche des Schaltkreis-Chips. Dadurch können einfach eine sehr gute Abschirmung des Schaltkreis-Chips gewährleistet werden.
  • Besonders einfach kann die Platte als Teil eines Stanzgitters ausgebildet sein. Derartige Stanzgitter werden regelmäßig für Schaltkreis-Vorrichtungen zum Ausbilden von Pins, die aus dem Gehäuse herausgeführt werden und elektrisch leitend mit entsprechenden Eingängen auf dem Schaltkreis-Chip gekoppelt sind, und zur elektrischen Kontaktierung von Leiterbahnen auf der Trägervorrichtung vorgesehen.
  • Ferner ist es vorteilhaft, wenn der Schaltkreis-Chip an der elektrisch leitfähigen Platte befestigt ist. Auf diese Weise kann der in der Regel spröde integrierte Schaltkreis-Chip mechanisch stabilisiert werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung sind mehrere Pins vorgesehen, die elektrisch leitend mit der elektrisch leitfähigen Platte gekoppelt sind. Je mehr Pins mit der elektrisch leitenden Platte gekoppelt sind, die dann ebenfalls elektrisch leitend mit der Metallfläche auf der Trägervorrichtung gekoppelt sind, und je gleichmäßiger sie den Zwischenraum zwischen der elektrisch leitfähigen Platte und der Metallfläche umgeben, desto besser ist die Abschirmung des Schaltkreis-Chips vor elektromagnetischen Feldern.
  • Die Abschirmwirkung ist weiter verbessert, wenn die Pins, die elektrisch leitend mit der elektrisch leitfähigen Platte verbunden sind, niederimpedant mit der Platte gekoppelt sind. Dies kann z.B. zum einfach durch entsprechende Leiterbahnen mit einem möglichst großen Querschnitt erreicht werden, die möglichst kurz ausgebildet sind.
  • Die Abschirmung des Schaltkreis-Chips für elektromagnetische Feldern ist besonders wirksam, wenn die Metallfläche auf der Trägervorrichtung mindestens die gleichen Ausmaße hat, wie die größte Oberfläche des Schaltkreis-Chips.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung ist mindestens ein Stützkondensator auf der Trägervorrichtung angeordnet, der mit seiner ersten Elektrode über eine erste Leiterbahn mit einem Bezugspotential der Trägervorrichtung gekoppelt ist und über eine zweite Leiterbahn mit einem der Pins, die elektrisch leitend mit der elektrisch leitfähigen Platte verbunden sind, gekoppelt ist und der mit seiner zweiten Elektrode über eine dritte Leiterbahn mit einem Versorgungsspannungspotential der Trägervorrichtung gekoppelt ist und über eine vierte Leiterbahn mit einem Pin der Schaltkreis-Vorrichtung elektrisch leitend verbunden ist, wobei die zweite und vierte Leiterbahn breiter und kürzer als die erste und dritte Leiterbahn dimensioniert sind. Auf diese Weise ist gewährleistet, dass die zweiten und vierten Leiterbahnen niederimpedant zu dem Stützkondensator geführt sind. Verschiebungsströme, die sich durch elektrische Feldlinien hin zu der elektrisch leitfähigen Platte und der Metallfläche bilden, insbesondere wenn auf dem integrierten Schaltkreis-Chip eine Digital-Schaltungs-Anordnung realisiert ist, treten auf, wenn Gatter mit einer hohen Frequenz schalten. Durch die Stützkondensatoren werden dann entsprechend gerichtete Verschiebungsströme aufgebracht und aufgrund der durch die Geometrie der zweiten und vierten Leiterbahnen geringen Induktivität dieser können auch sehr hochfrequente Ströme fließen.
  • Eine Spannungsquelle, die über die ersten und dritten Leiterbahnen mit dem Stützkondensator gekoppelt ist, ist auf diese Weise wirkungsvoll vor sich im Bereich der Schaltkreis-Vorrichtung ergegebenden Potentialunterschieden geschützt.
    •
  • Ausführungsbeispiele der Erfindung sind im Folgenden anhand der schematischen Figuren erläutert. Es zeigen:
  • 1 eine Schaltkreis-Anordnung mit einer Schaltkreis-Vorrichtung und
  • 2 die Schaltkreis-Anordnung in einer Schnittdarstellung.
  • Elemente gleicher Konstruktion oder Funktion sind figurenübergreifend mit den gleichen Bezugszeichen gekennzeichnet.
  • Eine Schaltkreis-Anordnung hat eine Trägervorrichtung 1. Die Trägervorrichtung 1 kann beispielsweise eine Platine sein, auf der Leiterbahnen ausgebildet sind und mindestens eine Schaltkreis-Vorrichtung 2 und gegebenenfalls elektrische Bauelemente, wie z.B. Kondensatoren oder Widerstände angeordnet sind. Die Trägervorrichtung 1 kann jedoch auch z.B. ein Keramiksubstrat mit entsprechend eingebrachten Leiterbahnen sein. Sie kann jedoch auch beliebig auf andere Art und Weise ausgebildet sein, solange sie geeignet ist zur Aufnahme von Leiterbahnen und zum Befestigen der Schaltkreis-Vorrichtung.
  • Die elektrische Schaltkreis-Vorrichtung, die auch als IC bezeichnet werden kann, hat ein Gehäuse 4, in dem ein integrierter Schaltkreis-Chip 6 angeordnet ist. Das Gehäuse ist bevorzugt aus Kunststoff ausgebildet und ist bevorzugt durch einen Spritzvorgang um den integrierten Schaltkreis-Chip 6 gebildet. Der integrierte Schaltkreis-Chip ist bevorzugt ein Siliziumchip mit entsprechenden Schaltungsstrukturen. Er kann sowohl analoge Schaltungsstrukturen als auch digitale Schaltungsstrukturen aufweisen. Er kann insbesondere als Mikrocontroller ausgebildet sein.
  • Pins 10–17 sind von dem Inneren des Gehäuses 4 der Schaltkreis-Vorrichtung 2 nach außen geführt und so gebogen, dass die Schaltkreis-Vorrichtung 2 mit den Pins 10–17 mit der Trägervorrichtung 1 zur Anlage kommt. Bevorzugt sind die Pins 10–17 mit der Trägervorrichtung 11 verlötet.
  • In dem Gehäuse 4 ist eine elektrisch leitfähige Platte 8, die aus einem metallischen Werkstoff besteht, fluchtend zu dem Schaltkreis-Chip 6 angeordnet und zwar auf der Seite des Schaltkreis-Chips, die der Seite des Gehäuses 4 abgewandt ist, die der Trägervorrichtung 1 zugewandt ist.
  • Auf der Trägervorrichtung 1 ist eine Metallfläche 18 ausgebildet, die ebenfalls fluchtend zu dem integrierten Schaltkreis-Chip 6 angeordnet ist. Mittels der Pins 10, 15, 16, 17 und entsprechender Leiterbahnen sind die elektrisch leitfähige Platte 6 und die Metallfläche 18 elektrisch leitend miteinander gekoppelt. Sie bilden so insbesondere auch im Zusammenwirken mit den Pins 10, 15, 16, 17 einen Faraday'schen Käfig, der den integrierten Schaltkreis-Chip 6 umgibt und so zum einen die Ausbreitung elektromagnetischer Felder von dem integrierten Schaltkreis-Chip 6 nach außerhalb des Faradeyschen Käfigs verhindert und andererseits auch sicherstellt, dass elektromagnetische Felder weitgehend von dem integrierten Schaltkreis-Chip 6 abgeschirmt werden.
  • Die Schirmwirkung kann auch dadurch noch verbessert werden, wenn gegebenenfalls weitere Pins die elektrisch leitfähige Platte 8 mit der Metallfläche 18 elektrisch leitend koppeln. Dabei ist es besonders vorteilhaft, wenn die Pins 10,15,16,17 möglichst gleichmäßig um das Gehäuse herum verteilt angeordnet sind. Die Metallfläche 18 hat eine Ausdehnung, die min destens der entsprechend dazu parallelen Ausdehnung des integrierten Schaltkreis-Chips 6 entspricht. Das gleiche gilt für die elektrisch leitfähige Platte 8. Die elektrisch leitfähige Platte 8 ist bevorzugt Teil eines Stanzgitters. Auf diese Weise kann die elektrisch leitfähige Platte 8 besonders kostengünstig in das Gehäuse 6 integriert werden. Die Pins 10–17 und gegebenenfalls entsprechend in dem Gehäuse ausgebildete Leiterbahnen sind ebenfalls bevorzugt aus dem Stanzgitter hergestellt. Bevorzugt ist der integrierte Schaltkreis-Chip 6 fixiert an der elektrisch leitfähigen Platte 8. Die Pins 10, 15, 16, 17 sind niederimpedant mit sowohl der elektrisch leitfähigen Platte 8 als auch der Metallfläche 18 elektrisch leitend gekoppelt. Die elektrisch leitfähige Platte 8 und die Metallfläche 18 können elektrisch entkoppelt sein von einem Bezugspotential GND der Trägervorrichtung. In diesem Fall bilden sie ein sogenanntes schwebendes Potential.
  • Bevorzugt sind die elektrisch leitfähige Platte 8 und die Metallfläche 18 jedoch elektrisch leitend mit einem Bezugspotential GND der Trägervorrichtung 1 elektrisch leitend gekoppelt. So ist z.B. der Pin 10 mit einer zweiten Leiterbahn 24 mit einer ersten Elektrode eines Stützkondensators 20 elektrisch leitend verbunden. Ferner ist die erste Elektrode des Stützkondensators 20 über eine erste Leitung 22 mit dem Bezugspotential GND der Trägervorrichtung 1 elektrisch leitend verbunden. Über eine vierte Leiterbahn 28 ist ein Pin 11 mit einer zweiten Elektrode des Stützkondensators 20 elektrisch leitend gekoppelt. Die zweite Elektrode des Stützkondensators 20 ist ferner über eine dritte Leiterbahn 26 mit einem Versorgungsspannungspotential VDD einer Spannungsversorgung der Trägervorrichtung 1 elektrisch leitend gekoppelt.
  • Die zweite und vierte Leiterbahn 24, 28 haben einen größeren querschnitt und sind bevorzugt kürzer ausgebildet als die erste und dritte Leiterbahn 22, 26. Auf diese Weise werden Verschiebungsströme nahezu vollständig von dem Stützkondensator 20 zur Verfügung gestellt und somit eine Destabilisierung des Versorgungsspannungspotentials VDD an der Spannungsquelle einfach und zuverlässig vermieden.

Claims (14)

  1. Schaltkreis-Anordnung mit einer Schaltkreis-Vorrichtung (2) und einer Trägervorrichtung (1), – wobei die Schaltkreis-Vorrichtung (2) aufweist ein Gehäuse (4), einen integrierten Schaltkreis-Chip (6), der in dem Gehäuse (4) angeordnet ist, und eine elektrisch leitfähige Platte (8), die in dem Gehäuse (4) fluchtend zu dem Schaltkreis-Chip (6) angeordnet ist und zwar auf der Seite des Schaltkreis-Chips (6), die der Seite des Gehäuses (4) abgewandt ist, die der Trägervorrichtung (1) zugewandt ist, – wobei die Trägervorrichtung (1) eine Metallfläche (18) aufweist, die fluchtend zu dem Schaltkreis-Chip (6) ausgebildet ist und – wobei die elektrisch leitfähige Platte (8) elektrisch leitend mit der Metallfläche (18) gekoppelt ist.
  2. Schaltkreis-Anordnung nach Anspruch 1, bei der die elektrisch leitfähige Platte (8) mindestens die gleichen Ausmaße hat, wie die größte Oberfläche des Schaltkreis-Chips (6).
  3. Schaltkreis-Anordnung nach einem der vorstehenden Ansprüche, bei der die elektrisch leitfähige Platte (8) als Teil eines Stanzgitters ausgebildet ist.
  4. Schaltkreis-Anordnung nach einem der vorstehenden Ansprüche, bei der der Schaltkreis-Chip (6) an der elektrisch leitfähigen Platte (8) befestigt ist.
  5. Schaltkreis-Anordnung nach einem der vorstehenden Ansprüche, bei der der Schaltkreis-Vorrichtung mehrere Pins (10, 15, 16, 17) zugeordnet sind, die elektrisch leitend mit der Platte gekoppelt sind.
  6. Schaltkreis-Anordnung nach Anspruch 5, bei der die Pins (10, 15, 16, 17), die elektrisch leitend mit der elektrisch leitfähigen Platte (8) gekoppelt sind, niederimpedant mit der elektrisch leitefähigen Platte (8) gekoppelt sind.
  7. Schaltkreis-Anordnung nach einem der vorstehenden Ansprüche, bei der die Metallfläche (18) mindestens die gleichen Ausmaße hat, wie die größte Oberfläche des Schaltkreis-Chips (6).
  8. Schaltkreis-Anordnung nach einem der Ansprüche 5 bis 7, bei der ein Stützkondensator (20) auf der Trägervorrichtung angeordnet ist, der mit seiner ersten Elektrode über eine erste Leiterbahn (22) mit einem Bezugspotential (GND) der Trägervorrichtung (1) gekoppelt ist und über eine zweite Leiterbahn (24) mit einem der Pins (10, 15, 16, 17) gekoppelt ist, die elektrisch leitend mit der elektrisch leitfähigen Platte (8) gekoppelt sind, und der mit seiner zweiten Elektrode über eine dritte Leiterbahn (26) mit einem Versorgungsspannungspotential (VDD) der Trägervorrichtung (1) gekoppelt ist und über eine vierte Leiterbahn (28) mit einem Pin (11) der Schaltkreis-Vorrichtung (2) elektrisch leitend gekoppelt ist, wobei die zweite und vierte Leiterbahn einen größeren Querschnitt aufweisen und kürzer sind als die erste und dritte Leiterbahn (22, 26).
  9. Schaltkreis-Vorrichtung mit einem Gehäuse (4), einem integrierten Schaltkreis-Chip (6), der in dem Gehäuse (4) angeordnet ist, und mit einer elektrisch leitfähigen Platte (8), die in dem Gehäuse (4) fluchtend zu dem Schaltkreis-Chip (6) angeordnet ist und zwar auf der Seite des Schaltkreis-Chips (6), die der Seite des Gehäuses (4) abgewandt ist, die dazu vorgesehen ist, einer Trägervorrichtung (1) zugewandt zu sein, wenn die Schaltkreis-Vorrichtung (2) auf der Trägervorrichtung (1) montiert ist, und wobei die Schaltkreis-Vorrichtung (2) so ausgebildet ist, dass die elektrisch leitfähige Platte (8) elektrisch leitend mit einer Metallfläche (18) auf der Trägervorrichtung (1) koppelbar ist, die fluchtend zu dem Schaltkreis-Chip (6) ausgebildet ist, wenn die Schaltkreis-Vorrichtung (2) auf der Trägervorrichtung (1) montiert ist.
  10. Schaltkreis-Vorrichtung nach Anspruch 9, bei der die elektrisch leitfähige Platte (8) mindestens die gleichen Ausmaße hat, wie die größte Oberfläche des Schaltkreis-Chips (6).
  11. Schaltkreis-Vorrichtung nach einem der Ansprüche 9 oder 10, bei der die elektrisch leitfähige Platte (8) als Teil eines Stanzgitters ausgebildet ist.
  12. Schaltkreis-Vorrichtung nach einem der Ansprüche 9 bis 11, bei der der Schaltkreis-Chip (6) an der elektrisch leitfähigen Platte (8) befestigt ist.
  13. Schaltkreis-Vorrichtung nach einem der Ansprüche 9 bis 12, bei der mehrere Pins (10, 15, 16, 17) vorgesehen sind, die elektrisch leitend mit der elektrisch leitfähigen Platte (8) gekoppelt sind.
  14. Schaltkreis-Vorrichtung, bei der die Pins (10, 15, 16, 17), die elektrisch leitend mit der elektrisch leitfähigen Platte gekoppelt sind, niederimpedant mit der elektrisch leitfähigen Platte (8) gekoppelt sind.
DE102004014439A 2004-03-24 2004-03-24 Schaltkreis-Anordnung und Schaltkreis-Vorrichtung Withdrawn DE102004014439A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004014439A DE102004014439A1 (de) 2004-03-24 2004-03-24 Schaltkreis-Anordnung und Schaltkreis-Vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014439A DE102004014439A1 (de) 2004-03-24 2004-03-24 Schaltkreis-Anordnung und Schaltkreis-Vorrichtung

Publications (1)

Publication Number Publication Date
DE102004014439A1 true DE102004014439A1 (de) 2005-07-07

Family

ID=34638862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014439A Withdrawn DE102004014439A1 (de) 2004-03-24 2004-03-24 Schaltkreis-Anordnung und Schaltkreis-Vorrichtung

Country Status (1)

Country Link
DE (1) DE102004014439A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156014A1 (en) * 2007-06-19 2008-12-24 Canon Kabushiki Kaisha Printed circuit board

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419818A (en) * 1981-10-26 1983-12-13 Amp Incorporated Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure
EP0268260A1 (de) * 1986-11-18 1988-05-25 International Business Machines Corporation Biegsamer Film-Chipträger mit Entkopplungskondensatoren
US5270488A (en) * 1990-07-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Shield construction for electrical devices
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
DE19727214A1 (de) * 1996-11-18 1998-05-20 Mitsubishi Electric Corp Halbleiterbeschleunigungssensor
EP1089336A2 (de) * 1999-09-22 2001-04-04 Lucent Technologies Inc. Verpackung für integrierte Schaltung mit verbesserten elektromagnetischen Interferenzeigenschaften
US6515870B1 (en) * 2000-11-27 2003-02-04 Intel Corporation Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419818A (en) * 1981-10-26 1983-12-13 Amp Incorporated Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure
EP0268260A1 (de) * 1986-11-18 1988-05-25 International Business Machines Corporation Biegsamer Film-Chipträger mit Entkopplungskondensatoren
US5270488A (en) * 1990-07-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Shield construction for electrical devices
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
DE19727214A1 (de) * 1996-11-18 1998-05-20 Mitsubishi Electric Corp Halbleiterbeschleunigungssensor
EP1089336A2 (de) * 1999-09-22 2001-04-04 Lucent Technologies Inc. Verpackung für integrierte Schaltung mit verbesserten elektromagnetischen Interferenzeigenschaften
US6515870B1 (en) * 2000-11-27 2003-02-04 Intel Corporation Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156014A1 (en) * 2007-06-19 2008-12-24 Canon Kabushiki Kaisha Printed circuit board
US8174843B2 (en) 2007-06-19 2012-05-08 Canon Kabushiki Kaisha Printed circuit board
US9220165B2 (en) 2007-06-19 2015-12-22 Canon Kaubshiki Kaisha Printed circuit board

Similar Documents

Publication Publication Date Title
EP2801832B1 (de) Vorrichtung zur Strommessung
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10141877A1 (de) Halbleiterbauteil und Konvertereinrichtung
EP1110277A1 (de) Leiterplattenanordnung mit mehrpoligem steckverbinder
WO2001061732A2 (de) Einrichtung zum schutz eines auf einem trägersubstrat angeordneten elektrischen und/oder elektronischen bauteils vor elektrostatischen entladungen
DE10223170A1 (de) EMV-Abschirmung für elektronische Bauelemente und EMV-Gehäuse
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE102005050534A1 (de) Leistungshalbleitermodul
DE19522455A1 (de) EMV-Abschirmung bei elektronischen Bauelementen
DE19707769A1 (de) Einrichtung zum Schutz von elektrischen Schaltungen, insbesondere der Automobiltechnik, vor elektrostatischen Entladungen
WO2008110533A2 (de) Elektrisches bauelement
DE102011053680A1 (de) Schaltungsanordnung zur Verminderung von Oszillationsneigung
DE1812942B2 (de) Halbleiteranordnung und Schaltungsanordnung mit einer solchen Halbleiteranordnung
DE102004014439A1 (de) Schaltkreis-Anordnung und Schaltkreis-Vorrichtung
WO2017182321A1 (de) Steckverbinder für die datenübertragung
DE2829515C2 (de) Schaltungsplatte für Baugruppen von Geräten der Nachrichtentechnik
DE102007014579B4 (de) Mikrofon
EP3676869A1 (de) Halbleiterbauelement und kontaktieranordnung mit einem halbleiterbauelement und einer leiterplatte
EP0852451A2 (de) Hörhilfegerät
DE102006025674B3 (de) EMV-Abdichtung
DE102004023462B4 (de) Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen
AT519451B1 (de) Verfahren zur Herstellung zumindest einer elektrisch leitenden Verbindung in einem Schaltungsträger und ein nach diesem Verfahren hergestellter Schaltungsträger
DE19904363B4 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
DE10127334A1 (de) Leiterplatte
DE102014107996A1 (de) Drehbare Leiterplattenverbinder

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal