DE19904363B4 - Schaltungsanordnung zum Entstören von integrierten Schaltkreisen - Google Patents

Schaltungsanordnung zum Entstören von integrierten Schaltkreisen Download PDF

Info

Publication number
DE19904363B4
DE19904363B4 DE19904363A DE19904363A DE19904363B4 DE 19904363 B4 DE19904363 B4 DE 19904363B4 DE 19904363 A DE19904363 A DE 19904363A DE 19904363 A DE19904363 A DE 19904363A DE 19904363 B4 DE19904363 B4 DE 19904363B4
Authority
DE
Germany
Prior art keywords
supply voltage
pair
supply
connection
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19904363A
Other languages
English (en)
Other versions
DE19904363A1 (de
Inventor
Hartwig Reindl
Wilhelm Zuber
Wolfram Meyer
Joachim Held
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19904363A priority Critical patent/DE19904363B4/de
Publication of DE19904363A1 publication Critical patent/DE19904363A1/de
Application granted granted Critical
Publication of DE19904363B4 publication Critical patent/DE19904363B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Schaltungsanordnung zum Entstören von integrierten Schaltkreisen auf einer Leiterplatte (1) mit
– einem Mikroschaltbaustein (3), der in einem IC-Gehäuse (2) angeordnet ist,
– mindestens einer Versorgungsspannungs-Bondstelle (4) auf dem Mikroschaltbaustein (3) zum Anschluß an eine Versorgungsspannung,
– mindestens einer Masse-Bondstelle (5) auf dem Mikroschaltbaustein (3) zum Anschluß an ein Massepotential,
– mindestens einem aus dem IC-Gehäuse (2) herausgeführten Versorgungsspannungs-Pinpaar (7, 8), bestehend aus einem Versorgungsspannungsanschluß (7) und einem Masseanschluß (8), zum Anschluß eines Versorgungspfades (13) bzw. eines Rückstrompfades (14), und
– mindestens einem Blockkondensator (15), der jeweils zu einem Versorgungsspannungs-Pinpaar (7, 8) parallel geschaltet ist,
dadurch gekennzeichnet,
– daß die einzelnen Versorgungspfade (13) und die jeweiligen Rückstrompfade (14) als Leitungspaar ausgebildet sind, und
– daß deren beide Leitungen zumindest über eine vorgegebene Länge derart parallel und benachbart zueinander angeordnet sind, daß das Leitungspaar für hochfrequente Signale eine im Vergleich zur Anschlußimpedanz des...

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zum Entstören von integrierten Schaltkreisen.
  • Die zunehmenden Anforderungen an die Leistungsfähigkeit moderner elektronischer Systeme, wie z.B. Steuergeräte, machen immer leistungsfähigere integrierte Schaltkreise (IC) erforderlich. So wird die Rechenleistung von Mikrocomputern durch stetige Verkleinerung der Chip-Strukturen, durch Einführung neuer Halbleitertechnologien und durch Steigerung der Systemtaktfrequenzen stetig verbessert. Andererseits führen die sehr schnellen Impulsanstiegs- und Impulsabfallzeiten derartiger Mikrocomputer zur Generierung schmalbandiger Störsignale, z.B. im Frequenzbereich zwischen 30 MHz und 1 GHz, die unter anderem über die Stromversorgungsverdrahtung des Mikrocomputers abgestrahlt werden. Somit stellen moderne Mikrocomputer eine erhebliche Störquelle für umliegende Elektronikkomponenten, insbesondere Funkempfangsanlagen dar.
  • Um den heutzutage hohen EMV-Anforderungen elektronischer Systeme gerecht zu werden, ist eine wirkungsvolle und zuverlässige Entstörung von IC-Bausteinen unerläßlich. Für die Entstörung von Mikrocomputern ist es bekannt, die Spannungsversorgung einzelner Funktionsblöcke, wie CPU, Taktgenerator und Speicher, zu trennen und mehrere Versorgungsspannungsanschlüsse mit parallel geschalteten Glättungskondensatoren (Blockkondensatoren) am Mikrocomputer vorzusehen. Des Weiteren werden häufig Metallgehäuse, sogenannte Tuner-Boxen, zusätzliche Ein-/Ausgangsfilter und Leiterplatten in Multilayer-Ausführung vorgesehen, um eine ausreichende Entstörung sicherzustellen. Derartige Entstörmaßnahmen sind in der Druckschrift W. Grözinger, "Elektromagnetische Verträglichkeit von integrierten Schaltkreisen", VDI Berichte Nr. 1152, 1994, Seiten 441 bis 465 beschrieben. Trotz dieser sehr kostenintensiven Maßnahmen genügt eine derartige Entstörung von Mikrocomputern bisweilen nicht den gestellten EMV-Anforderungen.
  • Ein integrierter Schaltkreis, z.B. ein Mikrocomputer, weist intern eine Vielzahl einzelner Störquellen, wie z.B. Taktgenerator oder CPU, auf. Dabei ist das Abstrahlverhalten in entscheidendem Maße von den Anstiegs- und Abfallgeschwindigkeiten des Versorgungsstroms abhängig, d.h. je größer die Flankensteilheit dI / dt desto größer die Störabstrahlung. Um zu vermeiden, daß diese über die Versorgungsverdrahtung über die gesamte Leiterplatte und letztlich über das gesamte elektronische System verteilt wird, wird üblicherweise parallel zu jedem Versorgungsspannungs-Pinpaar am IC-Gehäuse ein Blockkondensator geschaltet, der als Energiereserve für einen schnellen Strombedarf dient.
  • Um möglichst niederimpedante Rückstrompfade zu gewährleisten, ist es in der betrieblichen Praxis heute üblich, die Masselage auf einer Leiterplatte möglichst großflächig auszulegen. Eine derartige Ausbildung der Masselage führt aber dazu, daß ein schneller Strombedarf einzelner Komponenten des Mikrocomputers nicht ausschließlich aus den dafür vorgesehenen Blockkondensatoren gedeckt wird, sondern über die niederimpedanten Rückstrompfade auch aus dem Netzteil des elektronischen Systems gespeist wird. Auf diese Weise werden aber Störsignale über die gesamte Leiterplatte und letztlich über das gesamte elektronische System verteilt.
  • Aus der Druckschrift DE 40 35 134 A1 ist eine Anordnung zum Entstören von elektronischen Baugruppen bekannt, bei der elektronische Bauteile in Gruppen mit jeweils gleichen Eigenschaften als Störquelle oder mit gleichen Empfindlichkeiten als Störungsempfänger zusammengefasst und separat platziert werden. Die innerhalb einer Gruppe geführten Stromversor gungsleiterbahnen werden getrennt und nur an einer vorbestimmten zu einer anderen Gruppe führenden Stelle mit einem Abblockkondensator überbrückt. Durch die Gruppen mit einheitlichen Störverhalten werden die Störungen am Entstehungsort gezielt durch entsprechende Dimensionierung des jeweiligen Abblockkondensators unterdrückt.
  • Bei einer anderen bekannten Leiterbahnanordnung und Schaltungsanordnung für mit integrierten Schaltkreisen bestückten Leiterplatten ( DE 35 39 040 A1 ) wird um die Anschlusspins eines integrierten Schaltkreises jeweils ein stromfreier Leiterbahnring gelegt, der nur an einem Punkt mit einer ein Stromversorgungspotential führenden Leiterbahn verbunden ist. Jeweils in der Nähe der Stromversorgungs-Anschlusspins werden Kondensatoren zwischen die Stromversorgungs-Leiterbahnen geschaltet. Zusätzlich wird zwischen einem Stromversorgungs-Anschlusspin des integrierten Schaltkreises und der das betreffende Potential führenden Leiterbahn eine Induktivität geschaltet. Durch die Anordnung der Induktivität und deren Zusammenwirken mit den Kondensatoren wird erreicht, dass innerhalb eines integrierten Schaltkreises entstehende Störungen nicht auf die Stromversorgungsleiterbahnen gelangen können.
  • Der Erfindung liegt das Problem zugrunde eine Schaltungsanordnung zu entwickeln, durch die eine zuverlässige Entstörung von integrierten Schaltkreisen gewährleistet ist.
  • Dieses Problem wird erfindungsgemäß durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst. Vor teilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen niedergelegt.
  • An jedes Versorgungsspannungs-Pinpaar, bestehend aus einem Versorgungsspannungsanschluß und einem Masseanschluß, des ICs ist ein Versorgungspfad bzw. ein Rückstrompfad angeschlossen. Die einzelnen Versorgungspfade und die jeweiligen Rückstrompfade werden erfindungsgemäß als Leitungspaar ausgebildet, wobei die Leitungen zumindest über eine vorgegebene Länge parallel und benachbart zueinander verlaufen. Diese Art der Leitungsführung zwischen den Anschluß-Pads des Blockkondensators und den Netzteilanschlüssen auf der Leiterplatte weist für hochfrequente Signale, wie sie die schnell benötigten Stromimpulse des Mikrocomputers darstellen, im Vergleich zur Anschlußimpedanz des Blockkondensators eine sehr hohe Impedanz auf. Auf diese Weise wird sichergestellt, daß schneller Strombedarf des Mikrocomputers ausschließlich aus den Blockkondensatoren gedeckt wird, so daß die Abstrahlung von Störsignalen über die Versorgungsverdrahtung deutlich reduziert wird. Dadurch kann häufig auf zusätzliche Entstörmaßnahmen, wie z.B. den Einsatz von Multilayer-Leiterplatten verzichtet werden.
  • Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Figuren erläutert. Es zeigen:
  • 1 eine schematische Darstellung einer erfindungsgemäßen Schaltungsanordnung zum Entstören eines integrierten Schaltkreises und
  • 2 eine schematische Darstellung einer bekannten Schaltungsanordnung zum Entstören eines integrierten Schaltkreises.
  • Um das Verständnis der Erfindung zu erleichtern, sei zunächst eine bekannte Schaltungsanordnung zum Entstören eines integrierten Schaltkreises anhand der 2 erläutert. Auf einer Leiterplatte 1 ist in einem IC-Gehäuse 2 ein Mikroschalt baustein (Mikrochip) 3 angeordnet. Eine Versorgungsspannungs-Bondstelle 4 und eine Masse-Bondstelle 5 sind über Bonddrähte 6 mit einem aus dem IC-Gehäuse 2 herausgeführten Versorgungsspannungsanschluß 7 bzw. Masseanschluß 8 verbunden. Über eine Anschlußleiste 9 und Leitungen 10 ist die Leiterplatte 1 an ein nicht dargestelltes Netzteil angeschlossen. Ein Spannungsregler 11 setzt die Netzspannung auf der Leiterplatte 1 in eine Versorgungsspannung, z.B. 5 V, für den Mikroschaltbaustein 3 um. Parallel zum Spannungsregler 11 kann ein Entstörkondensator 12 geschaltet sein, der das Eindringen von Störenergie aus dem Netz in das elektronische Gerät verhindert. Ein Versorgungspfad 13, der den Versorgungsspannungsanschluß 7 des Mikroschaltbausteins 3 elektrisch mit der Anschlußleiste 9 verbindet, ist als einfache Leiterbahn ausgebildet. Demgegenüber ist ein Rückstrompfad 14, der den Masseanschluß 8 des Mikroschaltbausteins 3 elektrisch mit der Anschlußleiste 9 verbindet, als großflächige Masselage ausgebildet, um eine möglichst geringe Impedanz des Rückstrompfades 14 zu gewährleisten.
  • Schneller Strombedarf einzelner Funktionsblöcke und die damit verbundenen hohen Flankensteilheiten ( dI / dt) führen zu hochfrequenten Störspannungen, die bei direkter Speisung aus dem Netzteil über den niederimpedanten Rückstrompfad 14 über das gesamte elektronische System, z.B. ein Steuergerät, verteilt wird. Deshalb ist parallel zu jedem Versorgungsspannungs-Pinpaar 7, 8 ein Blockkondensator 15 geschaltet, der als Energiereserve für schnellbenötigte Ströme der entsprechenden Funktionsblöcke dient. Da die Funktionsfähigkeit des Blockkondensators 15 in erheblichem Maße von seiner Anschlußinduktivität und Anschlußimpedanz abhängt, sind die Leiterbahnen zwischen den Anschluß-Pads des Blockkondensators 15 und dem Versorgungsspannungs-Pinpaar 7, 8 möglichst kurz und möglichst breit ausgebildet. Länge und Breite können dabei in der betrieblichen Praxis auf einfache Weise in Abhängigkeit von räumlichen, technologischen und funktionellen Bedingungen festgelegt werden. Aufgrund der sehr niedrigen Impedanz des Rückstrompfades 14 wird ein schneller Strombedarf einzelner Funktionsblöcke des Mikroschaltbausteins 3 aber dennoch nicht ausschließlich aus dem Blockkondensator 15 gedeckt, sondern zum Teil auch aus dem Netzteil gespeist. Auf diese Weise werden Störsignale aber über die Spannungsversorgungsverdrahtung über die gesamte Leiterplatte 1 und letztlich über das gesamte elektronische System verteilt.
  • Eine erfindungsgemäße Schaltungsanordnung ist in 1 dargestellt. Dabei sind Baugruppen, so weit sie funktionell mit den Teilen der 2 übereinstimmen, durch dieselben Bezugszeichen gekennzeichnet. Die Versorgungsspannungs-Bondstelle 4 und die Masse-Bondstelle 5 des Mikroschaltbausteins 3 sind über Bonddrähte 6 mit dem aus dem IC-Gehäuse 2 herausgeführten Versorgungsspannungs-Pinpaar 7, 8 verbunden. Der Versorgungspfad 13 und der Rückstrompfad 14 zwischen dem Versorgungsspannungs-Pinpaar 7, 8 und der Anschlußleiste 9 sind dabei als Leitungspaar ausgebildet, wobei die Leiterbahnen, die z.B. eine Breite von 0,3 mm aufweisen, zumindest über eine vorgegebene Länge, z.B. 20 mm, parallel und benachbart zueinander angeordnet sind. Benachbart heißt dabei, daß die Leiterbahnen nur einen geringen Abstand, z.B. 0,2 mm, aufweisen.
  • Ein derartig ausgestaltetes Leitungspaar weist für hochfrequente Signale, wie sie die schnell benötigten Stromimpulse des Mikroschaltbausteins 3 darstellen, eine im Vergleich zur Anschlußimpedanz des Blockkondensators 15 sehr hohe Impedanz auf. Dadurch wird sichergestellt, daß ein schneller Strombedarf einzelner Funktionsblöcke des Mikroschaltbausteins 3 ausschließlich über den verhältnismäßig niederimpedanten Strompfad über den Blockkondensator 15 gedeckt wird.
  • Die exakte Ausgestaltung des Leitungspaares hängt stark von dem zu entstörenden Integrierten Schaltkreis ab, kann aber in der betrieblichen Praxis für den Einzelfall auf einfache Wei se so bestimmt werden, daß die sich daraus ergebende Impedanz für hochfrequente Signale im Bereich der schnell benötigten Stromimpulse groß genug ist, um sicherzustellen, daß schneller Strombedarf nicht mehr aus dem Netzteil gedeckt wird. Die beispielhaft angegebenen Werte eignen sich beispielsweise zur Entstörung eines Mikrocomputers C167 der Firma Siemens. Für die Ausgestaltung des Leitungspaares gilt grundsätzlich:
    • – je geringer die Leiterbahnbreiten, desto höher die Impedanz,
    • – je geringer der Leiterbahnabstand, desto höher die Impedanz und
    • – je länger die Leiterbahnen parallel und benachbart verlaufen, desto höher die Impedanz für hochfrequente Signale
  • Die Leiterbahnbreiten und der Leiterbahnabstand können technologiebedingt und aus Gründen der Betriebssicherheit nicht beliebig verringert werden. Durch geeignete Leitungsführung, z.B. mäanderförmig, kann aber die Länge der parallelen und benachbarten Führung der Leiterbahnen nahezu beliebig vergrößert werden.
  • Die Erfindung wurde anhand der Figuren beispielhaft für einen Integrierten Schaltkreis ohne getrennte Spannungsversorgung beschrieben, eignet sich aber ebenso für einen Schaltkreis mit getrennter Spannungsversorgung. Dabei ist es besonders vorteilhaft, nur die Versorgungsspannungs-Pinpaare 7, 8 des Rechnerkerns, also z.B. der CPU und des Taktgenerators, über die erfindungsgemäße Versorgungs- und Rückstrompfad-Struktur zu versorgen, da nur diese Komponenten Stromimpulse mit einer kritischen Flankensteilheit benötigen. Die Pinpaare 7, 8 aller übrigen Komponenten, wie Padtreiber und Ports, können über die bisher übliche Leitungsstruktur mit großflächiger Masselage versorgt werden, so daß für diese Komponenten ein niederimpedanter Rückstrompfad gewährleistet wird.

Claims (3)

  1. Schaltungsanordnung zum Entstören von integrierten Schaltkreisen auf einer Leiterplatte (1) mit – einem Mikroschaltbaustein (3), der in einem IC-Gehäuse (2) angeordnet ist, – mindestens einer Versorgungsspannungs-Bondstelle (4) auf dem Mikroschaltbaustein (3) zum Anschluß an eine Versorgungsspannung, – mindestens einer Masse-Bondstelle (5) auf dem Mikroschaltbaustein (3) zum Anschluß an ein Massepotential, – mindestens einem aus dem IC-Gehäuse (2) herausgeführten Versorgungsspannungs-Pinpaar (7, 8), bestehend aus einem Versorgungsspannungsanschluß (7) und einem Masseanschluß (8), zum Anschluß eines Versorgungspfades (13) bzw. eines Rückstrompfades (14), und – mindestens einem Blockkondensator (15), der jeweils zu einem Versorgungsspannungs-Pinpaar (7, 8) parallel geschaltet ist, dadurch gekennzeichnet, – daß die einzelnen Versorgungspfade (13) und die jeweiligen Rückstrompfade (14) als Leitungspaar ausgebildet sind, und – daß deren beide Leitungen zumindest über eine vorgegebene Länge derart parallel und benachbart zueinander angeordnet sind, daß das Leitungspaar für hochfrequente Signale eine im Vergleich zur Anschlußimpedanz des Blockkondensators (15) hohe Impedanz aufweist.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Leitungspaar mäanderförmig geführt ist.
  3. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nur die Versorgungspfade (13) und Rückstrompfade (14) an den Versorgungsspannungs-Pinpaaren (7, 8) des Rechnerkerns als Leitungspaar ausgebildet sind.
DE19904363A 1999-02-03 1999-02-03 Schaltungsanordnung zum Entstören von integrierten Schaltkreisen Expired - Fee Related DE19904363B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904363A DE19904363B4 (de) 1999-02-03 1999-02-03 Schaltungsanordnung zum Entstören von integrierten Schaltkreisen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904363A DE19904363B4 (de) 1999-02-03 1999-02-03 Schaltungsanordnung zum Entstören von integrierten Schaltkreisen

Publications (2)

Publication Number Publication Date
DE19904363A1 DE19904363A1 (de) 2000-08-24
DE19904363B4 true DE19904363B4 (de) 2007-10-04

Family

ID=7896313

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904363A Expired - Fee Related DE19904363B4 (de) 1999-02-03 1999-02-03 Schaltungsanordnung zum Entstören von integrierten Schaltkreisen

Country Status (1)

Country Link
DE (1) DE19904363B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612449B2 (en) 2004-02-24 2009-11-03 Qualcomm Incorporated Optimized power delivery to high speed, high pin-count devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539040A1 (de) * 1985-11-04 1987-05-07 Telefonbau & Normalzeit Gmbh Leiterbahnanordnung und schaltungsanordnung fuer mit integrierten schaltkreisen bestueckte leiterplatten
EP0371696A2 (de) * 1988-11-30 1990-06-06 Hitachi, Ltd. Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind
DE4035134A1 (de) * 1990-11-06 1992-05-07 Bosch Telecom Anordnung zum entstoeren von elektronischen baugruppen
DE3942509C2 (de) * 1989-12-22 1992-10-22 Richard Hirschmann Gmbh & Co, 7300 Esslingen, De
DE4205957A1 (de) * 1992-02-27 1993-09-02 Vogt Electronic Ag Spulenaufbau

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539040A1 (de) * 1985-11-04 1987-05-07 Telefonbau & Normalzeit Gmbh Leiterbahnanordnung und schaltungsanordnung fuer mit integrierten schaltkreisen bestueckte leiterplatten
EP0371696A2 (de) * 1988-11-30 1990-06-06 Hitachi, Ltd. Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind
DE3942509C2 (de) * 1989-12-22 1992-10-22 Richard Hirschmann Gmbh & Co, 7300 Esslingen, De
DE4035134A1 (de) * 1990-11-06 1992-05-07 Bosch Telecom Anordnung zum entstoeren von elektronischen baugruppen
DE4205957A1 (de) * 1992-02-27 1993-09-02 Vogt Electronic Ag Spulenaufbau

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GRÖZINGER,W.: Elektromagnetische Verträglichkeit von integrierten Schaltkreisen, VDI Berichte Nr. 1152, 1994, S.441-465 *

Also Published As

Publication number Publication date
DE19904363A1 (de) 2000-08-24

Similar Documents

Publication Publication Date Title
DE19955100B4 (de) Auf einer Leiterplatte integrierte Halbleitereinrichtung
DE69325953T2 (de) Leistungshalbleitermodul
DE10019696B4 (de) Schaltung zur Verringerung von Störstrahlung in Motorspeiseschaltungsanwendungen
DE10119813A1 (de) Leistungsmodul
DE19857043C1 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
DE102008058904A1 (de) Elektrische Anschlussdose
DE112018000388T5 (de) Leistungswandler
DE10223170A1 (de) EMV-Abschirmung für elektronische Bauelemente und EMV-Gehäuse
EP0801884B1 (de) Baugruppenträger für ein elektronisches steuergerät mit signalverarbeitenden bauelementen und schnell arbeitenden digitalen bauelementen
DE102020124764A1 (de) Intelligentes Hochspannungsrelais
DE19904363B4 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
DE19707769A1 (de) Einrichtung zum Schutz von elektrischen Schaltungen, insbesondere der Automobiltechnik, vor elektrostatischen Entladungen
DE10301982B4 (de) Wellenleiter
DE60018034T2 (de) Elektronischer aufbau mit schaltplatte zur unterdrückung von elektromagnetischen interferenzen
DE102016004508A1 (de) Leiterplatte und Kraftfahrzeug
US4908735A (en) Electronic apparatus reducing generation of electro magnetic interference
DE102005014176B4 (de) Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein
EP4143876B1 (de) Halbleitermodul mit einer vertiefung
DE10227106A1 (de) Halbleitermodul
DE102019133954B4 (de) Anordnung zur Filterung von Störungen
EP0800338B1 (de) Anordnung zur Reduzierung der elektromagnetischen Abstrahlung bei Leiterkarten und anderen Trägern elektronischer Schaltungen
DE102017215027A1 (de) Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte
DE19524930C2 (de) Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten
DE112021008367T5 (de) Elektrische und elektronische vorrichtung
DE69903590T2 (de) Elektrischer Verbinder

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee