DE102005014176B4 - Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein - Google Patents

Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein Download PDF

Info

Publication number
DE102005014176B4
DE102005014176B4 DE102005014176A DE102005014176A DE102005014176B4 DE 102005014176 B4 DE102005014176 B4 DE 102005014176B4 DE 102005014176 A DE102005014176 A DE 102005014176A DE 102005014176 A DE102005014176 A DE 102005014176A DE 102005014176 B4 DE102005014176 B4 DE 102005014176B4
Authority
DE
Germany
Prior art keywords
supply voltage
circuit section
connection
voltage line
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005014176A
Other languages
English (en)
Other versions
DE102005014176A1 (de
Inventor
Peter Pessl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005014176A priority Critical patent/DE102005014176B4/de
Priority to CNB2006100739818A priority patent/CN100435305C/zh
Priority to US11/392,216 priority patent/US7542254B2/en
Publication of DE102005014176A1 publication Critical patent/DE102005014176A1/de
Application granted granted Critical
Publication of DE102005014176B4 publication Critical patent/DE102005014176B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen, wobei der Elektronikbaustein einen ersten Schaltungsabschnitt (2) mit einem ersten Versorgungsspannungsanschluss (17, 18, 19),
einen zweiten Schaltungsabschnitt (3) mit einem zweiten Versorgungsspannungsanschluss (16, 23),
eine erste externe Versorgungsspannungsleitung (5) zur Versorgung des ersten Schaltungsabschnitts (2) und
eine zweite externe Versorgungsspannungsleitung (7) zur Versorgung des zweiten Schaltungsabschnitts (3) aufweist,
wobei der zweite Versorgungsspannungsanschluss (16, 23) mit der zweiten externen Versorgungsspannungsleitung (7) verbunden ist,
wobei der erste Schaltungsabschnitt (2) einen dritten Versorgungsspannungsanschluss (17, 18) umfasst, welcher mit der ersten externen Versorgungsspannungsleitung (5) verbunden ist,
wobei externe Versorgungsspannungsleitungen Versorgungsspannungsleitungen sind, welche außerhalb des ersten Schaltungsabschnitts und des zweiten Schaltungsabschnitts liegen,
wobei zwischen der zweiten externen Versorgungsspannungsleitung (7) und dem ersten Versorgungsspannungsanschluss (19) eine elektrische Verbindung hergestellt wird, welche nicht über die erste externe Versorgungsspannungsleitung (5) verlauft, wobei die elektrische Verbindung (8, 13) einen Bonddraht...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen („Electrostatic Discharge", ESD), insbesondere zum Ermöglichen einer Ausbreitung von nicht abgeleiteten elektrostatischen Entladungen zwischen verschiedenen Schaltungsabschnitten der Schaltung, wobei gleichzeitig eine Ausbreitung von hochfrequenten Störungen vermieden wird.
  • Die erfindungsgemäße Vorrichtung findet insbesondere bei integrierten Hochfrequenzschaltkreisen Anwendung.
  • Bei integrierten Schaltkreisen ist es nötig, diese vor elektrostatischen Entladungen, welche beispielsweise durch eine Berührung einer Person hervorgerufen werden können, zu schützen. Dafür werden beispielsweise bei Bondpads der Schaltung, welche Eingabe- bzw. Ausgabeanschlüsse der Schaltkreise darstellen, Schutzelemente vorgesehen, welche eine elektrostatische Entladung auf ein Versorgungspotenzial der Schaltung, beispielsweise eine positive Versorgungsspannung, eine negative Versorgungsspannung oder eine Masseleitung ableiten. Derartige Schutzelemente sind beispielsweise aus der US 6,433,985 B1 bekannt.
  • Zusätzlich wird einem verbleibenden Teil der elektrostatischen Entladung, das heißt einem Teil, welcher nicht durch die Schutzelemente und über das Versorgungspotenzial nach außen abgeleitet wurde, ein Ausbreitungsweg über ein Versorgungsspannungssystem der integrierten Schaltung angeboten. Dabei müssen zwei Punkte beachtet werden: zum einen muss ein Spannungsabfall in oder an der integrierten Schaltung im Fall einer elektrostatischen Entladung so gering wie möglich gehalten werden, um einen effektiven Schutz von empfindlichen Schaltungsteilen gewährleisten zu können. Zum anderen sollte der Ausbreitungsweg über das Versorgungsspannungssystem derart ausgestaltet sein, dass sich im Normalbetrieb der Schaltung in einem Schaltungsabschnitt der integrierten Schaltung erzeugte Störsignale nicht über diesen Ausbreitungsweg beliebig ausbreiten können. Beispielsweise soll eine Ausbreitung zwischen einem Digitalteil der Schaltung und einem störempfindlichen Analogteil der Schaltung unterbunden werden.
  • Hierzu ist es beispielsweise bekannt, zwischen eine Versorgungsspannungsleitung eines ersten Schaltungsabschnitts und einer Versorgungsspannungsleitung eines zweiten Schaltungsabschnitts zwei antiparallele Dioden zu schalten. Diese sind dabei derart ausgestaltet, dass sie auch in Durchlassrichtung eine gewisse anliegende Spannung benötigen, um leitend zu werden.
  • Liegt nun beispielsweise an der Versorgungsspannungsleitung des ersten Schaltungsabschnitts ein Teil einer elektrostatischen Entladung an, reicht die hierdurch hervorgerufene Spannung aus, dass eine entsprechend gepolte der antiparallelen Dioden leitend wird, wodurch sich die elektrostatische Entladung zu der Versorgungsspannungsleitung des zweiten Schaltungsabschnitts ausbreiten kann. Hingegen können sich hochfrequente Störungen, welche üblicherweise wesentlich kleinere Spannungen aufweisen als elektrostatische Entladungen, nicht über die antiparallelen Dioden ausbreiten. Hierdurch kann eine Entkopplung des ersten Schaltungsabschnitts von dem zweiten Schaltungsabschnitt bezüglich hochfrequenter Störungen erreicht werden.
  • Ein Nachteil dieses Konzepts besteht darin, dass im Fall einer elektrostatischen Entladung an den antiparallelen Dioden eine relativ hohe Spannung abfällt, was zu einer entsprechenden Spannungserhöhung an zu schützenden Schaltungsteilen in der Schaltung führt. Daher sind derartige Konzepte bei so genannten „Low Voltage"-Technologien nicht mehr anwendbar, da maximal tolerierbare Spannungen an den Schaltungsabschnitten überschritten werden könnten.
  • Diesbezüglich wurde vorgeschlagen, innerhalb der integrierten Schaltung eine Verbindung zwischen der Versorgungsspannungsleitung des ersten Schaltungsabschnitts und der Versorgungsspannungsleitung des zweiten Schaltungsabschnitts vorzusehen, welche eine gewisse Mindestinduktivität aufweist, wodurch eine Entkopplung bei hochfrequenten Störsignalen erreicht wird, während sich elektrostatische Entladungen annähernd ungehindert ausbreiten können. Eine derartige Lösung benötigt jedoch nachteiligerweise Chipfläche, was die Herstellungskosten erhöht. Zudem ist eine derartige Lösung nicht bei Elektronikbausteinen einsetzbar, bei welchen zwei Chips in einem Elektronikbaustein eingebaut sind.
  • Die DE 199 44 487 A1 beschreibt eine ESD-Schutzanordnung für eine Halbleitervorrichtung. Dabei weist ein Chip mit einem Digitalteil und einem Analogteil an seinem Rand Pads auf, welche mit verschiedenen Potenzialen oder Versorgungsspannungen verbunden sind. An einem Gehäuse des Chips sind eine Anzahl von externen Pins vorgesehen. Von Pins einer digitalen Masse wird einerseits direkt zu entsprechenden Pads des Chips gebondet, andererseits auch auf eine Bondinsel. Von einem Pin für eine analoge Masse wird ebenfalls auf die Bondinsel gebondet. Zudem führen Bonddrähte von den verschiedenen Pads von Versorgungsspannungen des Chips ebenfalls auf die Bondinsel.
  • Aus der US 2003/0209793 A1 ist eine Schutzschaltung zum Schutz vor elektrostatischen Entladungen mit ersten und zweiten Schutzelementen offenbart, wobei Bonddrähte von verschiedenen Anschlüssen zu entsprechenden Pads eines Chips führen.
  • Aus der DE 199 44 489 A1 ist eine Anordnung bekannt, bei welcher zwei externe Versorgungsspannungsleitungen in regelmäßigen Abständen Pads aufweisen, welche auf einem gemeinsamen Pin gebondet sind.
  • Die EP 11 68 607 A2 beschreibt Signalfilter wie beispielsweise Bandpassfilter, bei welchen Bonddrähte als Induktivitäten verwendet werden.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen vorzuschlagen, bei der sich eine elektrostatische Entladung über ein Versorgungsspannungssystem von in dem Elektronikbaustein enthaltenen Schaltungsabschnitten ausbreiten können und zum anderen die Ausbreitung von hochfrequenten Störungen vermieden wird, wobei das Verfahren kostengünstig realisierbar sein soll und insbesondere für so genannte „Laminat Packages" wie beispielsweise „Ball Grid Arrays" (BGA), bei welchen externe Anschlüsse aus üblicherweise an der Unterseite der Verpackung des Elektronikbausteins angebrachten „Lötbällen" bestehen, anwendbar sein soll. Zudem ist es eine Aufgabe der vorliegenden Erfindung, einen mit einer entsprechenden Schutzanordnung ausgerüsteten Elektronikbaustein bereitzustellen.
  • Diese Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1 bzw. einen Elektronikbaustein gemäß Anspruch 6. Die Unteransprüche definieren vorteilhafte oder bevorzugte Ausführungsbeispiele des Verfahrens bzw. des Elektronikbausteins.
  • Erfindungsgemäß wird zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen, wobei der Elektronikbaustein einen ersten Schaltungsabschnitt mit einem ersten Versorgungsspannungsanschluss, einen zweiten Schaltungsabschnitt mit einem zweiten Versorgungsspannungsanschluss, eine erste externe Versorgungsspan nungsleitung zur Versorgung des ersten Schaltungsabschnitts und eine zweite externe Versorgungsspannungsleitung zur Versorgung des zweiten Schaltungsabschnitts aufweist, wobei der zweite Versorgungsspannungsanschluss mit der zweiten externen Versorgungsspannungsleitung verschaltet ist, vorgeschlagen, zwischen der zweiten externen Versorgungsspannungsleitung und dem ersten Versorgungsspannungsanschluss eine elektrische Verbindung herzustellen, welche nicht über die erste externe Versorgungsspannungsleitung verläuft. Dabei sind unter externen Versorgungsspannungsleitungen Versorgungsspannungsleitungen zu verstehen, welche außerhalb des ersten Schaltungsabschnitts bzw. des zweiten Schaltungsabschnitts liegen, also beispielsweise in einem Package, welches den ersten Schaltungsabschnitt und den zweiten Schaltungsabschnitt enthält.
  • Über die elektrische Verbindung können elektrostatische Entladungen von dem zweiten Versorgungsspannungsanschluss des zweiten Schaltungsabschnitts zu dem ersten Versorgungsspannungsanschluss des ersten Schaltungsabschnitts abgeleitet werden und umgekehrt. Somit besteht auch eine Verbindung zwischen der ersten und der zweiten externen Versorgungsspannungsleitung.
  • Der erste Versorgungsspannungsanschluss ist zudem mit der ersten externen Versorgungsspannungsleitung verbunden, und ein dritter Versorgungsspannungsanschluss des ersten Schaltungsabschnitts ist mit der ersten externen Versorgungsspannungsleitung verbunden.
  • Die elektrische Verbindung ist durch eine Metallbahn und durch einen Bonddraht realisiert. Dabei verläuft bevorzugt eine Metallbahn, welche als Stichleitung ausgestaltet ist, von der zweiten externen Versorgungsspannungsleitung zu einem Bondpad und ein Bonddraht von diesem Bondpad zu dem ersten Versorgungsspannungsanschluss, welcher ebenfalls als Bondpad ausgestaltet ist.
  • Die elektrische Verbindung weist bevorzugt eine Induktivität auf, welche für hochfrequente Störungen eine erhöhte Impedanz aufweist, während sie für typische elektrostatische Entladungen eine niedrige Impedanz aufweist und somit deren Ausbreitung ermöglicht. Die Induktivität beträgt dabei bevorzugt zwischen 5 und 15 nH.
  • Der erste Schaltungsabschnitt und der zweite Schaltungsabschnitt können in einem Chip integriert sein oder auf zwei getrennten Chips realisiert sein, welche in einem Package, das heißt in einem Elektronikbaustein, angeordnet sind. Die erste externe Versorgungsspannungsleitung und die zweite externe Versorgungsspannungsleitung können dabei durch Metallbahnen realisiert sein und jeweils einen externen Anschluss, beispielsweise einen Lötball eines Ball Grid Arrays, aufweisen.
  • Die Verbindung der zweiten externen Versorgungsspannungsleitung mit dem zweiten Versorgungsspannungsanschluss und der ersten externen Versorgungsspannungsleitung mit dem ersten Versorgungsspannungsanschluss und/oder dem dritten Versorgungsspannungsanschluss kann ebenfalls durch Bonddrähte erfolgen.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele näher erläutert. Es zeigen:
  • 1 eine schematische Darstellung eines ersten Ausführungsbeispiels der vorliegenden Erfindung, und
  • 2 eine schematische Darstellung eines zweiten Ausführungsbeispiels der vorliegenden Erfindung.
  • In 1 ist ein erstes Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Dabei ist in einem Elektronikbaustein ein Chip 1 mit einer integrierten Halbleiterschaltung, welche einen ersten Schaltungsabschnitt 2 und einen zweiten Schaltungsabschnitt 3 umfasst, eingebaut. Der erste Schaltungsabschnitt 2 ist dabei ein gegenüber hochfrequenten Störungen empfindlicher Schaltungsabschnitt, beispielsweise ein analoger Schaltungsabschnitt, während der zweite Schaltungsabschnitt 3 ein Schaltungsabschnitt ist, welcher potenziell hochfrequente Störungen erzeugt, beispielsweise ein digitaler Schaltungsabschnitt.
  • Der erste Schaltungsabschnitt 2 und der zweite Schaltungsabschnitt 3 weisen getrennte interne Spannungsversorgungssysteme auf. Diese Spannungsversorgung und die vorliegende Erfindung wird im Folgenden anhand von Masseleitungen erläutert, kann aber ohne weiteres auf andere Spannungsversorgungen wie beispielsweise eine positive Versorgungsspannung übertragen werden.
  • Der erste Schaltungsabschnitt 2 weist Bondpads 17, 18 und 19 als Masseanschlüsse auf, welche mit einer internen Masseleitung des ersten Schaltungsabschnitts 2 verbunden sind. Dem ersten Schaltungsabschnitt 2 ist eine externe Masseleitung 5 zugeordnet, welche in einem Lötball 4 eines Ball Grid Arrays endet. Der Lötball 4 stellt also einen externen Masseanschluss des Elektronikbausteins dar. Die erste externe Masseleitung 5 weist Bondpads 20 und 21 auf, wobei das Bondpad 21 über einen Bonddraht 10 mit dem Bondpad 17 und das Bondpad 20 über einen Bonddraht 11 mit dem Bondpad 18 verbunden ist. Somit ist über die Bondpads 17 und 18 eine interne Masseleitung des Schaltungsabschnitts 2 mit der ersten externen Masseleitung 5 verbunden.
  • In ähnlicher Weise weist der zweite Schaltungsabschnitt 3 einen Masseanschluss 16 auf, welcher wiederum als Bondpad ausgestaltet ist. Über einen Bonddraht 9 ist der Masseanschluss 16 mit einem Bondpad 15 einer zweiten externen Masseleitung 7 verbunden, welche wiederum als externen Anschluss einen Lötball 6 aufweist.
  • Somit wird über die Masseleitung 5 ein Massepotenzial für den ersten Schaltungsabschnitt 2 und über die Masseleitung 7 ein Massepotenzial für den zweiten Schaltungsabschnitt 3 bereitgestellt.
  • Erfindungsgemäß weist der dargestellte Elektronikbaustein eine von dem Lötball 6 ausgehende Stichleitung 8 auf, welche in einem Bondpad 14 endet. Das Bondpad 14 ist wiederum über einen Bonddraht 13 mit dem Bondpad 19 des ersten Schaltungsabschnitts 2 verbunden. Dabei wird die aus Stichleitung 8 und Bonddraht 13 bestehende elektrische Verbindung vorteilhafterweise so dimensioniert, dass ihre Induktivität zwischen 5 und 15 nH liegt, was durch eine geeignete Dimensionierung der Stichleitung 8 bzw. des Bonddrahts 13 erreicht werden kann.
  • Die erste externe Masseleitung 5, die zweite externe Masseleitung 7 sowie die Stichleitung 8 sind dabei innerhalb des so genannten Packages des Elektronikbausteins verlaufende elektrische Verbindungen, welche beispielsweise durch eine Metallschicht realisiert werden können. Diese benötigen insbesondere keine Chipfläche auf dem Chip 1 und sind somit kostengünstiger zu realisieren als auf dem Chip selbst vorgenommene Maßnahmen.
  • Optional kann, wie gestrichelt angedeutet, ein Bonddraht 12 zwischen dem Masseanschluss 19 und dem Bondpad 20 vorgesehen sein.
  • Dieser optionale Bonddraht 12 ist insbesondere dann vorteilhaft, wenn – beispielsweise in einer Entwicklungsphase des Elektronikbausteins – Performanceprobleme auftreten. Bezüglich dem Verhalten bei elektrostatischen Entladungen ist eine Anordnung ohne den Bonddraht 12 jedoch vorteilhafter. Der Bonddraht 12 kann dabei auf einfache Weise je nach Bedarf vorgesehen werden.
  • Im Folgenden soll nun die Funktion der erfindungsgemäßen elektrischen Verbindung, umfassend die Stichleitung 8 und den Bonddraht 13 des Elektronikbausteins aus 1 erläutert werden. Tritt eine hochfrequente Störung in dem zweiten Schaltungsabschnitt 3 auf, wird diese zunächst über den Bonddraht 9 auf die zweite externe Masseleitung 7 abgeleitet. Von hier existieren prinzipiell zwei mögliche Ausbreitungswege: die Störung kann über den Lötball 6 nach außen abgeleitet werden, das heißt im eingebauten Zustand des Elektronikbausteins auf eine Masseleitung einer entsprechenden gedruckten Schaltung. Zum anderen ist prinzipiell auch der Ausbreitungsweg über die Stichleitung 8 und den Bonddraht 13 zu dem Masseanschluss 19 des ersten Schaltungsabschnitts 2 möglich. Da jedoch wie oben erläutert die Induktivität der aus Stichleitung 8 und Bonddraht 13 bestehenden elektrischen Verbindung passend, insbesondere zwischen 5 und 15 nH, gewählt wurde, weist diese elektrische Verbindung für hochfrequente Störungen eine wesentlich höhere Impedanz als der Ausbreitungsweg über den Lötball 6 nach außen auf. Daher wird die hochfrequente Störung im Wesentlichen vollständig über den Lötball 6 nach außen abgeleitet, und der störempfindliche erste Schaltungsabschnitt 2 ist vor hochfrequenten Störungen des zweiten Schaltungsabschnitts 3 geschützt.
  • Auf der anderen Seite ist die Impedanz der durch die Stichleitung 8 und den Bonddraht 13 gebildeten elektrischen Verbindung für elektrostatische Entladungen, welche typischerweise niedrigere Steilheiten aufweisen als die angesprochenen hochfrequenten Störungen, gering, so dass über die Stichleitung 8, den Bonddraht 13, die Bonddrähte 10 und 11 und/oder den Bonddraht 12 ein niederohmiger Ausbreitungspfad für elektrostatische Entladungen zwischen der ersten externen Masseleitung 5 und der zweiten externen Masseleitung 7 besteht. Somit ist durch die erfindungsgemäße Lösung ein guter Schutz vor elektrostatischen Entladungen bei gleichzeitiger Entkopplung der Schaltungsabschnitte 2 und 3 bezüglich hochfrequenter Störungen gegeben.
  • In 2 ist eine Abwandlung des Ausführungsbeispiels von 1 dargestellt. Im Gegensatz zu 1 sind der erste Schaltungsabschnitt 2 und der zweite Schaltungsabschnitt 3 nicht auf einem Chip in einer integrierten Schaltung integriert, sondern befindet sich auf zwei getrennten Chips, welche im selben Elektronikbaustein eingebaut sind. Zusätzlich ist beispielhaft ein weiterer Masseanschluss 23 an dem zweiten Schaltungsabschnitt 3 vorhanden, welcher über einen Bonddraht 24 mit einem Bondpad 22 der zweiten externen Masseleitung 7 verbunden ist. Allgemein ist hierzu zu bemerken, dass die Anzahl von Masseanschlüssen an den Schaltungsabschnitten 2 und 3 und die Anzahl von Bondpads an den externen Masseleitungen 5 und 7 entsprechend der Ausgestaltung der jeweiligen Schaltungsabschnitte 2 und 3 gewählt ist.
  • Von diesen Änderungen abgesehen entspricht der in 2 dargestellte Elektronikbaustein dem in 1 dargestellten. Auch die Funktionsweise der erfindungsgemäßen elektrischen Verbindung aus Stichleitung 8 und 13 entspricht dem Beispiel aus 1.
  • Selbstverständlich ist auch eine Kombination des Elektronikbausteins von 1 mit dem Elektronikbaustein von 2 möglich, das heißt der Schaltungsabschnitt 2 aus 2 kann ähnlich dem Chip 1 aus 1 einen störempfindlichen Schaltungsabschnitt und einen potenziell hochfrequente Störungen erzeugenden Schaltungsabschnitt aufweisen. In diesem Fall würden durch die erfindungsgemäße elektrische Verbindung zunächst der Bonddraht 13 aus 2 zu einem Masseanschluss desjenigen Schaltungsabschnitts des Schaltungsabschnitts 2 führen, welcher potenziell Störungen hervorruft, so dass die „Störer-Domänen" miteinander gekoppelt werden. Der störempfindliche Teil des Schaltungsabschnitts 2 aus 2 könnte dann beispielsweise mit einer weiteren derartigen erfindungsgemäßen Schaltungsanordnung mit dem potenziell Störung hervorrufenden Teil gekoppelt werden. Somit wäre der störempfindliche Teil des Schaltungsabschnitts 2 noch besser von dem Schaltungsabschnitt 3 bezüglich hochfrequenter Störungen entkoppelt.
  • Anzumerken ist, dass die elektrische Verbindung aus Stichverbindung 8 und Bonddraht 13 bei entsprechenden räumlichen Gegebenheiten in dem Elektronikbaustein auch nur durch einen Bonddraht mit entsprechender Induktivität oder auch auf andere Weise realisiert werden kann, solange die Störungsentkopplung notwendige Induktivität gegeben ist und andererseits eine Ausbreitung von elektrostatischer Entladung über das Versorgungsspannungssystem problemlos möglich ist.
  • Wie eingangs erwähnt, können statt den Lötbällen 4, 6 auch andere externe Anschlüsse, beispielsweise Pins eines Pin Grid Arrays, vorgesehen sein.

Claims (17)

  1. Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen, wobei der Elektronikbaustein einen ersten Schaltungsabschnitt (2) mit einem ersten Versorgungsspannungsanschluss (17, 18, 19), einen zweiten Schaltungsabschnitt (3) mit einem zweiten Versorgungsspannungsanschluss (16, 23), eine erste externe Versorgungsspannungsleitung (5) zur Versorgung des ersten Schaltungsabschnitts (2) und eine zweite externe Versorgungsspannungsleitung (7) zur Versorgung des zweiten Schaltungsabschnitts (3) aufweist, wobei der zweite Versorgungsspannungsanschluss (16, 23) mit der zweiten externen Versorgungsspannungsleitung (7) verbunden ist, wobei der erste Schaltungsabschnitt (2) einen dritten Versorgungsspannungsanschluss (17, 18) umfasst, welcher mit der ersten externen Versorgungsspannungsleitung (5) verbunden ist, wobei externe Versorgungsspannungsleitungen Versorgungsspannungsleitungen sind, welche außerhalb des ersten Schaltungsabschnitts und des zweiten Schaltungsabschnitts liegen, wobei zwischen der zweiten externen Versorgungsspannungsleitung (7) und dem ersten Versorgungsspannungsanschluss (19) eine elektrische Verbindung hergestellt wird, welche nicht über die erste externe Versorgungsspannungsleitung (5) verlauft, wobei die elektrische Verbindung (8, 13) einen Bonddraht (13) und eine Metallschicht in Form einer Stichleitung (8) umfasst.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Versorgungsspannungsanschluss (19) mit der ersten externen Versorgungsspannungsleitung (5) verbunden ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrische Verbindung derart hergestellt wird, dass sie für in dem Elektronikbaustein auftretende hochfrequente Störungen eine höhere Impedanz aufweist als eine Verbindung der zweiten externen Versorgungsspannungsleitung mit einem externen Anschluss des Elektronikbausteins.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Induktivität der elektrischen Verbindung zwischen 5 und 15 nH liegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrische Verbindung als elektrische Verbindung in einem Package des Elektronikbausteins hergestellt wird.
  6. Elektronikbaustein, umfassend: einen ersten Schaltungsabschnitt (2) mit einem ersten Versorgungsspannungsanschluss (19), einen zweiten Schaltungsabschnitt (3) mit einem zweiten Versorgungsspannungsanschluss (16, 23), eine erste externe Versorgungsspannungsleitung (5) zur Versorgung des ersten Schaltungsabschnitts (2), und eine zweite externe Versorgungsspannungsleitung (7) zur Versorgung des zweiten Schaltungsabschnitts (3), wobei der zweite Versorgungsspannungsanschluss (16, 23) mit der zweiten externen Versorgungsspannungsleitung (7) verbunden ist, der erste Versorgungsspannungsanschluss (19) mit der ersten externen Versorgungsspannungsleitung (5) verbunden ist, wobei externe Versorgungsspannungsleitungen Versorgungsspannungsleitungen sind, welche außerhalb des ersten Schaltungsabschnitts und des zweiten Schaltungsabschnitts liegen, wobei der erste Schaltungsabschnitt (2) einen dritten Versorgungsspannungsanschluss (17, 18) umfasst, welcher mit der ersten externen Versorgungsspannungsleitung (5) verbunden ist; eine elektrische Verbindung zwischen der zweiten externen Versorgungsspannungsleitung (7) und dem ersten Versorgungs spannungsanschluss (19), welche nicht über die erste externe Versorgungsspannungsleitung (5) verläuft, wobei die elektrische Verbindung (8, 13) einen Bonddraht (13) und eine Metallschicht in Form einer Stichleitung (8) umfasst.
  7. Elektronikbaustein nach Anspruch 6, dadurch gekennzeichnet, dass der erste Versorgungsspannungsanschluss (19) mit der ersten externen Versorgungsspannungsleitung (5) verbunden ist.
  8. Elektronikbaustein nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die elektrische Verbindung derart ausgestaltet ist, dass sie für in dem Elektronikbaustein auftretende hochfrequente Störungen eine höhere Impedanz aufweist als eine Verbindung der zweiten externen Versorgungsspannungsleitung mit einem externen Anschluss des Elektronikbausteins.
  9. Elektronikbaustein nach Anspruch 8, dadurch gekennzeichnet, dass eine Induktivität der elektrischen Verbindung zwischen 5 und 15 nH liegt.
  10. Elektronikbaustein nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die erste Versorgungsspannungsleitung (5), die zweite externe Versorgungsspannungsleitung (7) und die elektrische Verbindung (8, 13) in einem Package des Elektronikbausteins angeordnet sind.
  11. Elektronikbaustein nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass der erste Schaltungsabschnitt (2) und der zweite Schaltungsabschnitt (3) auf einem Chip integrierte Halbleiterschaltungen sind.
  12. Elektronikbaustein nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass der erste Schaltungsabschnitt (2) und der zweite Schaltungsabschnitt (3) auf zwei getrennten Chips realisierte Halbleiterschaltungen sind.
  13. Elektronikbaustein nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, dass der erste Schaltungsabschnitt (2) ein störempfindlicher Schaltungsabschnitt und der zweite Schaltungsabschnitt (3) ein potenziell Störungen hervorrufender Schaltungsabschnitt ist.
  14. Elektronikbaustein nach einem der Ansprüche 6 bis 13, dadurch gekennzeichnet, dass die erste externe Versorgungsspannungsleitung (5) und die zweite externe Versorgungsspannungsleitung (7) Masseleitungen sind.
  15. Elektronikbaustein nach einem der Ansprüche 6 bis 14, dadurch gekennzeichnet, dass die erste externe Versorgungsspannungsleitung (5) und die zweite externe Versorgungsspannungsleitung (7) jeweils mit einem externen Anschluss (4, 6) des Elektronikbausteins verbunden sind.
  16. Elektronikbaustein nach einem der Ansprüche 6 bis 15, dadurch gekennzeichnet, dass der erste Schaltungsabschnitt (2) einen störempfindlichen Teil und einen nicht störempfindlichen Teil aufweist, und dass der erste Versorgungsspannungsanschluss ein Versorgungsspannungsanschluss des nicht störempfindlichen Teils des ersten Schaltungsabschnitts ist.
  17. Elektronikbaustein nach einem der Ansprüche 6 bis 16, dadurch gekennzeichnet, dass der Elektronikbaustein mit einem Verfahren nach einem der Ansprüche 1 bis 5 hergestellt wurde.
DE102005014176A 2005-03-29 2005-03-29 Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein Expired - Fee Related DE102005014176B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005014176A DE102005014176B4 (de) 2005-03-29 2005-03-29 Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein
CNB2006100739818A CN100435305C (zh) 2005-03-29 2006-03-29 使电子元件免于静电放电的保护组件的制造方法和相应构造的电子元件
US11/392,216 US7542254B2 (en) 2005-03-29 2006-03-29 Method for producing a protective assembly for protecting an electronic component from electrostatic discharge, and correspondingly configured electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005014176A DE102005014176B4 (de) 2005-03-29 2005-03-29 Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein

Publications (2)

Publication Number Publication Date
DE102005014176A1 DE102005014176A1 (de) 2006-10-05
DE102005014176B4 true DE102005014176B4 (de) 2009-08-20

Family

ID=36998765

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005014176A Expired - Fee Related DE102005014176B4 (de) 2005-03-29 2005-03-29 Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein

Country Status (3)

Country Link
US (1) US7542254B2 (de)
CN (1) CN100435305C (de)
DE (1) DE102005014176B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077439B2 (en) * 2008-04-17 2011-12-13 Broadcom Corporation Method and system for mitigating risk of electrostatic discharge for a system on chip (SOC)
CN106580188B (zh) * 2017-01-25 2022-12-27 莱克电气股份有限公司 一种静电防护系统及使用该系统的手持式吸尘器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19944489A1 (de) * 1999-09-16 2001-04-19 Infineon Technologies Ag ESD-Schutzanordnung für Signaleingänge und -ausgänge bei Halbleitervorrichtungen mit Substrattrennung
DE19944487A1 (de) * 1999-09-16 2001-04-19 Infineon Technologies Ag ESD-Schutzanordnung für Halbleitervorrichtung
EP1168607A2 (de) * 2000-06-22 2002-01-02 Texas Instruments Incorporated Auf einem Chip integriertes Filter mit drahtförmigen Induktivitäten
US20030209793A1 (en) * 1999-12-03 2003-11-13 Hitachi, Ltd. IC card

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224240A (zh) * 1998-01-20 1999-07-28 盛群半导体股份有限公司 解决集成电路静电放电问题的电路布局
US5991135A (en) * 1998-05-11 1999-11-23 Vlsi Technology, Inc. System including ESD protection
US6433985B1 (en) * 1999-12-30 2002-08-13 International Business Machines Corporation ESD network with capacitor blocking element
SE522909C2 (sv) * 2001-09-06 2004-03-16 Ericsson Telefon Ab L M Anordning för skydd av integrerad högfrekvenskrets innefattande en halvledarvaristor
US6624999B1 (en) * 2001-11-20 2003-09-23 Intel Corporation Electrostatic discharge protection using inductors
DE10255130B4 (de) * 2002-11-26 2007-03-22 Infineon Technologies Ag Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19944489A1 (de) * 1999-09-16 2001-04-19 Infineon Technologies Ag ESD-Schutzanordnung für Signaleingänge und -ausgänge bei Halbleitervorrichtungen mit Substrattrennung
DE19944487A1 (de) * 1999-09-16 2001-04-19 Infineon Technologies Ag ESD-Schutzanordnung für Halbleitervorrichtung
US20030209793A1 (en) * 1999-12-03 2003-11-13 Hitachi, Ltd. IC card
EP1168607A2 (de) * 2000-06-22 2002-01-02 Texas Instruments Incorporated Auf einem Chip integriertes Filter mit drahtförmigen Induktivitäten

Also Published As

Publication number Publication date
DE102005014176A1 (de) 2006-10-05
US7542254B2 (en) 2009-06-02
CN1855406A (zh) 2006-11-01
US20060268488A1 (en) 2006-11-30
CN100435305C (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10019840B4 (de) Mehrschichtkondensator, dessen Verwendung als Entkopplungskondensator und eine Verdrahtungsplatine mit dem Mehrschichtkondensator
DE10317101A1 (de) On-Chip-Rauschunterdrückungssystem und ein Verfahren, dieses herzustellen
DE102016216702A1 (de) Verstärker
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE10136285B4 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Anbringen von Schaltungsblöcken in der integrierten Halbleiterschaltungsvorrichtung
DE19857043C1 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
DE19704289B4 (de) Integrierte Halbleiterschaltung, die separat zu Eingangsschaltungen geführte Netzleitungen hat und Schaltungseinheit damit
EP1212797B1 (de) Esd-schutzanordnung für signaleingänge und -ausgänge bei halbleitervorrichtungen mit substrattrennung
DE102005014176B4 (de) Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein
DE102013223500A1 (de) Hochfrequenzvorrichtung
DE19743344A1 (de) Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
DE19707769A1 (de) Einrichtung zum Schutz von elektrischen Schaltungen, insbesondere der Automobiltechnik, vor elektrostatischen Entladungen
DE60130717T2 (de) Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil
DE19743264A1 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Anordnung mit zwei integrierten Schaltkreisen
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
EP0827282B1 (de) Störstrahlreduzierende Anschlusskonfiguration für eine integrierte Schaltung
DE102004031455B4 (de) Verfahren zur Erstellung eines ESD-Schutzes bei einem mikroelektronischen Baustein und entsprechend ausgebildeter mikroelektronischer Baustein
DE102016216650A1 (de) Halbleitervorrichtung
DE102020123701A1 (de) Schaltungsplatine und Halbleitervorrichtung
DE102005001590B4 (de) BOC-Package
DE102004010299B4 (de) Infrarot-Empfänger-Chip
DE10241086B4 (de) Zusammengesetztes integriertes Halbleiterbauteil
DE10338675A1 (de) Reserve-Eingangs-/Ausgangs-Puffer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R081 Change of applicant/patentee

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee