-
Hintergrund der Erfindung
-
Gebiet der Erfindung
-
Die vorliegende Erfindung bezieht sich auf eine Schaltungsplatine, auf der eine Schaltung montiert ist, sowie eine Halbleitervorrichtung, in der die Schaltungsplatine montiert ist.
-
Beschreibung des Stands der Technik
-
Eine Halbleitervorrichtung ist eine Vorrichtung, in der ein Halbleiterchip, der aus einer Vielzahl von Schaltungsblöcken, wie etwa Analogschaltungen oder Digitalschaltungen besteht, auf einem Verdrahtungssubstrat (ebenso als eine „Schaltungsplatine“ oder eine „Leiterplatte“ bezeichnet wird) montiert ist, und in einer einzelnen Verpackung bzw. in einem einzelnen Gehäuse integriert ist. Um eine elektromagnetische Interferenz (EMI), die von einer Halbleitervorrichtung ausgeht, zu reduzieren, werden verschiedenen Gegenmaßnahmen, wie etwa die im Folgenden beschriebenen, bezüglich Halbleitervorrichtungen untersucht. Zum Beispiel wurden Untersuchungen bezüglich einer Gegenmaßnahme zum Unterbinden eines EMI-Rauschens durch Einfügen eines Kondensators zwischen einer Energieversorgungsverdrahtung, die eine Energieversorgungsspannung zuführt, und einer Masseverdrahtung, die ein Massepotenzial zuführt, innerhalb der Verpackung bzw. des Gehäuses einer Halbleitervorrichtung durchgeführt. Ferner wurden ebenfalls Untersuchungen bezüglich einer Gegenmaßnahme, bei der Anschlüsse in einem Zustand bereitgestellt werden, in dem die Energieversorgungsverdrahtung und die Masseverdrahtung für jeden Schaltungsblock separiert sind, sodass die Anschlüsse keine gemeinsame Impedanz aufweisen, durchgeführt.
-
Zum Beispiel ist in der japanischen Patentanmeldungsveröffentlichung Nr. 2005-340741 eine Halbleitervorrichtung offenbart, in der Anschlüsse, die jeweils individuell das Massepotential für eine Vielzahl von Schaltungsblöcken von außerhalb der Verpackung bzw. des Gehäuses der Halbleitervorrichtung zuführen, bereitgestellt sind, in denen die Energieversorgungsverdrahtung und die Masseverdrahtung separiert sind. Dadurch kann eine Konfiguration bereitgestellt werden, gemäß der, während ein gemeinsames Massepotential vorliegt, die jeweiligen Schaltungsblöcke der Halbleitervorrichtung keine gemeinsame Impedanz aufweisen. Als ein Ergebnis kann verhindert werden, dass ein von einem spezifischen Schaltungsblock erzeugtes Rauschen zu einem anderen Schaltungsblock übertragen wird, und eine Reduktion der EMI kann erreicht werden.
-
In einer Halbleitervorrichtung, in der die Energieversorgungsverdrahtung und die Masseverdrahtung separiert sind, obwohl eine Struktur, in der die individuellen Schaltungsblöcke keine gemeinsame Impedanz aufweisen, erhalten werden kann, kann andererseits die individuelle Impedanz der jeweiligen Schaltungsblöcke in einigen Fällen ansteigen. Daher besteht das Problem, dass die elektromagnetische Störfestigkeit (EMS) aufgrund eines Anstiegs der individuellen Impedanz der jeweiligen Schaltungsblöcke abnimmt. Ferner nimmt in dem Montagesubstrat, auf dem die Halbleitervorrichtung montiert ist, die Verdrahtungseffizienz bezüglich der Energieversorgungsverdrahtung und der Masseverdrahtung in dem Montagesubstrat ab, weil die Anzahl von Anschlüssen aufgrund des Separierens der Energieversorgungsverdrahtung und der Masseverdrahtung in der Halbleitervorrichtung ansteigt. Als ein Ergebnis kann in einigen Fällen die individuelle Impedanz an einem bestimmten Schaltungsblock groß werden.
-
Zum Beispiel kann durch Erhöhen der Anzahl von Schichten bzw. Lagen eines Montagesubstrats die Verdrahtungseffizienz der Energieversorgungsverdrahtung und der Masseverdrahtung verbessert werden, und die individuelle Impedanz in dem Montagesubstrat kann verringert werden. Jedoch besteht das Problem, dass die Substratkosten ansteigen, wenn die Anzahl von Schichten bzw. Lagen des Montagesubstrats erhöht wird, weiterhin kann in dem Verdrahtungssubstrat innerhalb der Halbleitervorrichtung durch absichtliches anordnen der Masseverdrahtung, um eine gemeinsame Impedanz aufzuweisen, die individuelle Impedanz der Halbleitervorrichtung insgesamt reduziert werden, und die EMS kann verbessert werden. Jedoch gilt, dass wann immer ein Montagesubstrat, auf dem eine Halbleitervorrichtung zu montieren ist, geändert wird, es erforderlich ist, die Masseverdrahtung innerhalb der Halbleitervorrichtung zu überarbeiten, und daher besteht das Problem, dass Kosten bei der Überarbeitung der Verdrahtung des Verdrahtungssubstrates der Halbleitervorrichtung entstehen.
-
Zusammenfassung der Erfindung
-
Ein Aspekt der vorliegenden Erfindung ist eine Schaltungsplatine, auf der ein Halbleiterchip montiert ist, wobei der Halbleiterchip eine Vielzahl von Schaltungen und eine Vielzahl von Elektrodenfeldern, die mit der Vielzahl von Schaltungen verbunden sind, aufweist, wobei die Schaltungsplatine eine Vielzahl von Bondflächen bzw. -pads umfasst, die elektrisch über Leitungen mit der Vielzahl von Elektrodenflächen verbunden sind, wobei die Vielzahl von Bondflächen eine erste Bondfläche und eine zweite Bondfläche, die konfiguriert ist, um ein Massepotential zuzuführen, umfasst, wobei die Schaltungsplatine eine erste Masseverdrahtung, die mit der ersten Bondfläche verbunden ist, eine zweite Masseverdrahtung, die mit der zweiten Bondfläche verbunden ist, und eine erste Erweiterungsfläche, die mit der ersten Masseverdrahtung verbunden ist, und eine zweite Erweiterungsfläche, die mit der zweiten Masseverdrahtung verbunden ist, umfasst, wobei die erste Erweiterungsfläche und die zweite Erweiterungsfläche in einem Bereich bereitgestellt sind, der sich von einem Bereich unterscheidet, in dem die Vielzahl von Bondflächen bereitgestellt ist, wobei die erste Erweiterungsfläche und die zweite Erweiterungsfläche über einen Draht verbindbar sind.
-
Ein weiterer Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung mit einer Schaltungsplatine, auf der ein Halbleiterchip montiert ist, wobei der Halbleiterchip eine Vielzahl von Schaltungen und eine Vielzahl von Elektrodenflächen, die mit der Vielzahl von Schaltungen verbunden sind, aufweist, wobei die Schaltungsplatine eine Vielzahl von Bondflächen umfasst, die elektrisch über Drähte mit der Vielzahl von Elektrodenflächen verbunden sind, wobei die Vielzahl von Bondflächen eine erste Bondfläche und eine zweite Bondfläche, die konfiguriert ist, um ein Massepotential zuzuführen, umfasst, wobei die Schaltungsplatine eine erste Masseverdrahtung, die mit der ersten Bondfläche verbunden ist, eine zweite Masseverdrahtung, die mit der zweiten Bondfläche verbunden ist, sowie eine erste Erweiterungsfläche, die mit der ersten Masseverdrahtung verbunden ist, und eine zweite Erweiterungsfläche, die mit der zweiten Masseverdrahtung verbunden ist, umfasst, wobei die erste Erweiterungsfläche und die zweite Erweiterungsfläche in einem Bereich bereitgestellt sind, der sich von einem Bereich unterscheidet, in dem die Vielzahl von Bondflächen bereitgestellt ist, wobei die erste Erweiterungsfläche und die zweite Erweiterungsfläche über einen Draht verbindbar sind, wobei die Halbleitervorrichtung weiterhin Kugelelektroden an einer Fläche der Schaltungsplatine, die einer Fläche gegenüber liegt, auf der der Halbleiterchip montiert ist, aufweist, wobei die Kugelelektroden elektrisch mit der Vielzahl der Bondflächen verbunden sind, und wobei die Schaltungsplatine und der auf der Schaltungsplatine montierte Halbleiterchip über ein Dichtungselement abgedichtet sind.
-
Weitere Merkmal der vorliegenden Erfindung werden anhand der nachfolgenden Beschreibung von exemplarischen Ausführungsbeispielen mit Bezugnahme auf die anhängenden Zeichnungen ersichtlich.
-
Figurenliste
-
- 1 ist eine perspektivische Ansicht, die den Aufbau einer Halbleitervorrichtung der Ausführungsbeispiele 1 und 2 veranschaulicht.
- 2 ist eine schematische Draufsicht, die den Aufbau der Halbleitervorrichtung der Ausführungsbeispiele 1 und 2 veranschaulicht.
- 3 ist eine Blockdarstellung, die die Konfiguration eines Halbleiterchips der Ausführungsbeispiele 1 und 2 veranschaulicht.
- 4 ist eine Außenschichtverdrahtungsmusterdarstellung, die ein Verdrahtungsmuster eines Verdrahtungssubstrats des Ausführungsbeispiels 1 veranschaulicht.
- 5 ist eine Verdrahtungsmusterdarstellung, die ein Verdrahtungsmuster eines Montagesubstrats des Ausführungsbeispiels 1 veranschaulicht.
- 6 ist eine Außenschichtverdrahtungsmusterdarstellung, die ein Verdrahtungsmuster des Verdrahtungssubstrats des Ausführungsbeispiels 1 veranschaulicht.
- 7 ist eine Außenschichtverdrahtungsmusterdarstellung, die ein Verdrahtungsmuster des Verdrahtungssubstrats des Ausführungsbeispiels 1 veranschaulicht.
- 8 ist eine Außenschichtverdrahtungsmusterdarstellung, die ein Verdrahtungsmuster eines Verdrahtungssubstrats des Ausführungsbeispiels 2 veranschaulicht.
- 9A und 9B sind Ansichten zum Beschreiben von Verbindungen durch Bonddrähte des Ausführungsbeispiels 2.
- 10 ist eine Außenschichtverdrahtungsmusterdarstellung, die ein Verdrahtungsmuster des Verdrahtungssubstrats des Ausführungsbeispiels 2 veranschaulicht.
-
Beschreibung der Ausführungsbeispiele
-
[Ausführungsbeispiel 1]
-
[Aufbau der Halbleitervorrichtung]
-
1 ist eine perspektivische Ansicht, die ein Beispiel des Aufbaus einer Halbleitervorrichtung 1 des Ausführungsbeispiels 1 veranschaulicht. Wie in 1 veranschaulicht ist, ist in der Halbleitervorrichtung 1 ein Halbleiterchip 2, der aus einer Vielzahl von Schaltungsblöcken (nicht veranschaulicht) besteht, auf einem Verdrahtungssubstrat 4 montiert, und der Halterchip 2 und das Verdrahtungssubstrat 4 sind über elektrisch leitende Bonddrähte 6 verbunden. Es sei angemerkt, dass das Verdrahtungssubstrat 4 ebenso als eine „Schaltungsplatine“ oder eine „Leiterplatte“ bezeichnet wird. In der Halbleitervorrichtung 1, wie in 1 veranschaulicht ist, sind der Halbleiterchip 2 und die Vielzahl von Bonddrähten 6 über ein Dichtungselement 7 (durch eine gepunktete Linie in den Zeichnungen angegeben), die aus einem Dichtharz gebildet ist, abgedeckt und abgedichtet. Ferner ist die in 1 veranschaulichte Halbleitervorrichtung 1 eine Halbleiterbauform des BGA- (ball grid array) Typs, bei dem Kugelelektroden 9, die externe Anschlüsse sind, in einer Anordnung auf der gegenüberliegenden Seite bezüglich der Seite, auf der der Halbleiterchip 2 montiert ist, des Verdrahtungssubstrats 4 bereitgestellt.
-
[Verdrahtungssubstrat und Halbleiterchip]
-
2 ist eine schematische Draufsicht, die ein Beispiel des Aufbaus der Halbleitervorrichtung 1 des gegenwärtigen Ausführungsbeispiels veranschaulicht, und ist eine Obenansicht der in 1 veranschaulichten Halbleitervorrichtung 1 aus Sicht von oberhalb des Verdrahtungssubstrats 4. Wie in 2 veranschaulicht ist, ist der Halbleiterchip 2 an der Mitte des Verdrahtungssubstrats 4 montiert. Der Halbleiterchip 2 besteht beispielsweise aus einer Vielzahl von Schaltungsblöcken, die später beschrieben werden, die auf einem Chip unter Verwendung von Silizium ausgebildet sind, und eine Vielzahl von Elektrodenpads bzw. Flächen 3 ist an jeder Seite des Umfangsabschnitts des Halbleiterchips 2 bereitgestellt. Die Elektrodenflächen 3 sind Energieversorgungsanschlüsse für eine Energieversorgungsspannung, ein Massepotential oder dergleichen, das den Schaltungsblöcken innerhalb des Halbleiterchips 2 zugeführt wird, oder Signalanschlüsse für Signale, die in die Schaltungsblöcke eingegeben werden, oder Signale die aus den Schaltungsblöcken ausgegeben werden.
-
Andererseits, wie später beschrieben wird, ist das Verdrahtungssubstrat 4 ein Substrat, in dem beispielsweise Verdrahtungsmuster unter Verwendung einer Kupferfolie auf einem Harzsubstrat ausgebildet sind. Das Verdrahtungssubstrat 4 weist Bondflächenbereiche 5A, 5B, 5C und 5D auf, die an einer Vielzahl von Bondflächen bzw. -pads 5 bestehen, die den Elektrodenflächen 3, die an jeder Seite des Halbleiterchips 2 bereitgestellt sind, gegenüberstehen. Die jeweilige Bondflächen 5 der Bondflächenbereiche 5A, 5B, 5C und 5D sind elektrisch auf eine Eins-zu-eins-Weise mit den entsprechenden Elektrodenflächen 3, die auf dem Halbleiterchip 2 bereitgestellt sind, über die Bonddrähte 6 verbunden. Die jeweiligen Bondflächen 5 sind elektrisch über Durchkontaktierungen (siehe 4), die später beschrieben werden, mit den Kugelelektroden 9, die an der Rückseite des Verdrahtungssubstrat 4 bereitgestellt sind, verbunden, und der Austausch von Signalen wird außerhalb über die Kugelelektroden 9 sowie die Zufuhr einer Energieversorgungsspannung, und dergleichen, werden unter Verwendung des Halbleiterchips 2 durchgeführt.
-
[Konfiguration des Halbleiterchips]
-
3 ist eine Blockdarstellung, die ein Beispiel der Konfiguration des Halbleiterchips 2 veranschaulicht. Der Halbleiterchip 2 weist Schaltungsblöcke auf, die eine Oszilatorschaltung (OSC) 21, eine Phasenregelschleife (PLL) 22, eine Linearreglerschaltung (REG) 23, einen nichtvolatilen Speicher (ROM) 24, einen Prozessor (CPU) 25, einen volatilen Speicher (RAM) 26, eine Logik 27 und eine Analog/Digital-Wandlerschaltung (ADC) 28 umfassen, und weist ebenso eine Vielzahl von Elektrodenflächen 3 auf, die mit den jeweiligen Schaltungsblöcken an den vier Seiten des Umfangsabschnitts davon verbunden sind.
-
Die OSC 21 ist eine Oszilatorschaltung, die die ein Referenztaktsignal aus einem Eingangssignal erzeugt, das von einem externen Quarzresonator (nicht veranschaulicht) eingegeben wird. Der Schaltungsblock der OSC 21 ist mit einer Elektrodenfläche 3g (VCC_OSC), die eine Energieversorgungsspannung zuführt, und einer Elektrodenfläche 3h (GND_OSC), die ein Massepotential zuführt (nachstehend ebenso als ein „GND-Potential“ bezeichnet) verbunden. Die PLL 22 ist eine PLL (Phasenregelschleife) Schaltung, die die Frequenz des Referenztaktsignals, das durch die OSC 21 erzeugt wird, multipliziert. Der Schaltungsblock der PLL 22 ist mit einer Elektrodenfläche 3e (VDD_PLL), die eine Energieversorgung zuführt, und einer Elektrodenfläche 3f (GND_PLL), die ein GND-Potential zuführt, verbunden. Weil die OSC 21 und die PLL 22 Schaltungen sind, die ein Takt Signal erzeugen, wird in einigen Fällen ein Schwingungsrauschen aufgrund wiederholter Spannungsschwankungen eines Taktsignals erzeugt. Das Schwingungsrauschen wird zu einem anderen Schaltungsblock oder zu Signalanschlüssen über eine gemeinsame Impedanz zwischen Schaltungsblöcken übertragen, und übermittelt einen Einfluss, wie etwa ein Erhöhen des Pegels eines Strahlungsrauschens, das eine Ursache der EMI (elektromagnetischen Interferenz) ist. Daher wird im gegenwärtigen Ausführungsbeispiel, um die EMI zu reduzieren, eine Konfiguration angewendet, bei der die Energieversorgungsverdrahtung, die die Energieversorgungsspannung zuführt, und die Masseverdrahtung (nachstehend als „GND-Verdrahtung“ bezeichnet), die das GND-Potential zuführt, separiert sind, um frei von einer gemeinsamen Impedanz zu sein.
-
Die REG 23 ist eine Linearreglerschaltung, die eine Energieversorgungsspannung, die innerhalb des Halbleiterchips 2 verwendet wird, aus eine durch eine externe Energieversorgungsvorrichtung zugeführten Energieversorgungsspannung erzeugt. Die REG 23 ist mit einer Elektrodenfläche 3a (VCC_REG), die eine Energieversorgungsspannung von einer externen Energieversorgungsvorrichtung zuführt, einer Elektrodenfläche 3b (GND_RED), die ein GND-Potential zuführt, und einer Elektrodenfläche 3c (VDD) zum Ausgeben einer innerhalb der REG 23 erzeugten Energieversorgungsspannung verbunden. Der ROM 24 ist ein nichtvolatiler Speicher, der ein Steuerungsprogramm der CPU 25 speichert, und ist mit einer Elektrodenfläche 3i (VCC_ROM), die eine Energieversorgungsspannung zuführt, und einer Elektrodenfläche 3j (TND_ROM), die ein GND-Potential zuführt, verbunden. Die CPU 25 liest das in dem ROM 24 gespeicherte Steuerungsprogramm aus, und führt eine arithmetische Verarbeitung aus. Der RAM 26 ist ein volatiler Speicher, und speichert Daten, die temporär als während der arithmetischen Verarbeitung durch die CPU 25 erhaltenen Zwischenergebnisse speichert.
-
Die Logik 27 ist beispielsweise eine Hardwareschaltung, wie etwa eine Kommunikationsschaltung oder eine Zeitgeberschaltung, und arbeitet gemäß Anweisungen von der CPU 25. Die ADC 28 ist eine Analog/Digital-Wandlerschaltung, die konfiguriert ist, eine analoge Signalspannung, die von einem externen Anschluss eingegeben wird, in einen digitalen Code zu wandeln, und ist mit einer Elektrodenfläche 3n (VCC_ADC), die eine Energieversorgungsspannung zu führt, und einer Elektrodenfläche 3m (GND_ADC), die ein GND-Potential zuführt, verbunden. Es sei angemerkt, dass die CPU 25, der RAM 26 und die Logik 27, die vorbestimmte Schaltungen sind, mit der Elektrodenfläche 3c (VDD), aus der eine gemeinsame Energieversorgungsspannung ausgegeben wird, und den Elektrodenflächen 3d, 3k, 31 und 3o, die ein gemeinsames GND-Potential (CGND) zuführen, verbunden sind. Es sei angemerkt, dass im gegenwärtigen Ausführungsbeispiel, weil sich die erforderliche Energieversorgungsspannung abhängig von dem Schaltungsblock unterscheidet, die Energieversorgungsspannungen in eine Energieversorgungsspannung VDD und eine Energieversorgungsspannung VCC aufgeteilt sind.
-
[Verdrahtungsmuster des Verdrahtungssubstrats]
-
4 ist eine Außenschichtverdrahtungsmusterdarstellung, die ein Beispiel des Verdrahtungsmusters des Verdrahtungssubstrats 4 veranschaulicht. Das in 4 veranschaulichte Außenschichtverdrahtungsmuster ist ein Verdrahtungsmuster, das auf der Fläche des Verdrahtungssubstrats 4 bereitgestellt ist, auf der der Halbleiterchip 2 montiert ist, und ein Bereich, der von einer abwechselnd lang und kurz gestrichelten Linie in 4 umgeben ist gibt die Position (Ort) an, an dem der Halbleiterchip 2 montiert ist. Die Bondflächenbereiche 5A, 5B, 5C und 5D, die jeweils von einer gepunkteten Linie umgeben sind, sind an den vier Seiten des Umfangs des Verdrahtungssubstrats 4 bereitgestellt, und 17 Bondflächen 5, die in zwei Reihen bereitgestellt sind, sind in jedem Bondflächenbereich vorgesehen. In 4, unter den Verdrahtungsmustern der in jedem Bondflächenbereich bereitgestellten Bondflächen, sind die GND-Verdrahtungen (z.B. GND_PLL und CGND), die ein Massepotential zuführen, durch Kreuzschraffierung angegeben. In 4 sind Bondflächen 5, die sich von den Bondflächen 5 für die GND-Verdrahtungen unterscheiden, nicht kreuzschraffiert, und sind als umrissene Bondflächen 5 gezeigt. Die umrissenen Bondflächen 5 sind mit den Elektrodenflächen 3 der Signaleingabe/- ausgabeanschlüsse oder Anschlüssen, die eine Energieversorgungsspannung zuführen, des Halbleiterchips 2 in 3 verbunden, und ein Ende des Verdrahtungsmusters ist mit einer Durchkontaktierung 8 verbunden. Die jeweiligen Durchkontaktierungen 8 sind elektrisch mit den Kugelelektroden 9 (siehe 1), die an der Rückseite des Verdrahtungssubstrats 4 bereitgestellt sind, verbunden. Ferner erstreckt sich das andere Ende der Verdrahtungsmuster, die mit allen der Bondflächen 5 umfassend den Bondflächen 5 der GND-Verdrahtung verbunden sind, zu der Kante des Außenumfangsabschnitts des Verdrahtungssubstrats 4.
-
Die jeweiligen kreisförmigen Markierungen innerhalb der Verdrahtungsmuster der Bondflächen 5 der Energieversorgungsverdrahtungen VDD_PLL, VDD, VCC_REG, VCC_ADC, VCC_OSC und VCC_ROM repräsentieren eine Durchkontaktierung 8. Gleichermaßen repräsentieren die jeweiligen kreisförmigen Markierungen innerhalb der Verdrahtungsmuster der Bondflächen 5 der GND-Verdrahtungen GND_PLL, CGND, GND_REG, GND_ADC, GND_OSC und GND_ROM, die durch Kreuzschraffierung angegeben sind, eine Durchkontaktierung 8. Unter der Vielzahl von GND-Verdrahtungen sind die GND-Verdrahtungen CGND, die an jeder Seite an dem Umfang des Verdrahtungssubstrats 4 bereitgestellt sind, miteinander über eine GND-Verdrahtung 41 (erste Masseverdrahtung), die an dem Mittelabschnitt des Verdrahtungssubstrats 4 bereitgestellt ist, verbunden. Weiterhin ist GND-Verdrahtung GND_PLL mit einer GND-Verdrahtung 42 (zweite Masseverdrahtung) verbunden.
-
In 4 ist eine Bondfläche, die mit dem Bezugszeichen 5b versehen ist (erste Bondfläche) eine Bondfläche der GND-Verdrahtung CDNG (GND-Verdrahtung 41). Andererseits ist eine Bondfläche, die mit dem Bezugszeichen 5f versehen ist (zweite Bondfläche) eine Bondfläche der GND-Verdrahtung GND_PLL (GND-Verdrahtung 42). Weiterhin ist eine Bondfläche, die mit Bezugszeichen 71 versehen ist (erste Erweiterungsfläche) eine Erweiterungsbondfläche (nachstehend als „Erweiterungsfläche“ bezeichnet) der GND-Verdrahtung CGND.
-
Andererseits ist eine Bondfläche, die mit Bezugszeichen 72 versehen ist (zweite Erweiterungsfläche) eine Erweiterungsfläche der GND-Verdrahtung GND_PLL. Wie in 4 veranschaulicht ist, sind die Erweiterungsflächen 71 und 72 zwischen dem Bondflächenbereich 5A und der Außenumfangskante des Verdrahtungssubstrats 4 bereitgestellt. Die Erweiterungsflächen 71 und 72 werden später beschrieben.
-
In 2 sind die Bondflächen 5 der Energieversorgungsverdrahtungen und der GND-Verdrahtungen des Verdrahtungssubstrats 4 separiert, und die jeweiligen Bondflächen sind mit den Elektrodenflächen 3 des Halbleiterchips 2 verbunden. In dem in 4 veranschaulichten Verdrahtungssubstrat 4 sind ebenfalls die Elektrodenflächen 3 (in 4 nicht veranschaulicht) des Halbleiterchips 2 mit den entsprechenden Bondflächen 5 verbunden. Daher sind ebenfalls in dem Verdrahtungssubstrat 4 die Energieversorgungsverdrahtungen und die GND-Verdrahtungen separat voneinander bereitgestellt. Wenn die Anzahl von separierten Energieversorgungsverdrahtung und GND-Verdrahtungen auf diese Weise ansteigt, in einem Fall, in dem das Montagesubstrat, auf dem die Halbleitervorrichtung 1 montiert ist, ein Substrat mit einer kleinen Anzahl von Schichten ist, wobei die Anzahl von Schichten beispielsweise zwei beträgt, nimmt die Verdrahtungseffizienz auf dem Montagesubstrat ab. Als ein Ergebnis kann in einigen Fällen die individuelle Impedanz einer bestimmten Energieversorgungsverdrahtung oder DNG-Verdrahtung groß werden.
-
[Verbindung zwischen der Halbleitervorrichtung und dem Montagesubstrat]
-
5 ist eine Ansicht, die ein Beispiel eines Verdrahtungsmusters eines Montagesubstrats veranschaulicht, auf dem die Halbleitervorrichtung 1 mit dem in 4 veranschaulichten Verdrahtungssubstrat 4 montiert ist, und die elektrisch daran über die in der Halbleitervorrichtung 1 bereitgestellten Kugelelektroden 9 verbunden ist. In 5 ist die Halbleitervorrichtung 1 derart montiert, dass die Kugelelektroden 9 auf entsprechenden Lötaugen 90 mit einer Kreisform, die in einem Bereich A angebracht sind, der durch eine abwechselnd lang und kurz gestrichelte Linie in 5 des Montagesubstrats eingeschlossen ist, montiert sind, und die Lötaugen 90 und die Kugelelektroden 9 sind elektrisch verbunden. Eine in 5 veranschaulichte GND-Verdrahtung 91 ist ein GND-Verdrahtungsmuster des Montagesubstrats, und ist mit der GND-Verdrahtung 41 (siehe 4) des Verdrahtungssubstrat 4 über die Kugelelektroden 9 verbunden. Ferner ist eine GND-Verdrahtung 92 ebenfalls ein GND-Verdrahtungsmuster des Montagesubstrats, und ist mit der GND-Verdrahtung 42 (siehe 4) des Verdrahtungssubstrats 4 über die Kugelelektroden 9 verbunden. Die anderen in 5 veranschaulichten Verdrahtungsmuster sind Signalverdrahtungen, wobei ein kreisförmiges Lötauge 90 an einem Ende jedes Verdrahtungsmusters bereitgestellt ist, und das andere Ende mit einem Durchgangsloch 93 verbunden ist. Die GND-Verdrahtung 91 und die GND-Verdrahtung 92 sind an einer Position 94, die von den Positionen separiert ist, an denen diese Signalverdrahtungen die Kugelelektroden 9 der Halbleitervorrichtung 1 kontaktieren, verbunden.
-
Wenn zum Beispiel die individuelle Impedanz der GND-Verdrahtung 42 bezüglich der GND-Verdrahtung 41 des Verdrahtungssubstrats 4 groß wird, kann eine Fehlfunktion des Halbleiterchips 2 auf Grund von EMS auftreten. Das heißt, dass eine Fehlfunktion, wie etwa Abweichungen des Taktes, den die PLL des Halbleiterchips 2 erzeugt, über die GND-Verdrahtung 42, die eine große individuelle Impedanz aufweist, aufgrund von Schwankungen in dem Massepotential der jeweiligen GND-Verdrahtungen, die aufgrund von EMS auftreten, verursacht werden. Als das Ergebnis einer solchen Fehlfunktion werden Inkonsistenzen der Zeitpunkte bezüglich Schaltungsoperationen in der CPU 25, die basierend auf einem von der PLL 22 zugeführten Taktsignal arbeitet, auftreten, und beispielsweise können die Schaltungsoperationen in einem Fehlerzustand, wie etwa einem Busfehler übergehen.
-
Im gegenwärtigen Ausführungsbeispiel, um eine solche Situation zu vermeiden, sind die Erweiterungsfläche 71, die mit der GND-Verdrahtung 41 verbunden ist, und die Erweiterungsfläche 72, die mit der GND-Verdrahtung 42 verbunden ist, auf dem Verdrahtungssubstrat 4 bereitgestellt, und sind zwischen dem Bondflächenbereich 5A und der Umfangskante des Verdrahtungssubstrats 4 bereitgestellt. Weiterhin, in einem Fall, in dem die individuelle Impedanz der GND-Verdrahtung 42 relativ zu der GND-Verdrahtung 41 groß ist, sind die Erweiterungsfläche 71 und die Erweiterungsfläche 72 elektrisch über einen Bonddraht 6 verbunden. Dadurch kann die individuelle Impedanz der GND-Verdrahtung 42 der PLL 22 reduziert werden, und eine Fehlfunktion der PLL 22 aufgrund von EMS kann verhindert werden, und die EMS-Eigenschaften können verbessert werden. Bezüglich den Positionen, an denen die Erweiterungsfläche 71 und die Erweiterungsfläche 72 auf dem Verdrahtungssubstrat 4 bereitgestellt sind, ist es erforderlich, eine Interferenz zwischen dem Bonddraht 6, der die Erweiterungsflächen 71 und 72 verbindet, und den anderen Bonddrähten 6, die mit den Bondflächen 5 des Bondflächenbereichs 5A verbunden sind, zu vermeiden. Das heißt, dass die beiden Erweiterungsflächen 71 und 72 an Positionen bereitgestellt sind, sodass der Bonddraht 6, der die Erweiterungsfläche 71 und die Erweiterungsfläche 72 verbindet, nicht mit den Bonddrähten 6, die Bondflächenbereiche 5A, 5B, 5C und 5D mit dem Halbleiterchip 2 verbinden, nicht interferiert.
-
Es sei angemerkt, dass obwohl in 4 nur die Erweiterungsfläche 72, die mit der GND-Verdrahtung 42 verbunden ist, und die Erweiterungsfläche 71, die mit der GND-Verdrahtung 41 des Bondflächenbereichs 5A verbindet, bereitgestellt sind, eine Erweiterungsfläche, die mit der GND-Verdrahtung GND_REG verbunden ist, hinzugefügt werden kann. Zusätzlich, obwohl in 4 die Erweiterungsflächen nur in dem Bondflächenbereich 5A bereitgestellt sind, können Erweiterungsflächen ebenso entsprechend der GND-Verdrahtung an dem Umfang bzw. dem Randbereich des Verdrahtungssubstrats 4 bereitgestellt sein. Zum Beispiel können bezüglich des Bondflächenbereichs 5B jeweilige Erweiterungsflächen für die GND-Verdrahtung GND_ADC und die GND-Verdrahtung CGND, die mit der GND-Verdrahtung 41 verbunden ist, bereitgestellt sein. Gleichermaßen können bezüglich des Bondflächenbereichs 5D jeweilige Erweiterungsflächen für die GND-Verdrahtungen GND_OSC und GND_ROM und die GND-Verdrahtung CGND, die mit der GND-Verdrahtung 41 verbunden ist, bereitgestellt sein. Zusätzlich können bezüglich des Bondflächenbereichs 5C ebenfalls eine Erweiterungsfläche für die GND-Verdrahtung CGND die mit der GND-Verdrahtung 41 verbunden ist bereitgestellt sein. Es sei angemerkt, dass in einem Fall, in dem Erweiterungsflächen in den Bondflächenbereichen 5B und 5D bereitgestellt sind, es wünschenswert ist, die Erweiterungsflächen in den nachfolgenden Bereichen bereitzustellen. Das heißt, um eine Interferenz zwischen den Bonddrähten 6, die die Erweiterungsflächen verbinden, und anderen Bonddrähten 6 zu vermeiden, ist es wünschenswert, die Erweiterungsflächen in Bereichen zwischen den jeweiligen Bondflächenbereichen 5B und 5D und dem Außenumfangsabschnitt (Umfangskantenseite) des Verdrahtungssubstrats 4 bereitzustellen.
-
Durch Anordnen von Erweiterungsflächen, die dazu geeignet sind, die GND-Verdrahtungen unter Verwendung eines Bonddrahtes 6 auf dem Verdrahtungssubstrat 4 auf die vorstehende Weise zu verbinden, ist es möglich, die individuelle Impedanz und eine gemeinsame Impedanz gemäß dessen, ob die Erweiterungsflächen 71 und 72 miteinander verbunden sind oder nicht, anzupassen. Dadurch ist es bezüglich des Montagesubstrats, auf dem die Halbleitervorrichtung 1 montiert ist, möglich, auszuwählen, ob die Abnahme der EMI zu priorisieren ist, oder ob die Verbesserung der EMS-Eigenschaften zu priorisieren ist, und der Freiheitsgrad bezüglich der Verdrahtung auf dem Montagesubstrat kann verbessert werden. Zusätzlich, wie vorstehend beschrieben, kann im gegenwärtigen Ausführungsbeispiel eine Impedanzanpassung gemäß dessen durchgeführt werden, ob es erforderlich ist, die Erweiterungsflächen 71 und 72 mittels des Bonddrahtes 6 zu verbinden. Daher, auch in einem Fall, in dem das Montagesubstrat geändert wird, weil es nicht erforderlich wird, den Aufbau des Verdrahtungssubstrats 4 der Halbleitervorrichtung 1 zu überarbeiten, können Herstellungskosten einhergehen mit einer Überarbeitung des Aufbaus der Verdrahtungsstruktur 4 eliminiert werden.
-
[Weitere Ausführungsbeispiele]
-
Im gegenwärtigen Ausführungsbeispiel wurden die Erweiterungsflächen 71 und 72, die in dem Bondflächenbereich 5A bereitgestellt sind, beschrieben. Obwohl die Erweiterungsflächen 71 und 72 zwischen dem Bondflächenbereich 5A und der Umfangskante des Verdrahtungssubstrats 4 bereitgestellt sind, weil die Form des Bondflächenbereichs 5A rechteckig ist, sind die Positionen der Erweiterungsflächen 71 und 72 nicht auf die in 4 veranschaulichten Positionen beschränkt.
-
6 ist eine Ansicht zum Beschreiben eines Beispiels, in dem die Erweiterungsflächen 71 und 72 in einem Abschnitt einer niedergedrückten Form des Bondflächenbereichs 5A bereitgestellt sind. In dem in 6 veranschaulichten Bondflächenbereich 5A unterscheidet sich die Anordnung der Bondflächen 5 von dem in 4 veranschaulichten Bondflächenbereich 5A. Insbesondere umfassen die in 6 veranschaulichten Verdrahtungsmuster nicht die beiden Bondflächen 5, die zwischen der Energieversorgungsverdrahtung VDD_PLL und der GND-Verdrahtung CGDN (GND-Verdrahtung 41) in dem in 4 veranschaulichten Verdrahtungsmuster bereitgestellt sind. Daher weist der in 6 veranschaulichte Bondflächenbereich 5A einen Abschnitt niedergedrückter Form an der Außenumfangsabschnittseite des Verdrahtungssubstrats 4 in dem Bereich, in dem die Bondflächen 5 für die GND-Verdrahtung GND_PLL, die Energieversorgungsverdrahtung VDD_PLL und die GND-Verdrahtung CGDN bereitgestellt sind, auf, und die Erweiterungsflächen 71 und 72 sind in dem Abschnitt mit niedergedrückter Form bereitgestellt. Ferner ist in 6 eine Erweiterungsfläche 73, die mit der GND-Verdrahtung GND_REG, die die GND-Verdrahtung 43 ist, verbunden ist, zwischen dem Bondflächenbereich 5A und der Umfangskante des Verdrahtungssubstrats 4 bereitgestellt. Zum Beispiel können in einem Fall, in dem die individuelle Impedanz der GND-Verdrahtung 43 relativ zu der GND-Verdrahtung 41 des Verdrahtungssubstrats 4 groß ist, die Erweiterungsfläche 71 und die Erweiterungsfläche 73 über den Bonddraht 6 verbunden werden.
-
Weiterhin, obwohl 4 ein Beispiel veranschaulicht, in dem ein Bondflächenbereich aus den Bondflächenbereichen 5A, 5B, 5C und 5D für jede der vier Seiten des Halbleiterchips 2 bereitgestellt ist, ist die Anzahl von Bondflächenbereichen, die an jeder Seite des Verdrahtungssubstrats 4 bereitgestellt sein kann, nicht auf eins beschränkt. 7 veranschaulicht ein Beispiel, in dem der Bondflächenbereich 5A des in 6 veranschaulichten Verdrahtungssubstrats 4 in zwei Bondflächenbereiche 5A und 5E aufgeteilt ist. In 7 gehört die Erweiterungsfläche 71, die mit der GND-Verdrahtung 41 verbunden ist, zu dem Bondflächenbereich 5A und ist zwischen dem Bondflächenbereich 5A und der Umfangskante des Verdrahtungssubstrat 4 bereitgestellt. Andererseits gehört die Erweiterungsfläche 72, die mit der GND-Verdrahtung 42 verbunden ist, zu dem Bondflächenbereich 5E, und der Bereich der Erweiterungsfläche 72 ist derart erweitert, dass die Erweiterungsfläche 72 ebenso als eine Bondfläche 5f dient, und die Erweiterungsfläche 72 ist zwischen dem Bondflächenbereich 5A und dem Bondflächenbereich 5E bereitgestellt. Zum Beispiel können in einem Fall, in dem die individuelle Impedanz der GND-Verdrahtung 42 relativ zu der GND-Verdrahtung 41 des Verdrahtungssubstrat 4 groß ist, die Erweiterungsfläche 71 und die Erweiterungsfläche 72 durch den Bonddraht 6 verbunden werden. Dabei, weil der Bonddraht 6, der die Erweitertungsfläche 71 und die Erweiterungsfläche 72 verbindet, durch den Bereich zwischen dem Bondflächenbereich 5A und dem Bondflächenbereich 5E verläuft, interferiert der Bonddraht 6 nicht mit anderen Bonddrähten 6. Es sei angemerkt, dass die in 6 veranschaulichte Erweiterungsfläche 73 aus dem in 7 veranschaulichten Beispiel gelöscht wurde.
-
Wie vorstehend beschrieben, gemäß dem gegenwärtigen Ausführungsbeispiel, kann eine Anpassung der Impedanz eines Verdrahtungssubstrats unter Verwendung einer kostengünstigen Konfiguration durchgeführt werden.
-
[Ausführungsbeispiel 2]
-
In Ausführungsbeispiel 1 wurde ein Beispiel beschrieben, in dem Erweiterungsflächen, die mit GND-Verdrahtungen verbunden sind, zwischen den Bondflächenbereichen und der Umfangsabschnittskantenseite des Verdrahtungssubstrats bereitgestellt sind. In Ausführungsbeispiel 2, um weiterhin die Optionen bezüglich der Impedanzanpassung zu erhöhen, wird ein Beispiel beschrieben, in dem Erweiterungsabschnitte zwischen einem Halbleiterchip und Bondflächenbereichen bereitgestellt sind. Es sei angemerkt, dass die Halbleitervorrichtung 1 und der Halbleiterchip 2 die gleiche Konfiguration wie in Ausführungsbeispiel 1 aufweisen, und das gegenwärtige Ausführungsbeispiel unter Verwendung der gleichen Bezugszeichen beschrieben wird, die die gleichen Bestandteile wie im Ausführungsbeispiel 1 bezeichnen, und eine Beschreibung von Bestandteilen wie im Ausführungsbeispiel 1 hier weggelassen wird.
-
[Verdrahtungsmuster des Verdrahtungssubstrats]
-
8 ist eine Außenschichtverdrahtungsmusterdarstellung, die ein Beispiel eines Verdrahtungsmusters des Verdrahtungssubstrats 4 des gegenwärtigen Ausführungsbeispiels veranschaulicht. Die in 8 veranschaulichte Außenschichtverdrahtungsmusterdarstellung unterscheidet sich von 4 des Ausführungsbeispiels 1 diesbezüglich, dass eine Erweiterungsfläche 74, die mit der GND-Verdrahtung 41 verbunden ist, und eine Erweiterungsfläche 75, die mit der GND-Verdrahtung 42 verbunden ist, auf dem Verdrahtungssubstrat 4 bereitgestellt sind. Obwohl die im Ausführungsbeispiel 1 beschriebenen Erweiterungsflächen 71 und 72 zwischen den Bondflächenbereichen 5A und der Umfangsbereichskantenseite des Verdrahtungssubstrats 4 bereitgestellt sind, sind die Erweiterungsflächen 74 und 75 zwischen dem Bondflächenbereich 5A und dem Halbleiterchip 2 bereitgestellt. Es sei angemerkt, dass in 8, um die Erweiterungsfläche 74 bereitzustellen, die Position der Durchkontaktierung des Verdrahtungsmusters auf der linken Seite der GND-Verdrahtung 41 in der Zeichnung von zwischen dem Bondflächenbereich 5A und dem Halbleiterchip 2 (4) zu zwischen dem Bondflächenbereich 5A und der Umfangsabschnittkantenseite des Verdrahtungssubstrats 4 geändert wurde. Gleichermaßen, um die Erweiterungsfläche 75 bereitzustellen, sind die Positionen der Durchkontaktierungen der beiden Verdrahtungsmuster auf der linken Seite der GND-Verdrahtung 42 in der Zeichnung von zwischen dem Bondflächenbereich 5A und dem Halbleiterchip 2 (4) zu zwischen dem Bondflächenbereich 5A und der Umfangsabschnittkantenseite des Verdrahtungssubstrats 4 geändert. Die anderen Verdrahtungsmuster des in 8 veranschaulichten Verdrahtungssubstrats 4 sind die gleichen wie in 4 von Ausführungsbeispiel 1, und daher wird eine Beschreibung davon hier weggelassen.
-
In einem Fall, in dem die individuelle Impedanz der GND-Verdrahtung 42 relativ zu der GND-Verdrahtung 41 groß ist, sind in Ausführungsbeispiel 1 die Erweiterungsfläche 71 und die Erweiterungsfläche 72 elektrisch durch einen Bonddraht 6 verbunden. Im gegenwärtigen Ausführungsbeispiel können zusätzlich dazu die Erweiterungsfläche 74 und die Erweiterungsfläche 75 durch einen Bonddraht 6 verbunden werden. Dadurch kann die individuelle Impedanz der GND-Verdrahtung 42 der PLL 22 weiterhin reduziert werden und die EMS-Eigenschaften können weiterhin verbessert werden.
-
[Verbindungen zwischen Elektrodenflächen und Bondflächen, und zwischen Erweiterungsflächen]
-
9A und 9B sind Ansichten zum Beschreiben eines Beispiels der Verbindungen zwischen den Elektrodenflächen 3 des Halbleiterchips 2 und den Bondflächen 5 des Bondflächenbereichs 5A des Verdrahtungssubstrats 4, und der Verbindung zwischen der Erweiterungsfläche 75 und der Erweiterungsfläche 76 mittels den Bonddrähten 6. 9A ist eine perspektivische Ansicht, die den Zustand des Halbleiterchips 2 und des Verdrahtungssubstrats 4 in der Umgebung der GND-Verdrahtung 71 und der GND-Verdrahtung 42, die in 8 veranschaulicht sind, veranschaulicht. In 9A sind die Elektrodenflächen 3 des Halbleiterchips 2 und die Bondflächen 5 des Bondflächenbereichs 5A des Verdrahtungssubstrats 4 auf eine Eins-zu-eins-Weise durch die Bonddrähte 6, die durch dicke durchgezogene Linien angegeben sind, verbunden. Ferner sind in 9A die Erweiterungsfläche 74 und die Erweiterungsfläche 75 ebenfalls durch einen Bonddraht 6 verbunden. Der Bonddraht 6, der die Erweiterungsflächen 74 und 75 verbindet, interferiert nicht mit den Bonddrähten 6, die die Elektrodenflächen 3 des Halbleiterchips 2 und die Bondflächen 5 des Bondflächenbereichs 5A des Verdrahtungssubstrats 4 verbinden.
-
9B ist eine Ansicht, die einen Querschnitt veranschaulicht, der erhalten wird, wenn der Halbleiterchip 2 und das Verdrahtungssubstrat 4 entlang einer Linie S-S', die durch eine abwechselnd lang und kurz gestrichelte Linie in 9A angegeben ist, aufgeschnitten werden. Die Elektrodenfläche 3 ist in dem Querschnitt des Halbleiterchips 2 veranschaulicht, und die Bondfläche 5d, die mit der GND-Verdrahtung 41 verbunden ist, sowie die Erweiterungsflächen 71 und 74, sind in dem Querschnitt des Verdrahtungssubstrats 4 veranschaulicht. Weiterhin repräsentiert der Bonddraht 6 einen Bonddraht, der die Elektrodenfläche 3 des Halbleiterchips 2 und die Bondfläche 5b des Substrats verbindet. Der Bonddraht 6, dessen eines Ende mit der Elektrodenfläche 3 des Halbleiterchips 2 verbunden ist, erstreckt sich in der Richtung nach oben in der Zeichnung, und ist in eine diagonale nach oben gerichtete Richtung an einer Position 6a gebogen, geht in eine Bogenform über, um mit der entsprechenden Bondfläche 5d verbunden zu werden. Wie in 9B veranschaulicht ist, ist die Erweiterungsfläche 74 an einer Position 6b bereitgestellt, wo der Abstand zwischen dem Bonddraht 6 und dem Verdrahtungssubstrat 4 am größten ist. Die Position 6b ist eine bevorzugte Position gemäß dessen, dass der Bonddraht 6, der die Erweiterungsflächen 74 und 75 verbindet, eine Interferenz mit dem Bonddraht 6, der durch den Raum oberhalb der Erweiterungsfläche 74 verläuft, zu vermeiden. Weiterhin bezüglich der Position, an der die Erweiterungsfläche 75 bereitgestellt ist, ist ebenfalls die Erweiterungsfläche 75 an einer Position bereitgestellt, an der der Abstand zwischen dem Bonddraht 6, der durch den Raum oberhalb der Erweiterungsfläche 75 verläuft, und dem Verdrahtungssubstrat 4 am größten ist.
-
Im gegenwärtigen Ausführungsbeispiel sind Erweiterungsflächen, die dazu geeignet sind unterschiedliche GND-Verdrahtungen über einen Bonddraht 6 zu verbinden, nicht nur an der Umfangsabschnittskantenseite des Verdrahtungssubstrats 4 bereitgestellt, sondern ebenfalls zwischen dem Halbleiterchip 2 und den Bondflächenbereichen. Dadurch, weil eine Auswahl bezüglich dessen, ob eine Verbindung mit einer der Erweiterungsflächen zu erfolgen ist, oder ob eine Verbindung mit beiden Erweiterungsflächen zu erfolgen ist, eine feinere Anpassung der individuellen Impedanz und der gemeinsamen Impedanz durchgeführt werden. Es sei angemerkt, dass obwohl im gegenwärtigen Ausführungsbeispiel ein Fall beschrieben wird, in dem die Erweiterungsflächen 74 und 75 zusätzlich zu den Erweiterungsflächen 71 und 72 bereitgestellt sind, ebenfalls eine Konfiguration angewendet werden kann, in der nur die Erweiterungsflächen 74 und 75 anstatt der Erweiterungsflächen 71 und 72 bereitgestellt sind.
-
[Weiteres Beispiel]
-
10 ist eine Ansicht zum Beschreiben eines Beispiels, in dem die Erweiterungsflächen 74 und 75 zu 6 des Ausführungsbeispiels 1 hinzugefügt sind. In 10 sind die Erweiterungsflächen 74 und 75 zwischen den Bondflächenbereichen 5A bzw. 5E und dem Halbleiterchip 2 bereitgestellt. Es sei angemerkt, um die Erweiterungsfläche 75 bereitzustellen, dass die Positionen von Durchkontaktierungen der beiden Verdrahtungsmuster einer linken Seite der GND-Verdrahtung 42 in der Zeichnung von Positionen zwischen dem Bondflächenbereich 5E und dem Halbleiterchip 2 (6) zu Positionen zwischen dem Bondflächenbereich 5E und der Umfangsabschnittskantenseite des Verdrahtungssubstrat 4 geändert sind. Weiterhin ist in 10 die Erweiterungsfläche 71 an einer Position bereitgestellt, die der Erweiterungsfläche 72 gegenübersteht. Daher ist die Bondfläche der Energieversorgungsverdrahtung VDD_PLL in einem Bondflächenbereich 5F bereitgestellt, der sich an einer Position befindet, die zwischen den Bondflächenbereichen 5A und 5E und dem Umfangsabschnitt des Verdrahtungssubstrats 4 liegt, und die sich ebenso zwischen dem Bondflächenbereich 5A und dem Bondflächenbereich 5E befindet. Daher ist in dem in 10 veranschaulichten Beispiel der in 6 veranschaulichte Bondflächenbereich 5A in 3 Bondflächenbereiche 5A, 5E und 5F aufgeteilt, und die Erweiterungsflächen 71 und 72 sind an Positionen bereitgestellt, die durch die Bondflächenbereiche 5A, 5E und 5F umgeben sind.
-
In einem Fall, in dem die individuelle Impedanz der GNS-Verdrahtung 42 relativ zu der GND-Verdrahtung 41 groß ist, in 10, können zusätzlich zu der Erweiterungsfläche 71 und der Erweiterungsfläche 72, die Erweiterungsfläche 74 und die Erweiterungsfläche 75 elektrisch über einen Bonddraht 6 verbunden werden. Dadurch kann die individuelle Impedanz der GND-Verdrahtung 42 der PLL 22 weiterhin reduziert werden, und die EMS-Eigenschaften können weiterhin verbessert werden.
-
Wie vorstehend beschrieben, gemäß dem gegenwärtigen Ausführungsbeispiel, kann eine Anpassung der Impedanz eines Verdrahtungssubstrats unter Verwendung einer kostengünstigen Konfiguration durchgeführt werden.
-
Während die vorliegende Erfindung mit Bezugnahme auf exemplarische Ausführungsbeispiele beschrieben wurde, sollte verstanden sein, dass die Erfindung nicht auf die offenbarten exemplarischen Beispiele beschränkt ist. Der Umfang der nachfolgenden Patentansprüche ist gemäß der breitesten Interpretation zu interpretieren, um alle solche Modifikationen und äquivalente Strukturen und Funktionen zu umfassen.
-
Die Schaltungsplatine umfasst eine Vielzahl von Bondflächen bzw. -pads mit einer ersten Bondfläche und einer zweiten Bondfläche, die konfiguriert sind, um ein Massepotential zuzuführen; eine erste Masseverdrahtung, die mit der ersten Bondfläche verbunden ist; eine zweite Masseverdrahtung, die mit der zweiten Bondfläche verbunden ist; und eine erste Erweiterungsfläche, die mit der ersten Masseverdrahtung verbunden ist, und eine zweite Erweiterungsfläche, die mit der zweiten Masseverdrahtung verbunden ist, wobei die erste Erweiterungsfläche und die zweite Erweiterungsfläche in einem Bereich bereitgestellt sind, der sich von einem Bereich unterscheidet, in dem die Vielzahl von Bondflächen bereitgestellt ist, wobei die erste Erweiterungsfläche und die zweite Erweiterungsfläche über einen Draht verbindbar sind.
