DE102015115805A1 - Elektronisches bauelement - Google Patents

Elektronisches bauelement Download PDF

Info

Publication number
DE102015115805A1
DE102015115805A1 DE102015115805.1A DE102015115805A DE102015115805A1 DE 102015115805 A1 DE102015115805 A1 DE 102015115805A1 DE 102015115805 A DE102015115805 A DE 102015115805A DE 102015115805 A1 DE102015115805 A1 DE 102015115805A1
Authority
DE
Germany
Prior art keywords
conductive
layer
semiconductor die
conductive layer
fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015115805.1A
Other languages
English (en)
Other versions
DE102015115805B4 (de
Inventor
Martin Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015115805A1 publication Critical patent/DE102015115805A1/de
Application granted granted Critical
Publication of DE102015115805B4 publication Critical patent/DE102015115805B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

In einer Ausführungsform umfasst ein elektronisches Bauelement eine dielektrische Kernschicht mit einer ersten Hauptoberfläche, einem Halbleiter-Die, welcher in der dielektrischen Kernschicht eingebettet ist, und einer ersten leitfähigen Schicht. Der Halbleiter-Die umfasst eine erste Hauptoberfläche und wenigstens zwei leitfähige Finger, welche auf der ersten Hauptoberfläche angeordnet sind, die mit einem gemeinsamen Potential gekoppelt sind. Die erste leitfähige Schicht ist auf den wenigstens zwei leitfähigen Fingern angeordnet und elektrisch mit ihnen gekoppelt und erstreckt sich von den wenigstens zwei leitfähigen Fingern über die erste Hauptoberfläche der dielektrischen Kernschicht.

Description

  • Ein elektronisches Bauelement kann eine oder mehrere Halbleitervorrichtungen in einem Package umfassen. Das Package umfasst interne elektrische Verbindungen von der Halbleitervorrichtung zu einem Substrat oder einem Lead-Frame, welcher äußere Kontakte umfasst. Die äußeren Kontakte werden verwendet, um das elektronische Bauelement auf einer Umverteilungsplatine, wie beispielsweise eine gedruckte Leiterplatte, zu montieren. Das Package kann ein Gehäuse umfassen, welches die Halbleitervorrichtung und die internen elektrischen Verbindungen abdeckt.
  • In einer Ausführungsform umfasst ein elektronisches Bauelement eine dielektrische Kernschicht mit einer ersten Hauptoberfläche, einen Halbleiter-Die, welcher in der dielektrischen Kernschicht eingebettet ist, wobei der Halbleiter-Die eine erste Hauptoberfläche und wenigstens zwei leitfähige Finger umfasst, die auf der ersten Hauptoberfläche angeordnet sind, die mit einem gemeinsamen Potential gekoppelt sind, und eine erste leitfähige Schicht, die auf den wenigstens zwei leitfähigen Fingern angeordnet ist und elektrisch mit ihnen gekoppelt ist und sich von den wenigstens zwei leitfähigen Fingern über die erste Hauptoberfläche der dielektrischen Kernschicht erstreckt.
  • In einer Ausführungsform umfasst ein elektronisches Bauelement Mittel zum elektrischen Koppeln von wenigstens zwei leitfähigen Fingern, die auf einer ersten Oberfläche eines Halbleiter-Die angeordnet sind, der in einer dielektrischen Kernschicht eingebettet ist, wobei die wenigstens zwei leitfähigen Finger mit einem gemeinsamen Potential gekoppelt sind, wobei sich die Mittel zum elektrischen Koppeln von den wenigstens zwei leitfähigen Fingern über die erste Hauptoberfläche der dielektrischen Kernschicht erstrecken.
  • In einer Ausführungsform umfasst ein Verfahren zum Herstellen eines elektronischen Bauelements das Aufbringen einer ersten leitfähigen Schicht auf wenigstens zwei leitfähige Finger, die auf einer ersten Oberfläche eines Halbleiter-Die angeordnet sind, der in einer dielektrischen Kernschicht eingebettet ist, wobei die wenigstens zwei leitfähigen Finger mit einem gemeinsamen Potential gekoppelt sind, wobei sich die erste leitfähige Schicht von den wenigstens zwei leitfähigen Fingern über die erste Hauptoberfläche der dielektrischen Kernschicht erstreckt.
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht in Bezug zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können miteinander kombiniert werden, wenn sie sich nicht gegenseitig ausschließen. Die Ausführungsformen sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung erläutert.
  • 1a veranschaulicht eine perspektivische Ansicht eines elektronischen Bauelements gemäß einer ersten Ausführungsform.
  • 1b veranschaulicht eine Querschnittsansicht entlang der Linie A-A des in 1a veranschaulichten elektronischen Bauelements.
  • 2a veranschaulicht eine perspektivische Ansicht eines elektronischen Bauelements gemäß einer zweiten Ausführungsform.
  • 2b veranschaulicht eine Querschnittsansicht entlang der Linie B-B des in 2a veranschaulichten elektronischen Bauelements.
  • 2c veranschaulicht eine Querschnittsansicht entlang der Linie C-C des in 2a veranschaulichten elektronischen Bauelements.
  • 2d veranschaulicht eine Querschnittsansicht entlang der Linie D-D des in 2a veranschaulichten elektronischen Bauelements.
  • 2e veranschaulicht eine Querschnittsansicht entlang der Linie E-E des in 2a veranschaulichten elektronischen Bauelements.
  • 3 veranschaulicht ein Flussdiagramm zum Herstellen eines elektronischen Bauelements.
  • 4 veranschaulicht eine dielektrische Kernschicht.
  • 5 veranschaulicht den in einer Öffnung der dielektrischen Kernschicht angeordneten Halbleiter-Die.
  • 6a veranschaulicht eine perspektivische Ansicht der oberen Oberfläche einer Anordnung, einschließlich des dielektrischen Kerns und der Halbleiter-Die-Schicht, nach der Abscheidung der ersten dielektrischen Schicht.
  • 6b veranschaulicht eine perspektivische Ansicht der unteren Oberfläche der Anordnung, einschließlich der ersten dielektrischen Schicht.
  • 7 veranschaulicht die dielektrische Kernschicht nach der Abscheidung einer ersten leitfähigen Schicht.
  • 8 veranschaulicht die dielektrische Kernschicht nach der Abscheidung einer zweiten leitfähigen Schicht.
  • 9 veranschaulicht die dielektrische Kernschicht nach der Abscheidung einer zweiten dielektrischen Schicht.
  • 10 veranschaulicht die dielektrische Kernschicht nach der Abscheidung einer dritten leitfähigen Schicht.
  • 11a veranschaulicht eine erste Anwendungsform des elektronischen Bauelements.
  • 11b veranschaulicht eine zweite Anwendungsform des elektronischen Bauelements.
  • 11c veranschaulicht eine dritte Anwendungsform des elektronischen Bauelements.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“, „führend“, „nachlaufend“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Bauelemente der Ausführungsformen in einer Reihe verschiedener Orientierungen angeordnet sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend.
  • Nachstehend werden mehrere Ausführungsformen erklärt. In diesem Fall werden identische strukturelle Merkmale in den Figuren durch identische oder ähnliche Bezugszeichen benannt. Im Kontext der vorliegenden Beschreibung ist „lateral“ oder „laterale Richtung“ so zu verstehen, dass damit eine Richtung oder eine Erstreckung gemeint ist, welche im Allgemeinen parallel zur lateralen Erstreckung eines Halbleitermaterials oder eines Halbleiterträgers verläuft. Die laterale Richtung erstreckt sich somit im Allgemeinen parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu ist der Begriff „vertikal“ oder „vertikale Richtung“ als eine Richtung zu verstehen, welche im Allgemeinen senkrecht zu diesen Oberflächen oder Seiten und somit zur lateralen Richtung verläuft. Die vertikale Richtung verläuft daher in Dickenrichtung des Halbleitermaterials oder Halbleiterträgers.
  • Wie in dieser Beschreibung verwendet, sollen die Begriffe „gekoppelt“ und/oder „elektrisch gekoppelt“ nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen – es können dazwischen liegende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen bereitgestellt sein.
  • Wie in dieser Beschreibung verwendet, wenn ein Element, wie beispielsweise eine Schicht, eine Region oder ein Substrat, als „auf“ einem anderen Element befindlich oder sich erstreckend „auf“ oder „über“ ein anderes Element bezeichnet wird, kann es sich direkt auf dem anderen Element befinden oder sich auf das andere Element erstrecken oder es können auch dazwischen liegende Elemente vorhanden sein. Wenn ein Element im Gegensatz dazu als „direkt auf“ einem anderen Element befindlich oder sich erstreckend „direkt auf“ ein anderes Element bezeichnet wird, sind keine dazwischen liegenden Elemente vorhanden. Wie in dieser Beschreibung verwendet, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, kann es direkt mit dem anderen Element verbunden oder gekoppelt sein oder dazwischen liegende Elemente können vorhanden sein. Wenn ein Element im Gegensatz dazu als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, sind keine dazwischen liegenden Elemente vorhanden.
  • 1a veranschaulicht eine perspektivische Ansicht eines elektronischen Bauelements 20 gemäß einer ersten Ausführungsform und 1b veranschaulicht eine Querschnittsansicht entlang der Linie A-A des elektronischen Bauelements 20.
  • Das elektronische Bauelement 20 umfasst eine dielektrische Kernschicht 21, einschließlich einer ersten Hauptoberfläche 22 und einem Halbleiter-Die 24, welcher in der dielektrischen Kernschicht 21 eingebettet ist. Die Position des Halbleiter-Die 24 ist in der perspektivischen Ansicht von 1a mit der gestrichelten Linie 23 angezeigt. Wie in der Querschnittsansicht von 1b ersichtlich, umfasst der Halbleiter-Die 24 eine erste Hauptoberfläche 25, welche wenigstens zwei leitfähige Finger 26 umfasst, die mit einem gemeinsamen Potential gekoppelt sind. Die leitfähigen Finger 26 umfassen jeweils einen im Wesentlichen rechteckigen leitfähigen Streifen, welcher sich über die erste Hauptoberfläche 25 des Halbleiter-Die 24 erstreckt. Die leitfähigen Finger 26 sind im Wesentlichen parallel zueinander angeordnet.
  • Das elektronische Bauelement 20 umfasst ferner eine erste leitfähige Schicht 27, welche auf den wenigstens zwei leitfähigen Fingern 26 angeordnet ist und mit ihnen elektrisch gekoppelt ist. Die erste leitfähige Schicht 27 erstreckt sich von den wenigstens zwei leitfähigen Fingern 26 über die erste Hauptoberfläche 22 der dielektrischen Kernschicht 21. Die erste leitfähige Schicht 27 erstreckt sich zwischen den Basisregionen der leitfähigen Finger, welche auf dem Halbleiter-Die 24 angeordnet sind, um die leitfähigen Finger 26 elektrisch miteinander zu koppeln. Die erste leitfähige Schicht 27 ist sowohl auf dem Halbleiter-Die 24 als auch der dielektrischen Kernschicht 21 angeordnet, in der der Halbleiter-Die 24 eingebettet ist. Die erste leitfähige Schicht 27 ist im Wesentlichen planar, kann aber alle Höhenunterschiede zwischen der oberen Oberfläche der leitfähigen Finger 26 und der ersten Hauptoberfläche 22 der dielektrischen Kernschicht 21 kompensieren.
  • Der Teil der ersten leitfähigen Schicht 27, welcher sich über die erste Hauptoberfläche 22 der dielektrischen Kernschicht 21 erstreckt, ist im Wesentlichen quadratisch oder rechteckig und erstreckt sich in fingerartigen Teilen mit einer Größe und Form entsprechend den leitfähigen Fingern 26 des Halbleiter-Die 24, mit dem die erste leitfähige Schicht 27 elektrisch gekoppelt ist. Die erste leitfähige Schicht 27 kann beschrieben werden, dass sie eine kammförmige äußere Kontur aufweist, bei der die Zähne des Kamms auf den leitfähigen Fingern 26, welche auf der ersten Hauptoberfläche 25 des Halbleiter-Die 24 angeordnet sind, angeordnet sind und mit ihnen elektrisch gekoppelt sind.
  • Der Halbleiter-Die 24 kann ein lateraler Transistor sein, in dem die wenigstens zwei leitfähigen Finger 26 entweder mit einer Source oder einem Drain des lateralen Transistors gekoppelt sind. Der laterale Transistor kann beispielsweise ein Galliumnitrid-basierter HEMT (High Electron Mobility Transistor, Transistor mit hoher Elektronenbeweglichkeit) sein. In Ausführungsformen, in denen der Halbleiter-Die 24 ein lateraler Transistor ist, kann das elektronische Bauelement 20 eine weitere leitfähige Schicht 28 umfassen, welche auf wenigstens zwei weiteren leitfähigen Fingern 29, die mit einem zweiten gemeinsamen Potential gekoppelt sind, das vom ersten gemeinsamen Potential elektrisch isoliert ist, angeordnet ist und mit ihnen elektrisch gekoppelt ist. Beispielsweise können die wenigstens zwei leitfähigen Finger 26 mit der Source gekoppelt sein und die zwei weiteren leitfähigen Finger 29 können mit dem Drain einer Transistorvorrichtung gekoppelt sein. Die weiteren leitfähigen Finger 29 sind im Wesentlichen parallel zueinander und im Wesentlichen parallel zu den wenigstens zwei leitfähigen Fingern 26 angeordnet. Die weitere leitfähige Schicht 28 erstreckt sich auch von den wenigstens zwei leitfähigen Fingern 29 über die erste Hauptoberfläche 22 der dielektrischen Kernschicht 21.
  • In einigen Ausführungsformen, wie beispielsweise in der in 1a veranschaulichten, sind die leitfähigen Finger mit unterschiedlichen Potentialen gekoppelt, welche abwechselnd auf der ersten Hauptoberfläche 25 des Halbleiter-Die 24 angeordnet sind und als ineinander greifend (engl.: interdigitated) betrachtet werden können. In dieser Ausführungsform können sich die erste leitfähige Schicht 27 und die weitere leitfähige Schicht 28 von gegenüberliegenden Seiten 30, 31 des Halbleiter-Die 24 erstrecken.
  • Die dielektrische Kernschicht 21 kann durch eine vorgefertigte Platine, welche eine faserverstärkte Matrix umfassen kann, bereitgestellt sein. Beispielsweise kann die dielektrische Kernschicht ein glasfaserverstärktes Epoxidharz, wie beispielsweise FR4, umfassen. Die dielektrische Kernschicht kann beispielsweise PTFE (Polytetrafluorethylen), PEN (Polyethylennaphthalat), PET (Polyethylenterephthalat), BT-Laminat (Bismaleimid-Triazin) oder Polyimid umfassen.
  • Die leitfähige Schicht kann ein Metall, wie beispielsweise Kupfer, oder eine Legierung umfassen. Die leitfähigen Finger 26, 29 können Teil einer Metallisierungsstruktur ausbilden, welche auf Wafer-Ebene auf dem Halbleiter-Die 24 abgeschieden wird. Die leitfähigen Finger 26, 29 können von der obersten Schicht der Metallisierung einer mehrschichtigen Metallisierungsstruktur bereitgestellt sein. Alternativ können die leitfähigen Finger 26, 29 Teil einer einschichtigen Metallisierungsstruktur des Halbleiter-Die 24 ausbilden.
  • In einigen Ausführungsformen werden eine Mehrzahl der leitfähigen Finger, welche mit einem gemeinsamen Potential gekoppelt sind, durch einen Bus miteinander gekoppelt, der an der ersten Hauptoberfläche 25 des Halbleiter-Die 24 angeordnet ist, beispielsweise in einer peripheren Region der ersten Hauptoberfläche.
  • Die erste leitfähige Schicht 27 und die weitere leitfähige Schicht 28 können sich auf gegenüberliegende periphere Regionen 32, 33 der dielektrischen Kernschicht 21 erstrecken, wobei das proximale Ende 34, 34' auf den leitfähigen Fingern des Halbleiter-Die 24 angeordnet ist und das distale Ende in den gegenüberliegenden peripheren Regionen 32, 33 der dielektrischen Kernschicht 21 angeordnet ist.
  • Das distale Ende 35 der ersten leitfähigen Schicht 26 kann ein äußeres Kontakt-Pad des elektronischen Bauelements 20 bereitstellen. In einigen Ausführungsformen kann die erste leitfähige Schicht 26 in Betracht gezogen werden, um eine Fan-out-Umverteilungsstruktur für das elektronische Bauelement 20 bereitzustellen.
  • Der Halbleiter-Die 24 kann unter Verwendung verschiedener Verfahren in die dielektrische Kernschicht 21 eingebettet werden. Beispielsweise kann eine vorgefertigte dielektrische Kernschicht 21, einschließlich eines gehärteten glasfaserverstärkten Epoxydharzes, bereitgestellt sein, und eine Öffnung oder eine Aussparung, welche in der ersten Hauptoberfläche 22 ausgebildet ist, die eine laterale Größe, Tiefe und Form zur Aufnahme des Halbleiter-Die 24 aufweist. Der Halbleiter-Die 24 kann in der Aussparung oder Öffnung angeordnet sein oder an der dielektrischen Kernschicht 21 mittels Klebstoff oder Abscheidung einer weiteren dielektrischen Kernschicht in Regionen zwischen den Seitenflächen des Halbleiter-Die 24 und den Seitenflächen, welche die Öffnung oder Aussparung definieren, angebracht sein. Alternativ kann die dielektrische Kernschicht ein B-Stufen-geeignetes Material in der B-Stufe umfassen, beispielsweise ein sogenanntes Prepreg, bei dem die Aussparung oder Öffnung ausgebildet ist. Der Halbleiter-Die 24 wird in der Aussparung oder Öffnung angeordnet und die dielektrische Kernschicht und der Halbleiter-Die 24 werden wärmebehandelt, wahlweise unter Druck, um den Halbleiter-Die 24 direkt innerhalb des Materials, welches die dielektrische Kernschicht 21 ausbildet, einzubetten.
  • Die leitfähige Schicht 27 kann durch physikalische Dampfabscheidungsverfahren, wie beispielsweise Sputtern, oder chemische Abscheidungsverfahren, wie beispielsweise Elektroplattieren und stromloses Plattieren, abgeschieden werden. Eine Kombination von Verfahren kann auch verwendet werden, beispielsweise kann eine Seed-Schicht durch Sputtern abgeschieden werden und eine dickere leitfähige Schicht kann auf der Seed-Schicht durch Elektroplattieren abgeschieden werden.
  • 2a veranschaulicht eine perspektivische Ansicht eines elektronischen Bauelements 40 gemäß einer zweiten Ausführungsform. 2b veranschaulicht eine Querschnittsansicht entlang der Linie B-B und 2c veranschaulicht eine Querschnittsansicht entlang der Linie C-C des in 2a veranschaulichten elektronischen Bauelements 40.
  • Das elektronische Bauelement 40 umfasst eine dielektrische Kernschicht 41 und einen Halbleiter-Die 42, welcher in der dielektrischen Kernschicht 41 eingebettet ist. Die Position des Halbleiter-Die 42 ist in der oberen perspektivischen Ansicht von 2a mit einer gestrichelten Linie veranschaulicht. Der Halbleiter-Die 42 umfasst in dieser Ausführungsform eine laterale Transistorvorrichtung und insbesondere einen Galliumnitrid-basierten HEMT, welcher eine Mehrzahl von leitfähigen Fingern 44 umfasst, die mit der Source gekoppelt sind, in die eine Mehrzahl von Fingern 45 greifen sind, die mit der Drain und zwei Gate-Pads 46, 47 gekoppelt sind, die in zwei diagonal gegenüberliegenden Ecken der oberen Oberfläche 48 des Halbleiter-Die 42 angeordnet sind. Das elektronische Bauelement umfasst eine mehrschichtige Umverteilungsstruktur 50, welche, wie in der oberen perspektivischen Ansicht von 2a veranschaulicht, zwei im Wesentlichen rechteckige und planare leitfähige Teile 43, 51 umfasst, die sich von zwei gegenüberliegenden Seiten des Halbleiter-Die 42 zu zwei gegenüberliegenden peripheren Regionen der ersten Hauptoberfläche 52 der dielektrischen Kernschicht 41 erstrecken.
  • Der erste Teil 43 ist mit der ersten Mehrzahl von leitfähigen Fingern 44 und mit der Source des lateralen Transistors 42 elektrisch gekoppelt. Wie in der Querschnittsansicht entlang der in 2b veranschaulichten Linie B-B und der Querschnittsansicht entlang der Linie C-C, welche in 2c veranschaulicht ist, ersichtlich ist, umfasst die Source-Umverteilungsstruktur 61 der mehrschichtigen Umverteilungsstruktur 50 eine erste leitfähige Schicht 52, welche auf den leitfähigen Fingern 44 angeordnet ist, die mit der Source gekoppelt sind, und sich zur Peripherie der ersten Hauptoberfläche 52 der dielektrischen Schicht 41 erstreckt.
  • Eine zweite leitfähige Schicht 53 ist auf jedem der leitfähigen Finger 44 im Wesentlichen entlang der gesamten Länge der leitfähigen Finger 44 unterhalb der ersten leitfähigen Schicht 52 angeordnet. Die erste leitfähige Schicht 52 ist nur auf einem Teil der zweiten leitfähigen Schicht 53 und einem Teil der leitfähigen Finger 44 angeordnet, insbesondere einem Teil der leitfähigen Finger 44, welcher benachbart zum Seitenrand des Halbleiter-Die 42 ist. Die zweite leitfähige Schicht 53 umfasst auch einen Teil 53', welcher auf der ersten Hauptoberfläche 52 der dielektrischen Kernschicht 41 in einer Region benachbart zum Halbleiter-Die 42 angeordnet ist. Die zweite leitfähige Schicht 53 ist jedoch unterbrochen, so dass die leitfähigen Finger 44 vom Teil 53' der zweiten leitfähigen Schicht 53 getrennt sind, welche auf der dielektrischen Kernschicht 41 angeordnet ist. Die erste leitfähige Schicht 52 erstreckt sich zwischen dem Teil 53' und dem Teil 53, welcher auf dem leitfähigen Finger 44 angeordnet ist, und koppelt den Finger 44 mit dem Teil 53' elektrisch.
  • Die Umverteilungsstruktur 50 umfasst eine dritte leitfähige Schicht 54, welche auf der ersten leitfähigen Schicht 52 gegenüber der zweiten leitfähigen Schicht 53 angeordnet ist. Die dritte leitfähige Schicht 54 erstreckt sich zwischen Teilen der ersten Schicht 52, welche auf den leitfähigen Fingern 44 und auf der oberen Oberfläche des Halbleiter-Die 42 angeordnet ist. Wie in der in 2b veranschaulichten Querschnittsansicht ersichtlich ist, sind Teile der leitfähigen Finger 45, welche mit dem Drain gekoppelt sind, unterhalb der dritten leitfähigen Schicht 54 angeordnet.
  • Die Umverteilungsstruktur 50 umfasst eine erste dielektrische Schicht 55, welche im Wesentlichen koplanar mit der oberen Oberfläche der ersten leitfähigen Schicht 52 ist. Die erste dielektrische Schicht 55 erstreckt sich über den Teil der leitfähigen Finger 44, welcher durch die erste leitfähige Schicht 52 unbedeckt bleibt, und erstreckt sich über die Teile der leitfähigen Finger 45, die mit dem Drain gekoppelt sind, die unterhalb der dritten leitfähigen Schicht 54 angeordnet sind.
  • Die Anordnung der ersten und zweiten leitfähigen Schichten 52, 53 und der dielektrischen Schicht 55 stellt eine Anordnung bereit, bei der die leitfähige Schicht 54 auf einer Höhe h über der oberen Oberfläche des Halbleiter-Die 42 angeordnet ist. Beispielsweise kann die Höhe h etwa 20 µm betragen, falls jede der leitfähigen Schichten eine Dicke von etwa 10 µm aufweist. In Ausführungsformen, in denen die leitfähigen Finger eine Dicke von etwa 5 µm aufweisen, ist die untere Oberfläche der dritten leitfähigen Schicht 54 in einem Abstand von etwa 25 µm angeordnet, in diesem Beispiel über der Oberfläche des Halbleitermaterials des Halbleiter-Die 42.
  • 2d veranschaulicht eine Querschnittsansicht entlang der Linie D-D der in 2a veranschaulichten elektronischen Komponente und veranschaulicht die Drain-Umverteilungsstruktur 62 der mehrschichtigen Verteilungsstruktur 50 des lateralen Transistors. Die elektrische Verbindung zwischen dem Drain und der peripheren Region der dielektrischen Kernschicht 41 weist die gleiche Struktur wie die für die Source-Verbindung veranschaulichte auf. Die leitfähigen Finger 45, welche mit dem Drain gekoppelt sind, umfassen eine zweite leitfähige Schicht 53', die auf der gesamten Länge der leitfähigen Finger 45 angeordnet ist, eine erste leitfähige Schicht 52', welche auf einem Teil der Länge der leitfähigen Finger 45 angeordnet ist und sich über die Schnittstelle zwischen dem Halbleiter-Die 42 und der dielektrischen Kernschicht 41 erstreckt, und eine dritte leitfähige Schicht 54', welche sich zwischen den fingerartigen Teilen der ersten leitfähigen Schicht 52' erstreckt, die auf dem Halbleiter-Die angeordnet ist. Die dritte leitfähige Schicht erstreckt sich auch über die erste leitfähige Schicht 52', welche auf der dielektrischen Kernschicht 41 angeordnet ist.
  • Der Halbleiter-Die 42 ist in einer Öffnung angeordnet, welche in der dielektrischen Kernschicht 41 ausgebildet ist. Der Halbleiter-Die 42 kann in Regionen zwischen den leitfähigen Fingern 44 durch eine dielektrische Schicht 56 bedeckt sein, welche auch auf der unteren Oberfläche 57 der dielektrischen Kernschicht 41 und der hinteren Oberfläche 58 des Halbleiter-Die 42 angeordnet sein kann.
  • Die Umverteilungsstruktur 50 umfasst ferner eine leitfähige Verbindung zwischen jedem der Gate-Pads 46, 47 und einer peripheren Randregion der dielektrischen Kernschicht 41. In dieser Ausführungsform erstreckt sich die leitfähige Verbindung für die Gate-Pads 46, 47 von zwei gegenüberliegenden Seiten des Halbleiter-Die 42 und im Wesentlichen senkrecht zu den zwei leitfähigen Verbindungen für die Source und den Drain.
  • 2e veranschaulicht eine Querschnittsansicht entlang der Linie E-E der in 2a veranschaulichten elektronischen Komponente und veranschaulicht die Verbindung zwischen dem Gate-Pad 47 und dem peripheren Rand der dielektrischen Kernschicht 41.
  • Die Umverteilungsstruktur 63 für das Gate 47 umfasst eine erste leitfähige Schicht 59, welche eine Dicke entsprechend der zweiten leitfähigen Schicht 53 aufweist. Die zweite leitfähige Schicht umfasst einen Teil 59, welcher auf dem Gate-Pad 47 auf dem Halbleiter-Die 42 angeordnet ist, und einen separaten Teil 59', welcher auf der ersten Hauptoberfläche 52 der dielektrischen Kernschicht 41 angeordnet ist. Zwei Teile 59, 59' sind durch eine zweite leitfähige Schicht 60 elektrisch gekoppelt, welche sich vom Gate-Pad 47 und dem ersten Teil 59 über den Halbleiter-Die 42 und die erste Hauptoberfläche der dielektrischen Schicht 41 und über den zweiten Teil 59' der ersten leitfähigen Schicht 52 erstreckt. Die Gate-Umverteilungsstruktur 63 umfasst zwei leitfähige Schichten, während die Umverteilungsstrukturen 61, 62 für die Source und den Drain drei leitfähige Schichten umfassen.
  • 3 veranschaulicht ein Flussdiagramm eines Verfahrens 70 zum Herstellen eines elektronischen Bauelements. In Kasten 71 wird eine dielektrische Kernschicht, einschließlich einer Aussparung oder Öffnung, bereitgestellt. Die dielektrische Kernschicht kann aus einem Teil eines Materials für gedruckte Leiterplatten, wie beispielsweise glasfaserverstärktes Epoxidharz, ausgebildet sein. Die Aussparung oder Öffnung kann bemessen und geformt sein, um einen Halbleiter-Die in seinem Volumen aufzunehmen. Die dielektrische Kernschicht kann ein Laminat und eine oder mehrere leitfähige Leiterbahnen umfassen, welche auf der Hauptoberfläche der dielektrischen Kernschicht benachbart zur Aussparung oder Öffnung angeordnet sind.
  • In Kasten 72 wird der Halbleiter-Die in der Öffnung oder Aussparung in der dielektrischen Kernschicht angeordnet. Die obere Oberfläche des Halbleiter-Die kann eine Metallisierungsstruktur umfassen, welche mit einer Halbleitervorrichtung des Halbleiter-Die elektrisch gekoppelt ist.
  • In Kasten 73 wird eine erste dielektrische Schicht auf der oberen Oberfläche des Halbleiter-Die und in Regionen zwischen dem Halbleiter-Die und Wänden, welche die Öffnung oder Aussparung definieren, abgeschieden. Die erste dielektrische Schicht kann auch auf der gegenüberliegenden Seite der dielektrischen Kernschicht aufgebracht sein, um die hintere Oberfläche des Halbleiter-Die zu bedecken. Wenigstens ein Teil der obersten Metallisierungsschicht des Halbleiter-Die bleibt von der ersten dielektrischen Schicht freigelegt. Der freigelegte Teil bzw. die freigelegten Teile der Metallisierungsschicht stellt/stellen Kontakt-Pads zum elektrischen Koppeln des Halbleiter-Die mit einer Umverdrahtungsstruktur bereit, welche auf der dielektrischen Kernschicht angeordnet ist. Die Umverdrahtungsstruktur kann leitfähige Leiterbahnen umfassen, welche auf der dielektrischen Kernschicht angeordnet sind.
  • In Kasten 74 wird eine erste leitfähige Schicht auf der Metallisierungsschicht auf dem Halbleiter-Die abgeschieden. Die erste leitfähige Schicht kann auch auf der ersten Hauptoberfläche der dielektrischen Kernschicht abgeschieden werden, zum Beispiel auf den leitfähigen Leiterbahnen. Die erste leitfähige Schicht erhöht die Dicke der Metallisierungsschicht und leitfähigen Leiterbahnen der dielektrischen Kernschicht, wird jedoch nicht zur elektrischen Kopplung von zwei oder mehr leitfähigen Regionen verwendet. Der Halbleiter-Die ist von den leitfähigen Leiterbahnen nach der Abscheidung der ersten leitfähigen Schicht elektrisch isoliert.
  • In Kasten 75 wird eine zweite leitfähige Schicht abgeschieden, welche sich von der Metallisierungsstruktur auf dem Halbleiter-Die zu den leitfähigen Teilen auf der dielektrischen Kernschicht erstreckt. Die zweite leitfähige Schicht koppelt die Metallisierungsstruktur des Halbleiter-Die elektrisch mit den leitfähigen Teilen, welche auf der dielektrischen Kernschicht angeordnet sind.
  • In Kasten 76 kann eine zweite dielektrische Schicht in Regionen zwischen Teilen der zweiten leitfähigen Schicht abgeschieden werden. Die zweite dielektrische Schicht kann auf Regionen des Halbleiter-Die abgeschieden werden, welche durch die zweite leitfähige Schicht unbedeckt sind, und Regionen der dielektrischen Kernschicht und ersten dielektrischen Schicht, welche durch die zweite leitfähige Schicht unbedeckt sind. Die zweite dielektrische Schicht kann eine Planarisierungsfunktion aufweisen, so dass die obere Oberfläche der zweiten leitfähigen Schicht und der zweiten dielektrischen Schicht im Wesentlichen koplanar ist.
  • In Kasten 77 kann eine dritte leitfähige Schicht auf Teile der zweiten leitfähigen Schicht oder auf die gesamte Fläche der zweiten leitfähigen Schicht abgeschieden werden.
  • Das Verfahren wird verwendet, um ein Package für den Halbleiter-Die zu erstellen, einschließlich der dielektrischen Kernschicht und einer leitfähigen Umverteilungsstruktur, welche den Halbleiter-Die mit leitfähigen Teilen elektrisch koppelt, welche benachbart zum Halbleiter-Die auf der dielektrischen Kernschicht angeordnet sind. Die leitfähige Umverteilungsstruktur umfasst zwei oder drei leitfähige Schichten mit unterschiedlichen lateralen Formen.
  • Die leitfähigen Schichten können durch elektrolytische Verfahren ausgebildet sein und können Kupfer umfassen. Die dielektrischen Schichten können ein photostrukturierbares Material, wie beispielsweise Polyimid, umfassen.
  • Die Öffnung kann in der dielektrischen Kernschicht durch Laserbohren, mechanisches Bearbeiten oder Stanzen ausgebildet werden.
  • Der Halbleiter-Die kann eine laterale Transistorvorrichtung, wie beispielsweise einen Galliumnitrid-basierten HEMT, umfassen.
  • Die zweite leitfähige Schicht kann verwendet werden, um isolierte leitfähige Regionen auf dem Halbleiter-Die elektrisch miteinander zu koppeln. Beispielsweise können in Ausführungsformen, in denen der Halbleiter-Die einen lateralen Transistor umfasst, eine Mehrzahl von leitfähigen Fingern, welche mit einem gemeinsamen Potential gekoppelt werden sollen, auf dem Halbleiter-Die bereitgestellt werden. Beispielsweise können eine Mehrzahl von leitfähigen Fingern mit der Source gekoppelt sein und eine weitere Mehrzahl von leitfähigen Fingern können mit dem Drain gekoppelt sein. Die Mehrzahl von leitfähigen Fingern, welche mit der Source gekoppelt sind, können durch die zweite leitfähige Schicht elektrisch miteinander gekoppelt sein. In einigen Ausführungsformen kann die erste leitfähige Schicht verwendet werden, um leitfähige Finger elektrisch zu koppeln, welche mit einem gemeinsamen Potential miteinander gekoppelt sind. In anderen Ausführungsformen können die leitfähigen Finger durch einen leitfähigen Bus, welcher Teil der Metallisierung auf dem Halbleiter-Die ausbildet, elektrisch miteinander gekoppelt sein.
  • Die ersten und zweiten leitfähigen Schichten erhöhen die Dicke der leitfähigen Umverteilungsstruktur sowohl auf dem Halbleiter-Die als auch auf der dielektrischen Kernschicht und beabstanden die dritte leitfähige Schicht vom Halbleitermaterial des Halbleiter-Die. Die ersten und zweiten dielektrischen Schichten in Kombination mit dem erhöhten Abstand zwischen der dritten leitfähigen Schicht und dem Halbleiter-Die, welcher durch die ersten und zweiten leitfähigen Schichten bereitgestellt ist, können verwendet werden, um eine erhöhte elektrische Isolierung zwischen der dritten leitfähigen Schicht und der oberen Oberfläche des Halbleiter-Die bereitzustellen.
  • Die zweite leitfähige Schicht kann eine Mehrzahl von fingerartigen Teilen umfassen, welche auf wenigstens einem Teil der Länge der leitfähigen Finger des Halbleiter-Die angeordnet sind. Die dritte leitfähige Schicht kann sich direkt zwischen diesen Fingerteilen erstrecken und sich über die Oberfläche der zweiten dielektrischen Schicht erstrecken, welche zwischen den fingerartigen Teilen der zweiten leitfähigen Schicht angeordnet ist. Die leitfähigen Teile der Umverteilungsstruktur, welche auf der dielektrischen Kernschicht angeordnet ist, können sich zur Peripherie der dielektrischen Kernschicht des elektronischen Bauelements erstrecken und können äußere Kontakt-Pads für das elektronische Bauelement bereitstellen.
  • Während die hierin beschriebenen Verfahren in Bezug auf eine einzelne elektronische Komponente beschrieben werden, können die Verfahren für viele Bauelemente durchgeführt werden, beispielsweise auf einer großen Platine, einschließlich vieler, typischerweise Hunderter von Positionen elektronischer Bauelemente. Nach Abschluss des Herstellungsverfahrens werden die elektronischen Bauelemente von der Platte vereinzelt.
  • Die in Verbindung mit 3 beschriebenen Verfahren können verwendet werden, um ein elektronisches Bauelement herzustellen, einschließlich verschiedener Arten von Halbleitervorrichtungen. In einigen Ausführungsformen umfasst der Halbleiter-Die des elektronischen Bauelements einen lateralen Transistor und in einigen Ausführungsformen einen Galliumnitrid-basierten HEMT.
  • Eine Ausführungsform des elektronischen Bauelements, einschließlich Galliumnitrid-basiertem HEMT, wird nun in Verbindung mit 4 bis 10 beschrieben.
  • 4 veranschaulicht eine perspektivische Ansicht einer dielektrischen Kernschicht 80, welche eine Öffnung oder ein Durchgangsloch 81 umfasst, die bzw. das im Wesentlichen rechteckig ist. Die Dicke der dielektrischen Kernschicht 80 kann im Wesentlichen die gleiche wie die Dicke des Halbleiter-Die sein, welcher in der Öffnung 81 eingebettet werden soll. In dieser Ausführungsform umfasst die dielektrische Kernschicht 80 ferner leitfähige Leiterbahnen auf ihrer oberen Oberfläche, welche benachbart zur Öffnung 81 angeordnet sind. Eine leitfähige Leiterbahn 82, 83 ist benachbart zu jeder der langen Seiten der Öffnung 81 angeordnet, welche eine Breite aufweist, die im Wesentlichen der Breite der Öffnung 81 entspricht und sich senkrecht zu den leitfähigen Leiterbahnen 82, 83 erstreckt. Die leitfähigen Leiterbahnen 82, 83 verlaufen bei 180°. Eine schmalere streifenartige leitfähige Leiterbahn 85 ist benachbart zu den beiden kurzen Seiten der Öffnung 81 angeordnet. Jede der leitfähigen Leiterbahnen 82, 83, 84, 85 erstreckt sich im Wesentlichen senkrecht zur Seitenfläche der Öffnung 81 zur Peripherie der dielektrischen Kernschicht 80. Die beiden großen leitfähigen Teile 82, 83 sind zum Bereitstellen einer elektrischen Verbindung für eine Stromelektrode geeignet, und die beiden schmalen streifenförmigen Teile 84, 85 sind zum Bereitstellen von Verbindungen zu einer Steuerelektrode oder Erfassungsfunktion einer Transistorvorrichtung geeignet, welche in der Öffnung 81 angeordnet ist.
  • 5 veranschaulicht einen Halbleiter-Die 86, einschließlich eines Galliumnitrid-basierten HEMT, welcher in der Öffnung 81 in der dielektrischen Kernschicht 80 angeordnet ist. Der Halbleiter-Die 86 ist in der Öffnung 81 angeordnet, so dass seine obere Oberfläche 87 im Wesentlichen koplanar mit der oberen Oberfläche 96 der dielektrischen Kernschicht ist. Der Halbleiter-Die 86 kann in der Öffnung beispielsweise durch ein Wärmetrennband gestützt werden, welches entfernt wird, nachdem der Halbleiter-Die 86 in der Öffnung 81 der dielektrischen Kernschicht 80 gesichert wurde. Die obere Oberfläche 87 des Halbleiter-Die 86 umfasst eine Metallisierungsstruktur 88, einschließlich einer Mehrzahl von ersten leitfähigen Fingern 89, welche mit einem Bus 90 gekoppelt sind, in die eine Mehrzahl von zweiten leitfähigen Fingern 91, welche mit einem zweiten Bus 92 gekoppelt sind, greifen. Die Busse 90, 92 sind in gegenüberliegenden peripheren Regionen des Halbleiter-Die 86 angeordnet. Der erste leitfähige Finger 89 kann mit der Source gekoppelt sein, und der zweite leitfähige Finger 91 kann mit dem Drain gekoppelt sein. Die Breite der leitfähigen Teile 82, 83, welche auf der dielektrischen Schicht 80 angeordnet sind, entspricht im Wesentlichen jeweils der Länge des Busses 90, 92. Der Halbleiter-Die 86 umfasst zwei Gate-Pads 93, 94, welche benachbart zu den leitfähigen Teilen 84, 85 angeordnet sind.
  • 6a veranschaulicht eine perspektivische Ansicht der oberen Oberfläche und 6b eine perspektivische Ansicht der unteren Oberfläche der dielektrischen Kernschicht 80 nach dem Abscheiden einer ersten dielektrischen Schicht 95. Die erste dielektrische Schicht 95 wird in Regionen an der Peripherie des Halbleiter-Die 86 zwischen den Seitenflächen des Halbleiter-Die 86 und den Seitenflächen der dielektrischen Kernschicht 80, welche die Öffnung 81 definieren, abgeschieden. Die erste dielektrische Schicht 95 kann verwendet werden, um den Halbleiter-Die 86 in der Öffnung 81 zu sichern.
  • Die erste dielektrische Schicht 95 wird ferner auf der ersten Hauptoberfläche 87 des Halbleiter-Die 86 abgeschieden, so dass Regionen der Metallisierungsstruktur 88 von der ersten dielektrischen Schicht 95 freigelegt sind. Diese freigelegten Regionen der Metallisierungsstruktur 88 sollen mit den leitfähigen Leiterbahnen 82, 83, 84, 85 auf der dielektrischen Kernschicht 80 elektrisch gekoppelt werden. Die erste dielektrische Schicht 95 kann auch auf Regionen der dielektrischen Kernschicht 80, welche zwischen den leitfähigen Leiterbahnen 82, 83, 84, 85 angeordnet sind, aufgebracht werden und kann eine Planarisierungsfunktion bereitstellen. Die Dicke der ersten dielektrischen Schicht 95 kann im Wesentlichen die gleiche wie die Dicke der leitfähigen Leiterbahnen 82, 83, 84, 85 sein.
  • Die erste dielektrische Schicht 95 kann auch auf der hinteren Oberfläche des Halbleiter-Die 86 und der hinteren Oberfläche 97 der dielektrischen Kernschicht 80 aufgebracht werden. In dieser Ausführungsform weist die erste dielektrische Schicht 95, welche auf der hinteren Oberfläche 97 der dielektrischen Kernschicht 80 angeordnet ist, eine laterale Erstreckung auf, so dass sie eine kleine Region um die Öffnung 81 bedeckt. Die erste dielektrische Schicht 95 kann verwendet werden, um den Halbleiter-Die 86 innerhalb der Öffnung 81 zu sichern und den Halbleiter-Die innerhalb der dielektrischen Kernschicht 80 einzubetten. Ein Teil der hinteren Oberfläche des Halbleiter-Die 86 kann von der dielektrischen Schicht 95 freigelegt bleiben und kann mit einer weiteren leitfähigen Leiterbahn und/oder Masse elektrisch gekoppelt sein.
  • 7 veranschaulicht die dielektrische Kernschicht 80 mit dem eingebetteten Halbleiter-Die 86 nach dem Abscheiden einer ersten leitfähigen Schicht 98. Die erste leitfähige Schicht 98 ist auf den Regionen der Metallisierungsschicht 88 angeordnet, welche von der ersten dielektrischen Schicht 95 freigelegt sind. Die erste leitfähige Schicht erhöht die Dicke der Metallisierungsschicht 88 des Halbleiter-Die 86 über die obere Oberfläche der ersten dielektrischen Schicht 95. Die erste leitfähige Schicht kann auch auf den leitfähigen Leiterbahnen 82, 83, 84, 85, welche auf der oberen Oberfläche der dielektrischen Kernschicht 80 angeordnet sind, abgeschieden werden. Nach dem Abscheiden der ersten leitfähigen Schicht ist der Halbleiter-Die 86 nicht mit den leitfähigen Leiterbahnen 82, 83, 84, 85 elektrisch gekoppelt.
  • 8 veranschaulicht die Anordnung nach dem Abscheiden einer zweiten leitfähigen Schicht 99. Die zweite leitfähige Schicht 99 umfasst vier Teile. Ein erster Teil 100 ist auf den leitfähigen Fingern 89 der Metallisierungsstruktur angeordnet, welche mit der Source gekoppelt sind, und erstreckt sich von den leitfähigen Fingern 89 über die Schnittstelle zwischen dem Halbleiter-Die 86 und der dielektrischen Kernschicht 81 und auf die Leiterbahn 82, welche auf der dielektrischen Kernschicht 80 angeordnet ist, so dass jeder der leitfähigen Finger 89 mit der leitfähigen Leiterbahn 82 elektrisch gekoppelt ist. Die zweite leitfähige Schicht 99 ist auf nur einem Teil der Länge, beispielsweise etwas weniger als der Hälfte, der leitfähigen Finger 89 angeordnet, welche benachbart zur leitfähigen Leiterbahn 82 ist. Der erste Teil 100 kann beschrieben werden, dass er eine kammartige Form aufweist, einschließlich fingerartiger Teile 105. Der distale Teil 106 der leitfähigen Finger 89 bleibt durch den ersten Teil 100 unbedeckt.
  • Der zweite Teil 101 der zweiten leitfähigen Schicht 99 weist eine ähnliche Anordnung auf und ist nur auf Teilen der leitfähigen Finger 91 angeordnet, welche mit dem Drain gekoppelt sind, die benachbart zur leitfähigen Leiterbahn 83 sind. Der zweite Teil 101 der zweiten leitfähigen Schicht 99 erstreckt sich auch von den leitfähigen Fingern 91 über die Schnittstelle zwischen dem Halbleiter-Die 86 und der dielektrischen Kernschicht 80, welche auf der leitfähigen Leiterbahn 83 angeordnet ist, um den Drain der Transistorvorrichtung mit dem leitfähigen Teil 83 elektrisch zu koppeln. Der zweite Teil 100 kann auch beschrieben werden, dass er eine kammartige Form aufweist, einschließlich fingerartiger Teile 108. Die distalen Teile 107 der leitfähigen Finger 91 bleiben durch den zweiten Teil 100 unbedeckt.
  • Ein dritter Teil 102 der zweiten leitfähigen Schicht 99 ist mit dem Gate-Pad 93 elektrisch gekoppelt und erstreckt sich vom Gate-Pad 93 über die Schnittstelle zwischen dem Halbleiter-Die 86 und der dielektrischen Kernschicht 80 und koppelt das Gate-Pad 93 elektrisch mit der leitfähigen Leiterbahn 84.
  • Das zweite Gate-Pad 94 ist mit der leitfähigen Leiterbahn 85, welche auf der dielektrischen Kernschicht 80 angeordnet ist, durch einen vierten Teil 103 der leitfähigen Schicht 99 elektrisch gekoppelt, welche sich vom Gate-Pad 94 über die dielektrische Kernschicht zur leitfähigen Leiterbahn 85 erstreckt. Die laterale Erstreckung der zweiten leitfähigen Schicht 99 in Regionen der dielektrischen Kernschicht 80 entspricht im Wesentlichen der lateralen Erstreckung der darunter liegenden leitfähigen Leiterbahnen 82, 83, 84, 85.
  • 9 veranschaulicht die Anordnung nach dem Abscheiden einer zweiten dielektrischen Schicht 109. Die zweite dielektrische Schicht 109 ist auf Teilen des Halbleiter-Die 86 angeordnet, welche durch die zweite leitfähige Schicht 99 unbedeckt sind. Die zweite dielektrische Schicht 109 ist auf den distalen Teilen 106, 107 der leitfähigen Finger und zwischen den leitfähigen fingerartigen Teilen 105, 108 der zweiten leitfähigen Schicht angeordnet. Die zweite dielektrische Schicht 109 ist auch auf der Oberfläche der dielektrischen Kernschicht 80 zwischen den leitfähigen Teilen 100, 101, 102, 103 der zweiten leitfähigen Schicht 99 angeordnet und kann eine Planarisierungsfunktion durch eine Dicke bereitstellen, welche im Wesentlichen der Dicke der zweiten leitfähigen Schicht 99 entspricht. Die zweite dielektrische Schicht 109 ist zwischen den distalen Enden der fingerartigen Teile 105, 108 der zweiten leitfähigen Schicht angeordnet, so dass die distalen Enden der zwei leitfähigen Teile 100, 101 durch einen Abstand lateral voneinander beabstandet sind.
  • Die erste dielektrische Schicht 95 kann eine Dicke von etwa 5 μm bis etwa 20 μm aufweisen, und die zweite dielektrische Schicht 109 kann eine Dicke von etwa 5 μm bis etwa 30 μm aufweisen. Eine dielektrische Schicht kann auch auf der oberen Oberfläche des Die vorhanden sein und kann eine Dicke von etwa 5 μm aufweisen. Die Dicke der Kombination von dielektrischen Schichten kann ausgewählt werden, um die parasitäre Kapazität in Bezug auf die Source und den Drain anzupassen.
  • 10 veranschaulicht die Anordnung nach dem Abscheiden einer dritten leitfähigen Schicht 110. Die dritte leitfähige Schicht 110 umfasst zwei Teile 111, 112, von denen jeder im Wesentlichen rechtwinklig ist. Der leitfähige Teil 111 ist auf dem leitfähigen Teil 100 der zweiten leitfähigen Schicht angeordnet und erstreckt sich zwischen den fingerartigen Teilen 105 auf dem Halbleiter-Die 86. Der leitfähige Teil 111 ist auf Regionen der zweiten dielektrischen Schicht 109 angeordnet, welche zwischen den leitfähigen Fingern 105 positioniert ist. Der leitfähige Teil 102 weist auch eine im Wesentlichen rechteckige Form auf und ist auf den leitfähigen Fingerteilen 108 des Teils 101 der zweiten leitfähigen Schicht 99 angeordnet. Die zwei leitfähigen Teile 111, 112 sind voneinander beabstandet und erstrecken sich von gegenüberliegenden Seiten des Halbleiter-Die 86 zur Peripherie der dielektrischen Kernschicht 80.
  • Die Teile 111, 112 stellen Leistungsmetallbahnen bereit und können verwendet werden, um die elektrische und thermische Verbindung zum darunter liegenden Halbleiter-Die 86 zu verbessern. Die Dicke der Teile 111, 112 kann größer als die der darunter liegenden leitfähigen Schichten sein, da die Anordnung der ersten und zweiten leitfähigen Schichten eine gröbere Bahnstruktur ermöglicht und die Notwendigkeit beseitigt, Fine-Pitch-Verbindungen in dieser leitfähigen Schicht zu erstellen. Die Teile 111, 112 ermöglichen auch, dass Kühlstrukturen bereitgestellt werden, welche direkt auf dem Halbleiter-Die 86 angeordnet sind. Die dritte leitfähige Schicht 110 kann eine robuste Verbindung zu den Source- und Drain-Elektroden der Transistorvorrichtung des Halbleiter-Die 86 bereitstellen.
  • In dieser Ausführungsform bleiben die Teile 102, 103 der zweiten leitfähigen Schicht, welche mit den Gate-Pads 93, 94 des Halbleiter-Die 86 elektrisch gekoppelt sind, durch die dritte leitfähige Schicht unbedeckt. Die in 10 veranschaulichte Anordnung kann als elektronisches Bauelement 113 verwendet werden.
  • Das elektronische Bauelement, wie das in 1, 2 und 10 veranschaulichte, ist nicht darauf beschränkt, dass sie einen einzigen Halbleiter-Die umfasst, und kann mehr als einen Halbleiter-Die umfassen, welcher in der dielektrischen Kernschicht eingebettet ist. Jeder Halbleiter-Die kann in einer separaten Aussparung oder Öffnung eingebettet sein. Die zwei oder mehr Halbleiter-Dies können durch leitfähige Bahnen, welche auf dem Halbleiter-Die aufgebracht sind, die sich über einen Teil der dielektrischen Kernschicht erstrecken, um eine gewünschte Schaltung oder einen Teil der Schaltung bereitzustellen, elektrisch miteinander gekoppelt sein. Beispielsweise können zwei Transistorvorrichtungen elektrisch gekoppelt sein, um eine Halbbrückenschaltung oder eine Kaskodenkonfiguration bereitzustellen. Ein Steuerchip kann in der dielektrischen Kernschicht eingebettet und mit einer oder mehreren Transistorvorrichtungen elektrisch gekoppelt sein, um das Schalten der Transistorvorrichtungen zu steuern.
  • Das elektronische Bauelement 113 kann auch weiter verarbeitet werden, um unterschiedliche Anwendungsformen bereitzustellen. Drei Beispiele von Anwendungsformen sind in 11 veranschaulicht.
  • Ein Teil der äußersten Oberflächen der äußersten leitfähigen Schicht kann verwendet werden, um Kontakt-Pads für das elektronische Bauelement bereitzustellen, so dass das elektronische Bauelement oberflächenmontierbar ist. Das elektronische Bauelement kann auf der Leiterplatte unter Verwendung von Lot oder leitfähigem Klebstoff montiert werden. Verbleibende Teile der äußersten leitfähigen Schicht können durch eine weitere dielektrische Schicht bedeckt werden, welche auch die Kontakt-Pads des elektronischen Bauelements definieren kann.
  • 11a veranschaulicht eine Anwendungsform 120, in der ein Kühlkörper 121 auf der dielektrischen Kernschicht 80 aufgebracht ist. Der Kühlkörper 121 kann eine Metall- oder Legierungsfolie oder -platte sein und kann ferner eine wärmeableitende Schicht umfassen, welche ausgelegt ist, um Wärme, die vom Halbleiter-Die 86 erzeugt wird, lateral zu dissipieren. Die Wärmeableitungsschicht kann ein Material mit einer anisotropen Wärmeleitfähigkeit umfassen.
  • Das elektronische Bauelement 113 mit oder ohne zusätzliche dielektrische Schichten und ein Kühlkörper können in einer Aussparung einer gedruckten Leiterplatte montiert sein und mit der Leiterplatte durch leitfähige Vias und/oder Leiterbahnen verbunden sein.
  • 11b veranschaulicht eine zweite Anwendungsform 130 des elektronischen Bauelements 80, welche eine dielektrische Schicht 131 umfasst, die auf der oberen Oberfläche 96 der dielektrischen Schicht 80 angeordnet ist. Öffnungen in der dielektrischen Schicht können für darunter liegende Teile der Umverteilungsstruktur, welche auf der oberen Oberfläche des elektronischen Bauelements 96 angeordnet ist, bereitgestellt sein. In der in 11b veranschaulichten Ausführungsform sind zwei Öffnungen 132, 133 in der dielektrischen Schicht 131 angeordnet, um Regionen der leitfähigen Umverteilungsschicht freizulegen, welche auf der oberen Oberfläche 96 des elektronischen Bauelements 80 angeordnet ist. 11c veranschaulicht eine dritte Anwendungsform 130' des elektronischen Bauelements 80, welche eine dielektrische Schicht 131 mit einer einzelnen Öffnung 132' umfasst. Die Kontakte können auf eine Leiterplatte gelötet sein oder können mit der Leiterplatte durch eine Mischung von Lötkontakten und leitfähigen Vias elektrisch gekoppelt sein.
  • GaN-basierte Vorrichtungen, wie beispielsweise GaN-basierte HEMT-Vorrichtungen, können im Vergleich zu ihren Silizium-basierten Gegenstücken hohe Leistungsdichten und verbesserte Schaltverhaltensweisen in vielen Anwendungen bieten. GaN-basierte Vorrichtungen sind laterale Vorrichtungen, so dass sowohl die Source/Emitter- als auch die Drain/Kollektor-Verbindung auf der gleichen Oberfläche angeordnet sind.
  • Das Package des elektronischen Bauelements gemäß einigen der hierin beschriebenen Ausführungsformen stellt wenigstens eines der folgenden Merkmale bereit: eine Fine-Pitch-Verbindung mit niedrigem elektrischen Widerstand zu den ineinander greifenden Fingern der lateralen Vorrichtung; eine großflächige Verbindung zur Vorrichtung, wie beispielsweise breite, dicke Bahnen; gute thermische Kühlung der Halbleiter-Die-Oberfläche, welche Wärmekapazität und Wärmeleitfähigkeit, ein hohes Spannungs-Standoff zwischen den Kontakten für eine guten dielektrische Widerstandsfähigkeit und geringe kapazitive Kopplung zwischen den Anschlüssen integriert.
  • Auf Die-Ebene sind ineinander greifende Finger, welche mit der Source und dem Drain gekoppelt sind, auf Fine-Pitches von bis hinunter zu 5 µm Dicke und 5 µm Abstand zwischen diesen Bahnen. Bei diesen Pitches ist es relativ schwierig, Leistung von einem langen Finger zu erhalten. Eine Lösung ist die Bereitstellung von obersten Metallisierungsschemata, welche auf einem „Schachbrett“-artigen Verbindungsmuster bestehend aus wenigstens zwei Metallschichten angeordnet sind. Das Prinzip dieser Anordnung ist relativ einfach, wobei die lateralen Finger der Vorrichtung an einer Stelle verlaufen (beispielsweise Y-Achse). Ein zusätzlicher Satz von viel gröberen und dickeren Fingern verläuft bei 90° (beispielsweise X-Achse). Eine dielektrische Schicht zwischen den beiden Metallisierungsschichten mit alternierenden Vias, welche jeden der in der X-Achse verlaufenden Finger mit dem richtigen in der Y-Achse verlaufenden Finger verbindet. Für diese Arten von Schemata ist jedoch die erzeugte parasitäre Kapazität nicht wünschenswert.
  • In den hierin beschriebenen Ausführungsformen, in denen zwei oder mehr leitfähige Schichten bereitgestellt sind, kreuzen sich die leitfähigen Schichten einander nicht über der aktiven Region der Vorrichtung. Ferner sind die Source- und Drain-Verbindungen auf gegenüberliegenden Seiten der Transistorvorrichtung angeordnet und können vollständig auf der dielektrischen Kernschicht angeordnet sein, um das Package für den Halbleiter-Die bereitzustellen. Diese Anordnung für die leitfähige Umverteilungsstruktur kann verwendet werden, um beim Reduzieren von parasitärer Kapazität zu unterstützen.
  • Räumlich relative Begriffe wie beispielsweise „unter“, „unterhalb“, „unterer“, „über“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Anordnung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen der Vorrichtung zusätzlich zu anderen Ausrichtungen als in den Figuren dargestellt umfassen.
  • Ferner werden Begriffe wie beispielsweise „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht als Beschränkung gedacht. In der Beschreibung beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, soweit nicht ausdrücklich anders vermerkt.

Claims (20)

  1. Elektronisches Bauelement, das aufweist: eine dielektrische Kernschicht mit einer ersten Hauptoberfläche; einen Halbleiter-Die, der in der dielektrischen Kernschicht eingebettet ist, wobei der Halbleiter-Die eine erste Hauptoberfläche und wenigstens zwei leitfähige Finger umfasst, die auf der ersten Hauptoberfläche angeordnet sind, die mit einem gemeinsamen Potential gekoppelt sind; eine erste leitfähige Schicht, die auf den wenigstens zwei leitfähigen Fingern angeordnet ist und elektrisch mit ihnen gekoppelt ist und sich von den wenigstens zwei leitfähigen Fingern über die erste Hauptoberfläche der dielektrischen Kernschicht erstreckt.
  2. Elektronisches Bauelement nach Anspruch 1, bei dem der Halbleiter-Die einen lateralen Transistor aufweist.
  3. Elektronisches Bauelement nach Anspruch 2, bei dem die wenigstens zwei leitfähigen Finger mit einer Source oder einem Drain des lateralen Transistors gekoppelt sind.
  4. Elektronisches Bauelement nach Anspruch 2, bei dem der laterale Transistor ein GaN-basierter HEMT (High Electron Mobility Transistor, Transistor mit hoher Elektronenbeweglichkeit) ist.
  5. Elektronisches Bauelement nach einem der Ansprüche 1–4, das weiterhin wenigstens zwei weitere leitfähige Finger aufweist, die mit den wenigstens zwei leitfähigen Fingern ineinander greifen sind, wobei die wenigstens zwei weiteren leitfähigen Finger mit einem zweiten gemeinsamen Potential gekoppelt sind.
  6. Elektronisches Bauelement nach einem der Ansprüche 1–5, bei dem die erste leitfähige Schicht ein proximales Ende, das auf den wenigstens zwei leitfähigen Fingern angeordnet ist, und ein distales Ende, das an der Peripherie der dielektrischen Kernschicht angeordnet ist, aufweist.
  7. Elektronisches Bauelement nach einem der Ansprüche 1–6, bei dem die wenigstens zwei leitfähigen Finger eine Länge aufweisen und ein Teil der Länge durch die erste leitfähige Schicht unbedeckt ist.
  8. Elektronisches Bauelement nach einem der Ansprüche 1–7, das weiterhin eine zweite leitfähige Schicht aufweist, die auf den wenigstens zwei leitfähigen Fingern und unterhalb der ersten leitfähigen Schicht angeordnet ist.
  9. Elektronisches Bauelement nach einem der Ansprüche 1–8, bei dem die wenigstens zwei leitfähigen Finger eine Länge aufweisen, wobei die zweite leitfähige Schicht im Wesentlichen auf der gesamten Länge der wenigstens zwei leitfähigen Finger angeordnet ist und ein Teil der Länge durch die erste leitfähige Schicht unbedeckt ist.
  10. Elektronisches Bauelement nach einem der Ansprüche 1–9, das weiterhin eine dritte leitfähige Schicht aufweist, die auf der ersten leitfähigen Schicht angeordnet ist und sich zwischen den wenigstens zwei leitfähigen Fingern über den Halbleiter-Die erstreckt.
  11. Elektronisches Bauelement nach Anspruch 10, bei dem die dritte leitfähige Schicht wenigstens 20 μm oberhalb der Oberfläche des Halbleiter-Die angeordnet ist.
  12. Elektronisches Bauelement nach Anspruch 10, bei dem die dritte leitfähige Schicht ein proximales Ende, das auf dem Halbleiter-Die angeordnet ist, und ein distales Ende, das an der Peripherie der dielektrischen Kernschicht angeordnet ist, aufweist.
  13. Elektronisches Bauelement nach Anspruch 12, bei dem das distale Ende ein äußeres Kontakt-Pad des elektronischen Bauelements aufweist.
  14. Elektronisches Bauelement nach Anspruch 10, bei dem die dritte leitfähige Schicht auf distalen Teilen der wenigstens zwei weiteren leitfähigen Finger, die mit den wenigstens zwei leitfähigen Fingern ineinander greifen, angeordnet ist und von ihnen elektrisch isoliert ist, und bei dem die wenigstens zwei weiteren leitfähigen Finger mit einem zweiten gemeinsamen Potential gekoppelt sind.
  15. Elektronisches Bauelement nach Anspruch 14, die weiterhin eine vierte leitfähige Schicht aufweist, die lateral neben der dritten leitfähigen Schicht angeordnet ist und von ihr beabstandet ist, wobei die vierte leitfähige Schicht mit den wenigstens zwei weiteren leitfähigen Fingern elektrisch gekoppelt ist und sich zwischen den wenigstens zwei leitfähigen Fingern über den Halbleiter-Die erstreckt und sich zur Peripherie der dielektrischen Kernschicht erstreckt.
  16. Elektronisches Bauelement nach Anspruch 15, bei dem die vierte leitfähige Schicht auf distalen Teilen der wenigstens zwei ersten leitfähigen Finger angeordnet ist und von ihnen elektrisch isoliert ist.
  17. Elektronisches Bauelement nach Anspruch 15, bei dem die vierte leitfähige Schicht wenigstens 20 μm oberhalb der Oberfläche des Halbleiter-Die angeordnet ist.
  18. Elektronisches Bauelement nach Anspruch 15, bei dem sich die vierte leitfähige Schicht und die dritte leitfähige Schicht von entgegengesetzten Seiten des Halbleiter-Die erstrecken.
  19. Elektronisches Bauelement, die aufweist: Mittel zum elektrischen Koppeln von wenigstens zwei leitfähigen Fingern, die auf einer ersten Oberfläche eines Halbleiter-Die angeordnet sind, der in einer dielektrischen Kernschicht eingebettet ist, wobei die wenigstens zwei leitfähigen Finger mit einem gemeinsamen Potential gekoppelt sind, wobei sich die Mittel zum elektrischen Koppeln von den wenigstens zwei leitfähigen Fingern über die erste Hauptoberfläche der dielektrischen Kernschicht erstrecken.
  20. Verfahren zum Herstellen eines elektronischen Bauelements, das aufweist: Aufbringen einer ersten leitfähigen Schicht auf wenigstens zwei leitfähige Finger, die auf einer ersten Oberfläche eines Halbleiter-Die angeordnet sind, der in einer dielektrischen Kernschicht eingebettet ist, wobei die wenigstens zwei leitfähigen Finger mit einem gemeinsamen Potential gekoppelt sind, wobei sich die erste leitfähige Schicht von den wenigstens zwei leitfähigen Fingern über die erste Hauptoberfläche der dielektrischen Kernschicht erstreckt.
DE102015115805.1A 2014-09-18 2015-09-18 Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements Active DE102015115805B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/489,707 2014-09-18
US14/489,707 US9559056B2 (en) 2014-09-18 2014-09-18 Electronic component

Publications (2)

Publication Number Publication Date
DE102015115805A1 true DE102015115805A1 (de) 2016-03-24
DE102015115805B4 DE102015115805B4 (de) 2021-09-02

Family

ID=55444936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015115805.1A Active DE102015115805B4 (de) 2014-09-18 2015-09-18 Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements

Country Status (4)

Country Link
US (1) US9559056B2 (de)
KR (1) KR101744408B1 (de)
CN (1) CN105448864B (de)
DE (1) DE102015115805B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960620B2 (en) 2014-09-16 2018-05-01 Navitas Semiconductor, Inc. Bootstrap capacitor charging circuit for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US10600718B1 (en) * 2014-12-03 2020-03-24 Ii-Vi Delaware, Inc. Heat sink package
US9613891B2 (en) * 2015-02-24 2017-04-04 Navitas Semiconductor, Inc. Electronic packages for flip chip devices
JP2017147272A (ja) 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
US10460969B2 (en) 2016-08-22 2019-10-29 Applied Materials, Inc. Bipolar electrostatic chuck and method for using the same
JP6827776B2 (ja) * 2016-11-15 2021-02-10 ローム株式会社 半導体デバイス
KR102050130B1 (ko) * 2016-11-30 2019-11-29 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
WO2020100219A1 (ja) * 2018-11-13 2020-05-22 三菱電機株式会社 高周波増幅器および高周波増幅器モジュール

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462413B1 (en) 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
US20060151868A1 (en) 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
JP2006223016A (ja) 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ
EP1969635B1 (de) * 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Galliumnitridmaterialanordnungen und diesbezügliche verfahren
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
US8358005B2 (en) 2007-06-04 2013-01-22 International Rectifier Corporation Packaged gallium nitride material transistors and methods associated with the same
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP2010171114A (ja) * 2009-01-21 2010-08-05 Renesas Technology Corp 半導体装置
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
US8314480B2 (en) 2010-02-08 2012-11-20 Fairchild Semiconductor Corporation Stackable semiconductor package with embedded die in pre-molded carrier frame
US8710639B2 (en) 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
JP5601079B2 (ja) 2010-08-09 2014-10-08 三菱電機株式会社 半導体装置、半導体回路基板および半導体回路基板の製造方法
US8519916B2 (en) 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
EP2448378A1 (de) 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Verbundtoffbaumaterialien zum Einbetten aktiver Komponenten
EP2458630B1 (de) 2010-11-18 2016-10-12 Kabushiki Kaisha Toshiba Verkapselung und Hochfrequenz-Anschlussstruktur dafür
US20130075928A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
JP2013138177A (ja) 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8963305B2 (en) 2012-09-21 2015-02-24 Freescale Semiconductor, Inc. Method and apparatus for multi-chip structure semiconductor package
US9171804B2 (en) * 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component

Also Published As

Publication number Publication date
DE102015115805B4 (de) 2021-09-02
KR20160033633A (ko) 2016-03-28
US9559056B2 (en) 2017-01-31
CN105448864B (zh) 2018-12-07
CN105448864A (zh) 2016-03-30
KR101744408B1 (ko) 2017-06-07
US20160086881A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
DE102015115805B4 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE102012219791A1 (de) Niederinduktives leistungsmodul
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
EP2525397B2 (de) Leistungshalbleiter
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102015100480A1 (de) Elektronische Komponente, Anordnung und Verfahren
DE102014113519A1 (de) Elektronisches Bauteil, Anordnung und Verfahren
DE4027072A1 (de) Halbleiteranordnung
DE102015110530A1 (de) Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE102011002534A9 (de) Chippaket umfassend eine Vielzahl von Chips und Leiterausrichtung
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102014113465B4 (de) Elektronisches Bauteil
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102015223300B4 (de) Halbleitervorrichtung
DE102015110532A1 (de) Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE102010000908A1 (de) Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten
WO2022263543A1 (de) Leiterplattenanordnung
DE102008051466A1 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
DE102019113021A1 (de) Elektronikkomponente für ein Fahrzeug mit verbesserter elektrischer Kontaktierung eines Halbleiterbauelements sowie Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative